CH672391B5

CH672391B5 - Referenzspannungserzeuger.

Info

Publication number: CH672391B5
Application number: CH1928/85A
Authority: CH
Inventors: Kanji Yoh; Osamu Yamashiro; Satoshi Meguro; Koichi Nagasawa; Kotaro Nishimura; Harumi Wakimoto; Kazutaka Narita
Original assignee: Hitachi Ltd
Priority date: 1978-03-08
Filing date: 1985-02-19
Publication date: 1990-05-31
Also published as: NL7901335A; HK8084A; MY8400375A; GB2016801B; CH657712A5; IT1111987B; SG41784G; MY8500672A; DE2954543C2; IT7920368A0; DE2906527A1; FR2447036B1; HK36485A; HK36385A; HK35185A; FR2447036A1; CA1149081A; MY8500658A; MY8500671A; CH672391GA3

Description

BESCHREIBUNG

Die Erfindung betrifft einen Referenzspannungserzeuger.

Beim Erzeugen von Bezugs- bzw. Referenzspannungen bei verschiedenen elektronischen Halbleiterschaltkreisen ist es unbedingt erforderlich, eine physikalische Größe zu verwenden, deren Dimension der Dimension der Spannung entspricht. Als solche physikalische Größen verwendet man bis jetzt ausschliesslich den Vorwärtsspannungsabfall VF oder die Gegenrichtungs-Durchbruchspannung bzw. Zener-Span-nung Vz einer Diode mit einem PB-Übergang, die Schwellenspannung Vth eines Isolierschicht-Feldeffekttransistors der häufig als IGFET- oder MOSFET-Transistor bezeichneten Art oder dergleichen.

Diese physikalischen Größen liefern jedoch keine absolut feststehenden Spannungswerte, sondern die betreffenden Spannungswerte sind auf verschiedene Faktoren zurückzuführenden Schwankungen ausgesetzt. Sollen diese physikalischen Grössen bei den Bezugsspannungsgeneratoren verschiedener elektronischer Schaltungen nutzbar gemacht werden, müssen daher die Faktoren beachtet werden, die zu Schwankungen der Spannungswerte führen, und man muss die zulässige Schwankungsbreite berücksichtigen.

Zunächst ist bezüglich der Temperaturabhängigkeit der physikalischen Grössen, d. h. der Spannungen VF und Vth zu beachten, dass gewöhnlich eine Temperaturabhängigkeit von 2 bis 3 mV/ C vorhanden ist. Die durch Temperaturänderungen hervorgerufenen Schwankungen der Bezugsspannung können ein solches Ausmass erreichen, dass man in manchen Fällen auf die Ausnutzung der betreffenden physikalischen Grösse verzichten muss.

Wenn z. B. ein Batterieprüfer, der ein Warnsignal erzeugen soll, wenn die Batteriespannung bis unter einen vorbestimmten Bezugswert zurückgegangen ist. in einer elektronischen Uhr verwendet werden soll, zu der als Spannungsquelle eine Silberoxidbatterie mit einer Nennspannung von 1,5 V gehört, muss sich die Tatsache, ob die Batteriespannung hoch oder niedrig ist, beim Erreichen eines Bezugsspannungswertes von etwa 1,4 V nachweisen lassen.

Besteht die Absicht, einen Bezugsspannungsgenerator zu schaffen, bei dem vom Schwellenwert Vth eines MOSFET oder dem Vorwärtsspannungsabfalls VF einer Diode mit dem Wert von etwa 0,5 V Gebrauch gemacht werden soll, ergibt sich für den angestrebten Nachweispegel von 1,4 V eine Temperaturabhängigkeit von

5

10

15

20

25

30

35

40

45

50

55

60

65

{yj x (2 bis 3 (mV/°C)) - 4,67 bis 7,0 (mV/°C)

672 391 G

Selbst wenn man für die Praxis einen engen Betriebstemperaturbereich von 0: bis 50 C annimmt, variiert der An-sprech- oder Nachweispegel um 1,23 bis 1,57 V, so dass die Schaffung eines brauchbaren Batterieprüfers unmöglich ist.

Ferner ergeben sich im Verlauf der Herstellung Abweichungen bezüglich der physikalischen Grössen. Beispielsweise beträgt die Abweichung der Schwellenspannung Vth eines MOSFET etwa ±0,2 V und ist somit grösser als die temperaturabhängige Abweichung. Wenn man einen solchen Batterieprüfer als integrierten Schaltkreis ausbildet, bei dem von der Spannung Vth Gebrauch gemacht wird, muss man daher nicht nur äussere Bauteile und äussere Anschlussstifte zum Einstellen der Bezugsspannung vorsehen, sondern nach der Herstellung des integrierten Schaltkreises müssen besondere Einstellarbeiten durchgeführt werden.

Die Untergrenze der Zener-Spannung Vz Hegt bei etwa 3 V, und es" ist unmöglich, eine Bezugsspannung zum Gebrauch in einem niedrigen Spannungsbereich von 1 bis 3 V zu erzeugen. Soll die Zener-Spannung oder der Vorwärtsspannungsabfall einer Diode als Bezugsspannung verwendet werden, muss ein Strom in der Grössenordnung von mehreren Milliampere oder sogar von mehreren Zehnteln eines Milliamperes fliessen, und dies ist nicht mit der Notwendigkeit vereinbar, den Stromverbrauch eines Bezugsspannungsgenerators möglichst niedrig zu halten.

Wenn man die Temperaturabhängigkeit, die Fertigungstoleranzen, den Energieverbrauch, den Spannungspegel usw. berücksichtigt, ist es gemäss den vorstehenden Ausführungen nicht in allen Anwendungsfällen möglich, die bekannten Bezugsspannungsgeneratoren zu verwenden, bei denen mit den Spannungen Vth, VF und Vz gearbeitet wird. In Fällen, in denen sehr hohe Anforderungen bezüglich der Genauigkeit gestellt werden, muss man daher häufig auf die Vorteile der Massenfertigung verzichten.

Zum Stand der Technik wird ferner auf folgende Veröffentlichungen hingewiesen:

USA-Patentschrift 3 975 648

USA-Patentschrift 3 919 008

Japanische Patentveröffentlichung Nr. 50-14 508

Im Hinblick auf die vorstehenden Ausführungen, die zeigen, dass sich bezüglich einer Verbesserung der bis jetzt bekannten Bezugsspannungsgeneratoren physikalische Einschränkungen ergeben, besteht die Aufgabe der Erfindung darin, eine Bezugsspannungsgeneratorschaltung zu schaffen, die auf einem neuen Grundgedanken beruht, und die Massenfertigung entsprechender elektronischer Schaltkreise zu ermöglichen.

Zu diesem Zweck zeichnet sich die vorliegende Erfindung nach dem Wortlaut des Anspruchs 1 aus.

Sie beruht somit auf einem Rückgriff auf den Ausgangspunkt der Physik der Halbleiter sowie auf der besonderen Berücksichtigung des Bandabstandes Eg, der Fermi-Niveaus Efusw.

Bekanntlich weisen Halbleiter Bandabstände Eg und verschiedene Pegel oder Niveaus, z. B. Donator-, Akzeptor-und Fermi-Niveaus auf. Jedoch sind bis jetzt keine Beispiele für einen Bezugsspannungsgenerator bekannt geworden, bei denen von dem Bandabstand Eg und dem Fermi-Niveau Ef Gebrauch gemacht wird, obwohl sich seit der Entdeckung der Halbleiter bemerkenswerte Entwicklungen auf diesem umfassenden Gebiet abgespielt haben.

Ausführungsbeispiele der Erfindung werden im folgenden beispielsweise anhand schematischer Figuren näher erläutert.

Es zeigt:

Fig. 1 eine graphische Darstellung der Bandabstände Eg bei Galliumarsenid, Silizium und Germanium sowie ihrer Temperaturabhängigkeit;

Fig. 2a bis 2d jeweils eine Darstellung der Bandstrukturen und Fermi-Niveaus Ef von Halbleitern, wobei Fig. 2a und 2b ein Beispiel für einen n-Halbleiter und Fig. 2c und 2d ein Beispiel für einen p-Halbleiter zeigen;

Fig. 3 in einer graphischen Darstellung die Temperaturabhängigkeit der Fermi-Niveaus bei n- bzw. p-Silizium, wobei die Störstoffdichte ein Parameter ist;

Fig. 4a, 4b und 4c jeweils eine Darstellung der Verteilung der Energieniveaus bei Germanium-, Silizium- und Gallium-arsenid-Halbleitern in Verbindung mit verschiedenen Donator- und Akzeptorstörstoffen;

Fig. 5a und 5b jeweils eine Darstellung des Energiezustandes und der Zustände von Ladungen bei einer Halbleiteranordnung mit einem p+-Halbleiter, einem Isolator und einem n-Halbleiter, während Fig. 5c und 5d jeweils den Energiezustand bzw. die Zustände von Ladungen einer Halbleiteranordnung mit einem n+-Halbleiter, einem Isolator und einem n-Halbleiter zeigen;

Fig. 6a und 6b die Kennlinien bzw. den Schaltungsaufbau einer MOS-Diodenschaltung zum Gewinnen der Vth-Differenz zweier Feldeffekttransistoren mit ungleichen Schwellenspannungen VthJ

Fig. 7 eine graphische Darstellung, die für den Fall gilt, dass eine Schwellenspannung durch Ionenimplantation geändert wird;

Fig. 8 und 9 jeweils den Aufbau einer Ausführungsform einer Bezugsspannungsgeneratorschaltung, bei der die Differenz zwischen den Schwellenspannungen Vth ausgenutzt wird;

Fig. 10a den Aufbau einer Bezugsspannungsgenerator-schaltung, bei der es sich um eine Ausführungsform der Erfindung handelt, während Fig. 10b die beim Betrieb der Schaltung nach Fig. 10a auftretenden Wellenformen zeigt;

Fig. IIa ein weiteres Ausführungsbeispiel einer Bezugs-spannungsgeneratorschaltung, während Fig. IIb die Wellenformen der zugehörigen Zeitsteuersignale wiedergibt;

Fig. 12 eine weitere Ausführungsform einer erfindungs-gemässen Bezugsspannungsgeneratorschaltung;

Fig. 13 eine erfindungsgemässe Operationsverstärker-schaltung mit einer versetzten Spannung;

Fig. 14 eine Bezugsspannungsgeneratorschaltung, bei der die Operationsverstärkerschaltung nach Fig. 13 verwendet wird;

Fig. 15,16 und 17 jeweils eine Bezugsspannungsgenerator Schaltung, wobei in Verbindung mit diesen Schaltungen weitere Ausführungsformen von Operationsverstärkerschaltungen verwendet werden;

Fig. 18 und 19 jeweils eine Spannungsdetektorschaltung, bei der jeweils mit einer Bezugsspannung gearbeitet wird, die einer erfindungsgemässen Bezugsspannungsgeneratorschal-tung entnommen wird;

Fig. 20 eine Spannungsdetektorschaltung mit einer erfindungsgemässen Operationsverstärkerschaltung, die mit einer Offset-Spannung arbeitet;

Fig. 21 einen Spannungskomparator, bei dem gemäss der Erfindung zwei MOSFETs mit unterschiedlichen Schwellenspannungen Vth zu einem Differentialverstärker vereinigt sind;

Fig. 22 eine erfindungsgemässe Differentialverstärkerschaltung mit MOSFETs mit unterschiedlichen Schwellenspannungen Vth;

Fig. 23 in einer graphischen Darstellung die Beziehung zwischen dem Kollektorstrom und der Gatterspannung der beiden MOS-Transistoren der Differentialverstärkerschaltung nach Fig. 22;

Fig. 24 eine Spannungskomparatorschaltung vom Off-set-Typ mit einer Spannungskomparatorschaltung und Schwellenfolgekreisen, bei der gemäss der Erfindung zwei

4

5

10

15

20

25

30

35

40

45

50

55

60

65

5

672 391 G

MOSFETs mit unterschiedlicher Schwellenspannung verwendet werden;

Fig. 25 eine Spannungskomparatorschaltung vom Off-set-Typ mit einer Spannungskomparatorschaltung und geerdete Quellen aufweisenden Schaltkreisen, bei der gemäss der Erfindung zwei MOSFETs mit unterschiedlichen Schwellenspannungen verwendet werden;

Fig. 26 ein Ausführungsbeispiel einer zum Erzeugen eines konstanten Stroms dienenden Schaltung, die bei der Spannungskomparatorschaltung vom Offset-Typ nach Fig. 24 verwendet wird;

Fig. 27 eine Bezugsspannungsgeneratorschaltung mit der Differentialverstärkerschaltung nach Fig. 22;

Fig. 28 weitere Einzelheiten der Spannungskomparatorschaltung vom Offset-Typ nach Fig. 24, wobei zu einer Be-zugsspannungsgeneratorschaltung eine solche Spannungskomparatorschaltung gehört;

Fig. Î9 eine einen konstanten Strom liefernde Schaltung, bei der gemäss der Erfindung die unterschiedlichen Schwellenspannungen zweier MOSFETs ausgnutzt werden;

Fig. 30 eine einen konstanten Strom liefernde Schaltung mit einer Bezugsspannungsgeneratorschaltung, die eine Bezugsspannung auf der Basis der Differenz zwischen den Schwellenspannungen zweier MOSFETs erzeugt;

Fig. 31 eine einen konstanten liefernde Schaltung, bei der der Schaltung nach Fig. 30 eine Stromspiegelschaltung hinzugefügt ist,

Fig. 32 und 33 jeweils eine stabilisierte Stromversorgungsschaltung mit einer Bezugsspannungsgeneratorschal-tung, die eine Bezugsspannung auf der Basis der Differenz zwischen den Schwellenspannungen zweier MOSFETs erzeugt;

Fig. 34 eine stabilisierte Stromversorgungsschaltung mit einem Operationsverstärker, bei dem gemäss der Erfindung die Differenz zwischen den Schwellenspannungen von MOSFETs als Offset-Spannung verwendet wird;

Fig. 35a ein Schaltbild zur Erläuterung der Wirkungsweise eines Spannungsreglers mit einer erfindungsgemässen Operationsverstärkerschaltung vom Offset-Typ, während Fig. 35b in einer graphischen Darstellung die zugehörigen Kennlinien zur Erläuterung der Wirkungsweise des Spannungsreglers wiedergibt;

Fig. 36a ein Schaltbild zur Erläuterung der Wirkungsweise eines weiteren erfindungsgemässen Spannungsreglers, während Fig. 36b zur Erläuterung der Wirkungsweise dieses Spannungsreglers die zugehörigen elektrischen Kennlinien wiedergibt;

Fig. 37 den Aufbau einer Schaltung, bei der die Erfindung bei einer Detektorschaltung für die Lebensdauer einer Batterie angewendet ist;

Fig. 38 die Schaltung einer weiteren Ausführungsform eines durch einen Taktgenerator gesteuerten Batterieprüfers;

Fig. 39 eine Bezugsspannungsgeneratorschaltung, bei der eine Feineinstellung der Bezugsspannung mit Hilfe eines Widerstandes ausserhalb eines integrierten Schaltkreises möglich ist;

Fig. 40a eine Schmitt-Triggerschaltung, bei der der Grundgedanke der Erfindung angewendet ist, während Fig. 40b die Hysterese dieser Schaltung erkennen lässt;

Fig. 41 eine weitere Ausführungsform einer erfindungsgemässen Schmitt-T riggerschaltung;

Fig. 42 und 43 jeweils einen Schwingkreis mit einer Schmitt-Triggerschaltung nach der Erfindung;

Fig. 44 einen Differentialverstärker mit MOSFETs;

Fig. 45 eine erfindungsgemässe TTL-MOS-Signalpegel-Verschiebungsschaltung;

Fig. 46 eine logische Schwellenwert-Stabilisierungsschaltung;

Fig. 47 eine Substrat-Vorspannungsgeneratorschaltung nach der Erfindung;

Fig. 48 eine erfindungsgemässe Schaltung zum Einstellen eines Zustandes;

Fig. 49 eine Zustandseinstellschaltung bekannter Art;

Fig. 50 einen MOS-Speicher, bei dem die Substrat-Vorspannungsgenerator Schaltung nach Fig. 47 verwendet wird;

Fig. 51 eine Speicherzelle des MOS-Speichers nach Fig. 50;

Fig. 52 einen erfindungsgemässen Halbleiterspeicher mit direktem Zugriff;

Fig. 53a eine Spannungsdetektorschaltung, die bei dem Speicher nach Fig. 52 verwendet wird, während Fig. 53b die Betriebswellenformen der Spannungsdetektorschaltung wiedergibt;

Fig. 54 eine elektronische Uhr mit dem Batterieprüfer nach Fig. 20;

Fig. 55 eine elektronische Uhr mit einem ähnlichen Batterieprüfer;

Fig. 56 eine elektronische Uhr mit dem Spannungsregler nach Fig. 36a;

Fig. 57 eine elektronische Uhr mit einem ähnlichen Spannungsregler;

Fig. 58 im Schnitt zwei MOSFETs nach der Erfindung mit unterschiedlichen Schwellenspannungen;

Fig. 59 im Schnitt p+-Gatter- und n+-Gatter-MOSFETs zum Ermitteln der Differenz (Efn—Efp) der Fermi-Niveaus von n-und p-Halbleitern, wobei die linke Hälfte einen p-Kanal-FET und die rechte Hälfte einen n-Kanal-FET zeigt;

Fig. 60 im Schnitt p+-Gatter- und n+-Gatter-MOSFETs zum Ermitteln der Differenz (Efn —Efp) der Fermi-Niveaus von n- und p-Halbleitern, wobei die linke Hälfte einen p-Kanal-FET und die rechte Hälfte einen n-Kanal-FET zeigt;

Fig. 61 im Schnitt zwei p-Kanal-MOSFETs mit unterschiedlichen Schwellenspannungen;

Fig. 62 und 63 jeweils im Schnitt die wesentlichen Teile von MOSFETs, die für den Aufbau einer erfindungsgemässen Schaltung benötigt werden und Gatterelektroden mit unterschiedlichen Fermi-Niveaus aufweisen;

Fig. 64 im Schnitt die wesentlichen Teile von MOSFETs, die einen erfindungsgemässen Bezugsspannungsgenerator bilden;

Fig. 65a und 65b in der Draufsicht bzw. im Schnitt einen MOSFET mit n+-Gatter und p-Kanal, wobei der Schnitt längs der Linie B — B in Fig. 65a verläuft;

Fig. 66a und 66b jeweils in der Draufsicht bzw. im Schnitt einen MOSFET mit p+-Gatter und p-Kanal;

Fig. 67a und 67b jeweils in der Draufsicht bzw. im Schnitt einen MOSFET mit p+-Gatter und p-Kanal;

Fig. 68a und 68b jeweils in der Draufsicht bzw. im Schnitt einen MOSFET mit i-Gatter und p-Kanal;

Fig. 69a und 69b jeweils im Grundriss bzw. im Schnitt einen MOSFET mit n+-Gatter und p-Kanal;

Fig. 70a und 70b in der Draufsicht bzw. im Schnitt einen MOSFET mit n+-Gatter und n-Kanal;

Fig. 71a und 71b jeweils in der Draufsicht bzw. im Schnitt einen MOSFET mit i-Gatter und n-Kanal;

Fig. 72a und 72b jeweils in der Draufsicht bzw. im Schnitt einen MOSFET mit p+-Gatter und n-Kanal;

Fig. 73a bis 73f Darstellungen, die erkennen lassen, dass p-Kanal-MOSFETs mit n+-Gatter (Teil B) bzw. p+-Gatter (Teil A) gemeinsam mit einem p-Kanal-FET (Teil C) und einem n-Kanal-FET (Teil D) hergestellt werden, welch letztere eine komplementäre MOS-Vorrichtung bekannter Art bilden;

Fig. 74a bis 74d, 75 bis 75d, 76a bis 76d und 77a bis 77d jeweils im Schnitt die Hauptschritte der Herstellung zweier

5

10

15

20

25

30

35

40

45

50

55

60

65

672 391 G

6

erfmdungsgemässer MOSFETs in Verbindung mit einer komplementären MOS-Vorrichtung;

Fig. 78a bis 78e jeweils im Schnitt die verschiedenen Schritte zum Herstellen eines n-Kanal-MOSFETs;

Fig. 79a bis 79e, 80a bis 80d und 81a bis 81d jeweils im Schnitt verschiedene Schritte zur Erläuterung eines erfindungsgemässen Verfahrens zum Herstellen von MOSFETs zur Verwendung bei einer erfindungsgemässen Bezugsspan-nungsgeneratorschaltung; und

Fig. 82a und 82b sowie Fig. 83a bis 83d jeweils im Schnitt einen von mehreren Schritten zur Erläuterung eines weiteren erfindungsgemässen Verfahrens zum Herstellen von MOSFETs zur Verwendung bei einer Bezugsspannungsge-neratorschaltung nach der Erfindung.

Die Physik der Halbleiter, die mit dem Kristallgefüge von Halbleitern beginnt und sich heute auch auf die Bandabstände von Halbleitern und andere Erscheinungen erstreckt, welche durch Donator- und Akzeptor-Störstoffe hervorgerufen werden, ist in zahlreichen Fachveröffentlichungen erläutert.

Bekanntlich weisen Halbleiter von unterschiedlicher Zusammensetzung Bandabstände Eg unterschiedlicher Art auf, die in eV ausgedrückt werden und somit die Dimension einer Spannung haben. Wie erwähnt, besteht jedoch bis jetzt kein Anzeichen dafür, dass davon Kenntnis genommen wurde, dass bei einem Halbleiter von Natur aus ein Bandabstand Eg vorhanden ist, welcher nur in geringem Masse temperaturabhängig ist, und dass diese Eigenschaft ausgenutzt wurde, um eine Bezugsspannungsquelle zu schaffen.

Die Erfindung beruht auf diesen Grundlagen der Halbleiterphysik. Im Hinblick hierauf wird zunächst auf diese Grundlagen näher eingegangen. Zwar sind die wesentlichen Eigenschaften von Halbleitern in zahlreichen Fachveröffentlichungen eingehend dargestellt worden, doch soll im folgenden eine kurze Erläuterung anhand des Werks «Physics of Semiconductor Devices» von S. M. SZE, Verlag John Wiley & Sons, 1969, gegeben werden, wobei insbesondere auf das Kapitel 2, «Physics and Properties of Semiconductors», S. 11 bis 65, Bezug genommen wird.

Ausnutzung des Bandabstandes Eg

Es gibt Halbleiter der verschiedensten Zusammensetzung. Zu den typischen Halbleitern, die gegenwärtig im industriellen Massstab verwendet werden, gehören keine chemischen Verbindungen enthaltende Halbleiter aus Germanium oder Silizium sowie Verbindungs-Halbleiter aus Gal-liumarsenid. Die Beziehungen zwischen den Bandabständen Eg dieser Halbleiter und der Temperatur sind in dem genannten Werk auf Seite 24 in einem Diagramm dargestellt, das in Fig. 1 wiedergegeben ist.

Gemäss Fig. 1 betragen die Bandabstände Eg von Germanium, Silizium und Galliumarsenid bei der Normaltemperatur von 300 K jeweils 0,80 eV bzw. 1,12 eV bzw. 1,43 eV. Die Temperaturabhängigkeit beträgt jeweils 0,39 bzw. 0,24 bzw. 0,43 meV/K. Wenn man Spannungen erzeugt, deren Werte den Bandabständen Eg entsprechen bzw. sich ihnen nähern, ist es somit möglich, Bezugsspannungsgeneratoren zu schaffen, deren Temperaturabhängigkeit um eine Grössenordnung niedriger ist als bei der Ausnutzung des Vorwärtsspannungsabfalls Vr einer Diode mit einem pn-Übergang bzw. der Schwelleuspannung Vth eines IGFET, worauf eingangs bereits hingewiesen wurde. Ferner wird eine zu erzeugende Spannung durch den natürlichen Bandabstand des Halbleiters bestimmt. Beipielsweise beträgt die genannte Spannung bei Silizium etwa 1,12 V bei der Normaltemperatur, und sie ist von sonstigen Faktoren im wesentlichen unabhängig. Somit ist es möglich, eine Bezugsspannung zu erhalten, die durch Fertigungstoleranzen usw. nicht beeinflusst wird.

Im folgenden wird an einem Beispiel erläutert, nach welchem Prinzip eine Spannung gewonnen werden kann, die dem Bandabstand Eg eines Halbleiters entspricht.

Anwendung der Differenz zwischen Fermi-Niveaus (Arbeitsfunktionen) bei n-, i- und p-Halbleitern

Die Zustände von Energieniveaus, die sich beim Dotieren von Halbleitern mit Donator- und Akzeptorstörstoffen ergeben, sind bekannt. Für die Erfindung ist von besonderer Bedeutung die Erscheinung, dass die Energieniveaus, bei denen die Fermi-Energien von n- und p-Halbleitern hegen, in Richtung eines Leitfähigkeitsbandes und in Richtung eines Valenzbandes gegenüber dem Fermi-Energieniveau E; eines Eigenhalbleiters getrennt sind. Bei der Tendenz, bei der sich die Energieniveaus weiter von dem Fermi-Niveau E; des Eigenhalbleiters entfernen, wenn die Dichte der Akzentor- und Donatorstörstoffe zunimmt, nähert sich das Fermi-Niveau Efp des p-Halbleiters dem oberen Wert Ev des Valenzbandes, während sich das Fermi-Niveau Ef„ des n-Halbleiters dem unteren Wert Ec.des Leitfähigkeitsbandes nähert. Wenn man die Differenz Efn—Elp der beiden Fermi-Niveaus berücksichtigt, entspricht die Energieniveaudifferenz im wesentlichen annähernd dem Bandabstand des Halbleiters, und ihre Temperaturabhängigkeit ist ebenfalls nahezu gleich derjenigen des Bandabstandes Eg. Das gleiche gilt für die Differenzen Efn—Ei und Ei—Efp zwischen den Fermi-Niveaus des p-Halbleiters und des Eigenhalbleiters bzw. zwischen den Fermi-Niveaus des n-Halbleiters und des Eigenhalbleiters. In diesem Fall nähert sich jedoch der Absolutwert dem Wert Eg/2. Im folgenden werden die Unterschiede bezüglich des Eigenhalbleiters nicht im einzelnen behandelt, denn die Differenzen werden halb so gross wie die Differenz zwischen dem p-Typ und dem n-Typ. Wie im folgenden näher ausgeführt, wird die Temperaturabhängigkeit von Ef„—Efp um so geringer, je höher die Störstoffkonzentration ist. Um eine grosse Energieniveaudifferenz annähernd gleich dem Bandabstand Eg und eine geringe Temperaturabhängigkeit zu erreichen, ist es daher zweckmässig, eine Störstoffdichte zu wählen, die der Sättigungsdichte möglichst weitgehend nahekommt.

Die Fermi-Niveaus Efn und Efp beeinflussen nicht nur die Dichte der Donator- oder Akzeptorstörstoffe, sondern auch die Pegel Ed und Ea der Donator- und Akzeptorstörstoffe, wobei sich dieser Einfluss in Abhängigkeit von den verwendeten Störstoffen ändert. Wenn das Niveau Ed bzw. Ea ein Energieniveau hat, das dem Leitfahigkeitsband oder dem Valenzband näher benachbart ist, rückt das Fermi-Niveau Efd bzw. Efa näher heran. Mit anderen Worten, wenn die Störstoffniveaus Ed und Ea des Donators bzw. des Akzeptors niedriger liegen, nähert sich die Differenz Efn—Efp der Fermi-Niveaus stärker dem Bandabstand Eg des Halbleiters an.

Wenn der Störstoffpegel Ed bzw. Ea des Donators bzw. des Akzeptors dem Fermi-Niveau Ei des Eigenhalbleiters angenähert, d. h. gesenkt wird, entfernt sich die Differenz Efn—EfP der Fermi-Niveaus weiter von dem Bandabstand Eg des Halbleiters. Dies bedeutet jedoch nicht, dass sich die Temperaturabhängigkeit verschlechtert, sondern es bedeutet, dass sich der Absolutwert der Differenz Ef„—Efp der Fer-mi-Niveaus verkleinert. Somit ist diese Differenz der Fermi-Niveaus bzw. die Differenz der Arbeitsfunktionen eine naturgegebene physikalische Eigenschaft des Halbleitermaterials, des Störstoffs usw. Von einem anderen Standpunkt ausgehend, könnte man eine Bezugsspannungsquelle parallel zum Bandabstand Eg des Halbleiters oder auf ähnliche Weise schaffen. Mit anderen Worten, die Differenz Efn—Efp der

5

10

15

20

25

30

35

40

45

50

55

60

65

672 391 G

Fermi-Niveaus kann als solche zu einer Bezugsspannungsquelle werden, bei der die Temperaturabhängigkeit geringer ist und bei der eine geringere Gefahr einer Beeinflussung durch Fertigungstoleranzen besteht, als es bei der Ausnutzung des Vorwärtsspannungsabfalls VF eines pn-Übergangs s und der Schwellenspannung Vti, eines IGFET der Fall ist.

Somit ermöglicht es die Ausnutzung der Differenz Efn—Efp der Fermi-Niveaus unter Verwendung von Störstoffen mit niedrigeren Donator- und Akzeptorpegeln Ed und Ea, ein Verfahren zum Gewinnen einer Spannung zu schaffen, deren 10 Wert sich im wesentlichen dem Bandabstand Eg des Halbleiters nähert. In Fällen, in denen eine verhältnismässig hohe Bezugsspannung erzeugt werden soll, die dem Bandabstand des Halbleiters gleichwertig ist, kann man andererseits Störstoffe verwenden, die seichte Pegel aufweisen, während is dann, wenn eine verhältnismässig niedrige Bezugsspannung erzeugt werden soll, Störstoffe mit tiefen Pegeln verwendet werden können.

20

Konkrete Beispiele für die Wahl von Störstoffen

Die Beziehungen zwischen dem Fermi-Niveau Ef, dem Donator-Niveau Ed, dem Akzeptor-Niveau Ea, der Donatordichte Nd, der Akzeptordichte Na und der Temperatur T werden im folgenden anhand von Fig. 2 und 3 näher erläu- 25 tert. Zunächst soll jedoch auf Angaben Bezug genommen werden, die sich auf Seite 30 des vorstehend genannten Werks finden und die in Fig. 4 wiedergegeben sind, um zu erläutern, welche Niveaus verschiedene Störstoffe den Germanium-, Silizium und Galliumarsenid-Halbleitern darbie- 30 ten, und um zu zeigen, auf welche Weise die Störstoffe gemäss der Erfindung verwendet werden.

Fig. 4a, 4b und 4c sind schematische Darstellungen, welche die Energieverteilungen verschiedener Störstoffe bei Germanium, Silizium und Galliumarsenid zeigen. In den 35 Darstellungen geben die Zahlenwerte die Energieunterschiede Ec—Ed vom untersten Wert Ec eines Leitfähigkeitsbandes bis zu den Niveaus an, die über der als gestrichelte Linie gezeichneten Mittellinie eines Bandabstandes oder dem Fermi-Niveau liegen, und zwar für einen Eigenhalbleiter Ej, und sie 40 geben Energieunterschiede Ea — Ev zwischen dem obersten Wert Ev eines Valenzbandes und den Niveaus an, die unter der Mittellinie Ej liegen, wobei in beiden Fällen eV als Einheit gewählt ist.

Somit ist ein Störstoff, dem ein niedriger Zahlenwert zu- 45 geordnet ist, von solcher Art, dass sein Niveau dem untersten Wert Ec des Leitfähigkeitsbandes bzw. dem obersten Wert Ev des Valenzbandes nahe benachbart ist, und dieser Störstoff ist geeignet, eine dem Bandabstand Eg nahe benachbarte Spannung zu erzeugen. Beispielsweise sind bei Si- 50 lizium, das gegenwärtig am häufigsten verwendet wird, die Niveaudifferenzen Ec—Ed und Ea—Ev der Donatorstörstoffe Lithium, Antimon, Phosphor, Arsen und Wismut sowie der

Akzeptorstörstoffe Bor. Aluminium und Gallium am kleinsten, und beide Niveaudifferenzen liegen um etwa 6% niedriger als der Bandabstand Eg von Silizium. Wird eine Temperaturänderung gegenüber O K unberücksichtigt gelassen, nimmt die Differenz Efd - Efa der Fermi-Niveaus von n- und p-Silizium, bei dem diese Störstoffe verwendet werden, einen Wert entsprechend 94 bis 97% des Bandabstandes Eg von Silizium an, wobei dieser Wert annähernd gleich Eg ist. Als Donatorstörstoff sowie als Akzeptorstörstoff, welche nächst den vorgenannten Störstoffen die kleinsten Niveaudifferenzen Ec — Ed und Ea — Ev zeigen, seien Schwefel mit etwa 16% von Eg und Indium mit etwa 14% von Eg genannt. Die Differenz Efd—Efa der Fermi-Niveaus von n- und p-Silizium, bei dem die betreffenden Störstoffe verwendet werden, nimmt bei O K etwa den Wert 0,85 Eg an, und die Abweichung vom Bandabstand Eg von Silizium erreicht einen Wert von bis zu etwa 15%. Somit ist die Abweichung erheblich grösser als bei den weiter oben genannten Störstoffen.

Somit ist es möglich, einen Donatorstörstoff aus der Lithium, Antimon, Phosphor, Arsen und Wismut umfassenden Gruppe und einen Akzeptorstörstoff aus der Bor, Aluminium und Gallium umfassenden Gruppe als Störstoffe für p- und n-Silizium zu verwenden, um eine Spannung zu erhalten, die im wesentlichen gleich dem Bandabstand Eg von Silizium ist. Die übrigen Störstoffe ermöglichen die Erzeugung von Spannungen, die erheblich niedriger sind als der Bandabstand Eg von Silizium.

Physik des Fermi-Niveaus Ef

Im folgenden wird die Differenz Ef„ — EfP der Fermi-Niveaus auf der Basis der physikalischen Eigenschaften anhand von Fig. 2a bis 2d näher erläutert, wo die Energieniveaus von Halbleitern dargestellt sind. Fig. 2a und 2b zeigen das Energieniveaumodell eines n-Halbleiters und die entsprechende Temperaturabhängigkeit, während Fig. 2c und 2d das Energieniveaumodell eines p-Halbleiters und die zugehörige Temperaturabhängigkeit zeigen.

Die in einem Halbleiter vorhandenen Träger umfassen die Summe der Elektronen nd, die durch die Ionisation von Donatorstörstoffen Nd erzeugt werden, und von aus dem Valenzband angeregten Paaren von Elektronenlöchern. Ist die Dichte Nd des Donatorstörstoffs ausreichend hoch, ist die Anzahl der erregten Elektronenlochpaare vernachlässigbar gering, und für die Anzahl der Leitungselektronen n gilt n " "d (1)

Hierbei ergeben sich nj und n aus der Wahrscheinlichkeit, mit der Elektronen durch das Donatorniveau festgehalten werden, sowie aus der Anzahl von Elektronen, die in einem Leitungsband vorhanden sind; somit gelten die folgenden Gleichungen:

55

»d " Nd (1

1 + exp (

Ed "

kT

- N

d *

ef " Ed 1 + exp ( \T d)

und

E„ - E n - Nq . exp (——£)>

(2)

(3)

672 391 G

8

Hierbei erhält man für die effektive Dichte der Zustände in dem Leitungsband Nc:

N - 2(2^m*kT)3/2 c hz

Hierin bezeichnet h die Plancksche Konstante, m die wirksame Elektronenmasse, k die Boltzmann-Konstante und und

Da angenommen ist, dass das Fermi-Niveau dem unteren Rand des Leitungsbandes Ec benachbart ist, kann man

Aus Gleichung (6) ist folgendes ersichtlich: Wenn die Störstoffkonzentrationsdichte Nd hoch ist, nähert sich nicht nur bei einer niedrigen Temperatur, sondern auch bei der Normaltemperatur Nc/N<j dem Wert 1, und geht nach Null, so dass das Fermi-Niveau Ef an einem Punkt zwischen dem unteren Rand Ec des Leitungsbandes und dem Donatorniveau Ed liegt und dass die Temperaturabhängigkeit im wesentlichen gleich der Temperaturkennlinie von Ec wird.

In Fällen jedoch, in denen die Temperatur hinreichend hoch geworden ist, herrschen die aus dem Valenzband erregten Elektronenlochpaare vor, die Einflüsse der Störstoffe verringern sich, und das Fermi-Niveau Epn des n-Halbleiters nähert sich dem Niveau Ej des Eigenhalbleiters an. Diese Beziehung ist in Fig. 2b dargestellt.

Ziemlich das Gleiche gilt für den Fall eines p-Halbleiters, der nur einen Akzentorstörstoff enthält, wie es in Fig. 2c gezeigt ist, wenn die Temperatur niedrig ist, sowie dann, wenn die Dichte des Akzeptorstörstoffs hoch ist; hierbei liegt das Fermi-Niveau Efp bei dem p-Halbleiter im wesentlichen in der Mitte zwischen dem oberen Rand Ev des Valenzbandes und dem Akzeptorniveau Ea. Bei einer Erhöhung der Temperatur erfolgt eine Annäherung an das Fermi-Niveau Ej des Eigenhalbleiters.

Die Temperaturabhängigkeit des Fermi-Niveaus Efp für einen p-Halbleiter ist in Fig. 2d dargestellt.

Beziehung zwischen der Temperaturkennlinie des Fermi-Niveaus Ef und der Störstoffdichte (konkretes Beispiel)

Die Beziehungen zwischen der Temperaturabhängigkeit der Fermi-Niveaus Efp und Efn sowie der Störstoffdichte wurden vorstehend auf der Basis der physikalischen Eigenschaften erläutert. Um ein konkretes Beispiel zu geben, wird im folgenden von einem Siliziumhalbleiter gesprochen, wie er gegenwärtig in der Praxis in den meisten Fällen verwendet

T die Gittertemperatur. Aus den Gleichungen (1), (2) und (3) ergibt sich:

(4)

(5)

das erste Glied von Gleichung (5) vernachlässigen, so dass

(6)

wird, und die Differenz der Fermi-Niveaus Ef„—Efp sowie 30 ihre Temperaturabhängigkeit beim praktischen Gebrauch werden anhand von Angaben erläutert, die auf Seite 37 des eingangs genannten Werks zu finden und in Fig. 3 wiedergegeben sind.

Bei bekannten Verfahren zum Herstellen eines Silizium-35 halbleiters in Form eines IC werden als Störstoffe ausschliesslich Bor und Phosphor verwendet. Hierbei wird mit hohen Störstoffdichten von IQ20 Atomen/cm3 gearbeitet. Selbst wenn jedoch gemäss Fig. 3 die Werte Nd und Na der Donator- und Akzeptordichte auf 1018 Atome/cm3 herabge-40 setzt werden, so dass sie um zwei Grössenordnungen niedriger sind, ergibt sich die Differenz Efn—Efp der Fermi-Ni-veaus des n-Halbleiters und des p-Halbleiters bei 300 K mit 0,5—(—0,5) = 1,0 eV, und dieser Wert ist dem Bandabstand Eg von etwa 1,1 eV bei der gleichen Temperatur nahe 45 benachbart. In dem Temperaturbereich von 200 K bis 400 K bzw. —70 3C bis 130 CC betragen die Veränderungen der Differenz in Abhängigkeit von der Temperatur etwa 1,04 bis 0,86 eV, und die Änderungsgeschwindigkeit beträgt 0,9 mWTC. Dies ist ein kleiner Wert, der annähernd einem Drit-50 tel des Wertes von 2 bis 3 mV/' C der Änderungsgeschwindigkeit in Abhängigkeit von der Temperatur bei der Schwellenspannung V,h eines IGFET bzw. des Vorwärtsspannungsabfalls VF einer Diode entspricht, wie es weiter oben erläutert wurde.

55 Liegen die Werte der Störstoffdichte bei IO20 cm3 oder darüber, wird die Fermi-Niveaudifferenz im wesentlichen gleich dem für Silizium geltenden Bandabstand (Eg)si !, 1 V, und die Änderungsgeschwindigkeit in Abhängigkeit von der Temperatur nimmt den Wert von etwa 0,2 mV/cC 6o an, der hinreichend niedrig ist.

Wenn die Werte der Störstoffkonzentration bei etwa 10'5 Atomen/cm3 oder höher liegen, lässt sich somit eine Tempe-raturabhängigkeit erreichen, die im Vergleich zum Stand der Technik mindestens auf die Hälfte bis auf ein Drittel verrin-65 gert ist. Vorzugsweise liegen die Störstoffkonzentrationen bei IO20 Atomen/cm3 oder darüber, wobei sich eine Verbesserung um bis zu etwa '/io ergibt, und insbesondere wird die Sättigungsdichte oder die Entartungsdichte bevorzugt.

EF *

Nc • exP < kT > -

N

EF " Ed 1 + exp (-£ S)

kT

N. E_ - E„ 2E„ - E, - E / - exp + exp ( F kTd £>

20

Ep - 1/2 (Ed + Ec) - 1/2 kTlnjjS

d

9

672 391 G

Prinzip der Gewinnung der Differenz von Fermi-Niveaus mit Beispiel Nunmehr stellt sich die Frage, nach welchem Prinzip es möglich ist, die Spannung zu erhalten, die der Differenz der Fermi-Niveaus Ef„-Efp und Efn — E; entspricht. Ein Beispiel s hierfür ist die Verwendung der Differenz der Schwellenspannungen Vth von zwei MOSFETs mit Kanälen vom gleichen Leitfähigkeitstyp, zu denen Halbleiter-Steuerelektroden gehören, die auf Gatterisolierfilmen angeordnet sind, welche unter im wesentlichen gleichen Bedingungen auf verschiede- io nen Flächen ein und desselben Halbleiterkörpers erzeugt worden sind und aus dem gleichen Halbleitermaterial, z. B. Silizium, bestehen, sich jedoch bezüglich ihres Leitfähigkeitstyps unterscheiden. Im folgenden wird ein konkretes Beispiel beschrieben. is

Fig. 59 und 60 zeigen im Schnitt den Aufbau der betreffenden Feldeffekttransistoren, die zu einem komplementären integrierten MOS-Schaltkreis (CMOSIC) gehören. Der Einfachheit halber wird im folgenden der MOS-Transistor, dessen Gatterelektrode aus einem Halbleiter vom p+-Typ besteht, als «p+-Gatter-MOS» bezeichnet, während der MOS-Transistor, dessen Gatterelektrode aus einem Halbleiter vom n+-Typ besteht, als «n+-Gatter-MOS» bezeichnet wird; der MOS-Transistor, dessen Gatterelektrode aus einem Eigenhalbleiter oder einem Halbleiter vom i-Typ besteht, wird als «i-Gatter-MOS» bezeichnet. Die linke Hälfte von Fig. 60 zeigt p-Kanal-MOS-Transistoren mit p+- bzw. i- bzw. n+-Gatter.

In der folgenden Tabelle sind die Differenzen der Schwellenspannungen bei den MOSFETs, d. h. (Qi) — (Q3) und (Q4)-(Qs) angegeben.

(Einheit: Volt)

Fig. 73a bis 73f, auf die weiter unten näher eingegangen wird, zeigen jeweils im Schnitt die wichtigsten Herstellungsschritte und lassen erkennen, dass man den p+-Gatter-MOS und den n+-Gatter-MOS herstellen kann, ohne im Vergleich zu einem bekannten Verfahren zum Herstellen eines CMOSIC eine Änderung vorzunehmen oder zusätzliche Schritte durchzuführen.

Fig. 65a und 65b sowie 66a und 66b zeigen jeweils in der Draufsicht bzw. im Schnitt p-Kanal-MOS-Transistoren mit n+- bzw. p+-Gatter, die zur Verwendung bei Schaltkreisen geeignet sind.

Gemäss Fig. 65a, 65b bzw. 66a, 66b wird zur Erzeugung einer sich selbst abgleichenden Struktur ein p-Störstoff in die beiden Endabschnitte Es und Ed der Gatterelektrode G, die aus einem i-Halbleiter oder einem Eigenhalbleiter besteht, welche einer Quelle S bzw. einem Kollektor D nahe benachbart sind, sowohl bei dem p+-Gatter-MOS als auch bei dem n^-Gatter-MOS hineindiffundiert, da es sich in diesem Fall um einen MOS-Transistor mit p-Kanal handelt. In einen zentralen Teil Cp des Gatters G wird für den p+-Gatter-MOS ein p-Störstoff und für den n+-Gatter-MOS ein n-Störstoff hineindiffundiert. Ein Bereich i, in dem kein Störstoff vorhanden ist, befindet sich zwischen dem zentralen Bereich und den beiden Endabschnitten Es und Ed in der Nähe der Quelle bzw. des Kollektors. Somit besteht der Unterschied zwischen dem p+-Gatter-MOS und dem n+-Gatter-MOS nur darin, ob der Bereich des zentralen Teils Cp des Gatters aus einem p-Halbleiter oder einem n-Halbleiter besteht.

In Fig. 65a, 65b bzw. 66a, 66b erkennt man ein n"-Silizi-umsubstrat 101, einen p+-Quellenbereich 108, einen p+-Kollektorbereich 113, einen Gatteroxidfilm 105, einen Dickfeldoxidfilm 104 und einen weiteren Oxidfilm 111. Wie aus Fig. 65a oder 66a ersichtlich, sind mehrere p+-Quellenbereiche 108 miteinander elektrisch durch eine Verbindungsschicht 114 verbunden, mehrere p+-Kollektorbereiche 113

sind miteinander durch eine Verbindungsschicht 112 elektrisch verbunden, und mehrere Gatter G sind miteinander 35 durch eine Verbindungsschicht 115 elektrisch verbunden.

Um die Schwankungen der effektiven Länge der Kanäle möglichst weitgehend zu verringern, die sich bei den MOS-Transistoren daraus ergeben, dass die mit dem p-Störstoff angereicherten Zonen an den beiden Endabschnitten Es und 40 ED der sich deckenden Gatterelektroden G eine Verlagerung nach links bzw. nach rechts, d. h. zur Quellenseite bzw. zur Kollektorseite, erfahren, was auf einen Maskendeckungsfehler bei der Herstellung zurückzuführen ist, werden die Säulen der Quellenbereiche und der Kollektorbereiche miteinander 45 abwechselnd angeordnet, und die Anordnung wird so gewählt, dass man die linke Hälfte und die rechte Hälfte in Liniensymmetrie gegenüber der gesamten Kanalrichtung bringen kann. Selbst wenn eine Verlagerung der Maske gegenüber der Kanalrichtung nach links oder rechts erfolgt, so 50 dass sich eine Veränderung der wirksamen Kanallänge bei den Feldeffekttransistoren in den betreffenden Säulen ergibt, werden die Änderungen bezüglich der mittleren wirksamen Kanallänge bei dem p+-Gatter-MOS und dem n+-Gatter-MOS innerhalb der betreffenden, parallelgeschalteten Säu-55 len im ganzen ausgeglichen, so dass sich eine im wesentlichen konstante Kanallänge ergibt.

Fig. 73a bis 73f zeigen, auf welche Weise der p+-Gatter-MOS und der n+-Gatter-MOS unter Anwendung des bekannten Verfahrens zum Herstellen eines CMOS-IC mit Sili-60 ziumgatter hergestellt wird.

Fig. 73a zeigt einen n-Siliziumhalbleiter 101 mit einem spezifischen Widerstand von 1 bis 8 Ohm cm, auf dem auf thermischem Wege ein Oxidationsfilm 102 mit einer Stärke von etwa 4000 bis 16 000 Â gezüchtet wird. Ein Bereich des 65 Films wird mit Hilfe des Photoätzverfahrens mit einem Fenster für eine selektive Diffusion versehen. Bor als p-Störstoff wird im Wege der Ionenimplantation in einer Menge von etwa 10" bis 1013 cm"2 bei einer Energie von 50 bis 200 keV

672 391 G

10

eingebracht, woraufhin 8 bis 10 Stunden lang eine thermische Diffusion durchgeführt wird, um einen versenkten p~-Bereich 103 als Substrat für einen n-Kanal-MOS-Transistor zu erzeugen.

Gemäss Fig. 73b wird der thermisch erzeugte Oxidati- 5 onsfilm 102 vollständig entfernt, es wird ein neuer Oxidati-onsfilm 104 mit einer Stärke von etwa 1 bis 2 Mikrometer auf thermischem Wege erzeugt, und ein Bereich dieses Films, welcher der Quelle, dem Kollektor und dem Gatter des MOS-Transistors entspricht, wird durch Ätzen entfernt. io Hierauf wird ein Gateroxidfilm 105 mit einer Stärke von etwa 300 bis 1500 Â erzeugt. Auf dem so hergestellten Substrat wird eine Schicht 106 aus polykristallinem Silizium vom i-Typ oder aus einem Eigenhalbleiter mit einer Stärke von 2000 bis 6000 Â gezüchtet. Diese Schicht wird durch 15 Ätzen so entfernt, dass nur der Gatterteil G des MOS-Tran-sistors zurückbleibt.

Gemäss Fig. 73c wird dann durch Aufdampfen ein Maskenoxidfilm 107 erzeugt, bei dem die Bereiche, unter denen ein p-Störstoff eindiffundiert werden soll, mit Hilfe des Pho- 20 toätzverfahrens entfernt werden. Hierauf wird Bor als p-Störstoff mit einer hohen Dichte von etwa IO20 bis 1021 Atome/cm3 eindiffundiert, um einen Quellenbereich 108 und einen Kollektorbereich 113 des p-Kanal-MOS-Transistors und gleichzeitig eine Gatterelektrode aus einem p-Halbleiter 25 zu erzeugen.

K

-q VQ + q tFp+ + 3A +

^ ~ ^ ~

Gemäss Fig. 73d wird dann in der beschriebenen Weise ein Maskenoxidfilm 109 aufgedampft, und die Bereiche dieses Films, unter denen ein n-Störstoff eindiffundiert werden soll, werden mit Hilfe des Photoätzverfahrens entfernt. Hierauf wird als n-Störstoff Phosphor mit einer hohen Dichte von etwa IO20 bis 1021 Atome/cm3 eindiffundiert, um einen Quellenbereich 110 und einen Kollektorbereich 116 des n-Kanal-MOS-Transistors und gleichzeitig eine Gatterelektrode aus einem n-Halbleiter zu erzeugen.

Gemäss Fig. 73e wird der Oxidfilm 109 entfernt. Dann wird ein Oxidfilm 111 mit einer Stärke von etwa 4000 bis 8000 Â aufgedampft, woraufhin der Bereich des Films, der einem elektrischen Anschlussabschnitt entspricht, mit Hilfe des Photoätzverfahrens entfernt wird. Nunmehr wird ein Metall (Aluminium) zur Verdampfung gebracht, und mit Hilfe des Photoätzverfahrens wird ein Elektrodenverbindungsteil 112 erzeugt.

Gemäss Fig. 73f wird die so erhaltene Anordnung mit einem aufgedampften Oxidfilm mit einer Stärke von 1 bis 2 Mikrometer bedeckt.

Im folgenden wird anhand von Fig. 5a bis 5d die Schwellenspannung des MOS-Transistors erläutert, bei dem die Gatterelektrode aus dem Halbleitermaterial besteht. Bezüglich des p+-Gatter-MOS ergibt sich aus dem in Fig. 5a wiedergegebenen Energiebanddiagramm folgendes:

q X - q V0 + q ^

+

q% + - q 6X

'Si

Hierin bezeichnet

Vg die Potentialdifferenz zwischen einem Halbleitersubstrat und einer Gatterelektrode (p+-Halbleiter) die Elektronenaffinität

Eg den Bandabstand

0srf das Oberflächenpotential eines n-Halbleitersubstrats 0fp das Fermi-Potential eines p-Halbleiters gegenüber dem

Fermi-Potential eines Eigenhalbleiters 0b das Fermi-Potential des n-Halbleitersubstrats gegenüber dem Fermi-Potential des Eigenhalbleiters q die Einheitsladung des Elektrons V0 die an einen Isolator angelegte Potentialdifferenz

Ec den unteren Rand eines Leitungsbandes

Ev den oberen Rand eines Valenzbandes

Ej das Fermi-Niveau des Eigenhalbleiters

In der Gleichung (7) ist die Arbeitsfunktion der Gatterelektrode mit 0mp+ bezeichnet, während die Arbeitsfunktion des Halbleiters entsprechend mit 0s bezeichnet ist. Somit gilt

<!HP+

x

E _£

2q

40

Si

Daher ist V0 =

7' +

2q

- *

-Vg + 0MP-I— 0si — 0srf

(7)

(9)

(10)

Aus der Beziehung der Ladungen nach Fig. 5b ergibt sich —Cqx • Vo + Qss + Qi + Qb = O (11)

«<FP+

Hierin bezeichnet Cox die Kapazität des Isolators je Flächeneinheit Qss feste Ladungen in dem Isolator Qb feste Ladungen als Folge der Ionisation von Störstoffen im Halbleitersubstrat Qi einen Kanal bildende Träger

Aus den Gleichungen (lO)und(ll) ergibt sich

—Cox (—Vq + 0mpH— 0si — 0srf)

+ Qss + Qi + Qd = o (12)

Die Gatterspannung Vg im Augenblick der Bildung des Kanals Qi ist die Schwellenspannung. Bezeichnet man die (8) Schwellenspannung des p+-Gatter-MOS mit VthP-K erhält man

60

w -

q—0

Q

Si

Srf

SS 'OX

Q

ü

:ox

(13)

11

672 391 G

In diesem Zeitpunkt ist 0srf = 2 0f.

Bei dem n+-Gatter-MOS-Transistor unterscheidet sich entsprechend die Arbeitsfunktion 0mn + der Gatterelektrode wie folgt:

**MN+

- ^ +

E

_a

2q

**FN+

(14)

Somit erhält man für die Schwellenspannung Vthn+ des n '-Gatter-MOS die folgende Gleichung:

Vthn+ " - *Si

Hierin ist 0srf = 2 0f.

Somit ergibt sich die Differenz VthP-l— thn+ der Schwellenspannungen der MOS-Transistoren mit p+- bzw. n ""-Gatter wie folgt:

VthpH Vthn+ = 0MpH 0MN +

= 0FP+ — 0FN+ (16)

Diese Differenz ist gleich der Differenz der Fermi-Poten-tiale der Halbleiter, aus denen die Gatterelektroden bestehen. Dies wird anhand der Tatsache leicht verständlich, dass gemäss einem Vergleich zwischen Fig. 5a und Fig. 5c die Gatterspannung in dem Zeitpunkt, in dem das gleiche Ladungsprofil besteht, gleich der Differenz der Arbeitsfunktionen der Gatterelektroden und der Differenz der Fermi-Ni-veaus ist.

Zwar gilt die vorstehende Beschreibung für einen p -Kanal-MOS-Transistor, doch gilt Entsprechendes auch für den n -Kanal-MOS-Transistor.

- 6

Q

Srf

SS

:ox

D

:ox

(15)

Aus der vorstehenden Beschreibung ist ersichtlich, dass es möglich ist. eine Spannung, die im wesentlichen gleich dem Bandabstand Eg ist, als Differenz der Schwellenspannungen des p+-Gatter-MOS und des n+-Gatter-MOS zu gewinnen. Gemäss einem anderen Verfahren kann die Spannung des Bandabstandes Eg als Differenz der Schwellenspannung eines MOS-Transistors, dessen Gatterelektrode aus einem Eigenhalbleiter besteht (im folgenden als «i-Gatter-MOS» bezeichnet), und der Schwellenspannung des p+-Gatter-MOS oder des n+-Gatter-MOS gewonnen werden.

Bezeichnet man die Schwellenspannung des i-Gatter-MOS mit Vthi und berücksichtigt man, dass das Fermi-Niveau des Eigenhalbleiters gleich Null ist, da das Fermi-Niveau des Eigenhalbleiters den Bezugswert bildet, ergibt sich für die Differenz der Schwellenspannungen des i-Gatter-MOS und des p+-Gatter-MOS die folgende Gleichung:

thi

- vthP+l " 1° - «W"! 1/2 E

g

(17)

Als Differenz der Schwellenspannungen des i-Gatter- MOS und des n^-Gatter-MOS ergibt sich:

f vthi " Vthn+H «W " 0 ' 1/2 E

g

(18)

Es ist ersichtlich, dass man als Differenzen eine Spannung erhält, die gerade der Hälfte eines Bandabstandes Eg entspricht.

Die Spannung, die sich infolge des Unterschiedes der Schwellenspannungen des i-Gatter-MOS und des p+-Gatter-oder des n+-Gatter-MOS ergibt, ist sehr gut brauchbar,

denn sie beträgt etwa 0,55 V und ist zur Verwendung als niedrige Bezugsspannung geeignet; wie im folgenden erläutert, lässt sich hierbei leicht eine Bezugsspannung von hoher Genauigkeit gewinnen, und zwar nicht nur unter Anwendung von Verfahren zum Herstellen integrierter CMOS-Schaltkreise, sondern auch bei der Herstellung integrierter MOS-Schaltkreise, denn die Dotierung der Gatterelektroden 50 mit einem Störstoff lässt sich mittels eines einzigen Arbeitsschritts durchführen.

Fig. 67a und 67b bis Fig. 72a und 72b zeigen jeweils in der Draufsicht bzw. im Schnitt längs einer Schnittlinie A —A in der Draufsicht p+-Gatter-, i-Gatter- und n+-Gatter- 55

MOS-Transistoren mit p- bzw. n-Kanal zur praktischen Verwendung bei Schaltkreisen.

Ähnlich wie in den Fällen von Fig. 65a und 65b bzw. 66a und 66b werden gemäss den genannten Figuren p- oder n-Bereiche einer Quelle bzw. eines Kollektors durch Eindiffun- m dieren eines Störstoffs unter Verwendung polykristallinen Siliziums als Maske erzeugt. Um einen Toleranzbereich für das Ausrichten der Maske zwischen der Maske zum selektiven Eindiffundieren eines p- oder eines n-Störstoffs und den Quellen- und Kollektorbereichen zu schaffen, wird der glei- s5 che Störstoff wie bei den Quellen- und Kollektorbereichen in die beiden Endabschnitte Es und ED einer Gatterelektrode G in der Nähe der Quelle S und des Kollektors D sowohl bei dem p+-Gatter-MOS als auch bei dem n+-Gatter-MOS ein-diffundiert. Beispielsweise wird bei dem p-Kanal-MOS als p-Störstoff Bor eindiffundiert. In einen mittleren Teil der Gatterelektrode wird für den p+-Gatter-MOS ein p-Störstoff und bei dem n+-Gatter-MOS ein n-Störstoff eindiffundiert.

Fig. 67a, 67b bzw. 68a, 68b bzw. 69a, 69b zeigen jeweils in der Draufsicht bzw. in einem Schnitt p-Kanal-MOS-Transistoren mit p+- bzw.i- bzw. n+-Gatter, während Fig. 70a, 70b bzw. 71a, 71b bzw. 72a, 72b n-Kanal-MOS-Transistoren mit n-- bzw. i- bzw. p+-Gatter zeigen.

Um die Unterschiede bezüglich der wirksamen Kanallänge der MOS-Transistoren möglichst weitgehend zu verringern, die darauf zurückzuführen sind, dass diejenigen Bereiche an den beiden Endabschnitten Es und Ed der Gatterelektroden G, welche zur Selbstausrichtung dienen und innerhalb welcher der gleiche Störstoff eindiffundiert wird wie bei den Quellen- und Kollektorbereichen entweder nach links oder nach rechts in Richtung auf die Quellenseite bzw. in Richtung auf die Kollektorseite während der Herstellung oder infolge eines Fehlers bezüglich der Anordnung der Maske verlagert werden, werden die senkrechten Reihen der Quellenbereiche und der Kollektorbereiche miteinander abwechselnd angeordnet, und die Anordnung der senkrechten Reihen ist derart, dass man die linke Hälfte und die rechte Hälfte in Liniensymmetrie zu der gesamten Kanalrichtung anordnen kann. Selbst wenn eine Verlagerung der Maske gegenüber der Kanalrichtung nach links oder rechts zu einer Veränderung der wirksamen Kanallänge der Feldeffekttransistoren in den betreffenden senkrechten Reihen führt, werden bei den p~-, i- und n "-Gatter-MOS die mittleren wirksamen Kanallängen innerhalb der betreffenden parallelge40

45

672 391 G

12

schalteten Reihen im ganzen ausgeglichen, so dass sich im wesentlichen konstante Kanallängen ergeben.

Fig. 74a bzw. 74d zeigen, auf welche Weise die p+- und die n+-Gatter-MOS bei dem üblichen Verfahren zum Herstellen von Silizium-Gatter-CMOS aufgebaut werden.

In Fig. 74a bezeichnet die Bezugszahl 101 einen n-Silizi-umhalbleiter mit einem spezifischen Widerstand von 1 bis 8 Ohm cm, auf dem mittels thermischer Oxidation ein Film 102 mit einer Stärke von etwa 4000 Â bis 16 000 Â gezüchtet worden ist. Ein Teil des Films wird mit Hilfe des Photoätzverfahrens mit einem Fenster zum selektiven Eindiffundieren eines Störstoffs versehen. Als p-Störstoff wird Bor durch Ionenimplantation in einer Menge von etwa IO11 bis 1013 Atomen/cm3 bei einer Energie von 50 bis 200 keV eingebracht, woraufhin es etwa 8 bis 20 Stunden lang thermisch eindiffundiert wird, um eine P"-Einsinkung 103 zu erzeugen, die ein Substrat für einen n-Kanal-MOS-Transistor bildet.

Gemäss Fig. 74b wird dann der thermisch erzeugte Oxidfilm 102 vollständig entfernt, es wird mittels thermischer Oxidation ein neuer Film 104 mit einer Stärke von 1 bis 2 Mikrometer erzeugt, und durch Ätzen werden der Quelle, dem Kollektor und dem Gatter des MOS-Transistors entsprechende Bereiche dieses Films entfernt. Danach wird ein Gatteroxidfilm 105 mit einer Stärke von etwa 300 bis 1500 Â hergestellt. Auf diesem Substrat wird ein polykristalliner i-Silizium-Film 106 oder eine Eigenhalbleiterschicht mit einer Stärke von etwa 2000 bis 6000 Â gezüchtet. Diese Schicht wird durch Ätzen in der Weise entfernt, dass der Gatterteil G des MOS-Transistors zurückbleibt.

Gemäss Fig. 74c wird als Maske ein Oxidfilm 107 aufgedampft, und die Bereiche dieses Films, unter denen ein p-Störstoff eindiffundiert werden soll, werden mit Hilfe des Photoätzverfahrens entfernt. Dann wird als p-Störstoff Bor mit einer hohen Dichte von etwa IO20 bis 1021 Atomen/cm3 eindiffundiert, um einen Quellenbereich 108 und einen Kollektorbereich 113 des p-Kanal-MOS-Transistors und gleichzeitig eine Gatterelektrode aus einem p-Halbleiter herzustellen.

Gemäss Fig. 74d wird wie zuvor als Maske ein Oxidfilm 109 aufgedampft, und die Bereiche dieses Films, unter denen ein n-Störstoff eindiffundiert werden soll, werden mit Hilfe des Photoätzverfahrens beseitigt. Hierauf wird als n-Störstoff Phosphor mit einer hohen Konzentration von etwa IO20 bis 1021 Atomen/cm3 eindiffundiert, um einen Quellenbereich 110 und einen Kollektorbereich 116 des n-Kanal-MOS-Transistors und gleichzeitig eine Gatterelektrode aus einem n-Halbleiter zu erzeugen.

Nunmehr wird der Oxidfilm 109 entfernt. Dann wird ein Oxidfilm mit einer Stärke von etwa 4000 bis 8000 Â aufgedampft, und der Teil dieses Films, der einem Anschlusselek-trodenteil entspricht, wird mit Hilfe des Photoätzverfahrens entfernt. Nunmehr wird ein Metall (Aluminium) aufgedampft, woraufhin mit Hilfe des Photoätzverfahrens ein Elektrodenverbindungsteil erzeugt wird.

Danach wird das Substrat mit einem Oxidfilm versehen, der bis zu einer Stärke von 1 bis 2 Mikrometer aufgedampft wird.

Zu der Anordnung nach Fig. 74d gehören zwei MOS-Transistoren Qb und Q4, die einen CMOS-Inverter bekannter Art bilden, sowie zwei Transistoren Qi und Q; in Form von p+- und n+-Gatter-MOS-Transistoren zum Erzeugen einer Bezugsspannung.

Fig. 75a bis 75d zeigen jeweils im Schnitt das Verfahren zum Herstellen eines mit einem p-Kanal versehenen p+-Gatter- und eines i-Gatter-MOS-Transistors. Bei diesem Beispiel sind die bis zu Fig. 75c durchgeführten Schritte die gleichen wie bei der Anordnung nach Fig. 74c. Gemäss Fig. 75d wird jedoch der n-Störstoff eindiffundiert, ohne dass der das

Gatter des MOSFET Q2 überdeckende Oxidfilm 109b entfernt wird.

Fig. 76a bis 76d zeigen jeweils im Schnitt die Herstellung von mit einem n-Kanal versehenen p+-Gatter- und n+-Gatter-MOS-Transistoren.

Fig. 77a bis 77d zeigen jeweils im Schnitt die Herstellung von n-Kanal-MOS-Transistoren mit n+- bzw. i-Gatter.

Im folgenden wird anhand von Fig. 78a bis 78e ein Verfahren zum Herstellen eines integrierten Schaltkreises mit einem n-Kanal-MOS-Halbleiter erläutert.

1. Zunächst wird ein p-Halbleitersubstrat 101 mit einem spezifischen Widerstand von 8 bis 20 Ohm/cm bereitgestellt und mittels thermischer Oxidation mit einem Film 102 mit einer Stärke von 1 Mikrometer versehen.

2. Um die Oberfläche des Halbleitersubstrats freizulegen, die Teilen entspricht, innerhalb welcher MISFETs erzeugt werden sollen, werden bestimmte Teile des thermisch oxi-dierten Films geätzt.

3. Dann wird auf der freigelegten Fläche des Halbleitersubstrats ein Gatteroxidfilm 103 mit einer Stärke von 750 bis 1000 Â erzeugt, wie es in Fig. 78a gezeigt ist.

4. Derjenige Teil des Gatteroxidfilms 103, welcher in direkte Berührung mit einer polykristallinen Siliziumschicht kommen soll, wird selektiv geätzt, um gemäss Fig. 78b ein Loch 103a zum Herstellen einer direkten Berührung zu erzeugen.

5. Mit Hilfe eines chemischen Aufdampfverfahrens wird Silizium auf die gesamte Oberseite des Halbleitersubstrats 101 aufgebracht, das mit dem Oxidfilm 102, dem Gatteroxidfilm 103 und dem Kontaktloch 103a versehen worden ist, um eine polykristalline Siliziumschicht mit einer Stärke von 3000 bis 5000 Â zu erzeugen.

6. Gemäss Fig. 78c werden bestimmte Teile der polykristallinen Siliziumschicht 104 vom i-Typ oder aus einem Eingenhalbleiter geätzt.

7. Auf die gesamte Oberseite des Halbleitersubstrats 101 wird auf chemischem Wege ein Siliziumdioxid-Maskenfilm mit einer Stärke von 2000 bis 3000 Â aufgebracht.

8. Der Siliziumdioxid-Maskenfilm 105 wird selektiv nur innerhalb der einen hohen Widerstand aufweisenden Teile belassen, z. B. gemäss Fig. 78d an Speicherzellen-Belastungswiderständen sowie der polykristallinen Siliziumschicht der eigenleitenden Gatterabschnitte 104a.

9. In das Halbleitersubstrat 101 wird Phosphor eindiffundiert, um Quellen- und Kollektorbereiche 106 mit einer Störstoffdichte von IO20 Atomen/cm3 zu erzeugen. Hierbei wird der Störstoff gleichzeitig in die polykristalline Siliziumschicht eingeführt, um Gatterelektroden 104b, einen Direktkontakt 104c und einen Verbindungsabschnitt 104d aus polykristallinem Silizium zu erzeugen, wie es in Fig. 78d gezeigt ist.

10. Auf der gesamten Oberseite des Halbleitersubstrats 101 wird ein Film 107 aus Phosphorsilikatglas mit einer Stärke von 7000 bis 9000 Â erzeugt.

11. Nunmehr wird Aluminium auf die gesamte Oberfläche des Halbleitersubstrats 101 aufgedampft, um einen Aluminiumfilm 108 mit einer Stärke von 1 Mikrometer zu erzeugen.

12. Der Aluminiumfilm wird selektiv geätzt, um gemäss Fig. 78e Verbindungsbereiche 108 herzustellen.

Im folgenden wird erneut eine kurze Erläuterung des Grundgedankens der eingangs beschriebenen Gewinnung der Differenz der Fermi-Niveaus gegeben, und es werden praktische Beispiele beschrieben. Bei den in Fig. 58 dargestellten Transistoren Qi und Q; handelt es sich um p-Kanal-Anreicherungs-MISFETs, die auf einem n-Halbleitersub-strat 1 erzeugt worden sind. Die Gatterelektroden der Transistoren bestehen aus Leiterschichten, die so ausgebildet

5

10

15

20

25

30

35

40

45

50

55

60

65

13

672 391 G

sind, dass polykristalline Siliziumschichten mit Halbleiterstörstoffen verschiedenen Leitfähigkeitstyps dotiert sind. Die Transistoren Qi und Q2 werden in der nachstehend beschriebenen Weise hergestellt. Gemäss Fig. 58 werden p+-Halblei-terbereiche 4 und 5 für die Quellen und die Kollektoren der 5 MISFETs selektiv auf einem n-Halbleitersubstrat erzeugt. Gatterisolierfilme 2 werden innerhalb von Teilen der Oberfläche des Halbleitersubstrats zwischen den einander gegenüberliegenden Quellenabschnitten 4 und den Kollektorabschnitten 5 hergestellt, und polykristalline Siliziumschichten 10 6 und 6' werden auf die Gatterisolierfilme 2 aufgebracht. Die polykristalline Siliziumschicht, welche das Gatter 6' des MISFET Qi bilden soll, wird mit einem Halbleiterstörstoff vom gleichen Leitfähigkeitstyp wie das Substrat (n-Typ) dotiert. Die polykristalline Siliziumschicht, die das Gatter 6 des 15 anderen MISFET Q2 bilden soll, wird mit einem Halbleiterstörstoff dotiert, dessen Leitfähigkeitstyp demjenigen des Substrats entgegengesetzt ist (p-Typ).

Die Schwellenspannungen VthQi und VthQ2 der Transistoren Qi und Q2 ergeben sich für die beschriebene Anordnung 20 aus den folgenden Gleichungen:

V - A 1 QS3 QP

thQl 0Mn + C + C (19) ox ox

25

v Ai. ^s.a 4.

thQ2 " % * + C~ (20) ox ox

3°

Hierin bezeichnen 0Mn und 0Mp die Arbeitsfunktionen zwischen den Gattern der betreffenden MISFETs und dem Substrat, Cox die Gatterkapazität je Flächeneinheit, Qss die Oberflächenladung und QD die Ladung einer Sperrschicht des Substrats. 3s

Wenn man die Differenz der Schwellenspannungen der beiden Transistoren ermittelt, erhält man die Differenz (0Mp—0Mn) zwischen den Arbeitsfunktionen, welche die ersten Glieder auf der rechten Seite der Gleichungen (19) und (20) bilden, und diese Differenz kann als eine Spannung 40 abgeleitet werden, die dem Bandabstand von Silizium entspricht. Da diese Spannung zu einer Spannung wird, die durch den Bandabstand von Silizium bestimmt ist, führen Abweichungen bei der Herstellung nicht zu einer Veränderung. Ausserdem ergibt sich eine äusserst geringe Tempera- 45 turabhängigkeit. Der Grund dafür, dass die Schwellenspannungen von MISFETs erhebliche Schwankungen zeigen, besteht darin, dass die zweiten und dritten Glieder (Qss/Qox) und (Qd/Cox) auf der rechten Seite der Gleichungen (19) und (20) in Abhängigkeit von den Herstellungsbedingungen so schwanken. Bei diesem Ausführungsbeispiel werden die Transistoren Qi und Q2 unter den gleichen Bedingungen hergestellt, so dass die zweiten und dritten Glieder auf der rechten Seite der beiden Gleichungen im wesentlichen gleich gross werden. Bei der Ermittlung der Differenz zwischen den 55 Gliedern auf der rechten Seite heben sich die zweiten und dritten Glieder auf. Somit wird eine Grösse, die dem Bandabstand gleichwertig ist, als Ausgangsspannung verwendet.

Da bei dem Transistor Q2 die Quelle, der Kollektor und die Gatterelektrode unter Verwendung eines Halbleiterstör- 60 stoffs vom gleichen Leitfähigkeitstyp hergestellt werden, ist es möglich, das übliche Verfahren zum Herstellen eines Sili-ziumgatter-MISFET anzuwenden, bei dem der Halbleiterstörstoff für die Quelle, den Kollektor und die Gatterelektrode gleichzeitig eindiffundiert wird. Andererseits kann 65 man die Gatterelektrode des Transistors Qi nicht gleichzeitig mit der Quelle und dem Kollektor herstellen, und daher muss ein gesonderter Arbeitsschritt durchgeführt werden.

Hierfür kommt ein Verfahren in Frage, bei dem die beiden Transistoren zwar nach dem beschriebenen bekannten Verfahren hergestellt werden, bei dem jedoch ein Gatterisolierfilm und ein Feldisolierfilm als Maske verwendet werden. Alternativ kann man eine in Fig. 61 dargestellte Massnahme anwenden. Genauer gesagt, werden diejenigen Teile 6a und 6a' der Gatterelektroden 6 und 6' der MISFETs, welche Quellen und Kollektoren benachbart sind, zu Gatterelektrodenteilen gemacht, bei denen ein p-Halbleiterstörstoff vom gleichen Leitfähigkeitstyp wie bei den Quellen und Kollektoren eindiffundiert wird. Die mittleren Teile der Gatterelektroden, die nicht mit irgendeinem Halbleiterstörstoff dotiert sind, d. h. die aus dem Eigenhalbleiter (i-Typ) bestehen, werden selektiv mit einem Gatterelektrodenabschnitt 6b versehen, in den ein p-Störstoff eindiffundiert wird, sowie mit einem Gatterelektrodenabschnitt 6b', in den ein n-Halbleiter-störstoff eindiffundiert wird. Gemäss der Erfindung werden die Teile, die nicht mit einem Halbleiterstörstoff dotiert sind, unter Berücksichtigung des Deckungsfehlers der Maske bei der Herstellung der Gatterelektroden 6b und 6b' aus den verschiedenen Halbleiterstörstoffen in den gewählten Bereichen angeordnet. Bei diesem Verfahren werden die Gatterelektrodenteile 6a und 6b des Transistors Q2 mit Hilfe des gleichen Arbeitsschritts hergestellt, bei dem der Diffusionsvorgang bei der Quelle und dem Kollektor durchgeführt wird.

Bei jedem MISFET der vorstehend beschriebenen Art ist eine Gatterelektrode vorhanden, die sich aus mehreren Gatterelektrodenteilen zusammensetzt, welche miteinander verbunden sind, und die Differenz der Schwellenspannungen der beiden Transistoren wird gewonnen, so dass sich die Schwellenspannungskomponenten, die auf den Elektrodenabschnitten gleicher Art beruhen (Gatterelektrodenabschnitt 6a und 6a' sowie Elektrodenabschnitte vom i-Typ), bei beiden Transistoren gegenseitig aufheben. Wegen des Vorhandenseins der Gatterelektrodenteile 6b und 6b' bei den Transistoren heben sich die zweiten und dritten Glieder auf der rechten Seite der Gleichungen (19) und (20) nicht auf. Als Differenzspannung erhält man die Spannung, welche dem Bandabstand bei Silizium entspricht, d. h. der Differenz der Arbeitsfunktionen zwischen den mittleren Teilen 6b, 6b' der Gatterelektroden und dem Substrat, wie es weiter oben beschrieben ist, wobei sich eine Spannung von etwa 1,1 V ergibt.

Fig. 62 zeigt eine weitere Ausführungsform der Erfindung in Gestalt eines integrierten Schaltkreises, der als komplementärer Feldeffekttransistor mit isoliertem Gatter ausgebildet ist. Hierbei sind p-Kanal-MOS-Transistoren A, B und C auf einem n-Silizium-Körper 1 angeordnet, während n-Kanal-MOS-Transistoren D, E und F auf einer Einsen-kungsschicht 2 angeordnet sind, in die ein p-Störstoff mit einer niedrigen Konzentration eindiffundiert wurde. Um einen Bezugsspannungsgenerator zu schaffen, kann man die Differenz der Schwellenspannungen der MOS-Transistoren A und B, der MOS-Transistoren A und C oder der MOS-Transistoren B und C oder aber die Differenz der Schwellenspannungen der MOS-Transistoren D und E, der MOS-Transistoren D und F oder der MOS-Transistoren E und F ausnutzen. Gemäss Fig. 62 sind ein dicker Siliziumdioxid-Feldfilm 3 und ein Siliziumdioxid-Gatterfilm 4 vorhanden. Die Bezugszahl 5 bezeichnet einen p-Halbleiterbereich für die Quelle oder den Kollektor des p-Kanal-MOSFET und die Bezugszahl 6 einen n-Halbleiterbereich für die Quelle bzw. den Kollektor des n-Kanal-MOSFET. Die Bezugszahl 7 bezeichnet polykristallines p-Silizium, die Bezugszahl 8 polykristallines n-Silizium und die Bezugszahl 9 den Eigenhalbleiter bzw. polykristallines i-Silizium. Der Bezugsspannungsgene-

672 391 G

14

rator liefert die Fermi-Niveaudifferenz zwischen den Materialien 7, 8 und 9 in Form einer Spannung.

Fig. 63 zeigt eine Ausführungsform, bei der es sich um eine weitere Verbesserung der Ausführungsform nach Fig. 62 handelt. Gemäss Fig. 63 sind p-Störstoffschichten 10 unter dem Gatteroxidfilm 4 so angeordnet, dass sie die mittleren Teile 8 und 9 der Gatterelektroden der Transistoren B und C nach Fig. 62 überlappen, und der Transistor A ist ebenfalls mit einer p-Störstoffschicht 10 versehen, so dass er die gleiche wirksame Kanallänge aufweist wie die Transistoren B und C. Ferner sind gemäss Fig. 63 n-Störstoffschich-ten 11 unter den Gatteroxidfilmen 4 so angeordnet, dass sie die mittleren Teile 7 und 9 der Gatterelektroden der Transistoren E und F nach Fig. 62 überlappen, und der Transistor D ist ebenfalls mit einer n-Störstoffschicht 11 versehen, so dass er die gleiche wirksame Kanallänge aufweise wie die Transistoren E und F. Man kann die wirksame Kanallänge der Transistoren A, B und C bzw. der Transistoren D, E und F im wesentlichen gleich gross machen, indem man die p-Störstoffschichten 10 bzw. die n-Störstoffschichten 11 vorsieht. Somit werden die Kennlinien zwischen den Kollektorströmen und den Gatterspannungen der Transistoren A, B und C bzw. der Transistoren D, E und F zu Kurven, die parallel zueinander verlaufen und sich in Richtung der Gatterspannungsachse entsprechend den Differenzen der Fermi-Niveaus der polykristallinen Siliziummaterialien in den mittleren Teilen der Gatterelektroden dieser Transistoren verlagern. Daher ist es möglich, die Differenzen der Schwellenspannungen der Transistoren bei noch zu beschreibenden Bezugsspannungsgeneratorschaltungen mit hoher Genauigkeit zu gewinnen.

Die Temperaturabhängigkeit der Differenzen der Schwellenspannungen bei den drei IGFET-Arten sind sehr gering, da die Temperaturabhängigkeit der Differenzen der Fermi-Niveaus bei den Gatterelektrodenhalbleitern gering sind.

Fig. 79a bis 79e zeigen ein Verfahren zum Herstellen des CMOSIC-Transistors nach Fig. 63.

a) Ein n-Siliziumkörper 101 wird mit Hilfe des bekannten selektiven Diffusionsverfahrens mit einem vertieften p-Bereich 102 von geringer Konzentration versehen. Dann wird ein Feldoxidfilm 103 erzeugt. Nach der Erzeugung eines Gatteroxidfilms 104 in Aussparungen des Films 103 werden p-Störstoffschichten 105 und n-Störstoffschichten 106 mit Hilfe bekannter selektiver Ionenimplantationsverfahren hergestellt.

b) Polykristalline Siliziumgatterelektroden 107 werden mit Hilfe des bekannten chemischen Aufdampfverfahrens und des Photoätzverfahrens aufgebracht. In diesem Stadium bestehen die Elektroden 107 aus dem Eigenhalbleiter.

c) Auf gewählten Flächen wird mit Hilfe des chemischen Aufdampfverfahrens ein Maskenoxidfilm 108 erzeugt. Unter Benutzung dieser Maske werden Quellen- und Kollektorschichten 109 von p-Kanal-MOSFET-Transistoren hergestellt, und polykristalline p-Schichten 110 werden durch selektives Eindiffundieren eines p-Störstoffs erzeugt.

d) Auf gewählten Flächen wird erneut mit Hilfe des chemischen Aufdampfverfahrens ein Maskenoxidfilm 108' hergestellt. Unter Verwendung dieser Maske werden Quellen-und Kollektorschichten 111 von n-Kanal-MOSFET-Transi-storen und polykristalline n-Schichten 112 durch selektives Eindiffundieren eines n-Störstoffs erzeugt.

e) Nunmehr wird ein Film 113 aus Phosphorsilikatglas aufgebracht, der mit Kontaktlöchern versehen wird, und Aluminiumelektroden 114 werden hergestellt, womit der Aufbau der Vorrichtung abgeschlossen ist.

Fig. 64 zeigt eine weitere Ausführungsform von IGFET-Transistoren, die einen erfindungsgemässen Bezugsspannungsgenerator bilden, und bei denen Gatterelektroden mit unterschiedlichen Fermi-Niveaus vorhanden sind. In diesem Fall haben IGFET-Transistoren A, B und C eine Gatterelektrode 7 aus p-Silizium bzw. eine Gatterelektrode, deren beide Enden aus p-Silizium 7 bestehen und deren mittleren Teil aus eigenleitendem Silizium 4 hergestellt ist, bzw. eine Gatterelektrode, deren beide Enden aus p-Silizium 7 bestehen, während der mittlere Teil 12 aus Aluminium hergestellt ist. Diese Gatterelektroden überdecken die aus Siliziumdioxid bestehenden Gatteroxidfilme 3, die auf verschiedene Flächen eines einheitlichen Körpers 1 aus n-Silizium im wesentlichen unter den gleichen Bedingungen aufgebracht worden sind. Ferner weisen die IGFET-Transistoren Quellen* und Kollektorschichte 8 auf. Wenn man dafür sorgt, dass die Schwellenspannung Vth des Transistors A den Wert —0,8 V erhält, nimmt die Schwellenspannung des Transistors B annähernd den Wert —1,40 V und diejenige des Transistors C annähernd den Wert —1,95 V an. Diese Spannungen erzeugen Differenzen, die im wesentlichen gleich den Differenzen der Fermi-Niveaus der Silizium- und Aluminiummaterialien in den mittleren Teilen der Gatterelektroden sind.

Bei dieser Ausführungsform wurde berücksichtigt, dass die Temperaturabhängigkeit der Differenz von etwa 1,15 eV zwischen den Fermi-Niveaus des hochkonzentrierten p-Sili-ziums und des Aluminiums oder die Differenz von etwa 0,60 eV zwischen den Fermi-Niveaus des eigenleitenden Siliziums und des Aluminiums klein ist.

Fig. 80a bis 80d zeigen ein erfindungsgemässes Verfahren zum Herstellen eines integrierten Schaltkreises mit p-Kanal-IGFET-Transistoren, zu dem sämtliche in Fig. 64 dargestellten Transistoren A, B und C gehören.

a) Ein dicker Feldoxidfilm 2 aus Siliziumdioxid mit Aussparungen wird auf der Oberfläche eines n-Siliziumkörpers 1 erzeugt; in den Aussparungen wird ein Gatteroxidfilm 3 hergestellt, und eine polykristalline Siliziumschicht 4 wird mit Hilfe des chemischen Aufdampfverfahrens aufgebracht. Die polykristalline Siliziumschicht 4 besteht aus eigenleitendem Halbleitermaterial. Ferner wird ein Maskenoxidfilm 6 auf einem Teil der Schicht 4 mit Hilfe des chemischen Aufdampf-verfahrens angeordnet.

b) Die polykristalline Siliziumschicht wird mit Hilfe des bekannten Photoätzverfahrens selektiv entfernt, und ein p-Störstoff, z. B. Bor, wird thermisch eindiffundiert, um Quellen- und Kollektorschichten 8 sowie polykristalline p-Silizi-umschichten 7 zu erzeugen. Hierbei wird der von dem Oxidfilm 6 überdeckte Teil der polykristallinen Siliziumschicht 4 im eigenleitenden Zustand gehalten.

c) Nunmehr wird wegen der Anwendung des chemischen Aufdampfverfahrens ein isolierender Film 9 aufgebracht, der z. B. aus Phorphorsilikatglas besteht und mit Kontaktlöchern versehen wird. Hierbei wird auch ein Kontaktloch 10 im mittleren Teil einer Gatterelektrode innerhalb eines Bereichs ausgebildet, wo der Transistor C entstehen soll.

d) Es werden Aluminiumelektroden 11 und 12 hergestellt, und es wird eine Wärmebehandlung bei 380 bis 540 C mit einer Dauer von 30 min bis 3 Stunden durchgeführt. Dann diffundiert das polykristalline Silizium an dem Kontaktloch 10 in Richtung auf die Oberseite der Aluminiumschicht, da eine Legierungsreaktion mit dem Aluminium stattfindet, so dass man einen Aufbau erhält, bei dem das Aluminium in direkter Berührung mit dem Gatteroxidfilm steht. Das in Fig. 80a bis 80d dargestellte Verfahren zum Herstellen integrierter Schaltkreise mit p-Kanal-IGFET-Transistoren lässt sich auch zur Herstellung einer integrierten Schaltung mit komplementären MIS-Transistoren im wesentlichen ohne Abänderung anwenden.

5

10

15

20

25

30

35

40

45

50

'55

60

65

15

672 391 G

Die Legierungsreaktion kann durch ein Verfahren ersetzt werden, bei dem der mittlere Teil der Gatterelektrode mit Hilfe des Photoätzverfahrens entfernt wird, woraufhin Aluminium in direkte Berührung mit dem Gatterisolierfilm gebracht wird.

Der so hergestellte Bezugsspannungsgenerator weist eine geringe Temperaturabhängigkeit auf und wird durch Fertigungstoleranzen wenig beeinflusst, so dass er bei verschiedenen elektronischen Schaltungen verwendbar ist.

Fig. 8Id zeigt den Aufbau von IGFET-Transistoren A, B, C und D, mit Schwellenspannungsdifferenzen auf der Basis der Fermi-Niveaudifferenzen von Gatterelektroden, wobei es sich um eine weitere Ausführungsform der Erfindung handelt. Der Transistor A ist als p-Kanal-MOSFET-Transi-stor mit einer Gatterelektrode 11 aus p-Silizium ausgebildet, während der Transistor B ein p-Kanal-MOSFET-Transistor mit einer Gatterelektrode ist, bei der beide Endabschnitte aus p-Silizium 11 bestehen, während der mittlere Teil 8 aus n-Silizium hergestellt ist. Der Transistor C ist ein n-Kanal-MOSFET-Transistor mit einer Gatterelektrode 8 aus n-Sili-zium, während der Transistor D ein n-Kanal-MOSFET-Transistor ist, bei dem eine Gatterelektrode an beiden Enden aus n-Silizium besteht, während der mittlere Teil 11 aus p-Silizium hergestellt ist. Um einen Bezugsspannungsgenerator herzustellen, wird eine Spannung verwendet, die auf der Differenz der Schwellenspannungen der MOSFET-Transistoren A und B oder der MOSFET-Transistoren C und D basiert.

Fig. 81a bis 8ld zeigen ein Verfahren zum Herstellen eines integrierten MOS-Schaltkreises mit den IGFET-Transistoren A, B, C und D.

a) Ein vertiefter Bereich 2 vom p-Typ wird in einem Körper 1 aus n-Silizium erzeugt, auf den ein dicker Feldoxidfilm 3 mit Aussparungen aufgebracht wird. Dann wird in den Aussparungen des Oxidfilms 3 ein Gatteroxidfilm 4 hergestellt, und ein Film 5 aus polykristallinem Silizium, das den Eigenhalbleiter bildet, wird aufgebracht und mit Hilfe des Photoätzverfahrens bearbeitet.

b) Auf gewählten Flächen wird mit Hilfe des chemischen Aufdampfverfahrens ein Maskenoxidfilm 6 erzeugt. Unter Benutzung dieser Maske wird ein n-Störstoff, z. B. Phosphor, in gewählte Bereiche eindiffundiert, so dass n-Bereiche 7 für die Quellen und Kollektoren von n-Kanal-MOSFET-Transistoren und polykristalline n-Schichten 8 entstehen.

c) Mit Hilfe des chemischen Aufdampfverfahrens wird auf gewählten Flächen ein Maskenoxidfilm 9 erzeugt, mittels dessen ein p-Störstoff, z. B. Bor, durch Ionenimplantation eingebracht wird, so dass p-Bereiche 10 für die Quellen und Kollektoren von p-Kanal-MOSFET-Transistoren und polykristalline p-Siliziumschichten 11 entstehen. Bei der Verwendung von Bor erhält der Oxidfilm 9 eine Stärke von etwa 3000 Â, und es wird mit einer Implantationsenergie von 30 bis 50 keV und einer Implantationsmenge von 2 x 10ìs bis

1 x 1016 Atomen/cm3 gearbeitet. Die Aktivierung der implantierten Ionen erfolgt zweckmässig durch eine Wärmebehandlung bei 900 C mit einer Dauer von 10 min bis zu 1000 C bei einer Dauer von 30 min.

Die Diffusion des n-Störstoffs gemäss dem Schritt b)

kann auch nach dem Schritt c) durchgeführt werden. In diesem Fall würde das Eindiffundieren des n-Störstoffs gemäss dem Schritt b) zweckmässiger als Ionenimplantation von Phosphor oder dergl. durchgeführt werden. Bei der Verwendung von Phosphor erhält der Oxidfilm 6 eine Stärke von etwa 3000 À, und es wird mit einer Implantationsenergie von 60 bis 100 keV und einer Implantationsmenge von 2 x 101= bis 1 x 1016 Atomen/cm3 gearbeitet. Zur Aktivierung der implantierten Ionen ist eine Wärmebehandlung bei 900 C mit einer Dauer von 10 min bis zu 1000 C mit einer Dauer von 30 min geeignet. Wenn man die Dotierung mit dem p-

Störstoff auf diese Weise durchführt, kann man die Wärmebehandlung nach dem Dotieren mit dem p-Störstoff abschwächen, so dass verhindert werden kann, dass die Kanalteile mit dem p-Störstoff dotiert werden.

d) Nach dem Aufbringen eines Phosphorsilikatglasfilms 12 mit Hilfe des chemischen Aufdampfverfahrens werden Kontaktlöcher hergestellt und Aluminiumelektroden 13 erzeugt, womit die Herstellung der Vorrichtung abgeschlossen ist.

Unter erneuter Bezugnahme auf Fig. 58 wird im folgenden eine weitere Ausführungsform der Erfindung beschrieben. Gemäss Fig. 58 weist der p-Kanal-MOSFET-Transistor QI eine Gatterelektrode aus polykristallinem n-Silizium 6' auf, während zu dem p-Kanal-MOSFET-Transistor Q2 eine Gatterelektrode 6 aus polykristallinem p-Silizium gehört.

Da diese Feldeffekttransistoren unter im wesentlichen gleichen Bedingungen hergestellt werden, wenn man vom Leitfähigkeitstyp der Gatterelektroden absieht, wird die Differenz der Schwellenspannungen Vth der beiden Transistoren im wesentlichen gleich der Differenz der Fermi-Niveaus von p-Silizium und n-Silizium. Die Gatterelektroden werden mit den betreffenden Störstoffen in der Nähe ihrer Sättigungsdichte dotiert, und die genannte Differenz wird im wesentlichen gleich dem Bandabstand Eg von Silizium, der etwa 1,1V beträgt. Man kann die Differenz mit hoher Genauigkeit nutzbar machen, indem man für die Kanäle der beiden Feldeffekttransistoren die gleichen Abmessungen wählt, so dass eine Verwendung der Anordnung als Bezugsspannungsquelle möglich ist.

Da ein solcher Bezugsspannungsgenerator eine geringe Temperaturabhängigkeit zeigt und durch Fertigungsabweichungen nur wenig beeinflusst wird, lässt er sich bei den verschiedensten elektronischen Schaltungen verwenden.

In Fig. 58 bezeichnet die Bezugszahl 1 einen Körper aus n-Silizium, die Bezugszahl 3 einen dicken Feldoxidfilm, die Bezugszahl 2 einen Gatteroxidfilm, die Bezugszahl 4 einen Quellenbereich vom p-Typ und die Bezugszahl 5 einen Kollektorbereich vom p-Typ. Im vorliegenden Fall ist das Gatter 6' aus polykristallinem n-Silizium sowohl mit einem n-Störstoff als auch mit einem p-Störstoff dotiert, wobei die Dichte des n-Störstoffs um das 1,5-fache oder mehr die Dichte des p-Störstoffs überschreitet. Alternativ erfolgt eine Dotierung mit einem n-Störstoff, wobei nahezu kein p-Stör-stoff vorhanden ist und wobei trotzdem eine Selbstangleichung an die Quelle und den Kollektor besteht.

Die Dichte des n-Störstoffs muss aus dem folgenden Grund um mindestens das 1,5-fache höher sein als die Dichte des p-Störstoffs: Bei den üblichen Dotierungsverfahren, bei denen ein Störstoff mit hoher Dichte eingebracht wird, ergeben sich bei der Regelung der Dichte Abweichungen von + 20% vom Sollwert. Somit erhält man für das Verhältnis zwischen den Abweichungen bezüglich der Dichte des n-Störstoffs und des p-Störstoffs den Ausdruck (1,5 ± 0,3)/ (1,1 ± 0,2). Da der kleinste Wert dieses Verhältnisses zu 1/1 wird, ergeben sich erhebliche Unterschiede bezüglich des Fermi-Niveaus des polykristallinen Siliziums, das mit n- und p-Störstoffen dotiert ist.

Damit gewisse Schwankungen bei der Fertigung zugelassen werden können, muss daher in jedem Fall das Verhältnis zwischen den Störstoffdichtewerten mindestens 1,5 betragen.

Fig. 82a und 82b zeigen ein Verfahren zum Herstellen von IGFET-Transistoren zum Einstellen des Verhältnisses der Störstoffdichte werte auf 1,5 oder darüber.

a) Ein n-Siliziumkörper 1 mit einer relativ niedrigen Störstoffdichte von z. B. unter 5 x 1016 Atomen/cm' wird oxi-diert, um einen dicken Oxidfilm 2 für isolierende Elemente zu erzeugen. Nach der Herstellung eines Gatteroxidfilms 3 in Vertiefungen des Films 2 wird ein eigenleitender polykristal-

5

10

15

20

25

30

35

40

45

50

55

60

65

672 391 G

16

liner Siliziumfilm 6 bzw. 6' mit Hilfe des chemischen Aufdampfverfahrens aufgebracht. Ferner wird ein Maskenoxid-film 7 mit Hilfe des chemischen Aufdampfverfahrens auf einer gewählten Fläche erzeugt. Unter Benutzung des Oxidfilms 7 als Maske wird der polykristalline Siliziumfilm 6' mit einem n-Störstoff, z. B. Phosphos oder Arsenid, selektiv dotiert, und zwar mit einer hohen Dichte von z. B. über 5 x 1018 Atomen/cm3. Auf diese Weise entsteht der polykristalline n-Siliziumfilm 6'.

b) Nach dem Entfernen des Maskenoxidfilms 7 wird mit Hilfe des Photoätzverfahrens eine Gatterelektrode aus polykristallinem Silizium hergestellt, und es werden Quellen- und Kollektor-Störstoffschichten 4 und 5 mit einer geringen Dichte von z. B. weniger als 3,3 x 1018 Atomen/cm3 durch thermisches Eindiffundieren eines p-Störstoffs, z. B. von Bor, hergestellt. Hierbei wird die Dichte des n-Störstoffs, mit dem der polykristalline Film 6' während des Schritts a) dotiert wird, so gewählt, dass sie um mindestens das 1,5-fache höher ist als die Dichte des p-Störstoffs, mit dem der polykristalline Siliziumfilm 6' dotiert wird, während bei dem Schritt b) der p-Störstoff eindiffundiert wird, so dass die n-Leitfähigkeit des polykristallinen Siliziumgatters 6' erhalten bleibt.

Fig. 83a bis 83d zeigen ein weiteres Verfahren nach der Erfindung, wobei Fig. 83a den gleichen Schritt zeigt wie Fig. 82a.

b) Nach dem Entfernen des Maskenoxidfilms 7 wird bei einer polykristallinen Siliziumgatterelektrode das Photoätzverfahren angewendet. Danach wird unter Benutzung der polykristallinen Siliziumgatter 6 und 6' als Maske der Gatteroxidfilm, der Teile überdeckt, welche zu erzeugenden Quellen und Kollektoren entspricht, entfernt, woraufhin der Siliziumkörper einer Oxidation in Dampf bei 750 bis 900 CC auf die Dauer von 60 bis 600 sec unterzogen wird. Bei dieser Oxidation richtet sich die Wachstumsgeschwindigkeit des Oxidfilms auf der Oberfläche des Siliziums nach der Dichte des Störstoffs in dem Silizium. Insbesondere dann, wenn die Störstoffdichte mindestens 5 x 1018 Atome/cm3 und vorzugsweise IO20 Atome/cm3 oder mehr beträgt, erreicht die Wachstumsgeschwindigkeit des Oxidfilms einen sehr hohen Wert. Daher werden verhältnismässig dünne Oxidfilme 8 und 10 mit einer Stärke von 20 bis 40 Â auf den Teilen erzeugt, die der Quelle und dem Kollektor entsprechen und eine relativ niedrige Störstoffdichte aufweisen, sowie auf dem eigenleitenden polykristallinen Silizium 6. Andererseits wird ein verhältnismässig dicker Oxidfilm 9 mit einer Stärke von 70 bis 200 Â auf dem polykristallinen n-Siliziumgatter 6' erzeugt, bei dem die Störstoffdichte verhältnismässig hoch ist.

c) Bor kann bei thermischer Diffusion einen Oxidfilm mit einer Stärke von höchstens 40 Â durchdringen, wird jedoch durch einen Oxidfilm mit einer Stärke von mindestens 70 Â zurückgehalten. Daher wird Bor danach etwa 20 min lang bei 950 bis 1000 :C thermisch eindiffundiert. Hierbei durchdringt das Bor die relativ dünnen Oxidfilme 8 und 10, um die p-Störstoffschichten 4 und 5 sowie die polykristalline p-Sili-ziumschicht 6 zu bilden. Hierbei wird die polykristalline n-Siliziumschicht 6' durch den relativ dicken Oxidfilm 9 geschützt und nicht mit Bor dotiert. Alternativ ist es möglich, vor dem thermischen Eindiffundieren von Bor die Oxidfilme 60 sec lang mit einem Ätzmittel zu ätzen, das Fluorwasserstoff und Wasser im Verhältnis von 1 : 99 enthält, um die Oxidfilme 8 und 10 zu beseitigen, wobei ein Oxidfilm 9 mit einer Stärke von 40 bis 150 Â zurückbleibt. Hierauf erfolgt das thermische Eindiffundieren von Bor. Auf diese Weise ergibt sich ein ähnlicher Aufbau.

d) Schliesslich wird ein Film 11 aus Phosphorsilikatglas hergestellt, es werden Kontaktlöcher erzeugt, und es werden

Aluminiumelektroden 12 aufgebracht, womit die Herstellung der Vorrichtung abgeschlossen ist.

Zwar wurde das erfindungsgemässe Verfahren bezüglich der Herstellung von Siliziumgatter-p-Kanal-MOSFET-Transistoren beschrieben, doch lässt sich das Verfahren weitgehend in der gleichen Weise bei p-Kanal-MOSFET-Transistoren einer Siliziumgatter-CMOSIC-Anordnung anwenden.

Im folgenden werden erfindungsgmeässe Schaltungen zum Gewinnen der Differenz der Schwellenspannungen Vth von MOS-Transistoren beschrieben.

Zwar ermöglichen es die nachstehend beschriebenen Schaltungen, die Differenzen der Fermi-Niveaus (Efn—Efp), (Efn—E;) und (Ej—Efp) zu gewinnen, doch lassen sie sich auch als Bezugsspannungsgeneratorschaltungen verwenden, bei denen allgemein als Bezugsspannung von einer Spannung Gebrauch gemacht wird, die auf der Differenz der Schwellenspannungen Vth von Feldeffekttransistoren basiert, welche ungleiche Schwellenspannungswerte aufweisen.

Fig. 6b zeigt eine Schaltung, die Spannungen erzeugt, welche den Schwellenspannungen von MOS-Transistoren entsprechen. Die Transistoren T1 und T2 bilden die sogenannten MOS-Dioden, bei denen die Kollektoren und Gatter miteinander verbunden sind.

Io bezeichnet eine Quelle für einen konstanten Strom, und T1 und T2 bezeichnen MOSFET-Transistoren, die gemäss Fig. 6a ungleiche Schwellenspannungen Vthi und Vth2 und im wesentlichen gleiche gegenseitige Leitfähigkeiten ß aufweisen. Bezeichnet man die Kollektorspannungen der Transistoren mit V] und V2, erhält man lo - 1/2 ß - Vthl)2

- 1/2 a (V2 - vth2>2 (21)

Daher ist vi " vthi + V'2 Io/®

V2 " Vth2 4 V2 lo/& (22)

Durch Entnehmen der Differenz der Kollektorspannungen ist es möglich, die Differenz der Schwellenspannungen zu gewinnen.

Als Quellen für konstante Ströme kann man hinreichend grosse Widerstände verwenden. Wenn ihre Kennlinien gleichmässig sind, kann man Diffusionswiderstände verwenden, ferner polykristalline Silizium-Widerstände, durch Ionenimplantation erzeugte Widerstände oder aus MOS-Transistoren gebildete grosse Widerstände.

Wenn man bei dieser Schaltung als Transistoren T1 und T2 die vorstehend anhand von Fig. 58 und 59 beschriebenen n+-Gatter-p-Kanal-MOS- und p+-Gatter-p-Kanal-MOS-Transistoren verwendet, ist es möglich, die Differenz (Efn —Efp) der Fermi-Niveaus des n-Halbleiters und des p-Halbleiters, deren Wert im wesentlichen gleich der Differenz der Schwellenspannungen ist, zu gewinnen.

Durch die Verwendung von Gatterelektroden von ungleicher Zusammensetzung ist es möglich, die ungleichen Schwellenspannungen z. B. dadurch hervorzurufen, dass man Ionen in die Kanäle implantiert, die Dicke eines dotier-

5

10

15

20

25

30

35

40

45

50

55

60

65

17

672 391 G

ten Gatteroxid- oder Gatterisolierfilms verändert, oder dergleichen. Wird eine solche Massnahme bei der Schaltung nach Fig. 6b angewendet, kann man die Differenz von Schwellenspannungen, die den implantierten Ionenmengen entsprechen, oder die Differenz von Schwellenspannungen, die den Störstoffmengen entsprechen, mit denen die Gatterisolierfilme dotiert sind, oder die der Dicke der Gatterisolierfilme entsprechen, auf ähnliche Weise als Bezugsspannung gewinnen.

Beispielsweise lässt sich bei der Ionenimplantation eine erhebliche höhere Genauigkeit bezüglich der Störstoffkonzentration erreichen als bei dem gebräuchlichen Diffusionsverfahren, da sich die implantierte Menge in Form eines Stroms überwachen lässt. Dies ist in Fig. 7 dargestellt. Selbst wenn die mit T1 bezeichneten Kennlinien von MOS-Transi-storen vor der Implantation von Ionen bei der Herstellung einzeln verlagert worden sind und wenn die Schwellenspannungswerte infolge der Ionenimplantation einzeln um AVth th2

*

MS

- 2

verändert worden sind, wird die Grösse AVth, d. h. die Differenz der beiden Schwellenspannungen, durch die Menge der implantierten Ionen bestimmt, so dass sich nur äusserst geringe Abweichungen ergeben. Daher lässt sich diese Diffe-s renz auf ähnliche Weise als Bezugsspannung verwenden, da sich bei der Herstellung nur geringe Abweichungen ergeben. Bezeichnet man mit Vthi die Schwellenspannung des MOS-Transistors Tl, der keiner Ionenimplantation unterzogen wird, erhält man entsprechend der Gleichung (15)

10

thl

- 6

MS

- 2 -

WB

COX (23)

Bezeichnet AQb einen Teilbetrag fester Änderungen des Substrats als Folge der Ionenimplantation, erhält man für die Schwellenspannung Vth2 des der Ionenimplantation unterzogenen MOS-Transistors T2 die folgende Gleichung:

Qß +ÀQ,

B

COX

(24)

Somit ist

A.Q

Vthl "" Vth2

B

COX

(25)

Die Temperaturabhängigkeit dieser Differenzspannung zwischen den Schwellenspannungen ist äusserst gering, da 30 Qb bei Temperaturänderungen nahezu keiner Änderung unterliegt.

Weitere Vorteile bestehen darin, dass man die Bezugsspannung mit Hilfe der Menge der implantierten Ionen frei wählen kann und dass sich die Vorrichtung sogar mit Hilfe 35 eines Verfahrens zum Herstellen von MOS-Transistoren mit nur einem Kanal leicht herstellen lässt.

Fig. 8 und 9 zeigen Beispiele von Schaltungen, bei denen wie bei den Anordnungen nach Fig. 6a und 6b ein n+-Gatter-Feldeffekttransistor Tl und ein p+-Gatter-Feldef- 40 fekttransistor T2 verwendet werden, wobei der Transistor Tl als MOS-Diode geschaltet und mit dem Transistor T2 in Reihe geschaltet ist, um die Differenz der Schwellenspannungen zu gewinnen. Hierbei ist angenommen, dass der Transistor Tl die Schwellenspannung Vthi und der Transi- 45 stor T2 die Schwellenspannung Vth2 hat.

Hat ein Widerstand R1 eine ausreichende Grösse im Vergleich zum Blindwiderstand von Tl, und hat ein Widerstand R2 eine ausreichende Grösse im Vergleich zum Blindwiderstand von T2, gelten die folgenden Gleichungen: 50

v - v û* v vl 2 Vthl

- V

so dass th2

v -f v - v 2 thl th2

(26)

(27)

(28)

60

Fig. 1 la zeigt eine Schaltung, bei der Spannungen, die den Schwellenspannungen eines n+-Gatter-MOS-Transi-stors Tl und eines p+-Gatter-MOS-Transistors T2 entsprechen, an beide Klemmen eines Kondensators Cl angelegt werden, der mit den MOS-Transistoren verbunden ist, wobei eine durch den Kondensator festgehaltene Spannung als Dif- 65 ferenzspannung entnommen wird. Fig. 1 lb zeigt die bei der Schaltung nach Fig. 1 la auftretenden Wellenformen. Die Transistoren T5 und T6 werden durch einen Taktimpuls 0i eingeschaltet, um die Differenzspannung der Schwellenspannungen Vthi und Vth2 dieser MOSFET-Transistoren dem Kondensator Cl zuzuführen.

Nach dem Abschalten der MOSFET-Transistoren T5 und T6 durch den Impuls 0i wird ein MOSFET-Transistor T3 durch einen Taktimpuls 02 eingeschaltet, um den Kondensator Cl bei der Schwingungsart (1) nach Fig. 1 lb zu erden. Da in diesem Zeitpunkt die Differenzspannung der Schwellenspannungen in dem Kondensator Cl festgehalten wird, erscheint das Differenzpotential bei der Schwingungsart (2) des Kondensators in unveränderter Form. Bei der noch zu erläuternden Verwendung bei einer Spannungsdetektorschaltung kann das Potential der Schwingungsart (2) in diesem Zeitpunkt in der vorliegenden Form als Bezugsspannung verwendet werden. Um jedoch eine allgemeinere Verwendung zu ermöglichen, werden die Übertragungsgatter T6 und T7 durch einen Taktimpuls 03 innerhalb einer Zeitspanne eingeschaltet, innerhalb welcher das einen hohen Pegel aufweisende Taktsignal 02 eintrifft; das Potential wird in einem Kondenator C2 festgehalten, der mit dem nicht invertierenden Eingang (+) eines Operationsverstärkers 5 verbunden ist, un das Potential wird von einem sogenannten Spannungsfolgeglied aufgenommen, bei dem 100% eines Ausgangssignals negativ zu dem invertierenden Eingang ( —) des Operationsverstärkers 5 zurückgeleitet werden. Dann wird als Ausgangssignal des Spannungsfolgegliedes die Differenz der Schwellenspannungen der Transistoren Tl und T2 als Bezugsspannung gewonnen, wobei der innere Widerstand hinreichend niedrig ist.

Fig. 10a zeigt den Aufbau einer erfindungsgemässen dynamischen Differenzspannungs-Ausgabeschaltung, bei der die Differenz der Schwellenspannungen eines n+-Gatter-n-Kanal-MOS-Transistors QI und eines p+-Gatter-n-Kanal-MOS-Transistors Q2 ausgenutzt wird.

Bei dieser Schaltung sind die Gatter und Kollektoren der MISFET-Transistoren QI und Q2 miteinander verbunden, und sie sind über Widerstände R1 und R2 an eine Quelle für eine Spannung —Vdd angeschlossen. Zwischen den Gatterund Kollektoranschlüssen ist ein Kondensator C angeordnet, und die Differenzkomponente zwischen den Schwellenspannungen der beiden Transistoren wird in dem Kondensator gespeichert, so dass ein Ausgangssignal zur Verfügung steht. Genauer gesagt, ist ein durch einen Taktimpuls 0 betätigbarer p-Kanal-MISFET-Transistor Q3 zwischen dem Gatter und der Quelle des MISFET-Transistors QI für die

672 391 G

18

niedrigere Schwellenspannung angeordnet. Die betreffenden Belastungswiderstände der Transistoren QI und Q2 sowie der Einschaltwiderstand des Transistors Q3 werden hinreichend kleiner gemacht als die Einschaltwiderstände der Transistoren QI und Q2. Wenn bei dieser Schaltung gemäss den in Fig. 10b dargestellten Wellenformen der Taktimpuls 0 einen niedrigen Pegel annimmt, um den Transistor Q3 einzuschalten, erscheint die Differenz — (V2—Vi) zwischen den Kollektorspannungen bzw. den Schwellenspannungen Vi und V2 der beiden Transistoren am Kollektor des MIS-FET-Transistors Q2 oder an der von dem Transistor Q3 abgewandten Klemme des Kondensators C. Man erhält ähnlich wie bei den weiter oben beschriebenen Schaltungen die Differenzspannung als Ausgangssignal durch Abfragen entsprechend dem Taktsignal 0.

Fig. 12 zeigt eine Bezugsspannungsgeneratorschaltung, bei der auf ähnliche Weise ein n+-Gatter-MOS-Transistor Tl und ein p+-Gatter-MOS-Transistor T2 und ein Kondensator C2 verwendet werden. Ein MOSFET-Transistor T8 wird durch ein Taktsignal 0i eingeschaltet. In diesem Zeitpunkt ist ein MOSFET-Transistor T9 abgeschaltet, da ein Taktsignal 02 vorhanden ist. Das Potential einer Schwingungsart bzw. eines Knotens (6) wird niedriger als dasjenige eines Knotens (5), und zwar um die Schwellenspannung Vthi des MOSFET-Transistors Tl, und das Potential eines Knotens (7) wird niedriger als dasjenige des Knotens (5), und zwar um die Schwellenspannung Vth2 des MOSFET-Transistors T2. Somit wird die Differenzspannung der beiden Schwellenspannungen Vthi und Vth2 an den Kondensator C2 angelegt. Danach wird der MOSFET-Transistor T8 durch das Taktsignal 0i abgeschaltet, während der MOSFET-Transistor T9 durch das Taktsignal 02 eingeschaltet wird. Hierauf erscheint die Differenz der Schwellenspannungen an dem Knotenpunkt (7).

Fig. 13 zeigt einen erfindungsgemässen Operationsverstärker mit zwei einen Differentialverstärker bildenden Transistoren Tl und T2 sowie aktiven Lasten T12 und T13 für den Differentialverstärker. Ein Transistor Tll bildet zusammen mit Transistoren T14 und T16 eine Quelle für einen konstanten Strom. Die Transistoren T15 und T16 bilden eine zur Pegelverschiebung dienende Ausgangspufferschaltung, bei welcher der Transistor T16 die mit einem konstanten Strom arbeitende Last bildet. Zwar zeigt Fig. 13 eine Schaltung mit CMOS-Transistoren, doch könnte man natürlich auch Einkanal-MOS-Transistoren verwenden.

Bei diesem Operationsverstärker weisen die den Differentialverstärker bildenden Transistoren Tl und T2 ungleiche Schwellenspannungen Vthi und Vth2 auf der Basis der Fermi-Niveaudifferenz der Gatterelektroden auf, und es ist möglich, die Differenz der Schwellenspannungen als Bezugsspannung zu verwenden oder zu entnehmen. Hierbei handelt es sich um eine bis jetzt nicht bekannte Form der Anwendung eines Operationsverstärkers.

Fig. 14 zeigt schematisch nur den Differentialteil eines gewöhnlichen Operationsverstärkers. Hierbei ist angenommen, dass die MOS-Transistoren Tl und T2 ungleiche Schwellenspannungen Vthi und Vth2 haben und dass die übrigen Merkmale, z. B. die gegenseitige Leitfähigkeit, gleich sind. Der invertierende Eingang ist mit einem Minuszeichen und der nicht invertierende Eingang mit einem Pluszeichen bezeichnet.

Bezeichnet man eine Eingangsspannung des Transistors Tl mit V] und eine Eingangsspannung des Transistors T2 mit V2, erhält man

Vi — Vthi = v2 — vth2

d. h.

V, - V2 = V,h, - Vth2 (29)

Der Ausgangspegel ändert sich innerhalb der durch diese Eingangsspannungen gegebenen Grenzen.

Der Operationsverstärker ist mit einer Eingangsversetzung versehen, die der Differenz der Schwellenspannungen entspricht. Wird der invertierende Eingang oder der nicht invertierende Eingang geerdet oder durch eine Spannungsquelle mit einem Bezugspotential versorgt, ist ein Betrieb als Spannungskomparator möglich, dessen Bezugsspannung, durch die Versetzungsspannung gebildet wird. Wenn dagegen der Ausgang mit dem invertierenden Eingang (—) verbunden wird, so dass man eine Spannungsfolgeschaltung erhält, und wenn der nicht invertierende Eingang (+) gemäss Fig. 14 geerdet wird, erscheint am Ausgang die Differenz der Schwellenspannungen. Damit in diesem Fall der Operationsverstärker betrieben werden kann, muss man als Transistor T2 einen MOSFET-Transistor der Verarmungsbauart bzw. mit Sperrschicht verwenden. Verwendet man z. B. einen p+-Gatter-MOS-Transistor Tl und einen n+-Gatter-MOS-Transistor T2, kann man die Kanalteile beider Transistoren einer Ionenimplantation unter gleichen Bedingungen unterziehen, um sie mit einer Sperrschicht zu versehen.

Fig. 15 zeigt eine Schaltung, die es nach Wunsch ermöglicht, eine Bezugsspannung mit Hilfe des Operationsverstärkers nach Fig. 14 einzustellen. Hierbei wird das Ausgangssignal zum invertierenden Eingang (—) über einen Spannungsteiler R.5, Rf) zurückgeleitet. Bezeichnet man das Span-nungsteilungsverhältnis Rö/(Rs + Rö) nüt r, erhält man die folgende Ausgangsspannung V0:

Der Spannungsteiler soll vorzugsweise aus linearen Widerständen bestehen, doch könnte man auch beliebige andere Widerstände verwenden, wenn ihre Kennlinien hinreichend gleichmässig sind.

Während bei den Schaltungen nach Fig. 14 und 15 Sperrschicht-MOS-Transistoren verwendet werden, werden bei den Schaltungen nach Fig. 16 und 17 Anreicherungs-MOS-Transistoren verwendet, die man natürlich auch durch Sperrschicht-MOS-Transistoren ersetzen könnte.

Wie bei dem Ausführungsbeispiel nach Fig. 14 wird bei der Schaltung nach Fig. 16 ein Ausgangssignal direkt zu dem invertierenden Eingang (—) zurückgeleitet. Bezeichnet man die Speisespannung mit Vdd, erhält man das Ausgangssignal V0 wie folgt:

V0 = VDD - (Vth, - Vth2) (31)

Bei den Schaltungen nach Fig. 14 und 15 muss mindestens einer der beiden den Differentialverstärker bildenden Transistoren nach dem Verarmungsverfahren arbeiten, so dass man in manchen Fällen eine grössere Zahl von Fertigungsschritten durchführen muss. Jedoch ermöglichen es die Schaltungen, die Differenz der Schwellenspannungen gegenüber dem Erdpotential zu gewinnen.

Bei den Schaltungen nach Fig. 16 und 18 wird dagegen die zu gewinnende Differenzspannung nicht auf das Erdpotential bezogen, jedoch gilt für den Betrieb der Feldeffekttransistoren nicht die genannte Bedingung.

Die Wahl der zu benutzenden Schaltung richtet sich nach der Beurteilung der jeweiligen Vor- und Nachteile.

Ebenso wie bei der Anordnung nach Fig. 15 wird bei der Schaltung nach Fig. 17 ein Ausgangssignal zu einem invertierenden Eingang (—) über einen Spannungsteiler R7, Rg zurückgeleitet. Hierbei ergibt sich das Ausgangssignal wie folgt:

5

10

15

20

25

30

35

40

45

50

55

60

65

19

672 391 G

V_ - V

thl

- V

th2

DD

(32)

Fig. 18 zeigt eine Spannungsdetektorschaltung, bei der 5 eine Bezugsspannung Vr aus einem erfindungsgemässen Bezugsspannungsgenerator RVG, bei welchem die Differenz der Quellenspannungen Vth ausgenutzt wird, einem Eingang eines Spannungskomparators VC zugeführt wird, während eine nachzuweisende Spannung Vd dem anderen Eingang io zugeführt wird, so dass die Höhe der nachzuweisenden Spannung VD gegenüber der Bezugsspannung VR ermittelt werden kann.

Fig. 19 zeigt eine Spannungsdetektorschaltung, bei der eine Bezugsspannung VR aus einem Bezugsspannungsgene- 15 rator RVG, bei dem die Differenz der Schwellenspannungen Vth entsprechend der Fermi-Niveaudifferenz von Gatterelektroden gemäss der Erfindung ausgenutzt wird, einem Eingang eines Spannungskomparators VC zugeführt wird, während eine Spannung, die durch Teilen einer nachzuweisenden 20 Spannugn Vd mittels eines Spannungsteilers R9, Rio gewonnen wird, dem anderen Eingang zugeführt wird. Bezeichnet man das Spannungsteilungsverhältnis mit r, die Bezugsspannung mit Vref und den Nachweispegel mit Vsense, erhält man:

25

ref sense

(33)

Der Nachweispegel Vsense kann mit Hilfe des Spannungs-teilungsverhältnisses r nach Wunsch eingestellt werden.

30

Fig. 20 zeigt eine Spannungsdetektorschaltung, bei der der Operationsverstärker verwendet wird, wobei die Versetzung der Differenz der Schwellenspannungen Vth entspricht, 35 wie es anhand von Fig. 13 beschrieben wurde, und wobei die Versetzungsspannung in der beschriebenen Weise als Bezugsspannung verwendet wird. Die Widerstände Rh und R12 bilden wie bei der Schaltung nach Fig. 19 einen Spannungsteiler. 40

Handelt es sich bei der zu erfassenden Spannung Vd um die Spannung einer Batterie, kann man bei den Ausführungsbeispielen nach Fig. 18, 19 und 20 die Spannungsdetektorschaltung als Batterieprüfer bei einer Anordnung verwenden, bei der eine Batterie als Spannungsquelle dient. Ein 45 konkretes Beispiel, bei dem die Spannungsdetektorschaltung nach Fig. 20 als Batterieprüfer für eine elektronische Uhr verwendet wird, ist in Fig. 54 dargestellt und wird weiter unten erläutert.

Fig. 21 zeigt eine weitere Ausführungsform eines Opera- 50 tionsverstärkers, bei dem ein Differentialverstärker mit n-Kanal-MOSFET-Transistoren QI und Q2 vorhanden ist, die ungleiche Schwellenspannungen Vth auf der Basis der Differenz der Fermi-Niveaus von Gatterelektroden gemäss der Erfindung aufweisen. Die MOSFET-Transistoren Q3 und 55 Q4 arbeiten als Belastungs-Feldeffekttransistoren der den Differentialverstärker bildenden Transistoren QI und Q2, und ein weiterer MOSFET-Transistor Q5 bildet eine einen konstanten Strom liefernde Quelle für den Differentialverstärker QI, Q2. 60

Fig. 22 zeigt eine Differentialverstärkerschaltung, bei der die Versetzungsspannung durch die Differenz der Schwellenspannungen Vth von MOS-Transistoren QI und Q2 gebildet wird.

Fig. 23 zeigt die Kollektorstrom-Gatterspannungs-Kenn-linien der MOS-Transistoren QI und Q2 nach Fig. 22.

In diesem Fall sind die Steilheitswerte der MOS-Transistoren, die den Differentialverstärker bilden, so gewählt,

dass sie gleich gross werden. Wenn der Strom einer einen konstanten Strom abgebenden Quelle CS nacheinander die Werte I0,10- und I0 • annimmmt, ergeben sich gegenüber der Kennlinie VGs — Ids des Transistors QI die Punkte 1, 1' und 1", und die Schnittpunkte mit dieser Kennlinie des Transistors Q2 gehen in die Punkte 2,2' und 2" über. Zunächst werden die Spannungen Vgi und Vg2 an die Gatter der Transistoren QI und Q2 angelegt, um die Differentialver-stärkerschaltung in den abgeglichenen Zustand zu bringen. Selbst wenn der Strom der einen konstanten Strom liefernden Quelle CS von I0 auf I0- oder I0- übergegangen ist, und zwar in Abhängigkeit von der Temperatur, wird gemäss der Erfindung die Differenz der die Differentialschaltung abgleichenden Spannungen Vgi und Voa im wesentlichen konstant gehalten. In der Praxis spiegelt die Differenzspannung die Differenz (Vthi — Vth2) der Schwellenspannungen der Transistoren QI und Q2 wider. Infolgedessen erscheint die Temperaturkennlinie der Schwellenspannungen dieser Transistoren unverändert als die Differenz (VGi — VG2) der Spannungen, die an die Gatter der Transistoren QI und Q2 angelegt werden müssen, um diese Transistoren in den abgeglichenen Zustand zu bringen.

Verwendet man als Transistoren QI und Q2 die weiter oben beschriebenen p+-Gatter- und n+-Gatter-n-Kanal-MOS-Transistoren, erhält man die dem Bandabstand entsprechende Spannung von etwa 1,1V. Bei dem Siliziumhalbleiter hat diese Differenzspannung bezüglich der Temperaturabhängigkeit einen Gradienten von —0,24 mV/cC.

Man kann die Temperaturabhängigkeit der Differenz-spannung der Gatterspannungen dadurch beseitigen, dass man für die Leitfähigkeit der Transistoren QI und Q2 ungleiche Werte wählt.

Es sei als Beispiel angenommen, dass die Temperaturabhängigkeit der Konstantstromquelle CS der Differentialschaltung einen positiven Gradienten hat, während die Differenz (Vthi — Vth2) der Schwellenspannungen der Transistoren QI und Q2 eine Temperaturabhängigkeit mit einem negativen Gradienten aufweist. Wie in Fig. 23 bei Qi und Qi dargestellt, ist die Leitfähigkeit bei Qr geringer als bei Qi, so dass die Gatterspannung des Transistors Q2 im abgeglichenen Zustand in der bei 3, 3' und 3" dargestellten Weise in Abhängigkeit von der Temperatur variiert, und dass die Temperaturabhängigkeit der Differenz der Gatterspannungen der Transistoren QI und Q2" auf der Basis der Differenz der Leitfähigkeitswerte dieser beiden Transistoren einen positiven Gradienten hat. Durch geeignetes Kombinieren der Leitfähigkeitswerte kann man die gesamte Temperaturabhängigkeit auf Null bringen oder mindestens verbessern.

Wenn die Temperaturabhängigkeit der Konstantstromquelle der Differentialschaltung einen negativen Gradienten hat, wählt man für den Transistor Q2" eine höhere Leitfähigkeit als für den Transistor QI, so dass man die Temperaturabhängigkeit bis auf Null verringern kann.

Beim abgeglichenen Zustand gelten die nachstehenden Beziehungen zwischen dem Strom I0 der Konstantstromquelle, den Schwellenspannungen Vthi, Vth2, die Steilheiten ßi, ßi und die Gatterspannungen Vgi und Vq2 der Transistoren QI und Q2:

65

ß.

2

(VG1 " Vthl* ~ T

<VG2 " W

(34)

672 391 G

20

VG1 " Vthl + IPV»!

V02 " Vth2 + \! 2 Io/82

(35)

(36)

V « V m

Gl G2

Ist in der Gleichung (37) ßi > ß2, ist

1- L-

ß« " ß„

< 0, und wenn ßi < ßs ist, ist

1__ 1_

ß- ß.

(Vthl ~ Vth2

)+\/2 l {—JU -L) (37)

° K

einer Operationsverstärkerschaltung CMPi den Wert 0 V annimmt. Beim abgeglichenen Zustand gelten die nachste-15 henden Beziehungen zwischen den Schwellenspannungen Vthi, Vth2, den Steilheitswerten ßi, ß2, den Gatterspannungen Vgi, VG2, den Quellenspannungen Vi, V2 und den Kollektorströmen Ii, It der MOSFET-Transistoren QI und Q2:

Ì ßl <VG1 " Vthl " V

> 0. Daher kann der Temperaturgradient des zweiten Glie- 25 des der Gleichung (37) sowohl positiv als auch negativ werden.

Fig. 24 und 25 zeigen erfindungsgemässe Anwendungsschaltungen für Spannungskomparatoren, die geeignet sind, die Temperaturabhängigkeit auf der Basis des beschriebenen 30 Grundgedankens zu verringern.

Bei der Schaltung nach Fig. 24 werden MOSFET-Transi-storen QI und Q2, die ungleiche Schwellenspannungen Vth haben, da gemäss der Erfindung ein Unterschied zwischen den Fermi-Niveaus von Gatterelektroden vorhanden ist, als 35 Quellenfolgetransistoren betrieben. Der abgeglichene Zustand entspricht dem Zeitpunkt, in dem die Differentialeingangsspannung einer Spannungskomparatorschaltung oder t "a (vgi - vth2 " V

vi " V2

Somit gilt

•V,

Gl

G2

thl

+ V,

Vth2 + V2

2 Ij/ßj

+ ^2 I2/ß2

(38)

(39)

(40)

(41)

VG1 ~ VG2

(V

thl

~ ^th2^ + ^ *1^1 ~ fVV

(42)

Nimmt man an, dass I] = I2 = I, kann man die Temperaturabhängigkeit von (Vgi — VG2) dadurch auf Null bringen, dass man ßi und ß2 entsprechend der Temperaturabhängigkeit von I und der Temperaturabhängigkeit von

(Vthi — Vth2) auf ähnliche Weise einstellt wie bei der Diffe-45 rentialschaltung.

Nimmt man bei diesem Ausführungsbeispiel an, dass ßi = ß2 = ß, erhält die Gleichung (42) die folgende Form:

VG1 ~ VG2

Vthl ~ Vth2 + /2/,ß ^ ^1 " Jl2 )

(43)

Selbst wenn die Ströme Ii und I2 auf ungleiche Werte eingestellt werden, kann man die Temperaturabhängigkeit der Differenz (Vgi — Vg2) auf ähnliche Weise auf Null bringen. 55

Fig. 26 zeigt eine erfindungsgemässe Konstantstromquelle. Wenn zwischen den Leitfähigkeitswerten der Feldeffekttransistoren Q2 und Q3 das Verhältnis 1 : n besteht, kann man erreichen, dass ein Strom, der durch den Transistor Q3 fliesst, im Vergleich zu einem durch die Transistoren Q1 und 60 Q2 fliessenden Strom I den Wert nl annimmt.

Somit kann man die Ströme Ii und I2 in der Gleichung (43) leicht dadurch erhalten, dass man bei der beschriebenen Konstantstromschaltung das Verhältnis n entsprechend verändert. 65

Fig. 27 zeigt als konkretes Ausführungsbeispiel eine Be-zugsspannungsgeneratorschaltüng auf der Basis der Differentialschaltung nach Fig. 22.

Die in Fig. 27 in gestrichelte Linien eingeschlossenen Transistoren QI, Q2, Q3 und Q9 bilden eine Konstantstromschaltung ähnlich derjenigen nach Fig. 26, während die Transistoren Q4, Q5, Q6, Q7 und Q3 eine Differentialschaltung ähnlich derjenigen nach Fig. 22 bilden. Der Transistor Q6 ist ein p+-Gatter-n-Kanal-MOS-Transistor, während der Transistor Q7 ein n+-Gatter-n-Kanal-MOS-Transistor ist.

Die Pfeile bei den Gattern bezeichnen das n+-Gatter bzw. das p+-Gatter.

Bei den MOS-Transistoren Q6 und Q7 werden die Schwellenspannungen um gleich grosse Beträge mit Hilfe der Ionenimplantation oder dergl. verschoben, und als MOS-Transistor Q7 wird ein Sperrschicht-MOS-Transistor verwendet.

Ein Ausgangssignal auf der Basis der Transistoren Q8 und Q9 wird negativ zum Gatter des Transistors Q6 rückge-

21 , 672 391 G

koppelt. Die Versetzungsspannung der Transistoren Q6 und man die Ausgangsspannung mit V0 und nimmt man bei der

Q7 kann als Bezugsspannung verwendet werden. Bezeichnet Gleichung (37) an, dass

. VG1 " V VG2 " 0î Vthl " Vthn» Vth2 " Vthp+'

ß1 - ß6; ß2 - ßj, erhält man:

V„ - V+ll„+ - Vth + + |/2 I (—— - —— (44)

o tbn thp V o . ^

In diesem Fall ist (Vthi - Vtw) die Differenz zwischen Bezeichnet man die Steilheit des Transistors QI mit ßi den Schwellenspannungen der p+- und n+-Gatter-n-Kanal- und nimmt man an, dass die Kollektorspannung des Transi-

MOS-Transistoren, die im wesentlichen gleich der Bandab- 15 stors Q2 im wesentlichen gleich der Schwellenspannung Vthn standspannung von 1,1V wird. Die Ausgangsspannung V0 ist, erhält man:

hat die Form, bei der die Korrekturspannung des zweiten Gliedes zu der Bandabstandspannung addiert ist.

^ - ai«VDD - Vthn)(VDD - Vthp> - è <VDD " Vthp>2) <«>

Ausserdem gilt

ßj «■ ßgp (W/L)jJ ßg «■ ßgjj ßy *" Bqjj (W/L)g

Hierin bezeichnen ß0p und ß0N die Steilheitswerte je Flä- man für die Ausgangsspannung:

cheneinheit der n- und p-MOS-Transistoren. Somit erhält

Vo " vthn+ " Vthp+ + I fe • MLh •

'ON

thp

(W/L)7 - W/6 (V/L)g . (W/L)7

* ((VDD " Vthn> <VDD " Vthp> " \ <VDD " Vthp)2) (46)

Differenziert man die Gleichung (46) nach der Temperatur T, erhält man:

45

- JL (y + _ y +) + /^P

<fT thn thp ' +Vß

ON

^ /öj7ü7 -

1 /W/L)g (W/L)7

* W-((VDD-Vthn)(VDD-Vthp> " I(VDD-Vthp)2' <47>

Man kann (W/L)6 und (W/L)7 so wählen, dass 5V0/ôT = 6o 0 gehalten werden kann.

Fig. 28 zeigt eine Ausführungsform einer Bezugsspan-nungsgeneratorschaltung, die auf der Konstruktion nach Fig. 24 beruht. Die in Fig. 28 in gestrichelte Linien eingeschlossene Schaltung bildet die Komparatorschaltung CMPi es nach Fig. 24.

Die Transistoren QI, Q2, Q4 und Q6 bilden eine Konstantstromschaltung. Man kann die Ströme, die durch die

Transistoren Q3 und Q5 fliessen sollen, auch dadurch ungleich machen, dass man verschiedene Verhältnisse der Leit-fähigkeitswerte der Transistoren Q4 und Q6 gegenüber der Leitfähigkeit des Transistors Q2 wählt.

In diesem Fall werden als Transistoren Q3 und Q5 ein n+-Gatter-n-Kanal- und ein p+-Gatter-n-Kanal-MOS-Transistor verwendet.

Wie zuvor wird die Ausgangsspannung V0 zum Gatter des Transistors Q3 negativ rückgekoppelt, so dass man eine

672 391 G

22

Spannungsfolgeschaltung erhält, und das Erdpotential wird an den Transistor Q5 angelegt.

Man kann die Temperaturabhängigkeit der Ausgangsspannung auf Null bringen, indem man die Leitfähigkeitswerte der Transistoren Q3 und Q5 oder diejenigen der Transistoren Q4 und Q6 entsprechend einer der Gleichungen (42) und (43) verschieden gross macht oder indem man beide Massnahmen kombiniert.

" vthn+

Als Beispiel sei angenommen, dass die Leitfahigkeitswer-te der Transistoren Q3 und Q5 beide gleich ß sind, dass durch den Transistor QI der Strom IQ fliessen soll und dass das Verhältnis der Leitfähigkeitswerte der Transistoren Q2 und Q4 den Wert 1 : n hat, während das Verhältnis der Leit-fahigkeitswerte der Transistoren Q2 und Q6 den Wert 1 : n' hat. Dann erhält man die Ausgangsspannung V0 wie folgt:

" Vthp+ +

Iii

ß

( ){n ™ - </rT )

(48)

Durch Einstellen der Werte von n' und n kann man die Temperaturabhängigkeit der Ausgangsspannung V0 prak- is tisch auf Null bringen. Als Schaltung, die eine Bezugsspannung erzeugt und es ermöglicht, die Temperaturabhängigkeit der Bezugsspannung zu verringern bzw. auf Null zu bringen, kann man neben den vorstehend beschriebenen Schaltungen die Schaltung nach Fig. 25 betrachten, bei de- 20 ren Betrieb die Quellen der Transistoren QI und Q2 geerdet sind.

Fig. 29 zeigt eine Konstantstromschaltung, die gemäss der Erfindung durch die Differenz der Schwellenspannungen von MOSFET-Transistoren Tl und T2 gesteuert wird. 25

Die MOSFET-Transistoren Tl und T2 haben gleiche Steilheitswerte ß und gemäss der Erfindung wegen der Differenz der Fermi-Niveaus der Gatterelektroden unterschiedliche Schwellenspannungen Vthi und Vth2- Ist der Widerstand R20 im Vergleich zum Blindwiderstand von T1 hinreichend 30 gross, wird die Kollektorspannung Vi von Tl, die gleich der Gatterspannung ist, im wesentlichen gleich Vthi.

Befindet sich T2 im Sättigungsbereich, fliesst durch T2 der Strom I2 nach der folgenden Gleichung:

IOÜT ~ 2 ^Vthl ~ Vth2^

(49)

Fig. 30 zeigt eine Konstantstromschaltung mit einem Bezugsspannungsgenerator RVG, der eine Bezugsspannung VrEF (gleich Vthi — V^) erzeugt, welche durch die Differenz der Schwellenspannungen der MOSFET-Transistoren bestimmt wird, die gemäss der Erfindung den Fermi-Niveaus der zugehörigen Gatterelektroden entspricht; ferner ist ein gewöhnlicher Operationsverstärker VC vorhanden. Bei der Konstantstromschaltung wird ein Spannungsabfall IoutR-21 auf der Basis eines Stroms I, der durch einen MOSFET-Transistor T22 fliesst, mit einer Bezugsspannung Vref verglichen und die Gatterspannung von Tl wird so geregelt, dass beide stets die gleiche Grösse haben können.

Aus der Gleichung ergibt sich

I0UTR21

LOUT

REF

50

55

REF R

(50)

In diesem Fall kann man die Bezugsspannung dadurch so gewinnen, dass man bei dem Operationsverstärker VC eine Versetzung vorsieht und den nicht invertierenden Eingang (+) des Operationsverstärkers wie bei der Schaltung nach Fig. 13 und 14 erdet.

Fig. 31 zeigt als Ausführungsbeispiel eine Konstant- ss stromschaltung, bei der die sogenannte Stromspiegelschaltung angewendet ist, bei welcher die MOS-Transistoren T31 und T33 gleiche Kennlinien haben.

Fig. 32 zeigt eine Ausführungsform, bei der eine Bezugsspannung Vref, die durch die Differenz der Schwellenspannungen von MOSFET-Transistoren entsprechend der Differenz der Fermi-Niveaus der Gatterelektroden der MOSFET-Transistoren gemäss der Erfindung zur Schaffung einer stabilisierten Stromquelle ausgenutzt wird. Ein Bezugsspannungsgenerator RVG ist gemäss der Erfindung nach einem der vorstehend behandelten Verfahren aufgebaut. Eine durch einen Spannungsteiler R13, R14 geteilte Spannung, die einem stabilisierten Ausgang entnommen wird, und eine Bezugsspannung werden verglichen, und die Gatterspannung eines zur Regelung dienenden MOSFET-Transistors T20 wird so geregelt, dass eine Übereinstimmung herbeigeführt wird, um die Ausgangsspannung V0ut zu stabilisieren. Es kann jeder Operationsverstärker verwendet werden, der geeignete Kennlinien aufweist.

Fig. 33 zeigt eine Schaltung, bei welcher der gemäss Fig. 32 als Transistor T20 verwendete MOS-Transistor durch einen bipolaren Transistor TRI ersetzt ist.

Bei der in Fig. 34 gezeigten Schaltung wird der Operationsverstärker VC gemäss dem Ausführungsbeispiel nach Fig. 13 und 14 verwendet, wobei die Versetzungsspannung auf der Differenz der Schwellenspannungen Vth der MOS-FET-Transistoren beruht und wobei der nicht invertierende Eingang (+) geerdet ist. Bei T21 kann es sich um einen MOS-Transistor, einen bipolaren Transistor oder einen Übergangs-Feldeffekttransistor handeln.

Fig. 35a zeigt einen erfindungsgemässen Spannungsregler, bei dem es sich um eine weitere Verbesserung der stabilisierten Stromquellen nach Fig. 32, 33 und 34 handelt; Fig. 35b zeigt die Kennlinien dieses Spannungsreglers.

Die Schaltung nach Fig. 35a ist als vergleichender Spannungsregler aufgebaut. Sie unterscheidet sich von einem Spannungskomparator bekannter Art dadurch, dass die Eingangskennlinien eines Operationsverstärkers VC, bei dem es sich um einen Spannungskomparator handelt, an einem nicht invertierenden Eingang (+) und einem invertierenden Eingang (—) asymmetrisch sind. Mit anderen Worten, dieser Spannungskomparator bewirkt keinen Abgleich, wenn die Spannungspegel am nicht invertierenden Eingang (+) und am invertierenden Eingang (—) einander gleich sind, und ein Abgleich wird herbeigeführt, wenn eine vorbestimmte Eingangsspannung mit einem hohen Absolutwert an den invertierenden Eingang (—) angelegt wird. Mit anderen Worten, bei diesem Spannungskomparator weisen die Eingangspegel des nicht invertierenden Eingangs (+) und des invertierenden Eingangs (—) eine Versetzung gegenüber dem Abgleichpunkt auf.

Wenn dagegen bei einem Spannungsregler bekannter Art die Eingangsspannung V,-n hoch ist, richtet sich die Ausgangsspannung Vout nach einer Bezugsspannung Vref, die durch den Bezugsspannungsgenerator RVG erzeugt wird, und es ergibt sich eine grosse Differenz Vout — Vin, während bei einer niedrigen Eingangsspannung Vj„ der Wert von Vout lediglich von V-, abhängt, wobei sich für den Betrag der Dif

23

672 391 G

ferenz Vin - Vom ein kleiner Wert ergibt. Gemäss der Erfindung wird der Übergangspunkt P zwischen diesen beiden Fällen dorthin verlegt, wo Vin = V! ist, wobei Vi die niedrigste Betriebsspannung der Reglerlast L angibt.

Wenn bei diesem erfindungsgemässen Spannungsregler die Eingangsspannung Vin höher ist als die niedrigste Betriebsspannung Vi, wird die Last L mit einer Ausgangsspannung Vout betrieben, die höher ist als die niedrigste Betriebsspannung Vi, jedoch niedriger als die Eingangsspannung Vjn, und daher wird der Energieverbrauch verringert, wobei die Betriebsfähigkeit erhalten bleibt. Ist die Eingangsspannung Vin niedrig, wird die Last L mit der Ausgangsspannung betrieben, die im wesentlichen gleich der Eingangsspannung Vin oder etwas niedriger ist, und daher wird eine Spannung in der Nähe der niedrigsten Betriebsspannung Vi der Last L für die Eingangsspannung Vin zugeführt. Da die Ausgangsspannung Vom auf einen Wert verringert wird, der bei der hohen Eingangsspannung Vjn für die Last L geeignet ist, ermöglicht der Spannungsregler eine Verringerung des Energieverbrauchs der Last L, und es ist ein Betrieb innerhalb eines grossen Bereichs von Eingangsspannungen Vin möglich.

Diese gemäss der Erfindung erzielbare Wirkung wird im folgenden anhand von Fig. 35b näher erläutert und mit der Wirkungsweise eines Spannungen vergleichenden Spannungsreglers verglichen, bei dem keine Versetzung vorhanden ist.

In Fig. 35b ist die Eingangsspannung Vin auf der Abszissenachse aufgetragen, während auf der Ordinatenachse die Ausgangsspannung Vout und die Bezugsspannung Vref aufgetragen sind. Die gerade Linie ai gilt für den Fall, dass Vout gleich Vin ist; somit handelt es sich um eine gedachte Kurve für den Fall, dass die Last L direkt mit der Eingangsspannung Vin betrieben wird, ohne dass der Spannungsregler zur Wirkung kommt.

Die Kurve c bezeichnet eine Bezugsspannung Vren, die mit Hilfe eines Bezugsspannungsgenerators beliebiger Art erzeugt wird. Je nach dem Verlauf dieser Kurve werden bei dem Bezugsspannungsgenerator RVG bestimmte Parameter von Halbleitervorrichtungen verwendet, z. B. die Schwellenspannung Vth eines MOSFET-Transistors, die Steilheit gm, die Vorwärtsspannung Vf oder die Rückwärts-Zener-Span-nung Vz eines pn-Übergangs oder der Stromgewinn hfe eines bipolaren Transistors. Daher richtet sich die Bezugsspannung Vren nach der Speisespannung Vin entsprechend der Spannungsabhängigkeit des Parameters (Vren = f (Vin)).

Wenn eine solche Bezugsspannung Vren als Bezugsspannung des Spannungskomparators VC verwendet wird und wenn bei diesem Komparator gemäss der vorstehenden Beschreibung keine Versetzung vorhanden ist, wird die Ausgangsspannung Vout gleich der Bezugsspannung, d. h. sie stimmt mit der Kurve c überein. Da die Bezugsspannung Vren nicht höher wird als die Eingangsspannung Vin, wird die Ausgangsspannung Vout niedriger als die Eingangsspannung Vjn, und zwar in jedem Bereich. Daher wird die Eingangs-spannung Vjn in dem Zeitpunkt, in dem die Ausgangsspannung Vout gleich der niedrigsten Betriebsspannung Vi der Last wird (Punkt R in Fig. 35b), auf den Wert V2 gebracht, der grösser ist als Vj. Somit ergibt sich bezüglich des nutzbaren Bereichs der Eingangsspannungen Vjn bei Betrachtung von der Last L aus ein Spannungskomponentenverlust, der entspricht.

Um diesen Verlust zu verkleinern, bewirkt bei dem erfindungsgemässen Spannungsregler nach Fig. 35a der den Spannungskomparator bildende Operationsverstärker VC

einen Abgleich, wenn an dem invertierenden Eingang (—) eine Spannung erschienen ist, die um die Versetzungsspannung AV0ff höher ist als die Spannung an dem nicht invertierenden Eingang (+).

Angesichts der Versetzungsspannung AV0ff des Operationsverstärkers VC wird eine Bezugsspannung Vrec (Kurve d), die niedriger ist als die virtuelle Bezugsspannung Vren und die eine ähnliche Kennlinie aufweist, als tatsächliche Bezugsspannung Vref verwendet. Die Werte von Vrec und AV0lr werden so gewählt, dass eine erhebliche Vergleichsspannung (VreD + AVoff) bei einer Eingangsspannung V3 während des normalen Betriebs gleich der virtuellen Bezugsspannung Vren werden (d. h. mit einem gewünschten Betriebspunkt S übereinstimmen) kann.

Der als Spannungsfolgeschaltung arbeitende Spannungskomparator VC bewirkt einen Abgleich, wenn Vom = Vreß + AV0ff ist, denn Eingangsspannungen Vin, die dem Abgleichzustand entsprechen, müssen stets höher sein als VreG + AV0ff.

Ist die Eingangsspannung V;„ niedriger als (Vren + AVot-f), wird die Ausgangsspannung Vout ebenfalls niedriger als diese, so dass der Spannungskomparator VC bestrebt ist, die Ausgangsspannung Vout zu erhöhen. Diese Rückkopplungsregelung wird jedoch begrenzt, wenn die Ausgangsspannung Vout gleich der Eingangsspannung Vin geworden ist.

Somit wird an dem Wendepunkt P bei Vjn = Vreß + V0ff die Ausgangsspannung Vout auf Vreo + AV0fr (Kurve bi) verringert bzw. begrenzt, wenn die Eingangsspannung Vjn über dem Wendepunkt P liegt, und sie wird im wesentlichen gleich der Eingangsspannung Vjn (Kurve a2) gemacht, wenn Vjn unter dem Wendepunkt liegt.

Wenn der Wendepunkt P mit der niedrigsten Betriebsspannung V1 (Punkt Q) gegenüber der Eingangsspannung Vj„ (auf der Abszissenachse) zusammenfällt oder darüber liegt, kann der vorstehend genannte Verlust vermieden werden.

Dies hat seinen Grund darin, dass die Kurve bi wegen AVoff einen Schnittpunkt mit der geraden Linie ai hat. Wenn bei dem Operationsverstärker die Versetzungsspannung AVotr nicht vorgesehen ist und wenn wie bei der Kurve d kein Schnittpunkt mit der geraden Linie ai vorhanden ist, lässt sich eine solche Wirkung nicht erzielen.

Zwar arbeitet gemäss Fig. 35a der MOSFET-Transistor TC als Quellenfolgeeinrichtung, doch handelt es sich um einen nach dem Verarmungsverfahren arbeitenden n-Kanal-Feldeffekttransistor, so dass er die Beziehung Vout = Vjn ermöglicht, wenn Vin kleiner ist als (Vreo + AV0ff), und dass bei der Schwellenspannung Vth kein Verlust auftritt. Somit ergibt sich diese Wirkung, wenn die Eingangsspannung Vin niedrig ist.

Hierdurch wird jedoch die Verwendung eines Quellenfol-ge-Feldeffekttransistors der Anreicherungsbauart nicht unmöglich gemacht. Ein Anreicherungs-Feldeffekttransistor erweist sich dann als sehr zweckmässig, wenn die Eingangs-spannung hoch ist und der Vth-Verlust kein ernstliches Problem darstellt und wenn die Anwendung eines Verfahrens zum Herstellen eines Verarmungs-Feldeffekttransistors schwierig ist. In diesem Fall wird die Kurve ai (Vout = V;n). welche niedrigere Ausgangsspannungen Vout unterhalb des Wendepunktes P bestimmt, lediglich um Vth nach unten verschoben (Vout = Vjn — V,h), und es ist auf ähnliche Weise möglich, die oben beschriebene Wirkung auf die Ausgangsspannung Vout hervorzurufen.

Bei der Schaltung nach Fig. 35a kann man den n-Kanal-Feldeffekttransistor durch einen p-Kanal-Feldeffekttransi-stor ersetzen. In diesem Fall arbeitet der p-Kanal-Feldeffekt-transistor mit geerdeter Quelle, und der beschriebene V,h-Verlust tritt nicht auf.

5

10

15

20

25

30

35

40

45

50

55

60

65

672 391 G

Es macht keinen wesentlichen Unterschied, ob die Quelle geerdet ist oder ob eine Quellenfolgeschaltung verwendet wird. Jedoch ist bei geerdeter Quelle keine Berücksichtigung des Verlustes bezüglich der Schwellenspannung Vth wie bei dem Verarmungs-Feldeffekttransistor erforderlich. Wenn bei der Quellenfolge der Betrieb des Spannungskomparators zyklisch abgefragt werden muss, z. B. wenn der Komparator durch Taktsignale betätigt wird, um den Energieverbrauch niedrig zu halten, erweist sich ein solcher Feldeffekttransistor als zweckmässig, da er als Spannungsfolgeelement arbeitet. Dies ist darauf zurückzuführen, dass die Ausgangsspannung durch die Gatterspannung bestimmt wird, wenn die Steilheit gm des Feldeffekttransistors hinreichend hoch ist.

Es ist ferner möglich, einen bipolaren Transistor als Steuerstransistor zu verwenden.

Es ist nicht notwendigerweise unmöglich, dass die Versetzungsspannung AVoff zu einer Funktion der Eingangs-spannung Vin wird. Beim Einstellen des Wendepunktes P ist es jedoch zweckmässig, dass AV0ff gegenüber V;„ konstant ist.

Wird eine Bezugsspannung, die einen schwankenden Faktor ähnlich demjenigen der Last L hat, als Bezugsspannung Vref2 verwendet, kann man Ausgangsspannungen Vout gewinnen, die der Kennlinie der Last L entsprechen, was sich ebenfalls als zweckmässig erweist. Wird in diesem Fall Vref2 auf die niedrigste Spannung eingestellt, mit der die Last L betrieben werden kann, ist es in einem gewissen Ausmass möglich, AVotf zu verwenden.

Zwar wird weiter unten eine erfindungsgemässe Schaltung beschrieben, bei der mit der Versetzungsspannung AVoff gearbeitet und die Differenz der Schwellenspannungen von zwei MOSFET-Transistoren ausgenutzt wird, doch wird zunächst anhand von Fig. 36a und 36b ein weiteres Verfahren beschrieben, gemäss welchem die Kurve der Ausgangsspannung Vom mit einem Wendepunkt versehen wird.

Bei den im folgenden genannten Spannungen handelt es sich jeweils um Absolutwerte.

In Fig. 36a bezeichnet Q107 einen Regeltransistor in Form eines n-Kanal-Verarmungs-Feldeffekttransistors. Stromspiegelschaltungen werden durch n-Kanal-Feldeffekt-transistoren Q101 und Q102 sowie p-Kanal-Feldeffekttran-sistoren Q103 und Q106 gebildet. Ein Kollektorstrom, der annähernd gleich dem Kollektorstrom des Transistors Q103 ist, fliesst durch einen Diodenschaltungs-p-Kanal-Feldef-fekttransistor Q104 und den Diodenschaltungs-n-Kanal-Feldeffekttransistor Q105. Die Quellenkollektor-Spannungsabfälle VDs der Diodenschaltungs-Transistoren Q104 und Q105 werden etwa gleich den zugehörigen Schwellenspannungen Vthp und Vthn, was auf die Lasten Q102 und Q106 mit hohem Blindwiderstand zurückzuführen ist. Somit werden die Spannungen VthP und (Vout — Vthn) dem nicht invertierenden Eingang (+) bzw. dem invertierenden Eingang (—) eines Operationsverstärkers VC zugeführt, der einen Spannungskomparator bildet, für den die Kurven d und b in Fig. 36b gelten.

Nimmt man den Fall an, dass bei dem Operationsverstärker VC keine Versetzung vorhanden ist, erfolgt der Abgleich, wenn die Eingangssignale für den nicht invertierenden Eingang und den invertierenden Eingang einander gleich sind. Somit lautet die Gleichgewichtsbedingung (Vout Vthn) = Vthp, d. h. Vout = Vthp Vthn* Die Aus-gangsspannung Vom wird auf (VthP + Vthn) begrenzt, wenn Vin grösser ist als (VthP + Vthn), und sie wird im wesentlichen gleich Vjn, wenn Vin Meiner ist als (Vthp + V,hn). Besteht die Last L aus einem integrierten komplementären MOS-Schalt-kreis (CMOSIC), wird die Betriebsuntergrenzenspannung der CMOS-Schaltung gewöhnlich zu (Vthp + Vjhn), und diese Spannung kann durch die Ausgangsspannung Vout ausgeglichen werden.

Zwar liegt die Schwellenspannung, die mit Hilfe der Diodenschaltungstransistoren Q104 und Q105 gewonnen werden soll, nahe bei der natürlichen Schwellenspannung, doch ist sie nicht gleich dieser, und sie folgt dem Kollektorstrom der Schaltung. Natürlich ist es vorteilhaft, die Ausgangsspannung Vout am Gleichgewichtspunkt etwas grösser zu machen als den natürlichen Wert (Vthp + Vthn)- Zu diesem Zweck kann man die Steilheit des Feldeffekttransistors Q103 im voraus auf einen kleinen Wert bringen, um den Strom, der durch jede MOS-Diode Q104 bzw. Q105 fliesst, auf einen kleinen Wert zu bringen.

Die Gewinnung der angenäherten Schwellenspannung mit Hilfe der MOS-Dioden setzt das Fliessen des Kollektorstroms voraus. Daher muss die Schaltung so aufgebaut sein, dass die Ströme durch beide Dioden fliessen können, wenn die Eingangsspannung Vjn niedrig wird.

Der erfindungsgemässe Bezugsspannungsgenerator ist geeignet, die Differenzspannung der Schwellenspannungen von MOS-Transistoren als Bezugsspannung zu erzeugen, und er kann daher aus MISFET-Transistoren aufgebaut werden. Daher lässt sich die Schaltung bei verschiedenen Konstantspannungsquellen von monolithischen integrierten Schaltkreisen für elektronische Tischrechner, elektronische Uhren usw. verwenden, die aus MISFET-Transistoren aufgebaut sind. Beispielsweise zeigt Fig. 37 eine Lebensdauerdetektorschaltung für eine Batterie, bei der das Ausgangssignal des Bezugsspannungsgenerators (n+-Gatter-n-Kanal-MOS QI, p+-Gatter-n-Kanal-MOS Q2, Widerstand Rl) des vorstehend beschriebenen Ausführungsbeispiels einem Eingang einer Spannungskomparatorschaltung 7 als Bezugsspannung zugeführt wird, wobei dem anderen Eingang eine Spannung zugeführt wird, die man erhält, wenn man eine Batteriespannung Vdd mittels Spannungsteilerwiderständen RIO und Rll teilt.

Da in diesem Fall die Batteriespannung nicht plötzlich zurückgeht, ist es zweckmässig, die Schaltung zum Erzeugen einer konstanten Spannung, die Spannungsteilerschaltung und die Spannungskomparatorschaltung mit Taktimpulsen zu betreiben, um den Stromverbrauch zu verringern. Wird die konstante Ausgangsspannung nicht ständig benötigt, kann die Schaltung zum Erzeugen einer konstanten Spannung in der erwähnten Weise durch Taktimpulse betätigt werden.

Die Schaltung dieser Ausführungsform zum Gewinnen der Differenz der Schwellenspannungen der Transistoren QI und Q2 kann in der verschiedensten Weise abgeändert werden.

Fig. 38 zeigt eine weitere Ausführungsform, bei der die Erfindung bei einem Batterieprüfer angewendet ist.

Die Transistoren QI, Q2, Q7 und Q9 bilden einen Schaltkreis zum Erzeugen eines konstanten Stroms. Die Transistoren Q3, Q5, Q4, Q6 und Q7 bilden eine Differentialschaltung. Die Transistoren Qll und Q10 erzeugen die Taktimpulse, die eine Verringerung des Energieverbrauchs ermöglichen.

Die Widerstände Rl und R2 bilden einen Batteriespannungsteiler zum Einstellen des Nachweispegels für die Batteriespannung. Die Gatter Gj und G2 dienen zum Verriegeln eines Ausgangssignals der Transistoren Q8 und Q9.

Bei den Transistoren Q4 und Q6 handelt es sich um einen n+-Gatter-p-Kanal- bzw. einen p+-Gatter-n-Kanal-MOS-Transistor. Durch die Ionenimplantation gleicher Mengen wird erreicht, dass der Transistor Q6 als Verarmungstransistor arbeitet.

• Die Schaltung nach Fig. 38 dient als Batterieprüfer für eine Uhr. Wenn der Nachweispegel auf einen Wert zwischen

24

5

10

15

20

25

30

35

40

45

50

55

60

65

25

672 391 G

1,3 und 1,5 V eingestellt ist, hat ein durch den Transistor Q7 fliessender Strom einen positiven Temperaturgradienten, und die Differenz, d. h. die Bandabstandspannung von etwa 1,1V der Schwellenspannungen der Transistoren Q4 und Q6 hat einen negativen Temperaturgradienten. Daher wird das Dimensionsverhältnis der MOSFET-Transistoren so eingestellt, dass die Leitfähigkeit von Q6 niedriger werden kann als diejenige von Q4.

Fig. 39 zeigt eine mit hoher Genauigkeit arbeitende Be-zugsspannungsgeneratorschaltung der Spannungsfolgebauart mit einem Operationsverstärker. Als Transistoren Q4 und Q5 werden n-Kanal-MOSFET-Transistoren mit p+-bzw. n+-Gatter verwendet. Ferner haben die Feldeffekttransistoren unterschiedliche Leitfähigkeitswerte, damit eine versetzte Spannung erzeugt wird. Mit Hilfe eines Widerstandes Rl ausserhalb eines integrierten Schaltkreises wird ein konstanter Strom eingestellt, der durch eine Konstantstromquelle Q6 fliesst, um die Versetzungsspannung einzustellen. Auf diese Weise wird eine Feineinstellung der Bezugsspannung ermöglicht.

Fig. 40a zeigt eine Schmitt-Triggerschaltung mit MIS-FET-Transistoren, bei der die Anzahl der benötigten Schaltungselemente herabgesetzt ist; diese Schaltung ist in der Japanischen Patentanmeldung 52-147 085 vom 9. Dezember 1977 beschrieben.

Bei der Schaltung nach Fig. 40a bilden zwei Inverter eine Kaskadenschaltung, und ein MISFET-Transistor T3, der einen positiven Rückkopplungskreis bildet, ist zwischen dem Eingang und dem Ausgang des Inverters auf der Ausgangsseite angeordnet. Bei dieser Schaltung variiert die Breite einer Hysteresekurve (Differenz zweier logischer Schwellenwerte VTL1 und Vjlj) infolge von Schwankungen einer Speisespannung (Vdd), der Schwellenspannungen (Vth) von MISFET-Transistoren oder dergleichen. Wenn die Schaltung bei einem Oszillator angewendet wird, dessen Ausgangssignal innerhalb der Spannungsbreite schwingt, ergeben sich nachteilige Abweichungen der Frequenz.

Gemäss der Erfindung werden MISFET-Transistoren verwendet, zu deren Herstellung ein Verfahren dient, bei dem die Schwellenspannung des Transistors T2, der bei der Schaltung nach Fig. 40a den Inverter der ersten Stufe bildet, höher gemacht wird als diejenige des anderen MISFET-Transistors, der einen Kanal vom gleichen Leitfähigkeitstyp aufweist, und zwar um eine Spannungskomponente, die auf der Differenz der Fermi-Niveaus beruht. Hierdurch wird angestrebt, dass die Breite der Hysteresekurve der Schmitt-Triggerschaltung, d. h. die Differenz von zwei logischen Schwellenspannungen, einer festen Spannung entspricht, d. h. einer Spannung, die im wesentlichen gleich der Fermi-Niveaudifferenz ist und die gegenüber der Speisespannung nur wenig schwankt und durch Abweichungen bei der Herstellung der Transistoren, Temperaturänderungen und dergl. nur wenig beeinflusst wird.

Im folgenden wird die Erfindung anhand eines konkreten Ausführungsbeispiels erläutert. Gemäss Fig. 40a gehören zu der Schmitt-Triggerschaltung ein Inverter 1, dem ein Eingangssignal Vj zugeführt wird, ein Inverter 2 zum Aufnehmen des Ausgangssignals des Inverters 1 als Eingangssignal und zum Erzeugen eines Ausgangssignals V0 sowie ein MISFET-Transistor T3, der zwischen einem Eingang und einer Erdungsklemme des Inverters 2 liegt und durch das Ausgangssignal V0 gesteuert wird.

Der MISFET T3 dient zur positiven Rückkopplung des Ausgangssignals des Inverters 2. Die zwangsläufige Zufuhr des Eingangssignals des Inverters 2 zu dessen Ausgangssignal ist untrennbar von der Arbeitsweise des das Eingangssignal erzeugenden Inverters 1. Die Wirkungsweise der Schaltung wird leichter verständlich, wenn man sie bezüglich des

Inverters 1 auf der Eingangsseite beschreibt. Daher wird im folgenden entsprechend vorgegangen.

Wenn sich das Eingangssignal V, auf einem hohen Pegel befindet (Erdpotential), nimmt das Ausgangssignal des Inverters 1 auf der Eingangsseite einen niedrigen Pegel — Vdd an, da der n-Kanal-MISFET Tl eingeschaltet und der p-Kanal-MISFET T2 abgeschaltet ist. Der n-Kanal-MISFET T4 des Inverters 2 auf der Ausgangsseite, dem dieses Ausgangssignal des Inverters 1 zugeführt wird, wird abgeschaltet, während der p-Kanal-MISFET T5 eingeschaltet wird, so dass das Ausgangssignal des Inverters 2 auf der Ausgangsseite einen hohen Pegel (Erdpotential) annimmt. Daher geht der p-Kanal-MISFET T3 in den abgeschalteten Zustand über.

Wenn unter diesen Umständen das Eingangssignal V bestrebt ist, auf den niedrigen Pegel überzugehen, liefert der Ausgang des Inverters 1 ein Ausgangssignal, das sich nach dem Pegel des Eingangssignals V; richtet und das durch das Impedanzverhältnis der MISFETs Tl und T2 bestimmt wird, da der MISFET T3 abgeschaltet ist. Der Eingangspegel des Inverters 2 auf der Ausgangsseite geht von dem niedrigen Pegel auf den hohen Pegel über.

Wenn das Ausgangssignal des Ausgangsinverters 2 von dem hohen Pegel auf den niedrigen Pegel übergeht und dieses Ausgangssignal V0 die Schwellenspannung des MISFET T3 überschritten hat, beginnt dieser MISFET den Einschaltvorgang. Daher wird der Ausgangspegel des Eingangsinver-ters i durch das Impedanzverhältnis zwischen dem MISFET Tl und den parallelgeschalteten MISFETs T2 und T3 bestimmt, und es wird in Richtung auf einen höheren Pegel verlagert. Mit anderen Worten, beim Einschalten des MISFET T3, das durch das Ausgangssignal des Ausgangsinverters 2 gesteuert wird, wird die positive Rückkopplung, bei der der Eingangspegel des Ausgangsinverters 2 auf den hohen Pegel gebracht wird, auf das Eingangssignal des Ausgangsinverters 2 angewendet. Dann ändert sich das Ausgangssignal V0 plötzlich. Somit wird der logische Schwellenwert Vjl2 nach Fig. 40b durch die Schwellenspannungen VîhI und Vth2 sowie die Steilheitswerte ßi und ß2 der MISFETs Tl und T2 nach Fig. 40a bestimmt, und es gilt

VDD " Vthl + / ßf Vth2 VTH2 " T==

> • fy ""

Wenn sich dagegen das Eingangssignal Vi auf dem niedrigen Pegel befindet, ist der n-Kanal-MISFET Tl des Ein-gangsinverters 1 abgeschaltet, der p-Kanal-MISFET T2 ist eingeschaltet, der n-Kanal-MISFET T4 des Ausgangsinverters 2 ist eingeschaltet, der p-Kanal-MISFET T5 ist abgeschaltet, und der p-Kanal-MISFET T3 ist wegen des niedrigen Pegels des Ausgangssignals V0 eingeschaltet, so dass das Ausgangssignal des Eingangsinverters 1 durch das Impedanzverhältnis zwischen dem MISFET Tl und den parallelgeschalteten MISFETs T2 und T3 bestimmt wird.

Wenn das Eingangssignal Vi von dem niedrigen Pegel auf den hohen Pegel übergeht und wenn das Eingangssignal Vi nicht einen Pegel annimmt, der höher ist als die logische Schwellenspannung VTL: bei dem vorausgegangenen Betriebsvorgang, geht das Ausgangssignal des Eingangsinverters 1 nicht auf den niedrigen Pegel über. Sobald jedoch dieses Ausgangssignal, d. h. das Eingangssignal für den Aus-gangsinverter 2, begonnen hat, sich in Richtung auf den

5

ÎQ

15

20

25

30

35

40

45

50

55

60

65

672 391 G

26

niedrigen Pegel zu ändern und das Ausgangssignal des Ausgangsinverters 2 auf einen hohen Pegel zu bringen, vergrös-sert sich die Impedanz des MISFET T3. Daher wird die positive Rückkopplung, bei der die Änderung des Ausgangssignals des Eingangsinverters 1, d. h. des Eingangssignals des 5 Ausgangsinverters 2, gefördert wird, durchgeführt, und das Ausgangssignal V0 erfährt eine plötzliche Änderung. Wenn bei dem p-Kanal-MISFET T2 die Gatterelektrode aus einem Halbleiter besteht, dessen Leitfähigkeitstyp (n-Typ) dem Leitfähigkeitstyp (p-Typ) des Gatters des konventionellen p- 10 Kanal-MISFET T3 entgegengesetzt ist, oder wenn sie aus einem Eigenhalbleiter (i-Typ) hergestellt ist, weist der Transistor eine Schwellenspannung auf, die höher ist als die Schwellenspannung VTH des gewöhnlichen MISFET T3, und zwar um eine Spannung, die der Differenz der Fermi-Ni- 15 veaus entspricht, z. B. der Differenz der natürlichen Niveaus bzw. der Fermi-Niveaus.

Daher lässt sich die logische Schwellenspannung Vtli nach Fig. 40b annähernd wie folgt ausdrücken:

VDD " Vthl +

th3

20

25

TL1

(52)

30

Damit p2 = ß3 gehalten wird, erhalten die MISFETs Tl und T2 gleich grosse Abmessungen. Daher erhält man für die Differenz (Vtl2 — VTli) der beiden logischen Schwellen- 35 werte die folgende Gleichung:

TL2 ~ vTL1-

40

1 +

(V

th2

Vth3)

(53)

45

Daher nimmt die Differenz (Vtl2 — Vtli) der logischen Schwellenwerte nach Fig. 40b den Wert einer festen Span- so nung an, die zu der Differenz (Vth2 — Vth3) der Schwellenspannungen des MISFET 2 und des MISFET 3, d. h. der Differenz der Fermi-Niveaus der Gatterelektroden dieser beiden Transistoren, proportional ist.

Ein Beispiel für die Gewinnung der Spannung, die der 55 Differenz der Fermi-Niveaus entspricht, besteht in der Verwendung der Differenz der Schwellenspannungen Vth von zwei MOSFET-Transistoren mit Halbleitergatterelektroden, die sich bezüglich ihres Leitfahigkeitstyps unterscheiden und go auf Gatterisolierfilmen angeordnet sind, welche mit Hilfe des gleichen Verfahrens auf einem gleichartigen Halbleitersubstrat erzeugt worden sind. Im folgenden wird ein konkretes Beispiel erläutert.

Fig. 59, auf die bereits Bezug genommen wurde, zeigt im 65 Schnitt den grundsätzlichen Aufbau der betreffenden Feldeffekttransistoren, die mit Hilfe des in Fig. 73a bis 73f dargestellten Verfahrens für die Herstellung von MOS-Transistoren hergestellt werden können. Der Kürze halbe wird im folgenden der MOS-Transistor, dessen Gatterelektrode aus einem p+-Halbleiter besteht, als p+-Gatter-MOS bezeichnet, während der MOS-Transistor, dessen Gatterelektrode aus einem n+-Halbleiter besteht, als n+-Gatter-MOS-Transistor bezeichnet wird.

Die Differenz (Vthp-i VthN+) der Schwellenspannungen der beiden genannten Transistoren wird zur Differenz der Fermi-Potentiale von Halbleitern, aus denen die Gatterelektroden bestehen, wie es aus der Gleichung (16) ersichtlich ist.

Zwar gilt die vorstehende Beschreibung für einen p+-Kanal-MOS-Transistor, doch gilt im wesentlichen das Gleiche für einen n+-Kanal-MOS-Transistor. Ferner gilt das Gleiche im wesentlichen für einen i-Gatter-MOS-Transistor, dessen Gatterelektrode aus einem Eigenhalbleiter besteht.

Fig. 41 zeigt eine weitere Ausführungsform einer erfindungsgemässen Schmitt-Triggerschaltung. Der Unterschied gegenüber der Ausführungsform nach Fig. 40a besteht darin, dass ein Eingangsinverter 11 vorhanden ist; zu diesem gehören ein p+-Gatter-p-Kanal-MOS-Transistor TI 1 vom Verarmungstyp als Last, ein p+-Gatter-p-Kanal-MOS-Transistor T12 der Anreicherungsbauart als Treiber sowie ein n+-Gatter-p-Kanal-MOS-Transistor der Anreicherungsbauart für die Rückkopplung; zu dem Ausgangsinverter 12 gehören ein p+-Gatter-p-Kanal-MOS-Transistor vom Verarmungstyp (T14) als Last und ein p+-Gatter-p-Kanal-MOS-Transistor T15 vom Anreicherungstyp als Treiber. Die beiden Schaltungen stimmen insofern überein, als die Differenz logischer Schwellenwerte zu einer konstanten Spannung wird, die proportional zur Differenz der Fermi-Niveaus der Gatterelektroden der MISFET-Transistoren T12 und T13 wird.

Im folgenden wird ein Oszillator als Anwendungsbeispiel für eine erfindungsgemässe Schmitt-Triggerschaltung beschrieben.

Fig. 42 zeigt den Aufbau eines solchen Oszillators. In Fig. 42 ist der die Schmitt-Triggerschaltung bildende Teil in gestrichelte Linien eingeschlossen. Ein Ausgangssignal der Triggerschaltung STC wird zu einem Eingangssignal eines Inverters 3, während das Ausgangssignal dieses Inverters einem Eingang der Triggerschaltung zugeführt wird.

Beim Zuführen einer Speisespannung geht der Pegel an dem Punkt d allmählich auf den Pegel — VDD über. Sobald die Schwellenspannung VTl2 der Triggerschaltung überschritten worden ist, geht das Potential des Punktes f auf das Erdpotential über, und an dem Punkt g geht das Potential in die Speisespannung — VDd über. Da der Punkt g den Eingang des Inverters 3 bildet, wird der MISFET T4 eingeschaltet, und das Potential an dem Punkt d ändert sich sofort in Richtung auf das Erdpotential. Sobald der Pegel des Punktes d unter der logischen Schwellenspannung VTu der Triggerschaltung STC liegt, geht das Potential des Punktes f auf das Erdpotential über, und an dem Punkt g erscheint die Speisespannung —Vdd- Daher wird der MISFET T4 des nachgeschalteten Inverters 3 abgeschaltet, und der Pegel des Punktes d wird gemäss einer Zeitkonstante CR geändert, die durch einen an den Punkt d angeschlossenen Widerstand R und einen Kondensator C bestimmt wird. Wenn sich das Potential des Punktes d allmählich der Speisespannung — VDd nähert und schliesslich die Schwellenspannung Vjl2 der Schmitt-Triggerschaltung überschreitet, geht das Potential des Punktes f in das Erdpotential und das Potential des Punktes gin die Speisespannung — Vdd über. Danach werden die Umkehrungsvorgänge auf ähnliche Weise wiederholt, um ein Schwingen herbeizuführen. Da das Potential des Punktes d zwischen den beiden logischen Schwellenspannungen Vtli und VTli der Triggerschaltung STC schwankt,

27

672 391 G

wird die Schwingungsfrequenz des Oszillators durch die Geschwindigkeit bestimmt, mit der Ladungen von dem Kondensator C aufgenommen oder abgegeben werden, und zwar über den Widerstand R bzw. den MISFET T4. Nimmt man jetzt an, dass der Widerstandswert des Widerstandes R hinreichend höher ist als die Impedanz des MISFET T4, wird die Schwingungsfrequenz des Oszillatorskreises nur durch R und C bestimmt, und sie wird nicht durch Schwankungen der Speisespannung, Temperaturänderungen, Fertigungstoleranzen oder dergl. beeinflusst.

Ist der Widerstand R ausserhalb des integrierten Schalt- . kreises angeordnet, braucht man für den Oszillatorkreis nur einen Anschlussstift vorzusehen, wobei sich ein stabiles Schwingungsverhalten verwirklichen lässt.

Bei dem Widerstand R kann es sich um einen Diffusionswiderstand, einen durch einen MISFET gebildeten Widerstand oder dergl. handeln. Wenn es möglich ist, einen Widerstand von ausreichender Genauigkeit in einem integrierten Schaltkreis unterzubringen, befinden sich alle Teile der Oszillatorschaltung innerhalb des Schaltkreises.

Fig. 43 zeigt eine Oszillatorschaltung, bei der von der Schmitt-Triggerschaltung STC nach Fig. 41 Gebrauch gemacht wird, wobei die Breite der Hysteresekurve gemäss der Erfindung konstant ist. Ein dritter Inverter 3 ist an den Eingang der Triggerschaltung STC angeschlossen, ein vierter In-verter 4 ist mit dem Ausgang der Triggerschaltung verbunden, und ein Widerstand R sowie ein Kopplungskondensator C zum Bestimmen der Schwingungsfrequenz sind an den Eingang des dritten Inverters 3 angeschlossen.

Regelung der Schwellenspannung s Die Schwellenspannungen V,h von MOSFET-Transistoren, die bei einem integrierten MOS-Schaltkreis diskrete Elemente bilden, stellen einen wichtigen Parameter dar, der die Merkmale der Grossintegration bestimmt. Die Schwellenspannung V,h unterliegt erheblichen Abweichungen, die sich io bei den angewendeten Herstellungsverfahren ergeben, sie ist in hohem Masse temperaturabhängig, und ihre Regelung erweist sich bei der Herstellung grossintegrierter MOS-Schalt-kreise als schwierig.

Wie in Fig. 50 gezeigt, wird gemäss der Erfindung eine 15 Vorspannung VBß an das Siliziumsubstrat eines MOS-Spei-cher-IC angelegt, um parasitäre Kapazitäten zu verringern. Zum Erzeugen der Vorspannung VHb dient eine Generatorschaltung SBGC, deren Aufbau aus Fig. 47 hervorgeht.

Gemäss der Erfindung wird der Komparator, bei dem 20 die Differenz der Arbeitsfunktionen der Gatterelektroden von MISFET-Transistoren in der beschriebenen Weise ausgenutzt wird, bei der Schaltung SBGC zum Erzeugen der Vorspannung für das Substrat in der Weise verwendet, dass V,h zu einer konstanten Spannung wird.

25 Vth ändert sich in Abhängigkeit von der Substratvorspannung VBB und lässt sich durch die folgende Gleichung ausdrücken:

th

- vtho+ K <2 <>F + IW -2 V

Hierin bezeichnet Vth0 die Spannung Vth für den Fall,

dass die Substratvorspannung VBB = 0 V ist; K bezeichnet die Substrateffektkonstante und 0f das Fermi-Niveau. Daher lässt sich Vth durch Variieren der Substratvorspannung VBB regeln. Zu der Substratvorspannungs-Generatorschal-tung SBGC nach Fig. 47 gehören ein Vth-Fühlteil 471, ein Komparator 472, ein Oszillatorkreis 473 und ein Wellenformer 474. Man kann den Oszillatorkreis 473 durch einen anderen Oszillatorkreis ersetzen. Zu dem Wellenformer 474 gehören zwei MOS-Dioden Qi und Q2 sowie ein Kondensator Ci, und dieser Teil dient dazu, Ladungen von VBs durch eine Pumpwirkung zum Erdungspunkt herauszuziehen. Wegen dieser Pumpwirkung wird Vbb in Richtung auf eine negative Spannung gezogen. Der maximale Wert Vbbm von Vbb wird durch einen Punkt bestimmt, an dem die auf die Pumpwirkung zurückzuführende Ausziehspannung und der Verluststrom des Substrats stabilisiert werden. Solange der Schwingkreis arbeitet, wird VBB auf dem stabilen Punkt VBBM gehalten. Sobald jedoch der Betrieb des Oszillators beendet wird, entweichen die Ladungen des Substrats, da ein Substratleckstrom auftritt, und VBß nähert sich dem Erdpotential. Wenn sich Vbb dem Erdpotential angenähert hat, geht Vth zurück.

Bei dem Komparatorteil 472 nach Fig. 47 wird die Differenz der Fermi-Niveaus der Gatterelektroden ausgenutzt; Fig. 21 zeigt ein Beispiel für das n-Kanal-Verfahren. Bei dem Komparatorteil 472 wird als Transistor QI nach Fig. 21 ein eigenleitender Siliziumgatter-MOS-Transistor und als Transistor Q2 ein n-Gatter-MOS-Transistor verwendet. Hierbei handelt es sich um Verarmungs-MOS-Transistoren. Daher bewirkt dieser Komparator die Inversion, wenn eine Spannung von Eg/2 = 0,55 V dem invertierenden Eingang (—) zugeführt worden ist. Der Vth-Fühlteil 471 nach Fig. 47 setzt sich aus einem Widerstand und einem Diodenschaltungs-MOSFET Q3 zusammen. Hierbei kann der Widerstand als eindiffundierte Schicht aus polykristallinem Silizium oder als MOS-Widerstand ausgebildet sein, dessen Widerstandswert

BBI

so gewählt ist, dass sich eine Ausgangsspannung von 0,55 V ergibt, wenn Vth von Q3 den Wert 0,55 V angenommen hat. Wenn die Substratvorspannung VEb nahe beim Erdpotential 35 liegt und Vth von Q3 niedriger ist als 0,55 V, nimmt die Spannung am Eingang (—) des Komparatorteils einen Wert unter 0,55 V an, das Ausgangssignal des Komparators wird zu «1», und der Schwingkreis arbeitet weiter. Wenn sich die Substratvorspannung VBB der Spannung VBem nähert und Vth ansteigt, um 0,55 V zu überschreiten, nimmt das Ausgangssignal des Komparators den Wert «0» an, der Schwingungsvorgang wird beendet, und die Substratvorspannung VBB nähert sich infolge der Kriech Verluste dem Erdpotential an. Da eine Rückkopplungsschleife vorhanden ist, wird Vth « durch die Schaltung SBGC zum Erzeugen der Substratvorspannung stabil gehalten. Die im Komparatorteil 472 gewonnene Spannung von 0,55 V entspricht dem halben Bandabstand, und sie wird durch Temperaturänderungen, Fertigungstoleranzen und Schwankungen der Speisespannung so nur wenig beeinflusst. Daher ist es möglich, V,h mit sehr hoher Genauigkeit zu regeln, und es ist möglich, MOS-LSI-Schaltkreise herzustellen, die durch Temperaturänderungen, Fertigungstoleranzen und Schwankungen der Speisespannung nur wenig beeinflusst werden. Wie im folgenden erläu-55 tert, ist es möglich, den MOS-Transistor QI des Komparatorteils 472 mit eigenleitendem Siliziumgatter mittels eines Verfahrens herzustellen, das weitgehend dem Verfahren entspricht, mittels dessen eine grosse Widerstandslast R bei einer Speicherzelle nach Fig. 51 hergestellt wird, so dass sich 60 Vth mit Hilfe des bekannten Verfahrens leicht regeln lässt.

Pegelverschiebungsschaltung Wenn man bei einem MOS-LSI-Schaltkreis eine Quelle für eine Spannung von 5 V und als Eingangssignale die Si-65 gnale einer logischen TTL-Schaltung verwendet, erhält man als starke Ausgangssignale solche mit einem Pegel von 2,0 V und als schwache Ausgangssignale solche mit einem Pegel • von 0,8 V. Um die TTL-Signale auf die MOS-Pegel zu brin-

672 391 G

gen, ist es bis jetzt üblich, die Verhältnisse von Invertern bei einem Eingangsteil zu verwenden und sie in die MOS-Pegel zu verwandeln. Hierbei ergibt sich jedoch das Problem, dass der Eingangspegelbereich klein wird, was auf die Abweichungen bei Vth und Temperaturänderungen zurückzuführen ist.

Fig. 45 zeigt eine TTL-MOS-Signalpegelwandlerschal-tung, bei der eine Bezugsspannung Vief verwendet wird, die durch eine Bezugsspannungsgeneratorschaltung erzeugt wird, bei welcher gemäss der Erfindung in der beschriebenen Weise die Differenz der Fermi-Niveaus der Gatterelektroden ausgenutzt wird. Die Schaltung nach Fig. 45 wird vorzugsweise bei den Adressenpufferschaltungen XAB und YAB des in Fig. 50 dargestellten MOS-Speichers verwendet. Als Bezugsspannung Vref wird eine Spannung von 1,4 V mit Hilfe der Bezugsspannungsgeneratorschaltung nach Fig. 15 erzeugt. Ein Differentialverstärker nach Fig. 44 mit MOSFET-Transistoren wird gemäss Fig. 45 als Verstärker AMP verwendet, und es ist ein Eingangspuffer vorhanden, mittels dessen die logische Schwellenspannung als Eingangssignal von 1,4 V gleich der Bezugsspannung Vref erzeugt wird. Auf diese Weise erhält man eine TTL-MOS-Signalpegelwandler-schaltung.

Alternativ kann man eine Signalpegelwandlerschaltung aufbauen, bei der die logische Schwellenspannung 1,4 V beträgt, indem man bei der Schaltung nach Fig. 45 die in Fig. 13 gezeigte Verstärkerschaltung AMP verwendet. Der phasengleiche Eingang (+) bzw. (2) ist gemäss Fig. 14 geerdet, und ein Adressensignal Ao—A4 wird dem gegenphasigen Eingang (—) zugeführt. Als Transistoren Tl und T2 werden Verarmungs-MOSFET-Transistoren verwendet. Dadurch, dass die Schwellenspannungen Vthi und Vth2 der Feldeffekttransistoren ungleich gemacht werden, arbeitet der Operationsverstärker mit einer Eingangsversetzungsspannung von 1,4 V.

Logische Schwellenwertstabilisierungsschaltung

Fig. 46 zeigt eine Schaltung, die dazu dient, die logischen Schwellenspannungen logischer Schaltkreise, z. B. von Invertern, trotz Schwankungen der Speisespannung, der Schwellenspannungen von MOS-Transistoren, Temperaturänderungen usw. konstant zu halten.

Zu der Schaltung nach Fig. 46 gehören ein Inverter 1 mit Transistoren Q2 und Q3 sowie ein Inverter 2 mit Transistoren Q5 und Q6, wobei MOS-Feldeffekttransistoren QI und Q4 zur Regelung der logischen Schwellenspannungen dienen.

Eine logische Schwellenwertdetektorschaltung 3 mit einem Steuer-MOSFET Q7 und einem Inverter mit Transistoren Q8 und Q9, bei dem der Eingang mit dem Ausgang verbunden ist, ähnelt den vorstehend beschriebenen Invertern 1 und 2, d. h. die Mustergrössenverhältnisse der MOSFETs sind gleich. Da der Eingang und der Ausgang des Inverters (Q8, Q9) miteinander verbunden sind, wird gerade die logische Schwellenspannung gewonnen.

In Fig. 46 bezeichnet CMPi die schon anhand von Fig. 13 und 14 beschriebene Komparatorschaltung, bei der die Bezugsspannung Vref der Versetzung der Differentialschaltung entspricht. Die Komparatorschaltung CMPi vergleicht die logische Schwellenspannung mit der Bezugsspannung und regelt die Gatterspannung des Steuer-MOSFET Q7 so, dass die Differenz der beiden Spannungen im wesentlichen gleich Null werden kann.

Ist die logische Schwellenspannung höher als die Bezugsspannung Vref, nimmt das Ausgangssignal von CMPi einen hohen Pegel an, und der äquivalente Widerstand von Q7 nimmt zu. und dieser Transistor arbeitet im Sinne einer Senkung der logischen Schwellenspannung. Ist die logische

Schwellenspannung niedriger als die Bezugsspannung Vref, gilt das Gegenteil. Beide Spannungen gehen in den Gleichgewichtszustand über, wenn sie gleich sind.

Die Gatterspannungen der Steuer-MOSFETs QI und Q4 stimmen mit der Gatterspannung des Steuer-MOSFET Q7 überein, und zwischen den beiden ersten Transistoren und dem letzteren Transistor besteht eine ähnliche Beziehung. Somit werden die logischen Schwellenspannungen der Inverter 1 und 2 gleich der Bezugsspannung, und die Inverter arbeiten mit einer sehr hohen Stabilität.

Wie weiter oben erwähnt, beschränkt sich dies nicht nur auf die Inverter, sondern es gilt ähnlich auch für andere logische Schaltungen wie NAND- und NOR-Gatter.

Dies lässt sich leicht bei Invertern und ähnlichen logischen Schaltungen der üblichen Art mit nur einem Kanal anwenden, jedoch nicht bei CMOS-Schaltungen.

Diese Schaltungen sind als Eingabeschaltungen verwendbar, die geeignet sind, Signale auf zuverlässige Weise digital zu verarbeiten, insbesondere bei kleinen Bereichen der Eingangspegel und der logischen Amplituden.

Im folgenden werden konkrete Beispiele beschrieben, bei denen ein erfindungsgemässer Bezugsspannungsgenerator bei einer Zustandseinsteilschaltung bzw. einer automatischen Löschschaltung für elektronische Vorrichtungen verwendet wird.

Fig. 48 zeigt als Ausführungsbeispiel eine Zustandseinsteilschaltung in Form einer Kippschaltung mit zwei Invertern, zu denen jeweils zwei MOSFETs gehören. Wenn die Potentiale an den Punkten a und b gleich Null sind, gehen die Transistoren Tl und T3 beim Zuführen einer Spannung —Vdd in den Einschaltzustand über, da es sich um n-Kanal-MOSFETs handelt. Gleichzeitig gehen beim Zuführen der Speisespannung die Punkte a und b auf die Speisespannung —Vdd über. In diesem Zeitpunkt unterscheiden sich die Fermi-Niveaus der Gatterhalbleiter der n-Kanal-MOSFETs Tl und T3 voneinander, und die Schwellenspannung Vth3 des Transistors T3 ist um etwa das Dreifache höher als die Schwellenspannung Vthi des Transistors Tl; beispielsweise gilt Vthi = 0,45 V und Vth3 1 1,25 V. Während des Rückgangs der Speisespannung wird daher der Transistor T3 frühzeitig abgeschaltet. Da der Transistor Tl eingeschaltet bleibt, werden die Punkte b und a bei — Vdd bzw. dem Erdpotential stabilisiert.

Ist die Quelle für die Spannung — Vdd abgeschaltet, befindet sich der Punkt a auf 0 V, und bleiben die Ladungen am Punkt b bei etwa 1 V, ist der Transistor T3 abgeschaltet, bis während des Rückgangs der Speisespannung Vdd = Vth3 wird, und der Transistor Tl geht bei Vdd = Vthi in den Einschaltzustand über. Selbst wenn sich der Punkt a auf 0 V und der Punkt b auf etwa 1. V (oder bis zu VthN von T3) befand, was für den Anfangszustand gilt, erscheint Vdd an dem Punkt b, und im stabilen Zustand erscheint 0 V an dem Punkt a. Da bei der Schaltung nach Fig. 48 alle Transistoren als Anreicherungs-MOSFETs ausgebildet sind, ist der Stromverbrauch im stabilen Zustand nahezu gleich Null.

Fig. 49 zeigt ein Beispiel für eine Zustandseinstellschal-tung bekannter Art. Bei dieser Schaltung sind die Schwellenspannungen Vth von zwei MOSFETs T2 und T4 einander gleich, und es wird ein n-Kanal-Verarmungs-MOSFET Tl verwendet, um die Stabilität einer Verriegelungsschaltung zu erhöhen. Beim Schliessen der Quelle für die Spannung —Vdd geht die Spannung an dem Punkt a gleichzeitig in jedem Fall zurück, und an dem Punkt b erscheint keine Spannung, wenn die Speisespannung nicht auf Vth des MOSFET T4 zurückgeht, so dass beim stabilen Zustand an den Punkten a und b die Spannungen — Vdd und 0 V erscheinen. Da jedoch bei dieser Schaltung der Verarmungs-MOSFET zwischen den Punkten a und — Vdd angeordnet ist, wird der P-

28

5

10

15

20

25

30

35

40

45

50

55

60

65

29

672 391 G

MOSFET T3 eingeschaltet, wenn danach aus irgendeinem Grund der Zustand hergestellt wird, bei dem an dem Punkt b die Spannung — Vdd und an dem Punkt a die Spannung 0 V (Rücksetzen) erscheint, wobei Tl und T3 einen Gleichstromleitungsweg bilden, so dass sich ein hoher Stromverbrauch ergibt. Im Gegensatz hierzu ist es bei der erfindungsgemässen Zustandseinstellschaltung nach Fig. 48 möglich, den gewünschten Zustand zuverlässig einzustellen, und der Stromverbrauch ist aus den genannten Gründen sehr gering, so dass eine vorteilhafte Zustandseinstellvorrichtung zur Verfügung steht.

Im folgenden wird ein Ausführungsbeispiel beschrieben, bei dem die Erfindung bei einem Halbleiterspeicher mit direktem Zugriff angewendet ist.

Bei einer Speichervorrichtung in Form eines statischen Speichers mit direktem Zugriff wird die Speisespannung gewöhnlich herabgesetzt, um den Stromverbrauch zu verringern, während der Speicher nicht benutzt ist und sich nur im Bereitschaftszustand befindet. Dies wird als Betriebsart zum Festhalten von Daten bezeichnet.

In diesem Fall wird eine Signalspannung gleichzeitig mit der Speisespannung herabgesetzt. Da eine Speisespannungsleitung eine grössere Zeitkonstante hat als eine Signalleitung, geht die Signalspannung schneller auf einen bestimmten Wert zurück. Bei einem Halbleiterspeicher mit direktem Zugriff wird gewöhnlich ein Lesesteuersignal auf einen Speisespannungspegel, ein Schreibsteuersignal auf einen Bezugsspannungspegel und ein Chip-Wählsignal auf einen Bezugspotentialpegel eingestellt.

Bei der Betriebsart zum Festhalten von Daten geht daher der Pegel des Steuersignals schneller zurück als die Speisespannung, so dass das Lesesteuersignal augenblicklich zu dem Schreibsteuersignal wird und dass das Chip-Wählsignal entsteht. Daher wird der Schreibvorgang augenblicklich durchgeführt, und die Information eines in diesem Zeitpunkt gewählten Bits wird zerstört.

Um dieses Problem zu lösen, wird bei einem aus Feldeffekttransistoren aufgebauten Speicher mit direktem Zugriff, bei dem die Transistoren nur einen Kanal haben, eine Zeitkonstantenschaltung vorgesehen, um die Zeitkonstante der Signalleitung zu vergrössern. Diese Massnahme erfordert jedoch die Verwendung eines äusseren Schaltkreises, und die Steuersignale werden nachteilig beeinflusst.

Bei einem integrierten CMOS-Schaltkreis besteht die Gefahr, dass sich als Folge seines Aufbaus ein p-n-p-n-Element bildet. Wenn die Signalspannung höher gemacht wird als die Speisespannung, tritt daher ein solches Element in Tätigkeit, so dass zwischen der Speisespannung und dem Bezugspotential ein starker Strom fliesst. Daher muss man bei einem CMOS-Speicher eine Zeitkonstantenschaltung verwenden, bei der die Signalspannung und die Speisespannung gleichzeitig gesenkt werden.

Diese Tatsachen führen bei Konstruktion und Herstellung von Speichern in Form von Speicherchips zu erheblichen Schwierigkeiten.

Somit ist es erwünscht, dass der den Speicher mit direktem Zugriff enthaltende Chip mit einer Schaltung zum Fühlen des Rückgangs der Speisespannung versehen ist. Jedoch sind auf dem Halbleiterchip angeordnete MOSFETs dem Einfluss der Temperaturabhängigkeit der Schwellenspannungen Vth, von Fertigungsabweichungen usw. ausgesetzt, und es ist schwierig, mit hoher Genauigkeit eine für den Fühlvorgang benötigte Nachweisspannung zu gewinnen.

Im folgenden ist eine entsprechende Ausführungsform der Erfindung beschrieben.

Fig. 52 zeigt in einem Blockschaltbild einen integrierten Schaltkreis in Form eines statischen Halbleiterspeichers nach der Erfindung.

Zu dieser Schaltung gehört eine Speichermatrix für 64 x 64 Bits, die aus statischen Speicherzellen aufgebaut ist.

Ferner ist eine X-Decodierschaltung 2 vorhanden, die ein Informationsmuster erkennt, das durch ein Reihenwählsignal (Ao—A4) zugewiesen und über eine Pufferschaltung BX zugeführt wird, um eine X-Reihenleitung von '/m zuzuweisen.

Weiterhin gehört zu der Schaltung eine Y-Decodier- und Eingabe/Ausgabe-Schaltung 3, die ein Informationsmuster erkennt, das durch ein Spaltenwählsignal (A5 — A9) zugewiesen und über eine Pufferschaltung BY zugeführt wird, um eine Y-Spaltenleitung von '/64 zuzuweisen. Ausserdem werden der zugewiesenen Spaltenleitung der Speichermatrix Eingangsdaten über Gatter WB zugeführt. Schliesslich werden von der zugewiesenen Spaltenleitung aus Ausgangsdaten über Gatter RB zu Klemmen l/Oi — I/O4 geleitet.

Bei 4 ist eine Eingangsdaten-Steuerschaltung angeordnet, die der Eingabe/Ausgabe-Schaltung die zu schreibenden Eingabedaten zuführt. Die Eingabe/Ausgabe-Klemmen sind mit 1 /Oi bis I/O4 bezeichnet. CS bezeichnet ein Chipwählsignal, das die Wahl dieses Chips durch den O-Pegel, d. h. den Bezugspotentialpegel anzeigt.

WE bezeichnet ein Schreib/Lese-Steuersignal, das den Schreibvorgang bezeichnet, wenn es sich auf dem O-Pegel, d. h. dem Bezugspotentialpegel, befindet, und das den Lesevorgang bezeichnet, wenn es sich auf dem 1-Pegel, d. h. dem Speisespannungspegel befindet.

Weiterhin sind Gatterschaltungen 5 und 6 vorhanden, die durch die Steuersignale abwechselnd gesteuert werden.

Nur wenn CS gleich 0 ist, werden die Gatterschaltungen durch den Pegel 0 oder 1 von WE gesteuert, um einen Schreib- oder Lesevorgang durchzuführen.

Eine Spannungsdetektorschaltung 7 weist die Betriebsart zum Festhalten der Daten aufgrund der Tatsache nach, dass die Speisespannung bis unterhalb eines bestimmten Wertes zurückgegangen ist, und sie steuert die Gatterschaltung 5 so, dass das Signal WE in diesem Zeitpunkt gesperrt wird. Auf diese Weise wird die weiter oben beschriebene Betriebsstörung vermieden. Ein Beispiel für den konkreten Aufbau der Spannungsdetektorschaltung 7 ist in Fig. 53a dargestellt.

In Reihe geschaltete Widerstände Rl und R2 bilden eine Schaltung zum Teilen einer Speisespannung Vcc. Die Spannungsteilerschaltung führt einen Teil a der Spannung dem Gatter eines n-Kanal-MISFET Q2 zu. Die Speisespannung Vcc wird an das Gatter eines n-Kanal-MISFET Q4 angelegt.

Dem Gatter eines MISFET Q5 wird von d aus eine geeignete Vorspannung zugeführt, so dass dieser Transistor eine Konstantstromquelle bildet. Zusammen mit Belastungs-MISFETs QI und Q3 sowie den beiden Differential-Eingangs-MISFETs Q2 und Q4 bildet er einen Operationsverstärker.

Die Differential-Eingangs-MISFETs Q2 und Q4 werden z. B. auf n-Siliziumschichten von gleicher Leitfähigkeit erzeugt, und die zugehörigen Gatterelektroden werden aus verschiedenen Stoffen hergestellt, so dass sich die Schwellenspannungen unterscheiden. Die Gatterelektroden der Transistoren Q2 und Q4 werden z. B. aus Silizium so hergestellt, dass sie sich bezüglich ihres Leitfähigkeitstyps unterscheiden. Der Transistor Q2 hat ein n-Silizium-Gatter und der Transistor ein p-Silizium-Gatter. Daher wird die Schwellenspannung V,h4 des Transistors Q4 höher als die Schwellenspannung Vth2 des Transistors Q2, und zwar um die Differenz der Fermi-Niveaus der p- und n-Silizium-Gatter.

Infolgedessen hat der Operationsverstärker eine Versetzungsspannung, die gleich der Differenz der Schwellenspannungen ist.

Bei dem Zustand, bei dem die Speisespannung Vcc verhältnismässig hoch ist, befindet sich bei der Schaltung nach

5

10

15

20

25

30

35

40

45

50

55

60

65

672 391 G

Fig. 53a der MISFET Q4 im Einschaltzustand, während Q2 abgeschaltet ist und sich der Punkt c auf einem niedrigen Potential befindet. Wegen der Senkung der Speisespannung Vcc ändert sich das Potential an dem Punkt a entsprechend der Kurve a in Fig. 53b. Wenn wegen der Senkung der Speisespannung die Potentialdifferenz zwischen der Speisespannung Vcc und dem Potential an dem Punkt a kleiner geworden ist als die Versetzungsspannung, geht der MISFET Q4 in den Abschaltzustand über, und Q2 wird eingeschaltet. Daher ändern sich die Potentiale an den Punkten b und c der Schaltung nach Fig. 53 entsprechend den Kurven b und c in Fig. 53b. Dies bedeutet, dass das Potential des Punktes c den hohen Pegel annimmt, wenn die Speisespannung Vcc bis auf einen bestimmten Wert zurückgegangen ist.

Wie erwähnt, wird der Nachweispegel der Schaltung nach Fig. 53a wegen des Vorhandenseins der Transistoren Q2 und Q4 durch die Versetzungsspannung und die geteilte . Spannung durch die Widerstände Rl und R2 bestimmt. Dieser Pegel wird nicht durch die Schwellenspannungen der betreffenden MISFETs beeinflusst.

Die Versetzungsspannung ist mit einer relativ hohen Genauigkeit festgelegt, da sie durch die Differenz der Fermi-Niveaus der Gatterelektroden der Transistoren Q2 und Q4 bestimmt wird. Da bei einem integrierten Halbleïterschalt-kreis die relativen Werte der Widerstände mit relativ hoher Genauigkeit eingehalten werden, wird bei den Widerständen Rl und R2 das Spannungsteilungsverhältnis mit einer verhältnismässig hohen Genauigkeit eingehalten.

Somit lässt sich der Nachweispegel der Schaltung nach Fig. 53a relativ genau einstellen.

In Fig. 53b bezeichnet die Wellenform d' das Ausgangssignal der Gatterschaltung 5 bei der Betriebsart zum Festhalten der Daten, bei der die Gatterschaltung 5 nicht durch das Nachweisausgangssignal gesteuert wird.

Bei der Betriebsart zum Festhalten der Daten schwächen sich die Eingabesteuersignale US und WE schneller ab als die

Speisespannung Vcc der Gatterschaltung 5. Wenn die Differenz der beiden Spannungen den logischen Schwellenwert überschritten hat, wird daher die Ausgangswellenform d' erzeugt, welche die Ursache der vorstehend beschriebenen Betriebsstörung bildet.

Bei der erfindungsgemässen Schaltung wird jedoch das Steuersignal c dem Eingang der Gatterschaltung 5 zugeführt, so dass die Entstehung der Wellenform d' verhindert wird. Auf diese Weise kann eine irrtümliche Eingabe von Daten bei der Betriebsart zum Festhalten von Daten verhindert werden, so dass keine in dem Matrixspeicher enthaltenen Daten zerstört werden.

Bei der vorstehend beschriebenen Schaltung kann eine irrtümliche Dateneingabe bei der Betriebsart zum Festhalten von Daten vollständig verhindert werden. Ferner kann die Detektorschaltung auf einfache Weise aufgebaut unt mit dem Speicherchip vereinigt werden. Somit braucht der Benutzer der Halbleiterspeichervorrichtung nicht mit Betriebsstörungen zu rechnen.

Beispielsweise kann das Chipwählsignal der Gatterschaltung zugeführt werden, die durch das Ausgangssignal des Spannungsdetektors gesteuert wird. Sämtliche Speicherzellen-Wählsignale können gesperrt werden, so dass keine Speicherzelle gewählt wird.

Dies hat seinen Grund darin, dass eine irrtümliche Dateneingabe verhindert werden kann, wenn eine der für die Ausführung des Schreibvorgangs erforderlichen Bedingungen gesperrt wird.

Bei der Spannungsteilerschaltung, die bei dem vorstehenden Ausführungsbeispiel verwendet wird, kann man anstelle von Widerstandselementen auch durch MISFETs gebildete Widerstände verwenden. Es ist zweckmässig, den Widerstand der Spannungsteilerschaltung gross zu machen, um den Stromverbrauch niedrig zu halten.

Die beiden MISFETs der vorstehend beschriebenen Schaltung, bei denen die Siliziumgatterelektroden vom entgegengesetzten Leitfähigkeitstyp sind, werden als Bestandteile eines monolithischen integrierten Siliziumhalbleiterschaltkreises hergestellt. Da diese Feldeffekttransistoren unter im wesentlichen gleichen Bedingungen hergestellt werden, wenn man vom Leitfähigkeitstyp der Gatterelektroden absieht, wird die Differenz der Schwellenspannungen Vth beider Feldeffekttransistoren annähernd gleich der Differenz der Fermi-Niveaus von p- und n-Silizium. Die p- und n-Gatter-elektroden werden mit den betreffenden Störstoffen bis in die Nähe der Sättigungsdichte dotiert, und die Differenz wird annähernd gleich dem Bandabstand Eg von Silizium, der etwa 1,1V beträgt und als Bezugsspannungsquelle verwendet wird.

Ein solcher Bezugsspannungsgenerator weist nur eine geringe Temperaturabhängigkeit auf und wird durch Fertigungstoleranzen nur wenig beeinflusst.

Die Spannungsdetektorschaltung 7 lässt sich in der verschiedensten Weise abändern.

Mit anderen Worten, die Bezugsspannungsquellen, bei denen die Differenz der Fermi-Niveaus von Halbleitern nutzbar gemacht wird, welche die Gatterelektroden von zwei MOSFETs bilden, wie es in Fig. 6b, 8,9,10a, 1 la, 12,13,14, 15,16 und 17 gezeigt ist, sind als Bezugsspannungsquellen für die erfindungsgemässe Spannungsdetektorschaltung geeignet.

Zu diesem Zweck kann man zwei Feldeffekttransistoren verwenden, zu denen Halbleitergatterelektroden von unterschiedlichem Leitfähigkeitstyp gehören, wie es bereits z. B. anhand von Fig. 59 erläutert wurde, z. B. einen MOS-Tran-sistor mit einer Gatterelektrode aus einem p+-Halbleiter oder einen p+-Gatter-MOS-Transistor und einen MOS-Transistor mit einer Gatterelektrode aus einem n+-Halblei-ter oder einen n+-Gatter-MOS-Transistor. Wie bereits anhand von Fig. 73a bis 73f erläutert, kann man die beiden genannten Feldeffekttransistoren unter Anwendung des konventionellen Verfahrens zum Herstellen von CMOS-Transi-storen herstellen, ohne dass irgendwelche Arbeitsschritte geändert oder zusätzlich durchgeführt werden müssen.

Bei der Anwendung des bekannten CMOS-Herstellungs-verfahrens ergibt sich die aus Fig. 65a, 65b, 66a und 66b ersichtliche Selbstausrichtungsanordnung in der nachstehend erläuterten Weise. Da in diesem Fall die MOS-Transistoren einen p-Kanal haben, wird in beide Endabschnitte einer Gatterelektrode, die der Quelle und dem Kollektor bei den p+-und n+-Gatter-MOS-Transistoren benachbart sind, ein Störstoff vom p-Typ eindiffundiert, In einen zentralen Teil der Gatterelektrode wird für den p+-Gatter-MOS-Transi-stor ein p-Störstoff und für den n+-Gatter-MOS-Transistor ein n-Störstoff eindiffundiert. Zwischen dem zentralen Bereich und den der Quelle und dem Kollektor benachbarten Endabschnitten befinden sich Bereiche i, in die kein Störstoff eingebracht wird. Somit kann man sagen, dass der Unterschied zwischen den MOS-Transistoren mit p+- bzw. n+-Gatter nur im Leitfahigkeitstyp (p oder n) des den zentralen Bereich des Gatters bildenden Halbleiters besteht.

Um eine möglichst weitgehende Verringerung der Unterschiede bezüglich der wirksamen Kanallänge bei den MOS-Transistoren zu erreichen, die auf die Tatsache zurückzuführen sind, dass die Bereiche der Gatter, die zur Selbstausrichtung dienen und welche der p-Störstoff eindiffundiert wird, nach links oder rechts, d. h. zur Quellenseite oder zur Kollektorseite bei der Herstellung verlagert werden, was auf Fehler beim Ausrichten der Maske zurückzuführen ist, werden die senkrechten Reihen der Quellenbereiche und der

30

5

10

15

20

25

30

35

40

45

50

55

60

65

31

672 391 G

Kollektorbereiche miteinander abwechselnd angeordnet, und die linke Hälfte und die rechte Hälfte werden liniensymmetrisch zur gesamten Kanalrichtung angeordnet. Selbst wenn eine Verlagerung der Maske gegenüber der Kanalrichtung nach links oder rechts eintritt, was zu einer Veränderung der wirksamen Kanallänge der Feldeffekttransistoren in den betreffenden Reihen führt, wird die mittlere wirksame Kanallänge der p+- und n+-Gatter-MOS-Transistoren innerhalb der parallelgeschalteten Reihen insgesamt abgeglichen, so dass sich eine im wesentlichen konstante mittlere Kanallänge ergibt.

Neben der Verwendung von Gatterelektroden unterschiedlicher Zusammensetzung ist es möglich, ungleiche Schwellenspannungen dadurch zu erhalten, dass man Ionen in bestimmte Kanäle implantiert, wie es anhand von Fig. 7 beschrieben wurde, dass man ein dotiertes Gatteroxid verwendet, dass man die Dicke der Gatterisolierfilme ändert usw.

Fig. 54 zeigt ein Ausführungsbeispiel, bei dem der Batterieprüfer nach Fig. 20 bei einer elektronischen Uhr verwendet wird.

Die Transistoren TI, T2 und T41 bis T49 sowie die Widerstände R41 und R42 bilden eine Schaltung zum Prüfen des Spannungspegels einer Quecksilberbatterie El mit einer Nennspannung von 1,5 V. Bei den Transistoren Tl und T2 eines Differential teils handelt es sich um einen p+-Gatter-n-Kanal- und einen n+-Gatter-n-Kanal-MOS-Transistor, in deren Kanalteile Ionen so implantiert sind, dass die Schwellenspannungen beider Transistoren innerhalb des Bereichs von 1,0 bis 1,5 V liegen, der dem Stromversorgungsbereich der elektrischen Uhr entspricht.

Bei einem Siliziumhalbleiter beträgt die Differenz der Schwellenspannungen, die als Bezugsspannung dienen soll, etwa 1,1V. Um bei etwa 1,4 V einen Pegel festzulegen, der es ermöglicht, nachzuweisen, dass die Spannung der Batterie El zurückgegangen ist, wird ein Widerstandsverhältnis mit Hilfe der Widerstände R41 und R42 eingestellt.

Damit sich in der Praxis ein vernachlässigbar geringer Stromverbrauch ergibt, wird der Batterieprüfer intermittierend durch ein Taktsignal 0 betätigt, das einem Frequenzteiler FD und einer Zeitgeberschaltung TM entnommen wird.

Das Ausgangssignal des Batterieprüfers wird statisch durch eine Verriegelungseinrichtung festgehalten, die sich aus NAND-Gattern NAl und NA2 zusammensetzt. Die Zeitgeberschaltung TM wird durch einen logischen Pegel eines Ausgangssignals der Verriegelungsschaltung gesteuert, wodurch ein treibendes Ausgangssignal eines Motors sowie das Verfahren zum Bewegen eines Zeigers der Uhr so geändert wird, dass der Rückgang der Batteriespannung angezeigt wird. Eine Anzeige des Rückgangs der Batteriespannung lässt sich auch ohne eine Änderung der Zeigerbewegung erreichen, z. B. mit Hilfe von Blinkzeichen einer elek-trooptischen Einrichtung, z. B. eines Flüssigkristalls oder einer Leuchtdiode.

Zu der Schaltung nach Fig. 54 gehört ein Kristalloszillator OSC mit einem CMOS-Inverter sowie ausserhalb des integrierten Schaltkreises angeordneten Elementen, und zwar einem Kristall Xtai und Kondensatoren C0 und Cd- Ferner ist eine Wellenformungsschaltung WS vorhanden, die das schwingende Ausgangssignal aus einer Sinuswelle in eine Rechteckwelle verwandelt. Eine Erregerspule Cm gehört zu einem Schrittmotor zum Antreiben des Sekundenzeigers. Zwei Pufferschaltungen BF] und BF2, die aus CMOS-Inver-tern aufgebaut sind, dienen zum Treiben der Erregerspule cm, wobei die Polarität in Abständen von 1 sec umgekehrt wird.

Sämtliche Teile innerhalb des integrierten Schaltkreises werden durch die Quecksilberbatterie El mit der Nennspannung von 1,5 V betätigt. TM bezeichnet die Zeitgeberimpulsgeneratorschaltung, der mehrere auf einer Frequenzteilung beruhende Ausgangssignale verschiedener Frequenz durch die Frequenzteilerschaltung FD sowie das Steuerausgangssignal der aus den Gattern NAi und NA2 bestehenden Verriegelungseinrichtung zugeführt werden und mittels welcher Impulse jeder gewünschten Periodenlänge und Breite erzeugt werden. Bei dem IC handelt es sich um einen monolithischen Siliziumhalbleiterchip für eine elektronische Armbanduhr mit Zeigern, und dieser Chip wird mit Hilfe des anhand von Fig. 73a bis 73f beschriebenen Verfahrens für Siliziumgatter-CMOS-Transistoren hergestellt.

Fig. 55 zeigt ein Ausführungsbeispiel einer Schaltung für eine elektronische Armbanduhr mit einem Batterieprüfer. In diesem Fall werden die Leitfähigkeitswerte von Feldeffekttransistoren Q4 und Q5 einer Differentialschaltung wie gemäss Fig. 39 verschieden gross gemacht, und der Nachweispegel kann mit Hilfe eines Widerstandes Rj ausserhalb des IC fein eingestellt werden.

Das Vorhandensein des Widerstandes Rj ermöglicht es, bei der Herstellung auftretende Abweichungen vollständig zu beseitigen.

Im folgenden wird anhand von Fig. 56 ein Ausführungsbeispiel beschrieben, bei dem der Spannungsregler nach Fig. 36a bei einer elektronischen Uhr verwendet wird.

Zu der Schaltung nach Fig. 56 gehören ein Kristalloszillator OSC, eine Wellenformungsschaltung WS, die ein sinuswellenförmiges schwingendes Ausgangssignal des Oszillators in eine Rechteckwelle verwandelt, eine Frequenzteilerschaltung FD,eine Zeitsteuerimpuls-Generatorschaltung TM zum Erzeugen von Impulsen vorbestimmter Periodenlänge und Breite aus Ausgangssignalen des Frequenzteilers, eine Pegelverschiebungsschaltung LF zum Verwandeln eines Signals mit einem niedrigen Pegel in ein Signal mit einem hohen Pegel, ein Batterielebensdauerdetektor BC, ein Spannungskomparator VC, ein Spannungsregler VR, der mit dem Spannungskomparator VC zusammenarbeitet, eine Halteschaltung H, ein Oszillationszustandsdetektor DT und eine Erregerspule LM eines Schrittmotors zum Antreiben eines Sekundenzeigers.

Der Detektor DT stellt über den Frequenzteiler FD und die Zeitgeberschaltung TM fest, dass der Oszillator OSC eine Schwingung erzeugt hat. Ist dies geschehen, betätigt er den Spannungsregler VR, um die Betiebsspannung Vop des Oszillators OSC sowie der Schaltungsteile WS, FD, TM usw. auf einen Wert herabzusetzen, der unter der Batteriespannung ( —1,5 V) liegt.

Beim Einschalten der Batterie E erscheint am Eingang eines Inverters 17 das Erdpotential (logische Null), da ein Entladewiderstand R104 vorhanden ist, so dass ein n-Kanal-Feldeffekttransistor Q201 eingeschaltet wird und am Ausgang des Spannungsreglers eine Spannung von —1,5 V entsprechend der Batteriespannung erscheint. Gleichzeitig wird ein Feldeffekttransistor Q203 eingeschaltet, und der Gatterpunkt eines Feldeffekttransistors Q202 wird aufgeladen.

Dies geschieht, damit rechtzeitig die negative Rückkopplungsschleife des Spannungsreglers aktiviert wird, so dass das Ausgangssignal des Spannungsreglers nicht in dem Augenblick zurückgeht, in dem der Feldeffekttransistor Q201 danach abgeschaltet wird.

Wenn der Oszillator zu arbeiten begonnen hat, befinden sich die übrigen logischen Schaltkreise bereits im Betriebszustand, so dass die Zeitgeberschaltung TM dem Detektor DT einen Impuls 0b zuführt. Eine Exklusiv-Oder-Schaltung EXi stellt das Erscheinen des Impulses 0b fest. Einem Eingang dieser Schaltung wird der durch Inverter 14 und 15

5

10

15

20

25

30

35

40

45

50

55

60

65

672 391 G

32

verzögerte Impuls 0B zugeführt, der auch zu einem Integrationskreis C101, R103 gelangt. Beim Ausgeben des Impulses 0b erscheint somit ein Impuls, dessen Breite der Verzögerungszeit entspricht, am Ausgang des Gatters EX], Dieser Impuls wird durch eine Gleichrichterschaltung integriert, zu der ein Feldeffekttransistor Q225, ein Inverter 16 und ein Kondensator C102 gehören, und er schaltet die n-Kanal-Feldeffekttransistoren Q201 und Q203 ab, nachdem seit dem Beginn der Ausgabe des Impulses 0b eine kurze Zeit verstrichen ist. Somit erzeugt der Regler VR eine bestimmte Spannung von weniger als 1,5 V an der Quellenelektrode des zur Steuerung dienenden p-Kanal-Feldeffekttransistors Q202 über die negative Rückkopplungs-Steuerschleife, und dies trägt zur Verringerung des Stromverbrauchs der elektronischen Uhr bei.

Im folgenden wird die Wirkungsweise des Reglers, insbesondere des Spannungskomparators, erläutert. Da der Komparator VC ähnlich arbeitet, wie es bezüglich des Komparators CP anhand von Fig. 35a und 35b beschrieben wurde, dürfte eine kurze Erläuterung genügen.

Um mit Hilfe der p-Kanal-MOSFET-Transistoren Q206 und Q207 die Versetzungsspannung Voffzu erhalten, wird Q206 mit einem p-Gatter versehen wie der Transistor QI nach Fig. 60 und 67a bis 67b, und Q207 wird mit einem i-Gatter aus einem Eigenhalbleiter versehen wie bei dem Transistor Q2 nach Fig. 60 und 68a und 68b. Daher wird die Schwellenspannüng Vth von Q207 höher als diejenige von Q206, und zwar um etwa 0,55 V, so dass man die Versetzungsspannung V0ff erhält. Da die Feldeffekttransistoren Q208 und Q209 mit n- bzw. p-Kanal eine Diodenschaltung bilden, wird die Summe der beiden Schwellenspannungen Vth, d. h. (Vthp209 + Vthn208) dem Gatter von Q207, d. h. dem nicht invertierenden Eingang (+) des Komparators VC zugeführt, und diese Summe wird als Spannung Vreß verwendet, wie es in Fig. 35b durch die Kurve d dargestellt ist. Andererseits ist das Gatter des Feldeffekttransistors Q206, d. h. der invertierende Eingang (—) des Komparators mit der Quelle des zur Steuerung dienenden p-Kanal-Feldeffekttransistors Q202 verbunden, der als Quellenfolgeschaltung arbeitet.

Somit wird die Ausgangsspannung Vout des Spannungsreglers VR, die an der Quelle des steuernden Feldeffekttransistors Q202 unter der steuernden Wirkung dieses Transistors erzeugt wird, welcher durch den Komparator VC angetrieben wird, zu Vout = Vthp209 + V,h„208 + AV0ff (Wenn Vin grösser ist als Vthp + Vthn + AV0fr). Ist die Eingangsspannung Vi„ niedrig, wird die Ausgangsspannung zu Vout = Vj„, wie es vorstehend beschrieben ist. Natürlich wird die Ausgangsspannung Vout des Spannungsreglers VR als Betriebsspannung V0p des Oszillators OSC sowie der Schaltungselementes WS, FD, TM usw. verwendet.

Um den Stromverbrauch niedrig zu halten, wird bei diesem Komparator die Betriebszeit durch ein Zeitsteuersignal 0a begrenzt, das durch abwechselndes Ein- und Ausschalten des angetriebenen Feldeffekttransistors Q211 erzeugt wird. Das Gleiche gilt natürlich auch für die Schaltung zum Erzeugen der Bezugsspannung Vrer>. Zu diesem Zweck ist ein Kondensator C104 an das Gatter von Q207 angeschlossen, und ein Kondensator C105 ist mit dem Gatter von Q202 verbunden, so dass die Bezugsspannung Vren bzw. die Gatterspannung von Q202 gehalten wird. Die Kondensatoren C104 und C105 werden zusätzlich zu parasitären Kapazitäten, z. B. Gatterkapazitäten vorgesehen. Ein weiterer Kondensator C103 dient dazu, alle Schwingungen zu verhindern, die auf eine Phasendrehung zurückzuführen sind, welche durch die Kaskadenschaltung mehrerer Feldeffekttransistoren in der Rückkopplungsschleife verursacht wird.

Da der Batterieprüfer BC ähnlich aufgebaut ist wie der in Fig. 54 dargestellte, dürfte sich eine nähere Erläuterung erübrigen.

In der Ausgangsstufe des integrierten Schaltkreises verwerten die Treiber 12 und 13 für die Erregerspule unmittelbar die Spannung der 1,5-V-Batterie, um die Antriebsleistung möglichst hoch zu halten.

Fig. 57 zeigt ein Ausführungsbeispiel, bei dem der Spannungsregler VR und der Batterieprüfer BC nach der Erfindung bei einer elektronischen Uhr mit digitaler Zeitanzeige verwendet werden.

Bei dieser Schaltung arbeiten die Schaltungselemente OSC, WS und FD mit einer eigestellten Spannung, die niedriger ist als 1,5 V, wie es bei der Schaltung nach Fig. 56 der Fall ist, und auch logische Schaltkreise innerhalb des IC, z. B. der Decodierer DC und die Zeitkorrekturschaltung TC, arbeiten mit der niedrigeren Spannung.

DB bezeichnet eine Spannungsverdoppelungsschaltung, welche die Spannung von 1,5 V auf 3,0 V bringt, wobei diese Spannung als Treiberspannung für eine Flüssigkristallanzeige verwendet wird, deren Treiberschaltung nicht dargestellt ist. Ferner sind zwei Pegelverschiebungsschaltungen LSi und LS2 vorhanden, die dazu dienen, einen niedrigen Signalpegel in einen hohen Gleichspannungspegel zu verwandeln und diese hohe Spannung den damit arbeitenden Schaltkreisen zuzuführen.

Um den Stromverbrauch niedrig zu halten und die Lebensdauer der Spannungsquelle zu vergrössern, ist es gemäss der vorstehenden Beschreibung zweckmässig, eine niedrige Betriebsspannung zu verwenden, um die gewöhnlichen logischen Schaltungen innerhalb des IC zu betreiben, während eine hohe Betriebsspannung verwendet wird, um den Treiber für die Anzeigeeinrichtung usw. an der Eingangs/Ausgangs-Schnittstelle des IC zu betreiben, die hohe Betriebsspannungen benötigen.

Gemäss der beschriebenen Erfindung wird somit vom Bandabstand Eg, dem Fermi-Niveau Ef usw. Gebrauch gemacht, um einen funktionsfähigen Bezugsspannungsgenerator zu schaffen. Hierbei ist es nicht erforderlich, eine schwierige Theorie anzuwenden, und die gewonnenen Ergebnisse sind leicht zu verstehen. Gemäss der Erfindung ist es durch den Rückgriff auf die grundsätzlichen Eigenschaften von Halbleitern nach einer langen Entwicklungszeit der Halbleitertechnik möglich geworden, einen wichtigen Beitrag zum weiteren Fortschritt auf diesem Gebiet zu leisten.

Gemäss einem Merkmal der beschriebenen Erfindung werden zwei IGFETs mit Siliziumsteuerelektroden vom entgegengesetzten Leitfähigkeitstyp innerhalb eines integrierten monolithischen Halbleiterschaltkreises erzeugt. Da diese Feldeffekttransistoren abgesehen vom Leitfähigkeitstyp der Steuerelektroden im wesentlichen unter gleichen Bedingungen hergestellt werden, wird der Unterschied der Schwellenspannungen Vth der beiden Transistoren annähernd gleich dem Unterschied der Fermi-Niveaus von P- bzw. N-Silizium. Die Steuerelektroden werden mit bestimmten Störstof-fen bis in die Nähe ihrer Sättigungsdichte dotiert, und der genannte Unterschied wird annähernd gleich dem Bandabstand Eg von Silizium (etwa 1,1V), der als Bezugsspannungsquelle verwendet wird.

Da ein auf diese Weise aufgebauter Bezugsspannungserzeuger bzw. -generator eine geringe Temperaturabhängigkeit aufweist und da sich nur geringe Fertigungstoleranzen ergeben, ist er zur Verwendung bei elektronischen Schaltungen der verschiedensten Art geeignet.

Beim erfindungsgemässen Bezugsspannungsgenerator wird eine Spannung nachgewiesen, die einem Bandabstand eines Halbleiters oder einer Spannung mit einem ihm nahe benachbarten Wert oder einer Spannung auf der Basis eines c

10

15

20

25

30

35

40

45

50

55

60

65

33

672 391 G

Energieniveaus eines Halbleiters entspricht, und die nachgewiesene Spannung wird als Bezugsspannung abgegriffen. Um die Bezugsspannung zu erzeugen, wird ein Unterschied zwischen den Schwellenspannungen eines ersten und eines zweiten Isolierschicht-Feldeffekttransistors nachgewiesen. Die Steuerelektroden des ersten und des zweiten IGFET sind auf Isolierfilmen ausgebildet, die auf verschiedenen Flächenteilen ein und desselben Halbleitersubstrats unter im wesentlichen gleichen Bedingungen erzeugt worden sind. Die Steuerelektroden der beiden Transistoren bestehen aus Halbleitern, die aus einer Gruppe gewählt sind, zu welcher ein Halbleiter eines ersten Leitfähigkeitstyps, ein Halbleiter eines zweiten Leitfähigkeitstyps und ein eigenleitender Halbleiter gehören, die aus dem gleichen Halbleitermaterial hergestellt sind und die sich bezüglich ihrer Fermi-Energie-niveaus unterscheiden. Die Kanäle des ersten und des zweiten Transistors sind vom gleichen Leitfähigkeitstyp. Mindestens diejenigen Teile der ersten und zweiten polykristallinen Halbleiterbereiche, welche die Steuerelektroden des ersten und des zweiten Transistors bilden und Quellen- und Kollektorbereichen benachbart sind, sind mit dem gleichen Störstoff dotiert wie die Quellen- und Kollektorbereiche, und ein zentraler Teil eines der ersten und zweiten polykristallinen Halbleiterbereiche ist mit einem Störstoff dotiert, der nach Wahl vom ersten bzw. zweiten Leitfähigkeitstyp ist. Die Bezugsspannung kann an eine Differentialverstärkerschaltung und einen Operationsverstärker vom Offset-Typ, einen Spannungskomparator, eine einen konstanten Strom liefernde Schaltung, einen Spannungsregler, eine Schmiti-Trigger-schaltung, einen Oszillatorkreis, einen Batterieprüfer oder dergl. angelegt werden.

In ihren verschiedenen möglichen Ausführungsformen bietet die ausführlich beschriebene Erfindung die nachstehend genannten Vorteile:

1. Die Erfindung ermöglicht die Schaffung eines Bezugsspannungsgenerators mit geringer Temperaturempfindlichkeit.

2. Es ist möglich, einen Bezugsspannungsgenerator herzustellen, bei dem die Schwankungen der zu erzeugenden Spannung im Vergleich zu den auf Fertigungstoleranzen zurückzuführenden Schwankungen gering sind.

3. Es wird die Herstellung eines Bezugsspannungsgenerators in Form eines integrierten Schaltkreises ermöglicht, bei dem sich die auf Fertigungstoleranzen zurückzuführenden Abweichungen in einem solchen Ausmass verringern lassen, dass es nach der Herstellung nicht erforderlich ist, irgendwelche Einstellarbeiten durchzuführen.

4. Es ist möglich, einen elektronischen Schaltkreis in Form eines integrierten Schaltkreises mit einem Bezugsspannungsgenerator mit grossen Toleranzen gegenüber einem vorgeschriebenen Wert herzustellen.

5. Es ist möglich, einen elektronischen Schaltkreis in Form eines integrierten Schaltkreises mit einem Bezugsspannungsgenerator unter Anwendung eines Verfahrens herzustellen, bei dem die Ausbeute an fehlerfreien Schaltungen hoch ist.

6. Es ist möglich, einen Bezugsspannungsgenerator herzustellen, der zur Verwendung bei einem IGFET-Schaltkreis geeignet ist.

7. Es ist möglich, einen Bezugsspannungsgenerator und einen Spannungskomparator mit geringem Energieverbrauch herzustellen.

8. Es ist möglich, einen Bezugsspannungsgenerator herzustellen, der eine schwache Spannung von 1,1V oder weniger mit sehr hoher Genauigkeit erzeugt.

9. Es ist möglich, einen Bezugsspannungsgenerator herzustellen, der sich mit einer Spannungsquelle betreiben lässt,

die eine niedrige Spannung von etwa 1 bis 3 V liefert, z. B. mit einer Silberoxidbatterie von 1,5 V oder einer Quecksilberbatterie von 1,3 V.

10. Es ist möglich, einen Bezugsspannungsgenerator herzustellen, der zur Verwendung bei einem integrierten Halbleiterschaltkreis geeignet ist.

11. Es ist möglich, einen Spannungskomparator, eine stabilisierte Spannungsquelle, eine Schaltung zum Abgeben eines konstanten Stroms sowie einen Batterieprüfer herzustellen, die mit hoher Genauigkeit arbeiten.

12. Es ist möglich, einen integrierten Halbleiterschaltkreis für eine elektronische Uhr herzustellen, zu dem ein mit hoher Genauigkeit arbeitender Batterieprüfer gehört und der nur eine kleine Zahl von äusseren Anschlüssen aufweist.

13. Es ist möglich, einen integrierten IGFET-Schaltkreis herzustellen, bei dem die Schwellenspannung eines IGFET, an den eine Gegenvorspannung angelegt wird, unabhängig ran Fertigungstoleranzen und Temperaturänderungen auf einem im wesentlichen konstanten Wert gehalten werden kann, wobei sich bei der Fertigung eine hohe Ausbeute ergibt.

14. Es ist möglich, einen Bezugsspannungsgenerator herzustellen, der geeignet ist, in Verbindung mit einem integrierten CMOS-Schaltkreis mit einem Isolierschicht-Feldeffekt-transistor oder einem integrierten MOS-Schaltkreis mit einem N-Kanal oder einem MOS-Schaltkreis mit einem P-Kanal verwendet zu werden; ausserdem steht ein Verfahren zum Herstellen einer solchen Vorrichtung zur Verfügung.

15. Es ist möglich, eine mit geringem Energiebedarf arbeitende Schaltung zum Abgeben einer konstanten Spannung herzustellen, die eine stabilisierte Spannung auch dann liefert, wenn sich der absolute Wert der Speisespannung,

z. B. der Spannung einer Batterie, verringert hat, wobei der Energiebedarf gering ist.

16. Es ist möglich, einen Bezugsspannungsgenerator herzustellen, der geeignet ist, bei einem integrierten Isolierschicht-Feldeffekttransistor mit einem Siliziumgatter verwendet zu werden, wobei Gatterelektroden aus Silizium vorhanden sind; ferner steht ein Verfahren zum Herstellen solcher Schaltkreise zur Verfügung.

17. Es ist möglich, ein Verfahren zum Herstellen eines Bezugsspannungsgenerators anzuwenden, ohne dass sich die Anzahl der Fertigungsschritte bei einem integrierten IG-FET-Schaltkreis mit Siliziumgattern und P-Kanal erhöht.

18. Es ist möglich, eine Bezugsspannungsgeneratorschal-tung herzustellen, bei der vom Unterschied der Fermi-Ni-veaus von Aluminium und eigenleitendem Silizium Gebrauch gemacht wird, wobei kein P-Silizium verwendet wird, das einen P-Störstoff, z. B. Bor, enthält, bei dem die Gefahr besteht, dass er in einen Kanalteil über einen Gatterisolierfilm eingeführt wird, wobei eine Fertigung unter Einhaltung enger Toleranzen möglich ist.

19. Es ist möglich, ein Verfahren zum Herstellen eines Bezugsspannungsgenerators anzuwenden, bei dem verhindert werden kann, dass eine Akzeptorverunreinigung, die ein P-Siliziumgatter bildet, z. B. Bor, Aluminium und Gallium, durch einen Gatteroxidfilm in einen Kanalteil eingeführt wird und eine Änderung der Schwellenspannung eines IGFET verursacht, dessen Gatter aus dem P-Silizium besteht.

20. Es ist möglich, einen Halbleiterspeicher herzustellen, der sämtliche fehlerhaften Eingaben verhindert, wenn er zum Festhalten von Daten verwendet wird. Mit anderen Worten, wenn eine Speisespannung bis unterhalb einer festgelegten Nachweisspannung zurückgeht, kann mindestens noch eines der für den Eingabevorgang benötigten Steuersignale gesperrt werden.

5

10

15

20

25

30

35

40

45

50

55

so

65

672 391 G

21. Es ist möglich, eine Schmitt-Triggerschaltung herzustellen, die aus Isolierschicht-Feldeffekttransistoren bzw. MISFET-Transistoren aufgebaut ist und deren Hysteresekurven eine Breite haben, die sich in Abhängigkeit von Schwankungen der Speisespannung, von Fertigungstoleranzen, Temperaturänderungen usw. nur wenig ändert.

34

5

10

15

20

25

30

35

40

45

50

s

26 Blatt Zeichnungen

Claims

3

672 391 G

PATENTANSPRÜCHE

1. Referenzspannungserzeuger, dadurch gekennzeichnet, dass er umfasst:

— Einen Operationsverstärker mit ersten und zweiten Feldeffekt-Transistoren (Ti, T2) desselben Leitungstyps mit isolierter Gate-Elektrode, die eine Schwellenspannungsdifferenz, entsprechend einer Differenz des Ferminiveaus der Ga-te-Elektroden aufweisen, wobei beide Gate-Elektroden der Transistoren aus identischem Halbleitermaterial gefertigt sind und einen schwellenspannung-festlegenden Anteil, ausgewählt aus P, N und intrinsischem Material, aufweisen, um die Differenz der Ferminiveaus zu ergeben, wobei die Verunreinigungskonzentration der P- und/oder N-Halbleitermate-rialien höher als 1018 cm-3 ist, und wobei eine Gate-Elektrode des ersten Transistors (Ti) als invertierender Eingang des Operationsverstärkers eingesetzt ist, die Gate-Elektrode des zweiten Transistors (T2) als nicht invertierender Eingang, wobei weiter ein Ausgangsanschluss vorgesehen ist, an dem ein Ausgangssignal entsprechend einer Potentialdifferenz zwischen dem invertierenden und dem nichtinvertierenden Eingang erscheint, und ein Eingang, der entsprechend der Differenz der Schwellenspannungen, potential verschoben ist;

— Gegenkopplungs-Verbindungsmittel, zwischen dem invertierenden Eingang und Ausgangsanschlüssen des Operationsverstärkers, um ein Ausgangssignal am Ausgangsanschluss des Operationsverstärkers an seinem invertierenden Eingang rückzuführen und

— Bezugspotential-Anschlussmittel, um ein Bezugspotential an den nichtinvertierenden Eingang des Operationsverstärkers anzulegen, wobei eine Referenzspannung, basierend auf der Differenz der Schwellenspannungen der Transistoren zwischen dem Ausgangsanschluss des Operationsverstärkers und besagtem Bezugspotential abgegriffen wird.
2. Erzeuger nach Anspruch 1, dadurch gekennzeichnet, dass die Gegenkopplung-Verbindungsmittel ein Verstärkerelement umfassen, dessen Steuerelektrode mit dem Ausgangsanschluss des Operationsverstärkers verbunden ist, dessen erste Ausgangselektrode mit einem Speisespannungs-anschluss und dessen zweite Ausgangselektrode mit dem invertierenden Eingang des Operationsverstärkers verbunden ist.
3. Erzeuger nach Anspruch 2, dadurch gekennzeichnet, dass die zweite Ausgangselektrode des Verstärkerelementes über Spannungsteilerorgane mit dem invertierenden Eingang des Operationsverstärkers verbunden ist, die mit der Ausgangselektrode des Verstärkerelementes verbunden sind.
4. Erzeuger nach Anspruch 1, dadurch gekennzeichnet, dass die Gegenkopplungs-Verbindungsmittel Spannungsteilerorgane umfassen, die zwischen dem Ausgangsanschluss des Operationsverstärkers und Bezugspotential angeschlossen sind, um eine geteilte Ausgangsspannung vom Ausgang des Operationsverstärkers auf dessen invertierenden Eingang zu schalten.
5. Erzeuger nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der zweite Transistor ein Depletion-Typ-Transistor (Sperrschicht-Transistor) ist.
6. Erzeuger nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Operationsverstärker einen dritten (T8) Feldeffekt-Transistor mit isolierter Gate-Elektrode umfasst, der in Serie mit beiden Drain/Source-Kanälen des ersten und zweiten Transistors liegt, wobei der dritte Transistor (Tg) durch ein Zeitgebersignal (00 angesteuert ist, derart, dass während er leitend geschaltet ist, eine stabilisierte

Ausgangsspannung am Ausgang des Operationsverstärkers erscheint.
7. Erzeuger nach einem der Ansprüche 1 bis 5. dadurch gekennzeichnet, dass vorgesehen sind:

— Eine erste Konstantstromquelle, in Serie mit dem Source/Drain-Kanal des ersten Transistors,

— eine zweite Konstantstromquelle, in Serie mit dem Source/Drain-Kanal des zweiten Transistors.
8. Erzeuger nach einem der Ansprüche 2, 3, 5 und 6. dadurch gekennzeichnet, dass das Verstärkerelement einen vierten Feldeffekt-Transistor mit isolierter Gate-Elektrode umfasst.
9. Erzeuger nach einem der Ansprüche 2, 3, 5 und 6, dadurch gekennzeichnet, dass das Verstärkerelement einen bipolaren Transistor umfasst.