DE3030654C2 - - Google Patents

Description

Die Erfindung bezieht sich auf einen Sperrvorspannungsgenerator gemäß dem Oberbegriff des Anspruchs 1 bzw. dem des Anspruchs 4.

Bei aus Isolierschicht-Feldeffekttransistoren (im folgenden als MISFET bezeichnet) aufgebauten monolithischen integrierten Halbleiterschaltungen (im folgenden als IC bezeich­ net) ist es zur Gewinnung einer hohen Arbeitsgeschwindigkeit durch Verminderung der Kapazität des pn-Übergangs zwischen Source- und Drain-Bereichen des MISFET und dem Halbleiter­ substrat notwendig, die Schwellenspannung des MISFET zu steuern. Hierzu wird oft so vorgegangen, daß an das Substrat eine den pn-Übergang in Rückwärtsrichtung vorspannende Sperr­ vorspannung angelegt wird.

Um den Sperrvorspannungszustand des pn-Übergangs aufrecht zuerhalten, wird die Sperrvorspannung auf einem Wert gehalten, der sich von der Versorgungsspannung für das Betreiben der MISFET- Schaltung unterscheidet.

Die Sperrvorspannung kann durch einen Sperrvorspannungs­ generator erzeugt werden, der durch eine Signalgenerator­ schaltung, die eine durch die Spannungsquelle für den IC be­ triebene Oszillatorschaltung sein kann, und eine Gleichrichter­ schaltung, die das Ausgangssignal der Signalgeneratorschaltung erhält, gebildet ist.

Diese Art von Sperrvorspannungsgenerator kann zusammen mit der MISFET-Schaltung als IC ausgebildet sein.

Die Verwendung eines Sperrvorspannungsgenerators dieser Art bietet den Vorteil, daß die Anzahl der Spannungsquellen für den IC nicht erhöht werden muß, da es nicht notwendig ist, eine spezielle Spannungsquelle zur Erzeugung der Sperr­ vorspannung zu verwenden. Ein weiterer Vorteil besteht darin, daß eine Zunahme der Anzahl von externen Anschlüssen zur Auf­ nahme der Versorgungsspannung oder der Vorspannung vermieden wird, wenn der Sperrvorspannungsgenerator in einem IC ausgebildet ist.

Es hat sich jedoch gezeigt, daß bei Verwendung eines Sperrvorspannungsgenerators der beschriebenen Art wegen der Kopplung der Versorgungsspannungsleitung und des Halbleitersubstrats etwa durch Streukapazitäten Schwankungen der Versorgungsspannung oftmals Schwankungen der Sperrvorspannung bewirken, was wiederum eine unerwünschte Verminderung der Arbeitsgeschwindigkeit oder Funktionsstörungen des IC herbeiführt.

Aus US 41 42 114 A ist ein Sperrvorspannungsgenerator mit den im Oberbegriff der Ansprüche 1 und 4 angegebenen Merkmalen bekannt. Dort geht es darum, den unvermeidbaren Leckwiderstand zwischen Substrat und Erde möglichst groß zu machen, um eine gegebenenfalls zu kompensierende Entladung möglichst klein zu halten. Eine potentialmäßige Anbindung des Substrats ist weder an die Versorgungsspannung noch an Erde erwünscht.

Aus Tietze, Schenk, "Halbleiter-Schaltungstechnik" korrigierter Nachdruck der dritten Auflage, Springer-Verlag, 1976, Seiten 35, 36, 384, 385, 503 und 504, insbesondere Abb. 13.3 auf Seite 384, ist eine Schaltung bekannt, bei der die Ausgangsspannung durch eine ausgangsseitig vorgesehene Zusatzstufe geregelt wird. Die Druckschrift befaßt sich aber nicht mit von parasitären Schaltungselementen herrührenden Einflüssen und Schwankungen.

Der Erfindung liegt die Aufgabe zugrunde, einen Sperrvorspannungsgenerator anzugeben, der von Schwankungen der Versorgungsspannung unabhängig eine hinreichende Sperrvorspannung liefert.

Lösungen dieser Aufgabe sind in den Ansprüchen 1 und 4 gekennzeichnet, Weiterbildungen in den Unteransprüchen angege­ ben.

Bevorzugte Ausführungsformen der Erfindung werden im folgenden in Verbindung mit der Zeichnung beschrieben. In dieser zeigt

Fig. 1 ein Schaltbild einer Ausführungsform einer Sperrvorspannungsgeneratorschaltung gemäß der Erfindung,

Fig. 2 zur Schaltung der Fig. 1 gehörige Signalwellenformen,

Fig. 3 ein Schaltbild eines Inverters,

Fig. 4 einen Schnitt einer integrierten Halbleiterschaltung,

Fig. 5 ein Blockschaltbild einer Halbleiterspeicherschaltung,

Fig. 6 ein Schaltbild einer Adressenpufferschaltung,

Fig. 7 ein Schaltbild einer Adressendecodierschaltung,

Fig. 8 ein Schaltbild einer Speicherzellenschaltung und einer Gate-Schaltung,

Fig. 9 ein Schaltbild einer weiteren Ausführungsform,

Fig. 10 ein Schaltbild einer wiederum weiteren Ausführungsform,

Fig. 11 eine grafische Darstellung der Charakteristik der Schaltung der Fig. 10,

Fig. 12 ein Schaltbild einer weiteren Ausführungsform,

Fig. 13 ein Schaltbild einer wiederum weiteren Ausführungsform, und

Fig. 14 eine grafische Darstellung der Charakteristik der Schaltung der Fig. 13.

Gemäß Fig. 1, auf die zunächst Bezug genommen wird, weist die Schaltung einer Ausführungsform der Erfindung eine Oszillatorschaltung 1 auf, die, wenn auch nicht beschränkt auf diesen Aufbau, durch eine ungerade Anzahl von in Ringform verschalteten Invertern IV₁ bis IV₅ gebildet ist. Die Oszillatorschaltung 1 wird also als Ringoszillatorschaltung betrieben. Der Ausgang des Inverters IV₅ der Endstufe ist mit der Ausgangsleitung L₁ der Oszillatorschaltung 1 verbun­ den.

Wie in Fig. 3 gezeigt, ist jeder der Inverter durch einen Treiber-Anreicherungs-MISFET Q₉ und einen Last-Verar­ mungs-MISFET Q₈ gebildet. Der Treiber-MISFET Q₉ liegt zwi­ schen dem Ausgang OUT und dem Massepunkt GND der Schaltung, während der Last-MISFET Q₈, dessen Gate und Source zusammen­ geschaltet sind, zwischen einem Spannungsversorgungsanschluß V_DD und dem Ausgang OUT angeschlossen ist.

Mit 2 ist eine Gleichrichterschaltung bezeichnet, die, wie in der Figur gezeigt, einen zwischen der Ausgangsleitung L₁ und einer Leitung L₂ liegenden Kondensator C₁, einen An­ reicherungs-MISFET Q₁, dessen Gate und Drain mit der Leitung L₂ und dessen Source mit Masse GND verbunden sind, einen An­ reicherungs-MISFET Q₂, dessen Source mit der Leitung L₂ und dessen Gate und Drain mit einer Leitung V_BB verbunden sind und einen durch eine polykristalline Siliziumschicht gebildeten ver­ hältnismäßig hochohmischen Widerstand R₁, der zwischen der Leitung V_BB und Masse GND angeschlossen ist, enthält. Die MISFETs, Kondensatoren und Widerstände, die die Schwingschaltung 1 und die Gleichrichterschaltung 2 bilden, sind nach integrier­ ter Halbleitertechnik zusammen mit den MISFETs und dergleichen Elementen, die andere später noch zu beschreibende Schaltungen bilden, in einem Halbleitersubstrat ausgebildet.

Wenn etwa eine Speicherschaltung, wie sie in Fig. 8 gezeigt ist, die aus einer polykristallinen Siliziumschicht gebildete Widerstände verwendet, im gleichen Halbleitersubstrat ausgebildet ist, läßt sich der Widerstand R₁ auf diesem Substrat ausbilden, ohne daß ein zusätzlicher Verfahrens­ schritt des IC-Herstellungsprozesses notwendig ist.

Außerdem läßt sich die Größe des Widerstands R₁, ver­ glichen mit einem halbleiterdiffundierten Widerstand oder dergleichen deutlich verringern, weil sich die polykristalli­ ne Siliziumschicht verhältnismäßig einfach so ausbilden läßt, daß sie einen hohen spezifischen Widerstand hat.

Die Ausgangsleitung V_BB der Gleichrichterschaltung 2 ist mit einem Halbleitersubstrat SUB als gemeinsamem Substrat- Gate für die oben erwähnten MISFETs verbunden.

In Fig. 1 bezeichnet C₂ einen zwischen dem Halbleiter­ substrat SUB und dem Massepunkt GND ausgebildeten Kondensator C₂. Der Kondensator C₂ wird durch die Verdrahtungskapazität zwischen der Masseleitung der integrierten Halbleiterschaltung und dem Substrat SUB,die pn-Übergangskapazität C₆ zwischen der auf Masse liegenden Source eines MISFET, etwa des in Fig. 3 gezeigten MISFET Q₉, und dem Substrat, usw. gebildet.

C₃ bezeichnet einen zwischen dem Spannungsanschluß V_DD und dem Halbleitersubstrat SUB ausgebildeten Kondensator. Dieser Kondensator C₃ wird durch die Verdrahtungskapazität zwischen der Versorgungsspannungsleitung und dem Halbleitersubstrat SUB, die pn-Übergangskapazität C₅ zwischen dem Halbleitersubstrat und der Drain eines MISFET, die wie bei dem in Fig. 3 ge­ zeigten MISFET Q₈ mit dem Spannungsanschluß V_DD verbunden ist, usw. gebildet.

Jeder MISFET der in Fig. 1 gezeigten Schaltung ist, ohne daß dies einschränkend zu verstehen ist, ein n-Kanal-MISFET. Daher arbeiten die beschriebenen Schaltungen, wenn der Ver­ sorgungsspannungsanschluß V_DD eine positive Versorgungsspannung erhält.

Die Oszillatorschaltung 1 schwingt also, wenn eine posi­ tive Versorgungsspannung auf den Versorgungsspannungsanschluß V_DD gegeben wird. Die Frequenz des über die Ausgangsleitung L₁ abgenommenen Schwingungsausgangssignals wird durch die Ver­ zögerungscharakteristik der Inverter IV₁ bis IV₅ bestimmt, während der Amplitudenwert dieses Signals sich zwischen einem Wert, der im wesentlichen gleich Massepotential (0 Volt) ist, und der auf den Spannungsversorgungsanschluß V_DD gegebenen Versorgungsspannung bewegt.

In der Gleichrichterschaltung 2 führen die MISFETs Q₁ und Q₂ einen Schaltvorgang als Einrichtungselemente durch. Jeder dieser MISFETs nimmt nämlich den Durchlaßzustand an, wenn das Drain-Potential ein positives Potential ist, das um einen Schwellenwert über dem Wert des Source-Potentials liegt, und nimmt den Sperrzustand an, wenn die Drain ein positives Potential annimmt, das unter dem Schwellenwert in Be­ zug auf die Source liegt, und wenn die Drain ein negatives Potential in Bezug auf die Source annimmt.

Der MISFET Q₁ wird in den Durchlaßzustand geschaltet, wenn das Potential der Ausgangsleitung L₁ der Schwingungs­ schaltung 1 im wesentlichen auf die Versorgungsspannung an­ steigt, so daß der Kondensator C₁ auf einen Wert aufgeladen wird, der im wesentlichen gleich dem Wert ist, den man er­ hält, wenn man die Schwellenspannung des MISFET Q₁ vom posi­ tiven Potential der Ausgangsleitung L₁ abzieht.

Mit Absinken des Potentials der Ausgangsleitung L₁ im wesentlichen auf 0 Volt wird das Potential der Leitung L₂ wegen des Vorhandenseins des Kondensators C₁, der in der oben beschriebenen Weise aufgeladen worden ist, auf einen negativen Wert abgesenkt. Infolgedessen wird der MISFET Q₂ in den Durch­ laßzustand geschaltet, so daß die Kondensatoren C₂ und C₃ auf der Leitung V_BB durch das negative Potential der Leitung L₂ negativ aufgeladen werden können.

Der oben beschriebene Ladevorgang wiederholt sich periodisch mit einer Frequenz, die der Frequenz des Schwingungssignals der Oszillatorschaltung 1 entspricht, so daß die Kondensatoren C₂ und C₃ eine Ladung speichern, die eine der positiven Ver­ sorgungsspannung entsprechende negative Sperrvorspannung er­ zeugt. Mit anderen Worten, die von der Gleichrichterschaltung 2 abgeleitete Sperrvorspannung wird durch die Kondensatoren C₂ und C₃ geglättet und gehalten.

Die auf den Versorgungsspannungsanschluß V_DD gegebene Versorgungsspannung schwankt und ändert sich aus den ver­ schiedensten Gründen.

Wenn die Spannung beispielsweise durch Untersetzung und Gleichrichtung der gewöhnlichen Netz-Wechselspannung gewonnen wird, schwankt die auf den Versorgungsspannungs­ anschluß V_DD gegebene Spannung entsprechend den Schwankun­ gen dieser Netzspannung. Auch ändert sich, wenn mehrere Schaltungen und ICs mit einer gemeinsamen Spannungsversor­ gung verbunden werden, der aus dieser gezogene Strom ent­ sprechend den Arbeitszuständen dieser Schaltungen und ICs, was ebenfalls zu einer Schwankung der Klemmenspannung V_DD führt.

Wegen des Vorhandenseins des Kondensators C₃ zwischen der Versorgungsspannungsleitung im IC und dem Halbleitersubstrat macht die negative Vorspannung im Halbleitersubstrat SUB eine große Änderung durch, wenn die auf den Versorgungs­ spannungsanschluß V_DD des IC gegebene Versorgungsspannung ent­ sprechend der Kurve V_DD in Fig. 2, etwa herrührend von einem Störsignal oder dergleichen, abrupt abfällt.

Wenn die Sperrvorspannung über den Wert, der durch die Gleichrichterschaltung 2, wie oben ausgeführt, zu bestimmen ist, angehoben wird, wird der MISFET Q₂ gezwungen, den Sperrzustand unabhängig von einer Änderung des Potentials der Leitung L₂ anzunehmen.

Die Sperrvorspannung wird auf den durch die Gleichrichter­ schaltung 2 zu bestimmenden Wert zurückgeführt, wenn sich die Kondensatoren C₂ und C₃ über geeignete Leckstrompfade ent­ laden können. Wenn jedoch ein Widerstand R₁, wie er in der Schal­ tung der Fig. 1 verwendet wird, nicht vorgesehen ist, wird nur ein geringer Leckstrompfad, etwa derjenige der durch den pn-Übergang zwischen der Source des MISFET und dem Halbleiter­ substrat SUB geschaffen wird, für die Kondensatoren C₂ und C₃ ausgebildet.

Dann wird, wenn die Versorgungsspannung im abgesenkten Zustand verbleibt, die außerordentlich erhöhte Sperrvor­ spannung erst nach einer langen Zeit, die beispielsweise von einigen bis 10 Sekunden reicht, auf den gewünschten Wert zurückgesetzt, wie dies aus der gestrichel­ ten Linie der Fig. 2 ersichtlich ist.

Wie weiter oben erläutert, wird die Sperrvorspannung zugeführt, um die Schwellenspannung des MISFET zu optimali­ sieren und die Arbeitsgeschwindigkeit der Schaltung durch Verminderung der Kapazität des pn-Übergangs zu erhöhen.

Wenn die Sperrvorspannung übermäßig hoch gemacht wird, so bewirkt dies einen Substrateffekt, der den Schwellenwert der MISFETs übermäßig hoch macht. Dies führt durch die Er­ höhung der Schwellenspannungen zu dem Nachteil einer gerin­ geren Arbeitsgeschwindigkeit trotz der verminderten Kapazität des pn-Übergangs der MISFETs, der, wie in den Fig. 3 und 6 bis 8 gezeigt, im gleichen Halbleitersubstrat ausgebildet ist. Außerdem kann es durch die außergewöhnlich erhöhte Schwellenspannung zu Funktionsstörungen der Schaltung kommen.

Die in Fig. 1 gezeigte Schaltung verwendet den Wider­ stand R₁ zwischen der Leitung V_BB und Masse GND, d. h., zwischen dem Halbleitersubstrat SUB und Masse GND, damit durch diesen ein Strom fließen kann, der ausreichend höher als der vorge­ nannte Leckstrom ist.

Dadurch wird die Sperrvorspannung, die infolge eines drastischen Abfalls der Versorgungsspannung erhöht worden ist, in den durch das Ausgangssignal der Gleichrichterschaltung 2 bestimmten erwünschten Bereich in einer vergleichsweise kurzen Zeit zurückgesetzt, wie dies aus der durchgezogenen Kurve V_BB der Fig. 2 ersichtlich ist.

Ohne daß dies einschränkend zu verstehen ist, kann der Widerstand R₁ bis hinauf zu 1 MΩ beispielsweise gewählt werden, so daß sich eine Erholzeit von ungefähr 1 ms bei einem IC mit einer Kapazität von 100 pF zwischen Halbleitersubstrat SUB und Masse GND erzielen läßt.

Das Vorsehen des Widerstands R₁ vermindert den Gleich­ spannungspegel der Sperrvorspannung und erhöht den Wellig­ keitsanteil.

Daher hat der Wert des Widerstands R₁ eine Untergrenze, die durch den Gleichspannungspegel und den für die Sperr­ vorspannung zulässigen Welligkeitsanteil bestimmt wird.

Fig. 4 ist eine Schnittansicht eines Teils des IC, wo der Kondensator C₁, der MISFET Q₂ und der Widerstand R₁, die in Fig. 1 gezeigt sind, ausgebildet sind.

In Fig. 4 bezeichnet 5 ein p-Siliziumeinkristallsubstrat, während 6 einen dicken Siliziumoxidfilm bezeichnet, der auf der Oberfläche des Siliziumsubstrats 5 an einer Stelle aus­ gebildet ist, die sich von derjenigen unterscheidet, wo die MISFETs und die Kondensatoren ausgebildet sind.

Die Siliziumfilme 61 und 62 sind auf der Oberfläche des Siliziumsubstrats 5 ausgebildet. 71, 72 und 73 bezeichnen polykristalline n-Siliziumschichten, während 91, 92 und 93 n-Siliziumbereiche bezeichnen, die an der Oberfläche des Siliziumsubstrats 5 ausgebildet sind. 10 bezeichnet einen auf dem dicken Oxidfilm 6, dem Siliziumsubstrat 5 und den polykristallinen Siliziumschichten 71 bis 73 ausgebildeten Siliziumoxidfilm. 11 bis 13 bezeichnen aus aufgedampftem Aluminium ausgebildete Verdrahtungsschichten. Ein Kondensator C₁ ist aus der polykristallinen n-Siliziumschicht 71, dem dünnen Oxidfilm 61 und einer Inversionsschicht 15, die an der Oberfläche des Siliziumsubstrats 5 induziert wird und sich bis zu den n-Siliziumschichten 91, 92 erstreckt, gebildet. Ein MISFET Q₂ wird durch n-Bereiche 92, 93 und eine polykristalli­ ne n-Schicht 72 gebildet, die auf der Oberfläche des Silizium­ substrats 5 an einem Abschnitt des letzteren zwischen den n-Siliziumbereichen 92, 93 über einen dünnen Oxidfilm 62 aus­ gebildet ist. Die auf dem dicken Oxidfilm 6 ausgebildete polykristalline Schicht 73 ist aus Endbereichen 75, 76, die verglichen mit den polykristallinen Siliziumschichten 71, 72 eine hohe Fremdstoffkonzentration haben, und einem Bereich 74 niedriger Fremdstoffkonzentration, der zwischen den End­ bereichen 75, 76 liegt, aufgebaut und bildet einen Wider­ stand R₁.

Die Ausgangsleitung L₁ der Oszillatorschaltung 1, in der Form einer Aluminiumverdrahtungsschicht 11, ist so ein­ gerichtet, daß sie die polykristalline Siliziumschicht 71 berührt. Eine Aluminiumverdrahtungsschicht 12, als Leitung V_BB, ist so eingerichtet, daß sie die polykristalline Silizium­ schicht 72, die das Gate des MISFET Q₂ bildet, den n-Silizium­ bereich 93, der die Drain desselben bildet, die Oberfläche des Siliziumsubstrats 5 und den Endbereich 75 der polykristalli­ nen Siliziumschicht 73 berührt. Eine Aluminiumverdrahtungs­ schicht 13 als Masseleitung GND ist so eingerichtet, daß sie den anderen Endbereich 76 der polykristallinen Siliziumschicht 73 berührt. Der IC der Fig. 4 kann in der im folgenden er­ läuterten Weise hergestellt werden.

Zunächst wird die dicke Siliziumoxidschicht 6 auf der Oberfläche des Siliziumsubstrats 5 nach der bekannten selekti­ ven Oxidationstechnik ausgebildet. Danach werden dünne Si­ liziumoxidfilme 61, 62 nach einer Wärmeoxidationstechnik auf den freiliegenden Teilen des Siliziumsubstrats 5 ausgebildet.

Danach werden n-Fremdstoffe in die Teile der Oberfläche des Siliziumsubstrats 5, die zum Kanalbereich eines Verarmungs- MISFET wie Q₈ in Fig. 3 werden sollen, durch den dünnen Si­ liziumoxidfilm ionenimplantiert, wobei, wie erforderlich, eine Maske aus einem Fotoresistfilm, der vorher selektiv be­ lichtet und dann entwickelt worden ist, verwendet wird.

Nach Entfernen der Maske für die Ionenimplantation wird die polykristalline Siliziumschicht durch chemische Gasphasen­ abscheidung ausgebildet.

Danach werden n-Fremdstoffe in vergleichsweise geringer Konzentration durch Ionenimplantation in die polykristalline Siliziumschicht eingeführt.

Nachfolgend wird die polykristalline Siliziumschicht zur Ausbildung der Schichten 71, 72 und 73 selektiv geätzt.

Danach wird ein Siliziumoxidfilm 8 durch chemische Gasphasenabscheidung ausgebildet und selektiv so geätzt, daß er auf der polykristallinen Siliziumschicht 74, die in einen Widerstand ausgebildet werden soll, verbleibt.

Danach wird unter Verwendung der polykristallinen Silizium­ schichten 71, 72 als Masken der dünne Siliziumoxidfilm auf dem Siliziumsubstrat 5 durch Ätzen entfernt.

Danach werden n-Fremdstoffe in die freigelegte Silizium­ substratoberfläche und die polykristalline Siliziumschicht diffundiert, um damit n-Siliziumbereiche 91 bis 93 auszubilden und die polykristalline Siliziumschicht in eine n-Schicht niedrigen spezifischen Widerstands umzuwandeln.

Danach wird ein Siliziumoxidfilm 10 ausgebildet und dann selektiv geätzt.

Schließlich wird die Aluminiumschicht durch Aufdampfen ausgebildet und dann selektiv geätzt.

Wenn der Widerstand R₁ durch die polykristalline Silizium­ schicht gebildet wird, läßt sich der von diesem Widerstand be­ setzte Bereich vermindern, da die polykristalline Silizium­ schicht einen verhältnismäßig hohen Widerstand haben kann.

Fig. 5 zeigt ein Blockschaltbild einer Halbleiterspeicher­ schaltung, bei der ein Sperrspannungsgenerator dieser Aus­ führungsform vorgesehen ist. Der durch die strichdoppelpunktierte Linie 100 umrandete Bereich ist auf einem einzigen Halbleiter­ substrat ausgebildet.

MA bezeichnet ein Speicherfeld mit einer Anzahl von Spei­ cherzellenschaltungen und mit Wortleitungen W₁, W₁ sowie Bit­ leitungen D1 ₁ bis D0 ₁, die mit den Speicherzellenschaltungen verbunden sind.

Die Speicherzellenschaltung ist beispielsweise gebildet durch MISFETs Q₁₈, Q₁₉, die eine Flip-Flop-Schaltung wie etwa MS in Fig. 8 bilden, durch durch polykristalline Siliziumschichten gebildete Widerstände R₃, R₄, und durch MISFETs Q₂₀, Q₂₁, die als Übertragungs-Gate arbeiten.

Um die Leistungsaufnahme der Speicherzellenschaltung zu vermindern, sind die Widerstände R₃ und R₄ so ausgeführt, daß sie hohe Werte von mehreren MΩ bis zu mehreren GΩ ha­ ben. Widerstände mit so hohen Werten lassen sich durch Ver­ wendung einer polykristallinen Siliziumschicht in relativ kleinen Abmessungen ausführen.

Der Leckstrom an den Drain-Übergängen der MISFETs Q₁₈ und Q₁₉ verursacht einen verhältnismäßig großen Spannungsab­ fall an den Widerständen R₃ und R₄, so daß diese MISFETs un­ zweckmäßigerweise mit vergleichsweise niedrigen Drain- und Gate-Spannungen betrieben werden.

Wie weiter oben erläutert, wird mit Zunahme der Sperr­ vorspannung durch Schwankungen der Versorgungsspannung die Schwellenspannung der MISFETs Q₁₈ und Q₁₉ infolge des Substrateffekts in unzweckmäßiger Weise angehoben. Anderer­ seits bewirkt die Zunahme der Sperrvorspannung eine Verminderung des Drain-Potentials der MISFETs Q₁₈ und Q₁₉ infolge der kapazitiven Kopplung dieser MISFETs zwischen den Drains die­ ser MISFETs und dem Halbleitersubstrat. Infolgedessen werden die MISFETs Q₁₈ und Q₁₉ unerwünschterweise gleichzeitig in den Sperrzustand geschaltet.

Bei dem angeführten Betrieb wird die Spannungsdifferenz zwischen den Drains der MISFETs Q₁₈ und Q₁₉ durch die Kapazi­ täten der Drains dieser MISFETs aufrechterhalten. Gemäß vor­ liegender Ausführungsform wird die Sperrvorspannung auf einen geeigneten Wert innerhalb einer kurzen Zeit zurückgesetzt, die nicht zu einem Zusammenbrechen der erwähnten Spannungsdifferenz durch einen durch die Widerstände R₃ und R₄ fließenden Strom führt. Infolgedessen ist ein Zusammenbrechen der in den Spei­ cherzellenschaltungen gespeicherten Information vollständig vermieden.

In Fig. 5 bezeichnet weiter XD eine X-Decodierschaltung, die die Wortleitung W₁ oder W₂ entsprechend einem von einer Adressenpufferschaltung BX₁ oder BX₂ gelieferten Signal aus­ wählt. Fig. 6 zeigt die Adressenpufferschaltung BX₁ im ein­ zelnen, während ein Teil des die Wortleitung W₁ auswählenden X-Decodierers XD in Fig. 7 gezeigt ist. Die in den Fig. 6 und 7 gezeigten Schaltungen sind, wenn auch nicht ausschließ­ lich, durch Anreicherungs- und Verarmungs-MISFETs gebildet. Ein Verarmungs-MISFET ist gegenüber einem Anreicherungs-MISFET durch die Markierung D unterschieden.

Die in Fig. 6 gezeigte Adressenpufferschaltung ist aus einer durch MISFETs Q₁₀ und Q₁₁ gebildeten ersten Inver­ terschaltung und einer durch MISFETs Q₁₂ und Q₁₃ gebildeten zweiten Inverterschaltung aufgebaut.

Die in Fig. 7 gezeigte Decodierschaltung besteht aus einer NICHT-ODER-Schaltung, die MISFETs Q₁₄ bis Q₁₆ enthält, die an ihren Gates das Ausgangssignal der Adressenpuffer­ schaltung erhalten, und einem Last-MISFET Q₁₇.

YD bezeichnet eine Y-Decodierschaltung, die auf Empfang von Ausgangssignalen der Adressenpufferschaltung BY₁ oder BY₂ die Bitauswahlleitung Y₁ oder Y₂ auswählt.

YG bezeichnet eine Gate-Schaltung, die, wie in Fig. 8 gezeigt, Übertragungsgate-MISFETs Q₂₂, Q₂₃ enthält, die entsprechend dem Signal auf der Bitauswahlleitung Y₁ ein Paar von Bitleitungen D1 ₁ und D0 ₁ mit gemeinsamen Daten­ leitungen CD₁, CD₀ in Verbindung bringen.

WA und RA bezeichnen eine Schreib- bzw. Leseschaltung. Das Arbeiten dieser Schaltungen wird durch Steuerausgangs­ signale Φ₁ und Φ₂ einer Steuerschaltung CRL gesteuert, welche ein Chip-Auswahlsignal CS und ein Schreibauswahlsignal WE erhält.

Da der Sperrvorspannungsgenerator BB, wie in Fig. 5 gezeigt, im IC 100 vorgesehen ist, sind die die obigen Schal­ tungen bildenden MISFETs der von diesem Sperrvorspannungs­ generator erzeugten Sperrvorspannung unterworfen.

Fig. 9 zeigt das Schaltbild einer weiteren Ausführungs­ form der Erfindung, bei der der in Fig. 1 gezeigte Widerstand R₁ durch einen Anreicherungs-MISFET Q₃ ersetzt ist. Bei der in Fig. 9 gezeigten Schaltung nimmt die Leitung V_BB wie bei der davor beschriebenen Ausführungsform ein negatives Potential in Bezug auf den Massepunkt GND ein. Daher wirken die Elektro­ den D, G und S des erwähnten MISFET Q₃ als Drain, Gate bzw. Source. Wegen der Diodenverschaltung, bei der Gate und Drain miteinander verbunden sind, wird der MISFET Q₃ durch eine Sperrvorspannung leitend, die niedriger als seine Schwellen­ spannung ist.

Der durch den MISFET Q₃ bei einer bestimmten Sperrvor­ spannung fließende Strom läßt sich begrenzen, indem das Leit­ vermögen des MISFET Q₃, das seinerseits durch Breite und Länge des Kanals bestimmt wird, geeignet vermindert wird.

Fig. 10 ist ein Schaltbild einer wiederum weiteren Aus­ führungsform, bei der diodenverschaltete MISFETs Q₃₁ und Q₃₂ in Reihe zwischen der Ausgangsleitung V_BB der Gleichrichter­ schaltung 2 und Masse GND angeschlossen sind. Die Schwellen­ spannung von n in Reihe geschalteten MISFETs in Diodenver­ schaltung ist im wesentlichen gleich derjenigen, die man er­ hält, wenn man die Schwellenspannung eines einzelnen MISFET mit n multipliziert. Diese Reihenschaltung zeigt, wie durch Kurve A in Fig. 11 wiedergegeben ist, eine nicht-lineare Charakteristik. Daher ist es durch Auswahl des Absolutwertes der Schwellenspannung, die n-mal so groß wie diejenige eines einzigen MISFET ist, derart, daß sie geringfügig kleiner als die Sperrvorspannung ist, die erzeugt wird, wenn die Versor­ gungsspannung im richtigen Spannungsbereich liegt, möglich, den Strom durch die Reihen-MISFETs Q₃₁ und Q₃₂ zu vermindern oder zu erhöhen, je nachdem, ob kein drastischer Abfall der Versorgungsspannung vorliegt oder ob ein solcher vorhanden ist.

Es ist auch möglich, die Verhältnisse so einzurichten, daß, wie durch Kurve B in Fig. 11 wiedergegeben, im wesentlichen kein Strom fließt, wenn sich die Sperrvorspannung im richtigen Bereich befindet, und Strom nur fließt, wenn die Sperrvor­ spannung durch einen drastischen Abfall der Versorgungsspannung anomal angestiegen ist.

Fig. 12 zeigt ein Schaltbild einer wiederum weiteren Aus­ führungsform der Erfindung, bei welcher ein Verarmungs-MISFET Q₃₃ zwischen der Ausgangsleitung V_BB der Gleichrichterschaltung und Masse GND vorhanden ist. Da Gate G und Source S miteinander verbunden sind, zeigt der MISFET Q₃₃ eine Konstantstromcharak­ teristik.

Fig. 13 zeigt ein Schaltbild einer weiteren Ausführungs­ form der Erfindung, bei welcher der zwischen der Ausgangsleitung V_BB der Gleichrichtungsschaltung und GND liegende MISFET Q₃ durch eine Differenzierschaltung gesteuert wird, die durch eine Pegel­ schiebeschaltung 3, eine Inverterschaltung 4, einen Konden­ sator C₄ und einen Widerstand R₂ gebildet ist.

Die Inverterschaltung 4 ist so eingerichtet, daß sie an ihrem Eingang die Versorgungsspannung über die Pegelschiebe­ schaltung 3 erhält, so daß sich ihr Arbeitspunkt in einem Übergangsbereich TE der in Fig. 14 gezeigten Eingabe-Ausgabe- Charakteristik (V_i-V_o-Charakteristik) befindet.

Daher nimmt die Ausgangsspannung der Inverterschaltung 4 als Folge eines drastischen Abfalls der Versorgungsspannung zu. Die erwähnte Differenzierschaltung hält als Ergebnis der Zunahme der Ausgangsspannung der Inverterschaltung 4 das Gate- Potential des MISFET Q₃ positiv in Bezug auf sein Source- Potential. Infolgedessen schaltet der MISFET Q₃ in den Durch­ laßzustand und vermindert die Sperrvorspannung, die durch den Abfall der Versorgungsspannung erhöht worden ist. Es ist daher möglich, den Welligkeitsanteil und derglei­ chen der Sperrvorspannung zu unterdrücken, wenn sich die Ver­ sorgungsspannung in einem korrekten bzw. normalen Bereich be­ findet.

Die beschriebenen Ausführungsformen dienen nur der Er­ läuterung und sind nicht einschränkend zu verstehen. Beispiels­ weise kann der Leitungstyp aller MISFETs umgekehrt sein. Auch kann, wenn der IC eine Taktsignalquelle enthält oder wenn ein periodisches Signal, etwa ein Taktsignal, von außen auf den IC gegeben wird, die Oszillatorschaltung weggelassen sein, indem man die Verhältnisse so einrichtet, daß das periodische Signal auf die Gleichrichterschaltung gegeben wird. Ferner ist die Erfindung auch anwendbar auf ICs, die keine solchen für Halb­ leiterspeicherschaltungen sind.

Claims (9)

1. Sperrvorspannungsgenerator zur Erzeugung einer an ein Halbleitersubstrat (5; SUB) anzulegenden Vorspannung, wobei an einer Substrat-Hauptfläche ein Isolierschicht-Feldeffekttrans­ istor und über einen Isolierfilm ein Lastwiderstand für den Feldeffekttransistor ausgebildet sind, umfassend eine Gleichrichterstufe (2) mit einer Eingangs­ klemme (L1) zum Empfang eines periodischen Signals einer Pola­ rität, einer mit dem Substrat (5; SUB) verbundenen Ausgangs­ klemme (V_BB), sowie einer einen Kondensator (C1) und ein Einrichtungs-Element (Q2) enthaltenden Stufe, die zwischen die Eingangs- und Ausgangsklemmen (L1, V_BB) eingeschaltet ist, so daß dann, wenn an der Eingangsklemme (L1) das periodische Signal der einen Polarität auftritt, an der Ausgangsklemme (V_BB) eine dem Substrat (5; SUB) zuzuführende Vorspannung mit der entgegengesetzten Polarität entsteht, gekennzeichnet durch ein auf der Substrat-Hauptfläche über einen Isolierfilm (6) ausgebildetes Widerstandselement (R1), das aus einer polykristallinen Siliziumschicht (73) ge­ bildet ist und einen Strompfad zwischen der Ausgangsklemme (V_BB) der Gleichrichterstufe (2) und einem Spannungsbezugs­ punkt (GND) des Generators bildet.

2. Sperrvorspannungsgenerator nach Anspruch 1, dadurch ge­ kennzeichnet, daß an die Versorgungsspannung, die an der den Isolierschicht-Feldeffekttransistor und den Lastwiderstand enthaltenden Schaltung liegt, eine Oszillatorstufe (2) ange­ schlossen ist, die der Eingangsklemme (L1) der Gleichrichter­ stufe (2) ein Oszillationssignal zuführt, wenn die Versor­ gungsspannung anliegt.

3. Sperrvorspannungsgenerator nach Anspruch 2, dadurch ge­ kennzeichnet, daß das Einrichtungs-Element mehrere an der Sub­ strat-Hauptfläche ausgebildete Isolierschicht-Feldeffekttrans­ istoren umfaßt, die mit dem Kondensator (C1) gekoppelt sind.

4. Sperrvorspannungsgenerator zur Erzeugung einer an ein Halbleitersubstrat (5; SUB) anzulegenden Vorspannung, wobei an einer Substrat-Hauptfläche ein Isolierschicht-Feldeffekttran­ sistor ausgebildet ist, umfassend eine Gleichrichterstufe (2) mit einer Eingangs­ klemme (L1) zum Empfang eines periodischen Signals einer Pola­ rität, einer mit dem Substrat (5) verbundenen Ausgangsklemme (V_BB) und einer einen Kondensator (C1) und ein Einrichtungs- Element (Q2) enthaltenden Stufe, die zwischen die Eingangs- und Ausgangsklemmen (L1, V_BB) eingeschaltet ist, so daß dann, wenn an der Eingangsklemme (L1) das periodische Signal der einen Polarität auftritt, an der Ausgangsklemme (V_BB) eine dem Substrat (5; SUB) zuzuführende Vorspannung mit der entgegengesetzten Polarität entsteht, gekennzeichnet durch einen weiteren Isolierschicht-Feld­ effekttransistor (Q3), der zwischen der Ausgangklemme (V_BB) der Gleichrichterstufe (2) und einem Spannungsbezugspunkt (GND) des Generators einen Strompfad bildet, wenn die Vorspan­ nung an der Ausgangsklemme (V_BB) einen von der Schwellen­ spannung des weiteren Feldeffekttransistors (Q3) vorgegebenen Wert überschreitet.

5. Sperrvorspannungsgenerator nach Anspruch 4, dadurch ge­ kennzeichnet, daß Gate und Drain des weiteren Feldeffektransi­ stors (Q3) miteinander verbunden sind.

6. Sperrvorspannungsgenerator nach Anspruch 4, dadurch ge­ kennzeichnet, daß der weitere Feldeffekttransistor ein Verar­ mungs-Transistor (Q33) ist, dessen Gate und Source miteinander verbunden sind.

7. Sperrvorspannungsgenerator nach Anspruch 4, dadurch ge­ kennzeichnet, daß der weitere Feldeffekttransistor (Q3) so ge­ schaltet ist, daß an seinem Gate das Ausgangssignal einer Schwankungen der Versorgungsspannung erfassenden Detektorein­ richtung auftritt, wenn diese Versorgungsspannung absinkt, so daß die Leitfähigkeit des weiteren Feldeffekttransistors (Q3) bei Erfassung von Schwankungen ansteigt.

8. Sperrvorspannungsgenerator nach Anspruch 4, gekennzeich­ net durch eine Oszillatorstufe (1) mit einem in dem Halblei­ tersubstrat (5; SUB) ausgebildeten dritten Isolierschicht- Feldeffekttransistor, der an eine Versorgungsspannung ange­ schlossen ist und der Eingangsklemme (L1) der Gleichrichter­ stufe (2) ein Oszillationssignal zuführt, wobei das Einrich­ tungs-Element einen vierten in dem Halbleitersubstrat (5; SUB) ausgebildeten Isolierschicht-Feldeffekttransistor aufweist.

9. Verwendung des Sperrvorspannungsgenerators nach einem der Ansprüche 4 bis 8 zur Zuführung einer Vorspannung an das Halb­ leitersubstrat (5) eines Halbleiterspeichers.