DE3030654A1

DE3030654A1 - Sperrvorspannungsgenerator

Info

Publication number: DE3030654A1
Application number: DE19803030654
Authority: DE
Inventors: Kotaro Nishimura; Nobuyoshi Tanimura; Tokumasa Yasui
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1979-08-17
Filing date: 1980-08-13
Publication date: 1981-03-26
Also published as: JPS5627952A; JPH0152906B2; DE3030654C2

Description

BESCHREIBUNG
Die Erfindung bezieht sich auf einen Sperrvorspannungsgenerator. Bei aus Isolierschicht-Feldeffekttransistoren (im folgenden als MISFET bezeichnet) aufgebauten monolithischen integrierten Halbleiterschaltungen (im folgenden als IC bezeichnet) ist es zur Gewinnung einer hohen Arbeitsgeschwindigkeit durch Verminderung der Kapazität des pn-Übergangs zwischen Source- und Drain-Bereichen des MISFET und dem Halbleitersubstrat notwendig, die Schwellenspannung des MISFET zu steuern. Hierzu wird oft so vorgegangen, daß an das Substrat eine den pn-Übergang in Rückwärtsrichtung vorspannende Sperrvorspannung angelegt wird.
Um den Sperrvorspannungszustand des pn-Übergangs aufrecht zuerhalten, wird die Sperrvorspannung auf einem Wert gehalten, der sich von der Versorgungsspannung für das Betreiben der MISFET-Schaltung unterscheidet.
Die Sperrvorspannung kann durch einen Sperrvorspannungsgenerator erzeugt werden, der durch eine Signalgeneratorschaltung, die eine durch die Spannungsquelle für den IC betriebene Oszillatorschaltung sein kann, und eine Gleichrichterschaltung, die das Ausgangssignal der Signalgeneratorschaltung erhält, gebildet ist.
Diese Art von Sperrvorspannungsgenerator kann zusammen mit der MISFET-Schaltung als IC ausgebildet sein.
Die Verwendung eines Sperrvorspannungsgenerators dieser Art bietet den Vorteil, daß die Anzahl der Spannungsquellen für den IC nicht erhöht werden muß, da es nicht notwendig ist, eine spezielle Spannungsquelle zur Erzeugung der Sperrvorspannung zu verwenden. Ein weiterer Vorteil besteht darin, daß eine Zunahme der Anzahl von externen Anschlüssen zur Aufnahme der Versorgungsspannung oder der Vorspannung vermieden wird, wenn der Sperrvorspannungsgenerator in einem IC ausgebildet ist.
Es hat sich jedoch gezeigt, daß bei Verwendung eines Sperrvorspannungs generators der beschriebenen Art wegen der Kopplung der Versorgungsspannungsleitung und des Halbleitersubstrats etwa durch Streukapazitäten Schwankungen der Versorgungsspannung oftmals Schwankungen der Sperrvorspannung bewirken, was wiederum eine unerwünschte Verminderung der Arbeitsgeschwindigkeit oder Funktionsstörungen des IC herbeiführt.
Ziel der Erfindung ist daher die Schaffung eines Sperrvorspannungsgenerators, mit welchem eine Verminderung der Arbeitsgeschwindigkeit des IC bzw. eine Funktionsstörung desselben vermieden werden kann.
Ferner ist es Ziel der Erfindung, einen Sperrvorspannungsgenerator zu schaffen, der unabhängig von Schwankungen der Versorgungsspannung eine hinreichende Sperr vorspannung liefert.
Ferner ist es Ziel der Erfindung, einen IC-geeigneten Sperrvorspannungsgenerator zu schaffen.
Bevorzugte Ausführungsformen der Erfindung werden im folgenden in Verbindung mit der beigefügten Zeichnung beschrieben.
Auf dieser zeigt Figur 1 ein Schaltbild einer Ausführungsform einer Sperrvorspannungsgeneratorschaltung gemäß der Erfindung, Figur 2 zur Schaltung der Figur 1 gehörige Signaiwellenformen, Figur 3 ein Schaltbild eines Inverters, Figur 4 einen Schnitt einer integrierten Halbleiterschaltung, Figur 5 ein Blockschaltbild einer Halbleiterspeicherschaltung, Figur 6 ein Schaltbild einer Adressenpufferschaltung, Figur 7 ein Schaltbild einer Adressendecodierschaltung, Figur 8 ein Schaltbild einer Speicherzellenschaltung und einer Gate-Schaltung, Figur 9 ein Schaltbild einer weiteren Ausführungsform, Figur 10 ein Schaltbild einer wiederum weiteren Ausführungsform, Figur 11 eine grafische Darstellung der Charakteristik der Schaltung der Figur 10, Figur 12 ein Schaltbild einer weiteren Ausführungform, Figur 13 ein Schaltbild einer wiederum weiteren Ausführungsform, und Figur 14 eine grafische Darstellung der Charakteristik der Schaltung der Figur 13.
Gemäß Figur 1, auf die zunächst Bezug genommen wird, weist die Schaltung einer Ausführungsform der Erfindung eine Oszillatorschaltung 1 auf, die, wenn auch nicht beschränkt auf diesen Aufbau, durch eine ungerade Anzahl von in Ringform verschalteten Invertern 1V1 bis 1V5 gebildet ist. Die Oszillatorschaltung 1 wird also als Ringoszillatorschaltung betrieben. Der Ausgang des Inverters 1V5 der Endstufe ist mit der Ausgangsleitung L1 der Oszillatorschaltung 1 verbunden.
Wie in Figur 3 gezeigt, ist jeder der Inverter durch einen Treiber-Anreicherungs-MISFET Qg und einen Last-Verarmungs-MISFET Q8 gebildet. Der Treiber-MISFET Qg liegt zwischen dem Ausgang OUT und dem Massepunkt GND der Schaltung, während der Last-MISFET Q8, dessen Gate und Source zusammengeschaltet sind, zwischen einem Spannungsversorgungsanschluß VDD und dem Ausgang OUT angeschlossen ist.
Mit 2 ist eine Gleichrichterschaltung bezeichnet, die, wie in der Figur gezeigt, einen zwischen der Ausgangsleitung L1 und einer Leitung L2 liegenden Kondensator C1, einen Anreicherungs-MISFET Q1, dessen Gate und Drain mit der Leitung L2 und dessen Source mit Masse GND verbunden sind, einen Anreicherungs-MISFET Q2, dessen Source mit der Leitung L2 und dessen Gate und Drain mit einer Leitung VBB verbunden sind und einen durch eine polykristalline Siliziumschicht gebildeten verhältnismäßig hochohmischen Widerstand R1, der zwischen der Leitung VBB und Masse GND angeschlossen ist, enthält. Die MISFETs, Kondensatoren und Widerstände, die die Schwingschaltung 1 und die Gleichrichterschaltung 2 bilden, sind nach integrierter Halbleitertechnik zusammen mit den MISFETs und dergleichen Elementen, die andere später noch zu beschreibende Schaltungen bilden, in einem Halbleitersubstrat ausgebildet.
Wenn etwa eine Speicherschaltung, wie sie in Figur 8 gezeigt ist, die aus einer polykristallinen Siliziumschicht gebildete Widerstände verwendet, im gleichen Halbleitersubstrat ausgebildet ist, läßt sich der Widerstand R1 auf diesem Substrat ausbilden, ohne daß ein zusätzlicher Verfahrensschritt des IC-Herstellungsprozesses notwendig ist.
Außerdem läßt sich die Größe des Widerstands R1, verglichen mit einem halbleiterdiffundierten Widerstand oder dergleichen deutlich verringern, weil sich die polykristalline Siliziumschicht verhältnismäßig einfach so ausbilden läßt, daß sie einen hohen spezifischen Widerstand hat.
Die Ausgangsleitung VBB der Gleichrichterschaltung 2 ist mit einem Halbleitersubstrat SUB als gemeinsamem Substrat-Gate für die oben erwähnten MISFETs verbunden.
In Figur 1 bezeichnet C2 einen zwischen dem Halbleitersubstrat SUB und dem Massepunkt GND ausgebildeten Kondensator C2. Der Kondensator C2 wird durch die Verdrahtungskapazität zwischen der Masseleitung der integrierten Halbleiterschaltung und dem Substrat SUB,die pn-Übergangskapazität C6 zwischen der auf Masse liegenden Source eines MISFET, etwa des in Figur 3 gezeigten MISFET Q9, und dem Substrat, usw. gebildet.
C3 bezeichnet einen zwischen dem Spannungsanschluß VBB und dem Halbleitersubstrat SUB ausgebildeten Kondensator.
Dieser Kondensator C3 wird durch die Verdrahtungskapazität zwischen der Versorgu.ngsspannlIngsleitung und dem Halbleitersubstrat SUB, die pn-Übergangskapazität C5 zwischen dem Halbleitersubstrat und der Drain eines MISFET, die wie bei dem in Figur 3 gezeigten MISFET Q8 mit dem Spannungsanschluß VDD verbunden ist, usw. gebildet.
Jeder MISFET der in Figur 1 gezeigten Schaltung ist, ohne daß dies einschränkend zu verstehen ist, ein n-Kanal-MISFET.
Daher arbeiten die beschriebenen Schaltungen, wenn der Versorgungsspannungsanschluß VDD eine positive Versorgungsspannung erhält.
Die Oszillatorschaltung 1 schwingt also, wenn eine positive Versorgungsspannung auf den Versorgungs spannungs anschluß VDD gegeben wird. Die Frequenz des über die Ausgangsleitung L1 abgenommenen Schwingungsausgangssignals wird durch die Ver- zögerungscharakteristik der Inverter 1V1 bis 1V5 bestimmt, während der Amplitudenwert dieses Signals sich zwischen einem Wert, der im wesentlichen gleich Massepotential (O Volt) ist, und der auf den Spannungsversorgungsanschluß VDD gegebenen Versorgungsspannung bewegt.
In der Gleichrichterschaltung 2 führen die MISFETs Q1 und Q2 einen Schaltvorgang als Einrichtungselemente durch.
Jeder dieser MISFETs nimmt nämlich den Durchlaßzustand an, wenn das Drain-Potential ein positives Potential ist, das um einen Schwellenwert über dem Wert des Source-Potentials liegt, und nimmt den Sperrzustand an, wenn die Drain ein positives Potential annimmt, das unter dem Schwellenwert in Bezug auf die Source liegt, und wenn die Drain ein negatives Potential in Bezug auf die Source annimmt.
Der MISFET Q1 wird in den Durchlaßzustand geschaltet, wenn das Potential der Ausgangsleitung L1 der Schwingungsschaltung 1 im wesentlichen auf die Versorgungsspannung ansteigt, so daß der Kondensator C1 auf einen Wert aufgeladen wird, der im wesentlichen gleich dem Wert ist, den man erhält, wenn man die Schwellenspannung des MISFET Q1 vom po-sitiven Potential der Ausgangsleitung L1 abzieht.
Mit Absinken des Potentials der Ausgangsleitung L1 im wesentlichen auf 0 Volt wird das Potential der Leitung L2 wegen des Vorhandenseins des Kondensators C1, der in der oben beschriebenen Weise aufgeladen worden ist, auf einen negativen Wert abgesenkt. Infolgedessen wird der MISFET Q2 in den Durchlaßzustand geschaltet, so daß die Kondensatoren C2 und C3 auf der Leitung VBB durch das negative Potential der Leitung L2 negativ aufgeladen werden können.
Der oben beschriebene Ladevorgang wiederholt sich periodisch mit einer Frequenz, die der Frequenz des Schwingungssignals der Oszillatorschaltung 1 entspricht, so daß die Kondensatoren C2 und C3 eine Ladung speichern, die eine der positiven Versorgungsspannung entsprechende negative Sperrvorspannung erzeugt. Mit anderen Worten, die von der Gleichrichterschaltung 2 abgeleitete Sperrvorspannung wird durch die Kondensatoren C2 und C3 geglättet und gehalten.
Die auf den Versorgungsspannungsanschluß VDD gegebene Versorgungsspannung schwankt und ändert sich aus den verschiedensten Gründen.
Wenn die Spannung beispielsweise durch Untersetzung und Gleichrichtung der gewöhnlichen Netz-Wechselspannung gewonnen wird, schwankt die auf den Versorgungsspannungsanschluß VDD gegebene Spannung entsprechend den Schwankungen dieser Netzspannung. Auch ändert sich, wenn mehrere Schaltungen und ICs mit einer gemeinsamen Spannungsversorgung verbunden werden, der aus dieser gezogene Strom entsprechend den Arbeitszuständen dieser Schaltungen und ICs, was ebenfalls zu einer Schwankungen der Klemmenspannung VDD führt.
Wegen des Vorhandenseins des Kondensators C3 zwischen der Versorgungsspannungsleitung im IC und dem Halbleitersubstrat macht die negative Vorspannung im Halbleitersubstrat SUB eine große Änderung durch, wenn die auf den Versorgungsspannungsanschluß VDD des IC gegebene Versorgungsspannung entsprechend der Kurve VDD in Figur 2, etwa herrührend von einem Störsignal oder dergleichen, abrupt abfällt.
Wenn die Sperrvorspannung über den Wert, der durch die Gleichrichterschaltung 2 , wie oben ausgeführt, zu bestimmen ist, angehoben wird, wird der MISFET Q2 gezwungen, den Sperrzustand unabhängig von einer Änderung des Potentials der Leitung L2 anzunehmen.
Die Sperrvorspannung wird auf den durch die Gleichrichterschaltung 2 zu bestimmenden Wert zurückgeführt, wenn sich die Kondensatoren C2 und C3 über geeignete Leckstrompfadeentladen können. Wenn jedoch ein Widerstand R1,wie er in der Schaltung der Figur 1 verwendet wird, nicht vorgesehen ist, wird nur ein geringer Leckstrompfad, etwa derjenige der durch den pn-übergang zwischen der Source des MISFET und dem Halbleitersubstrat SUB geschaffen wird, für die Kondensatoren C2 und C3 ausgebildet.
Dann wird, wenn die Versorgungsspannung im abgesenkten Zustand verbleibt, die außerordentlich erhöhte Sperrvorspannung erst nach einer langen Zeit, die beispielsweise von einigen bis zu einigen und 10 Sekunden reicht, auf den gewünschten Wert zurückgesetzt, wie dies aus der gestrichelten Linie der Figur 2 ersichtlich ist.
Wie weiter oben erläutert, wird die Sperrvorspannung zugeführt, um die Schwellenspannung des MISFET zu optimalisieren und die Arbeitsgeschwindigkeit der Schaltung durch Verminderung der Kapazität des pn-Übergangs zu erhöhen.
Wenn die Sperrvorspannung übermäßig hoch gemacht wird, so bewirkt dies einen Substrateffekt, der den Schwellenwert der MISFETs übermäßig hoch macht. Dies führt durch die Erhöhung der Schwellenspannungen zu dem Nachteil einer geringeren Arbeitsgeschwindigkeit trotz der verminderten Kapazität des pn-übergangs der MISFETs, der, wie in den Figuren 3 und 6 bis 8 gezeigt, im gleichen Halbleitersubstrat ausgebildet ist. Außerdem kann es durch die außergewöhnlich erhöhte Schwellenspannung zu Funktionsstörungen der Schaltung kommen.
Die in Figur 1 gezeigte Schaltung verwendet den Widerstand R1 zwischen der Leitung VBB und Masse GND, d.h., zwischen dem Halbleitersubstrat SUB und Masse GND, damit durch diesen ein Strom fließen kann, der ausreichend höher als der vorgenannte Leckstrom ist.
Dadurch wird die Sperrvorspannung, die infolge eines drastischen Abfalls der Versorgungsspannung erhöht worden ist, in den durch das Ausgangssignal der Gleichrichterschaltung 2 bestimmten erwünschten Bereich in einer vergleichsweise kurzen Zeit zurückgesetzt, wie dies aus der durchgezogenen Kurve VBB der Figur 2 ersichtlich ist.
Ohne daß dies einschränkend zu verstehen ist, kann der Widerstand R1 bis hinauf zu 1 MQ beispielsweise gewählt werden, so daß sich eine Erholzeit von ungefähr 1 ms bei einem IC mit einer Kapazität von 100 pF zwischen Halbleitersubstrat SUB und Masse GND erzielen läßt.
Das Vorsehen des Widerstands R1 vermindert den Gleichspannungspegel der Sperrvorspannung und erhöht den Welligkeitsanteil.
Daher hat der Wert des Widerstands R1 eine Untergrenze, die durch den Gleichspannungspegel und den für die Sperrvorspannung zulässigen Welligkeitsanteil bestimmt wird.
Figur 4 ist eine Schnittansicht eines Teils des IC, wo der Kondensator C1, der MISFET Q2 und der Widerstand R1, die in Figur 1 gezeigt sind, ausgebildet sind.
In Figur 4 bezeichnet 5 ein p-Siliziumeinkristallsubstrat, während 6 einen dicken Siliziumoxidfilm bezeichnet, der auf der Oberfläche des Siliziumsubstrats 5 an einer Stelle ausgebildet ist, die sich von derjenigen unterscheidet, wo die MISFETs und die Kondensatoren ausgebildet sind.
Die Siliziumfilme 61 und 62 sind auf der Oberfläche -des Siliziumsubstrats 5 ausgebildet. 71,72 und 73 bezeichnen polykristalline n-Siliziumschichten, während 91, 92 und 93 n-Siliziumbereiche bezeichnen, die auf der Oberfläche des Siliziumsubstrats 5 ausgebildet sind. 10 bezeichnet einen auf dem dicken Oxidfilm 6, dem Siliziumsubstrat 5 und den polykristallinen Siliziumschichten 71 bis 73 ausgebildeten Siliziumoxidfilm. 11 bis 13 bezeichnen aus aufgedampftem Aluminium ausgebildete Verdrahtungsschichten. Ein Kondensator C1 ist aus der polykristallinen n-Siliziumschicht 71, dem dünnen Oxidfilm 61 und einer Inversionsschicht 15, die auf der Oberfläche des Siliziumsubstrats 5 induziert wird und sich bis zu den n-Siliziumschichten 91,92 erstreckt, gebildet.
Ein MISFET Q2 wird durch n-Bereiche 92, 93 und eine polykristalline n-Schicht 72 gebildet, die auf der Oberfläche des Siliziumsubstrats 5 an einem Abschnitt des letzteren zwischen den n-Siliziumbereichen 92, 93 über einen dünnen Oxidfilm 62 ausgebildet ist. Die auf dem dicken Oxidfilm 6 ausgebildete polykristalline Schicht 73 ist aus Endbereichen 75, 76, die verglichen mit den polykristallinen Siliziumschichten 71, 72 eine hohe Fremdstoffkonzentration haben, und einem Bereich 74 niedriger Fremdstoffkonzentration, der zwischen den End- bereichen 75, 76 liegt, aufgebaut und bildet einen Widerstand R1.
Die Ausgangsleitung L1 der Oszillatorschaltung 1, in der Form einer Aluminiumverdrahtungsschicht 11, ist so eingerichtet, daß sie die polykristalline Siliziumschicht 71 berührt. Eine Aluminiumverdrahtungsschicht 12, als Leitung VBB, ist so eingerichtet, daß sie die polykristalline Siliziumschicht 72, die das Gate des MISFET Q2 bildet, den n-Siliziumbereich 93, der die Drain desselben bildet, die Oberfläche des Siliziumsubstrats 5 und den Endbereich 75 der polykristallinen Siliziumschicht 73 berührt. Eine Aluminiumverdrahtungsschicht 13 als Masseleitung GND ist so eingerichtet, daß sie den anderen Endbereich 76 der polykristallinen Siliziumschicht 73 berührt. Der IC der Figur 4 kann in der im folgenden erläuterten Weise hergestellt werden.
Zunächst wird die dicke Siliziumoxidschicht 6 auf der Oberfläche des Siliziumsubstrats 5 nach der bekannten selektiven Oxidationstechnik ausgebildet. Danach werden dünne Siliziumoxidfilme 61, 62 nach einer Wärmeoxidationstechnik auf den freiliegenden Teilen des Siliziumsubstrats 5 ausgebildet.
Danach werden n-Fremdstoffe in die Teile der Oberfläche des Siliziumsubstrats 5, die zum Kanalbereich eines Verarmungs-MISFET wie Q8 in Figur 3 werden sollen, durch den dünnen Siliziumoxidfilm ionenimplantiert, wobei, wie erforderlich, eine Maske aus einem Fotoresistfilm, der vorher selektiv belichtet und dann entwickelt worden ist, verwendet wird.
Nach Entfernen der Maske für die Ionenimplantation wird die polykristalline Siliziumschicht durch chemische Gasphasenabscheidung ausgebildet.
Danach werden n-Fremdstoffe in vergleichsweise geringer Konzentration durch Ionenimplantation in die polykristalline Siliziumschicht eingeführt.
Nachfolgend wird die polykristalline Siliziumschicht zur Ausbildung der Schichten 71, 72 und 73 selektiv geätzt.
Danach wird ein Siliziumoxidfilm 8 durch chemische Gasphasenabscheidung ausgebildet und selektiv so geätzt, daß er auf der polykristallinen Siliziumschicht 74, die in einen Widerstand ausgebildet werden soll, verbleibt.
Danach wird unter Verwendung der polykristallinen Siliziumschichten 71, 72 als Masken der dünne Siliziumoxidfilm auf dem Siliziumsubstrat 5 durch Ätzen entfernt.
Danach werden n-Fremdstoffe in die freigelegte Siliziumsubstratoberfläche und die polykristalline Siliziumschicht diffuniert, um damit n-Siliziumbereiche 91 bis 93 auszubilden und die polykristalline Siliziumschicht in eine n-Schicht niedrigen spezifischen Widerstands umzuwandeln.
Danach wird ein Siliziumoxidfilm 10 ausgebildet und dann selektiv geätzt.
Schließlich wird die Aluminiumschicht durch Aufdampfen ausgebildet und dann selektiv geätzt.
Wenn der Widerstand R1 durch die polykristalline Siliziumschicht gebildet wird, läßt sich der von diesem Widerstand besetzte Bereich vermindern, da die polykristalline Siliziumschicht einen verhältnismäßig hohen Widerstand haben kann.
Figur 5 zeigt ein Blockschaltbild einer Halbleiterspeicherschaltung, bei der ein Sperrspannungsgenerator dieser Ausführungsform vorgesehen ist. Der durch die strichdoppelpunktierte Linie 100 umrandete Bereich ist auf einem einzigen Halbleitersubstrat ausgebildet.
MA bezeichnet ein Speicherfeld mit einer Anzahl von Speicherzellenschaltungen und mit Wortleitungen Wa, W1 sowie Bitleitungen D11 bis DO1, die mit den Speicherzellenschaltungen verbunden sind.
Die Speicherzellenschaltung ist beispielsweise gebildet durch MISFETs Q18 Q19, die eine Flip-Flop-Schaltung wie etwa MS in Figur 8 bilden, durch durch polykristalline Siliziumschichten gebildete Widerstände R3, R4, und durch MISFETs Q20' Q21' die als Übertragungs-Cate arbeiten.
Um die Leistungsaufnahme der Speicherzellenschaltung zu vermindern, sind die Widerstände R3 und R4 so ausgeführt, daß sie hohe Werte von mehreren MQ bis zu mehreren GQ haben. Widerstände mit so hohen Werten lassen sich durch Ver- wendung einer polykristallinen Siliziumschicht in relativ kleinen Abmessungen ausführen.
Der Leckstrom an den Drain-Übergängen der MISFETs Q18 und Q19 verursacht einen verhältnismäßig großen Spannungsabfall an den Widerständen R3 und R47 so daß diese MISFETs unzweckmäßigerweise mit vergleichsweise niedrigen Drain- und Gate-Spannungen betrieben werden.
Wie weiter oben erläutert, wird mit Zunahme der Sperrvorspannung durch Schwankungen der Versorgungsspannung die Schwellenspannung der MIFETs Q18 und Q19 infolge des Substrateffekts in unzweckmäßiger Weise angehoben. Andererseits bewirkt die Zunahme der Sperrvorspannung eine Verminderung des Drain-Potentials der MISFETs Q18 und Q19 infolge der kapazitiven Kopplung dieser MISFETs zwischen den Drains dieser MISFETs und dem Halbleitersubstrat. Infolgedessen werden die MISFETs Q18 und Q19 unerwünschterweise gleichzeitig in den Sperrzustand geschaltet.
Bei dem angeführten Betrieb wird die Spannungsdifferenz zwischen den Drains der MISFETs Q18 und Q19 durch die Kapazitäten der Drains dieser MISFETs aufrechterhalten. Gemäß vorliegender Ausführungsform wird die Sperrvorspannung auf einen geeigneten Wert innerhalb einer kurzen Zeit zurückgesetzt, die nicht zu einem Zusammenbrechen der erwähnten Spannungsdifferenz durch einen durch die Widerstände R3 und R4 fließenden Strom führt. Infolgedessen ist ein Zusammenbrechen der in den Speicherzellenschaltungen gespeicherten Information vollständig vermieden.
In Figur 5 bezeichnet weiter XD eine X-Decodierschaltung, die die Wortleitung W1 oder W2 entsprechend einem von einer Adressenpufferschaltung BX1 oder BX2 gelieferten Signal auswählt. Figur 6 zeigt die Adressenpufferschaltung BX1 im einzelnen, während ein Teil des die Wortleitung W1 auswählenden X-Decodierers XD in Figur 7 gezeigt ist. Die in den Figuren 6 und 7 gezeigten Schaltungen sind, wenn auch nicht ausschließlich, durch Anreicherungs- und Verarmungs-MISFETs gebildet.
Ein Verarmungs-MISFET ist gegenüber einem Anreicherungs-MISFET durch die Markierung D unterschieden.
Die in Figur 6 gezeigte Adressenpufferschaltung ist aus einer durch MISFETs Q10 und Q11 gebildeten ersten Inverterschaltung und einer durch MISFETs Q12 und Q13 gebildeten zweiten Inverterschaltung aufgebaut.
Die in Figur 7 gezeigte Decodierschaltung besteht aus einer NICHT-ODER-Schaltung, die MISFETs Q14 bis Q16 enthält, die an ihren Gates das Ausgangssignal der Adressenpufferschaltung erhalten, und einem Last-MISFET Q17 YD bezeichnet eine Y-Decodierschaltung die auf Empfang von Ausgangssignalen der Adressenpufferschaltung BY1 oder BY2 die Bitauswahlleitung Y1 oder Y2 auswählt.
YG bezeichnet eine Gate-Schaltung, die, wie in Figur 8 gezeigt, Übertragungsgate-MISFETs Q22' Q23 enthält, die entsprechend dem Signal auf der Bitauswahlleitung Y1 ein Paar von Bitleitungen D11 und D01 mit gemeinsamen Datenleitungen CD1, CDO in Verbindung bringen.
WA und RA bezeichnen eine Schreib- bzw. Leseschaltung.
Das Arbeiten dieser Schaltungen wird durch Steuerausgangssignale O1 und b2 einer Steuerschaltung CRL gesteuert, welche ein Chip-Auswahlsignal CS und ein Schreibauswahlsignal WE erhält.
Da der Sperrvorspannungsgenerator BB, wie in Figur 5 gezeigt, im IC 100 vorgesehen ist, sind die die obigen Schaltungen bildenden MISFETs der von diesem Sperrvorspannungsgenerator erzeugten Sperrvorspannung unterworfen.
Figur 9 zeigt das Schaltbild einer weiteren Ausführungsform der Erfindung, bei der der in Figur 1 gezeigte Widerstand R1 durch einen Anreicherungs-MISFET Q3 ersetzt ist. Bei der in Figur 9 gezeigten Schaltung nimmt die Leitung VBB wie bei der davor beschriebenen Ausführungsform ein negatives Potential in Bezug auf den Massepunkt GND ein. Daher wirken die Elektroden D, G und S des erwähnten MISFET Q3 als Drain, Gate bzw.
Source. Wegen der Diodenverschaltung, bei der Gate und Drain miteinander verbunden sind, wird der MISFET Q3 durch eine Sperrvorspannung leitend, die niedriger als seine Schwellenspannung ist.
Der durch den MISFET Q3 bei einer bestimmten Sperrvorspannung fließende Strom läßt sich begrenzen, indem das Leitvermögen des MISFET Q3, das seinerseits durch Breite und Länge des Kanals bestimmt wird, geeignet vermindert:wird.
Figur 10 ist ein Schaltbild einer wiederum weiteren Ausführungsform, bei der diodenverschaltete MISFETs Q31 und Q32 in Reihe zwischen der Ausgangsleitung VBB der Gleichrichterschaltung 2 und Masse GND angeschlossen sind. Die Schwellenspannung von n in Reihe geschalteten MISFETs in Diodenverschaltung ist im wesentlichen gleich derjenigen, die man erhält, wenn man die Schwellenspannung eines einzelnen MISFET mit n multipliziert. Diese Reihenschaltung zeigt, wie durch Kurve A in Figur 11 wiedergegeben ist, eine nicht-lineare Charakteristik. Daher ist es durch Auswahl des Absolutwertes der Schwellenspannung, die n-mal so groß wie diejenige eines einzigen MISFET ist, derart, daß sie geringfügig kleiner als die Sperrvorspannung ist, die erzeugt wird, wenn die Versorgungsspannung im richtigen Spannungsbereich liegt, möglich, den Strom durch die Reihen-MISFETs Q31 und Q32 zu vermindern oder zu erhöhen, je nachdem, ob ein kein drastischer Abfall der Versorgungsspannung vorliegt oder ob ein solcher vorhanden ist.
Es ist auch möglich, die Verhältnisse so einzurichten, daß, wie durch Kurve B in Figur 11 wiedergegeben, im wesentlichen kein Strom fließt, wenn sich die Sperrvorspannung im richtigen Bereich befindet, und Strom nur fließt, wenn die Sperrvorspannung durch einen drastischen Abfall der Versorgungsspannung anomal angestiegen ist.
Figur 12 zeigt ein Schaltbild einer wiederum weiteren Ausführungsform der Erfindung, bei welcher ein Verarmungs-MISFET Q33 zwischen der Ausgangsleitung VBB der Gleichrichterschaltung und Masse GND vorhanden ist. Da Gate G und Source S miteinander verbunden sind, zeigt der MISFET Q33 eine Konstantstromcharakteristik.
Figur 13 zeigt ein Schaltbild einer weiteren Ausführungs- form der Erfindung, bei welcher der zwischen Ausgangsleitung VBB der Schwingungsschaltung und GND liegende MISFET Q3 durch eine Differenzierschaltung gesteuert wird, die durch eine Pegelschiebeschaltung 3, eine Inverterschaltung 4, einen Kondensator C4 und einen Widerstand R2 gebildet ist.
Die Inverterschaltung 4 ist so eingerichtet, daß sie an ihrem Eingang die Versorgungsspannung über die Pegelschiebeschaltung 3 erhält, so daß sich ihr Arbeitspunkt in einem Übergangsbereich TE der in Figur 4 gezeigten Eingabe-Ausgabe-Charakteristik (Vi-VO-Charakteristik) befindet.
Daher nimmt die Ausgangsspannung der Inverterschaltung 4 als Folge eines drastischen Abfalls der Versorgungsspannung zu. Die erwähnte Differenzierschaltung hält als Ergebnis der Zunahme der Ausgangsspannung der Inverterschaltung 4 das Gate-Potential des MISFET Q3 positiv in Bezug auf sein Source-Potential. Infolgedessen schaltet der MISFET Q3 in den Durchlaßzustand und vermindert die Sperrvorspannung, die durch den Abfall der Versorgungsspannung erhöht worden ist.
Es ist daher möglich, den Welligkeitsanteil und dergleichen der Sperrvorspannung zu unterdrücken, wenn sich die Versorgungsspannung in einem korrekten bzw. normalen Bereich befindet Die beschriebenen Ausführungsformen dienen nur der Erläuterung und sind nicht einschränkend zu verstehen. Beispielsweise kann der Leitungstyp aller MISFETs umgekehrt sein. Auch kann, wenn der IC eine Taktsignalquelle enthält oder wenn ein periodisches Signal, etwa ein Taktsignal, von außen auf den IC gegeben wird, die Oszillatorschaltung weggelassen sein, indem man die Verhältnisse so einrichtet, daß das periodische Signal auf die Gleichrichterschaltung gegeben wird. Ferner ist die Erfindung auch anwendbar auf ICs, die keine solchen für Halbleiterspeicherschaltungen sind.
Leerseite

Claims

Sperrvorspannungsgenerator PATENTANSPRÜCHE 9 Sperrvorspannungsgenerator zur Erzeugung einer auf ein Halbleitersubstrat zu gebenden Vorspannung, wobei auf der Hauptfläche des Halbleitersubstrats ein Isolierschicht-Feldeffekttransistor und über einen Isolationsfilm ein Widerstandselement ausgebildet sind, das als Last für den Isolierschicht-Feldeffekttransistor dient, g e k e n n. z e i c h -n e t durch eine Gleichrichterschaltung (2) für den Erhalt eines periodischen Signals einer bestimmten Polarität an ihrem durch einen Kondensator und ein Einrichtungselement gebildeten Eingang und für die Erzeugung einer auf das Halbleitersubstrat (SUB;5) zu gebenden Vorspannung entgegengesetzer Polarität an ihrem Ausgang, und ein auf der Hauptfläche des Halbleitersubstrats über einen Isolationsfilm (6) ausgebildetes Widerstandselement (R1) das zwischen dem Ausgang der Gleichrichterschaltung und einem Referenzpunkt der Schaltung angeschlossen und durch eine polykristalline Siliziumschicht (73) gebildet ist.
2. Sperrvorspannungsgenerator nach Anspruch 1, g e -k e n n z e i c h n e t durch eine-Oszillatorschaltung (1), welche so eingerichtet ist, daß sie durch eine Versorgungsspannung betrieben werden kann, die auf eine durch den Isolierschicht-Feldeffekttransistor -(Q2) und sein Last-Widerstandselement (R1) gebildete Schaltung gegeben wird, wobei die Oszillatorschaltung so eingerichtet ist, daß sie ein auf den Eingang der Gleichrichterschaltung (2) zu gebendes Oszillationssignal liefert.
3. Sperrvorspannungsgenerator nach Anspruch 2, g e -k e n n z e i c h n e t durch einen Kondensator (C1) und eine Anzahl von auf der Hauptfläche des Halbleitersubstrats (5) ausgebildete Isolierschicht-Feldeffekttransistoren.
4. Sperrvorspannungsgenerator zur Erzeugung eines Vorspannung, welche auf ein Halbleitersubstrat zu geben ist, auf dessen einer Hauptfläche ein Isollerscliicht-Feldeffekttransistor ausgebildet ist, g e k e n n z e i c h n e t durch eine durch einen Kondensator (C1) und ein Einrichtungselement gebildete Gleichrichterschaltung für den Erhalt eines periodischen Signals einer bestimmten Polarität an ihrem Eingang und für die Erzeugung einer auf das Halbleitersubstrat (SUB; 5) zu gebenden Vorspannung entgegengesetzter Polarität an ihrem Ausgang, und einen Isolierschicht-Feldeffekttransistor (Q3;Q33), der einen Strompfad zwischen dem Ausgang der Gleichrichterschaltung und einem Referenzspannungspunkt der Schaltung bei einer Vorspannung liefert, die höher als ein bestimmte Wert ist.
5. Sperrvorspannungsgenerator nach Anspruch 4, dadurch g e k e n n z e i c h n e t , daß bei dem Isolierschicht-Feldeffekttransistor (Q3) zur Ausbildung des Strompfades zwischen dem Ausgang und dem Referenzspannungspunkt Gate und Drain miteinander verbunden sind.
6. Sperrvorspannungsgenerator nach Anspruch 4, dadurch g e k e n n z e i c h n e t , daß der Isolierschicht-Feldeffekttransistor zur Ausbildung des Strompfades zwischen dem Ausgang und dem Referenzspannungspunkt ein Verarmungs-Transistor (es3) ist und bei ihm Gate und Source miteinander verbunden sind.
7. Sperrvorspannungsgenerator nach Anspruch 4, dadurch g e k e n n z e i c h n e t , daß der Isolierschicht-Feldeffekttransistor (Q3} zur Ausbildung des Strompfades zwischen dem Ausgang und dem Referenzspannungspunkt so eingerichtet ist, daß, wenn die Versorgungsspannung abgesenkt wird, seine Leitfähigkeit zunimmt, wenn er an seinem Gate ein Ausgangssignal einer Nachweiseinrichtung für den Nachweis einer Schwankung der Versorgungsspannung erhält.
8. Sperrvorspannungsgenerator nach Anspruch 4, g e -k e n n z e i c h n e t durch eine Oszillatorschaltung (1), welche so eingerichtet ist, daß sie durch eine Versorgungsspannung betrieben wird, die auf eine durch einen auf dem Substrat ausgebildeten Isolierschicht-Feldeffekttransistor gebildete Schaltung gegeben wird, und daß sie ein auf die Gleichrichterschaltung (2) zu gebendes Ausgangssignal erzeugt, wobei der Generator durch einen Kondensator und einen Isolierschicht-Feldeffekttransistor, die auf dem Hambleitersubstrat (5) ausgebildet sind, gebildet wird.