AT256516B - Speichersystem - Google Patents

Speichersystem

Info

Publication number
AT256516B
AT256516B AT524265A AT524265A AT256516B AT 256516 B AT256516 B AT 256516B AT 524265 A AT524265 A AT 524265A AT 524265 A AT524265 A AT 524265A AT 256516 B AT256516 B AT 256516B
Authority
AT
Austria
Prior art keywords
elements
word
read
row
digit
Prior art date
Application number
AT524265A
Other languages
English (en)
Original Assignee
Ncr Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ncr Co filed Critical Ncr Co
Application granted granted Critical
Publication of AT256516B publication Critical patent/AT256516B/de

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/04Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using storage elements having cylindrical form, e.g. rod, wire

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Compounds Of Unknown Constitution (AREA)

Description


   <Desc/Clms Page number 1> 
 



  Speichersystem 
 EMI1.1 
 

 <Desc/Clms Page number 2> 

 einer mehrere Magnetspeicherelemente enthaltenden Stabanordnung zusammen mit einer Gruppe von zugeordneten Wicklungen, das Ganze teilweise durch Bruchlinien verkürzt gezeichnet ; Fig. 3 eine sche-   matische perspektivische Ansicht   einer Speichermatrix mit zugeordneten Schaltungen ; Fig. 4 ein Schaltschema der Wortleitertreiberschaltung für die Matrix nach   Fig. 3 : Fig. 5   ein Schaltungsdiagramm eines Teils der Lese- und Zifferntreiberanordnungen der Matrix nach Fig. 3 ; Fig. 6 ein Schaltungsdiagramm eines weiteren Teils der Lese- und Zifferntreiberanordnungen der Matrix nach   Fig. 3 ; Fig.   7 ein Zeitdiagramm mit Darstellung von Signalformen verschiedener, zur Steuerung des Betriebes des Systems verwendeter Signale. 



   Es versteht sich, dass ein bistabile magnetische Elemente verwendendes Speichersystem mit elektrischen oder Begriffen der körperlich räumlichen Gestalt beschrieben werden kann, und dass die beiden Beschreibungsarten einander nicht immer genau entsprechen. Somit ist in dem zu beschreibenden Speichersystem, elektrisch ausgedrückt, eine einzige Matrix vorgesehen, während der körperlich räumlichen Gestalt nach acht verschiedene Einheiten vorhanden sind, die im   folgenden "Blöcke" genannt werden.   



  Im Zuge der weiteren Beschreibung werden auch noch andere Unterschiede deutlich. 



   Die in dem erfindungsgemässen Speichersystem vorgesehene Matrix besteht aus 323 x 800 Magnetspeicherelementen, die in einer (64 X 65 x 80)-Matrix angeordnet sind. Die Wortlänge beträgt 13 Bits, und die Matrix besteht aus 64 x 80 Zeilen, die jeweils fünfundsechzig Elemente enthalten und daher fünf seibständige Worte speichern können. 



   Verschiedene Steuersignale dienen zur Steuerung des Betriebes des Systems. Es sei angenommen, dass diese Steuersignale von einer nichtgezeigten Steuereinheit herkömmlicher Art geliefert werden. Es sei ferner angenommen, dass das System mit der zentralen Datenverarbeitungseinheit eines elektronischen Ziffernrechners operativ verbunden ist, so dass Adressen- und andere Signale von dieser zentralen Einheit geliefert, und die Ausgangssignale des Speichersystems letzterer zugeführt werden. 



   In Fig.   l   ist einer der acht gleichen Blöcke in der Breite und Tiefe durch Bruchlinien verkürzt gezeigt, aus denen sich die Matrix zusammensetzt. Die Anordnung besteht aus vierzig Ebenen   P-P,   von denen jede aus sechzehn Wortleiter-Zeilen W besteht, die jeweils fünfundsechzig miteinander in Reihe geschaltete Wicklungen 10 enthält. Die Wicklungen 10 sind jeweils mit einer Bohrung versehen, und entsprechende der Wicklungen 10 der Ebene Pl - P40 sind aufeinander fluchtend ausgerichtet. Durch die sich ergebenden Sätze von zusammengehörenden, ausgerichteten Bohrungen hindurch verläuft jeweils einer von 1040 Stäben 15,   d. h.   16 x 65 in einem Block.

   Jeder Stab 15 bildet vierzig Speicherelemente mit selbständiger Magnetisierbarkeit jeweils innerhalb einer entsprechenden der vierzig Wicklungen 10, durch die der Stab 15 hindurchgeht. 



   Gemäss Fig. 2 besteht ein Stab 15 jeweils aus einem leitfähigen Träger 13 (Durchmesser in 
 EMI2.1 
 auf dessen ganzer Länge eine Wicklung 16 schraubenlinienförmig aufgewickelt ist. Das eine Ende 16b der Wicklung 16 ist mit den einen Ende des Trägers 13 verbunden, während das andere Ende 13b des Trägers 13 an einer Leitung 13a liegt. Die Wicklungen 10 der Ebenen P, bis   Pj)   werden in Fig. 2 durch die Bezugszeichen   W-W bezeichnet.   Jedes der vierzig Magnetspeicherelemente auf dem Stab 15 wird durch denjenigen Teil der Magnetschicht 14 gebildet, der von einer entsprechenden der vierzig Wicklungen   W- W umgeben wird.   Wie später näher ersichtlich, wird während des Lesens, wie angezeigt, ein Strom IR an einen der Zeilen-Wortleiter W der Matrix angelegt.

   Dieser Strom reicht aus, um diejenigen Magnetspeicherelemente in einen Bezugszustand zu bringen, mit denen er gekoppelt ist, während des Schreibens wird ein Strom IW an denselben Wortleiter W in umgekehrter Richtung angelegt. Dieser Strom reicht seinem Betrage nach nicht aus, um von sich allein irgendwelche Magnetelemente umzuschalten. Gleichzeitig wird ein als Ziffernstrom bezeichneter Strom ID an eine im   folgenden"Ziffernebene"genannten   Ebene von Elementen angelegt, die senkrecht zu den Wortleitern W verläuft. Dies geschieht mittels der Wicklung 16, die einen Teil einer Leseziffernwicklung bildet. Der Strom ID reicht für sich allein ebenfalls nicht aus, um irgendwelche Elemente umzuschalten. Der Strom ID kann in beiden Richtungen fliessen, je nach den zu schreibenden Daten.

   Fliesst er in einer Richtung, die die Wirkung des Stromes IW am Element, an das beide Ströme angelegt werden, unterstützt, dann wird dieses Element aus dem Bezugszustand umgeschaltet. 



   Wie aus Fig. 1 ersichtlich, besteht der Block aus 16 x 40 X 65 Speicherelementen, die in 16 X 40 Zeilen-Wortleitern zu je 65 Elementen angeordnet sind und mit denen 16 X 65 Wort-Ziffernwicklungen gekoppelt sind. 

 <Desc/Clms Page number 3> 

 



   An Hand von Fig. 3 wird im folgenden ein Merkmal der Anordnung der Matrix beschrieben. Es sind acht Blöcke M 1 - M8 gezeigt, die jeweils gleich dem in Fig. 1 gezeigten Block sind. Die Blöcke sind in vier Paaren   MM. Mg-M   usw. jeweils übereinander angeordnet. Die Wortleiter W sämtlicher Anordnungen   M 1 - M8'verlaufen   parallel zueinander und sind an ihrem einen Ende jeweils mit einer Zeilentreiber- und Ansteuerschaltung 23 verbunden, während ihr anderes Ende an einer Spaltentreiber- und Ansteuerschaltung 24 liegt. Von der Zeilentreiber- und Ansteuerschaltung 23 führen vierundsechzig Zeilenleiter r1-r64 zur Matrix. Diese Zeilenleiter   r-r sind in   vier Gruppen von je sechzehn Leitern unterteilt.

   Diese Gruppen sind jeweils den vier Paaren der Anordnungen   M] -M   zugeordnet, wobei die Zeilenleiter einer Gruppe jeweils mit den achtzig Wortleitern W der entsprechenden waagrechten Ebene (gemäss Fig. 3) über das zugeordnete Paar der Blökke M1-M8 verbunden sind. Von der Spaltentreiber- und Ansteuerschaltung 24   führen achtzig Spal-   
 EMI3.1 
 jeweils aus zwei getrennten Leitern, und die Verbindungen zu den Wortleitern W enthalten Dioden. 



   An Hand von Fig. 4 werden nunmehr die Zeilentreiber- und Ansteuerschaltung 23 und die Spaltentreiber-und Ansteuerschaltung 24 nach Fig. 3 näher beschrieben. Die Schaltung 23 enthält einen Zeilenwähler 35, der mit Adressensignalen von der zentralen Datenverarbeitungseinheit gespeist wird und diese Signale entschlüsselt, um einen von vierundsechzig Leitern 35R und einen entsprechenden von vierundsechzig Leitern 35W zu erregen. Die Leiter 35R und 35W sind mit vierundsechzig Lesezeilenschaltern Rr und vierundsechzig Schreibzeilenschaltern Wr verbunden, wobei die Ausgänge entsprechender Lesezeilenschalter Rr und Schreibzeilenschalter Wr miteinander so verbunden sind, dass sie die Zeilen-(Wort-)leiter r1-r64 bilden.

   Eine Lesestromquelle 30 liefert einen konstanten Lesestrom IR (im vorangegangenen bereits im Zusammenhang mit Fig. 2 beschriebenen), der normalerweise durch eine Lese-Ersatzbelastung 30a nach Erde fliesst, jedoch durch denjenigen der Lesezeilenschalter Rr, der durch den stromführenden der Leiter 35R betätigt worden ist, einem der Zeilenleiter r 1-r64 zugeführt wird, wenn ein Lesesignal ERD an die Lese-Ersatzbelastung 30a angelegt wird, um einen Stromfluss durch letztere zu verhindern.

   In gleicher Weise liefert eine Schreibstromquelle 32 einen konstanten Schreibstrom In, der normalerweise über eine Schreib-Ersatzbelastung 32a nach Erde fliesst, jedoch durch denjenigen der Schreibzeilenschalter Wr, der über den stromführenden Leiter 35W betätigt worden ist, einem der Zeilenleiter r1-r64 zugeführt wird, wenn ein Schreibsignal EWD an die Schreib-Ersatzbelastung 32a angelegt wird, um einen Stromdurchgang durch letztere zu verhindern. 



   Die Schaltung 24 enthält einen Spaltenwähler 45, dem weitere Adressensignale von der zentralen Datenverarbeitungseinheit zugeführt werden und der diese dann entschlüsselt, um einen von den achtzig Ausgangsleitern 45R sowie einen entsprechenden von den achtzig Ausgangsleitern 45W zu erregen. Die Leiter   45R und 45W   sind mit achtzig Lesespaltenschaltern Rc bzw. achtzig Schreibspaltenschaltern Wc verbunden. Jeder der Spaltenleiter   Cl - C 80 wird   durch entsprechende Ausgänge eines entsprechenden, jeweils aus einem der Lesespaltenschalter Rc und einem der Schreibspaltenschalter Wc bestehenden   Paares gebildet. Jede Zuleitung zu einem Spaltenleiter, z.

   B. der Spal-   tenleiter cl, ist mit den entsprechenden vierundsechzig Wortleitern W über vierundsechzig entsprechende Dioden 17 oder 18 verbunden, die jeweils so gepolt sind, dass der Lesestrom IR durch die Lesespaltenschalter Re und der Schreibstrom IW durch die Schreibspaltenschalter Wc nach Erde fliessen kann. Es versteht sich, dass der Lesestrom IR und der Schreibstrom IW entgegengesetzte Polarität besitzen. 



   Zusammengefasst liegt es daher auf der Hand, dass durch jeden gewünschten der 5 x 120   (= 64 x   80) Wortleiter W der Matrix 30 (Fig. 4) unter der Steuerung der Adressenwählsignale und der Zeitgabesignale ERD und EWD ein Lese- oder Schreibstrom IR oder IW geführt werden kann. 



   Als nächstes wird die Zifferntreiber- und Leseanordnung der Matrix beschrieben. Infolge der Tatsache, dass sich, wenn eine einzige Ziffernlesewicklung mit 5 X 120,   d. h.   64 x 80, Magnetspeicherelementen gekoppelt wäre, entweder   übermässige   Verzögerungen oder eine äusserst starke Abschwächung von Lesesignalen ergeben würden (je nachdem, ob sie aus wenigen Teilen oder vielen parallelgeschaltetenkurzen Teilen bestehen würde), ist jede Ebene mit 5 x 120 Magnetelementen effektiv in vier Abschnitte von jeweils 1 x 280 Elementen unterteilt und jeweils mit einem eigenen Zifferntreiber- und Leseverstärker versehen. Die Aufteilung in vier Abschnitte wird durch elektrische Paarung der Anord- 

 <Desc/Clms Page number 4> 

 
 EMI4.1 
 



   Gemäss Fig. 5 enthält der in den Blöcken Mi und Ms liegende Abschnitt einer einzigen Ziffernebene sechzehn Wicklungen 16 in jedem der Blöcke   M 1   und Ms. Jede dieser Wicklungen 16 (die   jeweils mit vierzig Magnetspeicherelementen   gekoppelt sind) ist innerhalb zweier Leiterzweige 42 und 44 in Reihe geschaltet, die, wie gezeigt, über Widerstände 49 parallel zwischen den Punkten 43 liegen. Die Widerstände 49 dienen zur Verringerung der Reflexion von Signalen durch die Wicklungen 16. Die Punkte 43 liegen an den zwei von einem bipolaren Zifferntreiber 60 kommenden Ausgangsleitern, und ein bipolare Leseverstärker 62 ist, wie gezeigt, mittels eines Übertragers 50 zwischen die Mittelpunkte 47 der beiden Leiter 42 und 44 gekoppelt. 



   Der Leseverstärker 62 wird ausserdem mit Ausblendimpulsen ES gespeist und spricht auf Signale vom Übertrager 50 nut dann an, wenn ein Ausblendsignal ES vorhanden ist. Der Ausgang des Leseverstärkers 62 wird an einen Impulsdehner 64 angelegt, der gegebenenfalls vom   Leseverstär-   ker 62 kommende Ausgangssignale verlängert und z. B. aus einem Sperrschwinger bestehen kann. Der Ausgang des Impulsdehners 64 wird an ein später näher beschriebenes Gatter 91a (s. Fig. 6) in der Ausgangsansteuerschaltung angelegt und ferner einer logischen Schaltung 66 zugeführt, die mit andern Signalen gespeist wird, unter denen sich ein Signal   D   befindet, das eine neue einzuschreibende Information darstellt.

   Wie später näher beschrieben, erzeugt die Schaltung 66 an ihrem Ausgang 60a ein Signal, das, wenn eine Ziffer in denjenigen Abschnitt, der in den Blöcken Ml und Mg liegt, einzuschreiben ist, diese Ziffer darstellt. Dieses Signal ist vorhanden, wenn es die Ziffer "L" darstellen soll und nicht vorhanden, wenn es die Ziffer "0" darstellen soll. Der Leiter 60a ist mit dem Zifferntreiber 60 verbunden, der ebenfalls mit einem Signal EW gespeist wird und, wenn dieses vorhanden ist, einen Ausgangsstrom bestimmter Grösse erzeugt, dessen Richtung ID davon abhängt, ob das Signal auf dem Leiter   60a "0" oder "L" darstellt.   



   Um das gewünschte der fünf in dem angesteuerten Wortleiter W gespeicherten Wörter auszuwählen, ist eine nichtgezeigte Wählschaltung vorgesehen, die fünf Wortwählsignale   L-Lg   auf entsprechendenLeitungen erzeugt. Nur einer der Signale L1-L5 ist während des Ablesens aus der Matrix "L"   und bestimmt, welches der fünf Worte aus dem angesteuerten Wortleiter   W gelesen werden soll. 



   Die Schaltung zur   Auswahl des ersten Bits des gewünschten Wortes wird im folgenden im Zusam-   menhang mit Fig. 6 beschrieben. In dieser sind der Impulsdehner 64, die logische Schaltung 66 sowie der Zifferntreiber 60 für jeden Ziffernlesewicklungsabschnitt für das erste Bit jedes der fünf Wörter auf einem Wortleiter W gezeigt, u. zw. sind diese durch entsprechende Paare von Blöcken und durch die Bezugszahlen L1,B1,L2,B1 usw.gekennzeichnet, wobei der Index von L die Wortnummer und der Index von B anzeigt, dass das erste Bit des entsprechenden Wortes betroffen ist.

   Es versteht sich, dass für jedes der fünf Wörter auf einem Wortleiter die fünf Impulsdehner 64 für das erste Bit mit einem entsprechenden von fünf Oder-Gattern 91a-95a verbunden sind, während die Ausgänge dieser fünf Oder-Gatter   91a-95a   an fünf entsprechenden Und-Gattern 91b - 95b liegen, deren 
 EMI4.2 
 entsprechend den ersten Bits der fünf entsprechenden Wörter auf dem betreffenden Wortleiter erzeugen, und einer dieser Ausgänge zum Ausgang des Oder-Gatters 100 weitergeleitet wird, das durch das im L-Zustand befindliche der Signale   Li - L s   angesteuert wurde, während die andern vier dieser Ausgänge gesperrt werden. 



   Die Ausgangsschaltung besteht daher aus jeweils dreizehn Schaltungen der in Fig. 6 gezeigten Art,   d. h.   jeweils einer für die dreizehn Bits eines Wortes. 



   Im folgenden wird beschrieben, wie die nichtausgewählten Wörter auf einem angesteuerten Wortleiter W und das unveränderte oder veränderte ausgewählte Wort in die Matrix zurückgeschrieben werden. Es sind zwei Möglichkeiten des Zurückschreibens in die Matrix möglich, je nachdem, ob das ausgewählte Wort vor dem Schreiben zu ändern ist oder nicht.

   Diese beiden Möglichkeiten werden dadurch angezeigt, dass das Signal CW   (löschen-schreiben) bzw.   das Signal RR   (lesen-rückstellen)   in Fig.   5 "L" ist.   Es versteht sich, dass die fünf Wörter auf dem angesteuerten Wortleiter W gleichzeitig an den Ausgängen der fünfundsechzig Impulsdehner 64 des entsprechenden der vier Blockpaa- 
 EMI4.3 
 ausgewählten Wörter unmittelbar den zugehörigen der entsprechenden fünfundsechzig Zifferntreibern zugeführt, und das neue Wort wird den übrigen dreizehn der fünfundsechzig Zifferntreibern zugeleitet. Im 

 <Desc/Clms Page number 5> 

 Falle RR werden sämtliche fünfundsechzig der Impulsdehner 64 des zugehörigen Blockpaares mit den entsprechenden fünfundsechzig Zifferntreibern 60 verbunden.

   Es versteht sich, dass die gleichen Verbindungen in bezug auf die drei Anordnungspaare hergestellt werden, die den angesteuerten Wortleiter W nicht enthalten. Da keiner der Leseverstärker dieser drei Blockpaare ein nennenswertes Signal empfängt, führt dies dazu, dass gleiche Ziffernströme in sämtlichen der Ziffernlesewicklungen jener Blockpaare fliesst. 



   In Fig. 5 ist ferner der Aufbau einer einzelnen der logischen Schaltungen 66 gezeigt. Das erste Bit eines neuen einzuschreibenden Wortes, das das Signal   D   darstellt, wird an ein Und-Gatter 103 zusammen mit einem Betriebsarten-Signal CW und dem Wortwählsignal   L 1   angelegt, wobei der Ausgang des Und-Gatters 103 über ein Oder-Gatter 105 dem Zifferntreiber 60 zugeführt wird. 



  Wenn daher die Betriebsart CW vorliegt und das ausgewählte Wort dasjenige ist, das ausgewählt wurde, weil das Signal L im L-Zustand ist, wird das Eingangssignal Dl an den Zifferntreiber 60 angelegt, wodurch das Einschreiben des neuen Wortes gewährleistet wird. Das Signal L wird ferner über einen Inverter 106 einem Oder-Gatter 102 zusammen mit dem Signal RR zugeführt, und der Ausgang des Oder-Gatters 102 gelangt zusammen mit dem Ausgang des Impulsdehners 64 an ein Und-Gatter 104, dessen Ausgang seinerseits über das Oder-Gatter 105 an den Zifferntreiber 60 angelegt wird.

   Wenn somit der Fall RR angewendet wird, oder wenn das Signal Zist (was anzeigt, dass ein anderes Wort als das, dessen erstes Bit am Ausgang des Impulsdehners 64 erscheint, das ausgewählte Wort ist), dann wird der Ausgang des Impulsdehners 64 dem Zifferntreiber 60 zugeführt, wodurch ein Zurückschreiben des gerade abgelesenen Wortes ohne Änderung gewährleistet wird. 



   Es versteht sich von selbst, dass der Stromverbrauch und die Möglichkeit von Fehlern dadurch herabgesetzt werden kann, dass Sperrsignale an die Leseverstärker 62 und die Zifferntreiber 60 derjenigen drei der   Anordnungspaare M -M, M ;-M , M,-M. und M.-M,   angelegt werden, die den angesteuerten Wortleiter W nicht enthalten, um zu verhindern, dass die betreffenden Leseverstärker 62 und Zifferntreiber 60 arbeiten. Die Sperrsignale würden selbstverständlich von den gleichen Adressensignalen gesteuert werden, die zur Steuerung der Wählereinheiten 35 und 45 nach Fig. 4 dienen. 



   An Hand von Fig. 7 wird im folgenden der zeitliche Verlauf der an einem Lese-Schreibzyklus der Matrix beteiligten Signale erläutert. Dieser Zyklus wird durch ein Taktsignal Cm von der zentralen Datenverarbeitungseinheit eingeleitet. Diesem folgt das Signal ERD,   das "L" wird,   wodurch die Lese-Ersatzbelastung 30a (Fig. 4) abgeschaltet und bewirkt wird, dass ein Strom IR   (Fig. 2) in   dem aufgerufenen Wortleiter R fliesst. In denjenigen Abschnitten der Leseziffernwicklungen, die mit dem ausgewählten Wortleiter W gekoppelt sind, werden daher Lesesignale induziert, wie durch die Signalform S angezeigt.

   Der die Information enthaltende Teil der Signalform S ist durch die Bezugszahlen "0" und "L" angezeigt, und die Leseverstärker 62 (Fig. 5) werden durch das Ausblendsignal ES während der Zeit wirksam gemacht, während der jeweils der die Information enthaltende Teil eines Signals S vorhanden ist. Die Ausgänge PS der entsprechenden der Impulsdehner 64 (Fig. 5) werden zu diesem Zeitpunkt "L" und bleiben in diesem Zustand zumindest bis zum Ende des Lese-Schreibzyklus. Wird das Signal ERD "0", dann ergibt sich eine Pause, während der ein neues Wort zum Einschreiben verfügbar gemacht werden kann. Am Ende dieser Pause wird das Signal EW "L" und bewirkt dadurch, dass die Zifferntreiber 60 (Fig. 6) Ströme ID (Fig. 2) erzeugen, deren Polarität von der einzuschreibenden Information abhängt. 



   Nach der Entstehung dieser Ströme   11)   wird das Signal EWD   ebenfalls "L",   wodurch die Schreib-Ersatzbelastung 32a (Fig. 4) abgeschaltet und bewirkt wird, dass ein Strom IW (Fig. 2) durch den angesteuerten Wortleiter W fliesst. Die Ströme ID und IW zusammen bewirken das Einschreiben der erforderlichen Information in den angesteuerten Wortleiter W. Es sei bemerkt, dass der 
 EMI5.1 
 arten-Signale RR und CW werden zu Beginn des Zyklus eingestellt und bleiben während seiner Dauer unverändert. 

**WARNUNG** Ende DESC Feld kannt Anfang CLMS uberlappen**.

Claims (1)

  1. PATENTANSPRÜCHE : 1. Speichersystem mit einer Matrix aus in einer Vielzahl von Zeilen angeordneten bistabilen Elementen, wobei die Elemente einer Zeile jeweils einer Vielzahl von Gattern zugeordnet sind, sowie Leseeinrichtungen, die während einer Leseoperation die in einer ausgewählten Zeile von Elementen ge- <Desc/Clms Page number 6> speicherten Daten darstellende Binärsignale erzeugen, dadurch gekennzeichnet, dass die jeweils in einer Zeile von Elementen gespeicherten Daten aus einer Vielzahl von aus mehreren Bits aufgebauten Wörtern bestehen, wobei sämtliche Wörter einer ausgewählten Zeile von Elementen während einer Leseoperation ausgelesen werden, und dass das System Auswähleinrichtungen enthält, die während einer Leseoperation nur diejenigen Gatter durchschalten, die den Elementen zugeordnet sind,
    die ein ausgewähltes der ausgelesenen Wörter speicherten, so dass nur das ausgewählte Wort zum Systemausgang durchgeschaltet wird, und dass Schreibeinrichtungen vorgesehen sind, die während einer anschliessenden Schreiboperation die nicht ausgewählten, aus der ausgewählten Zeile von Elementen abgelesenen Wörter in die gleichen Elemente der Zeile zurückschreiben, in denen sie ursprünglich gespeichert waren.
    2. Speichersystem nach Anspruch 1, gekennzeichnet durch eine logische Schaltung, die mit den Schreibeinrichtungen so zusammenwirkt, dass sie bestimmt, ob das ausgewählte Wort in die gleichen Elemente zurückgeschrieben wird, in denen es ursprünglich gespeichert war, oder ob ein anderes Wort in diese Elemente einzuschreiben ist.
AT524265A 1964-06-10 1965-06-10 Speichersystem AT256516B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US373980A US3418644A (en) 1964-06-10 1964-06-10 Thin film memory

Publications (1)

Publication Number Publication Date
AT256516B true AT256516B (de) 1967-08-25

Family

ID=23474730

Family Applications (1)

Application Number Title Priority Date Filing Date
AT524265A AT256516B (de) 1964-06-10 1965-06-10 Speichersystem

Country Status (11)

Country Link
US (1) US3418644A (de)
JP (1) JPS5340851B1 (de)
AT (1) AT256516B (de)
BE (1) BE665130A (de)
CH (1) CH422894A (de)
DE (1) DE1283899B (de)
FR (1) FR1445598A (de)
GB (1) GB1035870A (de)
NL (1) NL6507420A (de)
NO (1) NO115807B (de)
SE (1) SE342520B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3509550A (en) * 1966-11-14 1970-04-28 Ncr Co Ndro thin film memory
DE69321432T2 (de) * 1992-09-10 1999-05-27 National Semiconductor Corp., Santa Clara, Calif. Integrierte magnetische Speicherelementschaltung und ihr Herstellungsverfahren

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1097182B (de) * 1956-05-04 1961-01-12 Siemens Ag Magnetkernspeicher fuer digital arbeitende Nachrichtenverarbeitungsmaschinen
DE1068920B (de) * 1957-03-04 1959-11-12 Kienzle Apparate G.M.B.H., Villingen (Schwarzw.) Speicher-Matrix
US3258584A (en) * 1957-04-09 1966-06-28 Data transfer and conversion system
US3069661A (en) * 1957-10-16 1962-12-18 Bell Telephone Labor Inc Magnetic memory devices
NL247890A (de) * 1959-02-04
NL132746C (de) * 1963-03-26
US3351922A (en) * 1963-10-31 1967-11-07 Hughes Aircraft Co Collapsing domain magnetic memory
US3299412A (en) * 1963-12-30 1967-01-17 Sylvania Electric Prod Semi-permanent memory
US3334335A (en) * 1964-05-27 1967-08-01 Sylvania Electric Prod Electronic data processing

Also Published As

Publication number Publication date
CH422894A (fr) 1966-10-31
SE342520B (de) 1972-02-07
NO115807B (de) 1968-12-09
JPS5340851B1 (de) 1978-10-30
DE1283899B (de) 1968-11-28
FR1445598A (fr) 1966-07-15
US3418644A (en) 1968-12-24
GB1035870A (en) 1966-07-13
NL6507420A (de) 1965-12-13
BE665130A (de) 1965-10-01

Similar Documents

Publication Publication Date Title
DE1058284B (de) Magnetkernmatrix-Speicheranordnung mit mindestens einer Schaltkernmatrix
DE1474480A1 (de) Speichereinrichtung mit Matrixauswahlschaltung
DE1449806C3 (de) Matrixspeicher
AT256516B (de) Speichersystem
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE1186509B (de) Magnetspeicher mit einem mit zueinander senkrechten Bohrungen versehenen Magnetkern
DE2031038B2 (de)
DE1574656C3 (de) Speicheranordnung mit einer Anzahl von Matrixfeldern
DE1474380A1 (de) Matrixspeicheranordnung
DE2366265C3 (de) Pufferschaltung
DE1292197B (de) Informationsspeicherschaltung mit Drahtspeicherelementen
DE1499792C3 (de) Schreib- und Leseschaltung für einen magnetischen Kernspeicher
DE19524887C2 (de) Stromsteuerschaltkreis für Leseverstärker
DE1574759B2 (de) Magnetkernspeicher mit gemeinsamer Schreib- und Leseleitung
DE2438009C2 (de) Schaltungsanordnung mit matrixförmig angeordneten Anzeigeelementen
DE1574759C (de) Magnetkernspeicher mit gemeinsamer Schreib und Leseleitung
DE1499740A1 (de) Schaltungsanordnung zum Betrieb von Matrixspeichern
DE1574475C3 (de) Magnetkern-Speicheranordnung
DE1961692A1 (de) Selektionsschaltung fuer einen Magnetkern
DE1178896B (de) Matrix-Waehlanordnung
DE1474352C (de) Matrixspeicher
DE1449370C3 (de) Informationsspeicheranordnung
DE1909973A1 (de) Speichersystem mit Stromkoinzidenzansteuerung
DE1449370B2 (de) Informationsspeicheranordnung
DE2121166A1 (de) Magnetkernmatrix