DE1574475C3 - Magnetkern-Speicheranordnung - Google Patents

Description

Die Erfindung betrifft eine Magnetkern-Speicheranordnung mit r Paaren von Bit-Ebenen, wobei t gleich 2, 3,4 ... ist, wobei jede Bit-Ebene /77 Zeilen und η Spalten von magnetischen Speicherelementen besitzt, wobei η geradzahlig ist, mit /7? Zeilenleitern, von denen jeder eine Zeile der Speicherelemente in jeder Bit-Ebene durchläuft, ferner mit paarweise angeordneten Spaltenleitern sowie mit Schalteinrichtungen für die Zufuhr von elektrischen Strömen in jeder Richtung durch gewählte Zeilen- und Spaltenleitcr.

Der im folgenden verwendete Ausdruck Magnetkern umfaßt nicht nur einfache Kerne, sondern auch andere magnetische Speicherelemente, wie z. B. Dünnfilm-Speicher oder Elemente, die durch öffnungen in Platten aus magnetischem Material gebildet sind.

Speicher der vorgenannten Art bestehen aus einem rechtwinkeligen Feld aus Magnetkernen, die an den Schnittpunkten von zwei Gruppen von Ansteuerleitungen, -Y-Leitern und Y-Leitern, die auch als Zeilen- und Spalten-Leiter bezeichnet werden, angeordnet sind. Jede Ebene des Speichers enthält wenigstens einen Lesedraht. jede Ebene speichert die gleichstclligen Bits der in Zeilen- und Spaltenrichtung angeordneten Datenwörter.

Speicher der Art, die Zeilenleiter, Spaltenleiter und Lesedrähte umfassen, werden Dreidraht-Speicher genannt. Bei diesen wird z. B. jeder X-Leiter durch eine Zeile von Magnetkernen in jeder Ebene der Reihe nach durchgeführt, während ein separater V-Leher für jede Spalte von Magnetkernen in jeder Ebene benutzt wird. Durch ein gegebenes Paar von X- und Y-Leitern wird somit nur ein einziger Kern des gesamten Speichers angesteuert. Es sind ferner Speicher bekanntgeworden, die nur mit Zeilenleitern und Spaltcnleitern arbeiten, d. h. ohne besonderen Lesedraht auskommen. Dies gilt

sowohl für den 3-D- als auch für den 2'/2-D-Typ.

Bei Speichern dieser Art ist es erwünscht, daß möglichst alle Ansteuerungsleitungen gleichmäßig belastet sind, damit möglichst dieselbe Steuerspannung an jede Ansteuerungsleitung angelegt werden kann und trotzdem ein gleichlaufender Impulsanstieg in den Ansteuerleitungen besteht.

Aus den »Proceedings of the Fall Joint Computer Conference, 1965, S. 1011 bis 1021 (Aufsatz von Gilligan und Persons)« und der Zeitschrift »Computer Design, Oktober 1966, S. 80 bis 96« ist ein 2'/2-D-Speicher bekannt bei dem ein separater Spaltenleiter für jede Spalte des Speichers vorgesehen ist, während je zwei Zeilenleiter durch sämtliche Ebenen des Speichers geführt sind. Bei dieser Anordnung der Zeilen- und Spaltenleiter ist der Belastungsausgleich zwischen den Zeilenleitern einerseits und den Spaltenleitern andererseits unbefriedigend. Bei diesem vorbekannten Speicher erfolgt die Wahl einer bestimmten Zeile eines Zeilenpaares durch die Erregung des Zeilenleiters mit einer bestimmten der beiden mögliehen Strompolaritüten.

Bei den bekannten Speichern wird nun, wenn ein X-Leiter und ein Y-Leiter angesteuert werden, längs einer Spalte maximal ein Kern umgeschaltet, während längs einer Zeile maximal 32 Kerne umgeschaltet werden. Hieraus ergibt sich das ungünstige Lastverhältnis von 32 : 1.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Magnetkern-Speicheranordnung zu schaffen, die ein besseres Belastungsgleichgewicht zwischen Zeilen- und Spaltenleitern aufweist.

Gemäß der Erfindung wird dies dadurch erreicht, daß der Speicher tn Spaltcnleiter enthält, von denen jeder eine Spalte von Speicherelementen in jedem Paar der Bit-Ebenen durchläuft, daß die beiden Spaltenleiter aller Spaltenleiterpaare jeweils an einem Punkt zwischen den beiden Bit-Ebenen verbunden sind, daß pro Bit-Ebenen-Paar wahlweise die beiden Schalter gleichliegender Spaltenleiter oder die beiden Schalter des einen und anderen Spaltenleiters eines Spaltenleiterpaars gleichzeitig betätigbar sind, ferner dadurch, daß in jeder Bit-Ebene die beiden Kerne eines Kernpaares, das durch die Schnittpunkte eines Zeilenleiters mit den beiden Spaltenleitern eines Spaltenleiterpaares bestimmt ist, entgegengesetzt gepolt sind.

Bei dem erfindungsgemäßen Speicher werden bei Ansteuerung eines A"-Leiters und eines V-Leiters längs einer Spalte zwei Kerne und längs einer Zeile 32 Kerne umgesteuert, so daß man ein Lastverhältnis von 16 :1 erhält. Da jeder λ"-Leiter und jeder Y-Leiter aber durch die gleiche Anzahl von Kernen geführt ist und auch die nicht umgesteuerten Kerne zur Belastung beitragen, wird das Lastverhältnis weiter verbessert und ein gutes Belastungsgleichgewicht zwischen Zeilen- und Spaltenleitern erreicht.

Eine beispielsweise Ausführungsform der Erfindung wird nachfolgend an Hand der Zeichnung erläutert. Im einzelnen zeigt

F i g. 1 eine schematische Darstellung einer einzelnen Bit-Ebene, d. h. einer aus 16 384 Speicherelementen bestehenden Ebene,

F i g. 2 die Anordnung der Zeilen- und Spaltenleiter in dem Speicher und

i>5 F i g. 3 eine schematische Darstellung eines einzelnen Bit-Ebenen-Paares des Speichers.

Gemäß dem Ausführungsbeispiel nach F i g. 1 weist eine einzelne Bit-Ebene 32 Spaltenlciter auf, die nach-

folgend als Y-Leiter bezeichnet werden und 512 Zeilenleiter, die als X-Leiter bezeichnet werden. An dem Schnittpunkt jedes X-Leiters mit jedem Y-Leiter befindet sich ein Magnetkern, woraus sich eine Gesamtzahl von 16 384 Kernen in jeder Bit-Ebene ergibt. Jede Ebene ist zum Lesen in vier Teile unterteilt. Jeder Teil hat einen getrennten Lesedraht, der durch alle 4096 Kerne in diesem Teil des Speichers führt. In der Zeichnung ist lediglich ein Lesedraht mit dem Bezugszeichen Sl dargestellt. Im Interesse einer besseren Übersicht sind die meisten X- und Y-Leiter sowie die Kerne weggelassen worden.

F i g. 2 zeigt die Anordnung einiger Bit-Ebenen in einem aus 32 Bit-Ebenen bestehenden Speicher. Die Ebenen sind in zwei Reihen zu je 16 angeordnet, obgleich dies nicht die tatsächliche Schaltungsart zu sein braucht. Diese Anordnung kann 16384 Wörter zu 32 Bits speichern, wobei die Wörter in den 2x512 Zeilen und längs diesen zu je 32 pro Zeile liegen.

Wiederum sind nur einige der X- und Y-Leiter dargestellt. Gemäß F i g. 2 führt jeder X-Leiter durch eine Zeile von Kernen in jeder der 32 Ebenen. Jeder Y-Leiter führt in zwei Ebenen jeweils durch eine Spalte von Kernen. Paare von Y-Leitern sind an einem Punkt zwischen den beiden Ebenen miteinander verbunden. Wie in F i g. 2 dargestellt, sind beispielsweise jeweils nebeneinander verlaufende Y-Leiter miteinander verbunden, obgleich die Paare auch aus anderen parallellaufenden Y-Leitern gebildet werden können. Jeder X-Leiter führt durch eine Gesamtzahl von 1024 Kernen (d.h. 32 χ 32), und jeder Y-Leiter führt ebenfalls durch 1024 Kerrie (d. h. 512 χ 2).

Jede der 32 Ebenen des Speichers ist gemäß Fig. 1 aufgebaut. Wie dies bei 2-Koordinaten-Speichern üblich ist, kann jeder Kern dadurch angewählt werden, daß Ströme durch die beiden Leiter geschickt werden, welche sich an der gewünschten Stelle des Speichers kreuzen. Nur einer, nämlich der ausgewählte Kern, wird umgeschaltet, d. h. in seinem Zustand umgesteuert. Eine Anzahl anderer Kerne jedoch wird dadurch beeinflußt, d. h. gestört, und erzeugt im Lesedraht eine Störspannung. Da jeder A"-Leiter durch 32 Kerne in der Ebene führt, wird lediglich ein Kern vollständig umgesteuert, während die restlichen 31 nur gestört werden. In ähnlicher Weise führt jeder V-Leiter durch 512 Kerne. Da jedoch vier Lesedrähte vorgesehen sind, gehören jeweils 128 Kerne, durch die der Y-Leiter führt, zu jedem Lesedraht. Einer dieser 128 Kerne wird umgesteuert werden, während die verbleibenden 127 Kerne gestört werden. Die Gesamtzahl der Kerne, welche Iediglich eine ungewollte Störspannung in dem zu dem umgesteuerten Kern gehörigen Lesedraht erzeugen, wird daher 158, d. h. 31 plus 127 sein. Da die Lage des umgesteuerten. Kerns bekannt ist, können die Ausgangssignale der vier Lesedrähte derart ausgewertet werden, daß nur das Ausgangssignal eines bestimmten Lesedrahtes Verwendung findet und daß die in den übrigen drei Lesedrähten erzeugten Störspannungen eliminiert werden.

F i g. 3 zeigt ein einzelnes Bit-Ebencn-Paar, in vier do verschiedenen Zuständen. In jedem Fall ist ein einzelner X-Leiter und ein Paar von Y-Leitern dargestellt. Jedes Ende eines jeden Y-Leiters ist mit einem Schalter verbunden. Die vier dargestellten Schalter ,7, b, cund d verkörpern die Y-Ansteuerungsschaltung. 6s

Die Arbeitsweise des Speichers wird nun in Verbindung mit F i g. 3 beschrieben werden. Jeder Teil dieser Figur zeigt ein Ebenenpaar, wobei dies eine Bit-Ebene mit ρ und die andere Bit-Ebene mit q bezeichnet wird. Ein einzelner X-Leiter ist dargestellt, der in beiden Bit-Ebenen durch je eine Zeile von Kernen führt. Des weiteren sind zwei Y-Leiter dargestellt, von denen jeder durch beide Ebenen führt. Die beiden Schnittpunkte zwischen dem X-Leiter und einem V-Leiter bestimmen die Lage eines Kernes rin jeder Ebene und die beiden Schnittpunkte zwischen den X-Leiter und dem anderen Y-Leiter bestimmen die Lage der beiden Kerne s.

Bekanntlich kann ein Kern eine Information enthalten, die ihm durch Umsteuern von einem ersten in einen zweiten Zustand eingeschrieben wurde. Die Information wird wieder gelesen, indem der Kern in entgegengesetzter Richtung umgesteuert wird. Wenn daher zwei Halbströme in einer bestimmten Richtung fließen, um eine Information in einen Kern einzuschreiben, dann müssen diese beiden Halbströme umgekehrt werden, um die Information aus dem Kern auszulesen. Die Umkehrung des einen oder des anderen der beiden Halbströme hat lediglich zur Folge, daß die Wirkung eines Halbstromes durch den anderen aufgehoben wird.

Im Zusammenhang mit F i g. 3 sei erwähnt, daß in jeder Ebene ρ und q die beiden auf demselben X-Leiter befindlichen Kerne eines Kernpaares, das durch zwei miteinander verbundene Y-Leiter bestimmt ist, zwei zueinander entgegengesetzte Lagen einnehmen, derart, daß bei einem Strom in bestimmter Richtung im A"-Leiter und je einem Strom in bestimmter, aber zueinander gleicher Richtung in den beiden Y-Leitern der eine Kern umgesteuert, der andere dagegen unbeeinflußt bleibt. Auf diese Weise wird z. B. der Kern r durch zwei Halbströme ausgelesen, die in einer bestimmten Richtung fließen, während der Kern 5 durch Umkehr eines dieser beiden Ströme gelesen wird. Hier soll angenommen werden, daß der Strom in den Y-Leitern, wie in F i g. 3a dargestellt, nach oben fließen muß, um eine Information in den Speicher einzuschreiben. Die Richtung des in den X-Leitern fließendes Stromes hängt von der Lage des gewünschten Kernes ab. Die Kerne in den beiden Spalten, die einem Paar miteinander verbundener Y-Leiter zugeordnet sind, erfordern entgegengesetzte Stromflußrichtungen, um eine Information in sie einschreiben zu können.

Es soll zunächst der Fall betrachtet werden, bei welchem eine Information in die Kerne rin beiden Ebenen ρ und q eingeschrieben werden soll (z. B. in die Kerne, die im folgenden mit rp und rq bezeichnet werden). Wie in F i g. 3a dargestellt, fließt der Strom im X-Leiter in der Ebene q von links nach rechts und in der Ebene ρ von rechts nach links.

Die Schalter a und csind geschlossen und der Strom fließt im linken Y-Leiter aufwärts. Die Richtung des Stromflusses in den beiden Leitern ist derart, daß beide Kerne rp und rq umgesteuert werden. In die Kerne sp und sq kann eine Information eingeschrieben werden, wenn die Schalter b und d an Stelle von a und c geschlossen werden und der Stromfluß in X-Richtung umgekehrt wird.

Wenn beispielsweise eine Information in den Kern rp und nicht zugleich auch in den Kern rq eingeschrieben werden soll, ist es notwendig, daß der im Y-Leiter fließende Strom am Kern rq vorbeigeführt wird. In F i g. 3b ist dieser Fall dargestellt. Der Strom im X-Leiter fließt wie vorher. Die Schalter a und d sind geschlossen, so daß der Strom im Y-Leiterpaar über die Kerne rp und sq fließt. Die beiden Halbströme summieren sich im Kern rp und bewirken, daß dieser umgesteuert wird. Im Kern sq jedoch heben sich die Halb-

ströme gegenseitig auf, weshalb in der Ebene q kein Kern umgesteuert wird.

In ähnlicher Weise kann, wie in Fig. 3c dargestellt, der Kern rq dadurch umgesteuert werden, daß der Strom im V-Leiterpaar durch die Kerne rq und 5p fließt. Im Kern rq summieren sich die beiden Halbströme und steuern den Kern um, wogegen sich die Halbströme im Kern 5p gegenseitig aufheben.

Um die Kerne 5p bzw. sq umzusteuern, ist es notwendig, den im X-Leiter fließenden Strom umzukehren.

Wenn die im Speicher enthaltene Information ausgelesen werden soll, werden die in jeder Bit-Ebene einander entsprechenden Speicherelemente (Bits) gleichzeitig abgefragt. Wie in Fig. 3d dargestellt, fließt der Strom in einem der V-Leiter eines K-Leiterpaares abwärts. Die eine Stromrichtung im X-Leiter (Fig.3d) bewirkt dann, daß die Kerne rp und rq abgefragt werden. Die Kerne sp und sq werden dadurch abgefragt, daß die Richtung des im A"-Leiter fließenden Stromes umgekehrt wird.

Im allgemeinen werden die Ebenen dergestalt angeordnet, daß sich die beiden Ebenen eines Paares auf der Vorder- und Rückseite einer Isolierplatte befinden.

Andere Anordnungen sind jedoch ebenso möglich.

Wie bereits oben beschrieben, benötigt jeder V-Lei ter an jedem Ende einen Schalter, während jeder -Y-Leiter nur einen einzigen Schalter benötigt. Diese Schalter werden im allgemeinen Halbleiter-Anordnun gen sein. Es ist üblich, eine Schalter-Matrix vorzusehen um so die erforderliche Anzahl von Schaltern reduzie ren zu können. So ist es z. B. möglich, an Stelle der 512 Schalter für die A"-Leiter eine Matrix-Schalteranord nung von lediglich 48 Schaltern vorzusehen. Wesentlich mehr Schalter werden für die ^-Leiter benötigt, da 16 Leitungssätze mit je 32 V-Leitern vorhanden sind. Für jedes Ebenen-Paar sind 12 Schalter erforderlich, wa< einer Gesamtsumme von 192 Schaltern entspricht.

Im Hinblick auf den elektrischen Leistungsbedarf is; das Dreidraht-System wirtschaftlicher als das Vierdraht-System. Dies liegt daran, daß keine Inhibit-Leiter (Sperrdraht oder Leiter für den Inhibit-Strom, der die Umsteuerung der Kerne verhindert) vorhanden sind für welche Ansteuerungsschaltungen vorgesehen werden müßten. Des weiteren ist es, um 32 Bit-Ebenen anzusteuern, nur notwendig, 16 K-Ströme vorzusehen, da jeder K-Leiter durch zwei Bit-Ebenen führt.

Hierzu 2 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Magnetkern-Speicheranordnung mit t Paaren von Bit-Ebenen, wobei t gleich 2, 3, 4 ... ist, wobei jede Bit-Ebene m Zeilen und η Spalten von magnetischen Speicherelementen besitzt, wobei η geradzahlig ist, mit /77 Zeilenleitern, von denen jeder eine Zeile der Speicherelemente ·ίη jeder Bit-Ebene durchläuft, ferner mit paarweise angeordneten Spaltenleitern, sowie mit Schalteinrichtungen für die Zufuhr von elektrischen Strömen in jeder Richtung durch gewählte Zeilen- und Spaltenleiter, d a durch gekennzeichnet, daß der Speicher in Spaltenleiter (Y) enthält, von denen jeder eine Spalte von Speicherelementen in jedem Paar (p, q) der Bit-Ebenen durchläuft, daß die beiden Spaltenleiter (Y) aller Spaltenleiterpaare jeweils an einem Punkt zwischen den beiden Bit-Ebenen verbunden sind, daß pro Bit-Ebenen-Paar (p. q) wahlweise die beiden Schalter (alc bzw. bid) gleichliegender Spaltenleiter (Y) oder die beiden Schalter (a/dbzw. blc) des einen und anderen Spaltenleiters eines Spaltenleiterpaars gleichzeitig betätigbar sind, ferner dadurch, daß in jeder Bit-Ebene (p bzw. q) die beiden Kerne (r und 5) eines Kernpaares, das durch die Schnittpunkte eines Zeilenleiters mit den beiden Spaltenleitern eines Spaltenleiterpaares bestimmt ist, entgegengesetzt gepolt sind.