DE1449370C3 - Informationsspeicheranordnung - Google Patents

Description

nung erheblich. Bei der bekannten Anordnung wird ein Versuch gemacht, um die Länge von Treiberimpulsen zu reduzieren, indem ein System von gestaffelten Zeitsteuerungen über die gesamte Anordnung von Ebenen verwendet wird, derart, daß für jede Gruppe von Ebenen die Treiberimpulslänge kürzer ist als sie sonst wäre, und trotzdem die Überlappungsperiode für jede Gruppe ausreicht, um eine einwandfreie Ausblendung zu erzielen. Während für jede Gruppe eine erhebliche Verringerung der Impulslänge möglich ist, trotzdem ein Wort Bits besitzt, die über alle Ebenen verteilt sind, macht das Auslesen oder Einschreiben eines vollständigen Wortes erforderlich, daß zum Einschreiben die Eingabebits eines Wortes für die Dauer aller Zeitsteuerungen der versetzen Ebenen zur Verfügung stehen, und daß zum Lesen die Ausgänge aus den individuellen Elementen in versetzten Intervallen in Abhängigkeit von der Gruppierung der Ebenen für Zeitsteuerzwecke zur Verfügung stehen. Eine derartige Ausgestaltung der Speicheranordnung ergibt nur einen geringen Vorteil im Hinblick auf die Gesamtzeitersparnis, sie macht eine Verdoppelung verhältnismäßig aufwendiger Impulserzeugungsanordnungen zur Erzielung gestaffelter Impulse erforderlich und benötigt auch Anordnungen für die Eingabe und Ausgabe, damit die Zeitsteuereinstellung von z. B. statischen Eingabesignalen auf differentiell zeitgesteuerte Impulse und gestaffelte Auslesesignale für parallele einphasige Ausgänge erzielt werden.

Ziel der Erfindung ist es, eine Speicheranordnung zu schaffen, die die erneute Zeiteinstellung von Eingangsund Ausgangsimpulsen vornimmt, so daß Antriebsimpulslängen und Ausblendlängen auf ein Minimum reduziert werden, und die keine mehrfache, versetzte Impulserzeugung erfordert, wodurch die notwendigen Impulserzeugungsanordnungen erheblich vereinfacht werden.

Gemäß der Erfindung ist die Speicheranordnung nach der Erfindung dadurch gekennzeichnet, daß die ersten Verzögerungsglieder wahlweise in die Schreibsteuerleitung und die zweiten Verzögerungsglieder wahlweise in den Abfragesteuerleiter einschaltbar sind, daß die zweiten Verzögerungsglieder einen Verzögerungszeitwert aufweisen, der die jeweils charakteristische Laufzeit der zugeordneten Leitergruppe ergänzt 'zu dem Laufzeitwerk der Leitergruppe mit der höchsten charakteristischen Laufzeit, daß das Ausblendsignal für den Leseverstärker nach dem Verzögerungsglied der Leitungsgruppe mit der geringsten charakteristischen Laufzeit abgeleitet ist, und daß neben dem üblichen Decoder für die Wortadresse ein zweiter Adressendecoder vorgesehen ist, über welchen das jeweils wirksame erste (43, 44) bzw. zweite (46, 47) Verzögerungsglied in Abhängigkeit von der jeweils gewählten Adresse einschaltbar ist.

Entsprechend der vorstehend erläuterten Aufgabenstellung sieht die Speicheranordnung nach der Erfindung vor, daß jede Wortspeicherstelle durch die Auswahl eines einzigen Wortschalters adressiert ist und die Ziffernleiter in Serie mit allen Wortschaltern gekoppelt sind. Somit werden nur die Ziffernleiter der Verzögerung unterworfen, und die charakteristische Laufzeit für ein beliebiges Wort ist proportional dem Abstand von einem Ende der Ziffernleiter des entsprechenden Wortschalters. Weil dieses eine Ende der Ziffernleiter für Eingang und Ausgang zur Verfügung steht, können spezifische erste Verzögerungselemente zur Synchronisierung der Erregung der Wortleitungen mit der Auswahl des Wortschalters verwendet werden, ohne daß Mehrfachauswahlimpulserzeuger erforderlich werden. In ähnlicher Weise ermöglicht die Verwendung zweiter Verzögerungselemente der gleichen Art die Synchronisierung von Ziffern, die mit Ausblendgattern ausgelesen werden, die stets mit der gleichen Zeitsteuerung betrieben werden wie jeder Auslesezyklus der Anordnung. Es ist zweckmäßig, die Speicherstellen entsprechend ihren Abständen von dem einen Ende des Ziffernleiters zu gruppieren.

ίο Die Erfindung wird an Hand eines Ausführungsbeispieles in Verbindung mit der Zeichnung nachstehend erläutert.

F i g. 1 zeigt zwei Paare von Speicherplatten einer Informationsspeicheranordnung,

F i g. 2 stellt ein Blockdiagramm der Auswähl- und Ansteuerschaltungen für die Speicheranordnung dar.

Der Informationsspeicher besteht aus einer Vielzahl von Speicherplatten, deren jede ähnlich arbeitet, wie in dem obenerwähnten Aufsatz von Bradley beschrieben.

Jede Speicherplatte besteht aus einer rechteckförmigen dünnen magnetischen Schicht 1, die auf einer Metallunterlage 2 aufgebracht ist. Die Speicherplatten werden zu Paaren 3 in Rahmen (nicht dargestellt) aufgenommen, wobei die Flächen 1 der dünnen Schichten eines jeden Plattenpaares nach außen gewandt sind. Aus Gründen der einfacheren Darstellung sind nur zwei Paare von Platten 3 in F i g. 1 gezeigt. Ein Metallblock 4 ist zwischen jedes Plattenpaar eingefügt. Eine getrennte Schicht 5 aus plastischem Material ist um jedes Plattenpaar gewickelt und nimmt eine Reihe von streifenförmigen Zeilenwortleitern 6 auf. Jeder Leiter 6 verläuft in unmittelbarer Nähe der dünnen Schicht 1 einer Platte. Es sind 32 Leiter 6 vorgesehen, von denen nur einige aus Gründen der einfacheren Darstellung gezeigt sind. Die Leiter 6 können eine gemeinsame stromleitende Fläche 7 aufweisen, in der die Schicht 5 um die untere Kante des Plattenpaares verläuft. Jedes Plattenpaar 3 enthält einen Satz von toroidförmigen magnetischen Schaltkernen 8. Die Kerne 8 sind jeweils mit einem unabhängigen Leiter der Leiter 6 mit Hilfe von aus einer Windung bestehenden Wicklungen gekoppelt, die aus Widerstandsdrahtverbindungen 9 bestehen, welche zwischen die freien Enden der Leiter 6 gelegt sind. Damit bildet jeder Leiter 6 zusammen mit der an ihn angeschlossenen Drahtverbindung eine geschlossene Schleife, die mit einem der Kerne 8 gekoppelt ist. Der Einfachheit der Darstellung wegen sind nur zwei Kerne und zwei Leiter 6 auf dem rückseitigen Plattenpaar gezeigt, es weist jedoch jedes Plattenpaar einen vollständigen Satz von Leitern und Kernen auf.

Ein Satz von Ziffernleitern 10 ist zwischen ein Paar plastische Schichten 12 und ein weiterer Satz von Ziffernleitern 11 zwischen ein anderes Paar plastische Schichten 13 gesetzt. Diese Sätze von Streifenzeilen sind hinten und vorn zwischen den Metallblöcken 4 so angeordnet, daß die Leiter 10 magnetisch mit der magnetischen Schicht 1 der einen Platte eines jeden Paares und die Leiter 11 magnetisch mit der magnetischen Schicht 1 des anderen Plattenpaares gekoppelt sind. Jeder Satz von Leitern 10,11 besteht aus 26 Leitern, von denen nur einige in der Zeichnung dargestellt sind. Jeder der Leiter 10, 11 bildet eine Übertragungsleitung, die am einen Ende durch Widerstände abgeschlossen ist.

Die Wortleiter 6 und die Ziffernleiter 10, 11 liegen etwa längs der leichten und schweren Achsen der dünnen Schicht. Der Teil der dünnen Schicht in der Nähe einer jeden Kreuzungsstelle der Wort- und Ziffernlei-

ter bildet ein einzelnes binäres Speicherelement. Jeder Wortleiter 6 ist mit allen Speicherelementen für ein bestimmtes Wort gekoppelt, die Hälfte der Speicherelemente eines Wortes liegt auf der einen Platte des Paares und die andere Hälfte auf der anderen Platte des Paares. Jeder Ziffernleiter 10,11 ist mit allen Speicherelementen einer bestimmten Ziffernstelle der verschiedenen Wortspeicherstellen des Speichers gekoppelt. Während nur zwei Plattenpaare 3 in F i g. 1 gezeigt sind, besteht in der Praxis ein Speicherblock aus einer großen Anzahl von Plattenpaaren. Zum Beispiel enthält ein Speicherblock für 2048 Wörter 64 Paare von Platten, wobei jedes Plattenpaar 32 Wörter aus 52 Ziffern speichert. Durch jeden Kern 8 ist ein Vormagnetisierungsleiter 14, ein -Y-Auswählleiter 15 und ein V-Auswählleiter 16 geführt. Die Leiter 15 sind durch alle Kerne 8 eines Plattenpaares und die Leiter 16 durch einen Kern eines jeden Plattenpaares geführt, so daß eine an sich bekannte vorgespannte Koinzidenzstrom-Kernauswählmatrix entsteht. Der Vormagnetisierungsleiter 14 tritt durch alle Kerne der Matrix und führt einen konstanten Vormagnetisierungsstrom. Damit kann jeder ausgewählte Schaltkern durch Erregen von entsprechenden Zeilen der Auswählmatrix geschaltet werden, deren Teil er bildet. Die Kerne sind in Gruppen statt in einer einzigen großen Matrix angeordnet, damit eine Beschränkung der Schallgeschwindigkeit auf Grund der Induktivität der Kernwicklungen vermieden wird und fehlerhafte Ausgangssignale, die sich aus den kleinen Ausgangsströmen ergeben, welche durch die Schaltkerne erzeugt werden, die einen der Auswählströme aufnehmen, verringert werden.

Ein Informationswort wird aus einer ausgewählten Wortspeicherstelle der Speicheranordnung dadurch ausgelesen, daß ein Stromimpuls in den entsprechenden Wortleiter 6 geschickt wird. Dadurch wird ein magnetisches Feld erzeugt, das die magnetischen Vektoren aller Speicherelemente, die mit dem Wortleiter gekoppelt sind, etwa in Richtung der schweren Achse ausrichtet. Die Ziffernleiter 10,11 werden auch als Leseleiter verwendet. Getrennte Leseleiter sind also, wie dies in der eingangs erwähnten Literaturstelle ausgeführt ist, nicht vorgesehen. Die Winkelbewegung der Vektoren induziert Impulse in den Ziffernleitern 10, 11, die Polarität des Impulses hängt dabei von der ursprünglichen Stellung des Vektors ab.

Ein Informationswort wird in eine ausgewählte Wortspeicherstelle eingeschrieben, indem ein Stromimpuls in den Wortleiter geschickt wird und indem ein Ziffernstromimpuls der einen oder der anderen Polarität einem jeden Ziffernleiter 10,11 aufgegeben wird, je nachdem, ob eine Eins oder Null in die entsprechenden Ziffernstellungen der Wortspeicherstelle eingeschrieben werden soll. Der Ziffernimpuls wird während des Abklingens des Wortimpulses aufrechterhalten und bestimmt die Richtung, in die der magnetische Vektor innerhalb der leichten Achse gebracht wird, wobei die eine Richtung die Speicherung einer binären Eins und die andere Richtung die Speicherung einer binären Null darstellt.

Die Stromimpulse in den Wortleitern 6, die zum Abfragen und Einschreiben erforderlich sind, werden durch Schaltung des Kernes 8 erzeugt, der mit dem Leiter 6 gekoppelt ist. Jeder ausgewählte Kern 8 wird durch Zufuhr von Koinzidenzauswählstromimpulsen zu den Leitern 15, 16 geschaltet, die den ausgewählten Kern durchdringen. Die Auswählströme weisen jeweils eine Größe auf, die gleich dem Vormagnetisierungsstrom ist, haben jedoch gegenüber diesem entgegengesetztes Vorzeichen, so daß das Anlegen nur eines der Auswählströme lediglich die Wirkung des Vormagnetisierungsstromes aufhebt und der Kern somit nicht geschaltet wird. Werden beide Auswählströme in Koinzidenz zugeführt, so wird die Wirkung des Vormagnetisierungsstromes überwunden und der Kern schaltet. Nach Beendigung der Auswählstromimpulse bewirkt der Vormagnetisierungsstrom ein Rücksetzen des Kernes. Durch Rücksetzen des Kernes wird ein Stromimpuls umgekehrter Polarität in dem Wortleiter 6 induziert, gleichzeitig wird jetzt während des Schreibvorganges der Ziffernstrom eingeschaltet, und zwar so lange, bis der Impuls umgekehrter Polarität genügend weit abgeklungen ist.

In F i g. 2 der Zeichnung wird die Adresse einer Speicherstelle, an der ein Abfrage- oder Einschreibvorgang vorgenommen werden soll, in ein Adressenregister 17 eingeführt. Die Adressensignale aus dem Register 17 werden durch Decodiereinrichtungen 18 und 19 decodiert, so daß aus einer ausgewählten Vielzahl der A'-Ansteuerungen 20 und aus einer ausgewählten Vielzahl der y-Ansteuerungen 21 eine ausgewählt wird. Ein Signal auf der Leitung 22 wird den Ansteuerungen 20 und 21 zugeführt, so daß die ausgewählten Ansteuerungen, die von der Decodiereinrichtung angeschaltet werden, Auswählströme zu bestimmten Zeiten durch den ^-Leiter 15 und den V-Leiter 16 des Speichers 23, die mit den Ansteuerungen verbunden sind, führen.

Jeder Ziffernleiter 10, 11 ist mit dem Ausgang einer getrennten Ziffernansteuerung 24 verbunden. Ein Eingaberegister 25 ist über Torschaltungen 26 mit den Eingängen der Ziffernansteuerungen 24 verbunden. Diese Ziffernansteuerungen 24 sind in der Weise betätigbar, daß ein Stromimpuls der einen oder anderen Polarität den Ziffernleitern 10, 11 in Abhängigkeit von Signalen zugeführt wird, die binäre Ziffern eines Wortes einer Information darstellen, welche in das Eingaberegister 25 eingeführt und über die Tore 26 den Zifferntreibern 24 zugeführt werden, wenn die Tore 26 durch ein Signal auf der Leitung 27 geöffnet werden.

Die Ziffernleiter 10, 11 sind ferner auch mit den Eingängen von getrennten Leseverstärkern 28 verbunden. Die Ausgänge der Leseverstärker 28 sind über Schwellenwertgatter 29 mit einem Ausgangsregister 30 verbunden. Diese Gatter 29 sind normalerweise geschlossen und werden ein bestimmten Zeitintervall lang durch ein Signal aus einem Schwellenwellenform-Generator 31 geöffnet. Die Ausgangsschaltungen der Ziffernansteuerungen sind von den Eingangsschaltungen der Leseverstärker isoliert. Die Ziffernleiter sind in einer abgeglichenen Anordnung mit Dioden vorgesehen, die eine geringe Impedanz für den verhältnismäßig hohen Ziffernansteuerstrom darstellen und eine hohe Impedanz für die verhältnismäßig kleinen, induzierten Leseströme bilden. Es wurde bereits erwähnt, daß die Ausbreitungszeit eines Impulses in Richtung des Ziffernleiters in einem Speicher von 2048 Worten, der z. B. aus 64 Plattenpaaren bestehen kann, etwa 75 nS betragen kann. Die Wirkung dieser Verzögerung auf die Abfrage- und Einschreibvorgänge wird im folgenden betrachtet. Zuerst sei auf die Einwirkung auf die Abfragevorgänge eingegangen. Die induzierten Impulse werden auf die Leseverstärker 28 etwa gleichzeitig mit dem Impuls im Wortleiter 6 übertragen, wenn die Speicherelemente mit den Ziffernleitern 10, 11 an Stellen gekoppelt sind, die nur in einem kleinen Abstand von den Enden der Leiter 10, 11, welche mit den Lese-

verstärkern verbunden sind, angeordnet sind. Wenn das ausgewählte Wort innerhalb des Speichers ein Wort ist, dessen Speicherelemente mit dem entfernten Ende der Ziffernleiter gekoppelt sind, erfahren die induzierten Impulse die volle Übertragungsverzögerung und kommen an den Leseverstärkern 75 nS später an als die Impulse von den Wortspeicherelementen, die mit den Ziffernleitern an einer Stelle in der Nähe des Leseverstärkers gekoppelt sind. Die Impulse aus Speicherelementen, die mit dazwischenliegenden Stellen längs der Ziffernleiter gekoppelt sind, erfahren entsprechend kleinere Verzögerungen. Somit ändert sich der Zeitpunkt, zu dem die Leseverstärker einen Impuls aufnehmen, über einen Zeitraum von 75 nS in Abhängigkeit davon, an welcher Stelle das Wort aus dem Speicher abgelesen wird. Dieser zeitliche Spielraum kann wesentlich größer als die Dauer des induzierten Leseimpulses sein.

Der zeitliche Spielraum des Leseimpulses ist deswegen von Bedeutung, weil zur Auswahl der Spitze der Leseimpulse der Ausgang aus den Leseverstärkern ausgeblendet wird. Das Ausblenden ergibt eine wirksame Vergrößerung des Signal/Störverhältnisses des Lesesignals, indem die Verstärker nur ansprechen, wenn die Spitze des Nutzanteiles des Lesesignals auftritt, wodurch das Ansprechen auf Störsignale, die zu anderen Zeiten auftreten und z. B. erzeugt werden, wenn ein Ziffernstromimpuls abklingt, verringert wird. Wenn die Dauer der Ausblendimpulse so weit vergrößert werden muß, daß Leseimpulse mit einer zeitlichen Schwankung von Null bis 75 nS erfaßt werden sollen, kann der Ausblendimpuls nicht mehr seine echte Wirksamkeit innerhalb der praktizierten Impulszeitselektion entfalten und der Vorteil des Ausblendverfahrens geht verloren.

Bei einem Einschreibvorgang ist es erforderlich, den Ziffernstrom an der ausgewählten Speicherstelle in Koinzidenz mit oder kurz vor dem Wortstromimpuls einzuschalten. Das Feld in der leichten Achse, das durch den Ziffernstrom erzeugt wird, ist so beschaffen, daß er die Rückstell-Richtung des magnetischen Vektors nicht bestimmen kann, so lange das Feld in der schweren Achse, das durch den Wortstrom erzeugt wird, nicht auf 10% des Spitzenwertes gefallen ist, bevor der Ziffernstrom abzunehmen beginnt. Infolgedessen ist das Zeitverhalten der abfallenden Kante des Ziffernstromimpulses genau zeitlich in Übereinstimmung mit dem Wortstromimpuls zu bringen. Auf Grund der Übertragungsverzögerung der Ziffernleiter wird der Ziffernstromimpuls an Speicherstellen, die entfernt von dem Zifferntreiberende des Stromleiters Hegen, später wirksam als an Stellen in der Nähe der Zifferntreiber. Wenn deshalb das relative Zeitverhalten der Zuführung des Wortstromes und des Ziffernstromes zu den entsprechenden Leitern fest vorgegeben ist, ist es erforderlich, die Länge des Ziffernstromimpulses um wenigstens die maximale Verzögerung längs des Leiters zu vergrößern, damit gewährleistet ist, daß der Ziffernstrom an jeder beliebigen Speicherstelle wirksam wird. Dies hat den Nachteil, daß die Speicherumlaufdauer vergrößert wird.

Die Ausdehnung der Größe des Ziffernstromimpulses wird im Falle vorliegender Erfindung dadurch vermieden, daß die relativen Zeitsteuerungen der Wort- und Ziffernströme so modifiziert werden, daß zwar nur ein Ziffernstromimpuls minimaler Länge verwendet wird, das Aufgeben des Wortimpulses jedoch in bezug auf den Ziffernstromimpuls um eine Zeitdauer verzögert wird, die etwa gleich der Laufzeit ist, welche der Ziffernstromimpuls benötigt, um an der gewünschten Wortstelle anzukommen.

In ähnlicher Weise ist es durch Verwendung einer variablen Verzögerung, die dem Ausleseausblendsignal aufgegeben wird, möglich, den Effekt der Laufzeit der Ausleseausgänge längs der Ziffernleitungen zu erzielen, wobei dieser Effekt darin besteht, daß die Auswahl einer Wortstelle, die durch Aufgeben von Worttreibströmen ausgelesen wird, vor dem Aufgeben des Ausblendsignals erfolgt.

Die grundlegende Zeitsteuerung des Systems und damit die Auswahl einer entsprechenden aufzugebenden Verzögerung kann als Funktion der Adresse der gewünschten Wortstelle ausgebildet werden. Auf Grund der physikalischen Ausgestaltung des Speichers ist es möglich, die Laufzeit zu spezifizieren, die durch Impulse in den Ziffernleitungen bei einer Wanderung von einer spezifizierten Stellenadresse zu den Enden der Ziffernleiter auftritt, die mit den Zifferntreibem 24 verbunden sind. Infolgedessen ist es theoretisch möglich, die Adressiervorrichtung nicht nur den entsprechenden Speicherkern auswählen zu lassen, sondern auch die entsprechende Zeitsteuerung für das System. In der Praxis ist es weder notwendig nocht wirtschaftlich, eine unterschiedliche Zeitsteuerung für jede Adresse auszuwählen. Die Unterschiede in der Laufzeit bei einer einzelnen Platte sind kleiner als die Zeitänderung, die auf Grund von Stromkreistoleranzen zu erwarten ist, z. B. kleinen Unterschieden zwischen einzelnen Schaltkernen, Auswählstromgeneratoren usw. Infolgedessen kann eine ausreichend gute Kompensation dadurch erzielt werden, daß unterschiedliche Systemzeitsteuerungen für Gruppen von Adressen gewählt werden. So ist es beispielsweise zweckmäßig, die Plattenpaare in z. B.

acht Gruppen von jeweils acht Plattenpaaren zu gruppieren. Nimmt man an, daß die Wortstellenadressen nacheinander angeordnet sind, wird jede Adresse in der Gruppe 000 bis 0255 eine Zeitsteuerung auswählen, jede Adresse in der Gruppe 0256 bis 0511 eine andere Zeitsteuerung usw. Der Einfachheit halber wird in folgender Beschreibung von nur drei Adressengruppen ausgegangen.

Die erforderliche Veränderung im Zeitverhalten wird dadurch erzielt, daß die in das Register 17 eingeführte Adresse mit Hilfe einer Decodiereinrichtung 32 decodiert wird, die ein Signal auf eine der Leitungen 33, 34,35 in Abhängigkeit von der Gruppe von Plattenpaaren, in denen die Adressenspeicherstelle angeordnet ist, gibt. Der Einfachheit der Darstellung wegen sind nur drei Leitungen dargestellt und der Speicher wird als in drei Gruppen von nahen, mittleren und entfernten Stellen aufgeteilt betrachtet. In der Praxis wird eine größere Anzahl von Gruppen verwendet und eine getrennte Leitung für jede Gruppe von Plattenpaaren vorgesehen. Die Leitungen 33, 34, 35 sind mit einem Eingang von UND-Gattern 36, 37, 38 und mit einem Eingang von UND-Gattern 39,40,41 verbunden.

Über eine Leitung 27 ist eine Steuereinheit 42 an das Gatter 26 und das UND-Gatter 36 gelegt. Die Leitung 27 ist auch mit den UND-Gattern 37,38 über Verzögerungseinrichtungen 43,44 verbunden. Die Steuereinheit 42 ist weiter über eine Leitung 45 an das UND-Gatter 41 und über Verzögerungseinrichtungen 46, 47 an die UND-Gatter 39, 40 gelegt. Die Leitung 45 führt auch über die Verzögerungseinrichtung 46 an den Schwellwertgenerator 31. Die Ausgänge der UND-Gatter 36, 37, 38 sind mit einem ODER-Gatter 48 verbunden, der Ausgang der UND-Gatter 39, 40, 41 ist an ein ODER-

609 685/3

Gatter 49 gelegt. Die Ausgänge der ODER-Gatter 48, 49 sind über ein ODER-Gatter 50 mit der Leitung 22 und damit mit den X- und F-Ansteuerungen 20, 21 verbunden.

Für einen Abfragevorgang erzeugt die Steuereinheit 42 ein Abfrageeinleitungssignal auf der Leitung 45. Der Ausgang der Decodiereinrichtung 32 öffnet das Gatter 39 für die nahe Gruppe des Speichers, das Gatter 40 für die zwischenliegende Gruppe oder das Gatter 41 für die entfernte Gruppe. Das einleitende Signal wird deshalb durch die ODER-Gatter 49, 50 auf die Leitung 22 entweder mit einer ersten Verzögerung oder mit einer kleineren zweiten Verzögerung oder ohne Verzögerung gegeben, je nachdem, ob die nahe, die zwischenliegende oder die entfernte Gruppe des Speichers adressiert ist. Das einleitende Signal wird auch mit der ersten Verzögerung dem Schwellwertgenerator 31 zugeführt. Wenn deshalb die nahe Gruppe des Speichers adressiert ist, wird der Wortstrom zur gleichen Zeit erzeugt, wie die Schwellgatter 29 geöffnet werden, da keine Verzögerung der Übertragung des Lesesignals aus den nahen Speicherstellen vorhanden ist. Wenn jedoch eine entfernte Stelle adressiert ist, werden die X- und K-Ansteuerungen 20 und 21 vor dem Schwellenwellenformgenerator 31 über ein Zeitintervall betätigt, das gleich der Übertragungsverzögerung aus der entfernten Speicherstelle ist. In ähnlicher Weise werden die Ansteuerungen für eine zwischenliegende Stelle zu Zwischenzeiten betätigt. Damit werden die Schwellwertgatter zu einer Zeit geöffnet, die durch das einleitende Signal auf der Leitung 45 bestimmt wird und die X- und y-Ansteuerungen zu einer Zeit betätigt, die früh genug liegt, daß die Lesesignale an den Schwellwertgattern während der Zeit aufgenommen werden, in der die letzteren durch den Impuls aus dem Schwellenwellenformgenerator geöffnet werden.

Für einen Schreibvorgang erzeugt die Steuereinheit auf der Leitung 27 ein den Einschreibvorgang einleitendes Signal. Der Ausgang der Decodiereinrichtung öffnet das Gatter 36 für die nahen Speicherstellen, das Gatter 37 für die Zwischenspeicherstellen oder das Gatter 38 für die entfernten Speicherstellen. Das Signal zur Einleitung des Einschreibvorganges wird in die Zifferntreiber 24 eingeführt, so daß auf den Leitern 10 und 11 Ströme auftreten, die die Ziffer darstellen. Das Signal zur Einleitung des Einschreibvorganges wird auch durch das Tor 36 für eine nahe Speicherstelle ohne Verzögerung in das Tor 48 eingeführt und dann über das ODER-Tor 50 auf die X- und K-Ansteuerungen gegeben. Damit werden die X- und V-Ansteuerungen für die nahen Stellen, die keine oder nahezu keine Übertragungsverzögerung aufweisen, in der Weise betätigt, daß ein Wortstrom während des Zuführens der Ziffernströme auftritt. Für die entfernten Speicherstellen wird das Gatter 38 geöffnet und die Y- und Af-Ansteuerungen werden nach einer Verzögerung betätigt, die etwa

gleich der Übertragungsverzögerung längs der Leiter 10, 11 zur fernen Stelle ist. In ähnlicher Weise wird das Gatter 37 für Zwischenspeicherstellen geöffnet und der Wortstrom wird um einen geringeren Wert verzögert.

In der vorstehenden Beschreibung wurde der Einfachheit wegen angenommen, daß die Gatter, die Decodiereinrichtungen und die Ansteuerungen keine Verzögerungen auf die Signale ausüben. In der Praxis läßt sich jedoch eine kleine Verzögerung nicht vermeiden. Infolgedessen muß diese Verzögerung berücksichtigt werden, wenn die Dauer der Zeitverzögerung bestimmt wird, die von den Verzögerungseinheiten erzeugt wird. Es sind getrennte Verzögerungseinheiten dargestellt worden, die gewünschten Verzögerungen können jedoch auch durch Anzapfen einer einzelnen Verzögerungsleitung erhalten werden. Die X- und y-Ansteuerungen können auch durch die Endstufen der Decodiereinrichtungen 18 und 19 ausgebildet werden, die zu der gewünschten Zeit von dem Signal auf der Leitung 22 betätigt werden, welches einem Transistorschalter in der Einspeisung zu den Ansteuerstufen zugeführt wird. Falls erwünscht, kann die Funktion der Decodiereinrichtung 32 von der Decodiereinrichtung 18 und/oder der Decodiereinrichtung 19 mit übernommen werden; dann entfällt die Decodiereinrichtung 32 und das Gatter 36 und die Verzögerungseinheiten 43, 44, werden mit entsprechenden Stellen in der Decodiereinrichtung 18 und/oder 19 verbunden.

Hierzu 2 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Informationsspeicheranordnung mit einer Vielzahl adressierbarer Speicherstellen, in deren jede ein Informationswort eingeschrieben und daraus gelesen werden kann, mit Speicherelementen, die mit sich kreuzenden Wort- und Ziffernleitern gekoppelt sind, die Leiter der einen Art aber gegenüber der anderen Art eine erhebliche Signallaufzeit aufweisen, mit in während des Schreibvorgangs wirksamen Stromkreisen enthaltenen ersten und mit in während des Lesevorganges wirksamen Stromkreisen enthaltenen zweiten Verzögerungsgliedern, die jeweils einer Gruppe der Leiter der anderen Art mit unwesentlicher Signallaufzeit zugeordnet sind, wobei durch die örtliche Lage dieser Leitergruppen die jeweils bis zu ihnen hin geltende Laufzeit des Schreibimpulses auf den sie kreuzenden Leitern bestimmt ist als »charakteristische Laufzeit«, wobei die Verzögerungszeiten der ersten Verzögerungsglieder zur Herbeiführung der zeitlichen Koinzidenz der Schreibimpulse jeweils diesen charakteristischen Signallaufzeiten gleich sind und wobei die Verzögerungszeiten der zweiten Verzögerungsglieder derart bemessen sind, daß das Lesesignal und das Ausblendsignal für den Leseverstärker unabhängig von der Größe der jeweils charakteristischen Signallaufzeit zur Koinzidenz kommen, dadurch gekennzeichnet, daß die ersten Verzögerungsglieder (43, 44) wahlweise in die Schreibsteuerleitung (27) und die zweiten Verzögerungsglieder (46, 47) wahlweise in den Abfragesteuerleiter (45) einschaltbar sind, daß die zweiten Verzögerungsglieder (43, 44) einen Verzögerungszeitwert aufweisen, der die jeweils charakteristische Laufzeit der zugeordneten Leitergruppe ergänzt zu dem Laufzeitwert der Leitergruppe mit der höchsten charakteristischen Laufzeit, daß das Ausblendsignal für den Leseverstärker (28) abgeleitet ist (über 31) nach dem Verzögerungsglied (46) der Leitungsgruppe mit der geringsten charakteristischen Laufzeit, und daß neben dem üblichen Decoder für die Wortadresse (18,19) ein zweiter Adressendecoder (32) vorgesehen ist, über welchen das jeweils wirksame erste (43, 44) bzw. zweite (46, 47) Verzögerungsglied in Abhängigkeit von der jeweils gewählten Adresse einschaltbar ist.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine erste Gatteranordnung (36 bis 38) an die Ausgänge der ersten Verzögerungsglieder (43, 44) gelegt ist, um keines oder nur eines der ersten Verzögerungsglieder (43, 44) auszuwählen und die Schreib-Steuerleitung (27) mit der Wortleiter-Treibanordnung (20, 21) zu verbinden, wobei die erste Gatteranordnung (36, 38) in Abhängigkeit von dem Adressendekodierer (32) betätigbar ist.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine zweite Gatteranordnung (39 bis 41) mit den Ausgängen der zweiten Verzögerungsglieder (46, 47) zur Auswahl keines oder nur eines der zweiten Verzögerungsglieder (46, 47) verbunden ist, um die Abfrage-Steuerleitung (45) mit der Wortleiter-Treibanordnung (20, 21) zu verbinden, wobei die zweite Gatteranordnung (39-41) in Abhängigkeit von dem Adressendekodierer (32) betätigbar ist.

Die Erfindung bezieht sich auf eine Informationsspeicheranordnung mit einer Vielzahl adressierbarer Speicherstellen, in deren jede ein Informationswort eingeschrieben und daraus gelesen werden kann, mit Speicherlementen, die mit sich kreuzenden Wort- und Ziffernleitern gekoppelt sind, die Leiter der einen Art aber gegenüber der anderen Art eine erhebliche Signallaufzeit aufweisen, mit in während des Schreibvorgangs wirksamen Stromkreisen enthaltenen ersten und mit in während des Lesevorganges wirksamen Stromkreisen enthaltenen zweiten Verzögerungsgliedern, die jeweils einer Gruppe der Leiter der anderen Art mit unwesentlicher Signallaufzeit zugeordnet sind, wobei durch die örtliche Lage dieser Leitergruppen die jeweils bis zu ihnen hin geltende Laufzeit des Schreibimpulses auf den sie kreuzenden Leitern bestimmt ist als »charakteristische Laufzeit«, wobei die Verzögerungszeiten der ersten Verzögerungsglieder zur Herbeiführung der zeitlichen Koinzidenz der Schreibimpulse jeweils diesen charakteristischen Signallaufzeiten gleich sind und wobei die Verzögerungszeiten der zweiten Verzögerungsglieder derart bemessen sind, daß das Lesesignal und das Ausblendsignal für den Leseverstärker unabhängig von der Größe der jeweils charakteristisehen Signallaufzeit zur Koinzidenz kommen.

Es ist bereits eine Speicheranordnung dieser Art bekannt, bei der eine Gruppe der Auswählleiter als X- und y-Leiter einer jeden Ebene und eine weitere Gruppe von Auswählleitern zur Verkettung aller Ebenen in Serie vorzusehen (»IRE Transactions on Elektronic Computers«, Juni 1961, S. 233 bis 237). Wegen dieser Serienverbindung der Elemente in verschiedenen Ebenen ergibt sich, daß die Stromleiter der ersten Gruppe eine ziemlich große Länge im Vergleich zu den Stromleitern in einer einzigen Ebene besitzen, und daß eine ziemlich große Zeitperiode, verglichen mit der Zeit, die erforderlich ist, um ein einzelnes Speicherelement auszuwählen und zu betreiben, erforderlich ist, damit ein Signal die ganze Länge der ersten Gruppe von Leitern durchläuft. Die Verzögerung, die ein Signal benötigt, um einen Bruchteil dieser Länge zu durchlaufen, ist ein entsprechender Bruchteil der Verzögerung, die zur Zurücklegung der gesamten Länge beiträgt. Daraus folgt, daß die Laufzeit bis zu einer vorbestimmten Position des gesamten Stromleiters als die »charakteristische Laufzeit« bezeichnet wird, und es kann jedem der verschiedenen Speicherelemente besser längs des Stromleiters der ersten Gruppe eine entsprechende charakteristische Laufzeit zugeordnet werden. Bei der bekannten Anordnung sind in die Bits eines vollständigen Wortes über die Elementenebenen verteilt, so daß zur Durchführung von Lese- und/oder Schreibvorgängen bei einem vollständigen Wort erforderlich ist, daß die individuellen, unterschiedlichen charakteristischen Laufzeiten für die Bits des Wortes in Rechnung gesetzt werden müssen. Dies ergibt die Forderung, daß die Antriebsimpulse auf den unterschiedlichen Gruppen von Stromleitern für die Auswahl eines Wortes jeweils ausreichend lang sein müssen, damit sie sich überlappen, während der Ausblendimpuls zum Auslesen kurz genug sein muß, daß er nur während des Überlappens auftritt. Um einen Ausblendimpuls wirksam zu machen, der selbst genügend lang dauert, daß er wirksam wird, müssen extrem lange Treiberimpulse auf den Gruppen von

Auswählleitern verwendet werden, damit die Uberlappungsperiode den Zeitpunkt des Ausblendimpulses enthalten kann, und diese Treiberimpulslänge reduziert die mögliche Arbeitsgeschwindigkeit der Speicheranord-