DE1574650A1

DE1574650A1 - Verfahren zur Aufzeichnung von Daten und Vorrichtung zur Ausfuehrung des Verfahrens

Info

Publication number: DE1574650A1
Application number: DE1968G0052695
Authority: DE
Inventors: Bishop Joseph Edwin
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1967-03-28
Filing date: 1968-03-19
Publication date: 1971-09-30
Also published as: US3508228A; JPS5526526B1; GB1147575A; FR1562325A; DE1574650B2

Description

5469

GENERAL ELECTRIC COMPANY, Schenectady, N.Y. USA

Verfahren zur Aufzeichnung von Daten und Vorrichtung zur Ausführung des Verfahrens

Die Erfindung betrifft ein Verfahren zum Aufzeichnen von Daten in einem verschiedene Zeichen durch auseinanderliegende Markierungen darstellenden Code auf einem Aufzeichnungsträger, wobei jedem Zeichen eine Speicherzelle auf dem Aufzeichnungsträger in einer einzigen Datenspur zugeordnet ist und jede Speicherzelle in eine vorbestimmte Anzahl von Teilen, die der Anzahl möglicher Markierungsstellen in der Speicherzelle entspricht, unterteilt ist und das Vorhandensein oder die Abwesenheit von Markierungen an diesen Markierungsstellen zur Kennzeichnung eines Zeichenwertes dient.

Die Daten sollen jedoch nicht nur aufgezeichnet, sondern auch wiedergegeben werden. Vorzugsweise werden die Informationen oder Daten in digitaler Form auf einem magnetischen oder einem anderen Aufzeichnungsträger, wie sie üblicherweise in elektronischen Datenverarbeitungsanlagen verwendet werden, aufgezeichnet .

Die Erfindung ist besonders vorteilhaft bei Anlagen anwendbar, die einen Aufzeichnungsträger enthalten, auf dem die Daten mit Hilfe magnetischer oder anderer "Markierungen" oder Kennzeichen in einer einzigen weitgehend Kontinuierlichen Spur aufgezeichnet sind und bei dem die Markierungen seriell aufgezeichnet und gelesen werden. Es ist ein weiteres vorteilhaftes Merkmal der Erfindung, daß sie bei einer selbstsynchronisierten Anlage angewendet werden kann, bei der der Abstand der Markierungen, die Informationen darstellen, ebenfaLls zur Steuerung

109840/129 2

des zeitlichen Ablaufs oder zur Synchronisierung der Operationen dient.

Der Erfindung liegt im wesentlichen die Aufgabe zugrunde, eine Dateninformationsaufzeichnungs- und Wiedergabeeinrichtung zu schaffen, bei der die Informationsmenge, die auf einem Aufzeichnungsträger gespeichert und von diesem abgelesen werden kann, vergrößert ist, ohne Abstand aufeinanderfolgender einzelner Datenmarkierungen auf dem Aufzeichnungsträger zu verringern.

Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß die Daten-Markierungen in Abhängigkeit von dem Code zur Darstellung der verschiedenen Zeichen aufgezeichnet sind, daß aufeinanderfolgende Markierungen auseinanderliegen und mindestens eine freie Markierungsstelle dazwischen liegt und daß nebeneinanderliegende Markierungsstellen weniger weit auseinanderliegen, als es dem zulässigen Minimalabstand aufeinanderfolgender Markierungen entspricht.

Eine Vorrichtung zur Ausführung des Verfahrens zeichnet sich dadurch aus, daß es einen bewegbaren Aufzeichnungsträger mit mindestens einer Datenspur enthält, daß die Datenspur von einem Umformer abgetastet wird und der Umformer in Abhängigkeit von den aufgezeichneten Markierungen elektrische Signale erzeugt, daß ein Taktgeber vorgesehen ist, der einen Oszillator enthält, dessen Ausgangssignalfrequenz der Frequenz entspricht, mit der aufeinanderfolgende MarKierungssteilen auf dem Aufzeichnungsträger an dem Umformer vorbeilaufen, daß ein Phasendetektor zwischen dem Umformer und dem Taktgeber liegt und die Ausgangssignale des Umformers erhält und die Phasenlage des TaktgeDer-AusganeiSsignalü derart korrigiert, daß sie synchron zur Vorbeioewegung aer ua tens pur-Markierungss teilen, an dem Umformer bleibt, daß der Taktgeber Vorrichtungen zum Unterscheiden der verschiedenen Murk ie runkst? teilen einer jeden Speicher-

BAD ORIGINAL

zelle des Aufzeichnungsträgers enthält und daß Dekodierungsvorrichtungen an den Umformer und den Taktgeber angeschlossen' sind, die die Daten-Markierungssignale derart umsetzen, daß sie die aufgezeichneten Datenzeichen in einer herkömmlichen Schreibweise darstellen.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet .

D.h., es hat sich herausgestellt, daß binäre digitale Informationen besser übertragen, aufgezeichnet und vom Aufzeichnungsträger abgelesen werden können, indem man die Menge der Informationen, die innerhalb einer vorbestimmten Zeitspanne übertragen und innerhalb eines vorbestimmten Raumes oder Abstandes in einer Datenspur aufgezeichnet und aus dieser abgelesen werden können, erhöht, ohne die Dichte der Daten zu erhöhen, d.h. ohne den Abstand von aufeinanderfolgenden einzelnen Daten-Markierungen zu verringern. Es wurde festgestellt, daß dies dadurch erreicnt werden kann, daß die Daten in einem Code dargestellt werden, bei dem verschiedene Binärziffernkoinbinatioiien durch die Phase oder den Abstand einzelner Datenmarkierungen oder Kennzeichen und Kombinationen einzelner Markierungen innerhalb vorbestimmter Zeitspannen oder innerhalb eines vorbestimmten Teils der Datenspur, der als Einheit oder Zelle bezeichnet wird, dargestellt werden. Jede Zelle ist zeitlich oder räumlich in Unterabteilungen aufgeteilt, die kleiner sind als die minimal zulässige Zeit oder der minimal zulässige Abstand bzw. Raum, die oder der den aufeinanderfolgenden .Datenmarkierungen zugeordnet werden kann. Bei dem verwendeten Markierungs-Code wird jedoch verlangt, daß keine zwei Markierungen so dicht beieinander liegen, wie eine einzige Unterabteilung, die auch Teil genannt wird. So kann eine zusätzliche Information in der Lage der Markierungen innerhalb von Abmessungen, die kleiner als der kleinste Abstand zwischen aufeinanderfolgenden Markierungen sind, enthalten

BAD ORIGINAL

109840/1292

Im folgenden wird die Erfindung anhand von Zeichnungen eines Ausführungsbeispiels näher erläutert, wobei alle aus der Beschreibung und den Abbildungen hervorgehenden Einzelheiten zur Lösung der Aufgabe im Sinne der Erfindung beitragen können und mit dem Willen zur Patentierung in die Anmeldung aufgenommen wurden.

Fig. 1 ist ein Blockschaltbild einer bevorzugten Ausführung der Erfindung.

Fig. 2 ist ein Taktdiagramm zur Erläuterung von Fig. 1.

Fig. 3 ist ein Plan, der den Inhalt eines Registers B und dreier Zwischenspeicher - Flipflops in der Einrichtung nach Fig. 1 in derjenigen Zeit, in der Daten auf dem Aufzeichnungs-

träger aufgezeichnet werden, darstellt.

Fig. 4 ist ein Plan, der den Inahlt des Registers B nach Fig. während derjenigen Zeit, in der die Daten vom Aufzeichnungsträger gelesen werden, darstellt.

Ein typischer Code, in dem Informationen erfindungsgemäß aufgezeichnet werden können, ist in der folgenden Tabelle I gezeigt.

109840/1292

	TABELIE I	X	X	X	PUR EIKE	φ I ¹O
	CODETABELLE			ZELLE
	EINZIGE	2 ^T3
ZEITSKALA	T₀ T₁ τ
GESPEICHERTER WERT
O 1	X
O O	X	X
1 O	X
1 1
Synchronisati on

In der Tabelle I ist eine einzige Speicherzelle (oder Speichereinheit) dargestellt, die einer bestimmten Länge der Datenspur auf einem Aufzeichnungsträger entspricht, auf dem das Markierungsmuster gespeichert werden soll. Man sieht, daß die Zelle durch vertikale Spalten, die mit T_Q, T₁, T₂, T₅ und T_Q ^f bezeichnet sind und insgesamt Zeiten oder Takte T genannt werden, in vier gleiche Teile unterteilt ist. Tq¹ bezeichnet den ersten Teil der nächstfolgenden Zelle. Diese Zeiten T bezeichnen die Unterabteilungen der Speicherzelle, und in diesen Takten oder Zellenteilen werden die verschiedenen Daten-Markierungen, hier durch den Buchstaben X dargestellt, in den verschiedenen horizontalen Zeilen aufgezeichnet, um die verschiedenen Zeichenwerte, die in der linken Spalte angegeben sind, aufzuzeichnen. Im Falle einer magnetischen Aufzeichnung werden die Markierungen durch Ummagnetisierung des Aufzeichnungsträgers gebildet. Bei diesem Code wird ein aus der Bit-Kombination 01 gebildetes Zeichen durch eine Ummagnetisierungs-

109840/1292

*■" Ό "·

Markierung im Takt T.. im i/4 Punkt der Zelle dargestellt. Ein durch die Bit-Kombination 00 dargestelltes Zeichen wird im Takt Tp (Mittelpunkt) aufgezeichnet, während ein durch die Bit-Kombination 10 dargestelltes Zeichen als Ummagnetisierungs-Markierung im Takt T, (3/4 Punkt) aufgezelehnet wird, Die vierte mögliche Kombination bei zwei Binärziffern (Bits) ist die Kombination 11, und man sieht aus der Tabelle I, daß diese Kombination durch eine Ummagnetisierungs-Markierung in den Takten T. und T, dargestellt wird. In der untersten mit "Synchronisation" bezeichneten Zeile der Tabelle I sind in den Takten T_Q und T₀ ¹ Synchronisierungs-Markierungen dargestellt. Diese Markierungen stellen keine Daten dar, sondern werden als Synchronisations-Signale verwendet, wenn die Daten-Markierungen nicht zur Synchronisation genügen. Die Synchronisations-Markierungen werden auch als Trennmarkierungen bezeichnet, während die Stellen, an denen diese Markierungen vorgesehen sind, auch als Trennmarkierungsstellen bezeichnet werden, da sie an den Trennstellen oder Übergängen von einer Zelle zur nächsten angeordnet sind.

Wie noch ausführlicher beschrieben wird, ist dieser Code zur selbsttätigen Synchronisation oder zeitlichen Steuerung beim Lesen der Daten vom Speichermedium geeignet. (Selbsttätige zeitliche Steuerung bedeutet, daß die zur Darstellung von Daten verwendeten Markierungen auch zu Synchronisationszwecken in der Anlage verwendet werden.) Bei einigen Bit-Kombinationen überschreitet der Abstand aufeinanderfolgender Ummagnetisierungs-Markierungen einen Maximalwert, der im wesentlichen durch die Fähigkeit der selbsttätigen zeitlichen Steuerung der speziellen Einrichtung bestimmt wird. In diesen speziellen Fällen wird deshalb die Synchronisierungs-Markierung am Rand der Zelle (Takt Tq) angeordnet, um den Synchronismus aufrechtzuerhalten. Dies hat den Vorteil, daß extrem stabile und mithin kostspielige Taktgeber und Antriebsmotoren mit größerer Drehzahlstabilität entfallen, ils gibt drei Fälle, in denen die Syn-

1098 4 0/1292

chronisierungsmarkierung vorgesehen ist. Dies ist der fall, wenn

a) auf die Kombination 01 in der einen Zelle die Kombination in der nächsten Zelle oder

b) auf die Kombination 01 in der einen Zelle die Kombination in der nächsten Zelle oder

c) auf die Kombination 00 in der einen Zelle die Kombination in der nächsten Zelle folgt.

Diese drei Fälle stellen diejenigen Bit-Kombinationen dar, die eine Zeit zur Folge hätten, die größer ist als diejenige, die einer Zellenzeit ohne Markierung entspricht.

Die unten dargestellte Tabelle II zeigt das Daten-Markierungsmuster, das auf einer magnetischen Aufzeichnungsfläche aufgezeichnet wird, und zwar unter Verwendung des Codes nach Tabelle I für die aus acht Bits bestehende Kombination, die von links nach rechts gelesen 10 01 Ou 11 lautet. Diese acht Bits bestehen aus vier binärer Bits (oder Bitpaaren), denen jeweils eine von vier Zellen 1-4 zugeordnet ist. Wie in Tabelle II gezeigt ist, ist die Bit-Kombination 10 durch eine Markierung im Takt T^ in der Zelle 1 und die Bit-Kombination 01 durch eine Markierung im Takt T₁ in der Zelle 2 dargestellt. Die Bit-Kombination OO ist durch eine Markierung im Takt T„ der Zelle 5 und die Bit-Kombination 11 durch Markierungen in den Takten T₁ und T_ der Zelle 4 dargestellt.

109840/1292

TABELLE II

BEISPIEL DER SPEICHERUNG IN AUFEINANDERFOLGENDEN ZELLEN

GESPEICHERTE
WERTE

ZEISKALA .

ZELLE 1 10

T_n T₁ T, Uli

ZELLE 2
01

T₁ T₂ τ, τ₍

ZELLE 3 OO

TfTl φ Λ J- /*\ J- Γ

ZELLE 4 11

MARKIERUNGEN

Eine Synchronisierungs-Markierung ist am Rande (im Takt T_Q) zwischen Zelle 2 und Zelle 3 dargestellt. Wie aus der Tabelle II zu sehen ist, würden bei Nichtvorhandensein dieser Synchronisierungs-Markierung fünf Takte T oder Zellenteile zwischen den Markierungen beim Aufzeichnen der aus vier Bits bestehenden Kombination 01 OO auftreten. Da dadurch ein zu großer Zwischenraum entstehen würde, der nicht ausreichen würde, die Synchronisierung bei Verwendung anderer Bauteile mit begrenzter Drehzahlstabilität aufrechtzuerhalten, ist die Synchronisierungs-Markierung an der Grenze zwischen den die Bit-Kombination 01 und die Bit-Kombination 00 speichernden Zellen eingefügt.

Nach Tabelle I ist in jeder Zelle mindestens eine Daten-Markierung vorgesehen, unabhängig davon, welcher Wert dieser aus zwei binären Ziffern bestehenden Kombination, die in dieser Zelle dargestellt werden soll, zugeordnet ist. Wenn genügend stabile Bauteile in der Einrichtung verwendet werden, so daß eine Markierung in jeder Zelle ausreicht, um die Einrichtung synchronisiert zu halten, kann die zusätzliche Synchronisierungs-Markierung im Takt T_Q entfallen und der Takt T_Q der Zelle freibleiben. Die Synchronisierungs-Markierungen im Takt T_ß sind

109840/1292

also nicht notwendig, wenn die Bauteile hinreichend genau sind.

Eine Einrichtung, bei der der Code nach Tabelle I (entweder mit oder ohne die Synchronisierungs-Markierungen) verwendet wird, kann während der Leseoperation zunächst dadurch synchronisiert werden, daß eine Folge von !füllen am Anfang, der Datenspur aufgezeichnet wird, um eine Folge von Markierungen im Takt Tp zu erhalten. Dadurch kann die Einrichtung die gewünschten Zellengrenzen erkennen, wenn mit dem Lesen des Codes begonnen wird.

Gewünsentenfalls kann der in Tabelle I dargestellte Code gemäß einer anderen Alternative abgewandelt werden, bei der genauere Taktgeberbauteile erforderlich sind, indem der Wert OO durch die vollständige Abwesenheit einer Markierung im Takt Tp oder an irgendeiner anderen Stelle dargestellt wird. In diesem Falle muß jedoch eine Synchronisierungs-Markierung unter der zusätzlichen Bedingung eingefügt werden, daß einer Kombination 00 in einer Zelle die Kombination 00 in der nächsten Zelle folgt.

Dann hat eine Folge von .Nullen axe Aufzeichnung einer Synchronisierungs-Markierung im Takt Tq in jeder Zelle zur Folge. Bei dieser Alternative erfolgt die Anfangssynchronisierung der Einrichtung bei Verwendung einer Folge von Nullen durch. Abtasten der Folge von Markierungen in den Takten bzw. Teilen T_Q.

Es sei darauf hingewiesen, daß die Zuordnung spezieller Markierungen und Kombinationen von Markierungen in den Takten T₁, T₂ und T, für die verschiedenen Kombinationen von zwei binären Ziffern, die ganz links in der Tabelle I gezeigt sind, völlig willkürlich ist. Die vier verschiedenen Markierungskombinationen , die in den Takten T₁, T₂ und ¹L.. entsprechenden

109Ö40/1292

Spalten der Tabelle I dargestellt sind, können also auch in einer beliebigen anderen Reihenfolge als der dargestellten irgendwelchen numerischen Werten zugeordnet werden. Ferner können diese vier speziellen Werte, obwohl sie durch spezielle Binärziffernpaare dargestellt sind, auch in anderer numerischer oder codierter Form dargestellt werden. Die Erfindung ist ferner auf längere Codes mit zusätzlichen Takten in jeder Zelle anwendbar, um höherwertige Zahlen oder auch alphabetische Informationen darzustellen. Wenn jede Zelle beispielsweise um einen zusätzlichen Takt T- erweitert wird, dann kann in jeder Zelle einer von acht verschiedenen Werten gespeichert werden. Dies entspricht der Anzahl der verschiedenen Werte, die durch, eine dreistellige Binärzahl dargestellt werden können. Dieses Beispiel ist in einer abgewandelten Code-Tabelle für eine einzige Zelle in Tabelle III dargestellt.

TABELIE III

ABGEWANDELTE CODETABELLE FÜR EINE EINZIGE ZELLE

ZEITSKALA T₀ T₁ T₂ T₅ T- T_Q'

GESPEICHERTER WERT

000
001 X

010 X

011 X X

100 X

101 X

110 X X

111 X X Synchronisation X

109840/1292

Der abgewandelte Code nach Tabelle III ist dem Code nach Tabelle I sehr ähnlich, nur daß durch das Hinzufügen des Taktes* T- zusätzliche Kombinationen zur Darstellung zusätzlicher Werte möglich sind. Diese Alternative wird auch, wie bereits kurz erwähnt, zur Darstellung des Wertes 000 durch das Nichtvorhandensein von Daten-Markierungen in allen Takten T^, Tp, T, und T. verwendet. Eine einzige Markierung im Takt T₂ stellt also den Wert 100 anstelle des Wertes 00 dar. Bei Verwendung des abgewandelten Codes nach Tabelle III, um die Synchronisation der Einrichtung aufrechtzuerhalten, muß immer dann eine Synchronisierungs-Markierung im Takt T_Q eingefügt werden, wenn sich an eine Zelle mit dem Wert 000 eine Zelle mit dem Wert 000 anschließt. Eine Folge von Nullen hat also eine Folge von Synchronisierungs-Markierungen in den Takten Tq. aller Zellen zur Folge. Diese Markierungen werden von der Einrichtung zur Anfangssynchronisation verwendet, um die Zellengrenzen auf dem Aufzeichnungsträger festzustellen. Gewünschtenfalls kann die Zeispanne, während der keine Markierungen vorhanden sind, dadurch verringert werden, daß die Einrichtung immer dann eine Synchronisierungs-Markierung im Takt T_Q einfügt, wenn ein Wert gespeichert wird, bei dem in einer Zelle im Takt T. und in der anschließenden Zelle im Takt T₁ keine Markierung erforderlich ist.

Zur Ausführung dieses Verfahrens wird erfindungsgemäß eine Vorrichtung zur Verarbeitung von Daten in dem in Tabelle I dargestellten Code verwendet, wie sie in Fig. 1 gezeigt ist. Fig. 2 zeigt ein Taktdiagramm zur Erläuterung der Wirkungsweise der Vorrichtung nach Fig. 1. Die Vorrichtung nach Fig. ist in Form eines Blockschaltbildes aus "logischen" Schaltgliedern, wie UND-Gliedern, ODER-Gliedern und Flipflops (bistabile Kippglieder) dargestellt.

Die vor einigen UND-Gliedern in dem Blockschaltbild nach Fig. gezeichneten kleinen Kreise stellen NICHT-Glieder dar.

109840/1292

Bei den Flipflops handelt es sich um bistabile Kippglieder, bei denen im "gesetzten" Zustand eine binäre 1 an ihrem 1-Ausgang und im "zurückgesetzten" Zustand eine binäre 0 an ihrem 1-Ausgang erscheint. Hier werden zwei Arten von Flipflops verwendet. Ein Flipflop der einen Art, z.B. das Flipflop 112, hat zwei Eingänge, einen Setzeingang S und einen Rücksetzeingang R. Wenn dem Setzeingang dieses Flipflops ein 1-Signal zugeführt· wird, dann wird das Flipflop gesetzt, und wenn dem Rücksetzeingang R ein 1-Signal zugeführt wird, dann wird das Flipflop zurückgesetzt. Ein Flipflop der anderen Art, z«B. das Flipflop 70, unterscheidet sich von einem Flipflop der ersten Art durch· einen zusätzlichen dritten Eingang !D, dem sogenannten Triggereingang. Diese Flipflops werden daher auch als "Trigger"-Flipflops bezeichnet, (triggern = auslösen), die nur dann ihren Zustand ändern bzw. kippen, wenn dem Triggereingang T ein 1-Signal und gleichzeitig entweder dem Setz- oder dem Rücksetzeingang ein 1-Signal zugeführt wird.

In Fig. 1 ist ein Aufzeichnungsträger 10 gezeigt, der in dem dargestellten Ausführungsbeispiel die Form einer runden Scheibe, weiterhin Platte genannt, mit einem magnetisierbaren Überzug hat. Die Platte ist drehbar gelagert und wird von einer nicht gezeigten Antriebsvorrichtung im Gegenuhrzeigersinne um eine Mittelachse 12 gedreht. Auf der Platte befinden sich eine Taktspur H und eine Datenspur 16. In der Datenspur können Daten bzw. Informationen oder Nachrichten in Form magnetisch polarisierter Flachen gespeichert werden. Die Taktspur 14 wird von einem Umformer 18 abgetastet, der zur Erzeugung elektrischer Signale in Abhängigkeit von der Drehbewegung der Platte 10 und der Polarität der einzelnen Flächen dient. Die auf diese Weise erzeugten Signale werden von einem Verstärker 20 verstärkt und einem Eingang eines ODER-Gliedes 22 zugeführt. Ein ähnlicher Umformer 24 tastet die Datenspur 16 ab und erzeugt elektrische Signale, die von einem Verstärker 26 verstärkt und dem anderen Eingang des ODER-Gliedes 22 zugeführt werden. Die aus der

109840/1292

Taktspur über den Umformer abgeleiteten und aus der Datenspur über den Umformer 26 abgeleiteten Signale werden im allgemeinen dem ODER-Glied 22 nioht gleichzeitig zugeführt. Ein nioht gezeigter Wählschalter kann vorgesehen sein, um zu bestimmen, welches Signal zugeführt werden soll. Das Ausgangssignal des ODER-Gliedes 22 wird einem Impulsformer 28 zugeführt.

Das Ausgangssignal des Impulsformers 28, eine Rechteck— schwingung, wird einem Verstärker 30 zugeführt, dessen Ausganges ignal einem Phasendetektor 32 zugeführt wird. Das Ausgangssignal des Phasendetektors 32 wird einem spannungsgesteuerten Oszillator 34 zugeführt, dessen Ausgangssignal mit QVS¹O bezeichnet ist. Dieses Signal QVfO ist ein Rechtecksignal mit einer Frequenz von beispielsweise dem Vierfachen der Speicherzellen-Folgefrequenz (siehe Fig. 2). Das Ausgangssignal des Oszillators 34 wird über einen Rückführzweig dem Phasendetektor 32 zugeführt. Der Zweck dieses Phasendetektors 32 besteht darin, die Phasenlage des Ausgangssignals des Verstärkers 30 mit der des Ausgangssignals des spannungsgesteuerten Oszillators 34 zu vergleichen und irgendeine Phasendifferenz zwischen diesen beiden Signalen festzustellen und die dem Oszillator 34 zugeführte Spannung derart zu korrigieren, daß das Ausgangssignal QVFO mit den aus den Takt- und Datenspuren der Platte 10 abgeleiteten Signalen phasensynchron ist.

Wexin der Oszillator 34 nicht synchronisiert ist, entspricht seine Eigenfrequenz ziemlich genau der gewünschten Betriebsfrequenz der Einrichtung. Mithin genügt eine geringe Phasenverschiebung des Oszillatorausgangsöignala, um die Taktierung (zeitliche Steuerung) der Einrichtung genau mit den aus Taktoder Datenspur abgeleiteten Impulsen zu synchronisieren. Dies gilt auch, obwohl beispielsweise die aus der Datenspur abgeleiteten Impulse nur in etwa jeder vierten Schwingungsperiode des OözillaboruuügangBsignals auftreten können. Der Phasenfehler des Oszillatorauagangaeignals kann aich zwar in den vier

1098 4 0/1292

Perioden aufsummiereη, ist jedoch unbedeutend.

Das Ausgangssignal QVfO des Oszillators 34 wird ferner einem Frequenzteiler 36 zugeführt, dessen Ausgangssignal QBCK ein positiver Impuls ist, der nur mit der halben Frequenz wie das Signal QVFO auftritt, wie es in Fig. 2 gezeigt ist. Die aufeinanderfolgenden Impulse QBCK sind mit QBCK 1 bis QBCK 6 usw. durchnumeriert, um verschiedene Zählwerte anzuzeigen. Das Signal QBCK wird der ersten Stufe eines dreistufigen Bitzählers 38 zugeführt. Der Zähler 38, bei dem es sich um einen herkömmlichen Binärzähler handeln kann, hat drei Ausgänge. Das erste Ausgangssignal ist mit FBCO (Fig. 2) bezeichnet und ist ein Rechtecksignal mit einer Frequenz, die gleich einem Viertel der Frequenz des Signals QVFO ist. Die aufeinanderfolgenden Impulse des Signals FBCO sind nach Fig. 2 mit DBC1 bis DBC6 bezeichnet. Die anderen beiden Ausgangssignale des Zählers 38 sind mit Bitanzahl = 1 (BC-1, BC = bit count) und mit Bitzahl = 6 (BC-6) entsprechend den Impulsen DBC1 und DBC6 des Signals FBCO bezeichnet. Der Bitzähler 38 ist so ausgelegt, daß er für Zeichen mit sechs Bits geeignet ist, indem er bis sechs zählt und dann mit dem nächstfolgenden Eingangsimpuls auf eins zurückgestellt wird.

Das Signal QVFO wird außerdem noch einem Impulsformer 40 zugeführt, dessen Ausgangssignal QFUL eine Folge schmaler positiver Impulse mit der Frequenz des Signals QVFO darstellt. Das Signal QFUL wird einem zweistufigen Zähler 44 zugeführt, bei dem es sich im wesentlichen um zwei Flipflops handelt, die zu einem von null bis drei zählenden Binärzähler geschaltet sind. Das eine Ausgangssignal FCTS der ersten Stufe des Zählers 44 hat die Form einer Rechteckschwingung und die halbe Frequenz des Signals QFUL, wie es in Fig. 2 gezeigt ist. Die vier Ausgänge des zweistufigen Zählers 44 sind mit den Eingängen von vier UND-Gliedern 45 bis 48 derart verbunden, daß die Ausgangssignale DCTO, DCT1, DCT2 und DCT3 (Fig. 2) die

109 8 4 0/1292

Zellenzeiten in vier gleiche Teile (bzw. !Pakte) unterteilen. Diese Takte der einzelnen Zellen sind in Fig. 2 jeweils mit . G-1, C-2, C-3 und C-4 bezeichnet, und die Grenzen dieser Takte sind durch die gestrichelten vertikalen Linien bestimmt .

Während der Schreiboperation der Einrichtung werden einem Leit- und Dateneingabewerk 50 über eine Informationsmehrfachleitung 52 Informationen zugeführt. Diese Information gelangt vor Beginn eines Schreibzyklus in das Werk 50 und enthält ein 6-Bit-Zeichen und eine Kennung, die besagt, daß es sich um eine Schreiboperation (einen Schreibbefehl) handelt. Diese Information kommt normalerweise aus einem anderen Bauteil der Datenverarbeitungseinriehtung, z.B. aus dem Rechenwerk. Das Werk 50 führt dieses 6-Bit-Zeichen in Abhängigkeit von jener Information über eine Mehrfachleitung 54 einem 6-Bit-A-Register 56 zu, das als Zwischenspeicherregister wirkt.

Da es sich um eine Schreiboperation handeln soll, gibt das Werk 50 drei weitere Signale ab, nämlich ein Schreibsignal W, das einem von drei Eingängen eines UND-Gliedes 58 zugeführt wird, ein Signal FSBR, das anzeigt, daß eine Verschiebung ins B-Register erforderlich ist (gleichzeitig wird es einem weiteren Eingang des UND-Gliedes 58 zugeführt), und ein Signal QXAB. Das Signal QXAB bewirkt die Übertragung des Inhalts des A-Registers 56 in ein B-Register 64. Dem dritten Eingang des UND-Gliedes 58 wird die Negation (auch Inversion genannt) des Signals DBGb zugeführt. Der Ausgang des UND-Gliedes 58 ist mit einem von zwei Eingängen eines ODER-Gliedes 60 verbunden, dessen Ausgangssignal wiederum einem von zwei Eingängen eines UND-Gliedes 62 zugeführt wird. Dem anderen Eingang des UND-Gliedes 62 wird das Signal QBCK zugeführt. Das Ausgangesignal QSBR des UND-Gliedes 62 wird dem Triggereingang T der ersten Stufe (B^) des B-Registers 64 zugeführt.

109840/1292

Bei dem B-Register 64 handelt es sich um ein 6-Bit-Register, das sechs Flipflops enthält, die von rechts nach links jeweils mit Bq bis B₁- "bezeichnet sind. Das B-Register 64 ist das Hauptdatenregister der Einrichtung und ein Register, in das die Daten während der Leseoperation seriell hinein- und während der Sehreiboperation seriell hinausgeschoben werden.

Nun zurück zur Scnreiboperation. Die sechs binären Daten-Bits im A-Register 56 werden parallel über Leitungen 55 ins B-register 64 übertragen, und zwar beim Auftreten des Ausgangssignals. QSBR des UND-Gliedes 62, was durch den Impuls QBCK1 des Signals QBCK nach Fig. 2 bewirkt wird. Gleichzeitig wird der vorige Inhalt des Flipflop B_Q des B-Registers in ein FWD1-Flipflop 66 übertragen. Das Flipflop 66 ist ein Trigger-Flipflop, und sein Triggereingang T ist mit dem Ausgang eines UND-Gliedes 68 verbunden, dessen beiden Eingängen jeweils die Signale QBCK und die Negation des Signals FBCO zugeführt werden. Man sieht also, daß jedesmal dann, wenn das Signal FBCO null und das Signal QBCK eins ist, das UND-Glied 68 durchgeschaltet ist, so daß an seinem Ausgang ein 1-Signal erscheint und das Flipflop 66 vorbereitet ist. Gleichzeitig wird der Inhalt eines anderen Flipflop 70 (FBRP) in ein FWDO-Flipflop 72 übertragen. Die Flipflops 70 und 72 sind Trigger-Flipflops, wobei dem Triggereingang von FBRP das Signal QSBR zugeführt wird und der Triggereingang von FWDO mit dem Ausgang des UND-Gliedes 68 verbunden ist. Im Augenblick dieser Übertragung enthielt FBRP 70 das letzte binäre Bit desjenigen Zeichens, das unmittelbar demjenigen vorangeht, das gerade geschrieben werden soll.

Fig. 3 zeigt den Inhalt des B-Registers und der Flipflops FBRP, FWDO und FWD1 während dieser und aller folgenden Taktperioden. 'Aus dieser Fig. 3 ersieht man, daß mit dem Impuls QBCK1 des Signals QBCK eine Parallelverschiebung der im

109840/1292

Α-Register befindlichen Daten ins B-Register erfolgt, (in Fig. 3 - und auch in Fig. 4, die zur Erläuterung der Leseoperation dient - enthält die linke Spalte den Inhalt des "betreffenden B-Register-Flipflop, während die anderen Spalten den Inhalt jedes Flipflop in Bezug auf den ursprünglichen Inhalt des B-Registers anzeigen. Die in Klammern gesetzten Einsen und Nullen geben den Speicherinhalt bei dem speziell zur Erläuterung gewählten Beispiel an. Beispielsweise enthält das Flipflop B.. nach Fig. 3 beim Auftreten des Impulses DBC3 des Signals FBCO den ursprünglichen Inhalt des Flipflop B,, also im vorliegenden Beispiel eine binäre Null.)

Wenn die ersten sechs Bits nach Tabelle II, d.h. 10 01 00, um bei diesem Beispiel zu bleiben, aufgezeichnet werden sollen, sieht man anhand von Fig. 3, daß dann die Flipflops B₁-, B., B, und Bq binäre Nullen und die Flipflops Bp und B.. binäre Einsen enthalten. Der Zustand des Flipflop FBRP ist in diesem Augenblick unwesentlich, während die Flipflops FWDO und FWD1 jeweils die ursprünglichen B.- und B,--Kennungen desjenigen Zeichens enthalten, das demjenigen vorausgeht, das jetzt aufgezeichnet werden soll. Unter der Annahme, daß die FWDO- und FWD1-Flipflops 72 und 66 beide eine binäre Null enthalten, d.h. die letzten beiden Binärziffern des vorausgehenden Zeichens, sieht man, daß mit dem Auftreten des Impulses DCT1 ein mit drei Eingängen versehenes UND-Glied 74 durchgeschaltet wird, da die Ausgangssignale der 1-Ausgänge der beiden Flipflops 66 und 67 O-Signale sind, so daß einem mit zwei Eingängen versehenen ODER-Glied 76, dessen Ausgangssignal mit DD13 bezeichnet ist, ein Signal zugeführt wird. Das Signal DD13 wird jeweils einem von zwei Eingängen zweier ODER-Glieder 78 und 94 zugeführt. Die Ausgangssignale dieser beiden ODER-Glieder werden jeweils einem Eingang von zwei UND-Gliedern und 96 zugeführt. Den UND-Gliedern 80 und 96 wird ferner das Signal QFUL und jeweils das Ausgangesignal der 1- und 0-Ausgänge

1090 4 0/1292

157A650

eines FWDC-Flipflop 82 zugeführt. Man sieht also, daß jedesmal dann, wenn das Signal DD13 eine binäre Eins darstellt, das ü'WDC-Flipflop 82 beim Auftreten des Signals Qi¹UL seinen Zustand ändert, bzw. kippt.

Das Ausgangssignal des 1-Ausgangs des FWDC-Flipflop 82 wird einem von zwei Eingängen eines UND-Gliedes 83 zugeführt, während dem anderen Eingang dieses UND-Gliedes 83 das Schreibsignal W vom Leit- und· Dateneingabewerk 50 zugeführt wird. Wenn das UND-Glied 83 durchgeschaltet ist, gibt es ein Signal ab, das einem Verstärker 85 zugeführt wird. Das Ausgangssignal des Verstärkers 85 wird einem Umformer 24 zugeführt, der dadurch eine kleine Fläche in der Datenspur 16 auf der Platte 10 zur Ausbildung einer Markierung ummagnetisiert. Diese Markierung wird in die Mitte einer Speieherzelle geschrieben und stellt die Bit-Kombination 00 dar.

Ebenfalls gleichzeitig damit wurde das UND-Glied 62 vom Impuls QBCK2 des Signals QBCK (Fig. 2) durchgeschaltet, um das Signal QSBR abzugeben, das dem B-Register 64 zugeführt wurde, um den Inhalt dieses Registers nach rechts zu verschieben, so daß der ursprüngliche Inhalt von B_Q dem FBRP-Flipflop 70 zugeführt ist und sich der ursprüngliche Inhalt von B₁ jetzt in Bq befindet. In ähnlicher Weise ist der Inhalt aller anderen Flipflops im B-Register um eine Stelle nach rechts verschoben, so daß in diesem Augenblick der Inhalt des B-Registers und der Flipflop FBRP, F?/DO und FWD1 der Darstellung in der Spalte DBG2 nach Fig. 3 entspricht. Die mit einem Strich versehenen Bezeichnungen in dieser Figur zeigen den ursprünglichen Inhalt von Bj- und B. desjenigen Wortes an, das demjenigen Wort unmittelbar vorausgeht, das gerade aufgezeichnet wird.

In diesem Zeitpunkt, um mit dem Beispiel fortzufahren, enthalten das FWDO-Flipflop 72 und das FWD1-Flipflop 76 binäre Nullen, entsprechend der letzten beiden Ziffern des vorangegan-

109040/1292

genen Zeichens, während das Flipflop B_Q im B-Register und das FBRP-Flipflop 70 die Kombination 10, die ersten beiden Ziffern* des neuen Zeichens, enthalten. Es sei daran erinnert, daß es sich bei dieser Kombination um eine der Kombinationen handelt, die bei dieser Einrichtung die Aufzeichnung eines Synchronisations-Bits erfordern. Aus Pig. 1 ersieht man, daß das Ausgangssignal des 1-Ausgangs von Bq einem Eingang von zwei Eingängen eines UND-Gliedes 84 zugeführt wird, während dem anderen Eingang dieses UND-Gliedes 84 die Negation des Ausgangssignals vom 1-Ausgang des FWDO-Flipflop 72 zugeführt wird. Da Bq eine binäre Eins und FWDO eine binäre Null enthält, erscheint am Ausgang des UND-Gliedes 84 ein 1-Signal. Der Ausgang des UND-Gliedes 84 ist mit einem von zwei Eingängen eines ODER-Gliedes 86 verbunden, dessen Ausgang mit einem von vier Eingängen eines UND-Gliedes 88 verbunden ist. Dem zweiten Eingang des UND-Gliedes 88 wird die Negation des Ausgangssignals vom 1-Ausgang des FWD1-Flipflop 66 zugeführt, bei dem es sich aber um ein 1-Signal handelt, da dieses Flipflop 66 zuvor so gekippt wurde, daß an seinem 1-Ausgang e?n 1-Signal erscheint. Dem dritten Eingang des UND-Gliedes 88 wird das Ausgangssignal des 1-Ausgangs vom FBRP-Flipflop 70 zugeführt, das, wie bereits erwähnt, jetzt den ursprünglichen Inhalt von Bq, also eine binäre Null, enthält. Dieses Signal wird dem UND-Glied 88, durch das vorgeschaltete NICHI-Glied (kleiner Kreis vor dem Eingang) negiert, als 1-Signal zugeführt. Das vierte Eingangssignal des UND-Gliedes 88 ist das Signal DCT3. Wenn also dieses Signal DCT3 (als 1-Signal) auftritt, wird das UND-Glied 88 durchgeschaltet, so daß es dem ODER-Glied 76 ein 1-Signal zuführt und dieses ODER-Glied 76 daraufhin das Signal DD13 (als 1-Signal) abgibt, das, wie bereits erwähnt, beim Auftreten des Signals QFUL am Ende von DCT3 das FWDC-Flipflop 82 kippt, um erneut durch Ummagnetisierung eine Markierung auf die Datenspur der Platte 10 zu schreiben. Diese Ummagnetisierung erfolgt an der Grenze einer Zelle, wie es in Fig. 2 dargestellt ist, und dient als Synchronisierungs-Markierung.

10S840/1292

Mit dem Auftreten des Signals QBOK als Impuls QBCK3 nach Fig. 2 wird das Signal QSBR erneut erzeugt, um den Inhalt des B-Registers seriell zu verschieben und den Inhalt der FBRP-, FWDO- und FWD1-Flipflops 70, 72 und 76 zu verändern. Der Inhalt dieser Flipflops nach dieser Verschiebung ist in der Spalte DBC5 nach Fig. 3 dargestellt. Genauer gesagt, anhand der beim Aufzeichnen bzw. Schreiben beteiligten Register sieht man, daß das FWD1-Flipflop den ursprünglichen Inhalt von B-(im vorliegenden Beispiel eine binäre Eins) und das FWDO-Flipflop den ursprünglichen Inhalt von Bq (eine binäre Null) enthalt.. Das FBRP-Flipflop enthält den ursprünglichen Inhalt von B₁ (eine binäre lins) und Bq enthält den ursprünglichen Inhalt von B₂ des B-Registers (eine binäre Eins). Die Flipflops 72 und 76 enthalten jetzt jeweils eine binäre Null und eine binäre Eins, d.h. die ersten beiden Bits des neuen Zeichens, das aufgezeichnet werden soll. Im vorliegenden Beispiel ist dies die Kombination 10, die im Takt DBC4 beim Auftreten des Signals DBC2 aufgezeichnet wird. Dies ist aus Fig. 1 daran zu erkennen, daß, da das FWD1-Flipflop 66 eine binäre Eins enthält, an seinem 1-Ausgang ein 1-Signal erscheint, das einem von zwei Eingängen eines UND-Gliedes 90 zugeführt wird, während dem anderen Eingang dieses UND-Gliedes 90 das Signal DCT2 zugeführt wird. Der Ausgang des UND-Gliedes 90 ist mit einem Eingang eines ODER-Gliedes 92 verbunden, dessen Ausgangssignal mit DD02 bezeichnet ist. Das Signal DD02 wird jeweils einem Eingang von zwei ODER-Gliedern 78 und 94 zugeführt, deren Ausgangssignale, wie bereits erwähnt, das Ändern des Zustande bzw. das Kippen des FWDC-Flipflop 82 bewirken. Beim Kippen des FWDC-Flipflop 82 wird über das UND-Glied 83, den Verstärker 85 und den Umformer 24 eine kleine Fläche in der Datenspur 16 als Markierung ummagnetisiert, eine Markierung entsprechend dem Ende von DCT2 oder, wie es in Fig. 2 gezeigt ist, am 3/4-Punkt innerhalb der Zelle 2.

Mit dem Impuls QBCK4 (Fig. 2) des Signals QBCK wird der Inhalt

109840/1292

des B-Registers erneut seriell verschoben und der Inhalt von B₀, der vor der Verschiebung vorhanden ist, ins Flipflop FBRP übertragen (QSBR ist ebenfalls vorhanden), und der Inhalt von B₁, der vor dieser Verschiebung vorhanden ist, wird ins Flipflop B₀ übertragen. Da das Signal FBCO in diesem Augenblick jedoch 1 ist, wird das UND-Glied 68 nicht durohgeschaltet und der Inhalt des FWD1-Flipflop 66 und des FWDO-Flipflop 72 nicht geändert. Der in diesem Augenblick vorliegende Inhalt der Flipflops ist in der Spalte DBC4 nach Fig. 5 dargestellt. Entsprechend der in diesem Beispiel gewählten Bit-Kombination enthält FWD1 eine binäre Eins, FWDO eine binäre Null, FBRP eine binäre Mns und B_Q eine binäre Null.

Beim Auftreten des Impulses QBCK5 des Signals QBCK, wird das Signal QSBR erneut erzeugt, um den Inhalt des B-Registers 64 seriell zu verschieben, und da das Signal FBCO jetzt ein 0-Signal ist, ist das Ausgangssignal des UND-Gliedes 68 ein 1-Signal, ebenso wie das Signal QSBR, so daß die Flipflops FBRP, FWDO und FWD1 gekippt werden können. Das B-Register und die drei zuletzt genannten Flipflops enthalten jetzt den in Spalte DBC5 nach Fig. 3 dargestellten Inhalt. Was ihren binären Inhalt anbetrifft, so sieht man, daß die Flipflops B., B_Q, FBRP und FWD1 alle binäre Nullen enthalten und daß FWDO eine binäre Eins enthält. Die Flipflops 72 und 76 enthalten jetzt die als nächste aufzuzeichnende 2-Bit-Kombination. Da das FWDO-Flipflop 72 jetzt gesetzt ist, wird ein UND-Glied 95 durchgeschaltet, wenn das Signal DCTO auftritt. Das Ausgangssignal des UND-Gliedes 95 wird dem ODER-Glied 92 zugeführt, um das Signal DD02 zu bilden, das zur Folge hat, daß mit dem am Ende des Impulses DCTO im Takt DB05 auftretenden Impulses QFUl das FWDC-FIipflop 82 gekippt wird. Wie zuvor, bewirkt das Kippen des Flipflop 82 das Ummagnetisieren einer kleinen Fläche in der Datenspur 16 als Markierung. Damit ist das Aufzeichnen der zweiten 2-Bit-Kombination des aus sechs Bits bestehenden Zeichens ausgeführt.

109840/1292

Beim Auftreten des Impulses QBOK6 im Signal QBCK wird das Signal QSBR erneut erzeugt, um den Inhalt des B-Registers zu verschieben, jedoch wird der Inhalt der Flipflops 72 und 76 wegen des Zustandes des Signals FBCO nicht noch einmal geändert .

Aus der Spalte DBC6 der Fig. 3 ersieht man, daß die Flipflops FWD1 und FWDO die Bit-Kombination 01 und die Flipflops B_Q und FBRP die Bit-Kombination 00 darstellen. Dies ist die zweite Kombination, bei der eine Synchronisierungs-Markierung aufzuzeichnen ist. Das FWDO-FIipflop 72 speichert jetzt eine binäre Eins und das FWD1-Flipflop 66 eine binäre Null. Auch im Flipflop B₀ und im FBRP-Flipflop 70 sind binäre Nullen gespeichert. Dadurch wird beim Auftreten des Signals DCT3 das UND-Glied 88 und damit das ODER-Glied 66 durchgeschaltet, dessen Ausgangssignal das Signal DD13 ist. Wenn das Signal QFUL am Ende des Signals DCT3 auftritt, wird das FWDC-Flipflop 82 erneut gekippt, um eine Synchronisierungs-Markierung an der Zellengrenze in der Datenspur 16 aufzuzeichnen.

Im gleichen Augenblick, in dem die Synchronisierungs-Markierung aufgezeichnet wird, wird die in Fig. 2 gezeigte Bit-Zahl 1, nachdem die letzten beiden Bits (00) des Zeichens aufgezeichnet sind, beim Auftreten des Signals QBCK parallel in das FWDO-Flipflop 72 und das FWD1-Flipflop 66 geschoben. Der jetzige Inhalt der Flipflops ist in Fig. 5 in der Spalte DBCT dargestellt. Wiederum wird, wie bereits erläutert wurde, wenn in den Flipflops FWDO und FWD1 binäre Nullen gespeichert sind, das UND-Glied 74 durchgeschaltet, wenn das Signal DCT1 auftritt, um das Signal DD13 zu erzeugen und das FWDC-Flipflop beim Auftreten des Signals QFUL am Ende des Taktes DCT2 zu kippen.

Ebenfalls mit dem zweiten Impuls QBCK1 wird ein neues 6-Bit-Zeioixen, das über die Mehrfachleitung 5S£%Aaö LeIt- und

109840/1292

Dateneingabewerk 50 eingegeben und vorher ins A-Register 56 gesetzt wurde, in der zuvor beschriebenen Weise parallel aus dem A-Register 56 ins B-Register 64- geschoben.

Die einzige Bit-Kombination, die bei zwei binären Bits möglich ist und die in dem Beispiel nicht betrachtet wurde, ist die Kombination 11. Auch darauf sei kurz eingegangen. Man sieht, daß, wenn diese Kombination in den Flipflop FWDO und FWD1 gespeichert ist, das UND-Glied 95 durchgeschaltet wird, um ein Signal DD02 zu erzeugen, das das FWDC-Flipflop 82 kippt, wenn das Signal QFUL am Ende des Taktes DCTO erscheint. Das UND-Glied 90 wird dann durchgeschaltet, so daß das ODER-Glied 92 das Signal DD02 abgibt, um das FWDC-Flipflop 82 zu kippen, wenn das Signal QFUI am Ende des Taktes DCT2 auftritt. So werden also zwei Markierungen, eine im 1/4- und eine im 3/4-Punkt der Zelle bzw. Zellenzeit, bei der Kombination 11 aufgezeichnet. Obwohl nur zwei der drei als Beispiel gewählten Fälle, in denen Synehronisierungs-Markierungen aufgezeichnet werden, für verschiedene Bit-Kombinationen von Zeichen erläutert wurden, dürfte ohne weiteres aus Fig. 1 zu ersehen sein, daß auch dann eine Synchronisierungs-Markierung aufgezeichnet wird, wenn auf die Bit-Kombination 01 die Bit-Kombination 10 folgt.

Bei der erfindungsgemäßen Leseoperation werden die ±aktsignale in der beschriebenen Weise erzeugt, nur daß, da es sich um eine sich selbst synchronisierende Einrichtung handelt, die Signale, die die verschiedenen Taktsignale auslösen, über den Verstärker 26 aus der Datenspur selbst abgeleitet werden. Während der Leseuperation ist die Schaltungsanordnung mithin vom Taktspur-Umformer 18 getrennt. Wegen der in dieser Einrichtung verwendeten Logik fallen die Datenzeilenteile während· der Leseoperation auch nicht genauso, wie es in Fig. 2 für die Schreiboperation gezeigt ist. Die Speicherzellenteile sind vielmehr hinsichtlich der Takte DCT um einen Takt nach links

1098 4 0/1292

versehoben. D.h. die Bit-Kombination OO tritt im Takt DCTO auf, und die Bit-Kombination 10 wird während des Taktes DCT1 gelesen. In ähnlicher Weise wird im Takt DCT2 eine Synchronisierungs-Markierung aufgezeichnet und im Takt DCT3 die Bit-Kombination 01 gelesen.

Bei Beginn einer Leseoperation wird ein Lesebefehl Über die Leitung 52 an das Leit- und Dateneingabewerk 50 abgegeben, das daraufhin zwei Signale erzeugt, nämlich das Signal FSBR und ein Lesesignal RD. Diese beiden Signale bilden die beiden Eingangssignale eines UND-Gliedes 100, dessen Ausgangssignal einem Eingang des ODER-Gliedes 60 zugeführt wird. Wie zuvor bereitet das Ausgangssignal des ODER-Gliedes 60 das UND-Glied 62 so vor, daß es mit jedem Signal QBCK das Signal QSBR abgibt. Die Signale RD und QBCK werden ferner zwei von drei Eingängen eines UND-Gliedes 102 zugeführt, dessen Ausgangssignal mit QXBA bezeichnet ist. Dieses Signal QXBA bewirkt die Parallelübertragung des B-Register-Inhalts über die Leitungen 55 ins Α-Register. Das dritte Eingangssignal des UND-Gliedes 102 ist das Ausgangssignal vom 1-Ausgang eines BFUL-Flipflop 104. Das BFUL-FIipflop 104 wird vom Signal QBCK am Ende des Signals BC6, Bit-Zahl gleich 6, vom Bit-Zähler 38 gesetzt. Das bei der Bit-Zahl 6 abgegebene Signal BC6 entspricht dem Takt DBC6 des Signals FBCO (Fig. 2). Am Ende des Signals BC1, das vom Bit-Zähler 38 abgegeben wird, wenn die Bit-Zahl gleich 1 ist, wird das Flipflop 104 vom Signal QBCK zurückgesetzt. Das Signal BC1, Bit-Zahl gleich 1, entspricht dem Takt DBC1 des Signals FBCO nach Fig. 2. Da es sich bei dem BFUL-Flipflop 104 um ein Trigger-Flipflop handelt, dessen Triggereingang das Signal QBCK zugeführt wird, kann es nur beim Auftreten eines der beiden genannten Signale und des Signals QBCK kippen.

Die den in der Datenspur 16 der Platte 10 aufgezeichneten Daten entsprechenden elektrischen Signale werden vom Impulsformer 28 über eine Verzögerungsvorrichtung 106 jeweils einem

109840/1292

Eingang von zwei UND-Gliedern 108 und 110 zugeführt. Diese Signale werden auch dem leit- und .Dateneingabewerk 50 zugeführt, um es zu synchronisieren. Das Ausgangssignal der Verzögerungsvorrichtung 106 ist mit QONE bezeichnet und erscheint bei jeder Markierung, die auf der Datenspur 16 aufgezeichnet war, als positiver Impuls. Das zweite Eingangssignal des UND-Gliedes 108 ist das Signal DCT3, so daß beim Auftreten des Signals DCT3 und eines Impulses QONE das UND-Glied 108 durchgeschaltet wird, um ein FRDO-Flipflbp 112 zu setzen. Das FRDO-Flipflop 112 wird von der UND-Verknüpfung der Signale DCH und QBCK zurückgesetzt. Das zweite Eingangssignal des UND-Gliedes 110 ist das Signal DCT1. Beim Auftreten dieses Signals zusammen mit einem positiven Impuls QONE wird das UND-Glied 110 durchgeschaltet, um ein FRD1-Flipflop 114 zu setzen. Das I¹BDI-Flipflop 114 wird wieder zurückgesetzt, wenn seinem Rücksetzeingang die UND-Verknüpfung der Signale DCT3 und QBCK zugeführt wird.

Der 1-Ausgang des PRDO-I¹Iipflop 112 ist mit einem Eingang eines UND-Gliedes 116 verbunden, dessen Ausgang mit einem Eingang eines ODER-Gliedes 118 verbunden ist. Das Ausgangssignal dieses ODER-Gliedes 118 ist mit DRDB bezeichnet. Dem zweiten Eingang des UND-Gliedes 116 wird das Signal FBCO zugeführt, so daß das Ausgangssignal des UND-Gliedes 116 ein 1-Signal ist, wenn das FRDO-Flipflop 112 gesetzt ist und das FBCO-Signal ein 1-Signal ist. Der 1-Ausgang des FRD1-Flipflop 114 ist mit einem von zwei Eingängen eines UND-Gliedes 120 verbunden, wobei dem anderen Eingang dieses UND-Gliedes 120 die Negation des Signals FBCO zugeführt wird, so daß das Ausgangssignal des UND-Gliedes 120 eine binäre Eins darstellt, wenn das FRD1-Flipflop gesetzt und das Signal FBCO ein 1-Signal ist. Das Ausgangssignal DRDB des UND-Gliedes 120 bildet das zweite Eingangssignal des ODER-Gliedes 118 und wird dem Setzeingang des Flipflop B₁- im B-Register zugeführt, und dessen Negation wird dem Rücksetzeingang desselben Flipflop zugeführt. Wenn also

109840/1292

DRDB ein 1-Signal ist und gleichzeitig das Signal QSBR auftritt (d.h. ein 1-Signal ist), wird das Flipflop B₅ im B-Register gesetzt, oder es bleibt auf 1 gesetzt. Wenn dagegen das Signal DRDB Null ist und der Impuls QSBR erscheint, wird das Flipflop B,- im B-Register zurückgesetzt, so daß es eine binäre Null speichert.

Die Leseoperation läuft im wesentlichen wie folgt ab und wird anhand des zuvor aufgezeichneten Zeichens erläutert, bei dem es sich um die Bit-Kombination 10 01 00 handelt. Dazu sei nochmals auf die Figuren 1 und 2 Bezug genommen. Beim Auftreten des Impulses QBCK1 des Signals QBCK wird das BFUL-Flipflop 104 gesetzt (da das Signal BC6, Bit-Zahl gleich 6, in diesem Augenblick eine binäre Eins darstellt). Gleichzeitig mit dem Auftreten des Signals QBCK1 wurde das letzte Bit des vorherigen Zeichens ins Flipflop B₅ des B-Registers geschoben, und zwar über die DRDB-Leitung beim Auftreten von QSBR. Dies, es sei daran erinnert, war eine binäre Null, so daß das Signal DRDB eine Null darstellt.

Der erste positive Impuls von QONE erscheint im Takt DCT1, wie es in Fig. 2 gezeigt ist. Die Verknüpfung dieser beiden Signale schaltet das UND-Glied 110 durch, um das FRD1-Flipflop 114 zu setzen. Währenddessen ist weder das UND-Glied 116 noch das UND-Glied 120 durchgeschaltet, so daß das Signal DRDB Null ist. Mit dem Erscheinen des Impulses QBCK2 werden verschiedene Dinge ausgelöst. Da das BFUL-FIipflop 104 in diesem Augenblick gesetzt ist wird das Signal QXBA erzeugt, um den Inhalt des B-Registers 64 ins A-Register 56 zu übertragen. Dann wird das BFUL-Flipflop zurückgesetzt. Beim Auftreten des Impulses QB0K2 wird außerdem das Signal QSBR erzeugt und die binäre Null des Signals DRDB im Flipflop B₅ des B-Registers 64 gespeichert. Während der Dauer des Impulses DBC2, wenn das Signal FBCO Null wird und da FRD1 noch gesetzt ist, wird das UND-Glied 120 durchgeschaltet, so daß das Signal DRDB eine

109840/1292

binäre Eins darstellt.

Der nächste Impuls von QONE erscheint während der Dauer des Impulses DCT3, wodurch das UND-Glied 108 durchgeschaltet und das FRDO-Flipflop 112 gesetzt wird. In dieser Zeit ist das UND-Glied 116 jedoch gesperrt, weil das Signal PBCO Null ist. Mit dem Impuls QBCK3 wird der Inhalt des B-Registers seriell verschoben, wobei der Inhalt von B₅ in B. gesetzt wird. Da das Signal I¹BCO jetzt eine binäre Eins darstellt, wird das UND-Glied 116 durchgeschaltet, so daß es dem Setzeingang des Flipflop B₁- ein 1-Signal DRDB zuführt, um eine binäre Eins in die Stelle 5 des B-Registers 64 zu setzen. Das B-Register hat jetzt den in Spalte DBC3 nach Fig. 4 dargestellten Inhalt. Wie aus dieser Figur zu ersehen ist, enthält B,- eine binäre Eins und B. eine binäre Null. (Dies sind jeweils die letzten B₁- und B_Q-Bits des B-Registers, wenn das vollständige Zei- . chen hineingeschoben ist.) Gleichzeitig mit dem Auftreten des Impulses QBCK3 am Ende von DCT3 wird das FRD1-Flipflop 114 zurückgesetzt.

Während des Taktes DBC3 ist das FRDO-Flipflop 112 gesetzt und das Signal FBCO ein 1-Signal. Mithin ist auch DRDB ein 1-Signal. Mit dem Taktimpuls QBCK4 wird der Inhalt des B-Registers erneut verschoben, und das 1-Signal DRDB wird als binäre Eins in Flipflop B^ des B-Registers 64 gesetzt. Das B-Register hat jetzt den in Spalte DCB4 nach Fig. 4 dargestellten Inhalt. Gleichzeitig mit dem Auftreten von QBCK4 und DCT1 wird das FRDO-Flipflop 112 zurückgesetzt. Der nächste Impuls von QONE erscheint während der Dauer von DCT2 im Takt DBC4. Dieser Impuls kann weder das Flipflop FRDO noch das Flipflop FRD1 setzen und ist deshalb für die Datenübertragung unwirksam. Es sei daran erinnert, daß dieser Impuls der Markierung entspricht, die lediglich für Synchronisationszwecke und nicht als Information aufgezeichnet wurde.

109840/1292

Beim Auftreten des Impulses QBCK5 ist weder das Flipflop 112 noch das Flipflop 114 gesetzt, und das Signal DRDB ist Null. Deshalb wird mit der Erzeugung des Impulses QSBR der Inhalt des B-Registers nach rechts verschoben, und das O-Signal DRDB setzt das Flipflop B₅ im B-Register zurück. In diesem Augenblick enthält das B-Register die letzten Bits 0 bis 3 in den Flipflops. B₂ bis B₅ des B-Registers 64 (siehe Spalte DBC5 in Fig. 4).

Der nächste Impuls von QONE tritt während der Dauer des Signals DGTO im Takt DBC5 auf. Da ein während der Dauer des Taktes DCTO auftretender Impuls weder das Flipflop 112 noch das Flipflop 114 setzen kann, ist das Signal DRDB Null, so daß beim Auftreten des Impulses QBCK6 der Inhalt des B-Registers 64 nach rechts verschoben und das eine binäre Null darstellende Signal DRDB ins Flipflop B5 des B-Registers 64 gesetzt wird. Der jetzige Inhalt des B-Registers ist in Spalte DBC6 von Fig. 4' dargestellt.

Beim Auftreten des zweiten Impulses QB0K1 und bei Vorhandensein eines 1-Signals BC6 (Bit-Zahl gleich 6) am Setzeingang des BFUL-Flipflop 104, wird dieses Flipflop gesetzt. Gleichzeitig wird beim Auftreten des Impulses QBCK1 der Inhalt des B-Registers erneut nach rechts verschoben, und da das Signal DRDB eine binäre Null darstellt, setzt es diese binäre Null ins Flipflop B₁-. Das B-Register enthält jetzt ein vollständiges 6-Bit-Zeichen, und sein jetziger Inhalt ist in Spalte DBC1' der Fig. 4 dargestellt. Vergleicht man diese Spalte mit der Spalte DBC1 nach Fig. 3, dann sieht man, daß dies identisch mit dem während der Schreiboperation aufgezeichneten Zeichen ist.

Während der Dauer des nächsten Impulses QBCK2 von QBCK wird das Signal QXBA erneut erzeugt und der Inhalt des B-Registers

1 09840/1292

parallel ins Α-Register und von dort ins Leit- und Dateneingabewerk 50 zur anschließenden Weiterverwendung übertragen. Gleichzeitig wird das erste Bit des nächsten Zeichens, wie zuvor erläutert, ins B-Register geschoben.

109840/1292

Claims

1. Verfahren zum Aufzeichnen von Daten in einem verschiedene Zeichen durch auseinanderliegende Markierungen darstellenden Code auf einem Aufzeichnungsträger, wobei jedem Zeichen eine Speicherzelle auf dem Aufzeichnungsträger in einer einzigen Datenspur zugeordnet ist und jede Speicherzelle in eine vorbestimmte Anzahl von Teilen, die der Anzahl möglicher Jflarkierungsstellen in der Speicherzelle entspricht, unterteilt ist und das Vorhandensein oder die Abwesenheit von Markierungen an diesen Markierungsstellen zur Kennzeichnung eines Zeichenwertes dient, dadurch gekennzeichnet, daß die Daten-Markierungen in Abhängigkeit von dem Code zur Darstellung der verschiedenen Zeichen aufgezeichnet sind, daß aufeinanderfolgende Markierungen auseinanderliegen und mindestens eine freie Markierungsstelle dazwischen liegt und daß nebeneinanderliegende Markierungstellen weniger weit auseinanderliegen, als es dem zulässigen Minimalabstand aufeinanderfolgender Markierungen entspricht.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die erste Markierungsstelle in jeder Speicherzelle auf dem Aufzeichnungsträger zur letzten Markierungsstelle der nächstfolgenden Speicherzelle den gleichen Abstand hat wie die nebeneinanderliegenden Markierungsstellen in einer Speicherzelle.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß am Übergang von einer Speicherzelle zur nächsten eine Markierungsstelle als Trennmarkierungsstelle reserviert ist und nur in den anderen Markierungsstellen Daten-Markierungen angebracht werden*

109840/1292

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet , daß in der Trennmarkierungssteile eine Synehronisierungs-Markierung vorgesehen ist, wenn die zunächst benachbarten Daten-Markierungen auf beiden Seiten der Trennmarkierungsstelle um mindestens eine dazwischenliegende Markierungsstelle von der Trennmarkierungsstelle entfernt sind.

5. Verfahren nach Anspruch 4, dadurch gekennz ei c h η e t , daß in der Synchronisierungs-Markierungsstelle nur unter der weiteren Bedingung eine Synchronisierungs-Markierung aufgezeichnet wird, daß mindestens eine der unmittelbar benachbarten Daten-Markierungen um mindestens zwei Markierungsstellen von der Trennmarkierungsstelle entferntsind.

6. Verfahren nach einem oder mehreren der Ansprüche 3 - 51 dadurch gekennzeichnet, daß die Trenn— markierungssteile die erste Markierungsstelle in einer Speicherzelle ist.

7. Verfahren nach einem oder mehreren der Ansprüche 3-6, dadurch gekennzeichnet, daß drei Daten-Speicher-Markierungsstellen in jeder Speicherzelle vorgesehen sind und das aufzuzeichnende Zeichen vier einzelne Werte enthält.

β. Verfahren nach einem oder mehreren der Ansprüche 1-7, dadurch gekennzeichnet, daß mindestens eine Markierung in jeder Speicherzelle aufgezeichnet wird.

9. Vorrichtung zur Ausführung des Verfahrens nach einem oder mehreren der Ansprüche 1-8 und zur Wiedergabe der nach dem Verfahren nach einem oder mehreren der Ansprüche 1-8 aufgezeichneten Daten, dadurch gekennzeichnet,

109840/1292

daß es einen "bewegbaren Aufzeichnungsträger (10) mit mindestens einer Datenspur (16) enthält, daß die Datenspur von einem Umformer (24) abgetastet wird und der Umformer in Abhängigkeit von den aufgezeichneten Markierungen elektrische Signale erzeugt, daß ein Taktgeber vorgesehen ist, der einen Oszillator (34) enthält, dessen Ausgangssignalfrequenz der Frequenz entspricht, mit der aufeinanderfolgende Markierungsstellen auf dem Aufzeichnungsträger an dem Umformer vorbeilaufen, daß ein Phasendetektor (32) zwischen dem Umformer und dem Taktgeber liegt und die Ausgangssignale derart korrigiert, daß sie. synchron zur Vorbeibewegung der Datenspur-Markierungsstellen an dem Umformer bleibt, daß der Taktgeber Vorrichtungen (44 - 48) zum Unterscheiden der verschiedenen Markierungsstellen einer jeden Speicherzelle des Aufzeichnungsträgers enthält und daß Dekodierungsvorrichtungen (108, 110, 112, 114, 116, 120) an den Umformer und den Taktgeber angeschlossen sind, die die Daten-Markierungssignale derart umsetzen, daß sie die

• *

aufgezeichneten Datenzeichen in einer herkömmlichen Schreibweise darstellen.

10. vorrichtung nach Anspruch 9» dadurch gekennzeichnet , daß die aufgezeichneten Datenzeichen numerische Informationen darstellen und die herkömmliche Schreibweise ein binärer numerischer Code ist.

11. Vorrichtung nach Anspruch 9 oder 10, dadurch g ekennz eichnet, daß sie sowohl zum Aufzeichnen als auch zum wiedergeben der Daten geeignet ist und eine Vorrichtung (50) zur Aufnahme der aufzuzeichnenden Daten enthält, daß eine Kodiervorrichtung (64 - 96) an die Datenaufnahmevorrichtung angeschlossen ist, die diese Daten in zeitlich aufeinanderfolgende Datenmarkierungssignale umsetzt, daß die Kodiervorrichtung an den Umformer (24) angeschlossen ist und die Markierungssignale dem Umformer zum Aufzeichnen der Markierungen in der Datenspur zuführt und daß die Kodiervorrichtung

1098»0/1292

ferner an den Taktgeber (45 - 48) angeschlossen und derart betätigbar ist, daß sie in Abhängigkeit von diesem für den richtigen Abstand der Markierungen sorgt.

12. Vorrichtung nach Anspruch 11 zur Ausführung des Verfahrens nach Anspruch 4, dadurch gekennzeichnet, daß die Kodiervorrichtung (64 - 96) Vorrichtungen (64, 66, 70, 72) enthält, die kurzzeitig die jedem aufzuzeichnenden Zeichen entsprechende Information gleichzeitig mit der Information speichern, die demjenigen Zeichen entspricht, das als nächstes aufgezeichnet werden soll, daß diese Speichervorrichtungen in Abhängigkeit von der kurzzeitig gespeicherten Zeicheninformation derart betätigbar sind, daß sie ein Signal erzeugen, das die Aufzeichnung einer Synchronisierungs-Markierung in der Trennmarkierungsstelle zwischen den Speicherzellen für diese Zeichen verlangt, wenn die kurzzeitig gespeicherte Zeicheninformation anzeigt, daß menr als ein vorbestimmter Abstand zwischen aufeinanderfolgenden Daten-Markierungen liegt, die durch die Trennmarkierungsstelle getrennt sind.

13· Vorrichtung nach einem oder mehreren der Ansprüche 9-12, dadurch gekennzeichnet, daß der Aufzeichnungsträger ein Magnetspeicher ist und die Datenmarkierungen als magnetische Flußänderungen aufgezeichnet sind.

14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß jede Markierung eine einzige magnetische Plußumkehr enthält.

/1292

3H

Leerseite

COPY