DE2632943C3 - Schaltung zur Prüfung von aufzuzeichnenden Zeitfolgen und Festlegung von Aufzeichnungszeitpunkten - Google Patents
Schaltung zur Prüfung von aufzuzeichnenden Zeitfolgen und Festlegung von AufzeichnungszeitpunktenInfo
- Publication number
- DE2632943C3 DE2632943C3 DE2632943A DE2632943A DE2632943C3 DE 2632943 C3 DE2632943 C3 DE 2632943C3 DE 2632943 A DE2632943 A DE 2632943A DE 2632943 A DE2632943 A DE 2632943A DE 2632943 C3 DE2632943 C3 DE 2632943C3
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- shift register
- input
- output
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
Die Erfindung bezieht sich auf Vorrichtungen zum Aufzeichnen von Daten auf magnetische Aufzeichnungsträger.
Ein Problem, das bei der Aufzeichnung in solchen Geräten auftritt, besteht darin, daß es zu Verschiebun- -r>
gen der magnetischen Flußübergänge auf dem Aufzeichnungsträger kommt, wenn die Daten mit einer
hohen Aufzeichnungsdichte aufgezeichnet werden. Dieses Problem wird manchmal als »Spitzenverschiebung«
bezeichnet. Dies führt beim Lesen der Daten zu >o Schwierigkeiten.
In einem bekannten Aufzeichnungsgerät der eingangs bezeichneten Art werden Steuersignale wirksam, durch
die die aufzuzeichnenden Daten über eine von drei einzelnen Verzögerungseinheiten geleitet werden, wo- τ>
durch diese Spitzenverschiebung in dem aufgezeichneten Signal kompensiert wird. Diese bekannten Geräte
weisen den Nachteil auf, daß sie sehr komplex und teuer sind, da für jede mögliche Verzögerung in dem
aufzuzeichnenden Signal eine spezielle Verzögerungs- ho
einheit erforderlich ist.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Aufzeichnungsgerät der oben bezeichneten Art aufzuzeigen,
in dem die vorgenannten Nachteile nicht auftreten. b>
Die Erfindung geht aus von einer Schaltung zur Prüfung von aufzuzeichnenden Zeitfolgen und Festlegung
von Aufzeichnungszeitpunkten mit einer Eingangsschaltung zur Erzeugung von Datensignalen in
Bitperioden, die mit einer ersten Geschwindigkeit auftreten, Detektorschaltungen, die mit den Eingangsschaltungen verbunden sind und in Abhängigkeit von
dem Muster der Datensignale in einer vorbestimmten Nachbarschaft eines Datensignals, das aufgezeichnet
werden soll, Steuersignale erzeugen, durch die ein gewünschter Aufzeichnungszeitpunkt für dieses Datensignal
festgelegt wird, Aufzeichnungsschaltungen zur Aufzeichnung der Datensignale auf einem magnetischen
Aufzeichnungsträger.
Die Erfindung ist gekennzeichnet durch eine eine Serien/Parallelwandlerschaltung aufweisende Eingangsschaltung,
mit deren Parallelausgängen eine Erkennungsschaltung verbunden ist, und durch ein
Ausgangsschieberegister, dessen Eingang mit einem Ausgang der genannten Eingangsschaltung verbunden
ist, durch eine Schiebeimpulserzeugungsschaltung zur Erzeugung von Schiebeimpulsen für das Ausgangsschieberegister
mit einer zweiten Geschwindigkeit, die größer als die erste Geschwindigkeit ist, und durch die
Erkennungsschaltung gesteuerte Auswahlschaltungen zur Festlegung des Aufzeichnungszeitpunktes, die mit
den Ausgängen der Ausgangsschieberegisterstufen verbunden sind und in Abhängigkeit von jedem
Steuersignal einen ausgewählten Ausgang mit der Aufzeichnungsschaltung verbinden.
Im folgenden wird anhand eines Ausführungsbeispiels
die Erfindung im einzelnen beschrieben, wobei auf die Figuren Bezug genommen wird. In diesen zeigt
F i g. 1 ein vereinfachtes Blockschaltbild des erfindungsgemäßen Aufzeichnungsgerätes;
F i g. 2 ein detailliertes Blockschaltbild des Gerätes gemäß F i g. 1 und
F i g. 3 A bis 3 E Wellenformen zur Beschreibung der Arbeitsweise der Schaltung gemäß F i g. 2.
Zunächst wird auf F i g. 1 Bezug genommen, in der in vereinfachter Form ein magnetisches Aufzeichnungsgerät
100 dargestellt ist Von einem nicht gezeigten Codierer werden NRZI-codierte Datensignale über eine
Eingangsleitung 102 einer ersten Stufe eines Schieberegisters 104 zugeführt Das Schieberegister 104 kann
einen 8-Bitcode parallel übertragen. Unter NRZI-codienen
Daten wird eine Codierungsart verstanden, bei der eine erste Binärziffer (z. B. »1«) durch einen
Übergang und eine andere Binärziffer (z. B. »0«) durch die Abwesenheit eines Übergangs dargestellt wird.
Die ankommenden NRZI-codierten Daten sind in der Wellenform C in F i g. 3 dargestellt, in der die
Binärinformation 1101111 gezeigt ist. Bei diesem Code
wird auf einen magnetischen Aufzeichnungsträger ein magnetischer Flußübergang erzeugt, wenn eine binäre 1
aufgezeichnet werden soll, und kein Flußübergang, wenn eine binäre 0 aufzuzeichnen ist. Der Aufzeichnungsträger
kann gedanklich in sogenannte Bitzellen aufgeteilt werden, von denen jede jeweils eine
vorbestimmte Länge aufweist und in der jeweils eine Binärinformation enthalten ist. Es können jedoch auch
andere Aufzeichnungsarten bzw. Codierungen verwendet werden. Die Daten werden über die Eingangsleitung
102 mirt einem Takt eingegeben, der mit der »Datenbitzellenperiode« am Takteingang 106 übereinstimmt,
d. h., die Daten werden mit etwa 1,2 MHz seriell durch die Flipflopstufen 108 bis 122 eines Eingangsschieberegisters 104 hindurchgeschoben.
Der Ausgang der Flipflopstufe 116 ist mit einem Ausgangsschieberegister 124 verbunden, welches aus
Stufen 126 bis 140 besteht. Durch das Schieberegister 124 werden die Daten mit einer wesentlich höheren
Frequenz hindurchgeschoben, als dies bei dem Schieberegister 104 der Fall ist. Ein »Burst-Taktgenerator« 142
stellt die Anwesenheit eines jeden Eingangstaktimpulses von dem Taktgenerator 106 fest und erzeugt einen
Impulszug aus neun Impulsen für jeden Eingangstaktimpuls. Somit werden die Daten durch das Schieberegister
124 mit einer Geschwindigkeit hindurchgeschoben, die wesentlich höher ist als die Geschwindigkeit des
Schieberegisters 104. Das Schieberegister 124 arbeitet quasi als Verzögerungsleitung mit einer Vielzahl von
Abgriffen, wobei der Betrag der Verzögerung abhängig ist von der Wahl des Abgriffes zur Übertragung der
Daten zu einem Multiplexer 144. Der Multiplexer 144 steuert die Auswahl der Daten von jedem der Ausgänge
der Schieberegisterstufen 126 bis 140 mit Hilfe einer »3-Bit-Signalauswahl«, die von einem Lesespeicher
(Read Only Memory) 146 erzeugt wird. Der Lesespeicher 146 bildet den Auswahlcode, in dem die Daten in
dem Schieberegister 104 geprüft werden, die an diesen in Form eines 8-Bit-Adressencodes angelegt werden.
Der Dateninhalt der Stufen 108 bis 122 wird über parallele Leitungen dem Lesespeicher 146 zugeführt,
wobei eine programmierte Entscheidungstafel vorhanden ist, mit deren Hilfe logische Entscheidungen darüber
getroffen werden, ob vorangehende oder nachfolgende Datenübergänge vorhanden sind, bevor eine Information
aufgezeichnet wird, indem eine geeignete Stufe des Registers 124 durch cen Multiplexer 144 ausgewählt
wird, um die Datenbits dem Aufzeichnungskopf in Abhängigkeit von dem abgeleiteten Binärauswahlcode
zuzuführen, wodurch eine entsprechende Verzögerung gebildet wird. Der Lesespeicher 146 spricht auf den
8-Bit-inhalt des Schieberegisters 104 an, in dem ein 8-Bit-Muster aus Datensignalen enthalten ist, die sich in
der Nachbarschaft des aufzuzeichnenden Datensignals befinden. Die Veränderung des Übergangs erfolgt durch
ίο die Auswahl einer geeigneter. Verzögerung im Zusammenhang
mit der bekannten Spitzenverschiebungscharakteristik von speziellen Datenmustern, die von dem
Lesespeicher 146 erkannt werden. Jedoch wird, wie noch erklärt wird, nur eine bestimmte Art von
Datenmustern zugelassen. Im Falle, daß ein Bit dem Aufzeichnungskopf über die Fhpflopstufe 136 des
Schieberegisters 124 zugeführt wird, ist es ersichtlich, daß die Auswahl durch den Multiplexer 144 der Stufen
138 und 140 eine zusätzliche Verzögerung der Datenübergänge bewirken wird. Dieser Vorgang tritt
bei einem jeden Datenbit auf, da die Gesamtverzögerung des Regisiers 124 so groß ist wie die Länge einer
Datenbitzellenzelt, was wiederum der Zeit entspricht,
die erforderlich ist, um ein Datenbit durch eine Stufe des
2j Registers 104 hindurchzuschieben.
Im folgenden wird auf die F i g. 2 und 3 Bezug genommen, in dener das in F i g. 1 gezeigte Datenaufzeichnungsgerät
detaillierter dargestellt ist. Die Eingangsdaten von der Steuereinheit werden über eine
i» Leitung 201 einem Schieberegister 202 zugeführt. Als
Beispiel ist in Fig.3 C eine Datenwellenform dargestellt,
die die binäre Informationsfolge 1101111 darstellt,
in dem hier verwendeten Code treten niemals mehr als zwei Nullbits nacheinander oder mehr als fünf Einbit
i"> innerhalb einer 8-3it-Folge auf. Ein derartiges Aufzeichnungsschema
ist als Gruppenaufzeichnungscode (GCR) bekannt geworden. Das Eingangsschieberegister 202
wirkt als 8-Bit-Serien-zu-Parallelumsetzer, und es weist
acht Ausgangsleitungen auf, die nicht gezeigten
w Adressenschaltungen eines Lesespeichers (ROM) 204 zugeordnet sind. In diesem werden die einzelnen
NRZI-Datenmuster geprüft, um Auswahlsignale mit dem Datenstabilisierungssperrkreis 206 zu verbinden.
Die Nachbarbereiche der 8-Bit-Codeinformation hän-
··'> gen lediglich von der augenblicklichen Anordnung bzw. Folge von logischen Eins- und Nullinformationen ab, die
in dem Lesespeicher dazu verwendet werden, um entweder eine vorlaufende oder eine verzögerte
Aufzeichnung der Flußübergänge durch entsprechende
■'>'> Auswahl der Ausgangsstufen des Ausgangsschieberegisters
208 wirksam zu machen bzw. auszuwählen. Der 1,2-MHz-Eingangstakt ist durch die Wellenform in
F i g. 3 A dargestellt und wird über eine Leitung 209 einem Flipflop 210 von einem nicht gezeigten
">"> Steuergerät zugeführt. Das Flipflop 210, ein Zähler 212
und ein Decodierer 214 arbeiten mit einem NAND-Glied 216 und einer Verzögerungsleitung 218 zusammen,
wodurch eine Reihe von neun Schiebeimpulsen auf jeden 1,2-MHz-Taktimpuls erzeugt wird: durch die
wi Vorderkante eines 1,2-MHz-Taktimpulses wird das
Flipflop 210 gesetzt, wodurch bewirkt wird, daß der Zähler 212 zurückgesetzt wird. Wenn der Zähler 212
gesetzt ist, befindet sich der Decodierer 214 in einem solchen Zustand, daß das NAND-Glied 216 über einen
h"' Ausgang 215 wirksam gemacht wird. Dadurch wird ein
Oszillator wirksam gemacht, der durch das NAND-Glied 216 und die Verzögerungsleitung 218 gebildet
wird und der mit der Erzeugung von Taktimpulsen
beginnt, die in F i g. 3 ß gezeigt sind. Diese werden über einen Inverter 220 und eine Leitung 222 dem
Schieberegister 208 und zum Zähler 212 geführt. Der Zähler 212 zählt neun von diesen Impulsen ab, und der
Decodierer 214 sperrt dann den durch das NAND-Glied 216 und die Verzögerungsleitung 218 gebildeten
Oszillator und clzt das Flipflop 210 zurück. Dies
vervollständigt einen Operationszyklus. Die Schaltung bleibt dann in diesem Zustand bis die Vorderkante des
nächsten 1,2-MHz-Taktimpulses erscheint.
Die Daten von dem Schieberegister 208 werden dem Aufzeichnungskopf 250 über irgendeine seiner Ausgangsleitungen
zugeführt, und zwar in Abhängigkeit von der durch den Multiplexer 226 gewählten
Verzögerung. Der Aufzeichnungskopf 250 zeichnet Daten auf einem magnetischen Aufzeichnungsträger
252 auf. Da jede der Leitungen 228 bis 234 die Datenübergänge um einen Einzelbetrag verzögert, wird
auf der Leitung 236 der Übergangspunkt abwechselnd verändert, so daß auf den Leitungen 238 bis 242 eine
Vorverschiebung stattfindet, woraus ersichtlich ist, daß die Spitzenverschiebungskompensation erreicht wird,
indem eine geeignete Leitungsauswahl durch den Multiplexer 226 getroffen wird. Der 8-Bit-Lesespeicher
204, der als Entscheidungstabelle betrachtet werden kann, enthält 256 Wortstellen in der hier beschriebenen
Anordnung, wobei ein Speicher verwendet wird, der ein 3-Bit-Ausgangsmuster aus Bits erzeugt. Der Lesespeicher
204 kann im sogenannten Time-sharing-Verfahren beschrieben werden, so daß er auch für andere
Datenspuren verwendet werden kann. Der Lesespeicher 204 kann aus einem programmierbaren Lesespeicher
(Read Only Memory) bestehen.
F i g. 3 Czeigt N RZ! Daten, die dem Lesespeicher mit
Spitzenverschiebung zugeleitet werden. Die Wellenform gemäß Fig. 3D zeigt die auf der Leitung 224
auftretenden Daten, die um fünf Bitzellen in bezug auf F i g. 3 A verzögert sind, da die Wellenform gemäß
F i g. 3 D gegenüber der Wellenform 3 Cim Sinne eines
Vorlaufs und eines Rücklaufs verzögert ist, was durch geeignete Wahl der Verzögerung im Schieberegister
208 bewirkt wurde. Die Wellenform 3 π zeigt die Daten gemäß der Wellenform 3 D, nachdem eine Kompensation
durchgeführt wurde, wobei die Übergänge zu einer geeigneten Zeit auftreten und die Datenzellenbreite
infolge der Spitzenverschiebungskompensation geändert wurde.
Bei der Verwendung eines Standard-GCR-Datenmusters ist die auftretende Spitzenverschiebung für jede
mögliche Datenbitkonfiguration bekannt. Selbstverständlich können auch andere im Rahmen dieses Codes
mögliche Bitmuster verwendet werden, z. B. eine »Frei-Nullenfolge«. Die folgende Tafel zeigt einen
3-Bit-Binärausgangscode von dem Lesespeicher 204 zur Auswahl der geeigneten Stufe 228 bis 242 des
Schieberegisters 224. wenn ein GCR-Code verwendet wird.
Wortnummer Ausgang
Worlnuninicr Ausgang
16
43
48
71
bis
bis
bis
bis
bis 80
bis 107
108
109
110
108
109
110
bis 112
113
114
115
116
117
118
119
113
114
115
116
117
118
119
bis 135
136
137
136
137
000 1 10 I 1 1 1 1 I 000 I 10 1 10 101 000
1 1 1 001 001 001 001 000 001 001 001 001 1 1 1 1 1 1 1 1 1 000 101
0 0 000 1 1 1 1 10 000 1 10 001 001 010 010 001 001 000 001 001
138 | bis | 144 ( | ) | 10 | 0 |
139 | 310 | 0 | |||
140 | )0 | )1 | |||
141 | JOl | )0 | |||
142 | 10 | 1 | |||
143 | 300 | 1 | |||
145 | ( | 1 | |||
146 | ( | 1 | |||
147 | bis | 171 ( | 1 | ||
148 | 001 | ||||
149 | 001 | ||||
150 | 10 | 199 000 | |||
151 | bis | 176 t | 001 | ||
152 | 001 | ||||
172 | 001 | ||||
173 | 001 | ||||
174 | 30 I | ||||
175 | 30! | ||||
177 | )00 | ||||
178 | j | ||||
179 | bis | 1 1 | |||
180 | ( | 1 I | |||
181 | M | 208 000 | |||
182 | |||||
183 | |||||
184 | |||||
200 | 01 | ||||
201 | 10 | ||||
202 | bis | 10 | |||
203 | 235 000 | ||||
204 | |||||
205 | |||||
206 | bis | ||||
207 | 1 | ||||
209 | 1 | ||||
210 | 10 | ||||
211 | bis | 255 000 | |||
212 | |||||
236 | |||||
237 | |||||
238 | |||||
239 | |||||
Der Code 000 zeigt an, daß keine Kompensation erforderlich ist oder daß ein illegales Codemuster
vorliegt, da jeder Ausgang des Schieberegisters über die unkompensierte Ausgangsleitung 236 geführt
wird, während die anderen Auswahlcodes die Leitungen bis 24Z ausgenommen die Leitung 236. auswählen.
Beispielsweise wird durch das Adressenwort 17 der Code 110 ausgesucht, durch den eine Vorverlegung des
Überganges um zwei Schritte bewirkt wird.
3 Blatt Zeichnungen
Claims (6)
1. Schaltung zur Prüfung von aufzuzeichnenden Zeitfolgen und Festlegung von Aufzeichnungszeitpunkten
mit einer Eingangsschaltung zur Erzeugung von Datensignalen in Bitperioden, die mit einer
ersten Geschwindigkeit auftreten, Detektorschaltungen, die mit den Eingangsschaltungen verbunden
sind und in Abhängigkeit von dem Muster der Datensignale in einer vorbestimmten Nachbarschaft
eines Datensignals, das aufgezeichnet werden soll, Steuersignale erzeugen, durch die ein gewünschter
Aufzeichnungszeitpunkt für dieses Datensignal festgelegt wird, Aufzeichnungsschaltungen zur Aufzeichnung
der Datensignale auf einem magnetischen Aufzeichnungsträger, gekennzeichnet durch eine eine Serien/Paraüelwandlerschaltung
aufweisende Eingangsschaltung (202), mit deren Parallelausgängen eine Erkennungsschaltung (204)
verbunden ist, und durch ein Ausgangsschieberegister (208), dessen Eingang mit einem Ausgang der
genannten Eingangsschaltung (202) verbunden ist, durch eine Schiebeimpulserzeugungsschaltung (212,
220) zur Erzeugung von Schiebeimpulsen für das :r> Ausgangsschieberegister (208) mit einer zweiten
Geschwindigkeit, die größer als die erste Geschwindigkeit ist, und durch die Erkennungsschaltung (204)
gesteuerte Auswahlschaltungen (226) zur Festlegung des Aufzeichnungszeitpunkts, die mit den Ausgän- in
gen der Ausgangsschieberegisterstufen verbunden sind und in Abhängigkeit von jedem Steuersignal
einen ausgewählten Ausgang mit der Aufzeichnungsschaltung (250) verbinden.
2. Schaltung nach Anspruch 1, dadurch gekenn- π zeichnet, daß die Eingangsschaltung ein Eingangsschieberegister (202) enthält, dessen Stufenausgänge
mit den Erkennungsschaltungen (204) verbunden sind und die eine Zwischenstufe (224) enthalten, die
zusätzlich mit dem Eingang des Ausgangsschieberegisters (208) verbunden ist.
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Erkennungsschaltung einen Lesespeicher
(204) enthält und daß die Ausgänge der Stufen des Eingangsschieberegisters (202) mit der
Adressenschaltung des Lesespeichers (204) verbunden sind.
4. Schaltung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine Takterzeugungsschaltung
(209) zur Erzeugung von Schiebeimpulsen für das Eingangsschieberegister (202), dessen Ausgang
mit den genannten Schiebeimpulserzeugungsschaltungen (212 bis 220) verbunden ist, die bei dem
Auftreten eines jeden Taktimpulses von der Takterzeugungsschaltung, der an diese angelegt
wird, eine Vielzahl von Schiebeimpulsen für das Ausgangsschieberegister erzeugen, so daß jedes
Datensignal, das an das Ausgangsschieberegister (208) angelegt wird, durch dieses hindurchgeschoben
wird bevor das nächste Datensignal angelegt wird.
5. Schaltung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Auswahlschaltung einen
Multiplexer (226) enthält, dessen Steuereingänge mit den Ausgängen des Lesespeichers (204) verbunden
sind.
6. Schaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der magnetische
Aufzeichnungsträger ein Magnetband (252) ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/599,917 US4000513A (en) | 1975-07-28 | 1975-07-28 | Apparatus and method for data recording with peak shift compensation |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2632943A1 DE2632943A1 (de) | 1977-02-24 |
DE2632943B2 DE2632943B2 (de) | 1980-09-18 |
DE2632943C3 true DE2632943C3 (de) | 1981-09-10 |
Family
ID=24401645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2632943A Expired DE2632943C3 (de) | 1975-07-28 | 1976-07-22 | Schaltung zur Prüfung von aufzuzeichnenden Zeitfolgen und Festlegung von Aufzeichnungszeitpunkten |
Country Status (7)
Country | Link |
---|---|
US (1) | US4000513A (de) |
JP (1) | JPS5946050B2 (de) |
CA (1) | CA1060579A (de) |
CH (1) | CH607208A5 (de) |
DE (1) | DE2632943C3 (de) |
FR (1) | FR2319935A1 (de) |
GB (1) | GB1515426A (de) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1091253B (it) * | 1977-09-30 | 1985-07-06 | Olivetti & Co Spa | Dispositivo per la codifica di informazioni in una pluralita di codici di regiastrazione e per la precompensazione degli errori in fase di scrittura |
US4334250A (en) * | 1978-03-16 | 1982-06-08 | Tektronix, Inc. | MFM data encoder with write precompensation |
GB2016762B (en) * | 1978-03-16 | 1982-08-25 | Tektronix Inc | Data encoder with write precompensation |
DE2828219A1 (de) * | 1978-06-28 | 1980-01-10 | Bosch Gmbh Robert | Verfahren zur aufzeichnung und wiedergabe digitaler daten auf magnetspeicher |
US4320465A (en) * | 1979-05-14 | 1982-03-16 | Honeywell Information Systems Inc. | Digital frequency modulation and modified frequency modulation read recovery with data separation |
US4245263A (en) * | 1979-05-14 | 1981-01-13 | Honeywell Information Systems Inc. | Write precompensation and write encoding for FM and MFM recording |
US4298956A (en) * | 1979-05-14 | 1981-11-03 | Honeywell Information Systems Inc. | Digital read recovery with variable frequency compensation using read only memories |
JPS55163615A (en) * | 1979-06-06 | 1980-12-19 | Hitachi Ltd | Writing compensating circuit |
US4481549A (en) * | 1979-09-12 | 1984-11-06 | Tektronix, Inc. | MFM data encoder with write precompensation |
JPS56165910A (en) * | 1980-05-24 | 1981-12-19 | Sony Corp | Recording method of binary signal |
US4388656A (en) * | 1980-10-03 | 1983-06-14 | Eastman Kodak Company | Multitrack recording with minimal intermodulation |
JPS5812115A (ja) * | 1981-07-14 | 1983-01-24 | Hitachi Ltd | 記録タイミング補正方式 |
JPS58219841A (ja) * | 1982-06-15 | 1983-12-21 | Kokusai Denshin Denwa Co Ltd <Kdd> | 標本化周波数の高速変換回路 |
JPS5987610A (ja) * | 1982-11-10 | 1984-05-21 | Fujitsu Ltd | 書込デ−タのプリシフト回路 |
EP0148413B1 (de) * | 1983-12-19 | 1988-06-22 | WILLI STUDER AG Fabrik für elektronische Apparate | Verfahren und Vorrichtung zur Wiedergabe von digitalisierten Signalen, die als binäre Signale in Form von Pulsen übertragen werden |
DE3431785A1 (de) * | 1984-08-29 | 1986-03-13 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung fuer einen nach dem warteschlangenprinzip arbeitenden steuerspeicher (fifo-speicher) |
US4691254A (en) * | 1985-06-24 | 1987-09-01 | Priam Corporation | Data processing system including encoder, decoder and write precompensator, using run length limited code |
JPS6352307A (ja) * | 1986-08-20 | 1988-03-05 | Toshiba Corp | 磁気デイスク装置 |
IT1207630B (it) * | 1987-03-09 | 1989-05-25 | Cestind Centro Studi Ind | Apparecchiatura per l'allestimento nella disposizione di confezionamento di non uso di sacchetti-filtro biuso nelle macchine confezionatrici in continuo di detti sacchetti-filtro |
WO1989002643A1 (en) * | 1987-09-21 | 1989-03-23 | Unisys Corporation | Write precompensation techniques for magnetic recording |
US5047876A (en) * | 1989-03-03 | 1991-09-10 | Seagate Technology Inc. | Adaptive prewrite compensation apparatus |
US5159501A (en) * | 1989-03-03 | 1992-10-27 | Seagate Technology, Inc. | Adaptive prewrite compensation apparatus and method |
US5241429A (en) * | 1989-03-03 | 1993-08-31 | Seagate Technology, Inc. | Adaptive prewrite compensation apparatus and method |
JPH03203005A (ja) * | 1989-12-28 | 1991-09-04 | Y E Data Inc | フロツピーデイスクドライブ装置におけるライトデータの書き込み補正方式とその装置 |
US5210660A (en) * | 1990-01-17 | 1993-05-11 | International Business Machines Corporation | Sectored servo independent of data architecture |
EP0655737A1 (de) * | 1993-11-30 | 1995-05-31 | STMicroelectronics S.r.l. | Register für Spitzenqualifizierung mit verstellbarem Schwellenwert für Aufzeichnungskanäle |
US6452736B1 (en) | 1994-05-26 | 2002-09-17 | Hitachi, Ltd. | Magnetic recording and reproducing apparatus and a read/write amplifier having a signal transmission system with high speed of data write signal |
US6268974B1 (en) | 1998-07-13 | 2001-07-31 | Seagate Technology Llc | Gain optimization in a disc drive |
US6404572B1 (en) * | 1999-05-05 | 2002-06-11 | Texas Instruments Incorporated | Circuit and method for generating a write precompensation signal |
US6831797B2 (en) * | 2001-09-14 | 2004-12-14 | Quantum Corporation | Programmable write equalization circuit |
US20050174087A1 (en) * | 2004-02-10 | 2005-08-11 | Koyo Seiko Co., Ltd. | Control magnetic bearing device |
US20150316971A1 (en) * | 2014-05-02 | 2015-11-05 | Avalanche Technology, Inc. | Method and apparatus to reduce power consumption of mobile and portable devices with non-volatile memories |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3067422A (en) * | 1958-12-24 | 1962-12-04 | Ibm | Phase distortion correction for high density magnetic recording |
GB1143694A (de) * | 1966-11-14 | |||
US3911485A (en) * | 1972-03-17 | 1975-10-07 | Gen Instrument Corp | Self-clocking NRZ recording and reproduction system |
US3879342A (en) * | 1973-12-28 | 1975-04-22 | Honeywell Inf Systems | Pre-recorded digital data compensation system |
US3930265A (en) * | 1974-06-07 | 1975-12-30 | Vrc California | High density magnetic storage system |
-
1975
- 1975-07-28 US US05/599,917 patent/US4000513A/en not_active Expired - Lifetime
-
1976
- 1976-06-30 CA CA256,102A patent/CA1060579A/en not_active Expired
- 1976-07-22 DE DE2632943A patent/DE2632943C3/de not_active Expired
- 1976-07-23 CH CH944976A patent/CH607208A5/xx not_active IP Right Cessation
- 1976-07-26 GB GB31044/76A patent/GB1515426A/en not_active Expired
- 1976-07-27 JP JP51089614A patent/JPS5946050B2/ja not_active Expired
- 1976-07-27 FR FR7622814A patent/FR2319935A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
CH607208A5 (de) | 1978-11-30 |
DE2632943A1 (de) | 1977-02-24 |
JPS5946050B2 (ja) | 1984-11-10 |
DE2632943B2 (de) | 1980-09-18 |
US4000513A (en) | 1976-12-28 |
GB1515426A (en) | 1978-06-21 |
FR2319935B1 (de) | 1979-06-01 |
FR2319935A1 (fr) | 1977-02-25 |
JPS5216938A (en) | 1977-02-08 |
CA1060579A (en) | 1979-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2632943C3 (de) | Schaltung zur Prüfung von aufzuzeichnenden Zeitfolgen und Festlegung von Aufzeichnungszeitpunkten | |
AT393429B (de) | Speicherschaltung zur speicherung eines digitalsignals | |
DE2844216C2 (de) | Erzeugung von Synchronisier-Bitfolgemustern bei Code mit begrenzter Lauflänge | |
DE2460979A1 (de) | Verfahren und schaltungsanordnung zur kompensation von impulsverschiebungen bei der magnetischen signalaufzeichnung | |
DE2630197C3 (de) | Zeitkorrekturschaltung für ein Datenwiedergewinnungssystem | |
DE69322054T2 (de) | Gerät zur Aufzeichnung von Datensignalen mittels Steuerung der Frequenzcharakteristiken der Datensignale | |
DE3051112C2 (de) | ||
DE2300179C2 (de) | Schaltungsanordnung zum Aufzeichnen von Magnetisierungsmustern auf einem magnetischen Aufzeichnungsträger | |
DE3431777C2 (de) | ||
DE1281494B (de) | Einrichtung zur Korrektur der Schraeglauf-Abfuehlung eines bandfoermigen Mehrspur-Aufzeichnungstraegers | |
EP0032232A2 (de) | Digitales Übertragungssystem | |
DE2613018A1 (de) | Digitalspeichersystem | |
DE2135350A1 (de) | Verfahren und Anordnung zur Datenver arbeitung | |
DE1574650A1 (de) | Verfahren zur Aufzeichnung von Daten und Vorrichtung zur Ausfuehrung des Verfahrens | |
DE2430685A1 (de) | Verfahren und vorrichtung zur schnellen digitalen modulation | |
DE1925869A1 (de) | Verfahren und Anordnung zur selbsttaktierten Aufzeichnung bzw. UEbertragung von binaer kodierten Informationen | |
DE1941473A1 (de) | Schriftzeichengenerator | |
CH629347A5 (en) | Method and device for converting a binary input data stream into an output data stream and for the later reconversion of the output data stream | |
DE2757164C2 (de) | Verfahren zum Übertragen oder Aufzeichnen von digitalen Signalen | |
DE2630160C3 (de) | Testdatengenerator mit einem Taktgeber | |
DE3724572A1 (de) | Signalleseschaltung in magnetischer aufzeichnungsvorrichtung | |
DE1449422A1 (de) | Aufzeichnungs-System | |
DE3852861T2 (de) | Methode zur Aufzeichnung von digitalen Daten. | |
DE2016447A1 (de) | Schaltung zum mehrspurigen Aufzeichnen und Wiedergeben von Binär-Informationen hoher Bitdichte | |
DE2413535A1 (de) | Adaptive zeitsteuereinrichtung zum datenauslesen fuer ein informationsaufzeichnungssystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OGA | New person/name/address of the applicant | ||
C3 | Grant after two publication steps (3rd publication) | ||
8328 | Change in the person/name/address of the agent |
Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |