DE2613018A1 - Digitalspeichersystem - Google Patents
DigitalspeichersystemInfo
- Publication number
- DE2613018A1 DE2613018A1 DE19762613018 DE2613018A DE2613018A1 DE 2613018 A1 DE2613018 A1 DE 2613018A1 DE 19762613018 DE19762613018 DE 19762613018 DE 2613018 A DE2613018 A DE 2613018A DE 2613018 A1 DE2613018 A1 DE 2613018A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- bits
- output
- serial
- synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1201—Formatting, e.g. arrangement of data block or words on the record carriers on tapes
- G11B20/1202—Formatting, e.g. arrangement of data block or words on the record carriers on tapes with longitudinal tracks only
- G11B20/1204—Formatting, e.g. arrangement of data block or words on the record carriers on tapes with longitudinal tracks only for continuous data, e.g. digitised analog information signals, pulse code modulated [PCM] data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
- G11B2020/10537—Audio or video recording
- G11B2020/10592—Audio or video recording specifically adapted for recording or reproducing multichannel signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/90—Tape-like record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
Patentanwälte Dipl.-Ing. H. Weickmann, Dipl.-Phys. Dr. K. Fincke
Dipl.-Ing. F. AAYeickmann, Dipl.-Chem. B. Huber
8 MÜNCHEN 86, DEN
POSTFACH 860820
MÖHLSTRASSE 22, RUFNUMMER 98 39 21/22
HO/ba
MICRO CONSULTANTS LIMITED
5 West Mills
Newbury, Berkshire, England
Digitalspeichersystem
Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Speichern und Wiederauffinden von Daten auf einem Aufzeichnungsmedium.
Dieses Aufzeichnungsmedium könnte beispielsweise ein Magnetband sein.
Es ist bekannt, digitale Daten von einer Vielzahl analoger Signalquellen
auf einem Magnetband aufzuzeichnen, nachdem die analogen Ausgangssignale in eine digitale Form umgesetzt wurden. Solche
Technik ist als "Datenloggen" bekannt. Geeignete analoge Signalquellen könnten in Thermoelementen bestehen, die als Temperaturfühler
arbeiten.
609841/0921
2613013
Wenn die Daten auf dem Aufzeichnungsmedium gespeichert werden, ist es notwendig, in die Daten zusätzliche Informationen einzuschließen,
so daß eine richtige Aneinanderreihung der auf dem Aufzeichnungsmedium enthaltenen Daten möglich wird, wenn diese von
der Maschine verarbeitet werden, welche die aufgefundenen Informationen empfängt; dies dient dazu,, sicherzustellen, daß auf die
Daten in der richtigen Folge und zum richtigen Zeitpunkt reagiert wird.
Mit der Erfindung wird eine Vorrichtung zum Einsetzen von Synchrondaten
zwischen Blöcke serieller Daten geschaffen, die folgende Elemente aufweist: Einen Synchrondatengenerator zur Erzeugung
einer bestimmten Datenfolge; einen Wähler, der mit dem Synchrondatengenerator und einem Eingang verbunden ist, an dem die
seriellen Daten empfangen werden, um entweder die seriellen Daten oder die Synchrondaten auszuwählen; und eine Steuereinrichtung,
die mit einem Ausgang des Wählers verbunden ist, um in den seriellen Daten vor dem Start der Synchrondaten eine Erkennungslücke zu erzeugen, wobei das am Ausgang der Steuereinrichtung
erzeugte Signal eine Datenlücke aufweist, der die Synchrondaten und die seriellen Daten folgen.
Mit der Erfindung wird ferner ein Verfahren zum Einsetzen von Synchrondaten zwischen Blöcke serieller Daten geschaffen, das
sich durch folgende Schritte auszeichnet: Erzeugen einer bestimmten Synchrondatenfolge, Auswählen entweder der seriellen
Daten oder der Synchrondaten und Steuern der ausgewählten Daten derart, daß in den Daten vor dem Start der Synchrondaten eine Erkennungslücke
erzeugt wird, wobei sich jene seriellen Daten an die Synchrondaten anschließen.
Die Erfindung wird im folgenden an einem Beispiel unter Bezug auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
Fig. 1 die grundsätzliche Datenfolge, die von der erfindungsgemäßen
Vorrichtung für ein Dreikanal-Aufzeichnungsmedium erzeugt wird,
609841/0921
Fig. 2 in größeren Einzelheiten die Synchronfolge, und Fig. 3 eine Anordnung zur Erzeugung der Folge von Fig. 2,
Der in Fig. 1 gezeigte Datenaufbau ist auf drei Kanälen vorgesehen.
Diese Anordnung könnte variiert werden, um eine Speicherung und ein Wiederauffinden von Daten auf einem Aufzeichnungsmedium, das
beispielsweise zwischen 1 und 14 Kanäle besitzt, zu ermöglichen.
Die Daten starten in bitparalleler, wortserieller Form und haben ihren Ursprung in einem sequentiellen Wortgenerator, wie dies unten
beschrieben wird. Die Geschwindigkeit, mit der Wörter von diesem Wortgenerator erzeugt werden, wird über einen Anforderungsausgang
(prompting output) vom Generatorsystem gesteuert. Das System ist so ausgeführt, daß dieser Anforderungsausgang bzw. das Anforderungsausgangssignal
immer regelmäßige Zeitabstände besitzt.
Das erfindungsgemäße System besitzt zwei Arbeitsweisen. In der einen
Arbeitsweise speichert das System 16 Bit parallele Datenwörter, während es in der anderen Arbeitsweise 24 Bit parallele Datenwörter
speichert.
Die Daten werden in wortserieller, bitserieller Formaufgezeichnet.
Jedes Wort besteht aus 24 oder 16 seriellen Datenbits, die in phasenmodulierter- (Phase encoded) oder laufzeitmodulierter-Form
(Delay Modulation) kodiert sind. Auf jedem Kanal des Aufzeichnungsmediums sind die Wörter in Blöcke von 32 Wörtern gruppiert. Zwischen
jedem Block von 32 Wörtern befindet sich eine einzigartige Synchronfolge, die es dem Daten-Auffind- oder Daten-Such-System
ermöglicht, den Start eines Blocks von 32 Wörtern zu erkennen.
Wenn ein Aufzeiahnungs- oder Speichermedium mit mehr als einem
Kanal verwendet wird, wird die einzigartige Synchronfolge beim Start eines Blocks auf allen Kanälen wiederholt. Die Datenwörter,
in serieller Form, werden dann rotierend auf alle derzeit benutzten Kanäle verteilt, bis auf jedem Kanal 32 Datenwörter aufgezeichnet
wurden. Vor der Verteilung einer weiteren Folge von Datenwörtern
e 0 1J B 4 1 / Ü 9 2 1
wird dann auf allen Kanälen die Synchronfolge wiederholt.
In gewissen Fällen kann es notwendig sein, Füllbits vorzusehen, die auf allen Kanälen zwischen dem letzten Datenwort jedes
Kanals und dem Beginn der Synchronfolge eingesetzt werden. Diese Füll- oder Stopfbits füllen die Anzahl von Bits pro Block (d.h.
das Produkt aus der Anzahl von Bits pro Wort und der Anzahl von Wörtern pro Block plus der Anzahl von Bits in der Synchronfolge)
auf, so daß diese Gesamtanzahl leicht durch die Anzahl der auf allen benutzten Kanälen aufgezeichneten Wörter pro Block (d.h.
das Produkt der Anzahl von Wörtern pro Block und der Anzahl von Kanälen, die für die Aufzeichnung der Daten verwendet werden)
teilbar ist.
Das auf diese Weise vorgenommene Auffüllen der Anzahl von Bits pro Block ermöglicht es dem Steuersystem, einen Bezugsimpulszug
regelmäßigen Zeitrasters zu erzeugen, um die aufzuzeichnenden Wörter aus dem Wortgenerator anzufordern.
Ein wesentliches Merkmal des beschriebenen Datenaufbaus besteht darin, daß jedes Wort nur auf einem Kanal des Speicher- oder Aufzeichnungsmediums
aufgezeichnet wird. Dies bedeutet, daß nicht alle Daten verloren gehen, wenn ein Kanal des Speichermediums ausfällt,
und es bedeutet auch, daß die Daten leicht wieder aufzufinden sind, falls zwischen den verschiedenen Kanälen des Mehrkanal-Speichersystems
die Zeitkoinzidenz verloren geht, wenn die Daten für ein nachfolgendes Wiederauffinden wiedergegeben werden.
Die Synchronfolge besteht aus vier verschiedenen Abschnitten und ist in Fig. 2 im einzelnen gezeigt:
1. Lücke
2. Einlauf
3. Synchronwort
4. Startmarke und Hilfsdaten
C Cl 9 8 4 1 / 0 9 2 1
1. Lücke
Die Lücke besteht aus 8 Bitzeiten/ während derer keine Pegeländerungen
bei den Daten auftreten. Bei den normalen Formen verwendeter Kodierungen,d.Ji. bei der Phasenkodierung oder der Laufzeitmodulationskodierung
tritt zwischen ami Ausgang erscheinenden Änderungen eine maximale Anzahl von Bitperioden auf. Die Länge der Lücke ist
so bemessen, daß sie größer als diese Anzahl ist.
2. Einlauf
Der Einlauf besteht aus acht eine binäre "1" darstellenden Bitzeiten.
Der Einlauf ist vorgesehen, um es den Datensucheinrichtungen oder -schaltungen zu ermöglichen, sich mit der vom Wiedergabemedium
erzeugten Bitgeschwindigkeit zu synchronisieren.
3. Synchronwort
Das Synchronwort besteht aus der einzigartigen Bxnarkombination
I0I000I0. Diese Folge ist danach ausgewählt, daß sie eine geringe
Korrelation mit irgendwelchen anderen Teilen der Synchronfolge aufweist.
4. Startmarke und Hilfsdaten
Die ersten vier Bits dieses Abschnitts sind auf die binäre "1" gesetzt und dienen als Markengeber zur Bestimmung der absoluten
Lage des ersten Bits des ersten Worts der folgenden Daten. Die restlichen vier Bits dieses Teils der Folge werden dazu verwendet,
Daten zu übertragen, die auf den vorhergehenden oder den nachfolgenden Block Bezug nehmen.
Eine Anordnung zur Schaffung des Datenaufbaus von Fig. 2 ist in
Fig. 3 gezeigt. Die Anordnung enthält ein bistabiles Eingangsglied
609841/0921
B1, dessen Q Ausgang mit einem Eingang eines UND-Glieds G1 verbunden ist. Der andere Eingang des UND-Glieds G1 empfängt Taktimpulse
von einem Generator CPI. Das Ausgangssignal von G1 wird
von einem voreingestellten Zähler C1 aufgenommen, der seinerseits einen zweiten voreingestellten Zähler C2 speist. Ein ODER-Glied G2
empfängt an einem seiner Eingänge das Ausgangssignal vom Zähler C2,
während der andere Eingang mit dem Starteingang verbunden ist. Ein
weiteres bistabiles Glied B2 empfängt das Ausgangssignal von G2, während das Q Ausgangssignal von B2 von einem UND-Glied G3 empfangen
wird. Der andere Eingang von G3 empfängt über eine durch zwei teilende Schaltung B1 das Ausgangssignal vom UND-Glied G1. Das
Ausgangssignal von G3 wird von einem voreingestellten Zähler C3 empfangen. Das Ausgangssignal von C3 wird von einem bistabilen
Glied B3 aufgenommen und außerdem zurück zum Löscheingang des bistabilen Glieds B2 geführt. Das Ausgangssignal des bistabilen
Glieds B3 wird von einem UND-Glied G4 aufgenommen, das einen voreingestellten
Zähler C4 speist. Das Ausgangssignal von C4 wird von einem bistabilen Glied B4 aufgenommen und außerdem zum Löscheingang
von B3 zurückgeführt. Das Q Ausgangssignal des bistabilen
Glieds B4 wird von einem UND-Glied G5 aufgenommen. Der Ausgang von G5 speist einen voreingestellten Zähler C5, und der Ausgang von
C5 ist zum Löscheingang des bistabilen Glieds B4 zurückgeführt.
Ein First-In-First-Out-Speicher (FIFO)-Speicher FM1 empfängt
Schreib-Impulse vom Ausgang des ODER-Glieds G2 und Lese-Impulse über einen voreingestellten Zähler C6 vom UND-Glied G5. Der Ausgang
von FM1 wird von einem Parallel-Serien-Umsetzer PS1 aufgenommen,
der vom Ausgang von G5 Taktimpulse und vom Ausgang des Zählers C6 Ladeimpulse erhält. Der serielle Datenausgang ist mit
einem Eingang eines Wählers oder Wählglieds G6 verbunden.
Ein zweiter Parallel-Serien-Umsetzer PS2 nimmt Hilfsdaten und den
Ausgang von einem Synchronmusterspeicher SP1 auf. Ladeimpulse
werden vom Ausgang des ODER-Glieds G2 und Taktimpulse vom Ausgang des UND-Glieds G4 geliefert. Der serielle Ausgang von PS2 wird
vom anderen Eingang des Wählglieds G6 aufgenommen. Ein Steuereingang A des Wählglieds G6 nimmt das Q Ausgangssignal des bista-
609841/0921
bilen Glieds B3 auf. Ein Steuereingang B des Wählglieds G6 nimmt
das Q Ausgangssignal des bistabilen Glieds B4 auf. Das Ausgangssignal von B6 wird einem Miller-Kodierer MC1 geliefert, der von
dem Eingangssignal getaktet wird, das vom UND-Glied G1 empfangen wird. Das Ausgangssignal des Miller-Kodierers wird an einen Eingang
eines UND-Glieds G7 geliefert, das das Q Ausgangssignal des
bistabilen Glieds B2 über ein Verzögerungsglied DL1 erhält. Der serielle Datenausgang wird vom Ausgang des UND-Glieds G7 geliefert.
Bei den bistabilen Gliedern B1 bis B4 verursacht ein Impuls am PRP Eingang, daß der Ausgang Q den "1"-Zustand annimmt, während
der Ausgang Q den "O"-Zustand annimmt. Ein Impuls am CLR-Eingang bringt den Ausgang Q auf den "O"-Zustand und den Ausgang Q auf
den "1"-Zustand.
Bei den UND-Glieder G1, G3, G4, G5 und G7 verursacht ein "1"-Zustand
an beiden Eingängen, daß der Ausgang den "1"-Zustand annimmt. Für alle anderen Eingangskombinationen ist der Ausgang "0".
Beim ODER-Glied G2 erzeugt ein Impuls an einem der Eingänge einen Impuls am Ausgang. Das Wählglied G6 folgt der nachstehenden
Funktionstabe He.
Steuereingänge A B |
0 | Ausgang |
0 | 1 | 1 |
O | O | wie Eingang 1 |
1 | 1 | wie Eingang 2 |
1 | 0 |
6 09841/0921
Der Zähler C6 erzeugt zusammenfallend mit dem ersten Eingangsimpuls,
dem N + 1tn Impuls, dem 2N + 1tn Impuls, etc. einen Ausgangsimpuls.
Die Ausgangsfrequenz der durch zwei teilenden Schaltung D1 ist
die Hälfte der Eingangsfrequenz.
Bei den voreingestellten Zähler C1 bis C6 wird am Ausgang ein
Impuls erzeugt, nachdem der Eingang N Impulse empfangen hat, wobei N die in jedem Zählerblock in Fig. 3 enthaltene Zahl ist. Dieser
Prozeß ist zyklisch, d.h. nach Empfang von 2N Impulsen erzeugt der Ausgang einen zweiten Impuls etc.
Bei PS1 und PS2 wird das an den Paralleleingängen anstehende Wort
in den Umsetzer geladen, wenn der Ladeanschluß mit einem Impuls beaufschlagt wird. Jedesmal, wenn der Taktanschluß mit einem
Impuls beaufschlagt wird, wird das Wort im Umsetzer um ein Bit nach rechts verschoben. Das rechtsseitige Bit im Umsetzer wird
an den seriellen Ausgang geliefert. Bei der 2 4 Bit-Arbeitsweise hat PS2 eine Länge von 4o Bits. Bei der 16 Bit-Arbeitsweise hat
PS2 eine Länge von 24 Bits.
Der First-In-FirsbOut-Speicher FM1 hat die Eigenschaft, daß das
erste in den Speicher eingeschriebene Eingangswort, wenn der Schreibanschluß mit einem Impuls beaufschlagt wird, am Ausgang
erscheint, wenn der Leseanschluß mit einem Impuls beaufschlagt wird. Eine Folge von Wörtern, die durch aufeinanderfolgende
Schreibimpulse in den Speicher eingeschrieben wird, erscheint in derselben Reihenfolge, wenn sie durch aufeinanderfolgende Leseimpulse
ausgelesen wird.
Der Synchronmusterspeicher SP1 ist ein Festwertspeicher. Bei der
24 Bit-Arbeitsweise gibt er das folgende Bit-Muster an die 36 rechtsseitigen Datenanschlüsse von PS2 ab
LHS RHS
111101000101111111110100010111111111
B09841/0921
Bei der 16 Bit-Arbeitsweise wird an die 2o rechtsseitigen Datenanschlüsse
von PS2 das folgende Datenmuster gegeben:
LHS RHS
1111O1OOO1O111111*111
Das Miller-Kodiererelement im Blockschaltbild setzt einen NRZ (non return to zero = Wechselschrift) Datenstrom in einen laufzeit-
oder verzögerungs-modulierten oder Miller-kodierten seriellen Datenstrom um.
Das Verzögerungs- oder Laufzeit-Glied DL1 ist ein digitales Verzögerungsglied,
mit einer Verzögerung, deren Anzahl von Bitzeiten gleich der beim Miller-Kodierer ist.
1. Startzustände
Es wird angenommen, daß bei Beginn aller Vorgänge alle bistabilen Glieder B1 bis B4 im Löschzustand sind, d.h. daß der Q Ausgang im
"1 "-Zustand und der Q Ausgang im 11O"-Zustand sind; ebenso sind
alle Zähler gelöscht, d.h. sie werden die angegebene Anzahl von Eingangsimpulsen zählen, bevor sie den ersten Ausgangsimpuls erzeugen.
Weiterhin sind alle Daten im FIFO Speicher gelöscht.
Diese Zustände werden mittels eines Signals vom bistabilen Glied B1 eingestellt, wenn sich dieses im Löschzustand befindet, d.h.
wenn Q "1" oder Q "0" ist. Die Signalwege, die diese Funktion hervorrufen, sind im Blockschaltbild nicht dargestellt, um die Übersichtlichkeit
nicht zu gefährden.
Wenn der Startzustand vorliegt, d.h. wenn B1 gelöscht ist, sind die bistabilen Glieder B3 und B4 gelöscht und zwingen die Eingänge
609841/0921
- 1o -
A und B von G6 auf den "O"-Zustand. Ein Blick auf die Funktionstabelle für G6 (siehe oben) zeigt, daß der Ausgang von G6 dann
den "1"-Zustand annimmt. Diese "1" wird an den Miller-Kodierer
angelegt, der an seinem Ausgang einen kontinuierlichen Strom von "1"en erzeugt.
den "1"-Zustand annimmt. Diese "1" wird an den Miller-Kodierer
angelegt, der an seinem Ausgang einen kontinuierlichen Strom von "1"en erzeugt.
2. Arbeitsfolge
(24 Bit-Arbeitsweise; Unterschiede, die für die 16 Bit-Arbeitsweise
gelten, sind in Klammern gezeigt)
Die Folge der Operationen wird mittels eines Impulses am START-Eingang
angezeigt bzw. eingeleitet. Dieser Impuls kommt in bekannter Weise von einer für das beschriebene System externen Quelle. Der
START-Impuls veranlaßt, daß die bistabilen Glieder BI und B2 gesetzt
werden (d.h. Q=I1Q=O), wobei B2 durch den durch das
ODER-Glied G2 laufenden START-Impuls gesetzt wird, der an seinem PRT-Anschluß auftritt.
ODER-Glied G2 laufenden START-Impuls gesetzt wird, der an seinem PRT-Anschluß auftritt.
Die "1" am Q Ausgang von B1 ermöglicht, daß das Grundtakt-Eingangssignal
durch G-1 läuft und an den Eingang des Zählers C1 und der
Teilerschaltung D1 angelegt wird. ι
Der Impuls am Ausgang von G2, der durch den START-Eingangsimpuls
erzeugt wurde, wird an den Ladeanschluß von PS2 angelegt. Daraufhin werden die 4 Bit-Hilfsdaten und außerdem die 36 (2o) Bit
Synchrondaten (von SP1) in PS2 geladen. Zu diesem Zeitpunkt ist B3 gelöscht, d.h. Q=O. Das Ausgangssignal von D1 kann G4 nicht passieren, so daß am Takteingang von PS2 keine Taktsignale auftreten. Die Daten in diesem Register bleiben daher unbewegt, bis B3 gesetzt wird, wie später beschrieben.
Synchrondaten (von SP1) in PS2 geladen. Zu diesem Zeitpunkt ist B3 gelöscht, d.h. Q=O. Das Ausgangssignal von D1 kann G4 nicht passieren, so daß am Takteingang von PS2 keine Taktsignale auftreten. Die Daten in diesem Register bleiben daher unbewegt, bis B3 gesetzt wird, wie später beschrieben.
609841/0921
Der Zähler C1 erzeugt an seinem Ausgang nach jeweils 51 (34)
Grundtakt-Eingangszyklen einen Impuls. Jeder Impuls veranlaßt,
daß die 24 (16) Bit Eingangsdaten in den FIFO-Speicher eingeschrieben
werden. Die Impulse vom Ausgang von C1 werden auch als
Datenanforderungen an die externe Datenquelle geliefert, damit diese nach jedem Speicherschreibzyklus ein neues Datenwort liefert.
Wenn B2 vom START-Eingangssignal gesetzt wurde, geht sein Q Ausgang
nach "O". Diese "0" durchläuft das Verzögerungsglied und bewirkt nach einer Anzahl von Bitzeiten, die gleich der Verzögerung durch
den MiHer-Kodierer ist, daß ein Eingang von G7 auf "O" geht. Dies
bringt den Ausgang von G7 auf "0".
Die "1" am Q Ausgang von B2 ermöglicht es dem Ausgangssignal von G1 durch G3 hindurchzulaufen und an den Eingang von C3 angelegt
zu werden. Nach acht Eingangsimpulsen erzeugt C3 einen Ausgangsimpuls.
Dieser Ausgangsimpuls wird an den CLR Eingang von B2 angelegt,
womit der Q Ausgang von B2 auf "O" und der Q Ausgang von B2 auf "1" gebracht werden.
Die "0" am Q Ausgang von B 2 verhindert, daß weitere Impulse von D1 durch G3 laufen. Der Zähler C3 ist damit durch seine acht Zustände
gelaufen und wieder zu seinem Anfangszustand zurückgekehrt.
Die "1" am Q Ausgang von B2 läuft durch das Verzögerungsglied und erscheint nach einer Verzogerungsdauer an einem Eingang von G7,
um die Daten vom Miller-Kodierer zum Ausgang durchlaufen zu lassen.
G 0 9 8 4 1 / 0 9 2 1
Der Ausgang des Zählers C3 ist auch mit dem PRT-Eingang des bistabilen
Glieds B3 verbunden. Der am Ausgang von C3 am Ende der Lückenfolge/ d.h. nach acht Impulsen am Ausgang von G3, erzeugte Impuls
setzt auch B3, indem er an den PkT-Eingang gelangt. Der Q Ausgang
von B3 geht nach "1" und ermöglicht es dem Ausgangssignal von D1 über das UND-Glied G4 zum Eingang des Zählers C4 zu laufen.
Der Ausgang von G4 steuert auch den Takteingang von PS2. Für jeden
Impuls am Ausgang von D1 werden das Synchronwort und die Hilfsdaten,
die durch den START-Impuls in PS2 geladen wurden, um eine Stelle nach rechts verschoben. Daher wird an den Eingang 2 des
Wählglieds G6 ein serieller Datenstrom in NRZ-Form geliefert.
Während dieses Teils der Folge sind der Q Ausgang von B3 "1" und der Q Ausgang von B4 "0". G6 gibt daher an seinem Ausgang den
Eingang 1 wieder. Daher erscheinen die seriellen NRZ Synchronwort- und Hilfs-Daten am Eingang des Miller-Kodierers, werden in die
Miller-Form umgesetzt und laufen durch G7 zum Ausgang.
Der Zähler C4 empfängt an seinem Eingang das Ausgangssignal von
G4. Nach 4o (24) Impulsen am Eingang von C4 wird ein Impuls am Ausgang von C4 erzeugt. Dieser Impuls wird an den CLR Eingang von
B3 angelegt und löscht das bistabile Glied B3, wodurch dessen Q Ausgang auf "O" gesetzt wird. Die "0" am Q Ausgang von B3 sperrt
G4 und verhindert, daß weiterhin Impulse von D1 den Eingang von
C4 und den Takteingang von PS2 erreichen.
Während der Zeit, zu der B3 gesetzt war (d.h. Q=D werdenüber G4 4o (24) Taktimpulse an PS2 angelegt. Daher wurden alle 4o (24)
Bits der Daten, die in PS2 geladen wurden, zum Ausgang verschoben und haben über G6, den Miller-Kodierer und G7 den Ausgang erreicht.
Der Zähler C4 hat 4o (24) Impulse gezählt und befindet sich daher wieder in seinem Start- oder Ausgangszustand.
B U 9 8 4 1 / 0 9 2 1
Der Ausgang des Zählers C4 ist auch mit dem PRT-Eingang von B4 verbunden. Der am Ausgang von C4 am Ende der Synchronfolge, d.h.
nach 4o (24) Impulsen am Ausgang von G4 erzeugte Impuls setzt auch B4 über dessen PRT-Eingang.1 Der Q Ausgang von B4 geht auf "1",
wodurch das Ausgangssignal von D1 durch G5 zum Zähler C5/ zum
Zähler C6 und zum Takteingang von PS1 laufen kann.
An diesem Punkt ist B3 gelöscht und B4 gesetzt. Der Α-Eingang von
G6 befindet sich daher auf "O" oder der B-Eingang auf "1". Das Wählglied G6 befindet sich in dem Zustand, daß es seinen Eingang
mit dem Ausgang verbindet.
Der erste Impuls am Ausgang von G5 bewirkt, daß von C6 ein Impuls
ausgegeben wird. Dadurch werden der Leseanschluß des FIFO-Speichers
und der Ladeanschluß von PS1 getaktet, woraufhin das erste im FIFO-Speicher gespeicherte Wort ausgelesen und in PS1 geladen
wird. Das Datenbit, das in das RHS(rechtsseitige) Ende von PS1 geladen wurde, erscheint am Ausgang und wird über G6 zum Eingang
des Miller-Kodierers geführt. Die nächsten 2 3 (15) Impulse vom Ausgang von G5 bewirken, daß die übrigen Daten in NRZ-Form aneinandergereiht
und zum Miller-Kodierer geführt werden. Jeder 24ste (16te) Impuls vom Ausgang von G5 verursacht, daß C6 ein Ausgangssignal
erzeugt und das nächste Datenwort vom Speicher ausliest und in PS1 lädt.
Dieser Prozeß wird fortgesetzt, bis C5 76 8 (512) Impulse von G5 gesammelt
bzw. gezählt hat. An diesem Punkt wird am Ausgang von C5 ein Impuls erzeugt. Der Ausgang von C5 ist mit dem CLR-Eingang
von B4 verbunden, so daß B4 gelöscht wird und sein Q Ausgang "O" wird, wenn der 768ste (712te) Impuls bei G5 erzeugt wurde.
Die "O" vom Q Ausgang von B4 sperrt G5 und verhindert, daß irgend
ein weiteres Ausgangssignal von D1 die Eingänge von C5 und C6 und
den Takteingang von PSI erreicht.
0 9 8 4 1 /0921
An diesem Punkt hat C5 768 (512) Impulse gezählt und befindet sich wieder im Startzustand, während C6 768 (512) Impulse gezählt
hat, an seinem Ausgang 32 Impulse erzeugt hat und sich wieder im Start- oder Anfangszustand befindet.
B3 und B4 sind nun beide gelöscht, so daß die Eingänge A und B von G6 "O" sind. Dadurch geht der Ausgang von G6 auf "1". Diese
"1" wird an den Miller-Kodierer angelegt, der so lange einen kontinuierlichen kodierten "1" Ausgang erzeugt, bis eine neue
Folge eingeleitet wird.
Eine neue Folge beginnt, wenn B2 zur Erzeugung einer Lückenfolge gesetzt wird. Die Zeit zwischen dem Löschen von B4 und dem
Setzen von B2 hängt vom Wert des Zählerstands in C1 ab,wie später beschrieben.
Beim Start eines Blocks, d.h. wenn B1 und B2 vom Startimpuls gesetzt
werden, wird der Grundtakt über G1 zum Eingang von C1 geleitet. Der Ausgang steuert das Auffüllen des FIFO-Speichers, wie
dies zuvor beschrieben wurde.
Der Ausgang von C1 speist oder steuert auch C2. Nachdem C2
32 Impulse von C1 angesammelt oder gezählt hat, erzeugt C2 einen Ausgangsimpuls. Dieser Ausgangsimpuls gelangt über G2 an den
PRT-Eingang von B2, setzt B2 und startet eine weitere Folge von Lücke, Synchronwort plus Kilfsdaten und 32 Datenwörter.
Es ist erkennbar, daß unter der Steuerung von C1 32 Schreibimpulse
pro Block erzeugt werden, während unter der Steuerung von C5 und C6
32 Leseimpulse erzeugt werden. Am Start des Blocks, während der
809841/0921
Erzeugung der Lücke und des Synchronisierungsprozesses, werden Daten
in den Speicher eingeschrieben, jedoch nicht ausgelesen. Am Ende der Lückenerzeugung und der Synchronisationsphase haben C3 und C4
insgesamt 48 (32) Impulse angesammelt. C1 hat 96 (64) Impulse angesammelt oder gezählt (weil C1 mit doppelter Geschwindigkeit
oder Frequenz gesteuert wird wie1 C3 oder C4). Daher enthält der
Speicher ein Wort und ist bereit ein weiteres aufzunehmen.
Am Ende des Blocks hat der Speicher eine gleiche Anzahl von Lese- und Schreibimpuisen empfangen und ist leer.
Im beschriebenen System empfangen die beiden Sätze von Zählern C1 und C2 und C3 und C4 und C5 eine gleiche Anzahl von Grundtaktimpulsen
pro Block.
C1 χ C2 = 51 χ 32 = 1632
(C3 +04+ C5) χ D1 = (8 + 4o + 768) χ 2 = 1632
(C3 +04+ C5) χ D1 = (8 + 4o + 768) χ 2 = 1632
In diesem Fall ist keine Füllzeit vorhanden, da B2 gesetzt wird, sobald B4 gelöscht wird.
Mehrspursysteme mit einem Paralleleingang und vielen Serienausgängen
können dadurch realisiert werden, daß die beschriebene Blockschaltung für jeden erforderlichen Serienausgang einmal
wiederholt wird. Die Daten könnten jedem der Paralleleingänge rotierend zugeführt werden. In einem solchen System muß die
Grundtaktfrequenz ein großes Vielfaches der Bitrate oder Bitgeschwindigkeit sein,wenn eine exakte Beziehung zwischen der Anzahl
von Bits pro Block und der Anzahl von Datenanforderungs-Impulsen pro Block behalten werden soll.
Wenn beispielsweise 14" Ausgänge erzeugt werden sollen, muß es
32 χ 14 = 448 Datenanforderungen pro Block geben. Im 24 Bit-Aufbau
609841/0921
gibt es 816 Bits pro Block.Das kleinste gemeinsame Vielfache von
816 und 448 ist 22848. Das bedeutet, daß für ein solches System eine Grundtaktfrequenz von 22848 : 816, d.h. 28 erforderlich wäre.
Eine solche Forderung ist regelmäßig nicht praktikabel, da sie Arbeitsfrequenzen außerhalb des Bereichs vorhandener Technologie
voraussetzt. '
Durch Einsetzen von Füllimpulsen kann das kleinste gemeinsame Vielfache der Anzahl von Anforderungen und der Anzahl von Bits pro
Block reduziert werden. Dies ermöglicht auch, daß innerhalb eines erforderlichen Bereichs eine gemeinsame Grundtaktfrequenz an alle
möglichen Anzahlen von Ausgängen angelegt wird.
Beispielsweise im 14 Spuren, 24 Bitfall wird die gemeinsame Taktfrequenz
durch Einsetzen von 24 Füllbits zwischen die Blöcke auf
her
die achtfache Bitgeschwindigkeit 'abgesetzt. Der Ausgang der in Fig. 3 gezeigten Anordnung ist in einer geeigneten Form für die Verwendung in dem Micro Consultants Data Logger.
die achtfache Bitgeschwindigkeit 'abgesetzt. Der Ausgang der in Fig. 3 gezeigten Anordnung ist in einer geeigneten Form für die Verwendung in dem Micro Consultants Data Logger.
Zusammengefaßt wird mit der Erfindung eine Vorrichtung zum Einsetzen
von Synchrondaten zwischen Blöcke serieller Daten geschaffen. Ein Sychrondaten-Generator erzeugt eine bestimmte Datenfolge.
Eine Wähleinrichtung ist mit dem Datengenerator verbunden, und ein Eingang empfängt die seriellen Daten und wird mittels der
Wähleinrichtung ausgewählt, oder alternativ wählt die Wähleinrichtung die Synchrondaten aus. Mit einem Ausgang der Wähleinrichtung
ist eine Steuereinrichtung verbunden, um in den seriellen Daten vor dem Start der Synchrondaten eine Erkennungslücke zu
erzeugen. Das am Ausgang der Steuereinrichtung erzeugte Signal enthält eine Datenlücke, an die sich die Synchrondaten und die
seriellen Daten anschließen.
&Ü98A1/0921
Claims (9)
- Patentansprüche1Λ Vorrichtung zum Einsetzen von Synchrondaten zwischen Blocks serieller Daten, gekennzeichnet durch:a) einen Synchrondaten-Generator (SP1, PS2) zur Erzeugung einer bestimmten Datenfolge,b) eine Wähleinrichtung (G6), die mit dem Datengenerator und einem die seriellen Daten empfangenden Eingang verbunden ist, um entweder die seriellen Daten oder die Synchrondaten auszuwählen, und durchc) eine Steuereinrichtung (G7), die mit einem Ausgang der Wähleinrichtung verbunden ist, um in den seriellen Daten vor dem Start der Synchrondaten eine Erkennungslücke zu erzeugen, wodurch das am Ausgang der Steuereinrichtung erzeugte Signal eine Datenlücke enthält, der die Synchrondaten und die seriellen Daten folgen. '
- 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Synchrondaten-Generator einen Speicher (SP1) aufweist, der ein spezielles Datenmuster in paralleler Form enthält, sowie einen ersten Parallel-Serien-Umsetzer (PS2), um das parallele Datenmuster in dem Speicher zur Lieferung der bestimmten Datenfolge in eine serielle Form umzusetzen.
- 3. Vorrichtung nach Anspruch 2, gekennzeichnet durch einen Speicher (FM1) zur Aufnahme ankommender Datenblöcke in paralleler Form und durch einen zweiten Parallel-Serienümsetzer (PS1) zum Umsetzen der Daten in eine serielle Form, bevor die Synchrondatenfolge■zugesetzt wird.809841/0921
- 4. Vorrichtung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch einen Miller-Kodierer (MC1), der zwischen der Wähleinrichtung {G6> und der Steuereinrichtung (GJ) vorgesehen ist, um die Blöcke serieller Daten und die Synchrondatenfoige in eine Mi|Ller-kodierte Form zu bringen, wobei die Steuereinrichtung eine Verzögerungseinrichtung (DL1} umfaßt, die die Erkennungslücke mit einer Verzögerung versieht, die der dem Miller-Kodierer eigenen Bit-Verzögerung entspricht.
- 5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Steuereinrichtung einen Zähler (C3) mit einer Kapazität von 8 Bits zur Schaffung einer Erkennungslücke mit einer Länge von 8 Bits aufweist.
- 6. Vorrichtung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet , daß der Speicher ein 2o-Bit-Speicher (SP1) mit einem darin befindlichen Elementmuster ist, das aus einem ersten 8-Bit-Block, von dem alle Bits auf einem hohen binären Wert liegen, einem zweiten 8-Bit-Block, von dem die ersten vier Bits abwechselnd auf einem hohen und einem niedrigen Wert liegen, die nächsten zwei Bits auf einem niedrigen Wert liegen und die letzten zwei Bits auf einem hohen bzw. ei'nem niedrigen Wert liegen, und aus einem 4-Bit-Block, in dem alle Bits auf einem hohen binären Wert liegen, besteht.
- 7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß das Muster vom Speicher der Reihe nach vom ersten Parallel-Serien-ümsetzer beginnend mit dem ersten Block ausgelesen wird und daß der erste Parallel-Serien-ümsetzer (PS2) zusätzliche Eingänge für den Daten vom Speicher nach Umsetzung in die serielle Form zuzusetzende vier Hilfsdatenbits aufweist, um eine Synchronfolge von 24 Bit Länge zu schaffen.
- 8. Verfahren zum Einsetzen von Synchrondaten zwischen Blöcke serieller Daten, gekennzeichnet durch folgende Schritte:809841/0821a) Erzeugen einer bestimmten Synchrondatenfolge,b) Auswählen entweder der seriellen Daten oder der Synchrondaten undc) Steuern der ausgewählten Daten zur Erzeugung einer Erkennungslücke in den Daten vor dem Start der Synchrondaten, denen die seriellen Daten folgen.
- 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet , daß die Synchrondatenfolge drei Blöcke zu je 8 Bit Länge umfaßt, von denen der erste 8-Bit-Block insgesamt auf hohe logische Werte eingestellt ist, die ersten vier Bits des zweiten 8-Bit-Blocks abwechselnd hoch und niedrig sind, die nächsten zwei Bits binär niedrige und die letzten zwei Bits einen hohen bzw. einen niedrigen Viert haben und die ersten vier Bits des dritten 8-Bit-Blocks auf einem binär hohen Viert liegen, während die letzten vier Bits in einer bekannten aber veränderlichen Wertfolge sind.1o. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Erkennungslücke eine Länge von 8 Bits besitzt.6Q98A1/0921Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB12607/75A GB1532444A (en) | 1975-03-26 | 1975-03-26 | Synchronising data for digital storage systems |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2613018A1 true DE2613018A1 (de) | 1976-10-07 |
Family
ID=10007763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762613018 Withdrawn DE2613018A1 (de) | 1975-03-26 | 1976-03-26 | Digitalspeichersystem |
Country Status (3)
Country | Link |
---|---|
US (1) | US4045613A (de) |
DE (1) | DE2613018A1 (de) |
GB (1) | GB1532444A (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2395547A1 (fr) * | 1977-06-21 | 1979-01-19 | Texas Instruments Inc | Dispositif de commande numerique et son procede de transmission de donnees de commande |
EP0032232A2 (de) * | 1980-01-09 | 1981-07-22 | POLYGRAM GmbH | Digitales Übertragungssystem |
DE3225058A1 (de) * | 1981-07-06 | 1983-02-03 | Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka | Verfahren und vorrichtung zur verarbeitung binaerer daten |
EP0226960A1 (de) * | 1985-12-11 | 1987-07-01 | Computer Services Corporation | Synchronsteuersystem |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4208724A (en) * | 1977-10-17 | 1980-06-17 | Sperry Corporation | System and method for clocking data between a remote unit and a local unit |
US4124778A (en) * | 1977-11-02 | 1978-11-07 | Minnesota Mining And Manufacturing Company | Digital frame synchronizing circuit |
US4225919A (en) * | 1978-06-30 | 1980-09-30 | Motorola, Inc. | Advanced data link controller |
US4383322A (en) * | 1980-05-02 | 1983-05-10 | Harris Corporation | Combined use of PN sequence for data scrambling and frame synchronization in digital communication systems |
GB2139050B (en) * | 1983-04-15 | 1986-10-01 | British Broadcasting Corp | Digital data transmission |
US4538286A (en) * | 1983-07-26 | 1985-08-27 | Gte Communications Products Corporation | Data rate conversion and supervisory bit insertion in a data system |
JPS6054543A (ja) * | 1983-09-05 | 1985-03-29 | Sony Corp | デ−タ通信装置 |
US4580279A (en) * | 1984-04-16 | 1986-04-01 | At&T Bell Laboratories | Elastic store slip control and maintenance circuit |
JPH01141436A (ja) * | 1987-11-27 | 1989-06-02 | Sony Corp | フレーム同期化方法 |
US4831439A (en) * | 1988-05-16 | 1989-05-16 | General Electric Company | Refresh system for digital signals with refresh cycle synchronization |
US5119406A (en) * | 1990-05-30 | 1992-06-02 | At&T Bell Laboratories | Digital signal synchronization employing single elastic store |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3042751A (en) * | 1959-03-10 | 1962-07-03 | Bell Telephone Labor Inc | Pulse transmission system |
BE638811A (de) * | 1962-10-18 | |||
US3426153A (en) * | 1963-12-18 | 1969-02-04 | Bell Telephone Labor Inc | System for synchronizing digital communication apparatus |
US3678503A (en) * | 1970-07-06 | 1972-07-18 | Honeywell Inc | Two phase encoder system for three frequency modulation |
-
1975
- 1975-03-26 GB GB12607/75A patent/GB1532444A/en not_active Expired
-
1976
- 1976-03-26 US US05/670,935 patent/US4045613A/en not_active Expired - Lifetime
- 1976-03-26 DE DE19762613018 patent/DE2613018A1/de not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2395547A1 (fr) * | 1977-06-21 | 1979-01-19 | Texas Instruments Inc | Dispositif de commande numerique et son procede de transmission de donnees de commande |
EP0032232A2 (de) * | 1980-01-09 | 1981-07-22 | POLYGRAM GmbH | Digitales Übertragungssystem |
EP0032232A3 (en) * | 1980-01-09 | 1981-12-02 | Polygram Gmbh | Digital transmission system |
DE3225058A1 (de) * | 1981-07-06 | 1983-02-03 | Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka | Verfahren und vorrichtung zur verarbeitung binaerer daten |
EP0226960A1 (de) * | 1985-12-11 | 1987-07-01 | Computer Services Corporation | Synchronsteuersystem |
Also Published As
Publication number | Publication date |
---|---|
GB1532444A (en) | 1978-11-15 |
US4045613A (en) | 1977-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2632943C3 (de) | Schaltung zur Prüfung von aufzuzeichnenden Zeitfolgen und Festlegung von Aufzeichnungszeitpunkten | |
DE2613018A1 (de) | Digitalspeichersystem | |
DE2844216C2 (de) | Erzeugung von Synchronisier-Bitfolgemustern bei Code mit begrenzter Lauflänge | |
DE1499225C3 (de) | Schaltungsanordnung zur Reduzierung von Datenwortlängen | |
DE2757401A1 (de) | Verfahren und vorrichtung zur verarbeitung von parallelen multi-bit- digitalsignalen | |
DE2128835A1 (de) | Schaltungsanordnung zur Steuerung des Zugriffs bei bewegten Oberflachen speichern | |
DE1288144B (de) | ||
DE2805294C2 (de) | Codierende Übertragungsanlage für Faksimile-Signale | |
DE2227975A1 (de) | Vorrichtung und verfahren zum verschluesseln von binaersignalen | |
DE1774945C3 (de) | Elektronische Datenverarbeitungsanlage zum Mischen, Sortieren, arithmetischen Verarbeiten von aus Datenfeldern bestehenden Datensätzen und zum Umstellen von einzelnen Datenfeldern | |
DE2630197A1 (de) | Datenwiedergewinnungssystem | |
DE3511684A1 (de) | Verfahren zum korrigieren von daten in einem videoformatsignal | |
DE2758151A1 (de) | Einrichtung zum sortieren von datensaetzen | |
DE1271191B (de) | Einrichtung zur UEbertragung von Informationseinheiten in die Binaerstellen eines Umlaufspeichers | |
DE2518051A1 (de) | Multiplexiervorrichtung fuer n plesiochrone bitfolgen | |
DE2160528A1 (de) | Digitaler Differential-Analysator mit mehrfachem Bit-Überlauf- | |
DE1963237C3 (de) | Numerische Programm-Steuervorrichtung mit Zeitmultiplexbetrieb | |
DE1925869A1 (de) | Verfahren und Anordnung zur selbsttaktierten Aufzeichnung bzw. UEbertragung von binaer kodierten Informationen | |
DE2752996A1 (de) | Digitale multiplexiervorrichtung fuer plesiochrone bitfolgen | |
DE2430685A1 (de) | Verfahren und vorrichtung zur schnellen digitalen modulation | |
DE1281494B (de) | Einrichtung zur Korrektur der Schraeglauf-Abfuehlung eines bandfoermigen Mehrspur-Aufzeichnungstraegers | |
DE2757164C2 (de) | Verfahren zum Übertragen oder Aufzeichnen von digitalen Signalen | |
DE1548406B2 (de) | Elektrische schaltungsanordnung zum verarbeiten von seismi schen signalen | |
DE3044037A1 (de) | Verfahren und schaltung zur ratenaenderung | |
DE3100934A1 (de) | Verfahren zur erzeugung einer seriellen tastenimpulsinformation mit einer ersten abtastwiederholfrequenz in abhaengigkeit von einer asynchron mit einer zweiten abtastwiederholfrequenz erzeugten seriellen multiplex-tasten-impulsformation sowie schnittstelleneinrichtung zur durchfuehrung des verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination |