DE3511684A1

DE3511684A1 - Verfahren zum korrigieren von daten in einem videoformatsignal

Info

Publication number: DE3511684A1
Application number: DE19853511684
Authority: DE
Inventors: Sumio Tokorozawa Saitama Imoto
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1984-03-30
Filing date: 1985-03-29
Publication date: 1985-10-10
Also published as: JPH0619913B2; JPS60205871A; US4670881A; NL8500940A

Description

Beschreibung

Die vorliegende Erfindung bezieht sich auf Verbesserungen bei der Wiedergabe von Videoformatsignalen und speziell auf ein Verfahren zum Korrigieren von Fehlern, die möglicherweise in den Digitaldaten enthalten sind, die von einem Videoformatsignal getragen werden.

Ein Videoformatsignal ist so gefaßt, daß es nicht nur digitalisierte Videoinformation und Vertikal- und Hörizontalsynchronisationssigna!komponenten, sondern auch zusätzliche Signalkomponenten enthält, beispielsweise solche über in der Zeitachse komprimierte Toninformation und Übersteuerdaten, die für die Wiedergabe der Video- und Toninformation notwendig sind. Ein solches Videoformatsignal ist auf einem geeigneten Aufzeichnungsträger, beispielsweise einer Bildplatte aufgezeichnet und wird in Übereinstimmung mit den Steuerdaten in einem "Bild-mit-Ton-Still-Standssystem" (SWS-System) oder in einem rechnergesteuerten Videospielgerät wiedergegeben.

Die Steuerdaten, die in einem Videoformatsignal enthalten sind, sind über die verschiedensten Betriebsphasen des Systems vorherrschend, um Bild- und Toninformation in solch einem Aufzeichnungs- und Wiedergabesystem wiederzugeben, und aus diesem Grunde ist es notwendig, daß sie vollständig frei von Fehlern sind, bevor die Information wiedergegeben wird.

Es ist ein Videoformatsignalaufzeichnungs- und -Wiedergabesystem bekannt, das redundante Paritätsprüfbits verwendet, um Fehler in den digitalen Steuerdaten im Videoformatsignal zu korrigieren, die von einem Auf7.ei ehnungsträger empfangen oder wiedergegeben

werden. Die Paritätsprüfbits werden zusammen mit den Digitalsteuerdaten formuliert und werden vorbereitend in das Videoformatsignal eingeführt, das dem Aufzeichnungsträger zugeführt bzw. auf ihm aufgezeichnet wird. Zur Korrektur von Fehlern des digitalen Steuersignals unter Verwendung solcher Paritätsprüfbits werden die von dem Aufzeichnungsträger empfangenen bzw. abgespielten videoformatsignalextrahierten Digitaldaten in Form einer n-dimensionalen Folge gespeichert (wobei η eine ganze Zahl ist), die beispielsweise als dreidimensionaler Datenblock ausgeführt ist. Fehler in den Digitaldaten werden so ermittelt und mit Hilfe der redundanten Paritätsprüfbits korrigiert, die Teil eines solchen Datenblocks sind.

Bei einem Aufzeichnungs- und Wiedergabesystem mit diesen Merkmalen ist es wünschenswert, daß die Digitaldaten, wie beispielsweise typischerweise die Steuerdaten, kompakt in jedes der Felder (oder Rahmen) des Videoformatsignals eingefügt werden, um von den beschränkten Zeitachsenfreistellen des Videoformatsignals wirksam Gebrauch zu machen. Es ist auch wünschenswert, daß die Zeitpunkte, zu welchen die Digitaldaten aus dem Videoformatsignal extrahiert werden sollen, und die Zeitpunkte, zu welchen Fehler der Digitaldaten korrigiert werden sollen, aufeinanderfolgen, um es dem System zu ermöglichen , in seiner Gesamtheit effizient zu arbeiten und die Betriebsleistung eines im System verwendeten Speichers zu verbessern. Die vorliegende Erfindung gibt ein Verfahren und ein System an, das diese Forderungen befriedigt.

Die Erfindung ist im Patentanspruch 1 beschrieben. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung wird nachfolgend anhand eines Beispiels eines Fehlerkorrekturverfahrens unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigt:

Fig. 1 als schematische perspektivische Darstellung ein Beispiel eines Steuerdatenblocks, bestehend aus den digitalen Steuerdaten und den zugehörigen Paritätsprüfbits, die von einem Videoformatsignal, das in erfindungsgemäßer Weise verarbeitet werden soll, ^q mitgeführt werden;

Fig. 1A eine schematische perspektivische Darstellung der zwei Unterblöcke, die von dem Steuerdatenblock nach Fig. 1 gebildet werden;

Fig. 2 bis 4 Darstellungen ähnlich Fig. 1 von

Beispielen eines Informationsdatenblock, der aus digitalen Informationsdaten und den zugehörigen Paritätsprüfbits besteht, die von dem nach dem erfin_n dungsgemäßen Verfahren zu verarbeitenden Videoformatsignal mitgeführt werden;

Fig. 5 ein Blockschaltbild einer bevorzugten Ausführungsform eines Fehlerkorrektursystems zur Ausfühj. rung des erfindungsgemäßen Verfahrens;

Fig. 6 ein Zeitdiagramm des Verlaufs eines Impulssignals, das dazu verwendet wird, eine Adresse in einem Speicher auszuwählen, der Teil des Systems nach Fig. 5 ist und

Fig. 7 eine Darstellung von Speicherplänen, die der Speicher in dem System nach Fig. 5 in Abhängigkeit von dem in Fig. 6 dargestellten Impulssignal aufbaut.

-X- ς .

Ein Fehlerkorrekturverfahren nach der vorliegenden Erfindung kann ausgeführt werden, indem man die Korrekturprinzipien anwendet, die typischerweise durch die dreidimensionalen Matrixblöcke nach den Fig. 1 bis gestaltet sind. Der Datenblock nach Fig. 1 ist speziell ein Steuerdatenblock, der für das Zwischenschießen und Korrigieren der Steuerdaten dimensioniert ist, die in den Videoformatsignalen enthalten sind. Der Steuerdatenblock besteht beispielsweise aus insgesamt 80 Steuerdatenbits W_Q, W-, Wp ... W„q, die in einem Videoformatsignal enthalten sind, und redundanten Paritätsprüfbits von P-und Q-Serien, die für die Korrektur der Fehler verwendet werden, die möglicherweise in den Steuerdaten enthalten sind. Der Datenblock hat 12 Adressstellen in Richtung der X-Achse, 6 Adressstellen der Y-Achse und 4 Adressstellen der Z-Achse. Die einzelnen Bits oder Codes an diesen Adressstellen werden zunächst in Richtung der Z-Achse, dann in Richtung der X-Achse und schließlich in Richtung der Y-Achse abgetastet.

Die Indizes 0, 1, 2, ... 79 an den Steuerdatenbits W_Q, W...... W₇Q geben die Reihenfolge an, in der die einzelnen Steuerdatenbits abgetastet werden sollen. Daher werden die zwei Steuerdatenbits W- und W₁ in der links außen gelegenen Spalte zuerst abgetastet und danach werden die zwei Steuerdatenbits Wp und W, in der zweiten Spalte abgetastet. Nachdem die zwei Steuerdatenbits W₁O und W..» in der zehnten Spalte, von links gerechnet, abgetastet sind, werden die Steuerdatenbits W_?n und Wp₁ in der links außen gelegenen Spalte abgetastet, die Teil der nächsten Reihe sind.

Die Steuerdatenbits und die Paritätsprüfbits, die an sämtlichen 288 Adressen des so aufgebauten Datenblocks gelegen sind, werden in entsprechende

Zeitachsenfreiräurae von acht aufeinanderfolgenden Horizontalabtastzeilen (8H) des Videoformatsignals eingefügt. Genauer gesagt besteht der Steuerdatenblock in Wirklichkeit aus einem ersten und aus einem zweiten Unterblock C₁ und Cp, wie Fig. 1A zeigt, und jeder dieser Unterblöcke wird in jeweils vier von acht Abtastzeilen untergebracht. Wie man aus Fig.1 entnehmen kann, besteht der erste Unterblock C. aus den oberen zwei Schichten des gesamten Datenblocks und der zweite Unterblock 2 aus den unteren zwei Schichten des gesamten Datenblocks. Dementsprechend besteht jeder der Unterblöcke C. und Cp aus zwölf Adressorten in Richtung der X-Achse, sechs Adressorten der Y-Achse und zwei Adressorten in Richtung der Z-Achse. Als die vier aufeinanderfolgenden Abtastzeilen zur Mitführung des einen Unterblocks C. werden vorzugsweise die 23- bis 26. Horizontalabtastzeilen in dem vorausgehenden von zwei aufeinanderfolgenden Bildfelder benutzt und als die vier nachfolgenden Abtastzeilen zur Mitführung des anderen Unterblocks C_? werden die 23. bis 26. Horizontalabtastzeilen in dem nachfolgenden der zwei aufeinanderfolgenden Felder verwendet , wie in Fig. 1 ebenfalls gezeigt ist. Die Steuerdatenbits und die redundänten Paritätsprüfbits , die in jedem der Unterblöcke C. und Cp enthalten sind, werden in die 23. bis 26. Abtastzeilen eines jeden der zwei Felder in einer Weise eingefügt, daß sie zuerst in Richtung der X-Achse, dann in Richtung der Y-Achse und schließlich in Richtung der Z-Achse erscheinen. Die Steuerdatenbits W_Q bis W„Q, die in den wiederzugebenden Videoformatsignalen enthalten sind, werden auf diese Weise verschachtelt und fehlerrkorrekturcodiert.

-Ao- Die Fig. 2 bis 4 zeigen Beispiele von Informationsdatenblocks verschiedener Korrekturniveaus für das Verschachteln und die Fehlerkorrektur der Informationsdaten und der redundanten Paritätsprüfbits von P- und Q-Serien für die Informationsdaten, die ebenfalls in den Videoformatsignalen enthalten sind. Die Datenblöcke nach den Fig. 2, 3 und 4 sind von ersten, zweiten bzw. dritten Fehlerkorrekturniveaus. Von jedem der gezeigten Matrixblöcke wird beispielsweise angenommen, daß er aus zwölf Adressorten in Richtung der X-Achse, sechs Adressorten in Richtung der Y-Achse und zwölf Adressorten in Richtung der Z-Achse besteht. Jede Schicht dieser Matrixblöcke be-· steht aus 72 Bits, und es wird angenommen, daß sie zwei Horizontalabtastzeilen eines Videoformatsignals zugeordnet ist und dementsprechend die Informationsdaten und die Paritätsprüfbits, die in dem Matrixblock als Ganzes enthalten sind, in insgesamt 26 Horizontalabtastzeilen eines jeden Feldes des Videoformatsignals eingefügt werden. Weitere Details des Aufbaus und der Ausführung eines jeden der hier gezeigten Datenmatrixblöcke sind in der jap. Patentanmeldung 57-186569 (= US-SN 544 245) beschrieben.

Fig. 5 der Zeichnungen zeigt eine bevorzugte Ausführungsform eines Systems, das dazu eingerichtet ist, das Fehlerkorrekturverfahren nach der vorliegenden Erfindung auszuführen.

Das dargestellte System hat einen Eingangsanschluß 10, dem beispielsweise von einem (nicht dargestellten) Videoformatsignalcodierer eines Bildplattenspielers ein Videoformatsignal S „ zugeführt wird. Ein Beispiel für eine solche signalerzeugende

Einrichtung ist ebenfalls in der zuvor erwähnten Patentanmeldung beschrieben. Ein solches Videoformatsignal S _f besteht gewöhnlich aus den Steuerdatenbits (D ), Informationsdatenbits (D.), den redundanten Paritätsprüfbits von P- und Q-Serien, wie oben erläutert und Vertikal- und Horizontal-Synchronimpulsen. Ein solches Videoformatsignal S - wird einerseits einem Begrenzer 12 und andererseits einem Synchronabtrenner 14 zugeführt. Im Begrenzer 12 wird das VideoformatsignalS „auf einen vorbestimmten Amplitudenpegel (der üblicherweise der Austastpegel des Videoformatsignals ist) begrenzt, und das resultierende Signal, das frei von Synchronimpulsen ist, wird einem Steuerdatenseparator 16 und einem Informationsdatenseparator 18 zugeführt, die parallel an den Ausgang des Begrenzers 12 angeschlossen sind.-Der Steuerdatenseparator 16 dient dazu, die Steuerdatenbits D und die Paritätsprüfbits zu extrahieren, um die Fehler zu korrigieren, die möglicherweise in de:

sind.

in den Datenbits D des Eingangssignals enthalten

Wie zuvor unter Bezugnahme auf die Fig. 1 und 1A erläutert worden ist, werden diese Steuerdatenbits D und die zugehörigen Paritätsprüfbits von diesem Separatorkreis 12 in Form des ersten Steuerdatenunterblocks C. während des vorangehenden von zwei aufeinanderfolgenden Feldern und der zweite Steuerdatenunterblock C₂ während des nachfolgenden der zwei Felder extrahiert. Die Steuerdatenbits D und die zugehörigen Paritätsprüfbits, die auf diese Weise extrahiert worden sind, werden über einen Datenauswahlkreis 20 einem Korrekturpufferspeicher zur Speicherung zugeführt. Der Pufferspeicher 22 ist als RAM ausgeführt. Die Steuerdatenbits D und

die Paritätsprüfbits, die aus dem Videoformatsignal S _ durch den Steuerdatenseparatorkreis 16 extrahiert worden sind, werden auch einemKorrekturniveaubestimmungsnetzwerk 2H zugeführt. Dieses bestimmt, welches der Korrekturniveaus das beispielsweise durch die Informationsdatenblöcke der Fig. 2, 3 und M repräsentiert wird, mit den empfangenenen Steuerdaten D vergleichbar ist, und erzeugt ein Ausgangssignal, das das so bestimmte Korrekturniveau anzeigt.

Der Informationsdatenseparatorkreis 18 extrahiert

aus dem Ausgangssignal des Begrenzers 12 die Informationsdatenbits D. und die redundanten Paritätsprüfbits von P- und Q-Serien, um die Fehler zu korrigieren, die möglicherweise in diesen Datenbits D. enthalten sind. Wie zuvor diskutiert worden ist, sind die Informationsdatenbits D. und die diesen zugeordneten Paritätsprüfbits in 26 Horizontalabtastzeilen eines jeden Feldes des zugeführten Videoformatsignals S - enthalten. Die Informationsdatenbits D. und die zugehörigen Paritätsprüfbits, die so aus dem Videoformatsignal S _f extrahiert worden sind, werden in einen Informationsdatenspeicher überführt, der aus einem RAM großer Speicherkapazität besteht. Der Datenauswahlkreis 20 schaltet zu gesteuerten Zeitpunkten zwischen den Ausgängen des Steuerdatenseparatorkreises 16 und dem Informationsdatenspeicher 26 um und läßt selektiv die Steuerdatenbits D und die dafür vorgesehenen Paritäts-

__ prüfbits vom Kreis 16 oder die Informationsdatenbits D. und die zugehörigen Paritätsprüfbits aus dem Speicher 26 durch. Die von dem Datenauswahlkreis durchgelassenen Daten und Paritätsprüfbits werden in dem Korrekturpufferspeicher 22 mit einem Schreib-

_ befehlssignal eingespeichert, das dem Auswahlkreis da

und dem Pufferspeicher 22 zugeführt wird.

Der Synchronseparator 14 trennt aus dem zugeführten Videoformatsignal S- die Vertikal- und Horizontalsynchronsignalkomponenten ab. Er führt diese Signalkomponenten Vertikal- und Horizontalsynchronsignalseparaturkreisen 28 und 30 zu, von wo sie in einen Zeitbasiskreis 32 gelangen, der verschiedene Zeitsignale erzeugt, um die Zeitpunkte zu diktieren, zu welchen die verschiedenen Komponenten des Systems in Wirkung treten sollen. Eines dieser Zeitsignale wird dem Korrekturpegelbestimmungsnetzwerk 24 zugeführt, und andere werden beispielsweise einem Torimpulsgeneratorkreis 34, einem Codeinvertierimpulsgeneratorkreis 36 und einem Lese/Schreib-Steuerkreis 38 zugeführt. Der Torimpulsgeneratorkreis 34 spricht auf das Ausgangssignal des Korrekturniveaubestimmungsnetzwerks 24 an und erzeugt einen Torimpuls P , der ide Zeitdauer angibt, für die die Steuerdaten D und die zugehörigen Paritätsprüfbits des dritten Korrekturniveaus vom Korrekturpufferspeicher 22 ausgegeben werden sollen. Der Torimpuls P , der so von dem Torimpulsgeneratorkreis 24 erzeugt wird, gelangt zu dem Codeinvertierimpulsgeneratorkreis 36, der außerdem vom Zeitbasiskreis 32 Zeitsignale erhält, die die Zeitdauer des späteren der zwei aufeinanderfolgenden Felder und die Zeitdauer von den 23- bis 26. Horizontalabtastzeilen in jeder der aufeinanderfolgenden zwei Felder angeben.

Der Lese/Schreib-Steuerkreis 38 arbeitet ebenfalls in Abhängigkeit eines Zeitsignals vom Zeitbasiskreis 32 und führt Schreib- oder Lesebefehlssignale dem Datenauswahlkreis 20 und dem Korrekturpufferspeicher 22 zu. Der Datenauswahlkreis 20 wird daher so aktiviert,

_ HH- daß er selektiv die Steuerdatenbits D und die zugehörigen Paritätsprüfbits vom Steuerdatenseparatorkreis 16 und die Informationsdatenbits D. und die zugehörigen Paritätsprüfbits vom Informationsdatenspeicher 26 in Abhängigkeit von Lese- und Schreibbefehlssignalen, die von d_em Lese/Schreib-SteuerkrELS 38 empfangen werden, durchläßt. Diese so selektiv durchgelassenen Informations- bzw. Steuerdatenbits D. bzw. D jeweils mit zugehörigen Paritätsprüfbits werden in den Korrekturpufferspeicher 22 eingegeben. Sie werden von ausgewählten Adressen vom Speicher 22 über eine bidirektionale Vielfachdatenleitung an einen Fehlerkorrekturkreis 40 zu Zeitpunkten freigegeben, die durch die Signale von dem Lese/Schreib-Steuerkreis 38 bestimmt werden. Die von ausgewählten Adressen des Speichers 22 aus diesem so freigegebenen Datenbits D. und D gelangen zu Datenausgangsanschlüssen 42 nach Abschluß des Fehlerkorrekturbetriebs. Die Lese/Schreib-Signale, die von dem Lese/ Schreib-Steuerkreis 38 zugeführt werden, bestimmen die Zeitpunkte der verschiedenen Arbeitsabläufe im Pufferspeicher 22. Diese Zeitpunkte enthalten solche, bei denen die Daten und die zugehörigen Paritätsprüfbits, die vom Datenauswahlkreis 20 durchgelassen worden sind, in den Speicher 22 eingegeben werden, solche, bei denen die Informationsdaten und zugehörigen Paritätsprüfbits an ausgewählten Adressen des Speichers 22 gespeichert und von dort zum Fehlerkorrekturkreis 40 abgegeben werden, solche, bei denen die Informationsdaten und zugehörigen Paritätsprüfbits vom Fehlerkorrekturkreis 40 zu den entsprechenden Adressen des Speichers 22 rückübertragen werden und solche, die bei denen Steuer- und Informationsdaten, die an ausgewählten Adressen des Speichers 22 gespeichert sind, an die Datenaus-

gabeanschlüsse 42 abgegeben werden sollen.

Der Korrekturpufferspeicher 22 hat Adresseingangsanschlüsse, die mit Adresszählern 44, 46 und für die X-Achse, die Y-Achse und die Z-Achse verbunden sind und die Adressen in Richtung der X-, Y- und Z-Achsen des Steuerdatenblocks nach Fig. 1 zählen. Jeder dieser Adresszähler 44, 46 und 48 erzeugt daher Adresscodes, die die so gezählten Adressen angeben. In der hier gezeigten Anordnung wird beispielsweise für den Korrekturpufferspeicher 22 angenommen, daß er 16 Adressen aufweist, die der Richtung der X-Achse zugeordnet sind, 8 Adressen hat, die der Richtung der Y-Achse zugeordnet sind und 16 Adressen hat, die der Richtung der Z-Achse zugeordnet sind. Dementsprechend hat der Adresscode für die X-Achse vier Binärstellen X_Q bis X-,, der Adresscode für die Y-Achse drei Binärstellen Y_Q bis Yp und der Adresscode für die Z-Achse vier Binärstellen Z_Q bis Z-,. Die durch die Adresszähler 44, und 48 so erzeugten Adresscodes wählen die Adressen aus dem Korrekturpufferspeicher 22 aus, in die die Steuer- und Informationsdaten und zugehörigen Paritätsprüfbits eingeschrieben oder ausgelesen werden sollen, in Abhängigkeit eines Schreib- oder Lesebefehlssignals von dem Lese/Schreib-Steuerkreis 38.

Eine Exclusive-ODER-Schalter 50 mit zwei Eingängen ist in die Bit leitung eingefügt, die der vorletzten Stelle Z₁ des Adresscodes für die Z-Achse zugeordnet ist, das ist jene Stelle, die der geringswertigen benachbart ist. Die Exclusiv-ODER-Schaltung 50 ist mit einem ihrer Eingangsanschlüsse mit dem Ausgangsanschluß des Z-Achsen-Adresszählers 48 verbunden, der der vorerwähnten Stelle Z₁ züge-

ordnet ist, und der andere Eingangsanschluß ist mit dem Ausgangsanschluß des Codeinvertierimpulsgeneratorkreises 36 verbunden. Die vorletzte Stelle Z₁ des Adresscodes für die Z-Achse wird daher von dem Impuls P. invertiert, der von dem Codeinvertierimpulsgeneratorkreis 36 stammt. Die Gründe hierfür werden nachfolgend erläutert.

Im Betrieb erzeugt der Codeinvertierimpulsgeneratorkreis 36 ein invertierendes Impulssignal P. der Kurvenform nach Fig. 6 während zweier aufeinanderfolgender Felder eines Videoformatsignals. Diese Felder werden hier als erstes und als zweites Feld bezeichnet. Der von dem Codeinvertierimpulsgeneratorkreis erzeugte Impuls P. hat den logischen Zustand "0" für die mit T bezeichnete Zeitdauer vom Beginn des ersten Feldes bis zum hinteren Ende des 26. Zeilenimpulses (26H) im ersten Feld, und einen logischen Zustand "1" für die mit T. bezeichnete Zeitdauer von der Vorderflanke des 27. Zeilenimpulses (27H) im ersten Feld bis zur Rückflanke des 23. Zeilenimpulses (23H) im zweiten Feld. Das invertierende Impulssignal P. hat weiterhin einen logischen Zustand "0" für die mit T bezeichnete Zeitdauer von der Vorderflanke des 23-Zeilenimpulses im zweiten Feld bis zum Zeitpunkt, zu welchem ein Torimpuls P am Ausgangsanschluß des Torimpulsgeneratorkreises 36 erscheint. Dieser Torimpuls P gibt die Zeitdauer an, für die die Steuerdaten D und die zugehörigen Paritätsprüfbits des dritten Korrekturniveaus aus dem Korrekturpufferspeicher 22 ausgelesen werden sollen, wie zuvor beschrieben. Während der mit T, bezeichneten

Zeitdauer, für die der Torimpuls P vorhanden ist, • bleibt das vom Codeinvertierimpulsgeneratorkreis 36 abgegebene Impulssignal P. auf dem logischen Zustand "1" und nach Beendigung des Torimpulses P

nimmt es den logischen Zustand "0" für die mit T bezeichnete Zeitdauer an, bis das zweite Feld endet.

Der in dem Fehlerkorrektursystem nach der vorliegenden Erfindung verwendete Korrekturpufferspeicher 22 ist von der Art, die eine verschiebbare Subroutine aufweist, die als Folge unterschiedlicher Adresscodes unterschiedliche Speicherpläne erzeugt. Fig. 7 zeigt diese Speicherpläne, die der Korrekturpufferspeicher 22 während der obenbeschriebenen Zeitperioden T bis T erzeugt. In Fig. 7 wird angenommen, a e

daß der Korrekturpufferspeicher 22 insgesamt 16 Adressen 0 bis 15 in Richtung der Z-Achse hat, wie zuvor beschrieben.
15

Während der Zeitperiode T wird der erste Steuer-

3.

datenunterblock C₁ der St'euerdaten D mit zugehörigen Paritätsprüfbits, die aus dem Videoformatsignal S _f extrahiert worden sind, an den Adressen 12 und 13 des Pufferspeichers 22 gespeichert, wobei das Impulssignal P. mit dem logischen Pegel "0" dem einen Eingangsanschluß der Exclusiv-ODER-Schaltung 50 zugeführt wird. Dieser Zustand ist schematisch im Teil (A) von Fig. 7 dargestellt. In der nachfolgenden Zeitperiode T. , wenn das invertierende Impulssignal P. den logischen Zustand "1" hat, wird die vorletzte Stelle Z. des Adresscodes in Richtung der Z-Achse durch das invertierende Impulssignal P. des logischen Pegels "1" zwangsweise invertiert. Als Folge davon wird der erste Steuerdatenunterblock C₁ aus den Adressen 12 und 13 (binär beispielsweise codiert als "1100" und 1101") in die Adressen 14 und 15 (binärcodiert beispielsweise als "1110" und "1111") des Pufferspeichers 22 verschoben. Dann werden die Tn fo rma t i on r-i1r)t en P. und dip zubehöripen P- und Q-

Serien-Paritätsprüfbits, die aus dem Videoformatsignal S _f extrahiert worden sind, an den Adressen bis 13 des Pufferspeichers 22 in Form des Informationsdatenblocks des ausgewählten Korrekturniveaus

gespeichert. In diesem Augenblick nehmen die Paritäfrsprüfbits der P- und Q-Serien, die in dem speziellen Informationsdatenblock enthalten sind, "physikalische" Speicherstellen an den Adressen 12 und 13 des Pufferspeichers 22 ein. Während dieser Zeitperiode b wird der Informationsdatenblock, der auf diese Weise die Adressen 0 bis 13 des Pufferspeichers 22 "physikalisch" besetzt, zwischen den Pufferspeicher 22 und den Fehlerkorrektorkreis 40 übertragen, um die Korrektur der Fehler auszufüh-

ren, die möglicherweise in den Informationsdaten D. enthalten sind. Diese Vorgänge finden während der Zeitperiode b statt und sind schematisch durch (B) in Fig. 7 dargestellt.

Wenn danach das zweite Feld beginnt, stellt

der Adresscode für die Z-Achse die ursprüngliche Bitfolge wieder her, wobei das Codeinvertierimpulssignal P. von der logiscchen "1" in die logische "0" rückversetzt wird. Es folgt daher, daß die physikalischen Speicherstellen, die der erste Steuer datenunterblock C. im Pufferspeicher 22 besetzen soll , von den Adressen 14 und 15 auf die Adressen 12 und 13 zurückverschoben werden. Gleichzeitig werden die physikalischen Speicherstellen, die

die Paritätsprüfbits der P- und Q-Serien, die in dem Informationsdatenblock enthalten sind, in dem Pufferspeicher 22 einnehmen sollen, aus den Speicheradressen 14 und 15 in die Speicheradressen

12 und 13 zurückverschoben, wie durch (C) von Fig.7 35

gezeigt ist. Unmittelbar danach wird der zweite Unterblock C~ der Steuerdaten D aus dem Videoformat- ά c

signal S „ durch den Steuerdatenseparatorkreis 16 extrahiert und wird an den physikalischen Speicherstellen entsprechend den Adressen 14 und 15 des Pufferspeichers 22 gespeichert, wie in (C) von Fig.7 gezeigt ist. Daher ist die Anzahl der Paritätsprüfbits, die den Informationsdatenbits D. und die Gesamtzahl der Steuerdatenbits D und der Paritätsprüfbits, die in dem zweiten Steuerdatenunterblock Cp enthalten sind, vorzugsweise einander gleich. Die P- und Q-Serien-Paritätsprüfbits für die Informationsdaten D. werden nun aus dem Pufferspeicher 22 gelöscht, obgleich die Informationsdaten per se immer noch an den Adressen 0 bis 11 des Pufferspeichers 22 erhalten werden, wie durch das in Klammern gesetzte D. angedeutet ist. Dies bereitet jedoch keine Schwierigkeiten, da die Korrektur der Fehler in den Informationsdaten D. bereits abgeschlossen ist. Die Zeitdauer, für die der zweite Steuerdatenunterblock C„ in den Pufferspeicher 22 zusätzlich zu dem Steuerdatenunterblock Cp eingeschrieben wird, ist in Fig. 6 mit T , bezeichnet. Da nun sowohl der erste als auch der zweite Steuerdatenunterblock C₁ und Cp in den Pufferspeicher 22 eingeschrieben sind, wird die Korrektur der Fehler in den Steuerdaten D im gesamten Steuerdatenblock (Fig. 1) unter Verwendung der P und Q-Serien-Paritätsprüfbits in den Unterblöcken C₁ und C_? während dieser Zeitperiode T ' ausgeführt.

Die Informationsdaten D., die in den Adressen 0 bis 11 des Korrekturpufferspeichers 22 verbleiben, und die Steuerdaten D , die in den Steuerdatenunter-

blocken C. und C₂ an den Adressen 12 bis 15 des Pufferspeichers 22 enthalten sind, werden dann aus dem

Speicher 22 an die Datenausgangsanschlüsse 42 abgegeben, um in geeigneten Speichereinrichtungen (nicht dargestellt), gespeichert zu werden. Zu diesem Zweck wird die vorletzte Stelle Z₁ des Adresscodes in Richtung der X-Achse ein zweites Mal durch das Impulssignal P. des Generatorkreises 36 vom logischen Pegel "1" während der Zeitdauer T, invertiert. Wenn dies auftritt, tauschen die ersten und zweiten Steuerdatenunterblöcke C₁ und Cp im Pufferspeicher 22 ihre physikalischen Speicherplätze, wie in (D) in Fig. 7 gezeigt ist, und als folge davon werden alle Daten, die im Speicher 22 gespeichert sind, normalisiert. Die korrigierten Informations- und Steuerdaten D. und D , die in

ι c' den ersten und zweiten betrachteten Feldern enthalten sind, stehen nun am Pufferspeicher 22 an den Ausgangsanschlüssen 42 zur Verfügung. Nach Verstreichen der Zeit T, tauschen die ersten und

zweiten Datenunterblöcke C₁ und C₂ ihre phsyikalisehen Speicherplätze im Pufferspeicher 22 ein zweites Mal aus, wie in (E) in Fig. 7 gezeigt ist und der Pufferspeicher 22 ist nun bereit, die Informations- und Steuerdaten und zugehörigen Paritätsprüfbits der nachfolgenden zwei Felder aufzunehmen.

Es ist beschrieben worden, daß nur die vorletzte Stelle Z₁ des Adresscodes in Richtung der Z-Achse durch das Impulssignal P. vom Codeinvertierimpulsgeneratorkreis 36 invertiert werden soll. Diese Voraussetzung basiert auf der vorausgesetzten Anzahl von vier für die Adressorte in Richtung der Z-Achse des Steuerdatenblocks nach dem Beispiel in Fig. 1 und bezieht sich daher nur auf die vorliegende Be-Schreibung und Erläuterung. Es können dementsprechend

jeder oder mehrere der Adresscodes in wenigstens einer der Richtung der X-, Y- und Z-Achsen invertiert werden, um die Steuerdatenunterblöcke C. und Cp zu verschieben,

je nach Aufbau und Größe des Datenblocks der Steuer-5

daten und zugehörigen Paritätsprüfbits, insoweit, wie der zweite Steuerdatenunterblock Cp an ausgewählten von jenen physikalischen Speicherstellen des Pufferspeichers 22 gespeichert wird, die von den Paritätsprüfbits besetzt werden, die den Informationsdaten D. zugeordnet sind, die vollständig korrigiert worden sind.

Wie man aus der vorangehenden Beschreibung entnehmen kann, ist ein Fehlerkorrekturverfahren nach

der vorliegenden Erfindung dadurch gekennzeichnet, daß unter anderem ein Digitaldatenblock, der aus Digitaldaten und zugehörigen redundanten Paritätsprüfbits besteht, tatsächlich in zwei Hälften geteilt wird, die entsprechend kompakt in zwei aufeinander-

folgende Felder eines Videoformatsignals eingefügt werden, um einen wirksamen und leistungsfähigen Gebrauch der begrenzten Zeitachsenfreiräume im Videoformatsignal zu machen. Das Verfahren nach der vorliegenden Erfindung ist weiterhin durch den wirksamen und leistungsfähigen Gebrauch eines Speichers gekennzeichnet, in welchem die physikalischen Speicherplätze, die durch die den bereits korrigierten Daten zugehörigen Paritätsprüfbits besetzt worden sind, von der zweiten Hälfte des gesamten Daten-

blocks besetzt werden, wobei die vorangehende Hälfte des Datenblocks an anderen physikalischen Speicherplätzen des Speichers gespeichert wird. Mit diesem speziellen Merkmal folgen die Zeitpunkte, mit welchen die Digitaldaten, die aus dem Videoformatsignal extrahiert werden sollen, und die

Zeitpunkte, an denen Fehler der Digitaldaten korrigiert werden sollen,zeitlich in vorteilhafter Weise aufeinander, so daß das System in seiner Gesamtheit sehr effizient arbeiten kann und die Ausnutzung des im System verwendeten Speichers verbessert wird.

- Leerseite -

Claims

GRÜNECKER. KINKELDEY. STOCKMAIR & PARTNER PATENTANWÄLTE

A GRUNECKER. η.. DR H KINKELDEYr-' nv. D« W STOCKMAIR Γ=-. ,N"-. ·;· -a.-Ec". DR K SCHUMANN D=- """S P H JAKOB. D». ins DR G BEZOLD. ο-. --ι-W MEISTER Db. Ni H HIlGERS. or. iNi C DR H MEYER-PLATe. _ot. νϊ

° Pioneer Electronic Corporation _Dr μ bott-bodenhausen-d». ^s

DR U KINKELDEY r>»_ Etc.

4.-1, Meguro, 1-chome, Meguro-ku

-,.CENCE ENDHO'TDE * ι.'·» - DE GE-.ε.ε

Tokyo, Japan

βΟΟΟ MÜNCHEN 22

29. März 1985 P 19 485 -514/Hä

Verfahren zum Korrigieren von Daten in einem Videoformatsignal

Patentansprüche

(2/ Verfahren zum Korrigieren von Fehlern in Informationsdaten- und Steuerdatenbits eines Videoformatsignals mit redundanten Paritätsprüfbits, die den Informations- und Steuerdatenbits Zugeordnet sind, wobei die Informationsdatenbits und ihre zugehörigen Paritätsprüfbits entsprechend den Adressen zugeordnet sind, die in einem Informationsdatenblock in der Form einer n-dimensionalen Folge angeordnet sind, wobei η eine ganze Zahl ist und die Steuerdatenbits und ihre zugehörigen Paritätsprüfbits entsprechend den Adressen zugeordnet sind, die in einem Steuesdatenblock ebenfalls in Form einer n-dimensionarlen Folge angeordnet sind und wobei der Informationsdatenblock und der Steuerdatenblock von dem Videoformatsignal getragen werden

und vor der Wiedergabe des Videoformatsignals aus diesem extrahiert und in einen einzigen Speicher eingegeben werden, wodurch Fehler in den Informationsdatenbits durch Verwendung der zugehörigen Paritätsprüfbits korrigiert werden und danach Fehler in den Steuerdatenbits durch Verwendung ihrer zugehörigen Paritätsprüfbits korrigiert werden, dadurch gekennzeichnet , daß der Steuerdatenblock in zwei Hälften geteilt wird, bestehend aus einer ersten und aus einer zweiten Hälfte, die unmittelbar vor und hinter dem Informationsdatenblock in dem Videoformatsignal liegen, und daß Fehler in den Informationsdatenbits und in den Steuerdatenbits durch Einspeichern der ersten Hälfte des Steuerdatenblocks und anschließend des Informationsdatenblocks an ausgewählten Adressen des Speichers korrigiert werden, indem die Korrektur der Fehler in den Informationsdatenbits unter Verwendung der den Informationsdatenbits zugehörigen paritätsprüfbits ausgeführt wird, anschließend die zweite Hälfte Steuerdatenblocks in den Speicher geladen und die zweite Hälfte an ausgewählten Adressen, die von den den Informationsdatenbits zugehörigen Paritätsprüfbits besetzt werden, gespeichert werden, und anschließend die Korrektur der Fehler in den Steuerdatenbits unter Verwendung der Paritätsprüfbits ausgeführt wird, die in den ersten und zweiten Hälften des Steuerdatenblocks enthalten sind.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die Zahl der Paritätsprüfbits , die den Informationsdatenbits zugeordnet sind, und die Gesamtzahl der Steuerdatenbits und der Paritätsprüfbits, die in der zweiten

^ Hälfte des Steuerdatenblocks enthalten sind, einander gleich sind.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die ersten und zweiten Hälften des Steuerdatenblocks gleiche Größe aufweisen und daß die erste Hälfte des Steuerdatenblocks an solchen Adressen des Speichers gespeichert werden, die den Adressen benachbart liegen, an

^q denen der Informationsdatenblock gespeichert werden soll, woraufhin die erste Hälfte des Steuerdatenblocks im Speicher so verschoben wird, daß die den Informationsdatenbits zugehörigen Paritätsprüfbits an Adressen gespeichert werden, die den Adressen

je benachbart sind, an denen die erste Hälfte des Steuerdatenblocks gespeichert worden ist.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet , daß nach Abschluß der \

„_n Korrektur der Fehler der Informationsdatenbits der Satz von Adressen, die von der ersten Hälfte des Steuerdatenblocks besetzt worden ist, und der Satz von Adressen, der von den den Informationsdatenbits zugehörigen Paritätsprüfbits im Speicher besetzt

nc worden ist, miteinander vertauscht werden, und daß dann die zweite Hälfte des Steuerdatenblocks an den Adressen gespeichert wird, die von den den Informationsdatenbits zugehörigen Paritätsprüfbits besetzt worden war.

5. Verfahren nach Anspruch 3, dadurch gekennzeichnet , daß die erste Hälfte des Steuerdatenblocks im Speicher durch Invertieren wenigstens einer·der Binärstellen verschoben wird,

„j. die einen Adresscode bildet, der dem Speicher züge-

führt wird, nachdem der Informationsdatenblock in den Speicher geladen worden ist.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet , daß wenigstens eine der Binärstellen, die den Adresscode bildet, durch Anwendung einer Exclusiv-ODER-Funktion zwischen der speziellen Stelle und einem Codeinvertierimpulssignal invertiert wird.

7. Verfahren nach Anspruch 4, dadurch g e kennzeich net , daß der Satz von Adressen, der von der ersten Hälfte des Steuerdatenblocks besetzt wird, und der Satz von Adressen,der von den den Informationsdatenbits zugehörigen Paritätsprüfbits im Speicher besetzt wird, miteinander vertauscht werden, indem wenigstens eine der Binärstellen, die einen dem Speicher zuzuführenden Adresscode bilden, invertiert wird, nachdem Fehler in den Informations-

^w datenbits korrigiert worden sind.

8. Verfahren nach Anspruch 7, dadurch g e kennzeichnet , daß wenigstens eine der Binärstellen, die den Adresscode bildet, durch An-Wendung einer Exclusiv-ODER-Funktion zwischen der speziellen Stelle und einem Codeinvertierimpulssignal invertiert wird.