WO2019230422A1 - 電力変換装置の制御装置 - Google Patents

電力変換装置の制御装置 Download PDF

Info

Publication number
WO2019230422A1
WO2019230422A1 PCT/JP2019/019507 JP2019019507W WO2019230422A1 WO 2019230422 A1 WO2019230422 A1 WO 2019230422A1 JP 2019019507 W JP2019019507 W JP 2019019507W WO 2019230422 A1 WO2019230422 A1 WO 2019230422A1
Authority
WO
WIPO (PCT)
Prior art keywords
value
current
voltage
correction value
switch
Prior art date
Application number
PCT/JP2019/019507
Other languages
English (en)
French (fr)
Inventor
誠二 居安
裕二 林
祐一 半田
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to CN201980035682.0A priority Critical patent/CN112166549B/zh
Publication of WO2019230422A1 publication Critical patent/WO2019230422A1/ja
Priority to US17/106,283 priority patent/US11418128B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4233—Arrangements for improving power factor of AC input using a bridge converter comprising active switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/0085—Partially controlled bridges

Definitions

  • the present disclosure relates to a control device applied to a power conversion device.
  • Patent Document 1 discloses a power conversion device that includes a reactor and a drive switch and converts an AC voltage into a DC voltage and outputs the DC voltage.
  • the control device applied to this power converter operates the drive switch by well-known peak current mode control so as to control the reactor current flowing through the reactor to a command value. Further, the control device adjusts the duty ratio indicating the ratio of the ON operation period to one switching cycle of the drive switch by adding the correction value to the command value, thereby reducing the distortion of the alternating current.
  • the full scale of the control device to which the command value is input is set to a large value in advance in consideration of the corrected command value. There is a need. Therefore, there is a concern that the resolution of the current command value is lowered due to an increase in the full scale of the control device.
  • An object of the present invention is to provide a control device for a device.
  • the present disclosure is applied to a power conversion device that includes a reactor and a drive switch, and converts one of the input voltages into the other of the AC voltage and the DC voltage and outputs the converted voltage. It is related with the control apparatus of the power converter device.
  • the control device includes a detection value acquisition unit that acquires a detection value of a reactor current that flows through the reactor, an AC voltage acquisition unit that acquires the AC voltage, and a correction value that is subtracted from the acquired current detection value.
  • a correction unit that calculates a detection value after correction and a current control unit that operates the drive switch by peak current mode control to control the detection value after correction to the command value are provided.
  • the duty ratio of the drive switch is set by the time until the reactor current reaches the command value in one switching cycle. Therefore, by adjusting the command value or the current detection value, the duty ratio of the drive switch can be adjusted, and consequently, the distortion of the alternating current can be suppressed.
  • the present inventor does not add the correction value to the current command value, but subtracts the correction value from the current detection value, thereby adjusting the duty ratio of the drive switch and the full control device for the input signal. We focused on the ability to suppress the increase in scale.
  • the corrected detection value is calculated by subtracting the correction value from the current detection value. Then, the drive switch is operated by the peak current mode control in order to control the calculated detection value after correction to the command value. In this case, it is possible to suppress an increase in the full scale of the control device with respect to the input signal while suppressing distortion of the alternating current.
  • FIG. 1 is a configuration diagram of a power conversion device according to the first embodiment.
  • FIG. 2 is a functional block diagram of the control device
  • FIG. 3 is a diagram showing the transition of the average value of the AC voltage, the command current, and the reactor current
  • FIG. 4 is a configuration diagram of the current correction unit
  • FIG. 5 is a diagram for explaining the harmonic correction value.
  • FIG. 6 is a diagram for explaining the divergence width.
  • FIG. 7 is a flowchart showing an operation procedure of the fifth switch SW5 using the peak current mode control.
  • FIG. 8 is a timing chart of the power converter
  • FIG. 9 is a diagram for explaining the effect of the present embodiment.
  • FIG. 10 is a diagram for explaining the effect of the present embodiment.
  • FIG. 11 is a functional block diagram of a control device according to the second embodiment.
  • FIG. 12 is a configuration diagram of a power conversion device according to the third embodiment.
  • FIG. 13 is a functional block diagram of the control device,
  • FIG. 14 is a timing chart of the power converter,
  • FIG. 15 is a configuration diagram of a power converter according to Modification 1 of the third embodiment.
  • FIG. 16 is a configuration diagram of a power conversion device according to the fourth embodiment.
  • FIG. 17 is a functional block diagram of the control device,
  • FIG. 18 is a timing chart of the power converter,
  • FIG. 19 is a configuration diagram of a power conversion device according to the fifth embodiment.
  • FIG. 20 is a functional block diagram of the control device,
  • FIG. 21 is a diagram for explaining the harmonic correction value.
  • FIG. 22 is a timing chart of the power converter
  • FIG. 23 is a configuration diagram of a power conversion device according
  • the power conversion device 100 of the present embodiment converts a DC voltage into an AC voltage.
  • a power conversion apparatus 100 illustrated in FIG. 1 includes a DC / AC converter 10.
  • the DC / AC converter 10 is connected to an AC power source 200 via a first AC terminal TA1 and a second AC terminal TA2, and is connected to a device (not shown) via a first DC terminal TD1 and a second DC terminal TD2.
  • the AC power source 200 is, for example, a commercial power source.
  • the device includes, for example, at least one of a DC power source such as a battery and a DC / DC converter.
  • the DC / AC converter 10 includes a full bridge circuit 12, a reactor 13, a half bridge circuit 15, a capacitor 16, and first to sixth wirings LP1 to LP6.
  • the half-bridge circuit 15 includes a fifth switch SW5 and a sixth switch SW6.
  • the fifth and sixth switches SW5 and SW6 are voltage-driven switches, and are n-channel MOSFETs in this embodiment.
  • the source of the fifth switch SW5 and the drain of the sixth switch SW6 are connected.
  • the drain of the fifth switch SW5 is connected to the first wiring LP1, and the source of the sixth switch SW6 is connected to the second wiring LP2.
  • Each of the fifth and sixth switches SW5 and SW6 includes a parasitic diode connected in antiparallel.
  • the fifth switch SW5 corresponds to a drive switch.
  • the first connection point K1 of the fifth and sixth switches SW5 and SW6 is connected to the first end of the third wiring LP3.
  • a reactor 13 is provided in a part of the third wiring LP3.
  • the source of the sixth switch SW6 is connected to the first end of the fourth wiring LP4.
  • the second ends of the third and fourth wirings LP3 and LP4 are connected to the full bridge circuit 12.
  • the full bridge circuit 12 includes first to fourth switches SW1 to SW4.
  • the first to fourth switches SW1 to SW4 are voltage-driven switches, and are n-channel MOSFETs in this embodiment.
  • the source of the third switch SW3 and the drain of the fourth switch SW4 are connected.
  • the source of the first switch SW1 and the drain of the second switch SW2 are connected.
  • the drains of the first and third switches SW1 and SW3 are connected to the third wiring LP3, and the sources of the second and fourth switches SW2 and SW4 are connected to the fourth wiring LP4.
  • the second connection point K2 between the first switch SW1 and the second switch SW2 is connected to the first end of the fifth wiring LP5, and the second end of the fifth wiring LP5 is connected to the first AC terminal TA1. Yes.
  • the third connection point K3 between the third switch SW3 and the fourth switch SW4 is connected to the first end of the sixth wiring LP6, and the second end of the sixth wiring LP6 is connected to the second AC terminal TA2. Yes.
  • the capacitor 16 is connected between the first wiring LP1 and the second wiring LP2.
  • the power conversion apparatus 100 includes a DC voltage sensor 31, a current sensor 32, and an AC voltage sensor 33.
  • the DC voltage sensor 31 is connected between the first wiring LP1 and the second wiring LP2, and detects the inter-terminal voltage of the capacitor 16 as the DC voltage Vdc.
  • the current sensor 32 is provided in the fourth wiring LP4, and detects the reactor current flowing through the reactor 13 as the current detection value ILr.
  • the AC voltage sensor 33 is connected between the fifth wiring LP5 and the sixth wiring LP6, and detects the voltage of the AC power supply 200 as the AC voltage Vac.
  • the case where the AC current Iac flows from the first AC terminal TA1 in the direction of the full bridge circuit 12 is positive, and the case where the AC current Iac flows in the direction of the full bridge circuit 12 from the second AC terminal TA2 is negative. .
  • the current that flows through the reactor 13 is described as a reactor current IL.
  • the power conversion device 100 includes a control device 30.
  • Each function provided by the control device 30 can be provided by, for example, software recorded in a substantial memory device and a computer that executes the software, hardware, or a combination thereof.
  • FIG. 2 is a functional block diagram illustrating functions of the control device 30 according to the present embodiment.
  • the control device 30 operates the fifth switch SW5 to the off state or the on state by the peak current mode control.
  • the control device 30 includes a waveform generation unit 34, a multiplier 35, an absolute value calculation unit 36, a correction value setting unit 40, a current control unit 50, and a correction unit 20.
  • the waveform generation unit 34, the multiplier 35, and the absolute value calculation unit 36 correspond to a command value calculation unit.
  • the Multiplier 35 multiplies amplitude command value Ia * and reference waveform sin ⁇ t.
  • the amplitude command value Ia * is a command value that determines the amplitude of the reactor current flowing through the reactor 13, and is determined based on, for example, the command value of the AC voltage Vac that is the output voltage.
  • the absolute value calculator 36 sets the absolute value
  • the command current IL * corresponds to the command value of the reactor current.
  • the correction value setting unit 40 sets a current correction value Ic for correcting the current detection value ILr.
  • the current correction value Ic is a correction value for suppressing distortion of the alternating current Iac.
  • the correction unit 20 corrects the current detection value ILr with the current correction value Ic, and outputs the corrected value to the current control unit 50.
  • the detection value after correction by the correction unit 20 is referred to as a post-correction detection value ILar.
  • the current control unit 50 outputs a fifth gate signal GS5 for operating the fifth switch SW5 based on the corrected detection value ILar and the command current IL *.
  • the current control unit 50 outputs the fifth gate signal GS5 by well-known peak current mode control.
  • the current control unit 50 includes a DA converter 351, a comparator 352, an adder 353, an RS flip-flop 357, and a slope amount setting unit 51.
  • the command current IL * is converted from a digital value to an analog value by the DA converter 351.
  • the command current IL * converted to an analog value is input to the inverting input terminal of the comparator 352.
  • the adder 353 adds the corrected detection value ILar and the slope compensation signal Slope set by the slope amount setting unit 51.
  • the output from the adder 353 is input to the non-inverting input terminal of the comparator 352.
  • the slope compensation signal Slope suppresses oscillation associated with fluctuations in the current flowing through the reactor 13.
  • the comparator 352 compares the command current IL * with the corrected detection value ILar after slope compensation, and applies a low level signal to the RS flip-flop in a period in which the corrected detection value ILar after slope compensation is smaller than the command current IL *. 357 input to the R terminal.
  • the comparator 352 inputs a high-level signal to the R terminal of the RS flip-flop 357 during a period in which the corrected detection value ILar after slope compensation is larger than the command current IL *.
  • a clock signal is input to the S terminal of the RS flip-flop 357. The period from when the clock signal is switched to the high level until the clock signal is switched to the next high level is one switching cycle Tsw of the switch SW.
  • the output terminal of the current control unit 50 is connected to the gate of the fifth switch SW5 and outputs the fifth gate signal GS5.
  • the output terminal of the current control unit 50 is connected to the gate of the sixth switch SW6 through the inverter 52. Therefore, the signal output to the gate of the sixth switch SW6 via the inverter 52 becomes the sixth gate signal GS6 for operating the sixth switch SW6.
  • the switching unit 55 sets the output signal to a high level when the AC voltage Vac is determined to be positive, and sets the output signal to a low level when the AC voltage Vac is determined to be negative.
  • the switching unit 55 is connected to the gates of the first and fourth switches SW1 and SW4, and outputs first and fourth gate signals GS1 and GS4 for operating the first and fourth switches SW1 and SW4.
  • the switching unit 55 is connected to the gates of the second and third switches SW2 and SW3 through the inverter 53, and operates the second and third switches SW2 and SW3 through the inverter 53. 2 and 3rd gate signals GS2 and GS3 are output.
  • the first and fourth gate signals GS1 and GS4 have values obtained by inverting the second and third gate signals GS2 and GS3.
  • FIG. 3A shows the transition of the AC voltage Vac
  • FIG. 3B shows the transition of the command current IL *.
  • FIG.3 (c) shows transition of the average value Iave of a reactor current.
  • FIG. 3 shows the transition of each value when the power factor is 1.
  • the command current IL * changes so that the positive half wave of the sine wave is repeated in synchronization with the change of the AC voltage Vac.
  • the average value Iave is repeated in the same manner as the command current IL *, and the positive half wave of the sine wave is repeated in synchronization with the change of the AC voltage Vac. Transition.
  • the reactor current may be distorted.
  • the average value Iave may not be the waveform shown in FIG.
  • the AC current Iac is distorted due to the reactor current not having an appropriate value.
  • the deviation width indicating the difference between the average value Iave of the reactor current in which distortion occurs and the command current IL * is zero cross timing ( It becomes the smallest in the vicinity of t1, t3, t5). Further, the deviation width becomes the largest in the vicinity of the peak timing (t2, t4) of the AC voltage Vac.
  • control device 30 sets the duty ratio (Ton / Tsw) indicating the ratio of the ON operation period to one switching cycle of the fifth switch SW5 in accordance with the changing tendency of the deviation width, thereby reducing the distortion of the reactor current. Suppressed.
  • the duty ratio of the fifth switch SW5 is set by the time until the detected current value ILr after slope compensation reaches the command current IL * in one switching cycle Tsw. Therefore, the duty ratio of the fifth switch SW5 can be adjusted by adjusting either the command current IL * or the current detection value ILr, and the distortion of the reactor current can be suppressed.
  • the duty ratio of the fifth switch SW5 is adjusted by adding a correction value to the command current IL *
  • the full range of the comparator 352 to which the corrected command current IL * is input is increased by an increase by the correction value. It is assumed that As the full range of the comparator 352 is increased, for example, the resolution of the comparator 352 is lowered, and there is a concern that the S / N ratio of the command current IL * is lowered.
  • the duty ratio can be adjusted by subtracting the correction value from the current detection value ILr instead of adding the correction value to the command current IL *.
  • the command current IL * does not increase, and the current detection value ILr does not increase, so that an increase in full scale of the comparator 352 can be suppressed. Therefore, in the present embodiment, the correction unit 20 outputs a value obtained by subtracting the current correction value Ic from the current detection value ILr to the comparator 352 in order to suppress an increase in the full scale of the comparator 352.
  • the correction value setting unit 40 illustrated in FIG. 4 includes a harmonic component generation unit 41, a coefficient setting unit 42, and an integration unit 43.
  • the harmonic component generator 41 sets the harmonic correction value Ih based on the AC voltage Vac and the DC voltage Vdc.
  • FIG. 5A shows the transition of the AC voltage Vac
  • FIG. 5B shows the transition of the harmonic correction value Ih.
  • one maximum value is taken in each of the first period P1 in which the AC voltage Vac has a positive polarity and the second period P2 in which the AC voltage Vac has a negative polarity, and the maximum value in the first period P1 is reached.
  • the harmonic correction value Ih is set so as to take one minimum value between the maximum value and the timing at which the maximum value is obtained in the second period P2.
  • the harmonic component generation unit 41 has the smallest harmonic correction value Ih subtracted from the detected current value ILr at the zero cross timing of the AC voltage Vac, and corrects the harmonic at the peak timing of the AC voltage Vac.
  • the harmonic correction value Ih is set so that the value Ih becomes the largest value.
  • the harmonic component generation unit 41 sets the harmonic correction value Ih to a value of 0 or more. Further, when the value obtained by subtracting the current correction value Ic from the current detection value ILr becomes a negative value, the full scale of the comparator 352 needs to be set to a negative range. Therefore, the harmonic component generation unit 41 sets the value of the harmonic correction value Ih so that the harmonic correction value Ih is smaller than the current detection value ILr assumed according to the AC voltage Vac. .
  • the storage unit of the control device 30 stores a correction value map that is information in which the harmonic correction value Ih is defined in association with the AC voltage Vac and the DC voltage Vdc. Therefore, the harmonic component generation unit 41 can set the harmonic correction value Ih corresponding to the AC voltage Vac and the DC voltage Vdc by referring to the correction value map.
  • the storage unit may store a correction value map for each effective value of the commercial power source in each country. In this case, the harmonic component generation unit 41 can determine the effective value according to the maximum value of the AC voltage Vac, and can refer to the correction value map according to the determined effective value.
  • the coefficient setting unit 42 sets a coefficient ⁇ by which the harmonic correction value Ih is multiplied based on the amplitude command value Ia * and the AC voltage Vac.
  • the coefficient ⁇ is set to a value greater than 0 and 1 or less.
  • the coefficient setting unit 42 sets the coefficient ⁇ to a smaller value as the amplitude command value Ia * is smaller when the amplitude command value Ia * is smaller than the threshold value TH1, and sets the coefficient ⁇ to 1 when the amplitude command value Ia * is equal to or larger than the threshold value TH1. .
  • the current detection value ILr is excessively subtracted in the discontinuous mode, so that it is possible to prevent an excessive current from flowing through the reactor 13.
  • the control device 30 includes a storage unit such as a memory, and the storage unit stores a limit value map that is information in which a coefficient ⁇ is defined in association with the AC voltage Vac and each amplitude command value Ia *. .
  • the limit value map is stored in the storage unit for each effective value of the commercial power supply in each country.
  • the coefficient setting unit 42 can determine the effective value Vrms according to the maximum value of the AC voltage Vac, and can set the coefficient ⁇ according to the determined effective value Vrms and the amplitude command value Ia *.
  • the integrating unit 43 outputs a value obtained by multiplying the harmonic correction value Ih by the coefficient ⁇ as the current correction value Ic. Therefore, in the range where the amplitude command value Ia * is smaller than the threshold value TH1, the current correction value Ic is set to a smaller value as the amplitude command value Ia * is smaller. When the amplitude command value Ia * is equal to or greater than the threshold value TH1, the current correction value Ic is the same value as the harmonic correction value Ih.
  • FIG. 6 is a diagram for explaining the deviation width ⁇ i.
  • the deviation width ⁇ i is set as the harmonic correction value Ih, and the harmonic correction value Ih is a slope amount ms indicating the slope mb when the reactor current increases and the slope of the slope compensation signal Slope. It is calculated by the following formula (1) using In the following formula (1), D is the duty ratio of the fifth switch SW5.
  • the duty ratio D is calculated by the following equation (3).
  • the harmonic correction value Ih corresponding to various AC voltage Vac and DC voltage Vdc is calculated using the above formulas (2) and (3). Then, a correction value map is created by associating the calculated harmonic correction value Ih for each combination of the AC voltage Vac and the DC voltage Vdc.
  • step S11 the current detection value ILr detected by the current sensor 32 is acquired.
  • Step S11 corresponds to a detection value acquisition unit.
  • step S12 the AC voltage Vac detected by the AC voltage sensor 33 is acquired.
  • Step S12 corresponds to an AC voltage acquisition unit.
  • step S13 the amplitude command value Ia * is multiplied by the reference waveform sin ⁇ t of the AC voltage Vac, and the absolute value of the multiplied value is calculated as the command current IL *.
  • Step S13 corresponds to a command value calculation unit.
  • step S14 the current correction value Ic is set based on the AC voltage Vac and the DC voltage Vdc as shown in FIGS. Specifically, the harmonic correction value Ih is set based on the AC voltage Vac and the DC voltage Vdc, and the current correction value Ic is calculated by adding the coefficient ⁇ to the set harmonic correction value Ih.
  • a corrected detection value ILar is calculated by subtracting the current correction value Ic set in step S14 from the current detection value ILr.
  • step S16 as described with reference to FIG. 2, the fifth and sixth gate signals GS5 and GS6 when the peak current mode control is performed based on the corrected detection value ILar are output. Thereby, the reactor current is controlled to the command current IL * set in step S13. As a result, a reactor current in which distortion of the alternating current Iac is suppressed flows through the reactor 13.
  • the process of FIG. 7 is temporarily ended.
  • FIG. 8A shows the transition of the AC voltage Vac and the DC voltage Vdc
  • FIG. 8B shows the transition of the first and fourth gate signals GS1, GS4.
  • FIG. 8C shows the transition of the second and third gate signals GS2, GS3.
  • FIG. 8D shows the transition of the fifth gate signal GS5, and
  • FIG. 8E shows the transition of the sixth gate signal GS6.
  • FIG. 8F shows the transition of the current correction value Ic
  • FIG. 8G shows the transition of the command current IL *.
  • FIG. 8 (h) shows the transition of the reactor current IL
  • FIG. 8 (i) shows the transition of the alternating current Iac.
  • t11, t13, and t15 indicate zero cross timings of the AC voltage Vac
  • t12 and t14 indicate peak timings at which the AC voltage Vac has positive and negative peak values.
  • the first and fourth switches SW1 and SW4 are turned on by the first and fourth gate signals GS1 and GS4 becoming high level.
  • the second and third gate signals GS2 and GS3 become low level, the second and third switches SW2 and SW3 are turned off. Therefore, in the first period P1, the reactor current IL corresponding to the duty ratio of the fifth gate signal GS5 flows by the peak current mode control performed by the current control unit 50. Further, in the first period P1, a positive alternating current Iac flows through the power conversion device 100.
  • the first and fourth switches SW1 and SW4 are turned off by the first and fourth gate signals GS1 and GS4 becoming low level. Further, when the second and third gate signals GS2 and GS3 become high level, the second and third switches SW2 and SW3 are turned on. Therefore, in the second period P2, the reactor current IL corresponding to the duty ratio of the fifth gate signal GS5 flows by the peak current mode control performed by the current control unit 50. Further, in the second period P2, a negative AC current Iac flows through the power conversion device 100.
  • the current correction value Ic changes to take a minimum value at the zero cross timing (t11, t13, t15) and to take a maximum value at the peak timing (t12, t14). That is, at the zero cross timing at which the deviation width ⁇ i is the smallest, the current correction value Ic is smaller than the current correction value Ic at other timings. In the vicinity of the peak timing at which the deviation width ⁇ i is the largest, the current correction value Ic is larger than the current correction value Ic at other timings. Therefore, the duty ratio of the fifth switch SW5 changes according to the change tendency of the deviation width, and the distortion of the alternating current Iac is suitably suppressed.
  • FIG. 9A shows the transition of the command current IL * input to the comparator 352 according to this embodiment
  • FIG. 9B shows the transition of the command current IL * input to the comparator according to the comparative example. Show.
  • a value obtained by adding a correction value to the command current IL * is input to the comparator. Therefore, as shown in FIG. 9B, the full scale of the comparator is set in a range that takes into account the increase due to the correction value.
  • the comparator 352 receives a value obtained by subtracting the current correction value Ic from the current detection value ILr. Therefore, as shown in FIG. 9A, the full scale of the comparator 352 is set to a smaller value compared to the comparative example.
  • the range of the command current IL * corresponding to the output voltage range (for example, 0 V to 5 V) is reduced. Therefore, the resolution of the comparator 352 compared to the comparative example Becomes a high value.
  • FIG. 10A is a diagram showing the transition of the alternating current Iac when the peak current mode is performed using the current detection value ILr on which random noise is superimposed in the present embodiment.
  • FIG. 10B is a diagram illustrating the transition of the alternating current Iac when the peak current mode control is performed using the current detection value ILr on which random noise is superimposed in the comparative example.
  • 10 (a) and 10 (b) the alternating current Iac changes in a sine wave shape in synchronization with the change in the alternating voltage Vac.
  • the current distortion rate THD of the alternating current Iac was 2.3%.
  • the current distortion rate THD of the alternating current Iac was 1.4%. That is, in this embodiment, since the resolution of the comparator 352 is higher than that of the comparative example, the current distortion rate THD of the alternating current Iac is reduced as compared with the comparative example.
  • the control device 30 calculates the corrected detection value ILar by subtracting the current correction value Ic from the current detection value ILr. Then, the control device 30 operates the fifth switch SW5 by the peak current mode control so as to control the corrected detection value ILar to the command current IL *. In this case, it is possible to suppress an increase in full scale of the comparator 352 with respect to the command current IL * while suppressing distortion of the alternating current Iac.
  • the control device 30 takes one maximum value for the current correction value Ic in each of the first and second periods P1 and P2 that are positive and negative in one cycle of the AC voltage, and in the first period P1. Is set so that one minimum value is taken between the timing at which the maximum value is reached and the timing at which the maximum value is reached in the second period P2. In this case, the current correction value Ic subtracted from the current detection value ILr is the smallest value at the zero cross timing and the largest value at the peak timing. As a result, since the duty ratio of the fifth switch SW5 is set according to the change tendency of the deviation width, the distortion of the alternating current Iac is suitably suppressed.
  • the current sensor 32 may be provided closer to the fifth switch SW5 than the first connection point K1 between the source of the fifth switch SW5 and the drain of the sixth switch SW6. In this case, the current flowing through the fifth switch SW5 is acquired as the detected current value ILr of the reactor current.
  • the control device 30 may maintain the sixth gate signal GS6 at a low level so that the sixth switch SW6 is always turned off.
  • Second Embodiment In the second embodiment, a configuration different from the first embodiment will be mainly described.
  • symbol same as 1st Embodiment shows the same structure, The description is not repeated.
  • the harmonic correction value Ih may not be a value that can suitably reduce the distortion of the AC current Iac.
  • the current detection value ILr at the zero cross timing is smaller than the current detection value ILr at other timings. Therefore, if the current correction value Ic is set to a value smaller than the current detection value ILr, the zero cross timing of the AC voltage Vac is set. The current correction value Ic is smaller than the current correction value Ic at other timings. In this case, at the zero cross timing, there may be a case where the duty ratio that can suitably reduce the distortion of the alternating current Ic cannot be set.
  • the slope amount setting unit 51 variably sets the slope amount ms that is the slope of the slope compensation signal Slope that compensates the corrected detection value ILar. Then, the correction value setting unit 40 sets the harmonic correction value Ih based on the set slope amount ms and the AC voltage Vac.
  • FIG. 11 is a functional block diagram of the control device 30 according to the second embodiment.
  • the slope amount setting unit 51 sets the slope amount ms based on the AC voltage Vac and the DC voltage Vdc.
  • the correction value setting unit 40 receives the slope amount ms set by the slope amount setting unit 51 in addition to the AC voltage Vac and the DC voltage Vdc.
  • the correction value setting unit 40 sets the harmonic correction value Ih based on the AC voltage Vac, the DC voltage Vdc, and the slope amount ms. Then, a value obtained by adding the coefficient ⁇ to the harmonic correction value Ih is output as the current correction value Ic.
  • the control device 30 stores a correction value map indicating the relationship among the AC voltage Vac, the slope amount ms, and the harmonic correction value Ih in the storage unit. For example, the harmonic correction value Ih corresponding to various AC voltage Vac, DC voltage Vdc, and slope amount ms is calculated using the above formulas (2) and (3). Then, a correction value map is created by associating the calculated harmonic correction value Ih for each combination of the AC voltage Vac and the slope amount ms.
  • the control device 30 sets the slope amount ms based on the AC voltage Vac and the DC voltage Vdc. Then, the control device 30 sets the current correction value Ic based on the set slope amount ms. In this case, since the slope amount ms and the current correction value Ic can be adjusted according to the AC voltage Vac, the reduction of the full scale of the control device 30 and the reduction of the distortion of the AC current Iac are preferably made compatible. be able to.
  • the circuit topology is different from that of the DC / AC converter 10 shown in the first embodiment. Specifically, unlike the first embodiment, the DC / AC converter 10 according to the present embodiment does not include a half-bridge circuit.
  • FIG. 12 is a diagram illustrating the power conversion apparatus 100 according to the third embodiment.
  • the first DC terminal TD1 and the full bridge circuit 12a are connected via the first wiring LP1.
  • the second DC terminal TD2 and the full bridge circuit 12a are connected via a second wiring LP2.
  • the full bridge circuit 12a includes first to fourth switches SW11 to SW14. Since the first to fourth switches SW11 to SW14 correspond to the first to fourth switches SW1 to SW4 shown in the first embodiment, the description thereof is omitted.
  • the fourth connection point K4 between the third switch SW13 and the fourth switch SW14 is connected to the first end of the sixth wiring LP6, and the second end of the sixth wiring LP6 is connected to the second AC terminal TA2. Yes.
  • the fifth connection point K5 between the first switch SW11 and the second switch SW12 is connected to the first end of the fifth wiring LP5, and the second end of the fifth wiring LP5 is connected to the first AC terminal TA1. Yes.
  • a reactor 13 is provided in a part of the sixth wiring LP6.
  • the full bridge circuit 12a includes a first current sensor 61 that detects a current detection value of the reactor current in the first period P1 as the first detection value IL1r, and a current detection of the reactor current IL in the second period P2.
  • a second current sensor 62 that detects the value as the second detection value IL2r is provided.
  • the first current sensor 61 is provided on the drain side of the fourth switch SW14 from the fourth connection point K4 in the wiring connecting the sources and drains of the third and fourth switches SW13 and SW14.
  • the first current sensor 61 detects the current flowing through the fourth switch SW14 as the first detection value IL1r.
  • the second current sensor 62 is provided on the drain side of the second switch SW12 from the fifth connection point K5 in the wiring connecting the sources and drains of the first and second switches SW11 and SW12.
  • the second current sensor 62 detects the current flowing through the second switch SW12 as the second detection value IL2r.
  • FIG. 13 is a functional block diagram showing functions of the control device 30 according to the third embodiment. Also in the present embodiment, the control device 30 controls the DC / AC converter 10 by peak current mode control.
  • the control device 30 includes a first correction unit 20a, a second correction unit 20b, a first current control unit 50a, and a second current control unit 50b.
  • the first correction unit 20a calculates the first corrected detection value IL1ar by subtracting the current correction value Ic from the first detection value IL1r.
  • the second correction unit 20b calculates the second corrected detection value IL2ar by subtracting the current correction value Ic from the second detection value IL2r.
  • the first current control unit 50a operates the third and fourth switches SW13 and SW14 by the peak current mode control so as to control the first corrected detection value IL1ar to the command current IL * in the first period P1.
  • the second current control unit 50b operates the first and second switches SW11 and SW12 by peak current mode control in order to control the second corrected detection value IL2ar to the command current IL * in the second period P2.
  • the first and second current control units 50a and 50b limit the lower limit values of the first and second corrected detection values IL1ar and IL2ar output from the first and second correction units 20a and 20b.
  • a limiter 354 is provided. Since the configuration of the first and second current control units 50a and 50b other than the limiter 354 is the same as that of the current control unit 50 of the first embodiment, description thereof is omitted.
  • the output of the first current control unit 50 a is connected to one input terminal of the first AND circuit 382, and the output of the second current control unit 50 b is connected to one input terminal of the second AND circuit 383.
  • the output terminal of the switching unit 55 is connected to the other input terminal of the second AND circuit 383 and the input terminal of the inverter 360.
  • the output terminal of the inverter 360 is connected to the other input terminal of the first AND circuit 382.
  • the switching unit 55 outputs a low-level output signal when the alternating voltage Vac is determined to be positive, and outputs a high-level output signal when the alternating voltage Vac is determined to be negative. To do.
  • the first AND circuit 382 receives the output signal from the first current control unit 50a and the output signal from the switching unit 55.
  • the first AND circuit 382 is connected to the gate of the fourth switch SW14 and outputs a fourth gate signal GS14.
  • the output terminal of the first AND circuit 382 is connected to the gate of the third switch SW13 via the inverter 361.
  • a signal output from the first AND circuit 382 to the gate of the third switch SW13 via the inverter 361 becomes a third gate signal GS13 for operating the opening and closing of the third switch SW13.
  • the third gate signal GS13 is obtained by inverting the fourth gate signal GS14.
  • the second AND circuit 383 receives the output signal from the second current control unit 50b and the output signal from the switching unit 55.
  • the second AND circuit 383 is connected to the gate of the second switch SW12 and outputs the second gate signal GS12.
  • the output terminal of the second AND circuit 383 is connected to the gate of the first switch SW11 via the inverter 362.
  • a signal output from the second AND circuit 383 to the gate of the first switch SW11 via the inverter 362 becomes the first gate signal GS11 for operating the opening and closing of the first switch SW11.
  • the first gate signal GS11 is obtained by inverting the second gate signal GS12.
  • the fourth gate signal GS14 becomes high level
  • the gate signal GS13 becomes low level.
  • the second gate signal GS12 becomes high level
  • the first gate signal GS11 becomes low level.
  • FIG. 14 is a timing chart of the DC / AC converter 10 according to the third embodiment.
  • FIG. 14A shows transitions of the DC voltage Vdc and the AC voltage Vac.
  • FIG. 14B shows the transition of the first gate signal GS11
  • FIG. 14C shows the transition of the second gate signal GS12.
  • FIG. 14D shows the transition of the third gate signal GS13
  • FIG. 14E shows the transition of the fourth gate signal GS14.
  • FIG. 14 (f) shows the transition of the current correction value Ic
  • FIG. 14 (g) shows the transition of the command current IL *.
  • FIG. 14 (h) shows the transition of the reactor current IL
  • FIG. 14 (i) shows the transition of the alternating current Iac.
  • the first switch SW11 is turned on when the first gate signal GS11 becomes high level, and the second switch SW12 when the second gate signal GS12 becomes low level. Is turned off.
  • the reactor current IL is detected as the first corrected detection value IL1ar, and a value obtained by subtracting the current correction value Ic from the first detection value IL1r becomes the first corrected detection value IL1ar.
  • the first current control unit 50a changes the fourth gate signal GS14 between a high level and a low level in order to control the first corrected detection value IL1ar to the command current IL *.
  • the third gate signal GS13 is controlled to have a value obtained by inverting the fourth gate signal GS14.
  • the current correction value Ic takes a minimum value at the zero cross timing (t21, t23) and takes a maximum value at the peak timing (t22). Therefore, the amount of subtraction of the first detection value IL1r by the current correction value Ic is the smallest value at the peak timing and the largest value at the zero cross timing. As a result, the duty ratio of the fourth switch SW14 set by the first current control unit 50a is set according to the changing tendency of the deviation width.
  • the third switch SW13 is turned on by the third gate signal GS13 being at a high level, and the fourth gate signal GS14 is at a low level. As a result, the fourth switch SW14 is turned off.
  • the reactor current IL is detected as the second corrected detection value IL2ar, and a value obtained by subtracting the current correction value Ic from the second detection value IL2r becomes the second corrected detection value IL2ar.
  • the second current control unit 50b changes the second gate signal GS12 between a high level and a low level in order to control the second corrected detection value IL2ar to the command current IL *.
  • the first gate signal GS11 is controlled to have a value obtained by inverting the second gate signal GS12.
  • the current correction value Ic takes a minimum value at the zero cross timing (t25) and takes a maximum value at the peak timing (t24). Therefore, the current correction value Ic subtracted from the second detection value IL2r is the largest value at the peak timing and the smallest value at the zero cross timing. As a result, the duty ratio of the second switch SW12 set by the second current control unit 50b is set according to the changing tendency of the deviation width.
  • FIG. 15 is a configuration diagram of a power conversion device 100 according to the first modification of the third embodiment.
  • the first current sensor 61 is provided on the drain side of the first switch SW11, and detects the current flowing through the first switch SW11 as the first detection value IL1r.
  • the second current sensor 62 is provided on the second switch SW12 side of the fifth connection point K5 in the wiring connecting the source and drain between the first and second switches SW11 and SW12. The second current sensor 62 detects the current flowing through the second switch SW12 as the second detection value IL2r.
  • the first post-correction detection is performed by subtracting the current correction value Ic from the first detection value IL1r detected by the first current sensor 61.
  • the value IL1ar is calculated.
  • the duty ratio of the first switch SW11 is set by the peak current mode control using the first corrected detection value IL1ar.
  • the second corrected detection value IL2ar is calculated by subtracting the current correction value Ic from the second detection value IL2r detected by the second current sensor 62.
  • the duty ratio of the second switch SW12 is set by the peak current mode control using the second corrected detection value IL2ar.
  • the first current sensor 61 may be provided on the drain side of the first switch SW11, and the second current sensor 62 may be provided on the drain side of the third switch SW13. In this case, the first current sensor 61 detects the current flowing through the first switch SW11 as the first detection value IL1r. The second current sensor 62 detects the current flowing through the third switch SW13 as the second detection value IL2r.
  • the third switch SW13 may be constantly turned off in the first period P1, and the first switch SW11 may be constantly kept off in the second period P2.
  • the control device 30 maintains the third gate signal GS13 in the first period P1 at the low level and sets the first gate signal GS11 in the second period P2 to the low level. Just keep it.
  • FIG. 16 is a configuration diagram of the power conversion apparatus 100 according to the fourth embodiment.
  • a fifth switch SW25 and a sixth switch SW26 are connected between the first and second AC terminals TA1 and TA2 and the full bridge circuit 12b. .
  • the drain of the sixth switch SW26 is connected to the source of the fifth switch SW25.
  • the drain of the fifth switch SW25 is connected between the reactor 13 and the full bridge circuit 12b in the fifth wiring LP5, and the drain of the sixth switch SW26 is connected to the sixth wiring LP6.
  • Each of the fifth and sixth switches SW25 and SW26 includes a parasitic diode connected in antiparallel.
  • the first to fourth switches SW21 to SW24 correspond to the first switches SW11 to SW14 of the third embodiment, and a description thereof will be omitted.
  • FIG. 17 is a functional block diagram showing functions of the control device 30 according to the fourth embodiment. Also in the present embodiment, the control device 30 controls the DC / AC converter 10 by peak current mode control.
  • the first corrected detection value IL1ar is input to the first current control unit 50a after the current correction value Ic is subtracted by the first correction unit 20a.
  • the second post-correction detection value IL2ar is input to the second current control unit 50b after the current correction value Ic is subtracted by the second correction unit 20b.
  • the output terminal of the switching unit 55 is connected to the input terminal of the second AND circuit 383, the gate of the sixth switch SW26, and the input terminal of the inverter 360.
  • the output terminal side of the inverter 360 is connected to the input terminal of the first AND circuit 382 and the gate of the fifth switch SW25.
  • the output terminal of the first AND circuit 382 is connected to the gates of the first and fourth switches SW21 and SW24.
  • the output side of the second AND circuit 383 is connected to the gates of the second and third switches SW22 and SW23.
  • FIG. 18 is a timing chart of the DC / AC converter 10 according to the fourth embodiment.
  • FIG. 18A shows the transition of the DC voltage Vdc and the AC voltage Vac.
  • FIG. 18B shows the transition of the first and fourth gate signals GS21 and GS24
  • FIG. 18C shows the transition of the second and third gate signals GS22 and GS23.
  • FIG. 18D shows the transition of the fifth gate signal GS25
  • FIG. 18E shows the transition of the sixth gate signal GS26.
  • FIG. 18F shows the transition of the current correction value Ic
  • FIG. 18G shows the transition of the command current IL *.
  • FIG. 18 (h) shows the transition of the current detection value ILr
  • FIG. 18 (i) shows the transition of the alternating current Iac.
  • the sixth switch SW26 is turned on when the sixth gate signal GS26 becomes high level, and the fifth switch SW25 is changed when the fifth gate signal GS25 becomes low level. Is turned off.
  • the first current control unit 50a changes the first and fourth gate signals GS21 and GS24 to a high level or a low level in order to control the first corrected detection value IL1ar to the command current IL *.
  • the current correction value Ic takes a minimum value at the zero cross timing (t31, t33), and the current correction value Ic takes a maximum value at the peak timing (t32). Therefore, the duty ratios of the first and fourth switches SW21 and SW24 set by the first current control unit 50a are set to values according to the change tendency of the deviation width.
  • the sixth switch SW26 is turned off when the sixth gate signal GS26 goes low, and the fifth switch SW25 when the fifth gate signal GS25 goes high. Is turned on.
  • the second current control unit 50b changes the second and third gate signals GS21 and GS23 to a high level or a low level in order to control the second corrected detection value IL2ar to the command current IL *.
  • the current correction value Ic takes a minimum value at the zero cross timing (t35), and the current correction value Ic takes a maximum value at the peak timing (t34). Therefore, the duty ratios of the second and third switches SW22 and SW23 set by the second current control unit 50b are set to values according to the changing tendency of the deviation width.
  • the power conversion apparatus 100 shown in FIG. 19 includes an AC / DC converter 80 that converts an AC voltage into a DC voltage.
  • the AC / DC converter 80 includes a full bridge circuit 12c and a half bridge circuit 15a.
  • the full bridge circuit 12c includes first to fourth diodes D1 to D4.
  • the anode of the first diode D1 and the cathode of the second diode D2 are connected, and the anode of the third diode D3 and the cathode of the fourth diode D4 are connected.
  • the cathodes of the first and third diodes D1 and D3 are connected to the first end of the third wiring LP3, and the anodes of the second and fourth diodes D2 and D4 are connected to the first end of the fourth wiring LP4. Yes.
  • the first connection point K11 between the first diode D1 and the second diode D2 is connected to the first end of the fifth wiring LP5, and the second end of the fifth wiring LP5 is the first AC. It is connected to the terminal TA1.
  • the second connection point K12 between the third diode D3 and the fourth diode D4 is connected to the first end of the sixth wiring LP6, and the second end of the sixth wiring LP6 is connected to the second AC terminal TA2. Yes.
  • the half-bridge circuit 15a includes a fifth diode D5 and a switch SW31.
  • the switch SW31 is a voltage drive type switch and is an n-channel MOSFET in this embodiment.
  • the anode of the fifth diode D5 and the drain of the switch SW31 are connected.
  • the cathode of the fifth diode D5 is connected to the first end of the first wiring LP1, and the second end of the first wiring LP1 is connected to the first DC terminal TD1.
  • the source of the switch SW31 is connected to the first end of the second wiring LP2, and the second end of the second wiring LP2 is connected to the second DC terminal TD2.
  • the switch SW31 includes a parasitic diode connected in antiparallel.
  • the third connection point K13 between the fifth diode D5 and the switch SW31 is connected to the second end of the third wiring LP3.
  • a reactor 13 is provided in the third wiring LP3.
  • the source of the switch SW is connected to the second end of the fourth wiring LP4.
  • FIG. 20 is a functional block diagram illustrating functions of the control device 30. Also in the present embodiment, the control device 30 includes the correction unit 20 that calculates the corrected detection value ILar by subtracting the current correction value Ic from the current detection value ILr.
  • the current control unit 50 outputs a gate signal GS31 for operating the switch SW31 by peak current mode control using the corrected detection value ILar and the command current IL *.
  • the output terminal of the current control unit 50 is connected to the gate of the switch SW31. Therefore, the signal output from the current control unit 50 to the gate of the switch SW31 is the gate signal GS31.
  • the operation of the power conversion apparatus 100 will be described.
  • the first and fourth diodes D1 and D4 are conducted.
  • the second and third diodes D2 and D3 are turned on.
  • the gate signal GS31 changes between the high level and the low level by the peak current mode control performed by the current control unit 50, and the duty ratio is controlled.
  • the switch SW31 is in the ON state, current flows through the reactor 13 and magnetic energy is stored in the reactor 13. Further, during the period in which the switch SW31 is in the OFF state, current flows to the first DC terminal TD1 through the fifth diode D5 by the magnetic energy stored in the reactor 13.
  • FIG. 21A shows the transition of the AC voltage Vac
  • FIG. 21B shows the transition of the harmonic correction value Ih.
  • divergence width ⁇ i indicating the difference between average reactor current Iave in which distortion has occurred and command current IL * is zero cross at which AC voltage Vac is zero. It is the largest value near the timing (t41, t43, t45).
  • the deviation width ⁇ i is the smallest value near the peak timing (t42, t44) of the AC voltage Vac.
  • the correction value setting unit 40 takes one minimum value for the harmonic correction value Ih in each of the first period P1 having a positive polarity and the second period P2 having a negative polarity in one cycle of the AC voltage.
  • one maximum value is set between the timing at which the minimum value is obtained in the first period P1 and the timing at which the minimum value is obtained in the second period P2.
  • the correction value setting unit 40 calculates the current correction value Ic by adding the coefficient ⁇ to the set harmonic correction value Ih. Therefore, the current correction value Ic to be subtracted from the current detection value ILr is the largest at the zero cross timing and the smallest value at the peak timing.
  • the storage unit of the control device 30 stores a correction value map that is information in which the harmonic correction value Ih is defined in association with the AC voltage Vac and the DC voltage Vdc. Therefore, the correction value setting unit 40 sets the harmonic correction value Ih corresponding to the AC voltage Vac and the DC voltage Vdc by referring to the correction value map.
  • the duty ratio D is calculated by the following equation (4).
  • the width ⁇ i is calculated by the following equation (5).
  • the harmonic correction value Ih when the AC voltage Vac and the DC voltage Vdc are changed to various values is calculated using the above formulas (4) and (5).
  • a correction value map can be created by associating the calculated harmonic correction value Ih with the AC voltage Vac.
  • FIG. 22A shows the transition of the AC voltage Vac and the DC voltage Vdc
  • FIG. 22B shows the transition of the gate signal GS31
  • FIG. 22C shows the transition of the current correction value Ic
  • FIG. 22D shows the transition of the command current IL *
  • FIG. 22 (e) shows the transition of the reactor current IL
  • FIG. 22 (f) shows the transition of the alternating current Iac.
  • t51, t53, and t55 indicate zero-cross timings of the AC voltage Vac
  • t52 and t54 indicate peak timings at which the AC voltage Vac has positive and negative peak values.
  • the current correction value Ic changes such that it takes a maximum value at each of the zero cross timings (t51, t53, t55) and takes a minimum value near the peak timing (t52, t54). To do. That is, the current correction value Ic subtracted from the current detection value ILr becomes the largest value at the zero cross timing when the deviation width ⁇ i becomes large. In the vicinity of the peak timing of the AC voltage Vac where the deviation width ⁇ i increases, the current correction value Ic subtracted from the current detection value ILr becomes the smallest value. As a result, the duty ratio of the switch SW31 is set to a value corresponding to the changing tendency of the deviation width.
  • the control device 30 performs the peak current mode control using a value obtained by subtracting the current correction value Ic from the current detection value ILr. Further, the control device 30 takes one local minimum value in each period of positive polarity and negative polarity in one cycle of the AC voltage, and the maximum value between the minimum value in the positive polarity and the minimum value in the negative polarity.
  • the current correction value Ic is set so that one is taken.
  • the duty ratio of the switch SW31 is set to a value corresponding to the tendency of the deviation width ⁇ i.
  • the control device 30 may variably set the slope amount ms based on the AC voltage Vac as in the second embodiment. In this case, the control device 30 may set the current correction value Ic by the slope amount ms in addition to the AC voltage Vac and the DC voltage Vdc.
  • the circuit topology is different from that of the power converter 100 shown in the fifth embodiment.
  • the power conversion device 100 according to the present embodiment does not include a half bridge circuit.
  • FIG. 23 is a diagram illustrating the power conversion apparatus 100 according to the second embodiment.
  • the first DC terminal TD1 and the full bridge circuit 12d are connected via the first wiring LP1.
  • the second DC terminal TD2 and the full bridge circuit 12d are connected via the second wiring LP2.
  • the full bridge circuit 12d includes a first switch SW41 and a second switch SW42, and first and second diodes D11 and D12.
  • the first and second switches SW41 and SW42 are voltage-driven switches, and are n-channel MOSFETs in this embodiment.
  • the anode of the first diode D11 and the drain of the first switch SW41 are connected.
  • the anode of the second diode D12 and the drain of the second switch SW42 are connected.
  • the cathodes of the first and second diodes D11 and D12 are connected to the first wiring LP1, and the sources of the first and second switches SW41 and SW42 are connected to the second wiring LP2.
  • Each of the first and second switches SW41 and SW42 includes a parasitic diode connected in antiparallel.
  • the first connection point K11 between the first diode D11 and the first switch SW41 is connected to the first end of the fifth wiring LP5, and the second end of the fifth wiring LP5 is connected to the first AC terminal TA1. Yes.
  • the second connection point K12 between the second diode D12 and the second switch SW42 is connected to the first end of the sixth wiring LP6, and the second end of the sixth wiring LP6 is connected to the second AC terminal TA2. Yes.
  • a first current sensor 65 for detecting a reactor current in the first period P1 is provided between the anode of the first diode D11 and the drain of the first switch SW41.
  • the first current sensor 65 detects the current flowing through the first switch SW41 as the first detection value IL1r.
  • a second current sensor 66 for detecting a reactor current in the second period P2 is provided between the anode of the second diode D12 and the drain of the second switch SW42.
  • the second current sensor 66 detects the current flowing through the second switch SW42 as the second detection value IL2r.
  • FIG. 24 is a functional block diagram showing functions of the control device 30 according to the sixth embodiment.
  • the control device 30 includes a first current control unit 50c, a second current control unit 50d, and a switching unit 155.
  • the first current control unit 50c performs peak current mode control so as to control the first detection value IL1r after slope compensation to the command current IL *.
  • the second current control unit 50d performs peak current mode control so as to control the second detection value IL2r after slope compensation to the command current IL *. Since the configuration of the first and second current control units 50c and 50d is the same as the configuration of the current control unit 50, the description thereof is omitted.
  • the switching unit 155 switches the output of the first gate signal GS41 or the second gate signal GS42 according to the polarity of the AC voltage Vac.
  • the output terminal of the switching unit 155 is connected to the input terminals of the first and second AND circuits 386 and 387, respectively.
  • the other input terminal of the first AND circuit 386 is connected to the output terminal of the first current control unit 50c.
  • the other input terminal of the second AND circuit 387 is connected to the output terminal of the second current control unit 50d.
  • the switching unit 155 determines that the AC voltage Vac is positive, the switching unit 155 sets the first switching signal output to the first AND circuit 386 to the high level and sets the second switching signal output to the second AND circuit 387 to the low level. On the other hand, when the switching unit 155 determines that the AC voltage Vac is negative, the switching unit 155 sets the first selection signal output to the first AND circuit 386 to a low level and sets the second switching signal output to the second AND circuit 387 to a high level. To do.
  • the first AND circuit 386 is connected to the gate of the first switch SW41, and outputs a first gate signal GS41 for operating the first switch SW41.
  • the second AND circuit 387 is connected to the gate of the second switch SW42 and outputs a second gate signal GS42 for operating the second switch SW42.
  • the first switching signal AQ1 from the switching unit 155 is at a high level, and the second switching signal AQ2 is at a low level.
  • the first gate signal GS41 output to the gate of the first switch SW41 by the first current control unit 50c changes between a high level and a low level.
  • a value obtained by subtracting the current correction value Ic from the first detection value IL1r by the first correction unit 20a is input to the first current control unit 50c.
  • the first switching signal AQ1 is at a low level and the second switching signal AQ2 is at a high level.
  • the second switch SW42 is operated by the peak current mode control performed by the second current control unit 50d.
  • a value obtained by subtracting the current correction value Ic from the second detection value IL2r by the second correction unit 20b is input to the second current control unit 50d.
  • the current correction value Ic changes such that it takes a maximum value at the zero cross timing and takes a minimum value at the peak timing.
  • the duty ratio of the switch SW31 is set to a value corresponding to the changing tendency of the deviation width.
  • the harmonic correction value Ih when the DC voltage Vdc is converted into the AC voltage Vac by the power conversion device 100 is not limited to the one calculated by the above formulas (2) and (3).
  • the harmonic correction value Ih may be set based only on the AC voltage Vac.
  • the harmonic correction value Ih when the AC voltage Vac is converted into the DC voltage Vdc by the power converter 100 is not limited to that calculated by the above formulas (4) and (5).
  • the harmonic correction value Ih may be set based only on the AC voltage Vac.
  • the power converter 100 may be a device that performs bidirectional power conversion between the AC voltage Vac and the DC voltage Vdc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Rectifiers (AREA)
  • Inverter Devices (AREA)

Abstract

リアクトル（１３）と、駆動スイッチ（ＳＷ～ＳＷ４２）とを有し、交流電圧及び直流電圧のうち、入力される一方の電圧を他方の電圧に変換して出力する電力変換装置（１００）に適用される制御装置（３０）に関する。制御装置（３０）は、交流電圧に基づいて、リアクトル（１３）に流れるリアクトル電流の電流検出値を補正する電流補正値を設定する。制御装置（３０）は、取得された電流検出値から補正値を減算することにより電流検出値を算出する。制御装置（３０）は、算出した電流検出値を指令値に制御すべく、ピーク電流モード制御により駆動スイッチを操作する。

Description

電力変換装置の制御装置 関連出願の相互参照
　本出願は、２０１８年５月２９日に出願された日本出願番号２０１８－１０２６４２号に基づくもので、ここにその記載内容を援用する。
　本開示は、電力変換装置に適用される制御装置に関する。
　例えば特許文献１には、リアクトルと、駆動スイッチとを有し、交流電圧を直流電圧に変換して出力する電力変換装置が開示されている。この電力変換装置に適用される制御装置は、リアクトルに流れるリアクトル電流を指令値に制御すべく、周知のピーク電流モード制御により駆動スイッチを操作する。また、制御装置は、補正値を指令値に加算することにより駆動スイッチの１スイッチング周期に対するオン操作期間の比を示すデューティ比を調整し、交流電流の歪みを低減している。
特開２０１５－１９８４６０号公報
　指令値に補正値を加算することにより交流電流の歪みを抑制する場合、補正後の指令値を考慮して、この指令値が入力される制御装置のフルスケールを予め大きな値に設定しておく必要がある。そのため、制御装置のフルスケールの増加により電流指令値の分解能が低くなることが懸念される。
　本開示は上記課題に鑑みたものであり、電力変換装置に適用される制御装置において、交流電流の歪みを抑制しつつ、入力信号に対する制御装置のフルスケールの増加を抑制することができる電力変換装置の制御装置を提供することを目的とする。
　上記課題を解決するために本開示では、リアクトルと、駆動スイッチとを有し、交流電圧及び直流電圧のうち、入力される一方の電圧を他方の電圧に変換して出力する電力変換装置に適用される電力変換装置の制御装置に関するものである。制御装置は、前記リアクトルに流れるリアクトル電流の検出値である電流検出値を取得する検出値取得部と、前記交流電圧を取得する交流電圧取得部と、取得された電流検出値から補正値を減算することにより、補正後検出値を算出する補正部と、前記補正後検出値を前記指令値に制御すべく、ピーク電流モード制御により前記駆動スイッチを操作する電流制御部とを備える。
　ピーク電流モード制御では、駆動スイッチのデューティ比は、１スイッチング周期においてリアクトル電流が指令値に達するまでの時間により設定される。そのため、指令値又は電流検出値を調整することにより、駆動スイッチのデューティ比を調整でき、ひいては交流電流の歪みを抑制することができる。ここで、本発明者は、電流指令値に補正値を加算するのではなく、電流検出値から補正値を減算することにより、駆動スイッチのデューティ比を調整しつつ、入力信号に対する制御装置のフルスケールが増加するのを抑制できることに着目した。
　そこで、上記構成では、電流検出値から補正値を減算することにより、補正後検出値が算出される。そして、算出された補正後検出値を指令値に制御すべく、ピーク電流モード制御により駆動スイッチが操作される。この場合、交流電流の歪みを抑制しつつ、入力信号に対する制御装置のフルスケールの増加を抑制することができる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図１は、第１実施形態に係る電力変換装置の構成図であり、 図２は、制御装置の機能ブロック図であり、 図３は、交流電圧、指令電流、及びリアクトル電流の平均値の推移を示す図であり、 図４は、電流補正部の構成図であり、 図５は、高調波補正値を説明する図であり、 図６は、乖離幅を説明する図であり、 図７は、ピーク電流モード制御を用いた第５スイッチＳＷ５の操作手順を示すフローチャートであり、 図８は、電力変換装置のタイミングチャートであり、 図９は、本実施形態の効果を説明する図であり、 図１０は、本実施形態の効果を説明する図であり、 図１１は、第２実施形態に係る制御装置の機能ブロック図であり、 図１２は、第３実施形態に係る電力変換装置の構成図であり、 図１３は、制御装置の機能ブロック図であり、 図１４は、電力変換装置のタイミングチャートであり、 図１５は、第３実施形態の変形例１に係る電力変換装置の構成図であり、 図１６は、第４実施形態に係る電力変換装置の構成図であり、 図１７は、制御装置の機能ブロック図であり、 図１８は、電力変換装置のタイミングチャートであり、 図１９は、第５実施形態に係る電力変換装置の構成図であり、 図２０は、制御装置の機能ブロック図であり、 図２１は、高調波補正値を説明する図であり、 図２２は、電力変換装置のタイミングチャートであり、 図２３は、第６実施形態に係る電力変換装置の構成図であり、 図２４は、制御装置の機能ブロック図である。
　＜第１実施形態＞
　本実施形態に係る電力変換装置、及び電力変換装置に適用される制御装置の一態様について図を用いて説明する。
　本実施形態の電力変換装置１００は、直流電圧を交流電圧に変換する。図１に示す電力変換装置１００は、ＤＣ・ＡＣ変換器１０を備えている。ＤＣ・ＡＣ変換器１０は、第１交流端子ＴＡ１及び第２交流端子ＴＡ２を介して交流電源２００に接続され、第１直流端子ＴＤ１及び第２直流端子ＴＤ２を介して不図示の機器に接続されている。交流電源２００は、例えば、商用電源である。機器には、例えば、バッテリ等の直流電源及びＤＣ・ＤＣコンバータのうち少なくとも一方が含まれる。
　ＤＣ・ＡＣ変換器１０は、フルブリッジ回路１２と、リアクトル１３と、ハーフブリッジ回路１５と、コンデンサ１６と、第１～第６配線ＬＰ１～ＬＰ６とを備えている。
　ハーフブリッジ回路１５は、第５スイッチＳＷ５と、第６スイッチＳＷ６とを備えている。第５，第６スイッチＳＷ５，ＳＷ６は、電圧駆動型のスイッチであり、本実施形態ではｎチャネルＭＯＳＦＥＴである。第５スイッチＳＷ５のソースと第６スイッチＳＷ６のドレインとが接続されている。第５スイッチＳＷ５のドレインが第１配線ＬＰ１に接続され、第６スイッチＳＷ６のソースが第２配線ＬＰ２に接続されている。第５，第６スイッチＳＷ５，ＳＷ６それぞれは、逆並列接続された寄生ダイオードを備えている。本実施形態では、第５スイッチＳＷ５が駆動スイッチに相当する。
　第５，第６スイッチＳＷ５，ＳＷ６の第１接続点Ｋ１は、第３配線ＬＰ３の第１端に接続されている。第３配線ＬＰ３の一部にはリアクトル１３が設けられている。また、第６スイッチＳＷ６のソースは、第４配線ＬＰ４の第１端に接続されている。第３，４配線ＬＰ３，ＬＰ４それぞれの第２端は、フルブリッジ回路１２に接続されている。
　フルブリッジ回路１２は、第１～第４スイッチＳＷ１～ＳＷ４を備えている。第１～第４スイッチＳＷ１～ＳＷ４は、電圧駆動型のスイッチであり、本実施形態ではｎチャネルＭＯＳＦＥＴである。第３スイッチＳＷ３のソースと、第４スイッチＳＷ４のドレインとが接続されている。第１スイッチＳＷ１のソースと、第２スイッチＳＷ２のドレインとが接続されている。第１，第３スイッチＳＷ１，ＳＷ３それぞれのドレインが第３配線ＬＰ３に接続され、第２，第４スイッチＳＷ２，ＳＷ４それぞれのソースが第４配線ＬＰ４に接続されている。
　第１スイッチＳＷ１と第２スイッチＳＷ２との第２接続点Ｋ２は、第５配線ＬＰ５の第１端に接続されており、第５配線ＬＰ５の第２端は第１交流端子ＴＡ１に接続されている。第３スイッチＳＷ３と第４スイッチＳＷ４との第３接続点Ｋ３は、第６配線ＬＰ６の第１端に接続されており、第６配線ＬＰ６の第２端は第２交流端子ＴＡ２に接続されている。コンデンサ１６は、第１配線ＬＰ１と第２配線ＬＰ２との間に接続されている。
　電力変換装置１００は、直流電圧センサ３１と、電流センサ３２と、交流電圧センサ３３とを備えている。直流電圧センサ３１は、第１配線ＬＰ１と第２配線ＬＰ２との間に接続されており、コンデンサ１６の端子間電圧を直流電圧Ｖｄｃとして検出する。電流センサ３２は、第４配線ＬＰ４に設けられており、リアクトル１３に流れるリアクトル電流を電流検出値ＩＬｒとして検出する。交流電圧センサ３３は、第５配線ＬＰ５と第６配線ＬＰ６との間に接続されており、交流電源２００の電圧を交流電圧Ｖａｃとして検出する。
　本実施形態では、交流電流Ｉａｃが、第１交流端子ＴＡ１からフルブリッジ回路１２の向きに流れる場合を正極性し、第２交流端子ＴＡ２からフルブリッジ回路１２の向きに流れる場合を負極性とする。リアクトル１３に実際に流れる電流と、電流検出値ＩＬｒとを区別するために、リアクトル１３に流れる電流をリアクトル電流ＩＬと記載する。
　電力変換装置１００は、制御装置３０を備えている。制御装置３０が提供する各機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
　図２は、本実施形態に係る制御装置３０の機能を説明する機能ブロック図である。制御装置３０は、ピーク電流モード制御により第５スイッチＳＷ５をオフ状態又はオン状態に操作する。本実施形態では、制御装置３０は、波形生成部３４と、乗算器３５と、絶対値算出部３６と、補正値設定部４０と、電流制御部５０と、補正部２０とを備えている。本実施形態では、波形生成部３４と、乗算器３５と、絶対値算出部３６とが指令値算出部に相当する。
　波形生成部３４は、交流電源２００の半周期（Ｔ／２）における電圧変化を示す基準波形ｓｉｎωｔを算出する。例えば、波形生成部３４は、交流電圧センサ３３により検出された交流電圧Ｖａｃが０となるタイミングをゼロクロスタイミングとして検出し、交流電圧Ｖａｃが、ゼロクロスタイミングから次のゼロクロスタイミングまで変化する期間を、交流電源２００の半周期（Ｔ／２）として設定する。そして、波形生成部３４は、周期Ｔから交流電源２００の角速度ω（＝２π×（１／Ｔ））を算出する。波形生成部３４は、振幅が１の正弦波信号の角速度を、算出した角速度ωに設定することにより、交流電圧Ｖａｃと同位相となる基準波形ｓｉｎωｔを算出する。
　乗算器３５は、振幅指令値Ｉａ＊と基準波形ｓｉｎωｔとを乗算する。振幅指令値Ｉａ＊は、リアクトル１３に流れるリアクトル電流の振幅を定める指令値であり、例えば、出力電圧である交流電圧Ｖａｃの指令値に基づいて定められる。絶対値算出部３６は、乗算器３５からの出力値の絶対値｜Ｉａ＊×ｓｉｎωｔ｜を指令電流ＩＬ＊として設定する。本実施形態では、指令電流ＩＬ＊がリアクトル電流の指令値に相当する。
　補正値設定部４０は、電流検出値ＩＬｒを補正する電流補正値Ｉｃを設定する。電流補正値Ｉｃは交流電流Ｉａｃの歪みを抑制するための補正値である。補正部２０は、電流補正値Ｉｃにより電流検出値ＩＬｒを補正し、補正後の値を電流制御部５０に出力する。以下では、補正部２０による補正後の検出値を補正後検出値ＩＬａｒと称す。
　電流制御部５０は、補正後検出値ＩＬａｒと指令電流ＩＬ＊とに基づいて、第５スイッチＳＷ５を操作する第５ゲート信号ＧＳ５を出力する。本実施形態では、電流制御部５０は周知のピーク電流モード制御により第５ゲート信号ＧＳ５を出力する。
　電流制御部５０は、ＤＡ変換器３５１と、コンパレータ３５２と、加算器３５３と、ＲＳフリップフロップ３５７と、スロープ量設定部５１と、を備えている。指令電流ＩＬ＊は、ＤＡ変換器３５１によりデジタル値からアナログ値に変換される。アナログ値に変換された指令電流ＩＬ＊は、コンパレータ３５２の反転入力端子に入力される。加算器３５３は、補正後検出値ＩＬａｒと、スロープ量設定部５１により設定されたスロープ補償信号Ｓｌｏｐｅとを加算する。加算器３５３からの出力は、コンパレータ３５２の非反転入力端子に入力される。なお、スロープ補償信号Ｓｌｏｐｅは、リアクトル１３に流れる電流の変動に伴う発振を抑制するものである。
　コンパレータ３５２は、指令電流ＩＬ＊とスロープ補償後の補正後検出値ＩＬａｒとを比較し、スロープ補償後の補正後検出値ＩＬａｒが指令電流ＩＬ＊より小さい期間において、ローレベルの信号をＲＳフリップフロップ３５７のＲ端子に入力する。また、コンパレータ３５２は、スロープ補償後の補正後検出値ＩＬａｒが指令電流ＩＬ＊より大きい期間において、ハイレベルの信号をＲＳフリップフロップ３５７のＲ端子に入力する。更に、ＲＳフリップフロップ３５７のＳ端子には、クロック信号が入力される。クロック信号がハイレベルに切り替えられてから、クロック信号が次回ハイレベルに切り替えられるまでの期間が、スイッチＳＷの１スイッチング周期Ｔｓｗとなる。
　電流制御部５０の出力端子は、第５スイッチＳＷ５のゲートに接続されており、第５ゲート信号ＧＳ５を出力する。また、電流制御部５０の出力端子は、反転器５２を介して第６スイッチＳＷ６のゲートに接続されている。そのため、反転器５２を介して第６スイッチＳＷ６のゲートに出力される信号が、第６スイッチＳＷ６を操作する第６ゲート信号ＧＳ６となる。
　切替部５５は、交流電圧Ｖａｃを正極性と判定した場合に、出力信号をハイレベルにし、交流電圧Ｖａｃを負極性と判定した場合に、出力信号をローレベルにする。切替部５５は、第１，第４スイッチＳＷ１，ＳＷ４の各ゲートに接続されており、第１，第４スイッチＳＷ１，ＳＷ４を操作する第１，第４ゲート信号ＧＳ１，ＧＳ４を出力する。また、切替部５５は、反転器５３を介して第２，第３スイッチＳＷ２，ＳＷ３の各ゲートに接続されており、反転器５３を介して第２，第３スイッチＳＷ２，ＳＷ３を操作する第２，第３ゲート信号ＧＳ２，ＧＳ３を出力する。第１，第４ゲート信号ＧＳ１，ＧＳ４は、第２，第３ゲート信号ＧＳ２，ＧＳ３を反転させた値となる。
　図３（ａ）は、交流電圧Ｖａｃの推移を示し、図３（ｂ）は、指令電流ＩＬ＊の推移を示す。図３（ｃ）は、リアクトル電流の平均値Ｉａｖｅの推移を示す。図３では、力率を１とする場合の各値の推移を示している。
　図３（ａ），（ｂ）に示すように、指令電流ＩＬ＊は、交流電圧Ｖａｃの変化に同期して正弦波の正の半波が繰り返されるように推移する。また、図３（ｃ）に示すように、歪みのないリアクトル電流では、平均値Ｉａｖｅが指令電流ＩＬ＊と同様、交流電圧Ｖａｃの変化に同期して正弦波の正の半波が繰り返されるように推移する。
　一方、実際には、リアクトル電流に歪みが生じる場合があり、この場合、平均値Ｉａｖｅが図３（ｃ）に示した波形とならない場合がある。ピーク電流モード制御では、リアクトル電流が適正な値とならないことにより交流電流Ｉａｃに歪みが生じる。具体的には、ＤＣ・ＡＣ変換器１０が直流電圧を交流電圧に変換する場合、歪みが生じているリアクトル電流の平均値Ｉａｖｅと指令電流ＩＬ＊との差を示す乖離幅は、ゼロクロスタイミング（ｔ１，ｔ３，ｔ５）付近において最も小さくなる。また、乖離幅は交流電圧Ｖａｃのピークタイミング（ｔ２，ｔ４）付近において最も大きくなる。そこで、制御装置３０は、乖離幅の変化傾向に応じて、第５スイッチＳＷ５の１スイッチング周期に対するオン操作期間の比を示すデューティ比（Ｔｏｎ／Ｔｓｗ）を設定することで、リアクトル電流の歪みを抑制している。
　具体的には、ピーク電流モード制御では、第５スイッチＳＷ５のデューティ比は、１スイッチング周期Ｔｓｗにおいてスロープ補償後の電流検出値ＩＬｒが指令電流ＩＬ＊に達するまでの時間により設定される。そのため、指令電流ＩＬ＊及び電流検出値ＩＬｒのいずれかを調整することにより、第５スイッチＳＷ５のデューティ比を調整でき、リアクトル電流の歪みを抑制することができる。ここで、指令電流ＩＬ＊に補正値を加算することにより第５スイッチＳＷ５のデューティ比を調整する場合、補正後の指令電流ＩＬ＊が入力されるコンパレータ３５２のフルレンジが補正値による増加分だけ大きくなることが想定される。コンパレータ３５２のフルレンジが大きくなることにより、例えば、コンパレータ３５２の分解能が低下し、指令電流ＩＬ＊のＳ／Ｎ比が低下することも懸念される。
　一方、指令電流ＩＬ＊に補正値を加算するのではなく、電流検出値ＩＬｒから補正値を減算することでも、デューティ比を調整することができる。この場合、指令電流ＩＬ＊は増加せず、また、電流検出値ＩＬｒも増加しないため、コンパレータ３５２のフルスケールの増加を抑制することができる。そこで、本実施形態では、補正部２０は、コンパレータ３５２のフルスケールの増加を抑制すべく、電流検出値ＩＬｒから電流補正値Ｉｃを減算した値をコンパレータ３５２に出力している。
　次に、本実施形態に係る補正値設定部４０の構成について説明する。図４に示す補正値設定部４０は、高調波成分生成部４１と、係数設定部４２と、積算部４３と、を備えている。
　高調波成分生成部４１は、交流電圧Ｖａｃと直流電圧Ｖｄｃとに基づいて、高調波補正値Ｉｈを設定する。図５（ａ）は交流電圧Ｖａｃの推移を示し、図５（ｂ）は高調波補正値Ｉｈの推移を示している。本実施形態では、交流電圧Ｖａｃが正極性となる第１期間Ｐ１及び交流電圧Ｖａｃが負極性となる第２期間Ｐ２それぞれで極大値を１つ取り、第１期間Ｐ１での極大値となるタイミングと第２期間Ｐ２での極大値となるタイミングとの間に極小値を１つ取るように高調波補正値Ｉｈを設定している。具体的には、高調波成分生成部４１は、交流電圧Ｖａｃのゼロクロスタイミングにおいて、電流検出値ＩＬｒから減算する高調波補正値Ｉｈが最も小さな値となり、交流電圧Ｖａｃのピークタイミングにおいて、高調波補正値Ｉｈが最も大きな値となるように高調波補正値Ｉｈを設定する。
　本実施形態では、高調波成分生成部４１は、高調波補正値Ｉｈを０以上の値に設定している。また、電流検出値ＩＬｒから電流補正値Ｉｃを引いた値が負の値となると、コンパレータ３５２のフルスケールを負の範囲まで設定しておく必要が生じる。そこで、高調波成分生成部４１は、高調波補正値Ｉｈが交流電圧Ｖａｃに応じて想定される電流検出値ＩＬｒよりも小さな値となるように、高調波補正値Ｉｈの値を設定している。
　本実施形態では、制御装置３０の記憶部には、交流電圧Ｖａｃと直流電圧Ｖｄｃとに対応付けられて高調波補正値Ｉｈが規定された情報である補正値マップが記憶されている。そのため、高調波成分生成部４１は、補正値マップを参照することにより交流電圧Ｖａｃ及び直流電圧Ｖｄｃに応じた高調波補正値Ｉｈを設定することができる。なお、記憶部には、各国の商用電源の実効値毎に補正値マップを記憶しておいてもよい。この場合、高調波成分生成部４１は、交流電圧Ｖａｃの最大値に応じて実効値を判定し、判定した実効値に応じた補正値マップを参照することができる。
　図４に戻り、係数設定部４２は、振幅指令値Ｉａ＊と交流電圧Ｖａｃとに基づいて、高調波補正値Ｉｈに乗算する係数βを設定する。本実施形態では、係数βを、０より大きく、１以下の値に定めている。振幅指令値Ｉａ＊が小さい場合、リアクトル１３に断続的に電流が流れる不連続モードとなるため、電流補正値Ｉｃにより補正すべき電流検出値ＩＬｒは小さくなる。そのため、係数設定部４２は、振幅指令値Ｉａ＊が閾値ＴＨ１より小さい場合、振幅指令値Ｉａ＊が小さいほど係数βを小さな値に設定し、閾値ＴＨ１以上の場合、係数βを１に設定する。上記構成により、不連続モード時に、電流検出値ＩＬｒが過剰に減算されることにより、リアクトル１３に過剰に電流が流れるのを抑制することができる。
　制御装置３０は、メモリ等の記憶部を備え、記憶部には、交流電圧Ｖａｃ及び各振幅指令値Ｉａ＊に対応付けられて係数βが規定された情報である制限値マップが記憶されている。例えば、制限値マップは、各国の商用電源の実効値毎に記憶部に記憶されている。例えば、係数設定部４２は、交流電圧Ｖａｃの最大値に応じて実効値Ｖｒｍｓを判定し、判定した実効値Ｖｒｍｓ及び振幅指令値Ｉａ＊に応じた係数βを設定することができる。
　積算部４３は、高調波補正値Ｉｈに係数βを乗算した値を電流補正値Ｉｃとして出力する。そのため、振幅指令値Ｉａ＊が閾値ＴＨ１よりも小さい範囲において、振幅指令値Ｉａ＊が小さな値であるほど電流補正値Ｉｃが小さな値に設定される。振幅指令値Ｉａ＊が閾値ＴＨ１以上となる場合、電流補正値Ｉｃは高調波補正値Ｉｈと同じ値となる。
　次に、振幅指令値Ｉａ＊と高調波補正値Ｉｈとの対応関係を示す補正値マップの作成方法について図６を用いて説明する。
　図６は、乖離幅Δｉを説明する図である。本実施形態では、乖離幅Δｉを、リアクトル電流の平均値Ｉａｖｅと指令電流ＩＬ＊との差として定義している。そのため、１スイッチング周期Ｔｓｗにおけるリアクトル電流の最大増加分をΔＩＬとすると、乖離幅Δｉは、平均値Ｉａｖｅと最大増加分ΔＩＬとの差（＝ΔＩＬ／２）に、スロープ補償信号Ｓｌｏｐｅの最大増加分ΔＳｌｏｐｅを加えた値となる。また、本実施形態では、乖離幅Δｉを高調波補正値Ｉｈとして設定しており、高調波補正値Ｉｈは、リアクトル電流の増加時の傾きｍｂと、スロープ補償信号Ｓｌｏｐｅの傾きを示すスロープ量ｍｓとを用いた下記式（１）により算出される。下記式（１）において、Ｄは第５スイッチＳＷ５のデューティ比である。
　Δｉ＝Ｉｈ＝ｍｂ×Ｄ×Ｔｓｗ／２＋ｍｓ×Ｄ×Ｔｓｗ　…　（１）
　リアクトル電流の増加時の傾きｍｂは、「ｍｂ＝（Ｖｄｃ－｜Ｖａｃ｜）／Ｌ」の関係があり、この関係性を上記式（１）に代入することにより、高調波補正値Ｉｈは下記式（２）により算出される。
Figure JPOXMLDOC01-appb-M000001
  
　電力変換装置１００が直流電圧を交流電圧に変換する場合、デューティ比Ｄは下記式（３）により算出される。
Figure JPOXMLDOC01-appb-M000002
  
　本実施形態では、上記式（２），（３）を用いて、様々な交流電圧Ｖａｃと直流電圧Ｖｄｃとに応じた高調波補正値Ｉｈを算出する。そして、算出した高調波補正値Ｉｈを、交流電圧Ｖａｃと直流電圧Ｖｄｃとの組合せ毎に対応付けることにより補正値マップを作成する。
　次に、図７を用いて、ピーク電流モード制御を用いた第５スイッチＳＷ５の操作手順を説明する。図７に示す処理は、制御装置３０により所定周期で繰り返し実施される。
　ステップＳ１１では、電流センサ３２により検出された電流検出値ＩＬｒを取得する。ステップＳ１１が検出値取得部に相当する。ステップＳ１２では、交流電圧センサ３３により検出された交流電圧Ｖａｃを取得する。ステップＳ１２が交流電圧取得部に相当する。
　ステップＳ１３では、振幅指令値Ｉａ＊に交流電圧Ｖａｃの基準波形ｓｉｎωｔを乗算し、その乗算値の絶対値を指令電流ＩＬ＊として算出する。ステップＳ１３が指令値算出部に相当する。
　ステップＳ１４では、交流電圧Ｖａｃ及び直流電圧Ｖｄｃに基づいて、先の図４，図５に示したように、電流補正値Ｉｃを設定する。具体的には、交流電圧Ｖａｃ及び直流電圧Ｖｄｃに基づいて、高調波補正値Ｉｈを設定し、設定した高調波補正値Ｉｈに係数βを積算することにより電流補正値Ｉｃを算出する。
　ステップＳ１５では、電流検出値ＩＬｒからステップＳ１４で設定した電流補正値Ｉｃを減算することにより、補正後検出値ＩＬａｒを算出する。
　ステップＳ１６では、図２を用いて説明したように、補正後検出値ＩＬａｒに基づいてピーク電流モード制御を実施する場合の第５,第６ゲート信号ＧＳ５,ＧＳ６を出力する。これにより、リアクトル電流がステップＳ１３で設定した指令電流ＩＬ＊に制御される。その結果、リアクトル１３には交流電流Ｉａｃの歪みが抑制されたリアクトル電流が流れる。ステップＳ１６の処理が終了すると、図７の処理を一旦終了する。
　次に、図８及び図９を用いて、本実施形態の作用効果を説明する。
　図８（ａ）は交流電圧Ｖａｃ及び直流電圧Ｖｄｃの推移を示し、図８（ｂ）は、第１，第４ゲート信号ＧＳ１，ＧＳ４の推移を示す。図８（ｃ）は、第２，第３ゲート信号ＧＳ２，ＧＳ３の推移を示す。図８（ｄ）は、第５ゲート信号ＧＳ５の推移を示し、図８（ｅ）は第６ゲート信号ＧＳ６の推移を示す。図８（ｆ）は電流補正値Ｉｃの推移を示し、図８（ｇ）は指令電流ＩＬ＊の推移を示す。図８（ｈ）は、リアクトル電流ＩＬの推移を示し、図８（ｉ）は交流電流Ｉａｃの推移を示す。なお、図８（ａ）において、ｔ１１，ｔ１３，ｔ１５は、交流電圧Ｖａｃのゼロクロスタイミングを示し、ｔ１２，ｔ１４は、交流電圧Ｖａｃが正，負のピーク値となるピークタイミングを示す。
　交流電圧Ｖａｃが正極性となる第１期間Ｐ１では、第１，第４ゲート信号ＧＳ１，ＧＳ４がハイレベルとなることにより、第１，第４スイッチＳＷ１，ＳＷ４がオン状態となる。第２，第３ゲート信号ＧＳ２，ＧＳ３がローレベルとなることにより、第２，第３スイッチＳＷ２，ＳＷ３がオフ状態となる。そのため、第１期間Ｐ１において、電流制御部５０が実施するピーク電流モード制御により、第５ゲート信号ＧＳ５のデューティ比に応じたリアクトル電流ＩＬが流れる。また、第１期間Ｐ１では、電力変換装置１００には、正極性の交流電流Ｉａｃが流れる。
　交流電圧Ｖａｃが負極性となる第２期間Ｐ２では、第１，第４ゲート信号ＧＳ１，ＧＳ４がローレベルとなることにより、第１，第４スイッチＳＷ１，ＳＷ４がオフ状態となる。また、第２，第３ゲート信号ＧＳ２，ＧＳ３がハイレベルとなることにより、第２，第３スイッチＳＷ２，ＳＷ３がオン状態となる。そのため、第２期間Ｐ２において、電流制御部５０が実施するピーク電流モード制御により第５ゲート信号ＧＳ５のデューティ比に応じたリアクトル電流ＩＬが流れる。また、第２期間Ｐ２では、電力変換装置１００には、負極性の交流電流Ｉａｃが流れる。
　第１，第２期間Ｐ１，Ｐ２において、電流補正値Ｉｃは、ゼロクロスタイミング（ｔ１１，ｔ１３，ｔ１５）で極小値を取り、ピークタイミング（ｔ１２，ｔ１４）で極大値を取るように変化する。即ち、乖離幅Δｉが最も小さくなるゼロクロスタイミングでは、電流補正値Ｉｃが他のタイミングでの電流補正値Ｉｃよりも小さくなる。また、乖離幅Δｉが最も大きくなるピークタイミング付近では、電流補正値Ｉｃが他のタイミングでの電流補正値Ｉｃよりも大きくなる。そのため、乖離幅の変化傾向に応じて、第５スイッチＳＷ５のデューティ比が変化し、交流電流Ｉａｃの歪みが好適に抑制される。
　図９（ａ）は、本実施形態に係るコンパレータ３５２に入力される指令電流ＩＬ＊の推移を示し、図９（ｂ）は、比較例に係るコンパレータに入力される指令電流ＩＬ＊の推移を示す。
　比較例では、コンパレータには、指令電流ＩＬ＊に補正値が加算された値が入力される。そのため、図９（ｂ）に示すように、コンパレータのフルスケールは、補正値による増加分を考慮した範囲で設定されている。
　これに対して、本実施形態では、コンパレータ３５２には、電流検出値ＩＬｒから電流補正値Ｉｃを減算した値が入力される。そのため、図９（ａ）に示すように、コンパレータ３５２のフルスケールは、比較例と比べて小さな値に設定されている。
　入力信号に対するコンパレータ３５２のフルスケールの増加を抑制することにより、出力電圧の範囲（例えば、０Ｖ～５Ｖ）に対応する指令電流ＩＬ＊の範囲が小さくなるため、比較例と比べてコンパレータ３５２の分解能が高い値となる。
　図１０（ａ）は、本実施形態において、ランダム雑音を重畳した電流検出値ＩＬｒを用いてピーク電流モードを実施した場合の交流電流Ｉａｃの推移を示す図である。図１０（ｂ）は、比較例において、ランダム雑音を重畳した電流検出値ＩＬｒを用いてピーク電流モード制御を実施した場合の交流電流Ｉａｃの推移を示す図である。図１０（ａ），（ｂ）共に、交流電流Ｉａｃは交流電圧Ｖａｃの変化に同期して正弦波状に変化している。
　比較例では、交流電流Ｉａｃの電流歪み率ＴＨＤは２．３パーセントであった。これに対して、本実施形態では、交流電流Ｉａｃの電流歪み率ＴＨＤは、１．４パーセントであった。すなわち、本実施形態では、コンパレータ３５２の分解能が比較例と比べて高くなっているため、交流電流Ｉａｃの電流歪み率ＴＨＤが比較例と比べて低減されている。
　以上説明した本実施形態では、以下の効果を奏する。
　・制御装置３０は、電流検出値ＩＬｒから電流補正値Ｉｃを減算することにより補正後検出値ＩＬａｒを算出する。そして、制御装置３０は、補正後検出値ＩＬａｒを、指令電流ＩＬ＊に制御すべく、ピーク電流モード制御により第５スイッチＳＷ５を操作する。この場合、交流電流Ｉａｃの歪みを抑制しつつ、指令電流ＩＬ＊に対するコンパレータ３５２のフルスケールの増加を抑制することができる。
　・電力変換装置１００が直流電圧を交流電圧に変換する場合、交流電流の歪みの要因となる乖離幅は交流電圧のゼロクロスタイミングで最も小さくなり、ピークタイミングで最も大きくなる傾向がある。そこで、制御装置３０は、電流補正値Ｉｃを、交流電圧の１周期において正極性及び負極性となる第１，第２期間Ｐ１，Ｐ２それぞれで極大値を１つ取り、かつ第１期間Ｐ１での極大値となるタイミングと、第２期間Ｐ２での極大値となるタイミングとの間で極小値を１つ取るように設定する。この場合、電流検出値ＩＬｒから減算する電流補正値Ｉｃが、ゼロクロスタイミングで最も小さな値となり、ピークタイミングで最も大きな値となる。その結果、乖離幅の変化傾向に応じて第５スイッチＳＷ５のデューティ比が設定されるため、交流電流Ｉａｃの歪みが好適に抑制される。
　＜第１実施形態の変形例１＞
　電流センサ３２を、第５スイッチＳＷ５のソースと、第６スイッチＳＷ６のドレインとの間の内、第１接続点Ｋ１よりも第５スイッチＳＷ５側に設けてもよい。この場合、第５スイッチＳＷ５に流れる電流がリアクトル電流の電流検出値ＩＬｒとして取得される。
　＜第１実施形態の変形例２＞
　制御装置３０は、第６スイッチＳＷ６が常時オフ状態となるように、第６ゲート信号ＧＳ６をローレベルに維持してもよい。
　＜第２実施形態＞
　第２実施形態では、第１実施形態と異なる構成を主に説明する。なお、第１実施形態と同一の符号を付した構成は同一の構成を示し、その説明は繰り返さない。
　スロープ量ｍｓを一定とした状態で、電流検出値ＩＬｒから電流補正値Ｉｃを減算するだけでは、高調波補正値Ｉｈが交流電流Ｉａｃの歪みを好適に低減することができる値とならない場合がある。例えば、ゼロクロスタイミングの電流検出値ＩＬｒは他のタイミングの電流検出値ＩＬｒよりも小さな値となるため、電流補正値Ｉｃを電流検出値ＩＬｒよりも小さな値に設定すると、交流電圧Ｖａｃのゼロクロスタイミングでの電流補正値Ｉｃは他のタイミングでの電流補正値Ｉｃよりも小さくなる。この場合、ゼロクロスタイミングにおいて、交流電流Ｉｃの歪みを好適に低減できるデューティ比を設定できない場合がある。そこで、本実施形態では、スロープ量設定部５１は、補正後検出値ＩＬａｒを補償するスロープ補償信号Ｓｌｏｐｅの傾きであるスロープ量ｍｓを可変設定する。そして、補正値設定部４０は、設定されたスロープ量ｍｓと、交流電圧Ｖａｃとに基づいて高調波補正値Ｉｈを設定する。
　図１１は、第２実施形態に係る制御装置３０の機能ブロック図である。本実施形態では、スロープ量設定部５１は、交流電圧Ｖａｃと直流電圧Ｖｄｃとに基づいてスロープ量ｍｓを設定する。
　補正値設定部４０には、交流電圧Ｖａｃ及び直流電圧Ｖｄｃに加えて、スロープ量設定部５１により設定されたスロープ量ｍｓが入力される。補正値設定部４０は、交流電圧Ｖａｃと直流電圧Ｖｄｃとスロープ量ｍｓとに基づいて高調波補正値Ｉｈを設定する。そして、高調波補正値Ｉｈに係数βを積算した値を電流補正値Ｉｃとして出力する。本実施形態では、制御装置３０は、交流電圧Ｖａｃと、スロープ量ｍｓと、高調波補正値Ｉｈとの関係を示す補正値マップを記憶部に記憶している。例えば、上記式（２），（３）を用いて、様々な交流電圧Ｖａｃ、直流電圧Ｖｄｃ及びスロープ量ｍｓに応じた高調波補正値Ｉｈを算出する。そして、算出した高調波補正値Ｉｈを、交流電圧Ｖａｃとスロープ量ｍｓとの組合せ毎に対応付けることにより補正値マップを作成する。
　以上説明した本実施形態では、制御装置３０は、交流電圧Ｖａｃと直流電圧Ｖｄｃとに基づいてスロープ量ｍｓを設定する。そして、制御装置３０は、設定したスロープ量ｍｓに基づいて、電流補正値Ｉｃを設定する。この場合、交流電圧Ｖａｃに応じて、スロープ量ｍｓと電流補正値Ｉｃとを調整することができるため、制御装置３０のフルスケールの低減と、交流電流Ｉａｃの歪みの低減とを好適に両立させることができる。
　＜第３実施形態＞
　第３実施形態では、第１実施形態と異なる構成を主に説明する。なお、第１実施形態と同一の符号を付した構成は同一の構成を示し、その説明は繰り返さない。
　本実施形態では、第１実施形態に示すＤＣ・ＡＣ変換器１０と比べて、回路トポロジーが異なる。具体的には、本実施形態に係るＤＣ・ＡＣ変換器１０は、第１実施形態と異なり、ハーフブリッジ回路を備えていない。
　図１２は、第３実施形態に係る電力変換装置１００を示す図である。第１直流端子ＴＤ１とフルブリッジ回路１２ａとは、第１配線ＬＰ１を介して接続されている。第２直流端子ＴＤ２とフルブリッジ回路１２ａとは、第２配線ＬＰ２を介して接続されている。
　フルブリッジ回路１２ａは、第１～第４スイッチＳＷ１１～ＳＷ１４を備えている。第１～第４スイッチＳＷ１１～ＳＷ１４は、第１実施形態で示した第１～第４スイッチＳＷ１～ＳＷ４に相当するためその説明を省略する。
　第３スイッチＳＷ１３と第４スイッチＳＷ１４との第４接続点Ｋ４は、第６配線ＬＰ６の第１端に接続されており、第６配線ＬＰ６の第２端は第２交流端子ＴＡ２に接続されている。第１スイッチＳＷ１１と第２スイッチＳＷ１２との第５接続点Ｋ５は、第５配線ＬＰ５の第１端に接続されており、第５配線ＬＰ５の第２端は第１交流端子ＴＡ１に接続されている。第６配線ＬＰ６の一部には、リアクトル１３が設けられている。
　本実施形態では、フルブリッジ回路１２ａには、第１期間Ｐ１におけるリアクトル電流の電流検出値を第１検出値ＩＬ１ｒとして検出する第１電流センサ６１と、第２期間Ｐ２におけるリアクトル電流ＩＬの電流検出値を第２検出値ＩＬ２ｒとして検出する第２電流センサ６２とが設けられている。第１電流センサ６１は、第３，第４スイッチＳＷ１３，ＳＷ１４のソースとドレインとを接続する配線において、第４接続点Ｋ４よりも第４スイッチＳＷ１４のドレイン側に設けられている。第１電流センサ６１は、第４スイッチＳＷ１４に流れる電流を第１検出値ＩＬ１ｒとして検出する。第２電流センサ６２は、第１，第２スイッチＳＷ１１，ＳＷ１２のソースとドレインとを接続する配線において、第５接続点Ｋ５よりも第２スイッチＳＷ１２のドレイン側に設けられている。第２電流センサ６２は、第２スイッチＳＷ１２に流れる電流を第２検出値ＩＬ２ｒとして検出する。
　図１３は、第３実施形態に係る制御装置３０の機能を示す機能ブロック図である。本実施形態においても、制御装置３０は、ピーク電流モード制御によりＤＣ・ＡＣ変換器１０を制御する。
　制御装置３０は、第１補正部２０ａと、第２補正部２０ｂと、第１電流制御部５０ａと、第２電流制御部５０ｂとを備えている。第１補正部２０ａは、第１検出値ＩＬ１ｒから電流補正値Ｉｃを減算することにより第１補正後検出値ＩＬ１ａｒを算出する。第２補正部２０ｂは、第２検出値ＩＬ２ｒから電流補正値Ｉｃを減算することにより第２補正後検出値ＩＬ２ａｒを算出する。
　第１電流制御部５０ａは、第１期間Ｐ１において第１補正後検出値ＩＬ１ａｒを指令電流ＩＬ＊に制御すべく、ピーク電流モード制御により第３，第４スイッチＳＷ１３，ＳＷ１４を操作する。第２電流制御部５０ｂは、第２期間Ｐ２において第２補正後検出値ＩＬ２ａｒを指令電流ＩＬ＊に制御すべく、ピーク電流モード制御により第１，第２スイッチＳＷ１１，ＳＷ１２を操作する。本実施形態では、第１，第２電流制御部５０ａ，５０ｂは、第１，第２補正部２０ａ，２０ｂから出力される第１，第２補正後検出値ＩＬ１ａｒ，ＩＬ２ａｒの下限値を制限するリミッタ３５４を備えている。第１，第２電流制御部５０ａ，５０ｂは、リミッタ３５４以外の構成が第１実施形態の電流制御部５０と同様であるため、その説明を省略する。
　第１電流制御部５０ａの出力は、第１ＡＮＤ回路３８２の一方の入力端子に接続されており、第２電流制御部５０ｂの出力は、第２ＡＮＤ回路３８３の一方の入力端子に接続されている。切替部５５の出力端子は、第２ＡＮＤ回路３８３の他方の入力端子と、反転器３６０の入力端子とに接続されている。反転器３６０の出力端子は、第１ＡＮＤ回路３８２の他方の入力端子に接続されている。
　本実施形態では、切替部５５は、交流電圧Ｖａｃを正極性と判定した場合に、ローレベルの出力信号を出力し、交流電圧Ｖａｃを負極性と判定した場合に、ハイレベルの出力信号を出力する。
　第１ＡＮＤ回路３８２には、第１電流制御部５０ａからの出力信号と、切替部５５からの出力信号とが入力される。第１ＡＮＤ回路３８２は、第４スイッチＳＷ１４のゲートに接続されており、第４ゲート信号ＧＳ１４を出力する。また、第１ＡＮＤ回路３８２の出力端子は、反転器３６１を介して第３スイッチＳＷ１３のゲートに接続されている。第１ＡＮＤ回路３８２から反転器３６１を介して第３スイッチＳＷ１３のゲートに出力される信号が、第３スイッチＳＷ１３の開閉を操作する第３ゲート信号ＧＳ１３となる。第３ゲート信号ＧＳ１３は、第４ゲート信号ＧＳ１４を反転させたものとなる。
　第２ＡＮＤ回路３８３には、第２電流制御部５０ｂからの出力信号と、切替部５５からの出力信号とが入力される。第２ＡＮＤ回路３８３は、第２スイッチＳＷ１２のゲートに接続されており、第２ゲート信号ＧＳ１２を出力する。また、第２ＡＮＤ回路３８３の出力端子は、反転器３６２を介して第１スイッチＳＷ１１のゲートに接続されている。第２ＡＮＤ回路３８３から反転器３６２を介して第１スイッチＳＷ１１のゲートに出力される信号が、第１スイッチＳＷ１１の開閉を操作する第１ゲート信号ＧＳ１１となる。第１ゲート信号ＧＳ１１は、第２ゲート信号ＧＳ１２を反転させたものとなる。
　第１ＡＮＤ回路３８２に、切替部５５からのハイレベルの出力信号と第１電流制御部５０ａからのハイレベルの出力信号とが入力されることで、第４ゲート信号ＧＳ１４がハイレベルとなり、第３ゲート信号ＧＳ１３がローレベルとなる。また、第２ＡＮＤ回路３８３に、切替部５５からのハイレベルの出力信号と第２電流制御部５０ｂからのハイレベルの出力信号とが入力されることで、第２ゲート信号ＧＳ１２がハイレベルとなり、第１ゲート信号ＧＳ１１がローレベルとなる。
　図１４は、第３実施形態に係るＤＣ・ＡＣ変換器１０のタイミングチャートである。図１４（ａ）は、直流電圧Ｖｄｃ及び交流電圧Ｖａｃの推移を示す。図１４（ｂ）は、第１ゲート信号ＧＳ１１の推移を示し、図１４（ｃ）は、第２ゲート信号ＧＳ１２の推移を示す。図１４（ｄ）は、第３ゲート信号ＧＳ１３の推移を示し、図１４（ｅ）は、第４ゲート信号ＧＳ１４の推移を示す。図１４（ｆ）は、電流補正値Ｉｃの推移を示し、図１４（ｇ）は、指令電流ＩＬ＊の推移を示す。図１４（ｈ）はリアクトル電流ＩＬの推移を示し、図１４（ｉ）は交流電流Ｉａｃの推移を示す。
　交流電圧Ｖａｃが正となる第１期間Ｐ１では、第１ゲート信号ＧＳ１１がハイレベルとなることにより第１スイッチＳＷ１１がオン状態となり、第２ゲート信号ＧＳ１２がローレベルとなることにより第２スイッチＳＷ１２がオフ状態となる。第１期間Ｐ１では、リアクトル電流ＩＬが第１補正後検出値ＩＬ１ａｒとして検出され、第１検出値ＩＬ１ｒから電流補正値Ｉｃが減算された値が第１補正後検出値ＩＬ１ａｒとなる。第１電流制御部５０ａは、第１補正後検出値ＩＬ１ａｒを指令電流ＩＬ＊に制御すべく、第４ゲート信号ＧＳ１４をハイレベルとローレベルとに変化させる。なお、第３ゲート信号ＧＳ１３は第４ゲート信号ＧＳ１４を反転させた値となるように制御される。
　第１期間Ｐ１では、電流補正値Ｉｃはゼロクロスタイミング（ｔ２１，ｔ２３）において極小値を取り、ピークタイミング（ｔ２２）において極大値を取る。そのため、電流補正値Ｉｃによる第１検出値ＩＬ１ｒの減算量は、ピークタイミングにおいて最も小さな値となり、ゼロクロスタイミングにおいて最も大きな値となる。その結果、第１電流制御部５０ａにより設定される第４スイッチＳＷ１４のデューティ比は、乖離幅の変化傾向に応じて設定される。
　交流電圧Ｖａｃが負となる第２期間Ｐ２では、フルブリッジ回路１２では、第３ゲート信号ＧＳ１３がハイレベルとなることにより第３スイッチＳＷ１３がオン状態となり、第４ゲート信号ＧＳ１４がローレベルとなることにより第４スイッチＳＷ１４がオフ状態となる。第２期間Ｐ２では、リアクトル電流ＩＬが第２補正後検出値ＩＬ２ａｒとして検出され、第２検出値ＩＬ２ｒから電流補正値Ｉｃが減算された値が、第２補正後検出値ＩＬ２ａｒとなる。第２電流制御部５０ｂは、第２補正後検出値ＩＬ２ａｒを指令電流ＩＬ＊に制御すべく、第２ゲート信号ＧＳ１２をハイレベルとローレベルとに変化させる。なお、第１ゲート信号ＧＳ１１は第２ゲート信号ＧＳ１２を反転させた値となるように制御される。
　第２期間Ｐ２では、電流補正値Ｉｃはゼロクロスタイミング（ｔ２５）において極小値を取り、ピークタイミング（ｔ２４）において極大値を取る。そのため、第２検出値ＩＬ２ｒから減算する電流補正値Ｉｃは、ピークタイミングにおいて最も大きな値となり、ゼロクロスタイミングにおいて最も小さな値となる。その結果、第２電流制御部５０ｂにより設定される第２スイッチＳＷ１２のデューティ比は、乖離幅の変化傾向に応じて設定される。
　以上説明した本実施形態によれば、第１実施形態と同様の効果を奏することができる。
　＜第３実施形態の変形例１＞
　図１５は、第３実施形態の変形例１に係る電力変換装置１００の構成図である。本実施形態では、第１電流センサ６１は、第１スイッチＳＷ１１のドレイン側に設けられており、第１スイッチＳＷ１１に流れる電流を第１検出値ＩＬ１ｒとして検出する。また、第２電流センサ６２は、第１，第２スイッチＳＷ１１，ＳＷ１２間のソースとドレインとを接続する配線において、第５接続点Ｋ５よりも第２スイッチＳＷ１２側に設けられている。第２電流センサ６２は、第２スイッチＳＷ１２に流れる電流を第２検出値ＩＬ２ｒとして検出する。
　本実施形態においても、交流電圧Ｖａｃが正極性となる第１期間Ｐ１では、第１電流センサ６１により検出された第１検出値ＩＬ１ｒから電流補正値Ｉｃを減算することにより、第１補正後検出値ＩＬ１ａｒが算出される。そして、第１期間Ｐ１では、第１補正後検出値ＩＬ１ａｒを用いたピーク電流モード制御により、第１スイッチＳＷ１１のデューティ比が設定される。交流電圧Ｖａｃが負極性となる第２期間Ｐ２では、第２電流センサ６２により検出された第２検出値ＩＬ２ｒから電流補正値Ｉｃを減算することにより、第２補正後検出値ＩＬ２ａｒが算出される。そして、第２期間Ｐ２では、第２補正後検出値ＩＬ２ａｒを用いたピーク電流モード制御により、第２スイッチＳＷ１２のデューティ比が設定される。
　以上説明した本実施形態においても第３実施形態と同様の効果を奏することができる。
　＜第３実施形態の変形例２＞
　第１電流センサ６１が、第１スイッチＳＷ１１のドレイン側に設けられ、第２電流センサ６２が、第３スイッチＳＷ１３のドレイン側に設けられていてもよい。この場合、第１電流センサ６１は、第１スイッチＳＷ１１に流れる電流を第１検出値ＩＬ１ｒとして検出する。また、第２電流センサ６２は、第３スイッチＳＷ１３に流れる電流を第２検出値ＩＬ２ｒとして検出する。
　以上説明した本実施形態においても第１実施形態と同様の効果を奏することができる。
　＜第３実施形態の変形例３＞
　第３実施形態において、第１期間Ｐ１で、第３スイッチＳＷ１３が常時オフ状態とされ、第２期間Ｐ２で、第１スイッチＳＷ１１が常時オフ状態に維持されてもよい。この場合、図１４で示したタイミングチャートにおいて、制御装置３０は、第１期間Ｐ１での第３ゲート信号ＧＳ１３をローレベルに維持し、第２期間Ｐ２での第１ゲート信号ＧＳ１１をローレベルに維持すればよい。
　＜第４実施形態＞
　第４実施形態では、第３実施形態と異なる構成を中心に説明する。なお、同一の符号を付した箇所は同一の部位を示しその説明は繰り返さない。
　図１６は、第４実施形態に係る電力変換装置１００の構成図である。本実施形態に係るＤＣ・ＡＣ変換器１０では、第１，第２交流端子ＴＡ１，ＴＡ２と、フルブリッジ回路１２ｂとの間に、第５スイッチＳＷ２５と、第６スイッチＳＷ２６とが接続されている。具体的には、第５スイッチＳＷ２５のソースに、第６スイッチＳＷ２６のドレインが接続されている。また、第５スイッチＳＷ２５のドレインが第５配線ＬＰ５のうち、リアクトル１３とフルブリッジ回路１２ｂとの間に接続され、第６スイッチＳＷ２６のドレインが第６配線ＬＰ６に接続されている。第５，第６スイッチＳＷ２５，ＳＷ２６それぞれは、逆並列接続された寄生ダイオードを備えている。なお、第１～第４スイッチＳＷ２１～ＳＷ２４は、第３実施形態の第１スイッチＳＷ１１～ＳＷ１４に相当するため説明を省略する。
　図１７は、第４実施形態に係る制御装置３０の機能を示す機能ブロック図である。本実施形態においても、制御装置３０は、ピーク電流モード制御により、ＤＣ・ＡＣ変換器１０を制御する。
　第１補正後検出値ＩＬ１ａｒは、第１補正部２０ａにより電流補正値Ｉｃが減算された後、第１電流制御部５０ａに入力される。第２補正後検出値ＩＬ２ａｒは、第２補正部２０ｂにより電流補正値Ｉｃが減算された後、第２電流制御部５０ｂに入力される。
　切替部５５の出力端子は、第２ＡＮＤ回路３８３の入力端子と、第６スイッチＳＷ２６のゲートと、反転器３６０の入力端子とに接続されている。反転器３６０の出力端子側は、第１ＡＮＤ回路３８２の入力端子と第５スイッチＳＷ２５のゲートとに接続されている。
　第１ＡＮＤ回路３８２の出力端子は、第１，第４スイッチＳＷ２１，ＳＷ２４のゲートに接続されている。第２ＡＮＤ回路３８３の出力側は、第２，第３スイッチＳＷ２２，ＳＷ２３のゲートに接続されている。
　図１８は、第４実施形態に係るＤＣ・ＡＣ変換器１０のタイミングチャートである。図１８（ａ）は直流電圧Ｖｄｃ及び交流電圧Ｖａｃの推移を示す。図１８（ｂ）は第１，第４ゲート信号ＧＳ２１，ＧＳ２４の推移を示し、図１８（ｃ）は第２，第３ゲート信号ＧＳ２２，ＧＳ２３の推移を示す。図１８（ｄ）は第５ゲート信号ＧＳ２５の推移を示し、図１８（ｅ）は第６ゲート信号ＧＳ２６の推移を示す。図１８（ｆ）は電流補正値Ｉｃの推移を示し、図１８（ｇ）は指令電流ＩＬ＊の推移を示す。図１８（ｈ）は電流検出値ＩＬｒの推移を示し、図１８（ｉ）は交流電流Ｉａｃの推移を示す。
　交流電圧Ｖａｃが正となる第１期間Ｐ１では、第６ゲート信号ＧＳ２６がハイレベルとなることにより第６スイッチＳＷ２６がオン状態となり、第５ゲート信号ＧＳ２５がローレベルとなることにより第５スイッチＳＷ２５がオフ状態となる。第１期間Ｐ１では、第１電流制御部５０ａは、第１補正後検出値ＩＬ１ａｒを指令電流ＩＬ＊に制御すべく、第１，４ゲート信号ＧＳ２１，ＧＳ２４をハイレベル又はローレベルに変化させる。
　本実施形態においても、第１期間Ｐ１では、ゼロクロスタイミング（ｔ３１，ｔ３３）において電流補正値Ｉｃが極小値を取り、ピークタイミング（ｔ３２）において電流補正値Ｉｃが極大値を取る。そのため、第１電流制御部５０ａにより設定される第１，第４スイッチＳＷ２１，ＳＷ２４のデューティ比は、乖離幅の変化傾向に応じた値に設定される。
　交流電圧Ｖａｃが負となる第２期間Ｐ２では、第６ゲート信号ＧＳ２６がローレベルとなることで第６スイッチＳＷ２６がオフ状態となり、第５ゲート信号ＧＳ２５がハイレベルとなることで第５スイッチＳＷ２５がオン状態となる。第２期間Ｐ２では、第２電流制御部５０ｂは、第２補正後検出値ＩＬ２ａｒを指令電流ＩＬ＊に制御すべく、第２，３ゲート信号ＧＳ２１，ＧＳ２３をハイレベル又はローレベルに変化させる。
　本実施形態においても、第２期間Ｐ２では、ゼロクロスタイミング（ｔ３５）において電流補正値Ｉｃが極小値を取り、ピークタイミング（ｔ３４）において電流補正値Ｉｃが極大値を取る。そのため、第２電流制御部５０ｂにより設定される第２，第３スイッチＳＷ２２，ＳＷ２３のデューティ比は、乖離幅の変化傾向に応じた値に設定される。
　以上説明した本実施形態によれば、第１実施形態と同様の効果を奏することができる。
　＜第５実施形態＞
　第５実施形態では、第１実施形態と異なる構成を中心に説明する。なお、同一の符号を付した箇所は同一の部位を示しその説明は繰り返さない。
　本実施形態では、図１９に示す電力変換装置１００は、交流電圧を直流電圧に変換するＡＣ・ＤＣ変換器８０を備えている。ＡＣ・ＤＣ変換器８０は、フルブリッジ回路１２ｃと、ハーフブリッジ回路１５ａとを備えている。
　フルブリッジ回路１２ｃは、第１～第４ダイオードＤ１～Ｄ４により構成されている。第１ダイオードＤ１のアノードと第２ダイオードＤ２のカソードとが接続され、第３ダイオードＤ３のアノードと、第４ダイオードＤ４のカソードとが接続されている。第１，第３ダイオードＤ１，Ｄ３の各カソードが第３配線ＬＰ３の第１端に接続され、第２，第４ダイオードＤ２，Ｄ４の各アノードが第４配線ＬＰ４の第１端に接続されている。
　フルブリッジ回路１２ｃにおいて、第１ダイオードＤ１と第２ダイオードＤ２との第１接続点Ｋ１１は、第５配線ＬＰ５の第１端に接続されており、第５配線ＬＰ５の第２端は第１交流端子ＴＡ１に接続されている。第３ダイオードＤ３と第４ダイオードＤ４との第２接続点Ｋ１２は、第６配線ＬＰ６の第１端に接続されており、第６配線ＬＰ６の第２端は第２交流端子ＴＡ２に接続されている。
　ハーフブリッジ回路１５ａは、第５ダイオードＤ５とスイッチＳＷ３１とを備えている。スイッチＳＷ３１は、電圧駆動型のスイッチであり本実施形態ではｎチャネルＭＯＳＦＥＴである。第５ダイオードＤ５のアノードと、スイッチＳＷ３１のドレインとが接続されている。第５ダイオードＤ５のカソードが第１配線ＬＰ１の第１端に接続され、第１配線ＬＰ１の第２端が第１直流端子ＴＤ１に接続されている。スイッチＳＷ３１のソースが第２配線ＬＰ２の第１端に接続され、第２配線ＬＰ２の第２端が第２直流端子ＴＤ２に接続されている。スイッチＳＷ３１は、逆並列接続された寄生ダイオードを備えている。
　第５ダイオードＤ５とスイッチＳＷ３１との第３接続点Ｋ１３は、第３配線ＬＰ３の第２端に接続されている。第３配線ＬＰ３にはリアクトル１３が設けられている。また、スイッチＳＷのソースは、第４配線ＬＰ４の第２端に接続されている。
　図２０は、制御装置３０の機能を説明する機能ブロック図である。本実施形態においても、制御装置３０は、電流検出値ＩＬｒから電流補正値Ｉｃを減算して補正後検出値ＩＬａｒを算出する補正部２０を備えている。
　電流制御部５０は、補正後検出値ＩＬａｒと、指令電流ＩＬ＊とを用いたピーク電流モード制御により、スイッチＳＷ３１を操作するゲート信号ＧＳ３１を出力する。
　電流制御部５０の出力端子は、スイッチＳＷ３１のゲートに接続されている。そのため、電流制御部５０からスイッチＳＷ３１のゲートに出力される信号がゲート信号ＧＳ３１となる。
　次に、電力変換装置１００の動作を説明する。交流電圧Ｖａｃが正極性となる第１期間Ｐ１では、第１，第４ダイオードＤ１，Ｄ４が導通する。また、第２期間Ｐ２では、第２，第３ダイオードＤ２，Ｄ３が導通する。第１，第２期間Ｐ１，Ｐ２において、電流制御部５０が実施するピーク電流モード制御により、ゲート信号ＧＳ３１がハイレベルとローレベルとの間で変化し、デューティ比が制御される。スイッチＳＷ３１がオン状態となる期間では、リアクトル１３に電流が流れ、リアクトル１３に磁気エネルギが蓄えられる。また、スイッチＳＷ３１がオフ状態となる期間では、リアクトル１３に蓄えられた磁気エネルギにより、第５ダイオードＤ５を通じて第１直流端子ＴＤ１に電流が流れる。
　図２１（ａ）は交流電圧Ｖａｃの推移を示し、図２１（ｂ）は高調波補正値Ｉｈの推移を示す。電力変換装置１００が、交流電圧を直流電圧に変換する場合、歪みが生じているリアクトル電流の平均値Ｉａｖｅと指令電流ＩＬ＊との差を示す乖離幅Δｉは、交流電圧Ｖａｃが０となるゼロクロスタイミング（ｔ４１，ｔ４３，ｔ４５）付近において最も大きな値となる。また、乖離幅Δｉは交流電圧Ｖａｃのピークタイミング（ｔ４２，ｔ４４）付近において最も小さな値となる。
　本実施形態では、補正値設定部４０は、高調波補正値Ｉｈを、交流電圧の１周期において正極性となる第１期間Ｐ１及び負極性となる第２期間Ｐ２それぞれで極小値を１つ取り、かつ第１期間Ｐ１での極小値となるタイミングと第２期間Ｐ２での極小値となるタイミングとの間で極大値を１つ取るように設定する。補正値設定部４０は、設定した高調波補正値Ｉｈに係数βを積算することにより電流補正値Ｉｃを算出する。そのため、電流検出値ＩＬｒから減算する電流補正値Ｉｃは、ゼロクロスタイミングにおいて最も大きくなり、ピークタイミングにおいて最も小さな値となる。
　本実施形態においても、制御装置３０の記憶部には、交流電圧Ｖａｃと直流電圧Ｖｄｃに対応付けられて高調波補正値Ｉｈが規定された情報である補正値マップが記憶されている。そのため、補正値設定部４０は、補正値マップを参照することにより交流電圧Ｖａｃ及び直流電圧Ｖｄｃに応じた高調波補正値Ｉｈを設定する。
　次に、本実施形態に係る補正値マップの作成方法について説明する。
　ＡＣ・ＤＣ変換器８０が交流電圧を直流電圧に変換する場合、デューティ比Ｄは下記式（４）により算出される。
Figure JPOXMLDOC01-appb-M000003
  
　リアクトル電流の増加時の傾きｍｂ（すなわち、リアクトル電流の増加速度）は、「ｍｂ＝｜Ｖａｃ｜／Ｌ」の関係があり、この関係性を、上記式（１）に代入することにより、乖離幅Δｉは下記式（５）により算出される。
Figure JPOXMLDOC01-appb-M000004
  
　本実施形態では、上記式（４），（５）を用いて、交流電圧Ｖａｃ及び直流電圧Ｖｄｃを様々な値に変化させた場合の高調波補正値Ｉｈを算出する。そして、算出した高調波補正値Ｉｈを交流電圧Ｖａｃに対応付けることにより補正値マップを作成することができる。
　次に、図２２を用いて、本実施形態の作用効果を説明する。
　図２２（ａ）は交流電圧Ｖａｃ及び直流電圧Ｖｄｃの推移を示し、図２２（ｂ）は、ゲート信号ＧＳ３１の推移を示す。図２２（ｃ）は電流補正値Ｉｃの推移を示し、図２２（ｄ）は指令電流ＩＬ＊の推移を示す。図２２（ｅ）は、リアクトル電流ＩＬの推移を示し、図２２（ｆ）は交流電流Ｉａｃの推移を示す。なお、図２２（ａ）において、ｔ５１，ｔ５３，ｔ５５は、交流電圧Ｖａｃのゼロクロスタイミングを示し、ｔ５２，ｔ５４は、交流電圧Ｖａｃが正，負のピーク値となるピークタイミングを示す。
　第１，第２期間Ｐ１，Ｐ２において、電流補正値Ｉｃは、ゼロクロスタイミング（ｔ５１，ｔ５３，ｔ５５）それぞれで極大値を取り、ピークタイミング（ｔ５２，ｔ５４）の付近で極小値を取るように変化する。即ち、乖離幅Δｉが大きくなるゼロクロスタイミングでは、電流検出値ＩＬｒから減算する電流補正値Ｉｃが最も大きな値となる。また、乖離幅Δｉが大きくなる交流電圧Ｖａｃのピークタイミング付近では、電流検出値ＩＬｒから減算する電流補正値Ｉｃが最も小さな値となる。その結果、スイッチＳＷ３１のデューティ比は、乖離幅の変化傾向に応じた値に設定される。
　以上説明した本実施形態においても、制御装置３０は、電流検出値ＩＬｒから電流補正値Ｉｃを減算した値によりピーク電流モード制御を実施する。また、制御装置３０は、交流電圧の１周期において正極性及び負極性となる期間それぞれで極小値を１つ取り、かつ正極性での極小値と負極性での極小値との間で極大値を１つ取るように電流補正値Ｉｃを設定する。この場合、スイッチＳＷ３１のデューティ比が、乖離幅Δｉの傾向に応じた値に設定される。その結果、交流電流Ｉａｃの歪みを抑制しつつ、指令電流ＩＬ＊に対するコンパレータ３５２のフルスケールの増加を抑制することができる。
　＜第５実施形態の変形例＞
　第５実施形態において、制御装置３０は、第２実施形態のように、スロープ量ｍｓを交流電圧Ｖａｃに基づいて可変設定してもよい。この場合において、制御装置３０は、交流電圧Ｖａｃ及び直流電圧Ｖｄｃに加えて、スロープ量ｍｓにより電流補正値Ｉｃを設定してもよい。
　＜第６実施形態＞
　第６実施形態では、第５実施形態と異なる構成を主に説明する。なお、第５実施形態と同一の符号を付した構成は同一の構成を示し、その説明は繰り返さない。
　本実施形態では、第５実施形態に示す電力変換装置１００と比べて、回路トポロジーが異なる。具体的には、本実施形態に係る電力変換装置１００は、第５実施形態と異なり、ハーフブリッジ回路を備えていない。
　図２３は、第２実施形態に係る電力変換装置１００を示す図である。第１直流端子ＴＤ１とフルブリッジ回路１２ｄとは、第１配線ＬＰ１を介して接続されている。第２直流端子ＴＤ２とフルブリッジ回路１２ｄとは、第２配線ＬＰ２を介して接続されている。
　フルブリッジ回路１２ｄは、第１スイッチＳＷ４１及び第２スイッチＳＷ４２と、第１，第２ダイオードＤ１１，Ｄ１２とを備えている。第１，第２スイッチＳＷ４１，ＳＷ４２は、電圧駆動型のスイッチであり、本実施形態では、ｎチャネルＭＯＳＦＥＴである。第１ダイオードＤ１１のアノードと第１スイッチＳＷ４１のドレインとが接続されている。第２ダイオードＤ１２のアノードと第２スイッチＳＷ４２のドレインとが接続されている。第１，第２ダイオードＤ１１，Ｄ１２それぞれのカソードが、第１配線ＬＰ１に接続され、第１，第２スイッチＳＷ４１，ＳＷ４２それぞれのソースが第２配線ＬＰ２に接続されている。第１，第２スイッチＳＷ４１，ＳＷ４２それぞれは、逆並列接続された寄生ダイオードを備えている。
　第１ダイオードＤ１１と第１スイッチＳＷ４１との第１接続点Ｋ１１は、第５配線ＬＰ５の第１端に接続されており、第５配線ＬＰ５の第２端は第１交流端子ＴＡ１に接続されている。第２ダイオードＤ１２と第２スイッチＳＷ４２との第２接続点Ｋ１２は、第６配線ＬＰ６の第１端に接続されており、第６配線ＬＰ６の第２端は第２交流端子ＴＡ２に接続されている。
　第１ダイオードＤ１１のアノードと第１スイッチＳＷ４１のドレインとの間には、第１期間Ｐ１におけるリアクトル電流を検出する第１電流センサ６５が設けられている。第１電流センサ６５は、第１スイッチＳＷ４１に流れる電流を第１検出値ＩＬ１ｒとして検出する。また、第２ダイオードＤ１２のアノードと第２スイッチＳＷ４２のドレインとの間には、第２期間Ｐ２におけるリアクトル電流を検出する第２電流センサ６６が設けられている。第２電流センサ６６は、第２スイッチＳＷ４２に流れる電流を第２検出値ＩＬ２ｒとして検出する。
　図２４は、第６実施形態に係る制御装置３０の機能を示す機能ブロック図である。制御装置３０は、第１電流制御部５０ｃと、第２電流制御部５０ｄと、切替部１５５とを備えている。
　第１電流制御部５０ｃは、スロープ補償後の第１検出値ＩＬ１ｒを指令電流ＩＬ＊に制御すべく、ピーク電流モード制御を実施する。第２電流制御部５０ｄは、スロープ補償後の第２検出値ＩＬ２ｒを指令電流ＩＬ＊に制御すべく、ピーク電流モード制御を実施する。第１，第２電流制御部５０ｃ，５０ｄの構成は、電流制御部５０の構成と同様であるため、その説明を省略する。
　切替部１５５は、交流電圧Ｖａｃの極性に応じて、第１ゲート信号ＧＳ４１又は第２ゲート信号ＧＳ４２の出力を切り替える。切替部１５５の出力端子は、第１，第２ＡＮＤ回路３８６，３８７それぞれの入力端子に接続されている。第１ＡＮＤ回路３８６の他方の入力端子は、第１電流制御部５０ｃの出力端子に接続されている。第２ＡＮＤ回路３８７の他方の入力端子は、第２電流制御部５０ｄの出力端子に接続されている。
　切替部１５５は、交流電圧Ｖａｃを正極性と判定した場合に、第１ＡＮＤ回路３８６に出力する第１切替信号をハイレベルにし、第２ＡＮＤ回路３８７に出力する第２切替信号をローレベルにする。一方、切替部１５５は、交流電圧Ｖａｃを負極性と判定した場合に、第１ＡＮＤ回路３８６に出力する第１選択信号をローレベルにし、第２ＡＮＤ回路３８７に出力する第２切替信号をハイレベルにする。
　第１ＡＮＤ回路３８６は、第１スイッチＳＷ４１のゲートに接続されており、第１スイッチＳＷ４１を操作する第１ゲート信号ＧＳ４１を出力する。第２ＡＮＤ回路３８７は、第２スイッチＳＷ４２のゲートに接続されており、第２スイッチＳＷ４２を操作する第２ゲート信号ＧＳ４２を出力する。
　交流電圧Ｖａｃが正極性となる第１期間Ｐ１では、切替部１５５からの第１切替信号ＡＱ１がハイレベルとなり、第２切替信号ＡＱ２がローレベルとなる。また、第１期間Ｐ１では、第１電流制御部５０ｃにより第１スイッチＳＷ４１のゲートに出力される第１ゲート信号ＧＳ４１がハイレベルとローレベルとの間で変化する。このとき、第１補正部２０ａにより第１検出値ＩＬ１ｒから電流補正値Ｉｃが減算された値が第１電流制御部５０ｃに入力する。
　交流電圧Ｖａｃが負極性となる第２期間Ｐ２では、第１切替信号ＡＱ１がローレベルとなり、第２切替信号ＡＱ２がハイレベルとなる。また、第２期間Ｐ２では、第２電流制御部５０ｄが実施するピーク電流モード制御により第２スイッチＳＷ４２が操作される。このとき、第２補正部２０ｂにより第２検出値ＩＬ２ｒから電流補正値Ｉｃが減算された値が第２電流制御部５０ｄに入力する。
　第１，第２期間Ｐ１，Ｐ２において、電流補正値Ｉｃは、ゼロクロスタイミングで極大値を取り、ピークタイミングで極小値を取るように変化する。その結果、第１，第２期間Ｐ１，Ｐ２において、スイッチＳＷ３１のデューティ比は、乖離幅の変化傾向に応じた値に設定される。
　以上説明した本実施形態によれば、第５実施形態と同様の効果を奏することができる。
　＜その他の実施形態＞
　・電力変換装置１００により直流電圧Ｖｄｃを交流電圧Ｖａｃに変換する場合の高調波補正値Ｉｈは、上記式（２），（３）により算出されるものに限られない。例えば、直流電圧Ｖｄｃが固定値に設定される場合、交流電圧Ｖａｃのみに基づいて高調波補正値Ｉｈが設定されてもよい。
　・電力変換装置１００により交流電圧Ｖａｃを直流電圧Ｖｄｃに変換する場合の高調波補正値Ｉｈは、上記式（４），（５）により算出されるものに限られない。例えば、直流電圧Ｖｄｃが固定値に設定される場合、交流電圧Ｖａｃのみに基づいて高調波補正値Ｉｈが設定されてもよい。
　・各実施形態では、力率を１とする場合を例に説明を行った。これに換えて、力率が１未満の場合においても、本実施形態を適用することができる。この場合、波形生成部３４は、力率に応じて、交流電圧Ｖａｃから所定量αだけ位相がずれた基準波形（＝ｓｉｎ（ωｔ＋α））を生成する。そして、生成した基準波形に基づいて、指令電流ＩＬ＊を算出すればよい。この場合においても、力率に応じて設定された指令電流ＩＬ＊とリアクトル電流の平均値Ｉａｖｅとの乖離幅を算出し、この乖離幅に応じて高調波補正値Ｉｈを設定すればよい。
　・電力変換装置１００は、交流電圧Ｖａｃと直流電圧Ｖｄｃとの間で双方向での電力変換を行う装置であってもよい。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims (4)

  1. 　リアクトル（１３）と、駆動スイッチ（ＳＷ～ＳＷ４２）とを有し、交流電圧及び直流電圧のうち、入力される一方の電圧を他方の電圧に変換して出力する電力変換装置（１００）に適用される電力変換装置の制御装置（３０）であって、
    　前記リアクトルに流れるリアクトル電流の検出値である電流検出値を取得する検出値取得部と、
    　前記交流電圧を取得する交流電圧取得部と、
    　取得した前記交流電圧に基づいて、正弦波状のリアクトル電流の指令値を算出する指令値算出部（３４，３５，３６）と、
    　前記交流電圧に基づいて、取得された前記電流検出値の補正値を設定する補正値設定部（４０）と、
    　取得された前記電流検出値から前記補正値を減算することにより、補正後検出値を算出する補正部（２０，２０ａ，２０ｂ）と、
    　前記補正後検出値を前記指令値に制御すべく、ピーク電流モード制御により前記駆動スイッチを操作する電流制御部（５０，５０ａ～５０ｄ）と、を備える電力変換装置の制御装置。
  2. 　前記電流検出値に加算されるスロープ補償信号の傾きを可変設定するスロープ量設定部（５１）を備え、
    　前記補正値設定部は、前記交流電圧及び設定された前記スロープ補償信号の傾きに基づいて、前記補正値を設定し、
    　前記電流制御部は、前記補正後検出値に前記スロープ補償信号を加算した値を前記指令値に制御すべく、ピーク電流モード制御により前記駆動スイッチを操作する請求項１に記載の電力変換装置の制御装置。
  3. 　前記電力変換装置は、前記直流電圧を前記交流電圧に変換し、
    　前記補正値設定部は、前記補正値を、前記交流電圧の１周期において正極性及び負極性となる期間それぞれで極大値を１つ取り、かつ前記正極性での極大値となるタイミングと前記負極性での極大値となるタイミングとの間で極小値を１つ取るように設定する請求項１又は２に記載の電力変換装置の制御装置。
  4. 　前記電力変換装置は、前記交流電圧を前記直流電圧に変換し、
    　前記補正値設定部は、前記補正値を、前記交流電圧の１周期において正極性及び負極性となる期間それぞれで極小値を１つ取り、かつ前記正極性での極小値となるタイミングと前記負極性での極小値となるタイミングとの間で極大値を１つ取るように設定する請求項１又は２に記載の電力変換装置の制御装置。
PCT/JP2019/019507 2018-05-29 2019-05-16 電力変換装置の制御装置 WO2019230422A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201980035682.0A CN112166549B (zh) 2018-05-29 2019-05-16 电力转换装置的控制装置
US17/106,283 US11418128B2 (en) 2018-05-29 2020-11-30 Control apparatus for electric power conversion apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-102642 2018-05-29
JP2018102642A JP6913056B2 (ja) 2018-05-29 2018-05-29 電力変換装置の制御装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/106,283 Continuation US11418128B2 (en) 2018-05-29 2020-11-30 Control apparatus for electric power conversion apparatus

Publications (1)

Publication Number Publication Date
WO2019230422A1 true WO2019230422A1 (ja) 2019-12-05

Family

ID=68696677

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/019507 WO2019230422A1 (ja) 2018-05-29 2019-05-16 電力変換装置の制御装置

Country Status (4)

Country Link
US (1) US11418128B2 (ja)
JP (1) JP6913056B2 (ja)
CN (1) CN112166549B (ja)
WO (1) WO2019230422A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021038877A1 (ja) * 2019-08-30 2021-03-04 三菱電機株式会社 電力変換装置、モータ駆動装置及び空気調和機

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013188004A (ja) * 2012-03-07 2013-09-19 Mitsubishi Electric Corp 電力変換装置
JP2015198460A (ja) * 2014-03-31 2015-11-09 株式会社デンソー 電力変換装置
JP2018061422A (ja) * 2016-09-30 2018-04-12 ダイキン工業株式会社 直接形電力変換器用の制御装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4285133B2 (ja) * 2003-01-23 2009-06-24 横河電機株式会社 スイッチング電源
US7164591B2 (en) * 2003-10-01 2007-01-16 International Rectifier Corporation Bridge-less boost (BLB) power factor correction topology controlled with one cycle control
JP5707427B2 (ja) * 2013-01-22 2015-04-30 株式会社デンソー 電力変換装置
JP5987786B2 (ja) * 2013-06-05 2016-09-07 株式会社日本自動車部品総合研究所 電力変換装置
US10084315B2 (en) * 2013-09-02 2018-09-25 Mitsubishi Electric Corporation Power conversion device with an autonomous operation function
US9554431B2 (en) * 2014-01-06 2017-01-24 Garrity Power Services Llc LED driver
US9722508B2 (en) * 2014-01-09 2017-08-01 Sumitomo Electric Industries, Ltd. Power conversion device and three-phase alternating current power supply device
JP5742980B1 (ja) * 2014-02-19 2015-07-01 ダイキン工業株式会社 電力変換装置の制御方法
WO2016020980A1 (ja) * 2014-08-05 2016-02-11 三菱電機株式会社 電力変換装置
JP6303970B2 (ja) * 2014-10-17 2018-04-04 住友電気工業株式会社 変換装置
CN107078665B (zh) * 2014-11-11 2019-08-16 三菱电机株式会社 电力变换装置
JP6825627B2 (ja) * 2016-10-04 2021-02-03 住友電気工業株式会社 電力変換装置及び電流歪の低減方法
JP6936693B2 (ja) * 2017-10-23 2021-09-22 株式会社Ｓｏｋｅｎ 電力変換装置
JP6983082B2 (ja) * 2018-01-25 2021-12-17 株式会社Soken Ｄｃ・ａｃ変換器の制御装置
JP6925503B2 (ja) * 2018-03-02 2021-08-25 三菱電機株式会社 電力変換装置
JP2020150590A (ja) * 2019-03-11 2020-09-17 コニカミノルタ株式会社 モーター制御装置、ローターの磁極の初期位置推定方法、および画像形成装置
JP7109669B2 (ja) * 2019-06-14 2022-07-29 三菱電機株式会社 電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013188004A (ja) * 2012-03-07 2013-09-19 Mitsubishi Electric Corp 電力変換装置
JP2015198460A (ja) * 2014-03-31 2015-11-09 株式会社デンソー 電力変換装置
JP2018061422A (ja) * 2016-09-30 2018-04-12 ダイキン工業株式会社 直接形電力変換器用の制御装置

Also Published As

Publication number Publication date
US11418128B2 (en) 2022-08-16
CN112166549A (zh) 2021-01-01
US20210083594A1 (en) 2021-03-18
CN112166549B (zh) 2023-12-12
JP6913056B2 (ja) 2021-08-04
JP2019208316A (ja) 2019-12-05

Similar Documents

Publication Publication Date Title
JP7054358B2 (ja) 電力変換装置の制御装置
JP3994953B2 (ja) 力率改善回路
US9455630B2 (en) Control circuit and control method of digital control power supply circuit, and digital control power supply circuit, electronic device and base station using the same
JP6983082B2 (ja) Ｄｃ・ａｃ変換器の制御装置
JP2009247101A (ja) 充電装置
JP2019068675A (ja) 交流−直流変換装置
WO2019198547A1 (ja) 電力変換装置の制御装置
JP7157640B2 (ja) 電力変換装置の制御装置
WO2020218442A1 (ja) 電力変換装置の制御装置
WO2019230422A1 (ja) 電力変換装置の制御装置
JP2014050250A (ja) 電力変換装置
JP6883540B2 (ja) 電力変換装置の制御装置
JP2010041877A (ja) 電力変換装置の制御装置および制御方法
JP7161447B2 (ja) 電力変換装置
JP6993925B2 (ja) 電力変換装置の制御装置
JP7132822B2 (ja) Ｄｃ・ａｃ変換装置の制御装置
CN113273072B (zh) Dc·ac转换装置的控制装置
JP2020068560A (ja) Ｄｃ・ａｃ変換装置の制御装置
JP2019054616A (ja) 力率改善回路及び充電器
CN117378119A (zh) 充电装置和程序
JP2020198701A (ja) 電力変換器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19810553

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19810553

Country of ref document: EP

Kind code of ref document: A1