WO2019054338A1 - チップ部品の製造方法 - Google Patents

チップ部品の製造方法 Download PDF

Info

Publication number
WO2019054338A1
WO2019054338A1 PCT/JP2018/033487 JP2018033487W WO2019054338A1 WO 2019054338 A1 WO2019054338 A1 WO 2019054338A1 JP 2018033487 W JP2018033487 W JP 2018033487W WO 2019054338 A1 WO2019054338 A1 WO 2019054338A1
Authority
WO
WIPO (PCT)
Prior art keywords
sheet
chip
carrier sheet
manufacturing
adhesive layer
Prior art date
Application number
PCT/JP2018/033487
Other languages
English (en)
French (fr)
Inventor
小熊勇
緒方孝友
舟橋茂
太田英武
Original Assignee
日本碍子株式会社
エヌジーケイ・セラミックデバイス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社, エヌジーケイ・セラミックデバイス株式会社 filed Critical 日本碍子株式会社
Priority to CN201880058972.2A priority Critical patent/CN111095489B/zh
Priority to JP2019542048A priority patent/JP7088942B2/ja
Publication of WO2019054338A1 publication Critical patent/WO2019054338A1/ja
Priority to US16/812,742 priority patent/US11538983B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/088—Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Definitions

  • the present invention relates to a method of manufacturing a chip part, and more particularly to a method of manufacturing a chip part suitable for application to a method of manufacturing a ceramic chip part such as a piezoelectric element.
  • a method of manufacturing a chip part for example, there is a manufacturing method described in Japanese Patent No. 5556070.
  • a single layer dicing tape-integrated adhesive sheet in which an adhesive sheet and a dicing tape whose adhesive force is reduced by energy beam irradiation is laminated is attached to a semiconductor wafer, a semiconductor wafer and an adhesive sheet And cutting the semiconductor wafer into pieces to produce a plurality of semiconductor chips.
  • the semiconductor chip obtained by singulating the semiconductor wafer has already passed through the ion implantation step, the wiring step, the electrode forming step and the like, and is singulated to complete the semiconductor chip.
  • the ceramic green sheet or ceramic laminate is separated into a plurality of chip pieces, and then at least a surface treatment for forming electrodes and the like on the side faces of the chip pieces is not provided. It does not.
  • the chip pieces are very small, and the production of a large number of chip pieces is difficult to handle, and there is a problem that positioning for surface treatment of each chip piece becomes difficult.
  • the present invention has been made in consideration of such problems, and it is an object of the present invention to provide a method of manufacturing a chip part having the following effects.
  • a plurality of chip pieces can be handled in a state of being stuck to a sheet, and can be easily put into the next step.
  • B) At least surface treatment can be performed in a state in which a plurality of chip pieces are attached to a sheet.
  • a method of manufacturing a chip part according to the present invention comprises the steps of: holding a ceramic green sheet or a green laminate on a carrier sheet; and the green sheet or the green laminate held on the carrier sheet; Cutting together with a portion of the green sheet or the green sheet or the green laminate after cutting, peeling at least a portion not to be a product with a portion of the carrier sheet to leave a plurality of chip pieces on the carrier sheet.
  • the method further comprises the step of performing at least a surface treatment on side surfaces of the plurality of chip pieces exposed by the peeling while holding the plurality of chip pieces on the carrier sheet.
  • the plurality of chip pieces can be handled in a state of being stuck to the carrier sheet, and can be easily put into the next process.
  • at least surface treatment can be performed in a state where a plurality of chip pieces are attached to the carrier sheet. Therefore, a plurality of chip components can be easily produced by peeling the chip pieces (chip components) which have been subjected to the surface treatment from the sheet.
  • the step of peeling the plurality of chip pieces from the carrier sheet that was initially attached, and held in the new carrier sheet Cutting the chip piece together with a part of the carrier sheet, peeling at least a portion of the chip piece after cutting which is not a product together with a part of the carrier sheet, and And a step of applying at least a surface treatment to the other side of the plurality of chip pieces exposed by the peeling while holding the plurality of chip pieces on the new carrier sheet.
  • the carrier sheet is a laminate of two or more sheets each having a base material layer and an adhesive layer formed on one surface of the base material layer.
  • the portion corresponding to the non-product portion of the first layer (upper layer) sheet of the carrier sheet is also used. It will peel off. As a result, a recess having a side wall along the side surface of the chip piece is formed in the first layer sheet.
  • the adhesive layer of the carrier sheet preferably changes in adhesive force due to temperature change or ultraviolet irradiation.
  • the adhesive force of the adhesive layer of the carrier sheet is lowered by changing the temperature or irradiating ultraviolet light, so the non-product part is a part of the carrier sheet Can be easily peeled off, and a plurality of chip pieces can be left on the carrier sheet.
  • the adhesive strength of each of the adhesive layers may be arbitrarily set, and each layer may have the same or different adhesive strength.
  • the carrier sheet is formed by laminating the first sheet and the second sheet, and the first sheet is formed by adhering the first base layer and the green sheet or the green laminate.
  • the second sheet may have a second base layer and a second adhesive layer to which the first sheet is attached.
  • the adhesive strength of the first adhesive layer is lower than the adhesive strength of the second adhesive layer.
  • the adhesive force of the second adhesive layer is preferably four or more times the adhesive force of the first adhesive layer. More preferably, it is 12 times or more.
  • the thickness of the first adhesive layer is preferably thinner than the thickness of the second adhesive layer.
  • the first adhesive layer preferably has an adhesive strength of 0.05 N / 25 mm or more and a thickness of 10 ⁇ m or less.
  • the second adhesive layer preferably has an adhesive strength of 0.4 N / 25 mm or more and a thickness of 40 ⁇ m or less. More preferably, the adhesive strength is 5.9 N / 25 mm or more, and the thickness is 40 ⁇ m or less, more preferably, the adhesive strength is 5.9 N / 25 mm or more, and the thickness is 10 ⁇ m or less.
  • a plurality of chip pieces can be handled in a state of being stuck to a sheet, and can be easily put into the next step.
  • B) At least surface treatment can be performed in a state in which a plurality of chip pieces are attached to a sheet.
  • FIG. 2A is a perspective view showing a state in which a ceramic green sheet or a green laminate is held on a carrier sheet in the first manufacturing method
  • FIG. 2B is a cross-sectional view taken along line IIB-IIB in FIG. 2A
  • FIG. 2D is a cross-sectional view taken along the line IID-IID in FIG. 2C, showing a state in which the green sheet or the green laminate held by the carrier sheet is cut together with a part of the carrier sheet.
  • FIG. 2A is a perspective view showing a state in which a ceramic green sheet or a green laminate is held on a carrier sheet in the first manufacturing method
  • FIG. 2B is a cross-sectional view taken along line IIB-IIB in FIG. 2A
  • FIG. 2D is a cross-sectional view taken along the line IID-IID in FIG. 2C, showing a state in which the green sheet or the green laminate held by the carrier sheet is cut together with a part of the carrier sheet.
  • FIG. 3A is a perspective view showing a state in which, in the first manufacturing method, the dummy part of the green sheet or the green laminate after cutting is peeled together with a part of the carrier sheet to leave a plurality of chip pieces on the carrier sheet.
  • FIG. 3B is a cross-sectional view taken along the line IIIB-IIIB in FIG. 3A, showing a state in which the dummy portion is peeled together with a part of the carrier sheet
  • FIG. 3C is a plurality of exposed
  • FIG. 3D is a perspective view showing a state in which a plurality of chip components are produced by at least surface treatment applied to the side surface portions of the chip pieces
  • FIG. 3D is a cross-sectional view taken along line IIID-IIID in FIG.
  • FIG. 6A is a perspective view showing a state in which, in the second manufacturing method, a plurality of chip pieces each having an electrode film formed on one side surface part is peeled off from the carrier sheet and attached to the upper surface of a new carrier sheet;
  • FIG. 6B is a perspective view showing cutting the chip piece held by the new carrier sheet together with a part of the new carrier sheet, and
  • FIG. 6C shows at least the surface of the other side of the plurality of exposed chip pieces.
  • 6 is a table 1 showing evaluations of Examples 1 to 7 and Comparative Example.
  • the chip component according to the present embodiment is obtained by forming electrodes or the like on each side surface of a plurality of chip pieces obtained by singulating a single layer ceramic green sheet, although not shown. Alternatively, it can be obtained, for example, by forming an electrode or the like on each side surface of a plurality of chip pieces obtained by singulating a ceramic laminated body in which a plurality of ceramic green sheets and a plurality of internal electrodes are laminated. In the ceramic green sheet, an internal electrode or an external electrode may be formed. Thereafter, the chip part is fired and commercialized, for example, as a piezoelectric element, a resonator, a filter or the like.
  • the chip part has, for example, a rectangular parallelepiped shape, and has a length of 0.2 to 0.4 mm, a width of 0.8 to 1.2 mm, and a thickness of 0.05 to 0.2 mm.
  • the method of manufacturing a chip part according to the first embodiment (hereinafter referred to as the first manufacturing method) is, as shown in FIG. 1, a first process, a second process, a third process, a fourth process, and a fourth process It has the fifth step.
  • the ceramic green sheet 14 or the green laminate 16 is held on the carrier sheet 10 in step S1 of FIG.
  • the carrier sheet 10 is formed by laminating two or more sheets each having a base material layer and an adhesive layer formed on one surface of the base material layer.
  • the carrier sheet 10 is configured by laminating the first sheet 10A and the second sheet 10B.
  • the first sheet 10A has a first base material layer 12a and a first adhesive layer 18a to which the green sheet 14 or the green laminate 16 is attached.
  • the second sheet 10B has a second base layer 12b and a second adhesive layer 18b to which the first sheet 10A is attached.
  • the green sheet 14 or the green laminate 16 is attached to the upper surface (upper surface of the first adhesive layer 18a) of the first sheet 10A of the carrier sheet 10.
  • the green sheet 14 or the green laminate 16 held by the carrier sheet 10 is cut together with a part of the carrier sheet 10 in step S2 of FIG. 1.
  • the green sheet 14 or the green sheet 14 is moved by moving the knife 20 as the cutting means to a position where the blade edge reaches the second adhesive layer 18b of the second sheet 10B.
  • the laminate 16 and the first sheet 10A are cut.
  • the cutting position of the green sheet 14 or the green laminate 16 is a boundary between the part to be the product and the part not to be the product in the green sheet 14 or the green laminate 16.
  • the position of the blade edge may be in the middle of the first base layer 12a of the first sheet 10A or the second adhesive layer of the second sheet 10B, as long as the green sheet 14 or the green laminate 16 and the first sheet 10A can be cut. It may reach the middle of 18b or the middle of the second base material layer 12b of the second sheet 10B.
  • step S3 in FIG. 1 at step S3 in FIG. 1, as shown in FIGS. 3A and 3B, at least a portion of the green sheet 14 or the green laminate 16 after cutting is not a product.
  • a portion (hereinafter referred to as a dummy portion 22 (see FIG. 3B)) is peeled off together with a part of the carrier sheet 10 to leave a plurality of chip pieces 24 on the carrier sheet 10.
  • a part of the cut first sheet 10A attached under the dummy portion 22 is also peeled off.
  • step S4 the plurality of chip pieces 24 are handled while being held by the carrier sheet 10, and are put into the next step (side surface treatment step).
  • step S5 of FIG. 1 As shown in FIG. 3C and FIG. To produce a plurality of chip parts 26 (see FIG. 3D).
  • step S3 By peeling off the dummy portion 22 in step S3, a gap 28 (space) is formed between the plurality of chip pieces 24.
  • the side surface portions 24a of the plurality of exposed chip pieces 24 are subjected to surface treatment such as paste application, whereby the side surfaces of the plurality of chip pieces 24 are formed.
  • surface treatment such as paste application
  • an electrode film 30 side electrode or the like
  • various processes can be performed on the side portions 24 a of the plurality of chip pieces 24.
  • chip component peeling step the chip component 26 is peeled from the carrier sheet 10 in step S6 of FIG. That is, it peels from the 2nd sheet 10B.
  • the dummy portion 22 of the green sheet 14 or the green laminated body 16 after cutting is peeled off together with a part of the carrier sheet 10 in the third step to form the carrier sheet 10. Since the plurality of chip pieces 24 are left, the plurality of chip pieces 24 can be handled in a state of being attached to the carrier sheet 10, and can be easily introduced to the next step (side surface treatment step). In addition, at least the surface treatment can be performed in a state where the plurality of chip pieces 24 are attached to the carrier sheet 10.
  • the carrier sheet 10 having the following configuration may be adopted.
  • the adhesive force of the first adhesive layer 18a of the first sheet 10A lower than the adhesive force of the second adhesive layer 18b of the second sheet 10B. Further, as shown in FIG. 4, it is preferable to reduce the thickness tb of the second adhesive layer 18 b to about the thickness ta of the first adhesive layer 18 a.
  • the thickness tb of the second adhesive layer 18b is increased, the amount of displacement of the second adhesive layer 18b in the shearing direction becomes large in the cutting step, and also in this case, the positional displacement of the chip piece 24 tends to occur. It may be difficult to align the pieces 24.
  • the adhesive force of the second adhesive layer 18 b higher than the adhesive force of the first adhesive layer 18 a and reducing the thickness tb of the second adhesive layer 18 b, it is possible to suppress the positional deviation of the chip 24. .
  • the carrier sheet 10 with the chip pieces is handled in the next step, there is no possibility that the chip pieces 24 may be peeled off together with the remaining first sheet 10A.
  • the first adhesive layer 18a of the first sheet 10A and the second adhesive layer 18b of the second sheet 10B be an adhesive layer whose adhesive force changes due to temperature change or ultraviolet irradiation.
  • the first sheet 10A it is possible to use a temperature-sensitive adhesive sheet in which the adhesive strength is lowered when the temperature of the first adhesive layer 18a becomes lower than or equal to a preset switching temperature.
  • the first sheet 10A it is possible to use an ultraviolet-curable adhesive tape in which the adhesive force of the first adhesive layer 18a is lowered by irradiating ultraviolet light. The same applies to the second sheet 10B.
  • the temperature-sensitive adhesive sheet is used as the first sheet 10A and the second sheet 10B, respectively, in the first and second steps, the first adhesive layer 18a of the first sheet 10A and the second sheet 10B (2)
  • the temperature of the adhesive layer 18b is set to a temperature higher than the switching temperature.
  • the third step by setting the temperature of the second adhesive layer 18 b to a temperature lower than the switching temperature, the dummy portion 22 is attached to a portion of the first sheet 10A after cutting attached thereto. It becomes easy to peel off.
  • the temperature of the second adhesive layer 18b may be maintained, for example, at the temperature in the third process to perform the treatment. Processing time can be shortened.
  • the temperature of the first adhesive layer 18a of the first sheet 10A and the temperature of the second adhesive layer 18b of the second sheet 10B are set again to a temperature higher than the switching temperature after the stage of introducing to the fourth step (step S4 and subsequent steps) You may Thereby, the adhesive force of the 1st adhesive layer 18a and the 2nd adhesive layer 18b becomes high, and it can handle in the state which affixed the some chip piece 24 to the carrier sheet 10. FIG. In addition, when the surface treatment or the like in the fourth step is performed, the chip piece 24 is not peeled off from the carrier sheet 10.
  • the temperature of the first adhesive layer 18a of the first sheet 10A and the second adhesive layer 18b of the second sheet 10B is set to a temperature lower than the switching temperature to peel off the chip component 26.
  • the adhesive force of the first adhesive layer 18a of the first sheet 10A and the second adhesive layer 18b of the second sheet 10B are set to a temperature lower than the switching temperature in the fifth step, the adhesive force of the first adhesive layer 18a
  • the chip component 26 is easily peeled off.
  • the rapid temperature change there may be a problem such as peeling of the electrode or the like formed on the side surface of the chip part 26. Therefore, it is preferable not to lower the temperature of the first adhesive layer 18a and the second adhesive layer 18b below the switching temperature after the surface treatment and the like are performed. Therefore, it is preferable that the adhesive force of the first adhesive layer 18 a be lower than the adhesive force of the second adhesive layer 18 b.
  • a method of manufacturing a chip part according to the second embodiment (hereinafter, referred to as a second manufacturing method) will be described with reference to FIGS. 5 and 6A to 6C.
  • This second manufacturing method follows substantially the same steps as the above-described first manufacturing method, but differs in that it has a step of carrying out a plurality of surface treatments and the like on the side surface portion 24 a of the chip piece 24.
  • the surface treatment or the like on one side surface portion of the chip piece 24 is carried out through the step 1A step (step S101) to the step 4A step (step S105) of FIG.
  • the electrode film 30 is formed.
  • step S106 reattachment step
  • the plurality of chip pieces 24 are held on a new carrier sheet 100. That is, the plurality of chip pieces 24 are attached to a new carrier sheet 100.
  • a thermally foamable sheet (not shown) is pasted onto the plurality of chip pieces 24.
  • the work in a state in which the plurality of chip pieces 24 are sandwiched between the initial carrier sheet 10 and the thermally foamable sheet is brought to the switching temperature or lower to peel off the initial carrier sheet 10.
  • the thermally foamed sheet is replaced with a new carrier sheet 100 using the temperature difference on the high temperature side. That is, with the plurality of chip pieces 24 placed on the thermally foamable sheet, the new carrier sheet 100 is attached onto the plurality of chip pieces 24. Thereafter, the work in a state in which the plurality of chip pieces 24 are sandwiched between the new carrier sheet 100 and the thermally foamable sheet is heated (higher than the peel start point of the thermally foamable sheet) to peel the thermally foamable sheet. Thereby, the plurality of chip pieces 24 are attached to the new carrier sheet 100 again. By so doing, the plurality of chip pieces 24 aligned and stuck on the original carrier sheet 10 can be laminated to a new carrier sheet 100 in a state in which the aligned state is maintained.
  • step S107 cutting step
  • the plurality of chip pieces 24 held by the new carrier sheet 100 are cut together with a part of the carrier sheet 100.
  • step S108 dummy part peeling step
  • the dummy part 22 (see FIG. 6B) generated by the cutting process is peeled off together with part of the carrier sheet 100.
  • a plurality of chip pieces 24 are left on the carrier sheet 100.
  • a part of the cut first sheet 100A attached under the dummy portion 22 is also peeled off.
  • step S109 the plurality of chip pieces 24 are handled while being held on the carrier sheet 100, and are input to the next step (side surface treatment step).
  • step S110 side surface treatment step
  • step S110 side surface treatment step
  • step S111 chip component peeling step
  • Example 1 in Example 1, as the carrier sheet 10, a sheet having a two-layer structure of a first sheet 10A and a second sheet 10B was used.
  • a cool-off type temperature-sensitive adhesive sheet manufactured by Nitta Corporation: CS5010C25
  • a cool-off type temperature-sensitive adhesive sheet manufactured by Nitta Corporation: CS5040C08
  • the adhesive strength of the first adhesive layer 18a of the first sheet 10A is 0.1 N / 25 mm, and the thickness is 10 ⁇ m.
  • the second sheet 10B has an adhesive strength of 0.4 N / 25 mm and a thickness of 40 ⁇ m for the second adhesive layer 18b.
  • the green sheet 14 or the green laminate 16 was heated to 80 ° C. and cut.
  • 124 rows in the vertical direction and 53 rows in the horizontal direction were cut.
  • the dummy portion 22 was peeled together with a part of the carrier sheet 10 (a part of the first sheet 10A after cutting) with a comb-shaped jig of equal pitch.
  • the side electrode 30 is formed on the side surface 24a of each chip piece 24 by screen printing, and remains on the carrier sheet 10 in the fifth step (chip component peeling step). The chip part 26 was peeled off.
  • Example 2 is the same as Example 1 described above except that a cool-off type temperature-sensitive adhesive sheet (manufactured by Nitta Corporation: CS5010C05) is used as the second sheet 10B of the carrier sheet 10.
  • the chip part 26 was produced.
  • the second sheet 10B has an adhesive strength of 1.2 N / 25 mm and a thickness of 40 ⁇ m for the second adhesive layer 18b.
  • Example 3 is the same as Example 1 described above except that a cool-off type temperature-sensitive adhesive sheet (manufactured by Nitta Corporation: CS5010C02) is used as the second sheet 10B of the carrier sheet 10.
  • the chip part 26 was produced.
  • the second sheet 10B has an adhesion of 5.9 N / 25 mm and a thickness of 40 ⁇ m for the second adhesive layer 18b.
  • Example 4 produced several chip components 26 like Example 3 mentioned above except the point which adjusted thickness tb of the 2nd adhesion layer 18b of the carrier sheet 10 to 30 micrometers.
  • Example 5 produced several chip components 26 like Example 3 mentioned above except the point which adjusted thickness tb of the 2nd adhesion layer 18b of the carrier sheet 10 to 20 micrometers.
  • Example 6 produced several chip components 26 like Example 3 mentioned above except the point which adjusted thickness tb of the 2nd adhesion layer 18b of the carrier sheet 10 to 10 micrometers.
  • Example 7 is the same as Example 3 described above except that a cool-off type temperature-sensitive adhesive sheet (manufactured by Nitta Corporation: CS5010C80) is used as the first sheet 10A of the carrier sheet 10.
  • the chip part 26 was produced.
  • the first sheet 10A has an adhesive force of 0.05 N / 25 mm and a thickness of 10 ⁇ m for the first adhesive layer 18a.
  • a sheet having a single-layer structure of only the first sheet 10A was used as the carrier sheet 10.
  • a cool-off type temperature-sensitive adhesive sheet manufactured by Nitta Corporation: CS5010C25
  • the adhesive strength of the first adhesive layer 18a of the first sheet 10A is 0.1 N / 25 mm, and the thickness is 10 ⁇ m.
  • the ceramic green sheet 14 or the green laminate 16 is held on the carrier sheet 10 (only the first sheet 10A). Thereafter, the green sheet 14 or the green laminate 16 held by the carrier sheet 10 was cut together with part of the carrier sheet 10. As a result, the plurality of chip pieces 24 are held on the carrier sheet 10.
  • the plurality of chip pieces 24 were handled while being held by the carrier sheet 10, and were put into the next process. Thereafter, the plurality of chip pieces 24 were peeled off from the carrier sheet 10. Then, a plurality of chip pieces 24 were aligned for the next step (surface treatment etc.). And the side electrode 30 was formed in the side part 24a of each chip piece 24 by screen printing.
  • the defect rate is defined as M: the expected number of chip parts 26 manufactured from the green sheet 14 or the green laminate 16 bonded onto one carrier sheet 10; and A, the number of chip parts 26 actually manufactured. When it did, it asked by calculating A / M.
  • the comparative example had a poor handling state. That is, the chip piece 24 fell off from the carrier sheet 10 during handling, and the defect rate increased. This is because the carrier sheet 10 is made up of only the first sheet 10A, in the cutting step, cuts may be made in the first base layer 12a of the first sheet 10A (carrier sheet). Therefore, it is considered that the reason is that, at the time of handling, the first sheet 10A is bent at a portion where the first base layer 12a enters the first base layer 12a, and it becomes difficult to stably hold the carrier sheet 10. Moreover, in the comparative example, it was necessary to align the plurality of chip pieces 24 in the previous step such as surface treatment of the chip pieces 24. It is considered that the loss of the chip pieces 24 at the stage of the alignment operation is also a factor that increases the defect rate.
  • the defect rate was less than 5% and was good.
  • Example 2 the defect rate was less than 1%.
  • the adhesive force of the second adhesive layer 18b of the second sheet 10B was as small as 0.4 N / 25 mm, so when cutting 124 rows, for example, in the longitudinal direction, the position of the chip piece 24 in the cutting step Is gradually displaced with the first adhesive layer 18a, which is considered to have led to the defect rate.
  • Example 7 When the results of Examples 2 to 7 in which the percent defective is less than 1% are examined in detail, in Examples 2 to 6 except Example 7, the larger the adhesion of the second adhesive layer 18b of the second sheet 10B is, The defect rate is decreasing. This is considered to be because the positional deviation of the chip piece 24 and the first adhesive layer 18a in the cutting step is less likely to occur as the adhesive force of the second adhesive layer 18b increases, and thereby the defect rate is reduced.
  • the defect rate is lowered as the thickness tb of the second adhesive layer 18b of the second sheet 10B is smaller. This is considered to be because the amount of displacement of the second adhesive layer 18b in the shearing direction becomes smaller in the cutting step by reducing the thickness tb of the second adhesive layer 18b, thereby reducing the defect rate.
  • Example 7 since the adhesive force of the first adhesive layer 18a is as small as 0.05 N / 25 mm, the positional displacement of the chip piece 24 is likely to occur at the time of cutting in the cutting step, and the dummy portion is peeled in the third step. It is thought that this was exfoliated together with the dummy portion 22 in the process, which led to the defect rate.
  • the method of manufacturing a chip part according to the present invention is not limited to the above-described embodiment, and it goes without saying that various configurations can be adopted without departing from the scope of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Dicing (AREA)

Abstract

複数のチップ片をシートに貼着した状態でハンドリングすることができ、複数のチップ片をシートに貼着した状態で少なくとも表面処理を行うことができるチップ部品の製造方法を提供する。グリーンシート等をキャリアシートに保持する工程と、キャリアシートに保持されたグリーンシート等を、キャリアシートの一部と共に切断する工程と、切断後のグリーンシート等のうち、少なくともダミー部をキャリアシートの一部と共に剥離して、キャリアシート上に複数のチップ片を残す工程と、複数のチップ片をキャリアシートに保持した状態で、剥離によって露出した複数のチップ片の側面部に少なくとも表面処理を施す工程とを有する。

Description

チップ部品の製造方法
　本発明は、チップ部品の製造方法に関し、例えば圧電素子等のセラミック製チップ部品の製造方法に適用して好適なチップ部品の製造方法に関する。
　従来、チップ部品の製造方法として、例えば特許第５５５６０７０号公報に記載された製造方法がある。この製造方法は、接着シートと、エネルギー線照射により粘着力が低下するダイシングテープとが積層された１層のダイシングテープ一体型接着シートを、半導体ウエハに貼り付ける工程と、半導体ウエハ及び接着シートを切断することにより、半導体ウエハを個片化して複数の半導体チップを作製する工程とを有する。
　ところで、半導体ウエハを個片化して得られた半導体チップは、すでにイオン注入工程、配線工程、電極形成工程等を経ており、個片化することで、半導体チップとして完成している。
　一方、チップ部品においては、セラミックスグリーンシート又はセラミックス積層体を個片化して複数のチップ片とした後、チップ片の側面に電極等を形成するための少なくとも表面処理を施す工程に投入しなければならない。チップ片は非常に小さいものであり、多数個のチップ片を作製することから、ハンドリングが難しく、また、各チップ片に対する表面処理のための位置決めが困難になるという問題がある。
　本発明はこのような課題を考慮してなされたものであり、下記効果を奏するチップ部品の製造方法を提供することを目的とする。
　（ａ）複数のチップ片をシートに貼着した状態でハンドリングすることができ、容易に次工程に投入することができる。
　（ｂ）複数のチップ片をシートに貼着した状態で少なくとも表面処理を行うことができる。
［１］　本発明に係るチップ部品の製造方法は、セラミックスのグリーンシート又はグリーン積層体をキャリアシートに保持する工程と、前記キャリアシートに保持された前記グリーンシート又はグリーン積層体を、前記キャリアシートの一部と共に切断する工程と、切断後の前記グリーンシート又はグリーン積層体のうち、少なくとも製品とならない部分を前記キャリアシートの一部と共に剥離して、前記キャリアシート上に複数のチップ片を残す工程と、前記複数のチップ片を前記キャリアシートに保持した状態で、前記剥離によって露出した前記複数のチップ片の側面部に少なくとも表面処理を施す工程とを有することを特徴とする。
　これにより、複数のチップ片をキャリアシートに貼着した状態でハンドリングすることができ、容易に次工程に投入することができる。しかも、複数のチップ片をキャリアシートに貼着した状態で少なくとも表面処理を行うことができる。従って、表面処理を終えたチップ片（チップ部品）をシートから剥離することで、容易に複数のチップ部品を作製することができる。
［２］　本発明において、さらに、前記複数のチップ片を新しいキャリアシートに保持した後、当初貼り付けてあったキャリアシートから前記複数のチップ片を剥離する工程と、前記新しいキャリアシートに保持された前記チップ片を、前記キャリアシートの一部と共に切断する工程と、切断後の前記チップ片のうち、少なくとも製品とならない部分を前記キャリアシートの一部と共に剥離して、前記キャリアシート上に複数のチップ片を残す工程と、前記複数のチップ片を前記新しいキャリアシートに保持した状態で、前記剥離によって露出した前記複数のチップ片の他方の側面部に少なくとも表面処理を施す工程とを有してもよい。これにより、複雑な形状のチップ片を多数形成することができると共に、各チップ片の複数の側面にそれぞれ電極膜を形成することができる。
［３］　本発明において、前記キャリアシートは、基材層と、該基材層の一方の面に形成された粘着層とを有するシートが２層以上積層されていることが好ましい。
　これにより、切断後の前記グリーンシート又はグリーン積層体のうち、少なくとも製品とならない部分を剥離する際に、キャリアシートの１層目（上層）のシートのうち、製品とならない部分に対応した箇所も剥離することとなる。その結果、１層目のシートに、チップ片の側面に沿った側壁を有する凹部が形成される。
　そのため、その後のチップ片の側面部に対する表面処理が容易となり、しかも、シートにチップ片を貼着した状態で表面処理を行うことができる。
［４］　本発明において、前記キャリアシートの前記粘着層は、温度変化や紫外線照射によって粘着力が変化することが好ましい。
　キャリアシートから製品とならない部分を剥離する際に、温度を変化させたり、紫外線を照射することで、キャリアシートの粘着層の粘着力が低下することから、製品とならない部分をキャリアシートの一部と共に容易に剥離することができ、キャリアシート上に複数のチップ片を残すことができる。
［５］　本発明において、各前記粘着層の粘着力は任意に設定され、各層で同一又は異なる粘着力を有してもよい。
［６］　本発明において、前記キャリアシートは、第１シートと第２シートが積層されて構成され、前記第１シートは、第１基材層と、前記グリーンシート又はグリーン積層体が貼着される第１粘着層とを有し、前記第２シートは、第２基材層と、前記第１シートが貼着される第２粘着層とを有してもよい。
［７］　本発明において、前記第１粘着層の粘着力が前記第２粘着層の粘着力より低いことが好ましい。
［８］　本発明において、前記第２粘着層の粘着力は、前記第１粘着層の粘着力の４倍以上であることが好ましい。さらに好ましくは１２倍以上である。
［９］　本発明において、前記第１粘着層の厚みが前記第２粘着層の厚みよりも薄いことが好ましい。
［１０］　本発明において、前記第１粘着層は、粘着力が０．０５Ｎ／２５ｍｍ以上で、且つ、厚みが１０μｍ以下であることが好ましい。
［１１］　本発明において、前記第２粘着層は、粘着力が０．４Ｎ／２５ｍｍ以上で、且つ、厚みが４０μｍ以下であることが好ましい。さらに好ましくは、粘着力が５．９Ｎ／２５ｍｍ以上で、且つ、厚みが４０μｍ以下であり、より好ましくは、粘着力が５．９Ｎ／２５ｍｍ以上で、且つ、厚みが１０μｍ以下である。
　本発明に係るチップ部品の製造方法によれば、下記効果を奏する。
　（ａ）複数のチップ片をシートに貼着した状態でハンドリングすることができ、容易に次工程に投入することができる。
　（ｂ）複数のチップ片をシートに貼着した状態で少なくとも表面処理を行うことができる。
第１の実施の形態に係るチップ部品の製造方法（第１製造方法）を示すフローチャートである。 図２Ａは、第１製造方法において、セラミックスのグリーンシート又はグリーン積層体をキャリアシートに保持した状態を示す斜視図であり、図２Ｂは図２ＡにおけるＩＩＢ－ＩＩＢ線上の断面図であり、図２Ｃはキャリアシートに保持されたグリーンシート又はグリーン積層体を、キャリアシートの一部と共に切断する状態を示す斜視図であり、図２Ｄは図２ＣにおけるＩＩＤ－ＩＩＤ線上の断面図である。 図３Ａは、第１製造方法において、切断後のグリーンシート又はグリーン積層体のうち、ダミー部をキャリアシートの一部と共に剥離して、キャリアシート上に複数のチップ片を残した状態を示す斜視図であり、図３Ｂは図３ＡにおけるＩＩＩＢ－ＩＩＩＢ線上の断面図であって、ダミー部をキャリアシートの一部と共に剥離している状態を示す断面図であり、図３Ｃは、露出した複数のチップ片の側面部に少なくとも表面処理を施して複数のチップ部品を作製した状態を示す斜視図であり、図３Ｄは図３ＣにおけるＩＩＩＤ－ＩＩＩＤ線上の断面図である。 キャリアシートを示す断面図である。 第２の実施の形態に係るチップ部品の製造方法（第２製造方法）を示すフローチャートである。 図６Ａは、第２製造方法において、一方の側面部にそれぞれ電極膜が形成された複数のチップ片をキャリアシートから剥離し、新しいキャリアシートの上面に貼り換えた状態を示す斜視図であり、図６Ｂは、新しいキャリアシートに保持されたチップ片を、新しいキャリアシートの一部と共に切断する状態を示す斜視図であり、図６Ｃは、露出した複数のチップ片の他方の側面部に少なくとも表面処理を施して複数のチップ部品を作製した状態を示す斜視図である。 実施例１～７及び比較例の評価を示す表１である。
　以下、本発明に係るチップ部品の製造方法の実施の形態例を図１～図７を参照しながら説明する。なお、本明細書において、数値範囲を示す「～」は、その前後に記載される数値を下限値及び上限値として含む意味として使用される。
　本実施の形態に係るチップ部品は、図示しないが、例えば１層のセラミックスグリーンシートを個片化して得られた複数のチップ片の各側面に電極等を形成することで得られる。あるいは、例えば複数のセラミックグリーンシートと複数の内部電極が積層されたセラミックス積層体を個片化して得られた複数のチップ片の各側面に電極等を形成することで得られる。なお、上記セラミックグリーンシートは、内部電極や外部電極が形成されていてもよい。その後、チップ部品は焼成され、例えば圧電素子や共振器、フィルタ等として製品化される。チップ部品は、例えば直方体状を有し、縦が０．２～０．４ｍｍ、横が０．８～１．２ｍｍ、厚みが０．０５～０．２ｍｍである。
　そして、第１の実施の形態に係るチップ部品の製造方法（以下、第１製造方法と記す）は、図１に示すように、第１工程、第２工程、第３工程、第４工程及び第５工程を有する。
　第１工程は、図１のステップＳ１において、図２Ａ及び図２Ｂに示すように、セラミックスのグリーンシート１４又はグリーン積層体１６をキャリアシート１０に保持する。キャリアシート１０は、基材層と、該基材層の一方の面に形成された粘着層とを有するシートが２層以上積層されている。
　第１製造方法では、図２Ｂに示すように、キャリアシート１０は、第１シート１０Ａと第２シート１０Ｂが積層されて構成されている。第１シート１０Ａは、第１基材層１２ａと、グリーンシート１４又はグリーン積層体１６が貼着される第１粘着層１８ａとを有する。第２シート１０Ｂは、第２基材層１２ｂと、第１シート１０Ａが貼着される第２粘着層１８ｂとを有する。
　そして、この第１工程（貼着工程）では、キャリアシート１０の第１シート１０Ａの上面（第１粘着層１８ａの上面）にグリーンシート１４又はグリーン積層体１６を貼着する。
　次に、第２工程（切断工程）は、図１のステップＳ２において、キャリアシート１０に保持されたグリーンシート１４又はグリーン積層体１６を、キャリアシート１０の一部と共に切断する。具体的には、図２Ｃ及び図２Ｄに示すように、切断手段であるナイフ２０を、刃先が第２シート１０Ｂの第２粘着層１８ｂに到達する位置まで移動させることで、グリーンシート１４又はグリーン積層体１６並びに第１シート１０Ａを切断する。グリーンシート１４又はグリーン積層体１６の切断位置は、グリーンシート１４又はグリーン積層体１６のうち、製品となる部分と製品とならない部分との境界である。この場合、グリーンシート１４又はグリーン積層体１６並びに第１シート１０Ａが切断できればよいため、刃先の位置は、第１シート１０Ａの第１基材層１２ａの途中あるいは第２シート１０Ｂの第２粘着層１８ｂの途中あるいは第２シート１０Ｂの第２基材層１２ｂの途中まで達してもよい。
　次に、第３工程（ダミー部剥離工程）は、図１のステップＳ３において、図３Ａ及び図３Ｂに示すように、切断後のグリーンシート１４又はグリーン積層体１６のうち、少なくとも製品とならない部分（以下、ダミー部２２と記す（図３Ｂ参照））をキャリアシート１０の一部と共に剥離して、キャリアシート１０上に複数のチップ片２４を残す。このとき、ダミー部２２と共に、該ダミー部２２の下に貼着された切断後の第１シート１０Ａの一部も剥離される。
　その後、ステップＳ４において、複数のチップ片２４をキャリアシート１０に保持した状態でハンドリングして、次工程（側面処理工程）に投入する。
　次に、第４工程（側面処理工程）は、図１のステップＳ５において、図３Ｃ及び図３Ｄに示すように、上述した剥離によって露出した複数のチップ片２４の側面部２４ａに少なくとも表面処理を施して複数のチップ部品２６（図３Ｄ参照）を作製する。ステップＳ３でのダミー部２２の剥離によって、複数のチップ片２４の間には、隙間２８（空間）が形成される。
　そのため、キャリアシート１０に複数のチップ片２４を貼着した状態で、露出した複数のチップ片２４の側面部２４ａに、ペースト塗布等の表面処理を行うことで、複数のチップ片２４の側面部２４ａに例えば電極膜３０（側面電極等）を形成することができる。もちろん、表面処理のほか、複数のチップ片２４の側面部２４ａに種々の加工（溝の形成等）を行うことも可能となる。
　次に、第５工程（チップ部品剥離工程）は、図１のステップＳ６において、チップ部品２６をキャリアシート１０から剥離する。すなわち、第２シート１０Ｂから剥離する。
　このように、第１製造方法では、第３工程において、切断後のグリーンシート１４又はグリーン積層体１６のうち、少なくともダミー部２２をキャリアシート１０の一部と共に剥離して、キャリアシート１０上に複数のチップ片２４を残すようにしたので、複数のチップ片２４をキャリアシート１０に貼着した状態でハンドリングすることができ、容易に次工程（側面処理工程）に投入することができる。しかも、複数のチップ片２４をキャリアシート１０に貼着した状態で少なくとも表面処理を行うことができる。
　ここで、キャリアシート１０に関し、以下の構成のキャリアシート１０を採用してもよい。
　第１シート１０Ａの第１粘着層１８ａの粘着力を第２シート１０Ｂの第２粘着層１８ｂの粘着力よりも低くすることが好ましい。また、図４に示すように、第２粘着層１８ｂの厚みｔｂを第１粘着層１８ａの厚みｔａ程度まで薄くすることが好ましい。
　第１粘着層１８ａの粘着力を高くすると、キャリアシート１０からチップ部品２６を剥離する際に、表面処理した部分（電極等）の一部が剥離するおそれがある。反対に、第１粘着層１８ａの粘着力を低くし過ぎると、第２工程（切断工程）での切断時に、チップ片２４の位置ずれが生じ、第３工程でのダミー部剥離工程でダミー部２２と共に剥離されるおそれがある。
　また、第２粘着層１８ｂの粘着力を低くすると、切断工程にて、チップ片２４の位置ずれが生じやすくなり、チップ片２４を整列させることが困難になるおそれがある。この場合、多数のチップ片２４に一度に表面処理等を行う場合に支障が生じるおそれもある。
　一方、第２粘着層１８ｂの厚みｔｂを大きくすると、切断工程で、第２粘着層１８ｂの剪断方向へのずれ量が大きくなり、この場合も、チップ片２４の位置ずれが生じやすくなり、チップ片２４を整列させることが困難になるおそれがある。
　第２粘着層１８ｂの粘着力を第１粘着層１８ａの粘着力よりも高くし、且つ、第２粘着層１８ｂの厚みｔｂを薄くすることで、チップ片２４の位置ずれを抑制することができる。しかも、チップ片付きのキャリアシート１０を次工程にハンドリングする際に、チップ片２４が、残存する第１シート１０Ａと共に剥離するおそれもなくなる。
　第１シート１０Ａの第１粘着層１８ａ及び第２シート１０Ｂの第２粘着層１８ｂは、温度変化や紫外線照射によって粘着力が変化する粘着層であることが好ましい。例えば第１シート１０Ａとして、第１粘着層１８ａの温度が予め設定されたスイッチング温度以下になった段階で粘着力が低下する感温性粘着シートを用いることができる。また、例えば第１シート１０Ａとして、紫外線を照射することで第１粘着層１８ａの粘着力が低下する紫外線硬化型粘着テープを用いることができる。これは、第２シート１０Ｂについても同様である。
　これにより、第１シート１０Ａ及び第２シート１０Ｂとしてそれぞれ感温性粘着シートを使用した場合、第１工程及び第２工程では、第１シート１０Ａの第１粘着層１８ａ及び第２シート１０Ｂの第２粘着層１８ｂの温度をスイッチング温度よりも高い温度に設定する。そして、第３工程において、第２粘着層１８ｂの温度をスイッチング温度よりも低い温度に設定することで、ダミー部２２を、その下に貼着された切断後の第１シート１０Ａの一部と共に剥離し易くなる。
　第４工程に投入する段階（ハンドリング）並びに第４工程（表面処理等）では、第２粘着層１８ｂの温度を、例えば第３工程での温度に維持して処理を行ってもよい。処理時間の短縮を図ることができる。
　もちろん、第４工程に投入する段階以降（ステップＳ４以降）において、再び第１シート１０Ａの第１粘着層１８ａ及び第２シート１０Ｂの第２粘着層１８ｂの温度をスイッチング温度よりも高い温度に設定してもよい。これにより、第１粘着層１８ａ及び第２粘着層１８ｂの粘着力が高くなり、複数のチップ片２４をキャリアシート１０に貼着した状態でハンドリングすることができる。また、第４工程での表面処理等を行う際に、チップ片２４がキャリアシート１０から剥離することがなくなる。
　その後の第５工程では、第１シート１０Ａの第１粘着層１８ａ及び第２シート１０Ｂの第２粘着層１８ｂの温度を、スイッチング温度よりも低い温度に設定して、チップ部品２６を剥離する。
　仮に、第５工程で、第１シート１０Ａの第１粘着層１８ａ及び第２シート１０Ｂの第２粘着層１８ｂの温度をスイッチング温度よりも低い温度に設定すれば、第１粘着層１８ａの粘着力が低くなるため、チップ部品２６を剥離しやすくなる。しかし、急激な温度変化によって、チップ部品２６の側面部に形成された電極等が剥がれる等、問題が生じるおそれがある。そのため、表面処理等を実施した以降は、第１粘着層１８ａ及び第２粘着層１８ｂの温度をスイッチング温度より低下させないことが好ましい。従って、第１粘着層１８ａの粘着力が第２粘着層１８ｂの粘着力より低いことが好ましい。これにより、チップ部品２６をキャリアシート１０から剥離する際に、チップ部品２６の側面部に形成された電極等が剥がれることがなくなり、チップ部品２６の歩留まりを向上させることができる。
　次に、第２の実施の形態に係るチップ部品の製造方法（以下、第２製造方法と記す）について図５及び図６Ａ～図６Ｃを参照しながら説明する。
　この第２製造方法は、上述した第１製造方法とほぼ同様の工程を踏むが、チップ片２４の側面部２４ａに対して複数回の表面処理等を実施する工程を有する点で異なる。
　具体的には、先ず、図５の第１Ａ工程（ステップＳ１０１）～第４Ａ工程（ステップＳ１０５）を経ることで、図６Ａに示すように、チップ片２４の一方の側面部への表面処理等によって電極膜３０が形成される。
　その後、図５の第１Ｂ工程（ステップＳ１０６：貼り換え工程）において、図６Ａに示すように、複数のチップ片２４を新しいキャリアシート１００に保持する。すなわち、複数のチップ片２４を新しいキャリアシート１００に貼り換える。例えば、複数のチップ片２４を当初のキャリアシート１０に載せた状態で、複数のチップ片２４上に熱発泡シート（図示せず）を貼り付ける。その後、複数のチップ片２４が当初のキャリアシート１０と熱発泡シートとで挟まれた状態のワークを、スイッチング温度以下にして当初のキャリアシート１０を剥離する。
　その後、高温側の温度差を利用して熱発泡シートから新しいキャリアシート１００に貼り換える。すなわち、複数のチップ片２４を熱発泡シートに載せた状態で、複数のチップ片２４上に新しいキャリアシート１００を貼り付ける。その後、複数のチップ片２４が新しいキャリアシート１００と熱発泡シートとで挟まれた状態のワークを、高温（熱発泡シートの剥離開始点以上）にして熱発泡シートを剥離する。これにより、新しいキャリアシート１００に複数のチップ片２４が貼り換えられる。こうすることで、当初のキャリアシート１０上に整列して貼着されていた複数のチップ片２４を、その整列状態を維持させた状態で、新しいキャリアシート１００に貼り換えることができる。
　次に、図５の第２Ｂ工程（ステップＳ１０７：切断工程）において、図６Ｂに示すように、新しいキャリアシート１００に保持された複数のチップ片２４を、キャリアシート１００の一部と共に切断する。
　次に、図５の第３Ｂ工程（ステップＳ１０８：ダミー部剥離工程）において、図６Ｃに示すように、切断処理によって生じたダミー部２２（図６Ｂ参照）をキャリアシート１００の一部と共に剥離して、キャリアシート１００上に複数のチップ片２４を残す。このとき、ダミー部２２と共に、該ダミー部２２の下に貼着された切断後の第１シート１００Ａの一部も剥離される。
　その後、ステップＳ１０９において、複数のチップ片２４をキャリアシート１００に保持した状態でハンドリングして、次工程（側面処理工程）に投入する。
　次に、図５の第４Ｂ工程（ステップＳ１１０：側面処理工程）において、図６Ｃに示すように、上述したダミー部２２の剥離によって露出した複数のチップ片２４（図６Ｂ参照）の他方の側面部に少なくとも表面処理（電極膜３０の形成）を施して複数のチップ部品２６を作製する。
　次に、図５の第５工程（ステップＳ１１１：チップ部品剥離工程）において、チップ部品２６（一方の側面部及び他方の側面部にそれぞれ電極膜３０が形成されたチップ片）をキャリアシート１００から剥離する。
　このように、第１工程～第４工程の一連の工程を繰り返すことで、複雑な形状のチップ片２４を多数形成することができると共に、各チップ片２４の複数の側面にそれぞれ電極膜３０を形成することができる。
　実施例１～６及び比較例について、キャリアシート１０の粘着層の粘着力及び厚みを変えてチップ部品の不良率を確認した。
（実施例１）
　実施例１は、キャリアシート１０として、第１シート１０Ａ及び第２シート１０Ｂの２層構造のシートを用いた。第１シート１０Ａとして、クールオフタイプの感温性粘着シート（ニッタ株式会社製：ＣＳ５０１０Ｃ２５）を用い、第２シート１０Ｂとして、同じくクールオフタイプの感温性粘着シート（ニッタ株式会社製：ＣＳ５０４０Ｃ０８）を用いた。
　具体的には、第１シート１０Ａは、第１粘着層１８ａの粘着力が０．１Ｎ／２５ｍｍ、厚みが１０μｍである。第２シート１０Ｂは、第２粘着層１８ｂの粘着力が０．４Ｎ／２５ｍｍ、厚みが４０μｍである。
　そして、図１に示す製造工程に沿って複数のチップ部品２６を作製した。この場合、第２工程（切断工程）では、グリーンシート１４又はグリーン積層体１６を８０℃に加温して切断した。この第２工程では、縦方向に１２４列、横方向に５３列の切れ込みを入れた。
　第３工程（ダミー部剥離工程）では、等ピッチの櫛歯状の治具にて、ダミー部２２をキャリアシート１０の一部（切断後の第１シート１０Ａの一部）と共に剥離した。第４工程（側面処理工程）では、各チップ片２４の側面部２４ａに、スクリーン印刷によって側面電極３０を形成した、そして、第５工程（チップ部品剥離工程）では、キャリアシート１０上に残存するチップ部品２６を剥離した。
（実施例２）
　実施例２は、キャリアシート１０の第２シート１０Ｂとして、クールオフタイプの感温性粘着シート（ニッタ株式会社製：ＣＳ５０１０Ｃ０５）を用いた点以外は、上述した実施例１と同様にして複数のチップ部品２６を作製した。第２シート１０Ｂは、第２粘着層１８ｂの粘着力が１．２Ｎ／２５ｍｍ、厚みが４０μｍである。
（実施例３）
　実施例３は、キャリアシート１０の第２シート１０Ｂとして、クールオフタイプの感温性粘着シート（ニッタ株式会社製：ＣＳ５０１０Ｃ０２）を用いた点以外は、上述した実施例１と同様にして複数のチップ部品２６を作製した。第２シート１０Ｂは、第２粘着層１８ｂの粘着力が５．９Ｎ／２５ｍｍ、厚みが４０μｍである。
（実施例４）
　実施例４は、キャリアシート１０の第２粘着層１８ｂの厚みｔｂを３０μｍに調整した点以外は、上述した実施例３と同様にして複数のチップ部品２６を作製した。
（実施例５）
　実施例５は、キャリアシート１０の第２粘着層１８ｂの厚みｔｂを２０μｍに調整した点以外は、上述した実施例３と同様にして複数のチップ部品２６を作製した。
（実施例６）
　実施例６は、キャリアシート１０の第２粘着層１８ｂの厚みｔｂを１０μｍに調整した点以外は、上述した実施例３と同様にして複数のチップ部品２６を作製した。
（実施例７）
　実施例７は、キャリアシート１０の第１シート１０Ａとして、クールオフタイプの感温性粘着シート（ニッタ株式会社製：ＣＳ５０１０Ｃ８０）を用いた点以外は、上述した実施例３と同様にして複数のチップ部品２６を作製した。第１シート１０Ａは、第１粘着層１８ａの粘着力が０．０５Ｎ／２５ｍｍ、厚みが１０μｍである。
（比較例）
　比較例は、キャリアシート１０として、第１シート１０Ａのみの１層構造のシートを用いた。第１シート１０Ａとして、クールオフタイプの感温性粘着シート（ニッタ株式会社製：ＣＳ５０１０Ｃ２５）を用いた。具体的には、第１シート１０Ａは、第１粘着層１８ａの粘着力が０．１Ｎ／２５ｍｍ、厚みが１０μｍである。
　そして、比較例では、図示しないが、セラミックスのグリーンシート１４又はグリーン積層体１６をキャリアシート１０（第１シート１０Ａのみ）に保持した。その後、キャリアシート１０に保持されたグリーンシート１４又はグリーン積層体１６を、キャリアシート１０の一部と共に切断した。これによって、キャリアシート１０上に複数のチップ片２４が保持されることとなる。
　その後、複数のチップ片２４をキャリアシート１０に保持した状態でハンドリングして、次工程に投入した。その後、キャリアシート１０から複数のチップ片２４を剥離した。次いで、複数のチップ片２４を次工程（表面処理等）のために整列した。そして、各チップ片２４の側面部２４ａに、スクリーン印刷によって側面電極３０を形成した。
［不良率］
　不良率は、１枚のキャリアシート１０上に貼着されたグリーンシート１４又はグリーン積層体１６から作製されるチップ部品２６の予定個数をＭ、実際に作製されたチップ部品２６の個数をＡとしたとき、Ａ／Ｍを算出することで求めた。
［評価結果］
　評価結果を図７の表１に示す。
　表１の結果から、比較例は、ハンドリングの状態が不良であった。すなわち、ハンドリング中にキャリアシート１０からチップ片２４が脱落し、不良率が増加した。これは、キャリアシート１０が第１シート１０Ａのみで構成されていることから、切断工程において、第１シート１０Ａ（キャリアシート）の第１基材層１２ａにまで切れ込みが入る。そのため、ハンドリングの際に、第１シート１０Ａが第１基材層１２ａに入った切れ込みの部分で折れ曲がり、キャリアシート１０の安定した保持が困難になったのが原因と考えられる。また、比較例では、チップ片２４への表面処理等の前段階で、複数のチップ片２４を整列する必要があった。この整列作業の段階でのチップ片２４の紛失も不良率が増加した要因と考えられる。
　一方、実施例１～７は、不良率が５％未満で、良好であった。これは、キャリアシート１０として２層構造を採用したことから、ハンドリングが良好であったことと、複数のチップ片２４をキャリアシート１０に貼着した状態で表面処理等を実施でき、しかも、チップ片２４の整列作業が不要になったことから、不良率が大幅に低減したものと考えられる。
　実施例１以外の実施例２～７は不良率が１％未満であった。実施例１は、第２シート１０Ｂの第２粘着層１８ｂの粘着力が０．４Ｎ／２５ｍｍと小さかったため、切断工程で、例えば縦方向に１２４列の切れ込みを入れる際に、チップ片２４の位置が第１粘着層１８ａと共に徐々にずれ、これが不良率につながったものと考えられる。
　不良率が１％未満であった実施例２～７の結果を詳細に検討すると、実施例７を除く実施例２～６は、第２シート１０Ｂの第２粘着層１８ｂの粘着力が大きいほど不良率が低下している。これは、第２粘着層１８ｂの粘着力が大きくなるほど、切断工程でのチップ片２４及び第１粘着層１８ａの位置ずれが起こりにくくなり、これにより、不良率が低減したものと考えられる。
　また、第２シート１０Ｂの第２粘着層１８ｂの厚みｔｂが小さいほど不良率が低下している。これは、第２粘着層１８ｂの厚みｔｂを小さくすることで、切断工程で、第２粘着層１８ｂの剪断方向へのずれ量が小さくなり、これにより、不良率が低減したものと考えられる。
　実施例７は、第１粘着層１８ａの粘着力が０．０５Ｎ／２５ｍｍと小さいことから、切断工程での切断時に、チップ片２４の位置ずれが生じやすくなり、第３工程でのダミー部剥離工程でダミー部２２と共に剥離され、これが不良率につながったものと考えられる。
　なお、本発明に係るチップ部品の製造方法は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。

Claims (11)

  1. 　セラミックスのグリーンシート（１４）又はグリーン積層体（１６）をキャリアシート（１０）に保持する工程と、
    　前記キャリアシート（１０）に保持された前記グリーンシート（１４）又はグリーン積層体（１６）を、前記キャリアシート（１０）の一部と共に切断する工程と、
    　切断後の前記グリーンシート（１４）又はグリーン積層体（１６）のうち、少なくとも製品とならない部分（２２）を前記キャリアシート（１０）の一部と共に剥離して、前記キャリアシート（１０）上に複数のチップ片（２４）を残す工程と、
    　前記複数のチップ片（２４）を前記キャリアシート（１０）に保持した状態で、前記剥離によって露出した前記複数のチップ片（２４）の側面部（２４ａ）に少なくとも表面処理を施す工程とを有することを特徴とするチップ部品の製造方法。
  2. 　請求項１記載のチップ部品の製造方法において、
    　さらに、前記複数のチップ片（２４）を新しいキャリアシート（１００）に保持した後、当初貼り付けてあったキャリアシート（１０）から前記複数のチップ片（２４）を剥離する工程と、
    　前記キャリアシート（１００）に保持された前記チップ片（２４）を、前記キャリアシート（１００）の一部と共に切断する工程と、
    　切断後の前記チップ片（２４）のうち、少なくとも製品とならない部分（２２）を前記キャリアシート（１００）の一部と共に剥離して、前記キャリアシート（１００）上に複数のチップ片（２４）を残す工程と、
    　前記複数のチップ片（２４）を前記キャリアシート（１００）に保持した状態で、前記剥離によって露出した前記複数のチップ片（２４）の他方の側面部に少なくとも表面処理を施す工程とを有することを特徴とするチップ部品の製造方法。
  3. 　請求項１又は２記載のチップ部品の製造方法において、
    　前記キャリアシート（１０、１００）は、基材層（１２）と、該基材層（１２）の一方の面に形成された粘着層（１８）とを有するシートが２層以上積層されていることを特徴とするチップ部品の製造方法。
  4. 　請求項３記載のチップ部品の製造方法において、
    　前記キャリアシート（１０、１００）の前記粘着層（１８）は、温度変化や紫外線照射によって粘着力が変化することを特徴とするチップ部品の製造方法。
  5. 　請求項３又は４記載のチップ部品の製造方法において、
    　各前記粘着層（１８）の粘着力は任意に設定され、各層で同一又は異なる粘着力を有することを特徴とするチップ部品の製造方法。
  6. 　請求項３～５のいずれか１項に記載のチップ部品の製造方法において、
    　前記キャリアシート（１０）は、第１シート（１０Ａ）と第２シート（１０Ｂ）が積層されて構成され、
    　前記第１シート（１０Ａ）は、第１基材層（１２ａ）と、前記グリーンシート（１４）又はグリーン積層体（１６）が貼着される第１粘着層（１８ａ）とを有し、
    　前記第２シート（１０Ｂ）は、第２基材層（１２ｂ）と、前記第１シート（１０Ａ）が貼着される第２粘着層（１８ｂ）とを有することを特徴とするチップ部品の製造方法。
  7. 　請求項６記載のチップ部品の製造方法において、
    　前記第１粘着層（１８ａ）の粘着力が前記第２粘着層（１８ｂ）の粘着力より低いことを特徴とするチップ部品の製造方法。
  8. 　請求項７記載のチップ部品の製造方法において、
    　前記第２粘着層（１８ｂ）の粘着力は、前記第１粘着層（１８ａ）の粘着力の４倍以上であることを特徴とするチップ部品の製造方法。
  9. 　請求項６～８のいずれか１項に記載のチップ部品の製造方法において、
    　前記第１粘着層（１８ａ）の厚みが前記第２粘着層（１８ｂ）の厚みよりも薄いことを特徴とするチップ部品の製造方法。
  10. 　請求項６～９のいずれか１項に記載のチップ部品の製造方法において、
    　前記第１粘着層（１８ａ）は、粘着力が０．０５Ｎ／２５ｍｍ以上で、且つ、厚みが１０μｍ以下であることを特徴とするチップ部品の製造方法。
  11. 　請求項６～１０のいずれか１項に記載のチップ部品の製造方法において、
    　前記第２粘着層（１８ｂ）は、粘着力が０．４Ｎ／２５ｍｍ以上で、且つ、厚みが４０μｍ以下であることを特徴とするチップ部品の製造方法。
PCT/JP2018/033487 2017-09-12 2018-09-10 チップ部品の製造方法 WO2019054338A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201880058972.2A CN111095489B (zh) 2017-09-12 2018-09-10 芯片部件的制造方法
JP2019542048A JP7088942B2 (ja) 2017-09-12 2018-09-10 チップ部品の製造方法
US16/812,742 US11538983B2 (en) 2017-09-12 2020-03-09 Chip component manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-174835 2017-09-12
JP2017174835 2017-09-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/812,742 Continuation US11538983B2 (en) 2017-09-12 2020-03-09 Chip component manufacturing method

Publications (1)

Publication Number Publication Date
WO2019054338A1 true WO2019054338A1 (ja) 2019-03-21

Family

ID=65723013

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/033487 WO2019054338A1 (ja) 2017-09-12 2018-09-10 チップ部品の製造方法

Country Status (4)

Country Link
US (1) US11538983B2 (ja)
JP (1) JP7088942B2 (ja)
CN (1) CN111095489B (ja)
WO (1) WO2019054338A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284163A (ja) * 2000-04-03 2001-10-12 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JP2005259964A (ja) * 2004-03-11 2005-09-22 Tdk Corp セラミック積層体の製造方法
JP2009246134A (ja) * 2008-03-31 2009-10-22 Tdk Corp 積層セラミック電子部品の製造方法
JP2009246167A (ja) * 2008-03-31 2009-10-22 Tdk Corp 積層セラミック電子部品の製造方法
JP2011066308A (ja) * 2009-09-18 2011-03-31 Tdk Corp セラミック電子部品およびその製造方法
JP2015066658A (ja) * 2013-09-30 2015-04-13 株式会社村田製作所 電子部品の製造方法およびダイシング装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696990A (ja) * 1992-09-16 1994-04-08 Matsushita Electric Ind Co Ltd チップ形セラミック積層電子部品の製造方法
EP0942054A1 (en) * 1998-03-11 1999-09-15 Minnesota Mining And Manufacturing Company Multilayer adhesive construction
US6261927B1 (en) * 1999-04-30 2001-07-17 International Business Machines Corporation Method of forming defect-free ceramic structures using thermally depolymerizable surface layer
JP3429490B2 (ja) * 2000-12-08 2003-07-22 有限会社イースト ダイシング方法及び部品の製造方法
US6998159B2 (en) * 2002-07-30 2006-02-14 Agfa-Gevaert Packed storage phosphor screens or panels
JP4246543B2 (ja) * 2003-05-13 2009-04-02 日本特殊陶業株式会社 積層電子部品の製造方法
JP4130167B2 (ja) * 2003-10-06 2008-08-06 日東電工株式会社 半導体ウエハの剥離方法
US7064010B2 (en) * 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
JP4359299B2 (ja) * 2006-09-13 2009-11-04 Ｔｄｋ株式会社 積層型セラミック電子部品の製造方法
US7531432B2 (en) * 2007-02-14 2009-05-12 Texas Instruments Incorporated Block-molded semiconductor device singulation methods and systems
KR20090099275A (ko) * 2008-03-17 2009-09-22 삼성전기주식회사 적층형 전자부품용 그린시트 및 이를 이용한 그린칩의제조방법
JP5556070B2 (ja) 2008-08-20 2014-07-23 日立化成株式会社 ダイシングテープ一体型接着シートを用いた半導体装置の製造方法
JP5535765B2 (ja) * 2009-06-01 2014-07-02 日本特殊陶業株式会社 セラミックコンデンサの製造方法
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
US8501590B2 (en) * 2011-07-05 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for dicing interposer assembly
JP2013257420A (ja) * 2012-06-12 2013-12-26 Sony Corp 多層膜基板および多層膜基板の製造方法、並びに半導体装置の製造方法、表示装置の製造方法および電子機器の製造方法
JP2014116455A (ja) * 2012-12-10 2014-06-26 Fuji Electric Co Ltd 半導体装置の製造方法および半導体製造装置
JP6082255B2 (ja) * 2013-01-18 2017-02-15 日本碍子株式会社 セラミックス部品及びその製造方法
JP6043959B2 (ja) * 2013-03-26 2016-12-14 パナソニックＩｐマネジメント株式会社 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置
JP6888324B2 (ja) * 2017-02-23 2021-06-16 株式会社村田製作所 積層セラミック電子部品の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284163A (ja) * 2000-04-03 2001-10-12 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JP2005259964A (ja) * 2004-03-11 2005-09-22 Tdk Corp セラミック積層体の製造方法
JP2009246134A (ja) * 2008-03-31 2009-10-22 Tdk Corp 積層セラミック電子部品の製造方法
JP2009246167A (ja) * 2008-03-31 2009-10-22 Tdk Corp 積層セラミック電子部品の製造方法
JP2011066308A (ja) * 2009-09-18 2011-03-31 Tdk Corp セラミック電子部品およびその製造方法
JP2015066658A (ja) * 2013-09-30 2015-04-13 株式会社村田製作所 電子部品の製造方法およびダイシング装置

Also Published As

Publication number Publication date
JP7088942B2 (ja) 2022-06-21
CN111095489A (zh) 2020-05-01
CN111095489B (zh) 2023-11-28
US20200212289A1 (en) 2020-07-02
US11538983B2 (en) 2022-12-27
JPWO2019054338A1 (ja) 2020-08-27

Similar Documents

Publication Publication Date Title
TWI511239B (zh) 半導體裝置、半導體裝置之製造方法
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
JPS61112345A (ja) 半導体装置の製造方法
TWI639498B (zh) 將一個固態物分離成多個固態層之組合製造方法
US20090311849A1 (en) Methods of separating integrated circuit chips fabricated on a wafer
KR20150100696A (ko) 복합 기판, 그 제법 및 탄성파 디바이스
KR100789200B1 (ko) 반도체 칩 제조 방법 및 반도체 칩
CN111446162B (zh) 一种正面切割两次减薄的晶粒生产方法
WO2018216712A1 (ja) 透明性薄膜付ガラスパネル製造方法、透明性薄膜付液晶パネル製造方法、ガラスパネル製造方法、および液晶パネル製造方法
WO2019054338A1 (ja) チップ部品の製造方法
JP5356791B2 (ja) 積層製品の製造方法
CN106486396A (zh) 膜扩展装置以及使用该膜扩展装置的电子部件的制造方法
JP2013161944A (ja) ダイシング方法
JP6501093B1 (ja) 透明性薄膜付ガラスパネル製造方法および透明性薄膜付液晶パネル製造方法
JP4911883B2 (ja) 光電変換素子の製造方法
JPS58181022A (ja) フレキシブル表示素子の製造方法
CN109979879A (zh) 半导体芯片制造方法
WO2018135565A1 (ja) 液晶パネル製造方法
JPS6048104B2 (ja) 半導体ウエハの分割方法
JP2018116235A (ja) 液晶パネル製造方法
JPH0346242A (ja) 半導体装置の製造方法
JP2022108406A (ja) 半導体チップ、半導体装置、および半導体装置の製造方法
JPH04340251A (ja) 半導体装置の製造方法
TW202425232A (zh) 積層裝置的製造方法
JPH03177050A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18856516

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019542048

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18856516

Country of ref document: EP

Kind code of ref document: A1