WO2018123299A1 - 半導体装置、半導体装置の製造方法、及び、固体撮像素子 - Google Patents

半導体装置、半導体装置の製造方法、及び、固体撮像素子 Download PDF

Info

Publication number
WO2018123299A1
WO2018123299A1 PCT/JP2017/040764 JP2017040764W WO2018123299A1 WO 2018123299 A1 WO2018123299 A1 WO 2018123299A1 JP 2017040764 W JP2017040764 W JP 2017040764W WO 2018123299 A1 WO2018123299 A1 WO 2018123299A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
insulating film
low resistance
semiconductor device
vertical hole
Prior art date
Application number
PCT/JP2017/040764
Other languages
English (en)
French (fr)
Inventor
卓志 重歳
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to CN201780075272.XA priority Critical patent/CN110088883B/zh
Priority to US16/349,886 priority patent/US11335720B2/en
Publication of WO2018123299A1 publication Critical patent/WO2018123299A1/ja
Priority to US17/661,950 priority patent/US20220262842A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

帯電ダメージによるトランジスタ特性の変動を抑制し、これにより帯電ダメージの回避に必要な設計上の制限を緩和し、半導体集積度を高める設計に係る自由度を向上する。 基体の厚み方向に沿って開口部から接続対象部位に向けて延びる縦孔内に形成され、前記縦孔に露出した絶縁膜に近い側から順にバリアメタル膜と導電材料を積層した構造の縦型電極と、前記バリアメタル膜と前記絶縁膜の間に、前記接続対象部位の近傍を除いて介在するように設けた、抵抗値が前記絶縁膜より低い低抵抗膜と、を備える半導体装置。

Description

半導体装置、半導体装置の製造方法、及び、固体撮像素子
　本技術は、半導体装置、半導体装置の製造方法、及び、固体撮像素子に関する。
　近年、微細加工の限界、製造コストの上昇等の様々な要因から半導体集積度の向上に陰りが見え始めている。この状況を打破する技術として３次元実装技術が注目されている。３次元実装技術は、各々製造された複数のチップを基板厚み方向に積層接合して集積する技術であり、半導体デバイスの集積度を向上して高機能化を実現する技術として期待されている。
　３次元実装された半導体装置では積層したチップ間の電気的接続として縦型電極としての貫通電極（シリコン貫通電極やチップ貫通電極）を用いる。貫通電極は、一般にプラズマエッチング法でチップ厚み方向に掘削して接続対象の配線部まで通じる貫通孔を形成する工程を含む製造方法により形成される。その際、掘削時に孔底に衝突するプラズマの電荷が貫通孔の内部に帯電し、接続対象の配線部を介して他の部位にダメージを与える可能性がある。具体的には、例えば、接続対象の配線部に電気的に接続した何れかの部位に接する薄い絶縁膜（ゲート絶縁膜等）が破壊又は劣化される可能性が有る。
　このような貫通孔内部への帯電ダメージによる破壊又は劣化を防止する技術として、特許文献１、２が開示されている。
　特許文献１には、貫通孔を形成した後、ビアホールへの電極材料の埋め込み前に行うビアホール底面の清浄化工程における貫通孔内部への帯電を防止する技術が開示されている。具体的には、ＴｉＮのスパッタによりビアホール内面を覆う導電成膜を形成した後、異方性イオンエッチングでビアホール底面に堆積した導電性膜を除去するとともに、異方性イオンエッチングの最終段階でビアホール底面に表出する下層配線の表面を清浄化している。このようにビアホール内側面を導電成膜を覆った状態で異方性イオンエッチングを行うため、異方性イオンエッチングにより下層配線を帯電することなくビアホール底面に表出する下層配線の表面を清浄化できる。
　特許文献２には、サブミクロン以下の微細なコンタクトホール加工時に、Ｃ４Ｆ６とＯ２、Ａｒを用いたプラズマエッチング工程と、Ａｒのみを用いたチャージアップ緩和工程とを交互に行うエッチング処理について開示されている。プラズマエッチング工程では、ウェハのエッチングが行われると共に、レジストマスク周辺に負電荷が、コンタクトホール底部には正電荷が蓄積し、コンタクトホール内側壁にはフロロカーボン膜が形成される。チャージアップ緩和工程では、Ａｒのみの状態で生成されたイオンがフロロカーボン膜をスパッタすることでフロロカーボン膜の膜質が改質して導電性が向上し、レジストマスク周辺の負電荷がコンタクトホール底部に導かれて中和される。これにより、チャージアップに起因するコンタクトホールの歪みを緩和することができる。
特開平９－２４６３８０号公報 特開２００７－１３４５３０号公報
　特許文献１に記載の技術は、ビアホール底面の清浄化工程における貫通孔内部への帯電緩和には効果的であるが、ビアホールを形成するプラズマエッチング時の帯電については触れられていない。貫通電極のように帯電に対し厳しい構造では、エッチングにより配線部まで開口した時点で接続対象の配線部に電気的に接続した何れかの部位に接する薄い絶縁膜が破壊又は劣化が生じており、スパッタ前の清浄化時のみの対策では帯電ダメージの対策としては不十分である。
　特許文献２に記載の技術は、貫通電極の形成時の帯電ダメージの緩和にも一定の効果は得られると推測されるが、フロロカーボン膜というカーボンポリマーの導電性はさほど高く無いため、帯電ダメージの緩和に限界がある。また、実際の生産に用いる場合、除去が困難なカーボンポリマーと配線金属（主にＣｕ配線が想定される）が混在した反応生成物を多量に発生し、歩留まりや信頼性に悪影響がある。加えて、エッチングとフロロカーボン膜の成膜を繰り返すため、処理時間が長くなるデメリットもある。
　本技術は、前記課題に鑑みてなされたもので、縦型電極の接続対象の配線部に電気的に接続した何れかの部位に接する薄い絶縁膜が帯電ダメージによって破壊又は劣化することを抑制し、これにより帯電ダメージの回避に必要な設計上の制限を緩和し、半導体集積度を高める設計に係る自由度を向上することを目的とする。
　本技術の態様の１つは、基体の厚み方向に沿って開口部から接続対象部位に向けて延びる縦孔内に形成され、前記縦孔に露出した絶縁膜に近い側から順にバリアメタル膜と導電材料を積層した構造の縦型電極と、前記バリアメタル膜と前記絶縁膜の間に、前記接続対象部位の近傍を除いて介在するように設けた、抵抗値が前記絶縁膜より低い低抵抗膜と、を備える半導体装置である。
　本技術の態様の１つは、孔壁に絶縁膜が露出し、孔底が接続対象部位に達しない深さの予備縦孔を基体に形成する第１工程と、前記絶縁膜の上から前記予備縦孔の内部に前記絶縁膜より抵抗値が低い低抵抗膜を成膜する第２工程と、前記低抵抗膜と前記絶縁膜ごと前記予備縦孔の孔底を前記接続対象部位までエッチングにより開口して縦孔を形成する第３工程と、前記接続対象部位に連通した前記縦孔にバリアメタル膜を成膜し、前記バリアメタル膜の上から導電材料を成膜又は充填して縦型電極を形成する第４工程と、とを含んで構成される、半導体装置の製造方法である。
　また、本技術の選択的な態様の１つは、半導体基板の厚み方向に沿って当該半導体基板の裏面の開口部から半導体基板の表面上に積層された配線層中の接続対象部位に向けて延びる縦孔内に形成された縦型電極を有する固体撮像素子であって、前記縦型電極は、縦孔に露出した絶縁膜に近い側から順にバリアメタル膜と電極材料を積層した構造であり、前記バリアメタル膜と前記絶縁膜の間に、前記接続対象部位の近傍を除いて、抵抗値が前記絶縁膜より低い低抵抗膜を介在するように設けてある、固体撮像素子である。
　なお、以上説明した半導体装置や固体撮像素子は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。
　本技術によれば、帯電ダメージによるトランジスタ特性の変動を抑制し、これにより帯電ダメージの回避に必要な設計上の制限を緩和し、半導体集積度を高める設計に係る自由度を向上することができる。なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また付加的な効果があってもよい。
第１の実施形態に係る半導体装置の要部断面を説明する図である。 第１の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第１の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第１の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第１の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第１の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第１の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第２の実施形態に係る半導体装置の要部断面を説明する図である。 第２の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第２の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第２の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第３の実施形態に係る半導体装置の要部断面を説明する図である。 第３の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第３の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第３の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第３の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第３の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第４の実施形態に係る半導体装置の要部断面を説明する図である。 第５の実施形態に係る半導体装置の要部断面を説明する図である。 第５の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第５の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第５の実施形態に係る半導体装置の製造方法の一例を説明する図である。 第５の実施形態に係る半導体装置の製造方法の一例を説明する図である。
　以下、下記の順序に従って本技術を説明する。
（Ａ）第１の実施形態：
（Ｂ）第２の実施形態：
（Ｃ）第３の実施形態：
（Ｄ）第４の実施形態：
（Ｅ）第５の実施形態：
（Ａ）第１の実施形態： 
　図１は、本実施形態に係る半導体装置１００の要部断面を説明する図である。
　半導体装置１００は、シリコン等で形成された半導体チップであり、その厚み方向に沿って延びる縦型電極３０を有している。以下では半導体チップにおいて縦型電極３０を形成する前のベースとなる部分を基体１０と呼ぶ。
　縦型電極３０は、基体１０の一方の面１０Ａに沿って延びる配線１１と、基体１０の内部の電極パッド等の接続対象部位Ｔとの間を電気的に接続するものである。縦型電極３０は各種の態様を含む概念であり、基体１０の厚み方向に沿って延びる有底孔内に形成された有底ビアやコンタクトを含む。
　なお、以下では、シリコン基板等の半導体基板１０ａの表面に積層形成された配線層１０ｂ内の特定配線が接続対象部位Ｔとなる場合を例に取り説明を行うものとし、縦型電極３０が半導体基板１０ａの裏面（基体１０の一方の面１０Ａに対応）から配線層１０ｂ内の特定配線まで貫通する貫通電極である場合を例に取り説明を行う。
　縦型電極３０は、基体１０の接続対象部位Ｔに連通した縦孔１２の内側面を覆う第１絶縁膜としての絶縁膜１３の内側に当該絶縁膜１３の大部分を内側から覆う略筒状の膜としての低抵抗膜１４が設けられており、その低抵抗膜１４の筒内に更に入れ子状に筒状又は円柱状の電極部１５が設けられている。
　なお、絶縁膜１３は、縦孔１２の中に積層形成されたものであってもよいし、縦孔１２を形成することで基体１０自体の絶縁膜が露出したものであってもよい。以下では、縦孔１２の中に絶縁膜１３を積層形成する場合を例に取り説明する。
　電極部１５は、バリアメタル膜１５ａと導電部１５ｂとを有する。バリアメタル膜１５ａは、導電部１５ｂの金属材料が基体側部材へ拡散しないように隔離する部材であり、導電部１５ｂと他の部材（低抵抗膜１４、絶縁膜１３及び接続対象部位Ｔ）との間に設けられる。バリアメタル膜１５ａは、例えばＴｉ、ＴｉＮ、Ｔａ、ＴａＮの少なくとも１つで形成される。導電部１５ｂは、例えばＣｕ、Ｗの少なくとも１つで形成される。
　なお、縦孔１２内の導電部１５ｂは膜状でもよいし、バリアメタル膜１５ａに囲われる筒状空間内に充填された柱状でもよい。導電部１５ｂを膜状とする場合は、配線１１を被覆する樹脂と一体連続的に導電部１５ｂ内側の空洞にも樹脂が充填されている。絶縁膜１３、バリアメタル膜１５ａ及び導電部１５ｂのそれぞれの間には他の膜が介在してもよい。
　縦型電極３０は、径が１０μｍ以上で且つアスペクト比が１以上であり、より好ましくはアスペクト比が３以上とする。
　縦孔１２の内側壁に成膜された絶縁膜１３は、縦孔１２の開口部１２ａから孔底１２ｂに近づくにつれて徐々に厚みが薄くなるテーパー形状になっている。すなわち、縦孔１２は、内側壁が孔底１２ｂから開口部１２ａに向けて徐々に迫り出すオーバーハング形状になっている。
　絶縁膜１３は、孔底１２ｂ付近において、縦孔１２の内側壁を覆う絶縁膜１３から縦孔１２の径方向において略中央に向けて屈曲延出する延出部１３ａを有している。延出部１３ａは、縦孔１２の径方向略中央に達しない長さであり、縦孔１２の孔底１２ｂ付近において縦孔１２の内側壁から内方へ突出したリング状のフランジ形状となる。逆に、縦孔１２の孔底１２ｂ付近は、絶縁膜で覆われない開口Ｈ１を有することになる。
　絶縁膜１３の内側には、縦孔１２の開口部１２ａ付近から孔底１２ｂ付近まで連続的に低抵抗膜１４が設けられている。
　低抵抗膜１４は、具体的には、縦孔１２の内側壁に沿って延びる絶縁膜１３の内側に沿って設けられるとともに、縦孔１２の孔底１２ｂに沿って延びる延出部１３ａの開口部１２ａ側の側面１３ａ１に沿って設けられている。延出部１３ａの開口Ｈ１側の端面１３ａ２には低抵抗膜１４は設けられておらず、側面１３ａ１に設けられた低抵抗膜１４は、延出部１３ａの開口Ｈ１と略同等の形状の開口Ｈ２を有する。
　以上のように、低抵抗膜１４は、縦孔１２の開口付近から孔底１２ｂ付近まで延びているものの孔底１２ｂには接しておらず、縦孔１２の孔底１２ｂには、側壁に低抵抗膜１４が設けられていない部位がある。この縦孔１２において側壁に低抵抗膜１４が設けられていない部位（低抵抗膜１４の端部より接続対象部位Ｔ寄りの部位）は、アスペクト比が１未満（０を除く）であり、より好ましくはアスペクト比が０．１～０．２以下（０を除く）とする。このように縦孔１２において側壁に低抵抗膜１４が設けられていない部位のアスペクト比が低いため、低抵抗膜１４が形成された後、縦孔１２の孔底１２ｂ付近に帯電する電荷は、低抵抗膜１４を介した電荷移動により中和される。
　絶縁膜１３の内側壁に成膜された低抵抗膜１４は、縦孔１２深さ方向において縦孔１２の開口部１２ａに近い部位ほど肉厚であり、孔底１２ｂに近づくにつれて徐々に厚みが薄くなるテーパー形状である。
　低抵抗膜１４は、絶縁膜１３や延出部１３ａに比べて低抵抗であり、絶縁膜１３や延出部１３ａや半導体基板１０ａ等への（金属）拡散や相互反応が発生しにくく、両側の積層膜（図１に示す例では絶縁膜１３や延出部１３ａとバリアメタル膜１５ａ）との密着性が良好であれば様々な材料を用いることができる。低抵抗膜１４の抵抗値は、例えば１０６Ωｃｍ未満であることが目安となる。
　低抵抗膜１４の材質の具体例としては、Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮ，Ｚｒ，ＺｒＮ，Ｈｆ，ＨｆＮ，Ｒｕ，Ｃｏ，Ｗ，ＷＮ，Ｍｎ，ＭｎＮ，Ａｌ，Ｓｎ，Ｚｎ，Ｓｉ，Ｇｅ，Ｇａ，ＳｉＮ等が挙げられる。なお、ＳｉＮとしては、ストイキオメトリックなＳｉＮではなく、例えばＮの原子比率が５０％以下のＳｉＮを用いることが望ましい。
　低抵抗膜１４は、それ自体が導電部１５ｂの金属拡散を防止するバリアメタル膜１５ａと同様のバリア性を有してもよい。バリアメタル性を有する低抵抗膜１４の材質の具体例としては、Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮ，Ｚｒ，ＺｒＮ，Ｈｆ，ＨｆＮ，Ｒｕ，Ｃｏ，Ｗ，ＷＮ，Ｍｎ，ＭｎＮが挙げられる。
　縦孔１２の孔底１２ｂにおいて、接続対象部位Ｔと延出部１３ａとの間には、第２絶縁膜としての絶縁膜１６（プリメタル層間絶縁膜等）が介在している。この絶縁膜１６にも、平面視、延出部１３ａの開口Ｈ１や低抵抗膜１４の開口Ｈ２とほぼ同じ位置と形状で開口Ｈ３が形成されている。すなわち、孔底１２ｂには、延出部１３ａ、低抵抗膜１４及び絶縁膜１６の積層部位には、全体として上下（縦孔１２の深さ方向）に貫通する開口が設けられている。
　基体１０の一方の面１０Ａには、絶縁膜１７、低抵抗膜１８、バリアメタル膜１９、導電部２０が順次積層されている。これら膜の間に他の膜が介在してもよい。これら膜は、縦孔１２内の対応する各膜と一体連続的に形成されている。すなわち、絶縁膜１７は絶縁膜１３と、低抵抗膜１８は低抵抗膜１４と、バリアメタル膜１９はバリアメタル膜１５ａと、導電部２０は導電部１５ｂと、それぞれ一体連続的に形成されている。面１０Ａ上の導電部２０により形成された配線１１にはバンプ２１が設けられている。
　図２～図７は、本実施形態に係る半導体装置１００の製造方法の一例を説明する図である。
　まず、ＭＯＳトランジスタ等の素子が形成された半導体基板１０ａの上に酸化シリコン膜から成る絶縁膜１６（プリメタル層間絶縁膜）を形成し、絶縁膜１６の上に配線層１０ｂを順次積層形成する。絶縁膜１６において配線層１０ｂとの境界付近には接続対象部位Ｔとなる下部デバイスの特定配線が形成される。このようにして作成した基体１０を表裏反転させて図２の状態とする。
　次に、図３に示すように、リソグラフィとプラズマエッチングにより半導体基板１０ａを貫通する予備縦孔としての貫通孔１２’を形成する。貫通孔１２’は、半導体基板１０ａを貫通し、接続対象部位Ｔに達しない程度の深さで形成される。
　次に、図４に示すように、半導体基板１０ａと縦型電極３０とを絶縁するための絶縁膜１３を形成する。絶縁膜１３は、例えば酸化シリコン膜であり、ＰＥ－ＣＶＤ（Ｐｌａｓｍａ－ｅｎｈａｎｃｅｄ　ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ）法により積層形成される。ＰＥ－ＣＶＤ法で形成された絶縁膜１３は、貫通孔１２’の底から開口に向けて徐々に迫り出すオーバーハング形状となる。また、絶縁膜１３の形成と同時に、半導体基板１０ａの一方の面１０Ａにも絶縁膜１７が積層形成され、貫通孔１２’の底全体にも後の工程で一部を延出部１３ａとして残しつつ除去される絶縁膜が積層形成される。
　次に、図５に示すように、絶縁膜１３の上に低抵抗膜１４を積層形成する。低抵抗膜１４は、例えばＰＥ－ＣＶＤ等の低カバレッジな成膜法で形成される。低抵抗膜１４は、半導体プロセスとの適合性が高く、抵抗値が１０６Ωｃｍ未満の様々な材料を使用可能である。具体的には、例えば、Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮ，Ｚｒ，ＺｒＮ，Ｈｆ，ＨｆＮ，Ｒｕ，Ｃｏ，Ｗ，ＷＮ，Ｍｎ，ＭｎＮ，Ａｌ，Ｓｎ，Ｚｎ，Ｓｉ，Ｇｅ，Ｇａ，ＳｉＮを用いることができる。なお、ＳｉＮとしては、ストイキオメトリックなＳｉＮではなく、例えばＮの原子比率が５０％以下のＳｉＮを用いることが望ましい。以下では、ＴｉＮで低抵抗膜１４を形成した場合を例に取り説明する。
　次に、図６に示すように、貫通孔１２’の底に開口を形成して接続対象部位Ｔを孔に露出させ、縦孔１２を形成する。貫通孔１２’の底の低抵抗膜１４及び絶縁膜１３並びに接続対象部位Ｔ上のプリメタル層間絶縁膜である絶縁膜１６は、例えばプラズマエッチングにより除去する。
　低抵抗膜１４と絶縁膜１３、１６を一括で加工する場合、フルオロカーボンガス、ハイドロフルオロカーボンガス、Ａｒ等の希ガスの少なくとも１種類以上をエッチングガスとして使用してエッチングを行う。
　低抵抗膜１４と絶縁膜１３、１６を別々に加工する場合、Ｃｌ２、ＢＣｌ３、ＨＢｒ、Ａｒ等の希ガスの少なくとも１種類以上をエッチングガスとして使用して低抵抗膜１４のエッチングを行った後、フルオロカーボンガス、ハイドロフルオロカーボンガス、Ａｒ等の希ガスの少なくとも１種類以上をエッチングガスとして使用して絶縁膜１３．１６のエッチングを行う。
　ＰＥ－ＣＶＤ法で形成した低抵抗膜１４は、貫通孔１２’の底に比べて半導体基板１０ａのフィールド部に厚く成膜されるため、エッチング後もフィールド部に低抵抗膜１４が残存し、フィールド部の絶縁膜１７削れを抑制する所謂ハードマスクの効果も期待できる。
　次に、エッチングにより縦孔１２の側面等に付着したポリマーや接続対象部位Ｔの残渣を除去する洗浄工程を行う。洗浄工程は、有機薬液または希フッ酸による洗浄により行う。なお、接続対象部位ＴにＣｕ等の拡散性を有する金属材料を用いており、バリアメタル性を有するＴｉ，ＴｉＮ，Ｔａ，ＴａＮ，Ｚｒ，ＺｒＮ，Ｈｆ，ＨｆＮ，Ｒｕ，Ｃｏ，Ｗ，ＷＮ，Ｍｎ，ＭｎＮ等を低抵抗膜１４として用いている場合、エッチング中に側面に付着した金属材料の基体１０への拡散を防止する効果もある。
　次に、縦孔１２内及び基体１０のフィールド部にバリアメタル膜１５ａを成膜する。バリアメタル膜１５ａは、例えばＰＥ－ＣＶＤ法で、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮの少なくとも１種類を成膜することにより作成される。次いで、導電部１５ｂを形成する。導電部１５ｂは、例えば、Ｃｕ、Ｗの少なくとも一方からなる導電材料をめっき法により成膜することにより作製される。これにより、図７に示すように、縦孔１２の中に導電材料が成膜又は充填されて導電部１５ｂが形成される。その後、フィールド部に製膜された導電部１５ｂ、バリアメタル膜１５ａ、低抵抗膜１４の不要部分をウェットエッチングにより除去し、フィールド部に配線１１を形成する。
　以上説明した製造方法により、上述した半導体装置１００が作成される。
（Ｂ）第２の実施形態： 
　図８は、本実施形態に係る半導体装置２００の要部断面を説明する図である。半導体装置２００は、孔底付近の低抵抗膜、絶縁膜、並びにその上に成膜されるバリアメタル膜や導電部の形状を除くと、上述した半導体装置１００と同様の構成である。
　そこで、以下では主に、半導体装置２００の孔底付近の低抵抗膜、絶縁膜、並びにその上に成膜されるバリアメタル膜や導電部の形状及び製造方法について説明し、その他の構成については詳細な説明を省略し、必要に応じて半導体装置１００の構成の符号先頭に２を付けた符号を示す。
　半導体装置２００の低抵抗膜２１４は、絶縁膜２１３の内側に、縦孔２１２の開口部２１２ａ付近から孔底２１２ｂ付近まで連続的に設けられている点は、第１の実施形態に係る低抵抗膜１４と同様である。
　低抵抗膜２１４は、縦孔２１２の内側壁に沿って延びる絶縁膜２１３の内側に沿って設けられるとともに、縦孔２１２の孔底２１２ｂに沿って延びる延出部２１３ａの開口部２１２ａ寄りの側面に沿って設けられ、更に、延出部２１３ａの開口２Ｈ１側の端面に沿って接続対象部位２Ｔに向けて延びる開口端面覆蓋部２２１が設けられている。
　図８に示す半導体装置２００では、絶縁膜２１６に、延出部２１３ａの開口２Ｈ１と略同幅で連続的に形成された凹部２２２が設けられており、開口端面覆蓋部２２１は、延出部２１３ａの開口２Ｈ１及び凹部２２２の内側面の双方を覆うように延びている。凹部２２２は接続対象部位２Ｔには達しておらず、従って、開口端面覆蓋部２２１も接続対象部位２Ｔには達しない程度の長さである。この場合においても、縦孔２１２のうち開口端面覆蓋部２２１の端部より接続対象部位Ｔ寄りの部位は、アスペクト比が１未満（０を除く）であり、より好ましくはアスペクト比が０．１～０．２以下（０を除く）とする。
　なお、絶縁膜２１６に凹部２２２は必ずしも形成されなくともよく、開口端面覆蓋部２２１は延出部２１３ａの厚み方向途中まで延びる形状であってもよい。
　以上のような半導体装置２００は、半導体装置１００に比べて低抵抗膜２１４が、より接続対象部位２Ｔ近くまで延びているため、低抵抗膜２１４が形成された後、縦孔２１２の孔底２１２ｂ付近に帯電する電荷が低抵抗膜２１４を介して電荷移動しやすくなり、帯電緩和効果が向上する。
　図９～図１１は、本実施形態に係る半導体装置２００の製造方法の一例を説明する図である。半導体装置２００の製造方法は、基体２１０の用意、縦孔２１２の形成、絶縁膜２１３の成膜、までの工程は半導体装置１００の製造方法と同様である。
　絶縁膜２１３の形成後、本実施形態では、図９に示すように、予備縦孔としての貫通孔２１２’の底部の絶縁膜２１３及び絶縁膜２１６（又は、絶縁膜２１６に達しないように絶縁膜２１３のみ）を接続対象部位２Ｔに向けて途中までプラズマエッチングにより除去して貫通孔２１２’の底部に凹部２２２を形成する。このプラズマエッチングは、Ｃｌ２、ＢＣｌ３、ＨＢｒ、Ａｒの少なくとも１種類以上をエッチングガスとして使用して行う。
　次に、図１０に示すように、絶縁膜２１３の上及び凹部２２２の中に低抵抗膜２１４を積層形成する。
　その後、図１１に示すように、凹部２２２の底に開口を形成して接続対象部位２Ｔを露出させる。低抵抗膜２１４と絶縁膜２１６を一括で加工する場合、フルオロカーボンガス、ハイドロフルオロカーボンガス、Ａｒ等の希ガスの少なくとも１種類以上をエッチングガスとして使用してエッチングを行う。低抵抗膜２１４と絶縁膜２１６を別々に加工する場合、Ｃｌ２、ＢＣｌ３、ＨＢｒ、Ａｒの少なくとも１種類以上をエッチングガスとして使用して低抵抗膜２１４のエッチングを行った後、フルオロカーボンガス、ハイドロフルオロカーボンガス、Ａｒ等の希ガスの少なくとも１種類以上をエッチングガスとして使用して絶縁膜２１６のエッチングを行う。
　その後、半導体装置１００と同様に、洗浄した後、バリアメタル膜２１５ａ及び導電部２１５ｂ並びに配線２１１を形成することで、図８に示す半導体装置２００が作成される。
（Ｃ）第３の実施形態：
　図１２は、本実施形態に係る半導体装置３００の要部断面を説明する図である。半導体装置３００は、低抵抗膜の積層回数を除くと、上述した半導体装置１００と同様の構成である。
　そこで、以下では主に、半導体装置３００の低抵抗膜の積層に係る形状及び製造方法について説明し、その他の構成については詳細な説明を省略し、必要に応じて半導体装置１００の構成の符号先頭に３を付けた符号を示す。
　半導体装置３００の低抵抗膜３１４は、絶縁膜３１３の内側に、縦孔３１２の開口部３１２ａ付近から孔底３１２ｂ付近まで連続的に設けられている点は、半導体装置１００の低抵抗膜１４と同様である。
　低抵抗膜３１４は、縦孔３１２の内側壁に沿って延びる絶縁膜３１３の内側に沿って設けられる低抵抗膜３１４ａと、縦孔３１２の孔底３１２ｂに沿って延びる絶縁膜３１３ａの開口部３１２ａ寄りの側面に沿って設けられる低抵抗膜３１４ｂと、更に、絶縁膜３１３ａの開口３Ｈ１側の端面に沿って接続対象部位３Ｔに向けて延びる開口端面覆蓋部３１４ｃと、を有する。
　低抵抗膜３１４は、２回以上の複数回に分けて成膜された多層構造を有する。低抵抗膜３１４を３回に分けて積層した場合、積層した順に第１層Ｌ１、第２層Ｌ２、第３層Ｌ３とすると、低抵抗膜３１４ａ、３１４ｂは第１層Ｌ１、第２層Ｌ２及び第３層Ｌ３の３層が全て積層形成された積層構造になっている。
　一方、開口端面覆蓋部３１４ｃでは、最初に積層される第１層Ｌ１を除く第２層Ｌ２、第３層Ｌ３の２層が積層形成された積層構造になっている。また、開口端面覆蓋部３１４ｃでは、先に積層された第２層Ｌ２の接続対象部位Ｔ寄りの端部に比べて、縦孔３１２の中心寄りに後で積層された第３層Ｌ３の接続対象部位Ｔ寄りの端部の方が、より接続対象部位３Ｔ近くまで長く延びた構造になっており、低抵抗膜３１４全体で見ても第１層Ｌ１、第２層Ｌ２、第３層Ｌ３の順に積層順が後の層ほど徐々に接続対象部位Ｔ寄りの端部が接続対象部位Ｔに向けて長くなる階段状の下部構造を有する。
　この場合においても、縦孔３１２のうち低抵抗膜３１４全体より接続対象部位Ｔ寄りの部位は、アスペクト比が１未満（０を除く）であり、より好ましくはアスペクト比が０．１～０．２以下（０を除く）とする。
　以上のような半導体装置３００は、半導体装置１００に比べて低抵抗膜３１４が、より接続対象部位３Ｔ近くまで延びているため、低抵抗膜３１４が形成された後、縦孔３１２の孔底３１２ｂ付近に帯電する電荷が低抵抗膜３１４を介して電荷移動しやすくなり、縦孔３１２の孔底３１２ｂ付近における帯電を緩和する効果が向上する。
　図１３～図１７は、本実施形態に係る半導体装置３００の製造方法の一例を説明する図である。半導体装置３００の製造方法は、基体３１０の用意、縦孔３１２の形成、絶縁膜３１３の成膜、低抵抗膜３１４（第１層Ｌ１）の成膜、までの工程は半導体装置１００の製造方法と同様である。
　第１層Ｌ１に相当する低抵抗膜３１４の形成後、本実施形態では、図１３に示すように、予備縦孔としての貫通孔３１２’の底に接続対象部位３Ｔに達しない程度の第１凹部３２２ａを形成する。低抵抗膜３１４や絶縁膜３１３、３１６のエッチング方法は、第１の実施形態と同様である。
　そして、図１４に示すように、第１凹部３２２ａの中を含めた貫通孔３１２’の全体に、第２層Ｌ２に相当する低抵抗膜３１４を積層して成膜する。すなわち、第１層Ｌ１の残存している部位については、第１層Ｌ１の上に第２層Ｌ２が積層され、低抵抗膜３１４が多層構造となる。
　次に、図１５に示すように、主に第１凹部３２２ａの底に、接続対象部位３Ｔに達しない程度の第２凹部３２２ｂを形成する。
　そして、図１６に示すように、第２凹部３２２ｂの中を含めた貫通孔３１２’の全体に、第３層Ｌ３に相当する低抵抗膜３１４を積層して成膜する。すなわち、第２層Ｌ２の残存している部位については、第２層Ｌ２の上に第３層Ｌ３が積層され、第１層Ｌ１、第２層Ｌ２、第３層Ｌ３の３層が積層した多層構造、又は第２層Ｌ２、第３層Ｌ３の２層が積層した多層構造となる。
　その後、図１７に示すように、第２凹部３２２ｂの底に開口を形成して接続対象部位３Ｔを露出させる。
　その後、半導体装置１００と同様に、洗浄した後、バリアメタル膜３１５ａ及び導電部３１５ｂ並びに配線３１１を形成することで、図１２に示す半導体装置３００が作成される。
（Ｄ）第４の実施形態： 
　図１８は、本実施形態に係る半導体装置４００の要部断面を説明する図である。半導体装置４００は、低抵抗膜の全体形状及び製造方法を除くと、上述した半導体装置１００と同様の構成である。
　そこで、以下では主に、半導体装置４００における低抵抗膜の全体形状及び製造方法について説明し、その他の構成については詳細な説明を省略し、必要に応じて半導体装置１００の構成の符号先頭に４を付けた符号を示す。
　半導体装置４００の低抵抗膜４１４は、絶縁膜４１３の内側に、縦孔４１２の開口部４１２ａ付近から孔底４１２ｂ付近まで連続的に設けられている点は、半導体装置１００の低抵抗膜１４と同様である。
　基体４１０の一方の面４１０Ａには、絶縁膜４１７、バリアメタル膜４１９、導電部４２０が順次積層されている。これら膜の間に他の膜が介在してもよいが、一方の面４１０Ａには低抵抗膜４１４は積層されていない。ただし、縦孔４１２の内側壁に沿って延びる絶縁膜４１３の内側に沿って設けられる低抵抗膜４１４は、孔の深さ方向全体で略均一な膜厚を有しているため、低抵抗膜４１４が形成された後、縦孔４１２の孔底４１２ｂ付近に帯電する電荷の緩和特性が安定する。
　半導体装置４００の製造方法は、基体４１０の用意、縦孔４１２の形成、絶縁膜４１３の成膜、までの工程は半導体装置１００の製造方法と同様である。
　絶縁膜４１３の形成後、本実施形態では、絶縁膜４１３の上に低抵抗膜４１４を積層形成する。低抵抗膜４１４は、材質は第１の実施形態に係る低抵抗膜１４と同様であるが、成膜法として高カバレッジなＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、低抵抗膜４１８も含めて全体的に略均一な膜厚で形成される。
　次に、第１の実施形態と同様に、例えばプラズマエッチングにより予備縦孔としての貫通孔４１２’の底に開口を形成して接続対象部位４Ｔを露出させる。ただし、本実施形態に係る低抵抗膜１４は高カバレッジな成膜法で作成されているため、基体１０のフィールド部に形成された低抵抗膜４１４は、このエッチングによって除去され、縦孔４１２内の低抵抗膜４１４のみが残存する。
　その後、半導体装置１００の場合と同様に、貫通孔４１２’の底に開口を形成して接続対象部位４Ｔを露出させ、洗浄後、バリアメタル膜４１５ａ及び導電部４１５ｂ並びに配線４１１を形成することで、図１８に示す半導体装置４００が作成される。
（Ｅ）第５の実施形態：
　図１９は、本実施形態に係る固体撮像素子５００の要部断面を説明する図である。本実施形態に係る固体撮像素子５００の縦型電極５３０は、半導体基板の裏面から配線層を貫通し半導体基板の裏面に貼り合せた他の半導体素子内に設けられた接続対象部位に接続されている点で、上述した第１の実施形態の縦型電極３０と大きく異なる。
　そこで、以下では主に、縦型電極５３０の概略構成と製造方法について説明し、その他の構成については詳細な説明を省略し、半導体装置１００と同様の構成には必要に応じて半導体装置１００の符号先頭に５を付けた符号を示す。
　固体撮像素子５００は、光電変換素子や画素トランジスタ等を設けた半導体基板５１０ａの表面１０Ｂに配線層５１０ｂを積層形成した後、配線層５１０ｂの上に他の半導体素子を貼り合せにより接合し、半導体基板５１０ａの裏面５１０Ａ側から配線層５１０ｂを貫通して貼り合せ接合された半導体素子内に設けられた接続対象部位としての金属電極パッドまで達する貫通電極を形成する例である。
　図２０～図２３は、本実施形態に係る固体撮像素子５００の要部の製造方法を模式的に示す図である。
　図２０に示すように、固体撮像素子５００の製造方法においては、まず、半導体基板５１０ａを貫通する予備縦孔としての貫通孔５１２’を形成し、半導体基板５１０ａの裏面５１０Ａ、及び貫通孔５１２’の内側面の全面に、絶縁膜５１３を積層成膜する。
　その後、貫通孔５１２’の底部をプラズマエッチングにより掘削延伸し、配線層５１０ｂを貫通して接続対象部位５Ｔとしての金属電極パッドの近傍に達する予備縦孔としての貫通孔５１２”を形成する（図２１）このようにして形成した縦孔としての貫通孔５１２”は、その孔内壁全体に絶縁膜が露出している。この貫通孔５１２”内部及び半導体基板５１０ａのフィールド部の絶縁膜５１３の上に低抵抗膜５１４を成膜する（図２２）。その後、貫通孔５１２”の孔底に成膜された低抵抗膜５１４及び当該低抵抗膜５１４と接続対象部位５Ｔの間の絶縁膜をエッチングにより除去し、接続対象部位５Ｔを露出させる（図２３）。このような接続対象部位５Ｔまで貫通した縦孔５１２に、第１の実施形態と同様に、バリアメタル膜を成膜し、導電部を成膜又は充填して電極部５１５を形成する（図１９）。
　これにより、貫通電極形成中の帯電ダメージを緩和しつつ、半導体基板５１０ａの裏面５１０Ａ側から配線層５１０ｂを貫通して貼り合せ接合された半導体素子内に設けられた接続対象部位としての金属電極パッドまで達する貫通電極を形成することができる。
　なお、本技術は上述した各実施形態に限られず、上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また、本技術の技術的範囲は上述した各実施形態に限定されず、請求の範囲に記載された事項とその均等物まで及ぶものである。
　そして、本技術は、以下のような構成を取ることができる。
（１）
　基体の厚み方向に沿って開口部から接続対象部位に向けて延びる縦孔内に形成され、前記縦孔に露出した第１絶縁膜に近い側から順にバリアメタル膜と導電材料を積層した構造の縦型電極と、
　前記バリアメタル膜と前記第１絶縁膜の間に、前記接続対象部位の近傍を除いて介在するように設けた、抵抗値が前記第１絶縁膜より低い低抵抗膜と、
を備える半導体装置。
（２）
　前記低抵抗膜は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｚｒ、ＺｒＮ、Ｈｆ、ＨｆＮ、Ｒｕ、Ｃｏ、Ｗ、ＷＮ、Ｍｎ、ＭｎＮ、Ａｌ、Ｓｎ、Ｚｎ、Ｓｉ、Ｇｅ、Ｇａ、ＳｉＮの少なくとも１つにより構成される、前記（１）に記載の半導体装置。
（３）
　前記第１絶縁膜及び前記バリアメタル膜は、前記基体のフィールド部に沿って延びる延出部を有し、
　前記低抵抗膜も、前記基体のフィールド部に沿って前記第１絶縁膜及び前記バリアメタル膜の間に介在するように設けられている、
前記（１）又は前記（２）に記載の半導体装置。
（４）
　前記第１絶縁膜及び前記バリアメタル膜は、前記基体のフィールド部に沿って延びる延出部を有し、
　前記低抵抗膜は、前記基体のフィールド部に沿う前記第１絶縁膜及び前記バリアメタル膜の間には設けられていない、
前記（１）又は前記（２）に記載の半導体装置。
（５）
　前記低抵抗膜の膜厚は、前記縦孔の深さ方向において前記縦孔の開口に近い部位ほど肉厚である、
前記（１）～前記（４）の何れか１つに記載の半導体装置。
（６）
　前記低抵抗膜の膜厚は、前記縦孔の深さ方向において略均一である、
前記（１）～前記（５）の何れか１つに記載の半導体装置。
（７）
　前記低抵抗膜の前記接続対象部位寄りの端部は、前記接続対象部位の前記開口部側の側面に積層された第２絶縁膜に達していない、
前記（１）～前記（６）の何れか１つに記載の半導体装置。
（８）
　前記低抵抗膜の前記接続対象部位寄りの端部は、前記接続対象部位の前記開口部側の側面に積層された第２絶縁膜に達している、
前記（１）～前記（６）の何れか１つに記載の半導体装置。
（９）
　前記低抵抗膜は、複数の低抵抗膜を積層形成した積層構造を有し、
　前記縦孔の中心寄りに積層された低抵抗膜の端部ほど前記接続対象部位の近くまで長く延びるように形成されている、
前記（１）～前記（８）の何れか１つに記載の半導体装置。
（１０）
　前記縦型電極は、径が１０μｍ以上で、アスペクト比が１以上である、
前記（１）～前記（９）の何れか１つに記載の半導体装置。
（１１）
　前記縦孔の孔底において側壁に前記低抵抗膜が設けられてない部位のアスペクト比が１未満（０を除く）である、前記（１）～前記（１０）の何れか１つに記載の半導体装置。
（１２）
　孔壁に絶縁膜が露出し、孔底が接続対象部位に達しない深さの予備縦孔を基体に形成する第１工程と、
　前記絶縁膜の上から前記予備縦孔の内部に前記絶縁膜より抵抗値が低い低抵抗膜を成膜する第２工程と、
　前記低抵抗膜と前記絶縁膜ごと前記予備縦孔の孔底を前記接続対象部位までエッチングにより開口して縦孔を形成する第３工程と、
　前記接続対象部位に連通した前記縦孔にバリアメタル膜を成膜し、前記バリアメタル膜の上から導電材料を成膜又は充填して縦型電極を形成する第４工程と、
を含んで構成される、半導体装置の製造方法。
（１３）
　前記第２工程と前記第３工程の間に、前記低抵抗膜と前記絶縁膜ごと前記予備縦孔の孔底を前記接続対象部位に達しない程度にエッチングしその上から更に前記予備縦孔の内部に前記低抵抗膜を成膜する工程を、１回以上繰り返し行う、前記（１２）に記載の半導体装置の製造方法。
（１４）
　前記低抵抗膜と前記絶縁膜の除去をプラズマエッチングにより行い、
　前記プラズマエッチングでは、フルオロカーボンガス、ハイドロフルオロカーボンガス、希ガスの何れか１つ以上を用いる、前記（１２）又は前記（１３）に記載の半導体装置の製造方法。
（１５）
　半導体基板の厚み方向に沿って当該半導体基板の裏面の開口部から半導体基板の表面上に積層された配線層中の接続対象部位に向けて延びる縦孔内に形成された縦型電極を有する固体撮像素子であって、
　前記縦型電極は、縦孔に露出した絶縁膜に近い側から順にバリアメタル膜と電極材料を積層した構造であり、
　前記バリアメタル膜と前記絶縁膜の間に、前記接続対象部位の近傍を除いて、抵抗値が前記絶縁膜より低い低抵抗膜を介在するように設けてある、固体撮像素子。
１０…基体、１０Ａ…面、１０Ｂ…表面、１０ａ…半導体基板、１０ｂ…配線層、１１…配線、１２…縦孔、１２’…貫通孔、１２ａ…開口部、１２ｂ…孔底、１３…絶縁膜、１３ａ…延出部、１３ａ１…側面、１３ａ２…端面、１４…低抵抗膜、１５…電極部、１５ａ…バリアメタル膜、１５ｂ…導電部、１６…絶縁膜、１７…絶縁膜、１８…低抵抗膜、１９…バリアメタル膜、２０…導電部、２１…バンプ、３０…縦型電極、１００…半導体装置、２００…半導体装置、２１０…基体、２１１…配線、２１２…縦孔、２１２’…貫通孔、２１２ａ…開口部、２１２ｂ…孔底、２１３…絶縁膜、２１３ａ…延出部、２１４…低抵抗膜、２１５ａ…バリアメタル膜、２１５ｂ…導電部、２１６…絶縁膜、２２１…開口端面覆蓋部、２２２…凹部、３００…半導体装置、３１０…基体、３１１…配線、３１２…縦孔、３１２’…貫通孔、３１２ａ…開口部、３１２ｂ…孔底、３１３…絶縁膜、３１３ａ…絶縁膜、３１４…低抵抗膜、３１４ａ…低抵抗膜、３１４ｂ…低抵抗膜、３１４ｃ…開口端面覆蓋部、３１５ａ…バリアメタル膜、３１５ｂ…導電部、３１６…絶縁膜、３２２ａ…第１凹部、３２２ｂ…第２凹部、４００…半導体装置、４１０…基体、４１０Ａ…面、４１１…配線、４１２…縦孔、４１２’…貫通孔、４１２ａ…開口部、４１２ｂ…孔底、４１３…絶縁膜、４１４…低抵抗膜、４１５ａ…バリアメタル膜、４１５ｂ…導電部、４１７…絶縁膜、４１８…低抵抗膜、４１９…バリアメタル膜、４２０…導電部、５００…固体撮像素子、５１０Ａ…裏面、５１０ａ…半導体基板、５１０ｂ…配線層、５３０…縦型電極、５１２…縦孔、５１２’…貫通孔、５１２”…貫通孔、５１２ｂ…孔底、５１３…絶縁膜、５１４…低抵抗膜、５１５…電極部、Ｈ１…開口、Ｈ２…開口、Ｈ３…開口、Ｌ１…第１層、Ｌ２…第２層、Ｌ３…第３層、Ｔ…接続対象部位、２Ｔ…接続対象部位、２Ｈ１…開口、３Ｔ…接続対象部位、３Ｈ１…開口、４Ｔ…接続対象部位、５Ｔ…接続対象部位

Claims (15)

  1. 　基体の厚み方向に沿って開口部から接続対象部位に向けて延びる縦孔内に形成され、前記縦孔に露出した第１絶縁膜に近い側から順にバリアメタル膜と導電材料を積層した構造の縦型電極と、
    　前記バリアメタル膜と前記第１絶縁膜の間に、前記接続対象部位の近傍を除いて介在するように設けた、抵抗値が前記第１絶縁膜より低い低抵抗膜と、
    を備える半導体装置。
  2. 　前記低抵抗膜は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｚｒ、ＺｒＮ、Ｈｆ、ＨｆＮ、Ｒｕ、Ｃｏ、Ｗ、ＷＮ、Ｍｎ、ＭｎＮ、Ａｌ、Ｓｎ、Ｚｎ、Ｓｉ、Ｇｅ、Ｇａ、ＳｉＮの少なくとも１つにより構成される、請求項１に記載の半導体装置。
  3. 　前記第１絶縁膜及び前記バリアメタル膜は、前記基体のフィールド部に沿って延びる延出部を有し、
    　前記低抵抗膜も、前記基体のフィールド部に沿って前記第１絶縁膜及び前記バリアメタル膜の間に介在するように設けられている、
    請求項１に記載の半導体装置。
  4. 　前記第１絶縁膜及び前記バリアメタル膜は、前記基体のフィールド部に沿って延びる延出部を有し、
    　前記低抵抗膜は、前記基体のフィールド部に沿う前記第１絶縁膜及び前記バリアメタル膜の間には設けられていない、
    請求項１に記載の半導体装置。
  5. 　前記低抵抗膜の膜厚は、前記縦孔の深さ方向において前記縦孔の開口に近い部位ほど肉厚である、
    請求項１に記載の半導体装置。
  6. 　前記低抵抗膜の膜厚は、前記縦孔の深さ方向において略均一である、
    請求項１に記載の半導体装置。
  7. 　前記低抵抗膜の前記接続対象部位寄りの端部は、前記接続対象部位の前記開口部側の側面に積層された第２絶縁膜に達していない、
    請求項１に記載の半導体装置。
  8. 　前記低抵抗膜の前記接続対象部位寄りの端部は、前記接続対象部位の前記開口部側の側面に積層された第２絶縁膜に達している、
    請求項１記載の半導体装置。
  9. 　前記低抵抗膜は、複数の低抵抗膜を積層形成した積層構造を有し、
    　前記縦孔の中心寄りに積層された低抵抗膜の端部ほど前記接続対象部位の近くまで長く延びるように形成されている、
    請求項１に記載の半導体装置。
  10. 　前記縦型電極は、径が１０μｍ以上で、アスペクト比が１以上である、
    請求項１に記載の半導体装置。
  11. 　前記縦孔の孔底において側壁に前記低抵抗膜が設けられてない部位のアスペクト比が１未満（０を除く）である、請求項１に記載の半導体装置。
  12. 　孔壁に絶縁膜が露出し、孔底が接続対象部位に達しない深さの予備縦孔を基体に形成する第１工程と、
    　前記絶縁膜の上から前記予備縦孔の内部に前記絶縁膜より抵抗値が低い低抵抗膜を成膜する第２工程と、
    　前記低抵抗膜と前記絶縁膜ごと前記予備縦孔の孔底を前記接続対象部位までエッチングにより開口して縦孔を形成する第３工程と、
    　前記接続対象部位に連通した前記縦孔にバリアメタル膜を成膜し、前記バリアメタル膜の上から導電材料を成膜又は充填して縦型電極を形成する第４工程と、
    を含んで構成される、半導体装置の製造方法。
  13. 　前記第２工程と前記第３工程の間に、前記低抵抗膜と前記絶縁膜ごと前記予備縦孔の孔底を前記接続対象部位に達しない程度にエッチングしその上から更に前記予備縦孔の内部に前記低抵抗膜を成膜する工程を、１回以上繰り返し行う、請求項１２に記載の半導体装置の製造方法。
  14. 　前記低抵抗膜と前記絶縁膜の除去をプラズマエッチングにより行い、
    　前記プラズマエッチングでは、フルオロカーボンガス、ハイドロフルオロカーボンガス、希ガスの何れか１つ以上を用いる、請求項１２に記載の半導体装置の製造方法。
  15. 　半導体基板の厚み方向に沿って当該半導体基板の裏面の開口部から半導体基板の表面上に積層された配線層中の接続対象部位に向けて延びる縦孔内に形成された縦型電極を有する固体撮像素子であって、
    　前記縦型電極は、縦孔に露出した絶縁膜に近い側から順にバリアメタル膜と電極材料を積層した構造であり、
    　前記バリアメタル膜と前記絶縁膜の間に、前記接続対象部位の近傍を除いて、抵抗値が前記絶縁膜より低い低抵抗膜を介在するように設けてある、固体撮像素子。
PCT/JP2017/040764 2016-12-26 2017-11-13 半導体装置、半導体装置の製造方法、及び、固体撮像素子 WO2018123299A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201780075272.XA CN110088883B (zh) 2016-12-26 2017-11-13 半导体装置、制造半导体装置的方法和固态摄像元件
US16/349,886 US11335720B2 (en) 2016-12-26 2017-11-13 Vertical electrode structure comprising low-resistance film for preventing damage during etching
US17/661,950 US20220262842A1 (en) 2016-12-26 2022-05-04 Semiconductor device, method of manufacturing semiconductor device, and solid-state image sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-250522 2016-12-26
JP2016250522A JP2018107227A (ja) 2016-12-26 2016-12-26 半導体装置、半導体装置の製造方法、及び、固体撮像素子

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/349,886 A-371-Of-International US11335720B2 (en) 2016-12-26 2017-11-13 Vertical electrode structure comprising low-resistance film for preventing damage during etching
US17/661,950 Division US20220262842A1 (en) 2016-12-26 2022-05-04 Semiconductor device, method of manufacturing semiconductor device, and solid-state image sensor

Publications (1)

Publication Number Publication Date
WO2018123299A1 true WO2018123299A1 (ja) 2018-07-05

Family

ID=62708157

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/040764 WO2018123299A1 (ja) 2016-12-26 2017-11-13 半導体装置、半導体装置の製造方法、及び、固体撮像素子

Country Status (4)

Country Link
US (2) US11335720B2 (ja)
JP (1) JP2018107227A (ja)
CN (1) CN110088883B (ja)
WO (1) WO2018123299A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3598482A1 (en) * 2018-07-19 2020-01-22 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
EP3671823A1 (en) * 2018-12-21 2020-06-24 ams AG Semiconductor device with through-substrate via and method of manufacturing a semiconductor device with through-substrate via

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112236025B (zh) * 2020-12-09 2021-03-16 武汉大学 高温电路器件的加工方法
WO2022218610A1 (en) * 2021-04-12 2022-10-20 Ams-Osram Ag Semiconductor device with sealed through-substrate via and method for producing thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152967A (ja) * 2002-10-30 2004-05-27 Fujikura Ltd 反応性イオンエッチングによる貫通孔の形成方法及び反応性イオンエッチングにより形成された貫通孔を有する基板
JP2008210952A (ja) * 2007-02-26 2008-09-11 Sanyo Electric Co Ltd 半導体装置の製造方法、シリコンインターポーザの製造方法および半導体モジュールの製造方法
JP2010135348A (ja) * 2008-12-02 2010-06-17 Panasonic Corp 貫通電極形成方法
WO2012090292A1 (ja) * 2010-12-28 2012-07-05 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2013239589A (ja) * 2012-05-15 2013-11-28 Rohm Co Ltd 半導体装置およびその製造方法、電子部品
WO2015025723A1 (ja) * 2013-08-19 2015-02-26 ソニー株式会社 固体撮像素子および電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100225946B1 (ko) * 1996-06-27 1999-10-15 김영환 반도체 소자의 금속 배선 형성방법
KR100273989B1 (ko) * 1997-11-25 2001-01-15 윤종용 반도체장치의콘택형성방법
US6759325B2 (en) * 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
WO2007099428A1 (en) * 2006-02-28 2007-09-07 Stmicroelectronics (Crolles 2) Sas Metal interconnects in a dielectric material
US7528066B2 (en) * 2006-03-01 2009-05-05 International Business Machines Corporation Structure and method for metal integration
US20080242078A1 (en) * 2007-03-30 2008-10-02 Asm Nutool, Inc. Process of filling deep vias for 3-d integration of substrates
US20090001584A1 (en) * 2007-06-26 2009-01-01 Sang-Chul Kim Semiconductor device and method for fabricating the same
KR101002158B1 (ko) * 2008-07-29 2010-12-17 주식회사 동부하이텍 이미지센서 및 그 제조방법
US20110057326A1 (en) * 2008-12-17 2011-03-10 Takayuki Kai Method for forming through electrode and semiconductor device
US7964966B2 (en) * 2009-06-30 2011-06-21 International Business Machines Corporation Via gouged interconnect structure and method of fabricating same
CN102157483B (zh) * 2010-01-20 2015-11-25 精材科技股份有限公司 晶片封装体及其形成方法
US10128261B2 (en) * 2010-06-30 2018-11-13 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
CN106611742B (zh) * 2015-10-26 2020-05-08 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152967A (ja) * 2002-10-30 2004-05-27 Fujikura Ltd 反応性イオンエッチングによる貫通孔の形成方法及び反応性イオンエッチングにより形成された貫通孔を有する基板
JP2008210952A (ja) * 2007-02-26 2008-09-11 Sanyo Electric Co Ltd 半導体装置の製造方法、シリコンインターポーザの製造方法および半導体モジュールの製造方法
JP2010135348A (ja) * 2008-12-02 2010-06-17 Panasonic Corp 貫通電極形成方法
WO2012090292A1 (ja) * 2010-12-28 2012-07-05 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2013239589A (ja) * 2012-05-15 2013-11-28 Rohm Co Ltd 半導体装置およびその製造方法、電子部品
WO2015025723A1 (ja) * 2013-08-19 2015-02-26 ソニー株式会社 固体撮像素子および電子機器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3598482A1 (en) * 2018-07-19 2020-01-22 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
US20200027784A1 (en) * 2018-07-19 2020-01-23 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
KR20200009644A (ko) * 2018-07-19 2020-01-30 삼성전자주식회사 집적회로 장치 및 이의 제조 방법
US10763163B2 (en) * 2018-07-19 2020-09-01 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
US11488860B2 (en) * 2018-07-19 2022-11-01 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
KR102493464B1 (ko) * 2018-07-19 2023-01-30 삼성전자 주식회사 집적회로 장치 및 이의 제조 방법
TWI812759B (zh) * 2018-07-19 2023-08-21 南韓商三星電子股份有限公司 積體電路裝置及其製造方法
EP3671823A1 (en) * 2018-12-21 2020-06-24 ams AG Semiconductor device with through-substrate via and method of manufacturing a semiconductor device with through-substrate via
WO2020127988A1 (en) * 2018-12-21 2020-06-25 Ams Ag Semiconductor device with through-substrate via and method of manufacturing a semiconductor device with through-substrate via

Also Published As

Publication number Publication date
JP2018107227A (ja) 2018-07-05
CN110088883B (zh) 2023-09-15
US20200083273A1 (en) 2020-03-12
CN110088883A (zh) 2019-08-02
US11335720B2 (en) 2022-05-17
US20220262842A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
WO2018123299A1 (ja) 半導体装置、半導体装置の製造方法、及び、固体撮像素子
US10541230B2 (en) Semiconductor device and method for manufacturing same
JP5412506B2 (ja) 半導体装置
JP5964040B2 (ja) 分離トレンチの形成方法
TWI557864B (zh) 銅接觸插塞裝置及其形成方法
TWI463627B (zh) 導電疊層結構，電氣互連及形成電氣互連之方法
KR102274775B1 (ko) 반도체 장치 및 그 제조 방법
US7919834B2 (en) Edge seal for thru-silicon-via technology
US8207595B2 (en) Semiconductor having a high aspect ratio via
CN103035615B (zh) 半导体装置及其制造方法
US9972528B2 (en) Semiconductor devices
JP2014033053A (ja) 半導体装置及びその製造方法
US9865534B2 (en) Stress reduction apparatus
TW202211332A (zh) 互連結構及其形成方法
JP2013157540A (ja) 半導体装置およびその製造方法
CN108630647B (zh) 半导体装置及其制造方法
JP2009253052A (ja) 半導体装置及びその製造方法
US9698142B2 (en) Semiconductor device and method for forming the same
CN102420105B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
TWI786655B (zh) 具有銲墊層的半導體元件及其製備方法
US20200357765A1 (en) Method of manufacturing semiconductor device
US20200185345A1 (en) Semiconductor device
TW202305942A (zh) 電晶體、半導體裝置及半導體結構
US20150221593A1 (en) Semiconductor device and method of manufacturing the same
JP2016046372A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17887888

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17887888

Country of ref document: EP

Kind code of ref document: A1