JP2016046372A - 半導体装置 - Google Patents

Abstract

【課題】多層配線構造を有する半導体装置においては、プラグ抵抗の低減、エレクトロマイグレーション耐性の向上、及び、コストの低減が求められる。
【解決手段】配線層と、前記配線層と接する第１金属層と、前記第１金属層を介して前記配線層と対向する第１金属窒化物層と、前記第１金属窒化物層と接し、かつ、前記第１金属窒化物層と結晶構造が異なる第２金属窒化物層と、前記第２金属窒化物層を介して前記第１金属窒化物層と対向し、かつ、前記第１金属層と材料が異なる第２金属層と、を備え、前記第１金属窒化物層は、柱状晶からなり、前記第２金属窒化物層は、粒状晶からなる。
【選択図】図３

Description

本発明は、多層配線構造を有する半導体装置に関する。

半導体装置は、配線層と絶縁層とが交互に積層され、かつ、配線層間がプラグで接続された多層配線構造を有する。このような多層配線構造においては、プラグ形成材料と配線層形成材料との相互拡散によりプラグ及び配線層との間に空隙が発生し高抵抗化するエレクトロマイグレーションや、応力によってプラグと配線層との接合面が剥がれるストレスマイグレーションに対する耐性を確保するため、プラグと配線層との間にＴｉ、ＴｉＮ、Ｔａ、ＴａＮ等が積層したバリア膜を介在させている（例えば、特許文献１〜３参照）。

例えば、特許文献１には、Ｃｕを主成分とするＣｕ配線とＷからなるＷプラグとの間には、積層バリア膜が介在され、積層バリア膜は、Ｔａバリア膜、ＴａＮバリア膜、Ｔｉバリア膜およびＴａＮバリア膜が積層されてなる４層構造を有しており、Ｔａバリア膜は、ビアホールの側面およびＣｕ配線の上面に被着され、ＴｉＮバリア膜は、積層バリア膜の最上層をなし、Ｗプラグの表面に接触形成された半導体装置が開示されている。

特開２００８−３００６７４号公報 特開２０１３−１２８０６２号公報 特開２０１３−１５７５９７号公報

以下の分析は、本願発明者により与えられる。

プラグ全体の抵抗は、体積が大きい低抵抗な主材料と、膜厚は薄いが高抵抗なバリア膜との直列接続により構成され、バリア膜部分の抵抗の影響を大きく受ける。特許文献１に記載の半導体装置では、バリア膜が４層構造となっており、バリア膜部分の抵抗上昇によるプラグ全体の抵抗上昇が避けられない。また、プラグのボトムにおけるＴａバリア膜とＣｕ配線との接合は、ＴｉとＣｕとの接合よりもエレクトロマイグレーションの耐性が悪いことが本願発明者の研究で明らかになった。また、Ｔａは材料費が高く、低コストで生産する場合の障害となりうる。以上より、多層配線構造を有する半導体装置においては、プラグ抵抗の低減、エレクトロマイグレーション耐性の向上、及び、コストの低減が求められる。

第１の視点に係る半導体装置は、配線層と、前記配線層と接する第１金属層と、前記第１金属層を介して前記配線層と対向する第１金属窒化物層と、前記第１金属窒化物層と接し、かつ、前記第１金属窒化物層と結晶構造が異なる第２金属窒化物層と、前記第２金属窒化物層を介して前記第１金属窒化物層と対向し、かつ、前記第１金属層と材料が異なる第２金属層と、を備え、前記第１金属窒化物層は、柱状晶からなり、前記第２金属窒化物層は、粒状晶からなる。

第２の視点に係る半導体装置は、柱状の金属体と、前記金属体の側面乃至底面を覆う金属窒化物層と、前記金属窒化物層を介して前記金属体の少なくとも底面と対向する金属層と、少なくとも前記金属窒化物層を介して前記金属体の側面と対向する絶縁層と、前記第１金属層と接する配線層と、を備え、前記金属窒化物層は、前記金属体側から順に、粒状結晶からなる第２金属窒化物層と、柱状結晶からなる第１金属窒化物層と、が積層した構造となっている。

第３の視点に係る半導体装置は、第１配線層と、前記配線層を覆う絶縁層と、前記絶縁層を貫通し前記配線層に通ずるヴィアと、前記ヴィア内で少なくとも前記配線層を覆う金属層と、前記ヴィア内で、前記金属層、乃至、前記ヴィアの側壁面を覆う第１金属窒化物層と、前記第１金属窒化物層の内側の面を覆う第２金属窒化物層と、前記第２金属窒化物層の内側に埋設された金属プラグと、前記金属プラグを含む前記絶縁層上の所定の位置に配設された第２配線層を備え、前記第１金属窒化物層は、柱状晶からなり、前記第２金属窒化物層は、粒状晶からなる。

第４の視点に係る半導体装置は、配線層と、前記配線層と接する第１金属層と、前記第１金属層を介して前記配線層と対向する金属酸化窒化物層と、前記金属酸化窒化物層と接する金属窒化物層と、前記金属窒化物層を介して前記金属酸化窒化物層と対向し、かつ、前記第１金属層と材料が異なる第２金属層と、を備え、前記金属窒化物層は、粒状晶からなる。

本発明によれば、プラグ抵抗の低減、エレクトロマイグレーション耐性の向上、及び、コストの低減のいずれか又は全てを図ることができる。

実施形態１に係る半導体装置の構成を模式的に示した（Ａ）第１配線層の製造段階でのレイアウトパターン、（Ｂ）第２配線層の製造段階でのレイアウトパターンである。 実施形態１に係る半導体装置の構成を模式的に示した図１のＡ−Ａ´間の断面図である。 実施形態１に係る半導体装置におけるタングステンプラグ及びその周辺の構成を模式的に示した拡大部分断面図である。 参考例に係るＴｉ／第１ＴｉＮ／第２ＴｉＮ積層体及びＴｉ／第２ＴｉＮ積層体の断面ＳＥＭ写真、表面ＳＥＭ写真、Ｘ線回折パターンを示した表である。 実施形態２に係る半導体装置におけるタングステンプラグ及びその周辺の構成を模式的に示した拡大部分断面図である。 実施形態３に係る半導体装置におけるタングステンプラグ及びその周辺の構成を模式的に示した拡大部分断面図である。

以下、実施形態について図面を参照しつつ説明する。なお、本出願において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の態様に限定することを意図するものではない。

［実施形態１］
実施形態１に係る半導体装置について図面を用いて説明する。図１は、実施形態１に係る半導体装置の構成を模式的に示した（Ａ）第１配線層の製造段階でのレイアウトパターン、（Ｂ）第２配線層の製造段階でのレイアウトパターンである。図２は、実施形態１に係る半導体装置の構成を模式的に示した図１のＡ−Ａ´間の断面図である。図３は、実施形態１に係る半導体装置におけるタングステンプラグ及びその周辺の構成を模式的に示した拡大部分断面図である。

図１（Ａ）には、図２における最下層の第１配線層１６０と半導体基板１００との間のレイアウトパターンが模式的に示されている。図１（Ｂ）には、図２における最上層の第２配線層１８０と第１配線層１６０との間のレイアウトパターンが模式的に示されている。図３の断面は、図２におけるタングステンプラグ１７０及びその周辺の断面に対応する。

半導体装置１は、活性領域１２０の周囲に、半導体基板１００（例えば、シリコン基板）に形成されたトレンチに絶縁膜（例えば、シリコン酸化膜）が埋め込まれた素子分離領域１１５を有する（図２参照）。半導体基板１００上の所定の位置には、ゲート絶縁層１２５（例えば、シリコン酸化膜）を介してゲート電極１３０（例えば、ポリシリコン）が形成されている（図２参照）。ゲート電極１３０上には、キャップ絶縁膜１４５（例えば、シリコン窒化膜）が形成されている（図２参照）。ゲート電極１３０及びキャップ絶縁膜１４５は、活性領域１２０以外の素子分離領域１１５上にも形成されている（図１（Ａ）、図２参照）。

活性領域１２０におけるゲート絶縁層１２５の直下の半導体基板１００の部分の両側には、エクステンション領域となる低濃度不純物領域（ＬＤＤ：Lightly Doped Drain）１４０が形成されている（図１（Ａ）、図２参照）。活性領域１２０における低濃度不純物領域１４０と素子分離領域１１５で区画された領域の半導体基板１００の部分には、低濃度不純物領域１４０よりも不純物濃度が高い高濃度不純物領域１４２が形成されている（図１（Ａ）、図２参照）。高濃度不純物領域１４２はソース・ドレイン領域となる。ゲート電極１３０及びキャップ絶縁膜１４５の側壁面には、サイドウォールスペーサ１３５（例えば、シリコン酸化膜）が形成されている。高濃度不純物領域１４２には、コンタクトプラグ１５０と接続される金属シリサイド層１４７（例えば、コバルトシリサイド）が形成されている（図２参照）。

キャップ絶縁膜１４５、サイドウォールスペーサ１３５、金属シリサイド層１４７、及び素子分離領域１１５を含む基板上には、第１層間絶縁層１４８（例えば、シリコン酸化膜）が形成されている（図２参照）。第１層間絶縁層１４８上には、第１ストッパー絶縁層１５２（例えば、シリコン窒化膜）が形成されている（図２参照）。第１ストッパー絶縁層１５２及び第１層間絶縁層１４８には、金属シリサイド層１４７に通ずるヴィア１４９が形成されている（図２参照）。ヴィア１４９には、コンタクトプラグ１５０（例えば、タングステン）が形成されている。コンタクトプラグ１５０は、対応する、ソース、ドレイン領域となる高濃度不純物領域１４２の金属シリサイド層１４７と第１配線層１６０とを電気的に接続する。第１ストッパー絶縁層１５２及び第１層間絶縁層１４８並びにキャップ絶縁膜１４５には、ゲート電極１３０に通ずるヴィア（図示せず）が形成されており、当該ヴィアにプラグ１５４（例えば、タングステン）が形成されている（図１（Ａ）、図２参照）。プラグ１５４は、対応するゲート電極１３０と第１配線層１６０（コンタクトプラグ１５０に接続される第１配線層１６０とは異なるもの）とを電気的に接続する（図１（Ａ）、図２参照）。

第１ストッパー絶縁層１５２上には、第２層間絶縁層１５６（例えば、シリコン酸化膜）が形成されている（図２、図３参照）。第２層間絶縁層１５６には、コンタクトプラグ１５０及び第１ストッパー絶縁層１５２に通ずるトレンチ１５７が形成されている（図２、図３参照）。トレンチ１５７には、第１配線層１６０が形成されている（図１（Ａ）、図２、図３参照）。第２層間絶縁層１５６には、プラグ１５４及び第１ストッパー絶縁層１５２に通ずるトレンチ（図示せず；トレンチ１５７とは異なるもの）が形成されており、当該トレンチに第１配線層１６０（トレンチ１５７に形成された第１配線層１６０とは異なるもの）が形成されている（図１（Ａ）、図２参照）。第１配線層１６０は、トレンチ１５７の底面乃至側面に沿って形成されたバリア膜１６１（例えば、ＴｉＮ）の内側にＣｕ層１６２が埋め込まれた構成となっている（図３参照）。Ｃｕ層１６２は、バリア膜１６１を介してコンタクトプラグ１５０と電気的に接続される（図３参照）。

第１配線層１６０を含む第２層間絶縁層１５６上には、第２ストッパー絶縁層１６４（例えば、シリコン窒化膜）が形成されている（図２、図３参照）。第２ストッパー絶縁層１６４上には、第３層間絶縁層１６６（例えば、シリコン酸化膜）が形成されている（図２、図３参照）。第３層間絶縁層１６６及び第２ストッパー絶縁層１６４には、第１配線層１６０に通ずるヴィア１６７が形成されている（図２、図３参照）。ヴィア１６７には、タングステンプラグ１７０が形成されている（図２、図３参照）。タングステンプラグ１７０は、対応する第１配線層１６０と第２配線層１８０とを電気的に接続する（図１（Ｂ）、図２、図３参照）。タングステンプラグ１７０は、Ｔｉ層１７１と、第１ＴｉＮ層１７２と、第２ＴｉＮ層１７３と、Ｗ層１７４と、を有する（図３参照）。

Ｔｉ層１７１は、Ｔｉ（チタン、その他の金属でも可）を主成分とする層である（図３参照）。Ｔｉ層１７１は、ヴィア１６７の内側にてヴィア１６７の底面上（第１配線層１６０のＣｕ層１６２の上面）に形成されている。Ｔｉ層１７１は、第１配線層１６０のＣｕ層１６２、第２ストッパー絶縁層１６４及び第３層間絶縁層１６６の側壁面、第１ＴｉＮ層１７２、第２配線層１８０のＴｉＮ層１８１と接（接合、接続、接触）している。なお、Ｔｉ層１７１は、少なくとも第１配線層１６０のＣｕ層１６２と接する必要はあるが、第２ストッパー絶縁層１６４及び第３層間絶縁層１６６の側壁面を覆っていなくてもよい。また、Ｔｉ層１７１とＣｕ層１６２とが接触する界面にＴｉとＣｕからなる合金層が形成されるとより好適である。

第１ＴｉＮ層１７２は、結晶構造が第２ＴｉＮ層１７３とは異なるＴｉＮ（チタン窒化物、その他の金属窒化物でも可）を主成分とする層である（図３参照）。第１ＴｉＮ層１７２は、結晶構造が柱状晶となっており、膜厚方向に膜厚と同等な長辺を有する複数の柱状結晶粒からなる多結晶体となっている。第１ＴｉＮ層１７２は、ＮよりもＴｉを過剰に含んだものとすることができる。第１ＴｉＮ層１７２は、ヴィア１６７の内側にてＴｉ層１７１の上面乃至ヴィア１６７の側面に沿って形成されている。第１ＴｉＮ層１７２は、第２ＴｉＮ層１７３よりも電気抵抗が低い。第１ＴｉＮ層１７２のバルク抵抗率（体積抵抗率）は、８０〜１５０μΩｃｍ（好ましくは９０〜１２０μΩｃｍ）である。第１ＴｉＮ層１７２の膜厚は、第２ＴｉＮ層１７３の膜厚よりも厚い。第１ＴｉＮ層１７２は、Ｔｉ層１７１、第２ＴｉＮ層１７３、第２配線層１８０のＴｉＮ層１８１と接（接合、接続、接触）している。なお、第１ＴｉＮ層１７２は、少なくとも第１配線層１６０のＣｕ層１６２と接しないようにする必要はあるが、Ｔｉ層１７１が第２ストッパー絶縁層１６４及び第３層間絶縁層１６６の側壁面の全体又は一部を覆っていない場合（Ｔｉ層１７１がもともと覆っていない場合、Ｔｉ層１７１が第１ＴｉＮ層１７２の構成部になった場合を含む）には第２ストッパー絶縁層１６４及び第３層間絶縁層１６６の側壁面と接していてもよい。

第２ＴｉＮ層１７３は、第１ＴｉＮ層１７２とは結晶構造が異なるＴｉＮ（チタン窒化物、その他の金属窒化物でも可）を主成分とする層である（図３参照）。第２ＴｉＮ層１７３は、結晶構造が柱状晶を崩した粒状晶となっており、膜厚方向に複数個積層された粒状結晶粒からなる多結晶体となっている。第２ＴｉＮ層１７３は、ＮよりもＴｉを過剰に含んだものとすることができる。第２ＴｉＮ層１７３は、ヴィア１６７の内側にて第１ＴｉＮ層１７２の内側の底面乃至側面に沿って形成されている。第２ＴｉＮ層１７３は、第１ＴｉＮ層１７２よりも電気抵抗が高い。第２ＴｉＮ層１７３のバルク抵抗率（体積抵抗率）は、３００〜５００μΩｃｍ（好ましくは３２０〜４００μΩｃｍ）である。第２ＴｉＮ層１７３の膜厚は、第１ＴｉＮ層１７２の膜厚よりも薄い。第２ＴｉＮ層１７３は、第１ＴｉＮ層１７２、Ｗ層１７４、第２配線層１８０のＴｉＮ層１８１と接（接合、接続、接触）している。

Ｗ層１７４は、Ｗ（タングステン、その他の金属でも可）を主成分とする層である（図３参照）。Ｗ層１７４は、ヴィア１６７の内側にて第２ＴｉＮ層１７３の内側に埋め込まれており、柱状に形成されている。Ｗ層１７４は、第２ＴｉＮ層１７３、第２配線層１８０のＴｉＮ層１８１と接（接合、接続、接触）している。

タングステンプラグ１７０を含む第３層間絶縁層１６６上の所定の位置に、第２配線層１８０が形成されている。第２配線層１８０は、タングステンプラグ１７０に接している。第２配線層１８０は、第３層間絶縁層１６６側から順に、ＴｉＮ層１８１、ＡｌＣｕ層１８２、ＴｉＮ層１８３が積層した構成となっている。ＴｉＮ層１８１は、ＴｉＮ（チタン窒化物、その他の金属窒化物でも可）を主成分とする層である。ＡｌＣｕ層１８２は、Ａｌ（アルミニウム）及びＣｕ（銅）を主成分とする合金（金属単体でも可）からなる層である。ＴｉＮ層１８３は、ＴｉＮ（チタン窒化物、その他の金属窒化物でも可）を主成分とする層である。ＴｉＮ層１８３は、ＴｉＮ層１８１よりも膜厚が厚くなっている。

次に、実施形態１に係る半導体装置の製造方法について説明する。図４は、参考例に係るＴｉ／第１ＴｉＮ／第２ＴｉＮ積層体及びＴｉ／第２ＴｉＮ積層体の断面ＳＥＭ（Scanning Electron Microscope）写真、表面ＳＥＭ写真、Ｘ線回折パターンを示した表である。

なお、実施形態１に係る半導体装置１は、タングステンプラグ１７０を除く部分について、従来の手法によって形成することができるので、以下、タングステンプラグ１７０の製造方法を中心に説明する。半導体装置１の構成部については、図１〜図３を参照されたい。

まず、従来の手法により、半導体基板１００上に第３層間絶縁層１６６まで形成し、第３層間絶縁層１６６にヴィア１６７を形成したものを用意する（ステップＡ１）。この段階では、ヴィア１６７からは、第１配線層１６０のＣｕ層１６２が露出している。

次に、ＰＶＤ（Physical Vapor Deposition）装置の前処理として、ヴィア１６７の底に露出しているＣｕ層１６２の表面の酸化層を水素ガス又は水素プラズマにより還元、若しくは、Ａｒでリスパッタ処理する（ステップＡ２）。

次に、Ｃｕ層１６２の表面が酸化しないように、基板を高真空状態でＰＶＤ装置のチャンバーに搬送し、その後、ＰＶＤ法により、Ｔｉ層１７１を堆積する（ステップＡ３）。これにより、Ｔｉ層１７１とＣｕ層１６２との密着性が良くなり、エレクトロマイグレーションを改善することができる。ここでは、Ｔｉ層１７１は、主にＣｕ層１６２及び第３層間絶縁層１６６の上面に堆積する。

続いて、基板上に、柱状晶で低抵抗な第１ＴｉＮ層１７２を堆積する（ステップＡ４）。これにより、第１ＴｉＮ層１７２とＴｉ層１７１との密着性が良くなる。このとき、第１ＴｉＮ層１７２のバルク抵抗率は８０〜１５０μΩｃｍでもかまわない。第１ＴｉＮ層１７２の成膜条件は、第１ＴｉＮ層１７２がＴｉリッチになるようにＮ_２ガス流量とターゲットＤＣ（Direct Current）電力を調整し、かつ、基板バイアスを印加する。

続いて、第１ＴｉＮ層１７２の堆積時のターゲットＤＣ電圧よりも低くなるように、Ｎ_２ガス流量とＤＣ電力を調整し、かつ、基板バイアスを印加することにより、基板上に、柱状晶が崩れた粒状晶となった高抵抗な第２ＴｉＮ層１７３を堆積する（ステップＡ５）。このとき、第２ＴｉＮ層１７３のバルク抵抗率は、第１ＴｉＮ層１７２のバルク抵抗率よりも高くし、３００〜５００μΩｃｍでもかまわない。また、第２ＴｉＮ層１７３の膜厚は、第１ＴｉＮ層１７２の膜厚よりも薄くする。また、第２ＴｉＮ層１７３は、結晶粒界が単純な柱状晶でないためＣｕの拡散を抑制するとともに、次工程のＷ層１７４の成膜時のハロゲン系ガス（ＷＦ６、ＨＦ）による侵食、及び、シラン系ガス（ＳｉＨ４）によるシリコンの拡散を抑制する。さらに、ハロゲン系ガスは下地のＴｉ層１７１と反応し高抵抗及び異物発生につながり、シリコン系ガスはＣｕの拡散を促進するためバリア性の低下につながるが、第２ＴｉＮ層１７３を堆積することでこれらを抑制することができる。

次に、ＣＶＤ（Chemical Vapor Deposition）装置へ搬送し、基板上に、Ｗ層１７４を堆積する（ステップＡ６）。

ここで、ＴｉＮはＷの結晶性に影響を与える。バリア層としてＴｉ層上に第２ＴｉＮ層だけ堆積した場合、第２ＴｉＮ層の表面に対し垂直な方向から見たＸ線回折プロファイルでは＜２００＞配向がほとんど無く、結晶粒径が大きくなる（図４参照）。しかし、第２ＴｉＮ層の結晶粒径が大きいため、ヴィアの径が微細化したときに、ヴィア内で第２ＴｉＮ層上にＷ層を形成した場合、Ｗ層にシームが形成されやすく埋設不良の原因になる。

一方、Ｔｉ層と第２ＴｉＮ層との間に第１ＴｉＮ層を堆積することで、＜２００＞配向が強くなり、ヴィア内で第２ＴｉＮ層上にＷ層を形成した場合、Ｗ層の結晶粒径が小さくなる。そのため、表面モホロジーが改善され、Ｗ層にシームが形成されにくくなり埋設性が改善される。なお、Ｗ層の結晶粒径は抵抗に影響を与え、粒径が小さいほどバルク抵抗率が高くなるが、プラグ全体としてはバリア層の抵抗が支配的なため、プラグ全体の抵抗としてみたときの影響はほとんどない。

次に、ＣＭＰ（Chemical Mechanical Polishing）法により第３層間絶縁層１６６が表れるまで、余分なＷ層１７４、第２ＴｉＮ層１７３、第１ＴｉＮ層１７２、Ｔｉ層１７１を研磨除去することにより、タングステンプラグ１７０を形成する（ステップＡ７）。

最後に、従来の手法により、タングステンプラグ１７０を含む第３層間絶縁層１６６上の所定の位置に第２配線層１８０を形成する（ステップＡ８）。これにより、図１〜図３に示された半導体装置１ができる。

実施形態１によれば、タングステンプラグ１７０におけるバリア層を、Ｔｉ層１７１、第１ＴｉＮ層１７２、第２ＴｉＮ層１７３の順に堆積した構成とし、第１ＴｉＮ層１７２のバルク抵抗を第２ＴｉＮ層１７３のバルク抵抗率よりも小さくし、かつ、第１ＴｉＮ層１７２の膜厚を第２ＴｉＮ層１７３の膜厚よりも厚くすることで、タングステンプラグ１７０を低抵抗化することができ、同時にタングステンプラグ１７０のバリア性を確保することができる。つまり、タングステンプラグ１７０におけるバリア層の抵抗を下げるため、低抵抗な第１ＴｉＮ層１７２を堆積し、さらにバリア性を確保するために高抵抗な第２ＴｉＮ層１７３を第１ＴｉＮ層１７２よりも薄く堆積することで、低抵抗でエレクトロマイグレーション耐性とＣｕに対するバリア性の確保及び生産コストの低減が実現できる。また、タングステンプラグ１７０におけるバリア層にてＴｉＮの組成を変える手法を用いることで、低コストな生産を実現できる。

［実施形態２］
本発明の実施形態２に係る半導体装置について図面を用いて説明する。図５は、実施形態２に係る半導体装置におけるタングステンプラグ及びその周辺の構成を模式的に示した拡大部分断面図である。

実施形態２は、実施形態１（図１〜図３参照）の変形例であり、タングステンプラグ１７０における第１ＴｉＮ層１７２と第２ＴｉＮ層１７３との間に、ＴｉＯ層１７５を介在させたものである。ＴｉＯ層１７５は、ＴｉＯ（チタン酸化物、その他の金属酸化物でも可）を主成分とする層である。ＴｉＯ層１７５は、第１ＴｉＮ層１７２及び第２ＴｉＮ層１７３よりも膜厚が薄い。その他の構成は、実施形態１と同様である。

実施形態２に係る半導体装置の製造方法では、実施形態１のステップＡ１〜ステップＡ３を行い、続いて、ステップＡ４を行って第１ＴｉＮ層１７２を堆積した後、基板上にＴｉ膜（図示せず）を堆積し、その後、異なるチャンバーで酸化アニールによりＴｉ膜を酸化させてＴｉＯ層１７５を形成する。その後、異なるチャンバーでステップＡ５を行って第２ＴｉＮ層１７３を堆積し、続いて、ステップＡ６〜ステップＡ８を行う。

ここで、ＴｉＯ層１７５の膜厚は、ヴィア１６７のボトムで４ｎｍだが、２〜１０ｎｍでもかまわない。また、ＴｉＯ層１７５の形成時に、第１配線層１６０のＣｕ層１６２が酸化しないように制御する。また、生産性を考慮し、Ｔｉ層の堆積までの装置と、酸化アニール以降の装置とを分けてもかまわない。さらに、酸化アニールは、大気に曝すだけ、又は、水をかけて酸化させるだけでもかまわない。

実施形態２によれば、実施形態１と同様な効果を奏するとともに、第１ＴｉＮ層１７２と第２ＴｉＮ層１７２との間にＴｉＯ層１７５を介在させることで、Ｗ層１７４とＣｕ層１６２との間のバリア性を大きく改善できる。ＴｉＯ層１７５はＴｉＮの結晶性と異なりＣｕ層１６２中のＣｕの粒界拡散の障壁になりバリア性が改善できる。

［実施形態３］
本発明の実施形態３に係る半導体装置について図面を用いて説明する。図６は、実施形態３に係る半導体装置におけるタングステンプラグ及びその周辺の構成を模式的に示した拡大部分断面図である。

実施形態３は、実施形態１の変形例であり、第１ＴｉＮ層（図３の１７２）の代わりに第１ＴｉＮ層を酸化したＴｉＯＮ層１７６としたものである。ＴｉＯＮ層１７６は、ＴｉＯＮ（チタン酸化窒化物、その他の金属酸化窒化物でも可）を主成分とする層である。その他の構成は、実施形態１と同様である。

実施形態３に係る半導体装置の製造方法では、実施形態１のステップＡ１〜ステップＡ３を行い、続いて、ステップＡ４を行って第１ＴｉＮ層（図３の１７２と同様なもの）を堆積し、その後、異なるチャンバーで酸化アニールにより第１ＴｉＮ層を酸化（詳細には第１ＴｉＮ層中の余剰なＴｉを酸化）させてＴｉＯＮ層１７６を形成する。その後、異なるチャンバーでステップＡ５を行って第２ＴｉＮ層１７３を堆積し、続いて、ステップＡ６〜ステップＡ８を行う。

ここで、ＴｉＯＮ層１７６の形成時に、第１配線層１６０のＣｕ層１６２が酸化しないように制御する。また、生産性を考慮し第１ＴｉＮ層の堆積までの装置と、酸化アニール以降の装置とを分けてもかまわない。さらに、酸化アニールは、大気に曝すだけ、又は、水をかけて酸化させるだけでもかまわない。

実施形態３によれば、実施形態１と同様な効果を奏するとともに、第１ＴｉＮ層（図３の１７２）の代わりにＴｉＯＮ層１７６を介在させることで、Ｗ層１７４とＣｕ層１６２との間のバリア性を大きく改善できる。ＴｉＯＮ層１７６はＴｉＮの結晶性と異なりＣｕ層１６２中のＣｕの粒界拡散の障壁になりバリア性が改善できる。

（付記）
第１の視点に係る半導体装置は、配線層と、前記配線層と接する第１金属層と、前記第１金属層を介して前記配線層と対向する第１金属窒化物層と、前記第１金属窒化物層と接し、かつ、前記第１金属窒化物層と結晶構造が異なる第２金属窒化物層と、前記第２金属窒化物層を介して前記第１金属窒化物層と対向し、かつ、前記第１金属層と材料が異なる第２金属層と、を備え、前記第１金属窒化物層は、柱状晶からなり、前記第２金属窒化物層は、粒状晶からなる。

前記第１の視点に係る半導体装置は、前記第１金属窒化物層及び前記第２金属窒化物層は、いずれもチタン窒化物を主成分とすることができる（下記第２、第３の視点についても同様）。

前記第１の視点に係る半導体装置は、前記配線層は、銅を主成分とし、前記第１金属層は、チタンを主成分とすることができる（下記第２、第３、第４の視点についても同様）。

前記第１の視点に係る半導体装置は、前記第２金属層は、タングステンを主成分とすることができる（下記第２、第３、第４の視点についても同様）。

前記第１の視点に係る半導体装置は、前記第１金属窒化物層を構成する柱状晶は、膜厚方向に膜厚と同等な長辺を有する複数の柱状結晶粒からなる多結晶体とすることができる（下記第２、第３の視点についても同様）。

前記第１の視点に係る半導体装置は、前記第２金属窒化物層を構成する粒状晶は、膜厚方向に複数個積層された粒状結晶粒からなる多結晶体とすることができる（下記第２、第３、第４の視点についても同様）。

前記第１の視点に係る半導体装置は、前記第２金属窒化物層は、前記第１金属窒化物層よりも電気抵抗が高くものとすることができる（下記第２、第３の視点についても同様）。

前記第１の視点に係る半導体装置は、前記第２金属窒化物層は、前記第１金属窒化物層よりも膜厚が薄いものとすることができる（下記第２、第３の視点についても同様）。

前記第１の視点に係る半導体装置は、前記第１金属窒化物層と前記第２金属窒化物層との間に挟まれた金属酸化物層をさらに備えることができる。

前記第１の視点に係る半導体装置は、前記金属酸化物層は、チタン酸化物を主成分とすることができる（下記第２、第３の視点も同様）。

前記第１の視点に係る半導体装置は、前記金属酸化物層は、前記第１金属窒化物層及び前記第２金属窒化物層よりも膜厚が薄いものとすることができる（下記第２、第３の視点も同様）。

第２の視点に係る半導体装置は、柱状の金属体と、前記金属体の側面乃至底面を覆う金属窒化物層と、前記金属窒化物層を介して前記金属体の少なくとも底面と対向する金属層と、少なくとも前記金属窒化物層を介して前記金属体の側面と対向する絶縁層と、前記第１金属層と接する配線層と、を備え、前記金属窒化物層は、前記金属体側から順に、粒状結晶からなる第２金属窒化物層と、柱状結晶からなる第１金属窒化物層と、が積層した構造となっている。

前記第２の視点に係る半導体装置は、前記第１金属窒化物層は、前記金属層及び前記絶縁層と接し、前記第２金属窒化物層は、前記金属体と接するようにすることができる。

前記第２の視点に係る半導体装置は、前記金属体を含む前記絶縁層上の所定の位置に配設された他の配線層を更に備えることができる。

前記第２の視点に係る半導体装置は、前記他の配線層は、アルミニウム及び銅を主成分とする合金からなる層を有することができる。

前記第２の視点に係る半導体装置は、前記第１金属窒化物層と前記第２金属窒化物層との間に挟まれた金属酸化物層をさらに備えることができる。

第３の視点に係る半導体装置は、第１配線層と、前記配線層を覆う絶縁層と、前記絶縁層を貫通し前記配線層に通ずるヴィアと、前記ヴィア内で少なくとも前記配線層を覆う金属層と、前記ヴィア内で、前記金属層、乃至、前記ヴィアの側壁面を覆う第１金属窒化物層と、前記第１金属窒化物層の内側の面を覆う第２金属窒化物層と、前記第２金属窒化物層の内側に埋設された金属プラグと、前記金属プラグを含む前記絶縁層上の所定の位置に配設された第２配線層を備え、前記第１金属窒化物層は、柱状晶からなり、前記第２金属窒化物層は、粒状晶からなる。

前記第３の視点に係る半導体装置は、前記第１金属窒化物層と前記第２金属窒化物層との間に挟まれた金属酸化物層をさらに備えることができる。

第４の視点に係る半導体装置は、配線層と、前記配線層と接する第１金属層と、前記第１金属層を介して前記配線層と対向する金属酸化窒化物層と、前記金属酸化窒化物層と接する金属窒化物層と、前記金属窒化物層を介して前記金属酸化窒化物層と対向し、かつ、前記第１金属層と材料が異なる第２金属層と、を備え、前記金属窒化物層は、粒状晶からなる。

前記第４の視点に係る半導体装置は、前記金属酸化窒化物層は、チタン酸化窒化物を主成分とし、前記金属窒化物層は、チタン窒化物を主成分とすることができる。

なお、本発明の全開示（特許請求の範囲及び図面を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の全開示の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。また、本願に記載の数値及び数値範囲については、明記がなくともその任意の中間値、下位数値、及び、小範囲が記載されているものとみなされる。

１ 半導体装置
１００ 半導体基板
１１５ 素子分離領域
１２０ 活性領域
１２５ ゲート絶縁層
１３０ ゲート電極
１３５ サイドウォールスペーサ
１４０ 低濃度不純物領域
１４２ 高濃度不純物領域
１４５ キャップ絶縁膜
１４７ 金属シリサイド層
１４８ 第１層間絶縁層
１４９ ヴィア
１５０ コンタクトプラグ
１５２ 第１ストッパー絶縁層
１５４ プラグ
１５６ 第２層間絶縁層
１５７ トレンチ
１６０ 第１配線層（配線層）
１６１ バリア膜
１６２ Ｃｕ層
１６４ 第２ストッパー絶縁層（絶縁層）
１６６ 第３層間絶縁層（絶縁層）
１６７ ヴィア
１７０ タングステンプラグ
１７１ Ｔｉ層（第１金属層、金属層）
１７２ 第１ＴｉＮ層（第１金属窒化物層）
１７３ 第２ＴｉＮ層（第２金属窒化物層、金属窒化物層）
１７４ Ｗ層（第２金属層、金属体、金属プラグ）
１７５ ＴｉＯ層
１７６ ＴｉＯＮ層（金属酸化窒化物層）
１８０ 第２配線層（他の配線層）
１８１ ＴｉＮ層
１８２ ＡｌＣｕ層
１８３ ＴｉＮ層

Claims (20)

1. 配線層と、
   前記配線層と接する第１金属層と、
   前記第１金属層を介して前記配線層と対向する第１金属窒化物層と、
   前記第１金属窒化物層と接し、かつ、前記第１金属窒化物層と結晶構造が異なる第２金属窒化物層と、
   前記第２金属窒化物層を介して前記第１金属窒化物層と対向し、かつ、前記第１金属層と材料が異なる第２金属層と、
   を備え、
   前記第１金属窒化物層は、柱状晶からなり、
   前記第２金属窒化物層は、粒状晶からなる半導体装置。
2. 前記第１金属窒化物層及び前記第２金属窒化物層は、いずれもチタン窒化物を主成分とする請求項１記載の半導体装置。
3. 前記配線層は、銅を主成分とし、
   前記第１金属層は、チタンを主成分とする請求項１又は２記載の半導体装置。
4. 前記第２金属層は、タングステンを主成分とする請求項１乃至３のいずれか一に記載の半導体装置。
5. 前記第１金属窒化物層を構成する柱状晶は、膜厚方向に膜厚と同等な長径を有する複数の柱状結晶粒からなる多結晶体である請求項１乃至４のいずれか一に記載の半導体装置。
6. 前記第２金属窒化物層を構成する粒状晶は、膜厚方向に複数個積層された粒状結晶粒からなる多結晶体である請求項１乃至５のいずれか一に記載の半導体装置。
7. 前記第２金属窒化物層は、前記第１金属窒化物層よりも電気抵抗が高い請求項１乃至６のいずれか一に記載の半導体装置。
8. 前記第２金属窒化物層は、前記第１金属窒化物層よりも膜厚が薄い請求項１乃至７のいずれか一に記載の半導体装置。
9. 前記第１金属窒化物層と前記第２金属窒化物層との間に挟まれた金属酸化物層をさらに備える請求項１乃至８のいずれか一に記載の半導体装置。
10. 前記金属酸化物層は、チタン酸化物を主成分とする請求項９記載の半導体装置。
11. 前記金属酸化物層は、前記第１金属窒化物層及び前記第２金属窒化物層よりも膜厚が薄い請求項９又は１０記載の半導体装置。
12. 柱状の金属体と、
    前記金属体の側面乃至底面を覆う金属窒化物層と、
    前記金属窒化物層を介して前記金属体の少なくとも底面と対向する金属層と、
    少なくとも前記金属窒化物層を介して前記金属体の側面と対向する絶縁層と、
    前記第１金属層と接する配線層と、
    を備え、
    前記金属窒化物層は、前記金属体側から順に、粒状結晶からなる第２金属窒化物層と、柱状結晶からなる第１金属窒化物層と、が積層した構造となっている半導体装置。
13. 前記第１金属窒化物層は、前記金属層及び前記絶縁層と接し、
    前記第２金属窒化物層は、前記金属体と接する請求項１２記載の半導体装置。
14. 前記金属体を含む前記絶縁層上の所定の位置に配設された他の配線層を更に備える請求項１２又は１３記載の半導体装置。
15. 前記他の配線層は、アルミニウム及び銅を主成分とする合金からなる層を有する請求項１４記載の半導体装置。
16. 前記第１金属窒化物層と前記第２金属窒化物層との間に挟まれた金属酸化物層をさらに備える請求項１２乃至１５のいずれか一に記載の半導体装置。
17. 第１配線層と、
    前記配線層を覆う絶縁層と、
    前記絶縁層を貫通し前記配線層に通ずるヴィアと、
    前記ヴィア内で少なくとも前記配線層を覆う金属層と、
    前記ヴィア内で、前記金属層、乃至、前記ヴィアの側壁面を覆う第１金属窒化物層と、
    前記第１金属窒化物層の内側の面を覆う第２金属窒化物層と、
    前記第２金属窒化物層の内側に埋設された金属プラグと、
    前記金属プラグを含む前記絶縁層上の所定の位置に配設された第２配線層を備え、
    前記第１金属窒化物層は、柱状晶からなり、
    前記第２金属窒化物層は、粒状晶からなる半導体装置。
18. 前記第１金属窒化物層と前記第２金属窒化物層との間に挟まれた金属酸化物層をさらに備える請求項１７記載の半導体装置。
19. 配線層と、
    前記配線層と接する第１金属層と、
    前記第１金属層を介して前記配線層と対向する金属酸化窒化物層と、
    前記金属酸化窒化物層と接する金属窒化物層と、
    前記金属窒化物層を介して前記金属酸化窒化物層と対向し、かつ、前記第１金属層と材料が異なる第２金属層と、
    を備え、
    前記金属窒化物層は、粒状晶からなる半導体装置。
20. 前記金属酸化窒化物層は、チタン酸化窒化物を主成分とし、
    前記金属窒化物層は、チタン窒化物を主成分とする請求項１９記載の半導体装置。