CN110739290A - 集成电路器件及其制造方法 - Google Patents

集成电路器件及其制造方法 Download PDF

Info

Publication number
CN110739290A
CN110739290A CN201910633897.4A CN201910633897A CN110739290A CN 110739290 A CN110739290 A CN 110739290A CN 201910633897 A CN201910633897 A CN 201910633897A CN 110739290 A CN110739290 A CN 110739290A
Authority
CN
China
Prior art keywords
layer
barrier layer
substrate
insulating layer
conductive barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910633897.4A
Other languages
English (en)
Inventor
朴秀晶
林东灿
文光辰
徐柱斌
崔朱逸
藤崎纯史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110739290A publication Critical patent/CN110739290A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

提供了一种集成电路器件及其制造方法。集成电路器件包括：衬底；位于所述衬底上的接合焊盘；以及穿过所述衬底并连接到所述接合焊盘的贯穿通路结构。所述贯穿通路结构包括导电插塞、覆盖所述导电插塞的侧壁和下表面的第一导电阻挡层、以及覆盖所述第一导电阻挡层的侧壁的第二导电阻挡层。

Description

集成电路器件及其制造方法
相关申请的交叉引用
本申请要求2018年7月19日在韩国知识产权局提交的韩国专利申请NO.10-2018-0084274的优先权，通过引用将其全部内容并入本文。
技术领域
本公开的示例性实施例涉及集成电路器件及其制造方法，更具体地，涉及包括穿硅通路(TSV)结构的集成电路器件及其制造方法。
背景技术
随着多个半导体芯片安装在单个封装件中的三维封装件的开发，可能需要使用延伸穿过衬底或裸片(die)的穿硅通路(TSV)结构来形成垂直电连接的可靠连接结构。
发明内容
根据本发明构思的示例性实施例，一种集成电路器件可以包括：衬底；位于所述衬底上的接合焊盘(landing pad)；以及穿过所述衬底的贯穿通路结构。所述贯穿通路结构可以连接到所述接合焊盘。所述贯穿通路结构包括导电插塞、覆盖所述导电插塞的侧壁和下表面的第一导电阻挡层、以及覆盖所述第一导电阻挡层的侧壁的第二导电阻挡层。
根据本发明构思的示例性实施例，一种集成电路器件可以包括：衬底；位于所述衬底上的层间绝缘层；位于所述层间绝缘层上的接合焊盘；以及贯穿通路结构。所述层间绝缘层和所述衬底可以限定穿透所述衬底和所述层间绝缘层的贯穿通孔。所述贯穿通路结构可以位于所述贯穿通孔中，并且可以连接到所述接合焊盘。所述贯穿通路结构可以包括导电插塞、在所述导电插塞的侧壁和下表面上的第一导电阻挡层、以及在所述第一导电阻挡层的侧壁上的第二导电阻挡层。
根据本发明构思的示例性实施例，一种集成电路器件可以包括：衬底；位于所述衬底上的接合焊盘；以及穿过所述衬底并连接到所述接合焊盘的贯穿通路结构。所述贯穿通路结构可以包括导电插塞、在所述导电插塞的侧壁和下表面上的第一导电阻挡层、在所述第一导电阻挡层的侧壁上的第二导电阻挡层、以及在所述第二导电阻挡层的侧壁上并与所述接合焊盘间隔开的通路绝缘层。
附图说明
图1是示出根据示例性实施例的集成电路器件的俯视图。
图2是示出图1的主单元区域MCR的一部分和贯穿通路区域TVR的一部分的截面图。
图3是图2的部分CX2的放大视图。
图4是示出根据示例性实施例的集成电路器件的截面图。
图5是示出根据示例性实施例的集成电路器件的截面图。
图6是示出根据示例性实施例的集成电路器件的截面图。
图7是示出根据示例性实施例的集成电路器件的截面图。
图8、图9、图10、图11A、图11B、图12A、图12B、图13A、图13B、图14A、图14B、图15和图16是示出根据示例性实施例的制造集成电路器件的方法中的操作的截面图。
图17是示出根据示例性实施例的半导体封装的主要配置的截面图。
具体实施方式
现在将参考示出了一些示例性实施例的附图更全面地描述各种示例性实施例。然而，本发明构思可以以许多替代形式来体现，并且不应当被解释为仅局限于本文所阐述的示例性实施例。
图1是示出根据示例性实施例的集成电路器件100的俯视图。图2是示出图1的主单元区域MCR的一部分和贯穿通路区域TVR的一部分的截面图。图3是图2的部分CX2的放大视图。
参照图1至图3，集成电路器件100可以包括具有多个主单元区域MCR和贯穿通路区域TVR的衬底110。
作为示例，多个存储单元可以设置在多个主单元区域MCR中的每个主单元区域MCR中。第一外围电路区域PR1可以设置在每个主单元区域MCR的一侧，第二外围电路区域PR2可以设置在每个主单元区域MCR的另一侧。例如，行译码器可以设置在第一外围电路区域PR1中以连接到设置在每个主单元区域MCR中的存储单元，列译码器可以设置在第二外围电路区域PR2中以连接到设置在每个主单元区域MCR中的存储单元。在一些实施例中，用于驱动存储单元的诸如控制逻辑电路、读出放大器和/或页面缓冲器的其他驱动器件可以设置在第一外围电路区域PR1和第二外围电路区域PR2中。
多个贯穿通路结构150可以设置在贯穿通路区域TVR中并穿过衬底110。可以通过贯穿通路结构150从外部终端接收信号或者向外部终端发送信号。
在一些实施例中，可以修改图1中所示的主单元区域MCR、第一外围电路区域PR1和第二外围电路区域PR2以及贯穿通路区域TVR的布置。例如，主单元区域MCR可以设置在衬底110的中心区域中，并且第一外围区域PR1和第二外围区域PR2以及贯穿通路区域TVR可以被设置成在俯视图中围绕主单元区域MCR。
衬底110可以具有彼此相对的第一表面110F1和第二表面110F2。衬底110可以包括包含硅、锗、碳化硅、砷化镓、砷化铟或磷化铟的半导体衬底。在一些实施例中，衬底110可以具有绝缘体上硅(SOI)结构。例如，衬底110可以包括掩埋氧化物(BOX)层。在一些实施例中，衬底110可以包括诸如浅沟槽隔离(STI)结构的各种隔离结构。
层间绝缘层120可以设置在衬底110的第一表面110F1上。层间绝缘层120可以覆盖多个半导体器件122和布线结构124。多个半导体器件122可以包括存储器件(诸如DRAM、PRAM、闪速存储器或RERAM)、金属氧化物半导体场效应晶体管、系统大规模集成电路(LSI)、图像传感器(诸如CMOS图像传感器(CIS))、微机电系统(MEMS)、有源器件和/或无源器件。半导体器件122可以电连接到布线结构124。包括层间绝缘层120以及被层间绝缘层120覆盖的半导体器件122和布线结构124的结构可以指前段制程(front-end-of-line，FEOL)结构。
金属间绝缘层130可以设置在层间绝缘层120上。金属间绝缘层130可以覆盖设置在层间绝缘层120上的多层布线结构132。多层布线结构132可以包括多个布线层132W和多个布线通路132P。在一些实施例中，金属间绝缘层130可以具有多个绝缘层的堆叠结构，并且多个绝缘层中的每个绝缘层可以覆盖多个布线层132W的一部分和多个布线通路132P的一部分。包括金属间绝缘层130和被金属间绝缘层130覆盖的多层布线结构132的结构可以指后段制程(back-end-of-line，BEOL)结构。
接合焊盘134可以设置在层间绝缘层120上。接合焊盘134的至少一部分可以被金属间绝缘层130覆盖。接合焊盘134可以是设置在贯穿通路区域TVR中的多层布线结构132的一部分。
参照图3，接合焊盘134可以包括接合焊盘金属层134W和接合焊盘阻挡层134B。接合焊盘阻挡层134B可以覆盖接合焊盘金属层134W的上表面134WU和侧壁。这里，在接合焊盘阻挡层134B的沿水平方向(例如，X方向和Y方向)延伸的相对的表面中，接合焊盘阻挡层134B的更靠近层间绝缘层120或衬底110的表面可以指接合焊盘阻挡层134B的上表面134BU。此外，接合焊盘金属层134W在水平方向(例如，X方向和Y方向)上延伸并面向层间绝缘层120(或者面向衬底110)的表面可以指接合焊盘金属层134W的上表面134WU，而接合焊盘金属层134W的与接合焊盘金属层134W的上表面134WU相对的另一表面可以指接合焊盘金属层134W的下表面。
在一些实施例中，接合焊盘金属层134W可以包括Ni、Cu、Al、Au、W或它们的组合，但不限于此。接合焊盘阻挡层134B可以包括W、WN、WC、Ti、TiN、Ta、TaN、Ru、Co、Mn、WN、Ni或NiB中的至少一种，但不限于此。
第一焊盘142可以设置在金属间绝缘层130上。包括使第一焊盘142的上表面的至少一部分暴露的开口144H的钝化层144可以设置在金属间绝缘层130上。第一焊盘142可以包括Al、Ni、Cu或它们的组合。钝化层144可以包括聚酰亚胺和/或氮化硅。
凸块结构146可以设置在第一焊盘142上。凸块结构146可以包括顺序堆叠在第一焊盘142上的柱状物146P和焊料层146S。例如，柱状物146P可以包括Cu、Ni或它们的合金，焊料层146S可以包括Sn、Ag、Pb、Au、Cu、B或它们的合金。
参照图2，第一焊盘142和凸块结构146可以设置在贯穿通路区域TVR中。在一些实施例中，第一焊盘142和凸块结构146可以可选地进一步设置在主单元区域MCR中。
贯穿通路结构150可以穿过衬底110和层间绝缘层120以连接到接合焊盘134。例如，当衬底110是硅衬底时，贯穿通路结构150可以是穿硅通路(TSV)结构。贯穿通路结构150可以包括导电插塞152、第一导电阻挡层154、第二导电阻挡层156和通路绝缘层158。
贯穿通路结构150可以设置在穿过衬底110和层间绝缘层120的贯穿通孔150H中。贯穿通孔150H可以从衬底110的第二表面110F2延伸到衬底110的第一表面110F1，并穿透层间绝缘层120。通路绝缘层158、第二导电阻挡层156、第一导电阻挡层154和导电插塞152可以被顺序地设置在贯穿通孔150H的内侧壁上。
导电插塞152可以延伸穿过衬底110和层间绝缘层120。导电插塞152的下表面152L可以位于比层间绝缘层120的下表面低的平面(例如，导电插塞152的下表面152L可以比层间绝缘层120的下表面更远离衬底110的第一表面110F1)。
在一些实施例中，导电插塞152可以包括Cu、CuSn、CuMg、CuNi、CuZn、CuPd、CuAu、CuRE、CuW、W或W合金，但不限于此。例如，导电插塞152可以包括Al、Au、Be、Bi、Co、Cu、Hf、In、Mn、Mo、Ni、Pb、Pd、Pt、Rh、Re、Ru、Ta、Te、Ti、W、Zn和Zr中的至少一种，并且包括一个或更多个层的叠层。
第一导电阻挡层154可以覆盖导电插塞152的侧壁和下表面152L。在一些实施例中，第一导电阻挡层154可以包括W、WN、WC、Ti、TiN、Ta、TaN、Ru、Co、Mn、WN、Ni或NiB中的至少一种。第一导电阻挡层154的厚度t11可以为约500至
Figure BDA0002129608330000051
第二导电阻挡层156可以覆盖第一导电阻挡层154的侧壁。第二导电阻挡层156可以不覆盖第一导电阻挡层154的下表面和下侧壁。第一导电阻挡层154的下表面和下侧壁可以接触接合焊盘金属层134W。在一些实施例中，第二导电阻挡层156可以包括W、WN、WC、Ti、TiN、Ta、TaN、Ru、Co、Mn、WN、Ni或NiB中的至少一种。第二导电阻挡层156可以包括与第一导电阻挡层154相同的材料，但不限于此。第二导电阻挡层156的厚度t12可以为约500至
Figure BDA0002129608330000061
通路绝缘层158可以覆盖第二导电阻挡层156的侧壁。通路绝缘层158可以用作绝缘间隔物，以限制和/或防止包括在贯穿通路结构150中的导电材料(例如，导电插塞152以及第一导电阻挡层154和第二导电阻挡层156)直接接触衬底110。
通路绝缘层158可以包括氧化物、氮化物、碳、聚合物或它们的组合。通路绝缘层158可以通过例如化学气相沉积(CVD)工艺形成。通路绝缘层158的厚度可以为约500至例如，通路绝缘层158可以包括氧化硅。在一些实施例中，通路绝缘层158可以包括与层间绝缘层120不同的材料。
第二焊盘162可以设置在衬底110的第二表面110F2上，以连接到贯穿通路结构150。第二焊盘162可以包括Al、Ni、Cu或它们的组合。
参照图3，通路绝缘层158或第二导电阻挡层156可以不接触接合焊盘金属层134W(或者可以与接合焊盘金属层134W间隔开)，但是第一导电阻挡层154可以接触接合焊盘金属层134W。
第一导电阻挡层154的下表面可以沿着垂直方向(例如，Z方向)被定位在距衬底110的第一表面110F1的第一垂直距离VD1处。第二导电阻挡层156的下表面可以沿着垂直方向(例如，Z方向)被定位在距衬底110的第一表面110F1小于第一垂直距离VD1的第二垂直距离VD2处。
台阶部分150HS可以形成在贯穿通孔150H的底部。例如，台阶部分150HS可以由层间绝缘层120的一部分、由通路绝缘层158的最下表面和第二导电阻挡层156的与通路绝缘层158的最下表面相邻的侧壁限定，或者由第二导电阻挡层156的最下表面和第一导电阻挡层154的与第二导电阻挡层156的最下表面相邻的侧壁限定。这可以是通过向下扩大贯穿通孔150H以顺序地形成通路绝缘层158、第二导电阻挡层156和第一导电阻挡层154的多个蚀刻工艺而获得的结构。
在一些实施例中，为了形成贯穿通路结构150，在首先在衬底110的第一表面110F1上形成接合焊盘134和金属间绝缘层130之后，可以执行形成贯穿通路结构150的工艺(例如，可以执行通路最后方法)。例如，在多个半导体器件122、布线结构124和层间绝缘层120形成在衬底110的第一表面110F1上之后，接合焊盘134、多层布线结构132和金属间绝缘层130可以形成在层间绝缘层120上，然后可以形成穿透衬底110和部分层间绝缘层120(例如，从衬底110的第二表面110F2延伸到层间绝缘层120中)的贯穿通孔150H。通路绝缘层158可以形成在贯穿通孔150H的内表面上，然后可以对通路绝缘层158的位于贯穿通孔150H底部上的部分和层间绝缘层120进行蚀刻以暴露接合焊盘阻挡层134B的上表面134BU，使得贯穿通孔150H的底部可以在贯穿通孔150H的深度方向上扩大。此后，可以在具有通路绝缘层158的贯穿通孔150H的内表面上形成第二导电阻挡层156，然后可以对第二导电阻挡层156的位于贯穿通孔150H底部上的部分和接合焊盘阻挡层134B进行蚀刻，以暴露接合焊盘金属层134W的上表面134WU，使得贯穿通孔150H的底部可以在贯穿通孔150H的深度方向上进一步扩大。接下来，第一导电阻挡层154可以形成在具有通路绝缘层158和第二导电阻挡层156的贯穿通孔150H的内表面上。
在根据比较示例的贯穿通路结构中，可以省略第二导电阻挡层156，并且第一导电阻挡层154的外侧壁可以被通路绝缘层158和层间绝缘层120覆盖。在这种情况下，当蚀刻位于贯穿通孔150H的底部上的接合焊盘金属层134W时，从接合焊盘金属层134W蚀刻掉的金属可以留在贯穿通孔150H中而不被移除，使得金属可以容易地再沉积在贯穿通孔150H的内侧壁上(例如，层间绝缘层120和/或通路绝缘层158上)。因此，层间绝缘层120和/或通路绝缘层158可能被金属污染，导致层间绝缘层120的绝缘特性和/或通路绝缘层158的绝缘特性可能无法得到充分保证。
然而，在根据示例性实施例的贯穿通路结构150中，第二导电阻挡层156可以形成在贯穿通孔150H的内表面中，以共形地覆盖通路绝缘层158和层间绝缘层120，然后可以在贯穿通孔150H的底部执行用于暴露接合焊盘金属层134W的上表面134WU的蚀刻工艺。当蚀刻位于贯穿通孔150H底部的接合焊盘金属层134W时，第二导电阻挡层156可以用作覆盖通路绝缘层158的表面和层间绝缘层120的表面的保护层。因此，从接合焊盘金属层134W蚀刻的金属可以不再沉积在层间绝缘层120和/或通路绝缘层158上，从而可以限制和/或防止层间绝缘层120和/或通路绝缘层158被金属污染。因此，可以提高集成电路器件100的可靠性。
图4是示出根据示例性实施例的集成电路器件100A的截面图，并且是对应于图2的部分CX2的放大视图。
参照图4，贯穿通孔150HA可以具有在衬底110与层间绝缘层120之间的边界区域处的扩大部分150EA。扩大部分150EA可以被定义为衬底110的圆形侧壁与层间绝缘层120的圆形侧壁之间的空间。贯穿通孔150HA的扩大部分150EA的宽度可以大于贯穿通孔150HA的底表面的宽度。
贯穿通路结构150A可以设置在贯穿通孔150HA中。具体而言，可以将通路绝缘层158A共形地设置成与位于贯穿通孔150HA的内表面上的扩大部分150EA的侧壁轮廓相对应，并且可以顺序地将第二导电阻挡层156A和第一导电阻挡层154A共形地设置成与位于具有通路绝缘层158A的贯穿通孔150HA的内表面上的扩大部分150EA的侧壁轮廓相对应。导电插塞152A可以包括与扩大部分150EA的侧壁轮廓相对应的突出部分152AP。
在一些实施例中，在形成贯穿通孔150HA的过程中，可以以相对高的蚀刻速率对在衬底110与层间绝缘层120之间的边界区域处暴露在贯穿通孔150HA的内表面上的部分衬底110和部分层间绝缘层120进行蚀刻，从而形成扩大部分150EA。
在一些实施例中，扩大部分150EA中的衬底110的侧壁和层间绝缘层120的侧壁不限于圆形表面。例如，扩大部分150EA中的衬底110的侧壁和层间绝缘层120的侧壁可以具有以期望(和/或可选地预定)角度倾斜的倾斜表面。
图5是示出根据示例性实施例的集成电路器件100B的截面图，并且是对应于图2的部分CX2的放大视图。
参照图5，贯穿通孔150HB可以具有在衬底110与层间绝缘层120之间的边界区域处的扩大部分150EB。扩大部分150EB可以被定义为衬底110的圆形侧壁与层间绝缘层120的上表面之间沿水平方向(例如，X方向或Y方向)延伸的空间。贯穿通孔150HB的扩大部分150EB的宽度可以大于贯穿通孔150HB的底表面的宽度。
贯穿通路结构150B可以设置在贯穿通孔150HB中。具体而言，可以将通路绝缘层158B共形地设置成与贯穿通孔150HB的内表面上的扩大部分150EB的侧壁轮廓相对应，并且可以顺序地将第二导电阻挡层156B和第一导电阻挡层154B共形地设置成与位于具有通路绝缘层158B的贯穿通孔150HB的内表面上的扩大部分150EB的侧壁轮廓相对应。导电插塞152B可以包括与扩大部分150EB的侧壁轮廓相对应的突出部分152BP。
在一些实施例中，贯穿通孔150HB可以包括具有期望(和/或可选地预定)斜率的侧壁和具有圆形轮廓的底部。例如，导电插塞152B的上部宽度W11(导电插塞152B的与远离衬底110的第一表面110F1的部分衬底110位于相同平面的部分的宽度)大于下部宽度W12(例如，导电插塞152B的与层间绝缘层120的下表面位于相同平面的另一部分的宽度)。
在一些实施例中，在形成贯穿通孔150HB的过程中，衬底110的蚀刻速率可以不同于层间绝缘层120的蚀刻速率。因此，当可以在贯穿通孔150HB的底部蚀刻层间绝缘层120时，可以以相对高的蚀刻速率来蚀刻与层间绝缘层120接触的衬底110的第一表面110F1，从而形成具有不对称形状的扩大部分150EB。
图6是示出根据示例性实施例的集成电路器件100C的截面图，并且是对应于图2的部分CX2的放大视图。
参照图6，贯穿通路结构150C可以包括导电插塞152、第一导电阻挡层154C、第二导电阻挡层156C和通路绝缘层158。第二导电阻挡层156C的厚度t12C可以小于第一导电阻挡层154C的厚度t11C。例如，第一导电阻挡层154C的厚度t11C可以为约500至
Figure BDA0002129608330000091
第二导电阻挡层156C的厚度t12C可以为约500至
Figure BDA0002129608330000092
作为示例，第二导电阻挡层156C可以形成在贯穿通孔150H的内表面上，以共形地覆盖通路绝缘层158和层间绝缘层120，然后可以对贯穿通孔150H的底部执行蚀刻工艺以暴露接合焊盘金属层134W的上表面134WU。当蚀刻位于贯穿通孔150H底部的接合焊盘金属层134W时，从接合焊盘金属层134W蚀刻掉的金属可以不再沉积在层间绝缘层120和/或通路绝缘层158上。因此，可以限制和/或防止层间绝缘层120和/或通路绝缘层158被金属污染。此外，由于第二导电阻挡层156C的厚度t12C相对较小，因此可以相对增大填充贯穿通孔150H的导电插塞152的体积，从而可以减小导电插塞152的电阻。因此，可以提高集成电路器件100C的可靠性。
图7是示出根据示例性实施例的集成电路器件100D的截面图，并且是对应于图2的部分CX2的放大视图。
参照图7，贯穿通路结构150D还可以包括位于第一导电阻挡层154与第二导电阻挡层156之间的金属岛状物159。金属岛状物159可以包括由金属形成的颗粒，或者可以是通过由金属形成的颗粒聚集而形成的材料层。在一些实施例中，金属岛状物159可以彼此间隔地设置以形成不连续的层。在一些实施例中，金属岛状物159可以是在第一导电阻挡层154与第二导电阻挡层156之间沿垂直方向(例如，Z方向)连续延伸的连续的材料层。
在一些实施例中，金属岛状物159可以包括与接合焊盘金属层134W相同的金属。例如，金属岛状物159可以包括Ni、Cu、Al、Au、W或它们的组合，但不限于此。
作为示例，第二导电阻挡层156可以形成在贯穿通孔150H的内表面上，以共形地覆盖通路绝缘层158和层间绝缘层120，然后可以对贯穿通孔150H的底部执行蚀刻工艺，以暴露接合焊盘金属层134W的上表面134WU。当蚀刻位于贯穿通孔150H底部的接合焊盘金属层134W时，第二导电阻挡层156可以用作覆盖层间绝缘层120的表面和通路绝缘层158的表面的保护层，并且从接合焊盘金属层134W蚀刻的金属可以再沉积在或粘附到第二导电阻挡层156上以形成金属岛状物159。此后，第一导电阻挡层154可以形成在第二导电阻挡层156上以覆盖金属岛状物159。
根据示例性实施例，在蚀刻位于贯穿通孔150H底部的接合焊盘金属层134W的过程中，即使从接合焊盘金属层134W蚀刻的金属再沉积在贯穿通孔150H的内表面上，第二导电阻挡层156也可以用作覆盖层间绝缘层120的表面和通路绝缘层158的表面的保护层。金属岛状物159可以再沉积在第二导电阻挡层156上，而不是层间绝缘层120和通路绝缘层158上。因此，可以限制和/或防止层间绝缘层120和/或通路绝缘层158的金属污染，从而可以提高集成电路器件100D的可靠性。
图8、图9、图10、图11A、图12A、图12B、图13A、图13B、图14A、图14B、图15和图16是示出根据示例性实施例的制造集成电路器件100D的方法中的操作的截面图。图8、图9、图10、图11A、图12A、图13A、图14A、图15和图16是示出图1的主单元区域MCR的一部分和贯穿通路区域TVR的一部分的截面图。图11B、图12B、图13B和图14B分别是图11A、图12A、图13A和图14A的部分CX2的放大视图。
参照图8，多个半导体器件122和布线结构124可以形成在衬底110的第一表面110F1上。层间绝缘层120可以形成在衬底110上以覆盖多个半导体器件122和布线结构124。
接合焊盘134和多层布线结构132可以形成在层间绝缘层120上，然后金属间绝缘层130可以形成在层间绝缘层120上以覆盖接合焊盘134和多层布线结构132。
在一些实施例中，形成接合焊盘134和多层布线结构132的工艺可以包括单镶嵌工艺或双镶嵌工艺。例如，金属间绝缘层130可以形成在层间绝缘层120上，然后金属间绝缘层130可以被图案化以在主单元区域MCR中形成布线孔以及在贯穿通路区域TVR中形成接合焊盘孔。此后，接合焊盘134可以形成在接合焊盘孔中，布线层132W可以形成在布线孔中。例如，接合焊盘134的形成可以包括：顺序地形成用于形成接合焊盘阻挡层134B的第一层和用于形成接合焊盘金属层134W的第二层，并且将第一层和第二层平坦化直到暴露出金属间绝缘层130，以将接合焊盘阻挡层134B和接合焊盘金属层134W留在接合焊盘孔中。
在一些实施例中，接合焊盘阻挡层134B可以由W、WN、WC、Ti、TiN、Ta、TaN、Ru、Co、Mn、WN、Ni或NiB形成，并且可以通过CVD工艺或物理气相沉积(PVD)工艺形成。接合焊盘金属层134W可以由Ni、Cu、Al、W或它们的组合形成，并且可以通过电镀工艺形成。例如，接合焊盘金属层134W的形成可以包括在接合焊盘阻挡层134B上形成包括铜(Cu)的晶种层，并且通过电镀工艺从晶种层形成Cu层。
此后，可以在接合焊盘134和布线层132W上重复执行与形成接合焊盘134的工艺类似的工艺，以形成包括布线通路132P和布线层132W的多层布线结构132。
导电层可以形成在金属间绝缘层130上，然后导电层可以被图案化以形成第一焊盘142。第一焊盘142可以由Al、Ni、Cu或它们的组合形成。
暴露第一焊盘142的一部分的钝化层144可以形成在金属间绝缘层130上。钝化层144可以由聚酰亚胺和/或氮化硅形成。
凸块结构146可以形成在通过钝化层144暴露的第一焊盘142上，以电连接到第一焊盘142。凸块结构146可以包括柱状物146P和焊料层146S。柱状物146P可以由Cu、Ni或它们的合金形成，并且可以通过电镀工艺形成。焊料层146S可以由Sn、Ag、Pb、Au、Cu、B或它们的组合形成，并且可以通过顺序地执行电镀工艺和回流工艺来形成。
参照图9，支撑衬底172可以接合到凸块结构146和钝化层144。支撑衬底172可以通过粘合剂层174接合到凸块结构146和钝化层144。可以对衬底110的第二表面110F2执行研磨工艺，从而从衬底110的第二表面110F2上去除所需(和/或可选地预定)厚度的部分衬底110。
可以在衬底110的第二表面110F2上形成掩模图案，然后可以使用该掩模图案作为蚀刻掩模来蚀刻衬底110以形成贯穿通孔150H。贯穿通孔150H可以穿透衬底110，并且可以延伸到层间绝缘层120中。
在一些实施例中，贯穿通孔150H可以通过各向异性蚀刻工艺或激光钻孔工艺来形成。由于贯穿通孔150H没有完全穿透层间绝缘层120，所以接合焊盘134的上表面不会被贯穿通孔150H暴露，并且可以被层间绝缘层120覆盖。
贯穿通孔150H可以形成为具有各种宽度、深度或形状。例如，如图9所示，贯穿通孔150H可以形成为具有垂直于衬底110的第一表面110F1的侧壁。在一些实施例中，在形成图5所示的贯穿通孔150HB的过程中，贯穿通孔150HB的侧壁可以形成为具有期望的(和/或可选地预定的)斜率，使得贯穿通孔150HB的上部宽度可以大于贯穿通孔150HB的下部宽度。在这种情况下，可以形成参照图5所描述的集成电路器件100B。
此外，在形成图5所示的贯穿通孔150HB的过程中，当衬底110的蚀刻条件和层间绝缘层120的蚀刻条件被不同地控制时，可以以相对高的蚀刻速率对位于衬底110与层间绝缘层120之间的边界区域处的部分衬底110进行蚀刻，以形成扩大部分150EB。在这种情况下，可以形成参照图5所描述的集成电路器件100B。
在一些实施例中，在形成图4所示的贯穿通孔150HA的过程中，可以以相对高的蚀刻速率对位于衬底110与层间绝缘层120之间的边界区域处的、暴露在贯穿通孔150HA的内表面上的部分衬底110和部分层间绝缘层120进行蚀刻，以形成扩大部分150EA。在这种情况下，可以形成参照图4所描述的集成电路器件100A。
在形成贯穿通孔150H之后，可以去除掩模图案。
参照图10，通路绝缘层158可以形成在衬底110的第二表面110F2上，以覆盖贯穿通孔150H的内表面。通路绝缘层158可以由氧化物、氮化物、碳化物、聚合物或它们的组合形成。通路绝缘层158可以通过例如CVD工艺形成。通路绝缘层158可以具有约500至
Figure BDA0002129608330000131
的厚度。例如，通路绝缘层158可以由通过低于大气压的CVD工艺形成的氧化硅层形成。
参照图11A和图11B，位于贯穿通孔150H底部的通路绝缘层158和层间绝缘层120可以被蚀刻，以向下扩大贯穿通孔150H。此时，接合焊盘阻挡层134B可以用作蚀刻停止层，因此，被接合焊盘阻挡层134B覆盖的接合焊盘金属层134W的上表面134WU不会被贯穿通孔150H暴露。
参照图12A和图12B，第二导电阻挡层156可以形成在具有通路绝缘层158的贯穿通孔150H的内表面上。第二导电阻挡层156可以由WN、WC、Ti、TiN、Ta、TaN、Ru、Co、Mn、WN、Ni或NiB形成，并且可以通过PVD工艺、电镀工艺或化学镀工艺形成。第二导电阻挡层156可以具有约500至的厚度(参见例如图3的t12)。
可以共形地形成第二导电阻挡层156以覆盖通路绝缘层158和层间绝缘层120的暴露在贯穿通孔150H的内表面上的整个表面。第二导电阻挡层156可以共形地形成在位于贯穿通孔150H底部的层间绝缘层120和焊盘阻挡层134B上。
参照图13A和图13B，可以蚀刻位于贯穿通孔150H底部的第二导电阻挡层156和接合焊盘阻挡层134B，以暴露接合焊盘金属层134W的上表面134WU，从而进一步向下扩大贯穿通孔150H。此时，接合焊盘金属层134W可以被过度蚀刻，使得接合焊盘金属层134W的上部的一部分可以凹陷。因此，接合焊盘金属层134W的在贯穿通孔150H的底部暴露的部分的上表面134WU可以位于比接合焊盘金属层134W的未被贯穿通孔150H暴露的另一部分的上表面134WU低的平面处。
在用于扩大贯穿通孔150H的蚀刻工艺中，接合焊盘金属层134W的蚀刻颗粒可能未被完全去除，并且可能再沉积在贯穿通孔150H的内表面上。通过蚀刻颗粒的再沉积，可以在第二导电阻挡层156的侧壁上形成金属岛状物159。例如，当接合焊盘金属层134W包括Cu时，金属岛状物159可以包括包含Cu的颗粒，或者可以是通过包括Cu的颗粒的聚集而形成的材料层。在一些实施例中，金属岛状物159可以彼此间隔地设置以形成不连续的层。在一些实施例中，金属岛状物159可以是在垂直方向(例如，Z方向)上连续延伸的连续的材料层。
在根据比较示例的形成贯穿通路结构的方法中，可以省略第二导电阻挡层156，并且可能在通路绝缘层158和层间绝缘层120被暴露在贯穿通孔150H的内表面上的状态下蚀刻接合焊盘金属层134W。在这种情况下，在蚀刻工艺中蚀刻掉的金属颗粒可能再沉积在贯穿通孔150H的侧壁上(例如，层间绝缘层120和/或通路绝缘层158上)。因此，层间绝缘层120和/或通路绝缘层158可能被金属污染，导致层间绝缘层120的绝缘特性和/或通路绝缘层158的绝缘特性可能无法得到充分保证。
然而，根据示例性实施例，在接合焊盘金属层134W的蚀刻工艺中，第二导电阻挡层156可以覆盖通路绝缘层158的表面和层间绝缘层120的表面，因此通路绝缘层158和层间绝缘层120不会暴露在贯穿通孔150H的内表面上。因此，在蚀刻工艺中去除的金属颗粒不会再沉积在层间绝缘层120和/或通路绝缘层158上，从而可以限制和/或防止层间绝缘层120和/或通路绝缘层158被金属污染。
参照图14A和图14B，第一导电阻挡层154可以形成在具有通路绝缘层158和第二导电阻挡层156的贯穿通孔150H的内表面上。第一导电阻挡层154可以由W、WN、WC、Ti、TiN、Ta、TaN、Ru、Co、Mn、WN、Ni或NiB形成，并且可以通过PVD工艺、电镀工艺或化学镀工艺形成。第一导电阻挡层154可以具有约500至的厚度(参见例如图3的t11)。
可以形成第一导电阻挡层154以覆盖第二导电阻挡层156和金属岛状物159。因此，金属岛状物159可以设置在第一导电阻挡层154与第二导电阻挡层156之间。
参照图15，导电插塞152可以形成在第一导电阻挡层154上，以填充贯穿通孔150H。导电插塞152可以由Cu、CuSn、CuMg、CuNi、CuZn、CuPd、CuAu、CuRe、CuW、W或W合金形成，并且可以通过电镀工艺形成。例如，为了形成导电插塞152，可以在第一导电阻挡层154的表面上形成金属晶种层，然后可以通过电镀工艺从金属晶种层形成金属层，使得导电插塞152可以形成在第一导电阻挡层154上以填充贯穿通孔150H。金属晶种层可以由Cu、Cu合金、Co、Ni、Ru、Co/Cu或Ru/Cu形成，并且可以通过PVD工艺形成。电镀工艺可以在大约10至65℃的温度下进行。例如，电镀工艺可以在室温下进行。在一些实施例中，包括导电插塞152的所得结构可以在大约150至450℃的温度下退火。
参照图16，可以通过化学机械抛光(CMP)工艺对包括导电插塞152的所得结构进行抛光，以暴露衬底110的第二表面110F2，使得导电插塞152、第一导电阻挡层154、第二导电阻挡层156和通路绝缘层158可以仅留在贯穿通孔150H中。因此，贯穿通路结构150D可以形成在贯穿通孔150H中。
再次参照图2，导电层可以形成在衬底110的第二表面110F2上，然后导电层可以被图案化以形成第二焊盘162。第二焊盘162可以电连接到贯穿通路结构150D。
根据上述制造集成电路器件100D的方法，在通路绝缘层158和第二导电阻挡层156首先形成在贯穿通孔150H的内表面上之后，可以执行用于暴露位于贯穿通孔150H底部的接合焊盘金属层134W的上表面134WU的蚀刻工艺。因此，即使在蚀刻过程中从接合焊盘金属层134W蚀刻掉的金属颗粒再沉积在贯穿通孔150H的侧壁上，包括金属颗粒的金属岛状物159也可以被设置在第一导电阻挡层154与第二导电阻挡层156之间。因此，可以限制和/或防止金属颗粒接触通路绝缘层158。当省略第二导电阻挡层156时，可以降低通路绝缘层158被在形成贯穿通孔150H的蚀刻工艺期间产生的金属颗粒污染的可能性。因此，可以提高集成电路器件100D的可靠性。
图17是示出根据示例性实施例的半导体封装件200的主要配置的截面图。
参照图17，半导体封装件200可以包括顺序堆叠在封装基板210上的多个半导体芯片220。控制芯片230可以设置在多个半导体芯片220上，以连接到多个半导体芯片220。可以用密封剂240(例如热固性树脂)将多个半导体芯片220和控制芯片230的堆叠结构密封在封装基板210上。如图17所示，垂直堆叠了六个半导体芯片220，但是半导体芯片220的数目和堆叠方向不限于此。例如，可以堆叠多于六个或少于六个半导体芯片220。在一些实施例中，可以沿水平方向布置多个半导体芯片220。在一些实施例中，可以沿水平方向和垂直方向布置多个半导体芯片220。在一些实施例中，可以省略控制芯片230。
封装基板210可以包括柔性印刷电路板、刚性印刷电路板或者它们的组合。封装基板210可以包括基板内部布线212和连接端子214。连接端子214可以形成在封装基板210的第一表面上。焊球216可以形成在封装基板210的第二表面上。连接端子214可以通过基板内部布线212电连接到焊球216。在一些实施例中，焊球216可以用导电凸块或引线网格阵列(LGA)代替。
多个半导体芯片220和控制芯片230可以包括穿硅通路(TSV)单元222和232。TSV单元222和232可以通过诸如凸块的连接部分250电连接到封装基板210的连接端子214。在一些实施例中，可以省略控制芯片230中的TSV单元232。
半导体芯片220和控制芯片230中的至少一个可以包括参照图1至图7所描述的集成电路器件100、100A、100B、100C和100D中的至少一个。TSV单元222和232可以包括参照图1至图7所描述的贯穿通路结构150、150A、150B、150C和150D中的至少一个。连接部分250可以包括参照图2所描述的第一焊盘142和参照图2描述的通过第一焊盘142连接到TSV单元222和232的第二焊盘162。
多个半导体芯片220中的每个半导体芯片可以包括系统LSI、闪速存储器、DRAM、SRAM、EEPROM、PRAM、MRAM或ReRAM。控制芯片230可以包括诸如串行器/解串器电路的逻辑电路。
虽然已经参考本发明构思的示例性实施例具体示出和描述了一些发明构思，但是本领域普通技术人员将理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (25)

1.一种集成电路器件，包括：
衬底；
位于所述衬底上的接合焊盘；以及
穿过所述衬底并连接到所述接合焊盘的贯穿通路结构，
所述贯穿通路结构包括导电插塞、覆盖所述导电插塞的侧壁和下表面的第一导电阻挡层、以及覆盖所述第一导电阻挡层的侧壁的第二导电阻挡层。
2.根据权利要求1所述的集成电路器件，其中，
所述贯穿通路结构还包括覆盖所述第二导电阻挡层的侧壁的通路绝缘层，
所述通路绝缘层与所述接合焊盘间隔开，并且
所述第二导电阻挡层接触所述接合焊盘。
3.根据权利要求2所述的集成电路器件，其中，
所述接合焊盘还包括接合焊盘金属层和接合焊盘阻挡层，
所述接合焊盘金属层位于所述衬底上，
所述接合焊盘阻挡层位于所述接合焊盘金属层的上表面和侧壁上，
所述第一导电阻挡层的下表面接触所述接合焊盘金属层，并且
所述第二导电阻挡层的下表面接触所述接合焊盘阻挡层。
4.根据权利要求3所述的集成电路器件，其中，所述第二导电阻挡层与所述接合焊盘金属层间隔开。
5.根据权利要求3所述的集成电路器件，其中，
所述第一导电阻挡层的下表面位于距所述衬底的第一表面的第一距离处，
所述第二导电阻挡层的下表面位于距所述衬底的第一表面的第二距离处，并且
所述第一距离大于所述第二距离。
6.根据权利要求3所述的集成电路器件，其中，
所述贯穿通路结构还包括位于所述第一导电阻挡层与所述第二导电阻挡层之间的金属岛状物，并且
所述金属岛状物包括与所述接合焊盘金属层相同的金属。
7.根据权利要求6所述的集成电路器件，其中，
所述贯穿通路结构还包括覆盖所述第二导电阻挡层的侧壁的通路绝缘层，并且
所述通路绝缘层与所述金属岛状物间隔开。
8.根据权利要求1所述的集成电路器件，还包括：
位于所述衬底上的层间绝缘层；以及
位于所述层间绝缘层上并覆盖所述接合焊盘的金属间绝缘层，其中，
所述贯穿通路结构的侧壁的一部分被所述层间绝缘层覆盖，并且
所述贯穿通路结构的下表面接触所述接合焊盘。
9.根据权利要求8所述的集成电路器件，其中，
所述衬底和所述层间绝缘层限定穿透所述衬底和所述层间绝缘层的贯穿通孔，
所述贯穿通路结构位于所述贯穿通孔中，并且
所述层间绝缘层在所述贯穿通孔的底部限定台阶部分。
10.根据权利要求9所述的集成电路器件，其中，
所述贯穿通路结构还包括覆盖所述第二导电阻挡层的侧壁的通路绝缘层，并且
所述通路绝缘层、所述第二导电阻挡层、所述第一导电阻挡层和所述导电插塞被顺序地堆叠在所述贯穿通孔的侧壁上。
11.根据权利要求9所述的集成电路器件，其中，所述贯穿通孔的所述台阶部分由所述通路绝缘层的下表面和所述第二导电阻挡层的侧壁限定。
12.根据权利要求9所述的集成电路器件，其中，所述贯穿通孔包括位于所述衬底与所述层间绝缘层之间的边界区域处的扩大部分。
13.一种集成电路器件，包括：
衬底；
位于所述衬底上的层间绝缘层，所述层间绝缘层和所述衬底限定穿透所述衬底和所述层间绝缘层的贯穿通孔；
位于所述层间绝缘层上的接合焊盘；以及
位于所述贯穿通孔中的贯穿通路结构，所述贯穿通路结构连接到所述接合焊盘，并且
所述贯穿通路结构包括导电插塞、在所述导电插塞的侧壁和下表面上的第一导电阻挡层、以及在所述第一导电阻挡层的侧壁上的第二导电阻挡层。
14.根据权利要求13所述的集成电路器件，其中，
所述第一导电阻挡层的下表面位于距所述衬底的第一表面的第一距离处，
所述第二导电阻挡层的下表面位于距所述衬底的第一表面的第二距离处，并且
所述第一距离大于所述第二距离。
15.根据权利要求13所述的集成电路器件，其中，
所述贯穿通路结构还包括位于所述第一导电阻挡层与所述第二导电阻挡层之间的金属岛状物，并且
所述金属岛状物包括与所述接合焊盘相同的金属。
16.根据权利要求15所述的集成电路器件，其中，
所述贯穿通路结构还包括在所述第二导电阻挡层的侧壁上的通路绝缘层，并且
所述通路绝缘层与所述金属岛状物间隔开。
17.一种集成电路器件，包括：
衬底；
位于所述衬底上的接合焊盘；以及
穿过所述衬底并连接到所述接合焊盘的贯穿通路结构，
所述贯穿通路结构包括导电插塞、在所述导电插塞的侧壁和下表面上的第一导电阻挡层、在所述第一导电阻挡层的侧壁上的第二导电阻挡层、以及在所述第二导电阻挡层的侧壁上并与所述接合焊盘间隔开的通路绝缘层。
18.根据权利要求17所述的集成电路器件，其中，
所述接合焊盘包括接合焊盘金属层和接合焊盘阻挡层，
所述接合焊盘金属层位于所述衬底上；并且
所述接合焊盘阻挡层位于所述接合焊盘金属层的上表面和侧壁上。
19.根据权利要求18所述的集成电路器件，其中，
所述第一导电阻挡层的下表面接触所述接合焊盘金属层，并且
所述第二导电阻挡层的下表面接触所述接合焊盘阻挡层。
20.根据权利要求17所述的集成电路器件，还包括：
位于所述衬底上的层间绝缘层；以及
位于所述层间绝缘层上并覆盖所述接合焊盘的金属间绝缘层，其中，
所述层间绝缘层和所述衬底限定穿透所述衬底和所述层间绝缘层的贯穿通孔，
所述贯穿通路结构位于所述贯穿通孔中，并且
所述层间绝缘层在所述贯穿通孔的底部限定台阶部分。
21.一种制造集成电路器件的方法，所述方法包括：
在衬底的第一表面上形成接合焊盘，所述接合焊盘包括接合焊盘金属层和接合焊盘阻挡层；
在所述衬底中形成贯穿通孔，所述贯穿通孔从所述衬底的第二表面穿过所述衬底至所述衬底的第一表面，并且所述贯穿通孔暴露所述接合焊盘阻挡层；
至少在所述贯穿通孔的侧壁上形成第二导电阻挡层；
扩大所述贯穿通孔以暴露所述接合焊盘金属层；以及
至少在所述贯穿通孔的侧壁上形成第一导电阻挡层。
22.根据权利要求21所述的方法，还包括：
在所述第一导电阻挡层上形成导电插塞，其中，
所述导电插塞填充所述贯穿通孔。
23.根据权利要求21所述的方法，其中，形成所述接合焊盘包括：
在所述衬底的第一表面上形成层间绝缘层；
在所述层间绝缘层上形成金属间绝缘层；
在所述金属间绝缘层中形成接合焊盘孔；以及
在所述接合焊盘孔中形成所述接合焊盘。
24.根据权利要求23所述的方法，其中，
形成所述贯穿通孔还包括：形成所述贯穿通孔以穿透所述层间绝缘层，并且
在扩大所述贯穿通孔期间，所述层间绝缘层不暴露在所述贯穿通孔的侧壁上。
25.根据权利要求23所述的方法，还包括：在形成所述第二导电阻挡层之前，在所述贯穿通孔的侧壁上形成通路绝缘层。
CN201910633897.4A 2018-07-19 2019-07-15 集成电路器件及其制造方法 Pending CN110739290A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0084274 2018-07-19
KR1020180084274A KR102493464B1 (ko) 2018-07-19 2018-07-19 집적회로 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN110739290A true CN110739290A (zh) 2020-01-31

Family

ID=67145714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910633897.4A Pending CN110739290A (zh) 2018-07-19 2019-07-15 集成电路器件及其制造方法

Country Status (6)

Country Link
US (2) US10763163B2 (zh)
EP (1) EP3598482B1 (zh)
JP (1) JP2020014000A (zh)
KR (1) KR102493464B1 (zh)
CN (1) CN110739290A (zh)
TW (1) TWI812759B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020098849A (ja) * 2018-12-18 2020-06-25 ソニーセミコンダクタソリューションズ株式会社 半導体装置
US10834839B1 (en) * 2019-08-27 2020-11-10 International Business Machines Corporation Barrier for hybrid socket movement reduction
US11205607B2 (en) * 2020-01-09 2021-12-21 Nanya Technology Corporation Semiconductor structure and method of manufacturing thereof
US11723218B2 (en) * 2020-06-29 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for forming the same
US11282790B1 (en) 2020-09-09 2022-03-22 Nanya Technology Corporation Semiconductor device with composite landing pad for metal plug
US11862535B2 (en) * 2020-09-16 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate-via with reentrant profile
US11742290B2 (en) * 2021-03-10 2023-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of forming thereof
CN113437042B (zh) * 2021-06-21 2022-06-17 武汉新芯集成电路制造有限公司 焊盘结构、半导体测试结构及半导体测试方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287977B1 (en) 1998-07-31 2001-09-11 Applied Materials, Inc. Method and apparatus for forming improved metal interconnects
US6797642B1 (en) 2002-10-08 2004-09-28 Novellus Systems, Inc. Method to improve barrier layer adhesion
JP4242136B2 (ja) 2002-10-31 2009-03-18 富士通マイクロエレクトロニクス株式会社 配線構造の形成方法
TWI236096B (en) * 2003-07-07 2005-07-11 Taiwan Semiconductor Mfg A metal plug and a method for fabricating thereof
JP2006165454A (ja) 2004-12-10 2006-06-22 Sony Corp 半導体装置の製造方法および半導体装置
KR100660915B1 (ko) 2006-02-03 2006-12-26 삼성전자주식회사 반도체 소자의 배선 형성 방법
JP2007311771A (ja) * 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007335578A (ja) 2006-06-14 2007-12-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008060243A (ja) * 2006-08-30 2008-03-13 Nec Electronics Corp 半導体装置およびその製造方法
US8354751B2 (en) 2008-06-16 2013-01-15 International Business Machines Corporation Interconnect structure for electromigration enhancement
JP5352534B2 (ja) 2010-05-31 2013-11-27 パナソニック株式会社 半導体装置及びその製造方法
US8492878B2 (en) * 2010-07-21 2013-07-23 International Business Machines Corporation Metal-contamination-free through-substrate via structure
JP2012099548A (ja) 2010-10-29 2012-05-24 Fujikura Ltd 貫通配線基板の製造方法及び貫通配線基板
JP5729100B2 (ja) * 2011-04-11 2015-06-03 ソニー株式会社 半導体装置の製造方法、半導体装置、電子機器
US8779559B2 (en) 2012-02-27 2014-07-15 Qualcomm Incorporated Structure and method for strain-relieved TSV
KR101932660B1 (ko) 2012-09-12 2018-12-26 삼성전자 주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
US9112007B2 (en) * 2012-09-14 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Through via structure and method
JP6128787B2 (ja) * 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
JP2014229667A (ja) 2013-05-20 2014-12-08 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9257641B2 (en) * 2013-11-08 2016-02-09 Industrial Technology Research Institute Via structure, memory array structure, three-dimensional resistance memory and method of forming the same
US9093503B1 (en) * 2014-01-03 2015-07-28 International Business Machines Corporation Semiconductor chip with a dual damascene wire and through-substrate via (TSV) structure
JP5873145B2 (ja) 2014-07-08 2016-03-01 株式会社フジクラ 貫通配線基板の製造方法
US10504821B2 (en) * 2016-01-29 2019-12-10 United Microelectronics Corp. Through-silicon via structure
US10049981B2 (en) * 2016-09-08 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Through via structure, semiconductor device and manufacturing method thereof
JP2018107227A (ja) * 2016-12-26 2018-07-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び、固体撮像素子

Also Published As

Publication number Publication date
TWI812759B (zh) 2023-08-21
US11488860B2 (en) 2022-11-01
US20200027784A1 (en) 2020-01-23
KR20200009644A (ko) 2020-01-30
JP2020014000A (ja) 2020-01-23
TW202032746A (zh) 2020-09-01
KR102493464B1 (ko) 2023-01-30
US10763163B2 (en) 2020-09-01
EP3598482A1 (en) 2020-01-22
US20200357690A1 (en) 2020-11-12
EP3598482B1 (en) 2020-09-30

Similar Documents

Publication Publication Date Title
US11923338B2 (en) Stacked integrated circuits with redistribution lines
EP3598482B1 (en) Integrated circuit device and method of manufacturing the same
TWI746776B (zh) 半導體元件及其製造方法
KR102094473B1 (ko) Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
US9824973B2 (en) Integrated circuit devices having through-silicon via structures and methods of manufacturing the same
KR102079283B1 (ko) Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
US8884440B2 (en) Integrated circuit device including through-silicon via structure having offset interface
US20170025384A1 (en) Semiconductor chip and semiconductor package having the same
US20160351472A1 (en) Integrated circuit device and method of manufacturing the same
KR102521658B1 (ko) 반도체 칩 및 이의 제조 방법
US20220367320A1 (en) Integrated circuit device and semiconductor package including the same
KR101346485B1 (ko) 반도체 패키지 및 그 제조 방법
US20230420403A1 (en) Semiconductor package including a plurality of semiconductor chips
KR20230068943A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination