JP2010135348A - 貫通電極形成方法 - Google Patents
貫通電極形成方法 Download PDFInfo
- Publication number
- JP2010135348A JP2010135348A JP2008306935A JP2008306935A JP2010135348A JP 2010135348 A JP2010135348 A JP 2010135348A JP 2008306935 A JP2008306935 A JP 2008306935A JP 2008306935 A JP2008306935 A JP 2008306935A JP 2010135348 A JP2010135348 A JP 2010135348A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- conductive path
- electrode pad
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】電極パッドのダメージを低減し、高信頼性の貫通電極を提供することを目的とする。
【解決手段】工程(a)〜(c)では、基板(1)の他方の面から電極パッド(5)に達する孔(1ab)を形成し、工程(d)では、孔(1ab)の内側に一端が電極パッド(5)に接触し他端が基板(1)の他方の面に達する導電経路(2)を形成し、工程(e)では、基板(1)をエッチングして導電経路(2)の周囲に凹部(1c)を形成し、更に凹部(1c)の内側で導電経路(2)の周面に絶縁膜を形成する。
【選択図】図2
【解決手段】工程(a)〜(c)では、基板(1)の他方の面から電極パッド(5)に達する孔(1ab)を形成し、工程(d)では、孔(1ab)の内側に一端が電極パッド(5)に接触し他端が基板(1)の他方の面に達する導電経路(2)を形成し、工程(e)では、基板(1)をエッチングして導電経路(2)の周囲に凹部(1c)を形成し、更に凹部(1c)の内側で導電経路(2)の周面に絶縁膜を形成する。
【選択図】図2
Description
本発明は、半導体デバイスの基板または各種センサの基板に貫通電極を形成する貫通電極の形成方法に関するものである。
図14(a)(b)と図15(a)〜(e)は、特許文献1に記載された貫通電極形成方法を示す。
図14において、1はSi基板、2は基板1を貫通した導電経路、3は第1の絶縁層、4は第2の絶縁層、5はAlなどの電極パッド、6はTi/Cuなどの金属膜である。
図14において、1はSi基板、2は基板1を貫通した導電経路、3は第1の絶縁層、4は第2の絶縁層、5はAlなどの電極パッド、6はTi/Cuなどの金属膜である。
その形成工程は、図15(a)に示すようにSi基板1をドライエッチングして孔1aを形成する。
図15(b)では、Si基板1の片面に形成された第2の絶縁層4の上に電極パッド5を形成する。
図15(b)では、Si基板1の片面に形成された第2の絶縁層4の上に電極パッド5を形成する。
図15(c)では、孔1aの底面の絶縁膜4をドライエッチングで除去して孔1abを形成して電極パッド5を露出させる。
図15(d)では、孔1abの内周にCVDで第1の絶縁層3を形成する。この時には電極パッド5の表面にも第1の絶縁層3が形成されるため、ドライエッチして電極パッド5の表面の第1の絶縁膜3を除去し、電極パッド5を露出させる。
図15(d)では、孔1abの内周にCVDで第1の絶縁層3を形成する。この時には電極パッド5の表面にも第1の絶縁層3が形成されるため、ドライエッチして電極パッド5の表面の第1の絶縁膜3を除去し、電極パッド5を露出させる。
図15(e)では、第1の絶縁膜3の内周面ならびに電極パッド5の上に金属膜6を形成する。
そして、金属膜6の内周部分に導電経路2をCuメッキにより形成することによって、図14(a)に示した断面形状の貫通電極ができあがる。なお、図14(b)では第1の絶縁層3が充填されていることをハッチングで表示している。
特開2004−95849号公報(第10頁、図1(g))
そして、金属膜6の内周部分に導電経路2をCuメッキにより形成することによって、図14(a)に示した断面形状の貫通電極ができあがる。なお、図14(b)では第1の絶縁層3が充填されていることをハッチングで表示している。
しかしながら、この貫通電極形成方法では、図15(b)の状態から図15(c)に示すように絶縁膜4をドライエッチングで除去して電極パッド5を露出させる際と、図15(d)の状態から図15(d)の状態への工程中に、電極パッド5の表面に形成された第1の絶縁層3をドライエッチして電極パッド5の表面の第1の絶縁膜3を除去する際とに、電極パッド5がエッチングされて電極パッド5が薄くなり、欠損、破れ、クラックなどのダメージが発生するおそれがある。このような事態が発生した場合には、半導体デバイスが機能しない、または信頼性が低下する問題がある。
また、電極パッド5の厚みが加工のばらつきによって変動するため、導電経路2に高周波の信号を通電するような場合には特性が劣化する問題がある。
本発明は、前記従来の課題を解決するもので、電極パッド5のダメージを低減し、高信頼性の貫通電極を得ることができる貫通電極形成方法を提供することを目的とする。
本発明は、前記従来の課題を解決するもので、電極パッド5のダメージを低減し、高信頼性の貫通電極を得ることができる貫通電極形成方法を提供することを目的とする。
また、高周波での周波数特性が良好な貫通電極を実現できる貫通電極形成方法を提供することを目的とする。
本発明の貫通電極形成方法は、基板の一方の面に形成された電極パッドから前記基板の他方の面に向かって延びる貫通電極を形成するに際し、前記基板の他方の面から前記電極パッドに達する孔を形成し、前記孔の内側に一端が前記電極パッドに接触し他端が前記基板の他方の面に達する導電経路を形成し、前記基板をエッチングして前記導電経路の周囲に凹部を形成し、前記凹部の内側で前記導電経路の周面に絶縁膜を形成することを特徴とする。
本発明の貫通電極形成方法は、基板の一方の面に形成された電極パッドから前記基板の他方の面に向かって延びる貫通電極を形成するに際し、前記基板の他方の面から前記電極パッドに達する孔を形成し、前記孔の内側に一端が前記電極パッドに接触し他端が前記基板の他方の面に達する導電経路を形成し、前記基板をエッチングして前記導電経路の周囲に凹部を形成することを特徴とする。
また、前記基板の他方の面から前記電極パッドに達する孔を形成する工程では、前記基板の他方の面から、前記電極パッドと前記基板の一方の面との間に形成された絶縁膜に達する孔を形成し、前記電極パッドが露出するように前記絶縁膜をエッチングして孔を形成することを特徴とする。
また、前記孔の内側に一端が前記電極パッドに接触し他端が前記基板の他方の面に達する導電経路を形成する工程では、メッキプロセスで形成されたCu、又はAu,Ag,Cu,Ag−Pbペーストを前記孔の内側に形成することを特徴とする。
また、前記導電経路または前記絶縁膜を、スプレー、インクジェット、印刷方法の何れかで材料を前記基板に供給することを特徴とする。
また、前記導電経路の中心部分に空隙を形成することを特徴とする。
また、前記導電経路の中心部分に空隙を形成することを特徴とする。
また、前記絶縁膜の中に気泡を混入することを特徴とする。
この貫通電極形成方法によれば、基板に電極パッドに達する導電経路を形成してから、前記基板をエッチングして前記導電経路の周囲に凹部を形成するため、貫通電極形成時の電極パッドへの影響回数は従来例よりも少なくできる。よって、電極パッドがエッチング処理により薄くなり、欠損、破れ、クラックなどの発生を低減することができる。
以下、本発明の貫通電極形成方法を具体的な各実施の形態に基づいて説明する。
(実施の形態1)
図1(a)(b)は、本発明の実施の形態1における貫通電極形成方法によって貫通電極が形成されたSi基板を示している。図2(a)〜(e),図3(f)〜(h),図4(i)(j)はその加工工程を示している。従来例を示す図14と同じ構成要素については同じ符号をつけて説明する。
(実施の形態1)
図1(a)(b)は、本発明の実施の形態1における貫通電極形成方法によって貫通電極が形成されたSi基板を示している。図2(a)〜(e),図3(f)〜(h),図4(i)(j)はその加工工程を示している。従来例を示す図14と同じ構成要素については同じ符号をつけて説明する。
この実施の形態では、図2(a)に示すように半導体デバイスなどの厚みが0.05〜0.7mm程度のSi基板1の片面に0.5〜1μm程度の厚みの第2の絶縁層4が形成されており、この第2の絶縁層4の上にサイズが50〜100μm程度の電極パッド5が形成されている。
なお、Si基板1にはイオン注入などの手段によってトランジスタやダイオードなどを構築して半導体回路が形成されている。
貫通電極を形成する場合には、ドライエッチングプロセスなどにより図2(b)のようにSi基板1に電極パッド5に達するΦ10〜80μm程度の孔1aを形成する。
貫通電極を形成する場合には、ドライエッチングプロセスなどにより図2(b)のようにSi基板1に電極パッド5に達するΦ10〜80μm程度の孔1aを形成する。
図2(c)では、孔1aの底部に位置している第2の絶縁層4をドライエッチンクプロセスで除去して孔1abを形成して電極パッド5を露出させる。
図2(d)では、Au,Ag,Cu,Ag−Pdなどの導電性材料をインクジェット、印刷、スプレーなどの方法で電極パッド5に達するように孔1abに充填形成し、導電経路2を形成する。
図2(d)では、Au,Ag,Cu,Ag−Pdなどの導電性材料をインクジェット、印刷、スプレーなどの方法で電極パッド5に達するように孔1abに充填形成し、導電経路2を形成する。
Auは大気中で最も安定している金属であるがコストが高い。Ag最も抵抗が低く、Auよりも安価であるが、マイグレーションの発生が懸念される。Ag−PdはAg単体に対してマイグレーションの発生を抑制する効果がある。Cuは抵抗がAgについで低く安価であるが、大気中で酸化しやすく、表面抵抗が大きくなる可能性がある。Ni、Sn、半田などその他の金属でも実施は可能であるがそれぞれに一長一短がある。
インクジェットは微細部への高精度な材料供給が可能であるが、材料とインクジェットのマッチング最適化が必要である。印刷法は安価であるが、孔1abの奥端にまで材料を安定に供給することが難しいため、減圧下での印刷や、印刷後に減圧下に放置し、気体を抜くなどの処理が効果的である。スプレー法は安価であるが、全体に材料を吹き付ける必要があり、マスクを形成して、必要な部分のみへの材料供給をするなどの工夫が効果的である。
図2(e)では、導電経路2の周辺のSi基板1をドライエッチングして第2の絶縁層4に達するドーナツ状の凹部1cを形成する。この凹部1cの幅W1は10〜30μm程度である。そして凹部1cに、エポキシ系、アクリル系などの第1の絶縁層3となる材料をインクジェット、印刷、スプレーなどの方法によって充填することによって、図1(a)に示した断面形状の貫通電極ができあがる。なお、図1(b)では導電経路2ならびに第1の絶縁層3が充填されていることをハッチングで表示している。
このようにSi基板1の層に対して貫通電極ができあがると、Si基板1の上に回路パターンが形成されて、更に図4(j)に示すようにSi基板11が形成される。
図3(f)では、図2(e)を経て図1(a)(b)に示すように仕上がったSi基板1の上に、第3の絶縁層7を堆積する。図3(g)では、第3の絶縁層7に導電経路2に達する孔8を形成する。図3(h)では、第3の絶縁層7と孔8に導電材料9を堆積する。図4(i)では、導電材料9を介して導電経路2に電気接続された配線パターン10を、第3の絶縁層7の上に堆積させる。図4(j)では、第3の絶縁層7と配線パターン10の上にSi基板11を形成する。
図3(f)では、図2(e)を経て図1(a)(b)に示すように仕上がったSi基板1の上に、第3の絶縁層7を堆積する。図3(g)では、第3の絶縁層7に導電経路2に達する孔8を形成する。図3(h)では、第3の絶縁層7と孔8に導電材料9を堆積する。図4(i)では、導電材料9を介して導電経路2に電気接続された配線パターン10を、第3の絶縁層7の上に堆積させる。図4(j)では、第3の絶縁層7と配線パターン10の上にSi基板11を形成する。
このようにして、電極パッド5を貫通電極を介して上層の配線パターン10に電気接続している。なお、Si基板11にはイオン注入などの手段によってトランジスタやダイオードなどを構築して半導体回路が形成される。
この形成方法によれば、電極パッド5がエッチングされるのは図2(d)から図2(c)の一回だけであるため、電極パッド5の従来のようなオーバーエッチングが発生することがなく、電極パッド5が薄く、破れ、クラックなどが生じる危険性を低減でき、信頼性の高い貫通電極を実現できる。
(実施の形態2)
上記の実施の形態1では第1の絶縁層3の内側に単一の導電経路2を形成した場合を説明したが、図5に示す実施の形態2では第1の絶縁層3の内側に複数の導電経路2が形成されている点だけが異なっている。図6(a)〜(d),図7(e)〜(g),図8(h)(i)はその加工工程を示している。
上記の実施の形態1では第1の絶縁層3の内側に単一の導電経路2を形成した場合を説明したが、図5に示す実施の形態2では第1の絶縁層3の内側に複数の導電経路2が形成されている点だけが異なっている。図6(a)〜(d),図7(e)〜(g),図8(h)(i)はその加工工程を示している。
図6(a)に示すSi基板1は実施の形態1と同じように厚みが0.05〜0.7mm程度で、その片面に0.5〜1μm程度の厚みの第2の絶縁層4が形成されており、この第2の絶縁層4の上にサイズが50〜100μm程度の電極パッド5が形成されている。
先ず、ドライエッチングプロセスなどによりSi基板1に電極パッド5に達するΦ10〜80μm程度の孔1abを形成する。この例では図5(b)に示すように5つの貫通電極を形成する場合には5つの孔1abが形成されている。
図6(b)では、Au,Ag,Cu,Ag−Pdなどの導電性材料をインクジェット、印刷、スプレーなどの方法で電極パッド5に達するように孔1abに充填形成し、導電経路2を形成する。
図6(c)では、導電経路2の周辺のSi基板1をドライエッチングして第2の絶縁層4に達するドーナツ状の凹部1cを形成する。この凹部1cの幅W1は10〜30μm程度である。そして凹部1cに、エポキシ系、アクリル系などの第1の絶縁層3となる材料をインクジェット、印刷、スプレーなどの方法によって充填することによって、図5(a)に示した断面形状の貫通電極ができあがる。なお、図5(b)では導電経路2ならびに第1の絶縁層3が充填されていることをハッチングで表示している。
このようにSi基板1の層に対して貫通電極ができあがると、Si基板1の上に回路パターンが形成されて、更に図8(i)に示すようにSi基板11が形成される。
図7(e)では、図5(a)(b)に示すように仕上がったSi基板1の上に、第3の絶縁層7を堆積する。図7(f)では、第3の絶縁層7に導電経路2に達する複数の孔8を形成する。図7(g)では、第3の絶縁層7と各孔8に導電材料9を堆積する。図8(h)では、導電材料9を介して導電経路2に電気接続された配線パターン10を、第3の絶縁層7の上に堆積させる。図8(i)では、第3の絶縁層7と配線パターン10の上にSi基板11を形成する。
図7(e)では、図5(a)(b)に示すように仕上がったSi基板1の上に、第3の絶縁層7を堆積する。図7(f)では、第3の絶縁層7に導電経路2に達する複数の孔8を形成する。図7(g)では、第3の絶縁層7と各孔8に導電材料9を堆積する。図8(h)では、導電材料9を介して導電経路2に電気接続された配線パターン10を、第3の絶縁層7の上に堆積させる。図8(i)では、第3の絶縁層7と配線パターン10の上にSi基板11を形成する。
このようにして、電極パッド5を貫通電極を介して上層の配線パターン10に電気接続している。なお、Si基板11にはイオン注入などの手段によってトランジスタやダイオードなどを構築して半導体回路が形成される。
この構成によると、実施の形態1での効果に加えて、複数の導電経路2を形成しているため、環境負荷によるストレスで1つの導電経路が劣化しても他の導電経路が補間することができ、機能の劣化が生じることを防ぐことができる。
なお、この実施の形態2では一つの電極パッド5について5つの導電経路2を形成した場合を例に挙げて説明したが、その数は5つでなくてもよい。
(実施の形態3)
実施の形態1では、エポキシ系、アクリル系などの材料をインクジェット、印刷、スプレーなどの方法によって凹部1cに充填して第1の絶縁層3を形成して貫通電極を形成したが、この実施の形態3では、図9(a)(b)に示すように、前記凹部1cにエポキシ系、アクリル系などの材料を充填しない空隙状態にして貫通電極としている。
(実施の形態3)
実施の形態1では、エポキシ系、アクリル系などの材料をインクジェット、印刷、スプレーなどの方法によって凹部1cに充填して第1の絶縁層3を形成して貫通電極を形成したが、この実施の形態3では、図9(a)(b)に示すように、前記凹部1cにエポキシ系、アクリル系などの材料を充填しない空隙状態にして貫通電極としている。
図10(a)〜(c),図11(d)(e)はその加工工程を示している。
図9(a)(b)までの加工工程は図2(a)〜(e)と同じであって、図10(a)では凹部1cが空隙の状態のSi基板11の上に、凹部1cを覆うように電気絶縁性のシート12を貼り付ける。
図9(a)(b)までの加工工程は図2(a)〜(e)と同じであって、図10(a)では凹部1cが空隙の状態のSi基板11の上に、凹部1cを覆うように電気絶縁性のシート12を貼り付ける。
図10(b)では、シート12に導電経路2に達する孔8を形成する。図10(c)では、シート12と孔8に導電材料9を堆積する。図11(d)では、導電材料9を介して導電経路2に電気接続された配線パターン10を、シート12の上に堆積させる。図11(e)では、シート12と配線パターン10の上にSi基板11を形成する。
このようにして、電極パッド5を貫通電極を介して上層の配線パターン10に電気接続している。なお、Si基板11にはイオン注入などの手段によってトランジスタやダイオードなどを構築して半導体回路が形成される。
この構成によると、導電経路2の周辺に絶縁材料で充填しないことによって、実施の形態1では凹部1cには誘電率が2〜4程度の樹脂が充填されていたものが、空気の誘電率の1程度となるため、高周波の信号を導電経路の通す場合においても特性の劣化を低減できる。
この実施の形態3では実施の形態1の変形例を例に挙げて説明したが、実施の形態2の場合にも前記凹部1cにエポキシ系、アクリル系などの材料を充填しない空隙状態にして貫通電極を構成することもできる。
(実施の形態4)
図12は本発明の実施の形態4の貫通電極を備えた半導体装置を示す。
実施の形態1では図4(j)に示すように、導電経路2は導電材料で完全に充填されて構成されていたが、この実施の形態4では図12に示すように導電経路2の中心部分に空隙13が形成されている。この空隙13は、図2(c)の次に孔1abにAu,Ag,Cu,Ag−Pdなどのナノペーストの導電性材料をインクジェット、スプレーなどの方法で充填を開始すると、最初は孔1abの側壁が濡れ、次第に全体に導電性材料が充填されるようになるので、この実施の形態4の場合には孔1abの側壁が濡れた状態で充填を終了することによって、電極パッド5と導電材料9が導通し、しかも孔1abが導電性材料で完全に充填されない状態を得ることができる。
図12は本発明の実施の形態4の貫通電極を備えた半導体装置を示す。
実施の形態1では図4(j)に示すように、導電経路2は導電材料で完全に充填されて構成されていたが、この実施の形態4では図12に示すように導電経路2の中心部分に空隙13が形成されている。この空隙13は、図2(c)の次に孔1abにAu,Ag,Cu,Ag−Pdなどのナノペーストの導電性材料をインクジェット、スプレーなどの方法で充填を開始すると、最初は孔1abの側壁が濡れ、次第に全体に導電性材料が充填されるようになるので、この実施の形態4の場合には孔1abの側壁が濡れた状態で充填を終了することによって、電極パッド5と導電材料9が導通し、しかも孔1abが導電性材料で完全に充填されない状態を得ることができる。
この構成によると、導電経路2から受ける応力によって電極界面の剥離などの不良の発生率を検討すると、導電経路2に空隙13が形成されている実施の形態4の場合は、空隙13が形成されていない実施の形態1に比べて、前記不良率を低くできる。
(実施の形態5)
図13は本発明の実施の形態5の貫通電極を備えた半導体装置を示す。
実施の形態3では図11(e)に示すように、導電経路2は導電材料で完全に充填されて構成されていたが、この実施の形態5では図13に示すように導電経路2の中心部分に実施の形態4と同様にして空隙13が形成されている。
図13は本発明の実施の形態5の貫通電極を備えた半導体装置を示す。
実施の形態3では図11(e)に示すように、導電経路2は導電材料で完全に充填されて構成されていたが、この実施の形態5では図13に示すように導電経路2の中心部分に実施の形態4と同様にして空隙13が形成されている。
この構成によると、導電経路2から受ける応力によって電極界面の剥離などの不良の発生率を検討すると、導電経路2に空隙13が形成されている実施の形態5の場合は、空隙13が形成されていない実施の形態3に比べて、前記不良率を低くできる。
(実施の形態6)
上記の実施の形態1,実施の形態2,実施の形態4では、凹部1cにエポキシ系、アクリル系などを完全に充填して第1の絶縁層3を構成したが、この実施の形態6では、凹部1cにエポキシ系、アクリル系などの樹脂に不活性ガスまたは空気の入った気泡を混ぜ合わせた状態で凹部1cに充填することによって、第1の絶縁層3の一部に空隙を形成するなど、樹脂材料で完全には充填されていない貫通電極を形成した。
上記の実施の形態1,実施の形態2,実施の形態4では、凹部1cにエポキシ系、アクリル系などを完全に充填して第1の絶縁層3を構成したが、この実施の形態6では、凹部1cにエポキシ系、アクリル系などの樹脂に不活性ガスまたは空気の入った気泡を混ぜ合わせた状態で凹部1cに充填することによって、第1の絶縁層3の一部に空隙を形成するなど、樹脂材料で完全には充填されていない貫通電極を形成した。
この構成によると、実施の形態1,実施の形態2,実施の形態4に比べると、完全に充填した場合に比べて第1の絶縁層3の誘電率を低くなり、高周波伝送特性の向上を実現できる。
上記の各実施の形態において、導電経路2ならびに凹部1cの形状は、水平断面形状が円形であったが、四角形など、他の形状であっても同様に実施することができる。さらに、導電経路2ならびに凹部1cの前記Si基板1の厚み方向の形状についても、単一の幅ではなくて、一端から他端に向かってすぼまったテーパー形状であっても同様に実施できる。
上記の各実施の形態では、Si基板の場合を例に挙げて説明したが、化合物半導体、GaAs,SiC基板などの半導体基板への貫通電極の形成に適用できる。
本発明は、良好な貫通電極を基板に形成することができ、半導体装置や各種センサーなどの信頼性の向上ならびに高性能化に寄与できる。
1,11 Si基板
1a,1ab 孔
1c 凹部
2 導電経路
3 第1の絶縁層
4 第2の絶縁層
5 電極パッド
9 導電材料
10 配線パターン
12 シート
13 空隙
1a,1ab 孔
1c 凹部
2 導電経路
3 第1の絶縁層
4 第2の絶縁層
5 電極パッド
9 導電材料
10 配線パターン
12 シート
13 空隙
Claims (8)
- 基板の一方の面に形成された電極パッドから前記基板の他方の面に向かって延びる貫通電極を形成するに際し、
前記基板の他方の面から前記電極パッドに達する孔を形成し、
前記孔の内側に一端が前記電極パッドに接触し他端が前記基板の他方の面に達する導電経路を形成し、
前記基板をエッチングして前記導電経路の周囲に凹部を形成し、
前記凹部の内側で前記導電経路の周面に絶縁膜を形成する
貫通電極形成方法。 - 基板の一方の面に形成された電極パッドから前記基板の他方の面に向かって延びる貫通電極を形成するに際し、
前記基板の他方の面から前記電極パッドに達する孔を形成し、
前記孔の内側に一端が前記電極パッドに接触し他端が前記基板の他方の面に達する導電経路を形成し、
前記基板をエッチングして前記導電経路の周囲に凹部を形成する
貫通電極形成方法。 - 前記基板の他方の面から前記電極パッドに達する孔を形成する工程では、
前記基板の他方の面から、前記電極パッドと前記基板の一方の面との間に形成された絶縁膜に達する孔を形成し、
前記電極パッドが露出するように前記絶縁膜をエッチングして孔を形成する
請求項1または請求項2記載の貫通電極形成方法。 - 前記孔の内側に一端が前記電極パッドに接触し他端が前記基板の他方の面に達する導電経路を形成する工程では、
メッキプロセスで形成されたCu、又はAu,Ag,Cu,Ag−Pbペーストを前記孔の内側に形成する
請求項1または請求項2に記載の貫通電極形成方法。 - 前記導電経路または前記絶縁膜を、スプレー、インクジェット、印刷方法の何れかで材料を前記基板に供給する請求項1に記載の貫通電極形成方法。
- 前記導電経路を、スプレー、インクジェット、印刷方法の何れかで材料を前記基板に供給する請求項2に記載の貫通電極形成方法。
- 前記導電経路の中心部分に空隙を形成する請求項1に記載の貫通電極形成方法。
- 前記絶縁膜の中に気泡を混入する請求項1に記載の貫通電極形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008306935A JP2010135348A (ja) | 2008-12-02 | 2008-12-02 | 貫通電極形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008306935A JP2010135348A (ja) | 2008-12-02 | 2008-12-02 | 貫通電極形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010135348A true JP2010135348A (ja) | 2010-06-17 |
Family
ID=42346386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008306935A Pending JP2010135348A (ja) | 2008-12-02 | 2008-12-02 | 貫通電極形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010135348A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013084711A (ja) * | 2011-10-07 | 2013-05-09 | Denso Corp | 半導体装置及び半導体装置の製造方法 |
JP2013165099A (ja) * | 2012-02-09 | 2013-08-22 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、回路装置、回路装置の製造方法、電子機器 |
JP2013538460A (ja) * | 2010-09-09 | 2013-10-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 冗長シリコン貫通ビアを伴う半導体チップ |
WO2013160976A1 (ja) * | 2012-04-26 | 2013-10-31 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2014022663A (ja) * | 2012-07-20 | 2014-02-03 | Denso Corp | 半導体装置 |
JP5490949B1 (ja) * | 2013-08-08 | 2014-05-14 | 有限会社 ナプラ | 配線基板及びその製造方法 |
JP2015511765A (ja) * | 2012-02-27 | 2015-04-20 | クアルコム,インコーポレイテッド | Tsvの歪緩和のための構造および方法 |
US9147471B2 (en) | 2011-11-08 | 2015-09-29 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and driving method thereof |
US9153559B2 (en) | 2011-11-18 | 2015-10-06 | Samsung Electronics Co., Ltd. | Semiconductor devices including through silicon via electrodes and methods of fabricating the same |
US9214374B2 (en) | 2011-05-17 | 2015-12-15 | Samsung Electronics Co., Ltd. | Semiconductor devices including stress relief structures |
KR101828490B1 (ko) | 2011-08-30 | 2018-02-12 | 삼성전자주식회사 | 관통전극을 갖는 반도체 소자 및 그 제조방법 |
WO2018123299A1 (ja) * | 2016-12-26 | 2018-07-05 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、及び、固体撮像素子 |
-
2008
- 2008-12-02 JP JP2008306935A patent/JP2010135348A/ja active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013538460A (ja) * | 2010-09-09 | 2013-10-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 冗長シリコン貫通ビアを伴う半導体チップ |
US11469212B2 (en) | 2010-09-09 | 2022-10-11 | Advanced Micro Devices, Inc. | Semiconductor chip with redundant thru-silicon-vias |
US9437561B2 (en) | 2010-09-09 | 2016-09-06 | Advanced Micro Devices, Inc. | Semiconductor chip with redundant thru-silicon-vias |
US9214374B2 (en) | 2011-05-17 | 2015-12-15 | Samsung Electronics Co., Ltd. | Semiconductor devices including stress relief structures |
KR101828490B1 (ko) | 2011-08-30 | 2018-02-12 | 삼성전자주식회사 | 관통전극을 갖는 반도체 소자 및 그 제조방법 |
JP2013084711A (ja) * | 2011-10-07 | 2013-05-09 | Denso Corp | 半導体装置及び半導体装置の製造方法 |
US9343154B2 (en) | 2011-11-08 | 2016-05-17 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and driving method thereof |
US9601208B2 (en) | 2011-11-08 | 2017-03-21 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and driving method thereof |
US9147471B2 (en) | 2011-11-08 | 2015-09-29 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and driving method thereof |
US9153559B2 (en) | 2011-11-18 | 2015-10-06 | Samsung Electronics Co., Ltd. | Semiconductor devices including through silicon via electrodes and methods of fabricating the same |
JP2013165099A (ja) * | 2012-02-09 | 2013-08-22 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、回路装置、回路装置の製造方法、電子機器 |
US9355904B2 (en) | 2012-02-27 | 2016-05-31 | Qualcomm Incorporated | Method for strain-relieved through substrate vias |
JP2015511765A (ja) * | 2012-02-27 | 2015-04-20 | クアルコム,インコーポレイテッド | Tsvの歪緩和のための構造および方法 |
US9024390B2 (en) | 2012-04-26 | 2015-05-05 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
WO2013160976A1 (ja) * | 2012-04-26 | 2013-10-31 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2014022663A (ja) * | 2012-07-20 | 2014-02-03 | Denso Corp | 半導体装置 |
JP5490949B1 (ja) * | 2013-08-08 | 2014-05-14 | 有限会社 ナプラ | 配線基板及びその製造方法 |
WO2018123299A1 (ja) * | 2016-12-26 | 2018-07-05 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、及び、固体撮像素子 |
US11335720B2 (en) | 2016-12-26 | 2022-05-17 | Sony Semiconductor Solutions Corporation | Vertical electrode structure comprising low-resistance film for preventing damage during etching |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010135348A (ja) | 貫通電極形成方法 | |
JP4456027B2 (ja) | 貫通導電体の製造方法 | |
JP5289830B2 (ja) | 半導体装置 | |
KR20060048058A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2008141170A (ja) | 半導体装置およびその製造方法 | |
JP2006269968A (ja) | 半導体装置およびその製造方法 | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
JP4533436B2 (ja) | 半導体装置の製造方法 | |
JP2007221080A (ja) | 半導体装置およびその製造方法 | |
KR100618343B1 (ko) | 패키징 기판의 제조방법 및 이를 이용한 패키징 방법. | |
JP4536629B2 (ja) | 半導体チップの製造方法 | |
JP4750586B2 (ja) | 半導体装置および電子装置並びにその製造方法 | |
CN102347300B (zh) | 芯片封装体及其制造方法 | |
JP2009076666A (ja) | 半導体装置の製造方法 | |
JP2011071175A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017139433A (ja) | 貫通電極基板及びその製造方法 | |
US7378345B2 (en) | Metal electroplating process of an electrically connecting pad structure of circuit board and structure thereof | |
JP2007115853A (ja) | 半導体装置及びその製造方法 | |
JP4873179B2 (ja) | 半導体装置の製造方法 | |
JP2011066251A (ja) | 半導体基板の製造方法 | |
JP2006013447A (ja) | 半導体装置及びその製造方法 | |
JP6031746B2 (ja) | 半導体装置の製造方法、半導体装置及び電子機器 | |
JP2008181931A (ja) | 配線基板 | |
JP2007311576A (ja) | 半導体チップ及びこの半導体チップにおける引出配線の形成方法 | |
JP5335286B2 (ja) | 半導体装置の製造方法及び半導体装置 |