CN110088883A - 半导体装置、制造半导体装置的方法和固态摄像元件 - Google Patents

半导体装置、制造半导体装置的方法和固态摄像元件 Download PDF

Info

Publication number
CN110088883A
CN110088883A CN201780075272.XA CN201780075272A CN110088883A CN 110088883 A CN110088883 A CN 110088883A CN 201780075272 A CN201780075272 A CN 201780075272A CN 110088883 A CN110088883 A CN 110088883A
Authority
CN
China
Prior art keywords
film
low resistance
semiconductor device
insulating film
vertical hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780075272.XA
Other languages
English (en)
Other versions
CN110088883B (zh
Inventor
重岁卓志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110088883A publication Critical patent/CN110088883A/zh
Application granted granted Critical
Publication of CN110088883B publication Critical patent/CN110088883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

为了抑制由于充电损伤导致的晶体管特性的变化，以减少为避免充电损伤所需的设计限制，并提高增加半导体集成度的设计的自由度。半导体装置包括：垂直电极，其形成在垂直孔中，所述垂直孔从开口部分沿基座的厚度方向向待连接部分延伸，且具有阻挡金属膜和导电材料从靠近暴露于垂直孔的绝缘膜的一侧依次堆叠的结构；以及低电阻膜，其被设置为位于除了待连接部分附近之外的阻挡金属膜与第一绝缘膜之间，且具有比绝缘膜的电阻值低的电阻值。

Description

半导体装置、制造半导体装置的方法和固态摄像元件
技术领域
本技术涉及一种半导体装置、一种制造半导体装置的方法和一种固态图像传感器。
背景技术
近年来，由于诸如微细制造的限制和制造成本增加的各种因素半导体集成密度的改良已开始降级。作为克服这种情况的技术，三维安装技术引起了人们的关注。三维安装技术是一种在基板的厚度方向上堆叠和集成多个单独制造的芯片的技术，并且期望作为用于改善半导体装置的集成以实现高功能的技术。
作为垂直电极的贯通电极(硅贯通电极或芯片贯通电极)在三维安装的半导体装置中被用作堆叠芯片之间的电连接。贯通电极通常由制造方法形成的，这种制造方法包括以下步骤：在芯片的厚度方向上通过等离子蚀刻方法挖掘芯片以形成导向待连接的布线部分的通孔。此时，有可能在挖掘期间与孔底相碰的等离子电荷在通孔内部充电并通过待连接的布线部分毁坏其他部分。具体来说，例如，有可能，与待连接的布线部分电连接的任何部分接触的薄绝缘膜(栅极绝缘膜等)被毁坏或破坏。
专利文献1和2公开了防止由于充电损伤而对通孔内部造成的毁坏或破坏的技术。
专利文献1公开了一种在形成通孔之后在填充通孔中的电极材料之前清洁通孔的底面的步骤中防止通孔内部充电的技术。具体来说，在覆盖通孔的内表面的导电膜经由溅射TiN形成之后，沉积在通孔的底面上的导电膜经由各向异性离子蚀刻去除，以及暴露于通孔底面的下层布线表面在各向异性离子蚀刻的最后阶段被清洁。由于各向异性离子蚀刻是在用导电膜覆盖通孔的内表面的情况下以此方式执行的，因此暴露于通孔底面的下层布线的表面在无需通过各向异性离子蚀刻充电下层布线的情况下被清洁。
专利文献2公开了使用C4F6、O2和Ar交替执行等离子蚀刻步骤的蚀刻处理，以及在处理亚微米或更小的精细接触孔时仅使用Ar的充电还原步骤。在等离子蚀刻步骤中，执行晶片的蚀刻，且在抗蚀剂掩模周围累积负电荷，并且在接触孔的底部累积正电荷，并且在接触孔的内壁上形成氟碳膜。在充电还原步骤中，在仅Ar状态下产生的离子溅射氟碳膜以改善氟碳膜的膜质量，从而提高导电率，并且抗蚀剂掩模周围的负电荷被引导到接触孔的底部并被中和。该步骤可以减少由充电导致的接触孔的变形。
引文列表
专利文献
专利文献1：日本专利申请公开号9-246380
专利文献2：日本专利申请公开号2007-134530
发明内容
本发明要解决的问题
专利文献1中所述的技术对于在清洁通孔底部的步骤中减少通孔内部的电荷是有效的。然而，专利文献1没有提及用于形成通孔的等离子蚀刻时的充电。在诸如贯通电极的结构中，其对充电要求严苛，与待连接的布线部分电连接的任何部分接触的薄绝缘膜在通过蚀刻打开布线部分时被破坏或毁坏，并且仅在溅射前清洁时的措施不足以作为防止充电损伤的措施。
尽管可以假定专利文献2中公开的技术在形成贯通电极时对减少充电损伤具有一定的效果。然而，用作氟碳膜的碳聚合物的导电率不是很高且因此对充电损伤的减少有限制。此外，在使用专利文献2中的技术进行实际生产的情况下，产生大量含有难以除去的碳聚合物和布线金属(主要期望是Cu布线)的混合物的反应产物，并对产量和可靠性产生不利影响。另外，由于重复进行氟碳膜的蚀刻和沉积，因此存在处理时间变长的缺点。
鉴于上述问题而做出本技术，并且本技术的目的是抑制由于充电损伤所致的与垂直电极的待连接的布线部分电连接的任何部分接触的薄绝缘膜的破坏和毁坏，从而减少为避免充电损伤所需的设计限制，并提高增加半导体集成度的设计的自由度。
问题的解决方案
本技术的一个方面是一种半导体装置，包括垂直电极，其形成在垂直孔中，所述垂直孔从开口部分沿基座的厚度方向向待连接部分延伸，且具有阻挡金属膜和导电材料从靠近暴露于垂直孔的绝缘膜的一侧依次堆叠的结构；以及低电阻膜，其被设置为位于除了待连接部分附近之外的阻挡金属膜与绝缘膜之间，且具有比绝缘膜的电阻值低的电阻值。
本技术的一个方面是一种制造半导体装置的方法，该方法包括：第一步骤，在基座中形成预备垂直孔，所述预备垂直孔具有暴露于孔壁的绝缘膜，并且具有深度不到达待连接部分的孔底；第二步骤，从绝缘膜上方在预备垂直孔内部形成具有比绝缘膜的电阻值低的电阻值的低电阻膜；第三步骤，通过蚀刻将预备垂直孔的孔底与低电阻膜和绝缘膜开口到待连接部分，来形成垂直孔；以及第四步骤，在与待连接部分连通的垂直孔中形成阻挡金属膜，并从阻挡金属膜上方形成或填充导电材料以形成垂直电极。
此外，本技术的一个选择性方面是一种固态图像传感器，其包括形成在垂直孔中的垂直电极，所述垂直孔从半导体基板的后表面中的开口部分沿半导体基板的厚度方向向半导体基板的表面上堆叠的布线层中的待连接部分延伸，其中垂直电极具有阻挡金属膜和导电材料从靠近暴露于垂直孔的绝缘膜的一侧依次堆叠的结构，并且具有电阻值低于绝缘膜的电阻值的低电阻膜被设置为位于除了待连接部分附近之外的阻挡金属膜与绝缘膜之间。
应注意，以上描述的半导体装置和固态图像传感器包括各个方面，诸如以并入另一器件的状态实施或与其他方法一起实施。
发明的有益效果
根据本技术，抑制了由于充电损伤导致的晶体管特性的变化，从而可以减少为避免充电损伤所需的设计限制，并提高增加半导体集成度的设计的自由度。应注意，本说明书中描述的效果仅是实例而不是限制，并且可以表现出额外的效果。
附图说明
图1是图示根据第一实施例的半导体装置的主要部分的横截面的视图。
图2是描述制造根据第一实施例的半导体装置的方法的实例的视图。
图3是描述制造根据第一实施例的半导体装置的方法的实例的视图。
图4是描述制造根据第一实施例的半导体装置的方法的实例的视图。
图5是描述制造根据第一实施例的半导体装置的方法的实例的视图。
图6是描述制造根据第一实施例的半导体装置的方法的实例的视图。
图7是描述制造根据第一实施例的半导体装置的方法的实例的视图。
图8是图示根据第二实施例的半导体装置的主要部分的横截面的视图。
图9是描述制造根据第二实施例的半导体装置的方法的实例的视图。
图10是描述制造根据第二实施例的半导体装置的方法的实例的视图。
图11是描述制造根据第二实施例的半导体装置的方法的实例的视图。
图12是图示根据第三实施例的半导体装置的主要部分的横截面的视图。
图13是描述制造根据第三实施例的半导体装置的方法的实例的视图。
图14是描述制造根据第三实施例的半导体装置的方法的实例的视图。
图15是描述制造根据第三实施例的半导体装置的方法的实例的视图。
图16是描述制造根据第三实施例的半导体装置的方法的实例的视图。
图17是描述制造根据第三实施例的半导体装置的方法的实例的视图。
图18是图示根据第四实施例的半导体装置的主要部分的横截面的视图。
图19是图示根据第五实施例的半导体装置的主要部分的横截面的视图。
图20是描述制造根据第五实施例的半导体装置的方法的实例的视图。
图21是描述制造根据第五实施例的半导体装置的方法的实例的视图。
图22是描述制造根据第五实施例的半导体装置的方法的实例的视图。
图23是描述制造根据第五实施例的半导体装置的方法的实例的视图。
具体实施方式
在下文中，本技术将根据以下顺序进行描述。
(A)第一实施例：
(B)第二实施例：
(C)第三实施例：
(D)第四实施例：
(E)第五实施例：
(A)第一实施例：
图1是图示根据本实施例的半导体装置100的主要部分的横截面的视图。
半导体装置100是使用硅等形成的半导体芯片且包括沿着半导体装置100的厚度方向延伸的垂直电极30。在下文中，半导体芯片中的部分，在形成垂直电极30之前用作基座的部分，被称为基座10。
垂直电极30将沿着基座10的一个表面10A延伸的布线11与待连接部分T(诸如基座10内部的电极板)电连接。垂直电极30是包括各个方面的概念，并且包括底部通孔和形成在沿着基座10的厚度方向延伸的底部孔中的接触件。
应注意，在下文中，将堆叠并形成在半导体基板10a(诸如，硅基板)的表面上的布线层10b中的特定布线是待连接部分T的情况描述为一个实例，并且将垂直电极30是从半导体基板10a的后表面(此后表面对应于基座10的一个表面10A)穿过布线层10b的特定布线的贯通电极的情况描述为一个实例。
垂直电极30具备作为第一绝缘膜的绝缘膜13，其覆盖与基座10的待连接部分T连通的垂直孔12的内表面；作为基本上管状薄膜的低电阻膜14，其覆盖绝缘膜13内部的绝缘膜13的大部分；以及管状或柱状电极部分15，其进一步嵌入低电阻膜14的管中。
应注意，绝缘膜13可以堆叠并形成在垂直孔12中或可以通过形成垂直孔12成为基座10的暴露的绝缘膜本身。在下文中，在垂直孔12中堆叠和形成绝缘膜13的情况将被描述为一个实例。
电极部分15具有阻挡金属膜15a和导电部分15b。阻挡金属膜15a是一种将导电部分15b的金属材料分隔以不扩散到基座侧构件的构件，且其设置在导电部分15b与其他构件(低电阻膜14、绝缘膜13及待连接部分T)之间。阻挡金属膜15a是使用例如Ti、TiN、Ta或TaN中的至少一个形成。导电部分15b是使用例如Cu或W的至少一个形成。
应注意，垂直孔12中的导电部分15b可以具有薄膜形状或可以具有填充在管状空间中的由阻挡金属膜15a围绕的柱状形状。在薄膜形状中形成导电部分15b的情况下，覆盖布线11的树脂整体地连续填入导电部分15b内部的空腔中。另外的薄膜可以位于绝缘膜13、阻挡金属膜15a和导电部分15b之间。
垂直电极30具有10μm或更大的直径和1或更大的长宽比，以及较佳地3或更大的长宽比。
形成在垂直孔12的内壁上的绝缘膜13具有厚度从开口部分12a朝垂直孔12的孔底12b逐渐减小的锥形形状。换句话说，垂直孔12具有突出形状，其中内壁从孔底12b朝开口部分12a逐渐突出。
绝缘膜13具有延伸部分13a，其在孔底12b附近从覆盖垂直孔12的内壁的绝缘膜13朝垂直孔12的径向上的实质中心弯曲并延伸。延伸部分13a具有不到达垂直孔12的径向上的实质中心的长度，并具有在垂直孔12的孔底12b附近从垂直孔12的内壁向内突出的环状凸缘形状。反之，垂直孔12的孔底12b附近具有未覆盖有绝缘膜的开口H1。
在绝缘膜13内部，从开口部分12a附近到垂直孔12的孔底12b附近连续具备低电阻膜14。
具体来说，低电阻膜14沿着从垂直孔12的内壁延伸的绝缘膜13的内侧设置并沿着从垂直孔12的孔底12b延伸的延伸部分13a的开口部分12a侧上的侧表面13a1设置。低电阻膜14未设置在开口H1侧上的延伸部分13a的端面13a2上，及设置在侧表面13a1上的低电阻膜14具有开口H2，开口H2的形状基本上与延伸部分13a的开口H1相同。
如上所述，尽管低电阻膜14从开口附近延伸到垂直孔12的孔底12b附近，但低电阻膜14并未接触孔底12b，且垂直孔12的孔底12b具有侧壁未设置低电阻膜14的部分。垂直孔12的具有侧壁未设置低电阻膜14的部分(比低电阻膜14的末端部分更靠近待连接部分T的部分)具有小于1(不包括0)的长宽比，且较佳地具有0.1到0.2或更小(不包括0)的长宽比。如上所述，因为垂直孔12的具有侧壁未设置低电阻膜14的部分的长宽比低，所以在形成低电阻膜14之后，垂直孔12的孔底12b的附近充电的电荷被通过低电阻膜14的电荷转移所中和。
形成在绝缘膜13的内壁上的低电阻膜14具有锥形形状，其厚度朝垂直孔12的开口部分12a增加及朝垂直孔12的深度方向的孔底12b逐渐减小。
各种材料可以用作低电阻膜14，只要材料比绝缘膜13和延伸部分13a具有更低的电阻，这些材料最不可能有(金属)扩散及与绝缘膜13、延伸部分13a、半导体基板10a等相互作用，且这些材料较佳地黏附在两侧(图1所示实例中的绝缘膜13、延伸部分13a，以及阻挡金属膜15a)上的堆叠膜。作为标准，低电阻膜14的电阻值例如低于106Ωcm。
低电阻膜14的材料的特定实例包括Ti、TiN、Ta、TaN、Zr、ZrN、Hf、HfN、Ru、Co、W、WN、Mn、MnN、Al、Sn、Zn、Si、Ge、Ga、SiN等。应注意，作为SiN，较佳地使用具有50％或更低的N的原子比的SiN，而不是化学计量的SiN。
低电阻膜14本身可以具有与阻挡金属膜15a类似的能阻止导电部分15b的金属扩散的阻挡特性。具有阻挡金属特性的低电阻膜14的材料的特定实例包括Ti、TiN、Ta、TaN、Zr、ZrN、Hf、HfN、Ru、Co、W、WN、Mn及MnN。
作为第二绝缘膜的绝缘膜16(预金属层间绝缘膜等)位于待连接部分T与垂直孔12的孔底12b上的延伸部分13a之间。绝缘膜16具有开口H3，在平面图中开口H3与延伸部分13a的开口H1及低电阻膜14的开口H2在基本相同的位置形成以基本相同的形状。换句话说，总体上孔底12b在自上而下的方向(垂直孔12的深度方向)上具备穿过延伸部分13a的堆叠部分的开口、低电阻膜14，以及绝缘膜16。
绝缘膜17、低电阻膜18、阻挡金属膜19，以及导电部分20依次堆叠在基座10的一个表面10A上。其他薄膜可以位于这些薄膜之间。在垂直孔12中这些薄膜整体上连续地形成有相应的薄膜。换句话说，分别地，绝缘膜17整体上连续地形成有绝缘膜13，低电阻膜18整体上连续地形成有低电阻膜14，阻挡金属膜19整体上连续地形成有阻挡金属膜15a，以及导电部分20整体上连续地形成有导电部分15b。在表面10A上形成有导电部分20的布线11具备凸块21。
图2至图7是用于描述制造根据本实施例的半导体装置100的方法的实例的视图。
首先，包括二氧化硅薄膜的绝缘膜16(预金属层间绝缘膜)形成在半导体基板10a上，在半导体基板10a上形成诸如MOS晶体管的元件，并且布线层10b依次堆叠并形成在绝缘膜16上。将为待连接部分T的下部器件的特定布线与布线层10b形成在绝缘膜16边界附近。由此制造的基座10被倒置以具有图2中所示的状态。
接着，如图3中所示，通过光刻和等离子蚀刻形成作为预备垂直孔的穿过半导体基板10a的通孔12'。通孔12'穿过半导体基板10a并形成不到达待连接部分T的深度。
接着，如图4所示，形成使半导体基板10a与垂直电极30绝缘的绝缘膜13。绝缘膜13例如为二氧化硅薄膜并通过等离子增强化学气相沉积(PE-CVD)方法形成。由PE-CVD方法形成的绝缘膜13具有逐渐从通孔12'的底部向开口突出的悬垂形状。此外，绝缘膜17堆叠并形成在半导体基板10a的一个表面10A上，及在后面的步骤中被去除且同时部分地被留下以作为延伸部分13a的绝缘膜，堆叠并形成在通孔12'的整个底部上，同时形成绝缘膜13。
接着，如图5所示，低电阻膜14堆叠并形成在绝缘膜13上。低电阻膜14由低覆盖膜形成法(诸如PE-CVD等)形成。低电阻膜14与半导体制程高度兼容，且可以使用电阻值小于106Ωcm的各种材料。具体来说，例如，可以使用Ti、TiN、Ta、TaN、Zr、ZrN、Hf、HfN、Ru、Co、W、WN、Mn、MnN、Al、Sn、Zn、Si、Ge、Ga或SiN。应注意，作为SiN，较佳地使用具有50％或更低的N的原子比的SiN，而不是理想配比的SiN。在下文中，将以TiN形成低电阻膜14的例子描述为一个实例。
接着，如图6所示，在通孔12'的底部形成开口，以暴露待连接部分T，而形成垂直孔12。举例而言，通过等离子蚀刻去除通孔12'的底部上的低电阻膜14和绝缘膜13以及待连接部分T上作为预金属层间绝缘膜的绝缘膜16。
在同时处理低电阻膜14及绝缘膜13和16的情况下，使用氟碳气体、氢氟碳气体或诸如Ar的稀有气体中的至少一种或多种作为蚀刻气体进行蚀刻。
在分别处理低电阻膜14及绝缘膜13和16的情况下，使用诸如Cl2、BCl3、HBr或Ar的稀有气体中的至少一种或多种作为蚀刻气体蚀刻低电阻膜14，且然后使用氟碳气体、氢氟碳气体或诸如Ar的稀有气体中的至少一种或多种作为蚀刻气体蚀刻绝缘膜13和16。
由于与通孔12'的底部相比，由PE-CVD法形成的低电阻膜14厚厚地形成在半导体基板10a的场部中，即使在蚀刻之后低电阻膜14仍保留在场部，且可以预期抑制刮擦场部中的绝缘膜17的所谓硬掩膜的效果。
接着，通过蚀刻执行清洁步骤，所述清洁步骤包括去除粘附在垂直孔12的侧表面等的聚合物和待连接部分T的残留物。以有机化学溶液或氢氟酸稀释液进行清洁步骤。应注意，针对待连接部分T使用具有扩散性的金属材料(诸如Cu)及使用具有阻挡金属特性的Ti、TiN、Ta、TaN、Zr、ZrN、Hf、HfN、Ru、Co、W、WN、Mn、MnN等作为低电阻膜14的情况下，在蚀刻期间阻止粘附在基座10的侧表面的金属材料扩散同样有效果。
接着，在垂直孔12和基座10的场部中形成阻挡金属膜15a。例如，通过沉积Ti、TiN、Ta或TaN中的至少一种的PE-CVD制造阻挡金属膜15a。接着，形成导电部分15b。例如，通过电镀法，通过形成包括Cu或W的至少一个的导电材料制造导电部分15b。因此，如图7中所示，在垂直孔12中形成或填充导电材料，以形成导电部分15b。此后，通过湿蚀刻去除导电部分15b的不需要的部分、阻挡金属膜15a，以及场部中形成的低电阻膜14，且在场部中形成布线11。
通过上述的制造方法制造上述的半导体装置100。
(B)第二实施例：
图8是图示根据本实施例的半导体装置200的主要部分的横截面的视图。半导体装置200具有与上述半导体装置100相似的配置，除了孔底附近的低电阻膜和绝缘膜以及低电阻膜和绝缘膜上形成的阻挡金属膜和导电部分的形状之外。
因此，在下文中，主要将描述半导体装置200的孔底附近的低电阻膜和绝缘膜以及低电阻膜和绝缘膜上形成的阻挡金属膜和导电部分的形状以及制造所述低电阻膜和绝缘膜及阻挡金属膜和导电部分的方法，且省略了对其他配置的详细描述，以及视需要标记是通过将2添加到半导体装置100的配置的标记开头给出的。
半导体装置200的低电阻膜214与根据第一实施例的低电阻膜14的相似之处在于：在绝缘膜213内部，从开口部分212a附近到垂直孔212的孔底212b附近连续具备低电阻膜。
低电阻膜214具备开口端面覆盖部分221，其沿着从垂直孔212的内壁延伸的绝缘膜213的内侧设置，沿着从垂直孔212的孔底212b延伸的靠近延伸部分213a的开口部分212a的侧表面设置，及进一步沿开口2H1侧上的延伸部分213a的端面向待连接部分2T延伸。
图8中所示的半导体装置200具备连续形成与绝缘膜216的延伸部分213a的开口2H1相同宽度的凹槽222，及开口端面覆盖部分221延伸以覆盖延伸部分213a的开口2H1和凹槽222的内表面。凹槽222不到达待连接部分2T且因此开口端面覆盖部分221具有不到达待连接部分2T的长度。即使在这种情况，垂直孔212的更靠近(相比于开口端面覆盖部分221的末端部分)待连接部分T的部分具有小于1(不包括0)的长宽比且更佳地具有0.1至0.2或更小(不包括0)的长宽比。
应注意，凹槽222不一定形成在绝缘膜216中，以及开口端面覆盖部分221可以具有在厚度方向上延伸至延伸部分213a的中间的形状。
在这样的半导体装置200中，相比于半导体装置100低电阻膜214延伸得更靠近待连接部分2T。因此，在形成低电阻膜214之后，可以通过低电阻膜214容易地移动在垂直孔212的孔底212b附近充电的电荷，并改善了电荷减少效应。
图9至图11是描述制造根据本实施例的半导体装置200的方法的实例的视图。制造半导体装置200的方法与制造半导体装置100的方法相似，就连基座210的制备、垂直孔212的形成，以及绝缘膜213的形成的步骤都相似。
在形成绝缘膜213之后，在本实施例中，如图9所示，在作为预备垂直孔的通孔212'的底部上的绝缘膜213和绝缘膜216(或仅绝缘膜213不到达绝缘膜216)通过等离子蚀刻到中途朝待连接部分2T移开，以在通孔212'的底部中形成凹槽222。使用Cl2、BCl3、HBr或Ar的至少一种或多种作为蚀刻气体进行等离子蚀刻。
接着，如图10中所示，低电阻膜214堆叠并形成在绝缘膜213上以及凹槽222中。
此后，如图11中所示，在凹槽222的底部形成开口，以暴露待连接部分2T。在同时处理低电阻膜214及绝缘膜216的情况下，使用氟碳气体、氢氟碳气体或诸如Ar的稀有气体中的至少一种或多种作为蚀刻气体进行蚀刻。在分别处理低电阻膜214及绝缘膜216的情况下，使用Cl2、BCl3、HBr或Ar的至少一种或多种作为蚀刻气体蚀刻低电阻膜214，且然后使用氟碳气体、氢氟碳气体或诸如Ar的稀有气体中的至少一种或多种作为蚀刻气体蚀刻绝缘膜216。
此后，进行清洁并接着形成阻挡金属膜215a、导电部分215b，及布线211，使得图8中所示的半导体装置200与半导体装置100类似地制造。
(C)第三实施例：
图12是图示根据本实施例的半导体装置300的主要部分的横截面的视图。半导体装置300具有与上述半导体装置100相似的配置，除了低电阻膜的堆叠倍数不同之外。
因此，在下文中，主要将描述有关半导体装置300的低电阻膜的堆叠的形状和制造方法并省略了对其他配置的详细描述，以及视需要标记是通过将3添加到半导体装置100的配置的标记开头给出的。
半导体装置300的低电阻膜314与半导体装置100的低电阻膜14的相似之处在于：在绝缘膜313内部，从开口部分212a附近到垂直孔212的孔底212b附近连续具备低电阻膜。
低电阻膜314包括低电阻膜314a，其沿着从垂直孔312的内壁延伸的绝缘膜313的内侧设置；低电阻膜314b，其沿着从垂直孔312的孔底312b延伸的靠近绝缘膜313a的开口部分312a的侧表面设置；及进一步开口端面覆盖部分314c，其沿绝缘膜313a的端面向待连接部分2T延伸。
低电阻膜314具有通过分成两次或更多次而形成的多层结构。在将低电阻膜314分成三次并堆叠层的情况下，这些层按堆叠的顺序被称为第一层L1、第二层L2，及第三层L3。低电阻膜314a和314b具有在其中堆叠了第一层L1、第二层L2，及第三层L3的所有三层的堆叠结构。
与此同时，开口端面覆盖部分314c具有在其中堆叠了(不包括已堆叠的第一层L1)第二层L2及第三层L3的两层的堆叠结构。此外，开口端面覆盖部分314c具有一种结构，其中相比于先前堆叠的第二层L2的靠近待连接部分T的末端部分，靠近垂直孔312的中心稍后堆叠的第三层L3的靠近待连接部分T的末端部分延伸得更长更靠近待连接部分3T。在第一层L1、第二层L2，及第三层L3的顺序中，整个低电阻膜314具有阶梯状下部结构，其中在稍后堆叠顺序中靠近层的待连接部分T的末端部分朝待连接部分T逐渐变得更长。
使在这种情况，垂直孔312的更靠近(相比于整个低电阻膜314)待连接部分T的部分具有小于1(不包括0)的长宽比且更佳地具有0.1至0.2或更小(不包括0)的长宽比。
在这样的半导体装置300中，相比于半导体装置100，低电阻膜214延伸得更靠近待连接部分3T。因此，在形成低电阻膜314之后，在垂直孔312的孔底312b的附近充电的电荷可以通过低电阻膜314轻易移动，并改善了垂直孔312的孔底312b的附近中电荷减少效应。
图13至图17是描述制造根据本实施例的半导体装置300的方法的实例的视图。制造半导体装置300的方法与制造半导体装置100的方法相似，就连基座310的制备、垂直孔312的形成，以及绝缘膜313的形成的步骤都相似。
在本实施例中，在形成对应于第一层L1的低电阻膜314之后，在作为预备垂直孔的通孔312'的底部形成不到达待连接部分3T的第一凹槽322a，如图13所示。蚀刻低电阻膜314和绝缘膜313及316的方法与第一实施例中的方法相似。
然后，如图14所示，对应于第二层L2的低电阻膜314堆叠并形成在包括第一凹槽322a的内部的整个通孔312'上。换句话说，保留第一层L1的部分具有堆叠在第一层L1上第二层L2，且低电阻膜314具有多层结构。
接着，如图15所示，不到达待连接部分3T的第二凹槽322b主要形成在第一凹槽322a的底部上。
然后，如图16中所示，对应于第三层L3的低电阻膜314堆叠并形成在整个通孔312'上，通孔312'包括第二凹槽322b的内部。换句话说，保留第二层L2的部分具有堆叠在第二层L2上第三层L3，并具有在其中堆叠了第一层L1、第二层L2，及第三层L3的所有三层的多层结构或具有在其中堆叠了第二层L2及第三层L3的两层的多层结构。
此后，如图17所示，开口形成在第二凹槽322b的底部中以暴露待连接部分3T。
此后，进行清洁且接着形成阻挡金属膜315a、导电部分315b，及布线311，使得图12中所示的半导体装置300与半导体装置100类似地制造。
(D)第四实施例：
图18是图示根据本实施例的半导体装置400的主要部分的横截面的视图。半导体装置400具有与上述半导体装置100相似的配置，除了低电阻膜的整个形状和制造方法不同之外。
因此，在下文中，主要将描述半导体装置400的低电阻膜的整个形状和制造方法并省略了对其他配置的详细描述，以及视需要标记是通过将4添加到半导体装置100的配置的标记开头给出的。
半导体装置400的低电阻膜414与半导体装置100的低电阻膜14的相似之处在于：在绝缘膜413内部，从开口部分412a附近到垂直孔412的孔底412b附近连续具备低电阻膜。
绝缘膜417、阻挡金属膜419，及导电部分420连续堆叠在基座410的一个表面410A上。尽管其他薄膜可以位于这些薄膜之间，然低电阻膜414没有堆叠在一个表面410A上。应注意，沿着从垂直孔412的内壁延伸的绝缘膜413的内侧设置的低电阻膜414具有在孔的整个深度方向上基本上一致的膜厚度。因此，在形成低电阻膜414之后，在垂直孔412的孔底412b附近充电的电荷的还原特性变得稳定。
制造半导体装置400的方法与制造半导体装置100的方法相似，就连基座410的制备、垂直孔412的形成，以及绝缘膜413的形成的步骤都相似。
在本实施例中，在形成绝缘膜413之后，低电阻膜414堆叠在绝缘膜413上。根据第一实施例，低电阻膜414的材料与低电阻膜14相似但作为包括低电阻膜418的整体，通过作为膜形成方法的高覆盖原子层沉积(ALD)法形成低电阻膜414以具有基本上一致的膜厚度。
接着，类似于第一实施例，例如通过等离子蚀刻在作为预备垂直孔的通孔412'的底部形成开口，以暴露待连接部分4T。应注意，由于根据本实施例的低电阻膜14是由高覆盖膜形成法形成的，因此通过蚀刻去除基座10的场部中形成的低电阻膜414，并只保留了垂直孔412的低电阻膜414。
此后，在通孔412'的底部形成开口，以暴露待连接部分4T并进行清洁，以及接着形成阻挡金属膜415a、导电部分415b，及布线411，以使得图18中所示的半导体装置400与半导体装置100类似地制造。
(E)第五实施例：
图19是图示根据本实施例的固态图像传感器500的主要部分的横截面的视图。根据本实施例，固态图像传感器500的垂直电极530与第一实施例的上述垂直电极30基本上不同之处在于：从半导体基板的后表面穿过布线层以及连接到与所述半导体基板的后表面结合的另一半导体元件提供的待连接部分。
因此，在下文中，主要将描述垂直电极530的示意性配置和制造方法并省略其他配置的详细描述，以及视需要标记是通过将5添加到半导体装置100的标记开头给出的。
固态图像传感器500是将布线层510b堆叠并形成在半导体基板510a的表面10B上的实例，半导体基板510a具备光电转换元件、晶体管等，然后通过结合在布线层510b上联结另一半导体元件，及形成贯通电极，所述贯通电极从半导体基板510a的后表面510A侧穿过布线层510b并到达金属电极板以作为结合和联结的半导体元件中提供的待连接部分。
图20至23是示意性图示根据本实施例制造固态图像传感器500的主要部分的方法的视图。
如图20所示，在制造固态图像传感器500的方法中，首先，形成作为预备垂直孔的穿过半导体基板510a的通孔512'，绝缘膜513堆叠并形成在半导体基板510a的后表面510A和通孔512'的整个内表面上。
此后，通过等离子蚀刻挖掘并扩展通孔512'的底部，以及形成作为预备垂直孔的通孔512″，所述通孔512″穿过布线层510b并且到达作为待连接部分5T的金属电极板的附近(图21)。因此形成为垂直孔的通孔512″具有暴露在孔的整个内壁上的绝缘膜。低电阻膜514形成在通孔512″的内部以及绝缘膜513形成在半导体基板510a的场部中。此后，形成在通孔512″的孔底上的低电阻膜514和低电阻膜514与待连接部分5T之间的绝缘膜通过蚀刻去除，以暴露待连接部分5T(图23)。类似于第一实施例，阻挡金属膜形成在向上穿过待连接部分5T的垂直孔512上，且形成或填充导电部分以形成电极部分515(见图19)。
因此，可以形成从半导体基板510a的后表面510A侧穿过布线层510b并到达所结合和联结的半导体元件中提供的作为待连接部分的金属电极板的通孔，同时降低形成贯通电极期间的充电损伤。
应注意，本技术并不限于上述实施例且包括如下配置：上述实施例中公开的配置互相替换或组合变化，现有技术及上述实施例中公开的配置互相替换或组合变化的配置等等。此外，本技术的技术范围并不限于上述实施例，而是延伸到权利要求及其等效物中描述的内容。
然后，本技术可以具有如下配置。
(1)
一种半导体装置，包括：
垂直电极，其形成在垂直孔中，所述垂直孔从开口部分沿基座的厚度方向向待连接部分延伸，且具有阻挡金属膜和导电材料从靠近暴露于所述垂直孔的第一绝缘膜的一侧依次堆叠的结构；以及
低电阻膜，其被设置为位于除了所述待连接部分附近之外的所述阻挡金属膜与所述第一绝缘膜之间，且具有比所述第一绝缘膜的电阻值低的电阻值。
(2)
根据(1)所述的半导体装置，其中
所述低电阻膜是由以下至少一个构成：Ti、TiN、Ta、TaN、Zr、ZrN、Hf、HfN、Ru、Co、W、WN、Mn、MnN、Al、Sn、Zn、Si、Ge、Ga或SiN。
(3)
根据(1)或(2)所述的半导体装置，其中
所述第一绝缘膜和所述阻挡金属膜具有沿所述基座的场部延伸的延伸部分，以及
所述低电阻膜也被设置成位于沿所述基座的所述场部的所述第一绝缘膜与所述阻挡金属膜之间。
(4)
根据(1)或(2)所述的半导体装置，其中
所述第一绝缘膜和所述阻挡金属膜具有沿所述基座的场部延伸的延伸部分，以及
所述低电阻膜未设置在沿所述基座的所述场部延伸的所述第一绝缘膜与所述阻挡金属膜之间。
(5)
根据(1)至(4)中任一项所述的半导体装置，其中
所述低电阻膜的膜厚度在所述垂直孔的深度方向上在更靠近所述垂直孔的开口的部分更厚。
(6)
根据(1)至(5)中任一项所述的半导体装置，其中
在所述垂直孔的深度方向上所述低电阻膜的膜厚度基本上一致。
(7)
根据(1)至(6)中任一项所述的半导体装置，其中
所述低电阻膜的末端部分不到达所述待连接部分的侧表面上堆叠的第二绝缘膜，所述末端部分靠近所述待连接部分，所述侧表面在所述开口部分的一侧上。
(8)
根据(1)至(6)中任一项所述的半导体装置，其中
所述低电阻膜的末端部分到达所述待连接部分的侧表面上堆叠的第二绝缘膜，所述末端部分靠近所述待连接部分，所述侧表面在所述开口部分的一侧上。
(9)
根据(1)至(8)中任一项所述的半导体装置，其中
所述低电阻膜具有在其中通过堆叠形成多个低电阻膜的堆叠结构，以及
靠近所述垂直孔的中心堆叠的所述低电阻膜的末端部分被形成为延伸地更长且更靠近所述待连接部分。
(10)
根据(1)至(9)中任一项所述的半导体装置，其中
所述垂直电极具有10μm或更大的直径和1或更大的长宽比。
(11)
根据(1)至(10)中任一项所述的半导体装置，其中
具有在所述垂直孔的孔底中未设置所述低电阻膜的侧壁的部分的长宽比低于1(不包括0)。
(12)
一种制造半导体装置的方法，所述方法包括：
第一步骤，在基座中形成预备垂直孔，所述预备垂直孔具有暴露于孔壁的绝缘膜，并且具有深度不到达待连接部分的孔底；
第二步骤，从所述绝缘膜上方在所述预备垂直孔内部形成具有比所述绝缘膜的电阻值低的电阻值的低电阻膜；
第三步骤，通过蚀刻将所述预备垂直孔的所述孔底与所述低电阻膜和所述绝缘膜开口到所述待连接部分，来形成垂直孔；以及
第四步骤，在与所述待连接部分连通的所述垂直孔中形成阻挡金属膜，并从所述阻挡金属膜上方形成或填充导电材料以形成垂直电极。
(13)
根据(12)所述的制造半导体装置的方法，其中
在所述第二步骤和所述第三步骤之间一次或多次重复以下步骤：将所述预备垂直孔的所述孔底与所述低电阻膜和所述绝缘膜一起蚀刻到不到达所述待连接部分的程度，并进一步从蚀刻部分上方在所述预备垂直孔内部形成所述低电阻膜。
(14)
根据(12)或(13)所述的制造半导体装置的方法，其中
通过等离子蚀刻去除所述低电阻膜和所述绝缘膜，以及
在所述等离子蚀刻中使用氟碳气体、氢氟碳气体，或稀有气体中的任何一个或多个。
(15)
一种固态图像传感器，其包括形成在垂直孔中的垂直电极，所述垂直孔从半导体基板的后表面中的开口部分沿所述半导体基板的厚度方向向所述半导体基板的表面上堆叠的布线层中的待连接部分延伸，其中
所述垂直电极具有阻挡金属膜和导电材料从靠近暴露于所述垂直孔的绝缘膜的一侧依次堆叠的结构，以及
具有电阻值低于所述绝缘膜的电阻值的低电阻膜被设置为位于除了所述待连接部分附近之外的所述阻挡金属膜与所述绝缘膜之间。
参考符号列表
10 基座
10A 表面
10B 表面
10a 半导体基板
10b 布线层
11 布线
12 垂直孔
12' 通孔
12a 开口部分
12b 孔底
13 绝缘膜
13a 延伸部分
13a1 侧表面
13a2 端面
14 低电阻膜
15 电极部分
15a 阻挡金属膜
15b 导电部分
16 绝缘膜
17 绝缘膜
18 低电阻膜
19 阻挡金属膜
20 导电部分
21 凸块
30 垂直电极
100 半导体装置
200 半导体装置
210 基座
211 布线
212 垂直孔
212' 通孔
212a 开口部分
212b 孔底
213 绝缘膜
213a 延伸部分
214 低电阻膜
215a 阻挡金属膜
215b 导电部分
216 绝缘膜
221 开口端面覆盖部分
222 凹槽
300 半导体装置
310 基座
311 布线
312 垂直孔
312' 通孔
312a 开口部分
312b 孔底
313 绝缘膜
313a 绝缘膜
314 低电阻膜
314a 低电阻膜
314b 低电阻膜
314c 开口端面覆盖部分
315a 阻挡金属膜
315b 导电部分
316 绝缘膜
322a 第一凹槽
322b 第二凹槽
400 半导体装置
410 基座
410A 表面
411 布线
412 垂直孔
412' 通孔
412a 开口部分
412b 孔底
413 绝缘膜
414 低电阻膜
415a 阻挡金属膜
415b 导电部分
417 绝缘膜
418 低电阻膜
419 阻挡金属膜
420 导电部分
500 固态图像传感器
510A 后表面
510a 半导体基板
510b 布线层
530 垂直电极
512 垂直孔
512' 通孔
512″ 通孔
512b 孔底
513 绝缘膜
514 低电阻膜
515 电极部分
H1 开口
H2 开口
H3 开口
L1 第一层
L2 第二层
L3 第三层
T 待连接部分
2T 待连接部分
2H1 开口
3T 待连接部分
3H1 开口
4T 待连接部分
5T 待连接部分。

Claims (15)

1.一种半导体装置，包括：
垂直电极，其形成在垂直孔中，所述垂直孔从开口部分沿基座的厚度方向向待连接部分延伸，且具有阻挡金属膜和导电材料从靠近暴露于所述垂直孔的第一绝缘膜的一侧依次堆叠的结构；以及
低电阻膜，其被设置为位于除了所述待连接部分附近之外的所述阻挡金属膜与所述第一绝缘膜之间，且具有比所述第一绝缘膜的电阻值低的电阻值。
2.根据权利要求1所述的半导体装置，其中
所述低电阻膜是由以下至少一个构成：Ti、TiN、Ta、TaN、Zr、ZrN、Hf、HfN、Ru、Co、W、WN、Mn、MnN、Al、Sn、Zn、Si、Ge、Ga或SiN。
3.根据权利要求1所述的半导体装置，其中
所述第一绝缘膜和所述阻挡金属膜具有沿所述基座的场部延伸的延伸部分，以及
所述低电阻膜也被设置成位于沿所述基座的所述场部的所述第一绝缘膜与所述阻挡金属膜之间。
4.根据权利要求1所述的半导体装置，其中
所述第一绝缘膜和所述阻挡金属膜具有沿所述基座的场部延伸的延伸部分，以及
所述低电阻膜未设置在位于沿所述基座的所述场部的所述第一绝缘膜与所述阻挡金属膜之间。
5.根据权利要求1所述的半导体装置，其中
所述低电阻膜的膜厚度在所述垂直孔的深度方向上在更靠近所述垂直孔的开口的部分更厚。
6.根据权利要求1所述的半导体装置，其中
在所述垂直孔的深度方向上所述低电阻膜的膜厚度基本上一致。
7.根据权利要求1所述的半导体装置，其中
所述低电阻膜的末端部分不到达在所述待连接部分的侧表面上堆叠的第二绝缘膜，所述末端部分靠近所述待连接部分，所述侧表面在所述开口部分的一侧上。
8.根据权利要求1所述的半导体装置，其中
所述低电阻膜的末端部分到达在所述待连接部分的侧表面上堆叠的第二绝缘膜，所述末端部分靠近所述待连接部分，所述侧表面在所述开口部分的一侧上。
9.根据权利要求1所述的半导体装置，其中
所述低电阻膜具有在其中通过堆叠形成多个低电阻膜的堆叠结构，以及
靠近所述垂直孔的中心堆叠的所述低电阻膜的末端部分被形成为延伸地更长且更靠近所述待连接部分。
10.根据权利要求1所述的半导体装置，其中
所述垂直电极具有10μm或更大的直径和1或更大的长宽比。
11.根据权利要求1所述的半导体装置，其中
具有在所述垂直孔的孔底中未设置所述低电阻膜的侧壁的部分的长宽比低于1(不包括0)。
12.一种制造半导体装置的方法，所述方法包括：
第一步骤，在基座中形成预备垂直孔，所述预备垂直孔具有暴露于孔壁的绝缘膜，并且具有深度不到达待连接部分的孔底；
第二步骤，从所述绝缘膜上方在所述预备垂直孔内部形成具有比所述绝缘膜的电阻值低的电阻值的低电阻膜；
第三步骤，通过蚀刻将所述预备垂直孔的所述孔底与所述低电阻膜和所述绝缘膜开口到所述待连接部分，来形成垂直孔；以及
第四步骤，在与所述待连接部分连通的所述垂直孔中形成阻挡金属膜，并从所述阻挡金属膜上方形成或填充导电材料以形成垂直电极。
13.根据权利要求12所述的制造半导体装置的方法，其中
在所述第二步骤和所述第三步骤之间一次或多次重复以下步骤：将所述预备垂直孔的所述孔底与所述低电阻膜和所述绝缘膜一起蚀刻到不到达所述待连接部分的程度，并进一步从蚀刻部分上方在所述预备垂直孔内部形成所述低电阻膜。
14.根据权利要求12所述的制造半导体装置的方法，其中
通过等离子蚀刻去除所述低电阻膜和所述绝缘膜，以及
在所述等离子蚀刻中使用氟碳气体、氢氟碳气体，或稀有气体中的任何一个或多个。
15.一种固态图像传感器，其包括形成在垂直孔中的垂直电极，所述垂直孔从半导体基板的后表面中的开口部分沿所述半导体基板的厚度方向向所述半导体基板的表面上堆叠的布线层中的待连接部分延伸，其中
所述垂直电极具有阻挡金属膜和导电材料从靠近暴露于所述垂直孔的绝缘膜的一侧依次堆叠的结构，以及
具有电阻值低于所述绝缘膜的电阻值的低电阻膜被设置为位于除了所述待连接部分附近之外的所述阻挡金属膜与所述绝缘膜之间。
CN201780075272.XA 2016-12-26 2017-11-13 半导体装置、制造半导体装置的方法和固态摄像元件 Active CN110088883B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-250522 2016-12-26
JP2016250522A JP2018107227A (ja) 2016-12-26 2016-12-26 半導体装置、半導体装置の製造方法、及び、固体撮像素子
PCT/JP2017/040764 WO2018123299A1 (ja) 2016-12-26 2017-11-13 半導体装置、半導体装置の製造方法、及び、固体撮像素子

Publications (2)

Publication Number Publication Date
CN110088883A true CN110088883A (zh) 2019-08-02
CN110088883B CN110088883B (zh) 2023-09-15

Family

ID=62708157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780075272.XA Active CN110088883B (zh) 2016-12-26 2017-11-13 半导体装置、制造半导体装置的方法和固态摄像元件

Country Status (4)

Country Link
US (2) US11335720B2 (zh)
JP (1) JP2018107227A (zh)
CN (1) CN110088883B (zh)
WO (1) WO2018123299A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112236025A (zh) * 2020-12-09 2021-01-15 武汉大学 高温电路器件的加工方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102493464B1 (ko) * 2018-07-19 2023-01-30 삼성전자 주식회사 집적회로 장치 및 이의 제조 방법
EP3671823A1 (en) * 2018-12-21 2020-06-24 ams AG Semiconductor device with through-substrate via and method of manufacturing a semiconductor device with through-substrate via
WO2022218610A1 (en) * 2021-04-12 2022-10-20 Ams-Osram Ag Semiconductor device with sealed through-substrate via and method for producing thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030143839A1 (en) * 2000-05-15 2003-07-31 Ivo Raaijmakers Sealing porous structures
CN101640207A (zh) * 2008-07-29 2010-02-03 东部高科股份有限公司 图像传感器及其制造方法
CN102017099A (zh) * 2008-12-17 2011-04-13 松下电器产业株式会社 贯通电极的形成方法及半导体装置
US20130307155A1 (en) * 2012-05-15 2013-11-21 Rohm Co., Ltd. Semiconductor device, method of manufacturing the same, and electronic component
US20150179662A1 (en) * 2010-06-30 2015-06-25 Sandisk Technologies Inc. Cobalt-containing conductive layers for control gate electrodes in a memory structure
CN105409002A (zh) * 2013-08-19 2016-03-16 索尼公司 固态成像元件和电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100225946B1 (ko) * 1996-06-27 1999-10-15 김영환 반도체 소자의 금속 배선 형성방법
KR100273989B1 (ko) * 1997-11-25 2001-01-15 윤종용 반도체장치의콘택형성방법
JP2004152967A (ja) * 2002-10-30 2004-05-27 Fujikura Ltd 反応性イオンエッチングによる貫通孔の形成方法及び反応性イオンエッチングにより形成された貫通孔を有する基板
CN101427361A (zh) * 2006-02-28 2009-05-06 St微电子(克偌林斯2)股份有限公司 电介质材料中的金属互连
US7528066B2 (en) * 2006-03-01 2009-05-05 International Business Machines Corporation Structure and method for metal integration
JP2008210952A (ja) * 2007-02-26 2008-09-11 Sanyo Electric Co Ltd 半導体装置の製造方法、シリコンインターポーザの製造方法および半導体モジュールの製造方法
US20080242078A1 (en) * 2007-03-30 2008-10-02 Asm Nutool, Inc. Process of filling deep vias for 3-d integration of substrates
US20090001584A1 (en) * 2007-06-26 2009-01-01 Sang-Chul Kim Semiconductor device and method for fabricating the same
JP2010135348A (ja) * 2008-12-02 2010-06-17 Panasonic Corp 貫通電極形成方法
US7964966B2 (en) * 2009-06-30 2011-06-21 International Business Machines Corporation Via gouged interconnect structure and method of fabricating same
US8207615B2 (en) * 2010-01-20 2012-06-26 Bai-Yao Lou Chip package and method for fabricating the same
JP5601380B2 (ja) 2010-12-28 2014-10-08 富士通セミコンダクター株式会社 半導体装置の製造方法
CN106611742B (zh) * 2015-10-26 2020-05-08 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030143839A1 (en) * 2000-05-15 2003-07-31 Ivo Raaijmakers Sealing porous structures
CN101640207A (zh) * 2008-07-29 2010-02-03 东部高科股份有限公司 图像传感器及其制造方法
CN102017099A (zh) * 2008-12-17 2011-04-13 松下电器产业株式会社 贯通电极的形成方法及半导体装置
US20150179662A1 (en) * 2010-06-30 2015-06-25 Sandisk Technologies Inc. Cobalt-containing conductive layers for control gate electrodes in a memory structure
US20130307155A1 (en) * 2012-05-15 2013-11-21 Rohm Co., Ltd. Semiconductor device, method of manufacturing the same, and electronic component
CN105409002A (zh) * 2013-08-19 2016-03-16 索尼公司 固态成像元件和电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112236025A (zh) * 2020-12-09 2021-01-15 武汉大学 高温电路器件的加工方法
CN112236025B (zh) * 2020-12-09 2021-03-16 武汉大学 高温电路器件的加工方法

Also Published As

Publication number Publication date
JP2018107227A (ja) 2018-07-05
US20220262842A1 (en) 2022-08-18
US11335720B2 (en) 2022-05-17
WO2018123299A1 (ja) 2018-07-05
US20200083273A1 (en) 2020-03-12
CN110088883B (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
CN105280611B (zh) 3dic互连器件及其形成方法
CN105023908B (zh) 复合接触插塞结构及其制造方法
US8609504B2 (en) 3D via capacitor with a floating conductive plate for improved reliability
CN103579175B (zh) 具有阻挡层的铜接触插塞
CN110088883A (zh) 半导体装置、制造半导体装置的方法和固态摄像元件
TWI569366B (zh) 用於製造貫通基板穿孔及前側結構之器件、系統及方法
TWI674665B (zh) 半導體結構暨其形成方法
CN104425453B (zh) 3dic互连装置和方法
TWI525671B (zh) 半導體元件與其形成方法
CN101438388A (zh) 用于金属互连的介电间隔件和形成该介电间隔件的方法
CN103824867B (zh) 电连接晶圆的方法和用该方法制造的半导体设备
JP2021535597A (ja) 接合メモリ装置およびその製作方法
CN101789390A (zh) 硅导通孔的制造方法与硅导通孔结构
CN104051424B (zh) 用于连接管芯的互连结构及其制造方法
US9299643B2 (en) Ruthenium interconnect with high aspect ratio and method of fabrication thereof
JP4425707B2 (ja) 半導体装置およびその製造方法
JP4559757B2 (ja) 半導体装置およびその製造方法
CN100356563C (zh) 半导体器件及其制造方法
CN113363202A (zh) 半导体结构及其形成方法
US9177929B2 (en) Techniques for fabricating fine-pitch micro-bumps
US7781334B2 (en) Method of manufacturing a semiconductor device with through-chip vias
US10199261B1 (en) Via and skip via structures
CN106409754B (zh) 半导体结构及其制造方法
US20180350677A1 (en) Rapid oxide etch for manufacturing through dielectric via structures
CN110571189A (zh) 导电插塞及其形成方法、集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant