CN105409002A - 固态成像元件和电子设备 - Google Patents

固态成像元件和电子设备 Download PDF

Info

Publication number
CN105409002A
CN105409002A CN201480042659.1A CN201480042659A CN105409002A CN 105409002 A CN105409002 A CN 105409002A CN 201480042659 A CN201480042659 A CN 201480042659A CN 105409002 A CN105409002 A CN 105409002A
Authority
CN
China
Prior art keywords
semiconductor substrate
electrode
solid
state imaging
photo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480042659.1A
Other languages
English (en)
Other versions
CN105409002B (zh
Inventor
富樫秀晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN201910141140.3A priority Critical patent/CN110047856B/zh
Priority to CN201910141174.2A priority patent/CN110047857B/zh
Priority to CN202310681441.1A priority patent/CN116705814A/zh
Priority to CN202310685454.6A priority patent/CN116705815A/zh
Priority to CN201910141497.1A priority patent/CN110010549B/zh
Publication of CN105409002A publication Critical patent/CN105409002A/zh
Application granted granted Critical
Publication of CN105409002B publication Critical patent/CN105409002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Abstract

本发明提供了一种固态成像元件，所述固态成像元件包括：设置在半导体基板的第一面侧的至少一个光电转换元件；在所述半导体基板的第一面和第二面之间形成并且与所述至少一个光电转换元件连接的贯通电极；和设置在所述半导体基板的第二面上的放大晶体管和浮动扩散部。所述至少一个光电转换元件经由所述贯通电极与所述放大晶体管的栅极和所述浮动扩散部连接。

Description

固态成像元件和电子设备
技术领域
本公开涉及一种适于所谓的纵向分光型的固态成像元件和包括固态成像元件的电子设备。
背景技术
CMOS(互补金属氧化物半导体)图像传感器可以举例说明安装在数码摄像机、数码相机、智能手机和移动电话等中的固态成像元件。在CMOS图像传感器中，光电荷蓄积在充当光电转换元件的光电二极管的pn结电容中；如此蓄积的光电荷通过MOS晶体管被读出。
现有的固态成像单元通常使用其中红色、绿色和蓝色像素配置在平面上的像素阵列，其通过执行像素之间的插值处理而造成与颜色信号的生成相关联的伪色。因此，对其中沿着同一像素的纵向方向层叠有红色、绿色和蓝光电转换区域的纵向分光型固态成像元件进行了研究。例如，在专利文献1中，公开了一种固态成像元件，其中在半导体基板内层叠有蓝色和红光电二极管，并且在半导体基板的光接收面侧(背面侧或第一面侧)设置有使用有机光电转换膜的绿色光电转换元件。
[引用文献列表]
[专利文献]
专利文献1：日本未审查专利申请公开No.2011-29337
发明内容
专利文献1描述了在绿色光电转换元件中产生的电荷经由贯穿半导体基板的导电插头蓄积在半导体基板的配线层侧(正面侧或第二面侧)的n-型半导体区域中。导电插头对将电荷从半导体基板的第一面侧的光电转换元件顺利地传输到半导体基板的第二面侧从而增强诸如转换效率等特性是必不可少的，并且对导电插头的构成的研究仍然有一定的余地。
因此，希望提供一种允许增强特性的固态成像元件和包括所述固态成像元件的电子设备。
根据本公开实施方案的第一固态成像元件包括：设置在半导体基板的第一面侧的至少一个光电转换元件；与所述至少一个光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；和设置在所述半导体基板的第二面上的放大晶体管和浮动扩散部，其中所述至少一个光电转换元件经由所述贯通电极与所述放大晶体管的栅极和所述浮动扩散部连接。
在根据本公开实施方案的第一固态成像元件中，将在半导体基板的第一面侧的光电转换元件中产生的电荷经由贯通电极传输到半导体基板的第二面侧，以蓄积在浮动扩散部中。放大晶体管将光电转换元件中产生的电荷量调制成电压。
根据本公开实施方案的第二固态成像元件包括：设置在半导体基板的第一面侧的光电转换元件；与所述光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；设置在所述贯通电极和所述半导体基板之间的分离槽；和填充所述分离槽并具有绝缘性能的介电层。
在根据本公开实施方案的第二固态成像元件中，贯通电极和半导体基板通过分离槽和介电层彼此分隔开。因此，减小了在贯通电极和半导体基板之间产生的电容，从而提高了诸如转换效率等特性。
根据本公开实施方案的第三固态成像元件包括：设置在半导体基板的第一面侧的光电转换元件；与所述光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；设置在所述贯通电极和所述半导体基板之间的分离槽；覆盖所述分离槽的外侧面的外侧介电层；覆盖所述分离槽的内侧面的内侧介电层；和设置在所述外侧介电层和所述内侧介电层之间的间隙。
在根据本公开实施方案的第三固态成像元件中，贯通电极和半导体基板通过分离槽、外侧介电层、内侧介电层和间隙彼此分隔开。因此，减小了在贯通电极和半导体基板之间产生的电容，从而提高了诸如转换效率等特性。
根据本公开实施方案的第一电子设备设置有固态成像元件，并且所述固态成像元件包括：设置在半导体基板的第一面侧的至少一个光电转换元件；与所述至少一个光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；和设置在所述半导体基板的第二面上的放大晶体管和浮动扩散部，其中所述至少一个光电转换元件经由所述贯通电极与所述放大晶体管的栅极和所述浮动扩散部连接。
根据本公开实施方案的第二电子设备设置有固态成像元件，并且所述固态成像元件包括：设置在半导体基板的第一面侧的光电转换元件；与所述光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；设置在所述贯通电极和所述半导体基板之间的分离槽；和填充所述分离槽并具有绝缘性能的介电层。
根据本公开实施方案的第三电子设备设置有固态成像元件，并且所述固态成像元件包括：设置在半导体基板的第一面侧的光电转换元件；与所述光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；设置在所述贯通电极和所述半导体基板之间的分离槽；覆盖所述分离槽的外侧面的外侧介电层；覆盖所述分离槽的内侧面的内侧介电层；和设置在所述外侧介电层和所述内侧介电层之间的间隙。
在根据本公开各个实施方案的第一到第三电子设备中，通过根据本公开各个实施方案的第一到第三固态成像元件进行成像。
按照根据本公开实施方案的第一固态成像元件或根据本公开实施方案的第一电子设备，光电转换元件经由贯通电极与放大晶体管的栅极和浮动扩散部连接。这使得可以将在半导体基板的第一面侧的光电转换元件中产生的电荷经由贯通电极顺利地传输到半导体基板的第二面侧，从而增强特性。
按照根据本公开实施方案的第二固态成像元件或根据本公开实施方案的第二电子设备，贯通电极和半导体基板通过分离槽和介电层彼此分隔开。这使得可以减小在贯通电极和半导体基板之间产生的电容，从而增强诸如转换效率等特性。
按照根据本公开实施方案的第三固态成像元件或根据本公开实施方案的第三电子设备，贯通电极和半导体基板通过分离槽、外侧介电层、内侧介电层和间隙彼此分隔开。这使得可以减小在贯通电极和半导体基板之间产生的电容，从而增强诸如转换效率等特性。
附图说明
图1是根据本公开第一实施方案的固态成像元件的构成的断面图。
图2是其中配置有四个图1所示的固态成像元件的构成的平面图。
图3是图1所示的固态成像元件的制造方法按照步骤顺序的断面图。
图4是接着图3的过程的断面图。
图5是接着图4的过程的断面图。
图6是接着图5的过程的断面图。
图7是接着图6的过程的断面图。
图8是接着图7的过程的断面图。
图9是根据本公开第二实施方案的固态成像元件的构成的断面图。
图10是图9所示的固态成像元件的制造方法按照步骤顺序的断面图。
图11是接着图10的过程的断面图。
图12是接着图11的过程的断面图。
图13是接着图12的过程的断面图。
图14是接着图13的过程的断面图。
图15是接着图14的过程的断面图。
图16是接着图15的过程的断面图。
图17是接着图16的过程的断面图。
图18是接着图17的过程的断面图。
图19是根据变形例1的固态成像元件的构成的断面图。
图20是根据本公开第三实施方案的固态成像元件的构成的断面图。
图21是图20所示的固态成像元件的制造方法按照步骤顺序的断面图。
图22是接着图21的过程的断面图。
图23是根据本公开第四实施方案的固态成像元件的构成的断面图。
图24是图20所示的固态成像元件的制造方法的过程的断面图。
图25是根据变形例2的固态成像元件的构成的断面图。
图26是固态成像单元的功能框图。
图27是根据应用例的电子设备的功能框图。
具体实施方式
以下，参照附图详细说明本公开的一些实施方案。需要指出的是，按照以下顺序进行说明。
1.第一实施方案(固态成像元件；其中贯通电极由半导体构成并且在贯通电极的外围的分离槽具有间隙的例子)
2.第二实施方案(固态成像元件；其中贯通电极由金属构成并且在贯通电极的外围的分离槽具有间隙的例子)
3.变形例1(其中在分离槽的外侧面设置有热氧化膜的例子)
4.第三实施方案(固态成像元件；其中贯通电极由半导体构成并且在贯通电极的外围的分离槽填充有介电层的例子)
5.第四实施方案(固态成像元件；其中贯通电极由金属构成并且在贯通电极的外围的分离槽填充有介电层的例子)
6.变形例2(其中在分离槽的外侧面设置有热氧化膜的例子)
7.固态成像单元的整体构成例
8.应用例(电子设备的例子)
(第一实施方案)
图1示出了根据本公开第一实施方案的固态成像元件10的断面构成。例如，固态成像元件10可以构成作为在用于诸如数码相机和摄像机等的电子设备中的诸如CMOS图像传感器等固态成像单元(后述的)中的成像像素区域的像素部。
固态成像元件10可以例如是所谓的纵向分光型，其中一个光电转换元件20以及两个光电二极管PD1和PD2沿着半导体基板30的厚度方向层叠。光电转换元件20设置在半导体基板30的第一面(背面)30A侧。光电二极管PD1和PD2设置在半导体基板30内以沿着半导体基板30的厚度方向层叠。
光电转换元件20以及光电二极管PD1和PD2选择性地检测彼此不同的波长范围的光以对如此检测到的光进行光电转换。更具体地，光电转换元件20获得绿色(G)的颜色信号。光电二极管PD1和PD2通过吸收系数的差异分别获得蓝色(B)和红色(R)的颜色信号。这允许固态成像元件10在不使用滤色片的情况下在一个像素中获得多种颜色信号。
需要指出的是，在本实施方案中，对其中将通过光电转换产生的电子空穴对的电子作为信号电荷读出的情况(其中N-型半导体区域充当光电转换层的情况)进行说明。此外，在附图中，“P”和“N”后的“+(加)”表示P-型或N-型杂质浓度较高，而“++”表示P-型或N-型杂质浓度高于“+”中的杂质浓度。
例如，可以在半导体基板30的第二面(正面)30B上设置有浮动扩散部(浮动扩散部层)FD1、FD2和FD3、垂直晶体管(传输晶体管)Tr1、传输晶体管Tr2、放大晶体管(调制器)AMP、复位晶体管RST和多层配线40。例如，多层配线40可以具有其中配线层41、42和43层叠在绝缘膜44中的构成。
需要指出的是，在附图中，半导体基板30的第一面30A侧和第二面30B侧分别被称为光入射侧S1和配线层侧S2。
例如，光电转换元件20可以具有其中下部透明电极21、光电转换膜22和上部透明电极23从半导体基板30的第一面30A侧按顺序层叠的构成。透明电极21对于各光电转换元件20是分隔开的。光电转换膜22和透明电极23被设置成由多个光电转换元件20共享的连续层。例如，可以在半导体基板30的第一面30A和透明电极21之间设置有具有固定电荷的膜24、具有绝缘性能的介电层25和层间绝缘膜26。在透明电极23上设置有保护膜27。在保护膜27之上设置有诸如平坦化膜等光学部件和片上透镜(都没有示出)。
在半导体基板30的第一面30A和第二面30B之间设置有贯通电极50。光电转换元件20经由贯通电极50与放大晶体管AMP的栅极Gamp和浮动扩散部FD3连接。这允许固态成像元件10将在半导体基板30的第一面30A侧的光电转换元件20中产生的电荷经由贯通电极50顺利地传输到半导体基板30的第二面30B侧，从而增强特性。
贯通电极50具有光电转换元件20和放大晶体管AMP的栅极Gamp之间以及光电转换元件20和浮动扩散部FD3之间的连接器的功能，并且还充当光电转换元件20中产生的电荷(这里，电子)的传输路径。例如，贯通电极50的下端可以经由下部第一触头51与多层配线40的配线层41内的连接部41A连接。连接部41A和放大晶体管AMP的栅极Gamp经由下部第二触头52相互连接。连接部41A和浮动扩散部FD3经由下部第三触头53相互连接。例如，贯通电极50的上端可以经由上部触头54与下部透明电极21连接。
图2示出了从半导体基板30的第二面30B侧看到的其中多个(例如，图2中为四个)光电转换元件20配置成两行两列的固态成像元件10的例子的平面构成。可以优选针对多个光电转换元件20中的每一个设置贯通电极50。换句话说，随着光电转换元件20的下部透明电极21针对多个光电转换元件20中的每一个是分隔开的，也针对多个光电转换元件20中的每一个设置贯通电极50。
如图1和图2所示，复位晶体管RST的复位栅极Grst可以优选邻近浮动扩散部FD3设置。这使得可以通过复位晶体管RST将在浮动扩散部FD3中蓄积的电荷复位。
需要指出的是，图2仅示出了处理来自光电转换元件20的电荷的放大晶体管AMP和复位晶体管RST。与光电二极管PD1和PD2相关的传输晶体管Tr1和Tr2没有在图2中示出，但是被适宜地设置在未被占用的区域。
图1中示出的贯通电极50贯穿半导体基板30，并且还通过分离槽60与半导体基板30分隔开。例如，贯通电极50可以由与半导体基板30的半导体相同的半导体(例如硅(Si))构成，并且可以优选具有通过掺杂N-型或P-型杂质(例如，图1中的P+)而减小的电阻值。此外，在贯通电极50的上端和下端中可以优选设置有高浓度杂质区域(例如，图1中的P++)，以便进一步减小与上部触头54的连接电阻以及与下部第一触头51的连接电阻。
如图1所示，分离槽60的外侧面61、内侧面62和底面63可以覆盖有具有绝缘性能的介电层25。例如，介电层25可以包括覆盖分离槽60的外侧面61的外侧介电层25A和覆盖分离槽60的内侧面62的内侧介电层25B。外侧介电层25A和内侧介电层25B之间可以优选通过间隙70间隔开。换句话说，分离槽60可以具有环形状或圆形状，以及间隙70可以具有与分离槽60同心的环形状或圆形状。这使得可以减小在贯通电极50和半导体基板30之间产生的电容，从而提高转换效率并且抑制延迟(残像)。
以下，对其进行说明。如上所述，贯通电极50由诸如P+硅等导电材料构成，并且在贯通电极50和半导体基板30之间设置有介电层25。由于贯通电极50贯穿半导体基板30，并且与放大晶体管AMP和浮动扩散部FD3连接，所以可能希望减小在贯通电极50和半导体基板30之间产生的电容。考虑以下三种措施来减小电容。第一种措施是减小贯通电极50的侧壁的面积。第二种措施是增大贯通电极50和半导体基板30之间的距离d。第三种措施是减小贯通电极50和半导体基板30之间的绝缘体的介电常数。
作为第一种措施的减小贯通电极50的侧壁的面积允许减小半导体基板30的厚度或减小贯通电极50的直径。然而，这可能会造成光电二极管PD1和PD2的区域的减小，或半导体基板30的形成过程的难度的增大。作为第二种措施的增大贯通电极50和半导体基板30之间的距离d是较容易的措施，但是会造成元件面积的增加。
在本实施方案中，在分离槽60内设置有间隙70以采取上述第三种措施，即，减小贯通电极50和半导体基板30之间的绝缘体的介电常数。例如，尽管在间隙70内存在诸如氢气和氮气等气体，但是气体的介电常数可能低于诸如TEOS(原硅酸四乙酯)膜等固体介质的介电常数，并且可能接近真空的介电常数。这使得可以显著减小贯通电极50和半导体基板30之间的电容。
需要指出的是，在固态成像元件10内或在晶片内，间隙70的尺寸变化可以优选尽可能地小，并且例如可以优选在正负10％以内。其原因在于贯通电极50和半导体基板30之间的电容对间隙70的尺寸很敏感。
此外，在固态成像元件10中，如图1所示，可以优选在半导体基板30中的分离槽60的外侧面61上设置有与贯通电极50的导电型相同导电型(N-型或P-型)的杂质区域(在图1中为P+)。另外，可以优选在分离槽60的外侧面61、内侧面62和底面63以及半导体基板30的第一面30A上设置有具有固定电荷的膜24。更具体地，例如，可以优选在半导体基板30中的分离槽60的外侧面61上设置有P-型杂质区域(在图1中为P+)以及作为具有固定电荷的膜24的具有负的固定电荷的膜。这允许减少暗电流。
以下，对其进行说明。在纵向分光型固态成像元件10中，针对每一个光电转换元件20同时在半导体基板30内的光电二极管PD1和PD2附近设置贯通电极50和分离槽60。贯通电极50和分离槽60的表面与半导体基板30的表面不同，并且通过干法刻蚀或其他加工进行处理，其通常具有大量的缺陷水平。这可能会增加邻近贯通电极50和分离槽60的光电二极管PD1和PD2的暗电流和白点。
这里，为了减小暗电流或白点，在半导体基板30内分离槽60的外侧面61上设置有P型杂质区域(在图1中为P+)，并且还设置有作为具有固定电荷的膜24的具有负的固定电荷的膜。通过由具有负的固定电荷的膜24感应的电场在分离槽60的外侧面61上形成空穴蓄积层。所述空穴蓄积层抑制来自分离槽60的外侧面61的电子的产生。此外，即使从分离槽60的外侧面61产生电荷(电子)，如此产生的电子也会在电子扩散期间在空穴蓄积层中消失，因此，减小暗电流。
以下，对各个部件的构成和材料进行说明。
光电转换元件20可以被构造成对对应于495nm～570nm的波长范围的一部分或全部的绿色光进行光电转换。例如，透明电极21和23可以包括具有光透过性的导电膜，并且例如可以由ITO(氧化铟锡)构成。光电转换膜22是由对选择性波长范围的光进行光电转换同时允许其他波长范围的光透过的有机光电转换材料构成的有机膜。例如，光电转换膜22可以由含有罗丹明系染料、部花青系染料、喹吖啶酮或任意其他染料的有机光电转换材料构成。需要指出的是，光电转换元件20除了设置有透明电极21和23以及光电转换膜22之外还可以设置有诸如基底层、电子阻挡层和缓冲层等其他未示出的层。
具有固定电荷的膜24可以是具有正的固定电荷的膜或具有负的固定电荷的膜。具有负的固定电荷的膜的材料的非限制性例子可以包括氧化铪、氧化铝、氧化锆、氧化钽和氧化钛。此外，上述材料之外的材料的非限制性例子可以包括氧化镧、氧化镨、氧化铈、氧化钕、氧化钷、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铥、氧化镱、氧化镥、氧化钇、氮化铝膜、氮氧化铪膜和氧氮化铝膜。
具有固定电荷的膜24可以具有其中两种以上的膜层叠的构成。例如，在具有负的固定电荷的膜的情况下，这种构成使得可以进一步增强作为空穴蓄积层的功能。
介电层25的材料的例子可以包括但不特别限于氧化硅膜、TEOS、氮化硅膜和氧氮化硅膜。
例如，层间绝缘膜26可以由氧化硅膜构成。例如，保护膜27可以由氮化硅膜构成。
例如，半导体基板30可以由n-型硅(Si)基板构成，并且在预定区域中可以具有p-阱31。在p-阱31的第二面30B上设置有上述的垂直晶体管Tr1、传输晶体管Tr2、放大晶体管AMP、复位晶体管RST和其他部件。此外，例如，在半导体基板30的外围设置有包括但不限于逻辑电路的外围电路(未示出)。
光电二极管PD1和PD2在半导体基板30的预定区域中都具有PN结。光电二极管PD1和PD2利用对应硅基板的光入射深度吸收的光的波长的差异允许光朝向纵向方向分散。光电二极管PD1选择性地检测蓝光以蓄积对应于蓝色的信号电荷，并且设置在允许使蓝光有效进行光电转换的深度。光电二极管PD2选择性地检测红光以蓄积对应于红色的信号电荷，并且设置在允许使红光有效进行光电转换的深度。需要指出的是，蓝色(B)是对应于例如450nm～495nm的波长范围的颜色，红色(R)是对应于例如620nm～750nm的波长范围的颜色。各光电二极管PD1和PD2仅需要能够检测各自波长范围的一部分或全部的光。
例如，光电二极管PD1可以包括充当空穴蓄积层的P+区域和充当电子蓄积层的N区域。例如，光电二极管PD2可以包括充当空穴蓄积层的P+区域和充当电子蓄积层的N区域(即，可以具有P-N-P层叠构成)。光电二极管PD1的N区域与垂直晶体管Tr1连接。光电二极管PD1的P+区域沿着垂直晶体管Tr1弯曲以与光电二极管PD2的P+区域相连。
垂直晶体管Tr1是将在光电二极管PD1中产生和蓄积的对应于蓝色的信号电荷(在本实施方案中为电子)传输到浮动扩散部FD1的传输晶体管。由于光电二极管PD1在距离半导体基板30的第二面30B较深的位置形成，所以光电二极管PD1的传输晶体管可以优选由垂直晶体管Tr1构成。
传输晶体管Tr2将在光电二极管PD2中产生和蓄积的对应于红色的信号电荷(在本实施方案中为电子)传输到浮动扩散部FD2，并且例如可以由MOS晶体管构成。
放大晶体管AMP是将光电转换元件中产生的电荷量调制成电压的调制器，并且例如可以由MOS晶体管构成。
复位晶体管RST被构造成将从光电转换元件20传输到浮动扩散部FD3的电荷复位，并且例如可以由MOS晶体管构成。
例如，下部第一到第三触头51～53和上部触头54可以由诸如PDAS(磷掺杂非晶硅)等掺杂硅材料或诸如铝、钨、钛、钴、铪和钽等金属材料构成。
例如，固态成像元件10可以按如下方法制造。
图3～8按照步骤顺序示出了固态成像元件10的制造方法。首先，如图3所示，例如，在半导体基板30内p-阱31可以形成为第一导电型的阱，并且在p-阱31内可以形成第二导电型(例如，N-型)的光电二极管PD1和PD2。可以在半导体基板30的第一面30A附近形成P+区域。
同样如图3所示，可以在将要形成贯通电极50和分离槽60的区域中以从半导体基板30的第一面30A贯穿第二面30B的方式形成杂质区域(P+区域)。此外，可以在将要形成贯通电极50的上端和下端的区域中形成高浓度杂质区域(P++区域)。
同样如图3所示，可以沿着半导体基板30的第二面30B形成将要充当浮动扩散部FD1～FD3的N+区域，并且此后，可以在半导体基板30的第二面30B上形成栅极绝缘膜32和包括垂直晶体管Tr1、传输晶体管Tr2、放大晶体管AMP以及复位晶体管RST的栅极的栅极配线33。因此，可以形成垂直晶体管Tr1、传输晶体管Tr2、放大晶体管AMP和复位晶体管RST。此外，可以在半导体基板30的第二面30B上形成下部第一到第三触头51～53和包括包含连接部41A的配线层41～43以及绝缘膜44的多层配线40。
用作半导体基板30的基体的例子可以是其中层叠有半导体基板30、埋入氧化膜(未示出)和保持基板(未示出)的SOI(绝缘体上硅)基板。未在图3中示出的埋入式氧化膜和支撑基板可以与半导体基板30的第一面30A接合。离子注入后可以进行退火处理。
随后，如图4所示，支撑基板(未示出)或任意其他半导体基体可以与半导体基板30的第二面30B(多层配线40)侧接合，并且半导体基板30可以上下反转。接下来，半导体基板30可以与SOI基板的埋入式氧化膜和支撑基板分隔开以使半导体基板30的第一面30A暴露。上述过程可以通过诸如离子注入和CVD(化学气相沉积)等在通常的CMOS工艺中所使用的技术来进行。
此后，如图5所示，例如，可以通过干法刻蚀从第一面30A侧对半导体基板30进行加工来形成环形状或圆形状的分离槽60。
如由图5中的箭头D60A所示，分离槽60的深度可以优选足够深以从半导体基板30的第一面30A贯穿至第二面30B并到达栅极绝缘膜32。此外，为了进一步提高分离槽60的底面63的绝缘效果，如由图5中的箭头D60B所示，分离槽60可以优选通过半导体基板30和栅极绝缘膜32到达多层配线40的绝缘膜44。图5示出了分离槽60贯穿半导体基板30和栅极绝缘膜32的情况。
在形成分离槽60之后，如图6所示，例如，可以在分离槽60的外侧面61、内侧面62和底面63以及半导体基板30的第一面30A上形成具有负的固定电荷的膜24。作为具有负的固定电荷的膜24，可以层叠两种以上的膜。这使得可以进一步增强作为空穴蓄积层的功能。
在形成具有负的固定电荷的膜24之后，如图7所示，可以形成包括外侧介电层25A和内侧介电层25B的介电层25。在这种场合下，可以适宜地调节介电层25的膜厚度和膜形成条件以在外侧介电层25A和内侧介电层25B之间的分离槽60中形成间隙70。
在形成介电层25和间隙70之后，如图8所示，可以形成层间绝缘膜26和上部触头54，并且上部触头54可以与贯通电极50的上端连接。此后，如图1所示，可以形成下部透明电极21、光电转换膜22、上部透明电极23和保护膜27。最后，可以设置诸如平坦化膜等光学部件和片上透镜(未示出)。如此，完成了图1中所示的固态成像元件10。
在固态成像元件10中，当光经由片上透镜(未示出)射入光电转换元件20中时，光按顺序穿过光电转换元件20以及光电二极管PD1和PD2以在此穿过过程中分别光电转换成绿色、蓝色和红色的光。以下，对各种颜色的信号的获得动作进行说明。
(通过光电转换元件20获得绿色信号)
在透过光电转换元件20的光中，绿色光首先被光电转换元件20选择性地检测(吸收)并进行光电转换。
光电转换元件20经由贯通电极50与放大晶体管AMP的栅极Gamp和浮动扩散部FD3连接。因此，在光电转换元件20中产生的电子空穴对的电子被从透明电极21侧提取以经由贯通电极50传输到半导体基板30的第二面30B侧，然后蓄积在浮动扩散部FD3中。与此同时，通过放大晶体管AMP将光电转换元件20中产生的电荷量调制成电压.
此外，复位晶体管RST的复位栅极Grst邻近扩散FD3设置。因此，通过复位晶体管RST将在浮动扩散部FD3中蓄积的电荷复位。
这里，光电转换元件20经由贯通电极50不仅与放大晶体管AMP连接而且与浮动扩散部FD3连接，这使得通过复位晶体管RST可以容易将在浮动扩散部FD3中蓄积的电荷复位。
在贯通电极50和浮动扩散部FD3不彼此连接的情况下，难以将在浮动扩散部FD3中蓄积的电荷复位，因此施加大的电压以将电荷吸引到透明电极23侧。这会造成光电转换膜22的损坏。此外，由于允许短时间内复位的构成可能会造成暗时噪声的增加，从而导致折衷效应，所以这种构成是困难的。
(通过光电二极管PD1和PD2获得蓝色信号和红色信号)
接下来，在透过光电转换元件20的光中，蓝光和红光分别按顺序被光电二极管PD1和PD2吸收并进行光电转换。在光电二极管PD1中，对应于入射的蓝光的电子被蓄积在光电二极管PD1的N区域中，并且如此蓄积的电子通过垂直晶体管Tr1被传输到浮动扩散部FD1。类似地，在光电二极管PD2中，对应于入射的红光的电子被蓄积在光电二极管PD2的N区域中，并且如此蓄积的电子通过垂直晶体管Tr2被传输到浮动扩散部FD2。
因此，在本实施方案中，由于光电转换元件20经由贯通电极50与放大晶体管AMP的栅极Gamp和浮动扩散部层FD3连接，所以可以将在半导体基板30的第一面30A侧的光电转换元件20中产生的电荷经由贯通电极50顺利地传输到半导体基板30的第二面30B侧，从而增强特性。
此外，由于贯通电极50和半导体基板30通过分离槽60、外侧介电层25A、内侧介电层25B和间隙70彼此分隔开，所以可以减小在贯通电极50和半导体基板30之间产生的电容，从而进一步提高诸如转换效率等特性。
另外，由于复位晶体管RST的复位栅极Grst邻近浮动扩散部FD3设置，所以通过复位晶体管RST可以容易地将在浮动扩散部FD3中蓄积的电荷复位。这使得可以减少对光电转换膜22的损坏，从而提高可靠性。此外，这使得可以在短时间内将电荷复位而不增加暗时噪声。
(第二实施方案)
图9示出了根据本公开第二实施方案的固态成像元件10A的断面构成。固态成像元件10A可以包括由金属或导电材料构成的贯通电极50，除此之外可以具有与上述第一实施方案类似的构成、作用和效果。因此，以类似的部件用类似的附图标记来表示的方式进行说明。
与第一实施方案一样，固态成像元件10A可以例如是所谓的纵向分光型，其中一个光电转换元件20以及两个光电二极管PD1和PD2沿着半导体基板30的厚度方向层叠。光电转换元件20设置在半导体基板30的第一面(背面)30A侧。光电二极管PD1和PD2设置在半导体基板30内以沿着半导体基板30的厚度方向层叠。
光电转换元件20、光电二极管PD1和PD2以及半导体基板30可以具有与第一实施方案类似的构成。浮动扩散部FD1～FD3、垂直晶体管Tr1、传输晶体管Tr2、放大晶体管AMP、复位晶体管RST和多层配线40可以具有与第一实施方案类似的构成。
与第一实施方案一样，在半导体基板30的第一面30A和第二面30B之间设置有贯通电极50。光电转换元件20经由贯通电极50与放大晶体管AMP的栅极Gamp和浮动扩散部FD3连接。与第一实施方案一样，这允许固态成像元件10A将在半导体基板30的第一面30A侧的光电转换元件20中产生的电荷经由贯通电极50顺利地传输到半导体基板30的第二面30B侧，从而增强特性。
与第一实施方案一样，在贯通电极50附近设置有浮动扩散部FD3。可以优选邻近浮动扩散部FD3设置复位晶体管RST的复位栅极Grst。这使得可以通过复位晶体管RST将在浮动扩散部FD3中蓄积的电荷复位。
在本实施方案中，如上所述，贯通电极50可以由金属或导电材料构成。这使得可以进一步减小贯通电极50的电阻值并进一步减小贯通电极50和下部第一到第三触头51～53之间以及贯通电极50和上部触头54之间的连接电阻。这使得可以将在半导体基板30的第一面30A侧的光电转换元件20中产生的电荷经由贯通电极50更加顺利地传输到半导体基板30的第二面30B侧，从而进一步增强特性。形成贯通电极50的金属或导电材料的非限制性例子可以包括铝、钨、钛、钴、铪和钽。
与第一实施方案一样，可以优选在贯通电极50和半导体基板30之间设置有分离槽60。分离槽60的外侧面61、内侧面62和底面63可以优选覆盖有具有绝缘性能的介电层25。覆盖分离槽60的外侧面61的外侧介电层25A和覆盖分离槽60的内侧面62的内侧介电层25B之间可以优选通过间隙70间隔开。这使得可以减小在贯通电极50和半导体基板30之间产生的电容，从而提高转换效率并且抑制延迟(残像)。
此外，在固态成像元件10A中，与第一实施方案一样，可以优选在半导体基板30中的分离槽60的外侧面61设置有杂质区域(在图9中为P+)。另外，可以优选在分离槽60的外侧面61、内侧面62和底面63以及半导体基板30的第一面30A上设置有具有固定电荷的膜24。更具体地，例如，可以优选在半导体基板30中的分离槽60的外侧面61上设置有P-型杂质区域(在图9中为P+)以及作为具有固定电荷的膜24的具有负的固定电荷的膜。这允许减少暗电流。
与第一实施方案一样，具有固定电荷的膜24可以是具有正的固定电荷的膜或具有负的固定电荷的膜。具有负的固定电荷的膜的材料的非限制性例子包括氧化铪、氧化铝、氧化锆、氧化钽和氧化钛。此外，上述材料之外的材料的非限制性例子可以包括氧化镧、氧化镨、氧化铈、氧化钕、氧化钷、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铥、氧化镱、氧化镥、氧化钇、氮化铝膜、氮氧化铪膜和氧氮化铝膜。
与第一实施方案一样，具有固定电荷的膜24可以具有其中两种以上的膜层叠的构成。例如，在具有负的固定电荷的膜的情况下，这种构成使得可以进一步增强作为空穴蓄积层的功能。
与第一实施方案一样，介电层25的材料的例子可以包括但不特别限于氧化硅膜、TEOS、氮化硅膜和氧氮化硅膜。
与第一实施方案一样，例如，下部第一到第三触头51～53和上部触头54可以由诸如PDAS(磷掺杂非晶硅)等掺杂硅材料或诸如铝、钨、钛、钴、铪和钽等金属材料构成。
例如，固态成像元件10A可以按如下方法制造。
图10～18按照步骤顺序示出了固态成像元件10A的制造方法。首先，与第一实施方案一样，通过图3所示的过程，例如，在半导体基板30内p-阱31可以形成为第一导电型的阱，并且在p-阱31内可以形成第二导电型(例如，N-型)的光电二极管PD1和PD2。可以在半导体基板30的第一面30A附近形成P+区域。
此外，与第一实施方案一样，同样通过图3所示的过程，可以在将要形成贯通电极50和分离槽60的区域中以从半导体基板30的第一面30A贯穿第二面30B的方式形成杂质区域(P+区域)。需要指出的是，在本实施方案中，由于贯通电极50由金属或导电材料构成，所以在贯通电极50的上端和下端中的高浓度杂质区域(P++区域)是不必要的。
与第一实施方案一样，同样通过图3所示的过程，可以沿着半导体基板30的第二面30B形成将要充当浮动扩散部FD1～FD3的N+区域，并且此后，可以在半导体基板30的第二面30B上形成栅极绝缘膜32和包括垂直晶体管Tr1、传输晶体管Tr2、放大晶体管AMP以及复位晶体管RST的栅极的栅极配线33。因此，可以形成垂直晶体管Tr1、传输晶体管Tr2、放大晶体管AMP和复位晶体管RST。此外，可以在半导体基板30的第二面30B上形成下部第一到第三触头51～53和包括包含连接部41A的配线层41～43以及绝缘膜44的多层配线40。
与第一实施方案一样，用作半导体基板30的基体的例子可以是SOI基板。离子注入后可以进行退火处理。
随后，如图10所示，支撑基板(未示出)或任意其他半导体基体可以与半导体基板30的第二面30B(多层配线40)侧接合，并且半导体基板30可以上下反转。接下来，半导体基板30可以与SOI基板的埋入式氧化膜和支撑基板分隔开以使半导体基板30的第一面30A暴露。上述过程可以通过诸如离子注入和CVD(化学气相沉积)等在通常的CMOS工艺中用到的技术来进行。
此后，如图11所示，例如，可以通过干法刻蚀从第一面30A侧对半导体基板30进行加工来形成贯穿半导体基板30的环形状或圆形状的分离槽60。
在形成分离槽60之后，如图12所示，可以在分离槽60的外侧面61和底面63以及半导体基板30的第一面30A上形成绝缘膜80。作为绝缘膜80的材料，可以使用TEOS或者通过ALD方法形成的SiO膜、SiN膜或任意其他膜。
随后，如图13所示，可以通过干法刻蚀或任意其他方法使绝缘膜80凹陷。
此后，如图14所示，可以在分离槽60中埋入金属材料膜50A。
在埋入金属材料膜50A之后，如图15所示，可以通过干法刻蚀或CMP(化学机械抛光)使金属材料膜50A凹陷或平坦化以形成贯通电极50。此时，可以通过回蚀减小在分离槽60的入口附近的绝缘膜80的厚度；因此，金属材料膜50A可以优选凹陷至确保绝缘膜80的厚度的深度。这使得可以防止贯通电极50和半导体基板30之间的短路。
在形成贯通电极50之后，如图16所示，可以去除绝缘膜80。
在去除绝缘膜80之后，如图17所示，例如，可以在分离槽60的外侧面61、内侧面62和底面63以及半导体基板30的第一面30A上形成具有负的固定电荷的膜24。作为具有负的固定电荷的膜24，可以层叠两种以上的膜。这使得可以进一步增强作为空穴蓄积层的功能。
在形成具有负的固定电荷的膜24之后，同样如图17所示，可以形成介电层25。在这种场合下，可以适宜地调节介电层25的膜厚度和膜形成条件以在分离槽60中形成间隙70。需要指出的是，可以通过CMP或任意其他方法使介电层25的表面平坦化。
在形成介电层25和间隙70之后，如图18所示，可以形成层间绝缘膜26和上部触头54，并且上部触头54可以与贯通电极50的上端连接。此后，如图9所示，可以形成下部透明电极21、光电转换膜22、上部透明电极23和保护膜27。最后，可以设置诸如平坦化膜等光学元件和片上透镜(未示出)。如此，完成了图9中所示的固态成像元件10A。
在固态成像元件10A中，当光经由片上透镜(未示出)射入光电转换元件20中时，光按顺序穿过光电转换元件20以及光电二极管PD1和PD2以在此穿过过程中分别光电转换成绿色、蓝色和红色的光，因此以与第一实施方案类似的方式获得各种颜色的信号。
由于这里的贯通电极50由金属或导电材料构成，所以可以减小贯通电极50的电阻值，从而进一步提高特性。
因此，在本实施方案中，贯通电极50由金属或导电材料构成，这使得可以减小贯通电极50的电阻值，从而进一步增强特性。
(变形例1)
图19示出了根据变形例1的固态成像元件10B的断面构成。固态成像元件10B可以在介电层25和贯通电极50之间以及在介电层25和半导体基板30之间包括热氧化膜34。例如，热氧化膜34可以但不限于由其中半导体基板30中的硅被热氧化的氧化硅膜、氮氧化硅膜或高介电绝缘膜构成。除此之外，固态成像元件10B可以具有与上述第一实施方案类似的构成、作用和效果。此外，可以采用与第一实施方案类似的方式制造固态成像元件10B，不同之处在于在分离槽60的外侧面61和内侧面62上设置有热氧化膜34。
(第三实施方案)
图20示出了根据本公开第三实施方案的固态成像元件10C的断面构成。固态成像元件10C被构造成通过用具有绝缘性能的介电层25填充分离槽60来减小贯通电极50和半导体基板30之间产生的电容，从而进一步提高诸如转换效率等特性。除此之外，固态成像元件10C可以具有与上述第一实施方案类似的构成、作用和效果。
例如，固态成像元件10C可以按如下方法制造。
图21～22按照步骤顺序示出了固态成像元件10C的制造方法。需要指出的是，参照图3～6说明与上述第一实施方案相同的过程。
首先，与第一实施方案一样，通过图3所示的过程，例如，在半导体基板30内p-阱31可以形成为第一导电型的阱，并且在p-阱31内可以形成第二导电型(例如，N-型)的光电二极管PD1和PD2。可以在半导体基板30的第一面30A附近形成P+区域。
此外，与第一实施方案一样，同样通过图3所示的过程，可以在将要形成贯通电极50和分离槽60的区域中以从半导体基板30的第一面30A贯穿第二面30B的方式形成杂质区域(P+区域)。此外，可以在将要形成贯通电极50的上端和下端的区域中形成高浓度杂质区域(P++区域)。
与第一实施方案一样，同样通过图3所示的过程，可以沿着半导体基板30的第二面30B形成将要充当浮动扩散部FD1～FD3的N+区域，并且此后，可以在半导体基板30的第二面30B上形成栅极绝缘膜32和包括垂直晶体管Tr1、传输晶体管Tr2、放大晶体管AMP以及复位晶体管RST的栅极的栅极配线33。因此，可以形成垂直晶体管Tr1、传输晶体管Tr2、放大晶体管AMP和复位晶体管RST。此外，可以在半导体基板30的第二面30B上形成下部第一到第三触头51～53和包括包含连接部41A的配线层41～43以及绝缘膜44的多层配线40。
与第一实施方案一样，用作半导体基板30的基体的例子可以是SOI基板。离子注入后可以进行退火处理。
随后，与第一实施方案一样，通过图4所示的过程，支撑基板(未示出)或任意其他半导体基体可以与半导体基板30的第二面30B(多层配线40)侧接合，并且半导体基板30可以上下反转。接下来，半导体基板30可以与SOI基板的埋入式氧化膜和支撑基板分隔开以使半导体基板30的第一面30A暴露。上述过程可以通过诸如离子注入和CVD(化学气相沉积)等在通常的CMOS工艺中所使用的技术来进行。
此后，与第一实施方案一样，通过图5所示的过程，例如，可以通过干法刻蚀从第一面30A侧对半导体基板30进行加工来形成环形状或圆形状分离槽60。
在形成分离槽60之后，与第一实施方案一样，通过图6所示的过程，例如，可以在分离槽60的外侧面61、内侧面62和底面63以及半导体基板30的第一面30A上形成具有负的固定电荷的膜24。作为具有负的固定电荷的膜24，可以层叠两种以上的膜。这使得可以进一步增强作为空穴蓄积层的功能。
在形成具有负的固定电荷的膜24之后，如图21所示，可以用介电层25填充分离槽60。
在形成介电层25之后，如图22所示，可以形成层间绝缘膜26和上部触头54，并且上部触头54可以与贯通电极50的上端连接。此后，如图20所示，可以形成下部透明电极21、光电转换膜22、上部透明电极23和保护膜27。最后，可以设置诸如平坦化膜等光学元件和片上透镜(未示出)。因此，完成了图20中所示的固态成像元件10C。
(第四实施方案)
图23示出了根据本公开第四实施方案的固态成像元件10D的断面构成。固态成像元件10D被构造成通过用具有绝缘性能的介电层25填充分离槽60来减小贯通电极50和半导体基板30之间产生的电容，从而进一步提高诸如转换效率等特性。除此之外，固态成像元件10D可以具有与上述第一实施方案类似的构成、作用和效果。
如图24所示，可以采用与第二实施方案类似的方式制造固态成像元件10D，不同之处在于用介电层25填充分离槽60。
(变形例2)
图25示出了根据变形例2的固态成像元件10E的断面构成。固态成像元件10E可以在介电层25和贯通电极50之间以及在介电层25和半导体基板30之间包括与变形例1中类似的热氧化膜34。与变形例1一样，例如，热氧化膜34可以但不限于由其中半导体基板30中的硅被热氧化的氧化硅膜、氮氧化硅膜或高介电绝缘膜构成。除此之外，固态成像元件10E可以具有与上述第三实施方案类似的构成、作用和效果。此外，可以采用与第三实施方案类似的方式制造固态成像元件10E，不同之处在于在分离槽60的外侧面61和内侧面62上设置有热氧化膜34。
(固态成像单元的整体构成)
图26示出了包括作为像素部110的上述实施方案中所述的固态成像元件10和10A～10E中之一的固态成像单元的整体构成。例如，固态成像单元1可以是CMOS图像传感器，并且例如可以包括作为成像像素区域的像素部110以及电路部130。例如，电路部130可以包括行扫描部131、水平选择部133、列扫描部134和系统控制部132。电路部130可以设置在像素部110周围的外围区域中。可选择地，电路部130可以层叠在像素部110的上方或下方(即，在面向像素部110的区域中)。
例如，像素部110可以包括以二维阵列配置的多个像素PXL。像素PXL可以与各像素行的像素驱动线Lread(具体地，行选择线和复位控制线)进行配线连接，并且可以与各像素列的垂直信号线Lsig进行配线连接。像素驱动线Lread适于传递驱动信号以从像素中读取信号。像素驱动线Lread的一端可以与对应于行扫描部131的各行的输出端子连接。
例如，行扫描部131可以包括移位寄存器和地址解码器，并且例如可以充当按行单位驱动像素部110的像素PXL的像素驱动部。可以从由行扫描部131选择和扫描的像素行的像素PXL输出信号；并且如此输出的信号可以通过各自的垂直信号线Lsig供给到水平选择部133。例如，水平选择部133可以包括针对每一条垂直信号线Lsig设置的放大器和水平选择开关。
例如，列扫描部134可以包括移位寄存器和地址解码器，并且适于扫描和顺序驱动水平选择部133的水平选择开关。由列扫描134进行的这种选择性的扫描允许通过各自的垂直信号线Lsig从像素PXL传递的信号顺序地传递到水平信号线135并通过水平信号线135输出。
例如，系统控制部132适于接收从外部提供的时钟、关于操作模式的指令的数据并适于输出诸如固态成像单元1的内部信息等数据。此外，系统控制部132可以包括产生各种定时信号的定时发生器，并且适于基于由定时发生器产生的各种定时信号进行行扫描部131、水平选择部133、列扫描部134和其他部分的驱动控制。
(应用例)
根据包括上述示例性实施方案的上述说明的固态成像单元可以应用于具有成像功能的各种电子设备。一些例子可以包括诸如数码相机和摄像机等相机系统以及具有成像功能的移动电话。作为例子，图27示出了电子设备2(例如，相机)的整体构成。电子设备2可以是构造成捕捉静止图像和运动图像的摄像机，并且可以包括固态成像单元1、光学系统(成像透镜)310、快门装置311、驱动部313(包括上述电路部130)、信号处理部312、用户界面314和监视器315。驱动部313适于驱动固态成像单元1和快门装置311。
光学系统310适于将来自被写体的图像光(入射光)朝向固态成像单元1的像素部110引导。光学系统310可以包括多个光学透镜。快门装置311适于控制固态成像单元1的光照射期间和遮光期间。驱动部313适于控制固体成像单元1的传输操作和快门装置311的快门操作。信号处理部312适于对从固态成像单元1输出的信号进行各种信号处理。信号处理后的图片信号Dout可以输出到监视器315。可选择地，图片信号Dout可以被存储在诸如存储器等存储介质中。用户界面314允许指定拍摄场景(例如，指定动态范围和指定波长(如太赫兹、可见光、红外线、紫外线和X-射线))。这样的指定(即来自用户界面314的输入信号)可以发送到驱动部313；基于指定，可以在固态成像单元1中执行所希望的成像。
尽管通过给出如上所述的示例性实施方案进行了说明，但是本公开的内容不限于上述的示例性实施方案等，并且可以用多种方式进行修改。例如，固态成像元件10的像素电路可以具有包括传输晶体管、放大晶体管和复位晶体管的总共三个晶体管的三晶体管构成，或具有除了三个晶体管之外还还包括选择晶体管的四晶体管构成。
此外，例如，在前述的示例性实施方案中，对作为例子的其中固态成像单元应用于相机的情况进行了说明；然而，该固态成像单元也可以应用于诸如内窥镜、视觉芯片(人工视网膜)和生物传感器等将光(电磁波)成像的一般电子设备。
此外，在前述的示例性实施方案中，对背面照射型固态成像元件10的构成进行了说明；然而，本公开的内容也适用于正面照射型固态成像元件。
例如，在根据前述示例性实施方案的固态成像元件10和固态成像单元1中，不必包括所有的部件，并且还可以设置另一个部件或另一些部件。
需要指出的是，本技术的内容可以具有以下构成：
(1)一种固态成像元件，包括：
设置在半导体基板的第一面侧的至少一个光电转换元件；
与所述至少一个光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；和
设置在所述半导体基板的第二面上的放大晶体管和浮动扩散部，
其中所述至少一个光电转换元件经由所述贯通电极与所述放大晶体管的栅极和所述浮动扩散部连接。
(2)根据(1)所述的固态成像元件，还包括设置在所述半导体基板的第二面上的复位晶体管，所述复位晶体管包括复位栅极，
其中所述复位栅极邻近所述浮动扩散部设置。
(3)根据(1)或(2)所述的固态成像元件，其中
所述至少一个光电转换元件包括多个光电转换元件，以及
针对所述多个光电转换元件中的每一个设置所述贯通电极。
(4)根据(1)～(3)中任一项所述的固态成像元件，其中所述贯通电极贯穿所述半导体基板并且通过分离槽与所述半导体基板分隔开。
(5)根据(4)所述的固态成像元件，其中
所述贯通电极由掺杂有N-型或P-型杂质的半导体构成，以及
在所述半导体基板内在所述分离槽的外侧面上设置有与所述贯通电极的导电型相同导电型的杂质区域。
(6)根据(4)所述的固态成像元件，其中所述贯通电极由金属或导电材料构成。
(7)根据(4)～(6)中任一项所述的固态成像元件，其中所述分离槽填充有具有绝缘性能的介电层。
(8)根据(4)～(6)中任一项所述的固态成像元件，其中
所述分离槽的外侧面覆盖有外侧介电层，
所述分离槽的内侧面覆盖有内侧介电层，以及
所述外侧介电层和所述内侧介电层之间设置有间隙。
(9)根据(4)～(8)中任一项所述的固态成像元件，其中在所述分离槽的外侧面、内侧面和底面以及所述半导体基板的第一面上设置有具有固定电荷的膜。
(10)根据(1)～(9)中任一项所述的固态成像元件，还包括设置在所述半导体基板内的一个或多个光电二极管。
(11)一种固态成像元件，包括：
设置在半导体基板的第一面侧的光电转换元件；
与所述光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；
设置在所述贯通电极和所述半导体基板之间的分离槽；和
填充所述分离槽并具有绝缘性能的介电层。
(12)一种固态成像元件，包括：
设置在半导体基板的第一面侧的光电转换元件；
与所述光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；
设置在所述贯通电极和所述半导体基板之间的分离槽；
覆盖所述分离槽的外侧面的外侧介电层；
覆盖所述分离槽的内侧面的内侧介电层；和
设置在所述外侧介电层和所述内侧介电层之间的间隙。
(13)一种设置有固态成像元件的电子设备，所述固态成像元件包括：
设置在半导体基板的第一面侧的至少一个光电转换元件；
与所述至少一个光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；和
设置在所述半导体基板的第二面上的放大晶体管和浮动扩散部，
其中所述至少一个光电转换元件经由所述贯通电极与所述放大晶体管的栅极和所述浮动扩散部连接。
(14)一种设置有固态成像元件的电子设备，所述固态成像元件包括：
设置在半导体基板的第一面侧的光电转换元件；
与所述光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；
设置在所述贯通电极和所述半导体基板之间的分离槽；和
填充所述分离槽并具有绝缘性能的介电层。
(15)一种设置有固态成像元件的电子设备，所述固态成像元件包括：
设置在半导体基板的第一面侧的光电转换元件；
与所述光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；
设置在所述贯通电极和所述半导体基板之间的分离槽；
覆盖所述分离槽的外侧面的外侧介电层；
覆盖所述分离槽的内侧面的内侧介电层；和
设置在所述外侧介电层和所述内侧介电层之间的间隙。
本申请要求于2013年8月19日提交的日本在先专利申请JP2013-169553的权益，其全部内容通过引用的方式并入本文。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求书或其等同物的范围内进行各种变形、组合、次组合以及改变。

Claims (15)

1.一种固态成像元件，包括：
设置在半导体基板的第一面侧的至少一个光电转换元件；
与所述至少一个光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；和
设置在所述半导体基板的第二面上的放大晶体管和浮动扩散部，
其中所述至少一个光电转换元件经由所述贯通电极与所述放大晶体管的栅极和所述浮动扩散部连接。
2.根据权利要求1所述的固态成像元件，还包括设置在所述半导体基板的第二面上的复位晶体管，所述复位晶体管包括复位栅极，
其中所述复位栅极邻近所述浮动扩散部设置。
3.根据权利要求1所述的固态成像元件，其中
所述至少一个光电转换元件包括多个光电转换元件，以及
针对所述多个光电转换元件中的每一个设置所述贯通电极。
4.根据权利要求1所述的固态成像元件，其中所述贯通电极贯穿所述半导体基板并且通过分离槽与所述半导体基板分隔开。
5.根据权利要求4所述的固态成像元件，其中
所述贯通电极由掺杂有N-型或P-型杂质的半导体构成，以及
在所述半导体基板内在所述分离槽的外侧面上设置有与所述贯通电极的导电型相同导电型的杂质区域。
6.根据权利要求4所述的固态成像元件，其中所述贯通电极由金属或导电材料构成。
7.根据权利要求4所述的固态成像元件，其中所述分离槽填充有具有绝缘性能的介电层。
8.根据权利要求4所述的固态成像元件，其中
所述分离槽的外侧面覆盖有外侧介电层，
所述分离槽的内侧面覆盖有内侧介电层，以及
所述外侧介电层和所述内侧介电层之间设置有间隙。
9.根据权利要求4所述的固态成像元件，其中在所述分离槽的外侧面、内侧面和底面以及所述半导体基板的第一面上设置有具有固定电荷的膜。
10.根据权利要求1所述的固态成像元件，还包括设置在所述半导体基板内的一个或多个光电二极管。
11.一种固态成像元件，包括：
设置在半导体基板的第一面侧的光电转换元件；
与所述光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；
设置在所述贯通电极和所述半导体基板之间的分离槽；和
填充所述分离槽并具有绝缘性能的介电层。
12.一种固态成像元件，包括：
设置在半导体基板的第一面侧的光电转换元件；
与所述光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；
设置在所述贯通电极和所述半导体基板之间的分离槽；
覆盖所述分离槽的外侧面的外侧介电层；
覆盖所述分离槽的内侧面的内侧介电层；和
设置在所述外侧介电层和所述内侧介电层之间的间隙。
13.一种设置有固态成像元件的电子设备，所述固态成像元件包括：
设置在半导体基板的第一面侧的至少一个光电转换元件；
与所述至少一个光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；和
设置在所述半导体基板的第二面上的放大晶体管和浮动扩散部，
其中所述至少一个光电转换元件经由所述贯通电极与所述放大晶体管的栅极和所述浮动扩散部连接。
14.一种设置有固态成像元件的电子设备，所述固态成像元件包括：
设置在半导体基板的第一面侧的光电转换元件；
与所述光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；
设置在所述贯通电极和所述半导体基板之间的分离槽；和
填充所述分离槽并具有绝缘性能的介电层。
15.一种设置有固态成像元件的电子设备，所述固态成像元件包括：
设置在半导体基板的第一面侧的光电转换元件；
与所述光电转换元件连接并且设置在所述半导体基板的第一面和第二面之间的贯通电极；
设置在所述贯通电极和所述半导体基板之间的分离槽；
覆盖所述分离槽的外侧面的外侧介电层；
覆盖所述分离槽的内侧面的内侧介电层；和
设置在所述外侧介电层和所述内侧介电层之间的间隙。
CN201480042659.1A 2013-08-19 2014-08-07 固态成像元件和电子设备 Active CN105409002B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201910141140.3A CN110047856B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备
CN201910141174.2A CN110047857B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备
CN202310681441.1A CN116705814A (zh) 2013-08-19 2014-08-07 成像元件
CN202310685454.6A CN116705815A (zh) 2013-08-19 2014-08-07 成像元件
CN201910141497.1A CN110010549B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013169553A JP6079502B2 (ja) 2013-08-19 2013-08-19 固体撮像素子および電子機器
JP2013-169553 2013-08-19
PCT/JP2014/070842 WO2015025723A1 (ja) 2013-08-19 2014-08-07 固体撮像素子および電子機器

Related Child Applications (5)

Application Number Title Priority Date Filing Date
CN202310685454.6A Division CN116705815A (zh) 2013-08-19 2014-08-07 成像元件
CN201910141140.3A Division CN110047856B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备
CN202310681441.1A Division CN116705814A (zh) 2013-08-19 2014-08-07 成像元件
CN201910141497.1A Division CN110010549B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备
CN201910141174.2A Division CN110047857B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备

Publications (2)

Publication Number Publication Date
CN105409002A true CN105409002A (zh) 2016-03-16
CN105409002B CN105409002B (zh) 2019-03-08

Family

ID=52483503

Family Applications (6)

Application Number Title Priority Date Filing Date
CN201910141140.3A Active CN110047856B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备
CN201480042659.1A Active CN105409002B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备
CN202310681441.1A Pending CN116705814A (zh) 2013-08-19 2014-08-07 成像元件
CN201910141497.1A Active CN110010549B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备
CN202310685454.6A Pending CN116705815A (zh) 2013-08-19 2014-08-07 成像元件
CN201910141174.2A Active CN110047857B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910141140.3A Active CN110047856B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备

Family Applications After (4)

Application Number Title Priority Date Filing Date
CN202310681441.1A Pending CN116705814A (zh) 2013-08-19 2014-08-07 成像元件
CN201910141497.1A Active CN110010549B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备
CN202310685454.6A Pending CN116705815A (zh) 2013-08-19 2014-08-07 成像元件
CN201910141174.2A Active CN110047857B (zh) 2013-08-19 2014-08-07 固态成像元件和电子设备

Country Status (5)

Country Link
US (5) US9698188B2 (zh)
JP (1) JP6079502B2 (zh)
KR (4) KR20230132617A (zh)
CN (6) CN110047856B (zh)
WO (1) WO2015025723A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110088883A (zh) * 2016-12-26 2019-08-02 索尼半导体解决方案公司 半导体装置、制造半导体装置的方法和固态摄像元件
US10396116B2 (en) 2015-03-31 2019-08-27 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and electronic device
CN110199392A (zh) * 2017-01-24 2019-09-03 索尼半导体解决方案公司 半导体装置及其制造方法、固态成像元件和电子设备
CN111656525A (zh) * 2018-03-19 2020-09-11 索尼半导体解决方案公司 固态成像元件和固态成像装置
US11271027B2 (en) 2018-01-05 2022-03-08 Sony Semiconductor Solutions Corporation Semiconductor device
US11444005B2 (en) 2017-10-19 2022-09-13 Sony Semiconductor Solutions Corporation Semiconductor device, imaging device, and manufacturing apparatus
US11855108B2 (en) 2018-09-04 2023-12-26 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic device
US11929380B2 (en) 2015-03-31 2024-03-12 Sony Semiconductor Solutions Corporation Solid-state image-capturing element having floation diffusion and hollow regions

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
JP6800839B2 (ja) * 2015-03-09 2020-12-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子及びその製造方法、並びに電子機器
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
JP6595804B2 (ja) * 2015-05-27 2019-10-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
US10529767B2 (en) 2015-07-16 2020-01-07 Sony Semiconductor Solutions Corporation Solid state image sensor, fabrication method, and electronic apparatus
WO2017018216A1 (ja) * 2015-07-27 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器
CN105047568B (zh) * 2015-09-07 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示面板
US10475831B2 (en) * 2015-09-17 2019-11-12 Sony Semiconductor Solutions Corporation Solid-state image sensing device, electronic device, and method for manufacturing solid-state image sensing device
CN108140662B (zh) * 2015-10-27 2023-01-17 索尼半导体解决方案公司 固体摄像元件、固体摄像元件制造方法和电子设备
US9875989B2 (en) * 2016-01-12 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure
JP7020783B2 (ja) * 2016-02-03 2022-02-16 株式会社半導体エネルギー研究所 撮像装置
CN108604592B (zh) 2016-02-09 2022-12-16 索尼公司 半导体装置、半导体装置的制造方法、固态成像装置以及电子设备
CN107195645B (zh) * 2016-03-14 2023-10-03 松下知识产权经营株式会社 摄像装置
WO2017159025A1 (ja) * 2016-03-15 2017-09-21 ソニー株式会社 光電変換素子および固体撮像装置
US11522098B2 (en) * 2016-04-01 2022-12-06 Trustees Of Dartmouth College UV/VIS/IR backside-illuminated photon-counting sensor
WO2017183170A1 (ja) * 2016-04-22 2017-10-26 オリンパス株式会社 半導体デバイス、撮像モジュールおよび内視鏡装置
KR102582122B1 (ko) * 2016-07-11 2023-09-21 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
WO2018021413A1 (ja) * 2016-07-27 2018-02-01 浜松ホトニクス株式会社 光検出装置
US10910416B2 (en) * 2016-08-25 2021-02-02 Sony Semiconductor Solutions Corporation Semiconductor device, image pickup device, and method for manufacturing semiconductor device
KR102589016B1 (ko) 2016-08-25 2023-10-16 삼성전자주식회사 반도체 소자
JP2018037611A (ja) * 2016-09-02 2018-03-08 ソニーセミコンダクタソリューションズ株式会社 受光素子、受光素子の製造方法、撮像素子および電子機器
JP2018060910A (ja) * 2016-10-05 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
WO2018110636A1 (en) 2016-12-14 2018-06-21 Sony Semiconductor Solutions Corporation Solid-state imaging device and method for producing the same, and electronic device
JP7013209B2 (ja) 2016-12-14 2022-01-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
KR102635858B1 (ko) * 2017-01-05 2024-02-15 삼성전자주식회사 이미지 센서
JP2018129412A (ja) * 2017-02-09 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および半導体装置の製造方法
WO2018180575A1 (ja) 2017-03-31 2018-10-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器、並びに製造方法
KR102412617B1 (ko) 2017-05-10 2022-06-23 삼성전자주식회사 이미지 센서
DE112018005707T5 (de) * 2017-11-08 2020-07-09 Sony Corporation Fotoelektrisches umwandlungselement und bildgebungseinrichtung
US20210233948A1 (en) * 2018-05-21 2021-07-29 Sony Corporation Solid-state imaging element and manufacturing method thereof
US11101311B2 (en) 2018-06-22 2021-08-24 Ningbo Semiconductor International Corporation Photodetector and fabrication method, and imaging sensor
CN110634892B (zh) * 2018-06-22 2022-02-15 中芯集成电路（宁波）有限公司 光电探测器及其制造方法、图像传感器
TWI827636B (zh) * 2018-07-26 2024-01-01 日商索尼股份有限公司 固態攝像元件、固態攝像裝置及固態攝像元件之製造方法
KR102582669B1 (ko) 2018-10-02 2023-09-25 삼성전자주식회사 이미지 센서
CN113169205A (zh) * 2019-01-28 2021-07-23 索尼集团公司 固体摄像元件、电子设备以及固体摄像元件的制造方法
JP7022174B2 (ja) * 2020-06-25 2022-02-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP2022092244A (ja) * 2020-12-10 2022-06-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP2022104749A (ja) * 2020-12-29 2022-07-11 株式会社ジャパンディスプレイ 移動端末装置
WO2023106308A1 (ja) * 2021-12-10 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 受光装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110019042A1 (en) * 2009-07-23 2011-01-27 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US20120013022A1 (en) * 2010-07-16 2012-01-19 Imec Method for forming 3d-interconnect structures with airgaps
CN102856333A (zh) * 2011-06-28 2013-01-02 索尼公司 固体摄像装置、其制造方法以及电子设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318143A (ja) * 2006-05-22 2007-12-06 Samsung Electronics Co Ltd 半導体構造体及びその製造方法
JP4961185B2 (ja) * 2006-09-28 2012-06-27 株式会社日立製作所 半導体装置の製造方法
JP5326507B2 (ja) * 2008-11-06 2013-10-30 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP5482025B2 (ja) * 2009-08-28 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5531580B2 (ja) * 2009-11-25 2014-06-25 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5509846B2 (ja) * 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5172819B2 (ja) * 2009-12-28 2013-03-27 株式会社東芝 固体撮像装置
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5651982B2 (ja) * 2010-03-31 2015-01-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP5534927B2 (ja) * 2010-05-06 2014-07-02 株式会社東芝 固体撮像装置
WO2011148574A1 (ja) * 2010-05-28 2011-12-01 パナソニック株式会社 固体撮像装置
JP5682174B2 (ja) * 2010-08-09 2015-03-11 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
US8314498B2 (en) * 2010-09-10 2012-11-20 Aptina Imaging Corporation Isolated bond pad with conductive via interconnect
JP5581954B2 (ja) * 2010-10-07 2014-09-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
EP2463896B1 (en) * 2010-12-07 2020-04-15 IMEC vzw Method for forming through-substrate vias surrounded by isolation trenches with an airgap and corresponding device
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2013026332A (ja) * 2011-07-19 2013-02-04 Sony Corp 固体撮像素子および製造方法、並びに電子機器
JP2013055252A (ja) * 2011-09-05 2013-03-21 Sony Corp 固体撮像素子および製造方法、並びに電子機器
KR102045588B1 (ko) * 2012-05-01 2019-11-15 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 그 제조 방법, 전자 기기
US9356061B2 (en) * 2013-08-05 2016-05-31 Apple Inc. Image sensor with buried light shield and vertical gate
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110019042A1 (en) * 2009-07-23 2011-01-27 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US20120013022A1 (en) * 2010-07-16 2012-01-19 Imec Method for forming 3d-interconnect structures with airgaps
CN102856333A (zh) * 2011-06-28 2013-01-02 索尼公司 固体摄像装置、其制造方法以及电子设备

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396116B2 (en) 2015-03-31 2019-08-27 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and electronic device
US11929380B2 (en) 2015-03-31 2024-03-12 Sony Semiconductor Solutions Corporation Solid-state image-capturing element having floation diffusion and hollow regions
US10797097B2 (en) 2015-03-31 2020-10-06 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and electronic device
US11183528B2 (en) 2015-03-31 2021-11-23 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and having floating diffusion and hollow regions
CN110088883B (zh) * 2016-12-26 2023-09-15 索尼半导体解决方案公司 半导体装置、制造半导体装置的方法和固态摄像元件
CN110088883A (zh) * 2016-12-26 2019-08-02 索尼半导体解决方案公司 半导体装置、制造半导体装置的方法和固态摄像元件
US11335720B2 (en) 2016-12-26 2022-05-17 Sony Semiconductor Solutions Corporation Vertical electrode structure comprising low-resistance film for preventing damage during etching
CN110199392A (zh) * 2017-01-24 2019-09-03 索尼半导体解决方案公司 半导体装置及其制造方法、固态成像元件和电子设备
US11605625B2 (en) 2017-01-24 2023-03-14 Sony Semiconductor Solutions Corporation Semiconductor device and manufacturing method therefor, solid-state imaging element, and electronic equipment
CN110199392B (zh) * 2017-01-24 2023-05-12 索尼半导体解决方案公司 半导体装置及其制造方法、固态成像元件和电子设备
US11444005B2 (en) 2017-10-19 2022-09-13 Sony Semiconductor Solutions Corporation Semiconductor device, imaging device, and manufacturing apparatus
US11271027B2 (en) 2018-01-05 2022-03-08 Sony Semiconductor Solutions Corporation Semiconductor device
US11910624B2 (en) 2018-03-19 2024-02-20 Sony Semiconductor Solutions Corporation Solid-state imaging element and solid-state imaging device
CN111656525A (zh) * 2018-03-19 2020-09-11 索尼半导体解决方案公司 固态成像元件和固态成像装置
US11855108B2 (en) 2018-09-04 2023-12-26 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic device

Also Published As

Publication number Publication date
US20180006073A1 (en) 2018-01-04
CN116705814A (zh) 2023-09-05
CN110010549B (zh) 2023-06-20
JP6079502B2 (ja) 2017-02-15
CN110047857A (zh) 2019-07-23
KR20160045054A (ko) 2016-04-26
US11862655B2 (en) 2024-01-02
KR102349538B1 (ko) 2022-01-12
US9698188B2 (en) 2017-07-04
US20210408098A1 (en) 2021-12-30
US11094730B2 (en) 2021-08-17
US20240096922A1 (en) 2024-03-21
CN110047856A (zh) 2019-07-23
JP2015038931A (ja) 2015-02-26
CN110010549A (zh) 2019-07-12
KR102482051B1 (ko) 2022-12-28
CN116705815A (zh) 2023-09-05
US20160204156A1 (en) 2016-07-14
KR20230003400A (ko) 2023-01-05
CN110047857B (zh) 2022-11-18
KR20220005597A (ko) 2022-01-13
US20200176501A1 (en) 2020-06-04
US10529765B2 (en) 2020-01-07
WO2015025723A1 (ja) 2015-02-26
KR20230132617A (ko) 2023-09-15
CN105409002B (zh) 2019-03-08
KR102576328B1 (ko) 2023-09-08
CN110047856B (zh) 2022-11-18

Similar Documents

Publication Publication Date Title
US11862655B2 (en) Solid-state imaging device having through electrode provided therein and electronic apparatus incorporating the solid-state imaging device
WO2013065569A1 (ja) 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
CN104517981A (zh) 图像拾取元件、制造图像拾取元件的方法以及电子设备
KR20090023264A (ko) 고체 촬상 소자 및 그 제조 방법, 전자 정보 기기
CN101964352A (zh) 固体摄像器件、其制造方法和电子装置
CN104576669A (zh) 摄像器件、摄像器件的制造方法和电子装置
US11742368B2 (en) Image sensing device and method for forming the same
WO2015198878A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US7642608B2 (en) Dual isolation for image sensors
US20100026824A1 (en) Image sensor with reduced red light crosstalk
KR20150118635A (ko) 이미지센서 및 그의 제조 방법
KR20240024058A (ko) 광 검출 장치 및 전자 기기
TW202139446A (zh) 成像系統中像素單元之通道接點

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant