WO2018025403A1 - 半導体コンデンサ - Google Patents

半導体コンデンサ Download PDF

Info

Publication number
WO2018025403A1
WO2018025403A1 PCT/JP2016/073116 JP2016073116W WO2018025403A1 WO 2018025403 A1 WO2018025403 A1 WO 2018025403A1 JP 2016073116 W JP2016073116 W JP 2016073116W WO 2018025403 A1 WO2018025403 A1 WO 2018025403A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
electrode
semiconductor substrate
unit electrode
semiconductor
Prior art date
Application number
PCT/JP2016/073116
Other languages
English (en)
French (fr)
Inventor
早見　泰明
林　哲也
祐輔 圖子
威 倪
明範 大久保
Original Assignee
日産自動車株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日産自動車株式会社 filed Critical 日産自動車株式会社
Priority to KR1020197002494A priority Critical patent/KR102050698B1/ko
Priority to CN201680088106.9A priority patent/CN109564894B/zh
Priority to JP2018531713A priority patent/JP6455638B2/ja
Priority to BR112019002265-1A priority patent/BR112019002265B1/pt
Priority to PCT/JP2016/073116 priority patent/WO2018025403A1/ja
Priority to RU2019105745A priority patent/RU2705762C1/ru
Priority to CA3033042A priority patent/CA3033042C/en
Priority to EP16911662.1A priority patent/EP3496137B1/en
Priority to US16/318,734 priority patent/US10490622B2/en
Priority to MX2019001411A priority patent/MX2019001411A/es
Priority to MYPI2019000506A priority patent/MY176096A/en
Publication of WO2018025403A1 publication Critical patent/WO2018025403A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Definitions

  • the present invention relates to a semiconductor capacitor having a structure in which an insulator is sandwiched between electrode groups.
  • a capacitor using a semiconductor is known.
  • a trench electrode is formed on one main surface of a semiconductor substrate.
  • a trench is formed on one main surface of the semiconductor substrate.
  • an oxide film as an insulating film is formed in the trench.
  • a trench electrode in which the trench is filled with an electrode material is formed on the surface of the semiconductor substrate.
  • an oxide film as a dielectric is formed between adjacent trench electrodes.
  • a capacitor manufactured through this process forms a horizontal capacitor structure between trench electrodes (see, for example, Patent Document 1).
  • a capacitor using a semiconductor has different characteristics such as a withstand voltage and a conductance according to a requirement required for the capacitor. Thus, it is necessary to change the characteristics of the capacitor every time the demand changes.
  • a plurality of capacitors having the same characteristics are provided on the semiconductor substrate. For this reason, the conventional semiconductor capacitor has a problem that a circuit made of a semiconductor substrate cannot meet various requirements.
  • An object of the present invention is made by paying attention to the above problem, and an object of the present invention is to provide a semiconductor capacitor capable of meeting various requirements with a circuit formed of a semiconductor substrate.
  • the present invention comprises a semiconductor substrate, an electrode group formed on the semiconductor substrate, and an insulator, and a plurality of capacitors are formed.
  • the plurality of capacitors have a structure in which an insulator is sandwiched between each electrode group.
  • the plurality of capacitors are set so that at least one of the tolerance, which is the ability of the capacitor to withstand a specified voltage, and the conductance, which is the ease of leakage current flow in the capacitor, are different.
  • FIG. 3 is a plan view showing a planar structure of the semiconductor capacitor in Example 1.
  • FIG. FIG. 3 is a development explanatory view showing the internal structure of the semiconductor capacitor in Example 1;
  • FIG. 6 is a development explanatory view showing the internal structure of a semiconductor capacitor in Example 2.
  • 6 is an equivalent circuit diagram showing a circuit configuration of a semiconductor capacitor in Example 2.
  • FIG. 6 is a cross-sectional view showing a trench formation process in the method of manufacturing a semiconductor capacitor in Example 2.
  • FIG. 6 is a cross-sectional view showing a trench formation process in the method of manufacturing a semiconductor capacitor in Example 2.
  • FIG. 7 is a cross-sectional view showing an insulating film forming process of a method for manufacturing a semiconductor capacitor in Example 2.
  • FIG. 6 is a cross-sectional view showing an electrode group forming process in a method for manufacturing a semiconductor capacitor in Example 2.
  • FIG. FIG. 6 is a development explanatory view showing the internal structure of a semiconductor capacitor in Example 3.
  • 6 is a plan view showing a planar structure of a semiconductor capacitor in Example 4.
  • FIG. 6 is a plan view showing a planar structure of a semiconductor capacitor in Example 5.
  • FIG. 10 is a development explanatory view showing the internal structure of a semiconductor capacitor in Example 5.
  • 7 is a plan view showing a planar structure of a semiconductor capacitor in Example 6.
  • FIG. 10 is a plan view showing a semiconductor capacitor arrangement structure in Example 6.
  • FIG. 10 is a cross-sectional view showing a modification of the insulating film forming process of the semiconductor capacitor manufacturing method in Example 2.
  • 6 is a cross-sectional view showing a modification of the electrode group forming process of the method for manufacturing a semiconductor capacitor in Example 2.
  • FIG. 10 is a cross-sectional view showing a modification of the insulating film forming process of the semiconductor capacitor manufacturing method in Example 2.
  • 6 is a cross-sectional view showing a modification of the electrode group forming process of the method for manufacturing a semiconductor capacitor in Example 2.
  • FIG. 1 shows a planar structure of a semiconductor capacitor in Example 1
  • FIG. 2 shows an internal structure.
  • the configuration of the semiconductor capacitor in the first embodiment will be described by dividing it into an “overall configuration” and an “arrangement configuration”.
  • the positional relationship of each member will be described with reference to an XYZ orthogonal coordinate system.
  • the width direction of the semiconductor capacitor is defined as the X-axis direction (+ X direction).
  • the front-rear direction of the semiconductor capacitor is perpendicular to the Y-axis direction (+ Y direction), perpendicular to the X-axis direction and the Y-axis direction, and the height direction of the semiconductor capacitor is defined as the Z-axis direction (+ Z direction).
  • the + X direction is appropriately used as the right direction (the -X direction is the left direction)
  • the + Y direction is the forward direction (the -Y direction is the backward direction)
  • the + Z direction is the upward direction (the -Z direction is the downward direction).
  • the “lateral capacitor” means a capacitor having a terminal electrode on one surface (for example, the upper surface) of the substrate.
  • the semiconductor capacitor 1A includes a semiconductor substrate 2A (for example, silicon oxide), an insulator 2B (for example, silicon oxide), and an electrode group 4 (for example, polycrystalline silicon).
  • the semiconductor capacitor 1A is manufactured by performing a trench formation process, an insulating film formation process, and an electrode group formation process in this order.
  • the substrate material for example, silicon
  • a two-dot chain line in FIG. 1 indicates a boundary between the semiconductor substrate 2A and the insulator 2B.
  • a first trench T1 (groove), a second trench T2 (groove), and a third trench T3 (groove) are formed on the upper surface 2Au (front surface) of the semiconductor substrate 2A.
  • a first unit electrode 41 is formed in the first trench T1.
  • the second unit electrode 42 is formed in the second trench T2.
  • the third unit electrode 43 is formed in the third trench T3.
  • the insulator 2B includes a first insulator 2B1, a second insulator 2B2, and a third insulator 2B3.
  • the first insulator 2 ⁇ / b> B ⁇ b> 1 is sandwiched between the first unit electrode 41 and the second unit electrode 42.
  • the first insulator 2B1 is a dielectric of the first capacitor C1.
  • the second insulator 2B2 is sandwiched between the second unit electrode 42 and the third unit electrode 43 as shown in FIG.
  • the second insulator 2B2 becomes a dielectric of the second capacitor C2.
  • the third insulator 2B3 is sandwiched between the first unit electrode 41 and the third unit electrode 43 as shown in FIG.
  • the third insulator 2B3 becomes a dielectric of the third capacitor C3.
  • the first capacitor C1, the second capacitor C2, and the third capacitor C3 are set so that at least one of tolerance and conductance is different.
  • tolerance refers to the ability of a capacitor to withstand a specified voltage, and includes the concepts of withstand voltage and insulation resistance.
  • breakdown voltage refers to a voltage that can be applied to the capacitor for a specified time without causing an insulation breakage, and is proportional to the thickness of an insulator serving as a dielectric.
  • Insulator resistance refers to an electrical resistance value between insulated circuits or conductors.
  • Conductance refers to the ease of leakage current flow in a capacitor, and is proportional to the surface area of unit electrodes constituting the electrode group.
  • the electrode group 4 includes a first unit electrode 41, a second unit electrode 42, and a third unit electrode 43, as shown in FIG.
  • the first unit electrode 41 has a trench electrode structure embedded in the first trench T1.
  • the second unit electrode 42 has a trench electrode structure embedded in the second trench T2.
  • the third unit electrode 43 has a trench electrode structure embedded in the third trench T3.
  • a first capacitor C1 is disposed between the first unit electrode 41 and the second unit electrode.
  • a second capacitor C2 is disposed between the second unit electrode 42 and the third unit electrode 43, as shown in FIGS.
  • a third capacitor C3 is disposed between the first unit electrode 41 and the third unit electrode 43, as shown in FIGS.
  • the thickness of the first insulator 2B1, the second insulator 2B2, and the third insulator 2B3 is W as shown in FIG.
  • the thickness W of the first insulator 2B1 is proportional to the breakdown voltage of the first capacitor C1.
  • the thickness W of the second insulator 2B2 is proportional to the breakdown voltage of the second capacitor C2, as shown in FIG.
  • the thickness W of the third insulator 2B3 is proportional to the withstand voltage of the third capacitor C3.
  • the thicknesses of the first insulator 2B1, the second insulator 2B2, and the third insulator 2B3 are the same W.
  • the first capacitor C1, the second capacitor C2, and the third capacitor C3 have the same voltage that can be applied for a specified time without causing insulation damage.
  • the surface area of the first unit electrode 41 is S1, as shown in FIG.
  • the surface area of the second unit electrode 42 is S1, as shown in FIG. That is, the surface area S1 of the first unit electrode 41 is equal to the surface area S1 of the second unit electrode 42 as shown in FIG.
  • the surface area of the third unit electrode 43 is S2, as shown in FIG. As shown in FIG. 1, the surface area S1 of the first unit electrode 41 and the second unit electrode 42 is smaller than the surface area S2 of the third unit electrode 43 (S1 ⁇ S2).
  • the surface area S1 of the first unit electrode 41 is proportional to the conductance of the first capacitor C1, as shown in FIG.
  • the surface area S2 of the second unit electrode 42 is proportional to the conductance of the second capacitor C2, as shown in FIG.
  • the surface area S3 of the third unit electrode 43 is proportional to the conductance of the third capacitor C3. That is, as shown in FIG. 1, the third capacitor C3 has a structure in which leakage current flows more easily than the first capacitor C1 and the second capacitor C2.
  • a capacitor having a horizontal semiconductor capacitor structure between trench electrodes is known.
  • a trench is formed on one main surface of a semiconductor substrate.
  • an oxide film as an insulating film is formed in the trench.
  • an electrode formed by filling the trench with an electrode material is formed on the surface of the semiconductor substrate.
  • an oxide film as a dielectric is formed between adjacent trench electrodes.
  • a capacitor having a two-terminal capacitor is known.
  • this semiconductor capacitor a plurality of capacitors are connected in parallel by adjacent trench electrodes formed on a semiconductor substrate and an insulating film sandwiched between the trench electrodes.
  • a semiconductor capacitor has a demand to increase the ability of the capacitor to withstand a specified voltage and a demand to suppress a leakage current flowing through the capacitor.
  • characteristics such as the capacitance of the capacitor are different.
  • the conventional semiconductor capacitor has the same capacity of a plurality of capacitors formed on the semiconductor substrate.
  • the region of the semiconductor substrate has no particular electrical role other than the role as a support member. Therefore, a conventional semiconductor capacitor is not assumed to have a structure in which a plurality of capacitors are connected in a mesh pattern, for example, a three-terminal capacitor. For this reason, there exists a subject that the circuit which consists of semiconductor substrates cannot respond to various requests.
  • the first capacitor C1, the second capacitor C2, and the third capacitor C3 are resistant to the ability of the capacitor to withstand a specified voltage, and conductance that is easy to flow a leak current in the capacitor.
  • at least one is set to be different. That is, the first capacitor C1, the second capacitor C2, and the third capacitor C3 that are different in at least one of tolerance and conductance are provided on the semiconductor substrate 2A. For this reason, the voltage that can be applied for a specified time without causing insulation breakage and the ease of flow of the leakage current differ for each of the first capacitor C1, the second capacitor C2, and the third capacitor C3.
  • the semiconductor capacitor 1A includes a semiconductor substrate 2A and an electrode group 4 formed on the semiconductor substrate 2A, and the electrode group 4 is sandwiched between insulators 2B. Therefore, a connection point between the first capacitor C1, the second capacitor C2, and the third capacitor C3 is between the first unit electrode 41, the second unit electrode 42, and the third unit electrode 43. Thereby, the semiconductor capacitor 1A becomes a three-terminal capacitor.
  • the number of terminals of the semiconductor capacitor 1A can be increased to three terminals, which is larger than the conventional two terminals. Accordingly, a capacitor circuit in which the first capacitor C1, the second capacitor C2, and the third capacitor C3 are connected can be formed on the semiconductor substrate, which can contribute to the reduction in size, weight, and cost of the capacitor component.
  • the first unit electrode 41, the second unit electrode 42, and the third unit electrode 43 constituting the electrode group 4 are formed in the first trench T1 and the second trench T2 formed in the upper surface 2Au of the semiconductor substrate 2A.
  • the thickness W between the first unit electrode 41, the second unit electrode 42, and the third unit electrode 43 is proportional to the breakdown voltage of the first capacitor C1, the second capacitor C2, and the third capacitor C3. That is, the breakdown voltage of the first capacitor C1, the second capacitor C2, and the third capacitor C3 increases in proportion to the thickness W between the first unit electrode 41, the second unit electrode 42, and the third unit electrode 43. For this reason, the breakdown voltage of the first capacitor C1, the second capacitor C2, and the third capacitor C3 increases in proportion to the thickness W of the first insulator 2B1, the second insulator 2B2, and the third insulator 2B3.
  • the thicknesses of the first trench T1, the second trench T2, and the third trench T3 can be set in order to achieve the withstand voltages necessary for the first capacitor C1, the second capacitor C2, and the third capacitor C3. Therefore, the withstand voltage required for the first capacitor C1, the second capacitor C2, and the third capacitor C3 can be controlled by the thickness of the first trench T1, the second trench T2, and the third trench T3.
  • a semiconductor substrate semiconductor substrate 2A
  • an electrode group electrode group 4 formed on the semiconductor substrate (semiconductor substrate 2A), and an insulator (insulator 2B).
  • a semiconductor capacitor semiconductor capacitor 1A in which a plurality of capacitors (first capacitor C1, second capacitor C2, and third capacitor C3) having a structure in which an insulator (insulator 2B) is sandwiched between them are formed.
  • the plurality of capacitors are at least of a resistance that is an ability of the capacitor to withstand a specified voltage and a conductance that is an easy flow of a leakage current in the capacitor.
  • semiconductor capacitor 1A semiconductor capacitor 1A
  • circuit first capacitor C1, second capacitor C2, and third capacitor C3
  • Each unit electrode (first unit electrode 41, second unit electrode 42, and third unit electrode 43) constituting the electrode group (electrode group 4) is the surface (upper surface 2Au) of the semiconductor substrate (semiconductor substrate 2A). 2 has a trench electrode structure embedded in the grooves (first trench T1, second trench T2, and third trench T3) formed in (FIG. 2). For this reason, in addition to the effect of (1), the capacitance of the capacitors (the first capacitor C1, the second capacitor C2, and the third capacitor C3) can be increased as compared with the conventional case.
  • the thickness between the unit electrodes is the same as the unit electrode (the first unit electrode 41, the second unit electrode 42, and the third unit electrode 43). It is proportional to the withstand voltage of the capacitors (the first capacitor C1, the second capacitor C2, and the third capacitor C3) that are formed between them (FIG. 1). For this reason, in addition to the effect of (1) or (2), the withstand voltage of the necessary capacitors (first capacitor C1, second capacitor C2, and third capacitor C3) is changed to the groove (first trench T1, second trench T2, and It can be controlled by the thickness between the third trenches T3).
  • Example 2 is an example in which one unit electrode in the electrode group is a semiconductor substrate.
  • the semiconductor capacitor in Example 2 is applied to an XY capacitor.
  • the configuration of the semiconductor capacitor according to the second embodiment will be described by being divided into “overall configuration”, “arrangement configuration”, “circuit configuration”, and “method of manufacturing a semiconductor capacitor”.
  • the “XY capacitor” is configured by a combination of an X capacitor and a Y capacitor, and is used for suppressing electromagnetic noise.
  • Electric noise is classified into two types of noise depending on the conduction method (mode), and includes normal mode noise and common mode noise.
  • “Normal mode noise” refers to electromagnetic noise generated between power supply lines.
  • Common mode noise refers to electromagnetic noise generated between the power supply line and the housing ground.
  • the “casing ground” is connected to the ground and is provided by, for example, a semiconductor substrate.
  • FIG. 3 shows the internal structure of the semiconductor capacitor in the second embodiment. Hereinafter, based on FIG. 3, the whole structure of the semiconductor capacitor in Example 2 is demonstrated.
  • the semiconductor capacitor 1B includes a semiconductor substrate 2 (for example, silicon), an insulator 3 (for example, silicon oxide), an electrode group 4 (for example, polycrystalline silicon), and a terminal electrode 5 (for example, aluminum). .
  • the semiconductor substrate 2 becomes one unit electrode in the electrode group.
  • a first trench T1 (groove) and a second trench T2 (groove) are formed on the upper surface 2U (front surface) of the semiconductor substrate 2.
  • a first unit electrode 41 is formed in the first trench T1.
  • a second unit electrode 42 is formed in the second trench T2.
  • a contact region 2Dc for obtaining electrical continuity with the semiconductor substrate 2 is formed on the lower surface 2D different from the upper surface 2U on which the first unit electrode 41 and the second unit electrode 42 are formed in the semiconductor substrate 2.
  • the contact region 2Dc is indicated by a bold line.
  • the “contact region” refers to a portion where the terminal electrode 5 and the semiconductor substrate 2 are connected.
  • the insulator 3 includes a first insulator 31, a second insulator 32, and a third insulator 33.
  • the first insulator 31 is sandwiched between the first unit electrode 41 and the second unit electrode 42.
  • the first insulator 31 becomes a dielectric of the first capacitor C1.
  • the second insulator 32 is sandwiched between the first unit electrode 41 and the semiconductor substrate 2.
  • the second insulator 32 becomes a dielectric of the second capacitor C2.
  • the third insulator 33 is sandwiched between the second unit electrode 42 and the semiconductor substrate 2.
  • the third insulator 33 becomes a dielectric of the third capacitor C3.
  • the first capacitor C1, the second capacitor C2, and the third capacitor C3 are set so that at least one of tolerance and conductance is different.
  • the electrode group 4 includes a first unit electrode 41 and a second unit electrode 42.
  • the first unit electrode 41 has a trench electrode structure embedded in the first trench T1.
  • the second unit electrode 42 has a trench electrode structure embedded in the second trench T2.
  • the terminal electrode 5 is formed on the lower surface 2D of the semiconductor substrate 2.
  • the first capacitor C1 is disposed between the first unit electrode 41 and the second unit electrode 42.
  • a second capacitor C ⁇ b> 2 is disposed between the first unit electrode 41 and the semiconductor substrate 2.
  • a third capacitor C3 is disposed between the second unit electrode 42 and the semiconductor substrate 2.
  • the thickness of the first insulator 31 is W1.
  • the thickness of the second insulator 32 is W2.
  • the thickness of the third insulator 33 is W2.
  • the thickness W2 of the second insulator 32 is the same as the thickness W2 of the third insulator 33.
  • the thickness W1 of the first insulator 31 is larger than the thickness W2 of the second insulator 32 and the third insulator 33 (W2 ⁇ W1).
  • the thickness W1 of the first insulator 31 is proportional to the breakdown voltage of the first capacitor C1.
  • the thickness W2 of the second insulator 32 is proportional to the breakdown voltage of the second capacitor C2.
  • the thickness W2 of the third insulator 33 is proportional to the breakdown voltage of the third capacitor C3. That is, the voltage that can be applied to the first capacitor C1 for a specified time without causing insulation damage is larger than that of the second capacitor C2 and the third capacitor C3.
  • FIG. 4 shows a circuit configuration of the semiconductor capacitor in the second embodiment.
  • the circuit configuration will be described with reference to FIG.
  • the semiconductor capacitor of Example 1 was provided with an X capacitor
  • the semiconductor capacitor in Example 2 was provided with an X capacitor and a Y capacitor.
  • the first capacitor C1 functions as an X capacitor that suppresses normal mode noise.
  • the first capacitor C1 is connected to the power supply lines L1 and L2.
  • the second capacitor C2 and the third capacitor C3 function as Y capacitors that suppress common mode noise.
  • the second capacitor C2 is connected to the power supply line L1 and the housing ground FG.
  • the third capacitor C3 is connected to the power supply line L2 and the housing ground FG.
  • the “X capacitor” is a capacitor connected between the power supply lines, and in order to increase the effect of suppressing voltage fluctuation of the power supply line, it is preferable that the capacitance is large.
  • the “Y capacitor” is a configuration in which a capacitor is connected between each power line and the housing ground, and is used for common mode noise suppression. Since the “Y capacitor” is connected between each power supply line and the housing ground, it is necessary to suppress the leakage current for safety.
  • FIGS. 5 to 8 show a method of manufacturing a semiconductor capacitor according to the second embodiment.
  • a method of manufacturing a semiconductor capacitor according to the second embodiment will be described with reference to FIGS.
  • the trench formation process (FIGS. 5 and 6), the insulating film formation process (FIG. 7), and the electrode group formation process (FIG. 8) are performed in this order to manufacture the semiconductor capacitor 1B.
  • a semiconductor substrate 2 is prepared as shown in FIG. Then, although there exists an oxide film deposition process which deposits an oxide film on the semiconductor substrate 2 by CVD method, illustration is abbreviate
  • the insulator formation process In the insulator formation process, first, there is a thermal oxidation process in which the semiconductor substrate 2 cleaned in the substrate cleaning process is put in an oxidation furnace and heat is applied in oxygen, but the illustration is omitted. By this thermal oxidation process, the insulator 3 is formed on the semiconductor substrate 2. Subsequently, as shown in FIG. 7, the upper surface 2 ⁇ / b> U of the semiconductor substrate 2 is exposed by an insulator removing process for removing a part of the insulator 3. Thereby, an insulator formation process is completed. Note that the oxide film thickness FT1 in FIG. 7 indicates the oxide film thickness of the insulator 3 formed at the bottom of the trench T.
  • Electrode group formation process In the electrode group formation process, first, there is an electrode material deposition step in which an electrode material is deposited using the CVD method on the upper surface 2U of the semiconductor substrate 2 from which a part of the insulator 3 has been removed in the insulator removal step. Illustration is omitted.
  • the two trenches T are filled with the electrode material.
  • the first unit electrode 41 and the second unit electrode 42 are formed in each trench T.
  • the upper surface 2 ⁇ / b> U of the semiconductor substrate 2 is exposed by an electrode material removing process for removing a part of the electrode material. Thereby, an electrode group formation process is completed.
  • one unit electrode in the electrode group is the semiconductor substrate 2. That is, the semiconductor substrate 2 becomes one unit electrode. For this reason, the semiconductor substrate 2 is used as one electrode of the second capacitor C2 and the third capacitor C3.
  • a capacitor circuit can be configured with the semiconductor substrate 2 as a connection point. Accordingly, the second capacitor C2 can be formed between the first unit electrode 41 and the semiconductor substrate 2, and the third capacitor C3 can also be formed between the second unit electrode 42 and the semiconductor substrate 2. Therefore, it is possible to function as a capacitor between the first unit electrode 41 and the second unit electrode 42 and the semiconductor substrate 2 as well as between the first unit electrode 41 and the second unit electrode 42.
  • Example 2 the contact region for obtaining electrical continuity with the semiconductor substrate 2 is formed on a surface 2D different from the surface 2U on the semiconductor substrate 2 where the first unit electrode 41 and the second unit electrode 42 are formed. That is, the contact region with the semiconductor substrate 2 is formed on the lower surface 2D of the semiconductor substrate 2. Therefore, one electrode constituted by the semiconductor substrate 2 can be constituted by using a surface 2D different from the other first unit electrode 41 and second unit electrode 42.
  • the first capacitor C ⁇ b> 1 is disposed between the first unit electrode 41 and the second unit electrode 42. That is, the first capacitor C1 functions as an X capacitor. Thereby, it is possible to control the first unit electrode 41 and the second unit electrode 42 to be deeper or the number of the first unit electrode 41 and the second unit electrode 42 to be increased. Accordingly, the capacitance of the first capacitor C1 can be increased according to the control of the depth and the number of parallel units of the first unit electrode 41 and the second unit electrode 42.
  • the second capacitor C ⁇ b> 2 is formed between the first unit electrode 41 and the semiconductor substrate 2
  • the third capacitor C ⁇ b> 3 is formed between the second unit electrode 42 and the semiconductor substrate 2. That is, the second capacitor C2 and the third capacitor C3 function as Y capacitors. Accordingly, the bottoms of the first trench T1 and the second trench T2 function as the second capacitor C2 and the third capacitor C3. Therefore, although the capacitances of the second capacitor C2 and the third capacitor C3 are small, the leakage current can be suppressed accordingly. Since other operations are the same as those of the first embodiment, description thereof is omitted.
  • Electrode group 4 One unit electrode in the electrode group (electrode group 4) is a semiconductor substrate (semiconductor substrate 2) (FIG. 3). Therefore, in addition to between the unit electrodes (the first unit electrode 41 and the second unit electrode 42), a capacitor is also provided between the unit electrode (the first unit electrode 41 and the second unit electrode 42) and the semiconductor substrate (semiconductor substrate 2). It becomes possible to function as (second capacitor C2 and third capacitor C3).
  • the contact region for obtaining electrical continuity with the semiconductor substrate is a surface on which the unit electrodes (first unit electrode 41 and second unit electrode 42) are formed in the semiconductor substrate (semiconductor substrate 2). It is formed on a surface (surface 2D) different from (surface 2U). For this reason, one electrode comprised by a semiconductor substrate (semiconductor substrate 2) can be comprised using the surface (surface 2D) different from another unit electrode (the 1st unit electrode 41 and the 2nd unit electrode 42).
  • Example 3 is an example in which the number of unit electrodes is increased from two to three compared to Example 2.
  • FIG. 9 shows the internal structure of the semiconductor capacitor in the third embodiment.
  • the configuration of the semiconductor capacitor according to the third embodiment will be described by being divided into “overall configuration” and “arrangement configuration”. Note that the “method for manufacturing a semiconductor capacitor” in the third embodiment is the same as that in the second embodiment, and thus the description thereof is omitted.
  • the semiconductor capacitor 1C includes a semiconductor substrate 2 (for example, silicon), an insulator 3 (for example, silicon oxide), an electrode group 4 (for example, polycrystalline silicon), and a terminal electrode 5 (for example, aluminum). .
  • the semiconductor substrate 2 becomes one unit electrode in the electrode group.
  • a first trench T1 (groove), a second trench T2 (groove), and a third trench T3 (groove) are formed on the upper surface 2U (front surface) of the semiconductor substrate 2.
  • a first unit electrode 41 is formed in the first trench T1.
  • a second unit electrode 42 is formed in the second trench T2.
  • a third unit electrode 43 is formed in the third trench T3.
  • a contact region 2Dc for obtaining electrical continuity with the semiconductor substrate 2 is formed on the lower surface 2D different from the upper surface 2U on which the first unit electrode 41, the second unit electrode 42, and the third unit electrode 43 are formed in the semiconductor substrate 2. Is done. In FIG. 9, the contact region 2Dc is indicated by a bold line.
  • the insulator 3 includes a first insulator 31, a second insulator 32, a third insulator 33, a fourth insulator 34, and a fifth insulator 35.
  • the first insulator 31 is sandwiched between the first unit electrode 41 and the second unit electrode 42.
  • the first insulator 31 becomes a dielectric of the first capacitor C1.
  • the second insulator 32 is sandwiched between the first unit electrode 42 and the third unit electrode 43.
  • the second insulator 32 becomes a dielectric of the second capacitor C2.
  • the third insulator 33 is sandwiched between the first unit electrode 41 and the semiconductor substrate 2.
  • the third insulator 33 becomes a dielectric of the third capacitor C3.
  • the fourth insulator 34 is sandwiched between the second unit electrode 42 and the semiconductor substrate 2.
  • the fourth insulator 34 becomes a dielectric of the fourth capacitor C4.
  • the fifth insulator 35 is sandwiched between the third unit electrode 43 and the semiconductor substrate 2.
  • the fifth insulator 35 becomes a dielectric of the fifth capacitor C5.
  • the first capacitor C1, the second capacitor C2, the third capacitor C3, the fourth capacitor C4, and the fifth capacitor C5 are set to have at least one of tolerance and conductance different.
  • the electrode group 4 includes a first unit electrode 41, a second unit electrode 42, and a third unit electrode 43.
  • the first unit electrode 41 has a trench electrode structure embedded in the first trench T1.
  • the second unit electrode 42 has a trench electrode structure embedded in the second trench T2.
  • the third unit electrode 43 has a trench electrode structure embedded in the third trench T3. Since other configurations are the same as those of the second embodiment, the corresponding components are denoted by the same reference numerals and description thereof is omitted.
  • a first capacitor C ⁇ b> 1 is disposed between the first unit electrode 41 and the second unit electrode 42.
  • a second capacitor C2 is disposed between the second unit electrode 42 and the third unit electrode 43.
  • a third capacitor C3 is disposed between the first unit electrode 41 and the semiconductor substrate 2.
  • a fourth capacitor C4 is disposed between the second unit electrode 42 and the semiconductor substrate 2.
  • a fifth capacitor C5 is disposed between the third unit electrode 43 and the semiconductor substrate 2.
  • the thickness of the first insulator 31 and the second insulator 32 is W3.
  • the thicknesses of the third insulator 33, the fourth insulator 34, and the fifth insulator 35 are W4.
  • the thickness W3 of the first insulator 31 and the second insulator 32 is larger than the thickness W4 of the third insulator 33, the fourth insulator 34, and the fifth insulator 35 (W4 ⁇ W3).
  • the thicknesses of the first insulator 31, the second insulator 32, the third insulator 33, the fourth insulator 34, and the fifth insulator 35 are as follows: the first capacitor C1, the second capacitor C2, the third capacitor C3, It is proportional to the breakdown voltage of the capacitor C4 and the fifth capacitor C5. In other words, the first capacitor C1 and the second capacitor C2 have a larger voltage that can be applied for a specified time without causing an insulation breakage compared to the third capacitor C3, the fourth capacitor C4, and the fifth capacitor C5.
  • one unit electrode in the electrode group is the semiconductor substrate 2. That is, the semiconductor substrate 2 becomes one unit electrode. For this reason, the semiconductor substrate 2 is used as one electrode of the third capacitor C3, the fourth capacitor C4, and the fifth capacitor C5.
  • a capacitor circuit can be configured with the semiconductor substrate 2 as a connection point.
  • the third capacitor C3 can be formed between the first unit electrode 41 and the semiconductor substrate 2
  • the fourth capacitor C4 can be formed between the second unit electrode 42 and the semiconductor substrate 2
  • the third unit electrode A fifth capacitor C ⁇ b> 5 can also be configured between 43 and the semiconductor substrate 2.
  • the third unit electrode 41, the second unit electrode 42, the third unit electrode 43, and the semiconductor substrate 2 are not only between the first unit electrode 41, the second unit electrode 42, and the third unit electrode 43, but also between the semiconductor substrate 2 and the third unit electrode 43. It becomes possible to function as the capacitor C3, the fourth capacitor C4, and the fifth capacitor C5.
  • the number of capacitors arranged in the semiconductor capacitor 1C can be increased from three to five. Therefore, compared with the case where two unit electrodes are provided, the capacity of the entire semiconductor capacitor 1C can be increased.
  • Example 3 the contact region 2Dc for obtaining electrical continuity with the semiconductor substrate 2 is different from the surface 2U on the semiconductor substrate 2 on which the first unit electrode 41, the second unit electrode 42, and the third unit electrode 43 are formed. Formed on surface 2D. That is, the contact region 2Dc with the semiconductor substrate 2 is formed on the lower surface 2D of the semiconductor substrate 2. Therefore, one electrode constituted by the semiconductor substrate 2 can be constituted by using a surface 2D different from the other first unit electrode 41, second unit electrode 42, and third unit electrode 43.
  • the first capacitor C1 is formed between the first unit electrode 41 and the second unit electrode 42
  • the second capacitor C2 is formed between the second unit electrode 42 and the third unit electrode 43. That is, the first capacitor C1 and the second capacitor C2 function as X capacitors connected to the power supply line.
  • the first unit electrode 41, the second unit electrode 42, and the third unit electrode 43 are deepened, or the parallel number of the first unit electrode 41, the second unit electrode 42, and the third unit electrode 43 is increased. Etc. can be controlled. Accordingly, the capacitances of the first capacitor C1 and the second capacitor C2 can be increased in accordance with the control of the depth and the number of parallel units of the first unit electrode 41, the second unit electrode 42, and the third unit electrode 43.
  • a third capacitor C3 is formed between the first unit electrode 41 and the semiconductor substrate 2, and a fourth capacitor C4 is formed between the second unit electrode 42 and the semiconductor substrate 2.
  • a fifth capacitor C ⁇ b> 5 is formed between the electrode 43 and the semiconductor substrate 2. That is, the third capacitor C3, the fourth capacitor C4, and the fifth capacitor C5 function as Y capacitors connected to the power supply line and the housing ground. Accordingly, the bottoms of the first trench T1, the second trench T2, and the third trench T3 function as the third capacitor C3, the fourth capacitor C4, and the fifth capacitor C5. Therefore, although the capacitances of the third capacitor C3, the fourth capacitor C4, and the fifth capacitor C5 are small, the leakage current can be suppressed accordingly.
  • the semiconductor capacitor in the first embodiment is applied to a horizontal capacitor, but the semiconductor capacitor in the third embodiment is applied to an XY capacitor. Since other operations are the same as those in the first and second embodiments, the description thereof is omitted.
  • Example 4 is an example in which each terminal electrode is arranged as two electrode groups.
  • FIG. 10 shows a planar structure of a semiconductor capacitor in the fourth embodiment.
  • the configuration of the semiconductor capacitor according to the fourth embodiment will be described by being divided into “overall configuration” and “arrangement configuration”.
  • the manufacturing method of the semiconductor capacitor” in the fourth embodiment is the same as that in the second embodiment, the description thereof is omitted.
  • the semiconductor capacitor 1D includes a semiconductor substrate 2 (for example, silicon), an insulator 3 (for example, silicon oxide), an electrode group 4 (for example, polycrystalline silicon), and a terminal electrode (not shown).
  • a semiconductor substrate 2 for example, silicon
  • an insulator 3 for example, silicon oxide
  • an electrode group 4 for example, polycrystalline silicon
  • a terminal electrode not shown
  • the semiconductor substrate 2 becomes one unit electrode in the electrode group.
  • a first trench T1 (groove) and a second trench T2 (groove) are formed on the upper surface 2U (front surface) of the semiconductor substrate 2.
  • the first trench T1 and the second trench T2 have a rectangular outer shape in plan view.
  • a first unit electrode 41 is formed in the first trench T1.
  • a second unit electrode 42 is formed in the second trench T2.
  • a contact region (not shown) for obtaining electrical continuity with the semiconductor substrate 2 is formed on a lower surface (not shown) different from the upper surface 2U on which the first unit electrode 41 and the second unit electrode 42 are formed in the semiconductor substrate 2. Is done.
  • the insulator 3 includes a region 3A.
  • the region 3 ⁇ / b> A is a region sandwiched between the first unit electrode 41 and the second unit electrode 42. That is, the region 3A is a region where the first unit electrode 41 and the second unit electrode 42 face each other.
  • the region 3A becomes a dielectric of the first capacitor C1.
  • the first capacitor C1 is set so that at least one of tolerance and conductance is different in relation to a second capacitor C2 (not shown) and a third capacitor C3 (not shown) described later.
  • the electrode group 4 consists of two electrode groups.
  • One electrode group includes a plurality of first unit electrodes 41.
  • the other electrode group includes a plurality of second unit electrodes 42.
  • the first unit electrode 41 and the second unit electrode 42 have a rectangular outer shape in plan view.
  • the first unit electrode 41 has a trench electrode structure embedded in the first trench T1.
  • the second unit electrode 42 has a trench electrode structure embedded in the second trench T2. Since other configurations are the same as those of the second embodiment, the corresponding components are denoted by the same reference numerals and description thereof is omitted.
  • the first trench T1 and the second trench T2 are aligned and arranged in a lattice shape in the XY direction with a constant thickness W3.
  • the first trench T1 and the second trench T2 are arranged in four rows in the XY direction.
  • the first trenches T1 and the second trenches T2 are arranged in a staggered manner adjacent to each other in the XY direction.
  • the first unit electrode 41 and the second unit electrode 42 are aligned and arranged in a lattice shape in the XY direction with a constant thickness W5.
  • the first unit electrode 41 and the second unit electrode 42 are arranged in four rows in the XY direction.
  • the first unit electrodes 41 and the second unit electrodes 42 are arranged in a staggered pattern alternately adjacent to the XY direction.
  • a region 3A is formed between the first unit electrode 41 and the second unit electrode 42.
  • a first capacitor C1 is formed in the region 3A.
  • the first capacitor C1 functions as an X capacitor connected to the power supply line.
  • the first capacitors C1 are arranged in 7 rows in the XY direction.
  • the first capacitors C1 are arranged in a staggered pattern alternately adjacent to the XY direction. Each first capacitor C1 is connected in parallel.
  • a plurality of second capacitors C ⁇ b> 2 are formed between the plurality of first unit electrodes 41 and the semiconductor substrate 2.
  • a plurality of third capacitors C3 are formed between the plurality of second unit electrodes 42 and the semiconductor substrate 2.
  • the plurality of second capacitors C2 (not shown) and the plurality of third capacitors C3 (not shown) function as Y capacitors connected to the power supply line and the housing ground.
  • the thickness of the region 3A of the insulator 3 in the XY direction is W5.
  • the thickness W5 of the region 3A is proportional to the breakdown voltage of the first capacitor C1.
  • the electrode group 4 includes an electrode group including a plurality of first unit electrodes 41 and an electrode group including a plurality of second unit electrodes 42. That is, the first unit electrodes 41 and the second unit electrodes 42 are alternately arranged in a staggered manner. Thereby, a plurality of first capacitors C ⁇ b> 1 are formed between the plurality of first unit electrodes 41 and the plurality of second unit electrodes 42. That is, the first capacitors C1 are connected in parallel. Accordingly, it is possible to increase the capacitor capacitance between the first unit electrode 41 and the second unit electrode 42. Since other operations are the same as those in the first and second embodiments, the description thereof is omitted.
  • Example 5 is an example in which a contact region is formed on the same surface as a surface on which a unit electrode is formed in a semiconductor substrate.
  • Example 5 shows the planar structure of the semiconductor capacitor in Example 5
  • FIG. 12 shows the internal structure.
  • the configuration of the semiconductor capacitor in the fifth embodiment will be described by dividing it into an “overall configuration” and an “arrangement configuration”.
  • the manufacturing method of the semiconductor capacitor” in the fifth embodiment is the same as that in the second embodiment, the description thereof is omitted.
  • the semiconductor capacitor 1E includes a semiconductor substrate 2 (for example, silicon), an insulator 3 (for example, silicon oxide), an electrode group 4 (for example, polycrystalline silicon), and a terminal electrode. 5 (for example, aluminum).
  • the semiconductor capacitor 1E has a horizontal capacitor structure.
  • the semiconductor substrate 2 becomes one unit electrode in the electrode group as shown in FIG.
  • a first trench T1 (groove) and a second trench T2 (groove) are formed on the upper surface 2U (front surface) of the semiconductor substrate 2.
  • a first unit electrode 41 is formed in the first trench T1.
  • a second unit electrode 42 is formed in the second trench T2.
  • the contact region 2Uc is indicated by a bold line.
  • the insulator 3 includes a first insulator 31, a second insulator 32, and a third insulator 33, as shown in FIGS.
  • the first insulator 31 is sandwiched between the first unit electrode 41 and the second unit electrode 42.
  • the first insulator 31 becomes a dielectric of the first capacitor C1.
  • the second insulator 32 is sandwiched between the first unit electrode 41 and the semiconductor substrate 2.
  • the second insulator 32 becomes a dielectric of the second capacitor C2.
  • the third insulator 33 is sandwiched between the second unit electrode 42 and the semiconductor substrate 2.
  • the third insulator 33 becomes a dielectric of the third capacitor C3.
  • the first capacitor C1, the second capacitor C2, and the third capacitor C3 are set so that at least one of tolerance and conductance is different.
  • the electrode group 4 includes a first unit electrode 41 and a second unit electrode 42 as shown in FIGS. 11 and 12. As shown in FIG. 12, the first unit electrode 41 has a trench electrode structure embedded in the first trench T1. As shown in FIG. 12, the second unit electrode 42 has a trench electrode structure embedded in the second trench T2.
  • the terminal electrode 5 is formed on the upper surface 2U of the semiconductor substrate 2 via the contact region 2Uc as shown in FIG.
  • a first capacitor C1 is disposed between the first unit electrode 41 and the second unit electrode.
  • a second capacitor C2 is disposed between the first unit electrode 41 and the semiconductor substrate 2 as shown in FIG.
  • a third capacitor C3 is disposed between the second unit electrode 42 and the semiconductor substrate 2 as shown in FIG.
  • the thickness of the first insulator 31 is W6 as shown in FIG.
  • the thickness of the second insulator 32 and the third insulator 33 is W7 as shown in FIG.
  • the thickness W6 of the first insulator 31 is larger than the thickness W7 of the second insulator 32 and the third insulator 33 (W7 ⁇ W6).
  • the thicknesses of the first insulator 31, the second insulator 32, and the third insulator 33 are proportional to the withstand voltages of the first capacitor C1, the second capacitor C2, and the third capacitor C3. That is, as shown in FIG. 11, the first capacitor C1 has a voltage that can be applied for a specified time without causing an insulation breakage compared to the second capacitor C2 and the third capacitor C3.
  • the contact region 2Uc for obtaining electrical continuity with the semiconductor substrate 2 is formed on the same surface as the surface 2U on the semiconductor substrate 2 on which the first unit electrode 41 and the second unit electrode 42 are formed. . That is, the contact region 2Uc is provided on the same surface as the surface 2U on which the first unit electrode 41 and the second unit electrode 42 are formed.
  • the semiconductor substrate 2 as an electrode and the first unit electrode 41 and the second unit electrode 42 other than the semiconductor substrate 2 can be connected on the upper surface 2U side of the semiconductor substrate 2. Therefore, electrical connection with the first unit electrode 41 and the second unit electrode 42 and electrical connection with the semiconductor substrate 2 can be performed on the same surface 2U of the semiconductor substrate 2. Since other operations are the same as those in the first and second embodiments, the description thereof is omitted.
  • the contact region for obtaining electrical continuity with the semiconductor substrate is a surface on which the unit electrodes (first unit electrode 41 and second unit electrode 42) are formed in the semiconductor substrate (semiconductor substrate 2). It is formed on the same surface as (surface 2U). Therefore, the electrical connection between the unit electrodes (the first unit electrode 41 and the second unit electrode 42) and the electrical connection with the semiconductor substrate (semiconductor substrate 2) are the same surface (surface) of the semiconductor substrate (semiconductor substrate 2). 2U).
  • Example 6 is an example in which a contact region is formed in a region surrounded by unit electrodes.
  • FIG. 13 shows a planar structure of a semiconductor capacitor in Example 6, and FIG. 14 shows an arrangement structure.
  • FIGS. 13 and 14 the configuration of the semiconductor capacitor according to the sixth embodiment will be described by dividing it into an “overall configuration” and an “arrangement configuration”.
  • the “semiconductor capacitor manufacturing method” in the sixth embodiment is the same as that in the second embodiment, and thus the description thereof is omitted.
  • the semiconductor capacitor 1F includes a semiconductor substrate 2 (for example, silicon), an insulator 3 (for example, silicon oxide), and an electrode group 4 (for example, polycrystalline silicon).
  • the semiconductor capacitor 1F has a horizontal capacitor structure.
  • the semiconductor substrate 2 becomes one unit electrode in the electrode group as shown in FIG.
  • a first trench T1 (groove) and a second trench T2 (groove) are formed on the upper surface 2U (front surface) of the semiconductor substrate 2.
  • the first trench T1 and the second trench T2 have a rectangular outer shape in plan view.
  • the first unit electrode 41 is formed in the first trench T1.
  • the second unit electrode 42 is formed in the second trench T2.
  • the insulator 3 includes a region 3A and a region 3B.
  • the region 3A is a region sandwiched between the first trench T1 and the second trench T2. That is, the region 3A is a region where the first trench T1 and the second trench T2 face each other as shown in FIGS.
  • the region 3A serves as a dielectric of the first capacitor C1.
  • the region 3B is a region surrounded by the first trench T1 and the second trench T2. That is, the region 3B is a region where the first trench T1 and the second trench T2 do not face each other, as shown in FIGS.
  • the first capacitor C1 is set so that at least one of tolerance and conductance is different in relation to a second capacitor C2 (not shown) and a third capacitor C3 (not shown) described later.
  • the electrode group 4 is composed of two electrode groups as shown in FIG.
  • One electrode group includes a plurality of first unit electrodes 41 as shown in FIG.
  • the other electrode group is composed of a plurality of second unit electrodes 42 as shown in FIG.
  • the first unit electrode 41 and the second unit electrode 42 have a rectangular outer shape in plan view.
  • the first unit electrode 41 has a trench electrode structure embedded in the first trench T1.
  • the second unit electrode 42 has a trench electrode structure embedded in the second trench T2.
  • the first trench T1 and the second trench T2 are aligned and arranged in a lattice shape in the XY direction with a constant thickness W8.
  • the first trench T1 and the second trench T2 are arranged in four rows in the XY direction.
  • the first trenches T1 and the second trenches T2 are arranged in a staggered manner alternately adjacent to the XY direction.
  • the first unit electrode 41 and the second unit electrode 42 are aligned and arranged in a lattice shape in the XY direction with a constant thickness W8.
  • FIG. 13 the first unit electrode 41 and the second unit electrode 42 are aligned and arranged in a lattice shape in the XY direction with a constant thickness W8.
  • the first unit electrode 41 and the second unit electrode 42 are arranged in four rows in the XY direction. As shown in FIG. 13, the first unit electrodes 41 and the second unit electrodes 42 are arranged in a staggered manner adjacent to each other in the XY direction.
  • the first capacitor C1 is arranged.
  • the first capacitor C1 functions as an X capacitor connected to the power supply line.
  • the first capacitors C1 are arranged in 7 rows in the XY direction.
  • the first capacitors C ⁇ b> 1 are arranged in a staggered pattern alternately adjacent to the XY direction.
  • Each first capacitor C1 is connected in parallel as shown in FIG.
  • a plurality of second capacitors C ⁇ b> 2 are formed between the plurality of first unit electrodes 41 and the semiconductor substrate 2.
  • a plurality of third capacitors C3 are formed between the plurality of second unit electrodes 42 and the semiconductor substrate 2.
  • the plurality of second capacitors C2 (not shown) and the plurality of third capacitors C3 (not shown) function as Y capacitors connected to the power supply line and the housing ground.
  • the thickness in the XY direction of the region 3A of the insulator 3 is W8 as shown in FIG.
  • W8 the oxide film thickness between the first trench T1 and the second trench T2
  • the oxide film formed by thermal oxidation is between the trenches before oxidation. If the thickness is twice, the thickness between the original trenches should be set to 0.5 microns.
  • the thickness W8 of the region 3A is proportional to the withstand voltage of the capacitor C1.
  • the set of first trenches T1 and the set of second trenches T2 are arranged in a staggered manner in the XY direction.
  • the region 3B of the insulator 3 is surrounded by a set of first trenches T1 and a set of second trenches T2.
  • a part of the region 3B is not oxidized. That is, a part of the region 3B remains as a contact region 2Uc of the semiconductor substrate 2 as shown in FIG.
  • the region 3 ⁇ / b> B is disposed on the diagonal line D at a position where the pair of first trenches T ⁇ b> 1 face each other. As illustrated in FIG. 14, the region 3 ⁇ / b> B is disposed on the diagonal line D at a position where the pair of second trenches T ⁇ b> 2 face each other.
  • the length of the diagonal line D in the region 3B is inversely proportional to the capacitance of the capacitor formed in the region 3B, as shown in FIG.
  • the thickness W8 of the region 3A is inversely proportional to the capacitance of the capacitor formed in the region 3A. As shown in FIG. 14, the diagonal line D is longer than the thickness W8 (D> W8).
  • diagonal line D refers to a line segment indicated by a broken line connecting opposite corners of a pair of first trenches T1 and T2, as shown in FIG.
  • Example 6 the contact region 2Uc is formed in the region 3B surrounded by the first unit electrode 41 and the second unit electrode. That is, the contact region 2Uc is formed in the region 3B where the first unit electrode 41 and the second unit electrode 42 do not face each other. Therefore, the contact region 2Uc is formed in the region 3B where the capacitance of the capacitor is smaller than the region 3A where the first unit electrode 41 and the second unit electrode 42 face each other. That is, the contact region 2Uc is formed in the region 3B where the capacitor does not function effectively compared to the region 3A. The first unit electrode 41 and the second unit electrode 42 do not exist in this region 3B.
  • the area on the upper surface 2U of the semiconductor substrate 2 can be effectively used as compared with the case where the contact region 2Uc is formed in a region different from the region 3B on the upper surface 2U of the semiconductor substrate 2. Accordingly, it is possible to form the contact region 2Uc with the semiconductor substrate 2 without sacrificing the capacitance of the semiconductor capacitor 1F.
  • action is the same as that of Example 1, Example 2, and Example 5, description is abbreviate
  • the contact region (contact region 2Uc) is formed in a region (region 3B) surrounded by the unit electrodes (first unit electrode 41 and second unit electrode 42). Therefore, it is possible to form a contact region (contact region 2Uc) with the semiconductor substrate (semiconductor substrate 2) without sacrificing the capacitance of the semiconductor capacitor (semiconductor capacitor 1F).
  • the semiconductor capacitor of the present invention has been described based on the first to sixth embodiments.
  • the specific configuration is not limited to these embodiments, and the claims relate to each claim. Design changes and additions are allowed without departing from the scope of the invention.
  • Example 2 shows an example in which the semiconductor capacitor 1B is manufactured by performing the trench formation process (FIGS. 5 and 6), the insulating film formation process (FIG. 7), and the electrode group formation process (FIG. 8) in this order.
  • the time of the thermal oxidation process in the insulating film forming process may be longer than that in the insulating film forming process (FIG. 7).
  • the trench formation process is the same as in FIGS. 5 and 6 and is not shown.
  • the insulator formation process first, there is a thermal oxidation process in which the semiconductor substrate 2 cleaned in the substrate cleaning process is put in an oxidation furnace and heat is applied in oxygen, but the illustration is omitted.
  • the time of this thermal oxidation process is set longer than the time of the thermal oxidation process included in the insulating film formation process (FIG. 7).
  • the upper surface 2 ⁇ / b> U of the semiconductor substrate 2 is exposed by an insulator removing process for removing a part of the insulator 3.
  • an insulator formation process is completed.
  • the electrode group forming process as shown in FIG. 16, the first unit electrode 41 and the second unit electrode 42 similar to those in FIG. 8 are formed in each trench T.
  • the upper surface 2 ⁇ / b> U of the semiconductor substrate 2 is exposed by an electrode material removing process for removing a part of the electrode material.
  • the oxide film thickness FT2 of the insulator 3 formed at the bottom of the trench T is made thicker than the oxide film thickness FT1 (FIG. 7) (FT2> FT1). Accordingly, it is possible to increase the withstand voltage of the capacitor formed between the semiconductor substrate 2 and each trench T, and to suppress the leakage current between the semiconductor substrate 2 and each trench T.
  • Example 2 shows an example in which the semiconductor substrate 2 is put in an oxidation furnace (not shown) and an insulating film is formed on the semiconductor substrate by thermal oxidation treatment in which heat is applied in oxygen.
  • an insulating film may be formed on the semiconductor substrate using a CVD method.
  • Example 2 Example 3 and Example 5 show examples in which the terminal electrode 5 is aluminum. However, it is not limited to this.
  • the terminal electrode 5 may be Ti (titanium) / Ni (nickel) / Ag (silver).
  • Examples 2 to 6 show examples in which the semiconductor capacitor of the present invention is applied to an XY capacitor used for suppressing electromagnetic noise.
  • the semiconductor capacitor of the present invention is used for an inverter capacitor (for example, a smoothing capacitor) mounted on a vehicle such as an electric vehicle or a hybrid vehicle, or an industrial application other than a vehicle (for example, a ship). It can also be applied to a capacitor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

半導体基板からなる回路で多様な要求に対応できること。　半導体基板（２Ａ）と、半導体基板（２Ａ）に形成された電極群（４）と、絶縁物（２Ｂ）と、を備え、複数のコンデンサ（Ｃ１～Ｃ３）が形成される。複数のコンデンサ（Ｃ１～Ｃ３）は、電極群（４）それぞれの間に絶縁物（２Ｂ）が挟まれた構造を有する。複数のコンデンサ（Ｃ１～Ｃ３）は、コンデンサ（Ｃ１～Ｃ３）が規定の電圧に耐える能力である耐性と、コンデンサ（Ｃ１～Ｃ３）におけるリーク電流の流れ易さであるコンダクタンスとのうち、少なくとも一方が異なる設定とされる。

Description

半導体コンデンサ
　本発明は、電極群それぞれの間に絶縁物が挟まれた構造を有する半導体コンデンサに関する。
　従来、半導体を利用したコンデンサが知られている。このコンデンサにおいては、半導体基板の一主面にトレンチ電極が形成される。このコンデンサを形成するプロセスは、まず、半導体基板の一主面にトレンチが形成される。続いて、そのトレンチ内に絶縁膜としての酸化膜が形成される。続いて、トレンチを電極材で埋め込んだトレンチ電極が、半導体基板の表面に形成される。続いて、隣り合うトレンチ電極間に誘電体としての酸化膜が形成される。このプロセスを経過して製造されたコンデンサは、トレンチ電極間で横型コンデンサの構造をなす（例えば、特許文献１参照）。
特許第5270124号公報
　ところで、半導体を利用したコンデンサは、それに求められる要求に応じて、耐圧、コンダクタンス等の特性が異なる。これにより、要求が変わる毎に、コンデンサの特性を変える必要がある。しかし、従来の半導体コンデンサは、半導体基板に同じ特性のコンデンサが複数設けられる。このため、従来の半導体コンデンサにあっては、半導体基板からなる回路で多様な要求に対応できない、という問題がある。
　本発明の目的は、上記問題に着目してなされたもので、半導体基板からなる回路で多様な要求に対応できる半導体コンデンサを提供することを目的とする。
　上記目的を達成するため、本発明は、半導体基板と、半導体基板に形成された電極群と、絶縁物と、を備え、複数のコンデンサが形成される。複数のコンデンサは、電極群それぞれの間に絶縁物が挟まれた構造を有する。複数のコンデンサは、コンデンサが規定の電圧に耐える能力である耐性と、コンデンサにおけるリーク電流の流れ易さであるコンダクタンスとのうち、少なくとも一方が異なる設定とされる。
　この結果、半導体基板からなる回路で多様な要求に対応できる半導体コンデンサを提供することができる。
実施例１における半導体コンデンサの平面構造を示す平面図である。 実施例１における半導体コンデンサの内部構造を示す展開説明図である。 実施例２における半導体コンデンサの内部構造を示す展開説明図である。 実施例２における半導体コンデンサの回路構成を示す等価回路図である。 実施例２における半導体コンデンサの製造方法のトレンチ形成処理を示す断面図である。 実施例２における半導体コンデンサの製造方法のトレンチ形成処理を示す断面図である。 実施例２における半導体コンデンサの製造方法の絶縁膜形成処理を示す断面図である。 実施例２における半導体コンデンサの製造方法の電極群形成処理を示す断面図である。 実施例３における半導体コンデンサの内部構造を示す展開説明図である。 実施例４における半導体コンデンサの平面構造を示す平面図である。 実施例５における半導体コンデンサの平面構造を示す平面図である。 実施例５における半導体コンデンサの内部構造を示す展開説明図である。 実施例６における半導体コンデンサの平面構造を示す平面図である。 実施例６における半導体コンデンサの配置構造を示す平面図である。 実施例２における半導体コンデンサの製造方法の絶縁膜形成処理の変形例を示す断面図である。 実施例２における半導体コンデンサの製造方法の電極群形成処理の変形例を示す断面図である。
　以下、本発明の半導体コンデンサを実現する最良の形態を、図面に示す実施例１～実施例６に基づいて説明する。
　まず、構成を説明する。
実施例１における半導体コンデンサは、複数の横型コンデンサが形成された半導体コンデンサに適用したものである。図１は実施例１における半導体コンデンサの平面構造を示し、図２は内部構造を示す。以下、図１及び図２に基づいて、実施例１における半導体コンデンサの構成を、「全体構成」と、「配置構成」に分けて説明する。以下では、説明の便宜上、ＸＹＺ直交座標系を参照しつつ各部材の位置関係を説明する。詳細には、半導体コンデンサの幅方向をＸ軸方向（＋Ｘ方向)とする。また、Ｘ軸方向に直交して、半導体コンデンサの前後方向をＹ軸方向（＋Ｙ方向)、Ｘ軸方向及びＹ軸方向に直交し、半導体コンデンサの高さ方向をＺ軸方向（＋Ｚ方向)とする。なお、＋Ｘ方向を右方向（－Ｘ方向を左方向)、＋Ｙ方向を前方向（－Ｙ方向を後方向)、＋Ｚ方向を上方向（－Ｚ方向を下方向)として、適宜使用する。
  ここで、「横型コンデンサ」とは、基板の片面（例えば、上面）に端子電極を有する構成のコンデンサを意味する。
［全体構成］
　半導体コンデンサ１Ａは、図１に示すように、半導体基板２Ａ（例えば、酸化シリコン）と、絶縁物２Ｂ（例えば、酸化シリコン）と、電極群４（例えば、多結晶シリコン）と、を備える。半導体コンデンサ１Ａは、トレンチ形成処理、絶縁膜形成処理及び電極群形成処理の順で実施することによって製造される。絶縁膜形成処理では、基板材料（例えば、シリコン）が酸化される。なお、図１中の二点鎖線は、半導体基板２Ａと絶縁物２Ｂとの境界を示す。
　半導体基板２Ａの上面２Ａｕ（表面）には、図１に示すように、第１トレンチＴ１（溝）、第２トレンチＴ２（溝）及び第３トレンチＴ３（溝）が形成される。第１トレンチＴ１には、図１に示すように、第１単位電極４１が形成される。第２トレンチＴ２には、図１に示すように、第２単位電極４２が形成される。第３トレンチＴ３には、図１に示すように、第３単位電極４３が形成される。
　絶縁物２Ｂは、図１に示すように、第１絶縁物２Ｂ１、第２絶縁物２Ｂ２及び第３絶縁物２Ｂ３を有する。第１絶縁物２Ｂ１は、図１に示すように、第１単位電極４１及び第２単位電極４２に挟まれる。第１絶縁物２Ｂ１は、図１に示すように、第１コンデンサＣ１の誘電体となる。第２絶縁物２Ｂ２は、図１に示すように、第２単位電極４２及び第３単位電極４３に挟まれる。第２絶縁物２Ｂ２は、図１に示すように、第２コンデンサＣ２の誘電体となる。第３絶縁物２Ｂ３は、図１に示すように、第１単位電極４１及び第３単位電極４３に挟まれる。第３絶縁物２Ｂ３は、図１に示すように、第３コンデンサＣ３の誘電体となる。第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３は、図１に示すように、耐性と、コンダクタンスとのうち、少なくとも一方が異なる設定とされる。
  ここで、「耐性」とは、コンデンサが規定の電圧に耐える能力のことをいい、耐圧や絶縁抵抗の概念を含む。「耐圧」とは、コンデンサが絶縁破損を起こさずに規定時間印加できる電圧のことをいい、誘電体となる絶縁物の厚みと比例関係にある。「絶縁抵抗」とは、絶縁された回路または導体間の電気抵抗値のことをいう。「コンダクタンス」とは、コンデンサにおけるリーク電流の流れ易さのことをいい、電極群を構成する単位電極の表面積等に比例する。
　電極群４は、図１に示すように、第１単位電極４１、第２単位電極４２及び第３単位電極４３を備える。第１単位電極４１は、図２に示すように、第１トレンチＴ１に埋め込まれたトレンチ電極の構造を有する。第２単位電極４２は、図２に示すように、第２トレンチＴ２に埋め込まれたトレンチ電極の構造を有する。第３単位電極４３は、図２に示すように、第３トレンチＴ３に埋め込まれたトレンチ電極の構造を有する。
　［配置構成］
　第１単位電極４１と第２単位電極４２との間には、図１及び図２に示すように、第１コンデンサＣ１が配置される。第２単位電極４２と第３単位電極４３との間には、図１及び図２に示すように、第２コンデンサＣ２が配置される。第１単位電極４１と第３単位電極４３との間には、図１及び図２に示すように、第３コンデンサＣ３が配置される。
　第１絶縁物２Ｂ１、第２絶縁物２Ｂ２及び第３絶縁物２Ｂ３の厚みは、図１に示すように、Ｗである。第１絶縁物２Ｂ１の厚みＷは、図１に示すように、第１コンデンサＣ１の耐圧と比例関係にある。第２絶縁物２Ｂ２の厚みＷは、図１に示すように、第２コンデンサＣ２の耐圧と比例関係にある。第３絶縁物２Ｂ３の厚みＷは、図１に示すように、第３コンデンサＣ３の耐圧と比例関係にある。第１絶縁物２Ｂ１、第２絶縁物２Ｂ２及び第３絶縁物２Ｂ３の厚みは同じＷである。即ち、第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３は、絶縁破損を起こさずに規定時間印加できる電圧が同じである。第１単位電極４１の表面積は、図１に示すように、Ｓ１である。第２単位電極４２の表面積は、図１に示すように、Ｓ１である。即ち、第１単位電極４１の表面積Ｓ１は、図１に示すように、第２単位電極４２の表面積Ｓ１と等しい。第３単位電極４３の表面積は、図１に示すように、Ｓ２である。第１単位電極４１及び第２単位電極４２の表面積Ｓ１は、図１に示すように、第３単位電極４３の表面積Ｓ２よりも小さい（Ｓ１＜Ｓ２）。第１単位電極４１の表面積Ｓ１は、図１に示すように、第１コンデンサＣ１のコンダクタンスと比例関係にある。第２単位電極４２の表面積Ｓ２は、図１に示すように、第２コンデンサＣ２のコンダクタンスと比例関係にある。第３単位電極４３の表面積Ｓ３は、図１に示すように、第３コンデンサＣ３のコンダクタンスと比例関係にある。即ち、第３コンデンサＣ３は、図１に示すように、第１コンデンサＣ１及び第２コンデンサＣ２と比べてリーク電流が流れやすい構造を有する。
　次に、作用を説明する。
　例えば、半導体を利用したコンデンサの従来の技術としては、トレンチ電極間で横型の半導体コンデンサの構造をなすものが知られている。この半導体コンデンサの製造方法では、半導体基板の一主面にトレンチが形成される。続いて、そのトレンチ内に絶縁膜としての酸化膜が形成される。続いて、トレンチに電極材で埋め込んで形成した電極が、半導体基板の表面に形成される。続いて、隣り合うトレンチ電極間に誘電体としての酸化膜が形成される。
　例えば、半導体を用いたコンデンサの従来の技術としては、２端子のコンデンサが構成されたものが知られている。この半導体コンデンサでは、半導体基板上に形成された隣り合うトレンチ電極と、それに挟まれた絶縁膜によって、複数のコンデンサが並列接続される。
　一般に、半導体コンデンサには、コンデンサが規定の電圧に耐える能力を高めたいという要求や、コンデンサに流れるリーク電流を抑制したいという要求がある。これらの要求に応じて、コンデンサの容量などの特性が異なる。
　しかし、従来の半導体コンデンサは、半導体基板上に形成された複数のコンデンサの容量が同じである。また、半導体基板の領域は、支持部材としての役割以外に、特に電気的な役割は担っていない。従って、従来の半導体コンデンサにあっては、複数のコンデンサが網状に接続された構造、例えば３端子コンデンサといった構造は想定されていない。このため、半導体基板からなる回路で多様な要求に対応できない、という課題がある。
　これに対し、実施例１では、第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３は、コンデンサが規定の電圧に耐える能力である耐性と、コンデンサにおけるリーク電流の流れ易さであるコンダクタンスとのうち、少なくとも一方が異なる設定とされる。
即ち、耐性とコンダクタンスの少なくとも一方が異なる第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３が、半導体基板２Ａに設けられる。このため、絶縁破損を起こさずに規定時間印加できる電圧や、リーク電流の流れ易さが、第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３毎に異なる。これにより、半導体コンデンサ１Ａに求められる要求に応じて、第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３を使い分けることができる。
その結果、半導体基板２からなるコンデンサ回路で多様な要求に対応できる。
　加えて、半導体コンデンサ１Ａは、半導体基板２Ａと、半導体基板２Ａに形成された電極群４を有し、電極群４それぞれの間は絶縁物２Ｂで挟まれた構造である。このため、第１単位電極４１、第２単位電極４２及び第３単位電極４３の間が、第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３の接続点となる。これにより、半導体コンデンサ１Ａは、３端子コンデンサとなる。つまり、半導体コンデンサ１Ａの端子数を従来の２端子よりも多い３端子に増やすことができる。従って、半導体基板上に、第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３を接続したコンデンサ回路を形成することができ、コンデンサ部品の小型化、軽量化、低コスト化に寄与できる。
　実施例１では、電極群４を構成する、第１単位電極４１、第２単位電極４２及び第３単位電極４３は、半導体基板２Ａの上面２Ａｕに形成された第１トレンチＴ１、第２トレンチＴ２及び第３トレンチＴ３に埋め込まれたトレンチ電極の構造を有する。
即ち、半導体基板２Ａの上面２Ａｕに、隣り合うトレンチ状の第１単位電極４１、第２単位電極４２及び第３単位電極４３が形成される。このため、隣り合うトレンチ状の第１単位電極４１、第２単位電極４２及び第３単位電極４３の間に、第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３を構成できる。これにより、第１トレンチＴ１、第２トレンチＴ２及び第３トレンチＴ３を深く、且つ、トレンチ構造を微細化できる。
従って、第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３の静電容量を従来よりも増大できる。
　実施例１では、第１単位電極４１、第２単位電極４２及び第３単位電極４３間の厚みＷは、第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３の耐圧と比例関係にある。
即ち、第１単位電極４１、第２単位電極４２及び第３単位電極４３間の厚みＷに比例して、第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３の耐圧が増加する。このため、第１絶縁物２Ｂ１、第２絶縁物２Ｂ２及び第３絶縁物２Ｂ３の厚みＷに比例して、第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３の耐圧が増加する。これにより、第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３に必要な耐圧を実現するために、第１トレンチＴ１、第２トレンチＴ２及び第３トレンチＴ３の厚みを設定できる。
従って、第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３に必要な耐圧を、第１トレンチＴ１、第２トレンチＴ２及び第３トレンチＴ３の厚みによって制御できる。
　次に、効果を説明する。
実施例１における半導体コンデンサ１Ａにあっては、下記に列挙する効果が得られる。
　(1) 半導体基板（半導体基板２Ａ）と、半導体基板（半導体基板２Ａ）に形成された電極群（電極群４）と、絶縁物（絶縁物２Ｂ）と、を備え、電極群（電極群４）それぞれの間に絶縁物（絶縁物２Ｂ）が挟まれた構造を有する複数のコンデンサ（第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３）が形成された半導体コンデンサ（半導体コンデンサ１Ａ）であって、
　複数のコンデンサ（第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３）は、コンデンサが規定の電圧に耐える能力である耐性と、コンデンサにおけるリーク電流の流れ易さであるコンダクタンスとのうち、少なくとも一方が異なる設定とされる（図１及び図２）。
  このため、半導体基板２からなる回路（第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３）で多様な要求に対応できる半導体コンデンサ（半導体コンデンサ１Ａ）を提供することができる。
　(2) 電極群（電極群４）を構成する各単位電極（第１単位電極４１、第２単位電極４２及び第３単位電極４３）は、半導体基板（半導体基板２Ａ）の表面（上面２Ａｕ）に形成された溝（第１トレンチＴ１、第２トレンチＴ２及び第３トレンチＴ３）に埋め込まれたトレンチ電極の構造を有する（図２）。
  このため、(1)の効果に加え、コンデンサ（第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３）の静電容量を従来よりも増大できる。
　(3) 単位電極（第１単位電極４１、第２単位電極４２及び第３単位電極４３）間の厚みは、単位電極（第１単位電極４１、第２単位電極４２及び第３単位電極４３）間に構成されるコンデンサ（第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３）の耐圧と比例関係にある（図１）。
  このため、(1)又は(2)の効果に加え、必要なコンデンサ（第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３）の耐圧を、溝（第１トレンチＴ１、第２トレンチＴ２及び第３トレンチＴ３）間の厚みによって制御できる。
　実施例２は、電極群のうち１つの単位電極を半導体基板とする例である。
　まず、構成を説明する。
実施例２における半導体コンデンサは、ＸＹコンデンサに適用したものである。以下、実施例２における半導体コンデンサの構成を、「全体構成」と、「配置構成」と、「回路構成」と、「半導体コンデンサの製造方法」に分けて説明する。
  ここで、「ＸＹコンデンサ」とは、ＸコンデンサとＹコンデンサとの組み合わせにより構成され、電磁ノイズの抑制に用いられる。「電磁ノイズ」には、伝導の方法（モード）により二種類のノイズに分けられ、ノーマルモードノイズ及びコモンモードノイズがある。「ノーマルモードノイズ」とは、電源ライン間に発生する電磁ノイズのことをいう。「コモンモードノイズ」とは、電源ラインと筐体グランド間に発生する電磁ノイズのことをいう。「筐体グランド」とは、グランドに接続されたものであり、例えば、半導体基板によって提供されるものをいう。
　［全体構成］
　図３は実施例２における半導体コンデンサの内部構造を示す。以下、図３に基づいて、実施例２における半導体コンデンサの全体構成を説明する。
　半導体コンデンサ１Ｂは、半導体基板２（例えば、シリコン）と、絶縁物３（例えば、酸化シリコン）と、電極群４（例えば、多結晶シリコン）と、端子電極５（例えば、アルミニウム）と、を備える。
　半導体基板２は、電極群のうち１つの単位電極となる。半導体基板２の上面２Ｕ（表面）には、第１トレンチＴ１（溝）及び第２トレンチＴ２（溝）が形成される。第１トレンチＴ１には、第１単位電極４１が形成される。第２トレンチＴ２には、第２単位電極４２が形成される。半導体基板２において第１単位電極４１及び第２単位電極４２が形成される上面２Ｕと異なる下面２Ｄには、半導体基板２と電気的導通を得るためのコンタクト領域２Ｄｃが形成される。なお、図３では、コンタクト領域２Ｄｃを太線で示す。
  ここで、「コンタクト領域」とは、端子電極５と半導体基板２とが接続される部位のことをいう。
　絶縁物３は、第１絶縁物３１、第２絶縁物３２及び第３絶縁物３３を有する。第１絶縁物３１は、第１単位電極４１及び第２単位電極４２に挟まれる。第１絶縁物３１は、第１コンデンサＣ１の誘電体となる。第２絶縁物３２は、第１単位電極４１及び半導体基板２に挟まれる。第２絶縁物３２は、第２コンデンサＣ２の誘電体となる。第３絶縁物３３は、第２単位電極４２及び半導体基板２に挟まれる。第３絶縁物３３は、第３コンデンサＣ３の誘電体となる。第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３は、耐性と、コンダクタンスとのうち、少なくとも一方が異なる設定とされる。
　電極群４は、第１単位電極４１及び第２単位電極４２を備える。第１単位電極４１は、第１トレンチＴ１に埋め込まれたトレンチ電極の構造を有する。第２単位電極４２は、第２トレンチＴ２に埋め込まれたトレンチ電極の構造を有する。
　端子電極５は、半導体基板２の下面２Ｄに形成される。
　［配置構成］
　以下、図３に基づいて、配置構成を説明する。
　第１単位電極４１と第２単位電極４２との間には、第１コンデンサＣ１が配置される。第１単位電極４１と半導体基板２との間には、第２コンデンサＣ２が配置される。第２単位電極４２と半導体基板２との間には、第３コンデンサＣ３が配置される。
　第１絶縁物３１の厚みは、Ｗ１である。第２絶縁物３２の厚みは、Ｗ２である。第３絶縁物３３の厚みは、Ｗ２である。第２絶縁物３２の厚みＷ２は、第３絶縁物３３の厚みＷ２と同じである。第１絶縁物３１の厚みＷ１は、第２絶縁物３２及び第３絶縁物３３の厚みＷ２より大きい（Ｗ２＜Ｗ１）。第１絶縁物３１の厚みＷ１は、第１コンデンサＣ１の耐圧と比例関係にある。第２絶縁物３２の厚みＷ２は、第２コンデンサＣ２の耐圧と比例関係にある。第３絶縁物３３の厚みＷ２は、第３コンデンサＣ３の耐圧と比例関係にある。即ち、第１コンデンサＣ１は、絶縁破損を起こさずに規定時間印加できる電圧が第２コンデンサＣ２及び第３コンデンサＣ３と比べて大きい。
　［回路構成］
　図４は実施例２における半導体コンデンサの回路構成を示す。以下、図４に基づいて、回路構成を説明する。実施例１の半導体コンデンサはＸコンデンサを備えていたが、実施例２における半導体コンデンサは、Ｘコンデンサ及びＹコンデンサを備える。
　第１コンデンサＣ１は、ノーマルモードノイズを抑制するＸコンデンサとして機能する。第１コンデンサＣ１は、電源ラインＬ１，Ｌ２に接続される。第２コンデンサＣ２及び第３コンデンサＣ３は、コモンモードノイズを抑制するＹコンデンサとして機能する。第２コンデンサＣ２は、電源ラインＬ１と筐体グランドＦＧに接続される。第３コンデンサＣ３は、電源ラインＬ２と筐体グランドＦＧに接続される。
  ここで、「Ｘコンデンサ」とは、電源ライン間に接続されたコンデンサであり、電源ラインの電圧変動を抑制する等の効果を大きくするためには静電容量が大きい方が良い。「Ｙコンデンサ」とは、各電源ラインと筐体グランドとの間にコンデンサが接続された構成で、コモンモードノイズ抑制に用いられる。「Ｙコンデンサ」は、各電源ラインと筐体グランドとの間に接続されることから、安全上リーク電流が抑制される必要がある。
　［半導体コンデンサの製造方法］
　図５～図８は実施例２における半導体コンデンサの製造方法を示す。以下、図５～図８に基づいて、実施例２における半導体コンデンサの製造方法を説明する。実施例２では、トレンチ形成処理（図５及び図６）、絶縁膜形成処理（図７）及び電極群形成処理（図８）の順で実施し、半導体コンデンサ１Ｂを製造する。
（トレンチ形成処理）
　トレンチ形成処理では、まず、図５に示すように、半導体基板２を用意する。続いて、ＣＶＤ法により半導体基板２に酸化膜を堆積する酸化膜堆積工程があるが、図示を省略する。続いて、酸化膜にレジストを塗布するレジスト塗布工程があるが、図示を省略する。続いて、マスクを介してレジストを露光する露光工程があるが、図示を省略する。続いて、レジストの露光部を除去する露光部除去工程があるが、図示を省略する。続いて、酸化膜をエッチングする酸化膜エッチング工程があるが、図示を省略する。続いて、レジストを酸化膜から剥離するレジスト剥離工程があるが、図示を省略する。続いて、レジスト剥離工程にてレジストが剥離された酸化膜（不図示）をマスクとして、図６に示すように、異方性エッチングによって２つのトレンチＴを形成する。続いて、レジスト剥離工程にてレジストが剥離された酸化膜（不図示）を除去する酸化膜除去工程があるが、図示を省略する。これにより、トレンチ形成処理が完了する。
（絶縁物形成処理）
　絶縁物形成処理では、まず、基板洗浄工程にて洗浄された半導体基板２を酸化炉に入れて、酸素中で熱を掛ける熱酸化工程があるが、図示を省略する。この熱酸化工程により、半導体基板２に絶縁物３が形成される。続いて、図７に示すように、絶縁物３の一部を除去する絶縁物除去工程により、半導体基板２の上面２Ｕを露出させる。これにより、絶縁物形成処理が完了する。
  なお、図７中の酸化膜厚ＦＴ１は、トレンチＴの底部に形成された絶縁物３の酸化膜厚を示す。
（電極群形成処理）
　電極群形成処理では、まず、絶縁物除去工程にて絶縁物３の一部が除去された半導体基板２の上面２Ｕに、ＣＶＤ法を用いて電極材を堆積する電極材堆積工程があるが、図示を省略する。この電極材堆積工程により、２つのトレンチＴが電極材で埋まる。これにより、図８に示すように、各トレンチＴに第１単位電極４１及び第２単位電極４２が形成される。続いて、図８に示すように、電極材の一部を除去する電極材除去工程により、半導体基板２の上面２Ｕを露出させる。これにより、電極群形成処理が完了する。
　次に、作用を説明する。
　実施例２では、電極群のうち１つの単位電極は、半導体基板２である。
即ち、半導体基板２が、１つの単位電極となる。このため、半導体基板２が、第２コンデンサＣ２及び第３コンデンサＣ３の１電極として用いられる。特に、半導体基板２が比較的低い抵抗を有する基板の場合は、半導体基板２を接続点としてコンデンサ回路を構成できる。これにより、第１単位電極４１と半導体基板２との間に第２コンデンサＣ２を構成できると共に、第２単位電極４２と半導体基板２との間にも第３コンデンサＣ３を構成できる。
従って、第１単位電極４１及び第２単位電極４２の間以外に、第１単位電極４１及び第２単位電極４２と半導体基板２との間もコンデンサとして機能させることが可能となる。
　実施例２では、半導体基板２と電気的導通を得るためのコンタクト領域は、半導体基板２において第１単位電極４１及び第２単位電極４２が形成される面２Ｕと異なる面２Ｄに形成される。
即ち、半導体基板２とのコンタクト領域は、半導体基板２の下面２Ｄに形成される。
従って、半導体基板２で構成される１つの電極を、他の第１単位電極４１及び第２単位電極４２と異なる面２Ｄを用いて構成できる。
　実施例２では、第１単位電極４１及び第２単位電極４２間に、第１コンデンサＣ１が配置される。
即ち、第１コンデンサＣ１は、Ｘコンデンサとして機能する。これにより、第１単位電極４１及び第２単位電極４２を深くしたり、第１単位電極４１及び第２単位電極４２の並列数を多くしたりする等の制御が可能である。
従って、第１コンデンサＣ１の静電容量を、第１単位電極４１及び第２単位電極４２の深さや並列数等の制御に応じて大きくできる。
　実施例２では、第１単位電極４１と半導体基板２との間に第２コンデンサＣ２が形成されると共に、第２単位電極４２と半導体基板２との間に第３コンデンサＣ３が形成される。
即ち、第２コンデンサＣ２及び第３コンデンサＣ３は、Ｙコンデンサとして機能する。これにより、第１トレンチＴ１及び第２トレンチＴ２の底部が第２コンデンサＣ２及び第３コンデンサＣ３として働く。
従って、第２コンデンサＣ２及び第３コンデンサＣ３の静電容量としては小さいが、その分リーク電流を抑制することができる。
なお、他の作用は、実施例１と同様であるので、説明を省略する。
　次に、効果を説明する。
実施例２における半導体コンデンサ１Ｂにあっては、上記(1)～(3)の効果に加え、下記の効果が得られる。
　(4) 電極群（電極群４）のうち１つの単位電極は、半導体基板（半導体基板２）である（図３）。
  このため、単位電極（第１単位電極４１及び第２単位電極４２）間以外に、単位電極（第１単位電極４１及び第２単位電極４２）と半導体基板（半導体基板２）との間もコンデンサ（第２コンデンサＣ２及び第３コンデンサＣ３）として機能させることが可能となる。
　(5) 半導体基板（半導体基板２）と電気的導通を得るためのコンタクト領域は、半導体基板（半導体基板２）において単位電極（第１単位電極４１及び第２単位電極４２）が形成される面(面２Ｕ）と異なる面（面２Ｄ）に形成される。
  このため、半導体基板（半導体基板２）で構成される１つの電極を、他の単位電極（第１単位電極４１及び第２単位電極４２）と異なる面（面２Ｄ）を用いて構成できる。
　実施例３は、実施例２より単位電極を２つから３つに増やした例である。
　まず、構成を説明する。
実施例３における半導体コンデンサは、実施例２と同様に、ＸＹコンデンサに適用したものである。図９は実施例３における半導体コンデンサの内部構造を示す。以下、図９に基づいて、実施例３における半導体コンデンサの構成を、「全体構成」と、「配置構成」に分けて説明する。なお、実施例３における「半導体コンデンサの製造方法」については、実施例２と同様であるので説明を省略する。
　［全体構成］
　半導体コンデンサ１Ｃは、半導体基板２（例えば、シリコン）と、絶縁物３（例えば、酸化シリコン）と、電極群４（例えば、多結晶シリコン）と、端子電極５（例えば、アルミニウム）と、を備える。
　半導体基板２は、電極群のうち１つの単位電極となる。半導体基板２の上面２Ｕ（表面）には、第１トレンチＴ１（溝）、第２トレンチＴ２（溝）及び第３トレンチＴ３（溝）が形成される。第１トレンチＴ１には、第１単位電極４１が形成される。第２トレンチＴ２には、第２単位電極４２が形成される。第３トレンチＴ３には、第３単位電極４３が形成される。半導体基板２において第１単位電極４１、第２単位電極４２及び第３単位電極４３が形成される上面２Ｕと異なる下面２Ｄには、半導体基板２と電気的導通を得るためのコンタクト領域２Ｄｃが形成される。なお、図９では、コンタクト領域２Ｄｃを太線で示す。
　絶縁物３は、第１絶縁物３１、第２絶縁物３２、第３絶縁物３３、第４絶縁物３４及び第５絶縁物３５を有する。第１絶縁物３１は、第１単位電極４１及び第２単位電極４２に挟まれる。第１絶縁物３１は、第１コンデンサＣ１の誘電体となる。第２絶縁物３２は、第１単位電極４２及び第３単位電極４３に挟まれる。第２絶縁物３２は、第２コンデンサＣ２の誘電体となる。第３絶縁物３３は、第１単位電極４１及び半導体基板２に挟まれる。第３絶縁物３３は、第３コンデンサＣ３の誘電体となる。第４絶縁物３４は、第２単位電極４２及び半導体基板２に挟まれる。第４絶縁物３４は、第４コンデンサＣ４の誘電体となる。第５絶縁物３５は、第３単位電極４３及び半導体基板２に挟まれる。第５絶縁物３５は、第５コンデンサＣ５の誘電体となる。第１コンデンサＣ１、第２コンデンサＣ２、第３コンデンサＣ３、第４コンデンサＣ４及び第５コンデンサＣ５は、耐性と、コンダクタンスとのうち、少なくとも一方が異なる設定とされる。
　電極群４は、第１単位電極４１、第２単位電極４２及び第３単位電極４３を備える。第１単位電極４１は、第１トレンチＴ１に埋め込まれたトレンチ電極の構造を有する。第２単位電極４２は、第２トレンチＴ２に埋め込まれたトレンチ電極の構造を有する。第３単位電極４３は、第３トレンチＴ３に埋め込まれたトレンチ電極の構造を有する。
他の構成は、実施例２と同様であるので、対応する構成に同一符号を付して説明を省略する。
　［配置構成］
　第１単位電極４１と第２単位電極４２との間には、第１コンデンサＣ１が配置される。第２単位電極４２と第３単位電極４３との間には、第２コンデンサＣ２が配置される。第１単位電極４１と半導体基板２との間には、第３コンデンサＣ３が配置される。第２単位電極４２と半導体基板２との間には、第４コンデンサＣ４が配置される。第３単位電極４３と半導体基板２との間には、第５コンデンサＣ５が配置される。
　第１絶縁物３１及び第２絶縁物３２の厚みは、Ｗ３である。第３絶縁物３３、第４絶縁物３４及び第５絶縁物３５の厚みは、Ｗ４である。第１絶縁物３１及び第２絶縁物３２の厚みＷ３は、第３絶縁物３３、第４絶縁物３４及び第５絶縁物３５の厚みＷ４よりも大きい（Ｗ４＜Ｗ３）。第１絶縁物３１、第２絶縁物３２、第３絶縁物３３、第４絶縁物３４及び第５絶縁物３５の厚みは、第１コンデンサＣ１、第２コンデンサＣ２、第３コンデンサＣ３、第４コンデンサＣ４及び第５コンデンサＣ５の耐圧と比例関係にある。即ち、第１コンデンサＣ１及び第２コンデンサＣ２は、絶縁破損を起こさずに規定時間印加できる電圧が第３コンデンサＣ３、第４コンデンサＣ４及び第５コンデンサＣ５と比べて大きい。
　次に、作用を説明する。
　実施例３では、電極群のうち１つの単位電極は、半導体基板２である。
即ち、半導体基板２が、１つの単位電極となる。このため、半導体基板２が、第３コンデンサＣ３、第４コンデンサＣ４及び第５コンデンサＣ５の１電極として用いられる。特に、半導体基板２が比較的低い抵抗を有する基板の場合は、半導体基板２を接続点としてコンデンサ回路を構成できる。これにより、第１単位電極４１と半導体基板２との間に第３コンデンサＣ３を構成でき、第２単位電極４２と半導体基板２との間に第４コンデンサＣ４を構成できると共に、第３単位電極４３と半導体基板２との間にも第５コンデンサＣ５を構成できる。
従って、第１単位電極４１、第２単位電極４２及び第３単位電極４３間以外に、第１単位電極４１、第２単位電極４２及び第３単位電極４３と半導体基板２との間も第３コンデンサＣ３、第４コンデンサＣ４及び第５コンデンサＣ５として機能させることが可能となる。
加えて、単位電極を２つから３つに増やすことで、半導体コンデンサ１Ｃに配置されるコンデンサの数を３つから５つに増やすことができる。従って、単位電極を２つ設ける場合と比べて、半導体コンデンサ１Ｃ全体としての容量を増やすことができる。
　実施例３では、半導体基板２と電気的導通を得るためのコンタクト領域２Ｄｃは、半導体基板２において第１単位電極４１、第２単位電極４２及び第３単位電極４３が形成される面２Ｕと異なる面２Ｄに形成される。
即ち、半導体基板２とのコンタクト領域２Ｄｃは、半導体基板２の下面２Ｄに形成される。
従って、半導体基板２で構成される１つの電極を、他の第１単位電極４１、第２単位電極４２及び第３単位電極４３と異なる面２Ｄを用いて構成できる。
　実施例３では、第１単位電極４１及び第２単位電極４２間に第１コンデンサＣ１が形成され、第２単位電極４２及び第３単位電極４３間に第２コンデンサＣ２が形成される。
即ち、第１コンデンサＣ１及び第２コンデンサＣ２は、電源ラインに接続されたＸコンデンサとして機能する。これにより、第１単位電極４１、第２単位電極４２及び第３単位電極４３を深くしたり、第１単位電極４１、第２単位電極４２及び第３単位電極４３の並列数を多くしたりする等の制御が可能である。
従って、第１コンデンサＣ１及び第２コンデンサＣ２の静電容量を、第１単位電極４１、第２単位電極４２及び第３単位電極４３の深さや並列数等の制御に応じて大きくできる。
　実施例３では、第１単位電極４１と半導体基板２との間に第３コンデンサＣ３が形成され、第２単位電極４２と半導体基板２との間に第４コンデンサＣ４が形成され、第３単位電極４３と半導体基板２との間に第５コンデンサＣ５が形成される。
即ち、第３コンデンサＣ３、第４コンデンサＣ４及び第５コンデンサＣ５は、電源ラインと筐体グランドに接続されたＹコンデンサとして機能する。これにより、第１トレンチＴ１、第２トレンチＴ２及び第３トレンチＴ３の底部が第３コンデンサＣ３、第４コンデンサＣ４及び第５コンデンサＣ５として働く。
従って、第３コンデンサＣ３、第４コンデンサＣ４及び第５コンデンサＣ５の静電容量としては小さいが、その分リーク電流を抑制することができる。
加えて、実施例１における半導体コンデンサは横型コンデンサに適用されていたが、実施例３における半導体コンデンサはＸＹコンデンサに適用される。
なお、他の作用は、実施例１及び実施例２と同様であるので、説明を省略する。
　次に、効果を説明する。
実施例３における半導体コンデンサ１Ｃにあっては、実施例１の(1)～(3)及び実施例２の(4),(5)と同様の効果を得ることができる。
　実施例４は、各端子電極を二つの電極群として配置する例である。
　まず、構成を説明する。
実施例４における半導体コンデンサは、実施例２と同様に、ＸＹコンデンサに適用したものである。図１０は実施例４における半導体コンデンサの平面構造を示す。以下、図１０に基づいて、実施例４における半導体コンデンサの構成を、「全体構成」と、「配置構成」に分けて説明する。なお、実施例４における「半導体コンデンサの製造方法」については、実施例２と同様であるので説明を省略する。
　［全体構成］
　半導体コンデンサ１Ｄは、半導体基板２（例えば、シリコン）と、絶縁物３（例えば、酸化シリコン）と、電極群４（例えば、多結晶シリコン）と、端子電極（不図示）と、を備える。
　半導体基板２は、電極群のうち１つの単位電極となる。半導体基板２の上面２Ｕ（表面）には、第１トレンチＴ１（溝）及び第２トレンチＴ２（溝）が形成される。第１トレンチＴ１及び第２トレンチＴ２は、平面視矩形状の外形を有する。第１トレンチＴ１には、第１単位電極４１が形成される。第２トレンチＴ２には、第２単位電極４２が形成される。半導体基板２において第１単位電極４１及び第２単位電極４２が形成される上面２Ｕと異なる下面（不図示）には、半導体基板２と電気的導通を得るためのコンタクト領域（不図示）が形成される。
　絶縁物３は、領域３Ａを備える。領域３Ａは、第１単位電極４１及び第２単位電極４２に挟まれた領域である。即ち、領域３Ａは、第１単位電極４１及び第２単位電極４２が対向する領域である。領域３Ａは、第１コンデンサＣ１の誘電体となる。第１コンデンサＣ１は、後述する第２コンデンサＣ２（不図示）及び第３コンデンサＣ３（不図示）との関係において、耐性と、コンダクタンスとのうち、少なくとも一方が異なる設定とされる。
　電極群４は、二つの電極群からなる。一方の電極群は、複数の第１単位電極４１で構成される。他方の電極群は、複数の第２単位電極４２で構成される。第１単位電極４１及び第２単位電極４２は、平面視矩形状の外形を有する。第１単位電極４１は、第１トレンチＴ１に埋め込まれたトレンチ電極の構造を有する。第２単位電極４２は、第２トレンチＴ２に埋め込まれたトレンチ電極の構造を有する。
他の構成は、実施例２と同様であるので、対応する構成に同一符号を付して説明を省略する。
　［配置構成］
　第１トレンチＴ１及び第２トレンチＴ２はＸＹ方向に格子状に一定厚みＷ３で整列配置される。第１トレンチＴ１及び第２トレンチＴ２は、ＸＹ方向に対して４列に並んで配置される。第１トレンチＴ１及び第２トレンチＴ２は、ＸＹ方向に対して交互に隣り合う千鳥状に配置される。第１単位電極４１及び第２単位電極４２は、ＸＹ方向に格子状に一定厚みＷ５で整列配置される。第１単位電極４１及び第２単位電極４２は、ＸＹ方向に対して４列に並んで配置される。第１単位電極４１及び第２単位電極４２は、ＸＹ方向に対して交互に隣り合う千鳥状に配置される。
　第１単位電極４１と第２単位電極４２との間には、領域３Ａが形成される。領域３Ａには、第１コンデンサＣ１が形成される。第１コンデンサＣ１は、電源ラインに接続されたＸコンデンサとして機能する。第１コンデンサＣ１は、ＸＹ方向に対して７列に並んで配置される。第１コンデンサＣ１は、ＸＹ方向に対して交互に隣り合う千鳥状に配置される。各第１コンデンサＣ１は、並列に接続される。
　図１０には示されていないが、複数の第１単位電極４１と半導体基板２との間には、複数の第２コンデンサＣ２（不図示）が形成される。複数の第２単位電極４２と半導体基板２との間には、複数の第３コンデンサＣ３（不図示）が形成される。複数の第２コンデンサＣ２（不図示）及び複数の第３コンデンサＣ３（不図示）は、電源ラインと筐体グランドとに接続されたＹコンデンサとして機能する。
　絶縁物３の領域３ＡのＸＹ方向の厚みは、Ｗ５である。領域３Ａの厚みＷ５は、第１コンデンサＣ１の耐圧と比例関係にある。
　次に、作用を説明する。
　実施例４では、電極群４は、複数の第１単位電極４１からなる電極群と、複数の第２単位電極４２からなる電極群と、を備える。
即ち、第１単位電極４１及び第２単位電極４２は、交互に隣り合う千鳥状に配置される。これにより、複数の第１単位電極４１と、複数の第２単位電極４２との間には、複数の第１コンデンサＣ１が形成される。つまり、各第１コンデンサＣ１は、並列に接続される。
従って、第１単位電極４１と第２単位電極４２との間のコンデンサ静電容量を増加させることが可能となる。
なお、他の作用は、実施例１及び実施例２と同様であるので、説明を省略する。
　次に、効果を説明する。
実施例４における半導体コンデンサ１Ｄにあっては、実施例１の(1)～(3)及び実施例２の(4),(5)と同様の効果を得ることができる。
　実施例５は、半導体基板において単位電極が形成される面と同一の面に、コンタクト領域を形成する例である。
　まず、構成を説明する。
実施例５における半導体コンデンサは、実施例２と同様に、ＸＹコンデンサに適用したものである。図１１は実施例５における半導体コンデンサの平面構造を示し、図１２は内部構造を示す。以下、図１１及び図１２に基づいて、実施例５における半導体コンデンサの構成を、「全体構成」と、「配置構成」に分けて説明する。なお、実施例５における「半導体コンデンサの製造方法」については、実施例２と同様であるので説明を省略する。
　［全体構成］
　半導体コンデンサ１Ｅは、図１１及び図１２に示すように、半導体基板２（例えば、シリコン）と、絶縁物３（例えば、酸化シリコン）と、電極群４（例えば、多結晶シリコン）と、端子電極５（例えば、アルミニウム）と、を備える。半導体コンデンサ１Ｅは、横型コンデンサの構造を有する。
　半導体基板２は、図１２に示すように、電極群のうち１つの単位電極となる。半導体基板２の上面２Ｕ（表面）には、図１１及び図１２に示すように、第１トレンチＴ１（溝）及び第２トレンチＴ２（溝）が形成される。第１トレンチＴ１には、図１１及び図１２に示すように、第１単位電極４１が形成される。第２トレンチＴ２には、図１１及び図１２に示すように、第２単位電極４２が形成される。半導体基板２において第１単位電極４１及び第２単位電極４２が形成される上面２Ｕと同一の面には、図１２に示すように、半導体基板２と電気的導通を得るためのコンタクト領域２Ｕｃが形成される。なお、図１２では、コンタクト領域２Ｕｃを太線で示す。
　絶縁物３は、図１１及び図１２に示すように、第１絶縁物３１、第２絶縁物３２及び第３絶縁物３３を有する。第１絶縁物３１は、図１２に示すように、第１単位電極４１及び第２単位電極４２に挟まれる。第１絶縁物３１は、図１２に示すように、第１コンデンサＣ１の誘電体となる。第２絶縁物３２は、図１２に示すように、第１単位電極４１及び半導体基板２に挟まれる。第２絶縁物３２は、図１２に示すように、第２コンデンサＣ２の誘電体となる。第３絶縁物３３は、図１２に示すように、第２単位電極４２及び半導体基板２に挟まれる。第３絶縁物３３は、図１２に示すように、第３コンデンサＣ３の誘電体となる。第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３は、図１２に示すように、耐性と、コンダクタンスとのうち、少なくとも一方が異なる設定とされる。
　電極群４は、図１１及び図１２に示すように、第１単位電極４１及び第２単位電極４２を備える。第１単位電極４１は、図１２に示すように、第１トレンチＴ１に埋め込まれたトレンチ電極の構造を有する。第２単位電極４２は、図１２に示すように、第２トレンチＴ２に埋め込まれたトレンチ電極の構造を有する。
　端子電極５は、図１２に示すように、コンタクト領域２Ｕｃを介して半導体基板２の上面２Ｕに形成される。
　［配置構成］
　第１単位電極４１と第２単位電極４２との間には、図１２に示すように、第１コンデンサＣ１が配置される。第１単位電極４１と半導体基板２との間には、図１２に示すように、第２コンデンサＣ２が配置される。第２単位電極４２と半導体基板２との間には、図１２に示すように、第３コンデンサＣ３が配置される。
　第１絶縁物３１の厚みは、図１１に示すように、Ｗ６である。第２絶縁物３２及び第３絶縁物３３の厚みは、図１１に示すように、Ｗ７である。第１絶縁物３１の厚みＷ６は、図１１に示すように、第２絶縁物３２及び第３絶縁物３３の厚みＷ７よりも大きい（Ｗ７＜Ｗ６）。第１絶縁物３１、第２絶縁物３２及び第３絶縁物３３の厚みは、図１１に示すように、第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３の耐圧と比例関係にある。即ち、第１コンデンサＣ１は、図１１に示すように、絶縁破損を起こさずに規定時間印加できる電圧が第２コンデンサＣ２及び第３コンデンサＣ３と比べて大きい。
　次に、作用を説明する。
　実施例５では、半導体基板２と電気的導通を得るためのコンタクト領域２Ｕｃは、半導体基板２において第１単位電極４１及び第２単位電極４２が形成される面２Ｕと同一の面に形成される。
即ち、コンタクト領域２Ｕｃは、第１単位電極４１及び第２単位電極４２が形成される面２Ｕと同一の面上に設けられる。これにより、電極としての半導体基板２と、半導体基板２以外の他の第１単位電極４１及び第２単位電極４２と、を半導体基板２の上面２Ｕ側で接続できる。
従って、第１単位電極４１及び第２単位電極４２との電気的接続や、半導体基板２との電気的接続を、半導体基板２の同じ面２Ｕで行うことが可能となる。
なお、他の作用は、実施例１及び実施例２と同様であるので、説明を省略する。
　次に、効果を説明する。
実施例５における半導体コンデンサ１Ｅにあっては、上記(1)～(4)の効果に加え、下記の効果が得られる。
　(6) 半導体基板（半導体基板２）と電気的導通を得るためのコンタクト領域は、半導体基板（半導体基板２）において単位電極（第１単位電極４１及び第２単位電極４２）が形成される面（面２Ｕ）と同一の面に形成される。
  このため、単位電極（第１単位電極４１及び第２単位電極４２）の電気的接続や、半導体基板（半導体基板２）との電気的接続を、半導体基板（半導体基板２）の同じ面（面２Ｕ）で行うことが可能となる。
　実施例６は、コンタクト領域を、単位電極に囲まれた領域に形成する例である。
　まず、構成を説明する。
実施例６における半導体コンデンサは、実施例２と同様に、ＸＹコンデンサに適用したものである。図１３は実施例６における半導体コンデンサの平面構造を示し、図１４は配置構造を示す。以下、図１３及び図１４に基づいて、実施例６における半導体コンデンサの構成を、「全体構成」と、「配置構成」に分けて説明する。なお、実施例６における「半導体コンデンサの製造方法」については、実施例２と同様であるので説明を省略する。
　［全体構成］
　半導体コンデンサ１Ｆは、図１３に示すように、半導体基板２（例えば、シリコン）と、絶縁物３（例えば、酸化シリコン）と、電極群４（例えば、多結晶シリコン）と、を備える。半導体コンデンサ１Ｆは、横型コンデンサの構造を有する。
　半導体基板２は、図１３に示すように、電極群のうち１つの単位電極となる。半導体基板２の上面２Ｕ（表面）には、図１３に示すように、第１トレンチＴ１（溝）及び第２トレンチＴ２（溝）が形成される。第１トレンチＴ１及び第２トレンチＴ２は、図１３に示すように、平面視矩形状の外形を有する。第１トレンチＴ１には、図１３に示すように、第１単位電極４１が形成される。第２トレンチＴ２には、図１３に示すように、第２単位電極４２が形成される。半導体基板２において第１単位電極４１及び第２単位電極４２が形成される上面２Ｕと同一の面には、図１３に示すように、半導体基板２と電気的導通を得るためのコンタクト領域２Ｕｃが形成される。
　絶縁物３は、図１３に示すように、領域３Ａと、領域３Ｂと、を備える。領域３Ａは、図１３及び図１４に示すように、第１トレンチＴ１及び第２トレンチＴ２に挟まれた領域である。即ち、領域３Ａは、図１３及び図１４に示すように、第１トレンチＴ１及び第２トレンチＴ２が対向する領域である。領域３Ａは、図１３に示すように、第１コンデンサＣ１の誘電体となる。領域３Ｂは、図１３及び図１４に示すように、第１トレンチＴ１及び第２トレンチＴ２に囲まれた領域である。即ち、領域３Ｂは、図１３及び図１４に示すように、第１トレンチＴ１及び第２トレンチＴ２が対向しない領域である。第１コンデンサＣ１は、後述する第２コンデンサＣ２（不図示）及び第３コンデンサＣ３（不図示）との関係において、耐性と、コンダクタンスとのうち、少なくとも一方が異なる設定とされる。
　電極群４は、図１３に示すように、二つの電極群からなる。一方の電極群は、図１３に示すように、複数の第１単位電極４１で構成される。他方の電極群は、図１３に示すように、複数の第２単位電極４２で構成される。第１単位電極４１及び第２単位電極４２は、図１３に示すように、平面視矩形状の外形を有する。第１単位電極４１は、図１３に示すように、第１トレンチＴ１に埋め込まれたトレンチ電極の構造を有する。第２単位電極４２は、図１３に示すように、第２トレンチＴ２に埋め込まれたトレンチ電極の構造を有する。
　［配置構成］
　第１トレンチＴ１及び第２トレンチＴ２は、図１３に示すように、ＸＹ方向に格子状に一定厚みＷ８で整列配置される。第１トレンチＴ１及び第２トレンチＴ２は、図１３に示すように、ＸＹ方向に対して４列に並んで配置される。第１トレンチＴ１及び第２トレンチＴ２は、図１３に示すように、ＸＹ方向に対して交互に隣り合う千鳥状に配置される。第１単位電極４１及び第２単位電極４２は、図１３に示すように、ＸＹ方向に格子状に一定厚みＷ８で整列配置される。第１単位電極４１及び第２単位電極４２は、図１３に示すように、ＸＹ方向に対して４列に並んで配置される。第１単位電極４１及び第２単位電極４２は、図１３に示すように、ＸＹ方向に対して交互に隣り合う千鳥状に配置される。
　第１単位電極４１と第２単位電極４２との間には、図１３に示すように、領域３Ａが配置される。領域３Ａには、図１３に示すように、第１コンデンサＣ１が配置される。第１コンデンサＣ１は、図１３に示すように、電源ラインに接続されたＸコンデンサとして機能する。第１コンデンサＣ１は、図１３に示すように、ＸＹ方向に対して７列に並んで配置される。第１コンデンサＣ１は、図１３に示すように、ＸＹ方向に対して交互に隣り合う千鳥状に配置される。各第１コンデンサＣ１は、図１３に示すように、並列に接続される。
　図１３には示されていないが、複数の第１単位電極４１と半導体基板２との間には、複数の第２コンデンサＣ２（不図示）が形成される。複数の第２単位電極４２と半導体基板２との間には、複数の第３コンデンサＣ３（不図示）が形成される。複数の第２コンデンサＣ２（不図示）及び複数の第３コンデンサＣ３（不図示）は、電源ラインと筐体グランドとに接続されたＹコンデンサとして機能する。
　絶縁物３の領域３ＡのＸＹ方向の厚みは、図１４に示すように、Ｗ８である。例えば、厚みＷ８（第１トレンチＴ１及び第２トレンチＴ２間の酸化膜厚）として1ミクロンが必要な場合、図１４に示すように、熱酸化により形成される酸化膜が酸化前のトレンチ間の厚みの２倍になるとすれば、元のトレンチ間の厚みを０．５ミクロンに設定すれば良い。領域３Ａの厚みＷ８は、図１３に示すように、コンデンサＣ１の耐圧と比例関係にある。
　一組の第１トレンチＴ１と、一組の第２トレンチＴ２とは、図１４に示すように、ＸＹ方向に対して千鳥状に配置される。絶縁物３の領域３Ｂは、図１４に示すように、一組の第１トレンチＴ１と、一組の第２トレンチＴ２と、に囲まれる。図１４に示すように、熱酸化により第１トレンチＴ１及び第２トレンチＴ２の各側壁がＸＹ方向（図中の矢印方向）に酸化されるとき、領域３Ｂの一部は酸化されない。即ち、領域３Ｂの一部は、図１４に示すように、半導体基板２のコンタクト領域２Ｕｃとして残る。
　領域３Ｂは、図１４に示すように、対角線Ｄ上で一組の第１トレンチＴ１が対向する位置に配置される。領域３Ｂは、図１４に示すように、対角線Ｄ上で一組の第２トレンチＴ２が対向する位置に配置される。領域３Ｂにおける対角線Ｄの長さは、図１４に示すように、領域３Ｂに形成されるコンデンサの静電容量に反比例する。領域３Ａの厚みＷ８は、図１４に示すように、領域３Ａに形成されるコンデンサの静電容量に反比例する。対角線Ｄは、図１４に示すように、厚みＷ８よりも長い（Ｄ＞Ｗ８）。つまり、領域３Ｂに形成されるコンデンサの静電容量は、領域３Ａに形成されるコンデンサＣ１の静電容量よりも小さい。
  ここで、「対角線Ｄ」とは、図１４に示すように、一組の第１トレンチＴ１，Ｔ２の対向する角同士を結んだ破線で示す線分のことをいう。
　次に、作用を説明する。
　実施例６では、コンタクト領域２Ｕｃは、第１単位電極４１と第２単位電極４２に囲まれた領域３Ｂに形成される。
即ち、コンタクト領域２Ｕｃは、第１単位電極４１と第２単位電極４２とが対向しない領域３Ｂに形成される。このため、第１単位電極４１及び第２単位電極４２が対向する領域３Ａと比べて、コンデンサの静電容量が小さくなる領域３Ｂに、コンタクト領域２Ｕｃが形成される。つまり、コンタクト領域２Ｕｃは、領域３Ａと比べてコンデンサが有効に機能しない領域３Ｂに形成される。この領域３Ｂには、第１単位電極４１及び第２単位電極４２が存在しない。よって、半導体基板２の上面２Ｕにおいて領域３Ｂとは別の領域にコンタクト領域２Ｕｃを形成する場合と比べて、半導体基板２の上面２Ｕにおける面積を有効活用できる。
従って、半導体コンデンサ１Ｆの静電容量を犠牲にすることなく、半導体基板２とのコンタクト領域２Ｕｃを形成することが可能となる。
なお、他の作用は、実施例１、実施例２及び実施例５と同様であるので、説明を省略する。
　次に、効果を説明する。
実施例６における半導体コンデンサ１Ｆにあっては、上記(1)～(4),(6)の効果に加え、下記の効果が得られる。
　(7) コンタクト領域（コンタクト領域２Ｕｃ）は、単位電極（第１単位電極４１及び第２単位電極４２）に囲まれた領域（領域３Ｂ）に形成される。
  このため、半導体コンデンサ（半導体コンデンサ１Ｆ）の静電容量を犠牲にすることなく、半導体基板（半導体基板２）とのコンタクト領域（コンタクト領域２Ｕｃ）を形成することが可能となる。
　以上、本発明の半導体コンデンサを実施例１～実施例６に基づいて説明してきたが、具体的な構成については、これらの実施例に限られるものではなく、請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。
　実施例２では、トレンチ形成処理（図５及び図６）、絶縁膜形成処理（図７）及び電極群形成処理（図８）の順で実施し、半導体コンデンサ１Ｂを製造する例を示した。しかし、これに限られない。例えば、図１５及び図１６に示すように、絶縁膜形成処理で熱酸化工程の時間を絶縁膜形成処理（図７）よりも長くしても良い。なお、トレンチ形成処理は、図５及び図６と同様であるため、図示を省略する。絶縁物形成処理では、まず、基板洗浄工程にて洗浄された半導体基板２を酸化炉に入れて、酸素中で熱を掛ける熱酸化工程があるが、図示を省略する。この熱酸化工程の時間は、絶縁膜形成処理（図７）に含まれる熱酸化工程の時間よりも長く設定される。続いて、図１５に示すように、絶縁物３の一部を除去する絶縁物除去工程により、半導体基板２の上面２Ｕを露出させる。これにより、絶縁物形成処理が完了する。電極群形成処理では、図１６に示すように、図８と同様の第１単位電極４１及び第２単位電極４２が各トレンチＴに形成される。続いて、図１６に示すように、電極材の一部を除去する電極材除去工程により、半導体基板２の上面２Ｕを露出させる。これにより、電極群形成処理が完了する。即ち、トレンチＴ間が酸化された後も熱酸化が継続される。これにより、図１５に示すように、トレンチＴの底部に形成される絶縁物３の酸化膜厚ＦＴ２は、酸化膜厚ＦＴ１（図７）よりも厚くされる（ＦＴ２＞ＦＴ１）。従って、半導体基板２と各トレンチＴとの間で構成されるコンデンサの耐圧を高くすることができると共に、半導体基板２と各トレンチＴとの間のリーク電流を抑制することも可能となる。
　実施例２では、半導体基板２を酸化炉（不図示）に入れて、酸素中で熱を掛ける熱酸化処理により半導体基板に絶縁膜を形成する例を示した。しかし、これに限られない。例えば、ＣＶＤ法を用いて半導体基板に絶縁膜を形成しても良い。
　実施例２、実施例３及び実施例５では、端子電極５をアルミニウムとする例を示した。しかし、これに限られない。例えば、端子電極５をTi（チタン）/Ni（ニッケル）/Ag（銀）としても良い。
　実施例２～実施例６では、本発明の半導体コンデンサを、電磁ノイズの抑制に用いられるＸＹコンデンサに適用する例を示した。しかし、本発明の半導体コンデンサは、電気自動車やハイブリッド車などの車両に搭載されるインバータ用のコンデンサ（例えば、平滑コンデンサなど）や、車両以外の工業用の用途（例えば、船舶など）に使用されるコンデンサに対しても適用することができる。
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５　第１～第５コンデンサ
Ｔ，Ｔ１，Ｔ２，Ｔ３　トレンチ
Ｗ１，Ｗ２，Ｗ３，Ｗ４，Ｗ５，Ｗ６，Ｗ７，Ｗ８　単位電極間の厚み
１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ　半導体コンデンサ
２，２Ａ，２Ｂ　半導体基板
２Ｄ　下面
２Ｕ　上面
２Ｄｃ，２Ｕｃ　コンタクト領域
３，３１，３２，３３，３４，３５　絶縁物
３Ａ　単位電極に挟まれた領域
３Ｂ　単位電極に囲まれた領域
４　電極群
４１，４２，４３，４４　第１～第４単位電極

Claims (7)

  1. 　半導体基板と、前記半導体基板に形成された電極群と、絶縁物と、を備え、前記電極群それぞれの間に前記絶縁物が挟まれた構造を有する複数のコンデンサが形成された半導体コンデンサであって、
    　前記複数のコンデンサは、コンデンサが規定の電圧に耐える能力である耐性と、コンデンサにおけるリーク電流の流れ易さであるコンダクタンスとのうち、少なくとも一方が異なる設定とされる
    　ことを特徴とする半導体コンデンサ。
  2. 　請求項１に記載の半導体コンデンサにおいて、
    　前記電極群を構成する各単位電極は、前記半導体基板の表面に形成された溝に埋め込まれたトレンチ電極の構造を有する、
    　ことを特徴とする半導体コンデンサ。
  3. 　請求項１又は請求項２に記載の半導体コンデンサにおいて、
    　前記電極群のうち１つの単位電極は、前記半導体基板である、
    　ことを特徴とする半導体コンデンサ。
  4. 　請求項３に記載の半導体コンデンサにおいて、
    　前記半導体基板と電気的導通を得るためのコンタクト領域は、前記半導体基板において前記単位電極が形成される面と同一の面に形成される
    　ことを特徴とする半導体コンデンサ。
  5. 　請求項４に記載の半導体コンデンサにおいて、
    　前記コンタクト領域は、前記単位電極に囲まれた領域に形成される
    　ことを特徴とする半導体コンデンサ。
  6. 　請求項３に記載の半導体コンデンサにおいて、
    　前記半導体基板と電気的導通を得るためのコンタクト領域は、前記半導体基板において前記単位電極が形成される面と異なる面に形成される
    　ことを特徴とする半導体コンデンサ。
  7. 　請求項２から請求項６までの何れか一項に記載された半導体コンデンサにおいて、
    　前記単位電極間の厚みは、前記単位電極間に構成されるコンデンサの耐圧と比例関係にある
    　ことを特徴とする半導体コンデンサ。
PCT/JP2016/073116 2016-08-05 2016-08-05 半導体コンデンサ WO2018025403A1 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
KR1020197002494A KR102050698B1 (ko) 2016-08-05 2016-08-05 반도체 콘덴서
CN201680088106.9A CN109564894B (zh) 2016-08-05 2016-08-05 半导体电容器
JP2018531713A JP6455638B2 (ja) 2016-08-05 2016-08-05 半導体コンデンサ
BR112019002265-1A BR112019002265B1 (pt) 2016-08-05 2016-08-05 Capacitor semicondutor
PCT/JP2016/073116 WO2018025403A1 (ja) 2016-08-05 2016-08-05 半導体コンデンサ
RU2019105745A RU2705762C1 (ru) 2016-08-05 2016-08-05 Полупроводниковый конденсатор
CA3033042A CA3033042C (en) 2016-08-05 2016-08-05 Semiconductor capacitor
EP16911662.1A EP3496137B1 (en) 2016-08-05 2016-08-05 Semiconductor capacitor
US16/318,734 US10490622B2 (en) 2016-08-05 2016-08-05 Semiconductor capacitor
MX2019001411A MX2019001411A (es) 2016-08-05 2016-08-05 Condensador de semiconductores.
MYPI2019000506A MY176096A (en) 2016-08-05 2016-08-05 Semiconductor capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/073116 WO2018025403A1 (ja) 2016-08-05 2016-08-05 半導体コンデンサ

Publications (1)

Publication Number Publication Date
WO2018025403A1 true WO2018025403A1 (ja) 2018-02-08

Family

ID=61074039

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/073116 WO2018025403A1 (ja) 2016-08-05 2016-08-05 半導体コンデンサ

Country Status (10)

Country Link
US (1) US10490622B2 (ja)
EP (1) EP3496137B1 (ja)
JP (1) JP6455638B2 (ja)
KR (1) KR102050698B1 (ja)
CN (1) CN109564894B (ja)
BR (1) BR112019002265B1 (ja)
CA (1) CA3033042C (ja)
MX (1) MX2019001411A (ja)
RU (1) RU2705762C1 (ja)
WO (1) WO2018025403A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020174575A1 (ja) * 2019-02-26 2020-09-03 オリンパス株式会社 半導体素子、半導体装置、撮像装置、内視鏡、内視鏡システムおよび半導体素子の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316413A (ja) * 1995-05-17 1996-11-29 Rohm Co Ltd コンデンサ内蔵半導体回路
JP2006054403A (ja) * 2004-08-16 2006-02-23 Nec Electronics Corp 半導体装置およびその製造方法
JP2009059990A (ja) * 2007-09-03 2009-03-19 Rohm Co Ltd コンデンサ、電子部品、およびコンデンサの製造方法
JP2009290179A (ja) * 2008-04-30 2009-12-10 Seiko Epson Corp 半導体装置及びその製造方法
JP2011199191A (ja) * 2010-03-23 2011-10-06 Denso Corp 半導体装置
JP2014067853A (ja) * 2012-09-26 2014-04-17 Tokai Rika Co Ltd 半導体装置及びその製造方法
JP2016025103A (ja) * 2014-07-16 2016-02-08 富士通株式会社 電子部品、電子装置及び電子装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5270124A (en) 1975-12-08 1977-06-10 Kanai Hiroyuki Undercasing
JPS63284851A (ja) * 1987-05-16 1988-11-22 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法
SU1752139A1 (ru) * 1989-04-05 1995-12-10 Научно-исследовательский институт электронной техники Способ изготовления мдп-конденсаторов
IT1294280B1 (it) * 1997-07-25 1999-03-24 Sgs Thomson Microelectronics Struttura di matrice capacitiva avente corretto rapporto capacitivo fra i condensatori componenti, particolarmente per convertitori
US6576525B2 (en) * 2001-03-19 2003-06-10 International Business Machines Corporation Damascene capacitor having a recessed plate
US7161516B2 (en) * 2003-07-22 2007-01-09 Maxim Integrated Products, Inc. Layout of dummy and active cells forming capacitor array in integrated circuit
JP4937581B2 (ja) * 2005-12-22 2012-05-23 ルネサスエレクトロニクス株式会社 電子装置
DE102007063728B4 (de) * 2006-03-07 2018-12-13 Infineon Technologies Ag Halbleiterbauelementanordnung mit einem Trench-Transistor
US20090160019A1 (en) 2007-12-20 2009-06-25 Mediatek Inc. Semiconductor capacitor
US8143659B2 (en) * 2008-04-14 2012-03-27 Infineon Technologies Ag Vertical trench capacitor, chip comprising the capacitor, and method for producing the capacitor
US7944732B2 (en) * 2008-11-21 2011-05-17 Xilinx, Inc. Integrated capacitor with alternating layered segments
US8241927B2 (en) * 2009-10-14 2012-08-14 Global Foundries, Inc. Methods relating to capacitive monitoring of layer characteristics during back end-of the-line processing
JP6097540B2 (ja) 2012-01-17 2017-03-15 ローム株式会社 チップコンデンサおよびその製造方法
US8766403B2 (en) * 2012-02-06 2014-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor arrays for minimizing gradient effects and methods of forming the same
US9209190B2 (en) 2013-06-25 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench capacitor
US9129820B2 (en) * 2013-07-25 2015-09-08 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316413A (ja) * 1995-05-17 1996-11-29 Rohm Co Ltd コンデンサ内蔵半導体回路
JP2006054403A (ja) * 2004-08-16 2006-02-23 Nec Electronics Corp 半導体装置およびその製造方法
JP2009059990A (ja) * 2007-09-03 2009-03-19 Rohm Co Ltd コンデンサ、電子部品、およびコンデンサの製造方法
JP2009290179A (ja) * 2008-04-30 2009-12-10 Seiko Epson Corp 半導体装置及びその製造方法
JP2011199191A (ja) * 2010-03-23 2011-10-06 Denso Corp 半導体装置
JP2014067853A (ja) * 2012-09-26 2014-04-17 Tokai Rika Co Ltd 半導体装置及びその製造方法
JP2016025103A (ja) * 2014-07-16 2016-02-08 富士通株式会社 電子部品、電子装置及び電子装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3496137A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020174575A1 (ja) * 2019-02-26 2020-09-03 オリンパス株式会社 半導体素子、半導体装置、撮像装置、内視鏡、内視鏡システムおよび半導体素子の製造方法

Also Published As

Publication number Publication date
EP3496137B1 (en) 2022-04-06
EP3496137A4 (en) 2019-07-24
BR112019002265A2 (pt) 2019-05-14
BR112019002265B1 (pt) 2022-11-01
CN109564894A (zh) 2019-04-02
RU2705762C1 (ru) 2019-11-11
KR20190012272A (ko) 2019-02-08
MX2019001411A (es) 2019-06-24
US10490622B2 (en) 2019-11-26
CA3033042C (en) 2020-08-04
JP6455638B2 (ja) 2019-01-23
EP3496137A1 (en) 2019-06-12
KR102050698B1 (ko) 2019-11-29
CN109564894B (zh) 2021-06-08
JPWO2018025403A1 (ja) 2019-01-10
CA3033042A1 (en) 2018-02-08
US20190288058A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
US8053865B2 (en) MOM capacitors integrated with air-gaps
JP5270124B2 (ja) コンデンサ、および電子部品
KR20120119280A (ko) 커패시터
WO2017145515A1 (ja) 半導体コンデンサおよび電源モジュール
JP2020155490A (ja) 半導体装置
JP2010251404A (ja) 半導体装置
JP6455638B2 (ja) 半導体コンデンサ
US20230253512A1 (en) Semiconductor device, power module and manufacturing method for the semiconductor device
JP7034678B2 (ja) キャパシター及び実装基板
TW202243237A (zh) 電容器
JP2005191182A (ja) 半導体装置及びその製造方法
TWI580057B (zh) 半導體電容
JP2012190933A (ja) 半導体装置
CN104934467A (zh) 半导体装置
JP2016086090A (ja) 半導体装置
JP2020017609A (ja) 半導体装置及びその製造方法
TWI720886B (zh) 多層電容元件以及多層電容元件的設計方法
JP2009065060A (ja) 固体電解コンデンサおよび固体電解コンデンサの実装基板への接続構造
JP2023135783A (ja) アイソレータ
JP2008192923A (ja) 半導体装置
JP2008042066A (ja) 半導体装置
KR20100039688A (ko) 반도체 소자의 제조방법
JP2005209880A (ja) 半導体装置およびその製造方法
JP2019012734A (ja) 半導体装置
JP2012174999A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018531713

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16911662

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197002494

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 3033042

Country of ref document: CA

NENP Non-entry into the national phase

Ref country code: DE

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112019002265

Country of ref document: BR

ENP Entry into the national phase

Ref document number: 2016911662

Country of ref document: EP

Effective date: 20190305

ENP Entry into the national phase

Ref document number: 112019002265

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20190204