JPWO2018025403A1 - 半導体コンデンサ - Google Patents
半導体コンデンサ Download PDFInfo
- Publication number
- JPWO2018025403A1 JPWO2018025403A1 JP2018531713A JP2018531713A JPWO2018025403A1 JP WO2018025403 A1 JPWO2018025403 A1 JP WO2018025403A1 JP 2018531713 A JP2018531713 A JP 2018531713A JP 2018531713 A JP2018531713 A JP 2018531713A JP WO2018025403 A1 JPWO2018025403 A1 JP WO2018025403A1
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- semiconductor substrate
- unit electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 424
- 239000004065 semiconductor Substances 0.000 title claims abstract description 285
- 239000000758 substrate Substances 0.000 claims abstract description 178
- 239000012212 insulator Substances 0.000 claims abstract description 133
- 238000000034 method Methods 0.000 description 56
- 230000008569 process Effects 0.000 description 51
- 230000015572 biosynthetic process Effects 0.000 description 22
- 230000000694 effects Effects 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 16
- 230000003647 oxidation Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 11
- 239000007772 electrode material Substances 0.000 description 10
- 238000009413 insulation Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
実施例1における半導体コンデンサは、複数の横型コンデンサが形成された半導体コンデンサに適用したものである。図1は実施例1における半導体コンデンサの平面構造を示し、図2は内部構造を示す。以下、図1及び図2に基づいて、実施例1における半導体コンデンサの構成を、「全体構成」と、「配置構成」に分けて説明する。以下では、説明の便宜上、XYZ直交座標系を参照しつつ各部材の位置関係を説明する。詳細には、半導体コンデンサの幅方向をX軸方向(+X方向)とする。また、X軸方向に直交して、半導体コンデンサの前後方向をY軸方向(+Y方向)、X軸方向及びY軸方向に直交し、半導体コンデンサの高さ方向をZ軸方向(+Z方向)とする。なお、+X方向を右方向(−X方向を左方向)、+Y方向を前方向(−Y方向を後方向)、+Z方向を上方向(−Z方向を下方向)として、適宜使用する。
ここで、「横型コンデンサ」とは、基板の片面(例えば、上面)に端子電極を有する構成のコンデンサを意味する。
半導体コンデンサ1Aは、図1に示すように、半導体基板2A(例えば、酸化シリコン)と、絶縁物2B(例えば、酸化シリコン)と、電極群4(例えば、多結晶シリコン)と、を備える。半導体コンデンサ1Aは、トレンチ形成処理、絶縁膜形成処理及び電極群形成処理の順で実施することによって製造される。絶縁膜形成処理では、基板材料(例えば、シリコン)が酸化される。なお、図1中の二点鎖線は、半導体基板2Aと絶縁物2Bとの境界を示す。
ここで、「耐性」とは、コンデンサが規定の電圧に耐える能力のことをいい、耐圧や絶縁抵抗の概念を含む。「耐圧」とは、コンデンサが絶縁破損を起こさずに規定時間印加できる電圧のことをいい、誘電体となる絶縁物の厚みと比例関係にある。「絶縁抵抗」とは、絶縁された回路または導体間の電気抵抗値のことをいう。「コンダクタンス」とは、コンデンサにおけるリーク電流の流れ易さのことをいい、電極群を構成する単位電極の表面積等に比例する。
第1単位電極41と第2単位電極42との間には、図1及び図2に示すように、第1コンデンサC1が配置される。第2単位電極42と第3単位電極43との間には、図1及び図2に示すように、第2コンデンサC2が配置される。第1単位電極41と第3単位電極43との間には、図1及び図2に示すように、第3コンデンサC3が配置される。
例えば、半導体を利用したコンデンサの従来の技術としては、トレンチ電極間で横型の半導体コンデンサの構造をなすものが知られている。この半導体コンデンサの製造方法では、半導体基板の一主面にトレンチが形成される。続いて、そのトレンチ内に絶縁膜としての酸化膜が形成される。続いて、トレンチに電極材で埋め込んで形成した電極が、半導体基板の表面に形成される。続いて、隣り合うトレンチ電極間に誘電体としての酸化膜が形成される。
即ち、耐性とコンダクタンスの少なくとも一方が異なる第1コンデンサC1、第2コンデンサC2及び第3コンデンサC3が、半導体基板2Aに設けられる。このため、絶縁破損を起こさずに規定時間印加できる電圧や、リーク電流の流れ易さが、第1コンデンサC1、第2コンデンサC2及び第3コンデンサC3毎に異なる。これにより、半導体コンデンサ1Aに求められる要求に応じて、第1コンデンサC1、第2コンデンサC2及び第3コンデンサC3を使い分けることができる。
その結果、半導体基板2からなるコンデンサ回路で多様な要求に対応できる。
加えて、半導体コンデンサ1Aは、半導体基板2Aと、半導体基板2Aに形成された電極群4を有し、電極群4それぞれの間は絶縁物2Bで挟まれた構造である。このため、第1単位電極41、第2単位電極42及び第3単位電極43の間が、第1コンデンサC1、第2コンデンサC2及び第3コンデンサC3の接続点となる。これにより、半導体コンデンサ1Aは、3端子コンデンサとなる。つまり、半導体コンデンサ1Aの端子数を従来の2端子よりも多い3端子に増やすことができる。従って、半導体基板上に、第1コンデンサC1、第2コンデンサC2及び第3コンデンサC3を接続したコンデンサ回路を形成することができ、コンデンサ部品の小型化、軽量化、低コスト化に寄与できる。
即ち、半導体基板2Aの上面2Auに、隣り合うトレンチ状の第1単位電極41、第2単位電極42及び第3単位電極43が形成される。このため、隣り合うトレンチ状の第1単位電極41、第2単位電極42及び第3単位電極43の間に、第1コンデンサC1、第2コンデンサC2及び第3コンデンサC3を構成できる。これにより、第1トレンチT1、第2トレンチT2及び第3トレンチT3を深く、且つ、トレンチ構造を微細化できる。
従って、第1コンデンサC1、第2コンデンサC2及び第3コンデンサC3の静電容量を従来よりも増大できる。
即ち、第1単位電極41、第2単位電極42及び第3単位電極43間の厚みWに比例して、第1コンデンサC1、第2コンデンサC2及び第3コンデンサC3の耐圧が増加する。このため、第1絶縁物2B1、第2絶縁物2B2及び第3絶縁物2B3の厚みWに比例して、第1コンデンサC1、第2コンデンサC2及び第3コンデンサC3の耐圧が増加する。これにより、第1コンデンサC1、第2コンデンサC2及び第3コンデンサC3に必要な耐圧を実現するために、第1トレンチT1、第2トレンチT2及び第3トレンチT3の厚みを設定できる。
従って、第1コンデンサC1、第2コンデンサC2及び第3コンデンサC3に必要な耐圧を、第1トレンチT1、第2トレンチT2及び第3トレンチT3の厚みによって制御できる。
実施例1における半導体コンデンサ1Aにあっては、下記に列挙する効果が得られる。
複数のコンデンサ(第1コンデンサC1、第2コンデンサC2及び第3コンデンサC3)は、コンデンサが規定の電圧に耐える能力である耐性と、コンデンサにおけるリーク電流の流れ易さであるコンダクタンスとのうち、少なくとも一方が異なる設定とされる(図1及び図2)。
このため、半導体基板2からなる回路(第1コンデンサC1、第2コンデンサC2及び第3コンデンサC3)で多様な要求に対応できる半導体コンデンサ(半導体コンデンサ1A)を提供することができる。
このため、(1)の効果に加え、コンデンサ(第1コンデンサC1、第2コンデンサC2及び第3コンデンサC3)の静電容量を従来よりも増大できる。
このため、(1)又は(2)の効果に加え、必要なコンデンサ(第1コンデンサC1、第2コンデンサC2及び第3コンデンサC3)の耐圧を、溝(第1トレンチT1、第2トレンチT2及び第3トレンチT3)間の厚みによって制御できる。
実施例2における半導体コンデンサは、XYコンデンサに適用したものである。以下、実施例2における半導体コンデンサの構成を、「全体構成」と、「配置構成」と、「回路構成」と、「半導体コンデンサの製造方法」に分けて説明する。
ここで、「XYコンデンサ」とは、XコンデンサとYコンデンサとの組み合わせにより構成され、電磁ノイズの抑制に用いられる。「電磁ノイズ」には、伝導の方法(モード)により二種類のノイズに分けられ、ノーマルモードノイズ及びコモンモードノイズがある。「ノーマルモードノイズ」とは、電源ライン間に発生する電磁ノイズのことをいう。「コモンモードノイズ」とは、電源ラインと筐体グランド間に発生する電磁ノイズのことをいう。「筐体グランド」とは、グランドに接続されたものであり、例えば、半導体基板によって提供されるものをいう。
図3は実施例2における半導体コンデンサの内部構造を示す。以下、図3に基づいて、実施例2における半導体コンデンサの全体構成を説明する。
ここで、「コンタクト領域」とは、端子電極5と半導体基板2とが接続される部位のことをいう。
以下、図3に基づいて、配置構成を説明する。
図4は実施例2における半導体コンデンサの回路構成を示す。以下、図4に基づいて、回路構成を説明する。実施例1の半導体コンデンサはXコンデンサを備えていたが、実施例2における半導体コンデンサは、Xコンデンサ及びYコンデンサを備える。
ここで、「Xコンデンサ」とは、電源ライン間に接続されたコンデンサであり、電源ラインの電圧変動を抑制する等の効果を大きくするためには静電容量が大きい方が良い。「Yコンデンサ」とは、各電源ラインと筐体グランドとの間にコンデンサが接続された構成で、コモンモードノイズ抑制に用いられる。「Yコンデンサ」は、各電源ラインと筐体グランドとの間に接続されることから、安全上リーク電流が抑制される必要がある。
図5〜図8は実施例2における半導体コンデンサの製造方法を示す。以下、図5〜図8に基づいて、実施例2における半導体コンデンサの製造方法を説明する。実施例2では、トレンチ形成処理(図5及び図6)、絶縁膜形成処理(図7)及び電極群形成処理(図8)の順で実施し、半導体コンデンサ1Bを製造する。
トレンチ形成処理では、まず、図5に示すように、半導体基板2を用意する。続いて、CVD法により半導体基板2に酸化膜を堆積する酸化膜堆積工程があるが、図示を省略する。続いて、酸化膜にレジストを塗布するレジスト塗布工程があるが、図示を省略する。続いて、マスクを介してレジストを露光する露光工程があるが、図示を省略する。続いて、レジストの露光部を除去する露光部除去工程があるが、図示を省略する。続いて、酸化膜をエッチングする酸化膜エッチング工程があるが、図示を省略する。続いて、レジストを酸化膜から剥離するレジスト剥離工程があるが、図示を省略する。続いて、レジスト剥離工程にてレジストが剥離された酸化膜(不図示)をマスクとして、図6に示すように、異方性エッチングによって2つのトレンチTを形成する。続いて、レジスト剥離工程にてレジストが剥離された酸化膜(不図示)を除去する酸化膜除去工程があるが、図示を省略する。これにより、トレンチ形成処理が完了する。
絶縁物形成処理では、まず、基板洗浄工程にて洗浄された半導体基板2を酸化炉に入れて、酸素中で熱を掛ける熱酸化工程があるが、図示を省略する。この熱酸化工程により、半導体基板2に絶縁物3が形成される。続いて、図7に示すように、絶縁物3の一部を除去する絶縁物除去工程により、半導体基板2の上面2Uを露出させる。これにより、絶縁物形成処理が完了する。
なお、図7中の酸化膜厚FT1は、トレンチTの底部に形成された絶縁物3の酸化膜厚を示す。
電極群形成処理では、まず、絶縁物除去工程にて絶縁物3の一部が除去された半導体基板2の上面2Uに、CVD法を用いて電極材を堆積する電極材堆積工程があるが、図示を省略する。この電極材堆積工程により、2つのトレンチTが電極材で埋まる。これにより、図8に示すように、各トレンチTに第1単位電極41及び第2単位電極42が形成される。続いて、図8に示すように、電極材の一部を除去する電極材除去工程により、半導体基板2の上面2Uを露出させる。これにより、電極群形成処理が完了する。
実施例2では、電極群のうち1つの単位電極は、半導体基板2である。
即ち、半導体基板2が、1つの単位電極となる。このため、半導体基板2が、第2コンデンサC2及び第3コンデンサC3の1電極として用いられる。特に、半導体基板2が比較的低い抵抗を有する基板の場合は、半導体基板2を接続点としてコンデンサ回路を構成できる。これにより、第1単位電極41と半導体基板2との間に第2コンデンサC2を構成できると共に、第2単位電極42と半導体基板2との間にも第3コンデンサC3を構成できる。
従って、第1単位電極41及び第2単位電極42の間以外に、第1単位電極41及び第2単位電極42と半導体基板2との間もコンデンサとして機能させることが可能となる。
即ち、半導体基板2とのコンタクト領域は、半導体基板2の下面2Dに形成される。
従って、半導体基板2で構成される1つの電極を、他の第1単位電極41及び第2単位電極42と異なる面2Dを用いて構成できる。
即ち、第1コンデンサC1は、Xコンデンサとして機能する。これにより、第1単位電極41及び第2単位電極42を深くしたり、第1単位電極41及び第2単位電極42の並列数を多くしたりする等の制御が可能である。
従って、第1コンデンサC1の静電容量を、第1単位電極41及び第2単位電極42の深さや並列数等の制御に応じて大きくできる。
即ち、第2コンデンサC2及び第3コンデンサC3は、Yコンデンサとして機能する。これにより、第1トレンチT1及び第2トレンチT2の底部が第2コンデンサC2及び第3コンデンサC3として働く。
従って、第2コンデンサC2及び第3コンデンサC3の静電容量としては小さいが、その分リーク電流を抑制することができる。
なお、他の作用は、実施例1と同様であるので、説明を省略する。
実施例2における半導体コンデンサ1Bにあっては、上記(1)〜(3)の効果に加え、下記の効果が得られる。
このため、単位電極(第1単位電極41及び第2単位電極42)間以外に、単位電極(第1単位電極41及び第2単位電極42)と半導体基板(半導体基板2)との間もコンデンサ(第2コンデンサC2及び第3コンデンサC3)として機能させることが可能となる。
このため、半導体基板(半導体基板2)で構成される1つの電極を、他の単位電極(第1単位電極41及び第2単位電極42)と異なる面(面2D)を用いて構成できる。
実施例3における半導体コンデンサは、実施例2と同様に、XYコンデンサに適用したものである。図9は実施例3における半導体コンデンサの内部構造を示す。以下、図9に基づいて、実施例3における半導体コンデンサの構成を、「全体構成」と、「配置構成」に分けて説明する。なお、実施例3における「半導体コンデンサの製造方法」については、実施例2と同様であるので説明を省略する。
半導体コンデンサ1Cは、半導体基板2(例えば、シリコン)と、絶縁物3(例えば、酸化シリコン)と、電極群4(例えば、多結晶シリコン)と、端子電極5(例えば、アルミニウム)と、を備える。
他の構成は、実施例2と同様であるので、対応する構成に同一符号を付して説明を省略する。
第1単位電極41と第2単位電極42との間には、第1コンデンサC1が配置される。第2単位電極42と第3単位電極43との間には、第2コンデンサC2が配置される。第1単位電極41と半導体基板2との間には、第3コンデンサC3が配置される。第2単位電極42と半導体基板2との間には、第4コンデンサC4が配置される。第3単位電極43と半導体基板2との間には、第5コンデンサC5が配置される。
実施例3では、電極群のうち1つの単位電極は、半導体基板2である。
即ち、半導体基板2が、1つの単位電極となる。このため、半導体基板2が、第3コンデンサC3、第4コンデンサC4及び第5コンデンサC5の1電極として用いられる。特に、半導体基板2が比較的低い抵抗を有する基板の場合は、半導体基板2を接続点としてコンデンサ回路を構成できる。これにより、第1単位電極41と半導体基板2との間に第3コンデンサC3を構成でき、第2単位電極42と半導体基板2との間に第4コンデンサC4を構成できると共に、第3単位電極43と半導体基板2との間にも第5コンデンサC5を構成できる。
従って、第1単位電極41、第2単位電極42及び第3単位電極43間以外に、第1単位電極41、第2単位電極42及び第3単位電極43と半導体基板2との間も第3コンデンサC3、第4コンデンサC4及び第5コンデンサC5として機能させることが可能となる。
加えて、単位電極を2つから3つに増やすことで、半導体コンデンサ1Cに配置されるコンデンサの数を3つから5つに増やすことができる。従って、単位電極を2つ設ける場合と比べて、半導体コンデンサ1C全体としての容量を増やすことができる。
即ち、半導体基板2とのコンタクト領域2Dcは、半導体基板2の下面2Dに形成される。
従って、半導体基板2で構成される1つの電極を、他の第1単位電極41、第2単位電極42及び第3単位電極43と異なる面2Dを用いて構成できる。
即ち、第1コンデンサC1及び第2コンデンサC2は、電源ラインに接続されたXコンデンサとして機能する。これにより、第1単位電極41、第2単位電極42及び第3単位電極43を深くしたり、第1単位電極41、第2単位電極42及び第3単位電極43の並列数を多くしたりする等の制御が可能である。
従って、第1コンデンサC1及び第2コンデンサC2の静電容量を、第1単位電極41、第2単位電極42及び第3単位電極43の深さや並列数等の制御に応じて大きくできる。
即ち、第3コンデンサC3、第4コンデンサC4及び第5コンデンサC5は、電源ラインと筐体グランドに接続されたYコンデンサとして機能する。これにより、第1トレンチT1、第2トレンチT2及び第3トレンチT3の底部が第3コンデンサC3、第4コンデンサC4及び第5コンデンサC5として働く。
従って、第3コンデンサC3、第4コンデンサC4及び第5コンデンサC5の静電容量としては小さいが、その分リーク電流を抑制することができる。
加えて、実施例1における半導体コンデンサは横型コンデンサに適用されていたが、実施例3における半導体コンデンサはXYコンデンサに適用される。
なお、他の作用は、実施例1及び実施例2と同様であるので、説明を省略する。
実施例3における半導体コンデンサ1Cにあっては、実施例1の(1)〜(3)及び実施例2の(4),(5)と同様の効果を得ることができる。
実施例4における半導体コンデンサは、実施例2と同様に、XYコンデンサに適用したものである。図10は実施例4における半導体コンデンサの平面構造を示す。以下、図10に基づいて、実施例4における半導体コンデンサの構成を、「全体構成」と、「配置構成」に分けて説明する。なお、実施例4における「半導体コンデンサの製造方法」については、実施例2と同様であるので説明を省略する。
半導体コンデンサ1Dは、半導体基板2(例えば、シリコン)と、絶縁物3(例えば、酸化シリコン)と、電極群4(例えば、多結晶シリコン)と、端子電極(不図示)と、を備える。
他の構成は、実施例2と同様であるので、対応する構成に同一符号を付して説明を省略する。
第1トレンチT1及び第2トレンチT2はXY方向に格子状に一定厚みW3で整列配置される。第1トレンチT1及び第2トレンチT2は、XY方向に対して4列に並んで配置される。第1トレンチT1及び第2トレンチT2は、XY方向に対して交互に隣り合う千鳥状に配置される。第1単位電極41及び第2単位電極42は、XY方向に格子状に一定厚みW5で整列配置される。第1単位電極41及び第2単位電極42は、XY方向に対して4列に並んで配置される。第1単位電極41及び第2単位電極42は、XY方向に対して交互に隣り合う千鳥状に配置される。
実施例4では、電極群4は、複数の第1単位電極41からなる電極群と、複数の第2単位電極42からなる電極群と、を備える。
即ち、第1単位電極41及び第2単位電極42は、交互に隣り合う千鳥状に配置される。これにより、複数の第1単位電極41と、複数の第2単位電極42との間には、複数の第1コンデンサC1が形成される。つまり、各第1コンデンサC1は、並列に接続される。
従って、第1単位電極41と第2単位電極42との間のコンデンサ静電容量を増加させることが可能となる。
なお、他の作用は、実施例1及び実施例2と同様であるので、説明を省略する。
実施例4における半導体コンデンサ1Dにあっては、実施例1の(1)〜(3)及び実施例2の(4),(5)と同様の効果を得ることができる。
実施例5における半導体コンデンサは、実施例2と同様に、XYコンデンサに適用したものである。図11は実施例5における半導体コンデンサの平面構造を示し、図12は内部構造を示す。以下、図11及び図12に基づいて、実施例5における半導体コンデンサの構成を、「全体構成」と、「配置構成」に分けて説明する。なお、実施例5における「半導体コンデンサの製造方法」については、実施例2と同様であるので説明を省略する。
半導体コンデンサ1Eは、図11及び図12に示すように、半導体基板2(例えば、シリコン)と、絶縁物3(例えば、酸化シリコン)と、電極群4(例えば、多結晶シリコン)と、端子電極5(例えば、アルミニウム)と、を備える。半導体コンデンサ1Eは、横型コンデンサの構造を有する。
第1単位電極41と第2単位電極42との間には、図12に示すように、第1コンデンサC1が配置される。第1単位電極41と半導体基板2との間には、図12に示すように、第2コンデンサC2が配置される。第2単位電極42と半導体基板2との間には、図12に示すように、第3コンデンサC3が配置される。
実施例5では、半導体基板2と電気的導通を得るためのコンタクト領域2Ucは、半導体基板2において第1単位電極41及び第2単位電極42が形成される面2Uと同一の面に形成される。
即ち、コンタクト領域2Ucは、第1単位電極41及び第2単位電極42が形成される面2Uと同一の面上に設けられる。これにより、電極としての半導体基板2と、半導体基板2以外の他の第1単位電極41及び第2単位電極42と、を半導体基板2の上面2U側で接続できる。
従って、第1単位電極41及び第2単位電極42との電気的接続や、半導体基板2との電気的接続を、半導体基板2の同じ面2Uで行うことが可能となる。
なお、他の作用は、実施例1及び実施例2と同様であるので、説明を省略する。
実施例5における半導体コンデンサ1Eにあっては、上記(1)〜(4)の効果に加え、下記の効果が得られる。
このため、単位電極(第1単位電極41及び第2単位電極42)の電気的接続や、半導体基板(半導体基板2)との電気的接続を、半導体基板(半導体基板2)の同じ面(面2U)で行うことが可能となる。
実施例6における半導体コンデンサは、実施例2と同様に、XYコンデンサに適用したものである。図13は実施例6における半導体コンデンサの平面構造を示し、図14は配置構造を示す。以下、図13及び図14に基づいて、実施例6における半導体コンデンサの構成を、「全体構成」と、「配置構成」に分けて説明する。なお、実施例6における「半導体コンデンサの製造方法」については、実施例2と同様であるので説明を省略する。
半導体コンデンサ1Fは、図13に示すように、半導体基板2(例えば、シリコン)と、絶縁物3(例えば、酸化シリコン)と、電極群4(例えば、多結晶シリコン)と、を備える。半導体コンデンサ1Fは、横型コンデンサの構造を有する。
第1トレンチT1及び第2トレンチT2は、図13に示すように、XY方向に格子状に一定厚みW8で整列配置される。第1トレンチT1及び第2トレンチT2は、図13に示すように、XY方向に対して4列に並んで配置される。第1トレンチT1及び第2トレンチT2は、図13に示すように、XY方向に対して交互に隣り合う千鳥状に配置される。第1単位電極41及び第2単位電極42は、図13に示すように、XY方向に格子状に一定厚みW8で整列配置される。第1単位電極41及び第2単位電極42は、図13に示すように、XY方向に対して4列に並んで配置される。第1単位電極41及び第2単位電極42は、図13に示すように、XY方向に対して交互に隣り合う千鳥状に配置される。
ここで、「対角線D」とは、図14に示すように、一組の第1トレンチT1,T2の対向する角同士を結んだ破線で示す線分のことをいう。
実施例6では、コンタクト領域2Ucは、第1単位電極41と第2単位電極42に囲まれた領域3Bに形成される。
即ち、コンタクト領域2Ucは、第1単位電極41と第2単位電極42とが対向しない領域3Bに形成される。このため、第1単位電極41及び第2単位電極42が対向する領域3Aと比べて、コンデンサの静電容量が小さくなる領域3Bに、コンタクト領域2Ucが形成される。つまり、コンタクト領域2Ucは、領域3Aと比べてコンデンサが有効に機能しない領域3Bに形成される。この領域3Bには、第1単位電極41及び第2単位電極42が存在しない。よって、半導体基板2の上面2Uにおいて領域3Bとは別の領域にコンタクト領域2Ucを形成する場合と比べて、半導体基板2の上面2Uにおける面積を有効活用できる。
従って、半導体コンデンサ1Fの静電容量を犠牲にすることなく、半導体基板2とのコンタクト領域2Ucを形成することが可能となる。
なお、他の作用は、実施例1、実施例2及び実施例5と同様であるので、説明を省略する。
実施例6における半導体コンデンサ1Fにあっては、上記(1)〜(4),(6)の効果に加え、下記の効果が得られる。
このため、半導体コンデンサ(半導体コンデンサ1F)の静電容量を犠牲にすることなく、半導体基板(半導体基板2)とのコンタクト領域(コンタクト領域2Uc)を形成することが可能となる。
T,T1,T2,T3 トレンチ
W1,W2,W3,W4,W5,W6,W7,W8 単位電極間の厚み
1A,1B,1C,1D,1E,1F 半導体コンデンサ
2,2A,2B 半導体基板
2D 下面
2U 上面
2Dc,2Uc コンタクト領域
3,31,32,33,34,35 絶縁物
3A 単位電極に挟まれた領域
3B 単位電極に囲まれた領域
4 電極群
41,42,43,44 第1〜第4単位電極
Claims (7)
- 半導体基板と、前記半導体基板に形成された電極群と、絶縁物と、を備え、前記電極群それぞれの間に前記絶縁物が挟まれた構造を有する複数のコンデンサが形成された半導体コンデンサであって、
前記複数のコンデンサは、コンデンサが規定の電圧に耐える能力である耐性と、コンデンサにおけるリーク電流の流れ易さであるコンダクタンスとのうち、少なくとも一方が異なる設定とされる
ことを特徴とする半導体コンデンサ。 - 請求項1に記載の半導体コンデンサにおいて、
前記電極群を構成する各単位電極は、前記半導体基板の表面に形成された溝に埋め込まれたトレンチ電極の構造を有する、
ことを特徴とする半導体コンデンサ。 - 請求項1又は請求項2に記載の半導体コンデンサにおいて、
前記電極群のうち1つの単位電極は、前記半導体基板である、
ことを特徴とする半導体コンデンサ。 - 請求項3に記載の半導体コンデンサにおいて、
前記半導体基板と電気的導通を得るためのコンタクト領域は、前記半導体基板において前記単位電極が形成される面と同一の面に形成される
ことを特徴とする半導体コンデンサ。 - 請求項4に記載の半導体コンデンサにおいて、
前記コンタクト領域は、前記単位電極に囲まれた領域に形成される
ことを特徴とする半導体コンデンサ。 - 請求項3に記載の半導体コンデンサにおいて、
前記半導体基板と電気的導通を得るためのコンタクト領域は、前記半導体基板において前記単位電極が形成される面と異なる面に形成される
ことを特徴とする半導体コンデンサ。 - 請求項2から請求項6までの何れか一項に記載された半導体コンデンサにおいて、
前記単位電極間の厚みは、前記単位電極間に構成されるコンデンサの耐圧と比例関係にある
ことを特徴とする半導体コンデンサ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/073116 WO2018025403A1 (ja) | 2016-08-05 | 2016-08-05 | 半導体コンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018025403A1 true JPWO2018025403A1 (ja) | 2019-01-10 |
JP6455638B2 JP6455638B2 (ja) | 2019-01-23 |
Family
ID=61074039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018531713A Active JP6455638B2 (ja) | 2016-08-05 | 2016-08-05 | 半導体コンデンサ |
Country Status (10)
Country | Link |
---|---|
US (1) | US10490622B2 (ja) |
EP (1) | EP3496137B1 (ja) |
JP (1) | JP6455638B2 (ja) |
KR (1) | KR102050698B1 (ja) |
CN (1) | CN109564894B (ja) |
BR (1) | BR112019002265B1 (ja) |
CA (1) | CA3033042C (ja) |
MX (1) | MX2019001411A (ja) |
RU (1) | RU2705762C1 (ja) |
WO (1) | WO2018025403A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020174575A1 (ja) * | 2019-02-26 | 2020-09-03 | オリンパス株式会社 | 半導体素子、半導体装置、撮像装置、内視鏡、内視鏡システムおよび半導体素子の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316413A (ja) * | 1995-05-17 | 1996-11-29 | Rohm Co Ltd | コンデンサ内蔵半導体回路 |
JP2006054403A (ja) * | 2004-08-16 | 2006-02-23 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009059990A (ja) * | 2007-09-03 | 2009-03-19 | Rohm Co Ltd | コンデンサ、電子部品、およびコンデンサの製造方法 |
JP2009290179A (ja) * | 2008-04-30 | 2009-12-10 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2014067853A (ja) * | 2012-09-26 | 2014-04-17 | Tokai Rika Co Ltd | 半導体装置及びその製造方法 |
JP2016025103A (ja) * | 2014-07-16 | 2016-02-08 | 富士通株式会社 | 電子部品、電子装置及び電子装置の製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5270124A (en) | 1975-12-08 | 1977-06-10 | Kanai Hiroyuki | Undercasing |
JPS63284851A (ja) * | 1987-05-16 | 1988-11-22 | Oki Electric Ind Co Ltd | 半導体記憶装置の製造方法 |
SU1752139A1 (ru) * | 1989-04-05 | 1995-12-10 | Научно-исследовательский институт электронной техники | Способ изготовления мдп-конденсаторов |
IT1294280B1 (it) * | 1997-07-25 | 1999-03-24 | Sgs Thomson Microelectronics | Struttura di matrice capacitiva avente corretto rapporto capacitivo fra i condensatori componenti, particolarmente per convertitori |
US6576525B2 (en) | 2001-03-19 | 2003-06-10 | International Business Machines Corporation | Damascene capacitor having a recessed plate |
US7161516B2 (en) * | 2003-07-22 | 2007-01-09 | Maxim Integrated Products, Inc. | Layout of dummy and active cells forming capacitor array in integrated circuit |
JP4937581B2 (ja) * | 2005-12-22 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 電子装置 |
DE102007063728B4 (de) * | 2006-03-07 | 2018-12-13 | Infineon Technologies Ag | Halbleiterbauelementanordnung mit einem Trench-Transistor |
US20090160019A1 (en) | 2007-12-20 | 2009-06-25 | Mediatek Inc. | Semiconductor capacitor |
US8143659B2 (en) * | 2008-04-14 | 2012-03-27 | Infineon Technologies Ag | Vertical trench capacitor, chip comprising the capacitor, and method for producing the capacitor |
US7944732B2 (en) * | 2008-11-21 | 2011-05-17 | Xilinx, Inc. | Integrated capacitor with alternating layered segments |
US8241927B2 (en) * | 2009-10-14 | 2012-08-14 | Global Foundries, Inc. | Methods relating to capacitive monitoring of layer characteristics during back end-of the-line processing |
JP2011199191A (ja) * | 2010-03-23 | 2011-10-06 | Denso Corp | 半導体装置 |
JP6097540B2 (ja) * | 2012-01-17 | 2017-03-15 | ローム株式会社 | チップコンデンサおよびその製造方法 |
US8766403B2 (en) * | 2012-02-06 | 2014-07-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Capacitor arrays for minimizing gradient effects and methods of forming the same |
US9209190B2 (en) | 2013-06-25 | 2015-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deep trench capacitor |
US9129820B2 (en) * | 2013-07-25 | 2015-09-08 | Infineon Technologies Ag | Integrated circuit and method of manufacturing an integrated circuit |
-
2016
- 2016-08-05 BR BR112019002265-1A patent/BR112019002265B1/pt active IP Right Grant
- 2016-08-05 MX MX2019001411A patent/MX2019001411A/es unknown
- 2016-08-05 CN CN201680088106.9A patent/CN109564894B/zh active Active
- 2016-08-05 EP EP16911662.1A patent/EP3496137B1/en active Active
- 2016-08-05 RU RU2019105745A patent/RU2705762C1/ru active
- 2016-08-05 CA CA3033042A patent/CA3033042C/en active Active
- 2016-08-05 JP JP2018531713A patent/JP6455638B2/ja active Active
- 2016-08-05 US US16/318,734 patent/US10490622B2/en active Active
- 2016-08-05 KR KR1020197002494A patent/KR102050698B1/ko active IP Right Grant
- 2016-08-05 WO PCT/JP2016/073116 patent/WO2018025403A1/ja unknown
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316413A (ja) * | 1995-05-17 | 1996-11-29 | Rohm Co Ltd | コンデンサ内蔵半導体回路 |
JP2006054403A (ja) * | 2004-08-16 | 2006-02-23 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009059990A (ja) * | 2007-09-03 | 2009-03-19 | Rohm Co Ltd | コンデンサ、電子部品、およびコンデンサの製造方法 |
JP2009290179A (ja) * | 2008-04-30 | 2009-12-10 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2014067853A (ja) * | 2012-09-26 | 2014-04-17 | Tokai Rika Co Ltd | 半導体装置及びその製造方法 |
JP2016025103A (ja) * | 2014-07-16 | 2016-02-08 | 富士通株式会社 | 電子部品、電子装置及び電子装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
BR112019002265A2 (pt) | 2019-05-14 |
CA3033042A1 (en) | 2018-02-08 |
RU2705762C1 (ru) | 2019-11-11 |
BR112019002265B1 (pt) | 2022-11-01 |
CN109564894B (zh) | 2021-06-08 |
EP3496137A4 (en) | 2019-07-24 |
KR102050698B1 (ko) | 2019-11-29 |
US10490622B2 (en) | 2019-11-26 |
CA3033042C (en) | 2020-08-04 |
JP6455638B2 (ja) | 2019-01-23 |
EP3496137B1 (en) | 2022-04-06 |
MX2019001411A (es) | 2019-06-24 |
US20190288058A1 (en) | 2019-09-19 |
WO2018025403A1 (ja) | 2018-02-08 |
EP3496137A1 (en) | 2019-06-12 |
KR20190012272A (ko) | 2019-02-08 |
CN109564894A (zh) | 2019-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8053865B2 (en) | MOM capacitors integrated with air-gaps | |
JP5270124B2 (ja) | コンデンサ、および電子部品 | |
KR20120119280A (ko) | 커패시터 | |
JPWO2017145515A1 (ja) | 半導体コンデンサおよび電源モジュール | |
JP2010251404A (ja) | 半導体装置 | |
JP6455638B2 (ja) | 半導体コンデンサ | |
WO2022224669A1 (ja) | キャパシタ | |
JP2005191182A (ja) | 半導体装置及びその製造方法 | |
KR20180130298A (ko) | 커패시터 | |
TWI580057B (zh) | 半導體電容 | |
JP2012190933A (ja) | 半導体装置 | |
CN104934467A (zh) | 半导体装置 | |
JP2010135515A (ja) | 半導体装置およびその製造方法 | |
JP7001162B2 (ja) | 半導体装置、パワーモジュール及び半導体装置の製造方法 | |
JP2016086090A5 (ja) | ||
JP2016086090A (ja) | 半導体装置 | |
JP2009065060A (ja) | 固体電解コンデンサおよび固体電解コンデンサの実装基板への接続構造 | |
TW202143265A (zh) | 多層電容元件以及多層電容元件的設計方法 | |
JP2023135783A (ja) | アイソレータ | |
CN115884672A (zh) | 半导体结构及其制作方法以及电容器 | |
JP2008042066A (ja) | 半導体装置 | |
JP2011159818A (ja) | 半導体装置 | |
JP2008192923A (ja) | 半導体装置 | |
JP2005209880A (ja) | 半導体装置およびその製造方法 | |
CN107799500A (zh) | 半导体装置以及制造该半导体装置的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181009 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20181009 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20181109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181203 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6455638 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |