WO2017212739A1

WO2017212739A1 - 力率改善装置

Info

Publication number: WO2017212739A1
Application number: PCT/JP2017/011363
Authority: WO
Inventors: 羽田　正二
Original assignee: Ntn株式会社
Priority date: 2016-06-10
Filing date: 2017-03-22
Publication date: 2017-12-14
Also published as: EP3471257A1; KR20190016480A; CN109314472B; US10541600B2; KR102320302B1; CN109314472A; EP3471257A4; US20190149038A1

Abstract

三相交流が入力される力率改善装置において、簡易な構成と制御により確実な力率改善と安定した電力変換を行う。三相交流が入力される第１、第２及び第３入力端（Ｒ，Ｓ，Ｔ）にそれぞれ一次コイルの一端が接続された３つのトランス（Ｔｒ，Ｔｓ，Ｔｔ）と、各一次コイルの他端の電圧が一端に印加され一次側の共通電位端に他端が接続されかつ制御端（Ｇ）を具備する１又は複数のスイッチング素子（Ｑ１，Ｑ２，Ｑ３）と、３つのトランス（Ｔｒ，Ｔｓ，Ｔｔ）の各々の二次コイルの他端の電圧が一端に印加されかつ正極出力端（ｐ）へ流れる電流をそれぞれ導通可能とする第１、第２及び第３整流デバイス（Ｄ１，Ｄ２，Ｄ３）と、正極出力端（ｐ）と負極出力端（ｎ）の間に接続された平滑コンデンサ（Ｃ）と、を有し、スイッチング素子（Ｑ１，Ｑ２，Ｑ３）の制御端（Ｇ）が一定のデューティ比をもつ１つの制御信号（Ｖｇ）により制御される。

Description

力率改善装置

　本発明は、三相交流を直流に変換する力率改善装置に関する。

　従来、交流を直流に変換するコンバータにおいて、入力電圧を昇圧しかつ入力電流を入力電圧と同じ正弦波形とすることで力率改善を行う昇圧コンバータを用いた力率改善装置（ＰＦＣとも称される）が知られている。様々な方式が提示されているが、単相及び三相に限らず、概ね交流電圧を整流回路により整流した後に昇圧コンバータが配置されている（特許文献１～７）。特許文献６、７には、風力発電の交流発電機の三相交流出力に対して昇圧と力率改善を行う装置が記載されている。

　従来の昇圧コンバータ型の力率改善装置においては、スイッチ制御においてＰＷＭ処理等を用いた複雑な波形の制御信号が生成されており、複数のスイッチング素子に異なる制御信号を与えたり、各スイッチング素子のスイッチタイミングをずらしたりするなど、複雑な制御が行われている。

　また力率改善装置の入力側と出力側を絶縁するタイプの場合、力率改善装置の昇圧コンバータの出力側に別途、絶縁用のＤＣ／ＤＣコンバータを設けていた。

特開平７－３１１５０号公報特開平８－３３１８６０号公報特開２００２－１０６３２号公報特開２００５－２１８２２４号公報特開２００７－３７２９７号公報特開２０１３－１２８３７９号公報特開２０１４－２３２８６号公報特開２００３－１９９３４４号公報

　自然エネルギーを利用した風力発電等の交流発電機は出力変動が大きいこともあって、その力率改善装置における昇圧コンバータのスイッチ制御においては、最適な電力を取り出すために特に複雑な制御が行われている。例えば、入力電圧・電流及び出力電圧・電流を常時モニタリングすることにより出力電圧や出力電力を目標値に追随させる制御や、山登り法による最大電力点追従（ＭＰＰＴ）制御等がある。

　しかしながら、出力変動の大きい交流発電機に対して複雑な制御を含む力率改善装置を適用することは、動作の安定性や信頼性が保証され難くなる。従って、特に自然エネルギー利用分野における交流発電機の力率改善装置においては、簡易な構成と制御が望ましいといえる。

　また力率改善装置の昇圧コンバータの出力側に別の絶縁用のＤＣ／ＤＣコンバータを設けることはさらに制御及び構成が複雑となりコスト高となる。

　以上の問題点に鑑み本発明は、三相交流が入力される力率改善装置において、簡易な構成と制御により確実な力率改善と安定した電力変換を行うことができると同時に入力側と出力側の絶縁を可能とすることを目的とする。

　上記の目的を達成するべく、本発明は、以下の構成を提供する。なお、括弧内の符号は後述する図面中の符号であり、参考のために付するものである。

・　本発明の力率改善装置の一態様は、
　（ａ）三相交流が入力される第１、第２及び第３入力端（R,S,T）と、
　（ｂ）正極出力端（p）及び負極出力端（n）と、
　（ｃ）各々が一次コイル（Lr1,Ls1,Lt1）と二次コイル（Lr2,Ls2,Lt2）を具備し各々の一次コイルの一端が前記第１、第２及び第３入力端（R,S,T）にそれぞれ接続されかつ各々の二次コイルの一端が前記負極出力端（n）に接続された第１、第２及び第３トランス（Tr,Ts,Tt）と、
　（ｄ）前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の一次コイル（Lr1,Ls1,Lt1）の他端と一次側の共通電位端（e）の間の電流路を導通又は遮断するべくオンオフ制御される、制御端（G）を具備する１又は複数のスイッチング素子と、
　（ｅ）前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の二次コイル（Lr2,Ls2,Lt2）の他端と前記正極出力端（p）の間にそれぞれ接続され、該二次コイルの他端の電位が順バイアスであるとき該正極出力端へ流れる電流をそれぞれ導通させかつ逆バイアスであるときそれぞれ遮断する第１、第２及び第３整流デバイス（D1,D2,D3）と、
　（ｆ）前記正極出力端（p）と前記負極出力端（n）の間に接続された平滑コンデンサ（C）と、を有し、
　（ｇ）前記１又は複数のスイッチング素子の制御端（G）が一定のデューティ比をもつ１つの制御信号により制御されることを特徴とする。
・　上記態様において、前記スイッチング素子が、第１、第２及び第３スイッチング素子（Q1,Q2,Q3）からなり、前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の一次コイル（Lr1,Ls1,Lt1）の他端と一次側の共通電位端（e）の間に各スイッチング素子がそれぞれ接続されることを特徴とする。
・　上記態様において、前記スイッチング素子が、１つのスイッチング素子（Q）からなり、前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の一次コイル（Lr1,Ls1,Lt1）の他端と一次側の共通電位端（e）の間に該スイッチング素子が接続されることを特徴とする。
・　上記態様において、前記一次側の共通電位端（e）から前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の一次コイル（Lr1,Ls1,Lt1）の各々を介して前記第１、第２及び第３入力端（R,S,T）へ還流する電流をそれぞれ導通可能とする第４、第５及び第６整流デバイス（D4,D5,D6）を有することを特徴とする。
・　上記態様において、前記一次側の共通電位端（e）から前記第１、第２及び第３入力端（R,S,T）へ直接還流する電流をそれぞれ導通可能とする第４、第５及び第６整流デバイス（D14,D15,D16）を有することを特徴とする。

・　本発明の力率改善装置の別の態様は、
　（ａ）三相交流が入力される第１、第２及び第３入力端（R,S,T）と、
　（ｂ）正極出力端（p）及び負極出力端（n）と、
　（ｃ）各々が一次コイル（Lr1,Ls1,Lt1）と第１の二次コイル（Lr21,Ls21,Lt21）と第２の二次コイル（Lr22,Ls22,Lt22）とを具備し各々の一次コイルの一端が前記第１、第２及び第３入力端（R,S,T）にそれぞれ接続されかつ各々の該第１の二次コイルの他端及び該第２の二次コイルの一端が前記負極出力端（n）に接続された第１、第２及び第３トランス（Tr,Ts,Tt）と、
　（ｄ）前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の一次コイル（Lr1,Ls1,Lt1）の他端と一次側の共通電位端（e）の間の電流路を導通又は遮断するべくオンオフ制御される、制御端（G）を具備する１又は複数のスイッチング素子と、
　（ｅ）前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の第１の二次コイル（Lr21,Ls21,Lt21）の一端と前記正極出力端（p）の間にそれぞれ接続され、該第１の二次コイルの一端の電位が順バイアスであるとき該正極出力端へ流れる電流をそれぞれ導通させかつ逆バイアスであるときそれぞれ遮断する第１、第２及び第３整流デバイス（D1,D2,D3）と、
　（ｆ）前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の第２の二次コイル（Lr22,Ls22,Lt22）の他端と前記正極出力端（p）の間にそれぞれ接続され、該第２の二次コイルの他端の電位が順バイアスであるとき該正極出力端へ流れる電流をそれぞれ導通させかつ逆バイアスであるときそれぞれ遮断する第４、第５及び第６整流デバイス（D1',D2',D3'）と、
　（ｇ）前記正極出力端（p）と前記負極出力端（n）の間に接続された平滑コンデンサ（C）と、を有し、
　（ｈ）前記１又は複数のスイッチング素子の制御端が一定のデューティ比をもつ１つの制御信号により制御されることを特徴とする。
・　上記別の態様において、前記スイッチング素子が、第１、第２及び第３スイッチング素子（Q1,Q2,Q3）からなり、前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の一次コイル（Lr1,Ls1,Lt1）の他端と一次側の共通電位端（e）の間に各スイッチング素子がそれぞれ接続されることを特徴とする。
・　上記別の態様において、前記スイッチング素子が、１つのスイッチング素子（Q）からなり、前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の一次コイル（Lr1,Ls1,Lt1）の他端と一次側の共通電位端（e）の間に該スイッチング素子が接続されることを特徴とする。
・　上記別の態様において、前記一次側の共通電位端（e）から前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の一次コイル（Lr1,Ls1,Lt1）の各々を介して前記第１、第２及び第３入力端（R,S,T）へ還流する電流をそれぞれ導通可能とする第７、第８及び第９整流デバイス（D4,D5,D6）を有することを特徴とする。
・　上記別の態様において、前記一次側の共通電位端（e）から前記第１、第２及び第３入力端（R,S,T）へ直接還流する電流をそれぞれ導通可能とする第７、第８及び第９整流デバイス（D14,D15,D16）を有することを特徴とする。
・　上記別の態様において、前記一次コイル（Lr1,Ls1,Lt1）と前記第１の二次コイル（Lr21,Ls21,Lt21）の磁気結合が疎結合であり、かつ、前記（Lr1,Ls1,Lt1）と前記第２の二次コイル（Lr22,Ls22,Lt22）の磁気結合が密結合であることを特徴とする。

・　上記いずれかの態様において、三相交流の入力電圧を検出する入力電圧検出要素と、
　検出された前記入力電圧に対応する１つのデューティ比を決定し、決定したデューティ比をもつ前記制御信号を生成する要素と、を有することを特徴とする。
・　上記いずれかの態様において、前記入力電圧と前記デューティ比の対応関係が予め設定されていることを特徴とする。

　本発明により、三相交流を入力され力率改善と電力変換を行う力率改善装置において、簡易な構成と制御を実現することができると共に、入力側と出力側を絶縁することができる。

図１は、本発明の力率改善装置の第１の実施形態の回路構成を概略的に示した図である。図２は、図１に示した回路構成の各所の電流又は電圧の時間変化である動作波形の例を模式的に示す図である。図３は、図１に示した回路構成の各所の電流又は電圧の時間変化である動作波形の例を模式的に示す図である。図４Ａは、図１に示した回路構成のＲモードにおけるオン期間の電流の流れを示す図である。図４Ｂは、図１に示した回路構成のＲモードにおけるオフ期間の電流の流れを示す図である。図４Ｃは、図４Ａ及び図４Ｂにおける各電流の波形の例を概略的に示す図である。図５は、本発明の力率改善装置の第２の実施形態の回路構成を概略的に示した図である。図６は、本発明の力率改善装置の第３の実施形態の回路構成を概略的に示した図である。図７は、本発明の力率改善装置の第４の実施形態の回路構成を概略的に示した図である。図８は、本発明の力率改善装置の第５の実施形態の回路構成を概略的に示した図である。図９Ａは、図８に示した回路構成のＲモードにおけるオン期間の電流の流れを示す図である。図９Ａは、図８に示した回路構成のＲモードにおけるオフ期間の電流の流れを示す図である。図９Ｃは、図９Ａ及び図９Ｂにおける各電流の波形の例を概略的に示す図である。図１０は、第６の実施形態に関係する、ＰＷＭ制御ＩＣ用のデューティ比コントローラの基本形態を含む、力率改善装置の構成を概略的かつ模式的に示した図である。図１１は、デューティ比コントローラにおける入力である発電機出力電圧と、出力であるデューティ比制御電圧の関係を模式的に示したグラフである。図１２は、デューティ比コントローラの第１抵抗素子を調整した場合における、力率改善装置の入力電圧である発電機出力電圧と、出力電圧の関係を模式的に示したグラフである。図１３は、第６の実施形態に関係するＰＷＭ制御ＩＣ用デューティ比コントローラの構成例を含む力率改善装置を概略的に示した図である。図１４は、第６の実施形態に関係するＰＷＭ制御ＩＣ用デューティ比コントローラの別の構成例を含む力率改善装置を概略的に示した図である。図１５は、第７の実施形態の構成例を概略的に示す回路図である。図１６（ａ）（ｂ）は、図１５に示した回路におけるオン期間及びオフ期間の電位関係を模式的に示した図である。図１７は、第７の実施形態の別の構成例を概略的に示す回路図である。図１８（ａ）（ｂ）は、図１７に示した回路におけるオン期間及びオフ期間の電位関係を模式的に示した図である。

　以下、図面を参照しつつ、本発明による力率改善装置の実施形態について説明する。本発明の力率改善装置は、三相交流入力のみでなく、単相交流入力及び直流入力に対しても動作するが、以下では、好適である三相交流入力を例として本発明の実施形態を説明する。各図において、基本的に同一又は類似の構成要素については同一又は類似の符号で示している。

　例えば風力発電の交流発電機は、永久磁石であるロータとＹ結線された三相のステータコイルを備えている。交流発電機の軸は風車の軸と適宜のギアを介して連結されている。風車の回転数は風速に比例し、交流発電機の回転数は風車の回転数に比例する。風車が回転し交流発電機の軸が回転すると、三相のステータコイルから三相交流が出力される。交流発電機の出力電圧は、発電機回転数に比例する。

　本発明の力率改善装置は、上記のような交流発電機の出力を入力とし、負荷に対して直流を出力するものである。力率改善装置は、三相交流電力を直流電力に変換する電力変換装置でもある。力率改善装置は、入力電流の波形を入力電圧と同じ正弦波の波形としかつ位相を一致させて力率を１とすることを目的とする。

　さらに本発明の力率改善装置は、入力側と出力側を電気的に絶縁する機能を備えている。本発明の力率改善装置の出力側に接続される負荷は、各種機器、インバータ（系統連系インバータを含む）等である。

［１］第１の実施形態
　＜第１の実施形態の構成＞
　図１は、本発明の力率改善装置の第１の実施形態の回路構成を概略的に示した図である。
第１の実施形態による三相交流の力率改善装置は、入力側と出力側を絶縁するために各相に対応する３つのトランスを設けている。各トランスは基本的にフライバックコンバータと同様の構成を有する。

　入力側であるトランスの一次側には、三相交流が入力される３つの端子である第１入力端Ｒ、第２入力端Ｓ及び第３入力端Ｔがある。三相交流の各相が各入力端からそれぞれ入力される。本明細書では、三相交流の各相をＲ相、Ｓ相、Ｔ相と称する。各相の位相は２π／３（１２０°）ずつ異なっている。

　出力側であるトランスの二次側には、直流が出力される２つの端子である正極出力端ｐと負極出力端ｎがある。正極出力端ｐと負極出力端ｎの間に接続された負荷に出力電圧Ｖｏが印加され、正極出力端ｐから負極出力端ｎへと負荷を通して出力電流Ｉｏが流れる。説明を簡単とするために抵抗負荷を想定するが、適用対象は抵抗負荷に限られない。

　３つのトランスＴｒ、Ｔｓ、Ｔｔはそれぞれ１つの一次コイルと１つの二次コイルを具備し、好適には同じ構成のものすなわち電気磁気特性が等しいものを用いる。符号Ｌｒ１、Ｌｓ１、Ｌｔ１は各トランスの一次コイルを示し、符号Ｌｒ２、Ｌｓ２、Ｌｔ２は各トランスの二次コイルを示す。各コイルの巻き始め端子を黒丸で示している（黒丸はコイルの極性を示す）。本明細書でコイルについて「一端」と「他端」という場合は、「巻き始め端子」と「巻き終わり端子」をいう場合も、「巻き終わり端子」と「巻き始め端子」をいう場合も、いずれも含むものとする（他の実施形態でも同様）。

　各トランスの一次コイルＬｒ１、Ｌｓ１、Ｌｔ１の一端（本例では巻き始め端子）が、それぞれ三相交流の各入力端Ｒ、Ｓ、Ｔに接続される。また、各トランスの一次コイルＬｒ１、Ｌｓ１、Ｌｔ１の他端（本例では巻き終わり端子）には、３つのスイッチング素子Ｑ１、Ｑ２、Ｑ３の各々の一端が接続されている。各スイッチング素子Ｑ１、Ｑ２、Ｑ３の他端は、一次側の共通電位端ｅに接続されている。各スイッチング素子Ｑ１、Ｑ２、Ｑ３は、一次コイルＬｒ１、Ｌｓ１、Ｌｔ１の他端と一次側の共通電位端ｅの間の電流路を導通又は遮断するようにオンオフ制御される。

　さらに各スイッチング素子Ｑ１、Ｑ２、Ｑ３は、オンオフ制御するための制御端Ｇをそれぞれ具備し、各制御端は共通する１つの制御信号Ｖｇにより制御される。制御信号Ｖｇは、所定の周波数及びデューティ比をもつパルス波形を有する。すなわち、３つのスイッチング素子Ｑ１、Ｑ２、Ｑ３に対しては、常に同時にオンオフするようにスイッチ制御が行われる。図示の例では、スイッチング素子Ｑ１、Ｑ２、Ｑ３がｎチャネル形ＭＯＳＦＥＴ（以下ＦＥＴＱ１、Ｑ２、Ｑ３と称する）であり、一端がドレイン、他端がソース、制御端がゲートＧである。この場合、制御信号Ｖｇは電圧信号である。ＭＯＳＦＥＴはｐチャネル形でもよい。

　さらに各スイッチング素子Ｑ１、Ｑ２、Ｑ３を通って一次側の共通電位端ｅへとそれぞれ流れる電流を、三相交流の入力側へ還流させるための整流デバイスＤ４、Ｄ５、Ｄ６が接続されている。これらの整流デバイスＤ４、Ｄ５、Ｄ６は、一次側の共通電位端から各トランスの一次コイルＬｒ１、Ｌｓ１、Ｌｔ１の各々を介して第１、第２及び第３入力端Ｒ、Ｓ、Ｔの各々へと電流を還流させるためのものである。

　整流デバイスＤ４、Ｄ５、Ｄ６は、ＭＯＳＦＥＴであるＦＥＴＱ１、Ｑ２、Ｑ３の各々の寄生ダイオードによっても同じ機能を果たすことができるので、この場合は外付けの整流デバイスが無くてもよい。しかしながら、ＭＯＳＦＥＴであっても、順方向電圧の低い整流素子を外付けして優先的な電流路を設けることが好適である。なお、スイッチング素子Ｑ１、Ｑ２、Ｑ３がＭＯＳＦＥＴ以外である場合、例えばＩＧＢＴやバイポーラトランジスタの場合は、外付けの整流デバイスは必須である。外付けの整流デバイスは、スイッチング素子の主電流に対して逆並列（寄生ダイオードと並列）に接続する。以下、整流デバイスＤ４、Ｄ５、Ｄ６を「還流ダイオード」と称する。

　各トランスの二次コイルＬｒ２、Ｌｓ２、Ｌｔ２の他端には、それぞれ整流デバイスＤ１、Ｄ２、Ｄ３の各々の一端が接続され、各整流デバイスＤ１、Ｄ２、Ｄ３の他端は正極出力端ｐに接続されている。従って、各整流デバイスＤ１、Ｄ２、Ｄ３の一端には各トランスの二次コイルＬｒ２、Ｌｓ２、Ｌｔ２の他端の電位がそれぞれ印加される。各整流デバイスＤ１、Ｄ２、Ｄ３は、順バイアスのときに各トランスの二次コイルＬｒ２、Ｌｓ２、Ｌｔ２の他端から正極出力端ｐへそれぞれ流れる電流を導通させ、逆バイアスのときはそれぞれ遮断する。

　整流デバイスＤ１、Ｄ２、Ｄ３は、基本的にフライバックコンバータの出力ダイオードに相当する。以下、「出力ダイオード」と称する。出力ダイオードは、順方向電圧降下が小さくかつ高速動作を行うものが好適である。

　各トランスの二次コイルＬｒ２、Ｌｓ２、Ｌｔ２の一端は、二次側の共通電位端である負極出力端ｎに接続されている。

　さらに、正極出力端ｐと負極出力端ｎの間に接続された平滑コンデンサＣを有する。

　さらに、制御部１を有する。制御部１は、三相交流の入力電圧Ｖｉを検出する要素を少なくとも有し、好適にはフィードバック制御のために出力電圧Ｖｏを検出する要素を有する。さらに、検出されたそれらの電圧を基に対応する制御信号Ｖｇを生成する要素を有する。

　入力電圧Ｖｉを検出する要素は、一例として、第１、第２及び第３入力端Ｒ、Ｓ、Ｔの各々から整流デバイスＤ７、Ｄ８、Ｄ９をそれぞれ介して交流入力電流を整流した電流を取得し、それらを平均化する等の処理を行い、入力電圧Ｖｉとする。入力電圧Ｖｉは、三相交流入力の実効値、最大値、平均値（絶対値）のいずれでもよく、入力電圧の振幅を評価できるパラメータであればよい。

　本明細書における「整流デバイス」には、ダイオードの他に、ダイオードと等価の整流回路も含むものとする。

　出力電圧Ｖｏを検出する要素は、正極出力端ｐと負極出力端ｎの間の電圧を取得する。本発明は、力率改善装置の入力側と出力側を絶縁することを目的とするので、出力電圧Ｖｏのフィードバック信号は、フォトカプラＰＣを介して電気的に絶縁されて制御部１に入力されることが好ましい。フォトカプラＰＣの位置は図示の例に限られず、出力端ｐ、ｎとスイッチング素子の制御端Ｇの間の経路上のいずれかにあればよい。

　制御信号Ｖｇを生成する要素は、検出された入力電圧Ｖｉに基づいて、又は、検出された入力電圧Ｖｉ及び出力電圧Ｖｏに基づいて、制御信号Ｖｇの所定のデューティ比を決定する。さらに、決定された１つのデューティ比を基に制御信号Ｖｇを生成する。一般的にはＰＷＭ回路又はＰＷＭ素子が用いられる。例えば決定された１つのデューティ比に対応する直流信号と一定の周波数をもつ搬送三角波信号を比較器に入力することにより一定のデューティ比をもつパルス状の制御信号Ｖｇを出力する。本発明では、このような制御信号Ｖｇを「一定のデューティ比をもつ」制御信号と称している。

　＜第１の実施形態の動作＞
　図２及び図３は、図１に示した回路構成の各所の電流又は電圧の時間変化である動作波形の例を模式的に示した図である。

　図２（ａ）は三相交流の各相の入力電圧の時間変化を示す図である。各相の電圧をｖｒ、ｖｓ、ｖｔで示す。各相の電圧は中性点（Ｙ字結線の中心）を基準電位として示している。第１、第２、第３入力端Ｒ、Ｓ、Ｔの電位のうち最低電位の軌跡を図２（ａ）に太線で示す。このように１２０°毎に最低電位となる相が順に入れ替わっている。以下、最低電位となる相の名称をとって各モードを「Ｒモード」、「Ｓモード」、「Ｔモード」と称する。例えばＲモードでは、第１入力端Ｒの電位が最も低く、Ｒモードの前半では第２入力端Ｓの電位が第３入力端Ｔの電位より高く、Ｒモードの後半では第３入力端Ｔの電位が第２入力端Ｓの電位より高くなる。

　図２（ｂ）は、入力電圧Ｖｉの一例を示したものである。例えば、三相交流を半端整流した電圧を平均化したものである。

　図２（ｃ）（ｄ）（ｅ）は、三相交流入力により各トランスの一次コイルＬｒ１、Ｌｓ１、Ｌｔ１の一端にそれぞれ印加される電圧ｖ(Ｌｒ１)、ｖ(Ｌｓ１)、ｖ(Ｌｔ１)を示した図である。この場合の各電圧は、図２（ａ）に示した最低電位の軌跡ラインを基準電位として示している。従って、接続された入力端が最低電位となるモードでは一次コイルの一端に印加される電圧が零となり、それ以外のモードでは、接続された入力端と最低電位の入力端の間の線間電圧が一次コイルの一端に印加されることになる。

　図２（ｃ）（ｄ）（ｅ）において、Ｒモードの区間では、トランスＴｒの一次コイルＬｒ１の一端の電圧ｖ(Ｌｒ１)は、零である。トランスＴｓの一次コイルＬｓ１の一端の電圧ｖ(Ｌｓ１)は、第２入力端Ｓと第１入力端Ｒの線間電圧ｖsrである。トランスＴｔの一次コイルＬｔ１の一端の電圧ｖ(Ｌｔ１)は、第３入力端Ｔと第１入力端Ｒの線間電圧ｖtrである。

　図２（ｃ）（ｄ）（ｅ）において、Ｓモードの区間では、トランスＴｒの一次コイルＬｒ１の一端の電圧ｖ(Ｌｒ１)は、第１入力端Ｒと第２入力端Ｓの線間電圧ｖrsである。トランスＴｓの一次コイルＬｓ１の一端の電圧ｖ(Ｌｓ１)は、零である。トランスＴｔの一次コイルＬｔ１の一端の電圧ｖ(Ｌｔ１)は、第３入力端Ｔと第２入力端Ｓの線間電圧ｖtsである。

　図２（ｃ）（ｄ）（ｅ）において、Ｔモードの区間では、トランスＴｒの一次コイルＬｒ１の一端の電圧ｖ(Ｌｒ１)は、第１入力端Ｒと第３入力端Ｔの線間電圧ｖrtである。トランスＴｓの一次コイルＬｓ１の一端の電圧ｖ(Ｌｓ１)は、第２入力端Ｓと第３入力端Ｔの線間電圧ｖstである。トランスＴｔの一次コイルＬｔ１の一端の電圧ｖ(Ｌｔ１)は、零である。

　図２（ｆ）は、出力電圧Ｖｏの一例を示したものである。平滑コンデンサＣの作用によりほぼ直流となる（リップルは無視している）。

　図３（ａ）は、制御部１から各ＦＥＴのゲートＧに送信される制御信号Ｖｇを示している。制御信号Ｖｇは、周波数が数ｋＨｚ～数百ｋＨｚであり、制御部１において一定のデューティ比が決定され、それを基に生成されたものである。なお、三相交流入力の周波数は、制御信号Ｖｇに比べて十分に低く、例えば風力発電の交流発電機の場合、数Ｈｚ～１００Ｈｚ程度である。

　図３（ｂ）と（ｃ）は、トランスＴｒの一次コイルＬｒ１と二次コイルＬｒ２の電流波形、図３（ｄ）と（ｅ）は、トランスＴｓの一次コイルＬｓ１と二次コイルＬｓ２の電流波形、図３（ｆ）と（ｇ）は、トランスＴｔの一次コイルＬｔ１と二次コイルＬｔ２の電流波形を示している。

　なお、図３では、一次側の入力電流とそれに起因して流れる二次側の主電流であるフライバック電流のみを示している。すなわち各トランスにおいて、一次コイルの一端に最低電位以外の電位が印加されるモードにおいて流れる電流を示している。なお、一次コイルの一端が最低電位となるモードでは動作が異なるので、後に図４Ａ、図４Ｂ、図４Ｃを参照して詳細に説明する。

　本例では制御信号ＶｇがオンになるとＦＥＴＱ１、Ｑ２、Ｑ３がオンになり、各トランスの一次コイルＬｒ１、Ｌｓ１、Ｌｔ１には、各入力端から印加される電圧に応じて励磁電流が流れ磁気エネルギーが蓄積される。一方、二次コイルＬｒ２、Ｌｓ２、Ｌｔ２は出力ダイオードが逆バイアスとなるので電流は流れない。

　本例では制御信号ＶｇがオフになるとＦＥＴＱ１、Ｑ２、Ｑ３がオフになり、各トランスの一次コイルＬｒ１、Ｌｓ１、Ｌｔ１は電流路が遮断されるので電流は零となる一方、二次コイルＬｒ２、Ｌｓ２、Ｌｔ２には逆起電力が生じて出力ダイオードが順バイアスとなりフライバック電流が流れる。二次コイルＬｒ２、Ｌｓ２、Ｌｔ２に流れる電流波形は、包絡線を辿ると入力端の電圧波形と位相が一致した正弦波となる。図示の例では便宜上、電流の連続モードで動作する場合を示しているが、臨界モード又は不連続モードとなる場合も本発明に含まれる。これにより力率が１となり力率改善される。

　図３（ｈ）は、負荷に流れる出力電流Ｉｏの一例を示したものである。図３（ｃ）（ｅ）（ｇ）に示す二次コイルに流れる電流が加算されて正極出力端に出力される。平滑コンデンサＣの作用によりほぼ直流となる（リップルは無視している）。

　以下、図４Ａ、図４Ｂ及び図４Ｃを参照して図１の回路構成における力率改善装置の動作についてさらに詳細に説明する。図４Ａ及び図４Ｂでは、図１の回路構成の一部を省略して示している。図４ＡはＲモード（第１入力端Ｒが最低電位）におけるオン期間に対応し、図４ＢはＲモードにおけるオフ期間に対応する。図４Ｃは制御信号Ｖｇの一周期における一次コイル及び二次コイルを流れる電流波形の例を示している。Ｓモード及びＴモードについては同様であるので省略する。

　・オン期間の動作
　図４Ａは、Ｒモードにおけるオン期間の電流の流れを示している。矢印付きの点線は主電流の流れを示している。矢印付き２点鎖線は還流電流により生じる副次的電流を示している。

　制御信号Ｖｇがオンになると、ＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３がいずれもオンとなりスイッチが閉じる。トランスＴｓの一次コイルＬｓ１には線間電圧ｖsrにより入力電流ｉsr1が流れる。入力電流ｉsr1の経路は、第２入力端Ｓ→一次コイルＬｓ１→ＦＥＴＱ２→ＦＥＴＱ１(又は還流ダイオードＤ４)→一次コイルＬｒ１→第１入力端Ｒである。

　トランスＴｔの一次コイルＬｔ１には線間電圧ｖtrにより入力電流ｉtr1が流れる。入力電流ｉtr1の経路は、第３入力端Ｔ→一次コイルＬｔ１→ＦＥＴＱ３→ＦＥＴＱ１(又は還流ダイオードＤ４)→一次コイルＬｒ１→第１入力端Ｒである。

　このオン期間に流れる入力電流が励磁電流となりトランスＴｓ、Ｔｔに磁気エネルギーが蓄積される。この間、負荷には平滑コンデンサＣから放電電流が流れる。なおこの時点では、平滑コンデンサＣは既に定常状態にあり充電されているものとする。

　またオン期間には、トランスＴｒの一次コイルＬｒ１には還流電流（ｉsr1＋ｉtr1）が流れる。還流電流の向きは入力電流とは逆方向である。この還流電流により、二次コイルＬｒ２に起電力が生じ、二次コイルＬｒ２の他端の電位に対して出力ダイオードＤ１が順バイアスとなる。この結果、二次コイルＬｒ２にフォワード電流ｉrr2が流れる。本実施形態の力率改善装置は、基本的にフライバックコンバータであるが、このように副次的なフォワード電流も流れる。二次コイルのフォワード電流は、一次コイルの一端が最低電位となるモードにおけるオン期間に流れることになる。

　・オフ期間の動作
　図４Ｂは、Ｒモードにおけるオフ期間の電流の流れを示している。矢印付きの点線は主電流の流れを示している。制御信号Ｖｇがオフになると、ＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３がいずれもオフとなりスイッチが開く。一次コイルＬｒ１、Ｌｓ１、Ｌｔ１の各電流路は遮断され、電流が零となる。これにより各コイルに逆起電力が生じる。

　トランスＴｓの二次コイルＬｓ２に生じた逆起電力により、二次コイルＬｓ２の他端の電位に対し出力ダイオードＤ２が順バイアスとなり、フライバック電流ｉsr2が流れる。その経路は、二次コイルＬｓ２→出力ダイオードＤ２→負荷（又は平滑コンデンサＣ）→二次コイルＬｓ２である。

　トランスＴｔの二次コイルＬｔ２に生じた逆起電力により、二次コイルＬｓ１の他端の電位に対し出力ダイオードＤ３が順バイアスとなり、フライバック電流ｉtr2が流れる。その経路は、二次コイルＬｔ２→出力ダイオードＤ３→負荷（又は平滑コンデンサＣ）→二次コイルＬｔ２である。

　オフ期間にフライバック電流が流れることにより、トランスＴｓ、Ｔｔに蓄積された磁気エネルギーは放出される。なお、オフ期間のフライバック電流の一部は平滑コンデンサＣに充電電流として流れる。

　トランスＴｒの二次コイルＬｒ２に生じた逆起電力により出力ダイオードＤ１が逆バイアスとなるので、二次コイルＬｒ２には電流は流れない。

　［制御信号の一周期の電流波形］
　図４Ｃは、Ｒモードにおける制御信号Ｖｇの一周期の波形と、各トランスの一次コイルＬｒ１、Ｌｓ１、Ｌｔ１及び二次コイルＬｒ２、Ｌｓ２、Ｌｔ２に流れる電流の波形を模式的に示している。説明を省略するが、Ｓモード及びＴモードにおいても同様である。制御信号Ｖｇのデューティ比は、一周期の長さＴに対するオン時間の長さＴonの比で表される。

　オン期間において、トランスＴｓ、Ｔｔの一次コイルＬｓ１、Ｌｔ１の電流ｉsr1、ｉtr1は時間の経過と共に増加する。オフ期間において、二次コイルＬｓ２、Ｌｔ２の電流ｉsr2、ｉtr2は時間の経過と共に減少していく。

　一周期における一次コイルＬｓ１の電流ｉsr1の平均値をＩsr1とし、線間電圧ｖsrの瞬時値（一周期の開始時の値）をＶsrとし、一次コイルＬｓ１のインダクタンスをＬとすると、
　　　Ｉsr1＝Ｖsr／Ｌω　　（ωは制御信号Ｖｇの周波数）
となる。この式は、一次コイルに流れる電流が入力電圧と同位相の正弦波となることを示している。これにより二次コイルに流れる電流もまた、入力電圧と同位相の正弦波となる。よって、力率は１となり力率改善される。

　Ｒモードにおける主要な出力電流は、トランスＴｓとＴｔのオフ期間のフライバック電流であり、二次コイルＬｓ２とＬｔ２を流れる電流ｉsr2と電流ｉtr2の和である。

　また、Ｒモードにおける出力電流は、トランスＴｒのオン期間のフォワード電流によっても得られ、これは二次コイルＬｒ２を流れる電流ｉrr2である。よって、本実施形態ではオン期間とオフ期間の双方において出力電流が得られることになる。

［２］第２の実施形態
　図５は、本発明の力率改善装置の第２の実施形態の回路構成を概略的に示した図である。
　上述した第１の実施形態と異なる構成についてのみ説明する。

　第２の実施形態では、図１の第１の実施形態における還流ダイオードＤ４、Ｄ５、Ｄ６に替えて還流ダイオードＤ１４、Ｄ１５、Ｄ１６を有する。還流ダイオードＤ１４、Ｄ１５、Ｄ１６は、アノードが一次側の共通電位端ｅに接続され、各々のカソードが各トランスの一次コイルＬｒ１、Ｌｓ１、Ｌｔ１の各々の一端すなわち第１入力端Ｒ、第２入力端Ｓ、第３入力端Ｔにそれぞれ接続されている。

　図５中に矢印付きの点線でＲモードのオン期間の電流の流れを示している。第２の実施形態では、一次側の還流電流は、一次コイルＬｒ１、Ｌｓ１、Ｌｔ１を介さずに還流ダイオードＤ１４、Ｄ１５、Ｄ１６により直接、第１入力端Ｒ、第２入力端Ｓ、第３入力端Ｔにそれぞれ流れ、三相交流電源に戻される。これにより、第１の実施形態に比べて一次コイルＬｒ１、Ｌｓ１、Ｌｔ１に流れる電流が減少するので磁気飽和し難くなる。

　なお、第２の実施形態では、オン期間において一次コイルＬｒ１、Ｌｓ１、Ｌｔ１に還流電流が流れないので、第１の実施形態で得られるオン期間のフォワード電流は得られない。

［３］第３の実施形態
　図６は、本発明の力率改善装置の第３の実施形態の回路構成を概略的に示した図である。
　上述した第１の実施形態と異なる構成についてのみ説明する。

　第３の実施形態では、図１の第１の実施形態における３つのスイッチング素子Ｑ１、Ｑ２、Ｑ３が１つのスイッチング素子Ｑにまとめられている。本発明では、三相交流入力の各相に対する昇圧コンバータのスイッチ制御が、共通する１つの制御信号により行われるので、スイッチング素子を１つにまとめることができる。これによりスイッチング素子のコストを低減できる。図示の例では、ｎチャネル形ＭＯＳＦＥＴ（以下、ＦＥＴＱと称する）を用いているが、ｐチャネル形でもよく、他のスイッチング素子でもよい。

　各トランスの一次コイルＬｒ１、Ｌｓ１、Ｌｔ１の各々の他端に対して３つのダイオードＤ１７、Ｄ１８、Ｄ１９のアノードをそれぞれ接続し、カソードをＦＥＴＱのドレインに接続している。ダイオードＤ１７、Ｄ１８、Ｄ１９は、オン期間の入力電流に対して順方向に接続されている。ＦＥＴＱのソースは、一次側の共通電位端ｅに接続されている。還流ダイオードＤ４、Ｄ５、Ｄ６は、第１の実施形態と同様にアノードが共通電位端ｅに接続され、各々のカソードは一次コイルＬｒ１、Ｌｓ１、Ｌｔ１の他端にそれぞれ接続されている。

　図６中に矢印付きの点線でＲモードのオン期間の電流の流れを示している。第３の実施形態では、一次側の入力電流は、一次コイルの他端からダイオードＤ１７、Ｄ１８、Ｄ１９を通してＦＥＴＱに流れる。第３の実施形態では、ＦＥＴＱを共有しているので、ＭＯＳＦＥＴであっても各相の還流ダイオードＤ４、Ｄ５、Ｄ６が必要となる。

　なお、第３の実施形態では、図６に示すようにオン期間に還流ダイオードＤ４から一次コイルＬｒ１に還流電流が流れるので、第１の実施形態と同様に二次コイルＬｒ２にフォワード電流ｉrr2が流れ、出力ダイオードＤ１を通して出力される。

［４］第４の実施形態
　図７は、本発明の力率改善装置の第４の実施形態の回路構成を概略的に示した図である。
　第４の実施形態は、第３の実施形態に示した１つのスイッチング素子Ｑにより昇圧コンバータのスイッチ制御を行う構成において、第２の実施形態に示した還流ダイオードＤ１４、Ｄ１５、Ｄ１６を採用した形態である。

　第４の実施形態では、スイッチング素子のコストを低減できる。加えて、一次側の還流電流は、一次コイルＬｒ１、Ｌｓ１、Ｌｔ１を介さずに還流ダイオードＤ１４、Ｄ１５、Ｄ１６により直接、第１入力端Ｒ、第２入力端Ｓ、第３入力端Ｔにそれぞれ流れ、三相交流電源に戻される。これにより、第１の実施形態に比べて一次コイルＬｒ１、Ｌｓ１、Ｌｔ１に流れる電流が減少するので磁気飽和し難くなる。

　図７中に矢印付きの点線でＲモードのオン期間の電流の流れを示している。第４の実施形態では、オン期間において一次コイルＬｒ１、Ｌｓ１、Ｌｔ１に還流電流が流れないので、第１の実施形態で得られるオン期間のフォワード電流は得られない。

［５］第５の実施形態
　＜第５の実施形態の構成＞
　図８は、本発明の力率改善装置の第５の実施形態の回路構成を概略的に示した図である。
　第５の実施形態による三相交流の力率改善装置は、各相に対応する３つのトランスがそれぞれフォワードコンバータとフライバックコンバータの双方の機能を有している。このために、第５の実施形態では、各相のトランスが、一次コイルＬ１と、第１の二次コイルＬ２１と、第２の二次コイルＬ２２とを具備する。

　以下、各相に対応するトランスを区別して説明する際には、図８に示すように各トランスの一次コイルＬ１をＬｒ１、Ｌｓ１、Ｌｔ１で示し、第１の二次コイルＬ２１をＬｒ２１、Ｌｓ２１、Ｌｔ２１で示し、第２の二次コイルＬ２２をＬｒ２２、Ｌｓ２２、Ｌｔ２２で示す。

　一次コイルＬ１と第１の二次コイルＬ２１は疎結合とすることが好適であり、一次コイルＬ１と第２の二次コイルＬ２２は密結合とすることが好適である。「疎結合」では、トランスに巻回された２つのコイルの磁気結合の結合係数が１ではなく、一次コイルＬ１から出た磁束の全てを二次コイルＬ２に通過させるのではなく一部の磁束を漏洩させるようにしている。従って、相互誘導による電圧比が巻数比のみによっては決定されないことになるが本発明の本質ではない。２つのコイルを疎結合とするためには、トランスのコアにギャップを設けたり、一次コイルと二次コイルを離隔して巻回したりする。また、「密結合」では、トランスに巻回された２つのコイルの磁気結合の結合係数が１である。２つのコイルを密結合とするためには、漏れ磁束を生じないように重ね巻きをしたりする。

　各トランスＴｒ、Ｔｓ、Ｔｔの一次側の構成は、第１の実施形態と同じであるので説明を省略する。なお、各トランスＴｒ、Ｔｓ、Ｔｔの一次側の構成は、上述した第２、第３、第４の実施形態の各々における一次側の構成を採用してもよい。

　次に、各トランスＴｒ、Ｔｓ、Ｔｔの二次側の構成について説明する。第１の二次コイルＬ２１の一端（本例では巻き始め端子）と正極出力端ｐの間には出力ダイオードＤ１が接続されている。出力ダイオードＤ１のアノードが第１の二次コイルＬ２１の一端に、カソードが正極出力端ｐに接続されている。第１の二次コイルＬ２１の他端は、負極出力端ｎに接続されている。

　第２の二次コイルＬ２２の他端（本例では巻き終わり端子）と正極出力端ｐの間には出力ダイオードＤ２が接続されている。出力ダイオードＤ２のアノードが第２の二次コイルＬ２２の他端に、カソードが正極出力端ｐに接続されている。第２の二次コイルＬ２２の一端は、負極出力端ｎに接続されている。

　出力ダイオードＤ１、Ｄ２は、順バイアスの電圧が印加されると導通し、逆バイアスに対して遮断される。正極出力端ｐと負極出力端ｎの間には平滑コンデンサＣが接続されている。これらの出力端ｐ、ｎの間には負荷が接続されている。

　＜第５の実施形態の動作＞
　図９Ａ、図９Ｂ及び図９Ｃを参照して図８の回路構成における力率改善装置の動作について説明する。図９Ａ及び図９Ｂでは、図８の回路構成の一部を省略して示している。図９ＡはＲモード（第１入力端Ｒが最低電位）におけるオン期間に対応し、図９ＢはＲモードにおけるオフ期間に対応する。図９Ｃは制御信号の一周期における一次コイル及び二次コイルを流れる電流波形の例を示している。Ｓモード及びＴモードについては同様であるので省略する。また、平滑コンデンサＣの充放電電流については図示及び説明を省略する。

　・オン期間の動作
　図９Ａは、Ｒモードにおけるオン期間の電流の流れを示している。矢印付きの点線は主電流の流れを示している。矢印付き２点鎖線は還流電流により生じる副次的電流を示している。

　制御信号Ｖｇがオンになると、ＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３がいずれもオンとなりスイッチが閉じる。

　トランスＴｓの一次コイルＬｓ１には線間電圧ｖsrにより入力電流ｉsr1が流れる。入力電流ｉsr1の経路は、第２入力端Ｓ→一次コイルＬｓ１→ＦＥＴＱ２→ＦＥＴＱ１(又は還流ダイオードＤ４)→一次コイルＬｒ１→第１入力端Ｒである。

　トランスＴｓの一次コイルＬｓ１に入力電流ｉsr1が流れることにより第１の二次コイルＬｓ２１に相互誘導による起電力が生じ、第１の二次コイルＬｓ２１の一端の電位に対し出力ダイオードＤ２が順バイアスとなって導通し、フォワード電流ｉsr2が流れる。フォワード電流ｉsr2の経路は、第１の二次コイルＬｓ２１→出力ダイオードＤ２→負荷→第１の二次コイルＬｓ２１である。第２の二次コイルＬｓ２２に生じる起電力は出力ダイオードＤ２’に対し逆バイアスとなるので出力ダイオードＤ２’は導通しない。また、オン期間には入力電流ｉsr1に含まれる励磁電流によりトランスＴｓに磁気エネルギーが蓄積される。

　トランスＴｔの一次コイルＬｔ１に入力電流ｉtr1が流れることにより第１の二次コイルＬｔ２１に相互誘導による起電力が生じ、第１の二次コイルＬｔ２１の一端の電位に対し出力ダイオードＤ３が順バイアスとなって導通し、フォワード電流ｉtr2が流れる。フォワード電流ｉtr2の経路は、第１の二次コイルＬｔ２１→出力ダイオードＤ３→負荷→第１の二次コイルＬｔ２１である。第２の二次コイルＬｔ２２に生じる起電力は出力ダイオードＤ３’に対し逆バイアスとなるので出力ダイオードＤ３’は導通しない。また、オン期間には入力電流ｉtr1に含まれる励磁電流によりトランスＴｔに磁気エネルギーが蓄積される。

　オン期間には、トランスＴｒの一次コイルＬｒ１には還流電流（ｉsr1＋ｉtr1）が流れる。還流電流の向きは入力電流とは逆方向である。この還流電流により、第２の二次コイルＬｒ２２には出力ダイオードＤ１’が順バイアスとなる起電力が生じるため、第２の二次コイルＬｒ２２に副次的なフォワード電流ｉrr2が流れる。フォワード電流ｉrr2の経路は、第２の二次コイルＬｒ２２→出力ダイオードＤ１’→負荷→第２の二次コイルＬｒ２２である。一方、第１の二次コイルＬｒ２１に生じる起電力は出力ダイオードＤ１に対し逆バイアスとなるので出力ダイオードＤ１は導通しない。また、オン期間には還流電流により励磁されてトランスＴｒに磁気エネルギーが蓄積される。

　本実施形態の力率改善装置においては、オン期間に入力電流が流れる２つのトランス及びオン期間に還流電流が流れる１つのトランスのいずれも二次側にフォワード電流が流れる。但し、前者の２つのトランスにおいては第１の二次コイルからフォワード電流が出力されるが、後者の１つのトランスにおいては第２の二次コイルからフォワード電流が出力される点で異なる。

　・オフ期間の動作
　図９Ｂは、Ｒモードにおけるオフ期間の電流の流れを示している。矢印付きの点線は主電流の流れを示している。矢印付き２点鎖線は副次的電流を示している。

　制御信号Ｖｇがオフになると、ＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３がいずれもオフとなりスイッチが開く。一次コイルＬｒ１、Ｌｓ１、Ｌｔ１の各電流路は遮断され、電流が零となる。これにより各コイルに逆起電力が生じる。

　トランスＴｓの第２の二次コイルＬｓ２２に生じた逆起電力により出力ダイオードＤ２’が順バイアスとなり、フライバック電流ｉsr2が流れる。フライバック電流ｉsr2の経路は、第２の二次コイルＬｓ２２→出力ダイオードＤ２’→負荷（又は平滑コンデンサＣ）→第２の二次コイルＬｓ２２である。一方、第１の二次コイルＬｓ２１に生じる逆起電力は出力ダイオードＤ２に対し逆バイアスとなるので出力ダイオードＤ２は導通しない。オフ期間にフライバック電流ｉsr2が流れることにより、トランスＴｓに蓄積された磁気エネルギーは放出される。

　トランスＴｔの第２の二次コイルＬｔ２２に生じた逆起電力により出力ダイオードＤ３’が順バイアスとなり、フライバック電流ｉtr2が流れる。フライバック電流ｉsr2の経路は、第２の二次コイルＬｔ２２→出力ダイオードＤ３’→負荷→第２の二次コイルＬｔ２２である。一方、第１の二次コイルＬｔ２１に生じる逆起電力は出力ダイオードＤ３に対し逆バイアスとなるので出力ダイオードＤ３は導通しない。オフ期間にフライバック電流ｉtr2が流れることにより、トランスＴｔに蓄積された磁気エネルギーは放出される。

　トランスＴｒの第１の二次コイルＬｒ２１に生じた逆起電力により出力ダイオードＤ１が順バイアスとなり、フライバック電流ｉrr2が流れる。フライバック電流ｉrr2の経路は、第１の二次コイルＬｒ２１→出力ダイオードＤ１→負荷→第１の二次コイルＬｒ２１である。一方、第２の二次コイルＬｒ２２に生じる逆起電力は出力ダイオードＤ１’に対し逆バイアスとなるので出力ダイオードＤ１’は導通しない。オフ期間にフライバック電流ｉrr2が流れることにより、トランスＴｒに蓄積された磁気エネルギーは放出される。

　本実施形態の力率改善装置においては、オフ期間にはいずれのトランスも二次コイルにフライバック電流が流れる。オフ期間における各トランスのフライバック電流は、オン期間にフォワード電流を出力した二次コイルとは異なるもう一方の二次コイルから出力される。

　なお、ＲモードにおいてトランスＴｒから得られる副次的なフォワード電流及びフライバック電流は、オン期間に一次側に還流電流が流れることによる。従って、トランスの一次側の構成に、上述した第２の実施形態及び第４の実施形態を採用した場合は、還流電流が一次コイルをバイパスするので二次コイルから副次的電流は得られない。

　［一周期の電流波形］
　図９Ｃは、制御信号Ｖｇの一周期の波形と、Ｒモードにおける各トランスの一次コイルＬｒ１、Ｌｓ１、Ｌｔ１及び二次コイルＬｒ２１とＬｒ２２、二次コイルＬｓ２１とＬｓ２２、二次コイルＬｔ２１とＬｔ２２に流れる電流の波形の例を模式的に示している。制御信号Ｖｇのデューティ比は、一周期の長さＴに対するオン時間の長さＴonの比で表される。

　オン期間において、一次コイルＬｓ１、Ｌｔ１の電流ｉsr1、ｉtr1は時間の経過と共に増加する。一次コイルＬｒ１は極性は逆であるが絶対値は増加する。二次コイルＬｒ２２の電流ｉrr2及び二次コイルＬｓ２１、Ｌｔ２１の電流ｉsr2、ｉtr2も時間の経過と共に増加する。

　オフ期間において、二次コイルＬｒ２１の電流ｉrr2及び二次コイルＬｓ２２、Ｌｔ２２の電流ｉsr2、ｉtr2は時間の経過と共に減少する。

　例えば一周期における一次コイルＬｓ１の電流ｉsr1の平均値をＩsr1とし、線間電圧ｖsrの瞬時値（一周期の開始時の値）をＶsrとし、一次コイルＬｓ１のインダクタンスをＬとすると、
　　　Ｉsr1＝Ｖsr／Ｌω　　（ωは制御信号Ｖｇの周波数）
となる。この式は、一次コイルに流れる電流が入力電圧と同位相の正弦波となることを示している。これにより二次コイルに流れる電流もまた、入力電圧と同位相の正弦波となる。よって、力率は１となり力率改善される。

　図９Ａ、図９Ｂ及び図９Ｃに示したように、Ｒモードにおいてオン期間には各トランスからフォワード電流が出力され、オフ期間には各トランスからフライバック電流が出力される。Ｓモード、Ｔモードについても同様である。

［６］力率改善装置における制御方法
　本発明の力率改善装置における制御方法の特徴は、昇圧コンバータのスイッチ制御において、三相交流の各相の入力電圧に対し一定のデューティ比をもつ１つの制御信号のみを用いて制御することである。すなわち、全ての相に対し同じタイミングでオンオフを行い、オン時間とオフ時間が一定ということである。従って、制御部は、デューティ比のみを決定すればよい。

　従来の三相交流に対する力率改善装置の昇圧コンバータにおいては、ＰＷＭ処理によりデューティ比が変化する制御信号を与えたり、各相に対して異なるタイミングでスイッチ制御を行ったりするものが多かった。本発明の制御方法は、これらに比べて極めて簡易である。

　また、デューティ比を決定する方法は、１つに限られず目的に応じて多様な決定方法が可能である。また、デューティ比を決定するために検出するパラメータは、入力電圧Ｖｉのみでもよい。別の例では、入力電圧Ｖｉに加えて出力電圧Ｖｏを検出する。本発明の力率改善装置では、検出された１つ又は２つのパラメータを基に多様な制御を行うことができる。

［７］第６の実施形態
　第６の実施形態は、上述した力率改善装置における制御信号すなわちＰＷＭ制御ＩＣの出力信号のデューティ比を制御するためのデューティ比コントローラに関係する。

　力率改善装置におけるスイッチング素子の制御部には、一般的にＰＷＭ制御ＩＣが用いられる。力率改善装置では、入力電圧（発電機出力電圧）ｖiと出力電圧Ｖｏとが比例しており、以下の式で示される。比例係数である傾きは、制御信号ｖｐのデューティ比Ｄを変数とする関数であるのでＭ（Ｄ）で表す。
　　Ｖｏ＝Ｍ（Ｄ）・ｖi　　　　　　　　　　式（１）

　ＰＷＭ制御ＩＣは周知であり、種々のものが市販されている。一般的なＰＷＭ制御ＩＣに共通する構成として、デューティ比制御電圧Ｖcsが入力されるｃｓ端子、所定のデューティ比をもつＰＷＭ制御信号を出力するｏｕｔ端子、及び力率改善装置の出力電圧Ｖｏを安定化するためのフィードバック用のｆｂ端子を備えている。ＰＷＭ制御ＩＣは、以下の式で示されるようにデューティ比制御電圧Ｖcsと制御信号ｖｐのデューティ比Ｄとが比例するように構成されている。
　　Ｄ＝Ａ・Ｖcs　　（Ａは所定の比例係数）式（２）

　通常、ＰＷＭ制御ＩＣに入力するデューティ比制御電圧Ｖcsを生成するための別の制御部（「デューティ比コントローラ」と称する）が設けられている。デューティ比コントローラでは、発電機出力電圧ｖiを検出し、その振幅に基づいて最適なデューティ比を決定し、決定したデューティ比に対応するデューティ比制御電圧ＶcsをＰＷＭ制御ＩＣに送る。従って、デューティ比コントローラでは、以下の式のように、発電機出力電圧ｖiを変数とする所定の関数ｆにより、デューティ比制御電圧Ｖcsを生成していることになる。
　　Ｖcs＝ｆ（ｖi）　　　　　　　　　　　式（３）
　ここでの関数ｆは、ｖiとＶcsが１対１に対応する所定の関係を有することを示すために用いている。

　また、風力発電における発電機の場合、通常、始動してから発電機出力電圧がカットイン電圧未満の間は電力を取り出さず、カットイン電圧となったときに電力の取得を開始する、すなわち力率改善装置の稼動を開始する。従って、デューティ比コントローラは、カットイン電圧を判別する機能も備えている。

　特に自然エネルギーを利用した風力発電等の交流発電機の場合、その出力変動が大きいことから、力率改善装置のスイッチ制御のために複雑な制御が行われている。上述したデューティ比コントローラにおけるＶcs＝ｆ（ｖi）の関数ｆの具体的構成としては、力率改善装置の入出力電力を検知し山登り法による最大電力点追従（ＭＰＰＴ）制御を行ってデューティ比を決定する構成、又は、発電機出力電圧ｖiと力率改善装置の出力電圧Ｖｏの対応テーブルを予め記憶しておきそれに基づいてデューティ比を決定する構成のいずれかの手法が一般的である。

　しかしながら、上記のような構成を実現するデューティ比コントローラは回路規模が大きくなる。回路規模の大きいデューティ比コントローラを力率改善装置と共に設けると、発電機の電力変換システム全体が大型化し、コスト高となっていた。また、テーブル方式の場合は予め行うデータ設定が極めて煩雑である。自然エネルギー利用分野における交流発電機の力率改善装置においては、簡易な構成と制御が望ましいといえる。

　さらに、力率改善装置におけるＶｏ＝Ｍ（Ｄ）・ｖiの関係式で決まる発電機出力電圧ｖiと力率改善装置の出力電圧Ｖｏの比例係数すなわち傾きＭ（Ｄ）を、必要に応じて調整したい場合がある。この場合、上式（１）～（３）によれば、デューティ比コントローラにおけるＶcs＝ｆ（ｖi）の関数ｆを変更する必要がある。テーブル方式であれば複数のテーブルが必要となる。このような機能をデューティ比コントローラに追加することは、デューティ比コントローラの構成をさらに複雑化することとなる。

　第６の実施形態は、力率改善装置と組み合わせられるＰＷＭ制御ＩＣのｃｓ端子に入力されるデューティ比制御電圧を、簡易な構成により調整することができるデューティ比コントローラを備えている。

　第６の実施形態により、ＰＷＭ制御ＩＣのｃｓ端子に入力されるデューティ比制御電圧を、簡易な構成により調整することができるので、力率改善装置をコンパクトかつ低コストで実現できる。

（７－１）第６の実施形態の基本構成
　図１０は、第６の実施形態に関係する、ＰＷＭ制御ＩＣ用のデューティ比コントローラの基本形態を含む、力率改善装置の構成を概略的かつ模式的に示した図である。

　発電機１００は、例えば風力発電の交流発電機である。発電機出力電圧ｖiは、三相交流の相電圧若しくは線間電圧の実効値又はこれらに比例する値である。

　ＰＷＭ制御ＩＣ１は、ｃｓ端子に入力されたデューティ比制御電圧Ｖcsに比例するデューティ比Ｄをもつ制御信号ｖｐをｏｕｔ端子から出力するように構成されている。一般的な三角波比較方式では、高周波搬送三角波電圧とデューティ比制御電圧Ｖcsを比較器に入力し、比較器の出力パルス信号を制御信号ｖｐとして得る。デューティ比Ｄとデューティ比制御電圧Ｖcsの関係は、上述した式（２）の通りである。

　制御信号ｖｐは、数ｋＨｚ～数百ｋＨｚの高周波のパルス信号であり、一周期をＴとし、オン期間をＴonとすると、デューティ比Ｄは以下の式で表される。
　　Ｄ＝Ｔon／Ｔ　　　　　　　　　　　　　式（４）

　力率改善装置（ＰＦＣ）は、上述した各実施形態に示したものである。負荷等１０３は、各種機器、インバータ（系統連系インバータを含む）等である。

　力率改善装置の入力電圧である発電機出力電圧ｖiと出力電圧Ｖｏの関係は、傾きＭ（Ｄ）をもつ一次関数で表され、上述した式（１）の通りである。デューティ比Ｄが変化すると、傾きＭ（Ｄ）が変化する。

　第６の実施形態のデューティ比コントローラ７は、発電機出力電圧ｖiを検出して入力とし、デューティ比制御電圧Ｖcsを出力する。デューティ比制御電圧Ｖcsは、ＰＷＭ制御ＩＣのｃｓ端子に入力される。

　デューティ比コントローラ７は、検出した発電機出力電圧ｖiを基に直流検出電圧Ｖｉを生成する電圧検出部７１を有する。直流検出電圧Ｖｉは、基本的に発電機出力電圧ｖiに比例するように生成される。

　さらにデューティ比コントローラ７は、直流検出電圧Ｖｉを印加されて接地電位との間で電流ｉが流れることができる電流路を有する。この電流路には、実質的に直列の接続関係にある２つの抵抗素子が少なくとも挿入されている。直流検出電圧Ｖｉの増減に従って電流路を流れる電流も増減する。２つの抵抗素子のうち、１つは可変抵抗素子である第１抵抗素子Ｒvであり、もう１つは一定の抵抗値をもつ第２抵抗素子Ｒcsである。電流ｉにより第２抵抗素子Ｒcsの両端間に発生する電圧がデューティ比制御電圧Ｖcsとして、ＰＷＭ制御ＩＣ１のｃｓ端子に与えられる。これらの関係は、以下のように表すことができる。
　　Ｖｉ＝Ｂ・ｖi　　　　　　　　（Ｂは所定の比例係数）式（５）
　　ｉ　　＝Ｖｉ／（Ｒv＋Ｒcs）　　　　　　　　　　　　式（６）
　　Ｖcs＝ｉ・Ｒcs　　　　　　　　　　　　　　　　　　　式（７）

　上式（５）（６）（７）から、第１及び第２抵抗素子Ｒv、Ｒcsの値が一定のとき、発電機出力電圧ｖiが増減すると、デューティ比制御電圧Ｖcsも増減することが示される。

　また上式（５）（６）（７）から、発電機出力電圧ｖiが一定のとき、第１抵抗素子Ｒvの値を変更すると、電流ｉが変化し、デューティ比制御電圧Ｖcsが変化することが示される。

　これを利用すると、発電機出力電圧ｖiが同じ値であっても、第１抵抗素子Ｒvを調整することによりデューティ比制御電圧Ｖcsの大きさ、すなわちこれに対応するデューティ比Ｄを調整することができる。このことは、力率改善装置の入力電圧（発電機出力電圧）ｖiに対する出力電圧Ｖｏの傾きＭ（Ｄ）を、第１抵抗素子Ｒvを調整することにより変更できることを意味する。

　図１１は、式（５）（６）（７）を基に、デューティ比コントローラ７における入力である発電機出力電圧ｖiと出力であるデューティ比制御電圧Ｖcsの関係を模式的に示したグラフである。第１抵抗素子Ｒvの抵抗値が大きいときは直線ｇ１、抵抗値が小さいときは直線ｇ２に沿って変化する一次関数となる。

　風力発電においては、通常、発電機出力電圧ｖiが大きく変動する。例えば、発電機出力電圧ｖiがΔｖiの範囲で変化する場合、第１抵抗素子Ｒvが大きいときはデューティ比制御電圧ＶcsはΔＶcs（大）の範囲で変化し、第１抵抗素子Ｒvが小さいときはデューティ比制御電圧ＶcsはΔＶcs（小）の範囲で変化することとなる。

　なお、図１１のグラフ中、発電機出力電圧ｖiの一点であるｖcinは、風力発電において電力取り出しを開始（力率改善装置による電力変換を開始）するカットイン電圧を示している。カットイン電圧ｖcin未満では電力取り出しを行わないので直線ｇ１、ｇ２を鎖線としている。

　図１０には示さないが、第６の実施形態のデューティ比コントローラ７では、カットイン電圧ｖcin以上の範囲でのみ稼動する構成を付加することができる。この構成の具体例については、後述する図１３及び図１４に示す構成で説明する。

　図１２は、図１０に示したようにデューティ比コントローラ７の第１抵抗素子Ｒｖを調整した場合における、力率改善装置の入力電圧である発電機出力電圧ｖiと出力電圧Ｖｏの関係を模式的に示したグラフである。

　この例では、説明を簡単とするために、ｖiとＶｏの傾きＭ（Ｄ）の関数を１／（１－Ｄ）としている。第６の実施形態のデューティ比コントローラ７とＰＷＭ制御ＩＣ１を用いて力率改善装置を制御した場合、発電機出力電圧ｖiが変動するとデューティ比Ｄもそれに従って変動する。参考のために、図１２のグラフ中にデューティ比Ｄが０．２５、０．５、０．７の各一定値の場合の昇圧コンバータにおけるｖiとＶｏの関係を一点鎖線で示している。

　力率改善装置の入力電圧ｖiと出力電圧Ｖｏの関係は、例えば、図１０に示した第１抵抗素子Ｒvの抵抗値が大きいときは直線Ｄ１、抵抗値が小さいときは直線Ｄ２に沿って変化する一次関数となる。

　例えば、発電機出力電圧ｖiがΔｖiの範囲で変化する場合、図１０に示した第１抵抗素子Ｒvが大きいときは出力電圧ＶｏはΔＶｏ：Ｒv（大）の範囲で変化する。図示の例ではデューティ比Ｄが０．２５～０．５の範囲で変化することになる。また、第１抵抗素子Ｒvが小さいときは出力電圧ＶｏはΔＶｏ：Ｒv（小）の範囲で変化する。図示の例では、デューティ比Ｄが０．５～０．７の範囲で変化することになる。

　このように、デューティ比コントローラ７の第１抵抗素子Ｒvの抵抗値を調整することにより、力率改善装置の入力電圧ｖiと出力電圧Ｖｏの関係を変更することができる。従来は、力率改善装置の入力電圧ｖiと出力電圧Ｖｏの関係を変更しようとすると、複雑かつ大規模の制御部が必要であったが、第６の実施形態によれば１つの可変抵抗素子の調整のみにより行うことができるので極めて簡易な構成で実現できる。自在な設定はできないが十分な実用性と操作容易性があり、かつ電力変換システムをコンパクトで低コストとすることができる。

（７－２）第６の実施形態の第１の構成例
　＜第１の構成例の回路構成＞
　図１３は、第６の実施形態の第１の構成例のデューティ比コントローラ７Ａを含む力率改善装置を概略的に示した図である。出力電圧ＶｏはＰＷＭ制御ＩＣ１のフィードバック端子fbに帰還されている。

　発電機１の出力は三相交流である。デューティ比コントローラ７Ａの入力段である電圧検出部７１は、発電機出力電圧ｖiを検出し、これに比例する直流検出電圧Ｖｉを生成する。本例では、三相交流の各相線からダイオードＤ４、Ｄ５、Ｄ６をそれぞれ介して交流電圧を半波整流し、それらを加算して直流検出電圧Ｖｉを得ている。電圧検出部７１の構成は図示の例に限られず、発電機出力電圧ｖiを基にこれに比例する直流検出電圧Ｖｉを生成する構成であればよい。

　ダイオードＤ４、Ｄ５、Ｄ６のカソードとトランジスタＱ３１（ｎ型）のコレクタの間にコレクタ抵抗Ｒ３１が接続され、ベースとの間にバイアス抵抗Ｒ３３が接続されている。トランジスタＱ３１のエミッタとツェナーダイオードＺ３１のカソードの間にエミッタ抵抗Ｒ３２及びコンデンサＣが並列接続されている。ツェナーダイオードＺ３１のアノードは接地電位とされている。

　トランジスタＱ３１のベースは、ダイオードＤ３１のアノードに接続されている。ダイオードＤ３１のカソードは、デューティ比コントローラ７の電源Ｖccに接続されている。

　トランジスタＱ３１のエミッタとトランジスタＱ３２（ｐ型）のエミッタの間に第１可変抵抗Ｒv1が接続されている。第１可変抵抗Ｒv1は、力率改善装置の入力電圧（発電機出力電圧）ｖiと出力電圧Ｖｏの傾きを調整するためのものであり、所定の値に設定される。

　トランジスタＱ３２のコレクタと接地電位の間には抵抗Ｒ３４とツェナーダイオードＺ３２が並列接続されている。トランジスタＱ３２のベースは、第２可変抵抗Ｒv2の中間端子に接続されている。第２可変抵抗Ｒv2は、カットイン電圧ｖcinを設定するためのものであり、所定の値に設定される。トランジスタＱ３２のベースエミッタ間にはダイオードＤ３２が接続されている。第２可変抵抗Ｒv2は、電源ＶccととツェナーダイオードＺ３１のカソードの間に接続されている。

　トランジスタＱ３３（ｎ型）のベースはトランジスタＱ３２のコレクタと接続され、コレクタは電源Ｖccに接続されている。トランジスタＱ３３のエミッタと接地電位の間には抵抗Ｒcsが接続されている。トランジスタＱ３３のエミッタはＰＷＭ制御ＩＣ１のｃｓ端子と接続されている。トランジスタＱ３３のベースエミッタ間にはダイオードＤ３３が接続されている。

　＜第１の構成例の回路動作＞
　一例として、風力発電において発電機出力電圧ｖiが０Ｖから次第に増大し２００～３００Ｖ程度になるまでを想定して、デューティ比コントローラ７Ａの動作を説明する。一例として、電源Ｖccは２４Ｖ、ツェナーダイオードＺ３１、Ｚ３２の降伏電圧は５Ｖである。

・発電開始時
　発電機出力電圧ｖiすなわち直流検出電圧Ｖｉが０Ｖの時点では、電源Ｖcc→第２可変抵抗Ｒv2→ツェナーダイオードＺ３１→接地の電流路に電流が流れる。この電流により、第２可変抵抗Ｒv2の中間端子であるｄ点の電位は、電源Ｖccの分圧電位である所定の電位となる。ｄ点電位は、発電機出力電圧ｖiのカットイン電圧ｖcinに対応するように設定されている。

　また、電源Ｖcc→第２可変抵抗Ｒv2の中間端子（ｄ点）→ダイオードＤ３２→第１可変抵抗Ｒv1→トランジスタＱ３１エミッタ（ａ点）→抵抗Ｒ３２→ツェナーダイオードＺ３１→接地の電流路にも電流が流れ、トランジスタＱ３１のエミッタであるａ点の電位は、電源Ｖccの所定の分圧電位となる。トランジスタＱ３１のベースのｂ点電位は、直流検出電圧Ｖｉである。各点の電位の高低は次のようになっている。
　　ｂ点＜ａ点＜ｃ点＜ｄ点＜Ｖcc
　直流検出電圧Ｖｉが０Ｖのときは、ｂ点電位がａ点電位よりも低いためトランジスタＱ３１は非導通である。トランジスタＱ３２もｃ点電位がｄ点電位より低いために非導通である。トランジスタＱ３３もトランジスタＱ３２が導通しない限り非導通である。ダイオードＤ３１は逆バイアス、ダイオードＤ３２は順バイアス、ツェナーダイオードＺ３１は降伏電圧となっている。直流検出電圧Ｖｉが０Ｖから増大していくとｂ点電位が上昇していく。

・トランジスタＱ３１の導通
　ｂ点電位がａ点電位より高くなりベース電流が流れるとトランジスタＱ３１が導通する。従って、直流検出電圧Ｖｉにより抵抗Ｒ３１→トランジスタＱ３１→抵抗Ｒ３２→ツェナーダイオードＺ３１→接地の電流路に電流ｉ１が流れる。ａ点電位は、大凡、直流検出電圧Ｖｉを印加される抵抗Ｒ３１、抵抗Ｒ３２及びツェナーダイオードＺ３２により決まる分圧電位となる。この時点の各点の電位の高低は次のようになる。
　ａ点＜ｂ点＜ｃ点＜ｄ点＜Ｖcc
　直流検出電圧Ｖｉがさらに増大するとａ点電位とｂ点電位はともに上昇していく。トランジスタＱ３２は、少なくともａ点電位及びｃ点電位がｄ点電位より高くなるまでは非導通である。

・トランジスタＱ３２及びＱ３３の導通：カットイン
　直流検出電圧Ｖｉがさらに増大するとａ点、ｂ点及びｃ点電位がｄ点電位より高くなり、ベース電流が流れるとトランジスタＱ３２が導通する。従って、直流検出電圧ＶｉによりトランジスタＱ３１→第１可変抵抗Ｒv1→トランジスタＱ３２→抵抗Ｒ３４→接地の電流路に電流ｉ２が流れる。ダイオードＤ３２は非導通となる。電流ｉ２が流れることにより、ｅ点電位がｆ点電位より高くなりベース電流が流れトランジスタＱ３３が導通する。これにより電源Ｖcc→トランジスタＱ３３→抵抗Ｒcs→接地の電流路に電流ｉ３が流れる。この結果、抵抗Ｒcsの両端電圧が発生し、ＰＷＭ制御ＩＣ１のｃｓ端子にデューティ比制御電圧Ｖcsが入力される。これによりＰＷＭ制御ＩＣ１が始動し、力率改善装置による電力取り出しが開始される。この時点の各点の電位の高低は次のようになる。
　ｄ点＜ｃ点＜ａ点＜ｂ点＜Ｖcc

　トランジスタＱ３２及びＱ３３が導通する時点の発電機出力電圧ｖiがカットイン電圧ｖcinに対応するように、第２可変抵抗Ｒv2の中間端子すなわちｄ点電位を設定しておく。

　直流検出電圧Ｖｉがさらに増大すると、ａ点及びｂ点の電位は電源Ｖccよりも高くなる。これによりダイオードＤ３１が順バイアスとなり導通する。直流検出電圧Ｖｉによる電流を、抵抗Ｒ３３及びダイオードＤ３１を介してバイパスさせることによりトランジスタＱ３１に大電流が流れることを回避している。

　電力取り出し中、発電機出力電圧ｖiすなわち直流検出電圧Ｖｉが増減すると、電流ｉ１、ｉ２、ｉ３がそれぞれ増減する。それに従ってデューティ比制御電圧Ｖcsも増減する。

・デューティ比制御電圧Ｖcsの調整
　第１可変抵抗Ｒv1の抵抗値を調整することにより、発電機出力電圧ｖiが同じであってもトランジスタＱ３２を流れる電流ｉ２を変化させることができる。第１可変抵抗Ｒv1の抵抗値が大きくなれば電流ｉ２は減り、抵抗値が小さくなれば電流ｉ２は増える。これによりトランジスタＱ３３のベース電流が変化し、トランジスタＱ３３を流れる電流ｉ３が変化する結果、デューティ比制御電圧Ｖcsが変化することとなる。従って、図１１及び図１２で説明したように、第１可変抵抗Ｒv1を調整することにより、力率改善装置の入力電圧（発電機出力電圧）ｖiと出力電圧Ｖｏの関係を変更することができる。この変更は、電力取り出し中にも行うことができる。

（７－３）第６の実施形態の第２の構成例
　＜際２の構成例の回路構成＞
　図１４は、第６の実施形態の第２の構成例のデューティ比コントローラ７Ｂを含む力率改善装置を概略的に示した図である。

　発電機１００の出力は第１の構成例と同じく三相交流である。デューティ比コントローラ７Ｂの入力段である電圧検出部７１は、発電機出力電圧ｖiを検出し、これに比例する直流検出電圧Ｖｉを生成する。本例では、トランスＴと整流平滑回路から構成されている。三相交流の２つの相線にトランスＴの一次コイルを接続し、二次コイルの両端から降圧された交流電圧を取得している。トランスＴの一次コイルは、三相交流の線間電圧を検出することになる。トランスＴの二次コイルは、整流部の入力端に接続される。整流部は一例としてブリッジ整流回路であるが、これに限られない。整流部の正極端ｐと負極端ｎの間に平滑コンデンサＣ４１が接続されている。正極端ｐと負極端ｎの間の電圧が、直流検出電圧Ｖｉである。

　デューティ比コントローラ７Ｂの電源Ｖccは、電圧検出部７１の正極端ｐに接続されている。従って、直流検出電圧Ｖｉが増加するとき、電源Ｖccを基準電位として、負極端ｎの電位は、基準電位から負方向に降下していくことになる。

　電源Ｖccと負極端ｎの間に抵抗Ｒ４１が接続されている。トランジスタＱ４１（ｐ型）のベースは、抵抗Ｒ４２を介して負極端ｎに接続されている。トランジスタＱ４１のエミッタは、第１可変抵抗Ｒv1を介して第２可変抵抗Ｒv2の中間端子と接続されている。トランジスタＱ４１のコレクタと接地電位の間には、抵抗ＲcsとコンデンサＣ４２が並列接続されている。トランジスタＱ４１のコレクタは、ＰＷＭ制御ＩＣ１のｃｓ端子と接続されている。第１可変抵抗Ｒv1は、力率改善装置の入力電圧（発電機出力電圧）ｖiと出力電圧Ｖｏの傾きを調整するためのものであり、所定の値に設定される。

　第２可変抵抗Ｒv2とツェナーダイオードＺは、電源Ｖccと接地電位の間に直列接続された構成となっている。第２可変抵抗Ｒv2は、カットイン電圧ｖcinを設定するためのものであり、所定の値に設定される。

　＜第２の構成例の回路動作＞
　一例として、風力発電において発電機出力電圧ｖiが０Ｖから次第に増大し２００～３００Ｖ程度になるまでを想定して、デューティ比コントローラ７Ｂの動作を説明する。一例として、トランスＴの巻き数比は２０：１（一次側が２００Ｖのとき二次側は１０Ｖ）、電源Ｖccは２４Ｖ、ツェナーダイオードＺの降伏電圧は５Ｖである。

・発電開始時
　発電機出力電圧ｖiが０Ｖの時点では、トランスＴの二次コイルの両端電圧は０Ｖである。従って、整流平滑回路の出力電圧である直流検出電圧Ｖｉは０Ｖであるので、正極端ｐと負極端ｎは同電位であり電源Ｖccの電位である。なお、正極端ｐの電位は常に電源Ｖccと同電位である。

　また、電源Ｖcc→第２可変抵抗Ｒv2→ツェナーダイオードＺ→接地の電流路に電流が流れる。ツェナーダイオードＺは降伏電圧となっている。この電流により、第２可変抵抗Ｒv2の中間端子であるｋ点の電位が、電源Ｖccの分圧電位である所定の電位となる。ｋ点電位は、発電機出力電圧ｖiのカットイン電圧ｖcinに対応するように設定されている。この時点の各点の電位の高低は次のようになっている。
　　ｋ点＜ｎ点＝ｐ点＝Ｖcc
　トランジスタＱ４１のエミッタであるｈ点にはｋ点電位が印加され、ベースにはｎ点電位が印加され、ｈ点電位がｎ点電位より低いのでトランジスタＱ４１は非導通である。直流検出電圧Ｖｉが０Ｖから増大していくと、ｎ点電位は、基準電位である電源Ｖccから降下していく。

・トランジスタＱ４１の導通：カットイン
　ｎ点電位がｈ点電位より低くなりベース電流が流れるとトランジスタＱ４１が導通する。これにより、電源Ｖcc→第２可変抵抗Ｒv2中間端子（ｋ点）→第１可変抵抗Ｒv1→トランジスタＱ４１→抵抗Ｒcsの電流路に電流ｉ４１が流れる。この結果、抵抗Ｒcsの両端電圧が発生し、ＰＷＭ制御ＩＣ１のｃｓ端子にデューティ比制御電圧Ｖcsが入力される。これによりＰＷＭ制御ＩＣ１が始動し、力率改善装置による電力取り出しが開始される。この時点の各点の電位の高低は次のようになる。
　　ｊ点＜ｎ点＜ｈ点＜ｋ点＜ｐ点＝Ｖcc

　この時点の発電機出力電圧ｖiがカットイン電圧ｖcinに対応するように、第２可変抵抗Ｒv2の中間端子すなわちｋ点電位を設定しておく。

　電力取り出し中、発電機出力電圧ｖiすなわち直流検出電圧Ｖｉが増減すると、トランジスタＱ４１のベース電流が増減するので、電流ｉ４１が増減する。それに従ってデューティ比制御電圧Ｖcsも増減する。

・デューティ比制御電圧Ｖcsの調整
　第１可変抵抗Ｒv1の抵抗値を調整することにより、同じ発電機出力電圧ｖiであってもトランジスタＱ４１を流れる電流ｉ４１を変化させることができる。第１可変抵抗Ｒv1の抵抗値が大きくなれば電流ｉ４１は減り、抵抗値が小さくなれば電流ｉ４１は増える。これにより、デューティ比制御電圧Ｖcsが変化する。図１１及び図１２で説明したように、第１可変抵抗Ｒv1を調整することにより、力率改善装置の入力電圧（発電機出力電圧）ｖiと出力電圧Ｖｏの関係を変更することができる。この変更は、電力取り出し中にも行うことができる。

［８］第７の実施形態
　第７の実施形態は、上記の力率改善装置におけるトランスの一次コイルに接続されたスイッチング素子の高耐圧化のための構成に関する。

　なお、この構成は、上記の力率改善装置に限らず、ＡＣ／ＤＣコンバータ、ＤＣ／ＤＣコンバータ等、トランスを有する多様なスイッチング電源に適用可能である。また、入力は、正弦波の他、一定電圧の直流、脈流や方形波等の変動する電圧・電流をもつものでもよい。このようなスイッチング電源では、トランスの一次コイルに接続されたスイッチング素子をオンオフ制御することにより、一次コイルに入力される直流又は交流の電流を導通又は遮断し、二次コイルから所望する直流電力を取り出す。

　スイッチング素子がオンからオフに切り替わったとき、トランスの一次コイルには逆起電力によるスパイク電圧が発生する。このスパイク電圧がスイッチング素子に印加されるため、スイッチング素子はこのスパイク電圧に対する耐圧特性が要求される。１つのスイッチング素子のみでは耐圧特性を確保することができない場合、２つのスイッチング素子（以下、各々を「サブスイッチング素子」と称する）をカスケード接続する場合がある。

　２つのサブスイッチング素子をカスケード接続した場合、これらのサブスイッチング素子を同時にオンオフ制御する必要がある。例えば特許文献８では、第１のサブスイッチング素子の制御端子（ＦＥＴの場合はゲート端子）を所定のスイッチング周波数でオンオフ駆動すると共に、カスケード接続された第２のサブスイッチング素子も同期してオンオフ動作を行うように構成されている。

　しかしながら、カスケード接続により追加された第２のサブスイッチング素子を、第１のサブスイッチング素子と同期させてオンオフ制御するための回路は、別途駆動電源を必要とすることに加え、駆動回路の素子数も多く複雑な構成となるという問題があった。この問題点に鑑み、第７の実施形態では、簡易な構成によりスイッチング素子の高耐圧化を実現する。

　以下の第７の実施形態の説明においては、上記の力率改善装置の三相交流の３つの入力端のうち、１つの入力端に関係する構成のみを記載する。他の２つの入力端については、同様であるので説明を省略する。また、説明を簡単とするために、入力を高圧の直流電圧と想定して説明する。上記の三相交流が入力される場合は、交流電圧が高電圧となる領域において全く同様に機能する。

（８－１）第７の実施形態の第１の構成例（昇圧型スイッチング電源）
　＜第１の構成例の回路構成＞
　図１５は、第７の実施形態の第１の構成例を概略的に示す回路図である。本回路では、入力端１と入力端２の間に直流電圧が印加される。本例では、入力端２を基準電位（図１の力率改善装置ではｅ点に対応する）とし、入力端１を正の入力電位とする場合について説明する。

　本回路は、一次コイルＬ１及び二次コイルＬ２を具備するトランスＴ（図１の力率改善装置ではトランスＴｒ、Ｔｓ、Ｔｔのうちのいずれかに対応する）を有する。各コイルの巻き始め端子を黒丸で示している。一次コイルＬ１と二次コイルＬ２は、磁気結合されており、結合係数１であることが好適である。結合係数が１未満であると、一次コイルＬ１に発生するスパイク電圧がより大きくなるため、スイッチング素子に対してより高耐圧が要求されるためである。

　トランスＴの二次側の構成は、フライバック方式となっており、二次コイルＬ２の巻き終わり端子に出力ダイオードＤのアノードが接続され、出力ダイオードＤのカソードと二次コイルＬ２の巻き始め端子の間に平滑コンデンサＣが接続されている。平滑コンデンサＣの両端である出力端３と出力端４（図１の力率改善装置では正極出力端ｐと負極出力端ｎに対応する）の間に出力され、負荷に電力供給される。

　一次コイルＬ１の一端は入力端１に接続されており、入力電位が印加される。一次コイルＬ１の他端と入力端２の間には、第１サブスイッチング素子Ｑ１１と第２サブスイッチング素子Ｑ１２がカスケード接続、すなわち各サブスイッチング素子の互いの電流路が直列となるように接続されている。本例では、各サブスイッチング素子はＮチャネルＦＥＴである。

　第１サブスイッチング素子Ｑ１１のソースは入力端２に接続されており、入力側基準電位が印加される。第１サブスイッチング素子Ｑ１１のゲートには、第１スイッチング素子Ｑ１１のドレインソース間の電流路を導通又は遮断するための制御電圧Ｖｇが入力される。すなわち、第１スイッチング素子Ｑ１１は、入力電位に起因して一次コイルＬ１に流れる電流を導通又は遮断するべくオンオフ駆動される。制御電圧Ｖｇは、ゲートソース間に印加される所定のスイッチング周波数とデューティ比をもつパルス信号であり、図示しない制御部により生成される。この場合、第１サブスイッチング素子Ｑ１１は、ゲートが高電位のときにオンとなり、低電位のときにオフとなる。

　第２サブスイッチング素子Ｑ１２は、第１サブスイッチング素子Ｑ１１と一次コイルの間に挿入され、そのドレインが一次コイルＬ１の他端に、ソースが第１サブスイッチング素子Ｑ１１のドレインに接続されている。

　さらに、第２サブスイッチング素子Ｑ１２のゲートソース間にはツェナーダイオードＺＤが接続される。ツェナーダイオードＺＤは、第２サブスイッチング素子Ｑ１２のゲートソース間のオン制御電圧の向きに対して逆バイアスとなるような向きで接続されている。ＮチャネルＦＥＴである第２サブスイッチング素子Ｑ１２のオン制御電圧は、ソースに対してゲート高電位となる向きであるので、ツェナーダイオードＺＤは、カソードがゲートに、アノードがソースに接続される。

　ツェナーダイオードＺＤのツェナー電圧は、第２サブスイッチング素子Ｑ１２のゲート閾値電圧よりも十分に大きく設定する。また、ツェナー電圧は、入力電位と入力側基準電位の間の入力電圧よりも十分に小さく設定する。

　さらに、第２サブスイッチング素子Ｑ１２のゲートと一次コイルＬ１の一端との間に抵抗素子Ｒ５１が接続されている。従って、入力端１と入力端２の間の入力電圧は、抵抗素子Ｒ５１、ツェナーダイオードＺＤ及び第１サブスイッチング素子Ｑ１１に分圧されて印加されることになる。ツェナーダイオードＺＤは、この入力電圧に対して逆バイアスとなるような向きで接続されているということもできる。

　別の例として、入力端１は負の入力電位であってもよい。入力電圧が負電圧の場合は、スイッチング素子Ｑ１１、Ｑ１２として、ＮチャネルＦＥＴに替えてＰチャネルＦＥＴを用いる。その場合、スイッチング素子Ｑ１１、Ｑ１２のソースとドレインを逆向きに、ツェナーダイオードＺＤも極性を逆向きに接続され、また二次側の出力ダイオードＤは二次コイルＬ２の巻き始め端子側に接続され、平滑コンデンサＣの極性も逆向きとなる。

　＜第１の構成例の回路動作＞
　図１６は、図１５に示した回路の動作を説明するために電位関係を模式的に示した図であり、（ａ）は第１サブスイッチング素子Ｑ１１の制御電圧Ｖｇのオン時（オン期間の開始直後）であり、（ｂ）はオフ時（オフ期間の開始直後）の各状態を示す。図１５の回路図に示したａ点～ｄ点を用いて説明する。

・オン時の動作
　制御電圧Ｖｇがオン電圧になると、第１サブスイッチング素子Ｑ１１が導通し、第１サブスイッチング素子Ｑ１１のドレインソース間電圧（ｃ点－ｄ点間電圧）は短絡により零となる。よって、ｃ点電位＝ｄ点電位＝入力側基準電位である。

　ａ点には常に入力電位Ｖinが印加されている。入力電位Ｖinはｄ点の基準電位に対して例えば３００ボルト程度であり、ツェナーダイオードＺＤの、例えば２０ボルトであるツェナー電圧Ｖｚより十分に大きいものとする。ａ点－ｄ点間電圧は、抵抗素子Ｒ５１とツェナーダイオードＺＤに分圧されてそれぞれに印加されることになる。ツェナーダイオードＺＤの両端間電圧すなわち第２サブスイッチング素子Ｑ１２のゲートソース間電圧（ｅ点－ｃ点間電圧）は、ツェナー電圧Ｖｚとなる。ツェナー電圧Ｖｚは、第２サブスイッチング素子Ｑ１２のゲート閾値電圧すなわちオン電圧より十分に大きく選択されている。この結果、第２サブスイッチング素子Ｑ１２が導通し、第２サブスイッチング素子Ｑ１２のドレインソース間電圧（ｂ点－ｃ点間電圧）は短絡により零となる。よって、ｂ点電位＝ｃ点電位＝ｄ点電位＝入力側基準電位である。

　ツェナーダイオードＺＤは、オン期間の第２サブスイッチング素子Ｑ１２のゲート閾値電圧を確保する役割と、第２サブスイッチング素子Ｑ１２のゲートソース間に過大な電圧が負荷されることを防ぐ保護ダイオードとしての役割を有する。

　トランスＴにおいては、一次コイルＬ１の巻き始め端子に入力電位Ｖinが印加され、それによる電流が流れることにより、二次コイルＬ２に起電力が発生するが、出力ダイオードＤは逆バイアスであるので二次電流は流れず、トランスＴに磁気エネルギーが蓄積される。

・オフ時の動作
　制御電圧Ｖｇがオフになると、第１サブスイッチング素子Ｑ１１のドレインソース電流路が遮断され、一次コイルＬ１には逆方向のスパイク電圧が瞬間的に発生する。スパイク電圧により、一次コイルＬ１の巻き終わり端子のｂ点電位は、入力電位Ｖinすなわちａ点電位よりも遙かに高く、例えば基準電位からみてａ点電位又はそれ以上となる。これにより、第１サブスイッチング素子Ｑ１１と第２サブスイッチング素子Ｑ１２の接続点であるｃ点電位が上昇していく。

　ここで、ｃ点には、ツェナーダイオードＺＤのアノードが接続されており、そのカソードは抵抗素子Ｒ５１を介して入力電位Ｖinに接続されているので、ｃ点電位は入力電位Ｖinすなわちａ点電位を超えることはない。

　言い換えると、第２サブスイッチング素子Ｑ１２がソースフォロア回路を構成していることにより、第２サブスイッチング素子Ｑ１２のソースであるｃ点電位は、第２サブスイッチング素子Ｑ１２のゲートであるｅ点電位に従い、ｅ点電位は入力電位Ｖin（ａ点電位）を超えることはない。従って、ｃ点電位もａ点電位を超えることはない。

　ツェナーダイオードＺＤは、オフ期間にも保護ダイオードとしての役割を果たしていることになる。このようにして、ａ点、ｅ点、ｃ点の電位は最終的にほぼ同程度となり、第２サブスイッチング素子Ｑ１２のゲートソース間電圧（ｅ点－ｃ点間電圧）がゲート閾値電圧より十分に小さくなる結果、第２サブスイッチング素子Ｑ１２は遮断される。この結果、ｂ点－ｄ点間電圧は、第１サブスイッチング素子Ｑ１１と第２サブスイッチング素子Ｑ１２に分圧されて印加されることとなる。このｂ点－ｄ点間電圧の分圧においては、中間点であるｃ点電位がほぼａ点電位に固定されるので、２つのサブスイッチング素子Ｑ１１、Ｑ１２の一方に大きな偏りを生じることなく適切に分圧されることになる。

　以上に説明したオン時及びオフ時の各動作は、実際には瞬間的に生じる。よって、図１５の回路では、第１サブスイッチング素子Ｑ１１を制御電圧Ｖｇによりオンオフ駆動することにより、第２サブスイッチング素子Ｑ１２も同期してオンオフされることになる。加えて、第２サブスイッチング素子Ｑ１２のオンオフは、１つのツェナーダイオードＺＤと１つの抵抗素子Ｒ５１を付加するのみで実現される。本回路によれば、第２サブスイッチング素子Ｑ１２のための駆動電源や複雑な駆動回路を設ける必要がなく、入力電圧から駆動電源を得ることができる。

　なお、二次コイルＬ２は、オフ時に巻き終わり端子が正電位となり、出力ダイオードＤが順バイアスとなるので、負荷へ電流を供給すると共に平滑コンデンサＣを充電する。これによりトランスＴに蓄積された磁気エネルギーが放出される。

（８－２）第２の構成例（降圧型スイッチング電源）
　＜第２の構成例の回路構成＞
　図１７は、第７の実施形態の第２の構成例を概略的に示す回路図である。

　本回路は、入力端１と入力端２の間に直流電圧が印加される。本例では、入力端２を基準電位とし、入力端１を正の入力電位として説明する。この場合、出力端３が正の出力電位となり、出力端４は、入力端２と共通ラインで接続された基準電位である。

　本回路は、一次コイルＬ１と二次コイルＬ２を具備するタップドインダクタを構成するトランスＴを有する。各コイルの巻き始め端子を黒丸で示している。上述した第１の実施形態と同様に、一次コイルＬ１と二次コイルＬ２は、磁気結合されており、結合係数１であることが好適である。二次コイルＬ２の巻き終わり端子は、出力端３に接続されている。出力端３と出力端４の間には、平滑コンデンサＣと負荷が並列接続されている。

　一次コイルＬ１と二次コイルＬ２の接続点であるトランスＴの中間タップには、還流ダイオードＤのカソードが接続され、還流ダイオードＤのアノードは、基準電位である出力端４に接続されている。

　入力端１と一次コイルＬ１の一端との間には、第１サブスイッチング素子Ｑ１１と第２サブスイッチング素子Ｑ１２がカスケード接続、すなわち各スイッチング素子の電流路が直列となるように接続されている。本例では、各スイッチング素子はＰチャネルＦＥＴである。

　第１サブスイッチング素子Ｑ１１のソースは入力端１に接続されており、入力電位が印加される。第１サブスイッチング素子Ｑ１１のソースとゲート間には抵抗素子Ｒ５１が接続されている。ゲートソース間電圧は抵抗素子Ｒ５１を介して印加される。第１サブスイッチング素子Ｑ１１のゲートには、第１サブスイッチング素子Ｑ１１のソースドレイン間の電流路を導通又は遮断するための制御電圧Ｖｇが入力される。すなわち、第１サブスイッチング素子Ｑ１１は、入力電位に起因して一次コイルＬ１に流れる電流を導通又は遮断するべくオンオフ駆動される。制御電圧Ｖｇは、ゲートソース間に印加される所定のスイッチング周波数とデューティ比をもつパルス信号であり、図示しない制御部により生成される。この場合、第１サブスイッチング素子Ｑ１１は、ゲートが低電位のときにがオンとなり、高電位のときにオフとなる。

　第２サブスイッチング素子Ｑ１２は、第１サブスイッチング素子Ｑ１１と一次コイルＬ１の間に挿入され、そのソースが第１サブスイッチング素子Ｑ１１のドレインに、ドレインが一次コイルＬ１の一端に接続されている。

　さらに、第２サブスイッチング素子Ｑ１２のゲートソース間にはツェナーダイオードＺＤが接続される。ツェナーダイオードＺＤは、第２サブスイッチング素子Ｑ１２のゲートソース間のオン制御電圧の向きに対して逆バイアスとなるような向きで接続されている。ＰチャネルＦＥＴである第２サブスイッチング素子Ｑ１２のオン制御電圧は、ソースに対してゲートが低電位となる向きであるので、ツェナーダイオードＺＤは、カソードがソースに、アノードがゲートに接続される。

　ツェナーダイオードＺＤのツェナー電圧は、第２サブスイッチング素子Ｑ１２のゲート閾値電圧よりも十分に大きく設定する。また、ツェナー電圧は、入力電位と基準電位の間の入力電圧よりも十分に小さく設定する。

　さらに、第２サブスイッチング素子Ｑ１２のゲートと入力端２との間に抵抗素子Ｒ５２が接続されている。

　別の例として、入力端１は負の入力電位であってもよい。入力電圧が負電圧の場合は、スイッチング素子Ｑ１１、Ｑ１２として、ＰチャネルＦＥＴに替えてＮチャネルＦＥＴを用いる。その場合、スイッチング素子Ｑ１１、Ｑ１２のソースとドレインを逆向きに、ツェナーダイオードＺＤも極性を逆向きに接続され、また還流ダイオードＤ及び平滑コンデンサＣの極性も逆向きとなる。

　＜第２の構成例の回路動作＞
　図１８は、図１７に示した回路の動作を説明するために電位関係を模式的に示した図であり、（ａ）は第１サブスイッチング素子Ｑ１１の制御電圧Ｖｇのオン時（オン期間の開始直後）であり、（ｂ）はオフ時（オフ期間の開始直後）の各状態を示す。図１７の回路図に示したａ点～ｄ点を用いて説明する。

・オン時の動作
　制御電圧Ｖｇがオンになると、第１サブスイッチング素子Ｑ１１が導通し、第１サブスイッチング素子Ｑ１１のソースドレイン間電圧（ａ点－ｃ点間電圧）は短絡により零となる。よって、ａ点電位＝ｃ点電位＝入力電位である。

　このとき、ａ点には入力電位Ｖinが印加されている。ｄ点の基準電位に対する入力電位Ｖinは例えば３００ボルト程度であり、ツェナーダイオードＺＤの、例えば２０ボルトであるツェナー電圧Ｖｚより十分に大きいものとする。ｃ点－ｄ点間電圧は、ツェナーダイオードＺＤと抵抗素子Ｒ５２に分圧されてそれぞれに印加されることになる。ツェナーダイオードＺＤの両端間電圧すなわち第２サブスイッチング素子Ｑ１２のゲートソース間電圧（ｃ点－ｅ点間電圧）は、ツェナー電圧Ｖｚとなる。ツェナー電圧Ｖｚは、第２サブスイッチング素子Ｑ１２のゲート閾値電圧より十分に大きく選択されている。この結果、第２サブスイッチング素子Ｑ１２が導通し、第２サブスイッチング素子Ｑ１２のソースドレイン間電圧（ｃ点－ｂ点間電圧）は短絡により零となる。よって、ａ点電位＝ｃ点電位＝ｂ電位＝入力電位である。

　この結果、一次コイルＬ１の巻き始め端子ｂ点に入力電位Ｖinが印加されることにより一次コイルＬ１及び二次コイルＬ２に電流が流れ、負荷に供給されると共に平滑コンデンサＣを充電する。この電流は励磁電流にもなり、トランスＴに磁気エネルギーが蓄積される。

・オフ時の動作
　制御電圧Ｖｇがオフになると、第１サブスイッチング素子Ｑ１１のソースドレイン間電流路が遮断され、一次コイルＬ１には逆方向のスパイク電圧が瞬間的に発生する。スパイク電圧により、一次コイルＬ１の巻き初め端子の電位（ｂ点電位）は、入力電位Ｖinすなわちａ点電位よりも遙かに降下し、ｄ点の基準電位よりも低い負電位となる。例えば、ａ点－ｂ点間電圧は、ａ点－ｄ点間電圧又はそれ以上となる。これにより、第１サブスイッチング素子Ｑ１１と第２サブスイッチング素子Ｑ１２の接続点であるｃ点電位が降下していく。

　ここで、ｃ点には、ツェナーダイオードＺＤのカソードが接続されており、そのアノードは抵抗素子Ｒ５２を介して基準電位であるｄ点に接続されているので、ｃ点電位は基準電位すなわちｄ点電位より降下することはない。

　言い換えると、第２サブスイッチング素子Ｑ１２がソースフォロア回路を構成していることにより、第２サブスイッチング素子Ｑ１２のソースであるｃ点電位は、第２サブスイッチング素子Ｑ１２のゲートであるｅ点電位に従い、ｅ点電位は基準電位（ｄ点電位）より降下することはない。従って、ｃ点電位もｄ点電位より降下することはない。

　ツェナーダイオードＺＤは、オフ期間にも保護ダイオードとしての役割を果たしていることになる。このようにして、ｄ点、ｅ点、ｃ点の電位は最終的にほぼ同程度となり、第２サブスイッチング素子Ｑ１２のゲートソース間電圧（ｅ点－ｃ点間電圧）がゲート閾値電圧より十分に小さくなる結果、第２サブスイッチング素子Ｑ１２は遮断される。この結果、ａ点－ｂ点間電圧は、第１サブスイッチング素子Ｑ１１と第２サブスイッチング素子Ｑ１２に分圧されて印加されることとなる。このａ点－ｂ点間電圧の分圧においては、中間点であるｃ点電位がほぼｄ点電位に固定されるので、２つのサブスイッチング素子Ｑ１１、Ｑ１２の一方に大きな偏りを生じることなく適切に分圧されることになる。

　以上に説明したオン時及びオフ時の各動作は、実際には瞬間的に生じる。よって、図１７の回路では、第１サブスイッチング素子Ｑ１１を制御電圧Ｖｇによりオンオフ駆動することにより、第２サブスイッチング素子Ｑ１２も同期してオンオフされることになる。加えて、第２サブスイッチング素子Ｑ１２のオンオフは、１つのツェナーダイオードＺＤと１つの抵抗素子Ｒ５２を付加するのみで実現される。本回路によれば、第２サブスイッチング素子Ｑ１２のための駆動電源や複雑な駆動回路を設ける必要がなく、入力電圧から駆動電源を得ることができる。

　なお、オフ期間における二次コイルＬ２は、巻き始め端子が負電位となり巻き終わり端子が正電位となり、還流ダイオードＤが順バイアスとなって電流が流れ、負荷へ電流を供給すると共に平滑コンデンサＣを充電する。これによりトランスＴに蓄積された磁気エネルギーが放出される。

（８－３）その他
　力率改善装置の第７の実施形態では、第１と第２のサブスイッチング素子がカスケード接続すなわち互いの電流路を直列に接続され、２つのサブスイッチング素子は、一次コイルに発生するスパイク電圧に対する耐圧特性を分担することができる。この場合、第１サブスイッチング素子の制御端がオンオフ駆動されると、それと同期して第２サブスイッチング素子がオンオフするように構成されている。この構成において、第２サブスイッチング素子のオンオフは、１つのツェナーダイオードと１つの抵抗素子を介して行うことが可能であり、第２サブスイッチング素子のための駆動電源や複雑な駆動回路は不要である。従って、力率改善装置等のスイッチング電源において、極めて簡易な構成によりスイッチング素子の高耐圧化を実現できる。

　力率改善装置のように、例えば、交流、交流電圧を整流した脈流や、方形波など、変動する電圧・電流が入力されるスイッチング電源について補足する。その場合、入力電圧がツェナーダイオードＺＤのツェナー電圧より十分に大きい範囲では、上記と同じ動作となる。一方、入力電圧がツェナー電圧より低い範囲では第２サブスイッチング素子Ｑ１２はオフのままとなり、スイッチング電源が機能しない。しかしながら、入力電圧がツェナー電圧より低くなる期間が十分に短ければ、この期間は無視できる。別の例として、第２サブスイッチング素子Ｑ１２がオフのままとなる期間がある場合、当該期間（少なくとも第１サブスイッチング素子のオン期間）には、第２サブスイッチング素子Ｑ１２のゲートに、ゲート閾値電圧を超える別の電圧が印加されるように構成してもよい。

　好適には、入力電圧は、ツェナー電圧より十分に大きくなるように例えば１０倍以上であるようにツェナー電圧を設定する。その一方でツェナー電圧は、第２サブスイッチング素子Ｑ１２のゲート閾値電圧よりも大きくなければならない。

　別の例として、第１サブスイッチング素子Ｑ１１及び第２サブスイッチング素子Ｑ１２をバイポーラトランジスタ又はＩＧＢＴとしてもよい。その場合、図１の力率改善装置に示すように、各サブスイッチング素子に還流ダイオードを逆並列に接続する。

　Ｒ、Ｓ、Ｔ　入力端
　ｐ　正極出力端
　ｎ　負極出力端
　Ｔｒ、Ｔｓ、Ｔｔ　トランス
　Ｌｒ１、Ｌｓ１、Ｌｔ１　一次コイル
　Ｌｒ２、Ｌｓ２、Ｌｔ２　二次コイル
　Ｌｒ２１、Ｌｓ２１、Ｌｔ２１　第１の二次コイル
　Ｌｒ２２、Ｌｓ２２、Ｌｔ２２　第２の二次コイル
　Ｑ１、Ｑ２、Ｑ３、Ｑ　スイッチング素子（ＦＥＴ）
　Ｄ１、Ｄ２、Ｄ３　整流デバイス（出力ダイオード）
　Ｄ１’、Ｄ２’、Ｄ３’整流デバイス（出力ダイオード）
　Ｄ４、Ｄ５、Ｄ６、Ｄ１４、Ｄ１５、Ｄ１６　整流デバイス（還流ダイオード）
　Ｄ１７、Ｄ１８、Ｄ１９　整流デバイス
　Ｃ　平滑コンデンサ

Claims

　（ａ）三相交流が入力される第１、第２及び第３入力端（R,S,T）と、
　（ｂ）正極出力端（p）及び負極出力端（n）と、
　（ｃ）各々が一次コイル（Lr1,Ls1,Lt1）と二次コイル（Lr2,Ls2,Lt2）を具備し各々の一次コイルの一端が前記第１、第２及び第３入力端（R,S,T）にそれぞれ接続されかつ各々の二次コイルの一端が前記負極出力端（n）に接続された第１、第２及び第３トランス（Tr,Ts,Tt）と、
　（ｄ）前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の一次コイル（Lr1,Ls1,Lt1）の他端と一次側の共通電位端（e）の間の電流路を導通又は遮断するべくオンオフ制御される、制御端（G）を具備する１又は複数のスイッチング素子と、
　（ｅ）前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の二次コイル（Lr2,Ls2,Lt2）の他端と前記正極出力端（p）の間にそれぞれ接続され、該二次コイルの他端の電位が順バイアスであるとき該正極出力端へ流れる電流をそれぞれ導通させかつ逆バイアスであるときそれぞれ遮断する第１、第２及び第３整流デバイス（D1,D2,D3）と、
　（ｆ）前記正極出力端（p）と前記負極出力端（n）の間に接続された平滑コンデンサ（C）と、を有し、
　（ｇ）前記１又は複数のスイッチング素子の制御端（G）が一定のデューティ比をもつ１つの制御信号により制御されることを特徴とする力率改善装置。
　前記スイッチング素子が、第１、第２及び第３スイッチング素子（Q1,Q2,Q3）からなり、前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の一次コイル（Lr1,Ls1,Lt1）の他端と一次側の共通電位端（e）の間に各スイッチング素子がそれぞれ接続されることを特徴とする請求項１に記載の力率改善装置。
　前記スイッチング素子が、１つのスイッチング素子（Q）からなり、前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の一次コイル（Lr1,Ls1,Lt1）の他端と一次側の共通電位端（e）の間に該スイッチング素子が接続されることを特徴とする請求項１に記載の力率改善装置。
　前記一次側の共通電位端（e）から前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の一次コイル（Lr1,Ls1,Lt1）の各々を介して前記第１、第２及び第３入力端（R,S,T）へ還流する電流をそれぞれ導通可能とする第４、第５及び第６整流デバイス（D4,D5,D6）を有することを特徴とする請求項１～３のいずれかに記載の力率改善装置。
　前記一次側の共通電位端（e）から前記第１、第２及び第３入力端（R,S,T）へ直接還流する電流をそれぞれ導通可能とする第４、第５及び第６整流デバイス（D14,D15,D16）を有することを特徴とする請求項１～３のいずれかに記載の力率改善装置。
　（ａ）三相交流が入力される第１、第２及び第３入力端（R,S,T）と、
　（ｂ）正極出力端（p）及び負極出力端（n）と、
　（ｃ）各々が一次コイル（Lr1,Ls1,Lt1）と第１の二次コイル（Lr21,Ls21,Lt21）と第２の二次コイル（Lr22,Ls22,Lt22）とを具備し各々の一次コイルの一端が前記第１、第２及び第３入力端（R,S,T）にそれぞれ接続されかつ各々の該第１の二次コイルの他端及び該第２の二次コイルの一端が前記負極出力端（n）に接続された第１、第２及び第３トランス（Tr,Ts,Tt）と、
　（ｄ）前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の一次コイル（Lr1,Ls1,Lt1）の他端と一次側の共通電位端（e）の間の電流路を導通又は遮断するべくオンオフ制御される、制御端（G）を具備する１又は複数のスイッチング素子と、
　（ｅ）前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の第１の二次コイル（Lr21,Ls21,Lt21）の一端と前記正極出力端（p）の間にそれぞれ接続され、該第１の二次コイルの一端の電位が順バイアスであるとき該正極出力端へ流れる電流をそれぞれ導通させかつ逆バイアスであるときそれぞれ遮断する第１、第２及び第３整流デバイス（D1,D2,D3）と、
　（ｆ）前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の第２の二次コイル（Lr22,Ls22,Lt22）の他端と前記正極出力端（p）の間にそれぞれ接続され、該第２の二次コイルの他端の電位が順バイアスであるとき該正極出力端へ流れる電流をそれぞれ導通させかつ逆バイアスであるときそれぞれ遮断する第４、第５及び第６整流デバイス（D1',D2',D3'）と、
　（ｇ）前記正極出力端（p）と前記負極出力端（n）の間に接続された平滑コンデンサ（C）と、を有し、
　（ｈ）前記１又は複数のスイッチング素子の制御端が一定のデューティ比をもつ１つの制御信号により制御されることを特徴とする力率改善装置。
　前記スイッチング素子が、第１、第２及び第３スイッチング素子（Q1,Q2,Q3）からなり、前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の一次コイル（Lr1,Ls1,Lt1）の他端と一次側の共通電位端（e）の間に各スイッチング素子がそれぞれ接続されることを特徴とする請求項６に記載の力率改善装置。
　前記スイッチング素子が、１つのスイッチング素子（Q）からなり、前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の一次コイル（Lr1,Ls1,Lt1）の他端と一次側の共通電位端（e）の間に該スイッチング素子が接続されることを特徴とする請求項６に記載の力率改善装置。
　前記一次側の共通電位端（e）から前記第１、第２及び第３トランス（Tr,Ts,Tt）の各々の一次コイル（Lr1,Ls1,Lt1）の各々を介して前記第１、第２及び第３入力端（R,S,T）へ還流する電流をそれぞれ導通可能とする第７、第８及び第９整流デバイス（D4,D5,D6）を有することを特徴とする請求項６～８のいずれかに記載の力率改善装置。
　前記一次側の共通電位端（e）から前記第１、第２及び第３入力端（R,S,T）へ直接還流する電流をそれぞれ導通可能とする第７、第８及び第９整流デバイス（D14,D15,D16）を有することを特徴とする請求項６～８のいずれかに記載の力率改善装置。
　前記一次コイル（Lr1,Ls1,Lt1）と前記第１の二次コイル（Lr21,Ls21,Lt21）の磁気結合が疎結合であり、かつ、前記（Lr1,Ls1,Lt1）と前記第２の二次コイル（Lr22,Ls22,Lt22）の磁気結合が密結合であることを特徴とする請求項６～１０のいずれかに記載の力率改善装置。
　三相交流の入力電圧を検出する入力電圧検出要素と、
　検出された前記入力電圧に対応する１つのデューティ比を決定し、決定したデューティ比をもつ前記制御信号を生成する要素と、を有することを特徴とする
　請求項１～１１のいずれかに記載の力率改善装置。
　前記入力電圧と前記デューティ比の対応関係が予め設定されていることを特徴とする請求項１２に記載の力率改善装置。
　前記制御信号を出力する出力端子（out）と該制御信号のデューティ比（D）を制御するためのデューティ比制御電圧（Vcs）が入力される制御端子（cs）とを具備するＰＷＭ制御ＩＣ（1）のためのデューティ比コントローラ（7）を有し、
　前記デューティ比コントローラ（7）が、
　前記力率改善装置に入力される交流入力電圧（vi）を検出し該交流入力電圧（vi）に比例する直流検出電圧（Vi）を生成する電圧検出部（71）と、
　生成された前記直流検出電圧（Vi）の増減に従って増減する電流が流れることが可能な電流路と、
　前記電流路に直列に挿入された可変抵抗素子である第１抵抗素子（Rv1）及び一定の抵抗値をもつ第２抵抗素子（Rcs）と、を有し、
　前記第１抵抗素子（Rv1）の抵抗値の調整により前記第２抵抗素子（Rcs）を流れる電流を調整可能であり、該第２抵抗素子（Rcs）の両端間電圧を前記デューティ比制御電圧（Vcs）として前記ＰＷＭ制御ＩＣ（1）に対し出力することを特徴とする
　請求項１～１３のいずれかに記載の力率改善装置。
　１つの前記スイッチング素子が、カスケード接続された第１サブスイッチング素子（Q11）と第２サブスイッチング素子（Q12）により構成されており、
　前記第１サブスイッチング素子（Q11）は前記一次側の共通電位端（e）に電流路の一端が接続されかつ１つの前記一次コイルに流れる電流を導通又は遮断するべくオンオフ駆動される制御端を具備し、
　前記第２サブスイッチング素子（Q12）は前記第１サブスイッチング素子（Q11）と前記一次コイル（L1）の間に挿入され該第１サブスイッチング素子（Q11）の電流路と直列接続された電流路と、制御端とを具備し、
　前記第１サブスイッチング素子（Q11）と前記第２サブスイッチング素子（Q12）の接続点と該第２サブスイッチング素子（Q12）の制御端との間に接続されたツェナーダイオード（ZD）と、
　１つの前記入力端と前記第２サブスイッチング素子（Q12）の制御端との間に接続された抵抗素子（R51）と、を有し、
　前記ツェナーダイオード（ZD）は前記入力端と前記一次側の共通電位端（e）間の電圧に対して逆バイアスとなる向きに接続されていることを特徴とする
　請求項１～１４のいずれかに記載の力率改善装置。