WO2017164021A1

WO2017164021A1 - 力率改善装置

Info

Publication number: WO2017164021A1
Application number: PCT/JP2017/010307
Authority: WO
Inventors: 羽田　正二
Original assignee: Ntn株式会社
Priority date: 2016-03-22
Filing date: 2017-03-15
Publication date: 2017-09-28
Also published as: KR20180125444A; KR102321526B1

Abstract

三相交流が入力される力率改善装置において、簡易な構成と制御により確実な力率改善と安定した電力変換を行う。　三相交流が入力される第１、第２及び第３入力端Ｒ，Ｓ，Ｔと、負荷に接続される正極出力端ｐ及び負極出力端ｎと、第１、第２及び第３入力端にそれぞれ一端が接続された３つのリアクトルＬｒ，Ｌｓ，Ｌｔと、３つのリアクトルの各々の他端の電圧が一端Ｄに印加されるとともに負極出力端ｎに他端Ｓが接続されかつスイッチ制御のための制御端Ｇを具備する１又は複数のスイッチング素子と、３つのリアクトルの各々の他端の電圧が一端に印加されかつ正極出力端ｐへ流れる電流をそれぞれ導通可能とする第１、第２及び第３整流デバイスＤ１，Ｄ２，Ｄ３と、正極出力端ｐと負極出力端ｎの間に接続された平滑コンデンサＣと、を有し、１又は複数のスイッチング素子の制御端が一定のデューティ比をもつ１つの制御信号により制御される。

Description

力率改善装置

　本発明は、三相交流を直流に変換する力率改善装置に関する。

　従来、交流を直流に変換するコンバータにおいて、入力電圧を昇圧しかつ入力電流を入力電圧と同じ正弦波形とすることで力率改善を行う昇圧チョッパを用いた力率改善装置（ＰＦＣとも称される）が知られている。様々な方式が提示されているが、単相及び三相に限らず、概ね交流電圧を整流回路により整流した後に昇圧チョッパが配置されている（特許文献１～７）。特許文献６、７には、風力発電の交流発電機の三相交流出力に対して昇圧と力率改善を行う装置が記載されている。

　従来の昇圧チョッパ型の力率改善装置においては、スイッチ制御においてＰＷＭ処理等を用いた複雑な波形の制御信号が生成されており、複数のスイッチング素子に異なる制御信号を与えたり、各スイッチング素子のスイッチタイミングをずらしたりするなど、複雑な制御が行われている。

特開平７－３１１５０号公報特開平８－３３１８６０号公報特開２００２－１０６３２号公報特開２００５－２１８２２４号公報特開２００７－３７２９７号公報特開２０１３－１２８３７９号公報特開２０１４－２３２８６号公報特開２０１６－０５９１８０号公報特開２０１４－０１１９０７号公報

　自然エネルギーを利用した風力発電等の交流発電機は出力変動が大きいこともあって、その力率改善装置における昇圧チョッパのスイッチ制御においては、最適な電力を取り出すために特に複雑な制御が行われている。例えば、入力電圧・電流及び出力電圧・電流を常時モニタリングすることにより出力電圧や出力電力を目標値に追随させる制御や、山登り法による最大電力点追従（ＭＰＰＴ）制御等がある。

　しかしながら、出力変動の大きい交流発電機に対して複雑な制御を含む力率改善装置を適用することは、動作の安定性や信頼性が保証され難くなる。従って、特に自然エネルギー利用分野における交流発電機の力率改善装置においては、簡易な構成と制御が望ましいといえる。

　以上の問題点に鑑み本発明は、三相交流が入力される力率改善装置において、簡易な構成と制御により確実な力率改善と安定した電力変換を行うことを目的とする。

　上記の目的を達成するべく、本発明は、以下の構成を提供する。なお、括弧内の符号は後述する図面中の符号であり、参考のために付するものである。

　本発明の力率改善装置の態様は、三相交流が入力される第１、第２及び第３入力端（Ｒ，Ｓ，Ｔ）と、負荷に接続される正極出力端（ｐ）及び負極出力端（ｎ）と、前記第１、第２及び第３入力端にそれぞれ一端が接続された３つのリアクトル（Ｌｒ，Ｌｓ，Ｌｔ）と、前記３つのリアクトル（Ｌｒ，Ｌｓ，Ｌｔ）の各々の他端の電圧が一端（Ｄ）に印加されるとともに前記負極出力端（ｎ）に他端（Ｓ）が接続されかつスイッチ制御のための制御端（Ｇ）を具備する１又は複数のスイッチング素子と、前記３つのリアクトル（ＬＲ，Ｌｓ，Ｌｔ）の各々の他端の電圧が一端に印加されかつ前記正極出力端（ｐ）へ流れる電流をそれぞれ導通可能とする第１、第２及び第３整流デバイス（Ｄ１，Ｄ２，Ｄ３）と、前記正極出力端（ｐ）と前記負極出力端（ｎ）の間に接続された平滑コンデンサ（Ｃ）と、を有し、前記１又は複数のスイッチング素子の制御端が一定のデューティ比をもつ１つの制御信号により制御されることを特徴とする。

　上記態様において、前記スイッチング素子が、１つのスイッチング素子（Ｑ１１）からなり、前記リアクトル（Ｌｒ，Ｌｓ，Ｌｔ）の各々の他端に該スイッチング素子（Ｑ１１）の一端（Ｄ）が接続されることができる。
　上記態様において、前記負極出力端（ｎ）から前記３つのリアクトル（Ｌｒ，Ｌｓ，Ｌｔ）の各々を介して前記第１、第２及び第３入力端（Ｒ，Ｓ，Ｔ）へ還流する電流をそれぞれ導通可能とする第４、第５及び第６整流デバイス（Ｄ１１，Ｄ１２，Ｄ１３）を有することができる。
　上記態様において、前記負極出力端（ｎ）から前記第１、第２及び第３入力端（Ｒ，Ｓ，Ｔ）へ直接還流する電流をそれぞれ導通可能とする第４、第５及び第６整流デバイス（Ｄ１４、Ｄ１５、Ｄ１６）を有することができる。
　上記態様において、三相交流の入力電圧を検出する入力電圧検出部と、検出された前記入力電圧に対応する１つのデューティ比を決定し、決定したデューティ比をもつ前記制御信号を生成する要素を有することができる。
　上記態様において、前記入力電圧と前記デューティ比の対応関係が予め設定されていることができる。
　上記態様において、前記３つのリアクトルが三相リアクトルであることができる。

　本発明により、三相交流を入力され昇圧と力率改善を行う力率改善装置において、簡易な構成と制御を実現することができる。

図１は、本発明の力率改善装置の第１の実施形態の回路構成を概略的に示した図である。図２は、図１に示した回路構成の各所の電流又は電圧の時間変化である動作波形を模式的に示す図である。図３は、図１に示した回路構成の各所の電流又は電圧の時間変化である動作波形を模式的に示す図である。図４Ａは、図１に示した回路構成のＲモードにおける電流の流れを示す図である。図４Ｂは、図１に示した回路構成のＳモードにおける電流の流れを示す図である。図４Ｃは、図１に示した回路構成のＴモードにおける電流の流れを示す図である。図５は、本発明の力率改善装置の第２の実施形態の回路構成を概略的に示した図である。図６は、図５に示した回路構成のＳモードにおける電流の流れを示す図である。図７は、本発明の率改善装置の第３の実施形態の回路構成を概略的に示した図である。図８は、図７に示した回路構成のＳモードにおける電流の流れを示す図である。図９は、本発明の力率改善装置の第４の実施形態の回路構成を概略的に示した図である。図１０は、図９に示した回路構成のＳモードにおける電流の流れを示す図である。Ｒモード、Ｔモードは図示しないが同様である。図１１は、図１に示した回路構成における制御部の構成例を概略的に示した図である。図１２は、力率改善装置の入力電圧と出力電圧の関係を、基本的な昇圧チョッパの特性を用いて模式的に示したグラフである。図１３は、風力発電における風速と、交流発電機の出力電圧と出力電力の関係を示す公知のグラフである。図１４は、本発明の力率改善装置の第６の実施形態の回路構成を概略的に示した図でる。図１５は、図１４の回路の一部であり、ＦＥＴ駆動調整部を含む部分を概略的に示す図である。図１６は、図１４の力率改善装置の動作を概略的に示した図であり、（ａ）はゲート制御電圧のオン期間の電流の流れを示し、（ｂ）はオフ期間の電流の流れを示している。図１７は、Ｒ相が還流相のときのＦＥＴ駆動調整部の動作を説明する図である。図１８は、Ｒ層が還流相ではないときのＦＥＴ駆動調整部の動作を説明する図である。図１９は、図１４～図１８で説明した回路及び動作に対応する各構成要素の電圧波形で模式的に示した図である。図２０は、第６の実施形態によるＦＥＴ駆動調整部の別の形態を示している。図２１は、第７の実施形態に関係する、ＰＷＭ制御ＩＣ用のデューティ比コントローラの基本形態を含む、力率改善装置の構成を概略的かつ模式的に示した図である。図２２は、デューティ比コントローラにおける入力である発電機出力電圧と、出力であるデューティ比制御電圧の関係を模式的に示したグラフである。図２３は、デューティ比コントローラの第１抵抗素子を調整した場合における、力率改善装置の入力電圧である発電機出力電圧と、出力電圧の関係を模式的に示したグラフである。図２４は、第７の実施形態に関係するＰＷＭ制御ＩＣ用デューティ比コントローラの構成例を含む力率改善装置を概略的に示した図である。図２５は、第７の実施形態に関係するＰＷＭ制御ＩＣ用デューティ比コントローラの別の構成例を含む力率改善装置を概略的に示した図である。

　以下、図面を参照しつつ、本発明による力率改善装置の実施形態について説明する。本発明の力率改善装置は、三相交流入力のみでなく、単相交流入力及び直流入力に対しても動作するが、以下では、好適である三相交流入力を例として本発明の実施形態を説明する。

　例えば風力発電の交流発電機は、永久磁石であるロータとＹ結線された三相のステータコイルを備えている。交流発電機の軸は風車の軸と適宜のギアを介して連結されている。風車の回転数は風速に比例し、交流発電機の回転数は風車の回転数に比例する。風車が回転し交流発電機の軸が回転すると、三相のステータコイルから三相交流が出力される。交流発電機の出力電圧は、発電機回転数に比例する。

　本発明の力率改善装置は、上記のような交流発電機の出力を入力とし、負荷に対して直流を出力するものである。力率改善装置は、三相交流電力を直流電力に変換する電力変換装置でもある。力率改善装置は、入力電流の波形を入力電圧と同じ正弦波の波形としかつ位相を一致させて力率を１とすることを目的とする。力率改善装置は降圧コンバータでも可能であるが、本発明の力率改善装置は、昇圧チョッパ型の力率改善装置である。負荷は、各種機器、インバータ（系統連系インバータを含む）等である。

［１］第１の実施形態
　＜第１の実施形態の構成＞
　図１は、本発明の力率改善装置の第１の実施形態の回路構成を概略的に示した図である。
　入力側には三相交流が入力される３つの端子である第１入力端Ｒ、第２入力端Ｓ、及び第３入力端Ｔがある。三相交流の各相が各入力端からそれぞれ入力される。本明細書では、三相交流の各相をＲ相、Ｓ相、Ｔ相と称することとする。各相の位相は２π／３（１２０°）ずつ異なっている。

　出力側には直流が出力される２つの端子である正極出力端ｐと負極出力端ｎがある。正極出力端ｐと負極出力端ｎの間に接続された負荷に出力電圧Ｖｏが印加され、正極出力端ｐから負極出力端ｎへと負荷を通して出力電流Ｉｏが流れる。説明を簡単とするために抵抗負荷を想定するが、適用対象は抵抗負荷に限られない。

　３つのリアクトルＬｒ、Ｌｓ、Ｌｔがそれぞれ三相交流の各入力端に接続される。すなわち、第１入力端ＲにはリアクトルＬｒの一端が、第２入力端ＳにはリアクトルＬｓの一端が、第３入力端ＴにはリアクトルＬｔの一端がそれぞれ接続される。リアクトルＬｒ、Ｌｓ、Ｌｔは、インダクタンスＬが等しいものを用いる。３つのリアクトルＬｒ、Ｌｓ、Ｌｔは、三相リアクトルにより構成することが好適である。

　３つのリアクトルＬｒ、Ｌｓ、Ｌｔの各々の他端には、３つのスイッチング素子Ｑ１、Ｑ２、Ｑ３の各々の一端が接続されている。従って、各スイッチング素子Ｑ１、Ｑ２、Ｑ３の一端には各リアクトルＬｒ、Ｌｓ、Ｌｔの他端の電位がそれぞれ印加される。スイッチング素子Ｑ１、Ｑ２、Ｑ３の他端は、負極出力端ｎにそれぞれ接続されている。さらにスイッチング素子Ｑ１、Ｑ２、Ｑ３は、オンオフを制御するための制御端をそれぞれ具備し、各制御端は共通する１つの制御信号ｖｐにより制御される。すなわち、３つのスイッチング素子Ｑ１、Ｑ２、Ｑ３に対しては、常に同時にオンオフするスイッチ制御が行われる。図示の例では、スイッチング素子Ｑ１、Ｑ２、Ｑ３がｎチャネル形ＭＯＳＦＥＴ（以下ＦＥＴＱ１、Ｑ２、Ｑ３と称する）であり、一端がドレイン、他端がソース、制御端がゲートＧである。ＭＯＳＦＥＴはｐチャネル形でもよい。

　さらに３つのリアクトルＬｒ、Ｌｓ、Ｌｔの各々の他端に３つの整流デバイスＤ１、Ｄ２、Ｄ３の各々の一端が接続され、整流デバイスＤ１、Ｄ２、Ｄ３の他端は正極出力端ｐに接続されている。各整流デバイスＤ１、Ｄ２、Ｄ３の一端には各リアクトルＬｒ、Ｌｓ、Ｌｔの他端の電位がそれぞれ印加される。各整流デバイスＤ１、Ｄ２、Ｄ３は、各リアクトルＬｒ、Ｌｓ、Ｌｔから正極出力端ｐへそれぞれ流れる電流を導通可能とする。整流デバイスＤ１、Ｄ２、Ｄ３、昇圧チョッパの出力ダイオードであり、一般的なダイオード（以下出力ダイオードＤ１、Ｄ２、Ｄ３と称する）でよい。なお「整流デバイス」には、専ら整流作用を行うダイオードの他に、ダイオードと同様に動作するように構成された他の半導体素子又は素子の一部も含むものとする。

　さらに負極出力端ｎからリアクトルＬｒ、Ｌｓ、Ｌｔの各々の他端へとそれぞれ流れる電流を導通可能とする整流デバイスＤ１１、Ｄ１２、Ｄ１３が接続されている。これらの整流デバイスＤ１１、Ｄ１２、Ｄ１３は、負極出力端ｎからリアクトルＬｒ、Ｌｓ、Ｌｔの各々を介して第１、第２及び第３入力端Ｒ、Ｓ、Ｔの各々へと電流を還流させるためのものである。

　整流デバイスＤ１１、Ｄ１２、Ｄ１３は、ＭＯＳＦＥＴであるＦＥＴＱ１、Ｑ２、Ｑ３の各々の寄生ダイオードによっても同じ機能を果たすことができるので、この場合は外付けの整流デバイスが無くてもよい。しかしながら、ＭＯＳＦＥＴであっても、順方向電圧の低い整流素子を外付けして優先的な電流路を設けてもよい。なお、スイッチング素子Ｑ１、Ｑ２、Ｑ３がＭＯＳＦＥＴ以外である場合、例えばＩＧＢＴやバイポーラトランジスタの場合は、外付けの整流デバイスが必要である。外付けの整流デバイスは、スイッチング素子の主電流に対して逆並列に接続する。整流デバイスＤ１１、Ｄ１２、Ｄ１３は一般的なダイオード（以下還流ダイオードＤ１１、Ｄ１２、Ｄ１３と称する）でよい。

　さらに、正極出力端ｐと負極出力端ｎの間に接続された平滑コンデンサＣを有する。

　さらに、制御部１を有する。制御部１は、三相交流である入力電圧Ｖｉを検出する要素を少なくとも有し、必要に応じて直流である出力電圧Ｖｏを検出する要素を有する。さらに、検出されたそれらの電圧を基に対応する制御信号ｖｐを生成する要素を有する。本発明における制御信号ｖｐは、一定のデューティ比をもつ所定の周波数のパルス波である。制御部１は、例えばＰＷＭ制御ＩＣを用いて構成することができる。

　入力電圧Ｖｉを検出する要素は、一例として、第１、第２及び第３入力端Ｒ、Ｓ、Ｔの各々からダイオードＤ４、Ｄ５、Ｄ６をそれぞれ介して交流入力電流を整流した電流を取得し、それらを平均化する等の処理を行い、入力電圧Ｖｉとする。入力電圧Ｖｉは、三相交流入力の実効値、最大値、平均値（絶対値）のいずれでもよく、入力電圧の振幅を評価できるパラメータであればよい。

　出力電圧Ｖｏを検出する要素は、正極出力端ｐと負極出力端ｎの間の電圧を取得する。

　制御信号ｖｐを生成する要素は、検出された入力電圧Ｖｉに基づいて、又は、検出された入力電圧Ｖｉ及び出力電圧Ｖｏに基づいて、制御信号ｖｐの１つのデューティ比を決定する。デューティ比を決定する具体的方法については、後述する制御例において説明する。さらに、決定された１つのデューティ比を基に実際の制御信号ｖｐを生成する。例えば決定されたデューティ比に対応する直流信号と搬送三角波信号を比較器に入力することにより一定のデューティ比をもつパルス状の制御信号ｖｐを出力する。本発明では、このような制御信号ｖｐを「一定のデューティ比をもつ」制御信号と称している。

　＜第１の実施形態の動作＞
　図２及び図３は、図１に示した回路構成の各所の電流又は電圧の時間変化である動作波形を模式的に示す図である。

　図２（ａ）は三相交流の各相の入力電圧の時間変化を示す図である。各相の電圧をｖｒ、ｖｓ、ｖｔで示す。各相の電圧は中性点（Ｙ字結線の中心）を基準電位としている。第１、第２、第３入力端Ｒ、Ｓ、Ｔの電位のうち最低電位の軌跡を図２（ａ）に太線で示す。このように１２０°毎に最低電位となる相が順に入れ替わっている。以下、最低電位となる相の名称をとって各モードを「Ｒモード」、「Ｓモード」、「Ｔモード」と称する。

　図２（ｂ）は、入力電圧Ｖｉの一例を示したものである。例えば、三相交流を半端整流した電圧（点線）を平均化したものである。

　図２（ｃ）（ｄ）（ｅ）は、三相交流入力によりリアクトルＬｒ、Ｌｓ、Ｌｔの一端にそれぞれ印加される電圧ｖ(Ｌｒ)、ｖ(Ｌｓ)、ｖ(Ｌｔ)を示した図である。この場合の各電圧は、図２（ａ）に示した最低電位の軌跡ラインを基準電位として示している。従って、各モードにおいては、最低電位の相の電圧は零となり、他の２相にそれぞれ最低電位の相との間の線間電圧が印加されることになる。

　図２（ｃ）（ｄ）（ｅ）において、Ｒモードの区間では、リアクトルＬｒの電圧ｖ(Ｌｒ)は零であり、リアクトルＬｓの電圧ｖ(Ｌｓ)は第２入力端Ｓと第１入力端Ｒの線間電圧ｖsrであり、リアクトルＬｔの電圧ｖ(Ｌｔ)は第３入力端Ｔと第１入力端Ｒの線間電圧ｖtrである。

　図２（ｃ）（ｄ）（ｅ）において、Ｓモードの区間では、リアクトルＬｒの電圧ｖ(Ｌｒ)は第１入力端Ｒと第２入力端Ｓの線間電圧ｖrsであり、リアクトルＬｓの電圧ｖ(Ｌｓ)は零であり、リアクトルＬｔの電圧ｖ(Ｌｔ)は第３入力端Ｔと第２入力端Ｓの線間電圧ｖtsである。

　図２（ｃ）（ｄ）（ｅ）において、Ｔモードの区間では、リアクトルＬｒの電圧ｖ(Ｌｒ)は第１入力端Ｒと第３入力端Ｔの線間電圧ｖrtであり、リアクトルＬｓの電圧ｖ(Ｌｓ)は第２入力端Ｓと第３入力端Ｔの線間電圧ｖstであり、リアクトルＬｔの電圧ｖ(Ｌｔ)は零である。

　図２（ｆ）は、出力電圧Ｖｏの一例を示したものである。平滑コンデンサＣの作用によりほぼ直流となる（リップルは無視している）。

　図３（ａ）は、制御部１から各ＦＥＴのゲートＧに送信される制御信号ｖｐを示している。制御信号ｖｐは、周波数が数ｋＨｚ～数百ｋＨｚであり、制御部１において一定のデューティ比が決定され、それを基に生成されたものである。なお、三相交流入力の周波数は、制御信号ｖｐに比べて十分に低く、例えば風力発電の交流発電機の場合、数Ｈｚ～１００Ｈｚ程度である。

　図３（ｂ）と（ｃ）、図３（ｄ）と（ｅ）、図３（ｆ）と（ｇ）は、それぞれ図２（ｃ）（ｄ）（ｅ）に示した各リアクトルＬｒ、Ｌｓ、Ｌｔの入力電圧波形と、各リアクトルに流れる入力電流波形を対比させて示したものである。各リアクトルに流れる入力電流波形は、昇圧チョッパの動作により入力電圧波形と位相が一致した正弦波となる。図示の例では、昇圧チョッパが連続モードで動作する場合を示しているが不連続モード又は臨界モードでもよい。これにより力率が１となり力率改善される。

　図３（ｈ）は、負荷に流れる出力電流Ｉｏの一例を示したものである。平滑コンデンサＣの作用によりほぼ直流となる（リップルは無視している）。

　以下、図４Ａ、図４Ｂ及び図４Ｃを参照して図１の回路構成における昇圧チョッパの動作について説明する。これらの図では、図１の回路構成の一部を省略して示している。電流の流れは、矢印を付けた点線で概略的に示す。

　図４Ａは、図１に示した回路構成のＲモードにおける電流の流れを示す図である。

　図４Ａ（ａ）は制御信号ｖｐがオンのときを示す。ＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３がいずれもオンとなりスイッチが閉じる。
　リアクトルＬｓには線間電圧ｖsrにより入力電流ｉsrが流れ、その経路は次の通りである。
　・リアクトルＬｓ→ＦＥＴＱ２→ＦＥＴＱ１(又は還流ダイオードＤ１１)→リアクトルＬｒ
　またリアクトルＬｔには線間電圧ｖtrにより入力電流ｉtrが流れ、その経路は次の通りである。
　・リアクトルＬｔ→ＦＥＴＱ３→ＦＥＴＱ１(又は還流ダイオードＤ１１)→リアクトルＬｒ

　このオン期間にリアクトルＬｓ及びＬｔに磁気エネルギーが蓄積される。この間、負荷には平滑コンデンサＣから放電電流が流れる。なおこの時点では、平滑コンデンサＣは既に定常状態にあり、入力電圧Ｖｉより高い電圧Ｖｏで充電されているものとする。

　図４Ａ（ｂ）は制御信号ｖｐがオフのときを示す。ＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３がいずれもオフとなりスイッチが開く。
　リアクトルＬｓの電流維持作用により出力ダイオードＤ２を通して入力電流ｉsrが流れ、その経路は次の通りである。
　・リアクトルＬｓ→出力ダイオードＤ２→負荷→還流ダイオードＤ１１→リアクトルＬｒ
　またリアクトルＬｔの電流維持作用により出力ダイオードＤ３を通して入力電流ｉtrが流れ、その経路は次の通りである。
　・リアクトルＬｔ→出力ダイオードＤ３→負荷→還流ダイオードＤ１１→リアクトルＬｒ

　オフ期間に入力電流が流れることにより、リアクトルＬｓ、Ｌｔに蓄積された磁気エネルギーは放出される。なお、オフ期間の入力電流の一部は平滑コンデンサＣに充電電流として流れる。

　図４Ａ（ｃ）は、制御信号ｖｐの一周期の波形と入力電流ｉsr及びｉtrの波形を模式的に示している。デューティ比αは、一周期の長さＴに対するオン時間の長さＴonの比で表される。よって０＜α＜１である。入力電流ｉsrは、オン時間の間は時間に比例して増加し続け、オフ時間になると減少していく。一周期における入力電流ｉsrの平均値をＩsrとし、線間電圧ｖsrの瞬時値（一周期の開始時の値）をＶsrとし、リアクトルＬｓのインダクタンスをＬとすると、
　　　Ｉsr＝Ｖsr／Ｌω　　（ωは制御信号ｖｐの周波数）
となる。この式は、入力電流が入力電圧と同位相の正弦波となることを示している。よって、力率は１となり力率改善される。入力電流ｉtrについても同様である。

　図４Ａに示したように、Ｒモードでの入力電流は、リアクトルＬｓとＬｔを流れる電流ｉsrと電流ｉtrの和であり、この電流が負荷を流れ、リアクトルＬｒを通して三相交流電源に還流する。

　ここで、リアクトルＬｒ、Ｌｓ、Ｌｔは、三相リアクトルとすることが好適である。例えばＲモードにおいて、リアクトルＬｓとＬｔを流れる入力電流と、リアクトルＬｒを流れる還流電流とは互いにコアの磁束を強め合う方向に流れる。このことは、リアクトルのインダクタンスＬで決まる磁気エネルギーの蓄積可能範囲（磁気飽和しない範囲）を無駄なく広く利用できることを意味する。但し、その一方で磁束を強め合うことから、磁気飽和しやすい点に配慮が必要となる。

　図４Ｂは、図１に示した回路構成のＳモードにおける電流の流れを示す図である。（ａ）は制御信号ｖｐがオンのときを示し、（ｂ）はオフのときを示す。
　オン期間の電流の流れは次の通りである。
　・リアクトルＬｒ→ＦＥＴＱ１→ＦＥＴＱ２(又は還流ダイオードＤ１２)→リアクトルＬｓ
　・リアクトルＬｔ→ＦＥＴＱ３→ＦＥＴＱ２(又は還流ダイオードＤ１２)→リアクトルＬｓ

　オフ期間の電流の流れは次の通りである。
　・リアクトルＬｒ→出力ダイオードＤ１→負荷→還流ダイオードＤ１２→リアクトルＬｓ
　・リアクトルＬｔ→出力ダイオードＤ３→負荷→還流ダイオードＤ１２→リアクトルＬｓ

　図４Ｃは、図１に示した回路構成のＴモードにおける電流の流れを示す図である。
（ａ）は制御信号ｖｐがオンのときを示し、（ｂ）はオフのときを示す。
　オン期間の電流の流れは次の通りである。
　・リアクトルＬｒ→ＦＥＴＱ１→ＦＥＴＱ３(又は還流ダイオードＤ１３)→リアクトルＬｔ
　・リアクトルＬｓ→ＦＥＴＱ２→ＦＥＴＱ３(又は還流ダイオードＤ１３)→リアクトルＬｔ

　オフ期間の電流の流れは次の通りである。
　・リアクトルＬｒ→出力ダイオードＤ１→負荷→還流ダイオードＤ１３→リアクトルＬｔ
　・リアクトルＬｓ→出力ダイオードＤ２→負荷→還流ダイオードＤ１３→リアクトルＬｔ

［２］第２の実施形態
　図５は、本発明の力率改善装置の第２の実施形態の回路構成を概略的に示した図である。
　上述した第１の実施形態と異なる構成についてのみ説明する。

　第２の実施形態では、図１の第１の実施形態における還流ダイオードＤ１１、Ｄ１２、Ｄ１３に替えて還流ダイオードＤ１４、Ｄ１５、Ｄ１６を有する。還流ダイオードＤ１４、Ｄ１５、Ｄ１６は、アノードが負極出力端ｎに接続され、各々のカソードがリアクトルＬｒ、Ｌｓ、Ｌｔの各々の一端すなわち第１、第２、第３入力端Ｒ、Ｓ、Ｔに接続されている。

　図６は、図５に示した回路構成のＳモードにおける電流の流れを示す図である。Ｒモード、Ｔモードは図示しないが同様である。

　図６（ａ）は制御信号のオン期間、（ｂ）は制御信号のオフ期間を示している。第２の実施形態では、負極出力端ｎからの還流電流は、リアクトルＬｒ、Ｌｓ、Ｌｔを介さずに還流ダイオードＤ１４、Ｄ１５、Ｄ１６により直接、第１、第２、第３入力端Ｒ、Ｓ、Ｔにそれぞれ流れ、三相交流電源に戻される。これにより、第１の実施形態に比べてリアクトルＬｒ、Ｌｓ、Ｌｔに流れる電流が減少するのでリアクトルが磁気飽和し難くなる。

［３］第３の実施形態
　図７は、本発明の力率改善装置の第３の実施形態の回路構成を概略的に示した図である。
　上述した第１の実施形態と異なる構成についてのみ説明する。

　第３の実施形態では、図１の第１の実施形態における３つのスイッチング素子Ｑ１～Ｑ３が１つのスイッチング素子Ｑ１１にまとめられている。本発明では、三相交流入力の各相に対する昇圧チョッパのスイッチ制御が、共通する１つの制御信号により行われるので、スイッチング素子を１つにまとめることができる。これによりスイッチング素子のコストを低減できる。図示の例では、ｎチャネル形ＭＯＳＦＥＴを用いているが、ｐチャネル形でもよく、他のスイッチング素子でもよい。

　リアクトルＬｒ、Ｌｓ、Ｌｔの各々の他端に対して３つのダイオードＤ１７、Ｄ１８、Ｄ１９のアノードをそれぞれ接続し、カソードをＦＥＴＱ１１のドレインに接続している。ダイオードＤ１７、Ｄ１８、Ｄ１９は、オン期間の入力電流に対して順方向に接続されている。ＦＥＴＱ１１のソースは、負極出力端ｎに接続されている。還流ダイオードＤ１１、Ｄ１２、Ｄ１３は、第１の実施形態と同様にアノードが負極出力端ｎに接続され、各々のカソードはリアクトルＬｒ、Ｌｓ、Ｌｔの他端にそれぞれ接続されている。

　図８は、図７に示した回路構成のＳモードにおける電流の流れを示す図である。Ｒモード、Ｔモードは図示しないが同様である。
　図８（ａ）は制御信号のオン期間、（ｂ）は制御信号のオフ期間を示している。第３の実施形態では、ＦＥＴＱ１１がＭＯＳＦＥＴであっても還流ダイオードＤ１１、Ｄ１２、Ｄ１３が必要である。

［４］第４の実施形態
　図９は、本発明の力率改善装置の第４の実施形態の回路構成を概略的に示した図である。
　第４の実施形態は、第３の実施形態に示した１つのスイッチング素子Ｑ１１により昇圧チョッパのスイッチ制御を行う構成において、第２の実施形態に示した還流ダイオードＤ１４、Ｄ１５、Ｄ１６を採用した形態である。

　図１０は、図９に示した回路構成のＳモードにおける電流の流れを示す図である。Ｒモード、Ｔモードは図示しないが同様である。

　図１０（ａ）は制御信号のオン時、（ｂ）は制御信号のオフ時を示している。第４の実施形態では、ＦＥＴＱ１１のオン時及びオフ時において、負極出力端ｎからの還流電流は、リアクトルＬｒ、Ｌｓ、Ｌｔを介さずに還流ダイオードＤ１４、Ｄ１５、Ｄ１６により直接、三相交流電源に戻される。これにより、第３の実施形態に比べてリアクトルＬｒ、Ｌｓ、Ｌｔに流れる電流が減少するのでリアクトルが磁気飽和し難くなる。

［５］力率改善装置における制御方法
　本発明の力率改善装置における制御方法の特徴は、昇圧チョッパのスイッチ制御において、三相交流の各相の入力電圧に対し一定のデューティ比をもつ１つの制御信号のみを用いて制御することである。すなわち、全ての相に対し同じタイミングでオンオフを行い、オン時間とオフ時間が一定ということである。従って、制御部は、デューティ比のみを決定すればよい。

　従来の三相交流に対する力率改善装置の昇圧チョッパにおいては、ＰＷＭ処理によりデューティ比が変化する制御信号を与えたり、各相に対して異なるタイミングでスイッチ制御を行ったりするものが多かった。本発明の制御方法は、これらに比べて極めて簡易である。

　また、デューティ比を決定する方法は、１つに限られず目的に応じて多様な決定方法が可能である。また、デューティ比を決定するために検出するパラメータは、入力電圧Ｖｉのみでもよい。別の例では、入力電圧Ｖｉに加えて出力電圧Ｖｏを検出する。本発明の力率改善装置では、検出された１つ又は２つのパラメータを基に多様な制御を行うことができる。

　図１１は、図１に示した回路構成における制御部１の構成例を概略的に示した図である。
　図１１（ａ）は、入力電圧Ｖｉのみを検出して制御を行う場合の構成例を示す。この場合、入力電圧Ｖｉと出力電圧Ｖｏの特定の関係を示すＶｉ－Ｖｏ特性１１が予め設定されているものとする。Ｖｉ－Ｖｏ特性１１は、交流発電機及び負荷の特性を勘案し、目的に応じて設定する。あるいは、デューティ比を変化させて入力電圧Ｖｉと出力電圧Ｖｏの関係を計測し、計測結果に基づいて設定してもよい。設定されたＶｉ－Ｖｏ特性１１のデータは、例えば記憶部に記憶されている。このような記憶部は、デジタルシグナルプロセッサ（ＤＳＰ）等のプロセッサとともに設けることができる。

　Ｖｏ決定部１２では、検出された入力電圧Ｖｉに基づいてＶｉ－Ｖｏ特性１１から対応する出力電圧Ｖｏを決定する。デューティ比決定部１３では、決定した出力電圧Ｖｏとなるようにデューティ比を決定する。制御信号発生部１４は、決定されたデューティ比を基に制御信号ｖｐを生成する。このような処理は、ＤＳＰ等のプロセッサを用いてプログラムによって行うことができ、また、プロセッサとアナログ回路の組合せによっても可能である（図１１（ｂ）も同様）。

　図１１（ｂ）は、入力電圧Ｖｉと出力電圧Ｖｏを検出して制御を行う場合の構成例を示す。この場合もＶｉ－Ｖｏ特性１１が予め設定されているものとする。Ｖref決定部１５では、検出された入力電圧Ｖｉに基づいてＶｉ－Ｖｏ特性１１から対応する基準出力電圧Ｖrefを決定する。誤差検出器１６では、基準出力電圧Ｖrefと検出された出力電圧Ｖｏとを比較し誤差に対応する出力値を出力する。デューティ比決定部１３は、誤差検出器１６の出力に応じてデューティ比を決定する。制御信号発生部１４は、決定されたデューティ比を基に制御信号ｖｐを生成する。この場合、出力電圧Ｖｏはフィードバック制御されることになる。

　図１２は、図１１に示したＶｉ－Ｖｏ特性と、デューティ比決定方法の原理を説明するための図である。縦軸と横軸の数値の単位は任意である。基本的に、昇圧チョッパの入力電圧Ｖｉと出力電圧Ｖｏは、スイッチ制御におけるデューティ比αと次の関係がある。
　　　Ｖｏ＝Ｖｉ／（１－α）　　　　（０＜α＜１）
　図１２のグラフでは、０と１の間の幾つかのデューティ比αの値について、αが一定のときの入力電圧Ｖｉと出力電圧Ｖｏの関係を示す一次関数の直線を例示している。図１２のグラフ中の両矢印付きの太い直線Ｃ１～Ｃ３及び曲線Ｃ４は、制御部において予め設定されるＶｉ－Ｖｏ特性の例を示している。

　直線Ｃ１のＶｉ－Ｖｏ特性は、入力電圧Ｖｉが比較的小さい範囲でデューティ比αを０．１に固定することを示している。例えば、風力発電において交流発電機の出力電圧がカットイン電圧に到達した後から所定の値に達するまでの間、直線Ｃ１に沿って変化させる。風力発電の場合、発電開始後の発電電力が低い間は大きな電力を取り出さないように制御することが望ましいため、このような制御は有効である。

　直線Ｃ２のＶｉ－Ｖｏ特性は、入力電圧Ｖｉが変化しても出力電圧Ｖｏを一定値に維持するようにデューティ比を０．９＞α＞０．３３の間で変化させることを示している。図１１（ｂ）に示したように、Ｖrefを一定値としてフィードバック制御を行ってもよい。

　直線Ｃ３のＶｉ－Ｖｏ特性は、入力電圧Ｖｉと出力電圧Ｖｏが所定の傾きをもった一次関数で変化するように、入力電圧Ｖｉに応じてデューティ比を０．１＜α＜０．６の間で変化させることを示している。

　曲線Ｃ４のＶｉ－Ｖｏ特性は、入力電圧Ｖｉに応じて出力電圧Ｖｏが所定の三乗曲線に沿って変化するように、デューティ比を０．１＜α＜０．６の間で変化させることを示している。曲線Ｃ４は、後述する図１３に示す風力発電の交流発電機の所定の三乗曲線に倣って変化してもよい。例えば最大電力点が得られる三乗曲線と同じ比例定数をもつ曲線とする。

　図１３は、風力発電における風速と、交流発電機の出力電圧と出力電力Ｐｉの関係を示す公知のグラフである。本発明による力率改善装置は、特に風力発電の交流発電機の出力に対して好適に適用されるので、風力発電の交流発電機の特性について簡単に説明する。

　交流発電機の出力電圧は本発明の力率改善装置の入力電圧Ｖｉに相当するので図１３では横軸をＶｉとしている。風速ｗが一定であるとき、電圧Ｖｉと電力Ｐｉは１つのピーク（最大電力点ＭＭＰ）をもつ曲線に沿って変化する。交流発電機が一定の制御特性を有するとき、電圧Ｖｉと電力Ｐｉには次の三乗曲線の関係があることが知られている。
　　Ｐｉ＝ｋＶｉ^３
　ｋは交流発電機の一定の制御特性により決まる比例定数である。交流発電機の制御特性を変化させると比例定数ｋの異なる三乗曲線Ｐｉ_－１やＰｉ_－２となる。例えば最大電力点ＭＭＰの軌跡に沿った三乗曲線の比例定数をｋ_－ＭＭＰとすると、最大電力Ｐｉ_－ＭＭＰを得るときのＶｉとの関係式は次のようになる。
　　Ｐｉ_－ＭＭＰ＝ｋ_－ＭＭＰＶｉ^３

　風力発電では、一定風速以上になると発電を開始するカットイン風速が設定されている。例えば、力率改善装置の制御部においてカットイン風速に対応する入力電圧Ｖcinを予め設定しておく。そして検出したＶｉがＶｉ０に到達するまでは、力率改善装置による制御を停止状態とするか負荷を切り離しておく。そして、検出した入力電圧Ｖｉが、カットイン電圧Ｖcinに達したときに力率改善装置による負荷に対する電力供給を開始する。

　また、図１２の曲線Ｃ４のように、力率改善装置の制御部におけるＶｉ－Ｖｏ特性を、交流発電機の出力特性の曲線に合致するように設定してもよい。

［６］第６の実施形態
　第６の実施形態は、広くは、スイッチング素子であるＦＥＴのボディダイオードを電流路として利用する動作モードを有するスイッチング電源に適用可能な構成を備えている。

　スイッチング電源において、スイッチング素子としてＦＥＴ（field effect transistor）が広く利用されている。スイッチング素子であるＦＥＴは、制御端であるゲートにパルス状のゲート制御電圧を印加することによりオンオフ駆動される。

　ＦＥＴは、オン状態ではドレインソース間電流路が導通し、両方向に電流が流れることができ、オフ状態ではドレインソース間電流路は遮断される。しかしながら、オフ状態であっても、ＦＥＴに備わるＰＮ接合部であるボディダイオードの順方向には電流が流れることができる。

　上述した力率改善装置の第１の実施形態のように、スイッチング電源には、ＦＥＴのボディダイオードの順方向に電流が流れる動作モードを有するものがある。そのような動作モードのとき、ＦＥＴのオン状態では電圧降下零で電流が流れるが、オフ状態ではＦＥＴのボディダイオードの順方向電流として流れることになる。

　ＦＥＴのボディダイオードは、順方向電圧降下が大きいため、電力損失が大きくなる。従って、上述した実施形態におけるＦＥＴＱ１、Ｑ２、Ｑ３におけるように、ボディダイオードと並列に、順方向電圧降下の比較的小さいショットキーバリアダイオードを接続することが一般的に行われている（図１参照）。

　しかしながら、オフ期間の還流ダイオードＤ１１、Ｄ１２、Ｄ１３における順方向電圧降下は、比較的小さいとはいっても零ではなく、電力損失を生じる。さらに、この電力損失により発熱の問題も生じる（図４Ａ（ｂ）、図４Ｂ（ｂ）、図４Ｃ（ｂ）参照）。

　この問題点に鑑み、第６の実施形態では、力率改善装置において、スイッチング素子であるＦＥＴのボディダイオードに順方向電流が流れる動作モードにおけるＦＥＴの電圧降下を常に零とし、電力損失及び発熱の問題を解消することを目的とする。

　第６の実施形態は、以下の構成に関係する。
・　第６の実施形態に関係する一態様は、力率改善装置に付加されたＦＥＴ駆動調整回路であって、
　前記力率改善装置のスイッチング素子は、所定のゲート制御電圧によりオンオフ駆動されるＦＥＴであって該力率改善装置は該ＦＥＴに備わるボディダイオードに順方向電流が流れる動作モードを備えており、
　前記力率改善装置が前記動作モードであることを検出するための検出部と、
　前記検出部により前記動作モードが検出されている間、前記ＦＥＴのゲートを前記ゲート制御電圧の生成部から切り離す要素と、
　前記ＦＥＴのゲートが前記ゲート制御電圧の生成部から切り離されている間、該ＦＥＴのゲートに印加される電圧をオン電圧に維持する要素と、を有することを特徴とする。
・　第６の実施形態の態様は、力率改善装置であって、
　三相交流の各相が各リアクトルの一端にそれぞれ入力される３つのリアクトルと、
　前記３つのリアクトルの各々の他端と第１出力端の間にそれぞれ接続された３つの出力ダイオードと、
　前記３つのリアクトルの各々の他端と第２出力端の間にそれぞれ接続された３つのＦＥＴと、
　前記３つのＦＥＴのゲートをオンオフ駆動するためのゲート制御電圧を生成するゲート制御電圧生成部と、
　前記三相交流の三相のうち還流電流が流れる還流相を検出する還流相検出部と、
　前記還流相検出部により検出された還流相のリアクトルに接続されたＦＥＴのゲートを前記ゲート制御電圧生成部から切り離す要素と、
　前記ＦＥＴのゲートが前記ゲート制御電圧生成部から切り離されている間、該ＦＥＴのゲートに印加される電圧をオン電圧に維持する要素と、を有することを特徴とする。
・　上記力率改善装置において、前記還流相検出部が、前記三相交流の各相にそれぞれ接続されかつその接続された相が還流相であるか否かで消光と発光が切り替わるフォトカプラの発光素子であり、
　前記ゲート制御電圧生成部から切り離す要素が、前記ゲート制御電圧生成部と前記３つのＦＥＴのゲートの各々との間にそれぞれ接続された前記フォトカプラの受光素子であることが好適である。
・　上記力率改善装置において、前記ＦＥＴのゲートをオン電圧に維持する要素が、前記ＦＥＴのゲートと前記ゲート制御電圧生成部とが切り離されている間、該ＦＥＴのゲートに、別の所定の電源によるオン電圧を印加することが、好適である。

　第６の実施形態により、力率改善装置において、スイッチング素子であるＦＥＴのボディダイオードに順方向電流が流れる動作モードであることを検出した場合、ゲート制御電圧の生成部を切り離すと共に、ＦＥＴのゲートに印加される電圧をオン電圧に維持する。これにより、当該動作モードにおいてＦＥＴに流れる電流による電圧降下を常に零とすることができ、発熱を防止することができる。この結果、力率改善装置の効率を向上させることができる。

　第６の実施形態に関係するＦＥＴ駆動調整回路は、力率改善装置以外のスイッチング電源にも適用可能である。

　(６－１)第６の実施形態の構成例
　＜回路構成＞
　図１４は、第６の実施形態の力率改善装置の回路構成を概略的に示した図でる。力率改善装置は、入力電流の波形を入力電圧と同じ正弦波の波形としかつ位相を一致させて力率を１とすることを目的とする装置である。図１４の力率改善装置は、三相交流を入力される昇圧チョッパ型の力率改善装置である。三相交流は、例えば風力発電の交流発電機におけるＹ結線された三相ステータコイルから出力される。

　図１４に示した力率改善装置の基本的な構成及び動作は、上述した図１及び図４Ａ～図４Ｃに示した力率改善装置と同じである。第６の実施形態では、スイッチング素子Ｑ１、Ｑ２、Ｑ３はＦＥＴであり、本例ではｎチャネルＭＯＳＦＥＴである。

　図１及び図４Ａ～図４Ｃの力率改善装置と異なる点としては、三相交流の各相に対応するＦＥＴＱ１、Ｑ２、Ｑ３に並列接続された還流ダイオードがなく、ＦＥＴＱ１、Ｑ２、Ｑ３の各ゲートとＰＷＭ制御ＩＣ１との間に、ＦＥＴ駆動調整部２Ｒ、２Ｓ、２Ｔがそれぞれ挿入されている点である。さらに、三相交流の三相のうち、入力側に戻る還流電流が流れる相（以下「還流相」と称する）を検出するための還流相検出部３が設けられている点においても異なる。

　図１４の力率改善装置の基本構成について説明する。３つの入力端Ｒ、Ｓ、Ｔには、位相が２π／３（１２０°）ずつ異なる三相交流のＲ相、Ｓ相、Ｔ相がそれぞれ入力される。正極出力端ｐ及び負極出力端ｎの間には負荷が接続される。負極出力端ｎの電位を基準電位ＧＮＤとする。

　入力端Ｒ、Ｓ、Ｔの各々に、３つのリアクトルＬｒ、Ｌｓ、Ｌｔの各々の一端がそれぞれ接続されている。リアクトルＬｒ、Ｌｓ、Ｌｔは、インダクタンスＬが等しいものを用い、三相リアクトルにより構成することが好適である。リアクトルＬｒ、Ｌｓ、Ｌｔの各リアクトルの他端と負極出力端ｎの間には、ＦＥＴＱ１、Ｑ２、Ｑ３がそれぞれ接続されている。ＦＥＴＱ１、Ｑ２、Ｑ３にスイッチング動作を行わせるために、図示の例では、各ＦＥＴのゲートＧが、制御信号である１つの共通するゲート制御電圧により制御される。このゲート制御電圧は、通常、ＰＷＭ制御ＩＣ１により生成されｏｕｔ端子から出力される。

　ＰＷＭ制御ＩＣ１は周知であり、スイッチング動作のためにＦＥＴをオンオフ駆動するゲート制御電圧の生成部の一例である。ゲート制御電圧の生成部は、必要とされる所定のスイッチング動作を実現する周波数とデューティ比をもつパルス状電圧を生成する回路又は装置であればよく、これに限定されない。

　さらに、リアクトルＬｒ、Ｌｓ、Ｌｔの各リアクトルの他端と正極出力端ｐの間には、正極出力端ｐへ流れる電流をそれぞれ導通可能とするダイオードＤ１、Ｄ２、Ｄ３が接続されている。正極出力端ｐと負極出力端ｎの間には平滑コンデンサＣが接続されている。

　三相交流電圧の大きさは、ダイオードＤ４、Ｄ５、Ｄ６により整流されコンデンサＣ１により平滑化された入力電圧Ｖｉとして検出され、ＰＷＭ制御ＩＣ１に送られる。出力端ｐ、ｎ間の出力電圧ＶｏもＰＷＭ制御ＩＣ１にフィードバックされ、これらに基づいてＰＷＭ制御ＩＣ１は、ゲート制御電圧のデューティ比を決定する。

　次に、還流相検出部３の構成を説明する。三相交流の三相のうち、入力側に戻る還流電流が流れる還流相となるのは三相のうち最低電位の相である。還流相検出部３は、最低電位の相を検出するように構成されている。ダイオードＤ２１、Ｄ２２、Ｄ２３は、各々のカソードが各相のラインに接続されアノードが共通端子（ａ点）であるので、ａ点には、三相のうち最低電位である還流相の電位が現れる。

　３つのフォトカプラＰＣ１、ＰＣ２、ＰＣ３の各発光素子の一端はａ点に接続され、各発光素子の他端であるｂ点、ｃ点、ｄ点は、それぞれダイオードＤ２４、Ｄ２５、Ｄ２６のアノードに接続されている。ダイオードＤ２４、Ｄ２５、Ｄ２６の各々のカソードは各相のラインにそれぞれ接続されている。よってｂ点、ｃ点、ｄ点には、三相交流の各相の電位が現れる。

　半導体素子Ｑ４は、ＮチャネルＭＯＳＦＥＴであり、ドレインが入力電圧Ｖｉのラインに接続され、ソースが抵抗素子Ｒ１、Ｒ２、Ｒ３の一端に接続されている。抵抗素子Ｒ１、Ｒ２、Ｒ３の各々の他端はｂ点、ｃ点、ｄ点に接続されている。ゲートには入力電圧Ｖｉのラインとａ点間の電圧が抵抗素子Ｒ４とツェナーダイオードＺ１に分圧されて印加される。半導体素子Ｑ４は、フォトカプラＰＣ１、ＰＣ２、ＰＣ３の各発光素子への電流供給源を構成している。

　一方、３つのフォトカプラＰＣ１、ＰＣ２、ＰＣ３の受光素子は、それぞれＦＥＴ駆動調整部２Ｒ、２Ｓ、２Ｔの回路構成要素として配置される。これについては、図１５を参照して詳細に説明する。

　図１５は、図１４の回路の一部であり、ＦＥＴ駆動調整部２Ｒを含む部分を概略的に示す図である。ＦＥＴ駆動調整部２Ｓ、２Ｔについては、同じ構成であるので説明を省略する。

　ＦＥＴ駆動調整部２Ｒは、適宜の直流の電源電圧Ｖｃｃを供給される。一例として、電源電圧Ｖｃｃは、出力電圧Ｖｏを適切に降圧し安定化することにより生成してもよい。別の例として、電源電圧Ｖｃｃとして別途電源を設けてもよい。

　電源電圧Ｖｃｃと基準電位ＧＮＤの間には、ｎ型トランジスタであるスイッチング素子Ｑ５とｐ型トランジスタであるスイッチング素子Ｑ６がエミッタ同士及びベース同士を接続され、エミッタフォロア回路を構成している。スイッチング素子Ｑ５、Ｑ６のエミッタは、スイッチング素子Ｑ１のゲートに接続されている。スイッチング素子Ｑ５、Ｑ６のベースは、抵抗素子Ｒ５を介して電源電圧Ｖｃｃと接続されている。スイッチング素子Ｑ５のコレクタは電源電圧Ｖｃｃに、スイッチング素子Ｑ６のコレクタは基準電位ＧＮＤに接続されている。

　さらに、スイッチング素子Ｑ５、Ｑ６のベースとＰＷＭ制御ＩＣのｏｕｔ端子との間には、フォトカプラＰＣ１の受光素子が挿入接続されている。フォトカプラＰＣ１と並列に保護用のダイオードＤ７が接続されている。

　＜回路動作＞
　図１６～図１９を参照して図１４の力率改善装置の動作を説明する。
　図１６は、図１４の力率改善装置の動作を概略的に示した図であり、（ａ）はゲート制御電圧のオン期間の電流の流れを示し、（ｂ）はオフ期間の電流の流れを示している。なお、図１６では、３相交流のＲ相が還流相であるとき、すなわち最低電位となるときの例を示す。Ｓ相、Ｔ相が還流相となるときについては、同様であるので説明を省略する。

　図１６（ａ）のオン期間の動作は、上述した図９（ａ）と同じである。ＦＥＴＱ１、Ｑ２、Ｑ３はいずれも導通する。ダイオードＤ１、Ｄ２、Ｄ３は逆バイアスとなり電流は流れない。励磁電流となる電流Ｉsrと電流Ｉtrが次の経路で流れる。
　Ｉsr：Ｓ端子→リアクトルＬｓ→ＦＥＴＱ２→ＦＥＴＱ１→リアクトルＬｒ→Ｒ端子
　Ｉtr：T端子→リアクトルＬｔ→ＦＥＴＱ３→ＦＥＴＱ１→リアクトルＬｒ→Ｒ端子
　オン期間のＦＥＴＱ１の電流路は、入力側へ戻っていく還流電流の経路となっている。負荷に対しては平滑コンデンサＣから放電電流が供給される。リアクトルＬｓ、Ｌｔには磁気エネルギーが蓄積される。

　図１６（ｂ）のオフ期間の動作は、上述した図９（ｂ）とは異なる。ＦＥＴＱ２、Ｑ３のみが遮断され、リアクトルＬｓ、Ｌｔは逆起電力が生じ、ダイオードＤ２、Ｄ３と通ってフライバック電流が負荷に供給され、平滑コンデンサＣも充電される。フライバック電流である電流Ｉsrと電流Ｉtrは次の経路で流れる。
　Ｉsr：Ｓ端子→リアクトルＬｓ→ダイオードＤ２→負荷→ＦＥＴＱ１→Ｒ端子
　Ｉtr：T端子→リアクトルＬｔ→ダイオードＤ３→負荷→ＦＥＴＱ１→Ｒ端子
　負荷及び平滑コンデンサＣからの還流電流は、オン状態に維持されたＦＥＴＱ１を通り、リアクトルＬｒを通って入力側へ戻る。

　オフ期間においては、図１５に示したＦＥＴ駆動調整回路２Ｒが作動することにより、ＦＥＴＱ１は、ＰＷＭ制御ＩＣ１のゲート制御電圧による制御から切り離され、強制的にオン状態とされる。これにより、負荷及び平滑コンデンサＣからの還流電流は、ＦＥＴＱ１の電流路を通り、リアクトルＬｒを通って入力側へ戻る。この結果、還流電流によるＦＥＴＱ１における電圧降下は零となり、発熱も生じない。

　図１７及び図１８を参照して、ＦＥＴ駆動調整回路の動作を詳細に説明する。
　図１７及び図１８の説明に先立って、先ず図１４に示した還流相検出部３の動作を説明する。図１４において、半導体素子Ｑ４はＮチャネルＭＯＳＦＥＴであり、入力電圧Ｖｉとａ点間の電圧が抵抗Ｒ４とツェナーダイオードＺ１で分圧されてゲートに印加されるので、常時オン状態である。

　フォトカプラＰＣ１の発光素子はａ点－ｂ点間電圧に応じて、フォトカプラＰＣ２の発光素子はａ点－ｃ点間電圧に応じて、フォトカプラＰＣ３の発光素子はａ点－ｄ点間電圧に応じて、それぞれ発光又は消光する。所定の電位差があれば発光し、電位差がなければ消光する。

　Ｒ相が還流相のときは、ａ点－ｂ点間電圧はほぼ零であるのでフォトカプラＰＣ１の発光素子は消光し、ａ点－ｃ点間電圧及びａ点－ｄ点間電圧は、それぞれほぼ還流相電位と他の二相の電位との差となるので、フォトカプラＰＣ２及びＰＣ３の発光素子は発光する。この結果、Ｒ相が還流相のときは、ＦＥＴ駆動調整回路２ＲにおけるフォトカプラＰＣ１の受光素子が遮断状態となり、ＦＥＴ駆動調整回路２Ｓ、２ＴにおけるフォトカプラＰＣ２、ＰＣ３の受光素子は導通状態となる。

　図１７は、Ｒ相が還流相となるときのＦＥＴ駆動調整部２Ｒの動作を説明する図である。Ｒ相が還流相であるとき、フォトカプラＰＣ１の発光素子及び受光素子は遮断状態となる（点線で示す）。これにより、ＰＷＭ制御ＩＣ１から出力されるゲート制御電圧のラインが遮断され、スイッチング素子Ｑ５、Ｑ６のベースは、ＰＷＭ制御ＩＣ１から切り離される。

　この結果、スイッチング素子Ｑ５、Ｑ６のベースは、電源電圧Ｖｃｃが抵抗素子Ｒ５を通して印加されて高電位となり、ベースからエミッタへ電流が流れてスイッチング素子Ｑ５はオン状態に固定され、スイッチング素子Ｑ６はオフ状態に固定される。これにより、エミッタの電位は高電位に固定され、ＦＥＴＱ１のゲートに印加される電圧は、オン電圧に固定される。よって、ＦＥＴＱ１は、オン状態すなわち電流路が導通状態に維持される。よって、還流電流は、ＦＥＴＱ１の電流路を電圧降下を生じることなく流れる。還流電流は、ＦＥＴＱ１のボディダイオードの順方向に流れるが、ＦＥＴＱ１が強制的にオン状態とされることにより、ソースからドレインへ電流路を通って流れることができる。

　図１８は、Ｒ層が還流相ではないときのＦＥＴ駆動調整部２Ｒの動作を説明する図である。Ｒ相が還流相ではないとき、フォトカプラＰＣ１の発光素子及び受光素子は導通状態となる。これにより、ＰＷＭ制御ＩＣ１から出力されるゲート制御電圧のラインが導通し、スイッチング素子Ｑ５、Ｑ６のベースにゲート制御電圧が印加される。

　この結果、スイッチング素子Ｑ５とスイッチング素子Ｑ６は、ゲート制御電圧のオンオフに従って交互にベースエミッタ間電流が流れることになり、交互にオンオフすることとなる。これにより、エミッタの電位は、ゲート制御電圧に従って高電位と低電位を繰り返す。よって、ＦＥＴＱ１は、ゲート制御電圧がゲートに直接印加されるときと同じオンオフ動作を行うので、オン期間には電流路が導通して電流が流れ、オフ期間には電流路が遮断されて電流は流れない。この場合のオン期間の電流は、ＦＥＴＱ１のドレインからソースへと流れる。

　図１９は、図１４～図１８を参照して説明した回路及び動作に対応する各構成要素の電圧波形を模式的に示した図である。

　図１９（ａ）は、三相交流の各相の波形を示し、最高電位となる相と最低電位となる相（還流相）を標示している。図１９（ｂ）は、還流相検出部におけるそれぞれＲ相、Ｓ相、Ｔ相に対応するフォトカプラＰＣ１、ＰＣ２、ＰＣ３のオンオフ状態をそれぞれ示している。各フォトカプラは、検出対象の相が還流相となったときにオフ（消光）となり、還流相ではないときはオン（発光）となる。

　図１９（ｃ）は、ＰＷＭ制御ＩＣから出力されるゲート制御電圧と、Ｒ相、Ｓ相、Ｔ相に対応する各スイッチング素子Ｑ１、Ｑ２、Ｑ３のオンオフ状態とをそれぞれ示している。各スイッチング素子Ｑ１、Ｑ２、Ｑ３は、対応する各フォトカプラＰＣ１、ＰＣ２、ＰＣ３がオフになると、ＰＷＭ制御ＩＣと切り離されることによりゲート制御電圧とは関係なく強制的にオン状態に維持される。

（６－２）ＦＥＴ駆動調整部の別の形態
　図２０は、第６の実施形態に含まれるＦＥＴ駆動調整部２Ｒの別の形態を示している。この形態は、より原理的な簡易な構成からなる。ＦＥＴＱ１のゲートとＰＷＭ制御ＩＣ１のｏｕｔ端子を接続するライン上には、フォトカプラＰＣ１の受光素子が挿入されている。フォトカプラＰＣ１に並列接続されたダイオードＤは保護用である。さらに、フォトカプラＰＣ１の受光素子の一端であるＦＥＴＱ１のゲートは、抵抗素子Ｒ６を介して電源電圧Ｖｃｃに接続されている。

　Ｒ相が還流相であるとき、フォトカプラＰＣ１が遮断されると、ＦＥＴＱ１とＰＷＭ制御ＩＣ１は切り離される。そして、ＦＥＴＱ１のゲートには、抵抗素子Ｒ６を介して電源電圧Ｖｃｃが印加される。この結果、ＦＥＴＱ１はオン状態に維持される。

（６－３）その他の形態
　以上で述べた第６の実施形態の構成例におけるＮチャネルＦＥＴは、ＰチャネルＦＥＴで構成することもできる。また、図１４に示した還流相検出部３の構成は一例であり、三相のうち最低電位を検出できる要素を含む構成であればこれに限られない。このような機能を有する構成としては、多様な変形形態が考えられる。

　さらに、ＦＥＴ駆動調整部については、還流相検出部により検出された還流相に対応するＦＥＴのゲートを、本来のゲート制御電圧から切り離すと同時に、ＦＥＴを強制的にオン状態とすることができる要素を含む構成であればよい。このような機能を有する構成としては、多様な変形形態が考えられる。

　さらに、第６の実施形態によるＦＥＴ駆動調整部の適用対象は、上述した力率改善装置に限られない。スイッチング電源において、スイッチング素子であるＦＥＴに備わるボディダイオードの順方向に電流が流れる動作モードを有する回路に適用することができる。従来は、ＦＥＴのボディダイオードに対しショットキーバリアダイオード等を並列接続して電流をバイパスさせていた。第６の実施形態では、そのような動作モードを検出する要素を有し、当該動作モードが検出された場合、ＦＥＴをオンオフ駆動する本来のゲート制御電圧の生成部を切り離すと同時に、ＦＥＴのゲートに印加される電圧をオン電圧に維持する。これにより、当該動作モードにおいては、ＦＥＴが常にオン状態に維持されるので、電流が電圧降下を生じることなく流れることができる。

［７］第７の実施形態
　第７の実施形態は、上述した力率改善装置における制御信号すなわちＰＷＭ制御ＩＣの出力信号のデューティ比を制御するためのデューティ比コントローラに関係する。

　力率改善装置におけるスイッチング素子の制御部には、一般的にＰＷＭ制御ＩＣが用いられる。力率改善装置では、入力電圧（発電機出力電圧）ｖiと出力電圧Ｖｏとが比例しており、以下の式で示される。比例係数である傾きは、制御信号ｖｐのデューティ比Ｄを変数とする関数であるのでＭ（Ｄ）で表す。
　　Ｖｏ＝Ｍ（Ｄ）・ｖi　　　　　　　　　　式（１）

　ＰＷＭ制御ＩＣは周知であり、種々のものが市販されている。一般的なＰＷＭ制御ＩＣに共通する構成として、デューティ比制御電圧Ｖcsが入力されるｃｓ端子、所定のデューティ比をもつＰＷＭ制御信号を出力するｏｕｔ端子、及び力率改善装置の出力電圧Ｖｏを安定化するためのフィードバック用のｆｂ端子を備えている。ＰＷＭ制御ＩＣは、以下の式で示されるようにデューティ比制御電圧Ｖcsと制御信号ｖｐのデューティ比Ｄとが比例するように構成されている。
　　Ｄ＝Ａ・Ｖcs　　（Ａは所定の比例係数）式（２）

　通常、ＰＷＭ制御ＩＣに入力するデューティ比制御電圧Ｖcsを生成するための別の制御部（「デューティ比コントローラ」と称する）が設けられている。デューティ比コントローラでは、発電機出力電圧ｖiを検出し、その振幅に基づいて最適なデューティ比を決定し、決定したデューティ比に対応するデューティ比制御電圧ＶcsをＰＷＭ制御ＩＣに送る。従って、デューティ比コントローラでは、以下の式のように、発電機出力電圧ｖiを変数とする所定の関数ｆにより、デューティ比制御電圧Ｖcsを生成していることになる。
　　Ｖcs＝ｆ（ｖi）　　　　　　　　　　　式（３）
　ここでの関数ｆは、ｖiとＶcsが１対１に対応する所定の関係を有することを示すために用いている。

　また、風力発電における発電機の場合、通常、始動してから発電機出力電圧がカットイン電圧未満の間は電力を取り出さず、カットイン電圧となったときに電力の取得を開始する、すなわち力率改善装置の稼動を開始する。従って、デューティ比コントローラは、カットイン電圧を判別する機能も備えている。

　特に自然エネルギーを利用した風力発電等の交流発電機の場合、その出力変動が大きいことから、力率改善装置のスイッチ制御のために複雑な制御が行われている。上述したデューティ比コントローラにおけるＶcs＝ｆ（ｖi）の関数ｆの具体的構成としては、力率改善装置の入出力電力を検知し山登り法による最大電力点追従（ＭＰＰＴ）制御を行ってデューティ比を決定する構成、又は、発電機出力電圧ｖiと力率改善装置の出力電圧Ｖｏの対応テーブルを予め記憶しておきそれに基づいてデューティ比を決定する構成のいずれかの手法が一般的である。

　しかしながら、上記のような構成を実現するデューティ比コントローラは回路規模が大きくなる。回路規模の大きいデューティ比コントローラを力率改善装置と共に設けると、発電機の電力変換システム全体が大型化し、コスト高となっていた。また、テーブル方式の場合は予め行うデータ設定が極めて煩雑である。自然エネルギー利用分野における交流発電機の力率改善装置においては、簡易な構成と制御が望ましいといえる。

　さらに、力率改善装置におけるＶｏ＝Ｍ（Ｄ）・ｖiの関係式で決まる発電機出力電圧ｖiと力率改善装置の出力電圧Ｖｏの比例係数すなわち傾きＭ（Ｄ）を、必要に応じて調整したい場合がある。この場合、上式（１）～（３）によれば、デューティ比コントローラにおけるＶcs＝ｆ（ｖi）の関数ｆを変更する必要がある。テーブル方式であれば複数のテーブルが必要となる。このような機能をデューティ比コントローラに追加することは、デューティ比コントローラの構成をさらに複雑化することとなる。

　第７の実施形態は、力率改善装置と組み合わせられるＰＷＭ制御ＩＣのｃｓ端子に入力されるデューティ比制御電圧を、簡易な構成により調整することができるデューティ比コントローラを備えている。

　第７の実施形態により、ＰＷＭ制御ＩＣのｃｓ端子に入力されるデューティ比制御電圧を、簡易な構成により調整することができるので、力率改善装置をコンパクトかつ低コストで実現できる。

（７－１）第７の実施形態の基本構成
　図２１は、第７の実施形態に関係する、ＰＷＭ制御ＩＣ用のデューティ比コントローラの基本形態を含む、力率改善装置の構成を概略的かつ模式的に示した図である。

　発電機１００は、例えば風力発電の交流発電機である。発電機出力電圧ｖiは、三相交流の相電圧若しくは線間電圧の実効値又はこれらに比例する値である。

　ＰＷＭ制御ＩＣ１は、ｃｓ端子に入力されたデューティ比制御電圧Ｖcsに比例するデューティ比Ｄをもつ制御信号ｖｐをｏｕｔ端子から出力するように構成されている。一般的な三角波比較方式では、高周波搬送三角波電圧とデューティ比制御電圧Ｖcsを比較器に入力し、比較器の出力パルス信号を制御信号ｖｐとして得る。デューティ比Ｄとデューティ比制御電圧Ｖcsの関係は、上述した式（２）の通りである。

　制御信号ｖｐは、数ｋＨｚ～数百ｋＨｚの高周波のパルス信号であり、一周期をＴとし、オン期間をＴonとすると、デューティ比Ｄは以下の式で表される。
　　Ｄ＝Ｔon／Ｔ　　　　　　　　　　　　　式（４）

　力率改善装置（ＰＦＣ）は、上述した各実施形態に示したものである。負荷等１０３は、各種機器、インバータ（系統連系インバータを含む）、別のＤＣ／ＤＣコンバータ等である。

　力率改善装置の入力電圧である発電機出力電圧ｖiと出力電圧Ｖｏの関係は、傾きＭ（Ｄ）をもつ一次関数で表され、上述した式（１）の通りである。

　昇圧チョッパの場合、Ｍ（Ｄ）は以下の通りである。
　　Ｍ（Ｄ）＝１／（１－Ｄ）　　　　　　　　　式（５）
　降圧チョッパの場合、Ｍ（Ｄ）は以下の通りである。
　　Ｍ（Ｄ）＝Ｄ　　　　　　　　　　　　　　　式（６）
　上式（５）（６）から、デューティ比Ｄが変化すると、傾きＭ（Ｄ）が変化することが示される。

　第７の実施形態のデューティ比コントローラ７は、発電機出力電圧ｖiを検出して入力とし、デューティ比制御電圧Ｖcsを出力する。デューティ比制御電圧Ｖcsは、ＰＷＭ制御ＩＣのｃｓ端子に入力される。

　デューティ比コントローラ７は、検出した発電機出力電圧ｖiを基に直流検出電圧Ｖｉを生成する電圧検出部７１を有する。直流検出電圧Ｖｉは、基本的に発電機出力電圧ｖiに比例するように生成される。

　さらにデューティ比コントローラ７は、直流検出電圧Ｖｉを印加されて接地電位との間で電流ｉが流れることができる電流路を有する。この電流路には、実質的に直列の接続関係にある２つの抵抗素子が少なくとも挿入されている。直流検出電圧Ｖｉの増減に従って電流路を流れる電流も増減する。２つの抵抗素子のうち、１つは可変抵抗素子である第１抵抗素子Ｒvであり、もう１つは一定の抵抗値をもつ第２抵抗素子Ｒcsである。電流ｉにより第２抵抗素子Ｒcsの両端間に発生する電圧がデューティ比制御電圧Ｖcsとして、ＰＷＭ制御ＩＣ１のｃｓ端子に与えられる。これらの関係は、以下のように表すことができる。
　　Ｖｉ＝Ｂ・ｖi　　　　　　　　（Ｂは所定の比例係数）式（７）
　　ｉ　　＝Ｖｉ／（Ｒv＋Ｒcs）　　　　　　　　　　　　式（８）
　　Ｖcs＝ｉ・Ｒcs　　　　　　　　　　　　　　　　　　　式（９）

　上式（７）（８）（９）から、第１及び第２抵抗素子Ｒv、Ｒcsの値が一定のとき、発電機出力電圧ｖiが増減すると、デューティ比制御電圧Ｖcsも増減することが示される。

　また上式（７）（８）（９）から、発電機出力電圧ｖiが一定のとき、第１抵抗素子Ｒvの値を変更すると、電流ｉが変化し、デューティ比制御電圧Ｖcsが変化することが示される。

　これを利用すると、発電機出力電圧ｖiが同じ値であっても、第１抵抗素子Ｒvを調整することによりデューティ比制御電圧Ｖcsの大きさ、すなわちこれに対応するデューティ比Ｄを調整することができる。このことは、力率改善装置の入力電圧（発電機出力電圧）ｖiに対する出力電圧Ｖｏの傾きＭ（Ｄ）を、第１抵抗素子Ｒvを調整することにより変更できることを意味する。

　図２２は、式（７）（８）（９）を基に、デューティ比コントローラ７における入力である発電機出力電圧ｖiと出力であるデューティ比制御電圧Ｖcsの関係を模式的に示したグラフである。第１抵抗素子Ｒvの抵抗値が大きいときは直線ｇ１、抵抗値が小さいときは直線ｇ２に沿って変化する一次関数となる。

　風力発電においては、通常、発電機出力電圧ｖiが大きく変動する。例えば、発電機出力電圧ｖiがΔｖiの範囲で変化する場合、第１抵抗素子Ｒvが大きいときはデューティ比制御電圧ＶcsはΔＶcs（大）の範囲で変化し、第１抵抗素子Ｒvが小さいときはデューティ比制御電圧ＶcsはΔＶcs（小）の範囲で変化することとなる。

　なお、図２２のグラフ中、発電機出力電圧ｖiの一点であるｖcinは、風力発電において電力取り出しを開始（力率改善装置による電力変換を開始）するカットイン電圧を示している。カットイン電圧ｖcin未満では電力取り出しを行わないので直線ｇ１、ｇ２を鎖線としている。

　図２１には示さないが、第７の実施形態のデューティ比コントローラ７では、カットイン電圧ｖcin以上の範囲でのみ稼動する構成を付加することができる。この構成の具体例については、後述する図２４及び図２５に示す構成で説明する。

　図２３は、図２２に示したようにデューティ比コントローラ７の第１抵抗素子Ｒｖを調整した場合における、力率改善装置の入力電圧である発電機出力電圧ｖiと出力電圧Ｖｏの関係を模式的に示したグラフである。

　この例では、力率改善装置を昇圧チョッパとし、ｖiとＶｏの傾きＭ（Ｄ）は式（５）の通りとする。第７の実施形態のデューティ比コントローラ７とＰＷＭ制御ＩＣ１を用いて力率改善装置を制御した場合、発電機出力電圧ｖiが変動するとデューティ比Ｄもそれに従って変動する。参考のために、図３のグラフ中にデューティ比Ｄが０．２５、０．５、０．７の各一定値の場合の昇圧コンバータにおけるｖiとＶｏの関係を一点鎖線で示している。

　力率改善装置の入力電圧ｖiと出力電圧Ｖｏの関係は、例えば、図１に示した第１抵抗素子Ｒvの抵抗値が大きいときは直線Ｄ１、抵抗値が小さいときは直線Ｄ２に沿って変化する一次関数となる。

　例えば、発電機出力電圧ｖiがΔｖiの範囲で変化する場合、図１に示した第１抵抗素子Ｒvが大きいときは出力電圧ＶｏはΔＶｏ：Ｒv（大）の範囲で変化する。図示の例ではデューティ比Ｄが０．２５～０．５の範囲で変化することになる。また、第１抵抗素子Ｒvが小さいときは出力電圧ＶｏはΔＶｏ：Ｒv（小）の範囲で変化する。図示の例では、デューティ比Ｄが０．５～０．７の範囲で変化することになる。

　このように、デューティ比コントローラ７の第１抵抗素子Ｒvの抵抗値を調整することにより、力率改善装置の入力電圧ｖiと出力電圧Ｖｏの関係を変更することができる。従来は、力率改善装置の入力電圧ｖiと出力電圧Ｖｏの関係を変更しようとすると、複雑かつ大規模の制御部が必要であったが、第７の実施形態によれば１つの可変抵抗素子の調整のみにより行うことができるので極めて簡易な構成で実現できる。自在な設定はできないが十分な実用性と操作容易性があり、かつ電力変換システムをコンパクトで低コストとすることができる。

（７－２）第７の実施形態の構成例１
　＜構成例１＞
　図２４は、第７の実施形態の構成例１のデューティ比コントローラ７Ａを含む力率改善装置を概略的に示した図である。出力電圧ＶｏはＰＷＭ制御ＩＣ１のフィードバック端子fbに帰還されている。

　発電機１の出力は三相交流である。デューティ比コントローラ７Ａの入力段である電圧検出部７１は、発電機出力電圧ｖiを検出し、これに比例する直流検出電圧Ｖｉを生成する。本例では、三相交流の各相線からダイオードＤ４、Ｄ５、Ｄ６をそれぞれ介して交流電圧を半波整流し、それらを加算して直流検出電圧Ｖｉを得ている。電圧検出部７１の構成は図示の例に限られず、発電機出力電圧ｖiを基にこれに比例する直流検出電圧Ｖｉを生成する構成であればよい。

　ダイオードＤ４、Ｄ５、Ｄ６のカソードとトランジスタＱ３１（ｎ型）のコレクタの間にコレクタ抵抗Ｒ３１が接続され、ベースとの間にバイアス抵抗Ｒ３３が接続されている。トランジスタＱ３１のエミッタとツェナーダイオードＺ３１のカソードの間にエミッタ抵抗Ｒ３２及びコンデンサＣが並列接続されている。ツェナーダイオードＺ３１のアノードは接地電位とされている。

　トランジスタＱ３１のベースは、ダイオードＤ３１のアノードに接続されている。ダイオードＤ３１のカソードは、デューティ比コントローラ７の電源Ｖccに接続されている。

　トランジスタＱ３１のエミッタとトランジスタＱ３２（ｐ型）のエミッタの間に第１可変抵抗Ｒv1が接続されている。第１可変抵抗Ｒv1は、力率改善装置の入力電圧（発電機出力電圧）ｖiと出力電圧Ｖｏの傾きを調整するためのものであり、所定の値に設定される。

　トランジスタＱ３２のコレクタと接地電位の間には抵抗Ｒ３４とツェナーダイオードＺ３２が並列接続されている。トランジスタＱ３２のベースは、第２可変抵抗Ｒv2の中間端子に接続されている。第２可変抵抗Ｒv2は、カットイン電圧ｖcinを設定するためのものであり、所定の値に設定される。トランジスタＱ３２のベースエミッタ間にはダイオードＤ３２が接続されている。第２可変抵抗Ｒv2は、電源ＶccととツェナーダイオードＺ３１のカソードの間に接続されている。

　トランジスタＱ３３（ｎ型）のベースはトランジスタＱ３２のコレクタと接続され、コレクタは電源Ｖccに接続されている。トランジスタＱ３３のエミッタと接地電位の間には抵抗Ｒcsが接続されている。トランジスタＱ３３のエミッタはＰＷＭ制御ＩＣ１のｃｓ端子と接続されている。トランジスタＱ３３のベースエミッタ間にはダイオードＤ３３が接続されている。

　＜構成例１の動作＞
　一例として、風力発電において発電機出力電圧ｖiが０Ｖから次第に増大し２００～３００Ｖ程度になるまでを想定して、デューティ比コントローラ７Ａの動作を説明する。一例として、電源Ｖccは２４Ｖ、ツェナーダイオードＺ３１、Ｚ３２の降伏電圧は５Ｖである。

・発電開始時
　発電機出力電圧ｖiすなわち直流検出電圧Ｖｉが０Ｖの時点では、電源Ｖcc→第２可変抵抗Ｒv2→ツェナーダイオードＺ３１→接地の電流路に電流が流れる。この電流により、第２可変抵抗Ｒv2の中間端子であるｄ点の電位は、電源Ｖccの分圧電位である所定の電位となる。ｄ点電位は、発電機出力電圧ｖiのカットイン電圧ｖcinに対応するように設定されている。

　また、電源Ｖcc→第２可変抵抗Ｒv2の中間端子（ｄ点）→ダイオードＤ３２→第１可変抵抗Ｒv1→トランジスタＱ３１エミッタ（ａ点）→抵抗Ｒ３２→ツェナーダイオードＺ３１→接地の電流路にも電流が流れ、トランジスタＱ３１のエミッタであるａ点の電位は、電源Ｖccの所定の分圧電位となる。トランジスタＱ３１のベースのｂ点電位は、直流検出電圧Ｖｉである。各点の電位の高低は次のようになっている。
　　ｂ点＜ａ点＜ｃ点＜ｄ点＜Ｖcc
　直流検出電圧Ｖｉが０Ｖのときは、ｂ点電位がａ点電位よりも低いためトランジスタＱ３１は非導通である。トランジスタＱ３２もｃ点電位がｄ点電位より低いために非導通である。トランジスタＱ３３もトランジスタＱ３２が導通しない限り非導通である。ダイオードＤ３１は逆バイアス、ダイオードＤ３２は順バイアス、ツェナーダイオードＺ３１は降伏電圧となっている。直流検出電圧Ｖｉが０Ｖから増大していくとｂ点電位が上昇していく。

・トランジスタＱ３１の導通
　ｂ点電位がａ点電位より高くなりベース電流が流れるとトランジスタＱ３１が導通する。従って、直流検出電圧Ｖｉにより抵抗Ｒ３１→トランジスタＱ３１→抵抗Ｒ３２→ツェナーダイオードＺ３１→接地の電流路に電流ｉ１が流れる。ａ点電位は、大凡、直流検出電圧Ｖｉを印加される抵抗Ｒ３１、抵抗Ｒ３２及びツェナーダイオードＺ３２により決まる分圧電位となる。この時点の各点の電位の高低は次のようになる。
　ａ点＜ｂ点＜ｃ点＜ｄ点＜Ｖcc
　直流検出電圧Ｖｉがさらに増大するとａ点電位とｂ点電位はともに上昇していく。トランジスタＱ３２は、少なくともａ点電位及びｃ点電位がｄ点電位より高くなるまでは非導通である。

・トランジスタＱ３２及びＱ３３の導通：カットイン
　直流検出電圧Ｖｉがさらに増大するとａ点、ｂ点及びｃ点電位がｄ点電位より高くなり、ベース電流が流れるとトランジスタＱ３２が導通する。従って、直流検出電圧ＶｉによりトランジスタＱ３１→第１可変抵抗Ｒv1→トランジスタＱ３２→抵抗Ｒ３４→接地の電流路に電流ｉ２が流れる。ダイオードＤ３２は非導通となる。電流ｉ２が流れることにより、ｅ点電位がｆ点電位より高くなりベース電流が流れトランジスタＱ３３が導通する。これにより電源Ｖcc→トランジスタＱ３３→抵抗Ｒcs→接地の電流路に電流ｉ３が流れる。この結果、抵抗Ｒcsの両端電圧が発生し、ＰＷＭ制御ＩＣ１のｃｓ端子にデューティ比制御電圧Ｖcsが入力される。これによりＰＷＭ制御ＩＣ１が始動し、力率改善装置による電力取り出しが開始される。この時点の各点の電位の高低は次のようになる。
　ｄ点＜ｃ点＜ａ点＜ｂ点＜Ｖcc

　トランジスタＱ３２及びＱ３３が導通する時点の発電機出力電圧ｖiがカットイン電圧ｖcinに対応するように、第２可変抵抗Ｒv2の中間端子すなわちｄ点電位を設定しておく。

　直流検出電圧Ｖｉがさらに増大すると、ａ点及びｂ点の電位は電源Ｖccよりも高くなる。これによりダイオードＤ３１が順バイアスとなり導通する。直流検出電圧Ｖｉによる電流を、抵抗Ｒ３３及びダイオードＤ３１を介してバイパスさせることによりトランジスタＱ３１に大電流が流れることを回避している。

　電力取り出し中、発電機出力電圧ｖiすなわち直流検出電圧Ｖｉが増減すると、電流ｉ１、ｉ２、ｉ３がそれぞれ増減する。それに従ってデューティ比制御電圧Ｖcsも増減する。

・デューティ比制御電圧Ｖcsの調整
　第１可変抵抗Ｒv1の抵抗値を調整することにより、発電機出力電圧ｖiが同じであってもトランジスタＱ３２を流れる電流ｉ２を変化させることができる。第１可変抵抗Ｒv1の抵抗値が大きくなれば電流ｉ２は減り、抵抗値が小さくなれば電流ｉ２は増える。これによりトランジスタＱ３３のベース電流が変化し、トランジスタＱ３３を流れる電流ｉ３が変化する結果、デューティ比制御電圧Ｖcsが変化することとなる。従って、図２２及び図２３で説明したように、第１可変抵抗Ｒv1を調整することにより、力率改善装置の入力電圧（発電機出力電圧）ｖiと出力電圧Ｖｏの関係を変更することができる。この変更は、電力取り出し中にも行うことができる。

（７－３）第７の実施形態の構成例２
　＜構成例２＞
　図２５は、第７の実施形態の構成例２のデューティ比コントローラ７Ｂを含む力率改善装置を概略的に示した図である。

　発電機１００の出力は構成例１と同じく三相交流である。デューティ比コントローラ７Ｂの入力段である電圧検出部７１は、発電機出力電圧ｖiを検出し、これに比例する直流検出電圧Ｖｉを生成する。本例では、トランスＴと整流平滑回路から構成されている。三相交流の２つの相線にトランスＴの一次コイルを接続し、二次コイルの両端から降圧された交流電圧を取得している。トランスＴの一次コイルは、三相交流の線間電圧を検出することになる。トランスＴの二次コイルは、整流部の入力端に接続される。整流部は一例としてブリッジ整流回路であるが、これに限られない。整流部の正極端ｐと負極端ｎの間に平滑コンデンサＣ４１が接続されている。正極端ｐと負極端ｎの間の電圧が、直流検出電圧Ｖｉである。

　デューティ比コントローラ７Ｂの電源Ｖccは、電圧検出部７１の正極端ｐに接続されている。従って、直流検出電圧Ｖｉが増加するとき、電源Ｖccを基準電位として、負極端ｎの電位は、基準電位から負方向に降下していくことになる。

　電源Ｖccと負極端ｎの間に抵抗Ｒ４１が接続されている。トランジスタＱ４１（ｐ型）のベースは、抵抗Ｒ４２を介して負極端ｎに接続されている。トランジスタＱ４１のエミッタは、第１可変抵抗Ｒv1を介して第２可変抵抗Ｒv2の中間端子と接続されている。トランジスタＱ４１のコレクタと接地電位の間には、抵抗ＲcsとコンデンサＣ４２が並列接続されている。トランジスタＱ４１のコレクタは、ＰＷＭ制御ＩＣ１のｃｓ端子と接続されている。第１可変抵抗Ｒv1は、力率改善装置の入力電圧（発電機出力電圧）ｖiと出力電圧Ｖｏの傾きを調整するためのものであり、所定の値に設定される。

　第２可変抵抗Ｒv2とツェナーダイオードＺは、電源Ｖccと接地電位の間に直列接続された構成となっている。第２可変抵抗Ｒv2は、カットイン電圧ｖcinを設定するためのものであり、所定の値に設定される。

　＜構成例２の動作＞
　一例として、風力発電において発電機出力電圧ｖiが０Ｖから次第に増大し２００～３００Ｖ程度になるまでを想定して、デューティ比コントローラ７Ｂの動作を説明する。一例として、トランスＴの巻き数比は２０：１（一次側が２００Ｖのとき二次側は１０Ｖ）、電源Ｖccは２４Ｖ、ツェナーダイオードＺの降伏電圧は５Ｖである。

・発電開始時
　発電機出力電圧ｖiが０Ｖの時点では、トランスＴの二次コイルの両端電圧は０Ｖである。従って、整流平滑回路の出力電圧である直流検出電圧Ｖｉは０Ｖであるので、正極端ｐと負極端ｎは同電位であり電源Ｖccの電位である。なお、正極端ｐの電位は常に電源Ｖccと同電位である。

　また、電源Ｖcc→第２可変抵抗Ｒv2→ツェナーダイオードＺ→接地の電流路に電流が流れる。ツェナーダイオードＺは降伏電圧となっている。この電流により、第２可変抵抗Ｒv2の中間端子であるｋ点の電位が、電源Ｖccの分圧電位である所定の電位となる。ｋ点電位は、発電機出力電圧ｖiのカットイン電圧ｖcinに対応するように設定されている。この時点の各点の電位の高低は次のようになっている。
　　ｋ点＜ｎ点＝ｐ点＝Ｖcc
　トランジスタＱ４１のエミッタであるｈ点にはｋ点電位が印加され、ベースにはｎ点電位が印加され、ｈ点電位がｎ点電位より低いのでトランジスタＱ４１は非導通である。直流検出電圧Ｖｉが０Ｖから増大していくと、ｎ点電位は、基準電位である電源Ｖccから降下していく。

・トランジスタＱ４１の導通：カットイン
　ｎ点電位がｈ点電位より低くなりベース電流が流れるとトランジスタＱ４１が導通する。これにより、電源Ｖcc→第２可変抵抗Ｒv2中間端子（ｋ点）→第１可変抵抗Ｒv1→トランジスタＱ４１→抵抗Ｒcsの電流路に電流ｉ４１が流れる。この結果、抵抗Ｒcsの両端電圧が発生し、ＰＷＭ制御ＩＣ１のｃｓ端子にデューティ比制御電圧Ｖcsが入力される。これによりＰＷＭ制御ＩＣ１が始動し、力率改善装置による電力取り出しが開始される。この時点の各点の電位の高低は次のようになる。
　　ｊ点＜ｎ点＜ｈ点＜ｋ点＜ｐ点＝Ｖcc

　この時点の発電機出力電圧ｖiがカットイン電圧ｖcinに対応するように、第２可変抵抗Ｒv2の中間端子すなわちｋ点電位を設定しておく。

　電力取り出し中、発電機出力電圧ｖiすなわち直流検出電圧Ｖｉが増減すると、トランジスタＱ４１のベース電流が増減するので、電流ｉ４１が増減する。それに従ってデューティ比制御電圧Ｖcsも増減する。

・デューティ比制御電圧Ｖcsの調整
　第１可変抵抗Ｒv1の抵抗値を調整することにより、同じ発電機出力電圧ｖiであってもトランジスタＱ４１を流れる電流ｉ４１を変化させることができる。第１可変抵抗Ｒv1の抵抗値が大きくなれば電流ｉ４１は減り、抵抗値が小さくなれば電流ｉ４１は増える。これにより、デューティ比制御電圧Ｖcsが変化する。図２２及び図２３で説明したように、第１可変抵抗Ｒv1を調整することにより、力率改善装置の入力電圧（発電機出力電圧）ｖiと出力電圧Ｖｏの関係を変更することができる。この変更は、電力取り出し中にも行うことができる。

　Ｒ、Ｓ、Ｔ　入力端
　ｐ　正極出力端
　ｎ　負極出力端
　Ｌｒ、Ｌｓ、Ｌｔ　リアクトル
　Ｑ１、Ｑ２、Ｑ３、Ｑ１１　スイッチング素子（ＦＥＴ）
　Ｑ４、Ｑ５、Ｑ６　スイッチング素子（ＦＥＴ）
　Ｄ１、Ｄ２、Ｄ３　整流デバイス（出力ダイオード）
　Ｄ４、Ｄ５、Ｄ６　整流デバイス
　Ｄ１１、Ｄ１２、Ｄ１３、Ｄ１４、Ｄ１５、Ｄ１６　整流デバイス（還流ダイオード）
　Ｄ１７、Ｄ１８、Ｄ１９　整流デバイス
　Ｄ２１、Ｄ２２、Ｄ２３、Ｄ２４、Ｄ２５、Ｄ２６　整流デバイス（還流ダイオード）
　Ｃ　平滑コンデンサ
　１　制御部（ＰＷＭＩＣ）
　２Ｒ、２Ｓ、２Ｔ　ＦＥＴ駆動調整部
　３　還流相検出部

Claims

　三相交流が入力される第１、第２及び第３入力端（Ｒ，Ｓ，Ｔ）と、
　負荷に接続される正極出力端（ｐ）及び負極出力端（ｎ）と、
　前記第１、第２及び第３入力端にそれぞれ一端が接続された３つのリアクトル（Ｌｒ，Ｌｓ，Ｌｔ）と、
　前記３つのリアクトル（Ｌｒ，Ｌｓ，Ｌｔ）の各々の他端の電圧が一端に印加されるとともに前記負極出力端（ｎ）に他端が接続されかつスイッチ制御のための制御端を具備する１又は複数のスイッチング素子と、
　前記３つのリアクトル（Ｌｒ，Ｌｓ，Ｌｔ）の各々の他端の電圧が一端に印加されかつ前記正極出力端（ｐ）へ流れる電流をそれぞれ導通可能とする第１、第２及び第３整流デバイス（Ｄ１，Ｄ２，Ｄ３）と、
　前記正極出力端（ｐ）と前記負極出力端（ｎ）の間に接続された平滑コンデンサ（Ｃ）と、を有し、
　前記１又は複数のスイッチング素子の制御端が一定のデューティ比をもつ１つの制御信号（ｖｐ）により制御されることを特徴とする力率改善装置。
　前記スイッチング素子が、３つのスイッチング素子（Ｑ１，Ｑ２，Ｑ３）からなり、前記リアクトル（Ｌｒ，Ｌｓ，Ｌｔ）の各々の他端に各スイッチング素子の一端（Ｄ）がそれぞれ接続されることを特徴とする請求項１に記載の力率改善装置。
　前記スイッチング素子が、１つのスイッチング素子（Ｑ１１）からなり、前記リアクトル（Ｌｒ，Ｌｓ，Ｌｔ）の各々の他端に該スイッチング素子（Ｑ１１）の一端（Ｄ）が接続されることを特徴とする請求項１に記載の力率改善装置。
　前記負極出力端（ｎ）から前記３つのリアクトル（Ｌｒ，Ｌｓ，Ｌｔ）の各々を介して前記第１、第２及び第３入力端（Ｒ，Ｓ，Ｔ）へ還流する電流をそれぞれ導通可能とする第４、第５及び第６整流デバイス（Ｄ１１，Ｄ１２，Ｄ１３）を有することを特徴とする請求項２又は３に記載の力率改善装置。
　前記負極出力端（ｎ）から前記第１、第２及び第３入力端（Ｒ，Ｓ，Ｔ）へ直接還流する電流をそれぞれ導通可能とする第４、第５及び第６整流デバイス（Ｄ１４、Ｄ１５、Ｄ１６）を有することを特徴とする請求項２又は３に記載の力率改善装置。
　三相交流の入力電圧を検出する入力電圧検出部と、
　検出された前記入力電圧に対応する１つのデューティ比を決定し、決定したデューティ比をもつ前記制御信号を生成する要素と、を有することを特徴とする
　請求項１～５のいずれかに記載の力率改善装置。
　前記入力電圧と前記デューティ比の対応関係が予め設定されていることを特徴とする請求項６に記載の力率改善装置。
　前記３つのリアクトル（Ｌｒ，Ｌｓ，Ｌｔ）が三相リアクトルであることを特徴とする請求項１～７のいずれかに記載の力率改善装置。
　前記３つのスイッチング素子（Ｑ１，Ｑ２，Ｑ３）が３つのＦＥＴであって前記制御端がゲートであり、
　前記制御信号（ｖｐ）を出力するＰＷＭ制御ＩＣ（１）と、
　前記三相交流の三相のうち還流電流が流れる還流相を検出する還流相検出部と、
　前記還流相検出部により検出された還流相のリアクトルに接続されたＦＥＴのゲートを前記ＰＷＭ制御ＩＣ（１）から切り離す要素と、
　前記ＦＥＴのゲートが前記ＰＷＭ制御ＩＣ（１）から切り離されている間、該ＦＥＴのゲートに印加される電圧をオン電圧に維持する要素と、を有することを特徴とする
　請求項２に記載の力率改善装置。
　前記制御信号（ｖｐ）を出力する出力端子（ｏｕｔ）と該制御信号のデューティ比（Ｄ）を制御するためのデューティ比制御電圧（Ｖｃｓ）が入力される制御端子（ｃｓ）とを具備するＰＷＭ制御ＩＣ（１）のためのデューティ比コントローラ（７）を有し、
　前記デューティ比コントローラ（７）が、
　前記力率改善装置に入力される交流入力電圧（ｖｉ）を検出し該交流入力電圧（ｖｉ）に比例する直流検出電圧（Ｖｉ）を生成する電圧検出部（７１）と、
　生成された前記直流検出電圧（Ｖｉ）の増減に従って増減する電流が流れることが可能な電流路と、
　前記電流路に直列に挿入された可変抵抗素子である第１抵抗素子（Ｒｖ１）及び一定の抵抗値をもつ第２抵抗素子（Ｒｃｓ）と、を有し、
　前記第１抵抗素子（Ｒｖ１）の抵抗値の調整により前記第２抵抗素子（Ｒｃｓ）を流れる電流を調整可能であり、該第２抵抗素子（Ｒｃｓ）の両端間電圧を前記デューティ比制御電圧（Ｖｃｓ）として前記ＰＷＭ制御ＩＣ（１）に対し出力することを特徴とする
　請求項１～９のいずれかに記載の力率改善装置。