KR102321526B1 - 역률 개선 장치 - Google Patents

Abstract

삼상 교류가 입력되는 역률 개선 장치에 있어서, 간이한 구성과 제어에 의해 확실한 역률 개선과 안정된 전력 변환을 행한다. 삼상 교류가 입력되는 제1, 제2 및 제3 입력단(R, S, T)과, 부하에 접속되는 정극 출력단(p) 및 부극 출력단(n)과, 제1, 제2 및 제3 입력단에 각각 일단이 접속된 3개의 리액터(Lr, Ls, Lt)와, 3개의 리액터의 각각의 타단 전압이 일단(D)에 인가되는 동시에 부극 출력단(n)에 타단(S)이 접속되고 또한 스위치 제어를 위한 제어단(G)을 구비하는 하나 또는 복수의 스위칭 소자와, 3개의 리액터의 각각의 타단 전압이 일단에 인가되고 또한 정극 출력단(p)에 흐르는 전류를 각각 도통 가능하게 하는 제1, 제2 및 제3 정류 디바이스(D1, D2, D3)와, 정극 출력단(p)과 부극 출력단(n) 사이에 접속된 평활 콘덴서(C)를 갖고, 하나 또는 복수의 스위칭 소자의 제어단이 일정한 듀티비를 갖는 하나의 제어 신호에 의해 제어된다.

Description

역률 개선 장치

본 발명은, 삼상 교류를 직류로 변환하는 역률 개선 장치에 관한 것이다.

종래, 교류를 직류로 변환하는 컨버터에 있어서, 입력 전압을 승압하고 또한 입력 전류를 입력 전압과 동일한 정현파형으로 함으로써 역률 개선을 행하는 승압 초퍼를 사용한 역률 개선 장치(PFC라고도 칭해진다)가 알려져 있다. 다양한 방식이 제시되어 있지만, 단상 및 삼상으로 한정되지 않고, 대략 교류 전압을 정류 회로에 의해 정류한 후에 승압 초퍼가 배치되어 있다(특허문헌 1 내지 7). 특허문헌 6, 7에는, 풍력 발전 교류 발전기의 삼상 교류 출력에 대하여 승압과 역률 개선을 행하는 장치가 기재되어 있다.

종래의 승압 초퍼형 역률 개선 장치에 있어서는, 스위치 제어에 있어서 PWM 처리 등을 사용한 복잡한 파형의 제어 신호가 생성되고 있어, 복수의 스위칭 소자에 다른 제어 신호를 부여하거나, 각 스위칭 소자의 스위치 타이밍을 겹치지 않게 하는 등, 복잡한 제어가 행해지고 있다.

특허문헌 1 : 일본 특허 공개 평７－３１１５０호 공보 특허문헌 2 : 일본 특허 공개 평８－３３１８６０호 공보 특허문헌 3 : 일본 특허 공개２００２－１０６３２호 공보 특허문헌 4 : 일본 특허 공개２００５－２１８２２４호 공보 특허문헌 5 : 일본 특허 공개２００７－３７２９７호 공보 특허문헌 6 : 일본 특허 공개２０１３－１２８３７９호 공보 특허문헌 7 : 일본 특허 공개２０１４－２３２８６호 공보 특허문헌 8 : 일본 특허 공개２０１６－０５９１８０호 공보 특허문헌 9 : 일본 특허 공개２０１４－０１１９０７호 공보

자연에너지를 이용한 풍력 발전 등의 교류 발전기는 출력 변동이 크기 때문에, 그 역률 개선 장치에서의 승압 초퍼의 스위치 제어에 있어서는, 최적의 전력을 취출하기 위하여 특히 복잡한 제어가 행해지고 있다. 예를 들어, 입력 전압·전류 및 출력 전압·전류를 항상 모니터링함으로써 출력 전압이나 출력 전력을 목표 값에 추종시키는 제어나, 등산법에 의한 최대 전력점 추종(MPPT) 제어 등이 있다.

그러나, 출력 변동이 큰 교류 발전기에 대하여 복잡한 제어를 포함하는 역률 개선 장치를 적용하는 것은, 동작 안정성이나 신뢰성이 보증되기 어려워진다. 따라서, 특히 자연에너지 이용 분야에 있어서의 교류 발전기의 역률 개선 장치에 있어서는, 간이한 구성과 제어가 바람직하다고 할 수 있다.

이상의 문제점을 감안하여 본 발명은, 삼상 교류가 입력되는 역률 개선 장치에 있어서, 간이한 구성과 제어에 의해 확실한 역률 개선과 안정된 전력 변환을 행하는 것을 목적으로 한다.

상기 목적을 달성하기 위하여, 본 발명은, 이하의 구성을 제공한다. 또한, 괄호내의 부호는 후술하는 도면 중의 부호이며, 참고를 위하여 첨부하는 것이다.

본 발명 역률 개선 장치의 형태는, 삼상 교류가 입력되는 제1, 제2 및 제3 입력단(R, S, T)과, 부하에 접속되는 정극 출력단(p) 및 부극 출력단(n)과, 상기 제1, 제2 및 제3 입력단에 각각 일단이 접속된 3개의 리액터(Lr, Ls, Lt)와, 상기 3개의 리액터(Lr, Ls, Lt)의 각각의 타단 전압이 일단(D)에 인가되는 동시에 상기 부극 출력단(n)에 타단(S)이 접속되고 또한 스위치 제어를 위한 제어단(G)을 구비하는 하나 또는 복수의 스위칭 소자와, 상기 3개의 리액터(LR, Ls, Lt)의 각각의 타단 전압이 일단에 인가되고 또한 상기 정극 출력단(p)에 흐르는 전류를 각각 도통 가능하게 하는 제1, 제2 및 제3 정류 디바이스(D1, D2, D3)와, 상기 정극 출력단(p)과 상기 부극 출력단(n) 사이에 접속된 평활 콘덴서(C)를 갖고, 상기 하나 또는 복수의 스위칭 소자의 제어단이 일정한 듀티비를 갖는 하나의 제어 신호에 의해 제어되는 것을 특징으로 한다.

상기 형태에 있어서, 상기 스위칭 소자가, 하나의 스위칭 소자(Q11)로 이루어지고, 상기 리액터(Lr, Ls, Lt)의 각각의 타단에 상기 스위칭 소자(Q11)의 일단(D)이 접속될 수 있다.

상기 형태에 있어서, 상기 부극 출력단(n)으로부터 상기 3개의 리액터(Lr, Ls, Lt) 각각을 통하여 상기 제1, 제2 및 제3 입력단(R, S, T)으로 환류되는 전류를 각각 도통 가능하게 하는 제4, 제5 및 제6 정류 디바이스(D11, D12, D13)를 가질 수 있다.

상기 형태에 있어서, 상기 부극 출력단(n)으로부터 상기 제1, 제2 및 제3 입력단(R, S, T)으로 직접 환류되는 전류를 각각 도통 가능하게 하는 제4, 제5 및 제6 정류 디바이스(D14, D15, D16)를 가질 수 있다.

상기 형태에 있어서, 삼상 교류의 입력 전압을 검출하는 입력 전압 검출부와, 검출된 상기 입력 전압에 대응하는 하나의 듀티비를 결정하고, 결정한 듀티비를 갖는 상기 제어 신호를 생성하는 요소를 가질 수 있다.

상기 형태에 있어서, 상기 입력 전압과 상기 듀티비의 대응 관계가 미리 설정되어 있을 수 있다.

상기 형태에 있어서, 상기 3개의 리액터가 삼상 리액터일 수 있다.

본 발명에 의해, 삼상 교류가 입력되어 승압과 역률 개선을 행하는 역률 개선 장치에 있어서, 간이한 구성과 제어를 실현할 수 있다.

도 1은, 본 발명 역률 개선 장치의 제1 실시형태의 회로 구성을 개략적으로 도시한 도면이다.
도 2는, 도 1에 도시한 회로 구성의 각처의 전류 또는 전압의 시간 변화인 동작 파형을 모식적으로 도시하는 도면이다.
도 3은, 도 1에 도시한 회로 구성의 각처의 전류 또는 전압의 시간 변화인 동작 파형을 모식적으로 도시하는 도면이다.
도 4a는, 도 1에 도시한 회로 구성의 R모드에서의 전류의 흐름을 도시하는 도면이다.
도 4b는, 도 1에 도시한 회로 구성의 S모드에서의 전류의 흐름을 도시하는 도면이다.
도 4c는, 도 1에 도시한 회로 구성의 T모드에서의 전류의 흐름을 도시하는 도면이다.
도 5는, 본 발명 역률 개선 장치의 제2 실시형태의 회로 구성을 개략적으로 도시한 도면이다.
도 6은, 도 5에 도시한 회로 구성의 S모드에서의 전류의 흐름을 도시하는 도면이다.
도 7은, 본 발명 역률 개선 장치의 제3 실시형태의 회로 구성을 개략적으로 도시한 도면이다.
도 8은, 도 7에 나타낸 회로 구성의 S모드에서의 전류의 흐름을 도시하는 도면이다.
도 9는, 본 발명 역률 개선 장치의 제4 실시형태의 회로 구성을 개략적으로 도시한 도면이다.
도 10은, 도 9에 나타낸 회로 구성의 S모드에서의 전류의 흐름을 도시하는 도면이다. R모드, T모드는 도시하지 않지만 동일하다.
도 11은, 도 1에 도시한 회로 구성에 있어서의 제어부의 구성예를 개략적으로 도시한 도면이다.
도 12는, 역률 개선 장치의 입력 전압과 출력 전압의 관계를, 기본적인 승압 초퍼의 특성을 사용해서 모식적으로 도시한 그래프이다.
도 13은, 풍력 발전에 있어서의 풍속과, 교류 발전기의 출력 전압과 출력 전력의 관계를 나타내는 공지의 그래프이다.
도 14는, 본 발명 역률 개선 장치의 제6 실시형태의 회로 구성을 개략적으로 도시한 도면이다.
도 15는, 도 14의 회로의 일부이며, FET 구동 조정부를 포함하는 부분을 개략적으로 도시하는 도면이다.
도 16은, 도 14의 역률 개선 장치의 동작을 개략적으로 도시한 도면으로, (a)는 게이트 제어 전압의 온 기간의 전류 흐름을 나타내고, (b)는 오프 기간의 전류 흐름을 나타내고 있다.
도 17은, R상이 환류상일 때의 FET 구동 조정부의 동작을 설명하는 도면이다.
도 18은, R상이 환류상이 아닐 때의 FET 구동 조정부의 동작을 설명하는 도면이다.
도 19는, 도 14 내지 도 18에서 설명한 회로 및 동작에 대응하는 각 구성 요소의 전압 파형으로 모식적으로 도시한 도면이다.
도 20은, 제6 실시형태에 의한 FET 구동 조정부의 다른 형태를 나타내고 있다.
도 21은, 제7 실시형태에 관한, PWM 제어 IC용 듀티비 컨트롤러의 기본 형태를 포함하는, 역률 개선 장치의 구성을 개략적으로 또한 모식적으로 도시한 도면이다.
도 22는, 듀티비 컨트롤러에 있어서의 입력인 발전기 출력 전압과, 출력인 듀티비 제어 전압의 관계를 모식적으로 도시한 그래프이다.
도 23은, 듀티비 컨트롤러의 제1 저항 소자를 조정한 경우에 있어서의, 역률 개선 장치의 입력 전압인 발전기 출력 전압과, 출력 전압의 관계를 모식적으로 도시한 그래프이다.
도 24는, 제7 실시형태에 관한 PWM 제어 IC용 듀티비 컨트롤러의 구성예를 포함하는 역률 개선 장치를 개략적으로 도시한 도면이다.
도 25는, 제7 실시형태에 관한 PWM 제어 IC용 듀티비 컨트롤러가 다른 구성예를 포함하는 역률 개선 장치를 개략적으로 도시한 도면이다.

이하, 도면을 참조하여, 본 발명에 의한 역률 개선 장치의 실시형태에 대해서 설명한다. 본 발명 역률 개선 장치는, 삼상 교류 입력뿐만 아니라, 단상 교류 입력 및 직류 입력에 대해서도 동작하지만, 이하에서는, 바람직한 삼상 교류 입력을 예로 하여 본 발명의 실시형태를 설명한다.

예를 들어 풍력 발전 교류 발전기는, 영구 자석인 로터와 Y결선된 삼상의 스테이터 코일을 구비하고 있다. 교류 발전기의 축은 풍차축과 적절한 기어를 통하여 연결되어 있다. 풍차의 회전수는 풍속에 비례하고, 교류 발전기의 회전수는 풍차의 회전수에 비례한다. 풍차가 회전하여 교류 발전기의 축이 회전하면, 삼상의 스테이터 코일로부터 삼상 교류가 출력된다. 교류 발전기의 출력 전압은, 발전기 회전수에 비례한다.

본 발명 역률 개선 장치는, 상기와 같은 교류 발전기의 출력을 입력으로 하고, 부하에 대하여 직류를 출력하는 것이다. 역률 개선 장치는, 삼상 교류 전력을 직류 전력으로 변환하는 전력 변환 장치이기도 하다. 역률 개선 장치는, 입력 전류의 파형을 입력 전압과 동일한 정현파의 파형으로 하고 또한 위상을 일치시켜서 역률을 1로 하는 것을 목적으로 한다. 역률 개선 장치는 강압 컨버터에서도 가능하지만, 본 발명 역률 개선 장치는, 승압 초퍼형 역률 개선 장치이다. 부하는, 각종 기기, 인버터(계통 연계 인버터를 포함한다) 등이다.

[1] 제1 실시형태

<제1 실시형태의 구성>

도 1은, 본 발명 역률 개선 장치의 제1 실시형태의 회로 구성을 개략적으로 도시한 도면이다.

입력측에는 삼상 교류가 입력되는 3개의 단자인 제1 입력단(R), 제2 입력단(S) 및 제3 입력단(T)이 있다. 삼상 교류의 각 상이 각 입력단으로부터 각각 입력된다. 본 명세서에서는, 삼상 교류의 각 상을 R상, S상, T상으로 칭하는 것으로 한다. 각 상의 위상은 2π/3(120°)씩 다르게 되어 있다.

출력측에는 직류가 출력되는 2개의 단자인 정극 출력단(p)과 부극 출력단(n)이 있다. 정극 출력단(p)과 부극 출력단(n) 사이에 접속된 부하에 출력 전압(Vo)이 인가되고, 정극 출력단(p)으로부터 부극 출력단(n)으로 부하를 통하여 출력 전류(Io)가 흐른다. 설명을 간단하게 하기 위하여 저항 부하를 상정하지만, 적용 대상은 저항 부하에 한정되지 않는다.

3개의 리액터(Lr, Ls, Lt)가 각각 삼상 교류의 각 입력단에 접속된다. 즉, 제1 입력단(R)에는 리액터(Lr)의 일단이, 제2 입력단(S)에는 리액터(Ls)의 일단이, 제3 입력단(T)에는 리액터(Lt)의 일단이 각각 접속된다. 리액터(Lr, Ls, Lt)는, 인덕턴스(L)가 동등한 것을 사용한다. 3개의 리액터(Lr, Ls, Lt)는, 삼상 리액터에 의해 구성하는 것이 바람직하다.

3개의 리액터(Lr, Ls, Lt)의 각각의 타단에는, 3개의 스위칭 소자(Q1, Q2, Q3)의 각각 일단이 접속되어 있다. 따라서, 각 스위칭 소자(Q1, Q2, Q3)의 일단에는 각 리액터(Lr, Ls, Lt)의 타단의 전위가 각각 인가된다. 스위칭 소자(Q1, Q2, Q3)의 타단은, 부극 출력단(n)에 각각 접속되어 있다. 또한 스위칭 소자(Q1, Q2, Q3)는, 온/오프를 제어하기 위한 제어단을 각각 구비하고, 각 제어단은 공통되는 하나의 제어 신호(vp)에 의해 제어된다. 즉, 3개의 스위칭 소자(Q1, Q2, Q3)에 대해서는, 항상 동시에 온 오프하는 스위치 제어가 행해진다. 도시의 예에서는, 스위칭 소자(Q1, Q2, Q3)가 ｎ채널형 MOSFET(이하 FETQ1, Q2, Q3이라 한다)이며, 일단이 드레인, 타단이 소스, 제어단이 게이트(G)이다. MOSFET는 p채널형이어도 좋다.

또한 3개의 리액터(Lr, Ls, Lt)의 각각의 타단에 3개의 정류 디바이스(D1, D2, D3)의 각각 일단이 접속되고, 정류 디바이스(D1, D2, D3)의 타단은 정극 출력단(p)에 접속되어 있다. 각 정류 디바이스(D1, D2, D3)의 일단에는 각 리액터(Lr, Ls, Lt)의 타단의 전위가 각각 인가된다. 각 정류 디바이스(D1, D2, D3)는, 각 리액터(Lr, Ls, Lt)로부터 정극 출력단(p)으로 각각 흐르는 전류를 도통 가능하게 한다. 정류 디바이스(D1, D2, D3), 승압 초퍼의 출력 다이오드이며, 일반적인 다이오드(이하 출력 다이오드(D1, D2, D3)라 한다)여도 좋다. 또한 “정류 디바이스”에는, 오로지 정류 작용을 행하는 다이오드 외에, 다이오드와 마찬가지로 동작하도록 구성된 다른 반도체 소자 또는 소자의 일부도 포함하는 것으로 한다.

또한 부극 출력단(n)으로부터 리액터(Lr, Ls, Lt)의 각각의 타단에 각각 흐르는 전류를 도통 가능하게 하는 정류 디바이스(D11, D12, D13)가 접속되어 있다. 이 정류 디바이스(D11, D12, D13)는, 부극 출력단(n)으로부터 리액터(Lr, Ls, Lt) 각각을 통하여 제1, 제2 및 제3 입력단(R, S, T)의 각각으로 전류를 환류시키기 위한 것이다.

정류 디바이스(D11, D12, D13)는, MOSFET인 FETQ1, Q2, Q3의 각각 기생 다이오드에 의해서도 동일한 기능을 행할 수 있으므로, 이 경우에는 외장형 정류 디바이스가 없어도 좋다. 그러나, MOSFET라 하더라도, 순방향전압이 낮은 정류 소자를 외장하여 우선적인 전류로를 설치해도 좋다. 또한, 스위칭 소자(Q1, Q2, Q3)가 MOSFET 이외의 경우, 예를 들어 IGBT나 바이폴라 트랜지스터의 경우에는, 외장형 정류 디바이스가 필요하다. 외장형 정류 디바이스는, 스위칭 소자의 주전류에 대하여 역병렬로 접속한다. 정류 디바이스(D11, D12, D13)는 일반적인 다이오드(이하 환류 다이오드(D11, D12, D13)라 한다)여도 좋다.

또한, 정극 출력단(p)과 부극 출력단(n) 사이에 접속된 평활 콘덴서(C)를 갖는다.

또한, 제어부(1)를 갖는다. 제어부(1)는, 삼상 교류인 입력 전압(Vi)을 검출하는 요소를 적어도 갖고, 필요에 따라 직류인 출력 전압(Vo)을 검출하는 요소를 갖는다. 또한, 검출된 그들 전압을 기초로 하여 대응하는 제어 신호(vp)를 생성하는 요소를 갖는다. 본 발명에 있어서의 제어 신호(vp)는, 일정한 듀티비를 갖는 소정 주파수의 펄스파이다. 제어부(1)는, 예를 들어 PWM 제어 IC를 사용해서 구성할 수 있다.

입력 전압(Vi)을 검출하는 요소는, 일례로서, 제1, 제2 및 제3 입력단(R, S, T)의 각각으로부터 다이오드(D4, D5, D6)를 각각 통하여 교류 입력 전류를 정류한 전류를 취득하고, 그것들을 평균화하는 등의 처리를 행하여, 입력 전압(Vi)으로 한다. 입력 전압(Vi)은, 삼상 교류 입력의 실효값, 최댓값, 평균값(절댓값) 중 어느 것이어도 좋고, 입력 전압의 진폭을 평가할 수 있는 파라미터이면 된다.

출력 전압(Vo)을 검출하는 요소는, 정극 출력단(p)과 부극 출력단(n) 사이의 전압을 취득한다.

제어 신호(vp)를 생성하는 요소는, 검출된 입력 전압(Vi)에 기초하여, 또는, 검출된 입력 전압(Vi) 및 출력 전압(Vo)에 기초하여, 제어 신호(vp)의 하나의 듀티비를 결정한다. 듀티비를 결정하는 구체적 방법에 대해서는, 후술하는 제어 예에서 설명한다. 또한, 결정된 하나의 듀티비를 기초로 하여 실제의 제어 신호(vp)를 생성한다. 예를 들어 결정된 듀티비에 대응하는 직류 신호와 반송 삼각파 신호를 비교기에 입력함으로써 일정한 듀티비를 갖는 펄스 형상의 제어 신호(vp)를 출력한다. 본 발명에서는, 이러한 제어 신호(vp)를 “일정한 듀티비를 갖는” 제어 신호라 하고 있다.

<제1 실시형태의 동작>

도 2 및 도 3은, 도 1에 도시한 회로 구성의 각처의 전류 또는 전압의 시간 변화인 동작 파형을 모식적으로 도시하는 도면이다.

도 2의 (a)는 삼상 교류의 각 상의 입력 전압의 시간 변화를 도시하는 도면이다. 각 상의 전압을 vr, vs, vt로 나타낸다. 각 상의 전압은 중성점(Y자 결선의 중심)을 기준 전위로 하고 있다. 제1, 제2, 제3 입력단(R, S, T)의 전위 가운데 최저 전위의 궤적을 도 2의 (a)에 굵은 선으로 나타낸다. 이와 같이 120°마다 최저 전위로 되는 상이 순서대로 교체되어 있다. 이하, 최저 전위로 되는 상의 명칭을 취하여 각 모드를 “R모드”, “S모드”, “T모드”라 한다.

도 2의 (b)는, 입력 전압(Vi)의 일례를 나타낸 것이다. 예를 들어, 삼상 교류를 반파 정류한 전압(점선)을 평균화한 것이다.

도 2의 (c), (d), (e)는, 삼상 교류 입력에 의해 리액터(Lr, Ls, Lt)의 일단에 각각 인가되는 전압(V(Lr), V(Ls), V(Lt))을 도시한 도면이다. 이 경우의 각 전압은, 도 2의 (a)에 나타낸 최저 전위의 궤적 라인을 기준 전위로 하여 나타내고 있다. 따라서, 각 모드에서는, 최저 전위의 상의 전압은 0으로 되고, 다른 2상에 각각 최저 전위의 상과의 사이의 선간 전압이 인가되게 된다.

도 2의 (c), (d), (e)에 있어서, R모드 구간에서는, 리액터(Lr)의 전압(V(Lr))은 0이며, 리액터(Ls)의 전압(V(Ls))은 제2 입력단(S)과 제1 입력단(R)의 선간 전압(vsr)이며, 리액터(Lt)의 전압(V(Lt))은 제3 입력단(T)과 제1 입력단(R)의 선간 전압(vtr)이다.

도 2의 (c), (d), (e)에 있어서, S모드 구간에서는, 리액터(Lr)의 전압(V(Lr))은 제1 입력단(R)과 제2 입력단(S)의 선간 전압(vrs)이며, 리액터(Ls)의 전압(V(Ls))은 0이며, 리액터(Lt)의 전압(V(Lt))은 제3 입력단(T)과 제2 입력단(S)의 선간 전압(vts)이다.

도 2의 (c), (d), (e)에 있어서, T모드 구간에서는, 리액터(Lr)의 전압(V(Lr))은 제1 입력단(R)과 제3 입력단(T)의 선간 전압(vrt)이며, 리액터(Ls)의 전압(V(Ls))은 제2 입력단(S)과 제3 입력단(T)의 선간 전압(vst)이며, 리액터(Lt)의 전압(V(Lt))은 0이다.

도 2의 (f)는, 출력 전압(Vo)의 일례를 나타낸 것이다. 평활 콘덴서(C)의 작용에 의해 대략 직류로 된다(리플은 무시하고 있다).

도 3의 (a)는, 제어부(1)로부터 각 FET의 게이트(G)로 송신되는 제어 신호(vp)를 나타내고 있다. 제어 신호(vp)는, 주파수가 수kHz 내지 수백kHz이며, 제어부(1)에 있어서 일정한 듀티비가 결정되고, 그것을 기초로 하여 생성된 것이다. 또한, 삼상 교류 입력의 주파수는, 제어 신호(vp)에 비하여 충분히 낮게, 예를 들어 풍력 발전 교류 발전기의 경우, 수Hz 내지 100Hz정도다.

도 3의 (b)와 (c), 도 3의 (d)와 (e), 도 3의 (f)와 (g)는, 각각 도 2의 (c), (d), (e)에 나타낸 각 리액터(Lr, Ls, Lt)의 입력 전압 파형과, 각 리액터에 흐르는 입력 전류 파형을 대비시켜서 나타낸 것이다. 각 리액터에 흐르는 입력 전류 파형은, 승압 초퍼의 동작에 의해 입력 전압 파형과 위상이 일치한 정현파로 된다. 도시의 예에서는, 승압 초퍼가 연속 모드로 동작하는 경우를 나타내고 있지만 불연속 모드 또는 임계 모드라도 좋다. 이에 의해 역률이 1로 되어 역률이 개선된다.

도 3의 (h)는, 부하에 흐르는 출력 전류(Io)의 일례를 나타낸 것이다. 평활 콘덴서(C)의 작용에 의해 대략 직류로 된다(리플은 무시하고 있다).

이하, 도 4a, 도 4b 및 도 4c를 참조하여 도 1의 회로 구성에 있어서의 승압 초퍼의 동작에 대해서 설명한다. 이 도에서는, 도 1의 회로 구성의 일부를 생략해서 나타내고 있다. 전류의 흐름은, 화살표를 붙인 점선으로 개략적으로 나타낸다.

도 4a는, 도 1에 도시한 회로 구성의 R모드에서의 전류의 흐름을 도시하는 도면이다.

도 4a의 (a)는 제어 신호(vp)가 온인 경우를 나타낸다. FETQ1, FETQ2, FETQ3이 모두 온으로 되어 스위치가 폐쇄된다.

리액터(Ls)에는 선간 전압(vsr)에 의해 입력 전류(isr)가 흐르고, 그 경로는 다음과 같다.

· 리액터(Ls) → FETQ2 → FETQ1(또는 환류 다이오드(D11)) → 리액터(Lr)

또한 리액터(Lt)에는 선간 전압(vtr)에 의해 입력 전류(itr)가 흐르고, 그 경로는 다음과 같다.

· 리액터(Lt) → FETQ3 → FETQ1(또는 환류 다이오드(D11)) → 리액터(Lr)

이 온 기간에 리액터(Ls 및 Lt)에 자기에너지가 축적된다. 이 동안에, 부하에는 평활 콘덴서(C)로부터 방전 전류가 흐른다. 또한 이 시점에서는, 평활 콘덴서(C)는 이미 정상 상태에 있고, 입력 전압(Vi)보다 높은 전압(Vo)으로 충전되어 있는 것으로 한다.

도 4a의 (b)는 제어 신호(vp)가 오프인 경우를 나타낸다. FETQ1, FETQ2, FETQ3이 모두 오프로 되어 스위치가 개방된다.

리액터(Ls)의 전류 유지 작용에 의해 출력 다이오드(D2)를 통하여 입력 전류(isr)가 흐르고, 그 경로는 다음과 같다.

· 리액터(Ls) → 출력 다이오드(D2) → 부하 → 환류 다이오드(D11) → 리액터(Lr)

또한 리액터(Lt)의 전류 유지 작용에 의해 출력 다이오드(D3)를 통하여 입력 전류(itr)가 흐르고, 그 경로는 다음과 같다.

· 리액터(Lt) → 출력 다이오드(D3) → 부하 → 환류 다이오드(D11) → 리액터(Lr)

오프 기간에 입력 전류가 흐름으로써, 리액터(Ls, Lt)에 축적된 자기에너지는 방출된다. 또한, 오프 기간의 입력 전류의 일부는 평활 콘덴서(C)에 충전 전류로서 흐른다.

도 4a의 (c)는, 제어 신호(vp)의 1주기의 파형과 입력 전류(isr 및 itr)의 파형을 모식적으로 도시하고 있다. 듀티비(α)는, 1주기의 길이(T)에 대한 온 시간의 길이(Ton)의 비로 표현된다. 따라서 0 < α <1이다. 입력 전류(isr)는, 온 시간 동안은 시간에 비례하여 계속해서 증가하고, 오프 시간으로 되면 감소해 간다. 1주기에 있어서의 입력 전류(isr)의 평균값을 Isr로 하고, 선간 전압(vsr)의 순시값(1주기의 개시 시의 값)을 Vsr로 하고, 리액터(Ls)의 인덕턴스를 L로 하면,

Isr = Vsr/Lω(ω는 제어 신호(vp)의 주파수)

로 된다. 이 식은, 입력 전류가 입력 전압과 동일한 위상의 정현파로 되는 것을 나타내고 있다. 따라서, 역률은 1로 되어 역률이 개선된다. 입력 전류(itr)에 대해서도 마찬가지이다.

도 4a에 도시한 바와 같이, R모드에서의 입력 전류는, 리액터(Ls와 Lt)를 흐르는 전류(isr)와 전류(itr)의 합이며, 이 전류가 부하를 흘러, 리액터(Lr)를 통하여 삼상 교류 전원에 환류된다.

여기서, 리액터(Lr, Ls, Lt)는, 삼상 리액터로 하는 것이 바람직하다. 예를 들어 R모드에서, 리액터(Ls와 Lt)를 흐르는 입력 전류와, 리액터(Lr)를 흐르는 환류 전류는 서로 코어의 자속을 강화하는 방향으로 흐른다. 이것은, 리액터의 인덕턴스(L)에 의해서 결정되는 자기에너지의 축적 가능 범위(자기 포화되지 않는 범위)를 낭비하지 않고 널리 이용할 수 있는 것을 의미한다. 단, 그 한편으로 자속을 서로 강화하므로, 자기 포화되기 쉬운 점에 배려가 필요해진다.

도 4b는, 도 1에 도시한 회로 구성의 S모드에서의 전류의 흐름을 도시하는 도면이다. (a)는 제어 신호(vp)가 온인 경우를 나타내고, (b)는 오프인 경우를 나타낸다.

온 기간의 전류 흐름은 다음과 같다.

· 리액터(Lr) → FETQ1 → FETQ2(또는 환류 다이오드(D12)) → 리액터(Ls)

· 리액터(Lt) → FETQ3 → FETQ2(또는 환류 다이오드(D12)) → 리액터(Ls)

오프 기간의 전류 흐름은 다음과 같다.

· 리액터(Lr) → 출력 다이오드(D1) → 부하 → 환류 다이오드(D12) → 리액터(Ls)

· 리액터(Lt) → 출력 다이오드(D3) → 부하 → 환류 다이오드(D12) → 리액터(Ls)

도 4c는, 도 1에 도시한 회로 구성의 T모드에서의 전류의 흐름을 도시하는 도면이다.

(a)는 제어 신호(vp)가 온인 경우를 나타내고, (b)는 오프인 경우를 나타낸다.

온 기간의 전류 흐름은 다음과 같다.

· 리액터(Lr) → FETQ1 → FETQ3(또는 환류 다이오드(D13)) → 리액터(Lt)

· 리액터(Ls) → FETQ2 → FETQ3(또는 환류 다이오드(D13)) → 리액터(Lt)

오프 기간의 전류 흐름은 다음과 같다.

· 리액터(Lr) → 출력 다이오드(D1) → 부하 → 환류 다이오드(D13) → 리액터(Lt)

· 리액터(Ls) → 출력 다이오드(D2) → 부하 → 환류 다이오드(D13) → 리액터(Lt)

[2] 제2 실시형태

도 5는, 본 발명 역률 개선 장치의 제2 실시형태의 회로 구성을 개략적으로 도시한 도면이다.

상술한 제1 실시형태와 다른 구성에 대해서만 설명한다.

제2 실시형태에서는, 도 1의 제1 실시형태에 있어서의 환류 다이오드(D11, D12, D13) 대신에 환류 다이오드(D14, D15, D16)를 갖는다. 환류 다이오드(D14, D15, D16)는, 애노드가 부극 출력단(n)에 접속되고, 각각의 캐소드가 리액터(Lr, Ls, Lt)의 각각의 일단 즉 제1, 제2, 제3 입력단(R, S, T)에 접속되어 있다.

도 6은, 도 5에 도시한 회로 구성의 S모드에서의 전류의 흐름을 도시하는 도면이다. R모드, T모드는 도시하지 않지만 마찬가지이다.

도 6의 (a)는 제어 신호의 온 기간, (b)는 제어 신호의 오프 기간을 나타내고 있다. 제2 실시형태에서는, 부극 출력단(n)으로부터의 환류 전류는, 리액터(Lr, Ls, Lt)를 통하지 않고 환류 다이오드(D14, D15, D16)에 의해 직접, 제1, 제2, 제3 입력단(R, S, T)으로 각각 흘러, 삼상 교류 전원으로 복귀된다. 이에 의해, 제1 실시형태에 비하여 리액터(Lr, Ls, Lt)에 흐르는 전류가 감소하므로 리액터가 자기 포화되기 어려워진다.

[3] 제3 실시형태

도 7은, 본 발명 역률 개선 장치의 제3 실시형태의 회로 구성을 개략적으로 도시한 도면이다.

상술한 제1 실시형태와 다른 구성에 대해서만 설명한다.

제3 실시형태에서는, 도 1의 제1 실시형태에 있어서의 3개의 스위칭 소자(Q1 내지 Q3)가 하나의 스위칭 소자(Q11)로 통합되어 있다. 본 발명에서는, 삼상 교류 입력의 각 상에 대한 승압 초퍼의 스위치 제어가, 공통되는 하나의 제어 신호에 의해 행해지므로, 스위칭 소자를 하나로 통합할 수 있다. 이에 의해 스위칭 소자의 비용을 저감할 수 있다. 도시의 예에서는, ｎ채널형 MOSFET를 사용하고 있지만, p채널형이어도 좋고, 다른 스위칭 소자이어도 좋다.

리액터(Lr, Ls, Lt)의 각각의 타단에 대하여 3개의 다이오드(D17, D18, D19)의 애노드를 각각 접속하고, 캐소드를 FETQ11의 드레인에 접속하고 있다. 다이오드(D17, D18, D19)는, 온 기간의 입력 전류에 대하여 순방향으로 접속되어 있다. FETQ11의 소스는, 부극 출력단(n)에 접속되어 있다. 환류 다이오드(D11, D12, D13)는, 제1 실시형태와 마찬가지로 애노드가 부극 출력단(n)에 접속되고, 각각의 캐소드는 리액터(Lr, Ls, Lt)의 타단에 각각 접속되어 있다.

도 8은, 도 7에 나타낸 회로 구성의 S모드에서의 전류의 흐름을 도시하는 도면이다. R모드, T모드는 도시하지 않지만 마찬가지이다.

도 8의 (a)는 제어 신호의 온 기간, (b)는 제어 신호의 오프 기간을 나타내고 있다. 제3 실시형태에서는, FETQ11이 MOSFET라 하더라도 환류 다이오드(D11, D12, D13)가 필요하다.

[4] 제4 실시형태

도 9는, 본 발명 역률 개선 장치의 제4 실시형태의 회로 구성을 개략적으로 도시한 도면이다.

제4 실시형태는, 제3 실시형태에 나타낸 하나의 스위칭 소자(Q11)에 의해 승압 초퍼의 스위치 제어를 행하는 구성에 있어서, 제2 실시형태에 나타낸 환류 다이오드(D14, D15, D16)를 채용한 형태이다.

도 10은, 도 9에 나타낸 회로 구성의 S모드에서의 전류의 흐름을 도시하는 도면이다. R모드, T모드는 도시하지 않지만 마찬가지이다.

도 10의 (a)는 제어 신호의 온 시, (b)는 제어 신호의 오프 시를 나타내고 있다. 제4 실시형태에서는, FETQ11의 온 시 및 오프 시에 있어서, 부극 출력단(n)으로부터의 환류 전류는, 리액터(Lr, Ls, Lt)를 통하지 않고 환류 다이오드(D14, D15, D16)에 의해 직접, 삼상 교류 전원으로 복귀된다. 이에 의해, 제3 실시형태에 비하여 리액터(Lr, Ls, Lt)에 흐르는 전류가 감소하므로 리액터가 자기 포화되기 어려워진다.

[5]역률 개선 장치에 있어서의 제어 방법

본 발명 역률 개선 장치에 있어서의 제어 방법의 특징은, 승압 초퍼의 스위치 제어에 있어서, 삼상 교류의 각 상의 입력 전압에 대하여 일정한 듀티비를 갖는 하나의 제어 신호만을 사용해서 제어하는 것이다. 즉, 모든 상에 대하여 동일한 타이밍에 온/오프를 행하고, 온 시간과 오프 시간이 일정하다는 것이다. 따라서, 제어부는, 듀티비만을 결정하면 된다.

종래의 삼상 교류에 대한 역률 개선 장치의 승압 초퍼에 있어서는, PWM 처리에 의해 듀티비가 변화하는 제어 신호를 부여하거나, 각 상에 대하여 다른 타이밍에 스위치 제어를 행하거나 하는 것이 많았다. 본 발명의 제어 방법은, 이들에 비하여 극히 간이하다.

또한, 듀티비를 결정하는 방법은, 하나에 한정되지 않고 목적에 따라서 다양한 결정 방법이 가능하다. 또한, 듀티비를 결정하기 위하여 검출하는 파라미터는, 입력 전압(Vi)만이라도 좋다. 다른 예에서는, 입력 전압(Vi) 외에 출력 전압(Vo)을 검출한다. 본 발명 역률 개선 장치에서는, 검출된 하나 또는 2개의 파라미터를 기초로 하여 다양한 제어를 행할 수 있다.

도 11은, 도 1에 도시한 회로 구성에 있어서의 제어부(1)의 구성예를 개략적으로 도시한 도면이다.

도 11의 (a)는, 입력 전압(Vi)만을 검출해서 제어를 행하는 경우의 구성예를 나타낸다. 이 경우, 입력 전압(Vi)과 출력 전압(Vo)의 특정 관계를 나타내는 Vi-Vo특성(11)이 미리 설정되어 있는 것으로 한다. Vi-Vo특성(11)은, 교류 발전기 및 부하의 특성을 감안하여, 목적에 따라 설정한다. 혹은, 듀티비를 변화시켜서 입력 전압(Vi)과 출력 전압(Vo)의 관계를 계측하고, 계측 결과에 기초하여 설정해도 좋다. 설정된 Vi-Vo특성(11)의 데이터는, 예를 들어 기억부에 기억되어 있다. 이러한 기억부는, 디지털 시그널 프로세서(DSP) 등의 프로세서와 함께 설치할 수 있다.

Vo 결정부(12)에서는, 검출된 입력 전압(Vi)에 기초하여 Vi-Vo특성(11)으로부터 대응하는 출력 전압(Vo)을 결정한다. 듀티비 결정부(13)에서는, 결정한 출력 전압(Vo)으로 되도록 듀티비를 결정한다. 제어 신호 발생부(14)는, 결정된 듀티비를 기초로 하여 제어 신호(vp)를 생성한다. 이러한 처리는, DSP 등의 프로세서를 사용해서 프로그램에 의해 행할 수 있고, 또한, 프로세서와 아날로그 회로의 조합에 의해서도 가능하다(도 11의 (b)도 마찬가지).

도 11의 (b)는, 입력 전압(Vi)과 출력 전압(Vo)을 검출해서 제어를 행하는 경우의 구성예를 나타낸다. 이 경우도 Vi-Vo특성(11)이 미리 설정되어 있는 것으로 한다. Vref 결정부(15)에서는, 검출된 입력 전압(Vi)에 기초하여 Vi-Vo특성(11)으로부터 대응하는 기준 출력 전압(Vref)을 결정한다. 오차 검출기(16)에서는, 기준 출력 전압(Vref)과 검출된 출력 전압(Vo)을 비교해 오차에 대응하는 출력값을 출력한다. 듀티비 결정부(13)는, 오차 검출기(16)의 출력에 따라서 듀티비를 결정한다. 제어 신호 발생부(14)는, 결정된 듀티비를 기초로 하여 제어 신호(vp)를 생성한다. 이 경우, 출력 전압(Vo)은 피드백 제어되게 된다.

도 12는, 도 11에 도시한 Vi-Vo특성과, 듀티비 결정 방법의 원리를 설명하기 위한 도면이다. 종축과 횡축의 수치 단위는 임의이다. 기본적으로, 승압 초퍼의 입력 전압(Vi)과 출력 전압(Vo)은, 스위치 제어에 있어서의 듀티비(α)와 다음 관계가 있다.

Vo = Vi/(1-α)(0 < α <1)

도 12의 그래프에서는, 0과 1 사이의 몇 개의 듀티비(α)의 값에 대해서, α이 일정한 때의 입력 전압(Vi)과 출력 전압(Vo)의 관계를 나타내는 1차 함수의 직선을 예시하고 있다. 도 12의 그래프 중 양쪽 화살표가 붙은 굵은 직선(C1 내지 C3) 및 곡선(C4)은, 제어부에 있어서 미리 설정되는 Vi-Vo특성의 예를 나타내고 있다.

직선(C1)의 Vi-Vo특성은, 입력 전압(Vi)이 비교적 작은 범위에서 듀티비(α)를 0.1로 고정하는 것을 나타내고 있다. 예를 들어, 풍력 발전에 있어서 교류 발전기의 출력 전압이 컷인 전압에 도달한 후부터 소정의 값에 도달할 때까지의 동안, 직선(C1)을 따라 변화시킨다. 풍력 발전의 경우, 발전 개시 후의 발전 전력이 낮은 사이는 큰 전력을 취출하지 않도록 제어하는 것이 바람직하기 때문, 이러한 제어는 유효하다.

직선(C2)의 Vi-Vo특성은, 입력 전압(Vi)이 변화해도 출력 전압(Vo)을 일정값으로 유지하도록 듀티비를 0.9 > α > 0.33 사이에서 변화시키는 것을 나타내고 있다. 도 11의 (b)에 도시한 바와 같이, Vref를 일정값으로 하여 피드백 제어를 행해도 좋다.

직선(C3)의 Vi-Vo특성은, 입력 전압(Vi)과 출력 전압(Vo)이 소정 기울기를 갖는 1차 함수에서 변화되도록, 입력 전압(Vi)에 따라서 듀티비를 0.1 < α < 0.6 사이에서 변화시키는 것을 나타내고 있다.

곡선(C4)의 Vi-Vo특성은, 입력 전압(Vi)에 따라서 출력 전압(Vo)이 소정 삼승 곡선을 따라 변화되도록, 듀티비를 0.1 < α < 0.6 사이에서 변화시키는 것을 나타내고 있다. 곡선(C4)은, 후술하는 도 13에 나타내는 풍력 발전 교류 발전기의 소정 삼승 곡선을 따라 변화해도 좋다. 예를 들어 최대 전력점이 얻어지는 삼승 곡선과 동일한 비례 상수를 갖는 곡선으로 한다.

도 13은, 풍력 발전에 있어서의 풍속과, 교류 발전기의 출력 전압과 출력 전력(Pi)의 관계를 나타내는 공지의 그래프이다. 본 발명에 의한 역률 개선 장치는, 특히 풍력 발전 교류 발전기의 출력에 대하여 바람직하게 적용되므로, 풍력 발전 교류 발전기의 특성에 대해서 간단하게 설명한다.

교류 발전기의 출력 전압은 본 발명 역률 개선 장치의 입력 전압(Vi)에 상당하므로 도 13에서는 횡축을 Vi로 하고 있다. 풍속(w)이 일정할 때, 전압(Vi)과 전력(Pi)은 하나의 피크(최대 전력점(MMP))를 갖는 곡선을 따라 변화한다. 교류 발전기가 일정한 제어 특성을 가질 때, 전압(Vi)과 전력(Pi)에는 다음 삼승 곡선의 관계가 있는 것이 알려져 있다.

Pi = kVi³

k는 교류 발전기의 일정한 제어 특성에 의해 결정되는 비례 상수이다. 교류 발전기의 제어 특성을 변화시키면 비례 상수(k)의 다른 삼승 곡선(Pi_-1이나 Pi_-2)로 된다. 예를 들어 최대 전력점(MMP)의 궤적을 따른 삼승 곡선의 비례 상수를 k_{- MMP}로 하면, 최대 전력(Pi_{- MMP})을 얻을 때의 Vi와의 관계식은 다음과 같다.

Pi_{- MMP} = k_{- MM}PVi³

풍력 발전에서는, 일정 풍속 이상이 되면 발전을 개시하는 컷인 풍속이 설정되어 있다. 예를 들어, 역률 개선 장치의 제어부에 있어서 컷인 풍속에 대응하는 입력 전압(Vcin)을 미리 설정해 둔다. 그리고 검출한 Vi가 Vi0에 도달할 때까지는, 역률 개선 장치에 의한 제어를 정지 상태로 하거나 부하를 분리해 둔다. 그리고, 검출한 입력 전압(Vi)이, 컷인 전압(Vcin)에 도달했을 때에 역률 개선 장치에 의한 부하에 대한 전력 공급을 개시한다.

또한, 도 12의 곡선(C4)과 같이, 역률 개선 장치의 제어부에 있어서의 Vi-Vo특성을, 교류 발전기의 출력 특성의 곡선에 합치하도록 설정해도 좋다.

[6]제6 실시형태

제6 실시형태는, 넓게는, 스위칭 소자인 FET의 바디 다이오드를 전류로로서 이용하는 동작 모드를 갖는 스위칭 전원에 적용 가능한 구성을 구비하고 있다.

스위칭 전원에 있어서, 스위칭 소자로서 FET(field effect transistor)가 널리 이용되고 있다. 스위칭 소자인 FET는, 제어단인 게이트에 펄스 형상의 게이트 제어 전압을 인가함으로써 온/오프 구동된다.

FET는, 온 상태에서는 드레인 소스간 전류로가 도통하고, 양 방향으로 전류가 흐를 수 있고, 오프 상태에서는 드레인 소스간 전류로는 차단된다. 그러나, 오프 상태라 하더라도, FET에 구비되는 PN 접합부인 바디 다이오드의 순방향에는 전류가 흐를 수 있다.

상술한 역률 개선 장치의 제1 실시형태와 같이, 스위칭 전원에는, FET의 바디 다이오드의 순방향으로 전류가 흐르는 동작 모드를 갖는 것이 있다. 그러한 동작 모드일 때, FET의 온 상태에서는 전압 강하 0으로 전류가 흐르지만, 오프 상태에서는 FET의 바디 다이오드의 순방향 전류로서 흐르게 된다.

FET의 바디 다이오드는, 순방향 전압 강하가 크기 때문에, 전력 손실이 커진다. 따라서, 상술한 실시형태에 있어서의 FETQ1, Q2, Q3에 있어서와 같이, 바디 다이오드와 병렬로, 순방향 전압 강하의 비교적 작은 쇼트키 배리어 다이오드를 접속하는 것이 일반적으로 행해지고 있다(도 1 참조).

그러나, 오프 기간의 환류 다이오드(D11, D12, D13)에 있어서의 순방향 전압 강하는, 비교적 작다고는 하나 0이 아니라, 전력 손실을 발생한다. 또한, 이 전력 손실에 의해 발열 문제도 발생한다(도 4a의 (b), 도 4b의 (b), 도 4c의 (b) 참조).

이 문제점을 감안하여, 제6 실시형태에서는, 역률 개선 장치에 있어서, 스위칭 소자인 FET의 바디 다이오드에 순방향전류가 흐르는 동작 모드에서의 FET의 전압 강하를 항상 0으로 하고, 전력 손실 및 발열 문제를 해소하는 것을 목적으로 한다.

제6 실시형태는, 이하의 구성에 관한 것이다.

·제6 실시형태에 관한 일 형태는, 역률 개선 장치에 부가된 FET 구동 조정 회로이며,

상기 역률 개선 장치의 스위칭 소자는, 소정 게이트 제어 전압에 의해 온/오프 구동되는 FET이며 상기 역률 개선 장치는 상기 FET에 구비되는 바디 다이오드에 순방향전류가 흐르는 동작 모드를 구비하고 있고,

상기 역률 개선 장치가 상기 동작 모드인 것을 검출하기 위한 검출부와,

상기 검출부에 의해 상기 동작 모드가 검출되고 있는 동안, 상기 FET의 게이트를 상기 게이트 제어 전압의 생성부로부터 분리하는 요소와,

상기 FET의 게이트가 상기 게이트 제어 전압의 생성부로부터 분리되고 있는 동안, 상기 FET의 게이트에 인가되는 전압을 온 전압으로 유지하는 요소를 갖는 것을 특징으로 한다.

·제6 실시형태의 형태는, 역률 개선 장치이며,

삼상 교류의 각 상이 각 리액터의 일단에 각각 입력되는 3개의 리액터와,

상기 3개의 리액터의 각각의 타단과 제1 출력단 사이에 각각 접속된 3개의 출력 다이오드와,

상기 3개의 리액터의 각각의 타단과 제2 출력단 사이에 각각 접속된 3개의 FET와,

상기 3개의 FET의 게이트를 온/오프 구동하기 위한 게이트 제어 전압을 생성하는 게이트 제어 전압 생성부와,

상기 삼상 교류의 삼상 가운데 환류 전류가 흐르는 환류상을 검출하는 환류상 검출부와,

상기 환류상 검출부에 의해 검출된 환류상의 리액터에 접속된 FET의 게이트를 상기 게이트 제어 전압 생성부로부터 분리하는 요소와,

상기 FET의 게이트가 상기 게이트 제어 전압 생성부로부터 분리되고 있는 동안, 상기 FET의 게이트에 인가되는 전압을 온 전압으로 유지하는 요소를 갖는 것을 특징으로 한다.

· 상기 역률 개선 장치에 있어서, 상기 환류상 검출부가, 상기 삼상 교류의 각 상에 각각 접속되고 또한 그 접속된 상이 환류상인지의 여부에 의해 소광과 발광이 전환되는 포토 커플러의 발광 소자이며,

상기 게이트 제어 전압 생성부로부터 분리하는 요소가, 상기 게이트 제어 전압 생성부와 상기 3개의 FET의 게이트 각각과의 사이에 각각 접속된 상기 포토 커플러의 수광 소자인 것이 바람직하다.

· 상기 역률 개선 장치에 있어서, 상기 FET의 게이트를 온 전압으로 유지하는 요소가, 상기 FET의 게이트와 상기 게이트 제어 전압 생성부가 분리되고 있는 동안, 상기 FET의 게이트에, 다른 소정 전원에 의한 온 전압을 인가하는 것이, 바람직하다.

제6 실시형태에 의해, 역률 개선 장치에 있어서, 스위칭 소자인 FET의 바디 다이오드에 순방향전류가 흐르는 동작 모드인 것을 검출한 경우, 게이트 제어 전압의 생성부를 분리하는 동시에, FET의 게이트에 인가되는 전압을 온 전압으로 유지한다. 이에 의해, 당해 동작 모드에서 FET에 흐르는 전류에 의한 전압 강하를 항상 0으로 할 수 있고, 발열을 방지할 수 있다. 이 결과, 역률 개선 장치의 효율을 향상시킬 수 있다.

제6 실시형태에 관한 FET 구동 조정 회로는, 역률 개선 장치 이외의 스위칭 전원에도 적용 가능하다.

(6-1)제6 실시형태의 구성예

<회로 구성>

도 14는, 제6 실시형태의 역률 개선 장치의 회로 구성을 개략적으로 도시한 도면이다. 역률 개선 장치는, 입력 전류의 파형을 입력 전압과 동일한 정현파의 파형으로 하고 또한 위상을 일치시켜서 역률을 1로 하는 것을 목적으로 하는 장치이다. 도 14의 역률 개선 장치는, 삼상 교류가 입력되는 승압 초퍼형 역률 개선 장치이다. 삼상 교류는, 예를 들어 풍력 발전 교류 발전기에 있어서의 Y결선된 삼상 스테이터 코일로부터 출력된다.

도 14에 도시한 역률 개선 장치의 기본적인 구성 및 동작은, 상술한 도 1 및 도 4a 내지 도 4c에 나타낸 역률 개선 장치와 같다. 제6 실시형태에서는, 스위칭 소자(Q1, Q2, Q3)는 FET이며, 본 예에서는 ｎ채널 MOSFET이다.

도 1 및 도 4a 내지 도 4c의 역률 개선 장치와 다른 점으로서는, 삼상 교류의 각 상에 대응하는 FETQ1, Q2, Q3에 병렬 접속된 환류 다이오드가 없고, FETQ1, Q2, Q3의 각 게이트와 PWM 제어 IC1과의 사이에, FET 구동 조정부(2R, 2S, 2T)가 각각 삽입되어 있는 점이다. 또한, 삼상 교류의 삼상 중, 입력측으로 복귀되는 환류 전류가 흐르는 상(이하 “환류상”이라 한다)을 검출하기 위한 환류상 검출부(3)가 설치되어 있는 점에 있어서도 상이하다.

도 14의 역률 개선 장치의 기본 구성에 대해서 설명한다. 3개의 입력단(R, S, T)에는, 위상이 2π/3(120°)씩 다른 삼상 교류의 R상, S상, T상이 각각 입력된다. 정극 출력단(p) 및 부극 출력단(n) 사이에는 부하가 접속된다. 부극 출력단(n)의 전위를 기준 전위(GND)로 한다.

입력단(R, S, T)의 각각에, 3개의 리액터(Lr, Ls, Lt)의 각각의 일단이 각각 접속되어 있다. 리액터(Lr, Ls, Lt)는, 인덕턴스(L)가 동등한 것을 사용하고, 삼상 리액터에 의해 구성하는 것이 바람직하다. 리액터(Lr, Ls, Lt)의 각 리액터의 타단과 부극 출력단(n) 사이에는, FETQ1, Q2, Q3이 각각 접속되어 있다. FETQ1, Q2, Q3에 스위칭 동작을 행하게 하기 위하여, 도시의 예에서는, 각 FET의 게이트(G)가, 제어 신호인 하나의 공통되는 게이트 제어 전압에 의해 제어된다. 이 게이트 제어 전압은, 통상, PWM 제어 IC1에 의해 생성되어 out 단자로부터 출력된다.

PWM 제어 IC1는 주지이며, 스위칭 동작을 위하여 FET를 온/오프 구동하는 게이트 제어 전압의 생성부의 일례이다. 게이트 제어 전압의 생성부는, 필요한 소정 스위칭 동작을 실현하는 주파수와 듀티비를 갖는 펄스 형상 전압을 생성하는 회로 또는 장치이면 되고, 이에 한정되지 않는다.

또한, 리액터(Lr, Ls, Lt)의 각 리액터의 타단과 정극 출력단(p) 사이에는, 정극 출력단(p)에 흐르는 전류를 각각 도통 가능하게 하는 다이오드(D1, D2, D3)가 접속되어 있다. 정극 출력단(p)과 부극 출력단(n) 사이에는 평활 콘덴서(C)가 접속되어 있다.

삼상 교류 전압의 크기는, 다이오드(D4, D5, D6)에 의해 정류되어 콘덴서(C1)에 의해 평활화된 입력 전압(Vi)으로서 검출되고, PWM 제어 IC1에 보내진다. 출력단(p, n) 사이의 출력 전압(Vo)도 PWM 제어 IC1에 피드백되고, 이들에 기초하여 PWM 제어 IC1은, 게이트 제어 전압의 듀티비를 결정한다.

이어서, 환류상 검출부(3)의 구성을 설명한다. 삼상 교류의 삼상 중, 입력측으로 복귀되는 환류 전류가 흐르는 환류상으로 되는 것은 삼상 가운데 최저 전위의 상이다. 환류상 검출부(3)는, 최저 전위의 상을 검출하도록 구성되어 있다. 다이오드(D21, D22, D23)는, 각각의 캐소드가 각 상의 라인에 접속되고 애노드가 공통 단자(a점)이므로, a점에는, 삼상 가운데 최저 전위인 환류상의 전위가 나타난다.

3개의 포토 커플러(PC1, PC2, PC3)의 각 발광 소자의 일단은 a점에 접속되고, 각 발광 소자의 타단인 b점, c점, d점은, 각각 다이오드(D24, D25, D26)의 애노드에 접속되어 있다. 다이오드(D24, D25, D26)의 각각의 캐소드는 각 상의 라인에 각각 접속되어 있다. 따라서 b점, c점, d점에는, 삼상 교류의 각 상 전위가 나타난다.

반도체 소자(Q4)는, N채널 MOSFET이며, 드레인이 입력 전압(Vi)의 라인에 접속되고, 소스가 저항 소자(R1, R2, R3)의 일단에 접속되어 있다. 저항 소자(R1, R2, R3)의 각각의 타단은 b점, c점, d점에 접속되어 있다. 게이트에는 입력 전압(Vi)의 라인과 a점 간의 전압이 저항 소자(R4)와 제너 다이오드(Z1)로 분압되어 인가된다. 반도체 소자(Q4)는, 포토 커플러(PC1, PC2, PC3)의 각 발광 소자에의 전류 공급원을 구성하고 있다.

한편, 3개의 포토 커플러(PC1, PC2, PC3)의 수광 소자는, 각각 FET 구동 조정부(2R, 2S, 2T)의 회로 구성 요소로서 배치된다. 이에 대해서는, 도 15를 참조하여 상세하게 설명한다.

도 15는, 도 14의 회로의 일부이며, FET 구동 조정부(2R)를 포함하는 부분을 개략적으로 도시하는 도면이다. FET 구동 조정부(2S, 2T)에 대해서는, 동일한 구성이므에서 설명을 생략한다.

FET 구동 조정부(2R)는, 적절한 직류의 전원 전압(Vcc)이 공급된다. 일례로서, 전원 전압(Vcc)은, 출력 전압(Vo)을 적절하게 강압하여 안정화시킴으로써 생성해도 좋다. 다른 예로서, 전원 전압(Vcc)으로서 별도 전원을 설치해도 좋다.

전원 전압(Vcc)과 기준 전위(GND) 사이에는, n형 트랜지스터인 스위칭 소자(Q5)와 p형 트랜지스터인 스위칭 소자(Q6)가 이미터끼리 및 베이스끼리를 접속하여, 이미터 폴로워 회로를 구성하고 있다. 스위칭 소자(Q5, Q6)의 이미터는, 스위칭 소자(Q1)의 게이트에 접속되어 있다. 스위칭 소자(Q5, Q6)의 베이스는, 저항 소자(R5)를 통하여 전원 전압(Vcc)과 접속되어 있다. 스위칭 소자(Q5)의 컬렉터는 전원 전압(Vcc)에, 스위칭 소자(Q6)의 컬렉터는 기준 전위(GND)에 접속되어 있다.

또한, 스위칭 소자(Q5, Q6)의 베이스와 PWM 제어 IC의 out 단자 사이에는, 포토 커플러(PC1)의 수광 소자가 삽입 접속되어 있다. 포토 커플러(PC1)와 병렬로 보호용 다이오드(D7)가 접속되어 있다.

<회로 동작>

도 16 내지 도 19를 참조하여 도 14의 역률 개선 장치의 동작을 설명한다.

도 16은, 도 14의 역률 개선 장치의 동작을 개략적으로 도시한 도면으로, (a)는 게이트 제어 전압의 온 기간의 전류 흐름을 나타내고, (b)는 오프 기간의 전류 흐름을 나타내고 있다. 또한, 도 16에서는, 3상 교류의 R상이 환류상일 때, 즉 최저 전위로 될 때의 예를 나타낸다. S상, T상이 환류상으로 될 때에 대해서는, 마찬가지이므에서 설명을 생략한다.

도 16의 (a)의 온 기간의 동작은, 상술한 도 9의 (a)와 같다. FETQ1, Q2, Q3은 모두 도통한다. 다이오드(D1, D2, D3)는 역방향 바이어스로 되어 전류는 흐르지 않는다. 여자전류로 되는 전류(Isr)와 전류(Itr)가 다음 경로로 흐른다.

Isr : S 단자 → 리액터(Ls) → FETQ2 → FETQ1 → 리액터(Lr) → R단자

Itr : T 단자 → 리액터(Lt) → FETQ3 → FETQ1 → 리액터(Lr) → R단자

온 기간의 FETQ1의 전류로는, 입력측으로 복귀하는 환류 전류의 경로로 되어 있다. 부하에 대해서는 평활 콘덴서(C)로부터 방전 전류가 공급된다. 리액터(Ls, Lt)에는 자기에너지가 축적된다.

도 16의 (b)의 오프 기간의 동작은, 상술한 도 9의 (b)와는 상이하다. FETQ2, Q3만이 차단되고, 리액터(Ls, Lt)는 역기전력이 발생하고, 다이오드(D2, D3)를 통하여 플라이백 전류가 부하에 공급되고, 평활 콘덴서(C)도 충전된다. 플라이백 전류인 전류(Isr)와 전류(Itr)는 다음 경로로 흐른다.

Isr : S 단자 → 리액터(Ls) → 다이오드(D2) → 부하 → FETQ1 → R단자

Itr : T 단자 → 리액터(Lt) → 다이오드(D3) → 부하 → FETQ1 → R단자

부하 및 평활 콘덴서(C)로부터의 환류 전류는, 온 상태로 유지된 FETQ1을 지나고, 리액터(Lr)를 지나 입력측으로 복귀된다.

오프 기간에 있어서는, 도 15에 도시한 FET 구동 조정 회로(2R)가 작동 함으로써, FETQ1은, PWM 제어 IC1의 게이트 제어 전압에 의한 제어로부터 분리되고, 강제적으로 온 상태로 된다. 이에 의해, 부하 및 평활 콘덴서(C)로부터의 환류 전류는, FETQ1의 전류로를 지나고, 리액터(Lr)를 지나 입력측으로 복귀된다. 이 결과, 환류 전류에 의한 FETQ1에 있어서의 전압 강하는 0으로 되고, 발열도 발생하지 않는다.

도 17 및 도 18을 참조하여, FET 구동 조정 회로의 동작을 상세하게 설명한다.

도 17 및 도 18의 설명에 앞서, 우선 도 14에 도시한 환류상 검출부(3)의 동작을 설명한다. 도 14에 있어서, 반도체 소자(Q4)는 N채널 MOSFET이며, 입력 전압(Vi)과 a점 간의 전압이 저항(R4)과 제너 다이오드(Z1)로 분압되어서 게이트에 인가되므로, 항상 온 상태이다.

포토 커플러(PC1)의 발광 소자는 a점-b점 간의 전압에 따라, 포토 커플러(PC2)의 발광 소자는 a점-c점 간의 전압에 따라, 포토 커플러(PC3)의 발광 소자는 a점-d점 간의 전압에 따라, 각각 발광 또는 소광한다. 소정 전위차가 있으면 발광하고, 전위차가 없으면 소광한다.

R상이 환류상일 때는, a점-b점 간의 전압은 대략 0이므로 포토 커플러(PC1)의 발광 소자는 소광하고, a점-c점 간의 전압 및 a점-d점 간의 전압은, 각각 대략 환류상 전위와 다른 2상의 전위의 차가 되므로, 포토 커플러(PC2 및 PC3)의 발광 소자는 발광한다. 이 결과, R상이 환류상일 때는, FET 구동 조정 회로(2R)에 있어서의 포토 커플러(PC1)의 수광 소자가 차단 상태로 되고, FET 구동 조정 회로(2S, 2T)에 있어서의 포토 커플러(PC2, PC3)의 수광 소자는 도통 상태로 된다.

도 17은, R상이 환류상으로 될 때의 FET 구동 조정부(2R)의 동작을 설명하는 도면이다. R상이 환류상일 때, 포토 커플러(PC1)의 발광 소자 및 수광 소자는 차단 상태로 된다(점선으로 나타낸다). 이에 의해, PWM 제어 IC1로부터 출력되는 게이트 제어 전압의 라인이 차단되고, 스위칭 소자(Q5, Q6)의 베이스는, PWM 제어 IC1로부터 분리된다.

이 결과, 스위칭 소자(Q5, Q6)의 베이스는, 전원 전압(Vcc)이 저항 소자(R5)를 통하여 인가되어서 고전위로 되고, 베이스로부터 이미터에 전류가 흘러서 스위칭 소자(Q5)는 온 상태로 고정되고, 스위칭 소자(Q6)는 오프 상태로 고정된다. 이에 의해, 이미터의 전위는 고전위로 고정되고, FETQ1의 게이트에 인가되는 전압은, 온 전압으로 고정된다. 따라서, FETQ1은, 온 상태 즉 전류로가 도통 상태로 유지된다. 따라서, 환류 전류는, FETQ1의 전류로를 전압 강하를 발생하지 않고 흐른다. 환류 전류는, FETQ1의 바디 다이오드의 순방향으로 흐르지만, FETQ1이 강제적으로 온 상태로 됨으로써, 소스로부터 드레인으로 전류로를 지나 흐를 수 있다.

도 18은, R상이 환류상이 아닐 때의 FET 구동 조정부(2R)의 동작을 설명하는 도면이다. R상이 환류상이 아닐 때, 포토 커플러(PC1)의 발광 소자 및 수광 소자는 도통 상태로 된다. 이에 의해, PWM 제어 IC1로부터 출력되는 게이트 제어 전압의 라인이 도통하고, 스위칭 소자(Q5, Q6)의 베이스에 게이트 제어 전압이 인가된다.

이 결과, 스위칭 소자(Q5)와 스위칭 소자(Q6)는, 게이트 제어 전압의 온/오프를 따라서 교대로 베이스 이미터간 전류가 흐르게 되고, 교대로 온 오프하게 된다. 이에 의해, 이미터의 전위는, 게이트 제어 전압을 따라서 고전위와 저전위를 반복한다. 따라서, FETQ1은, 게이트 제어 전압이 게이트에 직접 인가될 때와 같은 온 오프 동작을 행하므로, 온 기간에는 전류로가 도통하여 전류가 흐르고, 오프 기간에는 전류로가 차단되어서 전류는 흐르지 않는다. 이 경우의 온 기간의 전류는, FETQ1의 드레인으로부터 소스로 흐른다.

도 19는, 도 14 내지 도 18을 참조하여 설명한 회로 및 동작에 대응하는 각 구성 요소의 전압 파형을 모식적으로 도시한 도면이다.

도 19의 (a)는, 삼상 교류의 각 상의 파형을 나타내고, 최고 전위로 되는 상과 최저 전위로 되는 상(환류상)을 표시하고 있다. 도 19의 (b)는, 환류상 검출부에 있어서의 각각 R상, S상, T상에 대응하는 포토 커플러(PC1, PC2, PC3)의 온/오프 상태를 각각 나타내고 있다. 각 포토 커플러는, 검출 대상의 상이 환류상으로 되었을 때에 오프(소광)로 되고, 환류상이 아닐 때에는 온(발광)으로 된다.

도 19의 (c)는, PWM 제어 IC로부터 출력되는 게이트 제어 전압과, R상, S상, T상에 대응하는 각 스위칭 소자(Q1, Q2, Q3)의 온/오프 상태를 각각 나타내고 있다. 각 스위칭 소자(Q1, Q2, Q3)는, 대응하는 각 포토 커플러(PC1, PC2, PC3)가 오프로 되면, PWM 제어 IC와 분리됨으로써 게이트 제어 전압과는 상관없이 강제적으로 온 상태로 유지된다.

(6-2) FET 구동 조정부의 다른 형태

도 20은, 제6 실시형태에 포함되는 FET 구동 조정부(2R)의 다른 형태를 나타내고 있다. 이 형태는, 보다 원리적인 간이한 구성으로 이루어진다. FETQ1의 게이트와 PWM 제어 IC1의 out 단자를 접속하는 라인 상에는, 포토 커플러(PC1)의 수광 소자가 삽입되어 있다. 포토 커플러(PC1)에 병렬 접속된 다이오드(D)는 보호용이다. 또한, 포토 커플러(PC1)의 수광 소자의 일단인 FETQ1의 게이트는, 저항 소자(R6)를 통하여 전원 전압(Vcc)에 접속되어 있다.

R상이 환류상일 때, 포토 커플러(PC1)가 차단되면, FETQ1과 PWM 제어 IC1은 분리된다. 그리고, FETQ1의 게이트에는, 저항 소자(R6)를 통하여 전원 전압(Vcc)이 인가된다. 이 결과, FETQ1은 온 상태로 유지된다.

(6-3)기타 형태

이상에서 설명한 제6 실시형태의 구성예에 있어서의 N채널 FET는, P채널 FET로 구성할 수도 있다. 또한, 도 14에 도시한 환류상 검출부(3)의 구성은 일례이며, 삼상 가운데 최저 전위를 검출할 수 있는 요소를 포함하는 구성이라면 이에 한정되지 않는다. 이러한 기능을 갖는 구성으로서는, 다양한 변형 형태를 생각할 수 있다.

또한, FET 구동 조정부에 대해서는, 환류상 검출부에 의해 검출된 환류상에 대응하는 FET의 게이트를, 본래의 게이트 제어 전압으로부터 분리하는 동시에, FET를 강제적으로 온 상태로 할 수 있는 요소를 포함하는 구성이라면 좋다. 이러한 기능을 갖는 구성으로서는, 다양한 변형 형태를 생각할 수 있다.

또한, 제6 실시형태에 의한 FET 구동 조정부의 적용 대상은, 상술한 역률 개선 장치에 한정되지 않는다. 스위칭 전원에 있어서, 스위칭 소자인 FET에 구비되는 바디 다이오드의 순방향으로 전류가 흐르는 동작 모드를 갖는 회로에 적용할 수 있다. 종래에는, FET의 바디 다이오드에 대하여 쇼트키 배리어 다이오드 등을 병렬 접속하여 전류를 바이패스 시키고 있었다. 제6 실시형태에서는, 그러한 동작 모드를 검출하는 요소를 갖고, 당해 동작 모드가 검출된 경우, FET를 온/오프 구동하는 본래의 게이트 제어 전압의 생성부를 분리하는 동시에, FET의 게이트에 인가되는 전압을 온 전압으로 유지한다. 이에 의해, 당해 동작 모드에서는, FET가 항상 온 상태로 유지되므로, 전류가 전압 강하를 발생하지 않고 흐를 수 있다.

[7] 제7 실시형태

제7 실시형태는, 상술한 역률 개선 장치에 있어서의 제어 신호 즉 PWM 제어 IC의 출력 신호의 듀티비를 제어하기 위한 듀티비 컨트롤러에 관한 것이다.

역률 개선 장치에 있어서의 스위칭 소자의 제어부에는, 일반적으로 PWM 제어 IC가 사용된다. 역률 개선 장치에서는, 입력 전압(발전기 출력 전압)(vi)과 출력 전압(Vo)이 비례하고 있어, 이하의 식으로 표시된다. 비례 계수인 기울기는, 제어 신호(vp)의 듀티비(D)를 변수로 하는 함수이므로 M(D)로 나타낸다.

Vo = M(D)·vi 식(1)

PWM 제어 IC는 주지이며, 다양한 것이 시판되고 있다. 일반적인 PWM 제어 IC에 공통되는 구성으로서, 듀티비 제어 전압(Vcs)이 입력되는 cs 단자, 소정 듀티비를 갖는 PWM 제어 신호를 출력하는 out 단자 및 역률 개선 장치의 출력 전압(Vo)을 안정화하기 위한 피드백용 fb 단자를 구비하고 있다. PWM 제어 IC는, 이하의 식으로 나타내는 바와 같이 듀티비 제어 전압(Vcs)과 제어 신호(vp)의 듀티비(D)가 비례하도록 구성되어 있다.

D = A·Vcs(A는 소정 비례 계수) 식(2)

통상, PWM 제어 IC에 입력하는 듀티비 제어 전압(Vcs)을 생성하기 위한 다른 제어부(“듀티비 컨트롤러”라 한다)가 설치되어 있다. 듀티비 컨트롤러에서는, 발전기 출력 전압(vi)을 검출하고, 그 진폭에 기초하여 최적의 듀티비를 결정하고, 결정한 듀티비에 대응하는 듀티비 제어 전압(Vcs)을 PWM 제어 IC에 보낸다. 따라서, 듀티비 컨트롤러에서는, 이하의 식과 같이, 발전기 출력 전압(vi)을 변수로 하는 소정 함수(f)에 의해, 듀티비 제어 전압(Vcs)을 생성하고 있는 것이 된다.

Vcs = f(vi) 식(3)

여기에서의 함수(f)는, vi와 Vcs가 1대1로 대응하는 소정 관계를 갖는 것을 나타내기 위하여 사용하고 있다.

또한, 풍력 발전에 있어서의 발전기의 경우, 통상, 시동되고 나서 발전기 출력 전압이 컷인 전압 미만인 동안은 전력을 취출하지 않고, 컷인 전압이 되었을 때에 전력의 취득을 개시하는, 즉 역률 개선 장치의 가동을 개시한다. 따라서, 듀티비 컨트롤러는, 컷인 전압을 판별하는 기능도 구비하고 있다.

특히 자연에너지를 이용한 풍력 발전 등의 교류 발전기의 경우, 그 출력 변동이 큰 점에서, 역률 개선 장치의 스위치 제어를 위하여 복잡한 제어가 행해지고 있다. 상술한 듀티비 컨트롤러에 있어서의 Vcs = f(vi)의 함수(f)의 구체적 구성으로서는, 역률 개선 장치의 입출력 전력을 검지하고 등산법에 의한 최대 전력점 추종(MPPT) 제어를 행하여 듀티비를 결정하는 구성, 또는, 발전기 출력 전압(vi)과 역률 개선 장치의 출력 전압(Vo)의 대응 테이블을 미리 기억해 두고 그것에 기초하여 듀티비를 결정하는 구성 중 어느 하나의 방법이 일반적이다.

그러나, 상기와 같은 구성을 실현하는 듀티비 컨트롤러는 회로 규모가 커진다. 회로 규모가 큰 듀티비 컨트롤러를 역률 개선 장치와 함께 설치하면, 발전기의 전력 변환 시스템 전체가 대형화되고, 비용이 높아진다. 또한, 테이블 방식의 경우에는 미리 행하는 데이터 설정이 극히 번잡하다. 자연에너지 이용 분야에 있어서의 교류 발전기의 역률 개선 장치에 있어서는, 간이한 구성과 제어가 바람직하다고 할 수 있다.

또한, 역률 개선 장치에 있어서의 Vo = M(D)·vi의 관계식으로 결정되는 발전기 출력 전압(vi)과 역률 개선 장치의 출력 전압(Vo)의 비례 계수 즉 기울기(M(D))를, 필요에 따라서 조정하고 싶은 경우가 있다. 이 경우, 상기 식(1) 내지 (3)에 의하면, 듀티비 컨트롤러에 있어서의 Vcs = f(vi)의 함수(f)를 변경할 필요가 있다. 테이블 방식이라면 복수의 테이블이 필요해진다. 이러한 기능을 듀티비 컨트롤러에 추가하는 것은, 듀티비 컨트롤러의 구성을 더욱 복잡하게 하는 것이 된다.

제7 실시형태는, 역률 개선 장치와 조합할 수 있는 PWM 제어 IC의 cs 단자에 입력되는 듀티비 제어 전압을, 간이한 구성에 의해 조정할 수 있는 듀티비 컨트롤러를 구비하고 있다.

제7 실시형태에 의해, PWM 제어 IC의 cs 단자에 입력되는 듀티비 제어 전압을, 간이한 구성에 의해 조정할 수 있으므로, 역률 개선 장치를 컴팩트하게 또한 저비용으로 실현할 수 있다.

(7-1) 제7 실시형태의 기본 구성

도 21은, 제7 실시형태에 관한, PWM 제어 IC용 듀티비 컨트롤러의 기본 형태를 포함하는, 역률 개선 장치의 구성을 개략적으로 또한 모식적으로 도시한 도면이다.

발전기(100)는, 예를 들어 풍력 발전 교류 발전기이다. 발전기 출력 전압(vi)은, 삼상 교류의 상전압 혹은 선간 전압의 실효값 또는 이들에 비례하는 값이다.

PWM 제어 IC1은, cs 단자에 입력된 듀티비 제어 전압(Vcs)에 비례하는 듀티비(D)를 갖는 제어 신호(vp)를 out 단자로부터 출력하도록 구성되어 있다. 일반적인 삼각파 비교 방식에서는, 고주파 반송 삼각파 전압과 듀티비 제어 전압(Vcs)을 비교기에 입력하고, 비교기의 출력 펄스 신호를 제어 신호(vp)로서 얻는다. 듀티비(D)와 듀티비 제어 전압(Vcs)의 관계는, 상술한 식(2)와 같다.

제어 신호(vp)는, 수kHz 내지 수백kHz의 고주파 펄스 신호이며, 1주기를 T로 하고, 온 기간을 Ton으로 하면, 듀티비(D)는 이하의 식으로 표현된다.

D = Ton/T 식(4)

역률 개선 장치(PFC)는, 상술한 각 실시형태에 나타낸 것이다. 부하 등(103)은, 각종 기기, 인버터(계통 연계 인버터를 포함한다), 다른 DC/DC 컨버터 등이다.

역률 개선 장치의 입력 전압인 발전기 출력 전압(vi)과 출력 전압(Vo)의 관계는, 기울기(M(D))를 갖는 1차 함수로 표현되고, 상술한 식(1)과 같다.

승압 초퍼의 경우, M(D)는 이하와 같다.

M(D) = 1/(1-D) 식(5)

강압 초퍼의 경우, M(D)는 이하와 같다.

M(D) = D 식(6)

상기 식(5), (6)으로부터, 듀티비(D)가 변화하면, 기울기(M(D))가 변화하는 것이 나타난다.

제7 실시형태의 듀티비 컨트롤러(7)는, 발전기 출력 전압(vi)을 검출하여 입력으로 하고, 듀티비 제어 전압(Vcs)을 출력한다. 듀티비 제어 전압(Vcs)은, PWM 제어 IC의 cs 단자에 입력된다.

듀티비 컨트롤러(7)는, 검출한 발전기 출력 전압(vi)을 기초로 하여 직류 검출 전압(Vi)을 생성하는 전압 검출부(71)를 갖는다. 직류 검출 전압(Vi)은, 기본적으로 발전기 출력 전압(vi)에 비례하도록 생성된다.

또한 듀티비 컨트롤러(7)는, 직류 검출 전압(Vi)이 인가되어 접지 전위와의 사이에서 전류(i)가 흐를 수 있는 전류로를 갖는다. 이 전류로에는, 실질적으로 직렬 접속 관계에 있는 2개의 저항 소자가 적어도 삽입되어 있다. 직류 검출 전압(Vi)의 증감에 따라서 전류로를 흐르는 전류도 증감된다. 2개의 저항 소자 중, 하나는 가변 저항 소자인 제1 저항 소자(Rv)이며, 또 하나는 일정한 저항값을 갖는 제2 저항 소자(Rcs)이다. 전류(i)에 의해 제2 저항 소자(Rcs)의 양단간에 발생하는 전압이 듀티비 제어 전압(Vcs)으로서, PWM 제어 IC1의 cs 단자에 부여된다. 이 관계는, 이하와 같이 나타낼 수 있다.

Vi = B·vi(B는 소정 비례 계수) 식(7)

i = Vi/(Rv+Rcs) 식(8)

Vcs = i·Rcs 식(9)

상기 식(7), (8), (9)로부터, 제1 및 제2 저항 소자(Rv, Rcs)의 값이 일정한 때, 발전기 출력 전압(vi)이 증감되면, 듀티비 제어 전압(Vcs)도 증감되는 것이 나타난다.

또한 상기 식(7), (8), (9)로부터, 발전기 출력 전압(vi)이 일정한 때, 제1 저항 소자(Rv)의 값을 변경하면, 전류(i)가 변화하고, 듀티비 제어 전압(Vcs)이 변화하는 것이 나타난다.

이것을 이용하면, 발전기 출력 전압(vi)이 동일값이라도, 제1 저항 소자(Rv)를 조정함으로써 듀티비 제어 전압(Vcs)의 크기, 즉 이에 대응하는 듀티비(D)를 조정할 수 있다. 이것은, 역률 개선 장치의 입력 전압(발전기 출력 전압)(vi)에 대한 출력 전압(Vo)의 기울기(M(D))를, 제1 저항 소자(Rv)를 조정함으로써 변경할 수 있는 것을 의미한다.

도 22는, 식(7), (8), (9)를 기초로 하여, 듀티비 컨트롤러(7)에 있어서의 입력인 발전기 출력 전압(vi)과 출력인 듀티비 제어 전압(Vcs)의 관계를 모식적으로 도시한 그래프이다. 제1 저항 소자(Rv)의 저항값이 클 때는 직선(g1), 저항값이 작을 때는 직선(g2)을 따라 변화하는 1차 함수로 된다.

풍력 발전에 있어서는, 통상, 발전기 출력 전압(vi)이 크게 변동한다. 예를 들어, 발전기 출력 전압(vi)이 Δvi의 범위에서 변화하는 경우, 제1 저항 소자(Rv)가 클 때는 듀티비 제어 전압(Vcs)은 ΔVcs(대)의 범위에서 변화하고, 제1 저항 소자(Rv)가 작을 때는 듀티비 제어 전압(Vcs)은 ΔVcs(소)의 범위에서 변화하게 된다.

또한, 도 22의 그래프 중, 발전기 출력 전압(vi)의 한점인 vcin은, 풍력 발전에 있어서 전력 취출을 개시(역률 개선 장치에 의한 전력 변환을 개시)하는 컷인 전압을 나타내고 있다. 컷인 전압(vcin) 미만에서는 전력 취출을 행하지 않으므로 직선(g1, g2)을 쇄선으로 하고 있다.

도 21에는도시하지 않았으나, 제7 실시형태의 듀티비 컨트롤러(7)에서는, 컷인 전압(vcin) 이상의 범위에서만 가동하는 구성을 부가할 수 있다. 이 구성의 구체예에 대해서는, 후술하는 도 24 및 도 25에 나타내는 구성에서 설명한다.

도 23은, 도 22에 도시한 바와 같이 듀티비 컨트롤러(7)의 제1 저항 소자(Rv)를 조정한 경우에 있어서의, 역률 개선 장치의 입력 전압인 발전기 출력 전압(vi)과 출력 전압(Vo)의 관계를 모식적으로 도시한 그래프이다.

이 예에서는, 역률 개선 장치를 승압 초퍼로 하고, vi와 Vo의 기울기(M(D))는 식(5)와 같은 것으로 한다. 제7 실시형태의 듀티비 컨트롤러(7)와 PWM 제어 IC1을 사용해서 역률 개선 장치를 제어한 경우, 발전기 출력 전압(vi)이 변동하면 듀티비(D)도 그에 따라서 변동한다. 참고를 위하여, 도 3의 그래프 중에 듀티비(D)가 0.25, 0.5, 0.7인 각 일정값의 경우의 승압 컨버터에 있어서의 vi와 Vo의 관계를 일점쇄선으로 나타내고 있다.

역률 개선 장치의 입력 전압(vi)과 출력 전압(Vo)의 관계는, 예를 들어 도 1에 도시한 제1 저항 소자(Rv)의 저항값이 클 때는 직선(D1), 저항값이 작을 때는 직선(D2)을 따라 변화하는 1차 함수로 된다.

예를 들어, 발전기 출력 전압(vi)이 Δvi의 범위에서 변화하는 경우, 도 1에 도시한 제1 저항 소자(Rv)가 클 때는 출력 전압(Vo)은 ΔVo : Rv(대)의 범위에서 변화한다. 도시의 예에서는 듀티비(D)가 0.25 내지 0.5의 범위에서 변화하게 된다. 또한, 제1 저항 소자(Rv)가 작을 때는 출력 전압(Vo)은 ΔVo : Rv(소)의 범위에서 변화한다. 도시의 예에서는, 듀티비(D)가 0.5 내지 0.7의 범위에서 변화하게 된다.

이와 같이, 듀티비 컨트롤러(7)의 제1 저항 소자(Rv)의 저항값을 조정함으로써, 역률 개선 장치의 입력 전압(vi)과 출력 전압(Vo)의 관계를 변경할 수 있다. 종래에는, 역률 개선 장치의 입력 전압(vi)과 출력 전압(Vo)의 관계를 변경하고자 하면, 복잡하고 또한 대규모의 제어부가 필요하였으나, 제7 실시형태에 의하면 하나의 가변 저항 소자를 조정하는 것 만으로도 행할 수 있으므로 극히 간이한 구성으로 실현할 수 있다. 자유로운 설정은 할 수 없으나 충분한 실용성과 조작 용이성이 있고, 또한 전력 변환 시스템을 콤팩트하고 저비용으로 할 수 있다.

(7-2) 제7 실시형태의 구성예 1

<구성예1>

도 24는, 제7 실시형태의 구성예 1의 듀티비 컨트롤러(7A)를 포함하는 역률 개선 장치를 개략적으로 도시한 도면이다. 출력 전압(Vo)은 PWM 제어 IC1의 피드백 단자(fb)에 귀환되어 있다.

발전기(1)의 출력은 삼상 교류이다. 듀티비 컨트롤러(7A)의 입력단인 전압 검출부(71)는, 발전기 출력 전압(vi)을 검출하고, 이에 비례하는 직류 검출 전압(Vi)을 생성한다. 본 예에서는, 삼상 교류의 각 상의 선으로부터 다이오드(D4, D5, D6)를 각각 통하여 교류 전압을 반파정류 하고, 그들을 가산하여 직류 검출 전압(Vi)을 얻고 있다. 전압 검출부(71)의 구성은 도시의 예에 한정되지 않고, 발전기 출력 전압(vi)을 기초로 하여 이에 비례하는 직류 검출 전압(Vi)을 생성하는 구성이라면 좋다.

다이오드(D4, D5, D6)의 캐소드와 트랜지스터(Q31)(n형)의 컬렉터 사이에 컬렉터 저항(R31)이 접속되고, 베이스와의 사이에 바이어스 저항(R33)이 접속되어 있다. 트랜지스터(Q31)의 이미터와 제너 다이오드(Z31)의 캐소드 사이에 이미터 저항(R32) 및 콘덴서(C)가 병렬 접속되어 있다. 제너 다이오드(Z31)의 애노드는 접지 전위로 되어 있다.

트랜지스터(Q31)의 베이스는, 다이오드(D31)의 애노드에 접속되어 있다. 다이오드(D31)의 캐소드는, 듀티비 컨트롤러(7)의 전원(Vcc)에 접속되어 있다.

트랜지스터(Q31)의 이미터와 트랜지스터(Q32)(p형)의 이미터 사이에 제1 가변 저항(Rv1)이 접속되어 있다. 제1 가변 저항(Rv1)은, 역률 개선 장치의 입력 전압(발전기 출력 전압)(vi)과 출력 전압(Vo)의 기울기를 조정하기 위한 것으로, 소정값으로 설정된다.

트랜지스터(Q32)의 컬렉터와 접지 전위 사이에는 저항(R34)과 제너 다이오드(Z32)가 병렬 접속되어 있다. 트랜지스터(Q32)의 베이스는, 제2 가변 저항(Rv2)의 중간 단자에 접속되어 있다. 제2 가변 저항(Rv2)은, 컷인 전압(vcin)을 설정하기 위한 것으로, 소정값으로 설정된다. 트랜지스터(Q32)의 베이스 이미터간에는 다이오드(D32)가 접속되어 있다. 제2 가변 저항(Rv2)은, 전원(Vcc)과 제너 다이오드(Z31)의 캐소드 사이에 접속되어 있다.

트랜지스터(Q33)(n형)의 베이스는 트랜지스터(Q32)의 컬렉터와 접속되고, 컬렉터는 전원(Vcc)에 접속되어 있다. 트랜지스터(Q33)의 이미터와 접지 전위 사이에는 저항(Rcs)이 접속되어 있다. 트랜지스터(Q33)의 이미터는 PWM 제어 IC1의 cs 단자와 접속되어 있다. 트랜지스터(Q33)의 베이스 이미터간에는 다이오드(D33)가 접속되어 있다.

<구성예 1의 동작>

일례로서, 풍력 발전에 있어서 발전기 출력 전압(vi)이 0V로부터 점차 증대되어 200 내지 300V 정도로 될 때까지를 상정하고, 듀티비 컨트롤러(7A)의 동작을 설명한다. 일례로서, 전원(Vcc)은 24V, 제너 다이오드(Z31, Z32)의 항복전압은 5V이다.

· 발전 개시 시

발전기 출력 전압(vi) 즉 직류 검출 전압(Vi)이 0V인 시점에서는, 전원(Vcc) → 제2 가변 저항(Rv2) → 제너 다이오드(Z31) → 접지의 전류로에 전류가 흐른다. 이 전류에 의해, 제2 가변 저항(Rv2)의 중간 단자인 d점의 전위는, 전원(Vcc)의 분압 전위인 소정 전위로 된다. d점 전위는, 발전기 출력 전압(vi)의 컷인 전압(vcin)에 대응하도록 설정되어 있다.

또한, 전원(Vcc) → 제2 가변 저항(Rv2)의 중간 단자(d점) → 다이오드(D32) → 제1 가변 저항(Rv1) → 트랜지스터(Q31) 이미터(a점) → 저항(R32) → 제너 다이오드(Z31) → 접지의 전류로에도 전류가 흐르고, 트랜지스터(Q31)의 이미터인 a점의 전위는, 전원(Vcc)의 소정 분압 전위로 된다. 트랜지스터(Q31)의 베이스 b점 전위는, 직류 검출 전압(Vi)이다. 각 점의 전위의 고저는 다음과 같이 되어 있다.

b점 < a점 < c점 < d점 < Vcc

직류 검출 전압(Vi)이 0V일 때는, b점 전위가 a점 전위보다도 낮기 때문에 트랜지스터(Q31)는 비도통이다. 트랜지스터(Q32)도 c점 전위가 d점 전위보다 낮기 때문에 비도통이다. 트랜지스터(Q33)도 트랜지스터(Q32)가 도통하지 않는 한 비도통이다. 다이오드(D31)는 역방향 바이어스, 다이오드(D32)는 순방향 바이어스, 제너 다이오드(Z31)는 항복전압으로 되어 있다. 직류 검출 전압(Vi)이 0V로부터 증대되어 가면 b점 전위가 상승해 간다.

·트랜지스터(Q31)의 도통

b점 전위가 a점 전위보다 높아져 베이스 전류가 흐르면 트랜지스터(Q31)가 도통한다. 따라서, 직류 검출 전압(Vi)에 의해 저항(R31) → 트랜지스터(Q31) → 저항(R32) → 제너 다이오드(Z31) → 접지의 전류로에 전류(i1)가 흐른다. a점 전위는, 대략, 직류 검출 전압(Vi)이 인가되는 저항(R31), 저항(R32) 및 제너 다이오드(Z32)에 의해 결정되는 분압 전위로 된다. 이 시점의 각 점의 전위의 고저는 다음과 같다.

a점 < b점 < c점 < d점 < Vcc

직류 검출 전압(Vi)이 더욱 증대되면 a점 전위와 b점 전위는 모두 상승해 간다. 트랜지스터(Q32)는, 적어도 a점 전위 및 c점 전위가 d점 전위보다 높아질 때까지는 비도통이다.

·트랜지스터(Q32 및 Q33)의 도통 : cut in

직류 검출 전압(Vi)이 더욱 증대되면 a점, b점 및 c점 전위가 d점 전위보다 높아지고, 베이스 전류가 흐르면 트랜지스터(Q32)가 도통한다. 따라서, 직류 검출 전압(Vi)에 의해 트랜지스터(Q31) → 제1 가변 저항(Rv1) → 트랜지스터(Q32) → 저항(R34) → 접지의 전류로에 전류(i2)가 흐른다. 다이오드(D32)는 비도통으로 된다. 전류(i2)가 흐름으로써, e점 전위가 f점 전위보다 높아져 베이스 전류가 흘러 트랜지스터(Q33)가 도통한다. 이에 의해 전원(Vcc) → 트랜지스터(Q33) → 저항(Rcs) → 접지의 전류로에 전류(i3)가 흐른다. 이 결과, 저항(Rcs)의 양단 전압이 발생하고, PWM 제어 IC1의 cs 단자에 듀티비 제어 전압(Vcs)이 입력된다. 이에 의해 PWM 제어 IC1이 시동되고, 역률 개선 장치에 의한 전력 취출이 개시된다. 이 시점의 각 점의 전위의 고저는 다음과 같다.

d점 < c점 < a점 < b점 < Vcc

트랜지스터(Q32 및 Q33)가 도통하는 시점의 발전기 출력 전압(vi)이 컷인 전압(vcin)에 대응하도록, 제2 가변 저항(Rv2)의 중간 단자 즉 d점 전위를 설정해 둔다.

직류 검출 전압(Vi)이 더욱 증대되면, a점 및 b점의 전위는 전원(Vcc)보다도 높아진다. 이에 의해 다이오드(D31)가 순방향 바이어스로 되어 도통한다. 직류 검출 전압(Vi)에 의한 전류를, 저항(R33) 및 다이오드(D31)를 통하여 바이패스 시킴으로써 트랜지스터(Q31)에 대전류가 흐르는 것을 피하고 있다.

전력 취출 중, 발전기 출력 전압(vi) 즉 직류 검출 전압(Vi)이 증감되면, 전류(i1, i2, i3)가 각각 증감된다. 그에 따라서 듀티비 제어 전압(Vcs)도 증감된다.

·듀티비 제어 전압(Vcs)의 조정

제1 가변 저항(Rv1)의 저항값을 조정함으로써, 발전기 출력 전압(vi)이 동일해도 트랜지스터(Q32)를 흐르는 전류(i2)를 변화시킬 수 있다. 제1 가변 저항(Rv1)의 저항값이 커지면 전류(i2)는 줄어들고, 저항값이 작아지면 전류(i2)는 증가한다. 이에 의해 트랜지스터(Q33)의 베이스 전류가 변화하고, 트랜지스터(Q33)를 흐르는 전류(i3)가 변화한 결과, 듀티비 제어 전압(Vcs)이 변화하게 된다. 따라서, 도 22 및 도 23에서 설명한 바와 같이, 제1 가변 저항(Rv1)을 조정함으로써, 역률 개선 장치의 입력 전압(발전기 출력 전압)(vi)과 출력 전압(Vo)의 관계를 변경할 수 있다. 이 변경은, 전력 취출 중에도 행할 수 있다.

(7-3) 제7 실시형태의 구성예 2

<구성예 2>

도 25는, 제7 실시형태의 구성예 2의 듀티비 컨트롤러(7B)를 포함하는 역률 개선 장치를 개략적으로 도시한 도면이다.

발전기(100)의 출력은 구성예 1과 동일하게 삼상 교류이다. 듀티비 컨트롤러(7B)의 입력단인 전압 검출부(71)는, 발전기 출력 전압(vi)을 검출하고, 이에 비례하는 직류 검출 전압(Vi)을 생성한다. 본 예에서는, 트랜스(T)와 정류 평활 회로로 구성되어 있다. 삼상 교류의 2개의 상선(相線)에 트랜스(T)의 일차 코일을 접속하고, 2차 코일의 양단으로부터 강압된 교류 전압을 취득하고 있다. 트랜스(T)의 일차 코일은, 삼상 교류의 선간 전압을 검출하게 된다. 트랜스(T)의 2차 코일은, 정류부의 입력단에 접속된다. 정류부는 일례로서 브리지 정류 회로이지만, 이에 한정되지 않는다. 정류부의 정극단(p)과 부극단(n) 사이에 평활 콘덴서(C41)가 접속되어 있다. 정극단(p)과 부극단(n) 사이의 전압이, 직류 검출 전압(Vi)이다.

듀티비 컨트롤러(7B)의 전원(Vcc)은, 전압 검출부(71)의 정극단(p)에 접속되어 있다. 따라서, 직류 검출 전압(Vi)이 증가할 때, 전원(Vcc)를 기준 전위로 하여, 부극단(n)의 전위는, 기준 전위로부터 부방향으로 강하되어 가게 된다.

전원(Vcc)과 부극단(n) 사이에 저항(R41)이 접속되어 있다. 트랜지스터(Q41)(p형)의 베이스는, 저항(R42)을 통하여 부극단(n)에 접속되어 있다. 트랜지스터(Q41)의 이미터는, 제1 가변 저항(Rv1)을 통하여 제2 가변 저항(Rv2)의 중간 단자와 접속되어 있다. 트랜지스터(Q41)의 컬렉터와 접지 전위 사이에는, 저항(Rcs)과 콘덴서(C42)가 병렬 접속되어 있다. 트랜지스터(Q41)의 컬렉터는, PWM 제어 IC1의 cs 단자와 접속되어 있다. 제1 가변 저항(Rv1)은, 역률 개선 장치의 입력 전압(발전기 출력 전압)(vi)과 출력 전압(Vo)의 기울기를 조정하기 위한 것으로, 소정값으로 설정된다.

제2 가변 저항(Rv2)과 제너 다이오드(Z)는, 전원(Vcc)과 접지 전위 사이에 직렬 접속된 구성으로 되어 있다. 제2 가변 저항(Rv2)은, 컷인 전압(vcin)을 설정하기 위한 것으로, 소정값으로 설정된다.

<구성예 2의 동작>

일례로서, 풍력 발전에 있어서 발전기 출력 전압(vi)이 0V로부터 점차 증대되어 200 내지 300V 정도로 될 때까지를 상정하고, 듀티비 컨트롤러(7B)의 동작을 설명한다. 일례로서, 트랜스(T)의 권수비는 20 : 1(1차측이 200V일 때 2차측은 10V), 전원(Vcc)은 24V, 제너 다이오드(Z)의 항복전압은 5V이다.

· 발전 개시 시

발전기 출력 전압(vi)이 0V인 시점에서는, 트랜스(T)의 2차 코일의 양단 전압은 0V이다. 따라서, 정류 평활 회로의 출력 전압인 직류 검출 전압(Vi)은 0V이므로, 정극단(p)과 부극단(n)은 동일 전위이며 전원(Vcc)의 전위이다. 또한, 정극단(p)의 전위는 항상 전원(Vcc)과 동일 전위이다.

또한, 전원(Vcc) → 제2 가변 저항(Rv2) → 제너 다이오드(Z) → 접지의 전류로에 전류가 흐른다. 제너 다이오드(Z)는 항복전압으로 되어 있다. 이 전류에 의해, 제2 가변 저항(Rv2)의 중간 단자인 k점의 전위가, 전원(Vcc)의 분압 전위인 소정 전위로 된다. k점 전위는, 발전기 출력 전압(vi)의 컷인 전압(vcin)에 대응하도록 설정되어 있다. 이 시점의 각 점의 전위의 고저는 다음과 같이 되어 있다.

k점 < n점 = p점 = Vcc

트랜지스터(Q41)의 이미터인 h점에는 k점 전위가 인가되고, 베이스에는 n점 전위가 인가되고, h점 전위가 n점 전위보다 낮으므로 트랜지스터(Q41)는 비도통이다. 직류 검출 전압(Vi)이 0V로부터 증대되어 가면, n점 전위는, 기준 전위인 전원(Vcc)으로부터 강하되어 간다.

·트랜지스터(Q41)의 도통 : cut in

n점 전위가 h점 전위보다 낮아져 베이스 전류가 흐르면 트랜지스터(Q41)가 도통한다. 이에 의해, 전원(Vcc) → 제2 가변 저항(Rv2) 중간 단자(k점) → 제1 가변 저항(Rv1) → 트랜지스터(Q41) → 저항(Rcs)의 전류로에 전류(i41)가 흐른다. 이 결과, 저항(Rcs)의 양단 전압이 발생하고, PWM 제어 IC1의 cs 단자에 듀티비 제어 전압(Vcs)이 입력된다. 이에 의해 PWM 제어 IC1이 시동되고, 역률 개선 장치에 의한 전력 취출이 개시된다. 이 시점의 각 점의 전위의 고저는 다음과 같다.

j점 < n점 < h점 < k점 < p점 = Vcc

이 시점의 발전기 출력 전압(vi)이 컷인 전압(vcin)에 대응하도록, 제2 가변 저항(Rv2)의 중간 단자 즉 k점 전위를 설정해 둔다.

전력 취출 중, 발전기 출력 전압(vi) 즉 직류 검출 전압(Vi)이 증감되면, 트랜지스터(Q41)의 베이스 전류가 증감되므로, 전류(i41)가 증감된다. 그에 따라서 듀티비 제어 전압(Vcs)도 증감된다.

·듀티비 제어 전압(Vcs)의 조정

제1 가변 저항(Rv1)의 저항값을 조정함으로써, 동일한 발전기 출력 전압(vi)이라 하더라도 트랜지스터(Q41)를 흐르는 전류(i41)를 변화시킬 수 있다. 제1 가변 저항(Rv1)의 저항값이 커지면 전류(i41)는 줄어들고, 저항값이 작아지면 전류(i41)는 증가한다. 이에 의해, 듀티비 제어 전압(Vcs)이 변화한다. 도 22 및 도 23에서 설명한 바와 같이, 제1 가변 저항(Rv1)을 조정함으로써, 역률 개선 장치의 입력 전압(발전기 출력 전압)(vi)과 출력 전압(Vo)의 관계를 변경할 수 있다. 이 변경은, 전력 취출 중에도 행할 수 있다.

R, S, T: 입력단
p: 정극 출력단
n: 부극 출력단
Lr, Ls, Lt: 리액터
Q1, Q2, Q3, Q11: 스위칭 소자(FET)
Q4, Q5, Q6: 스위칭 소자(FET)
D1, D2, D3: 정류 디바이스(출력 다이오드)
D4, D5, D6: 정류 디바이스
D11, D12, D13, D14, D15, D16: 정류 디바이스(환류 다이오드)
D17, D18, D19: 정류 디바이스
D21, D22, D23, D24, D25, D26: 정류 디바이스(환류 다이오드)
C: 평활 콘덴서
1: 제어부(PWMIC)
2R, 2S, 2T: FET 구동 조정부
3: 환류상 검출부

Claims (10)

1. 삼상 교류가 입력되는 제1, 제2 및 제3 입력단(R, S, T)과,
   부하에 접속되는 정극 출력단(p) 및 부극 출력단(n)과,
   상기 제1, 제2 및 제3 입력단에 각각 일단이 접속된 3개의 리액터(Lr, Ls, Lt)와,
   상기 3개의 리액터(Lr, Ls, Lt)의 각각의 타단 전압이 일단에 인가되는 동시에 상기 부극 출력단(n)에 타단이 접속되고 또한 스위치 제어를 위한 제어단을 구비하는 하나 또는 복수의 스위칭 소자와,
   상기 3개의 리액터(Lr, Ls, Lt)의 각각의 타단 전압이 일단에 인가되고 또한 상기 정극 출력단(p)에 흐르는 전류를 각각 도통 가능하게 하는 제1, 제2 및 제3 정류 디바이스(D1, D2, D3)와,
   상기 정극 출력단(p)과 상기 부극 출력단(n) 사이에 접속된 평활 콘덴서(C)를 갖고,
   상기 하나 또는 복수의 스위칭 소자의 제어단이 일정한 듀티비를 갖는 하나의 제어 신호(vp)에 의해 제어되며,
   상기 스위칭 소자가, 3개의 스위칭 소자(Q1, Q2, Q3)로 이루어지고, 상기 리액터(Lr, Ls, Lt)의 각각의 타단에 각 스위칭 소자의 일단(D)이 각각 접속되고,
   상기 3개의 스위칭 소자(Q1, Q2, Q3)가 3개의 FET이며 상기 제어단이 게이트이며,
   상기 제어 신호(vp)를 출력하는 PWM 제어 IC1과,
   상기 삼상 교류의 삼상 가운데 환류 전류가 흐르는 환류상을 검출하는 환류상 검출부와,
   상기 환류상 검출부에 의해 검출된 환류상의 리액터에 접속된 FET의 게이트를 상기 PWM 제어 IC1로부터 분리하는 요소와,
   상기 FET의 게이트가 상기 PWM 제어 IC1로부터 분리되고 있는 동안, 상기 FET의 게이트에 인가되는 전압을 온 전압으로 유지하는 요소를 갖는 것을 특징으로 하는, 역률 개선 장치.
2. 삭제
3. 삼상 교류가 입력되는 제1, 제2 및 제3 입력단(R, S, T)과,
   부하에 접속되는 정극 출력단(p) 및 부극 출력단(n)과,
   상기 제1, 제2 및 제3 입력단에 각각 일단이 접속된 3개의 리액터(Lr, Ls, Lt)와,
   상기 3개의 리액터(Lr, Ls, Lt)의 각각의 타단 전압이 일단에 인가되는 동시에 상기 부극 출력단(n)에 타단이 접속되고 또한 스위치 제어를 위한 제어단을 구비하는 하나 또는 복수의 스위칭 소자와,
   상기 3개의 리액터(Lr, Ls, Lt)의 각각의 타단 전압이 일단에 인가되고 또한 상기 정극 출력단(p)에 흐르는 전류를 각각 도통 가능하게 하는 제1, 제2 및 제3 정류 디바이스(D1, D2, D3)와,
   상기 정극 출력단(p)과 상기 부극 출력단(n) 사이에 접속된 평활 콘덴서(C)를 갖고,
   상기 하나 또는 복수의 스위칭 소자의 제어단이 일정한 듀티비를 갖는 하나의 제어 신호(vp)에 의해 제어되며,
   상기 스위칭 소자가, 하나의 스위칭 소자(Q11)로 이루어지고, 상기 리액터(Lr, Ls, Lt)의 각각의 타단에 상기 스위칭 소자(Q11)의 일단(D)이 접속되고,
   상기 하나의 스위칭 소자(Q11)가 하나의 FET이며 상기 제어단이 게이트이며,
   상기 제어 신호(vp)를 출력하는 PWM 제어 IC1과,
   상기 삼상 교류의 삼상 가운데 환류 전류가 흐르는 환류상을 검출하는 환류상 검출부와,
   상기 환류상 검출부에 의해 검출된 환류상의 리액터에 접속된 FET의 게이트를 상기 PWM 제어 IC1로부터 분리하는 요소와,
   상기 FET의 게이트가 상기 PWM 제어 IC1로부터 분리되고 있는 동안, 상기 FET의 게이트에 인가되는 전압을 온 전압으로 유지하는 요소를 갖는 것을 특징으로 하는, 역률 개선 장치.
4. 제1항 또는 제3항에 있어서,
   상기 부극 출력단(n)으로부터 상기 3개의 리액터(Lr, Ls, Lt) 각각을 통하여 상기 제1, 제2 및 제3 입력단(R, S, T)으로 환류되는 전류를 각각 도통 가능하게 하는 제4, 제5 및 제6 정류 디바이스(D11, D12, D13)를 갖는 것을 특징으로 하는, 역률 개선 장치.
5. 제1항 또는 제3항에 있어서,
   상기 부극 출력단(n)으로부터 상기 제1, 제2 및 제3 입력단(R, S, T)으로 직접 환류되는 전류를 각각 도통 가능하게 하는 제4, 제5 및 제6 정류 디바이스(D14, D15, D16)를 갖는 것을 특징으로 하는, 역률 개선 장치.
6. 제1항 또는 제3항에 있어서,
   삼상 교류의 입력 전압을 검출하는 입력 전압 검출부와,
   검출된 상기 입력 전압에 대응하는 하나의 듀티비를 결정하고, 결정한 듀티비를 갖는 상기 제어 신호를 생성하는 요소를 갖는 것을 특징으로 하는, 역률 개선 장치.
7. 제6항에 있어서,
   상기 입력 전압과 상기 듀티비의 대응 관계가 미리 설정되어 있는 것을 특징으로 하는, 역률 개선 장치.
8. 제1항 또는 제3항에 있어서,
   상기 3개의 리액터(Lr, Ls, Lt)가 삼상 리액터인 것을 특징으로 하는, 역률 개선 장치.
9. 삭제
10. 삭제

Images