JP2018121381A - スイッチング電源 - Google Patents

Abstract

【課題】スイッチング素子の高耐圧化を簡易な構成で実現するスイッチング電源を提供する。
【解決手段】一次コイルL1二次コイルL2とを具備するトランスTと、一次コイルL1に流れる電流を導通又は遮断するべくオンオフ駆動される制御端を具備する第１スイッチング素子Q1と、第１スイッチング素子Q1と一次コイルL1の間に挿入され第１スイッチング素子Q1の電流路と直列接続された電流路と制御端とを具備する第２スイッチング素子Q2と、第１スイッチング素子Q1と第２スイッチング素子Q2の接続点と第２スイッチング素子Q2の制御端との間に接続されたツェナーダイオードZDと、第１入力端1と第２スイッチング素子Q2の制御端との間に接続された抵抗素子Rと、を有し、ツェナーダイオードZDは第１入力端1と第２入力端2間の電圧に対して逆バイアスとなる向きに接続されている。
【選択図】図１

Description

本発明は、トランスの一次コイルに接続されたスイッチング素子を具備するスイッチング電源に関する。

スイッチング電源には、目的に応じてＡＣ／ＤＣコンバータ、ＤＣ／ＤＣコンバータ、ＰＦＣ等、多様な回路構成が存在する。スイッチング電源のトランスの一次コイルに接続されたスイッチング素子をオンオフ制御することにより、一次コイルに入力される直流又は交流の電流を導通又は遮断し、二次コイルから所望する直流電力を取り出す回路構成は周知である。

スイッチング素子がオンからオフに切り替わったとき、トランスの一次コイルには逆起電力によるスパイク電圧が発生する。このスパイク電圧がスイッチング素子に印加されるため、スイッチング素子はこのスパイク電圧に対する耐圧特性が要求される。１つのスイッチング素子のみでは耐圧特性を確保することができない場合、２つのスイッチング素子をカスケード接続する場合がある。

２つのスイッチング素子をカスケード接続した場合、これらのスイッチング素子を同時にオンオフ制御する必要がある。例えば特許文献１では、第１のスイッチング素子の制御端子（ＦＥＴの場合はゲート端子）を所定のスイッチング周波数でオンオフ駆動すると共に、カスケード接続された第２のスイッチング素子も同期してオンオフ動作を行うように構成されている。

特開２００３−１９９３４４号公報

しかしながら、従来技術においては、カスケード接続により追加された第２のスイッチング素子を、第１のスイッチング素子と同期させてオンオフ制御するための回路は、別途駆動電源を必要とすることに加え、駆動回路の素子数も多く複雑な構成となるという問題があった。

以上の問題点に鑑み本発明の目的は、簡易な構成によりスイッチング素子の高耐圧化を実現するスイッチング電源を提供することである。

上記の目的を達成するべく、本発明は、以下の構成を提供する。なお、括弧内の符号は後述する図面中の符号であり、参考のために付するものである。

・ 本発明によるスイッチング電源の態様は、
（Ａ）第１入力端（1）に一端が接続された一次コイル（L1）と該一次コイル（L1）に対し磁気結合された二次コイル（L2）とを具備するトランス（T）と、
（Ｂ）第２入力端（2）に電流路の一端が接続されかつ前記一次コイル（L1）に流れる電流を導通又は遮断するべくオンオフ駆動される制御端を具備する第１スイッチング素子（Q1）と、
（Ｃ）前記第１スイッチング素子（Q1）と前記一次コイル（L1）の間に挿入され該第１スイッチング素子（Q1）の電流路と直列接続された電流路と、制御端とを具備する第２スイッチング素子（Q2）と、
（Ｄ）前記第１スイッチング素子（Q1）と前記第２スイッチング素子（Q2）の接続点と該第２スイッチング素子（Q2）の制御端との間に接続されたツェナーダイオード（ZD）と、
（Ｅ）前記第１入力端（1）と前記第２スイッチング素子（Q2）の制御端との間に接続された抵抗素子（R）と、を有し、
（Ｆ）前記ツェナーダイオード（ZD）は前記第１入力端（1）と前記第２入力端（2）間の電圧に対して逆バイアスとなる向きに接続されていることを特徴とする。
・ 本発明によるスイッチング電源の別の態様は、
（Ａ）一次コイル（L1）と該一次コイル（L1）に接続されかつ磁気結合された二次コイル（L2）とを具備するトランス（T）と、
（Ｂ）第１入力端（1）に電流路の一端が接続されかつ前記一次コイル（L1）に流れる電流を導通又は遮断するべくオンオフ駆動される制御端を具備する第１スイッチング素子（Q1）と、
（Ｃ）前記第１スイッチング素子（Q1）と前記一次コイル（L1）の間に挿入され該第１スイッチング素子（Q1）の電流路と直列接続された電流路と、制御端とを具備する第２スイッチング素子（Q2）と、
（Ｄ）前記第１スイッチング素子（Q1）と前記第２のスイッチング素子（Q2）の接続点と該第２スイッチング素子（Q2）の制御端との間に接続されたツェナーダイオード（ZD）と、
（Ｅ）第２入力端（2）と前記第２スイッチング素子（Q2）の制御端との間に接続された抵抗素子（R2）と、を有し、
（Ｆ）前記ツェナーダイオード（ZD）は前記第１入力端（1）と前記第２入力端（2）間の電圧に対して逆バイアスとなる向きに接続されていることを特徴とする。

本発明は、スイッチング電源において、第１と第２のスイッチング素子がカスケード接続すなわち互いの電流路を直列に接続され、２つのスイッチング素子は、一次コイルに発生するスパイク電圧に対する耐圧特性を分担することができる。この場合、第１スイッチング素子の制御端がオンオフ駆動されると、それと同期して第２スイッチング素子がオンオフするように構成されている。この構成において、第２スイッチング素子のオンオフは、１つのツェナーダイオードと１つの抵抗素子を介して行うことが可能であり、第２スイッチング素子のための駆動電源や複雑な駆動回路は不要である。従って、スイッチング電源において、極めて簡易な構成によりスイッチング素子の高耐圧化を実現できる。

図１は、本発明の第１の実施形態の構成例を概略的に示す回路図である。 図２（ａ）（ｂ）は、図１に示した回路におけるオン期間及びオフ期間の電位関係を模式的に示した図である。 図３は、本発明の第２の実施形態の構成例を概略的に示す回路図である。 図４（ａ）（ｂ）は、図３に示した回路におけるオン期間及びオフ期間の電位関係を模式的に示した図である。

以下、図面を参照しつつ、本発明によるスイッチング電源の実施形態について詳細に説明する。

本発明は、スイッチング電源におけるスイッチング素子を、簡易な構成によって高耐圧化するものである。本発明の対象とするスイッチング電源は、絶縁型又は非絶縁型のコンバータ、力率改善回路（ＰＦＣ）等の多様な回路が含まれる。入力は、一定電圧の直流の他、脈流や方形波等の変動する電圧・電流をもつものでもよい。

（１）第１の実施形態（昇圧型スイッチング電源）
（１−１）第１の実施形態の回路構成
図１は、本発明のスイッチング電源の第１の実施形態の構成例を概略的に示す回路図である。一例としてフライバック方式の昇圧型コンバータに適用した構成を示している。

本回路は、入力端１と入力端２の間に直流電圧が印加される。本例では、入力端２を基準電位とし、入力端１を正の入力電位とする場合について説明する。

本回路は、一次コイルＬ１及び二次コイルＬ２を具備するトランスＴを有する。各コイルの巻き始め端子を黒丸で示している。一次コイルＬ１と二次コイルＬ２は、磁気結合されており、結合係数１であることが好適である。結合係数が１未満であると、一次コイルＬ１に発生するスパイク電圧がより大きくなるため、スイッチング素子に対してより高耐圧が要求されるためである。

トランスＴの二次側の構成は、フライバック方式となっており、二次コイルＬ２の巻き終わり端子に出力ダイオードＤのアノードが接続され、出力ダイオードＤのカソードと二次コイルＬ２の巻き始め端子の間に平滑コンデンサＣが接続されている。平滑コンデンサＣの両端である出力端３と出力端４の間に出力され、負荷に電力供給される。

一次コイルＬ１の一端は入力端１に接続されており、入力電位が印加される。一次コイルＬ１の他端と入力端２の間には、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２がカスケード接続、すなわち各スイッチング素子の互いの電流路が直列となるように接続されている。本例では、各スイッチング素子はＮチャネルＦＥＴである。

第１スイッチング素子Ｑ１のソースは入力端２に接続されており、入力側基準電位が印加される。第１スイッチング素子Ｑ１のゲートには、第１スイッチング素子Ｑ１のドレインソース間の電流路を導通又は遮断するための制御電圧Ｖｇが入力される。すなわち、第１スイッチング素子Ｑ１は、入力電位に起因して一次コイルＬ１に流れる電流を導通又は遮断するべくオンオフ駆動される。制御電圧Ｖｇは、ゲートソース間に印加される所定のスイッチング周波数とデューティ比をもつパルス信号であり、図示しない制御部により生成される。この場合、第１スイッチング素子Ｑ１は、ゲートが高電位のときにオンとなり、低電位のときにオフとなる。

第２スイッチング素子Ｑ２は、第１スイッチング素子Ｑ１と一次コイルの間に挿入され、そのドレインが一次コイルＬ１の他端に、ソースが第１スイッチング素子Ｑ１のドレインに接続されている。

さらに、第２スイッチング素子Ｑ２のゲートソース間にはツェナーダイオードＺＤが接続される。ツェナーダイオードＺＤは、第２スイッチング素子Ｑ２のゲートソース間のオン制御電圧の向きに対して逆バイアスとなるような向きで接続されている。ＮチャネルＦＥＴである第２スイッチング素子Ｑ２のオン制御電圧は、ソースに対してゲート高電位となる向きであるので、ツェナーダイオードＺＤは、カソードがゲートに、アノードがソースに接続される。

ツェナーダイオードＺＤのツェナー電圧は、第２スイッチング素子Ｑ２のゲート閾値電圧よりも十分に大きく設定する。また、ツェナー電圧は、入力電位と入力側基準電位の間の入力電圧よりも十分に小さく設定する。

さらに、第２スイッチング素子Ｑ２のゲートと一次コイルＬ１の一端との間に抵抗素子Ｒが接続されている。従って、入力端１と入力端２の間の入力電圧は、抵抗素子Ｒ、ツェナーダイオードＺＤ及び第１スイッチング素子Ｑ１に分圧されて印加されることになる。ツェナーダイオードＺＤは、この入力電圧に対して逆バイアスとなるような向きで接続されているということもできる。

別の例として、入力端１は負の入力電位であってもよい。入力電圧が負電圧の場合は、スイッチング素子Ｑ１、Ｑ２として、ＮチャネルＦＥＴに替えてＰチャネルＦＥＴを用いる。その場合、スイッチング素子Ｑ１、Ｑ２のソースとドレインを逆向きに、ツェナーダイオードＺＤも極性を逆向きに接続され、また二次側の出力ダイオードＤは二次コイルＬ２の巻き始め端子側に接続され、平滑コンデンサＣの極性も逆向きとなる。

（１−２）第１の実施形態の回路動作
図２は、図１に示した回路の動作を説明するために電位関係を模式的に示した図であり、（ａ）は第１スイッチング素子Ｑ１の制御電圧Ｖｇのオン時（オン期間の開始直後）であり、（ｂ）はオフ時（オフ期間の開始直後）の各状態を示す。図１の回路図に示したａ点〜ｄ点を用いて説明する。

＜オン時の動作＞
制御電圧Ｖｇがオン電圧になると、第１スイッチング素子Ｑ１が導通し、第１スイッチング素子Ｑ１のドレインソース間電圧（ｃ点−ｄ点間電圧）は短絡により零となる。よって、ｃ点電位＝ｄ点電位＝入力側基準電位である。

ａ点には常に入力電位Ｖinが印加されている。入力電位Ｖinはｄ点の基準電位に対して例えば３００ボルト程度であり、ツェナーダイオードＺＤの、例えば２０ボルトであるツェナー電圧Ｖｚより十分に大きいものとする。ａ点−ｄ点間電圧は、抵抗素子ＲとツェナーダイオードＺＤに分圧されてそれぞれに印加されることになる。ツェナーダイオードＺＤの両端間電圧すなわち第２スイッチング素子Ｑ２のゲートソース間電圧（ｅ点−ｃ点間電圧）は、ツェナー電圧Ｖｚとなる。ツェナー電圧Ｖｚは、第２スイッチング素子Ｑ２のゲート閾値電圧すなわちオン電圧より十分に大きく選択されている。この結果、第２スイッチング素子Ｑ２が導通し、第２スイッチング素子Ｑ２のドレインソース間電圧（ｂ点−ｃ点間電圧）は短絡により零となる。よって、ｂ点電位＝ｃ点電位＝ｄ点電位＝入力側基準電位である。

ツェナーダイオードＺＤは、オン期間の第２スイッチング素子Ｑ２のゲート閾値電圧を確保する役割と、第２スイッチング素子Ｑ２のゲートソース間に過大な電圧が負荷されることを防ぐ保護ダイオードとしての役割を有する。

トランスＴにおいては、一次コイルＬ１の巻き始め端子に入力電位Ｖinが印加され、それによる電流が流れることにより、二次コイルＬ２に起電力が発生するが、出力ダイオードＤは逆バイアスであるので二次電流は流れず、トランスＴに磁気エネルギーが蓄積される。

＜オフ時の動作＞
制御電圧Ｖｇがオフになると、第１スイッチング素子Ｑ１のドレインソース電流路が遮断され、一次コイルＬ１には逆方向のスパイク電圧が瞬間的に発生する。スパイク電圧により、一次コイルＬ１の巻き終わり端子のｂ点電位は、入力電位Ｖinすなわちａ点電位よりも遙かに高く、例えば基準電位からみてａ点電位又はそれ以上となる。これにより、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２の接続点であるｃ点電位が上昇していく。

ここで、ｃ点には、ツェナーダイオードＺＤのアノードが接続されており、そのカソードは抵抗素子Ｒを介して入力電位Ｖinに接続されているので、ｃ点電位は入力電位Ｖinすなわちａ点電位を超えることはない。

言い換えると、第２スイッチング素子Ｑ２がソースフォロア回路を構成していることにより、第２スイッチング素子Ｑ２のソースであるｃ点電位は、第２スイッチング素子Ｑ２のゲートであるｅ点電位に従い、ｅ点電位は入力電位Ｖin（ａ点電位）を超えることはない。従って、ｃ点電位もａ点電位を超えることはない。

ツェナーダイオードＺＤは、オフ期間にも保護ダイオードとしての役割を果たしていることになる。このようにして、ａ点、ｅ点、ｃ点の電位は最終的にほぼ同程度となり、第２スイッチング素子Ｑ２のゲートソース間電圧（ｅ点−ｃ点間電圧）がゲート閾値電圧より十分に小さくなる結果、第２スイッチング素子Ｑ２は遮断される。この結果、ｂ点−ｄ点間電圧は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２に分圧されて印加されることとなる。このｂ点−ｄ点間電圧の分圧においては、中間点であるｃ点電位がほぼａ点電位に固定されるので、２つのスイッチング素子Ｑ１、Ｑ２の一方に大きな偏りを生じることなく適切に分圧されることになる。

以上に説明したオン時及びオフ時の各動作は、実際には瞬間的に生じる。よって、図１の回路では、第１スイッチング素子Ｑ１を制御電圧Ｖｇによりオンオフ駆動することにより、第２スイッチング素子Ｑ２も同期してオンオフされることになる。加えて、第２スイッチング素子Ｑ２のオンオフは、１つのツェナーダイオードＺＤと１つの抵抗素子Ｒを付加するのみで実現される。本回路によれば、第２スイッチング素子Ｑ２のための駆動電源や複雑な駆動回路を設ける必要がなく、入力電圧から駆動電源を得ることができる。

なお、二次コイルＬ２は、オフ時に巻き終わり端子が正電位となり、出力ダイオードＤが順バイアスとなるので、負荷へ電流を供給すると共に平滑コンデンサＣを充電する。これによりトランスＴに蓄積された磁気エネルギーが放出される。

（２）第２の実施形態（降圧型スイッチング電源）
（２−１）第２の実施形態の回路構成
図３は、本発明のスイッチング電源の第２の実施形態の構成例を概略的に示す回路図である。

本回路は、入力端１と入力端２の間に直流電圧が印加される。本例では、入力端２を基準電位とし、入力端１を正の入力電位として説明する。この場合、出力端３が正の出力電位となり、出力端４は、入力端２と共通ラインで接続された基準電位である。

本回路は、一次コイルＬ１と二次コイルＬ２を具備するタップドインダクタを構成するトランスＴを有する。各コイルの巻き始め端子を黒丸で示している。上述した第１の実施形態と同様に、一次コイルＬ１と二次コイルＬ２は、磁気結合されており、結合係数１であることが好適である。二次コイルＬ２の巻き終わり端子は、出力端３に接続されている。出力端３と出力端４の間には、平滑コンデンサＣと負荷が並列接続されている。

一次コイルＬ１と二次コイルＬ２の接続点であるトランスＴの中間タップには、還流ダイオードＤのカソードが接続され、還流ダイオードＤのアノードは、基準電位である出力端４に接続されている。

入力端１と一次コイルＬ１の一端との間には、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２がカスケード接続、すなわち各スイッチング素子の電流路が直列となるように接続されている。本例では、各スイッチング素子はＰチャネルＦＥＴである。

第１スイッチング素子Ｑ１のソースは入力端１に接続されており、入力電位が印加される。第１スイッチング素子Ｑ１のソースとゲート間には抵抗素子Ｒ１が接続されている。ゲートソース間電圧は抵抗素子Ｒ１を介して印加される。第１スイッチング素子Ｑ１のゲートには、第１スイッチング素子Ｑ１のソースドレイン間の電流路を導通又は遮断するための制御電圧Ｖｇが入力される。すなわち、第１スイッチング素子Ｑ１は、入力電位に起因して一次コイルＬ１に流れる電流を導通又は遮断するべくオンオフ駆動される。制御電圧Ｖｇは、ゲートソース間に印加される所定のスイッチング周波数とデューティ比をもつパルス信号であり、図示しない制御部により生成される。この場合、第１スイッチング素子Ｑ１は、ゲートが低電位のときにがオンとなり、高電位のときにオフとなる。

第２スイッチング素子Ｑ２は、第１スイッチング素子Ｑ１と一次コイルＬ１の間に挿入され、そのソースが第１スイッチング素子Ｑ１のドレインに、ドレインが一次コイルＬ１の一端に接続されている。

さらに、第２スイッチング素子Ｑ２のゲートソース間にはツェナーダイオードＺＤが接続される。ツェナーダイオードＺＤは、第２スイッチング素子Ｑ２のゲートソース間のオン制御電圧の向きに対して逆バイアスとなるような向きで接続されている。ＰチャネルＦＥＴである第２スイッチング素子Ｑ２のオン制御電圧は、ソースに対してゲートが低電位となる向きであるので、ツェナーダイオードＺＤは、カソードがソースに、アノードがゲートに接続される。

ツェナーダイオードＺＤのツェナー電圧は、第２スイッチング素子Ｑ２のゲート閾値電圧よりも十分に大きく設定する。また、ツェナー電圧は、入力電位と基準電位の間の入力電圧よりも十分に小さく設定する。

さらに、第２スイッチング素子Ｑ２のゲートと入力端２との間に抵抗素子Ｒ２が接続されている。

別の例として、入力端１は負の入力電位であってもよい。入力電圧が負電圧の場合は、スイッチング素子Ｑ１、Ｑ２として、ＰチャネルＦＥＴに替えてＮチャネルＦＥＴを用いる。その場合、スイッチング素子Ｑ１、Ｑ２のソースとドレインを逆向きに、ツェナーダイオードＺＤも極性を逆向きに接続され、また還流ダイオードＤ及び平滑コンデンサＣの極性も逆向きとなる。

（２−２）第２の実施形態の回路動作
図４は、図３に示した回路の動作を説明するために電位関係を模式的に示した図であり、（ａ）は第１スイッチング素子Ｑ１の制御電圧Ｖｇのオン時（オン期間の開始直後）であり、（ｂ）はオフ時（オフ期間の開始直後）の各状態を示す。図３の回路図に示したａ点〜ｄ点を用いて説明する。

＜オン時の動作＞
制御電圧Ｖｇがオンになると、第１スイッチング素子Ｑ１が導通し、第１スイッチング素子Ｑ１のソースドレイン間電圧（ａ点−ｃ点間電圧）は短絡により零となる。よって、ａ点電位＝ｃ点電位＝入力電位である。

このとき、ａ点には入力電位Ｖinが印加されている。ｄ点の基準電位に対する入力電位Ｖinは例えば３００ボルト程度であり、ツェナーダイオードＺＤの、例えば２０ボルトであるツェナー電圧Ｖｚより十分に大きいものとする。ｃ点−ｄ点間電圧は、ツェナーダイオードＺＤと抵抗素子Ｒ２に分圧されてそれぞれに印加されることになる。ツェナーダイオードＺＤの両端間電圧すなわち第２スイッチング素子Ｑ２のゲートソース間電圧（ｃ点−ｅ点間電圧）は、ツェナー電圧Ｖｚとなる。ツェナー電圧Ｖｚは、第２スイッチング素子Ｑ２のゲート閾値電圧より十分に大きく選択されている。この結果、第２スイッチング素子Ｑ２が導通し、第２スイッチング素子Ｑ２のソースドレイン間電圧（ｃ点−ｂ点間電圧）は短絡により零となる。よって、ａ点電位＝ｃ点電位＝ｂ電位＝入力電位である。

ツェナーダイオードＺＤは、オン期間の第２スイッチング素子Ｑ２のゲート閾値電圧を確保する役割と、第２スイッチング素子Ｑ２のゲートソース間に過大な電圧が負荷されることを防ぐ保護ダイオードとしての役割を有する。

この結果、一次コイルＬ１の巻き始め端子ｂ点に入力電位Ｖinが印加されることにより一次コイルＬ１及び二次コイルＬ２に電流が流れ、負荷に供給されると共に平滑コンデンサＣを充電する。この電流は励磁電流にもなり、トランスＴに磁気エネルギーが蓄積される。

＜オフ時の動作＞
制御電圧Ｖｇがオフになると、第１スイッチング素子Ｑ１のソースドレイン間電流路が遮断され、一次コイルＬ１には逆方向のスパイク電圧が瞬間的に発生する。スパイク電圧により、一次コイルＬ１の巻き初め端子の電位（ｂ点電位）は、入力電位Ｖinすなわちａ点電位よりも遙かに降下し、ｄ点の基準電位よりも低い負電位となる。例えば、ａ点−ｂ点間電圧は、ａ点−ｄ点間電圧又はそれ以上となる。これにより、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２の接続点であるｃ点電位が降下していく。

ここで、ｃ点には、ツェナーダイオードＺＤのカソードが接続されており、そのアノードは抵抗素子Ｒ２を介して基準電位であるｄ点に接続されているので、ｃ点電位は基準電位すなわちｄ点電位より降下することはない。

言い換えると、第２スイッチング素子Ｑ２がソースフォロア回路を構成していることにより、第２スイッチング素子Ｑ２のソースであるｃ点電位は、第２スイッチング素子Ｑ２のゲートであるｅ点電位に従い、ｅ点電位は基準電位（ｄ点電位）より降下することはない。従って、ｃ点電位もｄ点電位より降下することはない。

ツェナーダイオードＺＤは、オフ期間にも保護ダイオードとしての役割を果たしていることになる。このようにして、ｄ点、ｅ点、ｃ点の電位は最終的にほぼ同程度となり、第２スイッチング素子Ｑ２のゲートソース間電圧（ｅ点−ｃ点間電圧）がゲート閾値電圧より十分に小さくなる結果、第２スイッチング素子Ｑ２は遮断される。この結果、ａ点−ｂ点間電圧は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２に分圧されて印加されることとなる。このａ点−ｂ点間電圧の分圧においては、中間点であるｃ点電位がほぼｄ点電位に固定されるので、２つのスイッチング素子Ｑ１、Ｑ２の一方に大きな偏りを生じることなく適切に分圧されることになる。

以上に説明したオン時及びオフ時の各動作は、実際には瞬間的に生じる。よって、図３の回路では、第１スイッチング素子Ｑ１を制御電圧Ｖｇによりオンオフ駆動することにより、第２スイッチング素子Ｑ２も同期してオンオフされることになる。加えて、第２スイッチング素子Ｑ２のオンオフは、１つのツェナーダイオードＺＤと１つの抵抗素子Ｒ２を付加するのみで実現される。本回路によれば、第２スイッチング素子Ｑ２のための駆動電源や複雑な駆動回路を設ける必要がなく、入力電圧から駆動電源を得ることができる。

なお、オフ期間における二次コイルＬ２は、巻き始め端子が負電位となり巻き終わり端子が正電位となり、還流ダイオードＤが順バイアスとなって電流が流れ、負荷へ電流を供給すると共に平滑コンデンサＣを充電する。これによりトランスＴに蓄積された磁気エネルギーが放出される。

（３）その他
ＰＦＣ回路のように、例えば交流電圧を整流した脈流や、方形波など、変動する電圧・電流が入力されるスイッチング電源について補足する。その場合、入力電圧がツェナーダイオードＺＤのツェナー電圧より十分に大きい範囲では、上記と同じ動作となる。一方、入力電圧がツェナー電圧より低い範囲では第２スイッチング素子Ｑ２はオフのままとなり、スイッチング電源が機能しない。しかしながら、入力電圧がツェナー電圧より低くなる期間が十分に短ければ、この期間は無視できる。別の例として、第２スイッチング素子Ｑ２がオフのままとなる期間がある場合、当該期間（少なくとも第１スイッチング素子のオン期間）には、第２スイッチング素子Ｑ２のゲートに、ゲート閾値電圧を超える別の電圧が印加されるように構成してもよい。

好適には、入力電圧は、ツェナー電圧より十分に大きくなるように例えば１０倍以上であるようにツェナー電圧を設定する。その一方でツェナー電圧は、第２スイッチング素子Ｑ２のゲート閾値電圧よりも大きくなければならない。

別の例として、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２をバイポーラトランジスタ又はＩＧＢＴとしてもよい。

１、２ 入力端
３、４ 出力端
Ｔ トランス
Ｌ１ 一次コイル
Ｌ２ 二次コイル
Ｑ１ 第１スイッチング素子
Ｑ２ 第２スイッチング素子
ＺＤ ツェナーダイオード
Ｒ、Ｒ１、Ｒ２ 抵抗素子
Ｄ ダイオード
Ｃ 平滑コンデンサ

Claims (2)

1. （Ａ）第１入力端（1）に一端が接続された一次コイル（L1）と該一次コイル（L1）に対し磁気結合された二次コイル（L2）とを具備するトランス（T）と、
   （Ｂ）第２入力端（2）に電流路の一端が接続されかつ前記一次コイル（L1）に流れる電流を導通又は遮断するべくオンオフ駆動される制御端を具備する第１スイッチング素子（Q1）と、
   （Ｃ）前記第１スイッチング素子（Q1）と前記一次コイル（L1）の間に挿入され該第１スイッチング素子（Q1）の電流路と直列接続された電流路と、制御端とを具備する第２スイッチング素子（Q2）と、
   （Ｄ）前記第１スイッチング素子（Q1）と前記第２スイッチング素子（Q2）の接続点と該第２スイッチング素子（Q2）の制御端との間に接続されたツェナーダイオード（ZD）と、
   （Ｅ）前記第１入力端（1）と前記第２スイッチング素子（Q2）の制御端との間に接続された抵抗素子（R）と、を有し、
   （Ｆ）前記ツェナーダイオード（ZD）は前記第１入力端（1）と前記第２入力端（2）間の電圧に対して逆バイアスとなる向きに接続されていることを特徴とする
   スイッチング電源。
2. （Ａ）一次コイル（L1）と該一次コイル（L1）に接続されかつ磁気結合された二次コイル（L2）とを具備するトランス（T）と、
   （Ｂ）第１入力端（1）に電流路の一端が接続されかつ前記一次コイル（L1）に流れる電流を導通又は遮断するべくオンオフ駆動される制御端を具備する第１スイッチング素子（Q1）と、
   （Ｃ）前記第１スイッチング素子（Q1）と前記一次コイル（L1）の間に挿入され該第１スイッチング素子（Q1）の電流路と直列接続された電流路と、制御端とを具備する第２スイッチング素子（Q2）と、
   （Ｄ）前記第１スイッチング素子（Q1）と前記第２のスイッチング素子（Q2）の接続点と該第２スイッチング素子（Q2）の制御端との間に接続されたツェナーダイオード（ZD）と、
   （Ｅ）第２入力端（2）と前記第２スイッチング素子（Q2）の制御端との間に接続された抵抗素子（R2）と、を有し、
   （Ｆ）前記ツェナーダイオード（ZD）は前記第１入力端（1）と前記第２入力端（2）間の電圧に対して逆バイアスとなる向きに接続されていることを特徴とする
   スイッチング電源。

Images