CN109428573B - 用于驱动晶体管器件的方法、驱动电路和电子电路 - Google Patents

用于驱动晶体管器件的方法、驱动电路和电子电路 Download PDF

Info

Publication number
CN109428573B
CN109428573B CN201810972867.1A CN201810972867A CN109428573B CN 109428573 B CN109428573 B CN 109428573B CN 201810972867 A CN201810972867 A CN 201810972867A CN 109428573 B CN109428573 B CN 109428573B
Authority
CN
China
Prior art keywords
state
transistor device
drive
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810972867.1A
Other languages
English (en)
Other versions
CN109428573A (zh
Inventor
贝恩哈德·佐耶尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN109428573A publication Critical patent/CN109428573A/zh
Application granted granted Critical
Publication of CN109428573B publication Critical patent/CN109428573B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

公开了一种用于驱动晶体管器件的方法、驱动电路和包括晶体管器件的电子电路。该方法包括基于驱动信号驱动晶体管器件，使得晶体管器件在驱动信号具有导通电平时在导通状态下被驱动并且在驱动信号具有关断电平时在关断状态下被驱动。在关断状态下驱动晶体管器件包括：在驱动信号从导通电平变为关断电平之后，在第一关断状态下操作晶体管器件；在第一关断状态之后，在与第一关断状态不同的第二关断状态下操作晶体管器件；并且在第二关断状态之后，如果驱动信号的关断电平持续比预定的最大时间段长，则在与第二关断状态不同的第三关断状态下操作晶体管器件。

Description

用于驱动晶体管器件的方法、驱动电路和电子电路
技术领域
本公开一般涉及用于驱动具有非隔离栅极的晶体管器件的方法和驱动电路。
背景技术
具有非隔离栅极的晶体管器件(例如，基于GaN(氮化镓)的HEMT(高电子迁移率晶体管))正变得越来越广泛地用在各种类型的电子应用(仅举几例，例如机动车辆、工业、家用或消费者电子应用)中的电子开关中。基于GaN的HEMT可以用作常通(normally-on)器件或常断(normally-off)器件。基于GaN的常断HEMT可以具有相对低的阈值电压，例如约1V。与诸如MOSFET(金属氧化物半导体场效应晶体管)或IGBT(绝缘栅双极晶体管)的MOS晶体管不同，在导通状态下常断HEMT可能需要栅极电流来保持导通状态。
需要提供一种方法和驱动电路，以可靠地驱动具有非隔离栅极的晶体管器件，特别是常断HEMT。
发明内容
一个示例涉及一种方法。该方法包括基于驱动信号驱动晶体管器件，使得晶体管器件在驱动信号具有导通电平时在导通状态下被驱动，并且在驱动信号具有关断电平时在关断状态下被驱动。在关断状态下驱动晶体管器件包括：在驱动信号从导通电平变为关断电平之后，在第一关断状态下操作晶体管器件；在第一关断状态之后，在与第一关断状态不同的第二关断状态下操作晶体管器件；并且在第二关断状态之后，如果驱动信号的关断电平持续比预定的最大时间段更长，则在与第二关断状态不同的第三关断状态下操作晶体管器件。
另一个示例涉及驱动电路。驱动电路被配置成基于驱动信号驱动晶体管器件，使得晶体管器件在驱动信号具有导通电平时在导通状态下被驱动，并且在驱动信号具有关断电平时在关断状态下被驱动。在关断状态下，驱动电路被配置成：在驱动信号从导通电平变为关断电平之后在第一关断状态下驱动晶体管器件；在第一关断状态之后，在与第一关断状态不同的第二关断状态下驱动晶体管器件；并且在第二关断状态之后，如果驱动信号的关断电平持续比预定的最大时间段更长，则在与第二关断状态不同的第三关断状态下驱动晶体管器件。
附图说明
下面参考附图解释示例。附图用于说明某些原理，因此仅示出了理解这些原理所必需的方面。附图不按比例绘制。在附图中，相同的附图标记表示相似的特征。
图1示出了电子电路的一个示例，该电子电路包括晶体管器件和被配置成基于驱动信号驱动晶体管器件的驱动电路；
图2A至图2C示出了具有晶体管器件的电子电路可以如何用作电子开关的不同示例；
图3示出了说明用于基于驱动信号驱动晶体管器件的方法的一个示例的流程图；
图4A和图4B示出了根据图3所示的方法的驱动信号和基于该驱动信号产生的驱动电压的时序图的示例；
图5示出了被配置成根据图3所示的方法工作的驱动电路的一个示例；
图6示出了在图5中所示的驱动电路中出现的信号的信号波形的示例；
图7示出了被配置成根据图3所示的方法工作的驱动电路的另一示例；
图8示出了图7所示的驱动电路中的信号的信号波形的示例；
图9示出了被配置成根据图3所示的方法工作的驱动电路的又一示例；
图10示出了在图9所示的驱动电路中出现的信号的信号波形的示例；
图11示出了说明图10所示的方法的修改例的信号波形；
图12A和图12B示出了功率转换器的两个示例，每个功率转换器包括图1所示类型的电子电路和电子开关；
图13示出了说明图12A和图12B所示的电子电路和电子开关的工作的信号波形；以及
图14示出了包括图1所示类型的电子电路和电子开关的电子电路的另一示例。
具体实施方式
在下面的详细描述中参考附图。附图形成说明书的一部分，并且出于说明的目的示出了可以如何使用和实现本发明的示例。应当理解，除非另外特别说明，否则本文描述的各种实施方式的特征可以彼此组合。
图1示出了包括晶体管器件和驱动电路2的电子电路的一个示例，该驱动电路2被配置成基于驱动信号SDRV来驱动晶体管器件1。晶体管器件1包括控制节点G和第一负载节点S之间的驱动路径以及第二负载节点D和第一负载节点S之间的负载路径。晶体管器件1根据施加至驱动路径(即，控制节点G和第一负载节点S之间的路径)的驱动电压VGS接通或关断。
根据一个示例，晶体管器件1是HEMT(高电子迁移率，例如，基于GaN(氮化镓)的HEMT)。HEMT可以实现为常断HEMT，该常断HEMT具有基于p型GaN的栅极区和在栅极区和源极区之间的二极管状结。这种类型的HEMT通常称为GIT(栅极注入晶体管)。在HEMT中，控制节点G也称为栅极节点，第一负载节点S也称为源极节点，第二负载节点D也称为漏极节点，并且驱动电压VGS也称为栅-源电压。尽管晶体管器件1不限于实现为HEMT，但是术语栅极节点G、源极节点S和漏极节点D将在下面用于分别表示控制节点、第一负载节点和第二负载节点。
参照图1，驱动电路2根据在驱动电路2的输入端21处接收到的驱动信号SDRV、在耦接至栅极节点G的第一输出节点22和耦接至源极节点S的第二输出节点23之间产生驱动电压VGS。驱动信号SDRV可以是适合于传送切换信息的任何类型的信号，其中切换信息定义是否需要接通或关断晶体管器件1。
具有晶体管器件1和驱动电路2的电子电路可以用作各种类型的电子电路中的电子开关。电子电路可以如何用作电子开关的一些示例在图2A至图2C中示出，其中为了便于说明，在这些附图中仅示出了晶体管器件1并且省略了驱动电路。参照图2A，电子电路可以用作低侧开关。在这种情况下，晶体管器件1的负载路径D-S连接在负载Z和可得到负电源电势或接地GND的电路节点之间，其中具有晶体管器件1的负载路径D-S和负载Z的串联电路连接在正电源电势V+的电路节点和负电源电势或接地GND的电路节点之间。参照图2B，电子电路可以用作高侧开关。在该示例中，晶体管器件1的负载路径D-S连接在正电源电势V+的电路节点和负载Z之间。根据图2C所示的另一示例，负载路径D-S连接在两个负载Z1和Z2之间，其中包括负载Z1、Z2和负载路径D-S的串联电路连接在正电源电势V+的电路节点和负电源电势或接地GND的电路节点之间。
图3示出了说明由驱动电路2执行的用于驱动晶体管器件1的方法的一个示例的流程图。参照图3，该方法包括当驱动信号SDRV从导通电平变为关断电平时在达第一时间段T1的第一关断状态下操作晶体管器件1。这在流程图的步骤101中示出。驱动信号SDRV的导通电平是指示希望接通晶体管器件1的信号电平，并且关断电平是指示希望关断晶体管器件1的信号电平。参照图3中的步骤102，该方法还包括在第一时间段T1之后，在第二关断状态下操作晶体管器件1。此外，参考步骤103和104，如果驱动信号SDRV的关断电平持续比最大时间段TMAX更长，则该方法包括在第三关断状态下操作晶体管器件1。第一关断状态、第二关断状态和第三关断状态中的每一个与驱动电压VGS的电压电平或电压范围相关联。第一关断状态与第二关断状态不同。也就是说，第一关断状态下的驱动电压VGS的电压电平或电压范围与第二关断状态下的驱动电压VGS的电压电平或电压范围不同。此外，第二关断状态与第三关断状态不同。也就是说，第二关断状态下的驱动电压VGS的电压电平或电压范围与第三关断状态下的驱动电压VGS的电压电平或电压范围不同。
图4A和图4B示出了根据图3所示方法的一个示例的驱动信号SDRV和驱动电压VGS的信号波形。图4A示出了在驱动信号SDRV的关断电平持续比最大时间段TMAX更长的工作场景中的信号波形，图4B示出了在驱动信号SDRV的关断电平持续比最大时间段TMAX短的工作场景中的信号波形。
在图4A和图4B中，tOFF表示驱动信号SDRV的信号电平从导通电平变为关断电平的时间实例。仅出于说明的目的，导通电平是比图4A和图4B所示的示例中的关断电平高的信号电平。根据一个示例，当驱动信号SDRV具有导通电平时，产生具有导通电平的驱动电压VGS。驱动电压VGS的“导通电平”是高于晶体管器件1的阈值电压的电压电平。晶体管器件1的“阈值电压”是驱动电压VGS在晶体管器件1接通时(即，当负载路径D-S两端被施加电压时，开始通过负载路径传导电流时)的电压电平。当实现为常断HEMT时，晶体管器件1可以具有低至约1伏(V)的阈值电压。
参照图4A和图4B，在驱动信号SDRV的信号电平从导通电平变为关断电平时开始的第一关断状态期间，驱动电压VGS具有第一关断电平。根据一个示例，第一关断电平是负电压电平。仅出于说明的目的，在图4A和图4B中将第一关断状态下的关断电平绘制为恒定电压电平。然而，如下面将解释的，电压电平可以在第一关断状态下变化。然而，第一关断状态下的电压电平与第二关断状态下的电压电平不同。根据一个示例，在第二关断状态下，电压电平基本为零。在图4A中所示的第三关断状态下，驱动电压VGS的电压电平与第二关断状态下的电压电平不同。根据一个示例，第三关断状态下的电压电平是负电压电平。该负电压电平可以与第一关断状态下的电压电平相等或不同。参考上文，仅当驱动信号SDRV的关断电平持续比最大时间段TMAX长时(即，当晶体管器件关断的时间比最大时间段TMAX长时)，晶体管器件1在第三关断状态下工作。这在图4A中示出，而图4B示出了在最大时间段TMAX期满之前驱动信号SDRV的信号电平从导通电平变为关断电平的场景。在图4A中，T2表示晶体管器件在第二关断状态下工作的时间段。该第二时间段T2基本上由最大时间段TMAX减去第一时间段T1得出。此外，T3表示晶体管器件在第三关断状态下工作的时间段。该时间段由驱动信号SDRV的关断电平持续的时间段TOFF减去最大时间段TMAX得出。
根据驱动信号SDRV的关断电平持续多长时间而在两个或三个不同的关断状态下操作晶体管器件的益处如下。参照上文，具有晶体管器件1和驱动电路2的电子电路可以用作用于切换各种类型负载的电子开关。此外，该电子电路可以是具有多个器件的复杂电子电路的一部分。当晶体管器件1关断时，晶体管器件1的负载路径D-S两端的电压和与晶体管器件1串联连接的负载(例如，图2A至图2C所示的负载Z、Z1、Z2中的任何一个)两端的电压会迅速改变。此外，电子电路可以包括寄生器件，例如寄生电容和寄生电感。这些寄生器件与晶体管器件1或负载两端的快速变化的电压相结合可以影响驱动电压VGS，并且更具体地，当由驱动电路2调节的驱动电压VGS的关断电平太接近阈值电平时会无意中接通晶体管器件1。因此，选择第一关断状态下的电压电平以关断晶体管器件1并使晶体管器件1安全地保持关断状态，直到电子电路处于稳定状态。根据一个示例，处于第一关断状态下的驱动电压VGS的电压电平比阈值电平低至少2伏特、至少3伏特或至少5伏特。如果阈值电平为约1伏，则在该示例中，第一关断状态下的电压电平为负。
根据一个示例，第一时间段T1的持续时间选自20纳秒(ns)至200纳秒之间，特别是50纳秒至100纳秒之间。在其之后晶体管器件1在第三关断状态下工作的最大时间段TMAX可以选自10微秒(μs)至500微秒之间，特别是在100微秒至300微秒之间。
可以用作晶体管器件1的常断HEMT是单向阻断电子开关，其在漏极节点D和源极节点S之间的负载路径电压VDS(见图1)具有第一极性时取决于驱动电压VGS而接通和关断，但在负载路径电压VDS具有与第一极性相反的第二极性时传导电流。HEMT借助于具有第二极性的负载路径电压传导电流时的工作模式称为反向传导模式。在反向传导模式中在HEMT中发生的损耗基本上取决于反向传导模式中的负载路径电压VDS。当负载路径电压使得栅-漏极电压VGD(参见图1)(其是栅极节点G和漏极节点D之间的电压)达到阈值电压时，HEMT以反向传导模式工作。当漏-源极电压VDS的幅值等于或大于阈值电压VTH减去栅-源极电压VGS，即|VDS|≥VTH-VGS时，会发生这种情况。因此，在关断状态下阈值电压VTH和驱动电压VGS之间的差VTH-VGS越大，负载路径电压VDS的幅值和损耗越大。在第二关断状态下，阈值电压VTH和驱动电压VGS之间的差值小于在第一关断状态下的差值，使得相比于第一关断状态，在第二关断状态下晶体管器件1可以在反向传导模式下以较低的损耗工作。
在第三关断状态下，阈值电压VTH和驱动电压VGS之间的差值比第二关断状态下的高，以在最大时间段TMAX之后安全地保持晶体管器件1处于关断状态。
图5示出了驱动电路2的一个示例，该驱动电路2被配置成根据参照图3、图4A和图4B说明的方法、基于驱动信号SDRV产生驱动电压VGS。参照图5，驱动电路2包括连接在驱动电路2的第二输出节点23和并联电路之间的第一电压源41，其中并联电路连接至第一输出节点22。并联电路包括两个串联电路：具有第一电子开关311和第一电阻器312的第一串联电路，以及具有第二电子开关321和第二电阻器322的第二串联电路。第一开关311由第一驱动信号S1驱动，并且第二开关321由第二驱动信号S2驱动。驱动信号S1、S2中的每一个由控制电路51基于驱动信号SDRV产生。驱动电路2还包括与第三电子开关331和第三电阻器332串联连接的第二电压源42，其中具有第二电压源42、第三电子开关331和第三电阻器332的串联电路连接在第一输出节点22和第二输出节点23之间。此外，第四电子开关34连接在第一输出节点22和第二输出节点23之间。第三电子开关331由第三驱动信号S3驱动，并且第四电子开关34由第四驱动信号S4驱动。第三驱动信号S3和第四驱动信号S4中的每一个由控制电路51根据驱动信号SDRV产生。
晶体管器件1包括内部(寄生)电容和内部二极管。这些电路元件在图5中示出。具体地，晶体管器件1包括栅极节点G和源极节点S之间的栅-源极电容CGS、栅极节点G和源极节点S之间的栅-源极二极管DGS以及栅极节点G和漏极节点D之间的栅-漏极电容CGD。为了接通晶体管器件1，必须对栅-源极电容CGS充电，使得栅-源极电压(驱动电压)VGS高于晶体管器件1的阈值电压。此外，为了保持晶体管器件处于导通状态，需要通过栅-源极二极管DGS的栅-源极电流。该栅-源极二极管DGS的正向电压高于晶体管器件的阈值电压VTH，使得流过栅-源极二极管DGS的电流将晶体管器件1保持在导通状态。
图6示出了图5所示的驱动电路2的功能。为此，图6示出了由驱动电路2接收的驱动信号SDRV、由控制电路51产生并且由第一开关311、第二开关321、第三开关331和第四开关34接收的驱动信号S1至S4以及驱动电压VGS的信号波形。出于说明的目的，假设驱动信号SDRV的关断电平持续比最大时间段TMAX长，使得晶体管器件1连续地在第一关断状态、第二关断状态和第三关断状态下工作。与参照图4A和4B说明的示例类似，tOFF表示驱动信号SDRV的信号电平从导通电平变为关断电平的时间实例。此外，出于说明的目的，假设控制信号S1至S4中的每一个可以具有两个不同的信号电平，即接通相应开关的导通电平和关断相应开关的关断电平。仅出于说明的目的，假设导通电平是高信号电平而关断电平是低信号电平。
参照图6，在第一关断状态下，控制电路51接通第三电子开关331并关闭其他电子开关，使得在第一关断状态下，通过第三电子开关331，具有第二电压源42和第三电阻器332的串联电路连接在第一输出节点22和第二输出节点23之间，并因此连接在晶体管器件1的栅极节点G和源极节点S之间。根据一个示例，第二电压源42被配置成产生具有电压电平VN的基本恒定的电压。此外，在图5所示的示例中，具有第二电压源42、第三电阻器332和第三电子开关331的串联电路连接在第一输出节点22和第二输出节点23之间，使得当第三电子开关331接通且电子电路处于稳定状态时，驱动电压VGS基本上等于负的第二电源电压VN，即VGS＝-VN。当栅-源极电容CGS已经放电使得栅-源极电压VGS基本上等于-VN时，电子电路处于稳定状态。电子电路进入第一关断状态时对栅-源极电容的放电是通过第三电阻器332的电阻来控制的。根据一个示例，与第一时间段T1相比，由栅-源极电容CGS和第三电阻器332形成的RC电路的时间常数较短，使得在图6所示的信号波形中没有明确地示出在第一关断状态开始时对栅-源极电容放电。
参照图6，在第二关断状态下，控制电路51关断第三电子开关331并接通第四电子开关34。这使得驱动电压VGS减小到零。如图6所示，如果驱动信号SDRV的关断电平持续比最大时间段TMAX长，则电子电路进入第三关断状态，即晶体管器件3在第三关断状态下被驱动。在第三关断状态下，以与第一关断状态相同的方式产生驱动电压VGS。即，控制电路51接通第三电子开关331并关断其他电子开关。
当驱动信号SDRV的信号电平从关断电平变为导通电平时，如图6中的时间实例tON所示，控制电路接通第一电子开关311并关断其他电子开关。这与晶体管器件1是否已经在第二关断状态或第三关断状态下工作无关。当第一开关311处于导通状态时，具有第一电压源41和第一电阻器312的串联电路连接在栅极节点G和源极节点S之间。选择第一电阻器312的电阻使得栅-源极电容CGS被快速充电到阈值电压以上，以快速接通晶体管器件1。根据一个示例，第一开关311在预定时间段内接通。在该预定时间段之后，控制电路51关断第一电子开关311并接通第二电子开关321，直到驱动信号SDRV的信号电平再次变为关断电平。第二电阻器322的电阻高于第一电阻器312的电阻，使得在第二电子开关321的导通状态下，比第一电子开关311的导通状态下的电流更低的电流流入栅极节点G。在第二电子开关321的导通状态下由具有第一电压源41和第二电阻器322的串联电路提供的电流使得晶体管器件1保持在导通状态。
根据一个示例，第二电阻器322的第二电阻R322与第一电阻器312的第一电阻R312之比R322:R312选自200:1至50:1之间，特别是在120:1至80:1之间。例如，第一电阻是几欧姆，例如在1欧姆和10欧姆之间。根据一个示例，第一电阻R312和栅-源极电容CGS彼此适配，使得第一开关311接通时由栅-源极电容CGS和第一电阻器312形成的RC元件的时间常数为约几纳秒，例如在1纳秒至10纳秒之间，以快速地对栅-源极电容CGS充电。
图7示出了图5所示的驱动电路2的修改例。而在图5所示的驱动电路中，第一电压源41和第二电压源42串联连接，使得第一电压源41的负极连接至第二电压源42的正极，并且第一电压源41和第二电压源42之间的抽头连接至第二输出节点23，在图7所示的驱动电路2中，第一电压源41的负极和第二电压源42的负极彼此连接，并且这些负极经由第五电子开关35连接至第二输出节点23，第五电子开关35由控制电路51产生的驱动信号S5驱动。第四电子开关34与第五电子开关35串联连接，使得具有第四电子开关34和第五电子开关35的串联电路连接在第一输出节点22和第二输出节点23之间。与图5所示的示例类似，第一电压源41与并联电路串联连接，该并联电路包括具有第一电子开关311和第一电阻器312的第一串联电路以及具有第二电子开关321和第二电阻器322的第二串联电路。该并联电路连接在第一电压源41和第二输出节点22之间。第二电压源42与第三电子开关331和第三电阻器332串联连接。
图8中示出了图7所示的驱动电路2的功能，图8示出了由第一电子开关311、第二电子开关321、第三电子开关331、第四电子开关34和第五电子开关35接收的驱动信号SDRV、驱动电压VGS和控制信号S1至S5的信号波形。在导通状态下，图7所示的驱动电路2的工作非常类似于图5所示的驱动电路2。即，导通状态开始时的控制电路51接通第一电子开关311达预定时间段，然后关断第一电子开关311并接通第二电子开关321。另外，在导通状态期间，控制电路51接通第五电子开关35，用于将第一电压源41连接至第一输出节点22和第二输出节点23。在第一关断状态下，控制电路接通第三电子开关331和第四电子开关34，以将第二电压源42连接至第一输出节点22和第二输出节点23，使得在稳定状态下，驱动电压VGS等于第二电压源42的反相电源电压-VN。在第三关断状态下，驱动电路2以与第一关断状态相同的方式工作。在第二关断状态下，控制电路51接通第四电子开关34和第五电子开关35，以连接第一输出节点22和第二输出节点23。
在图5和7所示的驱动电路2中的每一个中，两个或三个关断状态的定时由控制电路51控制。即，控制电路51限定第一时间段T1的持续时间和在其之后电子电路进入第三关断状态的最大时间段TMAX。
图9示出了根据另一示例的驱动电路2。该驱动电路2与根据图5和图7的驱动电路的不同之处在于，它仅包括一个电压源41，并且另外包括具有一个电容器65和两个电阻器66和67的RC电路。下面称为第一电阻器66的一个电阻器66与电容器65串联连接。另一电阻器67与包括电容器65和第一电阻器66的串联电路并联连接。具有电容器65和第一电阻器66和第二电阻器67的RC电路与电压源41串联连接。
图9所示的驱动电路2还包括具有四个开关61、62、63、64的开关电路。这些开关61至64由控制电路52根据驱动信号SDRV产生的驱动信号S11至S14驱动。在图9所示的示例中，RC电路65、66、67连接在电压源41和第一输出节点22之间。第一开关61连接在第二输出节点23和电压源41之间。第二开关62连接在第二输出节点23与电压源41和RC电路之间的电路节点(抽头)之间。第三电子开关63与RC电路并联连接，并且第四电子开关64连接在第一输出节点22和电压源41之间。
下面参照图10解释图9中所示的驱动电路2的功能，图10示出了驱动信号SDRV、由开关61至64接收的控制信号S11至S14以及驱动电压VGS的信号波形。参照图10，在导通状态下，即当驱动信号SDRV具有导通电平时，控制电路52接通第一电子开关61并关断其他电子开关，使得在导通状态下，具有电压源41和RC电路65至67的串联电路连接在输出节点22与23之间，并且因此与晶体管器件1的驱动路径G-S并联。在导通状态开始时，栅-源极电容CGS通过具有电容器65和第一电阻器66的串联电路被快速充电，以快速接通晶体管器件1。由具有第一电阻器66、电容器65和栅-源极电容CGS的串联电路产生的驱动电压VGS基本上由栅-源极二极管DGS的正向电压给出，其中该正向电压高于晶体管器件的阈值电压VTH。也就是说，在导通状态下，驱动电压VGS基本上被栅-源极二极管DGS的正向电压钳位。根据一个示例，选择第一电阻器66的电阻，使得由第一电阻器66、电容器65和栅-源极电容形成的RC电路具有几纳秒的时间常数，例如在1纳秒至10纳秒之间，以在第一电子开关11接通之后快速对栅-源极电容CGS充电。
通过与电容器65和第一电阻器66并联连接的第二电阻器67来提供将晶体管器件1保持在导通状态所需的栅极电流。第二电阻器67的第二电阻R67可以显著高于第一电阻器66的第一电阻。根据一个示例，第二电阻R67与第一电阻R66之比R67:R66选自200:1至50:1之间，特别是120:1至80:1之间。
在晶体管器件1的导通状态下，电容器65和栅-源极电容CGS被充电，其中在稳定状态下，电容器65两端的电压V65基本上由流过栅-源极二极管DGS的栅极电流乘以第二电阻给出。当电子电路基于驱动信号SDRV进入第一关断状态时，控制电路52关断第一开关61并接通第二开关62，以将RC电路连接在第一输出节点22和第二输出节点22之间，并且因此与栅-源极电容CGS并联。在RC电路与栅-源极电容CGS并联连接之后，基本上存在两个阶段。在第一阶段中，在电容器65和栅-源极电容之间进行电荷平衡，使得在电荷平衡之后，驱动电压VGS基本上由下式给出：
Figure BDA0001776662730000111
其中Q65是存储在电容器65中的电荷，并且QGS是在第二开关62接通之前被存储在栅-源极电容CGS中的电荷。这些电荷由Q65＝V65×C65和QGS＝VGS×CGS给出，使得电容器65两端的电压V65和第二开关62接通之前的驱动电压VGS以及电容器65的电容CGS和栅-源极电容C65定义这些电荷Q65和QGS。在导通状态下，即在第二开关62接通之前的电容器65两端的电压V65基本上由电压源41提供的电压VP减去栅-源极二极管的正向电压VF给出，使得V65＝VP-VF。根据一个示例，这些参数C65、CGS、V65、VGS彼此适配，使得存储在电容器中的电荷Q65大于存储在栅-源极电容CGS中的电荷QGS，使得由等式(1)定义的驱动电压为负。根据一个示例，在切换第二开关62之后，包括电容器65、栅-源极电容CGS和第一电阻器的RC电路的时间常数是几纳秒，例如在1纳秒至10纳秒之间，使得电荷平衡迅速发生。在第二阶段(其实际上与第一阶段同时开始但不显著影响电荷平衡)，具有电容器65和栅-源极电容CGS的并联电路经由第二电阻器67放电，使得(负)驱动电压的幅度降低。参考上文，由于第一电阻R66可以显著小于第二电阻R67，因此第一电阻66不显著影响该放电，并且包括电容器65、栅-源极电容CGS和第二电阻器67的RC电路的时间常数大于包括电容器65、栅-源极电容CGS和第一电阻器66的RC电路的时间常数，使得该放电比电荷平衡慢。电容器65和栅-源极电容CGS的放电导致(负)驱动电压VGS的幅度缓慢减小。在图10中仅示意性地示出遵循指数关系的这种减小。
在第二关断状态下，除了接通第二开关62之外，控制电路52还接通第三开关63以绕过RC电路并直接连接第一输出节点22和第二输出节点23，使得驱动电压VGS基本上为零。
在第三关断状态下，控制电路接通第二电子开关62和第四电子开关64，以将电压源41连接在第一输出节点22和第二输出节点23之间，使得驱动电压VGS等于反相电源电压，即VGS＝-VP。
图11示出了图10所示方法的修改例。在该方法中，当驱动信号SDRV从关断电平变为导通电平并且晶体管器件1已经在第三关断状态下工作时，晶体管器件1在第二关断状态下工作达预定时间段。这使栅-源极电容CGS、特别是电容器65放电。因此，电容器65在导通状态开始之前放电，并且在导通状态开始时可以如上所述有助于快速充电栅-源极电容CGS。
参考上文，具有晶体管器件1和驱动电路2的电子电路可以用作电子开关。图12A和12B示出了包括两个电子开关(第一电子开关SW1和第二电子开关SW2)的功率转换器的两个不同示例，其中至少第二电子开关SW2利用上面说明的包括晶体管器件1和驱动电路2的电子电路来实现，其中驱动电路2被配置成根据上述方法之一、基于相应的驱动信号SDRV驱动晶体管器件1。驱动电路2可以根据参照图5、图7和图9说明的示例之一来实现。第一电子开关SW1包括开关器件11和驱动电路21，驱动电路21被配置成基于驱动信号SDRV1驱动开关器件11。根据一个示例，第一开关器件SW1以与第二开关器件SW2相同的方式来实现。在这种情况下，开关器件11是晶体管器件，并且驱动电路21根据上述驱动电路2来被实现，并且根据上述方法驱动晶体管器件。然而，这仅是示例，也可以使用任何其他类型的开关器件或任何其他类型的驱动电路。
在图12A和12B所示的功率转换器中的每一个中，第二电子开关SW2用作有源续流装置，其也可以称为同步整流器(SR)装置。因此，第二电子开关SW2也可以称为SR开关SW2，而第一电子开关SW1可以简称为电子开关SW1。
功率转换器中的每一个包括耦接至第一开关SW1和第二开关SW2的电感器81以及控制电路9。控制电路9被配置成产生由第一电子开关SW1和第二电子开关SW2接收的驱动信号SDRV1和SDRV。这些驱动信号SDRV1，SDRV在下文中称为第一驱动信号和第二驱动信号。控制电路9可以是常规的控制电路，其被配置成产生用于功率转换器中的电子开关和SR开关的驱动信号。特别地，控制电路9可以被配置成在多个连续的驱动周期中驱动第一开关SW1和第二开关SW2，使得在每个驱动周期中，控制电路9在第二开关处于关断状态时接通第一开关SW1达第一导通时段，并且在第一开关SW1处于关断状态时接通第二开关SW2达第二接通时段。这种操作第一电子开关SW1和第二电子开关SW2的方式可以称为开关模式操作。
图13中示出了第一开关SW1和第二开关SW2的这种开关模式操作，图13示出了第一驱动信号SDRV1和第二驱动信号SDRV和输入电流IIN的信号波形。参照图12A和图12B，输入电流IIN是通过电感器81的电流。第一驱动信号SDRV1和第二驱动信号SDRV中的每一个可以具有接通相应开关的导通电平和关断相应开关的关断电平。仅出于说明的目的，在图13中所示的示例中，导通电平是高信号电平并且关断电平是低信号电平。
在图12A和12B所示的每个电路中，电感器81、第一开关SW1和第二开关SW2连接成使得当第一电子开关SW1处于导通状态时输入电流IIN增加并流过第一电子开关SW1，并且当第一电子开关SW1处于关断状态时输入电流IIN减小并流过第二开关SW2。这也在图13中示出。仅出于说明的目的，假设功率转换器以连续传导模式(CCM，continuous conductionmode)操作，CCM是当第一电子开关SW1处于关断状态时电感器电流IIN不减小到零的操作模式。然而，这只是一个示例。根据另一示例(未示出)，功率转换器以不连续电流模式(DCM，discontinuous current mode)操作。在DCM中，输入电流IIN在第一开关SW1的关断状态期间减小到零。
参照图12A和12B，第一开关SW1和第二开关SW2在电路节点N1处连接。根据一个示例，为了防止交叉电流，控制电路9被配置成生成第一驱动信号SDRV1和第二驱动信号SDRV，使得在生成第一驱动信号SDRV1和第二驱动信号SDRV中的一个的关断电平与生成第一驱动信号SDRV1和第二驱动信号SDRV中的另一个的导通电平之间存在死区时间TD1、TD2，使得在死区时间TD1、TD2期间，第一驱动信号SDRV1和第二驱动信号SDRV二者具有关断电平。第一驱动信号SDRV1的导通电平和第二驱动信号SDRV的导通电平之间的死区时间在下文中称为第一死区时间，并且第二驱动信号SDRV的导通电平和第一驱动信号SDRV1的导通电平之间的死区时间在下文中称为第二死区时间。
图12A所示的功率转换器是升压转换器，其除了第一开关SW1和第二开关SW2和电感器81之外，还包括在下文中称为输出电容器82的电容器82。功率转换器被配置成在第一输入节点71和第二输入节点72之间接收输入电压VIN，并基于输入电压在第一输出节点73和第二输出节点74之间产生输出电压VOUT，其中输出电压VOUT的电压电平可以高于输入电压VIN的电压电平。在该示例中，第二输出节点74等于第二输入节点72。具有电感器81和第一电子开关SW1中的开关器件11的负载路径的串联电路连接在第一输入节点71和第二输入节点72之间。输出电容器82连接在第一输出节点73和第二输出节点74之间。第二电子开关SW2中的晶体管器件1的负载路径连接在电感器81和输出电容器82之间，并且在电路节点N1处连接至电感器81和第一开关SW1。
图12B中所示的功率转换器是降压转换器。该降压转换器与图12A所示的升压转换器的不同之处在于，第一开关SW1连接在第一输入节点71和电路节点N1之间，电感器81连接在电路节点N1和第一输出节点73之间，并且第二开关SW2连接在电路节点N1和第二输出节点74(其等于第二输入节点72)之间。
在图12A至12B所示的每个电路中，控制电路9被配置成通过至少基于输出电压信号SVOUT和参考信号SREF调节输入电流IIN(电感器电流)来调节输出电压VOUT，其中输出电压信号SVOUT取决于输出电压VOUT并且可以与输出电压VOUT成比例，并且参考信号SREF表示输出电压的期望信号电平。“至少基于输出电压信号SVOUT和参考信号SREF”是指控制电路9也可以考虑输入电压VIN的其他参数，例如瞬时电压电平。通过控制电路调节输入电流IIN可以包括在几个驱动周期中增加第一驱动信号SDRV1的占空比(以及减小第二驱动信号SDRV的占空比)以增加输入电流IIN，或在几个驱动周期中减小第一驱动信号SDRV1的占空比(以及增加第二驱动信号SDRV的占空比)以减小输入电流IIN。参照图13，CCM中的输入电流IIN具有三角波形，使得“增加输入电流IIN”或“减小输入电流IIN”意味着增大或减小中值(平均)输入电流。第一驱动信号SDRV1的占空比是第一导通时段TON1的持续时间与一个驱动周期T的持续时间之间的比率，并且第二驱动信号SDRV的占空比是第二导通时段TON2的持续时间和一个驱动周期T的持续时间之间的比率，使得增加第一驱动信号SDRV1和第二驱动信号SDRV之一的占空比减小了第一驱动信号SDRV1和第二驱动信号SDRV中的另一个的占空比。
图12A和12B中所示的功率转换器在一个驱动周期中的功能如下。当第一开关SW1处于导通状态时，能量被磁存储在电感器81中，即，电感器81被磁化。当第一开关SW1关断时，借助于存储在电感器81中的能量，电路节点N1处的电势在图12A所示的升压转换器中增加或者在图12B所示的降压转换器中减小，直到第一死区时间TD1中的第二电子开关SW2开始以反向传导模式传导。在第一死区时间TD1之后，第二电子开关SW2通过利用第二驱动信号SDRV的导通电平在导通状态下工作来传导。在反向传导模式下操作第二电子开关SW2意味着以反向传导模式操作晶体管器件1。
参考上文，至少第二电子开关SW2根据上述方法操作。根据一个示例，第一时间段T1和最大时间段TMAX取决于第一电子开关SW1的开关频率的频率范围和死区时间TD1、TD2的持续时间。第一开关SW1可以以固定频率工作或者以在最小频率fMIN和最大频率fMAX之间变化的频率工作。根据一个示例，调整最大时间段TMAX，使得其大于最小开关频率的倒数。在这种情况下，如果第二驱动信号SDRV在等于或大于1/fMIN的时间段之后没有变为导通电平，则第二电子开关SW2进入第三关断状态，其中该时间段是最低开关频率的一个驱动周期的持续时间。根据一个示例，TMAX选自1/fMIN的5倍到10倍之间。根据一个示例，第一时间段T1基本上等于第二死区时间TD2的持续时间，使得在第二死区时间期间第二电子开关SW2处于第一关断状态。根据一个示例，第一时间段T1的持续时间选自第二死区时间TD2的持续时间的1.1倍和3倍之间。在第一死区时间TD1期间，当如上所述选择最大时间段TMAX时，第二电子开关SW2处于第二关断状态。
参考上文，在图12A和12B所示的功率转换器中，具有晶体管器件1和驱动电路2的电子电路用作SR开关SW2。然而，使用上述类型的电子电路作为SR开关不限于具有升压拓扑或降压拓扑的功率转换器。这种电子电路也可以用作任何其他类型的功率转换器(例如，反激转换器、正激转换器、LLC转换器等)中的SR开关。
此外，电子电路可以用作其中使用SR开关有益的任何其他类型的电路中的SR开关。仅作为示例，图14示出了具有电感器81以及第一开关SW1和第二开关SW2的电子电路的另一示例。电感器81可以是电感负载(例如，电磁阀)的一部分并且与第一开关SW1串联连接，其中串联电路连接在接收输入电压VIN的第一输入节点71和第二输入节点72之间。第二开关(SR开关SW2)与负载81并联连接，使得两个开关SW1、SW2和负载81在电路节点N1处连接。控制电路9基于输入信号SIN接通或关断第一开关SW1，并以与图13所示相同的方式切换与第一开关互补的第二开关SW1，从而可以存在第一死区时间和第二死区时间。每次第一开关SW1接通时，第一开关SW1通过电感负载81传导电流，而在第一开关SW1关断时第二开关SW2接收来自电感器81的电流。

Claims (19)

1.一种用于驱动晶体管器件的方法，包括：
基于驱动信号驱动所述晶体管器件，使得所述晶体管器件在所述驱动信号具有导通电平时在导通状态下被驱动，并且在所述驱动信号具有关断电平时在关断状态下被驱动，
其中，在所述关断状态下驱动所述晶体管器件包括：
在所述驱动信号从所述导通电平变为所述关断电平之后，在第一关断状态下操作所述晶体管器件，其中，在所述第一关断状态下驱动所述晶体管器件包括以第一驱动电压驱动所述晶体管器件，
在所述第一关断状态之后，在与所述第一关断状态不同的第二关断状态下操作所述晶体管器件，其中，在所述第二关断状态下驱动所述晶体管器件包括以第二驱动电压驱动所述晶体管器件，所述第二驱动电压与所述第一驱动电压不同，并且
在所述第二关断状态之后，响应于所述驱动信号的关断电平持续比预定的最大时间段长，在与所述第二关断状态不同的第三关断状态下操作所述晶体管器件，其中，在所述第三关断状态下驱动所述晶体管器件包括以第三驱动电压驱动所述晶体管器件，所述第三驱动电压与所述第二驱动电压不同，
其中，所述晶体管器件的阈值电压与所述第一驱动电压之间的差值大于所述阈值电压与所述第二驱动电压之间的差值，以及
其中，所述晶体管器件的阈值电压与所述第三驱动电压之间的差值大于所述阈值电压与所述第二驱动电压之间的差值。
2.根据权利要求1所述的方法，
其中，在所述第一关断状态下操作所述晶体管器件包括在所述第一关断状态下操作所述晶体管器件达预定的第一时间段。
3.根据权利要求1所述的方法，其中，所述第二驱动电压为零。
4.根据前述权利要求中任一项所述的方法，
其中，在所述导通状态下驱动所述晶体管器件包括将具有电压源和RC电路的串联电路连接在所述晶体管器件的控制节点和第一负载节点之间，
其中，在所述第一关断状态下操作所述晶体管器件包括将所述RC电路连接在所述晶体管器件的所述控制节点和所述第一负载节点之间，以及
其中，在所述第二关断状态下操作所述晶体管器件包括连接所述晶体管器件的所述控制节点和所述第一负载节点。
5.根据权利要求4所述的方法，其中，在所述第三关断状态下操作所述晶体管器件包括将所述电压源连接在所述控制节点和所述第一负载节点之间，使得处于所述导通状态的驱动电压和处于所述第三关断状态的驱动电压具有相反的极性。
6.根据权利要求1至3中任一项所述的方法，其中，所述晶体管器件是高电子迁移率晶体管。
7.根据权利要求2所述的方法，还包括：
在包括所述晶体管器件和电子开关的电子电路中，在多个连续的驱动周期中操作所述电子开关，使得在每个驱动周期中，所述电子开关在导通状态下工作并且在所述导通状态之后在关断状态下工作，并且操作所述晶体管器件使得所述电子开关和所述晶体管器件交替地在导通状态下工作。
8.根据权利要求7所述的方法，还包括：
在所述电子开关的导通状态与所述晶体管器件的导通状态之间的第一死区时间内以及在所述晶体管器件的导通状态与所述电子开关的导通状态之间的第二死区时间内，操作所述晶体管器件，
其中，所述预定的第一时间段的持续时间选自所述第二死区时间的持续时间的1.1倍至2倍之间。
9.根据权利要求7所述的方法，
其中，操作所述电子开关包括以选自最小开关频率和最大开关频率之间的开关频率来操作所述电子开关，以及
其中，所述最大时间段的持续时间大于所述最小开关频率的倒数。
10.根据权利要求9所述的方法，其中，所述最大时间段的持续时间比所述最小开关频率的倒数大3倍或5倍。
11.一种驱动电路，其被配置成基于驱动信号驱动晶体管器件，使得所述晶体管器件在所述驱动信号具有导通电平时在导通状态下被驱动，并且在所述驱动信号具有关断电平时在关断状态下被驱动，其中，在所述关断状态下，所述驱动电路被配置成
在所述驱动信号从所述导通电平变为所述关断电平后，在第一关断状态下以第一驱动电压驱动所述晶体管器件，
在所述第一关断状态之后，在与所述第一关断状态不同的第二关断状态下以第二驱动电压驱动所述晶体管器件，所述第二驱动电压与所述第一驱动电压不同，以及
在所述第二关断状态之后，响应于所述驱动信号的关断电平持续比预定的最大时间段长，在与所述第二关断状态不同的第三关断状态下以第三驱动电压驱动所述晶体管器件，所述第三驱动电压与所述第二驱动电压不同，
其中，所述晶体管器件的阈值电压与所述第一驱动电压之间的差值大于所述阈值电压与所述第二驱动电压之间的差值，以及
其中，所述晶体管器件的阈值电压与所述第三驱动电压之间的差值大于所述阈值电压与所述第二驱动电压之间的差值。
12.根据权利要求11所述的驱动电路，
其中，所述驱动电路被配置成在所述第一关断状态下驱动所述晶体管器件达预定的第一时间段。
13.根据权利要求11所述的驱动电路，其中，所述第二驱动电压为零。
14.根据权利要求11至13中任一项所述的驱动电路，其中，所述驱动电路包括RC电路并且被配置成：
通过将具有电压源和所述RC电路的串联电路连接在所述晶体管器件的控制节点和第一负载节点之间来在所述导通状态下驱动所述晶体管器件，
通过将所述RC电路连接在所述晶体管器件的所述控制节点和所述第一负载节点之间来在所述第一关断状态下驱动所述晶体管器件，以及
通过连接所述晶体管器件的所述控制节点和所述第一负载节点来在所述第二关断状态下驱动所述晶体管器件。
15.根据权利要求14所述的驱动电路，其中，所述驱动电路还被配置成通过将所述电压源连接在所述控制节点和所述第一负载节点之间来在所述第三关断状态下驱动所述晶体管器件，使得所述导通状态下的驱动电压和所述第三关断状态下的驱动电压具有相反的极性。
16.根据权利要求14所述的驱动电路，其中，所述RC电路包括：
具有电容器和第一电阻器的串联电路，以及
与所述具有电容器和第一电阻器的串联电路并联连接的第二电阻器。
17.根据权利要求16所述的驱动电路，其中，所述第二电阻器的电阻在所述第一电阻器的电阻的50倍至200倍之间。
18.一种电子电路，包括：
根据权利要求11至17中任一项所述的驱动电路；以及
晶体管器件。
19.根据权利要求18所述的电子电路，其中，所述晶体管器件是高电子迁移率晶体管。
CN201810972867.1A 2017-08-25 2018-08-24 用于驱动晶体管器件的方法、驱动电路和电子电路 Active CN109428573B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017119600.5A DE102017119600B4 (de) 2017-08-25 2017-08-25 Verfahren zum Ansteuern eines Transistorbauelements mit nicht-isoliertem Gate, Ansteuerschaltung und elektronische Schaltung
DE102017119600.5 2017-08-25

Publications (2)

Publication Number Publication Date
CN109428573A CN109428573A (zh) 2019-03-05
CN109428573B true CN109428573B (zh) 2022-08-23

Family

ID=65320698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810972867.1A Active CN109428573B (zh) 2017-08-25 2018-08-24 用于驱动晶体管器件的方法、驱动电路和电子电路

Country Status (3)

Country Link
US (1) US10454456B2 (zh)
CN (1) CN109428573B (zh)
DE (1) DE102017119600B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018235423A1 (ja) * 2017-06-20 2018-12-27 シャープ株式会社 整流回路および電源装置
JP7118027B2 (ja) * 2019-04-17 2022-08-15 三菱電機株式会社 ゲートドライバ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103997205A (zh) * 2012-11-05 2014-08-20 矽力杰半导体技术(杭州)有限公司 一种自供电的源极驱动电路及应用其的开关电源
CN104883170A (zh) * 2014-02-28 2015-09-02 英飞凌科技奥地利有限公司 可作为电子开关操作的电子电路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2739969B1 (fr) * 1995-10-12 1997-11-14 Schneider Electric Sa Circuit d'alimentation d'une bobine d'excitation d'un electro-aimant
US6992520B1 (en) * 2002-01-22 2006-01-31 Edward Herbert Gate drive method and apparatus for reducing losses in the switching of MOSFETs
FR2947973B1 (fr) * 2009-07-07 2011-06-17 Schneider Toshiba Inverter Dispositif de commande d'un transistor de puissance
JP5606960B2 (ja) * 2011-02-25 2014-10-15 トランスフォーム・ジャパン株式会社 トランジスタの制御回路、トランジスタの制御システム、およびトランジスタの制御方法
GB201120640D0 (en) * 2011-11-30 2012-01-11 Univ Birmingham Power converter
US9673732B2 (en) * 2012-01-24 2017-06-06 Infineon Technologies Austria Ag Power converter circuit
US9344006B2 (en) * 2012-05-29 2016-05-17 Infineon Technologies Austria Ag Driving circuit for a transistor
US9671799B2 (en) * 2013-02-04 2017-06-06 Infineon Technologies Austria Ag System and method for a power supply controller
US9281741B2 (en) * 2013-03-12 2016-03-08 Taiwan Semiconductor Manufacturing Company Limited Start-up circuit for voltage regulation circuit
US9071245B2 (en) * 2013-04-24 2015-06-30 Hamilton Sundstrand Corporation Solid state power controller gate control
US20150015072A1 (en) * 2013-07-12 2015-01-15 Infineon Technologies Austria Ag Power Converter Circuit and Method
US9444448B2 (en) * 2013-12-10 2016-09-13 General Electric Company High performance IGBT gate drive
US9237288B2 (en) * 2013-12-19 2016-01-12 City University Of Hong Kong Signal modulating interface for a solid state electronic device
US9509284B2 (en) * 2014-03-04 2016-11-29 Infineon Technologies Austria Ag Electronic circuit and method for operating a transistor arrangement
US9948289B2 (en) * 2015-06-02 2018-04-17 Infineon Technologies Austria Ag System and method for a gate driver
CN104883038B (zh) * 2015-06-15 2017-12-12 山东大学 一种应用负压关断半桥电路驱动器的半桥电路及其方法
KR20240023687A (ko) * 2015-10-21 2024-02-22 마이크로칩 테크날러지 인코포레이티드 불포화 또는 단락 결함을 제어하는 SiC 및 IGBT 전력 디바이스용 게이트 드라이브 제어 시스템
US9490798B1 (en) * 2015-10-21 2016-11-08 Agileswitch, Llc Gate drive control system for SiC and IGBT power devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103997205A (zh) * 2012-11-05 2014-08-20 矽力杰半导体技术(杭州)有限公司 一种自供电的源极驱动电路及应用其的开关电源
CN104883170A (zh) * 2014-02-28 2015-09-02 英飞凌科技奥地利有限公司 可作为电子开关操作的电子电路

Also Published As

Publication number Publication date
CN109428573A (zh) 2019-03-05
DE102017119600B4 (de) 2019-06-27
US10454456B2 (en) 2019-10-22
US20190068173A1 (en) 2019-02-28
DE102017119600A1 (de) 2019-02-28

Similar Documents

Publication Publication Date Title
US7675275B2 (en) DC-DC converter
KR101229462B1 (ko) 프리휠링 다이오드를 구비한 스텝-다운 스위칭 레귤레이터
US8810287B2 (en) Driver for semiconductor switch element
US8957642B2 (en) Enhancement mode III-nitride switch with increased efficiency and operating frequency
US11245324B2 (en) Switching converter and a method thereof
US9502973B2 (en) Buck converter with III-nitride switch for substantially increased input-to-output voltage ratio
KR101831371B1 (ko) 안정화된 스위칭 주파수를 갖는 벅 변환기
US9998110B2 (en) System and method for variable impedance gate driver
US9729060B2 (en) Power conversion apparatus having DC-DC converters with different gate resistances
US9793810B2 (en) Control method for zero voltage switching buck-boost power converters
CN109891730B (zh) Dc-dc转换器
KR101820232B1 (ko) 전력 변환기 회로를 동작시키기 위한 방법 및 전력 변환기 회로
JP2010074972A (ja) コンバータの制御回路
US10622881B2 (en) Circuits for softening switching phases in voltage converters
CN109428573B (zh) 用于驱动晶体管器件的方法、驱动电路和电子电路
JP2013026963A (ja) トランジスタ駆動回路
US10784775B1 (en) Switching converter with reduced dead-time
US10771049B1 (en) Control circuit and method for avoiding reverse recovery of a power transistor
CN111614249A (zh) 二极管电路
US9742281B2 (en) Inductive buck-boost-converter and method for driving an inductive buck-boost-converter
US6856523B2 (en) Level shifted drive for clamp device
JP2011142815A (ja) コンバータの制御回路
JP2017532945A (ja) 電圧コンバータのためのアダプティブコントローラ
CN109428492B (zh) 开关变换器、操作开关变换器的方法以及箝位电路
JP4319336B2 (ja) Ｍｏｓスイッチング回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant