WO2017037917A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2017037917A1
WO2017037917A1 PCT/JP2015/075071 JP2015075071W WO2017037917A1 WO 2017037917 A1 WO2017037917 A1 WO 2017037917A1 JP 2015075071 W JP2015075071 W JP 2015075071W WO 2017037917 A1 WO2017037917 A1 WO 2017037917A1
Authority
WO
WIPO (PCT)
Prior art keywords
input terminal
signal input
power semiconductor
voltage
terminal
Prior art date
Application number
PCT/JP2015/075071
Other languages
English (en)
French (fr)
Inventor
幸夫 中嶋
隆義 三木
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112015006874.0T priority Critical patent/DE112015006874T5/de
Priority to US15/751,982 priority patent/US10312904B2/en
Priority to JP2017501417A priority patent/JP6246415B2/ja
Priority to CN201580082638.7A priority patent/CN107996017B/zh
Priority to PCT/JP2015/075071 priority patent/WO2017037917A1/ja
Publication of WO2017037917A1 publication Critical patent/WO2017037917A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/795—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors
    • H03K17/7955—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors using phototransistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Definitions

  • This invention relates to the power converter device provided with the power semiconductor module which accommodated the power semiconductor switching element.
  • Power conversion devices such as inverter devices, servo amplifier devices, and switching power supply devices incorporate a power semiconductor switching element.
  • the conduction state between the first main terminal and the second main terminal changes according to an electrical signal applied between the first signal input terminal and the second signal input terminal.
  • the gate driving circuit drives the power semiconductor switching element by applying an electrical signal between the first signal input terminal and the second signal input terminal of the power semiconductor switching element.
  • Patent Document 1 a divided voltage obtained by dividing a voltage between main terminals of a power semiconductor switching element by a resistor is generated and transmitted to a gate drive circuit.
  • the gate drive circuit includes current drive means for injecting current into the first signal input terminal of the power semiconductor switching element according to the divided voltage.
  • Patent Document 2 a divided voltage obtained by dividing the voltage between the main terminals of the power semiconductor switching element by two capacitors is generated and transmitted to the gate drive circuit.
  • Two capacitors for generating a divided voltage are molded in one package to constitute an element module.
  • the power converter must have mechanical strength that can withstand vibration.
  • a large vibration is applied to a power conversion device mounted on a moving body such as an automobile or a railway vehicle.
  • Even power converters installed in buildings need to withstand vibration during transportation.
  • Patent Document 1 does not disclose a technique relating to mechanical strength that can withstand vibration.
  • the two capacitors for generating the divided voltage are molded and configured in one package, they have mechanical strength that can withstand vibration.
  • it since it is molded, there is a problem that it is difficult to change the constant of the impedance element that generates the divided voltage.
  • the present invention has been made in view of the above, and obtains a power conversion device that can easily change the constant of an impedance element that generates a divided voltage while ensuring mechanical strength that can withstand vibration. For the purpose.
  • the present invention provides a power semiconductor module that houses one or more power semiconductor switching elements, a gate drive circuit that drives the power semiconductor switching elements,
  • the power semiconductor module includes: a first main terminal connected to a collector potential or a drain potential of the power semiconductor switching element; and a first signal input terminal; A second signal input terminal connected to a gate potential of the power semiconductor switching element; a second main terminal and a third signal input terminal connected to an emitter potential or a source potential of the power semiconductor switching element;
  • the power converter detects a voltage between the first signal input terminal and the third signal input terminal.
  • a voltage dividing circuit board that generates a voltage and transmits the voltage to the gate driving circuit, the voltage dividing circuit board being electrically connected to the first signal input terminal and the third signal input terminal;
  • the gate driving circuit is mounted on the power semiconductor module, and the gate driving circuit changes the driving speed of the power semiconductor switching element according to the divided voltage output from the voltage dividing circuit board.
  • the present invention it is possible to easily change the constant of the impedance element that generates the divided voltage while ensuring the mechanical strength that can withstand vibration.
  • FIG. 3 is a circuit diagram showing a main configuration of the power conversion device according to the first embodiment.
  • the perspective view which shows the structural example of the semiconductor module for electric power in the power converter device of Embodiment 1.
  • FIG. The perspective view which shows the structural example of the voltage dividing circuit in the power converter device of Embodiment 1.
  • FIG. The perspective view which shows the example of arrangement
  • the circuit diagram which shows the principal part structure of the power converter device which concerns on Embodiment 2.
  • FIG. 2 The perspective view which shows the principal part structure of the power converter device which concerns on Embodiment 2.
  • FIG. 1 Sectional drawing which shows the 3rd Example which accommodates a signal wiring in the insulating tube used with the power converter device which concerns on Embodiment 3.
  • FIG. The perspective view which shows the example of arrangement
  • FIG. The perspective view which shows the example of a connection between the voltage divider circuit board and the gate drive circuit board in the power converter device of Embodiment 4.
  • FIG. 1 is a circuit diagram showing a main configuration of the power conversion device according to the first embodiment.
  • 2 to 5 are perspective views showing the configuration of the main part of the power conversion device according to the first embodiment.
  • FIG. 2 shows an arrangement example of the terminal portion of the power semiconductor module 10A
  • FIG. 4 shows an example of the configuration of the voltage dividing circuit 16A
  • FIG. 4 shows an example of the arrangement of the terminal portions of the gate drive circuit 12A
  • FIG. 5 shows a circuit board 12K, voltage dividing circuit board 16K, and power semiconductor module 10A configured as shown in FIGS. A connection example between them is shown.
  • FIGS. 2 to 5 are merely examples, and are not limited to the configuration examples in the drawings.
  • the power conversion device includes a power semiconductor module 10A in which a power semiconductor switching element for driving a drive load (for example, a motor) (not shown) is housed, and a power semiconductor module.
  • a gate drive circuit 12A which is a peripheral circuit for controlling 10A, a switching signal generating unit 20 for generating a switching signal for controlling the power semiconductor module 10A, and a switching signal generated by the switching signal generating unit 20 are received.
  • an insulation circuit 14A that transmits to the gate drive circuit 12A and a voltage dividing circuit 16A that detects a voltage between main terminals in the power semiconductor module 10A and generates a divided voltage are provided.
  • the power semiconductor module 10A accommodates a power semiconductor switching element in which a transistor element 10Aa and a diode element 10Ab are connected in parallel.
  • a transistor element 10Aa an IGBT as illustrated in FIG. 1 is exemplified, but the transistor element 10Aa is not limited to the IGBT, and for example, a MOSFET may be used.
  • the connection of the diode element 10Ab may be omitted.
  • the power semiconductor module 10A constitutes one arm in the power conversion circuit. If the power conversion circuit is a half-bridge circuit (hereinafter referred to as a “half-bridge circuit”), two power semiconductor modules are connected in series. In the half-bridge circuit, the power semiconductor switching element to which the high potential side voltage is applied is “positive power semiconductor switching element”, “P side power semiconductor switching element”, “upper power semiconductor switching element”, etc. Also referred to as “positive side arm”, “high potential side arm”, “P side arm”, “upper arm” and the like. The power semiconductor switching elements to which the low potential side voltage is applied are referred to as “negative power semiconductor switching elements”, “N side power semiconductor switching elements”, “lower power semiconductor switching elements”, and the like.
  • the power conversion circuit is a single-phase inverter circuit, it can be configured by connecting two half-bridge circuits in parallel. If the power conversion circuit is a three-phase inverter circuit, the three half-bridge circuits are connected in parallel. It can be configured by connecting.
  • the power semiconductor module 10A includes a collector main terminal 10A1 that is a first main terminal, an emitter main terminal 10A2 that is a second main terminal connected to the emitter potential of the transistor element 10Aa, and a first signal input terminal.
  • a collector auxiliary terminal 10A3, a gate auxiliary terminal 10A4 that is a second signal input terminal, and an emitter auxiliary terminal 10A5 that is a third signal input terminal are provided.
  • the collector main terminal 10A1 is connected to the collector potential of the transistor element 10Aa
  • the emitter main terminal 10A2 and the emitter auxiliary terminal 10A5 are connected to the emitter potential
  • the gate auxiliary terminal 10A4 is connected to the gate potential.
  • the transistor element 10Aa is a MOSFET
  • the “collector potential” is “drain potential” and the “emitter potential” is “source potential”.
  • collector main terminal 10A1 An arrangement example of the collector main terminal 10A1, the emitter main terminal 10A2, the collector auxiliary terminal 10A3, the gate auxiliary terminal 10A4, and the emitter auxiliary terminal 10A5 is as shown in FIG.
  • three collector main terminals 10A1, three emitter main terminals 10A2, one collector auxiliary terminal 10A3, one gate auxiliary terminal 10A4 and one emitter auxiliary are provided on one main surface side of the module housing 10S.
  • Terminal 10A5 is arranged.
  • the three collector main terminals 10A1 are arranged along the longitudinal direction on one end side in the longitudinal direction of the module casing 10S, and the three emitter main terminals 10A2 are arranged in the module casing at the center of the module casing 10S.
  • One collector auxiliary terminal 10A3, one gate auxiliary terminal 10A4, and one emitter auxiliary terminal 10A5 are arranged along the longitudinal direction of 10S, and are arranged in the longitudinal direction on the other end side in the longitudinal direction of the module housing 10S. Are arranged along. Note that the arrangement example of FIG. 2 is an example, and it goes without saying that other arrangement examples are allowed.
  • the gate drive circuit 12A is a circuit that drives the power semiconductor module 10A.
  • the gate drive circuit 12A is provided for each power semiconductor switching element. That is, if the power conversion circuit that is the main circuit of the power conversion device is a single-phase inverter circuit, four gate drive circuits are provided, and if the power conversion circuit is a three-phase inverter circuit, six gate drive circuits are provided. It is done.
  • the gate drive circuit 12A includes four transistor elements that are bridge-connected, specifically, a first on transistor 12A1a, a first off transistor 12A1b, a second on transistor 12A1c, and a second off transistor 12A1d. It has.
  • the first on transistor 12A1a and the first off transistor 12A1b are connected in series via two gate resistors 12A2a and 12A2b, and the second on transistor 12A1c and the second off transistor 12A1d are 2
  • Two gate resistors 12A2c and 12A2d are connected in series.
  • the gate drive circuit 12A is provided with a divided voltage input terminal 12A6a that is one input terminal, and a gate output terminal 12A6b and an emitter output terminal 12A6c that are two output terminals.
  • the connection point of the gate resistors 12A2a and 12A2b and the connection point of the gate resistors 12A2c and 12A2d are connected, and further connected to the gate output terminal 12A6b.
  • FIG. 4 shows an arrangement example of terminal portions in the gate drive circuit 12A.
  • the circuit configuration of FIG. 1 is provided by providing the divided voltage input terminal 12A6a, the gate output terminal 12A6b, and the emitter output terminal 12A6c on the circuit board 12K. Is embodied.
  • the circuit board 12K may be the same board as the circuit board on which the gate drive circuit 12A is mounted, or may be a different board. Hereinafter, the circuit board is also referred to as a “gate drive circuit board”.
  • the capacitors 12A5a and 12A5b are connected in series and function as the operating power supply 12A5 for the first on transistor 12A1a and the first off transistor 12A1b.
  • a connection point between the capacitors 12A5a and 12A5b is connected to the emitter output terminal 12A6c inside the gate drive circuit 12A.
  • the gate drive circuit 12A includes a switching speed switching unit 12A3 that switches a speed when driving the power semiconductor module 10A.
  • the switching speed switching unit 12A3 can be configured by a logic circuit, for example.
  • the gate drive circuit 12A includes a divided voltage determination unit 12A4.
  • the divided voltage generated by a voltage dividing circuit 16A described later is input to the divided voltage determination unit 12A4.
  • the input divided voltage includes information on the voltage between the main terminals in the power semiconductor module 10A.
  • Divided voltage determination unit 12A4 compares the divided voltage with a reference voltage, and generates a signal indicating whether the divided voltage is higher or lower than the reference voltage (hereinafter referred to as “voltage determination signal” or “determination signal”). And output to the switching speed switching unit 12A3.
  • the insulation circuit 14A is a circuit that electrically insulates the switching signal generator 20 and the gate drive circuit 12A. As illustrated, the insulating circuit 14A can be configured using a photocoupler including a light emitting diode 14A1 and a phototransistor 14A2.
  • the voltage dividing circuit 16A is provided with an impedance element group 16e in which a plurality of impedance elements are connected in series.
  • impedance element group 16e in which a plurality of impedance elements are connected in series.
  • four resistance elements 16e1, 16e2, 16e3, and 16e4 connected in series are illustrated.
  • the voltage dividing circuit 16A includes two connection terminals, ie, a collector connection terminal 16A1 and an emitter connection terminal 16A2, a divided voltage output terminal 16A3 that is one output terminal, and an emitter input terminal 16A4 that is one input terminal. And are provided.
  • One end of the resistance element 16e1 is connected to the collector connection terminal 16A1, and one end of the resistance element 16e4 is connected to each of the emitter connection terminal 16A2 and the emitter input terminal 16A4, and the connection point between the resistance element 16e3 and the resistance element 16e4 is divided. Wired to the voltage output terminal 16A3. That is, in the configuration of FIG. 1, the divided voltage generated in the resistance element 16e4 is applied to the divided voltage determination unit 12A4.
  • FIG. 3 shows an example of the configuration of the voltage dividing circuit 16A.
  • the impedance element group 16e is arranged on the voltage dividing circuit board 16K, and a resistor element is formed with a U-shaped electric wiring so that a terminal can be easily provided.
  • the circuit configuration shown in FIG. 1 is realized by connecting the two terminals and providing the collector connection terminal 16A1, the emitter connection terminal 16A2, the divided voltage output terminal 16A3, and the emitter input terminal 16A4 on the electrical wiring.
  • the voltage dividing circuit 16A is mounted on the power semiconductor module 10A as shown in FIG. At this time, the collector connection terminal 16A1 and the collector auxiliary terminal 10A3 of the power semiconductor module 10A are electrically connected, and the emitter connection terminal 16A2 and the emitter auxiliary terminal 10A5 of the power semiconductor module 10A are electrically connected. Configured to be Further, the divided voltage output terminal 16A3 of the voltage dividing circuit 16A and the divided voltage input terminal 12A6a of the gate drive circuit board 12K are connected by a signal wiring 18A1 which is a divided voltage signal wiring, and the gate of the power semiconductor module 10A.
  • the auxiliary terminal 10A4 and the gate output terminal 12A6b of the gate driving circuit board 12K are connected by a signal wiring 18A2 which is a gate signal wiring, and the emitter input terminal 16A4 of the voltage dividing circuit 16A and the emitter output terminal 12A6c of the gate driving circuit board 12K are connected.
  • a signal wiring 18A3 which is an emitter signal wiring.
  • the impedance element group 16e may be configured by connecting capacitors or diodes in series instead of the resistance elements. Moreover, it is not limited to the serial connection of a resistance element, a capacitor
  • the divided voltage may be increased according to the input withstand voltage of the divided voltage determination unit 12A4.
  • a voltage generated in the resistance elements 16e3 and 16e4 that is, a voltage across the resistance elements 16e3 and 16e4 may be extracted as a divided voltage.
  • the switching signal generator 20 generates a switching signal for driving the power semiconductor module 10A and outputs the switching signal to the insulating circuit 14A.
  • a switching signal from the switching signal generator 20 for example, when a command signal for controlling the power semiconductor module 10A to be turned on (hereinafter referred to as an “on command signal”) is input to the insulation circuit 14A, the light emitting diode 14A1 is Lights up and the phototransistor 14A2 becomes conductive. Further, as a switching signal from the switching signal generator 20, for example, a command signal for controlling the power semiconductor module 10A to be turned off (hereinafter referred to as an “off command signal”) is input to the insulating circuit 14A to emit light. The diode 14A1 is turned off and the phototransistor 14A2 is turned off. In this way, the ON command signal and the OFF command signal from the switching signal generation unit 20 are recognized by the switching speed switching unit 12A3 of the gate drive circuit 12A as a current change due to a change in the conduction state of the phototransistor 14A2.
  • the voltage dividing circuit 16A includes a voltage applied between the main terminals of the power semiconductor module 10A, that is, a collector main terminal 10A1 that is a first main terminal of the power semiconductor module 10A, and a second voltage of the power semiconductor module 10A. A divided voltage obtained by dividing the voltage between the main terminal and the emitter main terminal 10A2 is generated and output to the gate drive circuit 12A.
  • the divided voltage generated by the voltage dividing circuit 16A is input to the divided voltage determination unit 12A4 of the gate drive circuit 12A.
  • the divided voltage determination unit 12A4 generates a determination signal indicating whether the divided voltage is higher or lower than the reference voltage, and outputs the determination signal to the switching speed switching unit 12A3.
  • the switching speed switching unit 12A3 switches the driving speed of the power semiconductor module 10A based on the determination signal from the divided voltage determination unit 12A4 and the command signal from the insulation circuit 14A. Details of the operation when switching the driving speed of the power semiconductor module 10A are as follows.
  • both the first on transistor 12A1a and the second on transistor 12A1c are controlled to be on, and the first off transistor 12A1b and Both of the second off transistors 12A1d are controlled to be off. If both the first on transistor 12A1a and the second on transistor 12A1c are controlled to be on, both the gate resistors 12A2a and 12A2c are connected in parallel to the first signal input terminal 10A3. Becomes smaller and the switching speed becomes faster.
  • the speed at which the power semiconductor module 10A is turned on is decreased, only one of the first on transistor 12A1a and the second on transistor 12A1c is controlled to be turned on, Both the off transistor 12A1b and the second off transistor 12A1d are controlled to be off.
  • the gate resistor 12A2a is connected to the first signal input terminal 10A3, the gate resistance is increased, and the switching speed is decreased.
  • both the first on transistor 12A1a and the second on transistor 12A1c are controlled to be off, and the first off transistor 12A1b and Both of the second off transistors 12A1d are controlled to be on. If both the first off transistor 12A1b and the second off transistor 12A1d are controlled to be on, both the gate resistors 12A2b and 12A2d are connected in parallel to the first signal input terminal 10A3. Becomes smaller and the switching speed becomes faster.
  • both the first on transistor 12A1a and the second on transistor 12A1c are controlled to be off, and the first off transistor 12A1b is turned off. Only one of the second off transistor 12A1d is controlled to be on. For example, if only the first off transistor 12A1b is controlled to be turned on, only the gate resistor 12A2b is connected to the first signal input terminal 10A3, the gate resistance is increased and the switching speed is decreased.
  • said control is an example and is not limited to those controls.
  • the gate resistor 12A2c having a smaller resistance value than that of the gate resistor 12A2a is used and the speed when turning on the power semiconductor module 10A is reduced, the gate resistor having a relatively large resistance value
  • the first on transistor 12A1a connected to 12A2a is controlled to be turned on and the power semiconductor module 10A is turned on at high speed, it is connected to the gate resistor 12A2c having a relatively small resistance value.
  • the second on transistor 12A1c may be controlled to be on.
  • the gate resistor 12A2d when the resistance of the gate resistor 12A2d is smaller than that of the gate resistor 12A2b and the speed when turning off the power semiconductor module 10A is reduced, a relatively large resistance value is set.
  • the first off transistor 12A1b connected to the gate resistor 12A2b having the first off transistor 12A1b is controlled to be turned on to increase the speed when the power semiconductor module 10A is turned off, the gate resistor 12A2d having a relatively small resistance value is used.
  • the second off transistor 12A1d connected to may be controlled to be turned on.
  • the voltage dividing circuit including a plurality of impedance elements is configured by the substrate and the voltage dividing circuit substrate is mounted on the power semiconductor module, it can withstand vibration. It becomes possible to ensure mechanical strength.
  • the divided voltage output terminal for taking out the divided voltage is provided on the voltage dividing circuit board, and any impedance among the impedance elements constituting the impedance element group is provided. Since the voltage generated in the element is input to the gate drive circuit via the divided voltage output terminal, it is possible to easily change the constant of the impedance element that generates the divided voltage.
  • FIG. FIG. 6 is a circuit diagram showing a main configuration of the power conversion device according to the second embodiment
  • FIG. 7 shows the voltage divider circuit board 16K and the gate drive circuit board 12K in the power conversion device of the second embodiment. It is a perspective view which shows the example of a connection between them. 6 and FIG. 7, in the power conversion device according to the second embodiment shown in FIG. 1, the gate output terminal 12A6b of the gate drive circuit 12A and the power semiconductor module 10A of the power conversion device according to the first embodiment shown in FIG.
  • the configuration in which the signal wiring 18A2 is connected to the gate auxiliary terminal 10A4 is changed to the configuration in which the wiring is connected via the voltage dividing circuit 16A.
  • the voltage dividing circuit board 16K is provided with a gate connection terminal 16A5 and a gate input terminal 16A6.
  • the gate connection terminal 16A5 and the gate input terminal 16A6 are connected on the substrate.
  • the gate input terminal 16A6 is connected to the gate output terminal 12A6b through the signal wiring 18A2.
  • it is the same as that of FIG. 1, and it attaches
  • the connection places with the gate drive circuit which are two places in the first embodiment are changed in the second embodiment. Since the number is increased to three, an effect that the mechanical strength can be increased as compared with the first embodiment is obtained.
  • FIG. 8 is a perspective view showing a connection example between the voltage dividing circuit board 16K and the gate drive circuit board 12K in the power conversion device of the third embodiment. It is a circuit diagram which shows the principal part structure of the power converter device which concerns.
  • the signal wiring 18A1 connecting the gate drive circuit board 12K and the voltage dividing circuit board 16K. , 18A2 and 18A3 are housed in an insulating tube 22 and configured.
  • 9 to 12 are sectional views showing variations (first to third embodiments) in which signal wiring is accommodated in an insulating tube.
  • FIG. 9 shows a first embodiment.
  • three signal wires of a first signal wire 22A1a, a second signal wire 22A2a, and a third signal wire 22A3a are accommodated in the insulating tube 22A.
  • Each of the first signal wiring 22A1a, the second signal wiring 22A2a, and the third signal wiring 22A3a secures insulation even when the signal wirings are in contact with each other. Therefore, the first signal wiring coating 22A1b and the second signal wiring coating 22A2b are used.
  • the third signal wiring cover 22A3b In FIG. 9, gaps are visible between the signal wires.
  • the signal wires may be fixed by filling the gaps with a filler or the like, or the signal wires are fixed by narrowing the insulating tube 22A. You may make it do.
  • the first signal wiring 22A1a used as the divided voltage signal wiring and the third signal wiring 22A3a used as the emitter signal wiring can be arranged close to each other. Since the wiring loop surrounding 22A1aB1 and the third signal wiring 22A3a can be kept small and the parasitic inductance between the first signal wiring 22A1a and the third signal wiring 22A3a can be suppressed, the gate drive from the voltage dividing circuit board 16K. It is possible to improve the signal quality of the divided voltage transmitted to the circuit 12A.
  • FIG. 10 shows a second embodiment.
  • the first signal wiring 22B1, the second signal wiring 22B2, and the third signal wiring 22B3 housed in the insulating tube 22B are not covered, and the first signal wiring 22B1 and the second signal wiring are not provided.
  • the entire wiring 22B2 and third signal wiring 22B3 are covered. That is, in the second embodiment, the covering 22B4 that covers the periphery of the first signal wiring 22B1, the second signal wiring 22B2, and the third signal wiring 22B3 and the cylindrical portion that constitutes the insulating tube 22B are integrally configured. ing.
  • the first signal wiring 22B1, the second signal wiring 22B2, and the third signal wiring 22B3 are rigidly held inside the insulating tube 22B.
  • the mechanical strength that can withstand vibration can be further strengthened.
  • FIG. 11 is a diagram showing a modification of the second embodiment.
  • the cover 22B4 that covers the periphery of the first signal wiring 22B1, the second signal wiring 22B2, and the third signal wiring 22B3, and the cylindrical portion 22B5 that forms the insulating tube may be formed of different members. Good.
  • FIG. 12 shows a third embodiment.
  • the second signal wiring 22C2 is formed in a cylindrical shape, and the second signal wiring
  • the first signal wiring 22C1 and the third signal wiring 22C3 are accommodated in the wiring 22C2, and a common coating 22C4 is applied to the first signal wiring 22C1 and the third signal wiring 22C3.
  • the first signal wiring 22C1, the second signal wiring 22C2, and the third signal wiring 22C3 are rigidly held inside the insulating tube 22C, in addition to the effects of the first embodiment, The mechanical strength that can withstand vibration can be further strengthened.
  • a high-speed switching signal (gate drive signal) is placed on the gate signal wiring, so that it is easily affected by the skin effect.
  • the second signal wiring 22C2 used as the gate signal wiring has a cylindrical structure, a further effect is obtained in that it is less susceptible to the skin effect.
  • Embodiment 4 FIG. In the fourth embodiment, a case where a 2-in-1 module is used as a power semiconductor module constituting a power conversion circuit will be described.
  • FIG. 13 is a circuit diagram showing a main configuration of the power conversion device according to the fourth embodiment.
  • 14 to 17 are perspective views showing the configuration of the main part of the power conversion device according to the fourth embodiment.
  • FIG. 14 shows an arrangement example of terminal portions of the power semiconductor module 50
  • FIG. FIG. 16 shows an example of the arrangement of the terminal portions of the gate drive circuits 12A and 12B.
  • FIG. 17 shows the gate drive circuit boards 12AK and 12BK and the voltage divider circuit board 16K configured as shown in FIGS. The connection example between is shown. Note that the configurations of FIGS. 14 to 17 are merely examples, and are not limited to the configuration examples of the respective drawings.
  • the power semiconductor module 50 includes a first semiconductor switching element in which a transistor element 50Aa and a diode element 50Ab are connected in parallel, and a second semiconductor element in which a transistor element 50Ba and a diode element 50Bb are connected in parallel.
  • This is a 2-in-1 module in which a semiconductor switching element is connected in series and accommodated in the module.
  • the first semiconductor switching element constitutes a P-side arm
  • the second semiconductor switching element constitutes an N-side arm.
  • the transistor elements 50Aa and 50Ba are exemplified by IGBTs as shown in FIG. 13, but are not limited to IGBTs.
  • the connection of the diode elements 50Ab and 50Bb may be omitted.
  • the power semiconductor module 50 includes a P-side main terminal 50P that is a high-potential side main terminal, an N-side main terminal 50N that is a low-potential side main terminal, and an AC main terminal that is connected to a load (not shown).
  • An N-side collector auxiliary terminal 50B3 that is a fourth signal input terminal, an N-side gate auxiliary terminal 50B4 that is a fifth signal input terminal, and an N-side emitter auxiliary terminal 50B5 that is a sixth signal input terminal are provided.
  • P side main terminal 50P N side main terminal 50N, AC main terminal 50AC, P side collector auxiliary terminal 50A3, P side gate auxiliary terminal 50A4, P side emitter auxiliary terminal 50A5, N side collector auxiliary terminal 50B3, N side gate auxiliary terminal
  • An arrangement example of 50B4 and N-side emitter auxiliary terminal 50B5 is as shown in FIG. According to FIG.
  • a P-side main terminal 50P on one main surface side of the module housing 50S, a P-side main terminal 50P, an N-side main terminal 50N, an AC main terminal 50AC, a P-side collector auxiliary terminal 50A3, a P-side gate auxiliary terminal 50A4, P Side emitter auxiliary terminal 50A5, N side collector auxiliary terminal 50B3, N side gate auxiliary terminal 50B4, and N side emitter auxiliary terminal 50B5 are arranged.
  • the P-side main terminal 50P is arranged at the corner of the module housing 50S.
  • the N-side main terminal 50N is arranged at a corner on the opposite side of the direction orthogonal to the longitudinal direction of the module housing 50S with respect to the P-side main terminal 50P.
  • the P-side collector auxiliary terminal 50A3, the P-side gate auxiliary terminal 50A4, and the P-side emitter auxiliary terminal 50A5 are in the center of the module housing 50S and extend in the longitudinal direction of the module housing 50S with reference to the P-side main terminal 50P.
  • the P-side collector auxiliary terminal 50A3, the P-side emitter auxiliary terminal 50A5, and the P-side gate auxiliary terminal 50A4 are arranged in this order.
  • the interval between the P-side gate auxiliary terminal 50A4 and the P-side emitter auxiliary terminal 50A5 is narrower than the interval between the P-side collector auxiliary terminal 50A3 and the P-side emitter auxiliary terminal 50A5.
  • the N-side collector auxiliary terminal 50B3, the N-side gate auxiliary terminal 50B4, and the N-side emitter auxiliary terminal 50B5 are in the center of the module housing 50S and along the longitudinal direction of the module housing 50S with reference to the N-side main terminal 50N.
  • the N-side gate auxiliary terminal 50B4, the N-side emitter auxiliary terminal 50B5, and the N-side collector auxiliary terminal 50B3 are arranged in this order.
  • the distance between the N-side gate auxiliary terminal 50B4 and the N-side emitter auxiliary terminal 50B5 is narrower than the distance between the N-side collector auxiliary terminal 50B3 and the N-side emitter auxiliary terminal 50B5.
  • the AC main terminal 50AC has a horizontally long shape in a direction orthogonal to the longitudinal direction of the module housing 50S, and the AC main terminal is on the side opposite to the side where the P-side main terminal 50P and the N-side main terminal 50N are arranged.
  • the 50AC is arranged so that the longitudinal direction thereof is perpendicular to the longitudinal direction of the module housing 50S.
  • the gate drive circuit 12 ⁇ / b> A drives the first semiconductor switching element (transistor element 50 ⁇ / b> Aa) constituting the P-side arm among the power semiconductor switching elements constituting the power semiconductor module 50.
  • the gate drive circuit 12B is a gate drive circuit, and the gate drive circuit 12B drives the second semiconductor switching element (transistor element 50Ba) constituting the N-side arm among the power semiconductor switching elements constituting the power semiconductor module 50. This is a gate drive circuit.
  • the configuration of the gate drive circuit 12A is the same as or equivalent to the configuration of the second embodiment shown in FIG. 6, and the same or equivalent components are denoted by the same reference numerals and redundant description is omitted.
  • the configuration of the gate drive circuit 12B is the same as that of the gate drive circuit 12A.
  • the gate drive circuit 12B has the same configuration as the gate drive circuit 12A, and includes a divided voltage input terminal 12B6a, a gate output terminal 12B6b, and an emitter output terminal 12B6c. Is provided.
  • FIG. 16 shows an example of arrangement of terminal portions in the gate drive circuits 12A and 12B.
  • a divided voltage input terminal 12A6a, a gate output terminal 12A6b, and an emitter output terminal 12A6c are provided on the circuit board 12AK.
  • a divided voltage input terminal is provided on the circuit board 12BK.
  • the circuit configuration of FIG. 13 is implemented by providing 12B6a, gate output terminal 12B6b, and emitter output terminal 12B6c.
  • the circuit board 12AK may be the same board as the circuit board on which the gate driving circuit 12A is mounted, or may be a different board.
  • the circuit board is also referred to as a “gate drive circuit board”.
  • the insulating circuit 14A is a circuit that electrically insulates the switching signal generation unit 20 and the gate drive circuit 12A, and the insulation circuit 14B electrically connects the switching signal generation unit 20 and the gate drive circuit 12B. It is a circuit that insulates.
  • the configuration of the insulating circuits 14A and 14B is the same as or equivalent to the configuration of the insulating circuit 14A shown in FIG. 6, and further description thereof is omitted here.
  • the voltage dividing circuit 16 is provided with an impedance element group 16eA for detecting the voltage between the main terminals in the P side arm and an impedance element group 16eB for detecting the voltage between the main terminals in the N side arm.
  • the configuration and connection of the impedance element group 16eA are the same as or equivalent to those in FIG. 6, and the impedance element group 16eB will be described here.
  • FIG. 13 illustrates four resistance elements 16e5, 16e6, 16e7, and 16e8 connected in series.
  • the voltage dividing circuit 16 is provided with a collector connection terminal 16A1, an emitter connection terminal 16A2, a divided voltage output terminal 16A3, an emitter input terminal 16A4, a gate connection terminal 16A5 and a gate input terminal 16A6 shown in FIG.
  • a collector connection terminal 16B1, an emitter connection terminal 16B2, a divided voltage output terminal 16B3, an emitter input terminal 16B4, a gate connection terminal 16B5, and a gate input terminal 16B6 are provided for connection to the circuit 12B or the transistor element 50Ba constituting the N-side arm. It has been.
  • One end of the resistance element 16e5 is connected to the collector connection terminal 16B1, and one end of the resistance element 16e8 is connected to each of the emitter connection terminal 16B2 and the emitter input terminal 16B4, and the connection point between the resistance element 16e7 and the resistance element 16e8 is divided. Wired to the voltage output terminal 16B3. That is, in the configuration of FIG. 13, the divided voltage generated in the resistance element 16e8 is applied to the gate drive circuit 12B.
  • FIG. 15 shows an example of the configuration of the voltage dividing circuit 16, but the U-shaped electric wiring is provided so that the terminals can be easily provided after the impedance element groups 16eA and 16eB are arranged on the voltage dividing circuit board 16K.
  • the resistance elements are connected with each other. More specifically, the collector connection terminal 16A1, the emitter connection terminal 16A2, the divided voltage output terminal 16A3, the emitter input terminal 16A4, the gate connection terminal 16A5, and the like on the electric wiring connecting the resistance elements of the impedance element group 16eA.
  • the gate input terminal 16A6 is provided, and the collector connection terminal 16B1, the emitter connection terminal 16B2, the divided voltage output terminal 16B3, the emitter input terminal 16B4, and the gate connection terminal are arranged on the electric wiring connecting the resistance elements of the impedance element group 16eB.
  • the circuit configuration of FIG. 13 is implemented by providing 16B5 and the gate input terminal 16B6.
  • the voltage dividing circuit 16 is mounted on the power semiconductor module 50 as shown in FIG. At this time, the collector connection terminal 16A1 and the P side collector auxiliary terminal 50A3 of the power semiconductor module 50 are electrically connected, and the emitter connection terminal 16A2 and the P side emitter auxiliary terminal 50A5 of the power semiconductor module 50 are electrically connected. The gate connection terminal 16A5 and the P-side gate auxiliary terminal 50A4 of the power semiconductor module 50 are electrically connected, and the collector connection terminal 16B1 and the N-side collector auxiliary terminal 50B3 of the power semiconductor module 50 are electrically connected.
  • the emitter connection terminal 16B2 and the N-side emitter auxiliary terminal 50B5 of the power semiconductor module 50 are electrically connected, and the gate connection terminal 16B5 and the N-side gate auxiliary terminal 50B4 of the power semiconductor module 50 are electrically connected. Configured to be connected to each other.
  • the divided voltage output terminal 16A3 of the voltage dividing circuit 16 and the divided voltage input terminal 12A6a of the gate drive circuit board 12AK are connected by a signal wiring 18A1, and the gate input terminal 16A6 of the voltage divider circuit 16 and the gate drive circuit board are connected.
  • the gate output terminal 12A6b of 12AK is connected by a signal wiring 18A2, and the emitter input terminal 16A4 of the voltage dividing circuit 16 and the emitter output terminal 12A6c of the gate drive circuit board 12AK are connected by a signal wiring 18A3.
  • the divided voltage output terminal 16B3 and the divided voltage input terminal 12B6a of the gate drive circuit board 12BK are connected by a signal wiring 18B1, and the gate input terminal 16B6 of the voltage divider circuit 16 and the gate output terminal 12B6b of the gate drive circuit board 12BK are connected.
  • a signal wiring 18B2 is connected by a signal wiring 18B2
  • the emitter input of the voltage dividing circuit 16 is connected.
  • the emitter output terminal 12B6c terminal 16B4 and the gate drive circuit board 12BK are connected by the signal line 18 b 3.
  • the impedance element group 16e may be configured by connecting capacitors or diodes in series instead of the resistance elements. Moreover, it is not limited to the serial connection of a resistance element, a capacitor
  • FIG. 13 shows an example in which the divided voltage generated in the resistance elements 16e4 and 16e8 is detected.
  • the divided voltage may be increased according to the input withstand voltage of the divided voltage determination units 12A4 and 12B4.
  • the both-end voltages of the resistance elements 16e3 and 16e4 and the both-end voltages of the resistance elements 16e7 and 16e8 may be taken out as the divided voltages.
  • the present invention can be applied.
  • the configuration in which the gate connection terminals 16A5 and 16B5 and the gate input terminals 16A6 and 16B6 are provided on the voltage dividing circuit board 16K is disclosed.
  • a configuration in which 16A5 and 16B5 and gate input terminals 16A6 and 16B6 are not provided is also possible.
  • the gate output terminal 12A6b of the gate drive circuit 12A and the P-side gate auxiliary terminal 50A4 of the power semiconductor module 50 are connected by the signal wiring 18A2, and the gate output terminal 12B6b of the gate drive circuit 12B and the power semiconductor module 50 are connected.
  • the N-side gate auxiliary terminal 50B4 may be connected by the signal wiring 18B2.
  • the voltage dividing circuit board 16K and the gate drive circuits 12A and 12B are connected at four places, and the gate drive circuits 12A and 12B are connected at six places, as shown in FIGS. The mechanical strength is higher in the configuration.
  • the present invention is not limited to these embodiments.
  • the present invention can be applied even if the power semiconductor module is a 4 in 1 module, a 6 in 1 module, or the like.
  • FIG. 18 is a circuit diagram showing a main configuration of the power conversion device according to the fifth embodiment.
  • FIG. 19 shows a voltage divider circuit board 16K and gate drive circuit boards 12AK and 12BK in the power conversion device of the fifth embodiment. It is a perspective view which shows the example of a connection between these.
  • the number of impedance elements mounted on the voltage divider circuit board 16K is set. It is configured to increase the information of the divided voltage transmitted to the gate drive circuits 12A and 12B. Since the divided voltage information is increased, as shown in FIG.
  • the gate drive circuit 12A is provided with divided voltage determination units 12A4a and 12A4b, and the gate drive circuit 12B is divided into voltage division determination units. 12B4a and 12B4b are provided.
  • the gate drive circuit board 12AK is further provided with a divided voltage input terminal 12A6d, and the gate drive circuit board 12BK is further provided with a divided voltage input terminal 12B6d.
  • the divided voltage output terminal 16A7 and the divided voltage input terminal 12A6d are connected by a signal wiring 18A4 which is a divided voltage signal wiring, and the divided voltage output terminal 16B7 and the divided voltage input terminal 12B6d are divided.
  • the signal lines 18B4 that are voltage signal lines are connected.
  • an impedance further including four resistance elements 17e1, 17e2, 17e3, and 17e4 connected in series.
  • An element group 17e and an impedance element group 18e including eight resistor elements 18e1, 18e2, 18e3, 18e4, 18e5, 18e6, 18e7, and 18e8 connected in series are provided.
  • the voltage dividing circuit 16 is further provided with divided voltage output terminals 16A7 and 16B7 in addition to the divided voltage output terminals 16A3 and 16B3.
  • one end of the resistance element 17e1 is connected to each of the emitter connection terminal 16A2 and the emitter input terminal 16A4, and one end of the resistance element 17e4 is connected to each of the emitter connection terminal 16B2 and the emitter input terminal 16B4.
  • a connection point between the resistance element 17e1 and the resistance element 17e2 is connected to the divided voltage output terminal 16A3. That is, in the configuration of FIG. 18, the divided voltage generated in the resistance element 17e1 is applied to the divided voltage determination unit 12A4a.
  • one end of the resistance element 18e1 is connected to the collector connection terminal 16A1
  • one end of the resistance element 18e8 is connected to each of the emitter connection terminal 16B2 and the emitter input terminal 16B4, and the resistance element 18e7 and the resistance A connection point with the element 18e8 is connected to the divided voltage output terminal 16B7. That is, in the configuration of FIG. 18, the divided voltage generated in the resistance element 17e8 is applied to the divided voltage determination unit 12B4b.
  • the divided voltage generated in the resistance element 16e4 of the impedance element group 16eA is applied to the divided voltage determination unit 12A4b, and the divided voltage generated in the resistance element 16e8 of the impedance element group 16eB is determined as the divided voltage. It is applied to the part 12B4a.
  • the power conversion device is configured to increase the information on the divided voltage transmitted to the gate drive circuit. For example, when the load is operating as a source or when the load is operating as a sink. In this case, the voltage between the main terminals can be detected when the semiconductor switching element is in various operating states in which the semiconductor switching element is switched from on to off or from off to on, so that the range for performing the control for switching the switching speed can be expanded. Is obtained.
  • the connection points with the gate driving circuit which are six in the fourth embodiment are the same as those in the embodiment. Since the number is increased to 8 in 5, the effect that the mechanical strength can be increased as compared with the fourth embodiment is obtained.
  • the signal wirings 18A1 to 18A4 and the signal wirings 18B1 to 18B4 connecting the gate driving circuit boards 12AK and 12BK and the voltage dividing circuit board 16K are provided in the same manner as in the third embodiment. You may comprise and comprise in the inside of an insulation tube. With this configuration, since the signal wirings 18A1 to 18A4 and the signal wirings 18B1 to 18B4 are rigidly held inside the insulating tube, it is possible to further enhance the mechanical strength that can withstand vibration.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

　１または複数の電力用半導体スイッチング素子を収容した電力用半導体モジュール１０Ａは、電力用半導体スイッチング素子のコレクタ電位に接続されるコレクタ主端子１０Ａ１およびコレクタ補助端子１０Ａ３と、電力用半導体スイッチング素子のゲート電位に接続されるゲート補助端子１０Ａ４と、電力用半導体スイッチング素子のエミッタ電位に接続されるエミッタ主端子１０Ａ２およびエミッタ補助端子１０Ａ５と、を有する。電力変換装置は、コレクタ補助端子１０Ａ３とエミッタ補助端子１０Ａ５の間の電圧を検知した分圧電圧を生成してゲート駆動回路に伝達する分圧回路基板を有する。分圧回路基板は、コレクタ補助端子１０Ａ３およびエミッタ補助端子１０Ａ５に電気的に接続されるようにして電力用半導体モジュール１０Ａに搭載される。ゲート駆動回路１２Ａは、分圧回路基板が出力する分圧電圧に応じて電力用半導体スイッチング素子の駆動速度を変更する。

Description

電力変換装置
　本発明は、電力用半導体スイッチング素子を収容した電力用半導体モジュールを備えた電力変換装置に関する。
　インバータ装置、サーボアンプ装置、スイッチング電源装置といった電力変換装置は、電力用半導体スイッチング素子を内蔵する。電力用半導体スイッチング素子は、第１信号入力端子と第２信号入力端子との間に印加される電気信号に応じて第１主端子と第２主端子の間の導通状態が変化する。ゲート駆動回路は、電力用半導体スイッチング素子の第１信号入力端子と第２信号入力端子との間に電気信号を印加して電力用半導体スイッチング素子を駆動する。
　従来技術として、電力用半導体スイッチング素子の主端子間の電圧を電気部品により分圧して分圧電圧を生成してゲート駆動回路に伝達し、ゲート駆動回路が伝達された分圧電圧に応じて電力用半導体スイッチング素子の駆動方法を変化させる電力変換装置が公知である（例えば、下記特許文献１，２を参照）。
　特許文献１においては、電力用半導体スイッチング素子の主端子間の電圧を抵抗で分圧した分圧電圧を生成してゲート駆動回路に伝達する。ゲート駆動回路は、分圧電圧に応じて電力用半導体スイッチング素子の第１信号入力端子に電流を注入する電流駆動手段を備える構成が開示されている。
　また、特許文献２においては、電力用半導体スイッチング素子の主端子間の電圧を２つのコンデンサで分圧した分圧電圧を生成してゲート駆動回路に伝達する。分圧電圧を生成するための２つのコンデンサは、１つのパッケージにモールドされて素子モジュールを構成している。分圧電圧が基準値よりも高くなると、内蔵されているＦＥＴ部品がオフし、ゲート駆動回路が高インピーダンス状態になるように動作する。
特開２００５－８６９４０号公報 特開２０１４－５０１７９号公報
　電力変換装置には振動に耐えられる機械的強度が必要である。特に、自動車、鉄道車両などの移動体に搭載される電力変換装置には、大きな振動が加わる。建物に設置される電力変換装置であっても、輸送時の振動には耐える必要がある。
　ここで、上記特許文献１には、振動に耐えられる機械的強度に関する技術は開示されていない。また、特許文献２の電力変換装置では、分圧電圧を生成するための２つのコンデンサは、１つのパッケージにモールドされて構成されているので、振動に耐え得る機械的強度を有していることが期待されるものの、モールドされているが故に、分圧電圧を生成するインピーダンス要素の定数を変更することが困難であるという課題がある。
　本発明は、上記に鑑みてなされたものであって、振動に耐え得る機械的強度を確保しつつ、分圧電圧を生成するインピーダンス要素の定数を容易に変更することができる電力変換装置を得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明は、１または複数の電力用半導体スイッチング素子を収容した電力用半導体モジュールと、前記電力用半導体スイッチング素子を駆動するゲート駆動回路と、を備えて構成される電力変換装置であって、前記電力用半導体モジュールは、前記電力用半導体スイッチング素子のコレクタ電位またはドレイン電位に接続される第１の主端子および第１の信号入力端子と、前記電力用半導体スイッチング素子のゲート電位に接続される第２の信号入力端子と、前記電力用半導体スイッチング素子のエミッタ電位またはソース電位に接続される第２の主端子および第３の信号入力端子と、を有し、前記電力変換装置は、前記第１の信号入力端子と前記第３の信号入力端子の間の電圧を検知した分圧電圧を生成して前記ゲート駆動回路に伝達する分圧回路基板を有し、前記分圧回路基板は、前記第１の信号入力端子および前記第３の信号入力端子に電気的に接続されるようにして前記電力用半導体モジュールに搭載され、前記ゲート駆動回路は、前記分圧回路基板が出力する分圧電圧に応じて前記電力用半導体スイッチング素子の駆動速度を変更することを特徴とする。
　本発明によれば、振動に耐え得る機械的強度を確保しつつ、分圧電圧を生成するインピーダンス要素の定数を容易に変更することができる、という効果を奏する。
実施の形態１に係る電力変換装置の要部構成を示す回路図 実施の形態１の電力変換装置における電力用半導体モジュールの構成例を示す斜視図 実施の形態１の電力変換装置における分圧回路の構成例を示す斜視図 実施の形態１の電力変換装置のゲート駆動回路における端子部の配置例を示す斜視図 実施の形態１の電力変換装置におけるゲート駆動回路基板、分圧回路基板および電力用半導体モジュール間の結線例を示す斜視図 実施の形態２に係る電力変換装置の要部構成を示す回路図 実施の形態２の電力変換装置における分圧回路基板とゲート駆動回路基板との間の結線例を示す斜視図 実施の形態３の電力変換装置における分圧回路基板とゲート駆動回路基板との間の結線例を示す斜視図 実施の形態３に係る電力変換装置で使用する絶縁チューブに信号配線を収容する第１の実施例を示す断面図 実施の形態３に係る電力変換装置で使用する絶縁チューブに信号配線を収容する第２の実施例を示す断面図 図１０に示す第２の実施例の変形例を示す断面図 実施の形態３に係る電力変換装置で使用する絶縁チューブに信号配線を収容する第３の実施例を示す断面図 実施の形態４に係る電力変換装置の要部構成を示す回路図 実施の形態４の電力変換装置における電力用半導体モジュールの端子部の配置例を示す斜視図 実施の形態４の電力変換装置における分圧回路の構成例を示す斜視図 実施の形態４の電力変換装置におけるゲート駆動回路の端子部の配置例を示す斜視図 実施の形態４の電力変換装置における分圧回路基板とゲート駆動回路基板との間の結線例を示す斜視図 実施の形態５に係る電力変換装置の要部構成を示す回路図 実施の形態５の電力変換装置における分圧回路基板とゲート駆動回路基板との間の結線例を示す斜視図
　以下に添付図面を参照し、本発明の実施の形態に係る電力変換装置について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。
実施の形態１．
　まず、実施の形態１に係る電力変換装置の構成について、図１から図５の図面を参照して説明する。図１は、実施の形態１に係る電力変換装置の要部構成を示す回路図である。また、図２から図５の各図面は、実施の形態１の電力変換装置における要部の構成を示す斜視図であり、図２は電力用半導体モジュール１０Ａの端子部の配置例、図３は分圧回路１６Ａの構成例、図４はゲート駆動回路１２Ａの端子部の配置例、図５は図２から図４のように構成した回路基板１２Ｋ、分圧回路基板１６Ｋおよび電力用半導体モジュール１０Ａ間の結線例を示している。なお、図２から図５の構成は一例であり、当該各図の構成例に限定されるものではない。
　図１において、実施の形態１に係る電力変換装置は、図示を省略した駆動負荷（例えばモータ）を駆動するための電力用半導体スイッチング素子が収容された電力用半導体モジュール１０Ａと、電力用半導体モジュール１０Ａを制御するための周辺回路であるゲート駆動回路１２Ａと、電力用半導体モジュール１０Ａを制御するためのスイッチング信号を生成するスイッチング信号生成部２０と、スイッチング信号生成部２０が生成したスイッチング信号を受領してゲート駆動回路１２Ａに伝達する絶縁回路１４Ａと、電力用半導体モジュール１０Ａにおける主端子間の電圧を検知して分圧電圧を生成する分圧回路１６Ａと、が設けられている。
　電力用半導体モジュール１０Ａには、トランジスタ素子１０Ａａとダイオード素子１０Ａｂとが並列に接続された電力用半導体スイッチング素子が収容されている。トランジスタ素子１０Ａａとしては、図１に示すようなＩＧＢＴが例示されるが、ＩＧＢＴに限定されるものではなく、例えばＭＯＳＦＥＴを使用してもよい。なお、負荷の特性によっては、例えば抵抗負荷である場合には、ダイオード素子１０Ａｂの接続が省略されることもある。
　電力用半導体モジュール１０Ａは、電力変換回路における一つのアームを構成する。電力変換回路がハーフブリッジ構成の回路（以下「ハーフブリッジ回路」と称する）であれば、２つの電力用半導体モジュールを直列に接続して構成する。ハーフブリッジ回路において、高電位側の電圧が印加される電力用半導体スイッチング素子は、「正側電力用半導体スイッチング素子」、「Ｐ側電力用半導体スイッチング素子」、「上側電力用半導体スイッチング素子」などと称され、また、「正側アーム」、「高電位側アーム」、「Ｐ側アーム」、「上側アーム」などとも称される。また、低電位側の電圧が印加される電力用半導体スイッチング素子は、「負側電力用半導体スイッチング素子」、「Ｎ側電力用半導体スイッチング素子」、「下側電力用半導体スイッチング素子」などと称され、また、「負側アーム」、「低電位側アーム」、「Ｎ側アーム」、「下側アーム」などとも称される。電力変換回路が単相インバータ回路であれば、２つのハーフブリッジ回路を並列に接続することで構成することができ、電力変換回路が３相インバータ回路であれば、３つのハーフブリッジ回路を並列に接続することで構成することができる。
　電力用半導体モジュール１０Ａには、第１の主端子であるコレクタ主端子１０Ａ１、トランジスタ素子１０Ａａのエミッタ電位に接続される第２の主端子であるエミッタ主端子１０Ａ２、第１の信号入力端子であるコレクタ補助端子１０Ａ３、第２の信号入力端子であるゲート補助端子１０Ａ４および第３の信号入力端子であるエミッタ補助端子１０Ａ５が設けられている。また、図１に示すように、コレクタ主端子１０Ａ１はトランジスタ素子１０Ａａのコレクタ電位に接続され、エミッタ主端子１０Ａ２およびエミッタ補助端子１０Ａ５はエミッタ電位に接続され、ゲート補助端子１０Ａ４はゲート電位に接続される。なお、トランジスタ素子１０ＡａがＭＯＳＦＥＴの場合、「コレクタ電位」は「ドレイン電位」となり、「エミッタ電位」は「ソース電位」となる。
　コレクタ主端子１０Ａ１、エミッタ主端子１０Ａ２、コレクタ補助端子１０Ａ３、ゲート補助端子１０Ａ４およびエミッタ補助端子１０Ａ５の配置例は、図２に示す通りである。
　図２によれば、モジュール筐体１０Ｓの一方の主面側に、３つのコレクタ主端子１０Ａ１、３つのエミッタ主端子１０Ａ２、１つのコレクタ補助端子１０Ａ３、１つのゲート補助端子１０Ａ４および１つのエミッタ補助端子１０Ａ５が配置されている。３つのコレクタ主端子１０Ａ１は、モジュール筐体１０Ｓの長手方向における一方の端部側で当該長手方向に沿って配置され、３つのエミッタ主端子１０Ａ２はモジュール筐体１０Ｓの中央部において、モジュール筐体１０Ｓの長手方向に沿って配置され、１つのコレクタ補助端子１０Ａ３、１つのゲート補助端子１０Ａ４および１つのエミッタ補助端子１０Ａ５は、モジュール筐体１０Ｓの長手方向におけるもう一方の端部側で当該長手方向に沿って配置されている。なお、図２の配置例は一例であり、他の配置例が許容されることは言うまでもない。
　図１に戻り、ゲート駆動回路１２Ａは、電力用半導体モジュール１０Ａを駆動する回路である。ここで、ゲート駆動回路１２Ａは、電力用半導体スイッチング素子ごとに設けられる。すなわち、電力変換装置の主回路である電力変換回路が単相インバータ回路であれば、４つのゲート駆動回路が設けられ、電力変換回路が三相インバータ回路であれば、６つのゲート駆動回路が設けられる。
　ゲート駆動回路１２Ａは、ブリッジ接続される４つのトランジスタ素子、詳細には、第１のオン用トランジスタ１２Ａ１ａ、第１のオフ用トランジスタ１２Ａ１ｂ、第２のオン用トランジスタ１２Ａ１ｃおよび第２のオフ用トランジスタ１２Ａ１ｄを備えている。第１のオン用トランジスタ１２Ａ１ａおよび第１のオフ用トランジスタ１２Ａ１ｂは、２つのゲート抵抗１２Ａ２ａ，１２Ａ２ｂを介して直列に接続され、第２のオン用トランジスタ１２Ａ１ｃおよび第２のオフ用トランジスタ１２Ａ１ｄは、２つのゲート抵抗１２Ａ２ｃ，１２Ａ２ｄを介して直列に接続されている。
　また、ゲート駆動回路１２Ａには、１つの入力端子である分圧電圧入力端子１２Ａ６ａと、２つの出力端子であるゲート出力端子１２Ａ６ｂおよびエミッタ出力端子１２Ａ６ｃと、が設けられている。ゲート抵抗１２Ａ２ａ，１２Ａ２ｂの接続点とゲート抵抗１２Ａ２ｃ，１２Ａ２ｄの接続点とは結線され、さらにゲート出力端子１２Ａ６ｂに結線されている。
　図４にゲート駆動回路１２Ａにおける端子部の配置例を示しているが、回路基板１２Ｋ上に、分圧電圧入力端子１２Ａ６ａ、ゲート出力端子１２Ａ６ｂおよびエミッタ出力端子１２Ａ６ｃを設けることで図１の回路構成を具現している。なお、回路基板１２Ｋは、ゲート駆動回路１２Ａを搭載する回路基板と同一基板であってもよいし、異なる基板であってもよい。以下、回路基板を「ゲート駆動回路基板」とも称する。
　図１のゲート駆動回路１２Ａの説明に戻る。ゲート駆動回路１２Ａにおいて、コンデンサ１２Ａ５ａ，１２Ａ５ｂは直列に接続され、第１のオン用トランジスタ１２Ａ１ａおよび第１のオフ用トランジスタ１２Ａ１ｂの動作電源１２Ａ５として機能する。コンデンサ１２Ａ５ａとコンデンサ１２Ａ５ｂの接続点は、ゲート駆動回路１２Ａの内部でエミッタ出力端子１２Ａ６ｃに結線されている。
　また、ゲート駆動回路１２Ａは、電力用半導体モジュール１０Ａを駆動する際の速度を切り替えるスイッチング速度切替部１２Ａ３を備えている。スイッチング速度切替部１２Ａ３は、例えばロジック回路で構成することができる。
　さらに、ゲート駆動回路１２Ａは、分圧電圧判定部１２Ａ４を備えている。分圧電圧判定部１２Ａ４には、後述する分圧回路１６Ａが生成した分圧電圧が入力される。入力される分圧電圧には、電力用半導体モジュール１０Ａにおける主端子間の電圧に関する情報が含まれている。分圧電圧判定部１２Ａ４は、分圧電圧を基準電圧と比較し、分圧電圧が基準電圧よりも高いか低いかを示す信号（以下「電圧判定信号」もしくは「判定信号」と称する）を生成してスイッチング速度切替部１２Ａ３に出力する。
　絶縁回路１４Ａは、スイッチング信号生成部２０とゲート駆動回路１２Ａとを電気的に絶縁する回路である。絶縁回路１４Ａとしては、図示のように、発光ダイオード１４Ａ１と、フォトトランジスタ１４Ａ２とを備えたフォトカプラを用いて構成することができる。
　分圧回路１６Ａには、複数のインピーダンス素子が直列接続されてなるインピーダンス素子群１６ｅが設けられている。図１では、直列接続された４つの抵抗素子１６ｅ１，１６ｅ２，１６ｅ３，１６ｅ４が例示されている。
　また、分圧回路１６Ａには、２つの接続端子であるコレクタ接続端子１６Ａ１およびエミッタ接続端子１６Ａ２と、１つの出力端子である分圧電圧出力端子１６Ａ３と、１つの入力端子であるエミッタ入力端子１６Ａ４と、が設けられている。抵抗素子１６ｅ１の一端は、コレクタ接続端子１６Ａ１に結線され、抵抗素子１６ｅ４の一端は、エミッタ接続端子１６Ａ２およびエミッタ入力端子１６Ａ４のそれぞれに結線され、抵抗素子１６ｅ３と抵抗素子１６ｅ４との接続点が分圧電圧出力端子１６Ａ３に結線されている。すなわち、図１の構成では、抵抗素子１６ｅ４に生ずる分圧電圧を分圧電圧判定部１２Ａ４に印加している。
　図３に分圧回路１６Ａの一構成例を示しているが、分圧回路基板１６Ｋ上に、インピーダンス素子群１６ｅを配置した上で、端子を設け易いようにコ字形状の電気配線で抵抗素子間を結線し、当該電気配線上にコレクタ接続端子１６Ａ１、エミッタ接続端子１６Ａ２、分圧電圧出力端子１６Ａ３およびエミッタ入力端子１６Ａ４を設けることで図１の回路構成を具現している。
　また、分圧回路１６Ａは、図５に示すように、電力用半導体モジュール１０Ａに搭載される。この際、コレクタ接続端子１６Ａ１と電力用半導体モジュール１０Ａのコレクタ補助端子１０Ａ３とが電気的に接続され、また、エミッタ接続端子１６Ａ２と電力用半導体モジュール１０Ａのエミッタ補助端子１０Ａ５とが電気的に接続されるように構成される。さらに、分圧回路１６Ａの分圧電圧出力端子１６Ａ３とゲート駆動回路基板１２Ｋの分圧電圧入力端子１２Ａ６ａとが分圧電圧信号配線である信号配線１８Ａ１にて接続され、電力用半導体モジュール１０Ａのゲート補助端子１０Ａ４とゲート駆動回路基板１２Ｋのゲート出力端子１２Ａ６ｂとがゲート信号配線である信号配線１８Ａ２にて接続され、分圧回路１６Ａのエミッタ入力端子１６Ａ４とゲート駆動回路基板１２Ｋのエミッタ出力端子１２Ａ６ｃとがエミッタ信号配線である信号配線１８Ａ３にて接続される。これらの構成により、図１に示す回路構成が具現される。
　なお、インピーダンス素子群１６ｅは、抵抗素子に代えてコンデンサまたはダイオードを直列に接続して構成してもよい。また、抵抗素子、コンデンサまたはダイオードの直列接続に限定されるものではなく、抵抗素子、コンデンサまたはダイオードの並列回路を直列に接続したものでもよい。また、抵抗素子、コンデンサおよびダイオードのうちの少なくとも２つを組み合わせて構成してもよい。
　また、図１では、抵抗素子１６ｅ４に生ずる分圧電圧を検知する例を示したが、分圧電圧判定部１２Ａ４の入力耐圧に応じて、分圧電圧を大きくしてもよい。例えば、抵抗素子１６ｅ３，１６ｅ４に生ずる電圧、すなわち抵抗素子１６ｅ３，１６ｅ４の両端電圧を分圧電圧として取り出してもよい。
　つぎに、実施の形態１に係る電力変換装置の要部動作について説明する。
　まず、スイッチング信号生成部２０は、電力用半導体モジュール１０Ａを駆動するためのスイッチング信号を生成して絶縁回路１４Ａに出力する。
　スイッチング信号生成部２０からのスイッチング信号として、例えば電力用半導体モジュール１０Ａをオンに制御するための指令信号（以下「オン指令信号」と称する）が絶縁回路１４Ａに入力されると、発光ダイオード１４Ａ１が点灯し、フォトトランジスタ１４Ａ２が導通状態になる。また、スイッチング信号生成部２０からのスイッチング信号として、例えば電力用半導体モジュール１０Ａをオフに制御するための指令信号（以下「オフ指令信号」と称する）が、絶縁回路１４Ａに入力されると、発光ダイオード１４Ａ１は消灯し、フォトトランジスタ１４Ａ２が非導通状態になる。このようにして、スイッチング信号生成部２０からのオン指令信号およびオフ指令信号が、フォトトランジスタ１４Ａ２の導通状態の変化による電流変化としてゲート駆動回路１２Ａのスイッチング速度切替部１２Ａ３に認識される。
　分圧回路１６Ａは、電力用半導体モジュール１０Ａの主端子間に印加される電圧、すなわち電力用半導体モジュール１０Ａの第１の主端子であるコレクタ主端子１０Ａ１と、電力用半導体モジュール１０Ａの第２の主端子であるエミッタ主端子１０Ａ２との間の電圧を分圧した分圧電圧を生成してゲート駆動回路１２Ａに出力する。
　分圧回路１６Ａが生成した分圧電圧は、ゲート駆動回路１２Ａの分圧電圧判定部１２Ａ４に入力される。上述したように、分圧電圧判定部１２Ａ４は、分圧電圧が基準電圧よりも高いか低いかを示す判定信号を生成してスイッチング速度切替部１２Ａ３に出力する。
　スイッチング速度切替部１２Ａ３は、分圧電圧判定部１２Ａ４からの判定信号と、絶縁回路１４Ａからの指令信号に基づいて、電力用半導体モジュール１０Ａの駆動速度を切り替える。電力用半導体モジュール１０Ａの駆動速度を切り替えるときの動作の詳細は以下の通りである。
　まず、電力用半導体モジュール１０Ａをオンするときの速度を速める場合には、第１のオン用トランジスタ１２Ａ１ａおよび第２のオン用トランジスタ１２Ａ１ｃの双方をオンに制御し、第１のオフ用トランジスタ１２Ａ１ｂおよび第２のオフ用トランジスタ１２Ａ１ｄの双方をオフに制御する。第１のオン用トランジスタ１２Ａ１ａおよび第２のオン用トランジスタ１２Ａ１ｃの双方をオンに制御すれば、ゲート抵抗１２Ａ２ａ，１２Ａ２ｃの双方が第１の信号入力端子１０Ａ３に並列に接続されることとなり、ゲート抵抗が小さくなってスイッチング速度が速くなる。
　一方、電力用半導体モジュール１０Ａをオンするときの速度を遅くする場合には、第１のオン用トランジスタ１２Ａ１ａおよび第２のオン用トランジスタ１２Ａ１ｃのうちの何れか一方のみをオンに制御し、第１のオフ用トランジスタ１２Ａ１ｂおよび第２のオフ用トランジスタ１２Ａ１ｄの双方をオフに制御する。例えば、第１のオン用トランジスタ１２Ａ１ａのみをオンに制御すれば、ゲート抵抗１２Ａ２ａのみが第１の信号入力端子１０Ａ３に接続されることとなり、ゲート抵抗が大きくなってスイッチング速度が遅くなる。
　また、電力用半導体モジュール１０Ａをオフするときの速度を速める場合には、第１のオン用トランジスタ１２Ａ１ａおよび第２のオン用トランジスタ１２Ａ１ｃの双方をオフに制御し、第１のオフ用トランジスタ１２Ａ１ｂおよび第２のオフ用トランジスタ１２Ａ１ｄの双方をオンに制御する。第１のオフ用トランジスタ１２Ａ１ｂおよび第２のオフ用トランジスタ１２Ａ１ｄの双方をオンに制御すれば、ゲート抵抗１２Ａ２ｂ，１２Ａ２ｄの双方が第１の信号入力端子１０Ａ３に並列に接続されることとなり、ゲート抵抗が小さくなってスイッチング速度が速くなる。
　また、電力用半導体モジュール１０Ａをオフするときの速度を遅くする場合には、第１のオン用トランジスタ１２Ａ１ａおよび第２のオン用トランジスタ１２Ａ１ｃの双方をオフに制御し、第１のオフ用トランジスタ１２Ａ１ｂおよび第２のオフ用トランジスタ１２Ａ１ｄのうちの何れか一方のみをオンに制御する。例えば、第１のオフ用トランジスタ１２Ａ１ｂのみをオンに制御すれば、ゲート抵抗１２Ａ２ｂのみが第１の信号入力端子１０Ａ３に接続されることとなり、ゲート抵抗が大きくなってスイッチング速度が遅くなる。
　なお、上記の制御は一例であり、それらの制御に限定されるものではない。例えば、ゲート抵抗１２Ａ２ａよりもゲート抵抗１２Ａ２ｃの方が小さい抵抗値のものを使用し、電力用半導体モジュール１０Ａをオンするときの速度を遅くする場合には、相対的に大きな抵抗値を有するゲート抵抗１２Ａ２ａに接続される第１のオン用トランジスタ１２Ａ１ａをオンに制御し、電力用半導体モジュール１０Ａをオンするときの速度を速くする場合には、相対的に小さな抵抗値を有するゲート抵抗１２Ａ２ｃに接続される第２のオン用トランジスタ１２Ａ１ｃをオンに制御してもよい。また、例えば、ゲート抵抗１２Ａ２ｂよりもゲート抵抗１２Ａ２ｄの方が小さい抵抗値のものを使用し、電力用半導体モジュール１０Ａをオフにするときの速度を遅くする場合には、相対的に大きな抵抗値を有するゲート抵抗１２Ａ２ｂに接続される第１のオフ用トランジスタ１２Ａ１ｂをオンに制御し、電力用半導体モジュール１０Ａをオフするときの速度を速くする場合には、相対的に小さな抵抗値を有するゲート抵抗１２Ａ２ｄに接続される第２のオフ用トランジスタ１２Ａ１ｄをオンに制御してもよい。
　実施の形態１に係る電力変換装置によれば、複数のインピーダンス素子を具備する分圧回路を基板で構成し、分圧回路基板を電力用半導体モジュールに搭載して構成したので、振動に耐え得る機械的強度を確保することが可能となる。
　また、実施の形態１に係る電力変換装置によれば、分圧回路基板上に分圧電圧を取り出すための分圧電圧出力端子を設け、インピーダンス素子群を構成するインピーダンス素子のうちの任意のインピーダンス素子に生ずる電圧を、分圧電圧出力端子を介してゲート駆動回路に入力する構成としたので、分圧電圧を生成するインピーダンス要素の定数を容易に変更することが可能となる。
実施の形態２．
　図６は、実施の形態２に係る電力変換装置の要部構成を示す回路図であり、図７は、実施の形態２の電力変換装置における分圧回路基板１６Ｋとゲート駆動回路基板１２Ｋとの間の結線例を示す斜視図である。図６および図７に示す実施の形態２に係る電力変換装置では、図１に示す実施の形態１に係る電力変換装置において、ゲート駆動回路１２Ａのゲート出力端子１２Ａ６ｂと、電力用半導体モジュール１０Ａのゲート補助端子１０Ａ４との間を信号配線１８Ａ２で結線する構成を、分圧回路１６Ａを介して結線する構成に変更したものである。
　図７に示すように、分圧回路基板１６Ｋには、ゲート接続端子１６Ａ５およびゲート入力端子１６Ａ６が設けられている。ゲート接続端子１６Ａ５とゲート入力端子１６Ａ６とは基板上で接続される。ゲート入力端子１６Ａ６は、信号配線１８Ａ２にてゲート出力端子１２Ａ６ｂに結線されている。なお、他の構成については、図１と同一または同等であり、同一または同等の構成部には同一の符号を付して示し、重複する説明は省略する。
　実施の形態２に係る電力変換装置によれば、電力用半導体モジュールに搭載する分圧回路基板において、実施の形態１では２箇所であったゲート駆動回路との接続箇所を、実施の形態２では３箇所に増やしているので、実施の形態１よりも機械的強度を高めることができるという効果が得られる。
実施の形態３．
　図８は、実施の形態３の電力変換装置における分圧回路基板１６Ｋとゲート駆動回路基板１２Ｋとの間の結線例を示す斜視図である。係る電力変換装置の要部構成を示す回路図である。図８に示す実施の形態３に係る電力変換装置では、図７に示す実施の形態２に係る電力変換装置において、ゲート駆動回路基板１２Ｋと、分圧回路基板１６Ｋとの間を結ぶ信号配線１８Ａ１，１８Ａ２，１８Ａ３を絶縁チューブ２２の内部に収容して構成したものである。なお、他の構成については、図７と同一または同等であり、同一または同等の構成部には同一の符号を付して示し、重複する説明は省略する。
　図９から図１２は、絶縁チューブに信号配線を収容するバリエーション（第１～第３の実施例）を示す断面図である。
　まず、図９は第１の実施例である。図９に示す構成では、絶縁チューブ２２Ａの内部に、第１信号配線２２Ａ１ａ、第２信号配線２２Ａ２ａおよび第３信号配線２２Ａ３ａの３つの信号配線が収容されている。第１信号配線２２Ａ１ａ、第２信号配線２２Ａ２ａおよび第３信号配線２２Ａ３ａのそれぞれは、信号配線同士が接触した場合でも絶縁を確保するため、それぞれを第１信号配線被覆２２Ａ１ｂ、第２信号配線被覆２２Ａ２ｂおよび第３信号配線被覆２２Ａ３ｂで覆っている。なお、図９では、各信号配線間に隙間が見えるが、充填物等で隙間を埋めることで各信号配線を固定するようにしてもよいし、絶縁チューブ２２Ａを絞ることによって各信号配線を固定するようにしてもよい。
　第１の実施例によれば、分圧電圧信号配線として用いられる第１信号配線２２Ａ１ａと、エミッタ信号配線として用いられる第３信号配線２２Ａ３ａとを近づけて配置することができるので、第１信号配線２２Ａ１ａＢ１と第３信号配線２２Ａ３ａとを囲む配線ループが小さく抑えられ、第１信号配線２２Ａ１ａと第３信号配線２２Ａ３ａとの間の寄生インダクタンスを抑制することができるので、分圧回路基板１６Ｋからゲート駆動回路１２Ａに伝達する分圧電圧の信号品質を高めることが可能となる。
　図１０は第２の実施例である。図１０に示す構成では、絶縁チューブ２２Ｂの内部に収容する第１信号配線２２Ｂ１、第２信号配線２２Ｂ２および第３信号配線２２Ｂ３の個々には被覆を施さず、第１信号配線２２Ｂ１、第２信号配線２２Ｂ２および第３信号配線２２Ｂ３の全体に被覆を施すようにした実施例である。すなわち、第２の実施例では、第１信号配線２２Ｂ１、第２信号配線２２Ｂ２および第３信号配線２２Ｂ３の周囲を覆う被覆２２Ｂ４と、絶縁チューブ２２Ｂを構成する筒状部とを一体化して構成している。
　第２の実施例によれば、第１信号配線２２Ｂ１、第２信号配線２２Ｂ２および第３信号配線２２Ｂ３が絶縁チューブ２２Ｂの内部にリジッドに保持されるので、第１の実施例による効果に加え、振動に耐え得る機械的強度の更なる強化が可能となる。
　なお、図１１は、第２の実施例の変形例を示す図である。図１１に示すように、第１信号配線２２Ｂ１、第２信号配線２２Ｂ２および第３信号配線２２Ｂ３の周囲を覆う被覆２２Ｂ４と、絶縁チューブを構成する筒状部２２Ｂ５とを異なる部材で構成してもよい。
　図１２は第３の実施例である。図１２に示す構成では、絶縁チューブ２２Ｃの内部に収容する第１信号配線２２Ｃ１、第２信号配線２２Ｃ２および第３信号配線２２Ｃ３のうち、第２信号配線２２Ｃ２を筒状で構成し、第２信号配線２２Ｃ２の内部に第１信号配線２２Ｃ１および第３信号配線２２Ｃ３を収容すると共に、第１信号配線２２Ｃ１および第３信号配線２２Ｃ３に共通の被覆２２Ｃ４を施して構成したものである。
　第３の実施例によれば、第１信号配線２２Ｃ１、第２信号配線２２Ｃ２および第３信号配線２２Ｃ３が絶縁チューブ２２Ｃの内部にリジッドに保持されるので、第１の実施例による効果に加え、振動に耐え得る機械的強度の更なる強化が可能となる。
　また、電力変換装置を高速に制御するときには、ゲート信号配線に高速のスイッチング信号（ゲート駆動信号）が乗るため表皮効果の影響を受けやすくなる。第３の実施例では、ゲート信号配線として用いられる第２信号配線２２Ｃ２を筒状構造としたので、表皮効果の影響を受けにくくなるという更なる効果が得られる。
実施の形態４．
　実施の形態４では、電力変換回路を構成する電力用半導体モジュールとして２ｉｎ１モジュールを用いた場合について説明する。
　図１３は、実施の形態４に係る電力変換装置の要部構成を示す回路図である。また、図１４から図１７の各図面は、実施の形態４の電力変換装置における要部の構成を示す斜視図であり、図１４は電力用半導体モジュール５０の端子部の配置例、図１５は分圧回路１６の構成例、図１６はゲート駆動回路１２Ａ，１２Ｂの端子部の配置例、図１７は図１４から図１６のように構成したゲート駆動回路基板１２ＡＫ，１２ＢＫと分圧回路基板１６Ｋとの間の結線例を示している。なお、図１４から図１７の構成は一例であり、当該各図の構成例に限定されるものではない。
　図１３において、電力用半導体モジュール５０は、トランジスタ素子５０Ａａとダイオード素子５０Ａｂとが並列に接続された第１の半導体スイッチング素子と、トランジスタ素子５０Ｂａとダイオード素子５０Ｂｂとが並列に接続された第２の半導体スイッチング素子とが直列に接続されてモジュール内に収容された２ｉｎ１モジュールである。第１の半導体スイッチング素子はＰ側アームを構成し、第２の半導体スイッチング素子はＮ側アームを構成する。なお、トランジスタ素子５０Ａａ，５０Ｂａとしては、図１３に示すようなＩＧＢＴが例示されるが、ＩＧＢＴに限定されるものではない。なお、負荷の特性によっては、例えば抵抗負荷である場合には、ダイオード素子５０Ａｂ，５０Ｂｂの接続が省略されることもある。
　電力用半導体モジュール５０には、高電位側主端子であるＰ側主端子５０Ｐ、低電位側主端子であるＮ側主端子５０Ｎ、図示を省略した負荷と接続するための交流主端子であるＡＣ主端子５０ＡＣと、第１の信号入力端子であるＰ側コレクタ補助端子５０Ａ３、第２の信号入力端子であるＰ側ゲート補助端子５０Ａ４、第３の信号入力端子であるＰ側エミッタ補助端子５０Ａ５、第４の信号入力端子であるＮ側コレクタ補助端子５０Ｂ３、第５の信号入力端子であるＮ側ゲート補助端子５０Ｂ４および第６の信号入力端子であるＮ側エミッタ補助端子５０Ｂ５が設けられている。
　Ｐ側主端子５０Ｐ、Ｎ側主端子５０Ｎ、ＡＣ主端子５０ＡＣ、Ｐ側コレクタ補助端子５０Ａ３、Ｐ側ゲート補助端子５０Ａ４、Ｐ側エミッタ補助端子５０Ａ５、Ｎ側コレクタ補助端子５０Ｂ３、Ｎ側ゲート補助端子５０Ｂ４およびＮ側エミッタ補助端子５０Ｂ５の配置例は、図１４に示す通りである。図１４によれば、モジュール筐体５０Ｓの一方の主面側に、Ｐ側主端子５０Ｐ、Ｎ側主端子５０Ｎ、ＡＣ主端子５０ＡＣ、Ｐ側コレクタ補助端子５０Ａ３、Ｐ側ゲート補助端子５０Ａ４、Ｐ側エミッタ補助端子５０Ａ５、Ｎ側コレクタ補助端子５０Ｂ３、Ｎ側ゲート補助端子５０Ｂ４およびＮ側エミッタ補助端子５０Ｂ５が配置されている。
　Ｐ側主端子５０Ｐは、モジュール筐体５０Ｓの角部に配置されている。Ｎ側主端子５０Ｎは、Ｐ側主端子５０Ｐを基準に、モジュール筐体５０Ｓの長手方向に直交する方向の反対側の角部に配置されている。
　Ｐ側コレクタ補助端子５０Ａ３、Ｐ側ゲート補助端子５０Ａ４、Ｐ側エミッタ補助端子５０Ａ５は、モジュール筐体５０Ｓの中央部で、且つ、Ｐ側主端子５０Ｐを基準にモジュール筐体５０Ｓの長手方向に沿って、Ｐ側コレクタ補助端子５０Ａ３、Ｐ側エミッタ補助端子５０Ａ５、Ｐ側ゲート補助端子５０Ａ４の順に配置されている。なお、Ｐ側ゲート補助端子５０Ａ４とＰ側エミッタ補助端子５０Ａ５との間隔は、Ｐ側コレクタ補助端子５０Ａ３とＰ側エミッタ補助端子５０Ａ５との間隔よりも狭くなっている。
　Ｎ側コレクタ補助端子５０Ｂ３、Ｎ側ゲート補助端子５０Ｂ４、Ｎ側エミッタ補助端子５０Ｂ５は、モジュール筐体５０Ｓの中央部で、且つ、Ｎ側主端子５０Ｎを基準にモジュール筐体５０Ｓの長手方向に沿って、Ｎ側ゲート補助端子５０Ｂ４、Ｎ側エミッタ補助端子５０Ｂ５、Ｎ側コレクタ補助端子５０Ｂ３の順に配置されている。なお、Ｎ側ゲート補助端子５０Ｂ４とＮ側エミッタ補助端子５０Ｂ５との間隔は、Ｎ側コレクタ補助端子５０Ｂ３とＮ側エミッタ補助端子５０Ｂ５との間隔よりも狭くなっている。
　ＡＣ主端子５０ＡＣは、モジュール筐体５０Ｓの長手方向に直交する方向に横長の形状であり、Ｐ側主端子５０ＰおよびＮ側主端子５０Ｎが配置される辺の反対側の辺において、ＡＣ主端子５０ＡＣの長手方向がモジュール筐体５０Ｓの長手方向に直交する方向となるように配置されている。
　なお、図１４の配置例は一例であり、他の配置例が許容されることは言うまでもない。
　図１３に戻り、ゲート駆動回路１２Ａは、電力用半導体モジュール５０を構成する電力用半導体スイッチング素子のうちでＰ側アームを構成する第１の半導体スイッチング素子（トランジスタ素子５０Ａａ）を駆動する第１のゲート駆動回路であり、ゲート駆動回路１２Ｂは、電力用半導体モジュール５０を構成する電力用半導体スイッチング素子のうちでＮ側アームを構成する第２の半導体スイッチング素子（トランジスタ素子５０Ｂａ）を駆動する第２のゲート駆動回路である。
　なお、ゲート駆動回路１２Ａの構成は、図６に示す実施の形態２の構成と同一または同等であり、同一または同等の構成部については同一の符号を付して重複する説明は省略する。
　また、ゲート駆動回路１２Ｂの構成もゲート駆動回路１２Ａと同様であり、ゲート駆動回路１２Ａと同様に構成されると共に、分圧電圧入力端子１２Ｂ６ａと、ゲート出力端子１２Ｂ６ｂおよびエミッタ出力端子１２Ｂ６ｃと、が設けられている。
　図１６にゲート駆動回路１２Ａ，１２Ｂにおける端子部の配置例をそれぞれ示している。ゲート駆動回路１２Ａ側では、回路基板１２ＡＫ上に、分圧電圧入力端子１２Ａ６ａ、ゲート出力端子１２Ａ６ｂおよびエミッタ出力端子１２Ａ６ｃを設け、ゲート駆動回路１２Ｂ側では、回路基板１２ＢＫ上に、分圧電圧入力端子１２Ｂ６ａ、ゲート出力端子１２Ｂ６ｂおよびエミッタ出力端子１２Ｂ６ｃを設けることで、図１３の回路構成を具現している。なお、回路基板１２ＡＫは、ゲート駆動回路１２Ａを搭載する回路基板と同一基板であってもよいし、異なる基板であってもよい。以下、回路基板を「ゲート駆動回路基板」とも称する。
　図１３に戻り、絶縁回路１４Ａは、スイッチング信号生成部２０とゲート駆動回路１２Ａとを電気的に絶縁する回路であり、絶縁回路１４Ｂは、スイッチング信号生成部２０とゲート駆動回路１２Ｂとを電気的に絶縁する回路である。絶縁回路１４Ａ，１４Ｂの構成は、図６に示した絶縁回路１４Ａの構成と同一または同等であり、ここでの更なる説明は省略する。
　分圧回路１６には、Ｐ側アームにおける主端子間電圧を検出するためのインピーダンス素子群１６ｅＡと、Ｎ側アームにおける主端子間電圧を検出するためのインピーダンス素子群１６ｅＢとが設けられている。なお、インピーダンス素子群１６ｅＡの構成および接続は、図６と同一または同等であり、ここではインピーダンス素子群１６ｅＢについて説明する。
　インピーダンス素子群１６ｅＢとして、図１３では、直列接続された４つの抵抗素子１６ｅ５，１６ｅ６，１６ｅ７，１６ｅ８が例示されている。
　分圧回路１６には、図６に示されるコレクタ接続端子１６Ａ１、エミッタ接続端子１６Ａ２、分圧電圧出力端子１６Ａ３、エミッタ入力端子１６Ａ４、ゲート接続端子１６Ａ５およびゲート入力端子１６Ａ６が設けられると共に、ゲート駆動回路１２ＢまたはＮ側アームを構成するトランジスタ素子５０Ｂａと接続するためのコレクタ接続端子１６Ｂ１、エミッタ接続端子１６Ｂ２、分圧電圧出力端子１６Ｂ３、エミッタ入力端子１６Ｂ４、ゲート接続端子１６Ｂ５およびゲート入力端子１６Ｂ６が設けられている。抵抗素子１６ｅ５の一端は、コレクタ接続端子１６Ｂ１に結線され、抵抗素子１６ｅ８の一端は、エミッタ接続端子１６Ｂ２およびエミッタ入力端子１６Ｂ４のそれぞれに結線され、抵抗素子１６ｅ７と抵抗素子１６ｅ８との接続点が分圧電圧出力端子１６Ｂ３に結線されている。すなわち、図１３の構成では、抵抗素子１６ｅ８に生ずる分圧電圧をゲート駆動回路１２Ｂに印加している。
　図１５に分圧回路１６の一構成例を示しているが、分圧回路基板１６Ｋ上に、インピーダンス素子群１６ｅＡ，１６ｅＢをそれぞれ配置した上で、端子を設け易いようにコ字形状の電気配線で抵抗素子間を結線している。具体的に説明すると、インピーダンス素子群１６ｅＡの抵抗素子間を結線している電気配線上にコレクタ接続端子１６Ａ１、エミッタ接続端子１６Ａ２、分圧電圧出力端子１６Ａ３、エミッタ入力端子１６Ａ４、ゲート接続端子１６Ａ５およびゲート入力端子１６Ａ６を設けると共に、インピーダンス素子群１６ｅＢの抵抗素子間を結線している電気配線上にコレクタ接続端子１６Ｂ１、エミッタ接続端子１６Ｂ２、分圧電圧出力端子１６Ｂ３、エミッタ入力端子１６Ｂ４、ゲート接続端子１６Ｂ５およびゲート入力端子１６Ｂ６を設けることで図１３の回路構成を具現している。
　また、分圧回路１６は、図１７に示すように、電力用半導体モジュール５０に搭載される。この際、コレクタ接続端子１６Ａ１と電力用半導体モジュール５０のＰ側コレクタ補助端子５０Ａ３とが電気的に接続され、エミッタ接続端子１６Ａ２と電力用半導体モジュール５０のＰ側エミッタ補助端子５０Ａ５とが電気的に接続され、ゲート接続端子１６Ａ５と電力用半導体モジュール５０のＰ側ゲート補助端子５０Ａ４とが電気的に接続され、また、コレクタ接続端子１６Ｂ１と電力用半導体モジュール５０のＮ側コレクタ補助端子５０Ｂ３とが電気的に接続され、エミッタ接続端子１６Ｂ２と電力用半導体モジュール５０のＮ側エミッタ補助端子５０Ｂ５とが電気的に接続され、ゲート接続端子１６Ｂ５と電力用半導体モジュール５０のＮ側ゲート補助端子５０Ｂ４とが電気的に接続されるように構成される。
　さらに、分圧回路１６の分圧電圧出力端子１６Ａ３とゲート駆動回路基板１２ＡＫの分圧電圧入力端子１２Ａ６ａとが信号配線１８Ａ１にて接続され、分圧回路１６のゲート入力端子１６Ａ６とゲート駆動回路基板１２ＡＫのゲート出力端子１２Ａ６ｂとが信号配線１８Ａ２にて接続され、分圧回路１６のエミッタ入力端子１６Ａ４とゲート駆動回路基板１２ＡＫのエミッタ出力端子１２Ａ６ｃとが信号配線１８Ａ３にて接続され、分圧回路１６の分圧電圧出力端子１６Ｂ３とゲート駆動回路基板１２ＢＫの分圧電圧入力端子１２Ｂ６ａとが信号配線１８Ｂ１にて接続され、分圧回路１６のゲート入力端子１６Ｂ６とゲート駆動回路基板１２ＢＫのゲート出力端子１２Ｂ６ｂとが信号配線１８Ｂ２にて接続され、分圧回路１６のエミッタ入力端子１６Ｂ４とゲート駆動回路基板１２ＢＫのエミッタ出力端子１２Ｂ６ｃとが信号配線１８Ｂ３にて接続される。以上の構成により、図１３に示す回路構成が具現される。
　なお、インピーダンス素子群１６ｅは、抵抗素子に代えてコンデンサまたはダイオードを直列に接続して構成してもよい。また、抵抗素子、コンデンサまたはダイオードの直列接続に限定されるものではなく、抵抗素子、コンデンサまたはダイオードの並列回路を直列に接続したものでもよい。また、抵抗素子、コンデンサおよびダイオードのうちの少なくとも２つを組み合わせて構成してもよい。
　また、図１３では、抵抗素子１６ｅ４，１６ｅ８に生ずる分圧電圧を検知する例を示したが、分圧電圧判定部１２Ａ４，１２Ｂ４の入力耐圧に応じて、分圧電圧を大きくしてもよい。例えば、抵抗素子１６ｅ３，１６ｅ４の両端電圧および抵抗素子１６ｅ７，１６ｅ８の両端電圧をそれぞれの分圧電圧として取り出してもよい。
　なお、ゲート駆動回路１２Ａ，１２Ｂが、分圧回路１６によって生成された分圧電圧に基づいてスイッチング速度を切り替える動作は、実施の形態１と同様であり、ここでの詳細な説明は省略する。
　以上説明したように、電力用半導体モジュールが２ｉｎ１モジュールであっても、本発明の適用が可能となる。
　なお、実施の形態３では、分圧回路基板１６Ｋにゲート接続端子１６Ａ５，１６Ｂ５およびゲート入力端子１６Ａ６，１６Ｂ６を設ける構成を開示したが、図１に示す実施の形態１と同様に、ゲート接続端子１６Ａ５，１６Ｂ５およびゲート入力端子１６Ａ６，１６Ｂ６を設けない構成とすることも可能である。この場合、ゲート駆動回路１２Ａのゲート出力端子１２Ａ６ｂと電力用半導体モジュール５０のＰ側ゲート補助端子５０Ａ４とを信号配線１８Ａ２で接続し、ゲート駆動回路１２Ｂのゲート出力端子１２Ｂ６ｂと電力用半導体モジュール５０のＮ側ゲート補助端子５０Ｂ４とを信号配線１８Ｂ２で接続すればよい。ただし、この構成の場合、分圧回路基板１６Ｋとゲート駆動回路１２Ａ，１２Ｂとの接続箇所は４箇所となり、ゲート駆動回路１２Ａ，１２Ｂとの接続箇所が６箇所である図１３および図１７に示す構成の方が、機械的強度は高くなる。
　また、実施の形態１～４では、電力用半導体モジュールが１ｉｎ１モジュールおよび２ｉｎ１モジュールの場合について説明したが、本発明は、これらの実施形態に限定されるものではない。例えば、電力用半導体モジュールが４ｉｎ１モジュール、６ｉｎ１モジュール等であっても、本発明の適用は可能である。
実施の形態５．
　図１８は、実施の形態５に係る電力変換装置の要部構成を示す回路図であり、図１９は、実施の形態５の電力変換装置における分圧回路基板１６Ｋとゲート駆動回路基板１２ＡＫ、１２ＢＫとの間の結線例を示す斜視図である。図１８および図１９に示す実施の形態５に係る電力変換装置では、図１３および図１７に示す実施の形態４に係る電力変換装置において、分圧回路基板１６Ｋ上に搭載するインピーダンス素子の数を増やして、ゲート駆動回路１２Ａ，１２Ｂに伝達する分圧電圧の情報を増やすように構成したものである。なお、分圧電圧の情報を増やすように構成したため、図１７に示すように、ゲート駆動回路１２Ａには分圧電圧判定部１２Ａ４ａ，１２Ａ４ｂが設けられ、ゲート駆動回路１２Ｂには分圧電圧判定部１２Ｂ４ａ，１２Ｂ４ｂが設けられている。また、ゲート駆動回路基板１２ＡＫには、分圧電圧入力端子１２Ａ６ｄがさらに設けられ、ゲート駆動回路基板１２ＢＫには、分圧電圧入力端子１２Ｂ６ｄがさらに設けられている。また、分圧電圧出力端子１６Ａ７と分圧電圧入力端子１２Ａ６ｄとは分圧電圧信号配線である信号配線１８Ａ４にて接続され、分圧電圧出力端子１６Ｂ７と分圧電圧入力端子１２Ｂ６ｄとは、分圧電圧信号配線である信号配線１８Ｂ４にて接続されている。
　図１８に示す実施の形態５に係る分圧回路１６では、インピーダンス素子群１６ｅＡ，１６ｅＢを有する図１３の構成において、さらに直列接続された４つの抵抗素子１７ｅ１，１７ｅ２，１７ｅ３，１７ｅ４を具備するインピーダンス素子群１７ｅと、直列接続された８つの抵抗素子１８ｅ１，１８ｅ２，１８ｅ３，１８ｅ４，１８ｅ５，１８ｅ６，１８ｅ７，１８ｅ８を具備するインピーダンス素子群１８ｅとが設けられている。また、分圧回路１６には、分圧電圧出力端子１６Ａ３，１６Ｂ３に加えて、さらに分圧電圧出力端子１６Ａ７，１６Ｂ７が設けられている。
　インピーダンス素子群１７ｅにおいて、抵抗素子１７ｅ１の一端は、エミッタ接続端子１６Ａ２およびエミッタ入力端子１６Ａ４のそれぞれに結線され、抵抗素子１７ｅ４の一端は、エミッタ接続端子１６Ｂ２およびエミッタ入力端子１６Ｂ４のそれぞれに結線され、抵抗素子１７ｅ１と抵抗素子１７ｅ２との接続点が分圧電圧出力端子１６Ａ３に結線されている。すなわち、図１８の構成では、抵抗素子１７ｅ１に生ずる分圧電圧を分圧電圧判定部１２Ａ４ａに印加している。
　また、インピーダンス素子群１８ｅにおいて、抵抗素子１８ｅ１の一端は、コレクタ接続端子１６Ａ１に結線され、抵抗素子１８ｅ８の一端は、エミッタ接続端子１６Ｂ２およびエミッタ入力端子１６Ｂ４のそれぞれに結線され、抵抗素子１８ｅ７と抵抗素子１８ｅ８との接続点が分圧電圧出力端子１６Ｂ７に結線されている。すなわち、図１８の構成では、抵抗素子１７ｅ８に生ずる分圧電圧を分圧電圧判定部１２Ｂ４ｂに印加している。
　さらに、図１８の構成では、インピーダンス素子群１６ｅＡの抵抗素子１６ｅ４に生ずる分圧電圧を分圧電圧判定部１２Ａ４ｂに印加し、インピーダンス素子群１６ｅＢの抵抗素子１６ｅ８に生ずる分圧電圧を分圧電圧判定部１２Ｂ４ａに印加している。
　実施の形態５に係る電力変換装置によれば、ゲート駆動回路に伝達する分圧電圧の情報を増やすように構成されているので、例えば負荷がソース動作している場合または負荷がシンク動作している場合において、半導体スイッチング素子がオンからオフまたはオフからオンに切り替わる種々の動作状態のときの主端子間の電圧を検出することができるので、スイッチング速度を切り替える制御を行う範囲を拡大できるという効果が得られる。
　また、実施の形態５に係る電力変換装置によれば、電力用半導体モジュールに搭載する分圧回路基板において、実施の形態４では６箇所であったゲート駆動回路との接続箇所を、実施の形態５では８箇所に増やしているので、実施の形態４よりも機械的強度を高めることができるという効果が得られる。
　また、実施の形態５の構成において、ゲート駆動回路基板１２ＡＫ，１２ＢＫと、分圧回路基板１６Ｋとの間を結ぶ信号配線１８Ａ１～１８Ａ４および信号配線１８Ｂ１～１８Ｂ４を、実施の形態３と同様に、絶縁チューブの内部に収容して構成してもよい。このように構成すれば、信号配線１８Ａ１～１８Ａ４および信号配線１８Ｂ１～１８Ｂ４が絶縁チューブの内部にリジッドに保持されるので、振動に耐え得る機械的強度の更なる強化が可能となる。また、信号配線１８Ａ１～１８Ａ４の各信号配線間同士および信号配線１８Ｂ１～１８Ｂ４の各信号配線間同士の囲む配線ループが小さく抑えられるので、各信号配線間の寄生インダクタンスを抑制することができ、分圧回路基板１６からゲート駆動回路１２Ａ，１２Ｂに伝達する分圧電圧の信号品質を高めることが可能となる。
　なお、以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
　１０Ａ，５０　電力用半導体モジュール、１０Ａａ，５０Ａａ，５０Ｂａ　トランジスタ素子、１０Ａｂ，５０Ａｂ，５０Ｂｂ　ダイオード素子、１０Ｓ　モジュール筐体、１０Ａ１　コレクタ主端子（第１の主端子）、１０Ａ２　エミッタ主端子（第２の主端子）、１０Ａ３　コレクタ補助端子（第１の信号入力端子）、１０Ａ４　ゲート補助端子（第２の信号入力端子）、１０Ａ５　エミッタ補助端子（第３の信号入力端子）、１２Ａ　ゲート駆動回路（第１のゲート駆動回路）、１２Ｂ　ゲート駆動回路（第２のゲート駆動回路）、１２Ａ１ａ　第１のオン用トランジスタ、１２Ａ１ｂ　第１のオフ用トランジスタ、１２Ａ１ｃ　第２のオン用トランジスタ、１２Ａ１ｄ　第２のオフ用トランジスタ、１２Ａ２ａ，１２Ａ２ｂ，１２Ａ２ｃ，１２Ａ２ｄ　ゲート抵抗、１２Ａ３　スイッチング速度切替部、１２Ａ４，１２Ｂ４，１２Ａ４ａ，１２Ａ４ｂ，１２Ｂ４ａ，１２Ｂ４ｂ　分圧電圧判定部、１２Ａ５　動作電源、１２Ａ５ａ，１２Ａ５ｂ　コンデンサ、１２Ａ６ａ，１２Ａ６ｄ，１２Ｂ６ａ，１２Ｂ６ｄ　分圧電圧入力端子、１２Ａ６ｂ　ゲート出力端子、１２Ａ６ｃ　エミッタ出力端子、１２Ｋ，１２ＡＫ，１２ＢＫ　回路基板（ゲート駆動回路基板）、１４Ａ，１４Ｂ　絶縁回路、１４Ａ１　発光ダイオード、１４Ａ２　フォトトランジスタ、１６，１６Ａ　分圧回路、１６Ｋ　分圧回路基板、１６Ａ１，１６Ｂ１　コレクタ接続端子、１６Ａ２，１６Ｂ２　エミッタ接続端子、１６Ａ３，１６Ｂ３，１６Ａ７，１６Ｂ７　分圧電圧出力端子、１６Ａ４，１６Ｂ４　エミッタ入力端子、１６Ａ５，１６Ｂ５　ゲート接続端子、１６Ａ６，１６Ｂ６　ゲート入力端子、１６ｅ，１６ｅＡ，１６ｅＢ，１７ｅ，１８ｅ　インピーダンス素子群、１６ｅ１～１６ｅ８，１７ｅ１～１７ｅ４，１８ｅ１～１８ｅ８　抵抗素子、１８Ａ１　信号配線（分圧電圧信号配線）、１８Ａ２　信号配線（ゲート信号配線）、１８Ａ３　信号配線（エミッタ信号配線）、１８Ａ４　信号配線（分圧電圧信号配線）、１８Ｂ４　信号配線（分圧電圧信号配線）、２０　スイッチング信号生成部、２２，２２Ａ，２２Ｂ，２２Ｃ　絶縁チューブ、２２Ａ１ａ，２２Ｂ１，２２Ｃ１　第１信号配線、２２Ａ２ａ，２２Ｂ２，２２Ｃ２　第２信号配線、２２Ａ３ａ，２２Ｂ３，２２Ｃ３　第３信号配線、２２Ａ１ｂ　第１信号配線被覆、２２Ａ２ｂ　第２信号配線被覆、２２Ａ３ｂ　第３信号配線被覆、２２Ｂ４，２２Ｃ４　被覆、２２Ｂ５　筒状部、５０Ａ３　Ｐ側コレクタ補助端子（第１の信号入力端子）、５０Ａ４　Ｐ側ゲート補助端子（第２の信号入力端子）、５０Ａ５　Ｐ側エミッタ補助端子（第３の信号入力端子）、５０Ｂ３　Ｎ側コレクタ補助端子（第４の信号入力端子）、５０Ｂ４　Ｎ側ゲート補助端子（第５の信号入力端子）、５０Ｂ５　Ｎ側エミッタ補助端子（第６の信号入力端子）、５０ＡＣ　ＡＣ主端子、５０Ｐ　Ｐ側主端子、５０Ｎ　Ｎ側主端子、５０Ｓ　モジュール筐体。

Claims (7)

  1. 　１または複数の電力用半導体スイッチング素子を収容した電力用半導体モジュールと、前記電力用半導体スイッチング素子を駆動するゲート駆動回路と、を備えて構成される電力変換装置であって、
    　前記電力用半導体モジュールは、
    　前記電力用半導体スイッチング素子のコレクタ電位またはドレイン電位に接続される第１の主端子および第１の信号入力端子と、
    　前記電力用半導体スイッチング素子のゲート電位に接続される第２の信号入力端子と、
    　前記電力用半導体スイッチング素子のエミッタ電位またはソース電位に接続される第２の主端子および第３の信号入力端子と、
    　を有し、
    　前記電力変換装置は、前記第１の信号入力端子と前記第３の信号入力端子の間の電圧を検知した分圧電圧を生成して前記ゲート駆動回路に伝達する分圧回路基板を有し、
    　前記分圧回路基板は、前記第１の信号入力端子および前記第３の信号入力端子に電気的に接続されるようにして前記電力用半導体モジュールに搭載され、
    　前記ゲート駆動回路は、前記分圧回路基板が出力する分圧電圧に応じて前記電力用半導体スイッチング素子の駆動速度を変更することを特徴とする電力変換装置。
  2. 　前記分圧回路基板は、前記第１の信号入力端子および前記第３の信号入力端子に加えて、前記第２の信号入力端子にも電気的に接続されて搭載されていることを特徴とする請求項１に記載の電力変換装置。
  3. 　前記第１の信号入力端子と前記第３の信号入力端子との間の分圧電圧を前記分圧回路基板から前記ゲート駆動回路へ伝達する配線と、前記ゲート駆動回路が前記電力用半導体スイッチング素子を駆動する配線とが同一の絶縁チューブに収容されていることを特徴とする請求項１または２に記載の電力変換装置。
  4. 　複数の電力用半導体スイッチング素子を収容した電力用半導体モジュールと、前記電力用半導体スイッチング素子を駆動するゲート駆動回路と、を備えて構成される電力変換装置であって、
    　前記電力用半導体モジュールは、
    　高電位側の電圧が印加される上側電力用半導体スイッチング素子と低電位側の電圧が印加される下側電力用半導体スイッチング素子とを有すると共に、
    　前記上側電力用半導体スイッチング素子のコレクタ電位またはドレイン電位に接続される第１の主端子および第１の信号入力端子と、
    　前記上側電力用半導体スイッチング素子のゲート電位に接続される第２の信号入力端子と、
    　前記上側電力用半導体スイッチング素子のエミッタ電位またはソース電位、および、前記下側電力用半導体スイッチング素子のコレクタ電位またはドレイン電位の双方に接続される交流主端子、第３の信号入力端子および第４の信号入力端子と、
    　前記下側電力用半導体スイッチング素子のゲート電位に接続される第５の信号入力端子と、
    　前記下側電力用半導体スイッチング素子のエミッタ電位またはソース電位に接続される第２の主端子および第６の信号入力端子と、
    　を有し、
    　前記ゲート駆動回路は、前記上側電力用半導体スイッチング素子を駆動する第１のゲート駆動回路と、前記下側電力用半導体スイッチング素子を駆動する第２のゲート駆動回路とを有して構成され、
    　前記電力変換装置は、前記第１の信号入力端子と前記第３の信号入力端子の間の電圧を検知した分圧電圧を生成して前記第１のゲート駆動回路に伝達すると共に、前記第４の信号入力端子と前記第６の信号入力端子の間の電圧を検知した分圧電圧を生成して前記第２のゲート駆動回路に伝達する分圧回路基板を有し、
    　前記分圧回路基板は、前記第１の信号入力端子、前記第３の信号入力端子、前記第４の信号入力端子および前記第６の信号入力端子に電気的に接続されるようにして前記電力用半導体モジュールに搭載され、
    　前記第１のゲート駆動回路は、前記分圧回路基板が出力する分圧電圧に応じて前記上側電力用半導体スイッチング素子の駆動速度を変更し、
    　前記第２のゲート駆動回路は、前記分圧回路基板が出力する分圧電圧に応じて前記下側電力用半導体スイッチング素子の駆動速度を変更する
    　ことを特徴とする電力変換装置。
  5. 　前記分圧回路基板は、前記第１の信号入力端子、前記第３の信号入力端子、前記第４の信号入力端子および前記第６の信号入力端子に加えて、前記第２の信号入力端子および前記第５の信号入力端子にも電気的に接続されて搭載されていることを特徴とする請求項４に記載の電力変換装置。
  6. 　前記第１の信号入力端子と前記第３の信号入力端子との間の分圧電圧を前記分圧回路基板から前記第１のゲート駆動回路へ伝達する配線と、前記第１のゲート駆動回路が前記上側電力用半導体スイッチング素子を駆動する配線とが同一の絶縁チューブに収容されると共に、
    　前記第４の信号入力端子と前記第６の信号入力端子との間の分圧電圧を前記分圧回路基板から前記第２のゲート駆動回路へ伝達する配線と、前記第２のゲート駆動回路が前記下側電力用半導体スイッチング素子を駆動する配線とが同一の絶縁チューブに収容されている
    　ことを特徴とする請求項４または５に記載の電力変換装置。
  7. 　前記分圧回路基板は、前記第３の信号入力端子と前記第６の信号入力端子の間の電圧を分圧した分圧電圧を前記第１のゲート駆動回路に伝達し、前記第１の信号入力端子と前記第６の信号入力端子の間の電圧を分圧した分圧電圧を前記第２のゲート駆動回路に伝達することを特徴とする請求項５または６に記載の電力変換装置。
PCT/JP2015/075071 2015-09-03 2015-09-03 電力変換装置 WO2017037917A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112015006874.0T DE112015006874T5 (de) 2015-09-03 2015-09-03 Leistungswandler
US15/751,982 US10312904B2 (en) 2015-09-03 2015-09-03 Power converter
JP2017501417A JP6246415B2 (ja) 2015-09-03 2015-09-03 電力変換装置
CN201580082638.7A CN107996017B (zh) 2015-09-03 2015-09-03 功率转换装置
PCT/JP2015/075071 WO2017037917A1 (ja) 2015-09-03 2015-09-03 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/075071 WO2017037917A1 (ja) 2015-09-03 2015-09-03 電力変換装置

Publications (1)

Publication Number Publication Date
WO2017037917A1 true WO2017037917A1 (ja) 2017-03-09

Family

ID=58186775

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/075071 WO2017037917A1 (ja) 2015-09-03 2015-09-03 電力変換装置

Country Status (5)

Country Link
US (1) US10312904B2 (ja)
JP (1) JP6246415B2 (ja)
CN (1) CN107996017B (ja)
DE (1) DE112015006874T5 (ja)
WO (1) WO2017037917A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021005984A (ja) * 2019-06-27 2021-01-14 富士電機株式会社 電力変換装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6414090B2 (ja) * 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
CN113841326B (zh) * 2019-06-24 2024-02-13 德州仪器公司 具有多个驱动级的开关转换器及相关模式
CN111146931B (zh) * 2019-12-23 2021-12-14 广东美的白色家电技术创新中心有限公司 一种功率器件的驱动电路以及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158320A (ja) * 2000-11-17 2002-05-31 Cosel Co Ltd 電源装置のヒートシンク構造及びヒートシンク
JP2003070234A (ja) * 2001-08-28 2003-03-07 Toshiba Corp 自己消弧型素子のゲート電源装置
JP2003284319A (ja) * 2002-03-20 2003-10-03 Mitsubishi Electric Corp 駆動回路
JP2006042564A (ja) * 2004-07-30 2006-02-09 Tokyo Electric Power Co Inc:The 電力スイッチング回路、電力変換装置及び電力用半導体スイッチング素子の駆動方法
JP2008271752A (ja) * 2007-04-24 2008-11-06 Kawamura Electric Inc フルブリッジ回路の配線構造
JP2012039683A (ja) * 2010-08-03 2012-02-23 Fuji Electric Co Ltd パワー半導体モジュールおよびその試験方法
JP2014216932A (ja) * 2013-04-26 2014-11-17 トヨタ自動車株式会社 駆動装置及びスイッチング回路の制御方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3132648B2 (ja) * 1996-09-20 2001-02-05 富士電機株式会社 電力変換器におけるゲート駆動回路
JP3932841B2 (ja) * 2001-08-29 2007-06-20 株式会社日立製作所 半導体電力変換装置
DE10236532C1 (de) * 2002-08-09 2003-08-14 Semikron Elektronik Gmbh Schaltungsanordnung zur Ansteuerung von Leistungstransistoren
JP4342251B2 (ja) 2003-09-10 2009-10-14 株式会社東芝 ゲート駆動回路
JPWO2009054143A1 (ja) * 2007-10-24 2011-03-03 株式会社東芝 電力変換装置
JP5630484B2 (ja) 2012-08-30 2014-11-26 株式会社デンソー 半導体装置
US9203393B2 (en) 2012-08-30 2015-12-01 Denso Corporation Semiconductor apparatus
CN106104993B (zh) * 2014-05-30 2019-05-10 三菱电机株式会社 电力用半导体元件的驱动电路
JP6597508B2 (ja) * 2016-07-28 2019-10-30 株式会社デンソー 電力変換装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158320A (ja) * 2000-11-17 2002-05-31 Cosel Co Ltd 電源装置のヒートシンク構造及びヒートシンク
JP2003070234A (ja) * 2001-08-28 2003-03-07 Toshiba Corp 自己消弧型素子のゲート電源装置
JP2003284319A (ja) * 2002-03-20 2003-10-03 Mitsubishi Electric Corp 駆動回路
JP2006042564A (ja) * 2004-07-30 2006-02-09 Tokyo Electric Power Co Inc:The 電力スイッチング回路、電力変換装置及び電力用半導体スイッチング素子の駆動方法
JP2008271752A (ja) * 2007-04-24 2008-11-06 Kawamura Electric Inc フルブリッジ回路の配線構造
JP2012039683A (ja) * 2010-08-03 2012-02-23 Fuji Electric Co Ltd パワー半導体モジュールおよびその試験方法
JP2014216932A (ja) * 2013-04-26 2014-11-17 トヨタ自動車株式会社 駆動装置及びスイッチング回路の制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021005984A (ja) * 2019-06-27 2021-01-14 富士電機株式会社 電力変換装置
JP7259594B2 (ja) 2019-06-27 2023-04-18 富士電機株式会社 電力変換装置

Also Published As

Publication number Publication date
JP6246415B2 (ja) 2017-12-13
CN107996017A (zh) 2018-05-04
US10312904B2 (en) 2019-06-04
US20180241389A1 (en) 2018-08-23
DE112015006874T5 (de) 2018-05-30
CN107996017B (zh) 2020-07-03
JPWO2017037917A1 (ja) 2017-08-31

Similar Documents

Publication Publication Date Title
JP6172061B2 (ja) 電力変換回路用の電源装置
US10374414B2 (en) Semiconductor power module and power conversion apparatus using the same
JP6246415B2 (ja) 電力変換装置
JP5845428B2 (ja) 駆動装置、電力変換装置、車両
JP6020572B2 (ja) 電力変換装置
JP6836201B2 (ja) 電力変換装置
US10951128B2 (en) Main circuit wiring member and power conversion device
JP6237554B2 (ja) 電力変換装置の制御基板
JP2008136333A (ja) 電力変換装置
US20180337107A1 (en) Power converter
JP2020005365A (ja) スイッチング回路
JP5272667B2 (ja) 電力変換装置
WO2017037916A1 (ja) 電力変換装置
US10418893B2 (en) Fast-switching circuit assembly for a converter
CN110214412B (zh) 功率转换装置
JP2019165570A (ja) 絶縁電源装置
JP6902121B2 (ja) 電力変換装置および電力変換装置を搭載する電気鉄道車両
JP2007068294A (ja) 電力変換装置
JP6720601B2 (ja) 電力変換装置
JP6658915B2 (ja) 電力変換装置
JP5949254B2 (ja) 電力変換装置
JP6824103B2 (ja) 電力半導体装置および電力半導体駆動システム
JP2014049475A (ja) インバータ装置
JP6503977B2 (ja) 電力変換回路の制御方法および電力変換モジュール
JPWO2019016929A1 (ja) 電力変換装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2017501417

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15903036

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15751982

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112015006874

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15903036

Country of ref document: EP

Kind code of ref document: A1