WO2016151937A1 - 熱処理方法、および熱処理装置 - Google Patents

熱処理方法、および熱処理装置 Download PDF

Info

Publication number
WO2016151937A1
WO2016151937A1 PCT/JP2015/082343 JP2015082343W WO2016151937A1 WO 2016151937 A1 WO2016151937 A1 WO 2016151937A1 JP 2015082343 W JP2015082343 W JP 2015082343W WO 2016151937 A1 WO2016151937 A1 WO 2016151937A1
Authority
WO
WIPO (PCT)
Prior art keywords
heat treatment
substrate
semiconductor wafer
temperature zone
chamber
Prior art date
Application number
PCT/JP2015/082343
Other languages
English (en)
French (fr)
Inventor
和彦 布施
Original Assignee
株式会社Ｓｃｒｅｅｎホールディングス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Ｓｃｒｅｅｎホールディングス filed Critical 株式会社Ｓｃｒｅｅｎホールディングス
Priority to CN201580075686.3A priority Critical patent/CN107251197B/zh
Priority to US15/560,047 priority patent/US10128135B2/en
Publication of WO2016151937A1 publication Critical patent/WO2016151937A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Definitions

  • the present invention relates to a heat treatment method and a heat treatment apparatus for performing heat treatment on a thin plate-shaped precision electronic substrate (hereinafter simply referred to as “substrate”) such as a disk-shaped semiconductor wafer by irradiating the substrate with light.
  • substrate such as a disk-shaped semiconductor wafer
  • impurities are generally introduced by ion implantation and subsequent annealing.
  • impurities such as boron (B), arsenic (As), and phosphorus (P) are ionized and collided with a silicon substrate at a high acceleration voltage to physically inject impurities.
  • B boron
  • As arsenic
  • P phosphorus
  • the implanted impurities are activated by annealing.
  • a monomolecular layer containing an impurity is formed on the surface of the silicon substrate by wet processing, and the impurity is diffused to the extreme surface layer of the substrate by subsequent heat treatment, so that the impurity is present only in a very shallow region of the substrate surface
  • a technique that introduces also referred to as an ultra-shallow junction formation technique
  • an ultra-shallow junction formation technique for example, a technique using MLD (Mono Layer Layer Doping) can be cited.
  • MLD Monitoring Layer Layer Layer Doping
  • impurities are transferred to the surface layer of the substrate by RTA (Rapid Thermal Thermal) after the step of forming a monomolecular layer on one main surface of the substrate.
  • RTA Rapid Thermal Thermal
  • FLA Fluorescent Lamp Anneal
  • such a treatment requires two or more heat treatment apparatuses including a heat treatment apparatus that performs RTA and a heat treatment apparatus that performs FLA.
  • a heat treatment apparatus that performs RTA
  • a heat treatment apparatus that performs FLA.
  • the cost required for introduction, the place required for installation, and the time required for the treatment Each increases.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a heat treatment method and a heat treatment apparatus in which the apparatus can be easily installed and the heat treatment time can be shortened.
  • a heat treatment method includes: (a) preparing a substrate on which a thin film of at least one of a monomolecular layer and a polylayer containing a dopant is formed on one main surface; (B) placing the substrate prepared in step (a) in a chamber; (c) first with respect to the substrate placed in the chamber in step (b).
  • a heat treatment method is the heat treatment method according to the first aspect, wherein in the step (c), light is emitted from the first lamp to the substrate disposed in the chamber. Irradiation provides a first heat treatment in a high temperature zone on the high temperature side of the first temperature zone, and a lower temperature on the low temperature side than the high temperature zone in the first temperature zone after the first heat treatment.
  • the second lamp performs the second heat treatment on the substrate that has been subjected to the second heat treatment in the step (c) and disposed in the chamber.
  • the substrate is heated from the low temperature zone to the second temperature zone by irradiating flash light.
  • a heat treatment apparatus is a heat treatment apparatus that heats a substrate by irradiating the substrate with light, the chamber, a holding unit that is arranged in the chamber and holds the substrate, and the holding A first irradiation unit that performs preliminary heat treatment in a first temperature band higher than a temperature before heating by irradiating the substrate held by the unit with light by a first lamp; and the first irradiation The substrate is subjected to a preliminary heat treatment in the first temperature zone by the unit and the substrate held by the holding unit is irradiated with flash light by a second lamp to remove the substrate from the first temperature zone.
  • the second irradiation unit irradiates the flash light by the second lamp onto the substrate that has been subjected to the second heat treatment by the first irradiation unit and is held by the holding unit.
  • a control unit that controls the first irradiation unit and the second irradiation unit so as to heat the substrate from the low temperature zone to the second temperature zone.
  • a substrate on which at least one thin film of a monomolecular layer and a polymolecular layer containing a dopant is formed on one main surface is disposed in the chamber, and light emitted from the first lamp. Is preliminarily heated up to the first temperature zone by irradiation of the first lamp, and is heated from the first temperature zone to a higher second temperature zone by irradiation of the flash light from the second lamp. Impurities can be introduced and activated only in the shallow region. For example, the heat treatment in the first temperature zone and the second temperature zone is continuously performed in the same chamber, so that the apparatus can be easily installed and the heat treatment time can be shortened.
  • the substrate disposed in the chamber is irradiated with light by the first lamp, so that in the high temperature zone on the high temperature side of the first temperature zone.
  • a substrate that is subjected to the first heat treatment is subjected to the second heat treatment in the low temperature zone on the low temperature side of the first temperature zone after the first heat treatment, is subjected to the second heat treatment, and is disposed in the chamber.
  • the substrate is heated from the low temperature zone to the second temperature zone by irradiating the flash light with the second lamp. Accordingly, excessive heating of the substrate due to the irradiation of flash light is avoided, so that abnormal diffusion of impurities hardly occurs during heating due to the irradiation of flash light. Therefore, impurities can be appropriately introduced only in the extremely shallow region of the surface layer of the substrate.
  • the substrate disposed in the chamber is irradiated with light by the first lamp, so that in the high temperature zone on the high temperature side of the first temperature zone.
  • a substrate that is subjected to the first heat treatment is subjected to the second heat treatment in the low temperature zone on the low temperature side of the first temperature zone after the first heat treatment, is subjected to the second heat treatment, and is held in the holding portion.
  • the substrate is heated from the low temperature zone to the second temperature zone by irradiating the flash light with the second lamp.
  • the heat treatment in the first temperature zone and the second temperature zone is continuously performed in the same chamber, so that the apparatus can be easily installed and the heat treatment time can be shortened.
  • FIG. 1 is a longitudinal sectional view showing a configuration of a heat treatment apparatus according to an embodiment.
  • FIG. 2 is a perspective view showing the overall appearance of the holding portion.
  • FIG. 3 is a plan view of the susceptor of the holding unit as seen from above.
  • FIG. 4 is a cross-sectional view schematically showing a cross section of the holding portion.
  • FIG. 5 is an enlarged view of the installation portion of the guide ring.
  • FIG. 6 is a plan view of the transfer mechanism.
  • FIG. 7 is a side view of the transfer mechanism.
  • FIG. 8 is a plan view showing the arrangement of a plurality of halogen lamps.
  • FIG. 9 is a diagram illustrating a flowchart relating to the heat treatment of the substrate.
  • FIG. 9 is a diagram illustrating a flowchart relating to the heat treatment of the substrate.
  • FIG. 10 is a diagram showing the time change of the heat treatment temperature in the semiconductor wafer.
  • FIG. 11 is a diagram schematically showing the state of impurities in the semiconductor wafer during the heat treatment.
  • FIG. 12 is a diagram schematically showing the state of impurities in the semiconductor wafer during heat treatment.
  • FIG. 13 is a diagram schematically showing the state of impurities in the semiconductor wafer during the heat treatment.
  • FIG. 14 is a diagram illustrating a flowchart relating to the heat treatment of the substrate according to a modification.
  • FIG. 15 is a diagram illustrating a flowchart relating to a heat treatment of a substrate according to a modification.
  • FIG. 16 is a diagram showing a temporal change in the heat treatment temperature in a semiconductor wafer according to a modification.
  • FIG. 1 is a longitudinal sectional view showing a configuration of a heat treatment apparatus 1 according to an embodiment.
  • the heat treatment apparatus 1 is an apparatus that heats a semiconductor wafer W by irradiating the semiconductor wafer W as a substrate with light.
  • the heat treatment apparatus 1 is an apparatus that heats the semiconductor wafer W by irradiating the semiconductor wafer W with flash light (also referred to as a flash lamp annealing apparatus).
  • the semiconductor wafer W to be processed generally has a disk shape.
  • the size of the semiconductor wafer W is not particularly limited. For example, a semiconductor wafer having a diameter of 300 mm or 450 mm can be adopted.
  • a monomolecular layer related to a desired impurity (dopant) is deposited on one main surface of the semiconductor wafer W carried into the heat treatment apparatus 1, and the impurities deposited by the heat treatment by the heat treatment apparatus 1 are semiconductors.
  • the impurities are activated and introduced into the extreme surface layer of the wafer W.
  • the heat treatment apparatus 1 includes a chamber 6 for housing a semiconductor wafer W, a halogen heating unit 4 as a first irradiation unit including a plurality of halogen lamps HL, and a flash as a second irradiation unit including a plurality of flash lamps FL.
  • the flash heating unit 5 is provided above the chamber 6, and the halogen heating unit 4 is provided below the chamber 6.
  • the heat treatment apparatus 1 includes a holding unit 7 and a transfer mechanism 10 inside the chamber 6.
  • the holding unit 7 is a part that holds the semiconductor wafer W, and holds the semiconductor wafer W in a horizontal posture, for example.
  • the transfer mechanism 10 is a mechanism that transfers the semiconductor wafer W between the holding unit 7 and the outside of the apparatus.
  • the heat treatment apparatus 1 includes a control unit 3 that controls the operation mechanisms provided in the halogen heating unit 4, the flash heating unit 5, and the chamber 6 to perform the heat treatment of the semiconductor wafer W.
  • the chamber 6 is configured by attaching quartz chamber windows to upper and lower portions of the cylindrical chamber side portion 61.
  • the chamber side portion 61 has a substantially cylindrical shape with an upper and lower opening.
  • the upper opening of the chamber side portion 61 is closed by mounting the upper chamber window 63, and the lower opening of the chamber side portion 61 is lower.
  • the side chamber window 64 is closed.
  • the upper chamber window 63 that constitutes the ceiling of the chamber 6 is a disk-shaped member made of quartz, and functions as a quartz window that transmits the flash light emitted from the flash heating unit 5 into the chamber 6.
  • the lower chamber window 64 constituting the floor portion of the chamber 6 is also a disk-shaped member made of quartz, and functions as a quartz window that transmits light from the halogen heating unit 4 into the chamber 6.
  • a reflection ring 68 is attached to the upper part of the inner wall surface of the chamber side part 61
  • a reflection ring 69 is attached to the lower part of the inner wall surface of the chamber side part 61.
  • the reflection rings 68 and 69 are both formed in an annular shape.
  • the upper reflection ring 68 is mounted by being fitted into the chamber side portion 61 from above.
  • the lower reflecting ring 69 is mounted by being fitted into the chamber side portion 61 from the lower side and fastened with a screw (not shown). That is, the reflection rings 68 and 69 are both detachably attached to the chamber side portion 61.
  • An inner space of the chamber 6, that is, a space surrounded by the upper chamber window 63, the lower chamber window 64, the chamber side portion 61, and the reflection rings 68 and 69 is defined as a heat treatment space 65.
  • the recess 62 is formed on the inner wall surface of the chamber 6. That is, a recess 62 surrounded by a central portion of the inner wall surface of the chamber side portion 61 where the reflecting rings 68 and 69 are not mounted, a lower end surface of the reflecting ring 68, and an upper end surface of the reflecting ring 69 is formed.
  • the recess 62 is formed in an annular shape along the horizontal direction on the inner wall surface of the chamber 6, and surrounds the holding portion 7 that holds the semiconductor wafer W.
  • the chamber side portion 61 and the reflection rings 68 and 69 are formed of a metal material (for example, stainless steel) excellent in strength and heat resistance. Further, the inner peripheral surfaces of the reflection rings 68 and 69 are mirrored by electrolytic nickel plating.
  • the chamber side portion 61 is formed with a transfer opening (furnace port) 66 for carrying the semiconductor wafer W into and out of the chamber 6.
  • the transfer opening 66 can be opened and closed by a gate valve 185.
  • the transport opening 66 is connected to the outer peripheral surface of the recess 62. For this reason, when the gate valve 185 opens the transfer opening 66, the semiconductor wafer W is transferred from the transfer opening 66 to the heat treatment space 65 through the recess 62 and the semiconductor from the heat treatment space 65 through the recess 62. The wafer W can be carried out. Further, when the gate valve 185 closes the transfer opening 66, the heat treatment space 65 in the chamber 6 becomes a sealed space.
  • a gas supply hole 81 for supplying a processing gas (nitrogen gas (N 2 ) in the present embodiment) to the heat treatment space 65 is formed in the upper portion of the inner wall of the chamber 6.
  • the gas supply hole 81 is formed at a position above the recess 62 and may be provided in the reflection ring 68.
  • the gas supply hole 81 is connected to a gas supply pipe 83 through a buffer space 82 formed in an annular shape inside the side wall of the chamber 6.
  • the gas supply pipe 83 is connected to a gas supply source 85.
  • a valve 84 is inserted in the middle of the path of the gas supply pipe 83. When the valve 84 is opened, nitrogen gas is supplied from the gas supply source 85 to the buffer space 82.
  • the nitrogen gas flowing into the buffer space 82 flows so as to expand in the buffer space 82 having a smaller fluid resistance than the gas supply hole 81 and is supplied from the gas supply hole 81 into the heat treatment space 65.
  • the processing gas is not limited to nitrogen gas, but is an inert gas such as argon (Ar) and helium (He), or oxygen (O 2 ), hydrogen (H 2 ), chlorine (Cl 2 ), A reactive gas such as hydrogen chloride (HCl), ozone (O 3 ), or ammonia (NH 3 ) may be used.
  • a gas exhaust hole 86 for exhausting the gas in the heat treatment space 65 is formed in the lower portion of the inner wall of the chamber 6.
  • the gas exhaust hole 86 is formed at a position below the recess 62 and may be provided in the reflection ring 69.
  • the gas exhaust hole 86 is connected to a gas exhaust pipe 88 through a buffer space 87 formed in an annular shape inside the side wall of the chamber 6.
  • the gas exhaust pipe 88 is connected to the exhaust unit 190.
  • a valve 89 is inserted in the middle of the path of the gas exhaust pipe 88. When the valve 89 is opened, the gas in the heat treatment space 65 is discharged from the gas exhaust hole 86 to the gas exhaust pipe 88 through the buffer space 87.
  • Each of the gas supply holes 81 and the gas exhaust holes 86 may be provided in a plurality along the circumferential direction of the chamber 6 or may be slit-shaped. Further, the gas supply source 85 and the exhaust unit 190 may be a mechanism provided in the heat treatment apparatus 1 or may be a utility of a factory where the heat treatment apparatus 1 is installed.
  • a gas exhaust pipe 191 for discharging the gas in the heat treatment space 65 is connected to the tip of the transfer opening 66.
  • the gas exhaust pipe 191 is connected to the exhaust unit 190 via a valve 192. By opening the valve 192, the gas in the chamber 6 is exhausted through the transfer opening 66.
  • FIG. 2 is a perspective view showing the overall appearance of the holding unit 7.
  • 3 is a plan view of the susceptor 74 of the holding unit 7 as viewed from above
  • FIG. 4 is a cross-sectional view schematically showing a cross section of the holding unit 7 along a plane perpendicular to the horizontal plane.
  • the outer edge of the semiconductor wafer W held by the holding unit 7 is drawn by a two-dot chain line.
  • the holding part 7 includes a base ring 71, a connecting part 72, and a susceptor 74.
  • the base ring 71, the connecting portion 72, and the susceptor 74 are all made of quartz. That is, the whole holding part 7 is made of quartz.
  • the base ring 71 is a ring-shaped quartz member.
  • the base ring 71 is supported on the wall surface of the chamber 6 by being placed on the bottom surface of the recess 62 (see FIG. 1).
  • the connecting portion 72 is also a quartz member, and is fixed to the base ring 71 by welding.
  • the shape of the base ring 71 may be, for example, an arc shape in which a part is omitted from the annular shape.
  • the susceptor 74 holds the semiconductor wafer W placed on the susceptor 74 in the chamber 6.
  • the susceptor 74 is supported by four connecting portions 72 provided on the base ring 71.
  • the susceptor 74 includes a holding plate 75 as a plate, a guide ring 76 as a guide portion, and a plurality of support pins 77.
  • the holding plate 75 is a circular flat plate member made of quartz. The diameter of the holding plate 75 is larger than the diameter of the semiconductor wafer W. That is, the holding plate 75 has a larger planar size than the semiconductor wafer W.
  • a guide ring 76 is installed on the periphery of the upper surface of the holding plate 75.
  • the guide ring 76 is an annular member having an inner diameter larger than the diameter of the semiconductor wafer W. Further, the guide ring 76 is made of quartz, like the holding plate 75.
  • the guide ring 76 may be welded to the upper surface of the holding plate 75, or may be fixed to the holding plate 75 with pins or the like formed by separate processing. Alternatively, the guide ring 76 may simply be placed on the peripheral edge of the upper surface of the holding plate 75.
  • generation of particles due to sliding of the quartz member is suppressed, and when the guide ring 76 is placed, distortion of the holding plate 75 due to welding is prevented. Can be done.
  • FIG. 5 is an enlarged view of a portion where the guide ring 76 is installed.
  • the inner periphery of the guide ring 76 is a tapered surface 76 a that widens upward from the holding plate 75.
  • a region inside the tip (lower end) of the tapered surface 76a is a mounting surface 75a on which the semiconductor wafer W is mounted.
  • the gradient ⁇ of the tapered surface 76a of the guide ring 76 with respect to the mounting surface 75a of the holding plate 75 is 30 ° or more and 70 ° or less (45 ° in this embodiment).
  • the surface average roughness (Ra) of the tapered surface 76a is set to 1.6 ⁇ m or less.
  • the inner diameter of the guide ring 76 (the diameter of the tip of the tapered surface 76a) is 10 mm or more and 40 mm or less larger than the diameter of the semiconductor wafer W. Therefore, when the semiconductor wafer W is held at the center of the mounting surface 75a of the holding plate 75, the distance from the outer peripheral end of the semiconductor wafer W to the tip of the tapered surface 76a is 5 mm or more and 20 mm or less.
  • the inner diameter of the guide ring 76 is set to ⁇ 320 mm with respect to the semiconductor wafer W of ⁇ 300 mm (the distance from the outer peripheral end of the semiconductor wafer W to the tip of the tapered surface 76a is 10 mm).
  • the outer diameter of the guide ring 76 is not particularly limited, but may be the same as the diameter of the holding plate 75 ( ⁇ 340 mm in the present embodiment), for example.
  • a plurality of support pins 77 are erected on the mounting surface 75 a of the holding plate 75.
  • a total of six support pins 77 are erected every 60 ° along a circumference that is concentric with the outer circumference of the placement surface 75a (the inner circumference of the guide ring 76).
  • the diameter of the circle in which the six support pins 77 are arranged is smaller than the diameter of the semiconductor wafer W, and is 280 mm in this embodiment.
  • Each support pin 77 is made of quartz.
  • the plurality of support pins 77 may be erected by being fitted into a recess formed in the upper surface of the holding plate 75.
  • the four connecting portions 72 erected on the base ring 71 and the lower peripheral edge of the holding plate 75 of the susceptor 74 are fixed by welding. That is, the susceptor 74 and the base ring 71 are fixedly connected by the connecting portion 72.
  • the holding unit 7 is attached to the chamber 6.
  • the holding plate 75 of the susceptor 74 assumes a horizontal posture (a posture in which the normal line matches the vertical direction).
  • the semiconductor wafer W carried into the chamber 6 is placed and held in a horizontal posture on the susceptor 74 of the holding unit 7 attached to the chamber 6.
  • the semiconductor wafer W is held by the susceptor 74 by being supported by point contact by a plurality of support pins 77 erected on the holding plate 75. That is, the semiconductor wafer W is supported by the plurality of support pins 77 at a predetermined interval from the mounting surface 75 a of the holding plate 75. Further, the thickness of the guide ring 76 is larger than the height of the support pin 77. Accordingly, the position shift in the horizontal direction of the semiconductor wafer W supported by the support pins 77 is prevented by the guide ring 76.
  • the holding plate 75 of the susceptor 74 has an opening 78 penetrating vertically.
  • the opening 78 is provided so that radiation light (infrared light) emitted from the lower surface of the semiconductor wafer W held by the susceptor 74 is received by the radiation thermometer 120. That is, the light emitted from the back surface of the semiconductor wafer W held by the susceptor 74 is received by the radiation thermometer 120 through the opening 78, and the temperature of the semiconductor wafer W is measured by a separate detector.
  • four through-holes 79 are formed in the holding plate 75 of the susceptor 74 so that lift pins 12 of the transfer mechanism 10 (to be described later) can pass therethrough for delivery of the semiconductor wafer W.
  • FIG. 6 is a plan view of the transfer mechanism 10.
  • FIG. 7 is a side view of the transfer mechanism 10.
  • the transfer mechanism 10 includes two transfer arms 11.
  • the transfer arm 11 has an arc shape that follows the generally annular recess 62.
  • Two lift pins 12 are erected on each transfer arm 11.
  • Each transfer arm 11 can be rotated by a horizontal movement mechanism 13.
  • the horizontal moving mechanism 13 holds the pair of transfer arms 11 in the holding unit 7 and a transfer operation position (a position drawn by a solid line in FIG. 6) for transferring the semiconductor wafer W to the holding unit 7.
  • the semiconductor wafer W is moved horizontally between a retracted position (a position drawn by a two-dot chain line in FIG. 6) that does not overlap with the semiconductor wafer W in plan view.
  • each transfer arm 11 may be rotated by an individual motor, or a pair of transfer arms 11 may be interlocked by a single motor using a link mechanism. It may be moved.
  • the pair of transfer arms 11 is moved up and down together with the horizontal moving mechanism 13 by the lifting mechanism 14.
  • the elevating mechanism 14 raises the pair of transfer arms 11 at the transfer operation position, a total of four lift pins 12 are through holes 79 formed in the holding plate 75 of the susceptor 74 (see FIGS. 2 and 3). , And the upper end of the lift pin 12 protrudes from the upper surface of the holding plate 75.
  • the elevating mechanism 14 lowers the pair of transfer arms 11 at the transfer operation position, the lift pins 12 are extracted from the through holes 79, and the horizontal movement mechanism 13 moves the pair of transfer arms 11 so as to open each of them.
  • the transfer arm 11 moves to the retracted position.
  • the retracted position of the pair of transfer arms 11 is directly above the base ring 71 of the holding unit 7. Since the base ring 71 is placed on the bottom surface of the recess 62, the retracted position of the transfer arm 11 is inside the recess 62. Note that an exhaust mechanism (not shown) is also provided in the vicinity of a portion where the drive unit (the horizontal movement mechanism 13 and the lifting mechanism 14) of the transfer mechanism 10 is provided, and the atmosphere around the drive unit of the transfer mechanism 10 is provided. Is discharged to the outside of the chamber 6.
  • the flash heating unit 5 is provided above the chamber 6, and includes a light source including a plurality of (30 in the present embodiment) second flash lamps FL inside the casing 51. And a reflector 52 provided so as to cover the upper side of the light source. Then, the flash heating unit 5 heats the semiconductor wafer W by irradiating the semiconductor wafer W held by the susceptor 74 with flash light emitted from a plurality of flash lamps FL.
  • a xenon flash lamp is employed as the flash lamp FL.
  • a lamp light emission window 53 is mounted on the bottom of the casing 51 of the flash heating unit 5.
  • the lamp light emission window 53 constituting the floor of the flash heating unit 5 is a plate-like quartz window made of quartz. By installing the flash heating unit 5 above the chamber 6, the lamp light emission window 53 faces the upper chamber window 63.
  • the flash lamp FL irradiates the heat treatment space 65 with flash light from above the chamber 6 through the lamp light emission window 53 and the upper chamber window 63.
  • the plurality of flash lamps FL are rod-shaped lamps each having a long cylindrical shape, and the longitudinal direction of each of the flash lamps FL is along the main surface of the semiconductor wafer W held by the holding unit 7 (that is, along the horizontal direction). ) They are arranged in a plane so as to be parallel to each other. Therefore, the plane formed by the arrangement of the flash lamps FL is also a horizontal plane.
  • the xenon flash lamp FL has a rod-shaped glass tube (discharge tube) in which xenon gas is sealed and an anode and a cathode connected to a capacitor at both ends thereof, and an outer peripheral surface of the glass tube. And a triggered electrode. Since xenon gas is an electrical insulator, electricity does not flow into the glass tube under normal conditions even if electric charges are accumulated in the capacitor. However, when the insulation is broken by applying a high voltage to the trigger electrode, the electricity stored in the capacitor flows instantaneously in the glass tube, and light is emitted by excitation of atoms or molecules of xenon at that time.
  • the electrostatic energy previously stored in the capacitor is converted into an extremely short light pulse of 0.1 to 100 milliseconds, so that the continuous lighting like the halogen lamp HL is possible. It has the characteristic that it can irradiate extremely strong light compared with a light source.
  • the reflector 52 is provided above the plurality of flash lamps FL so as to cover the whole.
  • the basic function of the reflector 52 is to reflect the flash light emitted from the plurality of flash lamps FL toward the heat treatment space 65.
  • the reflector 52 is formed of, for example, an aluminum alloy plate, and the surface (the surface facing the flash lamp FL) is roughened by blasting.
  • the halogen heating unit 4 is provided below the chamber 6 and includes a light source including a plurality of (40 in this embodiment) halogen lamps HL as first lamps.
  • the halogen heating unit 4 irradiates the heat treatment space 65 with light emitted from the plurality of halogen lamps HL from below the chamber 6 through the lower chamber window 64. In this way, the semiconductor wafer W is heated by irradiating the semiconductor wafer W held by the susceptor 74 with light emitted from the plurality of halogen lamps HL.
  • FIG. 8 is a plan view showing the arrangement of a plurality of halogen lamps HL.
  • 20 halogen lamps HL are arranged in two upper and lower stages.
  • Each halogen lamp HL is a rod-shaped lamp having a long cylindrical shape.
  • the 20 halogen lamps HL in both the upper and lower stages are arranged so that their longitudinal directions are parallel to each other along the main surface of the semiconductor wafer W held by the holding unit 7 (that is, along the horizontal direction). Yes. Therefore, the plane formed by the arrangement of the halogen lamps HL in both the upper stage and the lower stage is a horizontal plane.
  • the arrangement density of the halogen lamps HL in the region facing the peripheral portion is higher than the region facing the central portion of the semiconductor wafer W held by the holding portion 7 in both the upper and lower steps. ing. That is, in both the upper and lower stages, the arrangement pitch of the halogen lamps HL is shorter in the peripheral part than in the central part of the lamp array. For this reason, it is possible to irradiate a larger amount of light to the peripheral portion of the semiconductor wafer W where the temperature is likely to decrease during heating by irradiation with light from the halogen heating unit 4.
  • the lamp group composed of the upper halogen lamp HL and the lamp group composed of the lower halogen lamp HL are arranged so as to intersect in a lattice pattern. That is, a total of 40 halogen lamps HL are arranged so that the longitudinal direction of the upper halogen lamps HL and the longitudinal direction of the lower halogen lamps HL are orthogonal to each other.
  • the halogen lamp HL is a filament-type light source that emits light by making the filament incandescent by energizing the filament disposed inside the glass tube. Inside the glass tube, a gas obtained by introducing a trace amount of a halogen element (iodine, bromine, etc.) into an inert gas such as nitrogen or argon is enclosed. By introducing a halogen element, it is possible to set the filament temperature to a high temperature while suppressing breakage of the filament. Therefore, the halogen lamp HL has a characteristic that it has a longer life than a normal incandescent bulb and can continuously radiate strong light. Further, since the halogen lamp HL is a rod-shaped lamp, it has a long life, and by arranging the halogen lamp HL along the horizontal direction, the radiation efficiency to the upper semiconductor wafer W becomes excellent.
  • a halogen element iodine, bromine, etc.
  • the control unit 3 controls the various operation mechanisms provided in the heat treatment apparatus 1.
  • the configuration of the control unit 3 as hardware is the same as that of a general computer. That is, the control unit 3 stores a CPU that performs various arithmetic processes, a ROM that is a read-only memory that stores basic programs, a RAM that is a readable and writable memory that stores various information, control software, data, and the like. It has a magnetic disk to keep.
  • the processing in the heat treatment apparatus 1 proceeds as the CPU of the control unit 3 executes a predetermined processing program.
  • the heat treatment apparatus 1 prevents an excessive temperature rise in the halogen heating unit 4, the flash heating unit 5, and the chamber 6 due to thermal energy generated from the halogen lamp HL and the flash lamp FL during the heat treatment of the semiconductor wafer W. Therefore, various cooling structures are provided.
  • the wall of the chamber 6 is provided with a water-cooled tube (not shown).
  • the halogen heating unit 4 and the flash heating unit 5 have an air cooling structure in which a gas flow is formed inside to exhaust heat. Air is also supplied to the gap between the upper chamber window 63 and the lamp light emission window 53 to cool the flash heating unit 5 and the upper chamber window 63.
  • FIG. 9 is a diagram illustrating a flowchart relating to the flow of heat treatment of the semiconductor wafer W in the heat treatment apparatus 1.
  • steps ST1 to ST4 shown in FIG. 9 are sequentially performed.
  • FIG. 10 is a diagram schematically illustrating an example of a temperature change in the surface layer portion of the semiconductor wafer W during the heat treatment.
  • 11 to 13 are diagrams schematically showing the state of impurities in the semiconductor wafer W during the heat treatment.
  • a semiconductor wafer W as a substrate to be heat-treated is prepared.
  • a semiconductor wafer W is prepared.
  • a technique such as MLD (Mono Layer Layer Doping) or the like as shown in FIG. 11, a monomolecular layer and a multimolecular layer containing a desired impurity (dopant) IP0 on one main surface of the silicon substrate W0.
  • a semiconductor wafer W on which at least one thin film Lt0 is formed can be prepared.
  • a semiconductor wafer W in which at least one of a monomolecular layer and a polymolecular layer containing a dopant is formed on one main surface by wet processing may be prepared.
  • a chemical solution containing the dopant IP0 is supplied to the surface of the silicon substrate W0 terminated with hydrogen to thereby generate hydrogen.
  • the termination may be replaced with dopant IP0 to form a monolayer containing dopant IP0.
  • the dopant IP0 can be diffused into the extreme surface layer of the silicon substrate W0 by heat treatment by light irradiation.
  • a monomolecular layer containing the dopant IP0 may be formed without hydrogen termination. More specifically, for example, the natural oxide film on the surface of the silicon substrate W0 is removed by corrosion with hydrofluoric acid, so that silicon is exposed on the surface of the silicon substrate W0. Hydrofluoric acid is washed away from the surface of the silicon substrate W0, and a chemical solution (dopant solution) containing the dopant IP0 is brought into contact with the surface of the silicon substrate W0 from which silicon is exposed, whereby the monomolecular layer containing the dopant IP0 The thin film Lt0 can be formed in a short time.
  • a coating liquid containing the dopant IP0 is applied to the surface of the rotating silicon substrate W0, and the silicon substrate W0 is heated, so that the monomolecular layer and the polymolecule containing the dopant IP0 are heated on the surface of the silicon substrate W0.
  • At least one thin film Lt0 of the layer may be formed.
  • the coating solution include a solution produced by dissolving an impurity element in an organic solvent such as isopropyl alcohol (IPA), and a mixed solution of boron oxide (B 2 O 3 ) and an organic binder.
  • a glass thin film (SOG: Spin On Grass) Lt0 doped with impurities by doping is formed on one main surface of the semiconductor wafer W by spin coating, so that a dopant is formed on one main surface.
  • a semiconductor wafer W on which at least one thin film Lt0 of a monomolecular layer and a polymolecular layer containing IP0 is formed may be prepared.
  • step ST2 the semiconductor wafer W prepared in step ST1 is placed in the chamber 6.
  • the air supply valve 84 is opened, and the exhaust valves 89 and 192 are opened to start supply / exhaust to the chamber 6.
  • nitrogen gas is supplied from the gas supply hole 81 to the heat treatment space 65.
  • the valve 89 is opened, the gas in the chamber 6 is exhausted from the gas exhaust hole 86.
  • the nitrogen gas supplied from the upper part of the heat treatment space 65 in the chamber 6 flows downward and is exhausted from the lower part of the heat treatment space 65.
  • the valve 192 is opened, the gas in the chamber 6 is also exhausted from the transfer opening 66.
  • the atmosphere around the drive unit of the transfer mechanism 10 is also exhausted by an exhaust mechanism (not shown). Note that nitrogen gas is continuously supplied to the heat treatment space 65 during the heat treatment of the semiconductor wafer W in the heat treatment apparatus 1, and the supply amount is appropriately changed according to the treatment process.
  • the gate valve 185 is opened to open the transfer opening 66, and the semiconductor wafer W is transferred into the heat treatment space 65 in the chamber 6 through the transfer opening 66 by the transfer robot outside the apparatus.
  • the semiconductor wafer W carried in by the carrying robot advances to a position directly above the holding unit 7 and stops.
  • the lift pins 12 protrude from the upper surface of the susceptor 74 through the through holes 79 and the semiconductor wafer W. Receive. At this time, the lift pin 12 rises above the upper end of the support pin 77 of the susceptor 74.
  • the transfer robot leaves the heat treatment space 65 and the transfer opening 66 is closed by the gate valve 185.
  • the semiconductor wafer W is transferred from the transfer mechanism 10 to the susceptor 74 of the holding unit 7 and held from below in a horizontal posture.
  • the semiconductor wafer W is arranged at a position drawn by a two-dot chain line in FIG.
  • the semiconductor wafer W is supported by point contact by a plurality of support pins 77 erected on the holding plate 75 and held by the susceptor 74.
  • the semiconductor wafer W is supported by a plurality of support pins 77 so that the center thereof coincides with the central axis of the mounting surface 75a of the holding plate 75 (that is, at the center of the mounting surface 75a). That is, the semiconductor wafer W is supported by the plurality of support pins 77 at a predetermined interval with respect to the tapered surface 76a on the inner side of the tapered surface 76a on the inner periphery of the guide ring 76. Further, the semiconductor wafer W is held by the susceptor 74 with the one main surface on which the thin film Lt0 of at least one of the monomolecular layer and the polymolecular layer containing the dopant IP0 is formed as an upper surface.
  • a predetermined interval is formed between the back surface (main surface opposite to the front surface) of the semiconductor wafer W supported by the plurality of support pins 77 and the mounting surface 75 a of the holding plate 75.
  • the pair of transfer arms 11 lowered to below the susceptor 74 is retracted to the retracted position, that is, inside the recess 62 by the horizontal movement mechanism 13.
  • step ST3 the semiconductor wafer W arranged in the chamber 6 in step ST2 is irradiated with light by the halogen lamp HL, so that the first temperature higher than the temperature Tp0 before heating (also referred to as initial temperature) Tp0.
  • Preliminary heat treatment also referred to as preheating treatment
  • the first temperature zone At1 is set to a temperature higher than a minimum temperature TH0 (also referred to as a minimum diffusion temperature) necessary for diffusing impurities into the silicon substrate W0.
  • the semiconductor wafer W has a first temperature band At1 (specifically set from the initial temperature Tp0). Is heated to the preheating temperature Tp1), and the heating temperature of the semiconductor wafer W is held in the first temperature zone At1 during a period from time t2 to t3 (also referred to as a heat retention period).
  • the rate of temperature increase in the temperature increase period (time t1 to t2) may be, for example, about 50 ° C./second or more and 200 ° C./second or less.
  • the first temperature zone At1 may be, for example, about 800 ° C.
  • the heat insulation period may be, for example, a period of about 1 second or more and about 100 seconds or less.
  • the 40 halogen lamps HL of the halogen heating unit 4 are turned on all at once and the preheating process is started. .
  • the halogen light emitted from the halogen lamp HL passes through the lower chamber window 64 and the susceptor 74 made of quartz and is irradiated from the back surface of the semiconductor wafer W.
  • the semiconductor wafer W is heated and the temperature rises.
  • the transfer arm 11 of the transfer mechanism 10 is retracted to the inside of the recess 62, there is no obstacle to heating by the halogen lamp HL.
  • the temperature of the semiconductor wafer W is measured by the radiation thermometer 120. That is, the infrared thermometer 120 receives infrared light emitted from the back surface of the semiconductor wafer W held by the susceptor 74 through the opening 78, and measures the temperature of the wafer being heated.
  • the measured temperature of the semiconductor wafer W is transmitted to the control unit 3.
  • the controller 3 determines whether or not the temperature of the semiconductor wafer W that is heated by irradiation with light from the halogen lamp HL has reached a predetermined first temperature zone At1 (specifically, the preheating temperature Tp1). To monitor.
  • the control unit 3 After the temperature of the semiconductor wafer W reaches the preheating temperature Tp1, the control unit 3 maintains the semiconductor wafer W at the preheating temperature Tp1 for a while. Specifically, for example, when the temperature of the semiconductor wafer W measured by the radiation thermometer 120 reaches the preheating temperature Tp1, the control unit 3 controls the output of the halogen lamp HL to control the temperature of the semiconductor wafer W. Is substantially maintained at the preheating temperature Tp1.
  • the entire semiconductor wafer W is uniformly heated to the preheating temperature Tp1.
  • the temperature of the peripheral portion of the semiconductor wafer W where heat radiation is more likely to occur tends to be lower than the temperature of the central portion.
  • the semiconductor wafer W in the preheating process stage is higher. The in-plane temperature distribution is made uniform.
  • step ST4 preliminary heat treatment is performed in step ST3, and the semiconductor wafer W disposed in the chamber 6 is irradiated with flash light by the flash lamp FL, so that the semiconductor wafer W is in the first temperature band.
  • a process of heating from At1 to the second temperature zone At2 (also referred to as flash heating process) is performed.
  • the second temperature zone At2 is a temperature zone higher than the first temperature zone At1. That is, the flash heating unit 5 performs flash heating processing on the semiconductor wafer W.
  • the second temperature zone At2 may be, for example, a temperature that is 100 or more higher than the first temperature zone At1. For example, if the preheating temperature Tp1 of the first temperature zone At1 is 900 ° C., the second temperature zone At2 may be a temperature of 1000 ° C. or higher.
  • the time for which the semiconductor wafer W is held in the second temperature zone At2 may be an extremely short time that is, for example, not less than 0.1 milliseconds and not more than 100 milliseconds.
  • the surface of the semiconductor wafer W is irradiated with flash light by the flash lamp FL of the flash heating unit 5.
  • a part of the flash light emitted from the flash lamp FL goes directly into the chamber 6, and the other part is once reflected by the reflector 52 and then into the chamber 6.
  • the semiconductor wafer W is subjected to flash heat treatment by irradiation.
  • the surface temperature of the semiconductor wafer W can be increased in a short time. That is, the flash light emitted from the flash lamp FL is converted into a light pulse in which the electrostatic energy stored in advance in the condenser is extremely short, and the irradiation time is about 0.1 milliseconds or more and about 100 milliseconds or less. It is a very short and strong flash. Then, the surface temperature of the semiconductor wafer W subjected to the flash heat treatment by the flash light irradiation from the flash lamp FL instantaneously rises to a flash heating temperature Tp2 of 1000 ° C.
  • the dopant IP0 is activated while the diffusion of the dopant IP0 diffused to the surface layer portion of the semiconductor wafer W is suppressed.
  • the time required for activation of the dopant IP0 is extremely shorter than the time required for thermal diffusion of the dopant IP0. For this reason, activation can be completed even in a short time in which no diffusion occurs for about 0.1 to 100 milliseconds.
  • the surface temperature of the semiconductor wafer W instantaneously rises to a predetermined temperature of 1000 ° C. or higher (also referred to as flash heating temperature) Tp2 by the irradiation of the flash light, while the back surface temperature at that moment is the preheating temperature Tp1. It does not rise so much. That is, a temperature difference is instantaneously generated between the front surface and the back surface of the semiconductor wafer W.
  • a temperature difference is instantaneously generated between the front surface and the back surface of the semiconductor wafer W.
  • rapid thermal expansion occurs only on the surface of the semiconductor wafer W, and almost no thermal expansion occurs on the back surface, so that the semiconductor wafer W is warped instantaneously so that the surface is convex. Due to the occurrence of an instantaneous warp with such a convex surface, the semiconductor wafer W jumps from the susceptor 74 and floats.
  • the semiconductor wafer W jumping and surfacing from the susceptor 74 falls toward the susceptor 74 immediately after that. At this time, the thin semiconductor wafer W jumps upward along the vertical direction and does not necessarily drop downward in the vertical direction, but rather falls with the horizontal position shifted. As a result, the outer peripheral end of the semiconductor wafer W collides with the tapered surface 76 a of the guide ring 76.
  • a surface of the guide ring 76 on the side of the semiconductor wafer W is a tapered surface 76 a that is widened upward from the holding plate 75.
  • the outer peripheral edge of the semiconductor wafer W collides with the tapered surface 76a, the outer peripheral edge slides obliquely downward along the tapered surface 76a, and the horizontal position of the semiconductor wafer W is the position before the flash light irradiation (mounting). It is corrected toward the center of the surface 75a. As a result, the dropped semiconductor wafer W is supported by the plurality of support pins 77.
  • the halogen lamp HL is turned off after a predetermined time has elapsed. Thereby, the temperature of the semiconductor wafer W is rapidly lowered from the preheating temperature Tp1.
  • the temperature of the semiconductor wafer W during the temperature drop is also measured by the radiation thermometer 120, and the measurement result is transmitted to the control unit 3.
  • the controller 3 monitors whether or not the temperature of the semiconductor wafer W has dropped to a predetermined temperature from the measurement result. Then, at time t4, after the temperature of the semiconductor wafer W drops below a predetermined temperature, the pair of transfer arms 11 of the transfer mechanism 10 moves again from the retracted position to the transfer operation position and rises.
  • the lift pins 12 protrude from the upper surface of the susceptor 74 and receive the heat-treated semiconductor wafer W from the susceptor 74. Subsequently, the transfer opening 66 closed by the gate valve 185 is opened, the semiconductor wafer W placed on the lift pins 12 is unloaded by the transfer robot outside the apparatus, and the heat treatment of the semiconductor wafer W in the heat treatment apparatus 1 is performed. Complete.
  • the semiconductor wafer W in which at least one thin film Lt0 of the monomolecular layer and the polymolecular layer including the dopant IP0 is formed on the one main surface is formed in the chamber 6 And is preliminarily heated to the first temperature zone At1 by irradiation with light from the halogen lamp HL, and a second temperature higher than that from the first temperature zone At1 by irradiation with flash light by the flash lamp FL. Heat to zone At2.
  • the dopant IP0 can be introduced and activated only in a very shallow region of the surface layer of the semiconductor wafer W.
  • the heat treatment in the first temperature zone At1 and the second temperature zone At2 is continuously performed in the same chamber 6, so that the heat treatment for diffusing the impurities and the heat treatment for activating the impurities in separate heat treatment apparatuses.
  • the time required for the heat treatment can be shortened.
  • it is only necessary to provide one heat treatment apparatus 1 instead of providing two heat treatment apparatuses it is easy to secure a space required for installing the heat treatment apparatus 1. Therefore, when performing the process of introducing impurities only into a very shallow region of the surface layer of the semiconductor wafer W, the apparatus can be easily installed and the heat treatment time can be shortened.
  • a thermally efficient heat treatment can be realized.
  • the semiconductor wafer W when the semiconductor wafer W is held at the preheating temperature Tp1 in the first temperature zone At1 in the preliminary heat treatment, the semiconductor wafer W is in the preset second temperature zone At2. Although it heated to flash heating temperature Tp2, it is not restricted to this.
  • the heating temperature of the semiconductor wafer W in the preliminary heat treatment may be slightly reduced immediately before the flash heat treatment is performed.
  • FIG. 14 and FIG. 15 are diagrams illustrating a flowchart relating to the heat treatment flow of the semiconductor wafer W in the heat treatment apparatus 1 according to the present modification.
  • steps ST1, ST2, ST3A, and ST4 shown in FIG. 14 are sequentially performed.
  • FIG. 15 shows the flow of heat treatment performed in step ST3A.
  • step ST3A the processes of steps ST31A and ST32A are performed in order.
  • FIG. 16 is a diagram schematically illustrating an example of a temperature change in the surface layer portion of the semiconductor wafer W during the heat treatment according to the present modification.
  • the portion related to the thermal budget that contributes to the diffusion of the dopant IP ⁇ b> 0 into the silicon substrate W ⁇ b> 0 is hatched.
  • steps ST1 and ST2 are the same as those in steps ST1 and ST2 according to the above embodiment.
  • step ST3A as in step ST3 according to the above-described embodiment, the semiconductor wafer W disposed in the chamber 6 in step ST2 is irradiated with light by the halogen lamp HL, so that the initial temperature before heating is increased.
  • Preliminary heat treatment preheat treatment
  • the semiconductor wafer W is subjected to the first heat treatment (step ST31A), and subsequently to the first heat treatment, the second heat treatment (step ST32A) is performed.
  • the first heat treatment is performed by irradiating the semiconductor wafer W with light by the halogen lamp HL, so that the semiconductor wafer W has a high temperature side temperature zone (also referred to as a high temperature zone) in the first temperature zone At1. ) Heat treatment performed at At 11 (specifically, the first preheating temperature Tp 11).
  • the dopant IP0 is diffused from the thin film Lt0 into the silicon substrate W0. That is, the dopant IP0 contained in the thin film Lt0 is introduced from the thin film Lt0 into the surface layer of the silicon substrate W0 by the first heat treatment.
  • the second heat treatment is performed after the first heat treatment at a temperature zone (also referred to as a low temperature zone) at a lower temperature than the high temperature zone At11 in the first temperature zone At1 (specifically, the second preheating temperature).
  • This is a heat treatment applied in Tp12).
  • This second heat treatment can reduce the thermal budget that contributes to the diffusion of the dopant IP0 into the silicon substrate W0. Further, since the temperature of the semiconductor wafer W before the flash heat treatment is relatively low, an excessive temperature rise of the semiconductor wafer W in the flash heat treatment hardly occurs, and the semiconductor wafer W can be quickly cooled after the flash heat treatment.
  • the second preheating temperature Tp12 of the low temperature zone At12 can be set to about 600 ° C., for example.
  • the second preheating temperature Tp12 may be set to, for example, about the lowest diffusion temperature TH0.
  • introduction of the dopant from the thin film Lt0 into the surface layer of the silicon substrate W0 and diffusion of the dopant IP0 in the surface layer of the silicon substrate W0 may or may not be performed.
  • the semiconductor wafer W is irradiated with light by the halogen lamp HL, and thus is held in the low temperature zone At12 for a certain period of time.
  • the flash heat treatment may be started after the temperature of the semiconductor wafer W reaches the low temperature zone At12 without irradiating the semiconductor wafer W with light by the halogen lamp HL.
  • step ST4 following step ST3A, as in the above-described embodiment, a preliminary heat treatment is performed in step ST3A and the semiconductor wafer W held in the holding unit 7 in the chamber 6 is flashed by the flash lamp FL. By irradiating with light, a flash heating process is performed in which the semiconductor wafer W is heated from the first temperature zone At1 to the second temperature zone At2. Thereby, the dopant IP0 introduced into the surface layer of the silicon substrate W0 in the step ST3A is activated. As shown in FIG.
  • step ST ⁇ b> 4 of this modified example for the semiconductor wafer W subjected to the second heat treatment in the low temperature zone At ⁇ b> 12 in the preliminary heat treatment by the halogen heating unit 4, The semiconductor wafer W is heated from the low temperature zone At12 to the second temperature zone At2 by being irradiated with flash light by the flash lamp FL of the flash heating unit 5.
  • the semiconductor wafer W is heated from the low temperature zone At12 to the second temperature zone At2.
  • the band At2 is unlikely to be an unnecessarily high temperature range.
  • abnormal diffusion of the dopant IP0 in the semiconductor wafer W hardly occurs during heating by irradiation with flash light. Accordingly, the dopant IP0 can be appropriately introduced only in the extremely shallow region of the surface layer of the semiconductor wafer W.
  • the semiconductor wafer W is irradiated with light by the halogen lamp HL, so that the high temperature band on the high temperature side in the first temperature band At1.
  • the first process of heating the semiconductor wafer W to At11 is performed, and after the first process, the semiconductor wafer W is cooled from the high temperature zone At11 to the low temperature zone At12 on the low temperature side of the first temperature zone At1.
  • a second process is performed. Then, the semiconductor wafer W cooled to the low temperature zone At12 is irradiated with flash light by the flash lamp FL, whereby the semiconductor wafer W is heated from the low temperature zone At12 to the second temperature zone At2.
  • the dopant IP0 can be introduced and activated only in a very shallow region of the surface layer of the semiconductor wafer W, and abnormal diffusion of the dopant IP0 in the semiconductor wafer W hardly occurs during heating by irradiation with flash light. Then, the heat treatment in the first temperature zone At1 and the second temperature zone At2 is continuously performed in the same chamber 6, so that the apparatus can be easily installed and the heat treatment time can be shortened.
  • the number of halogen lamps HL in the halogen heating unit 4 is 40, and the number of flash lamps FL in the flash heating unit 5 is 30, but the present invention is not limited to this.
  • the number of flash lamps FL can be set to an arbitrary number.
  • the substrate to be processed by the heat treatment apparatus 1 is not limited to a silicon substrate in which at least one thin film Lt0 of a monomolecular layer and a polymolecular layer containing the dopant IP0 is formed on one main surface. It may be another substrate on which at least one thin film Lt0 of a monomolecular layer and a polymolecular layer containing the dopant IP0 is formed on the surface. At this time, the dopant IP0 can be appropriately introduced only in the extremely shallow region of the surface layer of the substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

　装置の設置が容易であり且つ熱処理時間の短縮が可能である熱処理方法および熱処理装置を提供することを目的とする。当該目的を達成するために、まず、一主面上にドーパントを含む単分子層および多分子層の少なくとも一方の薄膜が形成された基板が準備される。次に、準備された基板がチャンバー内に配置され、該基板に対して、第１ランプによって光が照射されることで加熱前の温度よりも高い第１温度帯域における予備的な熱処理が施されることにより、薄膜に含まれるドーパントが該薄膜から基板の表層に導入される。そして、予備的な熱処理が施されてチャンバー内に配置されている基板に対して、第２ランプによってフラッシュ光が照射されることで、基板が第１温度帯域から該第１温度帯域よりも高い第２温度帯域まで加熱されることにより、基板の表層に導入されたドーパントの活性化が行われる。

Description

熱処理方法、および熱処理装置
　本発明は、円板形状の半導体ウェハーなどの薄板状精密電子基板（以下、単に「基板」と称する）に対して光を照射することによって該基板に熱処理を施す熱処理方法および熱処理装置に関する。
　半導体デバイスの製造プロセスにおいて、不純物（ドーパント）の導入は半導体ウェハー内にｐｎ接合を形成するための必須の工程である。現在、不純物の導入は、イオン打ち込み法とその後のアニール法によってなされるのが一般的である。イオン打ち込み法は、ボロン（Ｂ）、ヒ素（Ａｓ）、リン（Ｐ）などと言った不純物の元素をイオン化させて高加速電圧でシリコンの基板に衝突させて物理的に不純物の注入を行う技術である（例えば、特許文献１参照）。注入された不純物はアニール処理によって活性化される。
　不純物の導入に際して、従来から広く行われているイオン打ち込み法は、不純物の打ち込み深さおよび濃度を制御しやすいという利点を有している。しかし、近年、半導体デバイスのさらなる微細化にともなって基板の表層の極浅い領域（深さ数ｎｍ以下）のみに不純物を導入することが要求されている。このような極浅い表層領域のみに正確に不純物を注入することはイオン打ち込み法では困難である。これは、イオン打ち込み法による不純物の注入によって結晶に欠陥が生じ、この欠陥が、半導体ウェハーの表層において不純物が注入される深さのバラツキを増大させ得るためであり、また、アニールが行われる際に不純物の異常な拡散を発生させ得るためである。
　そこで、湿式処理によって不純物（ドーパント）を含む単分子層をシリコンの基板の表面に形成し、その後の熱処理によって不純物を基板の極表層に拡散させることにより、基板の表層の極めて浅い領域のみに不純物を導入する技術（極浅接合形成技術とも言う）が研究されている（非特許文献１参照）。このような極浅接合形成技術としては、例えば、ＭＬＤ(Mono Layer Doping)が用いられた技術が挙げられる。このような技術では、単分子層から基板に不純物が拡散するため、基板の表層の極浅い領域のみに不純物が導入され得る。また、湿式処理によって基板の表面に不純物を含む単分子層が形成されれば、複雑な凹凸パターンであっても、その全面に均等に不純物が導入され得る。
特開２０１２－８２４６２号公報
JOHNNY C.HO,ROIE YERUSHALMI,ZACHERY A.JACOBSON,ZHIYONG FAN,ROBERT L.ALLEY and ALI JAVEY、Controlled nanoscale doping of semiconductors via molecular monolayers、nature materials、Nature Publishing Group、vol.7,p62-67、２００７年１１月１１日にオンライン公表
　ところで、非特許文献１で示されているＭＬＤが用いられた技術では、基板の一主面上に単分子層が形成される工程の後、ＲＴＡ（Rapid Thermal Anneal）によって不純物を基板の表層へ拡散させる工程、およびＦＬＡ（Flush Lamp Anneal）によって不純物を活性化させる工程が、時間順次に行われる。
　しかしながら、このような処理には、ＲＴＡを行う熱処理装置およびＦＬＡを行う熱処理装置を含む２以上の熱処理装置が必要とされ、熱処理装置について、導入に要するコスト、設置に要する場所および処理に要する時間それぞれの増大を招く。
　本発明は、上記課題に鑑みてなされたものであり、装置の設置が容易であり且つ熱処理時間の短縮が可能である熱処理方法および熱処理装置を提供することを目的とする。
　上記課題を解決するために、第１の態様に係る熱処理方法は、(a)一主面上にドーパントを含む単分子層および多分子層の少なくとも一方の薄膜が形成された基板を準備するステップと、(b)前記ステップ(a)において準備された前記基板をチャンバー内に配置するステップと、(c)前記ステップ(b)において前記チャンバー内に配置されている前記基板に対して、第１ランプによって光を照射することで加熱前の温度よりも高い第１温度帯域における予備的な熱処理を施すことにより、前記薄膜に含まれる前記ドーパントを該薄膜から前記基板の表層に導入するステップと、(d)前記ステップ(c)において予備的な熱処理が施されて前記チャンバー内に配置されている前記基板に対して第２ランプによってフラッシュ光を照射することで、前記第１温度帯域から該第１温度帯域よりも高い第２温度帯域まで加熱することにより、前記ステップ(c)において前記基板の表層に導入された前記ドーパントの活性化を行うステップと、を有することを特徴とする。
　第２の態様に係る熱処理方法は、第１の態様に係る熱処理方法であって、前記ステップ(c)において、前記チャンバー内に配置されている前記基板に対して、前記第１ランプによって光を照射することで前記第１温度帯域のうちの高温側の高温度帯域における第１熱処理を施すとともに、該第１熱処理の後に前記第１温度帯域のうちの前記高温度帯域よりも低温側の低温度帯域における第２熱処理を施し、前記ステップ(d)において、前記ステップ(c)において前記第２熱処理が施されて前記チャンバー内に配置されている前記基板に対して、前記第２ランプによって前記フラッシュ光を照射することで、前記基板を前記低温度帯域から前記第２温度帯域まで加熱することを特徴とする。
　第３の態様に係る熱処理装置は、基板に光を照射することによって該基板を加熱する熱処理装置であって、チャンバーと、該チャンバー内に配されて前記基板を保持する保持部と、前記保持部に保持されている前記基板に対して、第１ランプによって光を照射することで加熱前の温度よりも高い第１温度帯域における予備的な熱処理を施す第１照射部と、前記第１照射部によって前記第１温度帯域における予備的な熱処理が施されて前記保持部に保持されている前記基板に対して、第２ランプによってフラッシュ光を照射することで前記基板を前記第１温度帯域から該第１温度帯域よりも高い第２温度帯域まで加熱する第２照射部と、前記第１照射部が、前記基板に対して、前記第１ランプによって前記基板に光を照射することで前記第１温度帯域のうちの高温側の高温度帯域における第１熱処理を施すとともに、該第１熱処理の後に前記第１温度帯域のうちの前記高温度帯域よりも低温側の低温度帯域における第２熱処理を施し、前記第２照射部が、前記第１照射部によって前記第２熱処理が施されて前記保持部に保持されている前記基板に対して、前記第２ランプによって前記フラッシュ光を照射することで、前記基板を前記低温度帯域から前記第２温度帯域まで加熱するように、前記第１照射部および前記第２照射部を制御する制御部と、を備えることを特徴とする。
　第１の態様に係る熱処理方法によれば、一主面上にドーパントを含む単分子層および多分子層の少なくとも一方の薄膜が形成された基板が、チャンバー内に配置され、第１ランプによる光の照射によって第１温度帯域まで予備的に加熱されるとともに、第２ランプによるフラッシュ光の照射によって第１温度帯域からそれよりも高い第２温度帯域まで加熱されることで、基板の表層の極めて浅い領域のみに不純物が導入されて活性化され得る。そして、例えば、上記第１温度帯域および第２温度帯域における熱処理が同一のチャンバー内で続けて行われることで、装置の設置が容易であり且つ熱処理時間の短縮が図られ得る。
　第２の態様に係る熱処理方法によれば、チャンバー内に配置されている基板に対して、第１ランプによって光が照射されることで、第１温度帯域のうちの高温側の高温度帯域における第１熱処理が施されるとともに、第１熱処理の後に第１温度帯域のうちの低温側の低温度帯域における第２熱処理が施され、第２熱処理が施されてチャンバー内に配置されている基板に対して、第２ランプによってフラッシュ光が照射されることで、基板が低温度帯域から第２温度帯域まで加熱される。これにより、フラッシュ光の照射による基板の過度な加熱が回避されることで、フラッシュ光の照射による加熱時に不純物の異常な拡散が生じ難い。したがって、基板の表層の極浅い領域のみに不純物が適正に導入され得る。
　第３の態様に係る熱処理装置によれば、チャンバー内に配置されている基板に対して、第１ランプによって光が照射されることで、第１温度帯域のうちの高温側の高温度帯域における第１熱処理が施されるとともに、第１熱処理の後に第１温度帯域のうちの低温側の低温度帯域における第２熱処理が施され、第２熱処理が施されて保持部に保持されている基板に対して、第２ランプによってフラッシュ光が照射されることで、基板が低温度帯域から第２温度帯域まで加熱される。これにより、基板の過度な加熱が回避されることで、フラッシュ光の照射による加熱時に不純物の異常な拡散が生じ難く、基板の表層の極めて浅い領域のみに不純物が導入されて活性化され得る。そして、例えば、上記第１温度帯域および第２温度帯域における熱処理が同一のチャンバー内で続けて行われることで、装置の設置が容易であり且つ熱処理時間の短縮が図られ得る。
図１は、一実施形態に係る熱処理装置の構成を示す縦断面図である。 図２は、保持部の全体外観を示す斜視図である。 図３は、保持部のサセプターを上面から見た平面図である。 図４は、保持部の断面を模式的に示す断面図である。 図５は、ガイドリングの設置部分を拡大した図である。 図６は、移載機構の平面図である。 図７は、移載機構の側面図である。 図８は、複数のハロゲンランプの配置を示す平面図である。 図９は、基板の熱処理に係るフローチャートを例示する図である。 図１０は、半導体ウェハーにおける熱処理温度の時間変化を示す図である。 図１１は、熱処理時の半導体ウェハーにおける不純物の状態を模式的に示す図である。 図１２は、熱処理時の半導体ウェハーにおける不純物の状態を模式的に示す図である。 図１３は、熱処理時の半導体ウェハーにおける不純物の状態を模式的に示す図である。 図１４は、一変形例に係る基板の熱処理に係るフローチャートを例示する図である。 図１５は、一変形例に係る基板の熱処理に係るフローチャートを例示する図である。 図１６は、一変形例に係る半導体ウェハーにおける熱処理温度の時間変化を示す図である。
　以下、一実施形態および各種変形例を図面に基づいて説明する。なお、図面においては同様な構成および機能を有する部分については同じ符号が付されており、下記説明では重複説明が省略される。なお、図１およびそれ以降の各図においては、理解が容易となるように、必要に応じて各部の寸法や数が誇張または簡略化されて描かれている。
　図１は、一実施形態に係る熱処理装置１の構成を示す縦断面図である。熱処理装置１は、基板としての半導体ウェハーＷに対して光を照射することによって該半導体ウェハーＷを加熱する装置である。具体的には、熱処理装置１は、半導体ウェハーＷにフラッシュ光を照射して該半導体ウェハーＷを加熱する装置（フラッシュランプアニール装置とも言う）である。ここで、処理対象となる半導体ウェハーＷは、一般に円板形状を有する。該半導体ウェハーＷのサイズとしては、特に限定されるものではないが、例えば、φ３００ｍｍあるいはφ４５０ｍｍのものが採用され得る。そして、熱処理装置１に搬入される上記半導体ウェハーＷの一主面上には所望の不純物（ドーパント）に係る単分子層が堆積されており、熱処理装置１による加熱処理によって堆積された不純物が半導体ウェハーＷの極表層に導入されるとともに該不純物の活性化処理が実行される。
　熱処理装置１は、半導体ウェハーＷを収容するチャンバー６と、複数のハロゲンランプＨＬを内蔵する第１照射部としてのハロゲン加熱部４と、複数のフラッシュランプＦＬを内蔵する第２照射部としてのフラッシュ加熱部５と、を備える。具体的には、チャンバー６の上側にフラッシュ加熱部５が設けられるとともに、チャンバー６の下側にハロゲン加熱部４が設けられている。また、熱処理装置１は、チャンバー６の内部に、保持部７と、移載機構１０と、を備える。保持部７は、半導体ウェハーＷを保持する部分であり、例えば、半導体ウェハーＷを水平姿勢で保持する。移載機構１０は、保持部７と装置外部との間で半導体ウェハーＷの受け渡しを行う機構である。さらに、熱処理装置１は、ハロゲン加熱部４、フラッシュ加熱部５およびチャンバー６に設けられた各動作機構を制御して半導体ウェハーＷの熱処理を実行させる制御部３を備える。
　チャンバー６は、筒状のチャンバー側部６１の上下の部分に石英製のチャンバー窓が装着されて構成されている。チャンバー側部６１は、上下が開口された概略筒形状を有しており、該チャンバー側部６１の上側開口が上側チャンバー窓６３の装着によって閉塞され、該チャンバー側部６１の下側開口が下側チャンバー窓６４の装着によって閉塞されている。チャンバー６の天井部を構成する上側チャンバー窓６３は、石英によって形成された円板形状の部材であり、フラッシュ加熱部５から出射されたフラッシュ光をチャンバー６内に透過させる石英窓として機能する。また、チャンバー６の床部を構成する下側チャンバー窓６４も、石英によって形成された円板形状の部材であり、ハロゲン加熱部４からの光をチャンバー６内に透過させる石英窓として機能する。
　また、チャンバー側部６１の内側の壁面の上部には反射リング６８が装着され、チャンバー側部６１の内側の壁面の下部には反射リング６９が装着されている。反射リング６８，６９は、ともに円環状に形成されている。上側の反射リング６８は、チャンバー側部６１に対して上側から嵌め込まれることによって装着される。一方、下側の反射リング６９は、チャンバー側部６１に対して下側から嵌め込まれて図示省略のビスで留められることによって装着される。すなわち、反射リング６８，６９は、ともに着脱自在にチャンバー側部６１に装着されるものである。チャンバー６の内側空間、すなわち上側チャンバー窓６３、下側チャンバー窓６４、チャンバー側部６１および反射リング６８，６９によって囲まれる空間が熱処理空間６５として規定される。
　ここでは、チャンバー側部６１に反射リング６８，６９が装着されることによって、チャンバー６の内壁面に凹部６２が形成される。すなわち、チャンバー側部６１の内壁面のうちの反射リング６８，６９が装着されていない中央部分と、反射リング６８の下端面と、反射リング６９の上端面とで囲まれた凹部６２が形成される。凹部６２は、チャンバー６の内壁面に水平方向に沿って円環状に形成され、半導体ウェハーＷを保持する保持部７を囲繞する。
　チャンバー側部６１および反射リング６８，６９は、強度と耐熱性に優れた金属材料（例えば、ステンレススチール）によって形成されている。また、反射リング６８，６９の内周面は電解ニッケルメッキによって鏡面とされている。
　また、チャンバー側部６１には、チャンバー６に対して半導体ウェハーＷの搬入および搬出を行うための搬送開口部（炉口）６６が形設されている。搬送開口部６６は、ゲートバルブ１８５によって開閉可能とされている。搬送開口部６６は凹部６２の外周面に連通接続されている。このため、ゲートバルブ１８５が搬送開口部６６を開放しているときには、搬送開口部６６から凹部６２を介した熱処理空間６５への半導体ウェハーＷの搬入および熱処理空間６５からの凹部６２を介した半導体ウェハーＷの搬出を行うことができる。また、ゲートバルブ１８５が搬送開口部６６を閉鎖するとチャンバー６内の熱処理空間６５が密閉空間とされる。
　また、チャンバー６の内壁上部には熱処理空間６５に処理ガス（本実施形態では窒素ガス（Ｎ２））を供給するガス供給孔８１が形設されている。ガス供給孔８１は、凹部６２よりも上側の位置に形設されており、反射リング６８に設けられていても良い。ガス供給孔８１はチャンバー６の側壁内部に円環状に形成された緩衝空間８２を介してガス供給管８３に連通接続されている。ガス供給管８３はガス供給源８５に接続されている。また、ガス供給管８３の経路の途中にはバルブ８４が介挿されている。バルブ８４が開放されると、ガス供給源８５から緩衝空間８２に窒素ガスが送給される。緩衝空間８２に流入した窒素ガスは、ガス供給孔８１よりも流体抵抗の小さい緩衝空間８２内を拡がるように流れてガス供給孔８１から熱処理空間６５内へと供給される。なお、処理ガスは窒素ガスに限定されるものではなく、アルゴン（Ａｒ）およびヘリウム（Ｈｅ）などの不活性ガス、または、酸素（Ｏ２）、水素（Ｈ２）、塩素（Ｃｌ２）、塩化水素（ＨＣｌ）、オゾン（Ｏ３）、アンモニア（ＮＨ３）などの反応性ガスであっても良い。
　一方、チャンバー６の内壁下部には熱処理空間６５内の気体を排気するガス排気孔８６が形設されている。ガス排気孔８６は、凹部６２よりも下側の位置に形設されており、反射リング６９に設けられていても良い。ガス排気孔８６はチャンバー６の側壁内部に円環状に形成された緩衝空間８７を介してガス排気管８８に連通接続されている。ガス排気管８８は排気部１９０に接続されている。また、ガス排気管８８の経路の途中にはバルブ８９が介挿されている。バルブ８９が開放されると、熱処理空間６５の気体がガス排気孔８６から緩衝空間８７を経てガス排気管８８へと排出される。なお、ガス供給孔８１およびガス排気孔８６のそれぞれは、チャンバー６の周方向に沿って複数設けられていても良いし、スリット状のものであっても良い。また、ガス供給源８５および排気部１９０は、熱処理装置１に設けられた機構であっても良いし、熱処理装置１が設置される工場のユーティリティであっても良い。
　また、搬送開口部６６の先端にも熱処理空間６５内の気体を排出するガス排気管１９１が接続されている。ガス排気管１９１はバルブ１９２を介して排気部１９０に接続されている。バルブ１９２を開放することによって、搬送開口部６６を介してチャンバー６内の気体が排気される。
　図２は、保持部７の全体外観を示す斜視図である。また、図３は、保持部７のサセプター７４を上面から見た平面図であり、図４は、水平面に垂直な面に沿った保持部７の断面を模式的に示す断面図である。なお、図４には、保持部７に保持されている状態の半導体ウェハーＷの外縁が二点鎖線で描かれている。保持部７は、基台リング７１、連結部７２およびサセプター７４を備えて構成される。基台リング７１、連結部７２およびサセプター７４はいずれも石英によって形成されている。すなわち、保持部７の全体が石英によって形成されている。
　基台リング７１は、円環形状の石英製の部材である。基台リング７１は、凹部６２の底面に載置されることによって、チャンバー６の壁面に支持される（図１参照）。円環形状を有する基台リング７１の上面に、その周方向に沿って複数の連結部７２（本実施形態では４個）が立設される。連結部７２も石英の部材であり、溶接によって基台リング７１に固着される。なお、基台リング７１の形状は、例えば、円環形状から一部が欠落した円弧状であっても良い。
　サセプター７４は、チャンバー６内において該サセプター７４上に載置された半導体ウェハーＷを保持する。該サセプター７４は、基台リング７１に設けられた４個の連結部７２によって支持される。サセプター７４は、プレートとしての保持プレート７５、ガイド部としてのガイドリング７６および複数の支持ピン７７を備える。保持プレート７５は、石英によって形成された円形の平板状部材である。保持プレート７５の直径は半導体ウェハーＷの直径よりも大きい。すなわち、保持プレート７５は、半導体ウェハーＷよりも大きな平面サイズを有する。
　保持プレート７５の上面の周縁部には、ガイドリング７６が設置されている。ガイドリング７６は、半導体ウェハーＷの直径よりも大きな内径を有する円環形状の部材である。また、ガイドリング７６は、保持プレート７５と同様に石英によって形成される。ガイドリング７６は、保持プレート７５の上面に溶着されても良いし、別途加工によって形成されたピンなどによって保持プレート７５に固定されても良い。あるいは、ガイドリング７６は、単に保持プレート７５の上面の周縁部に載置されるだけでも良い。ここで、ガイドリング７６が保持プレート７５に溶着されると、石英の部材の摺動によるパーティクルの発生が抑制され、ガイドリング７６を載置した場合には、溶着による保持プレート７５の歪みが防止され得る。
　図５は、ガイドリング７６の設置部分を拡大した図である。ガイドリング７６の内周は、保持プレート７５から上方に向けて広くなるようなテーパ面７６ａとされている。保持プレート７５の上面のうちテーパ面７６ａの先端（下端）よりも内側の領域が、半導体ウェハーＷが載置される載置面７５ａとされる。保持プレート７５の載置面７５ａに対するガイドリング７６のテーパ面７６ａの勾配αは、３０°以上で且つ７０°以下（本実施形態では４５°）である。また、テーパ面７６ａの表面平均粗さ（Ｒａ）は、１．６μｍ以下とされている。
　ガイドリング７６の内径（テーパ面７６ａの先端の径）は、半導体ウェハーＷの直径よりも１０ｍｍ以上で且つ４０ｍｍ以下大きい。従って、保持プレート７５の載置面７５ａの中央に半導体ウェハーＷが保持されているときには、当該半導体ウェハーＷの外周端からテーパ面７６ａの先端までの距離は、５ｍｍ以上で且つ２０ｍｍ以下となる。本実施形態においては、φ３００ｍｍの半導体ウェハーＷに対してガイドリング７６の内径がφ３２０ｍｍとされている（半導体ウェハーＷの外周端からテーパ面７６ａの先端までの距離は、１０ｍｍ）。なお、ガイドリング７６の外径は、特に限定されるものではないが、例えば、保持プレート７５の直径（本実施形態では、φ３４０ｍｍ）と同じであれば良い。
　また、保持プレート７５の載置面７５ａには、複数の支持ピン７７が立設されている。本実施形態においては、載置面７５ａの外周円（ガイドリング７６の内周円）と同心円の周上に沿って６０°毎に計６本の支持ピン７７が立設されている。６本の支持ピン７７を配置した円の径（対向する支持ピン７７間の距離）は、半導体ウェハーＷの径よりも小さく、本実施形態ではφ２８０ｍｍである。それぞれの支持ピン７７は、石英にて形成されている。複数の支持ピン７７は、保持プレート７５の上面に穿設された凹部に嵌着して立設されれば良い。
　基台リング７１に立設された４個の連結部７２とサセプター７４の保持プレート７５の下面周縁部とが溶接によって固着される。すなわち、サセプター７４と基台リング７１とは連結部７２によって固定的に連結されている。このような保持部７の基台リング７１がチャンバー６の壁面に支持されることによって、保持部７がチャンバー６に装着される。保持部７がチャンバー６に装着された状態においては、サセプター７４の保持プレート７５は、水平姿勢（法線が鉛直方向と一致する姿勢）となる。チャンバー６に搬入された半導体ウェハーＷは、チャンバー６に装着された保持部７のサセプター７４の上に水平姿勢にて載置されて保持される。このとき、半導体ウェハーＷは、保持プレート７５上に立設された複数の支持ピン７７によって点接触によって支持されることでサセプター７４に保持される。すなわち、半導体ウェハーＷは、複数の支持ピン７７によって保持プレート７５の載置面７５ａから所定の間隔を隔てて支持される。また、支持ピン７７の高さよりもガイドリング７６の厚さの方が大きい。従って、支持ピン７７によって支持された半導体ウェハーＷの水平方向における位置のずれは、ガイドリング７６によって防止される。
　また、図２および図３で示されるように、サセプター７４の保持プレート７５には、上下に貫通する開口部７８が形成されている。開口部７８は、サセプター７４に保持されている半導体ウェハーＷの下面から放射される放射光（赤外光）が、放射温度計１２０によって受光されるように設けられている。すなわち、サセプター７４に保持されている半導体ウェハーＷの裏面から放射された光が、開口部７８を介して放射温度計１２０によって受光され、別置のディテクタによってその半導体ウェハーＷの温度が測定される。さらに、サセプター７４の保持プレート７５には、後述する移載機構１０のリフトピン１２が半導体ウェハーＷの受け渡しのために、貫通する４個の貫通孔７９が穿設されている。
　図６は、移載機構１０の平面図である。また、図７は、移載機構１０の側面図である。移載機構１０は、２本の移載アーム１１を備える。移載アーム１１は、概ね円環状の凹部６２に沿うような円弧形状とされている。それぞれの移載アーム１１には２本のリフトピン１２が立設されている。各移載アーム１１は、水平移動機構１３によって回動可能とされている。水平移動機構１３は、一対の移載アーム１１を、保持部７に対して半導体ウェハーＷの移載を行う移載動作位置（図６の実線で描かれた位置）と、保持部７に保持されている半導体ウェハーＷと平面視で重ならない退避位置（図６の二点鎖線で描かれた位置）との間で水平移動させる。水平移動機構１３としては、個別のモータによって各移載アーム１１をそれぞれ回動させるものであっても良いし、リンク機構を用いて１個のモータによって一対の移載アーム１１を連動させて回動させるものであっても良い。
　また、一対の移載アーム１１は、昇降機構１４によって水平移動機構１３とともに昇降移動される。昇降機構１４が一対の移載アーム１１を移載動作位置にて上昇させると、計４本のリフトピン１２がサセプター７４の保持プレート７５に穿設された貫通孔７９（図２および図３参照）を通過し、リフトピン１２の上端が保持プレート７５の上面から突き出る。一方、昇降機構１４が一対の移載アーム１１を移載動作位置にて下降させてリフトピン１２を貫通孔７９から抜き取り、水平移動機構１３が一対の移載アーム１１を開くように移動させると各移載アーム１１が退避位置に移動する。一対の移載アーム１１の退避位置は、保持部７の基台リング７１の直上である。基台リング７１は凹部６２の底面に載置されているため、移載アーム１１の退避位置は凹部６２の内側となる。なお、移載機構１０の駆動部（水平移動機構１３および昇降機構１４）が設けられている部位の近傍にも図示省略の排気機構が設けられており、移載機構１０の駆動部周辺の雰囲気がチャンバー６の外部に排出されるように構成されている。
　図１に戻り、フラッシュ加熱部５は、チャンバー６の上方に設けられており、筐体５１の内側に、複数本（本実施形態では３０本）の第２ランプとしてのフラッシュランプＦＬからなる光源と、その光源の上方を覆うように設けられたリフレクタ５２と、を備えて構成される。そして、フラッシュ加熱部５が、サセプター７４に保持されている半導体ウェハーＷに複数のフラッシュランプＦＬから発せられるフラッシュ光を照射することで、該半導体ウェハーＷを加熱する。本実施形態では、フラッシュランプＦＬとして、キセノンフラッシュランプが採用される。また、フラッシュ加熱部５の筐体５１の底部にはランプ光放射窓５３が装着されている。フラッシュ加熱部５の床部を構成するランプ光放射窓５３は、石英により形成された板状の石英窓である。フラッシュ加熱部５がチャンバー６の上方に設置されることにより、ランプ光放射窓５３が上側チャンバー窓６３と相対向することとなる。フラッシュランプＦＬはチャンバー６の上方からランプ光放射窓５３および上側チャンバー窓６３を介して熱処理空間６５にフラッシュ光を照射する。
　複数のフラッシュランプＦＬは、それぞれが長尺の円筒形状を有する棒状のランプであり、それぞれの長手方向が保持部７に保持される半導体ウェハーＷの主面に沿って（つまり水平方向に沿って）互いに平行となるように平面状に配列されている。よって、フラッシュランプＦＬの配列によって形成される平面も水平面である。
　キセノンフラッシュランプＦＬは、その内部にキセノンガスが封入されその両端部にコンデンサーに接続された陽極および陰極が配設された棒状のガラス管（放電管）と、該ガラス管の外周面上に付設されたトリガー電極とを備える。キセノンガスは電気的には絶縁体であることから、コンデンサーに電荷が蓄積されていたとしても通常の状態ではガラス管内に電気は流れない。しかしながら、トリガー電極に高電圧を印加して絶縁を破壊した場合には、コンデンサーに蓄えられた電気がガラス管内に瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。このようなキセノンフラッシュランプＦＬにおいては、予めコンデンサーに蓄えられていた静電エネルギーが０．１ミリ秒から１００ミリ秒という極めて短い光パルスに変換されることから、ハロゲンランプＨＬの如き連続点灯の光源に比べて極めて強い光を照射し得るという特徴を有する。
　また、リフレクタ５２は、複数のフラッシュランプＦＬの上方にそれら全体を覆うように設けられている。リフレクタ５２の基本的な機能は、複数のフラッシュランプＦＬから出射されたフラッシュ光を熱処理空間６５の側に反射するというものである。リフレクタ５２は、例えば、アルミニウム合金板によって形成されており、その表面（フラッシュランプＦＬに臨む側の面）には、ブラスト処理により粗面化加工が施されている。
　ハロゲン加熱部４は、チャンバー６の下方に設けられており、複数本（本実施形態では４０本）の第１ランプとしてのハロゲンランプＨＬからなる光源を有している。そして、ハロゲン加熱部４は、複数のハロゲンランプＨＬから発せられる光を、チャンバー６の下方から下側チャンバー窓６４を介して熱処理空間６５へ照射する。このようにして、複数のハロゲンランプＨＬから発せられる光がサセプター７４に保持されている半導体ウェハーＷに照射されることで、半導体ウェハーＷが加熱される。
　図８は、複数のハロゲンランプＨＬの配置を示す平面図である。本実施形態では、上下２段に各２０本ずつのハロゲンランプＨＬが配設されている。各ハロゲンランプＨＬは、長尺の円筒形状を有する棒状ランプである。上段、下段ともに２０本のハロゲンランプＨＬは、それぞれの長手方向が保持部７に保持される半導体ウェハーＷの主面に沿って（つまり水平方向に沿って）互いに平行となるように配列されている。よって、上段、下段ともにハロゲンランプＨＬの配列によって形成される平面は水平面である。
　また、図８で示されるように、上段、下段ともに保持部７に保持される半導体ウェハーＷの中央部に対向する領域よりも周縁部に対向する領域におけるハロゲンランプＨＬの配設密度が高くなっている。すなわち、上下段ともに、ランプ配列の中央部よりも周縁部の方がハロゲンランプＨＬの配設ピッチが短い。このため、ハロゲン加熱部４からの光の照射による加熱時に温度低下が生じやすい半導体ウェハーＷの周縁部により多い光量の照射を行うことができる。
　また、上段のハロゲンランプＨＬからなるランプ群と下段のハロゲンランプＨＬからなるランプ群とが格子状に交差するように配列されている。すなわち、上段の各ハロゲンランプＨＬの長手方向と下段の各ハロゲンランプＨＬの長手方向とが直交するように計４０本のハロゲンランプＨＬが配設されている。
　ハロゲンランプＨＬは、ガラス管内部に配設されたフィラメントに通電することでフィラメントを白熱化させて発光させるフィラメント方式の光源である。ガラス管の内部には、窒素やアルゴンなどの不活性ガスにハロゲン元素（ヨウ素、臭素など）を微量導入した気体が封入されている。ハロゲン元素を導入することによって、フィラメントの折損を抑制しつつフィラメントの温度を高温に設定することが可能となる。したがって、ハロゲンランプＨＬは、通常の白熱電球に比べて寿命が長くかつ強い光を連続的に照射できるという特性を有する。また、ハロゲンランプＨＬは棒状ランプであるため長寿命であり、ハロゲンランプＨＬを水平方向に沿わせて配置することにより上方の半導体ウェハーＷへの放射効率が優れたものとなる。
　制御部３は、熱処理装置１に設けられた上記の種々の動作機構を制御する。制御部３のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、制御部３は、各種演算処理を行うＣＰＵ、基本プログラムを記憶する読み出し専用のメモリであるＲＯＭ、各種情報を記憶する読み書き自在のメモリであるＲＡＭ、ならびに制御用ソフトウェアおよびデータなどを記憶しておく磁気ディスクを備えている。制御部３のＣＰＵが所定の処理プログラムを実行することによって熱処理装置１における処理が進行する。
　上記の構成以外にも、熱処理装置１は、半導体ウェハーＷの熱処理時にハロゲンランプＨＬおよびフラッシュランプＦＬから発生する熱エネルギーによるハロゲン加熱部４、フラッシュ加熱部５およびチャンバー６の過剰な温度上昇を防止するため、様々な冷却用の構造を備えている。例えば、チャンバー６の壁体には水冷管（図示省略）が設けられている。また、ハロゲン加熱部４およびフラッシュ加熱部５は、内部に気体流を形成して排熱する空冷構造とされている。また、上側チャンバー窓６３とランプ光放射窓５３との間隙にも空気が供給され、フラッシュ加熱部５および上側チャンバー窓６３を冷却する。
　ここで、熱処理装置１による半導体ウェハーＷの熱処理の流れについて説明する。図９は、熱処理装置１における半導体ウェハーＷの熱処理の流れに係るフローチャートを例示する図である。熱処理装置１における半導体ウェハーＷの熱処理では、図９で示されるステップＳＴ１～ＳＴ４の処理が順に行われる。図１０は、熱処理時の半導体ウェハーＷの表層部における温度変化の一例を模式的に示す図である。図１１から図１３は、熱処理時の半導体ウェハーＷにおける不純物の状態を模式的に示す図である。
　ステップＳＴ１では、熱処理の対象である基板としての半導体ウェハーＷが準備される。ここでは、一主面上にボロン（Ｂ）、リン（Ｐ）およびヒ素（Ａｓ）などの不純物（ドーパント）を含む単分子層および多分子層の少なくとも一方の薄膜が形成されたシリコン基板などの半導体ウェハーＷが準備される。例えば、ＭＬＤ（Mono Layer Doping）などの技術が用いられることで、図１１で示されるように、シリコン基板Ｗ０の一主面上に所望の不純物（ドーパント）ＩＰ０を含む単分子層および多分子層の少なくとも一方の薄膜Ｌｔ０が形成された半導体ウェハーＷが準備され得る。ここでは、例えば、湿式処理によって一主面上にドーパントを含む単分子層および多分子層の少なくとも一方が形成された半導体ウェハーＷが準備され得る。
　具体的には、例えば、シリコン基板Ｗ０の一主面上の自然酸化膜がフッ酸によって除去された後に、水素終端されたシリコン基板Ｗ０の表面にドーパントＩＰ０を含む薬液が供給されることで水素終端がドーパントＩＰ０に置き換えられて、ドーパントＩＰ０を含む単分子層が形成され得る。ここで、ドーパントＩＰ０を含む単分子層の上に、二酸化ケイ素のキャップ膜が形成されれば、光の照射による熱処理によってドーパントＩＰ０がシリコン基板Ｗ０の極表層に拡散され得る。
　また、例えば、水素終端が行われることなく、ドーパントＩＰ０を含む単分子層が形成されても良い。より具体的には、例えば、シリコン基板Ｗ０の表面上の自然酸化膜がフッ酸による腐食によって除去されることで、シリコン基板Ｗ０の表面にシリコンが露出され、次に、アルコール類のリンス液によってシリコン基板Ｗ０の表面からフッ酸が洗い流され、そして、シリコンが露出したシリコン基板Ｗ０の表面にドーパントＩＰ０を含有する薬液（ドーパント液）を接触させることで、当該表面にドーパントＩＰ０を含む単分子層の薄膜Ｌｔ０が、短時間にて形成され得る。
　また、例えば、回転するシリコン基板Ｗ０の表面にドーパントＩＰ０を含む塗布液が塗布され、該シリコン基板Ｗ０が加熱されることで、該シリコン基板Ｗ０の表面にドーパントＩＰ０を含む単分子層および多分子層の少なくとも一方の薄膜Ｌｔ０が形成されても良い。塗布液としては、例えば、イソプロピルアルコール（ＩＰＡ）などの有機溶剤に不純物元素が溶かし込まれて生成された溶液、および酸化ホウ素（Ｂ２Ｏ３）と有機バインダーとの混合液などが挙げられる。
　なお、ここで、例えば、ドーピングによって不純物が添加されたガラスの薄膜（ＳＯＧ：Spin On Grass）Ｌｔ０がスピンコートによって半導体ウェハーＷの一主面上に形成されることで、一主面上にドーパントＩＰ０を含む単分子層および多分子層の少なくとも一方の薄膜Ｌｔ０が形成された半導体ウェハーＷが準備されても良い。
　ステップＳＴ２では、ステップＳＴ１で準備された半導体ウェハーＷがチャンバー６内に配置される。
　ここでは、まず、給気のためのバルブ８４が開放されるとともに、排気用のバルブ８９，１９２が開放されてチャンバー６内に対する給排気が開始される。バルブ８４が開放されると、ガス供給孔８１から熱処理空間６５に窒素ガスが供給される。また、バルブ８９が開放されると、ガス排気孔８６からチャンバー６内の気体が排気される。これにより、チャンバー６内の熱処理空間６５の上部から供給された窒素ガスが下方へと流れ、熱処理空間６５の下部から排気される。また、バルブ１９２が開放されることによって、搬送開口部６６からもチャンバー６内の気体が排気される。さらに、図示省略の排気機構によって移載機構１０の駆動部周辺の雰囲気も排気される。なお、熱処理装置１における半導体ウェハーＷの熱処理時には窒素ガスが熱処理空間６５に継続的に供給されており、その供給量は処理工程に応じて適宜変更される。
　続いて、ゲートバルブ１８５が開いて搬送開口部６６が開放され、装置外部の搬送ロボットによって、搬送開口部６６を介して半導体ウェハーＷがチャンバー６内の熱処理空間６５に搬入される。搬送ロボットによって搬入された半導体ウェハーＷは、保持部７の直上位置まで進出して停止する。そして、移載機構１０の一対の移載アーム１１が退避位置から移載動作位置に水平移動して上昇することにより、リフトピン１２が貫通孔７９を通ってサセプター７４の上面から突き出て半導体ウェハーＷを受け取る。このとき、リフトピン１２はサセプター７４の支持ピン７７の上端よりも上方にまで上昇する。
　半導体ウェハーＷがリフトピン１２に載置された後、搬送ロボットが熱処理空間６５から退出し、ゲートバルブ１８５によって搬送開口部６６が閉鎖される。そして、一対の移載アーム１１が下降することにより、半導体ウェハーＷは移載機構１０から保持部７のサセプター７４に受け渡されて水平姿勢にて下方より保持される。このとき、半導体ウェハーＷが、図４の二点鎖線で描かれる位置に配される。半導体ウェハーＷは、保持プレート７５上に立設された複数の支持ピン７７によって点接触によって支持されてサセプター７４に保持される。半導体ウェハーＷは、その中心が保持プレート７５の載置面７５ａの中心軸と一致するように（つまり、載置面７５ａの中央に）、複数の支持ピン７７によって支持される。つまり、半導体ウェハーＷは、複数の支持ピン７７によってガイドリング７６内周のテーパ面７６ａよりも内側において、該テーパ面７６ａに対して一定間隔を隔てて支持される。また、半導体ウェハーＷは、ドーパントＩＰ０を含む単分子層および多分子層の少なくとも一方の薄膜Ｌｔ０が形成された一主面を上面としてサセプター７４に保持される。複数の支持ピン７７によって支持された半導体ウェハーＷの裏面（表面とは反対側の主面）と保持プレート７５の載置面７５ａとの間には所定の間隔が形成される。サセプター７４の下方にまで下降した一対の移載アーム１１は水平移動機構１３によって退避位置、すなわち凹部６２の内側に退避する。
　ステップＳＴ３では、ステップＳＴ２でチャンバー６内に配置された半導体ウェハーＷに対して、ハロゲンランプＨＬによって光が照射されることで、加熱前の温度（初期温度とも言う）Ｔｐ０よりも高い第１温度帯域Ａｔ１における予備的な熱処理（プリヒート処理とも言う）が施される。つまり、ハロゲン加熱部４によって、半導体ウェハーＷに対してプリヒート処理が施される。なお、第１温度帯域Ａｔ１は、不純物をシリコン基板Ｗ０内に拡散させるのに必要な最低の温度（拡散最低温度とも言う）ＴＨ０よりも高い温度に設定される。
　プリヒート処理では、例えば、図１０で示されるように、時刻ｔ１～ｔ２の期間（昇温期間とも言う）において、半導体ウェハーＷが、初期温度Ｔｐ０から予め設定された第１温度帯域Ａｔ１（具体的には、予備加熱温度Ｔｐ１）まで加熱され、時刻ｔ２～ｔ３の期間（保温期間とも言う）において半導体ウェハーＷの加熱温度が第１温度帯域Ａｔ１に保持される。昇温期間（時刻ｔ１～ｔ２）における昇温の速度は、例えば、５０℃／秒以上で且つ２００℃／秒以下程度であれば良い。また、第１温度帯域Ａｔ１は、例えば、８００℃以上で且つ１１００℃以下程度であれば良く、保温期間は、例えば、１秒間以上で且つ１００秒間以内程度の期間であれば良い。そして、半導体ウェハーＷに予備的な熱処理が施される際には、図１２で示されるように、薄膜Ｌｔ０からシリコン基板Ｗ０内にドーパントＩＰ０が拡散される。これにより、シリコン基板Ｗ０における所望の深さの表層部までドーパントＩＰ０が拡散される。つまり、薄膜Ｌｔ０に含まれるドーパントＩＰ０がシリコン基板Ｗ０の表層に導入される。なお、図１０では、シリコン基板Ｗ０へのドーパントＩＰ０の拡散に寄与するサーマル・バジェット（thermal budget）に係る部分にハッチングが付されている。ここで、サーマル・バジェットは、基板としての半導体ウェハーＷに加えられる温度の時間積分値である。
　ここでは、半導体ウェハーＷが保持部７のサセプター７４によって水平姿勢にて下方より保持されている状態で、ハロゲン加熱部４の４０本のハロゲンランプＨＬが一斉に点灯してプリヒート処理が開始される。ハロゲンランプＨＬから出射されたハロゲン光は、石英によって形成された下側チャンバー窓６４およびサセプター７４を透過して半導体ウェハーＷの裏面から照射される。ハロゲンランプＨＬからの光の照射を受けることによって半導体ウェハーＷが加熱されて温度が上昇する。なお、移載機構１０の移載アーム１１は凹部６２の内側に退避しているため、ハロゲンランプＨＬによる加熱の障害となることは無い。
　ハロゲンランプＨＬによってプリヒート処理が行われる際には、半導体ウェハーＷの温度が放射温度計１２０によって測定される。つまり、サセプター７４に保持されている半導体ウェハーＷの裏面から開口部７８を介して放射された赤外光を放射温度計１２０が受光して昇温中のウェハーの温度を測定する。測定された半導体ウェハーＷの温度は制御部３に伝達される。制御部３は、ハロゲンランプＨＬからの光の照射によって昇温する半導体ウェハーＷの温度が予め設定された所望の第１温度帯域Ａｔ１（具体的には、予備加熱温度Ｔｐ１）に到達したか否かを監視する。
　半導体ウェハーＷの温度が予備加熱温度Ｔｐ１に到達した後、制御部３は、半導体ウェハーＷをその予備加熱温度Ｔｐ１に暫時維持する。具体的には、例えば、放射温度計１２０によって測定される半導体ウェハーＷの温度が予備加熱温度Ｔｐ１に到達した時点において、制御部３がハロゲンランプＨＬの出力を制御することで半導体ウェハーＷの温度がほぼ予備加熱温度Ｔｐ１に維持される。
　上記ハロゲンランプＨＬによるプリヒート処理では、半導体ウェハーＷの全体が予備加熱温度Ｔｐ１まで均一に昇温される。但し、ハロゲンランプＨＬによるプリヒート処理の段階においては、より放熱が生じやすい半導体ウェハーＷの周縁部の温度がその中央部の温度よりも低くなる傾向にある。しかしながら、ハロゲン加熱部４におけるハロゲンランプＨＬの配設密度が半導体ウェハーＷの中央部に対向する領域よりも周縁部に対向する領域の方が高くなっているため、プリヒート処理の段階における半導体ウェハーＷの面内温度分布の均一化が図られている。
　ステップＳＴ４では、ステップＳＴ３において予備的な熱処理が施されてチャンバー６内に配置されている半導体ウェハーＷに対してフラッシュランプＦＬによってフラッシュ光が照射されることで、半導体ウェハーＷが第１温度帯域Ａｔ１から第２温度帯域Ａｔ２まで加熱される処理（フラッシュ加熱処理とも言う）が実施される。第２温度帯域Ａｔ２は、第１温度帯域Ａｔ１よりも高い温度帯域である。つまり、フラッシュ加熱部５によって、半導体ウェハーＷに対してフラッシュ加熱処理が施される。
　フラッシュ加熱処理では、例えば、図１０で示されるように、予備的な熱処理において半導体ウェハーＷが第１温度帯域Ａｔ１に保持されている時刻ｔ３において、半導体ウェハーＷが予め設定された第２温度帯域Ａｔ２（具体的には、フラッシュ加熱温度Ｔｐ２）まで極短い間加熱される。第２温度帯域Ａｔ２は、例えば、第１温度帯域Ａｔ１よりも１００以上高い温度であれば良い。例えば、第１温度帯域Ａｔ１の予備加熱温度Ｔｐ１が、９００℃であれば、第２温度帯域Ａｔ２は、１０００℃以上の温度であれるような態様が考えられる。また、半導体ウェハーＷが第２温度帯域Ａｔ２に保持される時間は、例えば、０．１ミリ秒以上で且つ１００ミリ秒以内の極短い時間であれば良い。そして、半導体ウェハーＷにフラッシュ加熱処理が施される際には、図１３で示されるようにシリコン基板Ｗ０の表層部まで拡散されたドーパントＩＰ０が活性化される。つまり、上記ステップＳＴ３においてシリコン基板Ｗ０の表層に導入されたドーパントＩＰ０の活性化が行われる。
　ここでは、半導体ウェハーＷの温度が予備加熱温度Ｔｐ１に到達した後に所定時間が経過した時点で、フラッシュ加熱部５のフラッシュランプＦＬによって半導体ウェハーＷの表面にフラッシュ光が照射される。このとき、フラッシュランプＦＬから放射されるフラッシュ光の一部は直接にチャンバー６内へと向かい、他の一部は一旦リフレクタ５２で反射されてからチャンバー６内へと向かい、これらのフラッシュ光の照射により半導体ウェハーＷにフラッシュ加熱処理が施される。
　フラッシュ加熱処理は、フラッシュランプＦＬからのフラッシュ光（閃光）の照射によって行われるため、半導体ウェハーＷの表面温度を短時間で上昇することができる。すなわち、フラッシュランプＦＬから照射されるフラッシュ光は、予めコンデンサーに蓄えられていた静電エネルギーが極めて短い光パルスに変換された、照射時間が０．１ミリ秒以上で且つ１００ミリ秒以下程度の極めて短く強い閃光である。そして、フラッシュランプＦＬからのフラッシュ光の照射によってフラッシュ加熱処理が施される半導体ウェハーＷの表面温度は、瞬間的に１０００℃以上のフラッシュ加熱温度Ｔｐ２まで上昇し、半導体ウェハーＷの表層部に拡散されたドーパントＩＰ０が活性化された後、表面温度が急速に下降する。このように、熱処理装置１では、半導体ウェハーＷの表面温度が極めて短時間で昇降されるため、半導体ウェハーＷの表層部まで拡散されたドーパントＩＰ０の熱による拡散が抑制されつつ該ドーパントＩＰ０が活性化され得る。なお、ドーパントＩＰ０の活性化に要する時間は、該ドーパントＩＰ０の熱拡散に要する時間よりも極めて短い。このため、０．１ミリ秒から１００ミリ秒程度の拡散が生じない短時間であっても活性化は完了し得る。
　ところで、このフラッシュ光の照射によって、半導体ウェハーＷの表面温度は瞬間的に１０００℃以上の所定の温度（フラッシュ加熱温度とも言う）Ｔｐ２にまで上昇する一方、その瞬間の裏面温度は予備加熱温度Ｔｐ１からさほどには上昇しない。すなわち、半導体ウェハーＷの表面と裏面とに瞬間的に温度差が発生するのである。その結果、半導体ウェハーＷの表面のみに急激な熱膨張が生じ、裏面はほとんど熱膨張しないために、半導体ウェハーＷが表面を凸面とするように瞬間的に反る。このような表面を凸面とする瞬間的な反りが発生することによって、半導体ウェハーＷがサセプター７４から跳躍して浮上する。
　サセプター７４から跳躍して浮上した半導体ウェハーＷは、その直後にサセプター７４に向けて落下してくる。このときに、薄板状の半導体ウェハーＷは鉛直方向に沿って上方に跳躍し、そのまま鉛直方向下方に落下するとは限らず、むしろ水平方向の位置がずれて落下してくることが多い。その結果、半導体ウェハーＷの外周端がガイドリング７６のテーパ面７６ａに衝突することになる。
　ここで、ガイドリング７６のうちの半導体ウェハーＷ側の面は、保持プレート７５から上方に向けて広くなるようなテーパ状のテーパ面７６ａとされている。このため、ガイドリング７６に円板形状の半導体ウェハーＷの外周端が衝突する場合、ガイドピンに点接触で衝突するよりも衝突時の接触面積が大きくなり、衝撃が緩和される。その結果、フラッシュ光の照射時における半導体ウェハーＷの割れを防止することができるとともに、ガイドリング７６の損傷も防止することができる。特に、半導体ウェハーＷの外周端がテーパ面７６ａに衝突した場合には、水平面に衝突するよりも運動エネルギーが分散されてさらに衝撃が緩和され、半導体ウェハーＷの割れをより確実に防止することができる。
　また、半導体ウェハーＷの外周端がテーパ面７６ａに衝突すると、当該外周端がテーパ面７６ａに沿って斜め下方に滑り、半導体ウェハーＷの水平方向の位置がフラッシュ光の照射前の位置（載置面７５ａの中央）に向けて修正されることとなる。その結果、落下後の半導体ウェハーＷは複数の支持ピン７７によって支持される。
　フラッシュ光の照射によって跳躍した半導体ウェハーＷが落下して複数の支持ピン７７によって支持された後、所定時間経過後にハロゲンランプＨＬが消灯される。これにより、半導体ウェハーＷが、予備加熱温度Ｔｐ１から急速に降温する。降温中の半導体ウェハーＷの温度も放射温度計１２０によって測定され、その測定結果は制御部３に伝達される。制御部３は、測定結果より半導体ウェハーＷの温度が所定温度まで降下したか否かを監視する。そして、時刻ｔ４において、半導体ウェハーＷの温度が所定温度以下にまで降下した後、移載機構１０の一対の移載アーム１１が再び退避位置から移載動作位置に水平移動して上昇することにより、リフトピン１２がサセプター７４の上面から突き出て熱処理後の半導体ウェハーＷをサセプター７４から受け取る。続いて、ゲートバルブ１８５によって閉鎖されていた搬送開口部６６が開放され、リフトピン１２上に載置された半導体ウェハーＷが装置外部の搬送ロボットによって搬出され、熱処理装置１における半導体ウェハーＷの熱処理が完了する。
　以上のように、一実施形態に係る熱処理装置１によれば、一主面上にドーパントＩＰ０を含む単分子層および多分子層の少なくとも一方の薄膜Ｌｔ０が形成された半導体ウェハーＷが、チャンバー６内に配置されて、ハロゲンランプＨＬによる光の照射によって第１温度帯域Ａｔ１まで予備的に加熱されるとともに、フラッシュランプＦＬによるフラッシュ光の照射によって第１温度帯域Ａｔ１からそれよりも高い第２温度帯域Ａｔ２まで加熱される。これにより、半導体ウェハーＷの表層の極めて浅い領域のみにドーパントＩＰ０が導入されて活性化され得る。そして、上記第１温度帯域Ａｔ１および第２温度帯域Ａｔ２における熱処理が同一のチャンバー６内で続けて行われることで、別々の熱処理装置で、不純物を拡散させる熱処理と、不純物を活性化させる熱処理とが行われる場合と比較して、熱処理に要する時間が短縮され得る。また、２台の熱処理装置が設けられる代わりに、１台の熱処理装置１が設けられれば良いため、熱処理装置１の設置に要するスペースの確保が容易となる。したがって、半導体ウェハーＷの表層の極めて浅い領域のみに不純物を導入する処理を行うのに際して、装置の設置が容易であり且つ熱処理時間の短縮が図られ得る。また、例えば、予備的な熱処理とフラッシュ加熱処理とが連続的に行われることで、熱的に効率の良い熱処理が実現され得る。
　なお、本発明は上述の一実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良などが可能である。
　例えば、上記一実施形態では、予備的な熱処理において半導体ウェハーＷが第１温度帯域Ａｔ１の予備加熱温度Ｔｐ１に保持されている際に、該半導体ウェハーＷが予め設定された第２温度帯域Ａｔ２のフラッシュ加熱温度Ｔｐ２まで加熱されたが、これに限られない。例えば、予備的な熱処理における半導体ウェハーＷの加熱温度が、フラッシュ加熱処理が行われる直前に若干低下されても良い。
　ここで、一変形例に係る熱処理装置１による半導体ウェハーＷの熱処理の流れについて説明する。図１４および図１５は、本変形例に係る熱処理装置１における半導体ウェハーＷの熱処理の流れに係るフローチャートを例示する図である。本変形例に係る熱処理装置１における半導体ウェハーＷの熱処理では、図１４で示されるステップＳＴ１，ＳＴ２，ＳＴ３Ａ，ＳＴ４の処理が順に行われる。図１５では、ステップＳＴ３Ａにおいて実行される熱処理の流れが示されており、該ステップＳＴ３Ａでは、ステップＳＴ３１Ａ，ＳＴ３２Ａの処理が順に行われる。図１６は、本変形例に係る熱処理時の半導体ウェハーＷの表層部における温度変化の一例を模式的に示す図である。なお、図１６では、図１０と同様に、シリコン基板Ｗ０へのドーパントＩＰ０の拡散に寄与するサーマル・バジェット（thermal budget）に係る部分にハッチングが付されている。
　ステップＳＴ１，ＳＴ２の処理は、上記一実施形態に係るステップＳＴ１，ＳＴ２と同様な処理が行われる。
　ステップＳＴ３Ａでは、上記一実施形態に係るステップＳＴ３と同様に、ステップＳＴ２でチャンバー６内に配置された半導体ウェハーＷに対して、ハロゲンランプＨＬによって光が照射されることで、加熱前の初期温度Ｔｐ０よりも高い第１温度帯域Ａｔ１における予備的な熱処理（プリヒート処理）が施される。但し、図１５および図１６で示されるように、ステップＳＴ３Ａでは、半導体ウェハーＷに対して、第１熱処理（ステップＳＴ３１Ａ）が施されるとともに、該第１熱処理に引き続いて、第２熱処理（ステップＳＴ３２Ａ）が施される。
　ここで、第１熱処理は、ハロゲンランプＨＬによって半導体ウェハーＷに光が照射されることで、該半導体ウェハーＷに対して第１温度帯域Ａｔ１のうちの高温側の温度帯域（高温度帯域とも言う）Ａｔ１１（具体的には、第１予備加熱温度Ｔｐ１１）において施される熱処理である。この第１熱処理により、薄膜Ｌｔ０からシリコン基板Ｗ０内にドーパントＩＰ０が拡散される。つまり、第１熱処理によって、薄膜Ｌｔ０に含まれるドーパントＩＰ０が薄膜Ｌｔ０からシリコン基板Ｗ０の表層に導入される。また、第２熱処理は、第１熱処理の後に第１温度帯域Ａｔ１のうちの高温度帯域Ａｔ１１よりも低温側の温度帯域（低温度帯域とも言う）Ａｔ１２（具体的には、第２予備加熱温度Ｔｐ１２）において施される熱処理である。この第２熱処理により、シリコン基板Ｗ０へのドーパントＩＰ０の拡散に寄与するサーマル・バジェット（thermal budget）が低下し得る。また、フラッシュ加熱処理前における半導体ウェハーＷの温度が比較的低いため、フラッシュ加熱処理における半導体ウェハーＷの過度な温度上昇が生じ難く、フラッシュ加熱処理後に半導体ウェハーＷが速やかに冷却され得る。
　ここで、高温度帯域Ａｔ１１の第１予備加熱温度Ｔｐ１１が、例えば、９００℃程度に設定されれば、低温度帯域Ａｔ１２の第２予備加熱温度Ｔｐ１２は、例えば、６００℃程度に設定され得る。なお、第２予備加熱温度Ｔｐ１２は、例えば、拡散最低温度ＴＨ０程度に設定されれば良い。第２熱処理では、薄膜Ｌｔ０からシリコン基板Ｗ０の表層へのドーパントの導入、およびシリコン基板Ｗ０の表層におけるドーパントＩＰ０の拡散が、行われても良いし、行われなくても良い。
　第２熱処理では、例えば、ハロゲンランプＨＬによって半導体ウェハーＷに光が照射されることで、低温度帯域Ａｔ１２にある程度の時間保持される。なお、第２熱処理では、例えば、ハロゲンランプＨＬによって半導体ウェハーＷに光が照射されることなく、半導体ウェハーＷの温度が低温度帯域Ａｔ１２に到達した後に、フラッシュ加熱処理が開始されても良い。
　ステップＳＴ３Ａに続くステップＳＴ４では、上記一実施形態と同様に、ステップＳＴ３Ａで予備的な熱処理が施されてチャンバー６内の保持部７に保持されている半導体ウェハーＷに対してフラッシュランプＦＬによってフラッシュ光が照射されることで、半導体ウェハーＷが第１温度帯域Ａｔ１から第２温度帯域Ａｔ２まで加熱されるフラッシュ加熱処理が実施される。これにより、上記ステップＳＴ３Ａにおいてシリコン基板Ｗ０の表層に導入されたドーパントＩＰ０の活性化が行われる。なお、図１６で示されるように、本変形例のステップＳＴ４では、ハロゲン加熱部４による予備的な加熱処理において、低温度帯域Ａｔ１２における第２熱処理が施されている半導体ウェハーＷに対して、フラッシュ加熱部５のフラッシュランプＦＬによってフラッシュ光が照射されることで、半導体ウェハーＷが低温度帯域Ａｔ１２から第２温度帯域Ａｔ２まで加熱される。
　このようにして、予備的な熱処理において、第１熱処理と第２熱処理とが続けて行われることで、半導体ウェハーＷが低温度帯域Ａｔ１２から第２温度帯域Ａｔ２まで加熱されるため、第２温度帯域Ａｔ２が、不必要に高い温度域になり難い。その結果、フラッシュ光の照射による加熱時に半導体ウェハーＷにおけるドーパントＩＰ０の異常な拡散が生じ難い。したがって、半導体ウェハーＷの表層の極浅い領域のみにドーパントＩＰ０が適正に導入され得る。
　以上のように、本変形例に係る熱処理装置１および熱処理方法によれば、ハロゲンランプＨＬによって半導体ウェハーＷに光が照射されることで、第１温度帯域Ａｔ１のうちの高温側の高温度帯域Ａｔ１１まで半導体ウェハーＷを加熱する第１処理が施されるとともに、該第１処理の後に高温度帯域Ａｔ１１から第１温度帯域Ａｔ１のうちの低温側の低温度帯域Ａｔ１２まで半導体ウェハーＷを冷却する第２処理が施される。そして、低温度帯域Ａｔ１２まで冷却された半導体ウェハーＷに対してフラッシュランプＦＬによってフラッシュ光が照射されることで、半導体ウェハーＷが低温度帯域Ａｔ１２から第２温度帯域Ａｔ２まで加熱される。このため、半導体ウェハーＷの表層の極めて浅い領域のみにドーパントＩＰ０が導入されて活性化され得るとともに、フラッシュ光の照射による加熱時に半導体ウェハーＷにおけるドーパントＩＰ０の異常な拡散が生じ難い。そして、第１温度帯域Ａｔ１および第２温度帯域Ａｔ２における熱処理が同一のチャンバー６内で続けて行われることで、装置の設置が容易であり且つ熱処理時間の短縮が図られ得る。
　また、上記一実施形態では、ハロゲン加熱部４におけるハロゲンランプＨＬの本数が４０本であり、フラッシュ加熱部５におけるフラッシュランプＦＬの本数が３０本であったが、これに限られず、ハロゲンランプＨＬおよびフラッシュランプＦＬそれぞれの本数は任意の数に設定され得る。
　また、本発明に係る熱処理装置１によって処理対象となる基板は、一主面にドーパントＩＰ０を含む単分子層および多分子層の少なくとも一方の薄膜Ｌｔ０が形成されたシリコン基板に限られず、一主面にドーパントＩＰ０を含む単分子層および多分子層の少なくとも一方の薄膜Ｌｔ０が形成されたその他の基板であっても良い。このとき、該基板の表層の極浅い領域のみにドーパントＩＰ０が適正に導入され得る。
　なお、上記一実施形態および各種変形例をそれぞれ構成する全部または一部を、適宜、矛盾しない範囲で組み合わせ可能であることは、言うまでもない。
　１　熱処理装置
　３　制御部
　４　ハロゲン加熱部
　５　フラッシュ加熱部
　６　チャンバー
　７　保持部
　Ａｔ１　第１温度帯域
　Ａｔ１１　高温度帯域
　Ａｔ１２　低温度帯域
　Ａｔ２　第２温度帯域
　ＦＬ　フラッシュランプ（キセノンフラッシュランプ）
　ＨＬ　ハロゲンランプ
　ＩＰ０　不純物（ドーパント）
　Ｌｔ０　薄膜
　ＴＨ０　拡散最低温度
　Ｔｐ０　初期温度
　Ｔｐ１　予備加熱温度
　Ｔｐ１１　第１予備加熱温度
　Ｔｐ１２　第２予備加熱温度
　Ｔｐ２　フラッシュ加熱温度
　Ｗ　半導体ウェハー
　Ｗ０　シリコン基板

Claims (3)

  1. 　(a)一主面上にドーパントを含む単分子層および多分子層の少なくとも一方の薄膜が形成された基板を準備するステップと、
    　(b)前記ステップ(a)において準備された前記基板をチャンバー内に配置するステップと、
    　(c)前記ステップ(b)において前記チャンバー内に配置された前記基板に対して、第１ランプによって光を照射することで加熱前の温度よりも高い第１温度帯域における予備的な熱処理を施すことにより、前記薄膜に含まれる前記ドーパントを該薄膜から前記基板の表層に導入するステップと、
    　(d)前記ステップ(c)において予備的な熱処理が施されて前記チャンバー内に配置されている前記基板に対して、第２ランプによってフラッシュ光を照射することで、前記基板を前記第１温度帯域から該第１温度帯域よりも高い第２温度帯域まで加熱することにより、前記ステップ(c)において前記基板の表層に導入された前記ドーパントの活性化を行うステップと、
    を有することを特徴とする熱処理方法。
  2. 　請求項１に記載の熱処理方法であって、
    　前記ステップ(c)において、
    　前記チャンバー内に配置されている前記基板に対して、前記第１ランプによって光を照射することで前記第１温度帯域のうちの高温側の高温度帯域における第１熱処理を施すとともに、該第１熱処理の後に前記第１温度帯域のうちの前記高温度帯域よりも低温側の低温度帯域における第２熱処理を施し、
    　前記ステップ(d)において、
    　前記ステップ(c)において前記第２熱処理が施されて前記チャンバー内に配置されている前記基板に対して、前記第２ランプによって前記フラッシュ光を照射することで、前記基板を前記低温度帯域から前記第２温度帯域まで加熱することを特徴とする熱処理方法。
  3. 　基板に光を照射することによって該基板を加熱する熱処理装置であって、
    　チャンバーと、
    　該チャンバー内に配されて前記基板を保持する保持部と、
    　前記保持部に保持されている前記基板に対して、第１ランプによって光を照射することで加熱前の温度よりも高い第１温度帯域における予備的な熱処理を施す第１照射部と、
    　前記第１照射部によって前記第１温度帯域における予備的な熱処理が施されて前記保持部に保持されている前記基板に対して、第２ランプによってフラッシュ光を照射することで前記基板を前記第１温度帯域から該第１温度帯域よりも高い第２温度帯域まで加熱する第２照射部と、
    　前記第１照射部が、前記基板に対して、前記第１ランプによって前記基板に光を照射することで前記第１温度帯域のうちの高温側の高温度帯域における第１熱処理を施すとともに、該第１熱処理の後に前記第１温度帯域のうちの前記高温度帯域よりも低温側の低温度帯域における第２熱処理を施し、前記第２照射部が、前記第１照射部によって前記第２熱処理が施されて前記保持部に保持されている前記基板に対して、前記第２ランプによって前記フラッシュ光を照射することで、前記基板を前記低温度帯域から前記第２温度帯域まで加熱するように、前記第１照射部および前記第２照射部を制御する制御部と、
    を備えることを特徴とする熱処理装置。
PCT/JP2015/082343 2015-03-26 2015-11-18 熱処理方法、および熱処理装置 WO2016151937A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201580075686.3A CN107251197B (zh) 2015-03-26 2015-11-18 热处理方法
US15/560,047 US10128135B2 (en) 2015-03-26 2015-11-18 Heat treatment method and heat treatment device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015064191A JP6587818B2 (ja) 2015-03-26 2015-03-26 熱処理方法
JP2015-064191 2015-03-26

Publications (1)

Publication Number Publication Date
WO2016151937A1 true WO2016151937A1 (ja) 2016-09-29

Family

ID=56978057

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/082343 WO2016151937A1 (ja) 2015-03-26 2015-11-18 熱処理方法、および熱処理装置

Country Status (5)

Country Link
US (1) US10128135B2 (ja)
JP (1) JP6587818B2 (ja)
CN (1) CN107251197B (ja)
TW (1) TWI642109B (ja)
WO (1) WO2016151937A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI667710B (zh) * 2017-07-27 2019-08-01 日商斯庫林集團股份有限公司 熱處理裝置之排氣方法
TWI677908B (zh) * 2016-11-18 2019-11-21 日商斯庫林集團股份有限公司 摻雜物導入方法及熱處裡方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6847610B2 (ja) * 2016-09-14 2021-03-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP6810591B2 (ja) * 2016-12-12 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス シリコン基板の熱処理方法
JP6945703B2 (ja) * 2016-12-12 2021-10-06 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
JP6768481B2 (ja) * 2016-12-12 2020-10-14 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
JP6942615B2 (ja) * 2017-11-20 2021-09-29 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP2019125762A (ja) * 2018-01-19 2019-07-25 富士電機株式会社 不純物導入方法及び半導体装置の製造方法
JP7024433B2 (ja) * 2018-01-19 2022-02-24 富士電機株式会社 不純物導入装置、不純物導入方法及び炭化ケイ素半導体装置の製造方法
JP7038558B2 (ja) 2018-02-05 2022-03-18 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP7032955B2 (ja) * 2018-02-28 2022-03-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
GB201815815D0 (en) * 2018-09-28 2018-11-14 Metryx Ltd Method and apparatus for controlling the temperature of a semiconductor wafer
JP7294858B2 (ja) * 2019-04-09 2023-06-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP7461214B2 (ja) * 2020-05-19 2024-04-03 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260262A (ja) * 2005-04-18 2005-09-22 Toshiba Corp 半導体装置の製造方法およびアニール装置
JP2012199471A (ja) * 2011-03-23 2012-10-18 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
WO2014013809A1 (ja) * 2012-07-19 2014-01-23 大日本スクリーン製造株式会社 基板処理方法
JP2014045065A (ja) * 2012-08-27 2014-03-13 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02162770A (ja) * 1988-12-15 1990-06-22 Ricoh Co Ltd 半導体装置の製造方法
KR100839259B1 (ko) * 2000-03-17 2008-06-17 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 레이저 어닐링 및 급속 열적 어닐링에 의한 울트라샬로우접합 형성 방법
JP4802364B2 (ja) * 2000-12-07 2011-10-26 ソニー株式会社 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
US20060035449A1 (en) * 2004-08-10 2006-02-16 Yoo Woo S Method of forming ultra shallow junctions
JP2012082462A (ja) 2010-10-08 2012-04-26 Toshiba Corp イオン注入装置および方法
CN102477583A (zh) * 2010-11-24 2012-05-30 刘莹 一种对晶硅薄膜掺杂制备超浅结的方法
TWI566300B (zh) 2011-03-23 2017-01-11 斯克林集團公司 熱處理方法及熱處理裝置
JP2014011256A (ja) * 2012-06-28 2014-01-20 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260262A (ja) * 2005-04-18 2005-09-22 Toshiba Corp 半導体装置の製造方法およびアニール装置
JP2012199471A (ja) * 2011-03-23 2012-10-18 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
WO2014013809A1 (ja) * 2012-07-19 2014-01-23 大日本スクリーン製造株式会社 基板処理方法
JP2014045065A (ja) * 2012-08-27 2014-03-13 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677908B (zh) * 2016-11-18 2019-11-21 日商斯庫林集團股份有限公司 摻雜物導入方法及熱處裡方法
US10643850B2 (en) 2016-11-18 2020-05-05 SCREEN Holdings Co., Ltd. Dopant introduction method and thermal treatment method
TWI667710B (zh) * 2017-07-27 2019-08-01 日商斯庫林集團股份有限公司 熱處理裝置之排氣方法
US10446415B2 (en) 2017-07-27 2019-10-15 SCREEN Holdings Co., Ltd. Exhaust method of heat treatment apparatus

Also Published As

Publication number Publication date
JP6587818B2 (ja) 2019-10-09
JP2016184670A (ja) 2016-10-20
US20180076061A1 (en) 2018-03-15
CN107251197A (zh) 2017-10-13
US10128135B2 (en) 2018-11-13
TW201642346A (zh) 2016-12-01
TWI642109B (zh) 2018-11-21
CN107251197B (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
JP6587818B2 (ja) 熱処理方法
JP6234674B2 (ja) 熱処理装置
JP6084479B2 (ja) 熱処理方法、熱処理装置およびサセプター
JP2017017277A (ja) 熱処理装置および熱処理方法
JP5977038B2 (ja) 熱処理装置
JP6864564B2 (ja) 熱処理方法
JP6622617B2 (ja) 熱処理装置
JP2018137378A (ja) 熱処理方法および熱処理装置
JP2016225429A (ja) 熱処理装置
JP6138610B2 (ja) 熱処理装置
JP2018152405A (ja) 熱処理方法および熱処理装置
JP6770915B2 (ja) 熱処理装置
JP2017139315A (ja) 熱処理用サセプタおよび熱処理装置
JP2019021738A (ja) 熱処理装置
JP6847610B2 (ja) 熱処理装置
JP6814572B2 (ja) 熱処理装置
JP2015088635A (ja) 熱処理装置および熱処理方法
WO2020166249A1 (ja) 熱処理方法および熱処理装置
TWI703638B (zh) 熱處理裝置
JP2016219719A (ja) 熱処理装置
JP6637321B2 (ja) 熱処理用サセプタおよび熱処理装置
JP6486743B2 (ja) 熱処理装置、および熱処理装置の調整方法
JP7208100B2 (ja) 熱処理装置および熱処理方法
JP2015018941A (ja) 熱処理装置
JP2019216287A (ja) 熱処理装置および熱処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15886489

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15560047

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15886489

Country of ref document: EP

Kind code of ref document: A1