CN107251197A - 热处理方法及热处理装置 - Google Patents

热处理方法及热处理装置 Download PDF

Info

Publication number
CN107251197A
CN107251197A CN201580075686.3A CN201580075686A CN107251197A CN 107251197 A CN107251197 A CN 107251197A CN 201580075686 A CN201580075686 A CN 201580075686A CN 107251197 A CN107251197 A CN 107251197A
Authority
CN
China
Prior art keywords
temperature
substrate
semiconductor wafer
heat treatment
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580075686.3A
Other languages
English (en)
Other versions
CN107251197B (zh
Inventor
布施和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Publication of CN107251197A publication Critical patent/CN107251197A/zh
Application granted granted Critical
Publication of CN107251197B publication Critical patent/CN107251197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明的目的在于，提供一种能够容易设置装置且能够缩短热处理时间的热处理方法及热处理装置。为了实现该目的，首先，准备在一个主面上形成有包含掺杂剂的单分子层薄膜及多分子层薄膜中的至少一方薄膜的基板。接着，将准备的基板配置于腔室内，通过第一灯向该基板照射光，来实施温度高于加热前的温度的第一温度区域的预备热处理，从而将包含于薄膜的掺杂剂从该薄膜导入基板的表层。然后，通过第二灯，向实施了预备热处理且配置于腔室内的基板照射闪光，来将基板从第一温度区域加热到温度高于该第一温度区域的第二温度区域，从而对导入基板的表层的掺杂剂进行活化。

Description

热处理方法及热处理装置
技术领域
本发明涉及一种热处理方法及热处理装置，通过向圆板形状的半导体晶片等薄板状精密电子基板(下面，简称为“基板”)照射光，来对该基板进行热处理。
背景技术
在半导体器件的制造工艺中，导入杂质(掺杂剂)是用于在半导体晶片内形成pn结的必需的工序。当前，导入杂质一般通过离子注入法和之后的退火法来实现。离子注入法是如下技术，使硼(B)、砷(As)、磷(P)等杂质元素离子化，并利用高加速电压使它们与硅基板发生碰撞，从而以物理的方式注入杂质(例如，参照专利文献1)。注入的杂质通过退火处理实现活化。
在导入杂质时一直以来广泛使用的离子注入法，具有容易控制杂质的注入深度及浓度的优点。但是，随着近几年来半导体器件的进一步微型化，要求仅向基板表层的极其浅的区域(深度为几nm以下)导入杂质。通过离子注入法，难以准确地仅向这样极其浅的表层区域注入杂质。这是因为，晶体因通过离子注入法注入杂质而产生缺陷，该缺陷有可能增加杂质注入半导体晶片的表层的深度的偏差，另外，在进行退火时，有可能产生杂质的异常扩散。
因此，正在研究如下技术(也称为超浅结(Ultra Shallow Junction)形成技术)：通过湿式处理，在硅基板的表面形成含有杂质(掺杂剂)的单分子层，在之后的热处理中，使杂质向基板的极表层扩散，从而仅向基板的表层的极其浅的区域导入杂质(参照非专利文献1)。作为这样的超浅结形成技术，例如可以列举出使用MLD(Mono Layer Doping：单层掺杂)的技术。在这样的技术中，杂质从单分子层向基板扩散，所以可以仅向基板的表层的极其浅的区域导入杂质。另外，如果通过湿式处理在基板的表面形成含有杂质的单分子层，则即使是复杂的凹凸图案，也能够整个面均匀地导入杂质。
现有技术文献
专利文献
专利文献1：日本特开2012-82462号公报
非专利文献
非专利文献1：JOHNNY C.HO,ROIE YERUSHALMI,ZACHERY A.JACOBSON,ZHIYONGFAN,ROBERT L.ALLEY and ALI JAVEY，Controlled nanoscale doping ofsemiconductors via molecular monolayers，nature materials，Nature PublishingGroup，vol.7,p62-67，2007年11月11日在线发表
发明内容
发明所要解决的问题
但是，在非专利文献1公开的使用MLD的技术中，在进行在基板的一个主面上形成单分子层的工序之后，按照时间顺序依次进行：通过RTA(Rapid Thermal Anneal：快速热退火)，使杂质向基板的表层扩散的工序；通过FLA(Flush Lamp Anneal：闪光灯退火)，使杂质活化的工序。
但是，在这样的处理中，需要包括进行RTA的热处理装置及进行FLA的热处理装置的两种以上的热处理装置，因此使热处理装置相关的导入所需的成本、设置所需的场所及处理所需的时间均增加。
本发明是鉴于上述问题而提出的，其目的在于，提供一种热处理方法及热处理装置，能够容易设置装置，且能够缩短热处理时间。
用于解决问题的手段
为了解决上述问题，第一方式的热处理方法的特征在于，包括：步骤(a)，准备在一个主面上形成有包含掺杂剂的单分子层薄膜及多分子层薄膜中的至少一方薄膜的基板；步骤(b)，将在所述步骤(a)准备的所述基板配置于腔室内；步骤(c)，通过第一灯，向在所述步骤(b)配置于所述腔室内的所述基板照射光，来实施温度高于加热之前的温度的第一温度区域的预备热处理，从而将包含于所述薄膜的所述掺杂剂从该薄膜导入所述基板的表层；以及，步骤(d)，通过第二灯，向在所述步骤(c)实施了预备热处理且配置于所述腔室内的所述基板照射闪光，来将所述基板从所述第一温度区域加热到温度高于该第一温度区域的第二温度区域，从而对在所述步骤(c)导入所述基板的表层的所述掺杂剂进行活化。
第二方式的热处理方法，在第一方式的热处理方法的基础上，其特征在于，在所述步骤(c)，通过所述第一灯，向配置于所述腔室内的所述基板照射光，来实施所述第一温度区域中的高温侧的高温度区域的第一热处理，并且在实施该第一热处理之后，实施所述第一温度区域中的与所述高温度区域相比更靠低温侧的低温度区域的第二热处理；在所述步骤(d)，通过所述第二灯，向在所述步骤(c)实施了所述第二热处理且配置于所述腔室内的所述基板照射所述闪光，来将所述基板从所述低温度区域加热到所述第二温度区域。
第三方式的热处理装置，通过向基板照射光来加热该基板，该热处理装置的特征在于，具有：腔室；保持部，配置于该腔室内，用于保持所述基板；第一照射部，通过第一灯，向保持于所述保持部的所述基板照射光，从而对所述基板实施温度高于加热之前的温度的第一温度区域的预备热处理；第二照射部，通过第二灯，向通过所述第一照射部实施了所述第一温度区域的预备热处理且保持于所述保持部的所述基板照射闪光，从而将所述基板从所述第一温度区域加热到温度高于该第一温度区域的第二温度区域；以及，控制部，将所述第一照射部及所述第二照射部控制为，使所述第一照射部对所述基板实施通过所述第一灯向所述基板照射光，来实施所述第一温度区域中的高温侧的高温度区域的第一热处理，并且在实施该第一热处理之后，使所述第一照射部对所述基板实施所述第一温度区域中的与所述高温度区域相比更靠低温侧的低温度区域的第二热处理，使所述第二照射部通过所述第二灯，向通过所述第一照射部实施了所述第二热处理且保持于所述保持部的所述基板照射所述闪光，来将所述基板从所述低温度区域加热到所述第二温度区域。
发明效果
根据第一方式的热处理方法，在一个主面上形成有包含掺杂剂的单分子层薄膜及多分子层薄膜中的至少一方薄膜的基板，配置于腔室内，通过第一灯照射光，将所述基板预备加热到第一温度区域，并且通过第二灯照射闪光，来将所述基板从第一温度区域加热到温度高于第一温度区域的第二温度区域，从而可仅向基板的表层的极其浅的区域导入杂质并使其活化。而且，例如所述第一温度区域及第二温度区域中的热处理在同一腔室内持续进行，因此容易设置装置且能够缩短热处理时间。
根据第二方式的热处理方法，针对配置于腔室内的基板，通过第一灯照射光，来实施第一温度区域中的高温侧的高温度区域的第一热处理，并且在实施第一热处理之后，实施第一温度区域中的低温侧的低温度区域的第二热处理，然后，针对实施了第二热处理且配置于腔室内的基板，通过第二灯照射闪光，来将基板从低温度区域加热到第二温度区域。由此，能够回避因闪光照射而对基板进行过度加热的情况，由此，在照射闪光来进行加热时，难以产生杂质的异常的扩散。因此，可以仅向基板的表层的极其浅的区域恰当地导入杂质。
根据第三方式的热处理装置，针对配置于腔室内的基板，通过第一灯照射光，来实施第一温度区域中的高温侧的高温度区域的第一热处理，并且在实施第一热处理之后，实施第一温度区域中的低温侧的低温度区域的第二热处理，然后，针对实施了第二热处理且保持于保持部的基板，通过第二灯照射闪光，来将基板从低温度区域加热到第二温度区域。由此，能够回避对基板进行过度加热的情况，在照射闪光来进行加热时，难以产生杂质的异常的扩散，从而可以仅向基板的表层的极其浅的区域导入杂质并使其活化。而且，例如所述第一温度区域及第二温度区域中的热处理在同一腔室内持续进行，因此容易设置装置且能够缩短热处理时间。
附图说明
图1是表示一实施方式的热处理装置的结构的纵向剖面图。
图2是表示保持部的整体外观的立体图。
图3是从上方观察保持部的基座的俯视图。
图4是示意性地表示保持部的剖面的剖面图。
图5是放大引导环的设置部分的图。
图6是移载机构的俯视图。
图7是移载机构的侧视图。
图8是表示多个卤素灯的配置的俯视图。
图9是例示基板的热处理的流程的流程图。
图10是表示半导体晶片的热处理温度的时间变化的图。
图11是示意性地表示热处理时的半导体晶片的杂质的状态的图。
图12是示意性地表示热处理时的半导体晶片的杂质的状态的图。
图13是示意性地表示热处理时的半导体晶片的杂质的状态的图。
图14是例示一变形例的基板的热处理的流程的流程图。
图15是例示一变形例的基板的热处理的流程的流程图。
图16是表示一变形例的半导体晶片的热处理温度的时间变化的图。
具体实施方式
以下，参照附图，说明一实施方式及各种变形例。另外，对于附图中具有相同的结构及功能的部分标注相同的附图标记，在后述的说明中省略重复说明。另外，在图1及之后的各图中，为了便于理解，根据需要放大或简化绘制各部的尺寸、数量。
图1是表示一实施方式的热处理装置1的结构的纵剖视图。热处理装置1是通过向作为基板的半导体晶片W照射光来对该半导体晶片W进行加热的装置。具体来讲，热处理装置1是向半导体晶片W照射闪光来对该半导体晶片W进行加热的装置(也称为闪光灯退火装置)。此处，作为处理对象的半导体晶片W通常形成为圆板形状。该半导体晶片W的尺寸并不特别限定，例如可以采用或而且，在搬入热处理装置1的所述半导体晶片W的一个主面上，沉积有所希望的杂质(掺杂剂)的单分子层，通过热处理装置1进行的加热处理，将沉积的杂质导入到半导体晶片W的极表层，并且执行该杂质的活化处理。
热处理装置1具有：腔室6，其容纳半导体晶片W；作为第一照射部的卤素加热部4，其内置有多个卤素灯HL；以及，作为第二照射部的闪光加热部5，其内置有多个闪光灯FL。具体来讲，在腔室6的上侧设置有闪光加热部5，并且在腔室6的下侧设置有卤素加热部4。另外，在热处理装置1的腔室6的内部具有保持部7和移载机构10。保持部7是保持半导体晶片W的部分，例如将半导体晶片W保持为水平姿势。移载机构10是在保持部7和装置外部之间交接半导体晶片W的机构。而且，热处理装置1具有控制部3，所述控制部3对设置于卤素加热部4、闪光加热部5及腔室6中的各个动作机构进行控制，来执行半导体晶片W的热处理。
腔室6是在筒状的腔室侧部61的上下部分安装石英制成的腔室窗来构成的。腔室侧部61具有上下开口的大致筒形状，该腔室侧部61的上侧开口通过安装上侧腔室窗63来进行堵塞，该腔室侧部61的下侧开口通过安装下侧腔室窗64来进行堵塞。构成腔室6的顶部的上侧腔室窗63是由石英形成的圆板形状构件，发挥用于使闪光加热部5所射出的闪光透过腔室6内的石英窗的作用。另外，构成腔室6的底部的下侧腔室窗64也是由石英形成的圆板形状构件，发挥用于使来自卤素加热部4的光透过腔室6内的石英窗的作用。
另外，在腔室侧部61的内侧的壁面的上部安装有反射环68，在腔室侧部61的内侧的壁面的下部安装有反射环69。反射环68、69都形成为圆环状。上侧的反射环68从上侧嵌入腔室侧部61来安装。另一方面，下侧的反射环69从下侧嵌入腔室侧部61且用省略图示的螺钉固定来安装。即，反射环68、69都能装卸自如地安装于腔室侧部61。腔室6的内侧空间，即，由上侧腔室窗63、下侧腔室窗64、腔室侧部61及反射环68、69包围的空间被规定为热处理空间65。
此处，通过在腔室侧部61安装反射环68、69，在腔室6的内壁面形成凹部62。即，形成由腔室侧部61的内壁面中的未安装反射环68、69的中央部分、反射环68的下端面及反射环69的上端面包围的凹部62。凹部62沿着水平方向呈圆环状形成于腔室6的内壁面，围绕用于保持半导体晶片W的保持部7。
腔室侧部61及反射环68、69由强度和耐热性优异的金属材料(例如不锈钢)形成。另外，反射环68、69的内周面通过电解镀镍形成镜面。
另外，在腔室侧部61设置有搬运开口部(炉口)66，该搬运开口部66用于将半导体晶片W搬入腔室6或者从腔室6搬出半导体晶片W。搬运开口部66能够通过闸阀(gate valve)185来开闭。搬运开口部66与凹部62的外周面连通连接。因此，在闸阀185使搬运开口部66打开时，能够从搬运开口部66经过凹部62向热处理空间65搬入半导体晶片W，以及从热处理空间65经过凹部62搬出半导体晶片W。另外，在闸阀185使搬运开口部66关闭时，腔室6内的热处理空间65成为密闭空间。
另外，在腔室6的内壁上部，设置有用于向热处理空间65供给处理气体(在本实施方式中为氮气(N2))的气体供给孔81。气体供给孔81设置在比凹部62更靠上侧的位置，该气体供给孔81也可以设置在反射环68上。气体供给孔81经由在腔室6的侧壁内部呈圆环状形成的缓冲空间82，与气体供给管83连通连接。气体供给管83与气体供给源85连接。另外，在气体供给管83的路径途中安装有阀84。在打开阀84时，从气体供给源85向缓冲空间82输送氮气。流入缓冲空间82的氮气，在流体阻力比气体供给孔81的流体阻力小的缓冲空间82内以扩散的方式流动，并从气体供给孔81向热处理空间65内供给。此外，处理气体并不限定于氮气，也可以是氩气(Ar)，氦气(He)等非活性气体，或者氧气(O2)、氢气(H2)、氯气(Cl2)、氯化氢气体(HCl)、臭氧气体(O3)、氨气(NH3)等反应性气体。
另一方面，在腔室6的内壁下部，设置有用于排出热处理空间65内的气体的气体排出孔86。气体排出孔86设置在比凹部62更靠下侧的位置，该气体排出孔86也可以设置在反射环69上。气体排出孔86经由在腔室6的侧壁内部呈圆环状形成的缓冲空间87，与气体排出管88连通连接。气体排出管88与排气部190连接。另外，在气体排出管88的路径途中安装有阀89。在打开阀89时，热处理空间65的气体从气体排出孔86经过缓冲空间87向气体排出管88排出。此外，气体供给孔81及气体排出孔86可分别沿着腔室6的周向设置有多个，也可以形成为狭缝状。另外，气体供给源85及排气部190可以是设置于热处理装置1的机构，也可以是设置有热处理装置1的工厂的公用(Utility)机构。
另外，在搬运开口部66的顶端，也连接有用于排出热处理空间65内的气体的气体排出管191。气体排出管191经由阀192与排气部190连接。通过打开阀192，经由搬运开口部66排出腔室6内的气体。
图2是表示保持部7的整体外观的立体图。另外，图3是从上面观察保持部7的基座74的俯视图，图4是示意性地表示沿着与水平面垂直的面剖切的保持部7的剖面的剖面图。另外，在图4中，用双点划线绘制了处于由保持部7保持的状态的半导体晶片W的外缘。保持部7具有基台环71、连接部72及基座74。基台环71、连接部72及基座74均由石英形成。即，保持部7的整体由石英形成。
基台环71是圆环形状的石英制成的构件。基台环71通过载置在凹部62的底面，来支撑于腔室6的壁面(参照图1)。在具有圆环形状的基台环71的上面，沿着周向立设有多个连接部72(在本实施方式中为4个)。连接部72也是石英构件，通过焊接固定在基台环71上。此外，基台环71的形状例如也可以是圆环形状缺一部分的圆弧状。
基座74在腔室6内保持：在该基座74上载置的半导体晶片W。该基座74由设置在基台环71的4个连接部72支撑。基座74具备作为板的保持板75、作为引导部的引导环76及多个支撑销77。保持板75是由石英形成的圆形的平板状构件。保持板75的直径大于半导体晶片W的直径。即，保持板75具有大于半导体晶片W的平面尺寸。
在保持板75的上表面的周缘部设置有引导环76。引导环76是具有大于半导体晶片W的直径的内径的圆环形状的构件。另外，引导环76与保持板75同样地由石英形成。引导环76可以熔敷在保持板75的上表面，也可以通过另行加工而成的销等固定于保持板75。或者，引导环76也可以仅仅载置于保持板75的上表面的周缘部。此处，当引导环76熔敷于保持板75时，能够抑制因石英构件滑动而产生颗粒，在载置引导环76的情况下，能够防止因熔敷而引起的保持板75的变形。
图5是放大引导环76的设置部分的图。引导环76的内周形成为，从保持板75朝向上方而扩展的锥形面76a。保持板75的上表面中的比锥形面76a的顶端(下端)更靠近内侧的区域，成为用于载置半导体晶片W的载置面75a。引导环76的锥形面76a相对于保持板75的载置面75a的倾斜角α是30°以上且70°以下(在本实施方式中为45°)。另外，锥形面76a的表面平均粗糙度(Ra)是1.6μm以下。
引导环76的内径(锥形面76a的顶端的直径)比半导体晶片W的直径大10mm以上且不超过40mm。因此，在保持板75的载置面75a的中央保持有半导体晶片W时，从该半导体晶片W的外周端到锥形面76a的顶端的距离是5mm以上且20mm以下。在本实施方式中，针对的半导体晶片W，使引导环76的内径是(半导体晶片W的外周端到锥形面76a的顶端的距离是10mm)。另外，对引导环76的外径并不做特别的限定，例如，只要与保持板75的直径(在本实施方式中为)相同即可。
另外，在保持板75的载置面75a立设有多个支撑销77。在本实施方式中，沿着与载置面75a的外周圆(引导环76的内周圆)同心的圆的圆周，每隔60°立设有共计6个支撑销77。配置有6个支撑销77的圆的直径(相向的支撑销77之间的距离)小于半导体晶片W的直径，在本实施方式中是各个支撑销77由石英形成。多个支撑销77只要嵌入在保持板75的上表面贯穿设置的凹部来立设即可。
立设在基台环71上的4个连接部72与基座74的保持板75的下表面周缘部通过焊接进行固定。即，基座74和基台环71通过连接部72固定连接。这样的保持部7的基台环71被腔室6的壁面支撑，由此将保持部7安装在腔室6内。在保持部7安装在腔室6的状态下，基座74的保持板75处于水平姿势(法线与铅垂方向一致的姿势)。搬入腔室6的半导体晶片W以水平姿势载置并保持于：在腔室6安装的保持部7的基座74上。此时，半导体晶片W由立设在保持板75上的多个支撑销77通过点接触进行支撑，从而保持于基座74。即，半导体晶片W以从保持板75的载置面75a隔开规定的间隔的方式，被多个支撑销77支撑。另外，引导环76的厚度大于支撑销77的高度。因此，由支撑销77支撑的半导体晶片W的水平方向的错位，被引导环76防止。
另外，如图2及图3所示，在基座74的保持板75，形成有上下贯通的开口部78。开口部78用于使放射温度计120接收：从由基座74保持的半导体晶片W的下表面放射的放射光(红外光)。即，从由基座74保持的半导体晶片W的背面放射的光，经由开口部78被放射温度计120接收，通过另外设置的检测器来测定该半导体晶片W的温度。而且，在基座74的保持板75上贯穿设置有4个贯通孔79，后述的移载机构10的升降销12为了交接半导体晶片W而贯通该贯通孔79。
图6是移载机构10的俯视图。另外，图7是移载机构10的侧视图。移载机构10具有两个移载臂11。移载臂11形成为，大致沿着圆环状的凹部62的圆弧形状。在各个移载臂11立设有两个升降销12。能够通过水平移动机构13使各个移载臂11转动。水平移动机构13使一对移载臂11在移载动作位置(图6中用实线绘制的位置)和退避位置(图6中用双点划线绘制的位置)之间进行水平移动，其中，所述移载动作位置指，相对于保持部7移载半导体晶片W的位置，所述退避位置指，在俯视时，不与由保持部7保持的半导体晶片W重叠的位置。作为水平移动机构13，可以利用不同的马达分别转动各个移载臂11，也可以使用连杆机构并利用1个马达使一对移载臂11连动地转动。
另外，一对移载臂11通过升降机构14与水平移动机构13一起进行升降移动。当升降机构14使一对移载臂11在移载动作位置上升时，共计四个升降销12穿过贯穿设置在基座74的保持板75上的贯通孔79(参照图2、图3)，并且升降销12的上端从保持板75的上表面突出。另一方面，升降机构14使一对移载臂11在移载动作位置下降，将升降销12从贯通孔79拔出，在水平移动机构13使一对移载臂11以打开的方式移动时，各个移载臂11移动到退避位置。一对移载臂11的退避位置为保持部7的基台环71的正上方。由于基台环71载置于凹部62的底面，因此，移载臂11的退避位置位于凹部62的内侧。另外，在移载机构10的设置有驱动部(水平移动机构13及升降机构14)的部位的附近，也设置有省略图示的排气机构，将移载机构10的驱动部周边的环境气体向腔室6的外部排出。
返回图1，闪光加热部5设置于腔室6的上方，在闪光加热部5的框体51的内侧具有：光源：由多个(在本实施方式为30个)作为第二灯的闪光灯FL形成；以及，反射板52，以覆盖该光源的上方的方式设置。然后，闪光加热部5向由基座74保持的半导体晶片W照射由多个闪光灯FL发出的闪光，来加热该半导体晶片W。在本实施方式中，作为闪光灯FL采用氙气闪光灯。另外，在闪光加热部5的框体51的底部，安装有灯光放射窗53。构成闪光加热部5的底部的灯光放射窗53是由石英形成的板状的石英窗。通过将闪光加热部5设置在腔室6的上方，使得灯光放射窗53与上侧腔室窗63相向。闪光灯FL从腔室6的上方经由灯光放射窗53及上侧腔室窗63向热处理空间65照射闪光。
多个闪光灯FL是分别具有长条的圆筒形状的棒状灯，以各自的长度方向沿着被保持部7保持的半导体晶片W的主面(即，沿着水平方向)相互平行的方式，排列为平面状。由此，闪光灯FL排列所形成的平面也是水平面。
氙气闪光灯FL具有：棒状的玻璃管(放电管)，在该棒状的玻璃管的内部封入有氙气，在该棒状的玻璃管的两端部设置有与电容器连接的阳极以及阴极；触发电极，附设在该玻璃管的外周面上。由于氙气为电绝缘体，所以即使在电容器中储存有电荷，在通常状态下，在玻璃管内也不通电。但是，在向触发电极施加高电压而破坏了绝缘的情况下，储存于电容器的电瞬间在玻璃管内流动，通过激发此时的氙原子或分子来发出光。在这样的氙气闪光灯FL中，预先储存于电容器中的静电能量转换为0.1毫秒至100毫秒这样的极短的光脉冲，因此具有如下特征，即，与卤素灯HL那样的连续点亮的光源相比，能够照射极强的光。
另外，反射板52在多个闪光灯FL的上方覆盖这些闪光灯的整体。反射板52的基本功能是将从多个闪光灯FL射出的闪光向热处理空间65侧反射。反射板52由铝合金板形成，该反射板52的表面(朝向闪光灯FL侧的面)通过喷砂处理被进行粗糙化加工。
卤素加热部4设置在腔室6的下方，具有由多个(在本实施方式中为40个)作为第一灯的卤素灯HL构成的光源。而且，卤素加热部4从腔室6的下方经由下侧腔室窗64，向热处理空间65照射从多个卤素灯HL发出的光。这样，通过向由基座74保持的半导体晶片W照射从多个卤素灯HL发出的光，加热半导体晶片W。
图8是表示多个卤素灯HL的配置的俯视图。在本实施方式中，在上下两层分别配置有20个卤素灯HL。各卤素灯HL为长条的圆筒状的棒状灯。在上层和下层，20个卤素灯HL排列为，各自的长度方向沿着被保持部7保持的半导体晶片W的主面(即沿着水平方向)相互平行。因此，在上层和下层，卤素灯HL排列而形成的平面为水平面。
另外，如图8所示，在上层和下层，与和被保持部7保持的半导体晶片W的中央部相向的区域相比，与该半导体晶片W的周缘部相向的区域的卤素灯HL的配设密度更高。即，在上层和下层，与灯列的中央部相比，周边部的卤素灯HL的配设间距更小。因此，在通过来自卤素加热部4的光的照射来进行加热时，能够向温度易于降低的半导体晶片W的周缘部照射更多的光量。
另外，由上层的卤素灯HL构成的灯组、由下层的卤素灯HL构成的灯组以栅格状交叉排列。即，以使上层的各卤素灯HL的长度方向与下层的各卤素灯HL的长度方向相互垂直的方式，配置有共40个卤素灯HL。
卤素灯HL是通过向配设在玻璃管内部的灯丝通电，来使灯丝白炽化来发光的灯丝式的光源。在玻璃管的内部封入有在氮气或氩气等非活性气体中导入微量的卤素(碘、溴等)而形成的气体。通过导入卤素，能够抑制灯丝破损，并且能够将灯丝的温度设定为高温。因此，卤素灯HL具有如下特点，即，与通常的白炽灯泡相比，寿命长，能够连续照射强光。另外，卤素灯HL为棒状灯，因此寿命长，通过将卤素灯HL沿着水平方向配置，使向上方的半导体晶片W放射的放射效率优异。
控制部3控制设置于热处理装置1的上述各种动作机构。控制部3的硬件结构与通常的计算机相同。即，控制部3具有用于进行各种运算处理的CPU、用于存储基本程序的专用于读取的存储器即ROM、用于存储各种信息的能够自由读写的存储器即RAM以及用于存储有控制用软件或数据等的磁盘。通过使控制部3的CPU执行规定的处理程序，来进行热处理装置1中的处理。
除了上述结构以外，热处理装置1还具有各种冷却用结构，以防止在对半导体晶片W进行热处理时，因由卤素灯HL及闪光灯FL产生的热能导致卤素加热部4、闪光加热部5及腔室6的温度过度上升。例如，在腔室6的壁体设置有水冷管(省略图示)。另外，卤素加热部4及闪光加热部5构成为，在内部形成气体流来进行排热的空冷结构。另外，还向上侧腔室窗63和灯光放射窗53之间的间隙供给空气，来冷却闪光加热部5及上侧腔室窗63。
此处，说明利用热处理装置1对半导体晶片W进行热处理的流程。图9是例示热处理装置1中的半导体晶片W的热处理的流程的流程图。在热处理装置1的半导体晶片W的热处理中，依次进行图9所示的步骤ST1～ST4的处理。图10是示意性地表示热处理时的半导体晶片W的表层部的温度变化的一例的图。图11至图13是示意性地表示热处理时的半导体晶片W的杂质的状态的图。
在步骤ST1中，准备作为热处理对象的基板的半导体晶片W。在此，准备如下硅基板等半导体晶片W，即，在一个主面上形成包含硼(B)、磷(P)及砷(As)等杂质(掺杂剂)的单分子层及多分子层中的至少一个薄膜。例如，可通过使用MLD(Mono Layer Doping，单层掺杂)等技术，如图11所示那样，准备：在硅基板W0的一个主面上形成包含所希望的杂质(掺杂剂)IP0的单分子层薄膜及多分子层薄膜中的至少一方薄膜Lt0的半导体晶片W。在此，例如，能够通过湿式处理准备：在一主面上形成有包含掺杂剂的单分子层及多分子层中至少一个的半导体晶片W。
具体来讲，例如，在利用氢氟酸除去硅基板W0的一个主面上的自然氧化膜后，能够向进行了氢气终端(hydrogen terminated)的硅基板W0的表面供给含有掺杂剂IP0的药液，来将氢气终端置换为掺杂剂IP0，获得含有掺杂剂IP0的单分子层。此处，若在含有掺杂剂IP0的单分子层上形成二氧化硅的覆盖膜，则能够通过光照射进行的热处理，使掺杂剂IP0向硅基板W0的极表层扩散。
另外，例如，也可以不进行氢气终端来形成包含掺杂剂IP0的单分子层。更具体来讲，例如，通过氢氟酸进行的腐蚀，除去硅基板W0的表面上的自然氧化膜，使硅向硅基板W0的表面露出，接着，利用醇类的冲洗液，从硅基板W0的表面冲掉氢氟酸，然后，使含有掺杂剂IP0的药液(掺杂剂液)与露出硅的硅基板W0的表面发生接触，从而能够在短时间内在该表面形成包含掺杂剂IP0的单分子层的薄膜Lt0。
另外，例如也可以在旋转的硅基板W0的表面涂敷含有掺杂剂IP0的涂敷液，对该硅基板W0进行加热，从而在该硅基板W0的表面形成：包含掺杂剂IP0的单分子层薄膜及多分子层薄膜中的至少一方薄膜Lt0。作为涂敷液，例如可以列举出：在异丙醇(IPA)等有机溶剂中溶解杂质元素而生成的溶液、以及氧化硼(B2O3)和有机粘结剂的混合液等。
另外，此处，例如也可以准备如下半导体晶片W，即，将通过掺杂添加了杂质的玻璃薄膜(SOG：Spin On Grass)Lt0，通过旋涂形成于半导体晶片W的一个主面，从而在该半导体晶片W的一个主面上形成包含掺杂剂IP0的单分子层薄膜及多分子层薄膜中的至少一方薄膜Lt0。
在步骤ST2中，将在步骤ST1准备的半导体晶片W配置于腔室6内。
此处，首先，打开供气用的阀84并且打开排气用的阀89、192，开始对腔室6内进行供气和排气。当打开阀84时，从气体供给孔81向热处理空间65供给氮气。另外，当打开阀89时。从气体排出孔86排出腔室6内的气体。由此，从腔室6内的热处理空间65的上部供给的氮气向下方流动，并从热处理空间65的下部排出。另外，通过打开阀192，还从搬运开口部66排出腔室6内的气体。进而，还通过省略图示的排气结构对移载机构10的驱动部周边的环境气体进行排气。此外，在热处理装置1中对半导体晶片W进行热处理时，持续向热处理空间65供给氮气，氮气的供给量根据处理工序适当变更。
接着，打开闸阀185来打开搬运开口部66，利用装置外部的搬运机械手经由搬运开口部66向腔室6内的热处理空间65搬入半导体晶片W。利用搬运机械手搬入的半导体晶片W，进入到保持部7的正上方位置并停止。然后，移载机构10的一对移载臂11从退避位置水平移动到移载动作位置并上升，由此升降销12经过贯通孔79从基座74的上表面突出，来接受半导体晶片W。此时，升降销12上升至比基座74的支撑销77的上端更靠近上方的位置。
在半导体晶片W载置在升降销12上后，搬运机械手从热处理空间65退出，由闸阀185关闭搬运开口部66。然后，通过使一对移载臂11下降，半导体晶片W从移载机构10交到保持部7的基座74上，从而从下方将半导体晶片W保持为水平姿势。此时，半导体晶片W配置于图4中用双点划线绘制的位置。半导体晶片W由立设在保持板75上的多个支撑销77以点接触方式进行支撑，从而该半导体晶片W保持于基座74。半导体晶片W以使半导体晶片W的中心和保持板75的载置面75a的中心轴(即，载置面75a的中央)一致的方式，被多个支撑销77支撑。即，半导体晶片W被多个支撑销77支撑，且该半导体晶片W在引导环76的内周的锥形面76a的内侧，与该锥形面76a隔开恒定间隔。另外，半导体晶片W将形成有包含掺杂剂IP0的单分子层薄膜及多分子层薄膜中的至少一方薄膜Lt0的一个主面作为上表面，来保持于基座74。在被多个支撑销77支撑的半导体晶片W的背面(与表面一侧相反的一侧的主面)、和保持板75的载置面75a之间，形成规定的间隔。下降到基座74的下方的一对移载臂11，通过水平移动机构13退避到退避位置、即凹部62的内侧。
在步骤ST3中，通过卤素灯HL向在步骤ST2配置于腔室6内的半导体晶片W照射光，从而在温度高于加热前的温度(也称为初始温度)Tp0的第一温度区域At1进行预备热处理(也称为预热处理)。即，通过卤素加热部4对半导体晶片W进行预热处理。另外，第一温度区域At1设定为，温度高于向硅基板W0内扩散杂质所需的最低温度(也称为扩散最低温度)TH0的温度。
在预热处理中，例如，如图10所示那样，在时刻t1～t2的期间(也称为升温期间)，半导体晶片W从初始温度Tp0被加热到预先设定的第一温度区域At1(具体来讲，预备加热温度Tp1)，在时刻t2～t3的期间(也称为保温期间)，半导体晶片W的加热温度保持为第一温度区域At1。升温期间(时刻t1～t2)的升温速度，例如为50℃/秒以上且200℃/秒以下左右。另外，第一温度区域At1，例如为800℃以上且1100℃以下左右，保温期间，例如为1秒钟以上且100秒钟以下左右的期间。而且，在对半导体晶片W进行预备热处理时，如图12所示那样，掺杂剂IP0从薄膜Lt0向硅基板W0内扩散。由此，掺杂剂IP0扩散到硅基板W0中的所希望的深度的表层部。即，包含于薄膜Lt0的掺杂剂IP0导入硅基板W0的表层。另外，在图10中，对掺杂剂IP0向硅基板W0的扩散做出贡献的热预算(thermal budget)的部分，绘制了阴影。此处，热预算是对作为基板的半导体晶片W施加的温度的时间积分值。
此处，在半导体晶片W被保持部7的基座74从下方保持为水平姿势的状态下，卤素加热部4的40个卤素灯HL同时点亮来开始进行预热。从卤素灯HL射出的卤素光，透过由石英形成的下侧腔室窗64及基座74来从半导体晶片W的背面照射。通过接受从卤素灯HL照射的光，半导体晶片W被加热而使其温度上升。此外，由于移载机构10的移载臂11退避到凹部62的内侧，所以不会妨碍卤素灯HL的加热。
在由卤素灯HL进行预热处理时，通过放射温度计120测定半导体晶片W的温度。即，放射温度计120接受从被基座74保持的半导体晶片W的背面经由开口部78放射的红外光，来测定升温中的晶片的温度。测定出的半导体晶片W的温度传送到控制部3。控制部3监视：因照射来自卤素灯HL的光而升温的半导体晶片W的温度、是否已达到预先设定的所希望的第一温度区域At1(具体来讲，预备加热温度Tp1)。
在半导体晶片W的温度到达预备加热温度Tp1后，控制部3将半导体晶片W暂时维持在该预备加热温度Tp1。具体来讲，在由放射式温度计120测定的半导体晶片W的温度到达预备加热温度Tp1的时刻，控制部3通过控制卤素灯HL的输出，来将半导体晶片W的温度大致维持在预备加热温度Tp1。
在利用所述卤素灯HL进行的预热处理中，整个半导体晶片W的温度均匀地上升至预备加热温度Tp1。但是，在利用卤素灯HL进行预热处理的阶段，具有如下趋势，即，更容易散热的半导体晶片W的周缘部的温度比半导体晶片W的中央部的温度低。但是，就卤素加热部4中的卤素灯HL的配置密度而言，与和半导体晶片W的中央部相向的区域相比，与周缘部相向的区域的配设密度更高，因此，能够使预热处理阶段的半导体晶片W的面内温度分布变得均匀。
在步骤ST4中，由闪光灯FL，向在步骤ST3实施了预备热处理且配置于腔室6内的半导体晶片W照射闪光，从而实施将半导体晶片W从第一温度区域At1加热到第二温度区域At2的处理(也称为闪光加热处理)。第二温度区域At2是温度高于第一温度区域At1的温度区域。即，通过闪光加热部5对半导体晶片W进行闪光加热处理。
在闪光加热处理中，例如如图10所示那样，在预备热处理中半导体晶片W保持于第一温度区域At1的时刻t3，半导体晶片W在极短时间内被加热到预先设定的第二温度区域At2(具体来讲，闪光加热温度TP2)。第二温度区域At2例如为比第一温度区域At1高100以上的温度。例如可以想到如下情况，即，如果第一温度区域At1的预备加热温度Tp1为900℃，则第二温度区域At2为1000℃以上的温度。另外，半导体晶片W保持于第二温度区域At2的时间，例如为0.1毫秒以上且100毫秒以下的极短时间。而且，在对半导体晶片W实施闪光加热处理时，如图13所示，扩散到硅基板W0的表层部的掺杂剂IP0被活化。即，对在所述步骤ST3导入硅基板W0的表层的掺杂剂IP0进行活化。
在此，在半导体晶片W的温度达到预备加热温度Tp1后经过规定时间的时刻，通过闪光加热部5的闪光灯FL向半导体晶片W的表面照射闪光。此时，从闪光灯FL放射的闪光的一部分直接朝向腔室6内，其他一部分被反射板52反射之后朝向腔室6内，通过这些闪光的照射，对半导体晶片W进行闪光加热处理。
闪光加热处理通过照射来自闪光灯FL的闪光(Flashing light)来进行，所以能够使半导体晶片W的表面温度在短时间内上升。即，从闪光灯FL照射的闪光是，预先储存于电容器的静电能量转换成极短的光脉冲的、照射时间为0.1毫秒以上且100毫秒以下左右的极短的强闪光。而且，通过照射来自闪光灯FL的闪光进行闪光加热处理的半导体晶片W的表面温度，瞬间上升到1000℃以上的闪光加热温度TP2，扩散到半导体晶片W的表层部的掺杂剂IP0被活化后，表面温度急速下降。这样，在热处理装置1中，半导体晶片W的表面温度在极短时间内进行升降，因此能够一边抑制扩散到半导体晶片W的表层部的掺杂剂IP0因热而扩散，一边使该掺杂剂IP0活化。另外，掺杂剂IP0活化所需的时间，与该掺杂剂IP0的热扩散所需的时间相比极短。因此，即使是不产生扩散的0.1毫秒至100毫秒左右的短时间，也可以完成活化。
但是，通过照射该闪光，半导体晶片W的表面温度瞬间上升到1000℃以上的规定的温度(也称为闪光加热温度)TP2，另一方面，在该瞬间，背面温度从预备加热温度Tp1几乎不上升。即，在半导体晶片W的表面和背面之间瞬间产生温度差。结果，仅在半导体晶片W的表面产生急剧的热膨胀，而背面几乎不产生热膨胀，因此半导体晶片W以使表面成凸面的方式瞬间产生翘曲。由于产生这样的表面成为凸面的瞬间的翘曲，半导体晶片W从基座74跳跃而浮起。
从基座74跳跃而浮起的半导体晶片W，紧接着朝向基座74下落。此时，薄板状的半导体晶片W沿铅垂方向朝向上方跳跃，不仅仅直接沿铅垂方向朝向下方下落，反而在很多情况下，以在水平方向产生错位的方式下落。结果，半导体晶片W的外周端和引导环76的锥形面76a会发生碰撞。
因此，引导环76中的半导体晶片W一侧的面形成为，从保持板75向上方扩展的锥形状的锥形面76a。因此，在圆板形状的半导体晶片W的外周端和引导环76发生碰撞的情况下，与和引导销以点接触的方式发生碰撞相比，碰撞时的接触面积变大，从而能够缓和冲击。结果，能够防止闪光照射时半导体晶片W产生裂纹，并且还能够防止引导环76受损。特别地，在半导体晶片W的外周端和锥形面76a发生碰撞的情况下，与水平面发生碰撞相比，因运动能量分散而进一步缓和冲击，能够更可靠地防止半导体晶片W产生裂纹。
另外，当半导体晶片W的外周端和锥形面76a发生碰撞时，该外周端沿锥形面76a向斜下方滑动，从而半导体晶片W的水平方向的位置朝向闪光照射之前的位置(载置面75a的中央)进行修正。结果，下落后的半导体晶片W被多个支撑销77支撑。
在因照射闪光而跳跃的半导体晶片W下落并被多个支撑销77支撑之后，经过规定时间之后，熄灭卤素灯HL。由此，半导体晶片W从预备加热温度Tp1急剧降温。降温中的半导体晶片W的温度也由放射温度计120测定，该测定结果传送到控制部3。控制部3根据测定结果，监视半导体晶片W的温度是否下降到规定温度。然后，在时刻T4，在半导体晶片W的温度下降到规定温度以下之后，使移载机构10的一对移载臂11再次从退避位置水平移动到移载动作位置并上升，由此，使升降销12从基座74的上表面突出来从基座74接受热处理后的半导体晶片W。接着，通过闸阀185打开原来关闭的搬运开口部66，载置在升降销12上的半导体晶片W被装置外部的搬运机械手搬出，从而完成在热处理装置1中的半导体晶片W的热处理。
如上所述，根据一实施方式的热处理装置1，在一个主面上形成有包含掺杂剂IP0的单分子层薄膜及多分子层薄膜中的至少一方薄膜Lt0的半导体晶片W，配置于腔室6内，通过卤素灯HL照射光，来将该半导体晶片W预备加热到第一温度区域At1，并且通过闪光灯FL照射闪光，来将半导体晶片W从第一温度区域At1加热到温度高于第一温度区域At1的第二温度区域At2。由此，能够仅向半导体晶片W的表层的极其浅的区域导入掺杂剂IP0并使其活化。而且，由于所述第一温度区域At1及第二温度区域At2的热处理在同一腔室6内持续进行，因此与在不同的热处理装置进行使杂质扩散的热处理和使杂质活化的热处理的情况比较，可以缩短热处理所需的时间。另外，可以设置一台热处理装置1来代替设置两台热处理装置，因此可容易确保设置热处理装置1所需的空间。因此，在进行仅向半导体晶片W的表层的极其浅的区域导入杂质的处理时，容易设置装置且可以缩短热处理时间。另外，例如，通过连续地进行预备热处理和闪光加热处理，可以实现热效率良好的热处理。
另外，本发明并不局限于上述的一实施方式，在不脱离本发明的宗旨的范围内可以进行各种变更、改良等。
例如，在上述一实施方式中，在预备热处理中半导体晶片W保持于第一温度区域At1的预备加热温度Tp1时，该半导体晶片W被加热到预先设定的第二温度区域At2的闪光加热温度TP2，但并不局限于此。例如，预备热处理中的半导体晶片W的加热温度，也可以在即将进行闪光加热处理之前稍微降低。
此处，说明一变形例的热处理装置1对半导体晶片W进行热处理的流程。图14及图15是例示本变形例的热处理装置1的半导体晶片W的热处理的流程的流程图。在本变形例的热处理装置1中的半导体晶片W的热处理中，依次进行图14所示的步骤ST1、ST2、ST3A、ST4的处理。在图15中表示了在步骤ST3A中执行的热处理的流程，在该步骤ST3A中，依次进行步骤ST31A、ST32A的处理。图16是示意性地表示本变形例的热处理时的半导体晶片W的表层部的温度变化的一例的图。另外，在图16中，与图10同样地，对掺杂剂IP0向硅基板W0的扩散做出贡献的热预算(thermal budget)的部分绘制了阴影。
在步骤ST1、ST2的处理中，进行与上述一实施方式的步骤ST1、ST2相同的处理。
在步骤ST3A，与上述一实施方式的步骤ST3同样地，通过卤素灯HL，向在步骤ST2配置于腔室6内的半导体晶片W照射光，从而实施温度高于加热前的初始温度Tp0的第一温度区域At1的预备热处理(预热处理)。但是，如图15及图16所示，在步骤ST3A中，对半导体晶片W进行第一热处理(步骤ST31A)，并且接着该第一热处理进行第二热处理(步骤ST32A)。
此处，第一热处理指，通过由卤素灯HL向半导体晶片W照射光，针对该半导体晶片W在第一温度区域At1中的高温侧的温度区域(也称为高温度区域)At11(具体来讲，第一预备加热温度Tp11)进行的热处理。通过该第一热处理，掺杂剂IP0从薄膜Lt0向硅基板W0内扩散。即，通过第一热处理，包含在薄膜Lt0的掺杂剂IP0从薄膜Lt0向硅基板W0的表层导入。另外，第二热处理指，在进行第一热处理之后，在第一温度区域At1中的温度低于高温度区域At11的低温侧的温度区域(也称为低温度区域)At12(具体来讲，第二预备加热温度Tp12)进行的热处理。通过该第二热处理，对掺杂剂IP0向硅基板W0的扩散做出贡献的热预算(thermal budget)能够下降。另外，进行闪光加热处理之前的半导体晶片W的温度比较低，因此在闪光加热处理中难以产生半导体晶片W的温度过度上升的情况，在进行闪光加热处理之后可以快速冷却半导体晶片W。
此处，如果高温度区域At11的第一预备加热温度Tp11例如设定为900℃左右，则低温度区域At12的第二预备加热温度Tp12例如可以设定为600℃左右。另外，第二预备加热温度Tp12例如可以设定为，扩散最低温度TH0左右。在第二热处理中，掺杂剂从薄膜Lt0向硅基板W0的表层的导入、掺杂剂IP0向硅基板W0的表层的扩散，可以进行也可以不进行。
在第二热处理中，例如通过由卤素灯HL向半导体晶片W照射光，来在低温度区域At12保持一定时间。另外，在第二热处理中，例如也可以不由卤素灯HL向半导体晶片W照射光，而在半导体晶片W的温度达到低温度区域At12后，开始进行闪光加热处理。
在接着步骤ST3A进行的步骤ST4中，与上述一实施方式同样地，通过闪光灯FL，向在步骤ST3A实施了预备热处理并由腔室6内的保持部7保持的半导体晶片W照射闪光，来实施将半导体晶片W从第一温度区域At1加热到第二温度区域At2的闪光加热处理。由此，对在所述步骤ST3A导入硅基板W0的表层的掺杂剂IP0进行活化。另外，如图16所示，在本变形例的步骤ST4，在由卤素加热部4进行的预备加热处理中，通过闪光加热部5的闪光灯FL，向实施了低温度区域At12的第二热处理的半导体晶片W照射闪光，从而将半导体晶片W从低温度区域At12加热到第二温度区域At2。
这样，通过在预备热处理中持续进行第一热处理和第二热处理，将半导体晶片W从低温度区域At12加热到第二温度区域At2，因此第二温度区域At2难以达到不必要的高温度区域。结果，在由闪光照射进行加热时，难以产生半导体晶片W的掺杂剂IP0的异常的扩散。因此，能够仅向半导体晶片W的表层的极其浅的区域恰当地导入掺杂剂IP0。
如上所述，根据本变形例的热处理装置1及热处理方法，通过由卤素灯HL向半导体晶片W照射光，实施将半导体晶片W加热到第一温度区域At1中的高温侧的高温度区域At11的第一处理，并且在进行该第一处理之后，进行将半导体晶片W从高温度区域At11冷却到第一温度区域At1中的低温侧的低温度区域At12的第二处理。然后，通过闪光灯FL，向冷却到低温度区域At12的半导体晶片W照射闪光，来将半导体晶片W从低温度区域At12加热到第二温度区域At2。因此，可以仅向半导体晶片W的表层的极其浅的区域导入掺杂剂IP0并使其活化，并且在照射闪光来进行加热时，难以产生半导体晶片W的掺杂剂IP0的异常的扩散。而且，第一温度区域At1及第二温度区域At2的热处理在同一腔室6内持续进行，因此容易设置装置且可以缩短热处理时间。
另外，在上述一实施方式中，卤素加热部4的卤素灯HL的数量是40个，闪光加热部5的闪光灯FL的数量是30个，但并不局限于此，卤素灯HL及闪光灯FL各自的数量可以是任意的数量。
另外，被本发明的热处理装置1作为处理对象的基板，并不限于在一个主面形成有包含掺杂剂IP0的单分子层薄膜及多分子层薄膜中的至少一方薄膜Lt0的硅基板，也可以是在一个主面形成有包含掺杂剂IP0的单分子层薄膜及多分子层薄膜中的至少一方薄膜Lt0的其他基板。此时，可以仅向该基板的表层的极其浅的区域恰当地导入掺杂剂IP0。
另外，应当理解，对分别构成上述一实施方式及各种变形例的全部或一部分，可以在不矛盾的范围内适当地进行组合。
附图标记说明
1：热处理装置
3：控制部
4：卤素加热部
5：闪光加热部
6：腔室
7：保持部
At1：第一温度区域
At11：高温度区域
At12：低温度区域
At2：第二温度区域
FL：闪光灯(氙气闪光灯)
HL：卤素灯
IP0：杂质(掺杂剂)
Lt0：薄膜
TH0：扩散最低温度
Tp0：初始温度
Tp1：预备加热温度
Tp11：第一预备加热温度
Tp12：第二预备加热温度
TP2：闪光加热温度
W：半导体晶片
W0：硅基板

Claims (3)

1.一种热处理方法，其特征在于，包括：
步骤(a)，准备在一个主面上形成有包含掺杂剂的单分子层薄膜及多分子层薄膜中的至少一方薄膜的基板；
步骤(b)，将在所述步骤(a)准备的所述基板配置于腔室内；
步骤(c)，用第一灯向在所述步骤(b)配置于所述腔室内的所述基板照射光，来实施温度高于加热之前的温度的第一温度区域的预备热处理，从而将包含于所述薄膜的所述掺杂剂从该薄膜导入所述基板的表层；以及，
步骤(d)，用第二灯向在所述步骤(c)实施了预备热处理且配置于所述腔室内的所述基板照射闪光，来将所述基板从所述第一温度区域加热到温度高于该第一温度区域的第二温度区域，从而对在所述步骤(c)导入所述基板的表层的所述掺杂剂进行活化。
2.根据权利要求1所述的热处理方法，其特征在于，
在所述步骤(c)，用所述第一灯向配置于所述腔室内的所述基板照射光，来实施所述第一温度区域中的高温侧的高温度区域的第一热处理，并且在实施该第一热处理之后，实施所述第一温度区域中的与所述高温度区域相比更靠低温侧的低温度区域的第二热处理；
在所述步骤(d)，用所述第二灯向在所述步骤(c)实施了所述第二热处理且配置于所述腔室内的所述基板照射所述闪光，来将所述基板从所述低温度区域加热到所述第二温度区域。
3.一种热处理装置，通过向基板照射光来加热该基板，该热处理装置的特征在于，
具有：
腔室；
保持部，配置于该腔室内，用于保持所述基板；
第一照射部，用第一灯向保持于所述保持部的所述基板照射光，从而对所述基板实施温度高于加热之前的温度的第一温度区域的预备热处理；
第二照射部，用第二灯向由所述第一照射部实施了所述第一温度区域的预备热处理且保持于所述保持部的所述基板照射闪光，从而将所述基板从所述第一温度区域加热到温度高于该第一温度区域的第二温度区域；以及，
控制部，将所述第一照射部及所述第二照射部控制为，使所述第一照射部对所述基板实施用所述第一灯向所述基板照射光，来实施所述第一温度区域中的高温侧的高温度区域的第一热处理，并且在实施该第一热处理之后，使所述第一照射部对所述基板实施所述第一温度区域中的与所述高温度区域相比更靠低温侧的低温度区域的第二热处理，使所述第二照射部用所述第二灯向由所述第一照射部实施了所述第二热处理且保持于所述保持部的所述基板照射所述闪光，来将所述基板从所述低温度区域加热到所述第二温度区域。
CN201580075686.3A 2015-03-26 2015-11-18 热处理方法 Active CN107251197B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015064191A JP6587818B2 (ja) 2015-03-26 2015-03-26 熱処理方法
JP2015-064191 2015-03-26
PCT/JP2015/082343 WO2016151937A1 (ja) 2015-03-26 2015-11-18 熱処理方法、および熱処理装置

Publications (2)

Publication Number Publication Date
CN107251197A true CN107251197A (zh) 2017-10-13
CN107251197B CN107251197B (zh) 2020-07-10

Family

ID=56978057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580075686.3A Active CN107251197B (zh) 2015-03-26 2015-11-18 热处理方法

Country Status (5)

Country Link
US (1) US10128135B2 (zh)
JP (1) JP6587818B2 (zh)
CN (1) CN107251197B (zh)
TW (1) TWI642109B (zh)
WO (1) WO2016151937A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817550A (zh) * 2017-11-20 2019-05-28 株式会社斯库林集团 热处理方法及热处理装置
CN110120336A (zh) * 2018-02-05 2019-08-13 株式会社斯库林集团 热处理方法
CN112771354A (zh) * 2018-09-28 2021-05-07 美特拉斯有限公司 用于控制半导体晶片温度的方法和设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6847610B2 (ja) * 2016-09-14 2021-03-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP6810578B2 (ja) * 2016-11-18 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
JP6810591B2 (ja) * 2016-12-12 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス シリコン基板の熱処理方法
JP6945703B2 (ja) * 2016-12-12 2021-10-06 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
JP6768481B2 (ja) * 2016-12-12 2020-10-14 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
JP7009102B2 (ja) 2017-07-27 2022-01-25 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置の排気方法
JP2019125762A (ja) * 2018-01-19 2019-07-25 富士電機株式会社 不純物導入方法及び半導体装置の製造方法
JP7024433B2 (ja) * 2018-01-19 2022-02-24 富士電機株式会社 不純物導入装置、不純物導入方法及び炭化ケイ素半導体装置の製造方法
JP7032955B2 (ja) * 2018-02-28 2022-03-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP7294858B2 (ja) * 2019-04-09 2023-06-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP7461214B2 (ja) * 2020-05-19 2024-04-03 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02162770A (ja) * 1988-12-15 1990-06-22 Ricoh Co Ltd 半導体装置の製造方法
CN1419708A (zh) * 2000-03-17 2003-05-21 瓦里安半导体设备联合公司 通过激光退火和快速加温退火形成超浅结的方法
CN1479941A (zh) * 2000-12-07 2004-03-03 索尼公司 掺杂半导体层的方法、制造薄膜半导体器件的方法、及薄膜半导体器件
JP2005260262A (ja) * 2005-04-18 2005-09-22 Toshiba Corp 半導体装置の製造方法およびアニール装置
US20060148224A1 (en) * 2004-08-10 2006-07-06 Yoo Woo S Method of forming ultra shallow junctions
CN102477583A (zh) * 2010-11-24 2012-05-30 刘莹 一种对晶硅薄膜掺杂制备超浅结的方法
JP2012199471A (ja) * 2011-03-23 2012-10-18 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
CN103515203A (zh) * 2012-06-28 2014-01-15 大日本网屏制造株式会社 热处理方法和热处理装置
JP2014045065A (ja) * 2012-08-27 2014-03-13 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012082462A (ja) 2010-10-08 2012-04-26 Toshiba Corp イオン注入装置および方法
TWI566300B (zh) 2011-03-23 2017-01-11 斯克林集團公司 熱處理方法及熱處理裝置
JP6157809B2 (ja) * 2012-07-19 2017-07-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02162770A (ja) * 1988-12-15 1990-06-22 Ricoh Co Ltd 半導体装置の製造方法
CN1419708A (zh) * 2000-03-17 2003-05-21 瓦里安半导体设备联合公司 通过激光退火和快速加温退火形成超浅结的方法
CN1479941A (zh) * 2000-12-07 2004-03-03 索尼公司 掺杂半导体层的方法、制造薄膜半导体器件的方法、及薄膜半导体器件
US20060148224A1 (en) * 2004-08-10 2006-07-06 Yoo Woo S Method of forming ultra shallow junctions
JP2005260262A (ja) * 2005-04-18 2005-09-22 Toshiba Corp 半導体装置の製造方法およびアニール装置
CN102477583A (zh) * 2010-11-24 2012-05-30 刘莹 一种对晶硅薄膜掺杂制备超浅结的方法
JP2012199471A (ja) * 2011-03-23 2012-10-18 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
CN103515203A (zh) * 2012-06-28 2014-01-15 大日本网屏制造株式会社 热处理方法和热处理装置
JP2014045065A (ja) * 2012-08-27 2014-03-13 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817550A (zh) * 2017-11-20 2019-05-28 株式会社斯库林集团 热处理方法及热处理装置
CN109817550B (zh) * 2017-11-20 2023-08-15 株式会社斯库林集团 热处理方法及热处理装置
CN110120336A (zh) * 2018-02-05 2019-08-13 株式会社斯库林集团 热处理方法
CN110120336B (zh) * 2018-02-05 2023-11-17 株式会社斯库林集团 热处理方法
CN112771354A (zh) * 2018-09-28 2021-05-07 美特拉斯有限公司 用于控制半导体晶片温度的方法和设备

Also Published As

Publication number Publication date
JP6587818B2 (ja) 2019-10-09
JP2016184670A (ja) 2016-10-20
US20180076061A1 (en) 2018-03-15
US10128135B2 (en) 2018-11-13
WO2016151937A1 (ja) 2016-09-29
TW201642346A (zh) 2016-12-01
TWI642109B (zh) 2018-11-21
CN107251197B (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
CN107251197A (zh) 热处理方法及热处理装置
JP6539578B2 (ja) 熱処理装置および熱処理方法
CN106158605B (zh) 热处理方法以及热处理装置
TWI719298B (zh) 熱處理裝置
JP2017017277A (ja) 熱処理装置および熱処理方法
US9343311B2 (en) Substrate treatment method
TWI733077B (zh) 摻雜物導入方法及熱處理方法
CN106206366B (zh) 热处理装置
JP2018148178A (ja) 熱処理方法
US10755948B2 (en) Heat treatment method by light irradiation
KR20120104928A (ko) 열처리 방법 및 열처리 장치
JP6863780B2 (ja) 熱処理方法および熱処理装置
WO2019146166A1 (ja) 熱処理方法および熱処理装置
JP2011119562A (ja) 熱処理方法および熱処理装置
TW201834071A (zh) 熱處理裝置
CN107658219A (zh) 热处理方法
CN111799171A (zh) 热处理方法及热处理装置
WO2019181048A1 (ja) 熱処理方法および熱処理装置
CN110120336A (zh) 热处理方法
JP2019149512A (ja) 熱処理方法
WO2020166249A1 (ja) 熱処理方法および熱処理装置
JP2017139312A (ja) 接合形成方法
JP5698040B2 (ja) 熱処理方法および熱処理装置
JP6637321B2 (ja) 熱処理用サセプタおよび熱処理装置
JP7377653B2 (ja) 熱処理方法および熱処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant