KR20120104928A - 열처리 방법 및 열처리 장치 - Google Patents

열처리 방법 및 열처리 장치 Download PDF

Info

Publication number
KR20120104928A
KR20120104928A KR1020120005209A KR20120005209A KR20120104928A KR 20120104928 A KR20120104928 A KR 20120104928A KR 1020120005209 A KR1020120005209 A KR 1020120005209A KR 20120005209 A KR20120005209 A KR 20120005209A KR 20120104928 A KR20120104928 A KR 20120104928A
Authority
KR
South Korea
Prior art keywords
flash
irradiation
time
substrate
flash lamp
Prior art date
Application number
KR1020120005209A
Other languages
English (en)
Other versions
KR101413394B1 (ko
Inventor
켄이치 요코우치
Original Assignee
다이닛뽕스크린 세이조오 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011055163A external-priority patent/JP5701651B2/ja
Priority claimed from JP2011055162A external-priority patent/JP5801575B2/ja
Priority claimed from JP2011055014A external-priority patent/JP5801574B2/ja
Priority claimed from JP2011055015A external-priority patent/JP5698040B2/ja
Application filed by 다이닛뽕스크린 세이조오 가부시키가이샤 filed Critical 다이닛뽕스크린 세이조오 가부시키가이샤
Publication of KR20120104928A publication Critical patent/KR20120104928A/ko
Application granted granted Critical
Publication of KR101413394B1 publication Critical patent/KR101413394B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 복수 회의 플래시광 조사를 행하였을 때의 각 회의 플래시광 조사에 의한 기판 표면의 가열 효율을 향상시킬 수 있는 열처리 방법 및 열처리 장치를 제공한다.
해결수단으로서, 500℃로 예비 가열한 반도체 웨이퍼에 대하여 1회째의 플래시광 조사를 행하여 반도체 웨이퍼의 표면을 가열한 후, 그 반도체 웨이퍼의 표면의 온도와 이면의 온도가 같아지게 되기 전에 2회째의 플래시광 조사를 행하여 반도체 웨이퍼의 표면을 재가열하고 있다. 반도체 웨이퍼의 표면 온도가 저하하기 전에 2회째의 플래시광 조사를 행하게 되기 때문에, 2회째의 플래시광 조사로 소비할 수 있는 에너지가 적어졌더라도, 각 회의 플래시광 조사에 의한 반도체 웨이퍼의 표면의 가열 효율을 향상시킬 수 있다.

Description

열처리 방법 및 열처리 장치{HEAT TREATMENT METHOD AND HEAT TREATMEMT APPARATUS}
본 발명은 반도체 웨이퍼나 액정표시장치용 유리 기판 등의 박판상(薄板狀)의 정밀전자기판(이하, 간단히 「기판」이라고 칭함)에 대하여 플래시광을 복수 회 조사(照射)함으로써 그 기판을 가열하는 열처리 방법 및 열처리 장치에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서, 불순물 도입은 반도체 웨이퍼 내에 pn접합을 형성하기 위한 필수의 공정이다. 현재, 불순물 도입은 이온주입법과 그 후의 어닐법에 의해 이루어지는 것이 일반적이다. 이온주입법은 붕소(B), 비소(As), 인(P)이라고 하는 불순물의 원소를 이온화시켜 고가속 전압으로 반도체 웨이퍼에 충돌시켜 물리적으로 불순물 주입을 행하는 기술이다. 주입된 불순물은 어닐 처리에 의해 활성화된다. 이 때에, 어닐 시간이 수 초 정도 이상이면, 주입된 불순물이 열에 의해 깊이 확산되고, 그 결과 접합 깊이가 요구하는 것보다 너무 깊어져서 양호한 디바이스 형성에 지장이 생길 우려가 있다.
그래서, 극히 단시간에 반도체 웨이퍼를 가열하는 어닐 기술로서 근년 플래시 램프 어닐(FLA)이 주목받고 있다. 플래시 램프 어닐은 크세논 플래시 램프(이하, 간단히 「플래시 램프」로 할 때에는, 크세논 플래시 램프를 의미함)를 사용하여 반도체 웨이퍼의 표면에 플래시광을 조사함으로써, 불순물이 주입된 반도체 웨이퍼의 표면만을 극히 단시간(수밀리초 이하)에 승온(昇溫)시키는 열처리 기술이다.
크세논 플래시 램프의 방사 분광 분포는 자외역(紫外域)으로부터 근적외역(近赤外域)이며, 종래의 할로겐 램프보다 파장이 짧고, 실리콘의 반도체 웨이퍼의 기초 흡수대(吸收帶)와 거의 일치한다. 따라서, 크세논 플래시 램프로부터 반도체 웨이퍼에 플래시광을 조사하였을 때에는, 투과광이 적고 반도체 웨이퍼를 급속히 승온하는 것이 가능하다. 또한, 수밀리초 이하의 극히 단시간의 플래시광 조사이면, 반도체 웨이퍼의 표면 근방만을 선택적으로 승온시킬 수 있는 경우도 판명되어 있다. 이 때문에, 크세논 플래시 램프에 의한 극단 시간의 승온이면, 불순물을 깊게 확산시키는 일 없이, 불순물 활성화만을 실행하는 것이 가능하다.
이러한 크세논 플래시 램프를 사용한 열처리 장치에서 불순물 활성화 처리를 행할 때에, 강한 플래시광 조사에 의해 가능한 한 고온으로 반도체 웨이퍼의 표면을 가열한 쪽이 불순물의 활성화가 충분히 이루어져 처리 후의 시트 저항값이 저하되는 것이 알려져 있다. 그런데, 반도체 웨이퍼의 표면에는, 통상 디바이스 패턴이 형성되고 있고, 너무 강한 플래시광 조사를 행하면 디바이스가 파괴된다는 문제가 생긴다. 이 때문에, 실제로 조사되는 플래시광의 강도는 디바이스 파괴가 생기지 않는 범위에 억제되는 것으로 된다.
또한, 디바이스 패턴이 형성되어 있는 반도체 웨이퍼에서는, 광의 흡수율에 패턴 의존성이 있다. 즉, 반도체 웨이퍼의 표면에 있어서 플래시광의 흡수율이 균일하지 않기 때문에, 가장 흡수율이 높은 부분에서 디바이스 파괴가 생기지 않도록 플래시광의 강도를 조정할 필요가 있다. 그러나, 가장 광흡수율이 높은 부분에서 플래시광의 강도를 최적화하면, 그 이외의 부분에서는, 가열이 불충분하게 되어 불순물 활성화가 충분히 이루어지지 않게 된다.
이러한 문제를 해결하는 기술로서, 불순물을 주입한 반도체 웨이퍼의 표면에 복수 회의 플래시광 조사(멀티 플래시 또는 멀티 펄스)를 행하는 것이 제안되어 있다. 복수 회의 플래시광 조사를 행함으로써, 디바이스 파괴를 억제하면서도, 웨이퍼 표면의 전면(全面)에 대하여 충분한 불순물 활성화를 행하여 시트 저항값을 저하시키는 것이 가능하게 된다. 또한, 복수 회의 플래시광 조사에 의해, 반도체 웨이퍼의 표면에서의 시트 저항값의 불균형도 작게 할 수 있다.
이러한 멀티 플래시의 처리를 행하는 기술로서 특허문헌 1에는, 반도체 웨이퍼의 표면 측에 플래시 램프 등의 펄스 발광 램프를 배치하고, 이면(裏面) 측에 할로겐 램프 등의 연속 점등램프를 배치하고, 그러한 조합에 의해 소망하는 열처리를 행하는 것이 개시되어 있다. 특허문헌 1에 개시된 열처리 장치에 있어서는, 할로겐 램프 등에 의해 반도체 웨이퍼를 어느 정도의 온도까지 예비 가열하고, 그 후 플래시 램프로부터의 단일 또는 복수 회의 펄스 가열에 의해 반도체 웨이퍼를 소망하는 처리 온도까지 승온시키고 있다.
또한, 특허문헌 2에도, 플래시 램프의 발광을 절연 게이트 바이폴러 트랜지스터에 의해 온 오프 제어함으로써, 반도체 웨이퍼의 표면에 복수 회의 플래시광 조사를 행하는 장치가 개시되어 있다.
[특허문헌 1] 일본특허공표 2005－527972호 공보 [특허문헌 2] 일본특허공개 2009－070948호 공보
특허문헌 2에 개시되는 장치에 있어서는, 소정 용량의 콘덴서에 전하를 축적하고, 그 콘덴서로부터 플래시 램프에의 전하의 공급을 단속함으로써 플래시 램프의 발광을 온 오프 제어하고 있다. 그러나, 콘덴서에 축적할 수 있는 전하량은 정전용량과 충전전압에 의해 규정되어 있고, 복수 회의 플래시광 조사를 행한 경우에는, 특히 후단(後段)의 플래시광 조사로 될수록 충분한 양의 전하가 콘덴서에 잔류되지 않는 경우가 있다. 또한, 플래시광 조사의 간격도 1초 미만의 매우 짧은 시간이기 때문에, 그 사이에 콘덴서를 재충전하는 것은 불가능하다. 그 결과, 플래시광 조사의 회수가 진행될수록 강도가 약해져, 반도체 웨이퍼의 표면 도달 온도가 회수를 거듭할수록 낮아진다는 문제가 생긴다. 또한, 콘덴서의 정전용량을 충분히 큰 것으로 함과 함께, 충전전압도 충분히 크게 하면, 콘덴서에 축적할 수 있는 전하량도 많게 할 수 있어, 이러한 문제도 해결할 수 있지만, 콘덴서를 포함한 전력 공급부가 매우 대형화됨과 함께, 비용도 현저하게 증대하게 된다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 복수 회의 플래시광 조사를 행할 때의 각 회의 플래시광 조사에 의한 기판 표면의 가열 효율을 향상시킬 수 있는 열처리 방법 및 열처리 장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 청구항 1의 발명은 기판에 대하여 플래시광을 n회(n은 2 이상의 정수) 조사함으로써 상기 기판을 가열하는 열처리 방법에 있어서, 기판에 대하여 i회째(i는 (n－1) 이하의 자연수)의 플래시광 조사를 행하여 상기 기판의 표면을 가열한 후, 상기 기판의 표면의 온도와 이면의 온도가 같아지게 되기 전에 (i＋1)회째의 플래시광 조사를 행하여 상기 기판의 표면을 재가열하는 것을 특징으로 한다.
또한, 청구항 2의 발명은 청구항 1의 발명에 의한 열처리 방법에 있어서, 콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써 i회째의 플래시광 조사를 행함과 함께, 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 방전시킴으로써 (i＋1)회째의 플래시광 조사를 행하는 것을 특징으로 한다.
또한, 청구항 3의 발명은 청구항 2의 발명에 의한 열처리 방법에 있어서, 상기 플래시 램프로부터 1회의 플래시광 조사를 행할 때 소비하는 에너지를, 최초의 플래시광 조사를 행하기 전에 상기 콘덴서에 축적된 에너지를 (n＋1)로 나눈 값 이하로 것을 특징으로 한다.
또한, 청구항 4의 발명은 청구항 2의 발명에 의한 열처리 방법에 있어서, 기판에 대하여 i회째의 플래시광 조사를 조사 시간 ti로 행한 후, (i＋1)회째의 플래시광 조사를 ti보다 긴 조사 시간 t(i+1)로 행하는 것을 특징으로 한다.
또한, 청구항 5의 발명은 청구항 2의 발명에 의한 열처리 방법에 있어서, n은 3 이상의 정수이며, 콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써 기판에 대하여 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 방전시킴으로써 (i＋1)회째의 플래시광 조사를 행할 때까지의 비(非)조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 더 방전시킴으로써 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧은 것을 특징으로 한다.
또한, 청구항 6의 발명은 기판에 대하여 플래시광을 n회(n은 2 이상의 정수) 조사함으로써 상기 기판을 가열하는 열처리 장치에 있어서, 기판을 수용하는 챔버와, 상기 챔버 내에서 기판을 유지하는 유지수단과, 상기 유지수단에 유지된 기판에 플래시광을 조사하는 플래시 램프와, 상기 플래시 램프가 발광하기 위한 전하를 축적하는 콘덴서와, 상기 콘덴서와 상기 플래시 램프와의 접속을 단속하여 상기 플래시 램프의 발광을 제어하는 발광제어수단을 구비하고, 상기 발광제어수단은 상기 플래시 램프로부터 i회째(i는 (n－1) 이하의 자연수)의 플래시광 조사를 행하여 상기 기판의 표면을 가열한 후, 상기 기판의 표면의 온도와 이면의 온도가 같아지게 되기 전에 (i＋1)회째의 플래시광 조사를 행하여 상기 기판의 표면을 재가열하도록 상기 플래시 램프의 발광을 제어하는 것을 특징으로 한다.
또한, 청구항 7의 발명은 청구항 6의 발명에 의한 열처리 장치에 있어서, 상기 발광제어수단은 상기 플래시 램프로부터 1회의 플래시광 조사를 행할 때 소비하는 에너지가 최초의 플래시광 조사를 행하기 전에 상기 콘덴서에 축적된 에너지를 (n＋1)로 나눈 값 이하로 되도록 상기 콘덴서와 상기 플래시 램프와의 접속을 단속하는 것을 특징으로 한다.
또한, 청구항 8의 발명은 청구항 6의 발명에 의한 열처리 장치에 있어서, 상기 발광제어수단은 기판에 대하여 i회째(i는 (n－1) 이하의 자연수)의 플래시광 조사를 조사 시간 ti으로 행한 후, (i＋1)회째의 플래시광 조사를 t1보다 긴 조사 시간 t(i+1)로 행하도록 상기 플래시 램프의 발광을 제어하는 것을 특징으로 한다.
또한, 청구항 9의 발명은 청구항 6의 발명에 의한 열처리 장치에 있어서, n은 3 이상의 정수이며, 상기 발광제어수단은 상기 플래시 램프로부터 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧아지도록 상기 플래시 램프의 발광을 제어하는 것을 특징으로 한다.
또한, 청구항 10의 발명은 청구항 6 내지 청구항 9 중 어느 하나의 발명에 의한 열처리 장치에 있어서, 상기 발광제어수단은 상기 플래시 램프, 상기 콘덴서 및 코일과 직렬로 접속된 스위칭 소자를 구비하는 것을 특징으로 한다.
또한, 청구항 11의 발명은 청구항 10의 발명에 의한 열처리 장치에 있어서, 상기 스위칭 소자는 절연 게이트 바이폴러 트랜지스터인 것을 특징으로 한다.
또한, 청구항 12의 발명은 기판에 대하여 플래시광을 n회(n은 2 이상의 정수) 조사함으로써 상기 기판을 가열하는 열처리 방법에 있어서, 콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써 상기 플래시 램프로부터 1회의 플래시광 조사를 행할 때 소비하는 에너지를, 최초의 플래시광 조사를 행하기 전에 상기 콘덴서에 축적된 에너지를 (n＋1)로 나눈 값 이하로 하는 것을 특징으로 한다.
또한, 청구항 13의 발명은 청구항 12의 발명에 의한 열처리 방법에 있어서, 콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써 기판에 대하여 i회째(i는 (n－1) 이하의 자연수)의 플래시광 조사를 조사 시간 ti으로 행한 후, 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 방전시킴으로써 (i+1)회째의 플래시광 조사를 ti보다 긴 조사 시간 t(i+1)으로 행하는 것을 특징으로 한다.
또한, 청구항 14의 발명은 청구항 12의 발명에 의한 열처리 방법에 있어서, n은 3 이상의 정수이며, 콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써, 기판에 대하여 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 방전시킴으로써 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 더 방전시킴으로써 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧은 것을 특징으로 한다.
또한, 청구항 15의 발명은 기판에 대하여 플래시광을 n회(n은 2 이상의 정수) 조사함으로써 상기 기판을 가열하는 열처리 장치에 있어서, 기판을 수용하는 챔버와, 상기 챔버 내에서 기판을 유지하는 유지수단과, 상기 유지수단에 유지된 기판에 플래시광을 조사하는 플래시 램프와, 상기 플래시 램프가 발광하기 위한 전하을 축적하는 콘덴서와, 상기 콘덴서와 상기 플래시 램프와의 접속을 단속하여 상기 플래시 램프의 발광을 제어하는 발광제어수단을 구비하고, 상기 발광제어수단은 상기 플래시 램프로부터 1회의 플래시광 조사를 행할 때 소비하는 에너지가 최초의 플래시광 조사를 행하기 전에 상기 콘덴서에 축적된 에너지를 (n＋1)로 나눈 값 이하로 되도록 상기 콘덴서와 상기 플래시 램프와의 접속을 단속하는 것을 특징으로 한다.
또한, 청구항 16의 발명은 청구항 15의 발명에 의한 열처리 장치에 있어서, 상기 발광제수단은 기판에 대하여 i회째(i는 (i＋1) 이하의 자연수)의 플래시광 조사를 조사 시간 t1으로 행한 후, (i＋1)회째의 플래시광 조사를 ti보다 긴 조사 시간 t(i+1)로 행하도록 상기 플래시 램프의 발광을 제어하는 것을 특징으로 한다.
또한, 청구항 17의 발명은 청구항 15의 발명에 의한 열처리 장치에 있어서, n은 3 이상의 정수이며, 상기 발광제어수단은 상기 플래시 램프로부터 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧아지도록 상기 플래시 램프의 발광을 제어하는 것을 특징으로 한다.
또한, 청구항 18의 발명은 청구항 15 내지 청구항 17 중 어느 하나의 발명에 의한 열처리 장치에 있어서, 상기 발광제어수단은 상기 플래시 램프, 상기 콘덴서 및 코릴과 직렬로 접속된 스위칭 소자를 구비하는 것을 특징으로 한다.
또한, 청구항 19의 발명은 청구항 18의 발명에 의한 열처리 장치에 있어서, 상기 스위칭 소자는 절연 게이트 바이폴러 트랜지스터인 것을 특징으로 한다.
또한, 청구항 20의 발명은 기판에 대하여 플래시광을 n회(n은 2 이상의 정수) 조사함으로써 상기 기판을 가열하는 열처리 방법에 있어서, 콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써 기판에 대하여 i회째(i는 (n－1) 이하의 자연수)의 플래시광 조사를 조사 시간 ti으로 행한 후, 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 방전시킴으로써 (i＋1)회째의 플래시광 조사를 t1보다 긴 조사 시간 t(i＋1)로 행하는 것을 특징으로 한다.
또한, 청구항 21의 발명은 청구항 20의 발명에 의한 열처리 방법에 있어서, n은 3 이상의 정수이며, 콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써 기판에 대하여 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 방전시킴으로써 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 더 방전시킴으로써 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧은 것을 특징으로 한다.
또한, 청구항 22의 발명은 기판에 대하여 플래시광을 n회(n은 2 이상의 정수) 조사함으로써 상기 기판을 가열하는 열처리 장치에 있어서, 기판을 수용하는 챔버와, 상기 챔버 내에서 기판을 유지하는 유지수단과, 상기 유지수단에 유지된 기판에 플래시광을 조사하는 플래시 램프와, 상기 플래시 램프가 발광하기 위한 전하를 축적하는 콘덴서와, 상기 콘덴서와 상기 플래시 램프와의 접속을 단속하여 상기 플래시 램프의 발광을 제어하는 발광제어수단을 구비하고, 상기 발광제어수단은 기판에 대하여 i회째(i는 (i＋1) 이하의 자연수)의 플래시광 조사를 조사 시간 t1으로 행한 후, (i＋1)회째의 플래시광 조사를 t1보다 긴 조사 시간 t(i＋1)로 행하도록 상기 플래시 램프의 발광을 제어하는 것을 특징으로 한다.
또한, 청구항 23의 발명은 청구항 22의 발명에 의한 열처리 장치에 있어서, n은 3 이상의 정수이며, 상기 발광제어수단은 상기 플래시 램프로부터 i회째(i는 (n－2)이하의 자연수)의 플래시광 조사를 행하고 나서 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧아지도록 상기 플래시 램프의 발광을 제어하는 것을 특징으로 한다.
또한, 청구항 24의 발명은 청구항 22 또는 청구항 23의 발명에 의한 열처리 장치에 있어서, 상기 발광제어수단은 상기 플래시 램프, 상기 콘덴서 및 코일과 직렬로 접속된 스위칭 소자를 구비하는 것을 특징으로 한다.
또한, 청구항 25의 발명은 청구항 24의 발명에 의한 열처리 장치에 있어서, 상기 스위칭 소자는 절연 게이트 바이폴러 트랜지스터인 것을 특징으로 한다.
또한, 청구항 26의 발명은 기판에 대하여 플래시광을 n회(n은 3 이상의 정수) 조사함으로써 상기 기판을 가열하는 열처리 방법에 있어서, 콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써 기판에 대하여 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 방전시킴으로써 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 더 방전시킴으로써 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧은 것을 특징으로 한다.
또한, 청구항 27의 발명은 기판에 대하여 플래시광을 n회(n은 3 이상의 정수) 조사함으로써 상기 기판을 가열하는 열처리 장치에 있어서, 기판을 수용하는 챔버와, 상기 챔버 내에서 기판을 유지하는 유지수단과, 상기 유지수단에 유지된 기판에 플래시광을 조사하는 플래시 램프와, 상기 플래시 램프가 발광하기 위한 전하를 축적하는 콘덴서와, 상기 콘덴서와 상기 플래시 램프와의 접속을 단속하여 상기 플래시 램프의 발광을 제어하는 발광제어수단을 구비하고, 상기 발광제어수단은 상기 플래시 램프로부터 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧아지도록 상기 플래시 램프의 발광을 제어하는 것을 특징으로 한다.
또한, 청구항 28의 발명은 청구항 27의 발명에 의한 열처리 장치에 있어서, 상기 발광제어수단은 상기 플래시 램프, 상기 콘덴서 및 코일과 직렬로 접속된 스위칭 소자를 구비하는 것을 특징으로 한다.
또한, 청구항 29의 발명은 청구항 28의 발명에 의한 열처리 장치에 있어서, 상기 스위칭 소자는 절연 게이트 바이폴러 트랜지스터인 것을 특징으로 한다.
청구항 1 내지 청구항 5의 발명에 의하면, 기판에 대하여 i회째(i는 (n－!) 이하의 자연수)의 플래시광 조사를 행하여 기판의 표면을 가열한 후, 기판의 표면의 온도와 이면의 온도가 같아지게 되기 전에 (i＋1)회째의 플래시광 조사를 행하여 기판의 표면을 재가열하기 때문에, i회째의 플래시광 조사 뒤에 기판의 표면 온도가 저하하기 전에 (i＋1)회째의 플래시광 조사를 행하게 되어, 회수의 증가에 따라 소비 에너지가 적어졌더라도 각 회의 플래시광 조사에 의한 기판 표면의 가열 효율을 향상시킬 수 있다.
또한, 청구항 6 내지 청구항 11의 발명에 의하면, 플래시 램프로부터 i회째(i는 (n－1) 이하의 자연수)의 플래시광 조사를 행하여 기판의 표면을 가열한 후, 기판의 표면의 온도와 이면의 온도가 같아지게 되기 전에 (i＋1)회째의 플래시광 조사를 행하여 기판의 표면을 재가열하기 때문에, i회째의 플래시광 조사 후에 기판의 표면 온도가 저하되기 전에 (i＋1)회째의 플래시광 조사를 행하게 되어, 회수의 증가에 따라 소비 에너지가 적었더라도 각 회의 플래시광 조사에 의한 기판 표면의 가열 효율을 향상시킬 수 있다.
또한, 청구항 12로부터 청구항 14의 발명에 의하면, 플래시 램프로부터 1회의 플래시광 조사를 행할 때 소비하는 에너지를, 최초의 플래시광 조사를 행하기 전에 콘덴서에 축적된 에너지를 (n＋1)로 나눈 값 이하로 하고 있기 때문에, n회의 플래시광 조사의 전체에 걸쳐 각 회의 기판 표면의 가열 효율을 향상시킬 수 있다.
또한, 청구항 15로부터 청구항 19의 발명에 의하면, 플래시 램프로부터 1회의 플래시광 조사를 행할 때 소비하는 에너지가 최초의 플래시광 조사를 행하기 전에 콘덴서에 축적된 에너지를 (n＋1)로 나눈 값 이하로 되도록 하고 있기 때문에, n회의 플래시광 조사의 전체에 걸쳐 각 회의 기판 표면의 가열 효율을 향상시킬 수 있다.
또한, 청구항 20 및 청구항 21의 발명에 의하면, 콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써 기판에 대하여 i회째(i는 (n－1) 이하의 자연수)의 플래시광 조사를 조사 시간 ti로 행한 후, 콘덴서에 잔류되어 있는 전하를 플래시 램프로 방전시킴으로써 (i＋1)회째의 플래시광 조사를 ti보다 긴 조사 시간 t(i＋1)로 행하기 때문에, 전단(前段)에서 감소한 콘덴서의 잔류 에너지를 보다 많이 취출하여 각 회의 플래시광 조사에 의한 기판 표면의 가열 효율을 향상시킬 수 있다.
또한, 청구항 22 내지 청구항 25의 발명에 의하면, 기판에 대하여 i회째(i는 (n-1) 이하의 자연수)의 플래시광 조사를 조사 시간 ti으로 행한 후, (i＋1)회째의 플래시광 조사를 ti보다 긴 조사 시간 t(i＋1)로 행하기 때문에, 전단에서 소비되어 감소한 콘덴서의 잔류 에너지를 보다 많이 취출하여 각 회의 플래시광 조사에 의한 기판 표면의 가열 효율을 향상시킬 수 있다.
또한, 청구항 26의 발명에 의하면, 콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써 기판에 대하여 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 콘덴서에 잔류되어 있는 전하를 플래시 램프로 방전시킴으로써 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 콘덴서에 잔류되어 있는 전하를 플래시 램프로 더 방전시킴으로써 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧기 때문에, 플래시광 조사 후에 기판의 표면 온도가 저하하기 전에 다음의 플래시광 조사를 행할 수 있어, 각 회의 플래시광 조사에 의한 기판 표면의 가열 효율을 향상시킬 수 있다.
또한, 청구항 27 내지 청구항 29의 발명에 의하면, 플래시 램프로부터 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧기 때문에, 플래시광 조사 후에 기판의 표면 온도가 저하하기 전에 다음의 플래시광 조사를 행할 수 있어, 각 회의 플래시광 조사에 의한 기판 표면의 가열 효율을 향상시킬 수 있다.
도 1은 본 발명에 의한 열처리 장치의 구성을 나타내는 종단면도이다.
도 2는 유지부의 전체 외관을 나타내는 사시도이다.
도 3은 유지부를 상면에서 본 평면도이다.
도 4는 유지부를 측방에서 본 측면도이다.
도 5는 이재(移載)기구의 평면도이다.
도 6은 이동재치기구의 측면도이다.
도 7은 복수의 할로겐 램프의 배치를 나타내는 평면도이다.
도 8은 플래시 램프의 구동 회로를 나타내는 도면이다.
도 9는 반도체 웨이퍼의 표면 온도의 변화를 나타내는 도면이다.
도 10은 제1 실시형태에서 입력부로부터 입력하는 레시피의 일례를 나타내는 도면이다.
도 11은 펄스신호의 파형과 회로에 흐르는 전류와의 상관을 나타내는 도면이다.
도 12는 도 9의 플래시 가열 근방을 확대한 도면이다.
도 13은 조사 시간 1밀리초에서 3회의 플래시광 조사를 행하였을 때의 반도체 웨이퍼의 표면 온도의 변화를 나타내는 도면이다.
도 14는 조사 시간 1.4밀리초에서 3회의 플래시광 조사를 행하였을 때의 반도체 웨이퍼의 표면 온도의 변화를 나타내는 도면이다.
도 15는 플래시광 조사에서의 펄스폭과 에너지 소비량과의 상관을 나타내는 도면이다.
도 16은 제3 실시형태에서 사용하는 레시피의 일례를 나타내는 도면이다.
도 17은 제3 실시형태에서의 반도체 웨이퍼의 표면 온도의 변화를 나타내는 도면이다.
도 18은 제4 실시형태에서 사용하는 레시피의 일례를 나타내는 도면이다.
도 19는 제4 실시형태에서의 반도체 웨이퍼의 표면 온도의 변화를 나타내는 도면이다.
이하, 도면을 참조하면서 본 발명의 실시형태에 대하여 상세히 설명한다.
＜제1 실시형태＞
도 1은 본 발명에 의한 열처리 장치(1)의 구성을 나타내는 종단면도이다. 본 실시형태의 열처리 장치(1)는 기판으로서 φ300mm의 원판 형상의 반도체 웨이퍼(W)에 대하여 플래시광 조사를 행함으로써 그 반도체 웨이퍼(W)를 가열하는 플래시 램프 어닐 장치이다. 열처리 장치(1)에 반입되기 전의 반도체 웨이퍼(W)에는, 불순물이 주입되고 있어, 열처리 장치(1)에 의한 가열 처리에 의해 주입된 불순물의 활성화 처리가 실행된다.
열처리 장치(1)는 반도체 웨이퍼(W)를 수용하는 챔버(6)와, 복수의 플래시 램프(FL)를 내장하는 플래시 가열부(5)와, 복수의 할로겐 램프(HL)를 내장하는 할로겐 가열부(4)와, 셔터기구(2)를 구비한다. 챔버(6)의 상측에 플래시 가열부(5)가 설치됨과 함께, 하측에 할로겐 가열부(4)가 설치되어 있다. 또한, 열처리 장치(1)는 챔버(6)의 내부에, 반도체 웨이퍼(W)를 수평 자세로 유지하는 유지부(7)와, 유지부(7)와 장치 외부 사이에 반도체 웨이퍼(W)의 주고 받기를 행하는 이동재치(移載)(10)를 구비한다. 또한, 열처리 장치(1)는 셔터기구(2), 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)에 설치된 각 동작기구를 제어하여 반도체 웨이퍼(W)의 열처리를 실행시키는 제어부(3)를 구비한다.
챔버(6)는 통 형상의 챔버측부(61)의 상하에 석영제의 챔버창을 장착하여 구성되어 있다. 챔버측부(61)는 상하가 개구된 대략 통 형상을 갖고 있고, 상측 개구에는, 상측 챔버창(63)이 장착되어 폐색(閉塞)되며, 하측 개구에는, 하측 챔버창(64)이 장착되어 폐색되어 있다. 챔버(6)의 천정부를 구성하는 상측 챔버창(63)은 석영에 의해 형성된 원판 형상 부재이며, 플래시 가열부(5)로부터 출사(出射)된 플래시 광을 챔버(6) 내에 투과하는 석영창으로서 기능한다. 또한, 챔버(6)의 상부를 구성하는 하측 챔버창(64)도, 석영에 의해 형성된 원판 형상 부재이며, 할로겐 가열부(4)로부터의 광을 챔버(6) 내에 투과하는 석영창으로서 기능한다.
또한, 챔버측부(61)의 내측 벽면의 상부에는, 반사 링(68)이 장착되고, 하부에는 반사 링(69)이 장착되어 있다. 반사 링(68, 69)은 모두 링 형상으로 형성되어 있다. 상측의 반사 링(68)은 챔버측부(61)의 상측으로부터 끼워넣음으로써 장착된다. 한편, 하측의 반사 링(69)은 챔버측부(61)의 하측으로부터 끼워넣어 도시 생략한 나사로 고정함으로써 장착된다. 즉, 반사 링(68, 69)은 모두 착탈 가능하게 챔버측부(61)에 장착되는 것이다. 챔버(6)의 내측 공간, 즉 상측 챔버창(63), 하측 챔버창(64), 챔버측부(61) 및 반사 링(68, 69)에 의해 둘러싸이는 공간이 열처리 공간(65)으로서 규정된다.
챔버측부(61)에 반사 링(68, 69)이 장착됨으로써, 챔버(6)의 내벽면에 오목부(62)가 형성된다. 즉, 챔버측부(61)의 내벽면 중 반사 링(68, 69)이 장착되어 있지 않은 중앙 부분과, 반사 링(68)의 하단면과, 반사 링(69)의 상단면으로 둘러싸인 오목부(62)가 형성된다. 오목부(62)는 챔버(6)의 내벽면에 수평 방향을 따라 링 형상으로 형성되고, 반도체 웨이퍼(W)를 유지하는 유지부(7)를 둘러싼다.
챔버측부(61) 및 반사 링(68, 69)은 강도와 내열성이 뛰어난 금속재료(예를 들면, 스테인레스강)로 형성되어 있다. 또한, 반사 링(68, 69)의 내주면은 전해 니켈 도금에 의해 경면(鏡面)으로 되어 있다.
또한, 챔버측부(61)에는, 챔버(6)에 대하여 반도체 웨이퍼(W)의 반입 및 반출을 행하기 위한 반송 개구부(노구(爐口))(66)가 형설(形設)되어 있다. 반송 개구부(66)는 게이트 밸브(185)에 의해 개폐 가능하게 되어 있다. 반송 개구부(66)는 오목부(62)의 외주면에 연통 접속되어 있다. 이 때문에, 게이트 밸브(185)가 반송 개구부(66)를 개방하고 있을 때는 반송 개구부(66)로부터 오목부(62)를 통과하여 열처리 공간(65)에의 반도체 웨이퍼(W)의 반입 및 열처리 공간(65)으로부터의 반도체 웨이퍼(W)의 반출을 행할 수 있다. 또한, 게이트 밸브(185)가 반송 개구부(66)를 폐쇄하면 챔버(6) 내의 열처리 공간(65)이 밀폐 공간으로 된다.
또한, 챔버(6)의 내벽 상부에는, 열처리 공간(65)에 처리 가스(본 실시형태에서는, 질소가스(N2))를 공급하는 가스공급구멍(81)이 형설되어 있다. 가스공급구멍(81)은 오목부(62)보다 상측 위치에 형설되어 있고, 반사 링(68)에 설치되어 있어도 좋다. 가스공급구멍(81)은 챔버(6)의 측벽 내부에 링 형상으로 형성된 완충공간(82)를 통하여 가스공급관(83)에 연통 접속되어 있다. 가스공급관(83)은 질소가스공급원(85)에 접속되어 있다. 또한, 가스공급관(83)의 경로 도중에는, 밸브(84)가 개재 삽입되어 있다. 밸브(84)가 개방되면, 질소가스공급원(85)으로부터 완충공간(82)에 질소가스가 송급(送給)된다. 완충공간(82)에 유입된 질소가스는 가스공급구멍(81)보다 유체저항이 작은 완충공간(82) 내를 확산하도록 흘러 가스공급구멍(81)으로부터 열처리 공간(65) 내로 공급된다.
한편, 챔버(6)의 내벽 하부에는, 열처리 공간(65) 내의 기체를 배기하는 가스배기구멍(86)이 형설되어 있다. 가스배기구멍(86)은 오목부(62)보다 하측 위치에 형설되어 있고, 반사 링(69)에 설치되어 있어도 좋다. 가스배기구멍(86)은 챔버(6)의 측벽 내부에 링 형상으로 형성된 완충공간(87)을 통하여 가스배기관(88)에 연통 접속되어 있다. 가스배기관(88)은 배기부(190)에 접속되어 있다. 또한, 가스배기관(88)의 경로 도중에는, 밸브(89)가 개재 삽입되어 있다. 밸브(89)가 개방되면, 열처리 공간(65)의 기체가 가스배기구멍(86)으로부터 완충공간(87)을 거쳐 가스배기관(88)으로 배출된다. 또한, 가스공급구멍(81) 및 가스배기구멍(86)은 챔버(6)의 둘레 방향을 따라 복수 설치되어 있어도 좋고, 슬릿 형상의 것이어도 좋다. 또한, 질소가스공급원(85) 및 배기부(190)는 열처리 장치(1)에 설치된 기구이어도 좋고, 열처리 장치(1)가 설치되는 공장의 유틸리티이어도 좋다.
또한, 반송 개구부(66)의 선단(先端)에도 열처리 공간(65) 내의 기체를 배출하는 가스배기관(191)이 접속되어 있다. 가스배기관(191)은 밸브(192)를 통하여 배기부(190)에 접속되어 있다. 밸브(192)를 개방함으로써, 반송 개구부(66)를 통하여 챔버(6) 내의 기체가 배기된다.
도 2는 유지부(7)의 전체 외관을 나타내는 사시도이다. 또한, 도 3은 유지부(7)를 상면에서 본 평면도이며, 도 4는 유지부(7)를 측방에서 본 측면도이다. 유지부(7)는 기대(基臺) 링(71), 연결부(72) 및 서셉터(74)를 구비하여 구성된다. 기대 링(71), 연결부(72) 및 서셉터(74)는 모두 석영으로 형성되어 있다. 즉, 유지부(7)의 전체가 석영으로 형성되어 있다.
기대 링(71)은 원고리 형상의 석영 부재이다. 기대 링(71)은 오목부(62)의 저면에 재치됨으로써, 챔버(6)의 벽면에 지지되게 된다(도 1 참조). 원고리 형태를 갖는 기대 링(71)의 상면에, 그 둘레 방향을 따라 복수의 연결부(72)(본 실시형태에서는 4개)가 세워 설치된다. 연결부(72)도 석영의 부재이며, 용접에 의해 기대 링(71)에 고착된다. 또한, 기대 링(71)의 형상은 원고리 형상으로부터 일부가 잘라진 원호 형상이어도 좋다.
평판 형상의 서셉터(74)는 기대 링(71)에 설치된 4개의 연결부(72)에 의해 지지된다. 서셉터(74)는 석영으로 형성된 대략 원형의 평판 형상 부재이다. 서셉터(74)의 직경은 반도체 웨이퍼(W)의 직경보다 크다. 즉, 서셉터(74)는 반도체 웨이퍼(W)보다 큰 평면 크기를 갖는다. 서셉터(74)의 상면에는, 복수개(본 실시형태에서는, 5개)의 가이드핀(76)이 세워 설치되어 있다. 5개의 가이드핀(76)은 서셉터(74)의 외주 원과 동심원의 둘레 위를 따라 설치되어 있다. 5개의 가이드핀(76)을 배치한 원의 직경은 반도체 웨이퍼(W)의 직경보다 약간 크다. 각 가이드핀(76)도 석영으로 형성되어 있다. 또한, 가이드핀(76)은 서셉터(74)와 일체로 석영의 잉곳으로 가공하도록 하여도 좋고, 별도로 가공한 것을 서셉터(74)에 용접 등에 의해 장착하도록 하여도 좋다.
기대 링(71)에 세워 설치된 4개의 연결부(72)와 서셉터(74)의 주연부(周緣部)의 하면이 용접에 의해 고착된다. 즉, 서셉터(74)와 기대 링(71)은 연결부(72)에 의해 고정적으로 연결되어 있고, 유지부(7)는 석영의 일체 성형 부재로 된다. 이러한 유지부(7)의 기대 링(71)이 챔버(6)의 벽면에 지지됨으로써, 유지부(7)가 챔버(6)에 장착된다. 유지부(7)가 챔버(6)에 장착된 상태에서는, 대략 원판 형상의 서셉터(74)는 수평 자세(법선이 연직 방향과 일치하는 자세)로 된다. 챔버(6)에 반입된 반도체 웨이퍼(W)는 챔버(6)에 장착된 유지부(7)의 서셉터(74) 위에 수평 자세로 재치되어 유지된다. 반도체 웨이퍼(W)는 5개의 가이드핀(76)을 따라 형성되는 원의 내측에 재치됨으로써, 수평 방향의 위치 어긋남이 방지된다. 또한, 가이드핀(76)의 개수는 5개에 한정되는 것은 아니며, 반도체 웨이퍼(W)의 위치 어긋남을 방지할 수 있는 수이면 좋다.
또한, 도 2 및 도 3에 도시하는 바와 같이, 서셉터(74)에는, 상하에 관통하여 개구부(78) 및 절결부(77)가 형성되어 있다. 절결부(77)는 열전대(熱電對)를 사용한 접촉식 온도계(130)의 프로브 선단부를 통과하기 위해 형성되어 있다. 한편, 개구부(78)는 방사 온도계(120)가 서셉터(74)에 유지된 반도체 웨이퍼(W)의 하면으로부터 방사되는 방사광(적외광)을 수광하기 위해서 설치되어 있다. 또한, 서셉터(74)에는, 후술하는 이동재치기구(10)의 리프트 핀(12)이 반도체 웨이퍼(W)의 주고 받기를 위해 관통되는 4개의 관통구멍(79)이 천공 형성되어 있다.
도 5는 이동재치기구(10)의 평면도이다. 또한, 도 6은 이동재치기구(10)의 측면도이다. 이동재치기구(10)는 2개의 이동재치 아암(11)을 구비한다. 이동재치 아암(11)은 대략 링 형상의 오목부(62)를 따르도록 원호형상으로 되어 있다. 각각의 이동재치 아암(11)에는, 2개의 리프트 핀(12)이 세워 설치되어 있다. 각 이동재치 아암(11)은 수평이동기구(13)에 의해 회동 가능하게 되어 있다. 수평이동기구(13)는 한 쌍의 이동재치 아암(11)을 유지부(7)에 대하여 반도체 웨이퍼(W)의 이동 재치를 행하는 이동재치 동작 위치(도 5의 실선 위치)와 유지부(7)에 유지된 반도체 웨이퍼(W)와 평면에서 보아 겹치지 않는 퇴피 위치(도 5의 이점쇄선 위치) 사이에서 수평 이동시킨다. 수평이동기구(13)로서는, 개별의 모터에 의해 각 이동재치 아암(11)을 각각 회동시키는 것이어도 좋고, 링크기구를 이용해 1개의 모터에 의해 한 쌍의 이동재치 아암(11)을 연동시켜 회동시키는 것이어도 좋다.
또한, 한 쌍의 이동재치 아암(11)은 승강기구(14)에 의해 수평이동기구(13)와 함께 승강 이동된다. 승강기구(14)가 한 쌍의 이동재치 아암(11)을 이동재치 동작 위치에서 상승시키면, 합계 4개의 리프트 핀(12)이 서셉터(74)에 천공 형성된 관통구멍(79)(도 23 참조)을 통과하여, 리프트 핀(12)의 상단이 서셉터(74)의 상면으로부터 돌출한다. 한편, 승강기구(14)가 한 쌍의 이동재치 아암(11)을 이동재치 동작 위치에서 하강시켜 리프트 핀(12)을 관통구멍(79)으로부터 빼내고, 수평이동기구(13)가 한 쌍의 이동재치 아암(11)을 개방하도록 이동시키면 각 이동재치 아암(11)이 퇴피 위치로 이동한다. 한 쌍의 이동재치 아암(11)의 퇴피 위치는 유지부(7)의 기대 링(71)의 바로 위쪽이다. 기대 링(71)은 오목부(62)의 저면에 재치되어 있기 때문에, 이동재치 아암(11)의 퇴피 위치는 오목부(62)의 내측이 된다. 또한, 이동재치기구(10)의 구동부(수평이동기구(13) 및 승강기구(14))가 설치되어 있는 부위의 근방에도 도시 생략한 배기기구가 설치되어 있어, 이동재치기구(10)의 구동부 주변의 분위기가 챔버(6)의 외부로 배출되도록 구성되어 있다.
도 1로 돌아와서, 챔버(6)의 위쪽에 설치된 플래시 가열부(5)는 케이스(51)의 내측에, 복수 라인(본 실시형태에서는, 30개)의 크세논 플래시 램프(FL)로 이루어지는 광원과, 그 광원의 위쪽을 덮도록 설치된 리플렉터(52)를 구비하여 구성된다. 또한, 플래시 가열부(5)의 케이스(51)의 저부에는, 램프광 방사창(53)이 장착되어 있다. 플래시 가열부(5)의 상부를 구성하는 램프광 방사창(53)은 석영에 의해 형성된 판 형상의 석영창이다. 플래시 가열부(5)가 챔버(6)의 위쪽에 설치됨으로써, 램프광 방사창(53)이 상측 챔버창(63)과 서로 대향하게 된다. 플래시 램프(FL)는 챔버(6)의 위쪽으로부터 램프광 방사창(53) 및 상측 챔버창(63)을 통하여 열처리 공간(65)에 플래시광을 조사한다.
복수의 플래시 램프(FL)는 각각이 길이가 긴 원통 형상을 갖는 봉(棒)형상 램프이며, 각각의 길이 방향이 유지부(7)에 유지되는 반도체 웨이퍼(W)의 주면(主面)을 따라(즉, 수평 방향을 따라) 서로 평행하게 되도록 평면 형상으로 배열되어 있다. 따라서, 플래시 램프(FL)의 배열에 의해 형성되는 평면도 수평면이다.
도 8은 플래시 램프(FL)의 구동 회로를 나타내는 도면이다. 그 도면에 도시하는 바와 같이, 콘덴서(93)와, 코일(94)과, 플래시 램프(FL)와, IGBT(절연 게이트 바이폴러 트랜지스터)(96)가 직렬로 접속되어 있다. 또한, 도 8에 도시하는 바와 같이, 제어부(3)는 펄스발생기(31) 및 파형설정부(32)를 구비함과 함께, 입력부(33)에 접속되어 있다. 입력부(33)로서는, 키보드, 마우스, 터치 패널 등의 여러 가지의 공지의 입력 기기를 채용할 수 있다. 입력부(33)로부터의 입력 내용에 기초하여 파형설정부(32)가 펄스신호의 파형을 설정하고, 그 파형을 따라 펄스발생기(31)가 펄스신호를 발생한다.
플래시 램프(FL)는 그 내부에 크세논 가스가 봉입되고, 그 양단부에 양극 및 음극이 배치된 봉형상의 유리관(방전관)(92)과, 그 유리관(92)의 외주면상에 부설된 트리거 전극(91)을 구비한다. 콘덴서(93)에는, 전원유닛(95)에 의해 소정의 전압이 인가되어 그 인가 전압(충전전압)에 따른 전하가 충전된다. 또한, 트리거 전극(91)에는, 트리거 회로(97)로부터 고전압을 인가할 수 있다. 트리거 회로(97)가 트리거 전극(91)에 전압을 인가하는 타이밍은 제어부(3)에 의해 제어된다.
IGBT(96)는 게이트부에 MOSFET(Metal Oxide Semiconductor Field effect transistor)를 조립한 바이폴러 트랜지스터이며, 대전력을 취급하는데 적합한 스위칭 소자이다. IGBT(96)의 게이트에는, 제어부(3)의 펄스발생기(31)로부터 펄스신호가 인가된다. IGBT(96)의 게이트에 소정 값 이상의 전압(하이(High) 전압)이 인가 되면 IGBT(96)가 온 상태로 되고, 소정 값 미만의 전압(로우(Low) 전압)이 인가되면 IGBT(96)가 오프 상태로 된다. 이와 같이 하여, 플래시 램프(FL)를 포함하는 구동회로는, IGBT(96)에 의해 온 오프 된다. IGBT(96)가 온 오프함으로써 플래시 램프(FL)와 대응하는 콘덴서(93)와의 접속이 단속된다.
콘덴서(93)가 충전된 상태에서 IGBT(96)가 온 상태로 되어 유리관(92)의 양단 전극에 고전압이 인가되었더라도, 크세논 가스는 전기적으로는, 절연체이므로, 통상 상태에서는, 유리관(92) 내에 전기는 흐르지 않는다. 그러나, 트리거 회로(97)가 트리거 전극(91)에 고전압을 인가하여 절연을 파괴한 경우에는, 양단 전극간의 방전에 의해 유리관(92) 내에 전류가 순간적으로 흘러 그 때의 크세논의 원자 혹은 분자의 여기에 의해 광이 방출된다.
또한, 도 1의 리플렉터(52)는 복수의 플래시 램프(FL)의 위쪽에 그들 전체를 덮도록 설치되어 있다. 리플렉터(52)의 기본적인 기능은 복수의 플래시 램프(FL)로부터 출사된 광을 유지부(7)의 측에 반사한다는 것이다. 리플렉터(52)는 알루미늄 합금판으로 형성되어 있고, 그 표면(플래시 램프(FL)에 접하는 측의 면)은 블러스트 처리에 의해 조면화(粗面化) 가공이 실시되어 배껍질 모양을 나타낸다.
챔버(6)의 하부에 설치된 할로겐 가열부(4)의 내부에는, 복수 라인(본 실시형태에서는 40개)의 할로겐 램프(HL)가 내장되어 있다. 복수의 할로겐 램프(HL)는 챔버(6)의 아래쪽으로부터 하측 챔버창(64)을 통하여 열처리 공간(65)에의 광 조사를 행한다. 도 7은 복수의 할로겐 램프(HL)의 배치를 나타내는 평면도이다. 본 실시형태에서는, 상하 2단에 각 20개씩의 할로겐 램프(HL)가 배치되어 있다. 각 할로겐 램프(HL)는 기다란 원통 형상을 갖는 봉형상 램프이다. 상단, 하단 모두 20개의 할로겐 램프(HL)는 각각의 길이 방향이 유지부(7)에 유지되는 반도체 웨이퍼(W)의 주면을 따라(즉, 수평 방향을 따라) 서로 평행하게 되도록 배열되어 있다. 따라서, 상단, 하단 모두 할로겐 램프(HL)의 배열에 의해 형성되는 평면은 수평면이다.
또한, 도 7에 도시하는 바와 같이, 상단, 하단 모두 유지부(7)에 유지되는 반도체 웨이퍼(W)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역에서의 할로겐 램프(HL)의 배치밀도가 높아져 있다. 즉, 상하단 모두, 램프 배열의 중앙부보다 단부측의 쪽이 할로겐 램프(HL)의 배치 피치가 짧다. 이 때문에, 할로겐 가열부(4)로부터의 광 조사에 의한 가열시에 온도 저하가 생기기 쉬운 반도체 웨이퍼(W)의 주연부에 의해 많은 광량의 조사를 행할 수 있다.
또한, 상단의 할로겐 램프(HL)로 이루어지는 램프군과 하단의 할로겐 램프(HL)로 이루어지는 램프군이 격자 형상으로 교차하도록 배열되어 있다. 즉, 상단의 각 할로겐 램프(HL)의 길이 방향과 하단의 각 할로겐 램프(HL)의 길이 방향이 직교하도록 합계 40개의 할로겐 램프(HL)가 배치되어 있다.
할로겐 램프(HL)는 유리관 내부에 배치된 필라멘트에 통전(通電)됨으로써 필라멘트를 백열화시켜 발광시키는 필라멘트 방식의 광원이다. 유리관의 내부에는, 질소나 아르곤 등의 불활성 가스에 할로겐 원소(요오드, 브롬 등)를 미량 도입한 기체가 봉입되어 있다. 할로겐 원소를 도입함으로써, 필라멘트의 파손을 억제하면서 필라멘트의 온도를 고온으로 설정하는 것이 가능하게 된다. 따라서, 할로겐 램프(HL)는 통상의 백열전구에 비해 수명이 길고, 또한 강한 광을 연속적으로 조사할 수 있는 특성을 갖는다. 또한, 할로겐 램프(HL)는 봉형상 램프이기 때문에 긴 수명을 가지며, 할로겐 램프(HL)를 수평 방향을 따르게 하여 배치함으로써 위쪽의 반도체 웨이퍼(W)에의 방사효율이 뛰어난 것으로 된다.
또한, 도 1에 도시하는 바와 같이, 열처리 장치(1)는 할로겐 가열부(4) 및 챔버(6)의 측방에 셔터기구(2)를 구비한다. 셔터기구(2)는 셔터판(21) 및 슬라이드 구동기구(22)를 구비한다. 셔터판(21)은 할로겐광에 대하여 불투명한 판이며, 예를 들면, 티탄(Ti)으로 형성되어 있다. 슬라이드 구동기구(22)는 셔터판(21)을 수평 방향을 따라 슬라이드 이동시켜, 할로겐 가열부(4)와 유지부(7) 사이의 차광 위치에 셔터판(21)을 삽입?분리한다. 슬라이드 구동기구(22)가 셔터판(21)을 전진시키면, 챔버(6)와 할로겐 가열부(4) 사이의 차광 위치(도 1의 이점쇄선 위치)에 셔터판(21)이 삽입되어, 하측 챔버창(64)과 복수의 할로겐 램프(HL)가 차단된다. 이에 의해, 복수의 할로겐 램프(HL)로부터 열처리 공간(65)의 유지부(7)로 향하는 광은 차광 된다. 반대로, 슬라이드 구동기구(22)가 셔터판(21)을 후퇴시키면, 챔버(6)와 할로겐 가열부(4) 사이의 차광 위치로부터 셔터판(21)이 퇴출하여 하측 챔버창(64)의 아래쪽이 개방된다.
또한, 제어부(3)는 열처리 장치(1)에 설치된 상기한 여러 가지의 동작기구를 제어한다. 제어부(3)의 하드웨어로서의 구성은 일반적인 컴퓨터와 같다. 즉, 제어부(3)는 각종 연산처리를 행하는 CPU, 기본 프로그램을 기억하는 읽어내기 전용의 메모리인 ROM, 각종 정보를 기억하는 읽고 쓰기 가능한 메모리인 RAM 및 제어용 소프트웨어나 데이터 등을 기억하여 두는 자기 디스크를 구비하여 구성된다. 제어부(3)의 CPU가 소정의 처리 프로그램을 실행함으로써 열처리 장치(1)에서의 처리가 진행한다. 또한, 도 8에 도시한 바와 같이, 제어부(3)는 펄스발생기(31) 및 파형설정부(32)를 구비한다. 전술한 바와 같이, 입력부(33)로부터의 입력 내용에 기초하여, 파형설정부(32)가 펄스신호의 파형을 설정하고, 그에 따라 펄스발생기(31)가 IGBT(96)의 게이트에 펄스신호를 출력한다. 이 제어부(3)와, 트리거 회로(97)와, IGBT(96)에 의해 플래시 램프(FL)의 발광을 제어하는 발광제어수단이 구성된다.
상기한 구성 이외에도 열처리 장치(1)는 반도체 웨이퍼(W)의 열처리시에 할로겐 램프(HL) 및 플래시 램프(FL)로부터 발생하는 열에너지에 의한 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)의 과잉의 온도 상승을 방지하기 위해, 여러가지 냉각용의 구조를 구비하고 있다. 예를 들면, 챔버(6)의 벽체에는, 수냉관(도시 생략)이 설치되어 있다. 또한, 할로겐 가열부(4) 및 플래시 가열부(5)는 내부에 기체류를 형성하여 열 배출하는 공냉 구조로 되어 있다. 또한, 상측 챔버창(63)과 램프광 방사창(53)과의 간극(간격)에도 공기가 공급되어, 플래시 가열부(5) 및 상측 챔버창(63)을 냉각한다.
다음으로, 열처리 장치(1)에서의 반도체 웨이퍼(W)의 처리 순서에 대하여 설명한다. 여기서 처리대상이 되는 반도체 웨이퍼(W)는 이온 주입법에 의해 불순물(이온)이 첨가된 반도체 기판이다. 그 첨가된 불순물의 활성화가 열처리 장치(1)에 의한 플래시광 조사가 열처리(어닐링)에 의해 실행된다. 이하에 설명하는 열처리 장치(1)의 처리 순서는 제어부(3)가 열처리 장치(1)의 각 동작기구를 제어함으로써 진행한다.
먼저, 급기(給氣)를 위한 밸브(84)가 개방됨과 함께, 배기용의 밸브(89, 192)가 개방되어 챔버(6) 내에 대한 급배기(給排氣)가 개시된다. 밸브(84)가 개방되면, 가스공급구멍(81)으로부터 열처리 공간(65)에 질소가스가 공급된다. 또한, 밸브(89)가 개방되면, 가스배기구멍(86)으로부터 챔버(6) 내의 기체가 배기된다. 이에 의해, 챔버(6) 내의 열처리 공간(65)의 상부로부터 공급된 질소가스가 아래쪽으로 흘러, 열처리 공간(65)의 하부로부터 배기된다.
또한, 밸브(192)가 개방됨으로써, 반송 개구부(66)로부터도 챔버(6) 내의 기체가 배기된다. 또한, 도시 생략한 배기기구에 의해 이동재치기구(10)의 구동부 주변의 분위기도 배기된다. 또한, 열처리 장치(1)에서의 반도체 웨이퍼(W)의 열처리시에는, 질소가스가 열처리 공간(65)에 계속적으로 공급되고, 그 공급량은 처리 공정을 따라 적절히 변경된다.
이어서, 게이트 밸브(185)가 열려 반송 개구부(66)가 개방되고, 장치 외부의 반송로봇에 의해 반송 개구부(66)를 통하여 이온 주입후의 반도체 웨이퍼(W)가 챔버(6) 내의 열처리 공간(65)에 반입된다. 반송로봇에 의해 반입된 반도체 웨이퍼(W)는 유지부(7)의 바로 위쪽 위치까지 진출하여 정지한다. 그리고, 이동재치기구(10)의 한 쌍의 이동재치 아암(11)이 퇴피 위치로부터 이동재치 동작 위치로 수평 이동하여 상승함으로써, 리프트 핀(12)이 관통구멍(79)을 통하여 서셉터(74)의 상면으로부터 돌출하여 반도체 웨이퍼(W)를 수취(受取)한다.
반도체 웨이퍼(W)가 리프트 핀(12)에 재치된 후, 반송로봇이 열처리 공간(65)으로부터 퇴출하여, 게이트 밸브(185)에 의해 반송 개구부(66)가 폐쇄된다. 그리고, 한 쌍의 이동재치 아암(11)이 하강함으로써, 반도체 웨이퍼(W)는 이동재치기구(10)으로부터 유지부(7)의 서셉터(74)에 주고 받아져 수평 자세로 유지된다. 반도체 웨이퍼(W)는 이온 주입이 이루어진 표면을 상면으로 하여 서셉터(74)에 유지된다. 또한, 반도체 웨이퍼(W)는 서셉터(74)의 상면에서 5개의 가이드핀(76)의 내측에 유지된다. 서셉터(74)의 아래쪽으로까지 하강한 한 쌍의 이동재치 아암(11)은 수평이동기구(13)에 의해 퇴피 위치, 즉 오목부(62)의 내측으로 퇴피한다.
반도체 웨이퍼(W)가 유지부(7)의 서셉터(74)에 재치되어 유지된 후, 할로겐 가열부(4)의 40개의 할로겐 램프(HL)가 일제히 점등하여 예비 가열(어시스트 가열)이 개시된다. 할로겐 램프(HL)로부터 출사된 할로겐광은 석영으로 형성된 하측 챔버창(64) 및 서셉터(74)를 투과하여 반도체 웨이퍼(W)의 이면(裏面)으로부터 조사된다. 할로겐 램프(HL)로부터의 광 조사를 받음으로써 반도체 웨이퍼(W)의 온도가 상승한다. 또한, 이동재치기구(10)의 이동재치 아암(11)은 오목부(62)의 내측으로 퇴피하여 있기 때문에, 할로겐 램프(HL)에 의한 가열의 장해가 되는 경우는 없다.
도 9는 반도체 웨이퍼(W)의 표면 온도의 변화를 나타내는 도면이다. 반도체 웨이퍼(W)가 반입되어 서셉터(74)에 재치된 후, 제어부(3)가 시각 t0에 40개의 할로겐 램프(HL)를 점등시켜 할로겐광 조사에 의해 반도체 웨이퍼(W)를 800℃ 이하의 예비 가열 온도 T1(본 실시형태에서는, 500℃)까지 승온하고 있다. 반도체 웨이퍼(W)의 온도는 접촉식 온도계(130) 및 방사 온도계(120)에 의해 측정되어 있다. 이들에 의해 측정된 반도체 웨이퍼(W)의 온도는 제어부(3)에 전달된다. 즉, 제어부(3)는 접촉식 온도계(130) 및 방사 온도계(120)에 의한 측정치에 기초하여, 반도체 웨이퍼(W)의 온도가 예비 가열 온도 T1이 되도록 할로겐 램프(HL)의 출력을 피드백 제어하고 있다.
반도체 웨이퍼(W)의 온도가 예비 가열 온도 T1에 도달한 후, 제어부(3)는 반도체 웨이퍼(W)를 그 예비 가열 온도 T1에 잠시 유지한다. 구체적으로는, 접촉식 온도계(130) 및 방사 온도계(120)에 의해 측정되는 반도체 웨이퍼(W)의 온도가 예비 가열 온도 T1에 도달한 시각 t1에서 제어부(3)가 할로겐 램프(HL)의 출력을 제어하여 반도체 웨이퍼(W)의 온도를 거의 예비 가열 온도 T1으로 유지하고 있다.
이러한 할로겐 램프(HL)에 의한 예비 가열을 행함으로써, 반도체 웨이퍼(W)의 전체를 예비 가열 온도 T1으로 균일하게 승온하고 있다. 할로겐 램프(HL)에 의한 예비 가열의 단계에 있어서는, 보다 방열이 생기기 쉬운 반도체 웨이퍼(W)의 주연부의 온도가 중앙부보다 저하하는 경향에 있지만, 할로겐 가열부(4)에서의 할로겐 램프(HL)의 배치 밀도는 반도체 웨이퍼(W)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역의 쪽이 높아진다. 이 때문에, 방열이 생기기 쉬운 반도체 웨이퍼(W)의 주연부에 조사되는 광량이 많아져, 예비 가열 단계에서의 반도체 웨이퍼(W)의 면내 온도 분포를 균일한 것으로 할 수 있다. 또한, 챔버측부(61)에 장착된 반사 링(69)의 내주면은 경면으로 되어 있기 때문에, 이 반사 링(69)의 내주면에 의해 반도체 웨이퍼(W)의 주연부를 향하여 반사 광량이 많아져, 예비 가열 단계에서의 반도체 웨이퍼(W)의 면내 온도 분포를 보다 균일한 것으로 할 수 있다.
다음으로, 반도체 웨이퍼(W)의 온도가 예비 가열 온도 T1에 도달하여 소정 시간이 경과한 시각 t2에 플래시 램프(FL)로부터 플래시광을 조사하여 플래시 가열을 실행한다. 또한, 반도체 웨이퍼(W)의 온도가 예비 가열 온도 T1에 도달한 시각 t1로부터 플래시 램프(FL)가 발광하는 시각 t2까지의 시간은 수 초 정도이다. 플래시 램프(FL)가 플래시광 조사를 행함에 있어서는, 미리 전원유닛(95)에 의해 콘덴서(93)에 전하를 축적하여 둔다. 그리고, 콘덴서(93)에 전하가 축적된 상태에서, 제어부(3)의 펄스발생기(31)로부터 IGBT(96)에 펄스신호를 출력하여 IGBT(96)를 온 오프 구동한다. 제1 실시형태에 있어서는, IGBT(96)의 온 오프 구동에 의해 콘덴서(93)와 플래시 램프(FL)와의 접속을 단속함으로써, 플래시 램프(FL)를 2회 발광, 즉 2회의 플래시광 조사를 행하고 있다.
펄스발생기(31)가 출력하는 펄스신호의 파형은 펄스폭의 시간(온 시간)과 펄스간격의 시간(오프 시간)을 파라미터로서 순차 설정한 레시피를 입력부(33)로부터 입력함으로써 규정할 수 있다. 도 10은 제1 실시형태에서 입력부(33)로부터 입력하는 레시피의 일례를 나타내는 도면이다. 도 10에 나타내는 레시피의 예에서는, 2회의 플래시광 조사에 대응하는 2개의 단계가 설정되어 있고, 제1 단계에서는, 1밀리초(=1000마이크로초)의 온 시간과 3밀리초의 오프 시간이 설정되고, 제2 단계에서는, 0.9밀리초의 온 시간이 설정되어 있다. 또한, 제2 단계에 오프 시간이 설정되어 있지 않는 것은, 제2 단계에서의 플래시광 조사가 최종 단의 발광으로 되어, 특별히 오프 시간을 설정할 필요가 없기 때문이다(적당한 임의의 수치를 설정하도록 하여도 좋다).
도 10에 나타내는 파라미터를 기술한 레시피를 오퍼레이터가 입력부(33)로부터 제어부(3)에 입력하면, 그에 따라 제어부(3)의 파형설정부(32)는 온 오프를 반복하는 펄스파형을 설정한다. 그리고, 파형설정부(32)에 의해 설정된 펄스파형에 따라 펄스발생기(31)가 펄스신호를 출력한다. 그 결과, IGBT(96)의 게이트에는, 온 오프를 반복하는 파형의 펄스신호가 인가되어, IGBT(96)의 온 오프 구동이 제어되게 된다.
도 11은 펄스신호의 파형과 회로에 흐르는 전류와의 상관을 나타내는 도면이다. 도 11(a)는 펄스발생기(31)로부터 출력되는 펄스신호의 파형을 나타내며, 도 11(b)는 플래시 램프(FL)를 포함한 도 8의 회로에 흐르는 전류의 파형을 나타낸다. 도 10에 나타내는 바와 같이 레시피가 입력부(33)로부터 제어부(3)에 입력되면, 도 11(a)에 나타내는 바와 같은 파형이 파형설정부(32)에 의해 설정되고, 이러한 파형의 펄스신호가 펄스발생기(31)로부터 출력된다. 도 11(a)에 나타내는 펄스파형에 있어서는, 제1의 플래시광 조사에 대응하는 폭 1밀리초의 제1 펄스가 설정됨과 함께, 제2의 플래시광 조사에 대응하는 폭 0.9밀리초의 제2 펄스가 설정되어 있다. 제1 펄스와 제2 펄스 사이의 간격은 3밀리초이다. 도 11(a)에 나타내는 바와 같은 파형의 펄스신호가 IGBT(96)의 게이트에 인가되어, IGBT(96)의 온 오프 구동이 제어되게 된다. 구체적으로는, IGBT(96)의 게이트에 입력되는 펄스신호가 온일 때에는, IGBT(96)가 온 상태로 되며, 펄스신호가 오프일 때에는, IGBT(96)가 오프 상태로 된다.
또한, 펄스발생기(31)로부터 출력하는 펄스신호가 온으로 될 때마다 온으로 되는 타이밍과 동기(同期)하여 제어부(3)가 트리거 회로(97)를 제어하여 트리거 전극(91)에 고전압(트리거 전압)을 인가한다. 콘덴서(93)에 전하가 축적된 상태에서 IGBT(96)의 게이트에 제1 펄스가 입력되고, 또한 그와 동기하여 트리거 전극(91)에 고전압이 인가되면, 플래시 램프(FL)의 유리관(92) 내의 양단 전극 사이에 전류가 흐르기 시작하고, 그 때의 크세논의 원자 혹은 분자의 여기에 의해 광이 방출되어 제1의 플래시광 조사가 행하여진다. 그리고, 1밀리초 후에 제1 펄스가 오프로 되면, 플래시 램프(FL)의 유리관(92) 내에 흐르는 전류값이 감소하여, 일단 플래시 램프(FL)가 완전하게 소등된다. 즉, 제1의 플래시광 조사에서의 플래시 램프(FL)의 조사 시간은 제1 펄스의 온 시간과 같은 1밀리초이다.
다음으로, 제1 펄스가 오프로 되어, 3밀리초 후에 IGBT(96)의 게이트에 제2 펄스가 입력되고, 또한 그와 동기하여 트리거 전극(91)에 고전압이 인가되면, 유리관(92) 내의 양단 전극 사이에 다시 전류가 흐르기 시작하고, 플래시 램프(FL)로부터 제2의 플래시광 조사가 행하여진다. 그리고, 0.9밀리초 후에 제2 펄스가 오프로 되면, 유리관(92) 내에 흐르는 전류값이 감소하여, 플래시 램프(FL)가 다시 소 등된다. 즉, 제2의 플래시광 조사에서의 플래시 램프(FL)의 조사 시간은 제2 펄스의 온 시간과 같은 0.9밀리초이다. 이와 같이 하여, 플래시 램프(FL)에는, 도 11(b)에 나타내는 바와 같은 파형의 전류가 흘러, 플래시 램프(FL)는 2회 발광한다. 또한, 각 펄스에 대응하는 개개의 전류 파형은 코일(94)의 정수에 의해 규정된다.
플래시 램프(FL)의 발광 출력은 플래시 램프(FL)에 흐르는 전류에 거의 비례한다. 따라서, 플래시 램프(FL)의 발광 출력의 출력 파형(프로파일)은 도 11(b)에 나타낸 전류 파형과 같은 패턴으로 된다. 도 11(b)에 나타내는 바와 같은 플래시 램프(FL)로부터의 출력 파형에서, 유지부(7)의 서셉터(74)에 재치된 반도체 웨이퍼(W)에 플래시광 조사가 행하여진다.
도 12는 도 9의 플래시 가열 근방(시각 t2 전후)을 확대한 도면이다. 도 12에 있어서, 실선으로 나타내는 것은 반도체 웨이퍼(W)의 표면의 온도이며, 점선으로 나타내는 것은 반도체 웨이퍼(W)의 이면의 온도이다. 할로겐 램프(HL)에 의한 예비 가열의 단계에서는, 반도체 웨이퍼(W)의 전체가 균일하게 가열되고 있어, 표면 및 이면의 양쪽이 같은 예비 가열 온도 T1으로 승온되어 있다. 그리고, 시각 t21에서 IGBT(96)의 게이트에 제1 펄스가 입력되고, 또한 그와 동기하여 트리거 전극(91)에 고전압이 인가되면, 플래시 램프(FL)로부터 제1의 플래시광 조사가 행하여진다. 이 제1의 플래시광 조사에 의해 반도체 웨이퍼(W)의 표면 온도는 순간적으로 1000℃ 이상의 처리 온도 T2(본 실시형태에서는, 약 1200℃)까지 상승하는 한편, 그 순간의 이면 온도는 예비 가열 온도 T1로부터 그다지 상승하지 않는다. 즉, 반도체 웨이퍼(W)의 표면과 이면에 순간적으로 온도차가 발생한다.
이러한 플래시광 조사 시에 생기는 반도체 웨이퍼(W)의 표면과 이면과의 온도차는 표면으로부터 이면으로의 열전도에 의해 단시간 중에 소멸한다. 즉, 순간적으로 승온한 반도체 웨이퍼(W)의 표면에서 이면으로 향해서 열전도가 생겨 거기에 따라 표면의 온도가 급속히 저하함과 함께 이면의 온도가 약간 상승한다. 그리고, 단시간 동안에 반도체 웨이퍼(W)의 표면의 온도와 이면의 온도가 같아지게 된다. 예를 들면, φ300mm의 반도체 웨이퍼(W)(두께는 0.775mm)이면, 플래시광 조사의 순간부터 표면 온도와 이면 온도가 동일해지기까지 필요로 하는 시간은 약 15밀리초 정도이다.
제1 실시형태에 있어서는, 시각 t21에서 제1의 플래시광 조사가 행하여진 후, 반도체 웨이퍼(W)의 표면의 온도와 이면의 온도가 같아지게 되기 전에, 시각 t22에서 IGBT(96)의 게이트에 제2 펄스가 입력되고, 또한 그와 동기하여 트리거 전극(91)에 고전압이 인가되어 플래시 램프(FL)로부터 제2의 플래시광 조사가 행하여진다. 이 제2의 플래시광 조사에 의해 반도체 웨이퍼(W)의 표면 온도는 다시 순간적으로 처리 온도 T2까지 상승한다. 그리고, 제2의 플래시광 조사 후, 다시 반도체 웨이퍼(W)의 표면으로부터 이면을 향한 열전도가 생겨, 시각 t23에 반도체 웨이퍼(W)의 표면의 온도와 이면의 온도가 같아지게 된다. 또한, 도 9의 시각 스케일은 초(秒)임에 대하여, 도 12의 시각 스케일은 밀리초이기 때문에, t21로부터 t23는 어느 쪽도 도 9에서는, t2로 겹쳐서 표시된다.
이러한 2회의 플래시광 조사에 의해, 반도체 웨이퍼(W)에 첨가된 불순물의 열에 의한 확산을 억제하면서 불순물의 활성화를 행할 수 있다. 도 9로 돌아와서, 제2의 플래시광 조사가 종료된 후, 소정 시간 경과 후에 할로겐 램프(HL)가 소등된다. 이에 의해, 반도체 웨이퍼(W)가 강온(降溫)을 개시한다. 또한, 할로겐 램프(HL)가 소등됨과 함께, 셔터기구(2)가 셔터판(21)을 할로겐 가열부(4)와 챔버(6) 사이의 차광 위치에 삽입한다. 할로겐 램프(HL)가 소등되어도, 곧바로 필라멘트나 관벽의 온도가 저하되는 것은 아니며, 잠시 고온의 필라멘트 및 관벽으로부터 복사열이 계속 방사되고, 이것이 반도체 웨이퍼(W)의 강온을 방해한다. 셔터판(21)이 삽입됨으로써, 소등 직후의 할로겐 램프(HL)로부터 열처리 공간(65)에 방사되는 복사열이 차단되는 것으로 되어, 반도체 웨이퍼(W)의 강온속도를 높일 수 있다.
그리고, 반도체 웨이퍼(W)의 온도가 소정 이하까지 강온된 후, 이동재치기구(10)의 한 쌍의 이동재치 아암(11)이 다시 퇴피 위치로부터 이동재치 동작 위치로 수평 이동하여 상승함으로써, 리프트 핀(12)이 서셉터(74)의 상면으로부터 돌출하여 열처리 후의 반도체 웨이퍼(W)를 서셉터(74)로부터 수취한다. 이어서, 게이트 밸브(185)에 의해 폐쇄되어 있던 반송 개구부(66)가 개방되고, 리프트 핀(12) 상에 재치된 반도체 웨이퍼(W)가 장치 외부의 반송로봇에 의해 반출되어, 열처리 장치(1)에서의 반도체 웨이퍼(W)의 가열 처리가 완료된다.
제1 실시형태에 있어서는, 반도체 웨이퍼(W)에 대하여 1회째의 플래시광 조사를 행하여 반도체 웨이퍼(W)의 표면을 가열한 후, 그 반도체 웨이퍼(W)의 표면의 온도와 이면의 온도가 같아지게 되기 전에 2회째의 플래시광 조사를 행하여 반도체 웨이퍼(W)의 표면을 재가열하고 있다. 구체적으로는, 플래시광 조사의 순간부터 표면 온도와 이면 온도가 동일하게 되기까지 필요로 하는 시간은 약 15밀리초 정도이기 때문에, 1회째의 플래시광 조사를 행하고 나서 15밀리초 이내에 2회의 플래시광 조사를 행하여 반도체 웨이퍼(W)의 표면을 재가열하고 있다.
1회째의 플래시광 조사를 행한 후, 반도체 웨이퍼(W)의 표면의 온도와 이면의 온도가 동일해진 후에 2회째의 플래시광 조사를 행하면, 표면의 온도가 이면에의 열전도에 의해 상당히 저하되고 나서 2회째의 플래시광 조사를 행하게 되기 때문에, 2회째의 플래시광 조사에 의한 반도체 웨이퍼(W)의 표면의 도달 온도도 비교적 낮은 것으로 되지 않을 수 없다. 제1 실시형태와 같이, 1회째의 플래시광 조사를 행한 후, 반도체 웨이퍼(W)의 표면의 온도와 이면의 온도가 같아지게 되기 전에 2회째의 플래시광 조사를 행하도록 하면, 반도체 웨이퍼(W)의 표면 온도가 저하되기 전에 2회째의 플래시광 조사를 행하는 것으로 되기 때문에, 2회째의 플래시광 조사에 의한 반도체 웨이퍼(W)의 표면의 도달 온도를 상기한 것보다 높게 할 수 있다.
그 결과, 도 10에 도시한 바와 같이, 2회째의 플래시광 조사의 조사 시간을 1회째보다 짧게 하여 플래시광 조사에 소비하는 에너지를 줄였더라도, 2회째의 플래시광 조사에 의한 반도체 웨이퍼(W)의 표면 도달 온도를 1회째와 같은 처리 온도 T2로 할 수 있다. 이는, 1회째의 플래시광 조사에 의해 축적되어 있는 전하량이 감소되어 있는 콘덴서(93)로부터 다시 플래시 램프(FL)에 전하를 공급하여 2회째의 플래시광 조사를 행하는 경우에 매우 적합하다.
제1 실시형태에 있어서는, 2회의 플래시광 조사를 행하도록 하고 있었지만, 플래시광 조사의 회수는 2회로 한정되는 것은 아니며, 3회 이상이어도 좋다. 예를 들면, 3회의 플래시광 조사를 행하는 경우에는, 상기와 마찬가지로 하여 2회째의 플래시광 조사를 행한 후, 반도체 웨이퍼(W)의 표면의 온도와 이면의 온도가 같아지게 되기 전에 3회째의 플래시광 조사를 행한다.
즉, n회(n은 2 이상의 정수)의 플래시광 조사를 행하는 경우에, 반도체 웨이퍼(W)에 대하여 i회째(i는 (n-1) 이하의 자연수)의 플래시광 조사를 행하여 반도체 웨이퍼(W)의 표면을 가열한 후, 그 반도체 웨이퍼(W)의 표면의 온도와 이면의 온도가 같아지게 되기 전에 (i＋1)회째의 플래시광 조사를 행하여 반도체 웨이퍼(W)의 표면을 재가열하도록 플래시 램프(FL)의 발광을 제어하면 좋다. 이와 같이 하면, n회의 플래시광 조사를 행하는 경우에, i회째의 플래시광 조사 후에 반도체 웨이퍼(W)의 표면온도가 저하되기 전에 (i＋1)회째의 플래시광 조사를 행하게 되어, 회수의 증가에 따라 소비 에너지가 적게 되었더라도 각 회의 플래시광 조사에 의한 반도체 웨이퍼(W)의 표면의 가열 효율을 향상시킬 수 있다. i회째의 플래시광 조사와 (i＋1)회째의 플래시광 조사와의 간격을 상기보다 짧게 하면 i회째보다 (i＋1)회째의 표면 도달 온도를 높게 할 수 있고, 반대로 길게 하면 i회째보다 (i＋1)회째의 표면 도달 온도를 낮게 할 수 있다. 또한, 1회째의 플래시광 조사로부터 최후 (n회째)의 플래시광 조사가 완료될 때까지의 시간은 1초 미만이다.
＜제2 실시형태＞
다음으로, 본 발명의 제2 실시형태에 대하여 설명한다. 제2 실시형태의 열처리 장치의 구성은 제1 실시형태와 완전히 같다. 또한, 제2 실시형태에서의 반도체 웨이퍼(W)의 처리 순서에 대하여도 대략 제1 실시형태와 마찬가지(도 9 참조)이며, 복수 회의 플래시광 조사를 행한다.
제1 실시형태와 마찬가지로, 할로겐 램프(HL)에 의한 예비 가열에 의해 반도체 웨이퍼(W)의 온도가 예비 가열 온도 T1에 도달하여 소정 시간이 경과한 시각 t2에 플래시 램프(FL)로부터 플래시광을 조사하여 플래시 가열을 실행한다. 플래시 램프(FL)로부터 플래시광 조사를 행함에 있어서는 미리 콘덴서(93)에 전하를 축적한 상태에서, 제어부(3)의 펄스발생기(31)로부터 IGBT(96)에 펄스신호를 출력하여 IGBT(96)를 온 오프 구동한다. 제2 실시형태에 있어서는, IGBT(96)의 온 오프 구동에 의해 콘덴서(93)와 플래시 램프(FL)와의 접속을 단속함으로써, 플래시 램프(FL)를 3회 발광, 즉 3회의 플래시광 조사를 행하고 있다.
도 13은 3회의 플래시광 조사에서의 각각의 플래시 램프(FL)의 조사시간을 1밀리초로 하였을 때의 반도체 웨이퍼(W)의 표면 온도의 변화를 나타내는 도면이다.구체적으로는, 도 10에 나타내는 레시피에 있어서, 3회의 플래시광 조사에 대응하는 3개의 단계의 온 시간을 모두 1밀리초로 설정하고(오프 시간은 4밀리초), 그 레시피를 입력부(33)로부터 제어부(3)에 입력한다. 이에 의해, 폭 1밀리초의 3개의 펄스가 순차적으로 IGBT(96)의 게이트에 인가되어, IGBT(96)의 1밀리초 온 상태로 되는 것이 3회 반복되게 된다.
또한, 펄스발생기(31)로부터 출력하는 펄스신호가 온으로 될 때마다 그 타이밍과 동기하여 제어부(3)가 트리거 회로(97)를 제어하여 트리거 전극(91)에 고전압을 인가한다. 그 결과, 플래시 램프(FL)가 3회 발광하여, 조사 시간 1밀리초의 플래시광 조사가 3회 반복되게 된다. 이러한 조사 시간 1밀리초의 플래시광 조사를 3회 반복한 경우, 도 13에 도시하는 바와 같이, 3회의 플래시광 조사에 의한 반도체 웨이퍼(W)의 표면도달 온도는 대략 같아지게 된다.
한편, 도 14는 3회의 플래시광 조사에서의 각각의 플래시 램프(FL)의 조사 시간을 1.4밀리초로 하였을 때의 반도체 웨이퍼(W)의 표면 온도의 변화를 나타내는 도면이다. 상기와 마찬가지로, 3회의 플래시광 조사에 대응하는 3개의 단계의 온 시간을 모두 1.4밀리초로 설정하고(오프 시간은 4밀리초), 그 레시피를 입력부(33)로부터 제어부(3)에 입력한다. 그리고, 펄스발생기(31)로부터 출력하는 펄스신호가 온으로 될 때마다 그 타이밍과 동기하여 제어부(3)가 트리거 회로(97)를 제어하여 트리거 전극(91)에 고전압을 인가한다. 그 결과, 플래시 램프(FL)가 3회 발광하여, 조사 시간 1.4밀리초의 플래시광 조사가 3회 반복되게 된다. 이러한 조사 시간 1.4밀리초의 플래시광 조사를 3회 반복한 경우, 도 14에 도시하는 바와 같이, 1회째의 플래시광 조사에 반도체 웨이퍼(W)의 표면 도달 온도는 높아지지만, 2회째 이후의 플래시광 조사에 의한 표면 도달 온도는 회수가 증가할 때마다 낮아진다.
도 13과 도 14를 대비하면 분명한 바와 같이, 똑같이 3회의 플래시광 조사를 행하는 경우라도, 조사 시간이 1밀리초에서는, 반도체 웨이퍼(W)의 표면 도달 온도가 거의 같아짐에 대하여, 조사 시간이 1.4밀리초로 길어지면 표면 도달 온도가 점차 낮아진다. 조사 시간 1.4밀리초에서는, 1회째의 플래시광 조사에 의한 표면 도달 온도를 2, 3회째의 플래시광 조사에서는 유지할 수 없다. 이는, 조사 시간이 길어질수록 1회의 플래시광 조사에 의한 소비 에너지가 많아져, 그만큼 콘덴서(93)에 축적되어 있는 전하가 적게 되어, 2회째 이후의 플래시광 조사시에 플래시 램프(FL)를 흐르는 전류값이 큰폭으로 적어지기 때문이다.
본 발명자가 플래시 램프(FL)의 조사 시간과 콘덴서(93)에 축적되어 있는 전하에 의한 에너지의 소비량과의 상관관계에 대하여 예의(銳意) 조사를 행한 결과, 도 15와 같은 결과가 얻어졌다. 플래시 램프(FL)의 조사 시간에 대하여는, 도 10과 같은 레시피로 설정하는 펄스폭의 시간(온 시간)에 의해 변화시키고 있다. 한편, 콘덴서(93)에 축적되어 있는 전하의 에너지는 콘덴서(93)의 정전용량을 C, 전하에 의한 전압을 V로 하였을 때에 CVZ/2로 산정된다. 어느 펄스폭에 대하여도, 플래시광 조사 전의 전원유닛(95)에 의한 초기의 충전전압은 4000V로 하고 있다. 그리고, 설정한 펄스폭에서의 1회의 플래시광 조사가 종료된 시점에서 콘덴서(93)에 잔류되어 있는 전하의 전압(잔류 전압)과 초기의 충전전압과의 차이 만큼으로부터 소비한 에너지를 산정하여, 그 소비량을 도 15에 기재하고 있다.
도 15에 도시하는 바와 같이, 조사 시간(펄스폭시간)이 1.0밀리초에서는, 1회의 조사로 초기에 콘덴서(93)에 축적되어 있던 에너지의 25%가 소비됨에 대하여, 1.4밀리초에서는, 초기에 콘덴서(93)에 축적되어 있던 에너지의 40%가 소비된다. 이 때문에, 조사 시간 1.4밀리초에서 3회의 플래시광 조사를 행한 경우에는, 특히 후단(後段)의 플래시광 조사시에 콘덴서(93)에 충분한 에너지가 잔류되지 않고, 플래시 램프(FL)에 흐르는 전류값이 큰폭으로 적게 되어 발광 강도가 약해져, 반도체 웨이퍼(W)의 표면 도달 온도가 낮아진 것이라고 생각된다.
그래서, 제2 실시형태에 있어서는, n회(n은 2 이상의 정수)의 플래시광 조사를 행하는 경우에서의 각 회의 플래시광 조사로 소비하는 에너지 Pflash를 다음의 식 (1)처럼 규정하고 있다. 식 (1)에 있어서, Pinitial는 최초의 플래시광 조사를 행하기 전의 초기의 콘덴서(93)에 축적되어 있는 에너지이다(충전유닛(95)에 의한 충전 직후의 에너지).
[수 1]
Figure pat00001
식 (1)에 의하면, 플래시광 조사를 2회 행한다면, 플래시 램프(FL)로부터 1회의 플래시광 조사를 행할 때 소비하는 에너지 Pflash를, 최초의 플래시광 조사를 행하기 전에 콘덴서(93)에 축적된 에너지 Pinitial의 1/3 이하로 한다. 또한, 플래시광 조사를 3회 행한다면, 플래시 램프(FL)로부터 1회의 플래시광 조사를 행할 때 소비하는 에너지 Pflash를, 최초의 플래시광 조사를 행하기 전에 콘덴서(93)에 축적된 에너지 Pinitial의 1/4 이하로 한다. 요컨대, 플래시광 조사를 n회(n은 2 이상의 정수) 행한다면, 플래시 램프(FL)로부터 1회의 플래시광 조사를 행할 때 소비하는 에너지 Pflash를, 최초의 플래시광 조사를 행하기 전에 콘덴서(93)에 축적된 에너지 Pinitial의 1/(n＋1) 이하로 하는 것이다. 또한, 1회째의 플래시광 조사로부터 최후 (n회째)의 플래시광 조사가 완료되기까지의 시간은 1초 미만이다.
1회의 플래시광 조사로 소비하는 에너지 Pflash는 도 15의 표에 근거하여 펄스폭의 시간을 레시피로 설정함으로써 조정할 수 있다. 예를 들면, 1회의 소비 에너지 Pflash를 초기의 에너지 Pinitial의 1/3 이하로 한다면, 펄스폭의 시간을 1.2밀리초 이하로 하면 좋다. 또한, 1회의 소비 에너지 Pflash를 초기의 에너지 Pinitial의 1/4 이하로 한다면, 펄스폭의 시간을 1.0밀리초 이하로 하면 좋다. 이러한 펄스폭을 설정한 레시피를 입력부(33)로부터 제어부(3)에 입력함으로써, 상기 펄스폭을 갖는 펄스가 IGBT(96)의 게이트에 입력되고, 그 펄스폭의 시간만큼 IGBT(96)가 온 상태로 되어 콘덴서(93)와 플래시 램프(FL)와의 접속을 단속한다.
이와 같이 하면, n회의 플래시광 조사를 행할 때에, 각 회의 플래시광 조사에 필요한 최저한의 에너지를 확보할 수 있고, n회의 플래시광 조사의 전체에 걸쳐 각 회의 플래시광 조사에 의한 반도체 웨이퍼(W)의 표면의 가열 효율을 향상시킬 수 있다.
＜제3 실시형태＞
다음으로, 본 발명의 제3 실시형태에 대하여 설명한다. 제3 실시형태의 열처리 장치의 구성은 제1 실시형태와 완전히 같다. 또한, 제3 실시형태에서의 반도체 웨이퍼(W)의 처리 순서에 대하여도 대략 제1 실시형태와 마찬가지(도 9 참조)이며, 복수 회의 플래시광 조사를 행한다.
제1 실시형태와 마찬가지로, 할로겐 램프(HL)에 의한 예비 가열에 의해 반도체 웨이퍼(W)의 온도가 예비 가열 온도 T1에 도달하여 소정 시간이 경과한 시각 t2에 플래시 램프(FL)로부터 플래시광을 조사하여 플래시 가열을 실행한다. 플래시 램프(FL)로부터 플래시광 조사를 행함에 있어서는 미리 콘덴서(93)에 전하를 축적한 상태에서, 제어부(3)의 펄스발생기(31)로부터 IGBT(96)에 펄스신호를 출력하여 IGBT(96)를 온 오프 구동한다. 제3 실시형태에 있어서는, IGBT(96)의 온 오프 구동에 의해 콘덴서(93)와 플래시 램프(FL)와의 접속을 단속함으로써, 플래시 램프(FL)를 3회 발광, 즉 3회의 플래시광 조사를 행하고 있다.
도 16은 제3 실시형태에서 사용하는 레시피의 일례를 나타내는 도면이다. 제3 실시형태의 예에서는, 3회의 플래시광 조사에 대응하는 3개의 단계가 설정되어 있어, 제1 단계에서는 1.15밀리초(=1150마이크로초)의 온 시간과 4밀리초의 오프 시간이 설정되고, 제2 단계에서는, 1.2밀리초의 온 시간과 4밀리초의 오프 시간이 설정되며, 제3 단계에서는, 1.4밀리초의 온 시간이 설정되어 있다. 또한, 최종 단의 제3 단계에 오프 시간이 설정되어 있지 않은 것은 상기 도 10의 예와 같이 특별히 오프 시간을 설정할 필요가 없기 때문이다.
도 16에 나타내는 파라미터를 기술한 레시피를 오퍼레이터가 입력부(33)로부터 제어부(3)에 입력하면, 그에 따라 제어부(3)의 파형설정부(32)는 온 오프를 반복하는 펄스파형을 설정한다. 그리고, 파형설정부(32)에 의해 설정된 펄스 파형을 따라 펄스발생기(31)가 펄스신호를 IGBT(96)의 게이트에 출력하여, IGBT(96)를 온 오프 구동한다. 또한, 펄스발생기(31)로부터 출력하는 펄스신호가 온으로 될 때마다 그 타이밍과 동기하여 제어부(3)가 트리거 회로(97)를 제어하여 트리거 전극(91)에 고전압을 인가한다. 그 결과, 온 오프 구동되는 IGBT(96)에 의해 콘덴서(93)와 플래시 램프(FL)와의 접속이 단속되어 플래시 램프(FL)의 발광이 제어된다.
제3 실시형태에 있어서는 3회의 플래시광 조사가 행하여지고, 각각에서의 플래시 램프(FL)의 조사 시간은 각 단계의 온 시간과 같다. 도 16에 도시하는 바와 같이, 제3 실시형태에서는, 1회째의 플래시광 조사의 조사 시간(1.15밀리초)보다 2회째의 플래시광 조사의 조사 시간(1.2밀리초)의 쪽이 길다. 또한, 2회째의 플래시광 조사의 조사 시간(1, 2밀리초)보다 3회째의 플래시광 조사의 조사 시간(1.4밀리초)의 쪽이 길다.
도 17은 제3 실시형태에서의 반도체 웨이퍼(W)의 표면 온도의 변화를 나타내는 도면이다. 도 16에 나타내는 레시피에 근거하여 생성된 펄스신호에 의해 IGBT(96)를 온 오프 구동하고, 후단만큼 조사 시간이 길어지도록 플래시 램프(FL)의 발광을 제어함으로서, 도 17에 도시하는 바와 같이, 3회의 플래시광 조사에 의한 반도체 웨이퍼(W)의 표면 도달 온도를 대략 동일하게 할 수 있다. 이는, 복수 회의 플래시광 조사에서의 후단 조사 시간(온 시간)을 길게 함으로써, 전단(前段)에서 소비되어 감소한 콘덴서(93)에 잔류되어 있는 에너지보다 많이 취출할 수 있기 때문이며, 2회째 이후의 플래시광 조사이어도 필요한 최저한의 에너지를 확보할 수 있고, 그 결과 각 회의 플래시광 조사에 의한 반도체 웨이퍼(W)의 표면의 가열 효율을 향상시킬 수 있었기 때문이다.
이와 같이 제3 실시형태에 있어서는, n회(n은 2 이상의 정수)의 플래시광 조사를 행하는 경우에, 반도체 웨이퍼(W)에 대하여 1회째(i는 (n－1) 이하의 자연수)의 플래시광 조사를 조사 시간 t1으로 행한 후, (i＋1)회째의 플래시광 조사를 t1보다 긴 조사 시간 t(i＋1)로 행하도록 플래시 램프(FL)의 발광을 제어하고 있다. 이에 의해, n회의 플래시광 조사의 후단만큼 조사 시간이 길어지고, 전단에서 소비되어 감소한 콘덴서(93)의 잔류 에너지를 보다 많이 취출하여 각 회의 플래시광 조사에 의한 반도체 웨이퍼(W)의 표면의 가열 효율을 향상시킬 수 있다. 또한, 1회째의 플래시광 조사로부터 최후 (n회째)의 플래시광 조사가 완료될 때까지의 시간은 1초 미만이다.
＜제4 실시형태＞
다음으로, 본 발명의 제4 실시형태에 대하여 설명한다. 제4 실시형태의 열처리 장치의 구성은 제1 실시형태와 완전히 같다. 또한, 제4 실시형태에서의 반도체 웨이퍼(W)의 처리 순서에 대하여도 대략 제1 실시형태와 마찬가지(도 9 참조)이며, 복수 회( 제4 실시형태에서는, 적어도 3회 이상)의 플래시광 조사를 행한다.
제1 실시형태와 마찬가지로, 할로겐 램프(HL)에 의한 예비 가열에 의해 반도체 웨이퍼(W)의 온도가 예비 가열 온도 T1에 도달하여 소정 시간이 경과한 시각 t2에 플래시 램프(FL)로부터 플래시광을 조사하여 플래시 가열을 실행한다. 플래시 램프(FL)로부터 플래시광 조사를 행함에 있어서는 미리 콘덴서(93)에 전하를 축적한 상태에서, 제어부(3)의 펄스발생기(31)로부터 IGBT(96)에 펄스신호를 출력하여 IGBT(96)를 온 오프 구동한다. 제4 실시형태에 있어서는, IGBT(96)의 온 오프 구동에 의해 콘덴서(93)와 플래시 램프(FL)와의 접속을 단속함으로써, 플래시 램프(FL)를 3회 발광, 즉 3회의 플래시광 조사를 행하고 있다.
도 18은 제4 실시형태에서 사용하는 레시피의 일례를 나타내는 도면이다. 제4 실시형태의 예에서는, 3회의 플래시광 조사에 대응하는 3개의 단계가 설정되어 있어, 제1 단계에서는 1.2밀리초(=1200마이크로초)의 온 시간과 4밀리초의 오프 시간이 설정되고, 제2 단계에서는, 1.2밀리초의 온 시간과 1.5밀리초의 오프 시간이 설정되며, 또한 제3 단계에서는, 1.2밀리초의 온 시간이 설정되어 있다. 또한, 최종 단의 제3 단계에 오프 시간이 설정되어 있지 않은 것은 상기 도 10의 예와 같이 특별히 오프 시간을 설정할 필요가 없기 때문이다.
도 18에 나타내는 파라미터를 기술한 레시피를 오퍼레이터가 입력부(33)로부터 제어부(3)에 입력하면, 그에 따라 제어부(3)의 파형설정부(32)는 온 오프를 반복하는 펄스파형을 설정한다. 그리고, 파형설정부(32)에 의해 설정된 펄스 파형에 따라 펄스발생기(31)가 펄스신호를 IGBT(96)의 게이트에 출력하여, IGBT(96)를 온 오프 구동한다. 또한, 펄스발생기(31)로부터 출력하는 펄스신호가 온으로 될 때마다 그 타이밍과 동기하여 제어부(3)가 트리거 회로(97)를 제어하여 트리거 전극(91)에 고전압을 인가한다. 그 결과, 온 오프 구동되는 IGBT(96)에 의해 콘덴서(93)와 플래시 램프(FL)와의 접속이 단속되어 플래시 램프(FL)의 발광이 제어된다. 즉, 콘덴서(93)에 축적된 전하를 플래시 램프(FL)로 방전시킴으로써 반도체 웨이퍼(W)에 대하여 1회째의 플래시광 조사를 행한 후, 콘덴서(93)에 잔류되어 있는 전하를 플래시 램프(FL)로 방전시킴으로써 2회째의 플래시광 조사를 행하고, 그 후 콘덴서(93)에 잔류되어 있는 전하를 플래시 램프(FL)로 더 방전시킴으로써 3회째의 플래시광 조사를 행한다.
이와 같이 하여 제4 실시형태에서는, 3회의 플래시광 조사가 행하여지고, 각각에서의 플래시 램프(FL)의 조사 시간은 각 단계의 온 시간과 같다. 또한, 1회째의 플래시광 조사와 2회째의 플래시광 조사 사이의 간격(비조사 시간)은 제1 단계의 오프 시간과 같고, 2회째의 플래시광 조사와 3회째의 플래시광 조사 사이의 비조사 시간은 제2 단계의 오프 시간과 같다. 도 18에 도시하는 바와 같이, 제4 실시형태에서는, 3회의 플래시광 조사의 조사 시간은 서로 동일하고 1.2밀리초이며, 1회째의 플래시광 조사와 2회째의 플래시광 조사 사이의 비조사 시간(4밀리초)보다 2회째의 플래시광 조사와 3회째의 플래시광 조사 사이의 비조사 시간(1.5밀리초)의 쪽이 짧다.
도 19는 제4 실시형태에서의 반도체 웨이퍼(W)의 표면 온도의 변화를 나타내는 도면이다. 도 18에 나타내는 레시피에 근거하여 생성된 펄스신호에 의해 IGBT(96)를 온 오프 구동하고, 후단만큼 비조사 시간의 쪽이 짧아지도록 플래시 램프(FL)의 발광을 제어함으로써, 도 19에 도시하는 바와 같이, 3회의 플래시광 조사에 의한 반도체 웨이퍼(W)의 표면 도달 온도를 대략 동일하게 할 수 있다. 이는 복수 회의 플래시광 조사에서의 후단만큼 비조사 시간(오프 시간)을 짧게 함으로써, 플래시광 조사 후에 반도체 웨이퍼(W)의 표면 온도가 저하되기 전에 다음의 플래시광 조사를 행할 수 있기 때문이고, 후단만큼 콘덴서(93)에 잔류되어 있는 에너지가 적게 되었더라도 각 회의 플래시광 조사에 의한 반도체 웨이퍼(W)의 표면의 가열 효율을 향상시킬 수 있었기 때문이다.
이와 같이, 제4 실시형태에 있어서는, n회(n은 3 이상의 정수)의 플래시광 조사를 행하는 경우에, 반도체 웨이퍼(W)에 대하여 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다 (i＋1)회째의 플래시광 조사를 행하고 나서 (i＋2)회째의 플래시광 조사를 실시할 때까지의 비조사 시간의 쪽이 짧아지도록 플래시 램프(FL)의 발광을 제어하고 있다. 이에 의해, n회의 플래시광 조사의 후단만큼 조사 간격(비조사 시간)이 짧고, 플래시광 조사 후에 반도체 웨이퍼(W)의 표면 온도가 저하되기 전에 다음의 플래시광 조사를 행할 수 있기 때문이며, 각 회의 플래시광 조사에 의한 반도체 웨이퍼(W)의 표면의 가열 효율을 향상시킬 수 있다. 또한, 1회째의 플래시광 조사로부터 최후(n회째)의 플래시광 조사가 완료될 때까지의 시간은 1초 미만이다.
＜변형예＞
이상, 본 발명의 실시의 형태에 대하여 설명하였지만, 본 발명은 그 취지를 벗어나지 않는 한도에서 상술한 것 이외에 여러 가지의 변경을 행하는 것이 가능하다. 를 들면, 상기 각 실시형태에서는 펄스발생기(31)로부터 출력하는 펄스신호가 온으로 될 때마다 그 타이밍과 동기하여 트리거 전극(91)에 고전압을 인가하도록 하고 있었지만, 이에 한정되는 것은 아니며, 최초로 펄스신호가 온으로 될 때만 트리거 전극(91)에 고전압을 인가하도록 하여도 좋다. 이와 같이 하는 경우, 플래시광 조사 동안에 조금씩 IGBT(96)를 온 오프 구동시켜 작은 플래시를 반복하여 발생시킴으로써, 플래시 램프(FL)에 약한 전류를 계속 흘리도록 하여는 것이 다음의 플래시광 조사 시에 플래시 램프(FL)를 확실히 발광시킬 수 있다. 무엇보다, 플래시광 조사의 간격(비조사 시간)이 10밀리초 이내 정도이면, 미약(微弱) 전류를 계속 흘리지 않아도 다음에 IGBT(96)가 온 상태로 되어 콘덴서(93)와 플래시 램프(FL)를 접속하는 것만으로 플래시 램프(FL)를 재발광 시키는 것이 가능한 경우도 있다.
또한, 펄스발생기(31)로부터 출력하는 펄스신호가 온으로 될 때마다 트리거 전극(91)에 고전압을 인가하는 경우에는, 플래시 램프(FL)의 방전을 확실한 것으로 하기 위해 펄스신호가 온으로 되고 나서 소정 시간 후에 트리거 전압을 인가하도록 하여도 좋다. 이와 같이 한 경우, 플래시 램프(FL)의 조사 시간은 트리거 전극(91)에 고전압이 인가되고 나서 펄스신호가 오프로 될 때까지의 시간으로 되어, 상기 실시형태(조사 시간 = 펄스폭의 시간)와는 다르다. 또한, 플래시 램프(FL)의 조사 간격(비조사 시간)은 펄스신호가 오프로 되고나서 다음의 펄스에 대응하는 트리거 전압이 인가될 때까지의 시간으로 된다. 즉, 레시피 상에서의 온 시간, 오프 시간과 실제의 플래시 램프(FL)의 조사 시간, 비조사 시간이 일치하지 않게 된다. 이 때문에, 레시피로 설정하는 온 시간을 트리거 전극(91)에 트리거 전압이 인가되고 나서 펄스신호가 오프로 될 때까지의 시간으로 하고, 오프 시간을 펄스신호가 오프로 되고 나서 다음의 펄스에 대응하는 트리거 전압이 인가될 때까지의 시간으로 하는 것이 오퍼레이터의 조작성이 향상된다.
또한, 펄스신호의 파형의 설정은 입력부(33)로부터 일일이 상세하게 펄스폭 등의 파라미터를 입력하는 것에 한정되는 것은 아니며, 예를 들면, 오퍼레이터가 입력부(33)로부터 파형을 직접 그래픽적으로 입력하도록 하여도 좋고, 이전에 설정되어 자기 디스크 등의 기억부에 기억되고 있던 파형을 읽어내도록 하여도 좋고, 혹은 열처리 장치(1)의 외부로부터 다운로드하여도 좋다.
또한, 상기 각 실시형태에 있어서는, 스위칭 소자로서 IGBT(96)를 사용하였지만, 이를 대신하여 게이트에 입력된 신호 레벨에 따라 회로를 온 오프할 수 있는 다른 트랜지스터를 사용하도록 하여도 좋다. 무엇보다, 플래시 램프(FL)의 발광에는, 상당히 큰 전력이 소비되기 때문에, 대전력의 취급에 적절한 IGBT나 GTO(Gate Turn Off) 사일리스터를 스위칭 소자로서 채용하는 것이 바람직하다.
또한, 상기 각 실시형태에 있어서는, 플래시 가열부(5)에 30개의 플래시 램프(FL)를 구비하도록 하였지만, 이에 한정되는 것은 아니며, 플래시 램프(FL)의 개수는 임의가 수로 할 수 있다. 또한, 플래시 램프(FL)는 크세논 플래시 램프에 한정되는 것은 아니며, 크립톤 플래시 램프이어도 좋다. 또한, 할로겐 가열부(4)에 구비되는 할로겐 램프(HL)의 개수도 40개에 한정되는 것은 아니며, 임의가 수로 할 수 있다.
또한, 상기 각 실시형태에 있어서는, 할로겐 램프(HL)로부터의 할로겐광 조사에 의해 반도체 웨이퍼(W)를 예비 가열하도록 하였지만, 예비 가열의 방법은 이에 한정되는 것은 아니며, 핫 플레이트에 재치함으로써 반도체 웨이퍼(W)를 예비 가열하도록 하여도 좋다.
또한, 본 발명에 의한 열처리 장치에 의해 처리 대상이 되는 기판은 반도체 웨이퍼에 한정되는 것은 아니며, 액정표시장치 등의 플랫 패널 디스플레이에 사용하는 유리 기판이나 태양전지용의 기판이어도 좋다. 또한, 본 발명에 따른 기술은 금속과 실리콘과의 접합, 혹은 폴리 실리콘의 결정화에 적용하도록 하여도 좋다.
1 : 열처리 장치
2 : 셔터기구
3 : 제어부
4 : 할로겐 가열부
5 : 플래시 가열부
6 : 챔버
7 : 유지부
10 : 이동재치기구
21 : 셔터판
22 : 슬라이드 구동 기구
31 : 펄스발생기
32 : 파형설정부
33 : 입력부
61 : 챔버측부
62 : 오목부
63 : 상측 챔버창
64 : 하측 챔버창
65 : 열처리 공간
74 : 서셉터
91 : 트리거 전극
92 : 유리관
93 : 콘덴서
94 : 코일
96 : IGBT
97 : 트리거 회로
FL : 플래시 램프
HL : 할로겐 램프
W : 반도체 웨이퍼

Claims (29)

  1. 기판에 대하여 플래시광을 n회(n은 2 이상의 정수) 조사함으로써 상기 기판을 가열하는 열처리 방법에 있어서,
    기판에 대하여 i회째(i는 (n－1) 이하의 자연수)의 플래시광 조사를 행하여 상기 기판의 표면을 가열한 후, 상기 기판의 표면의 온도와 이면의 온도가 같아지게 되기 전에 (i＋1)회째의 플래시광 조사를 행하여 상기 기판의 표면을 재가열하는 것을 특징으로 하는 열처리 방법.
  2. 제1항에 있어서,
    콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써 i회째의 플래시광 조사를 행함과 함께, 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 방전시킴으로써 (i＋1)회째의 플래시광 조사를 행하는 것을 특징으로 하는 열처리 방법.
  3. 제2항에 있어서,
    상기 플래시 램프로부터 1회의 플래시광 조사를 행할 때 소비하는 에너지를, 최초의 플래시광 조사를 행하기 전에 상기 콘덴서에 축적된 에너지를 (n＋1)로 나눈 값 이하로 것을 특징으로 하는 열처리 방법.
  4. 제2항에 있어서,
    기판에 대하여 i회째의 플래시광 조사를 조사 시간 ti로 행한 후, (i＋1)회째의 플래시광 조사를 ti보다 긴 조사 시간 t(i+1)로 행하는 것을 특징으로 하는 열처리 방법.
  5. 제2항에 있어서,
    n은 3 이상의 정수이며,
    콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써 기판에 대하여 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 방전시킴으로써 (i＋1)회째의 플래시광 조사를 행할 때까지의 비(非)조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 더 방전시킴으로써 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧은 것을 특징으로 하는 열처리 방법.
  6. 기판에 대하여 플래시광을 n회(n은 2 이상의 정수) 조사함으로써 상기 기판을 가열하는 열처리 장치에 있어서,
    기판을 수용하는 챔버와,
    상기 챔버 내에서 기판을 유지하는 유지수단과,
    상기 유지수단에 유지된 기판에 플래시광을 조사하는 플래시 램프와,
    상기 플래시 램프가 발광하기 위한 전하를 축적하는 콘덴서와,
    상기 콘덴서와 상기 플래시 램프와의 접속을 단속하여 상기 플래시 램프의 발광을 제어하는 발광제어수단을 구비하고,
    상기 발광제어수단은, 상기 플래시 램프로부터 i회째(i는 (n－1) 이하의 자연수)의 플래시광 조사를 행하여 상기 기판의 표면을 가열한 후, 상기 기판의 표면의 온도와 이면의 온도가 같아지게 되기 전에 (i＋1)회째의 플래시광 조사를 행하여 상기 기판의 표면을 재가열하도록 상기 플래시 램프의 발광을 제어하는 것을 특징으로 하는 열처리 장치.
  7. 제6항에 있어서,
    상기 발광제어수단은, 상기 플래시 램프로부터 1회의 플래시광 조사를 행할 때 소비하는 에너지가 최초의 플래시광 조사를 행하기 전에 상기 콘덴서에 축적된 에너지를 (n＋1)로 나눈 값 이하로 되도록 상기 콘덴서와 상기 플래시 램프와의 접속을 단속하는 것을 특징으로 하는 열처리 장치.
  8. 제6항에 있어서,
    상기 발광제어수단은, 기판에 대하여 i회째(i는 (n－1) 이하의 자연수)의 플래시광 조사를 조사 시간 ti으로 행한 후, (i＋1)회째의 플래시광 조사를 t1보다 긴 조사 시간 t(i+1)로 행하도록 상기 플래시 램프의 발광을 제어하는 것을 특징으로 하는 열처리 장치.
  9. 제6항에 있어서,
    n은 3 이상의 정수이며,
    상기 발광제어수단은, 상기 플래시 램프로부터 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧아지도록 상기 플래시 램프의 발광을 제어하는 것을 특징으로 하는 열처리 장치.
  10. 제6 내지 제9항 중 어느 한 항에 있어서,
    상기 발광제어수단은, 상기 플래시 램프, 상기 콘덴서 및 코일과 직렬로 접속된 스위칭 소자를 구비하는 것을 특징으로 하는 열처리 장치.
  11. 제10항에 있어서,
    상기 스위칭 소자는, 절연 게이트 바이폴러 트랜지스터인 것을 특징으로 하는 열처리 장치.
  12. 기판에 대하여 플래시광을 n회(n은 2 이상의 정수) 조사함으로써 상기 기판을 가열하는 열처리 방법에 있어서,
    콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써 상기 플래시 램프로부터 1회의 플래시광 조사를 행할 때 소비하는 에너지를, 최초의 플래시광 조사를 행하기 전에 상기 콘덴서에 축적된 에너지를 (n＋1)로 나눈 값 이하로 하는 것을 특징으로 하는 열처리 방법.
  13. 제12항에 있어서,
    콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써 기판에 대하여 i회째(i는 (n－1) 이하의 자연수)의 플래시광 조사를 조사 시간 ti으로 행한 후, 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 방전시킴으로써 (i+1)회째의 플래시광 조사를 ti보다 긴 조사 시간 t(i+1)으로 행하는 것을 특징으로 하는 열처리 방법.
  14. 제12항에 있어서,
    n은 3 이상의 정수이며,
    콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써, 기판에 대하여 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 방전시킴으로써 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 더 방전시킴으로써 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧은 것을 특징으로 하는 열처리 방법.
  15. 기판에 대하여 플래시광을 n회(n은 2 이상의 정수) 조사함으로써 상기 기판을 가열하는 열처리 장치에 있어서,
    기판을 수용하는 챔버와,
    상기 챔버 내에서 기판을 유지하는 유지수단과,
    상기 유지수단에 유지된 기판에 플래시광을 조사하는 플래시 램프와,
    상기 플래시 램프가 발광하기 위한 전하을 축적하는 콘덴서와,
    상기 콘덴서와 상기 플래시 램프와의 접속을 단속하여 상기 플래시 램프의 발광을 제어하는 발광제어수단을 구비하고,
    상기 발광제어수단은, 상기 플래시 램프로부터 1회의 플래시광 조사를 행할 때 소비하는 에너지가 최초의 플래시광 조사를 행하기 전에 상기 콘덴서에 축적된 에너지를 (n＋1)로 나눈 값 이하로 되도록 상기 콘덴서와 상기 플래시 램프와의 접속을 단속하는 것을 특징으로 하는 열처리 장치.
  16. 제15항에 있어서,
    상기 발광제수단은, 기판에 대하여 i회째(i는 (i＋1) 이하의 자연수)의 플래시광 조사를 조사 시간 t1으로 행한 후, (i＋1)회째의 플래시광 조사를 ti보다 긴 조사 시간 t(i+1)로 행하도록 상기 플래시 램프의 발광을 제어하는 것을 특징으로 하는 열처리 장치.
  17. 제15항에 있어서,
    n은 3 이상의 정수이며,
    상기 발광제어수단은, 상기 플래시 램프로부터 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧아지도록 상기 플래시 램프의 발광을 제어하는 것을 특징으로 하는 열처리 장치.
  18. 제15 내지 제17항 중 어느 한 항에 있어서,
    상기 발광제어수단은, 상기 플래시 램프, 상기 콘덴서 및 코릴과 직렬로 접속된 스위칭 소자를 구비하는 것을 특징으로 하는 열처리 장치.
  19. 제18항에 있어서,
    상기 스위칭 소자는, 절연 게이트 바이폴러 트랜지스터인 것을 특징으로 하는 열처리 장치.
  20. 기판에 대하여 플래시광을 n회(n은 2 이상의 정수) 조사함으로써 상기 기판을 가열하는 열처리 방법에 있어서,
    콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써 기판에 대하여 i회째(i는 (n－1) 이하의 자연수)의 플래시광 조사를 조사 시간 ti으로 행한 후, 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 방전시킴으로써 (i＋1)회째의 플래시광 조사를 t1보다 긴 조사 시간 t(i＋1)로 행하는 것을 특징으로 하는 열처리 방법.
  21. 제20항에 있어서,
    n은 3 이상의 정수이며,
    콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써 기판에 대하여 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 방전시킴으로써 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 더 방전시킴으로써 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧은 것을 특징으로 하는 열처리 방법.
  22. 기판에 대하여 플래시광을 n회(n은 2 이상의 정수) 조사함으로써 상기 기판을 가열하는 열처리 장치에 있어서,
    기판을 수용하는 챔버와,
    상기 챔버 내에서 기판을 유지하는 유지수단과,
    상기 유지수단에 유지된 기판에 플래시광을 조사하는 플래시 램프와,
    상기 플래시 램프가 발광하기 위한 전하를 축적하는 콘덴서와,
    상기 콘덴서와 상기 플래시 램프와의 접속을 단속하여 상기 플래시 램프의 발광을 제어하는 발광제어수단을 구비하고,
    상기 발광제어수단은, 기판에 대하여 i회째(i는 (i＋1) 이하의 자연수)의 플래시광 조사를 조사 시간 t1으로 행한 후, (i＋1)회째의 플래시광 조사를 t1보다 긴 조사 시간 t(i＋1)로 행하도록 상기 플래시 램프의 발광을 제어하는 것을 특징으로 하는 열처리 장치.
  23. 제22항에 있어서,
    n은 3 이상의 정수이며,
    상기 발광제어수단은, 상기 플래시 램프로부터 i회째(i는 (n－2)이하의 자연수)의 플래시광 조사를 행하고 나서 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧아지도록 상기 플래시 램프의 발광을 제어하는 것을 특징으로 하는 열처리 장치.
  24. 제22항 또는 제23항에 있어서,
    상기 발광제어수단은, 상기 플래시 램프, 상기 콘덴서 및 코일과 직렬로 접속된 스위칭 소자를 구비하는 것을 특징으로 하는 열처리 장치.
  25. 제24항에 있어서,
    상기 스위칭 소자는, 절연 게이트 바이폴러 트랜지스터인 것을 특징으로 하는 열처리 장치.
  26. 기판에 대하여 플래시광을 n회(n은 3 이상의 정수) 조사함으로써 상기 기판을 가열하는 열처리 방법에 있어서,
    콘덴서에 축적된 전하를 플래시 램프로 방전시킴으로써 기판에 대하여 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 방전시킴으로써 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 상기 콘덴서에 잔류되어 있는 전하를 상기 플래시 램프로 더 방전시킴으로써 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧은 것을 특징으로 하는 열처리 방법.
  27. 기판에 대하여 플래시광을 n회(n은 3 이상의 정수) 조사함으로써 상기 기판을 가열하는 열처리 장치에 있어서,
    기판을 수용하는 챔버와,
    상기 챔버 내에서 기판을 유지하는 유지수단과,
    상기 유지수단에 유지된 기판에 플래시광을 조사하는 플래시 램프와,
    상기 플래시 램프가 발광하기 위한 전하를 축적하는 콘덴서와,
    상기 콘덴서와 상기 플래시 램프와의 접속을 단속하여 상기 플래시 램프의 발광을 제어하는 발광제어수단을 구비하고,
    상기 발광제어수단은, 상기 플래시 램프로부터 i회째(i는 (n－2) 이하의 자연수)의 플래시광 조사를 행하고 나서 (i＋1)회째의 플래시광 조사를 행할 때까지의 비조사 시간보다, (i＋1)회째의 플래시광 조사를 행하고 나서 (i＋2)회째의 플래시광 조사를 행할 때까지의 비조사 시간의 쪽이 짧아지도록 상기 플래시 램프의 발광을 제어하는 것을 특징으로 하는 열처리 장치.
  28. 제27항에 있어서,
    상기 발광제어수단은, 상기 플래시 램프, 상기 콘덴서 및 코일과 직렬로 접속된 스위칭 소자를 구비하는 것을 특징으로 하는 열처리 장치.
  29. 제28항에 있어서,
    상기 스위칭 소자는, 절연 게이트 바이폴러 트랜지스터인 것을 특징으로 하는 열처리 장치.
KR1020120005209A 2011-03-14 2012-01-17 열처리 방법 및 열처리 장치 KR101413394B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2011055163A JP5701651B2 (ja) 2011-03-14 2011-03-14 熱処理方法および熱処理装置
JPJP-P-2011-055162 2011-03-14
JP2011055162A JP5801575B2 (ja) 2011-03-14 2011-03-14 熱処理方法および熱処理装置
JP2011055014A JP5801574B2 (ja) 2011-03-14 2011-03-14 熱処理方法および熱処理装置
JPJP-P-2011-055163 2011-03-14
JPJP-P-2011-055015 2011-03-14
JPJP-P-2011-055014 2011-03-14
JP2011055015A JP5698040B2 (ja) 2011-03-14 2011-03-14 熱処理方法および熱処理装置

Publications (2)

Publication Number Publication Date
KR20120104928A true KR20120104928A (ko) 2012-09-24
KR101413394B1 KR101413394B1 (ko) 2014-06-27

Family

ID=46828811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120005209A KR101413394B1 (ko) 2011-03-14 2012-01-17 열처리 방법 및 열처리 장치

Country Status (3)

Country Link
US (1) US8859443B2 (ko)
KR (1) KR101413394B1 (ko)
TW (1) TWI467660B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5214153B2 (ja) * 2007-02-09 2013-06-19 大日本スクリーン製造株式会社 熱処理装置
US8461033B2 (en) * 2009-01-13 2013-06-11 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus and method for heating substrate by light-irradiation
TWI566300B (zh) * 2011-03-23 2017-01-11 斯克林集團公司 熱處理方法及熱處理裝置
KR101503117B1 (ko) * 2012-08-31 2015-03-16 엘지디스플레이 주식회사 경화장치
JP6425950B2 (ja) * 2014-09-12 2018-11-21 株式会社Ｓｃｒｅｅｎホールディングス 半導体製造方法および半導体製造装置
KR102446726B1 (ko) 2015-09-11 2022-09-26 삼성전자주식회사 투명 플레이트 및 그를 포함하는 기판 처리 장치
JP6598630B2 (ja) 2015-10-22 2019-10-30 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
US10840114B1 (en) * 2016-07-26 2020-11-17 Raytheon Company Rapid thermal anneal apparatus and method
JP6847610B2 (ja) * 2016-09-14 2021-03-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
CN107966026B (zh) * 2017-11-28 2020-09-29 乐山新天源太阳能科技有限公司 硅片烧结工艺
JP7032947B2 (ja) * 2018-02-13 2022-03-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092541B2 (ja) * 2000-12-08 2008-05-28 ソニー株式会社 半導体薄膜の形成方法及び半導体装置の製造方法
US6849831B2 (en) 2002-03-29 2005-02-01 Mattson Technology, Inc. Pulsed processing semiconductor heating methods using combinations of heating sources
JP5214153B2 (ja) * 2007-02-09 2013-06-19 大日本スクリーン製造株式会社 熱処理装置
WO2008131513A1 (en) * 2007-05-01 2008-11-06 Mattson Technology Canada, Inc. Irradiance pulse heat-treating methods and apparatus
JP5465373B2 (ja) * 2007-09-12 2014-04-09 大日本スクリーン製造株式会社 熱処理装置
JP5356725B2 (ja) 2008-05-13 2013-12-04 大日本スクリーン製造株式会社 熱処理装置

Also Published As

Publication number Publication date
US8859443B2 (en) 2014-10-14
TW201237964A (en) 2012-09-16
KR101413394B1 (ko) 2014-06-27
TWI467660B (zh) 2015-01-01
US20120238110A1 (en) 2012-09-20

Similar Documents

Publication Publication Date Title
KR101324860B1 (ko) 열처리 방법 및 열처리 장치
JP6539568B2 (ja) 熱処理方法および熱処理装置
US10978309B2 (en) Heat treatment method and heat treatment apparatus for heating substrate by emitting flashing light
KR20120104928A (ko) 열처리 방법 및 열처리 장치
JP5951241B2 (ja) 熱処理方法および熱処理装置
JP6184697B2 (ja) 熱処理装置および熱処理方法
US11004693B2 (en) Light-irradiation heat treatment method and heat treatment apparatus
JP5507227B2 (ja) 熱処理方法および熱処理装置
KR101389636B1 (ko) 열처리 방법
JP5698040B2 (ja) 熱処理方法および熱処理装置
JP2012199470A (ja) 熱処理方法および熱処理装置
JP5944152B2 (ja) 熱処理方法および熱処理装置
JP5797916B2 (ja) 熱処理方法および熱処理装置
JP5801574B2 (ja) 熱処理方法および熱処理装置
JP5801575B2 (ja) 熱処理方法および熱処理装置
JP5701651B2 (ja) 熱処理方法および熱処理装置
JP6005946B2 (ja) 熱処理装置
JP2020004899A (ja) 熱処理方法および熱処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 6