KR101324860B1 - 열처리 방법 및 열처리 장치 - Google Patents

열처리 방법 및 열처리 장치 Download PDF

Info

Publication number
KR101324860B1
KR101324860B1 KR1020120019495A KR20120019495A KR101324860B1 KR 101324860 B1 KR101324860 B1 KR 101324860B1 KR 1020120019495 A KR1020120019495 A KR 1020120019495A KR 20120019495 A KR20120019495 A KR 20120019495A KR 101324860 B1 KR101324860 B1 KR 101324860B1
Authority
KR
South Korea
Prior art keywords
temperature
semiconductor wafer
flash lamp
light
substrate
Prior art date
Application number
KR1020120019495A
Other languages
English (en)
Other versions
KR20120108931A (ko
Inventor
카즈히코 후세
신이치 카토
켄이치 요코우치
Original Assignee
다이닛뽕스크린 세이조오 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011063736A external-priority patent/JP5797916B2/ja
Priority claimed from JP2011063735A external-priority patent/JP2012199470A/ja
Priority claimed from JP2011267631A external-priority patent/JP5944152B2/ja
Application filed by 다이닛뽕스크린 세이조오 가부시키가이샤 filed Critical 다이닛뽕스크린 세이조오 가부시키가이샤
Publication of KR20120108931A publication Critical patent/KR20120108931A/ko
Application granted granted Critical
Publication of KR101324860B1 publication Critical patent/KR101324860B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

[과제] 불순물의 확산을 억제하면서도 프로세스 손상의 발생을 방지할 수 있는 열처리 방법 및 열처리 장치를 제공한다.
[해결수단] 플래시 램프의 발광 출력을 1 밀리초 이상 20 밀리초 이하의 시간을 걸쳐 최대치까지 도달시키는 제1 조사를 행함으로써, 반도체 웨이퍼의 표면 온도를 예비가열온도(T1)로부터 목표 온도(T2)까지 1 밀리초 이상 20 밀리초 이하로 승온하고 있다. 이에 의해 불순물의 활성화가 달성된다. 이어서, 플래시 램프의 발광 출력을 3 밀리초 이상 50 밀리초 이하의 시간을 걸쳐 최대치로부터 서서히 저하시키는 제2 조사를 행함으로써, 반도체 웨이퍼(W)의 표면 온도를 목표 온도(T2)로부터 ±25℃ 이내의 범위 내에 3 밀리초 이상 50 밀리초 이하 유지하고 있다. 이에 의해, 불순물의 확산을 억제하면서 프로세스 손상의 발생을 방지할 수 있다.

Description

열처리 방법 및 열처리 장치{HEAT TREATMENT METHOD AND HEAT TREATMENT APPARATUS FOR HEATING SUBSTRATE BY IRRADIATING SUBSTRATE WITH LIGHT}
본 발명은, 반도체 웨이퍼나 액정표시장치용 유리 기판 등과 같은 박판 형상의 정밀 전자 기판(이하, 단지 「기판」이라고 칭한다)에 광을 조사함으로써 그 기판을 가열하여 불순물의 활성화를 행하는 열처리 방법 및 열처리 장치에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서, 불순물 도입은 반도체 웨이퍼 내에 pn접합을 형성하기 위한 필수 공정이다. 현재, 불순물 도입은, 이온주입법과 그 후의 어닐(anneal)법에 의해 이루어지는 것이 일반적이다. 이온주입법은, 붕소(B), 비소(As), 인(P)이라는 불순물 원소를 이온화시켜 고가속전압(高加速電壓)으로 반도체 웨이퍼에 충돌시켜서 물리적으로 불순물 주입을 행하는 기술이다. 주입된 불순물은 어닐 처리에 의해 활성화된다. 이때, 어닐 시간이 몇 초 정도 이상이면, 주입된 불순물이 열에 의해 깊이 확산하며, 그 결과, 접합 깊이가 요구보다 너무 깊어져서 양호한 디바이스 형성에 지장이 생길 우려가 있다.
그래서 극히 단시간에 반도체 웨이퍼를 가열하는 어닐 기술로서, 최근, 플래시 램프 어닐(FLA)이 주목되고 있다. 플래시 램프 어닐은, 크세논 플래시 램프(이하, 단지 「플래시 램프」라고 할 때에는 크세논 플래시 램프를 의미한다)를 사용하여 반도체 웨이퍼의 표면에 플래시 광을 조사함으로써, 불순물이 주입된 반도체 웨이퍼 표면만 극히 단시간(몇 밀리초(秒) 이하)에 승온(昇溫)시키는 열처리 기술이다.
크세논 플래시 램프의 방사(放射) 분광(分光) 분포는 자외선 영역에서부터 근적외선 영역이며, 종래의 할로겐 램프보다 파장이 짧고, 실리콘 반도체 웨이퍼의 기초 흡수대(吸收帶)와 거의 일치하고 있다. 따라서, 크세논 플래시 램프로부터 반도체 웨이퍼에 플래시 광을 조사했을 때에는, 투과광(透過光)이 적어 반도체 웨이퍼를 급속히 승온하는 것이 가능하다. 또한, 몇 밀리초 이하의 극히 단시간의 플래시 광 조사이면, 반도체 웨이퍼의 표면 근방만 선택적으로 승온할 수 있는 것도 판명되어 있다. 이 때문에, 크세논 플래시 램프에 의한 극단시간의 승온이라면, 불순물을 깊이 확산시킴이 없이, 불순물 활성화만을 실행할 수 있는 것이다.
이와 같은 크세논 플래시 램프를 사용한 열처리 장치로서, 특허문헌 1 및 특허문헌 2에는, 반도체 웨이퍼의 표면측에 플래시 램프 등과 같은 펄스 발광 램프를 배치하고, 이면(裏面)측에 할로겐 램프 등과 같은 연속 점등 램프를 배치하여, 그들 조합에 의해 소망의 열처리를 행하는 것이 개시되어 있다. 특허문헌 1 및 특허문헌 2에 개시된 열처리 장치에 있어서는, 할로겐 램프 등에 의해 반도체 웨이퍼를 어느 정도 온도까지 예비 가열하고, 그 후, 플래시 램프로부터의 펄스 가열에 의해 소망의 처리 온도까지 승온하고 있다.
그러나 크세논 플래시 램프를 사용한 열처리 장치에 있어서는, 극히 높은 에너지를 갖는 광을 순간적으로 반도체 웨이퍼에 조사하기 때문에, 일순간에 반도체 웨이퍼의 표면 온도가 급속하게 상승한다. 그 결과, 급격한 승온에 기인한 프로세스 손상이 생겨, 반도체 디바이스의 특성에 악영향을 주어 소망의 신뢰성 수명이 얻어지지 않음이 발견되었다.
또한, 이온주입법에 의해 고에너지의 이온을 주입한 결과, 반도체 웨이퍼의 실리콘 결정에는 다수의 결함이 도입된다. 이와 같은 결함은, 이온주입층보다 약간 깊은 위치로 도입되는 경향이 있다. 이온주입 후의 어닐 처리를 행할 때는, 불순물의 활성화와 아울러, 도입된 결함의 회복도 겸해서 행하는 것이 바람직하다. 이와 같은 결함 회복을 위해서는, 어닐 처리 시간을 길게 하면 좋지만, 그렇게 하면 상술한 바와 같이, 주입된 불순물이 요구보다 깊이 확산한다는 문제가 발생한다.
그래서 특허문헌 3에는, 발광(發光) 출력 피크가 지난 후에 비교적 약한 발광 출력으로 추가적인 광 조사를 행하는 플래시 램프 어닐 기술이 개시되어 있다. 특허문헌 3에 개시된 기술에 의하면, 반도체 웨이퍼의 표면을 처리 온도까지 승온한 후, 추가적인 광 조사에 의해 그 표면 온도를 처리 온도로 몇 밀리초 정도 이상 유지하고 있기 때문에, 표면보다 약간 깊은 위치도 어느 정도 가열할 수 있어, 불순물의 활성화뿐만 아니라, 도입된 결정 결함의 회복도 행할 수 있다.
일본 특허공개 소60-258928호 공보 일본 특허공표 2005-527972호 공보 일본 특허공개 2009-260018호 공보
그러나 플래시 램프 어닐에 있어서, 반도체 웨이퍼의 표면을 처리 온도까지 승온한 후, 그 처리 온도로 유지하면 웨이퍼 균열 빈도가 높아질 우려가 있다. 이것은, 극히 단시간의 표면 조사로 가열을 행하는 플래시 램프 어닐에 있어서는, 반도체 웨이퍼의 표리(表裏)에 불가피하게 온도 차가 생기지만, 웨이퍼 표면 온도를 처리 온도로 유지하면, 표리면에 큰 온도 차가 생기고 있는 시간도 길어져, 웨이퍼 이면에 표리의 열팽창 차에 기인한 응력이 집중하는 것에 의한 것이라고 생각된다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로서, 주입된 불순물의 확산을 억제하면서도 프로세스 손상의 발생을 방지할 수 있는 열처리 방법 및 열처리 장치를 제공하는 것을 제1 목적으로 한다.
또한, 본 발명은, 기판의 균열을 방지하면서, 주입된 불순물의 활성화 및 도입된 결함의 회복과 같은 쌍방을 행할 수 있는 열처리 방법 및 열처리 장치를 제공하는 것을 제2 목적으로 한다.
상기 과제를 해결하기 위해, 제1 발명은, 기판에 광을 조사함으로써 그 기판을 가열하여 불순물의 활성화를 행하는 열처리 방법에 있어서, 기판을 소정의 예비 가열 온도로 가열하는 예비 가열 공정과, 상기 기판에 광을 조사함으로써 상기 기판의 표면 온도를 상기 예비 가열 온도로부터 목표 온도까지 1 밀리초 이상 20 밀리초 이하로 승온하는 승온 공정과, 상기 승온 공정 후, 상기 기판에 광을 조사함으로써 상기 기판의 표면 온도를 상기 목표 온도로부터 ±25℃ 이내의 범위 내에 3 밀리초 이상 50 밀리초 이하 유지하는 온도 유지 공정을 구비하는 것을 특징으로 한다.
또한, 제2 발명은, 제1 발명에 관계되는 열처리 방법에 있어서, 상기 예비 가열 온도는 300℃ 이상 800℃ 이하이며, 상기 목표 온도는 1000℃ 이상 1400℃ 이하인 것을 특징으로 한다.
또한, 제3 발명은, 제1 발명에 관계되는 열처리 방법에 있어서, 상기 승온 공정 및 상기 온도 유지 공정에서는, 플래시 램프로부터 상기 기판에 플래시 광을 조사하는 것을 특징으로 한다.
또한, 제4 발명은, 제3 발명에 관계되는 열처리 방법에 있어서, 상기 승온 공정 및 상기 온도 유지 공정에서는, 콘덴서로부터 상기 플래시 램프로의 전하(電荷) 공급을 스위칭소자에 의해 단속(斷續)함으로써 상기 플래시 램프의 발광 출력을 제어하는 것을 특징으로 한다.
또한, 제5 발명은, 기판에 광을 조사함으로써 그 기판을 가열하여 불순물의 활성화를 행하는 열처리 장치에 있어서, 기판을 수용하는 챔버와, 상기 챔버 내에서 기판을 지지하는 지지수단과, 상기 지지수단에 지지된 기판을 소정의 예비 가열 온도로 가열하는 예비 가열수단과, 상기 지지수단에 지지된 기판에 광을 조사하는 광(光) 조사(照射)수단과, 상기 광 조사수단의 발광 출력을 제어하는 발광제어수단을 구비하며, 상기 발광제어수단은, 상기 지지수단에 지지된 기판에 광을 조사함으로써 상기 기판의 표면 온도를 상기 예비 가열 온도로부터 목표 온도까지 1 밀리초 이상 20 밀리초 이하로 승온한 후, 상기 기판의 표면 온도를 상기 목표 온도로부터 ±25℃ 이내의 범위 내에 3 밀리초 이상 50 밀리초 이하 유지하도록 상기 광 조사수단의 발광 출력을 제어하는 것을 특징으로 한다.
또한, 제6 발명은, 제5 발명에 관계되는 열처리 장치에 있어서, 상기 예비 가열 온도는 300℃ 이상 800℃ 이하이며, 상기 목표 온도는 1000℃ 이상 1400℃ 이하인 것을 특징으로 한다.
또한, 제7 발명은, 제5 발명에 관계되는 열처리 장치에 있어서, 상기 광 조사수단은, 플래시 광을 조사하는 플래시 램프를 포함하는 것을 특징으로 한다.
또한, 제8 발명은, 제7 발명에 관계되는 열처리 장치에 있어서, 상기 발광제어수단은, 콘덴서로부터 상기 플래시 램프로의 전하 공급을 단속함으로써 상기 플래시 램프의 발광 출력을 제어하는 스위칭소자를 포함하는 것을 특징으로 한다.
또한, 제9 발명은, 기판에 대해 광을 조사함으로써 그 기판을 가열하는 열처리 방법에 있어서, 플래시 램프로부터의 발광 출력을 1 밀리초 이상 20 밀리초 이하에 걸쳐 제로로부터 제1 발광 출력까지 증가시켜 기판에 광 조사를 행하는 제1 조사 공정과, 상기 기판의 표면 온도가 제1 조사 공정에서 도달한 온도로부터 ±25℃ 이내의 범위 내를 유지하도록, 상기 플래시 램프로부터의 발광 출력을 3 밀리초 이상 50 밀리초 이하에 걸쳐 제1 발광 출력으로부터 점차 저하시키면서 기판에 광 조사를 행하는 제2 조사 공정을 구비하는 것을 특징으로 한다.
또한, 제10 발명은, 제9 발명에 관계되는 열처리 방법에 있어서, 콘덴서로부터 상기 플래시 램프로의 전하 공급을 스위칭소자에 의해 단속함으로써 상기 플래시 램프에 흐르는 전류를 제어하여 발광 출력을 조정하는 것을 특징으로 한다.
또한, 제11 발명은, 제10 발명에 관계되는 열처리 방법에 있어서, 상기 스위칭소자의 게이트에 복수의 펄스를 인가함으로써 상기 콘덴서로부터 상기 플래시 램프로의 전하 공급을 단속하는 것을 특징으로 한다.
또한, 제12 발명은, 제10 발명에 관계되는 열처리 방법에 있어서, 상기 스위칭소자는 절연 게이트 바이폴라 트랜지스터인 것을 특징으로 한다.
또한, 제13 발명은, 기판에 대해 광을 조사함으로써 그 기판을 가열하는 열처리 장치에 있어서, 기판을 수용하는 챔버와, 상기 챔버 내에서 기판을 지지하는 지지수단과, 상기 지지수단에 지지된 기판에 광을 조사하는 플래시 램프와, 상기 플래시 램프의 발광 출력을 제어하는 발광제어수단을 구비하며, 상기 발광제어수단은, 발광 출력을 1 밀리초 이상 20 밀리초 이하에 걸쳐 제로로부터 제1 발광 출력까지 증가시켜 기판에 광 조사를 행한 후, 상기 기판의 표면 온도가 당해 광 조사로 도달한 온도로부터 ±25℃ 이내의 범위 내를 유지하도록, 발광 출력을 3 밀리초 이상 50 밀리초 이하에 걸쳐 제1 발광 출력으로부터 점차 저하시키면서 기판에 광 조사를 행하도록 상기 플래시 램프의 발광 출력을 제어하는 것을 특징으로 한다.
또한, 제14 발명은, 제13 발명에 관계되는 열처리 장치에 있어서, 상기 발광제어수단은, 콘덴서로부터 상기 플래시 램프로의 전하 공급을 단속함으로써 상기 플래시 램프에 흐르는 전류를 제어하여 발광 출력을 조정하는 스위칭소자를 포함하는 것을 특징으로 한다.
또한, 제15 발명은, 제14 발명에 관계되는 열처리 장치에 있어서, 상기 발광제어수단은, 상기 스위칭소자의 게이트에 복수의 펄스를 인가함으로써 상기 콘덴서로부터 상기 플래시 램프로의 전하 공급을 단속하는 펄스 인가수단을 더 포함하는 것을 특징으로 한다.
또한, 제16 발명은, 제14 발명에 관계되는 열처리 장치에 있어서, 상기 스위칭소자는 절연 게이트 바이폴라 트랜지스터인 것을 특징으로 한다.
또한, 제17 발명은, 기판에 광을 조사함으로써 그 기판을 가열하는 열처리 방법에 있어서, 기판을 소정의 예비 가열 온도로 가열하는 예비 가열 공정과, 상기 기판의 한쪽 면에 플래시 램프로부터 플래시 광을 조사하고, 상기 한쪽 면으로부터 상기 한쪽 면과는 반대측 면인 다른쪽 면으로의 열전도에 필요한 열전도 시간보다 장시간에 걸쳐 상기 한쪽 면의 온도를 상기 예비 가열 온도로부터 목표 온도까지 승온하는 승온 공정과, 상기 승온 공정 후, 상기 기판의 상기 한쪽 면에 상기 플래시 램프로부터 플래시 광을 조사하여 상기 한쪽 면의 온도를 상기 목표 온도로부터 ±25℃ 이내의 범위에 5 밀리초 이상 유지하는 온도 유지 공정을 구비하는 것을 특징으로 한다.
또한, 제18 발명은, 제17 발명에 관계되는 열처리 방법에 있어서, 상기 승온 공정에 있어서의 상기 한쪽 면의 승온 속도는 1000℃／초 이상인 것을 특징으로 한다.
또한, 제19 발명은, 제17 발명에 관계되는 열처리 방법에 있어서, 상기 기판은 실리콘 반도체 웨이퍼인 것을 특징으로 한다.
또한, 제20 발명은, 제17 발명에 관계되는 열처리 방법에 있어서, 상기 승온 공정 및 상기 온도 유지 공정에서는, 콘덴서로부터 상기 플래시 램프로의 전하 공급을 스위칭소자에 의해 단속함으로써 상기 플래시 램프의 발광 출력을 제어하는 것을 특징으로 한다.
또한, 제21 발명은, 기판에 광을 조사함으로써 그 기판을 가열하는 열처리 장치에 있어서, 기판을 수용하는 챔버와, 상기 챔버 내에서 기판을 지지하는 지지수단과, 상기 지지수단에 지지된 기판을 소정의 예비 가열 온도로 가열하는 예비 가열수단과, 상기 지지수단에 지지된 기판에 플래시 광을 조사하는 플래시 램프와, 상기 플래시 램프의 발광 출력을 제어하는 발광제어수단을 구비하며, 상기 발광제어수단은, 상기 지지수단에 지지된 기판의 한쪽 면에 플래시 광을 조사하고, 상기 한쪽 면으로부터 상기 한쪽 면과는 반대측 면인 다른쪽 면으로의 열전도에 필요한 열전도 시간보다 장시간에 걸쳐 상기 한쪽 면의 온도를 상기 예비 가열 온도로부터 목표 온도까지 승온한 후, 상기 한쪽 면의 온도를 상기 목표 온도로부터 ±25℃ 이내의 범위에 5 밀리초 이상 유지하도록 상기 플래시 램프의 발광 출력을 제어하는 것을 특징으로 한다.
또한, 제22 발명은, 제21 발명에 관계되는 열처리 장치에 있어서, 상기 발광제어수단은, 상기 한쪽 면의 온도가 1000℃／초 이상의 승온 속도로 상기 예비 가열 온도로부터 상기 목표 온도까지 승온하도록 상기 플래시 램프의 발광 출력을 제어하는 것을 특징으로 한다.
또한, 제23 발명은, 제21 발명에 관계되는 열처리 장치에 있어서, 상기 기판은 실리콘 반도체 웨이퍼인 것을 특징으로 한다.
또한, 제24 발명은, 제21 발명에 관계되는 열처리 장치에 있어서, 상기 발광제어수단은, 콘덴서로부터 상기 플래시 램프로의 전하 공급을 단속함으로써 상기 플래시 램프의 발광 출력을 제어하는 스위칭소자를 포함하는 것을 특징으로 한다.
제1 내지 제8 발명에 의하면, 기판의 표면 온도가 목표 온도 근방에 일정 시간 유지되게 되어, 불순물의 확산을 억제하면서도 프로세스 손상의 발생을 방지할 수 있다.
또한, 제9 내지 제16 발명에 의하면, 기판의 표면 온도가 제1 조사 공정에서 도달한 온도 근방에 일정 시간 유지되게 되어, 불순물의 확산을 억제하면서도 프로세스 손상의 발생을 방지할 수 있다.
또한, 제17 내지 제24 발명에 의하면, 기판의 표리면의 온도 차를 비교적 작게 할 수 있어, 기판의 균열을 방지할 수 있다. 또한, 기판의 표면 온도가 목표 온도 근방에 일정 시간 유지되기 때문에, 불순물의 활성화 및 도입된 결함의 회복과 같은 쌍방을 행할 수 있다.
도 1은 본 발명에 관계되는 열처리 장치의 구성을 나타내는 종단면도이다.
도 2는 지지부의 전체 외관을 나타내는 사시도이다.
도 3은 지지부를 상면에서 본 평면도이다.
도 4는 지지부를 측방에서 본 측면도이다.
도 5는 이재기구(移載機構)의 평면도이다.
도 6은 이재기구의 측면도이다.
도 7은 복수의 할로겐 램프의 배치를 나타내는 평면도이다.
도 8은 플래시 램프의 구동회로를 나타내는 도면이다.
도 9는 도 1의 열처리 장치에서 처리 대상이 되는 반도체 웨이퍼에 형성된 소자의 구조를 나타내는 도면이다.
도 10은 도 1의 열처리 장치에 있어서의 반도체 웨이퍼의 처리 순서를 나타내는 플로우 차트이다.
도 11은 반도체 웨이퍼의 표면 온도 변화의 일례를 나타내는 도면이다.
도 12는 펄스신호의 파형과 플래시 램프에 흐르는 전류와의 상관의 일례를 나타내는 도면이다.
도 13은 플래시 램프의 발광 출력 프로파일의 일례를 나타내는 도면이다.
도 14는 반도체 웨이퍼의 표면 온도 프로파일의 일례를 나타내는 도면이다.
도 15는 반도체 웨이퍼의 표면 온도 변화의 다른 예를 나타내는 도면이다.
도 16은 펄스신호의 파형과 플래시 램프에 흐르는 전류와의 상관의 다른 예를 나타내는 도면이다.
도 17은 플래시 램프의 발광 출력 프로파일의 다른 예를 나타내는 도면이다.
도 18은 반도체 웨이퍼의 표면 및 이면의 온도 프로파일의 일례를 나타내는 도면이다.
이하, 도면을 참조하면서 본 발명의 실시 형태에 대해 상세하게 설명한다.
<제1 실시 형태>
도 1은, 본 발명에 관계되는 열처리 장치(1)의 구성을 나타내는 종단면도이다. 본 실시 형태의 열처리 장치(1)는, 기판으로서 φ300㎜ 원판 형상의 실리콘 반도체 웨이퍼(W)에 대해 플래시 광 조사를 행함으로써 그 반도체 웨이퍼(W)를 가열하는 플래시 램프 어닐 장치이다. 열처리 장치(1)에 반입되기 전의 반도체 웨이퍼(W)에는 불순물이 주입되어 있으며, 열처리 장치(1)에 의한 가열 처리에 의해 주입된 불순물의 활성화 처리가 실행된다.
열처리 장치(1)는, 반도체 웨이퍼(W)를 수용하는 챔버(6)와, 복수의 플래시 램프(FL)를 내장하는 플래시 가열부(5)와, 복수의 할로겐 램프(HL)를 내장하는 할로겐 가열부(4)와, 셔터기구(2)를 구비한다. 챔버(6)의 상측에 플래시 가열부(5)가 설치됨과 아울러, 하측에 할로겐 가열부(4)가 설치되어 있다. 또한, 열처리 장치(1)는, 챔버(6)의 내부에, 반도체 웨이퍼(W)를 수평자세로 지지하는 지지부(7)와, 지지부(7)와 장치 외부와의 사이에서 반도체 웨이퍼(W)의 주고받기를 행하는 이재기구(10)를 구비한다. 또한, 열처리 장치(1)는, 셔터기구(2), 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)에 설치된 각(各) 동작기구를 제어하여 반도체 웨이퍼(W)의 열처리를 실행시키는 제어부(3)를 구비한다.
챔버(6)는, 통(筒) 형상의 챔버측부(側部)(61)의 상하에 석영제 챔버창(窓)을 장착하여 구성되어 있다. 챔버측부(61)는 상하가 개구(開口)된 개략 통 형상을 갖고 있으며, 상측 개구에는 상측 챔버창(63)이 장착되어 폐색되고, 하측 개구에는 하측 챔버창(64)이 장착되어 폐색되어 있다. 챔버(6)의 천정부를 구성하는 상측 챔버창(63)은, 석영에 의해 형성된 원판 형상 부재이며, 플래시 가열부(5)로부터 출사(出射)된 플래시 광을 챔버(6) 내에 투과하는 석영창으로서 기능한다. 또한, 챔버(6)의 바닥부(床部)를 구성하는 하측 챔버창(64)도, 석영에 의해 형성된 원판 형상 부재이며, 할로겐 가열부(4)로부터의 광을 챔버(6) 내에 투과하는 석영창으로서 기능한다.
또한, 챔버측부(61)의 내측 벽면의 상부에는 반사 링(68)이 장착되며, 하부에는 반사 링(69)이 장착되어 있다. 반사 링(68, 69)은, 모두 원환(圓環) 형상으로 형성되어 있다. 상측의 반사 링(68)은, 챔버측부(61)의 상측으로부터 끼워넣음으로써 장착된다. 한편, 하측의 반사 링(69)은, 챔버측부(61)의 하측으로부터 끼워넣어 도시 생략된 나사로 고정시킴으로써 장착된다. 즉, 반사 링(68, 69)은, 모두 착탈 가능하게 챔버측부(61)에 장착되는 것이다. 챔버(6)의 내측 공간, 즉 상측 챔버창(63), 하측 챔버창(64), 챔버측부(61) 및 반사 링(68, 69)에 의해 둘러싸인 공간이 열처리 공간(65)으로서 규정된다.
챔버측부(61)에 반사 링(68, 69)이 장착됨으로써, 챔버(6)의 내벽면에 오목부(62)가 형성된다. 즉, 챔버측부(61)의 내벽면 중 반사 링(68, 69)이 장착되어 있지 않은 중앙부분과, 반사 링(68)의 하단면과, 반사 링(69)의 상단면으로 둘러싸인 오목부(62)가 형성된다. 오목부(62)는, 챔버(6)의 내벽면에 수평방향을 따라 원환 형상으로 형성되며, 반도체 웨이퍼(W)를 지지하는 지지부(7)를 둘러싼다.
챔버측부(61) 및 반사 링(68, 69)은, 강도(强度)와 내열성이 뛰어난 금속재료(예를 들면, 스테인리스 스틸)로 형성되어 있다. 또한, 반사 링(68, 69)의 내주면은 전해 니켈 도금에 의해 거울면(鏡面)으로 되어 있다.
또한, 챔버측부(61)에는, 챔버(6)에 대해 반도체 웨이퍼(W)의 반입 및 반출을 행하기 위한 반송개구부(搬送開口部)(로구(爐口))(66)가 적절한 형상으로 형성되어 있다. 반송개구부(66)는, 게이트 밸브(185)에 의해 개폐 가능하게 되어 있다. 반송개구부(66)는 오목부(62)의 외주면에 연통 접속되어 있다. 이 때문에, 게이트 밸브(185)가 반송개구부(66)를 개방하고 있을 때는, 반송개구부(66)로부터 오목부(62)를 통과하여 열처리 공간(65)으로의 반도체 웨이퍼(W)의 반입 및 열처리 공간(65)으로부터의 반도체 웨이퍼(W)의 반출을 행할 수 있다. 또한, 게이트 밸브(185)가 반송개구부(66)를 폐쇄하면 챔버(6) 내의 열처리 공간(65)이 밀폐 공간이 된다.
또한, 챔버(6)의 내벽 상부에는 열처리 공간(65)에 처리 가스(본 실시 형태에서는 질소가스(N2))를 공급하는 가스공급구멍(81)이 적절한 형상으로 형성되어 있다. 가스공급구멍(81)은, 오목부(62)보다 상측 위치에 적절한 형상으로 형성되어 있으며, 반사 링(68)에 형성되어 있어도 좋다. 가스공급구멍(81)은 챔버(6)의 측벽 내부에 원환 형상으로 형성된 완충 공간(82)을 통해 가스공급관(83)에 연통 접속되어 있다. 가스공급관(83)은 질소가스공급원(85)에 접속되어 있다. 또한, 가스공급관(83)의 경로 도중(途中)에는 밸브(84)가 설치되어 있다. 밸브(84)가 개방되면, 질소가스공급원(85)으로부터 완충 공간(82)에 질소가스가 공급된다. 완충 공간(82)으로 유입된 질소가스는, 가스공급구멍(81)보다 유체저항이 작은 완충 공간(82) 내를 확산하도록 흘러 가스공급구멍(81)으로부터 열처리 공간(65) 내로 공급된다.
한편, 챔버(6)의 내벽 하부에는 열처리 공간(65) 내의 기체를 배기하는 가스배기구멍(86)이 적절한 형상으로 형성되어 있다. 가스배기구멍(86)은, 오목부(62)보다 하측 위치에 적절한 형상으로 형성되어 있으며, 반사 링(69)에 형성되어 있어도 좋다. 가스배기구멍(86)은 챔버(6)의 측벽 내부에 원환 형상으로 형성된 완충 공간(87)을 통해 가스배기관(88)에 연통 접속되어 있다. 가스배기관(88)은 배기부(190)에 접속되어 있다. 또한, 가스배기관(88)의 경로 도중에는 밸브(89)가 설치되어 있다. 밸브(89)가 개방되면, 열처리 공간(65)의 기체가 가스배기구멍(86)으로부터 완충 공간(87)을 거쳐 가스배기관(88)으로 배출된다. 또한, 가스공급구멍(81) 및 가스배기구멍(86)은, 챔버(6)의 둘레방향을 따라 복수 개가 형성되어 있어도 좋고, 슬릿 형상의 것이어도 좋다. 또한, 질소가스공급원(85) 및 배기부(190)는, 열처리 장치(1)에 설치된 기구여도 좋고, 열처리 장치(1)가 설치되는 공장의 설비여도 좋다.
또한, 반송개구부(66)의 선단에도 열처리 공간(65) 내의 기체를 배출하는 가스배기관(191)이 접속되어 있다. 가스배기관(191)은 밸브(192)를 통해 배기부(190)에 접속되어 있다. 밸브(192)를 개방함으로써, 반송개구부(66)를 통해 챔버(6) 내의 기체가 배기된다.
도 2는, 지지부(7)의 전체 외관을 나타내는 사시도이다. 또한, 도 3은 지지부(7)를 상면에서 본 평면도이며, 도 4는 지지부(7)를 측방에서 본 측면도이다. 지지부(7)는, 기대(基臺) 링(71), 연결부(72) 및 서셉터(74)를 구비하여 구성된다. 기대 링(71), 연결부(72) 및 서셉터(74)는 모두 석영으로 형성되어 있다. 즉, 지지부(7) 전체가 석영으로 형성되어 있다.
기대 링(71)은 원환 형상의 석영 부재이다. 기대 링(71)은 오목부(62)의 저면(底面)에 재치(載置)됨으로써, 챔버(6)의 벽면에 지지되게 된다(도 1 참조). 원환 형상을 갖는 기대 링(71)의 상면에, 그 둘레방향을 따라 복수의 연결부(72)(본 실시 형태에서는 4개)가 입설(立設)된다. 연결부(72)도 석영 부재이며, 용접에 의해 기대 링(71)에 고착된다. 또한, 기대 링(71)의 형상은, 원환 형상으로부터 일부가 빠진 원호 형상이어도 좋다.
평판 형상의 서셉터(74)는 기대 링(71)에 설치된 4개의 연결부(72)에 의해 지지된다. 서셉터(74)는 석영으로 형성된 대략 원형의 평판 형상 부재이다. 서셉터(74)의 직경은 반도체 웨이퍼(W)의 직경보다 크다. 즉, 서셉터(74)는, 반도체 웨이퍼(W)보다 큰 평면 사이즈를 갖는다. 서셉터(74)의 상면에는 복수 개(본 실시 형태에서는 5개)의 가이드 핀(76)이 입설되어 있다. 5개의 가이드 핀(76)은 서셉터(74)의 외주원(外周圓)과 동심원인 둘레 위를 따라 설치되어 있다. 5개의 가이드 핀(76)을 배치한 원의 지름은 반도체 웨이퍼(W)의 지름보다 약간 크다. 각(各) 가이드 핀(76)도 석영으로 형성되어 있다. 또한, 가이드 핀(76)은, 서셉터(74)와 일체로 석영 잉곳으로부터 가공하도록 해도 좋고, 별도로 가공한 것을 서셉터(74)에 용접 등에 의해 장착하도록 해도 좋다.
기대 링(71)에 입설된 4개의 연결부(72)와 서셉터(74)의 주연부(周緣部) 하면이 용접에 의해 고착된다. 즉, 서셉터(74)와 기대 링(71)은 연결부(72)에 의해 고정적으로 연결되어 있어, 지지부(7)는 석영으로 된 일체 성형 부재가 된다. 이러한 지지부(7)의 기대 링(71)이 챔버(6)의 벽면에 지지됨으로써, 지지부(7)가 챔버(6)에 장착된다. 지지부(7)가 챔버(6)에 장착된 상태에서는, 대략 원판 형상의 서셉터(74)는 수평자세(법선이 연직방향과 일치하는 자세)가 된다. 챔버(6)에 반입된 반도체 웨이퍼(W)는, 챔버(6)에 장착된 지지부(7)의 서셉터(74) 상에 수평자세로 재치되어 지지된다. 반도체 웨이퍼(W)는, 5개의 가이드 핀(76)에 의해 형성되는 원의 내측에 재치됨으로써, 수평방향의 위치차이가 방지된다. 또한, 가이드 핀(76)의 개수는 5개로 한정되는 것은 아니고, 반도체 웨이퍼(W)의 위치차이를 방지할 수 있는 수이면 좋다.
또한, 도 2 및 도 3에 나타내는 바와 같이, 서셉터(74)에는, 상하로 관통하여 개구부(78) 및 절결부(77)가 형성되어 있다. 절결부(77)는, 열전대를 사용한 접촉식 온도계(130)의 프로브 선단부를 통과시키기 위해 형성되어 있다. 한편, 개구부(78)는, 방사(放射) 온도계(120)가 서셉터(74)에 지지된 반도체 웨이퍼(W)의 하면으로부터 방사되는 방사광(적외광)을 수광하기 위해 형성되어 있다. 또한, 서셉터(74)에는, 후술하는 이재기구(10)의 리프트 핀(12)이 반도체 웨이퍼(W)의 주고받기를 위해 관통하는 4개의 관통구멍(79)이 천설(穿設)되어 있다.
도 5는, 이재기구(10)의 평면도이다. 또한, 도 6은, 이재기구(10)의 측면도이다. 이재기구(10)는, 2개의 이재 아암(11)을 구비한다. 이재 아암(11)은, 대체로 원환 형상으로 된 오목부(62)를 따르는 원호 형상으로 되어 있다. 각각의 이재 아암(11)에는 2개의 리프트 핀(12)이 입설되어 있다. 각 이재 아암(11)은 수평이동기구(13)에 의해 회동 가능하게 되어 있다. 수평이동기구(13)는, 한 쌍의 이재 아암(11)을 지지부(7)에 대해 반도체 웨이퍼(W)의 이재를 행하는 이재동작위치(도 5의 실선 위치)와 지지부(7)에 지지된 반도체 웨이퍼(W)와 평면에서 보아 중첩되지 않는 퇴피위치(도 5의 2점 쇄선 위치) 사이에서 수평이동시킨다. 수평이동기구(13)로서는, 개별 모터에 의해 각 이재 아암(11)을 각각 회동시키는 것이어도 좋고, 링크기구를 이용하여 1개의 모터에 의해 한 쌍의 이재 아암(11)을 연동시켜 회동시키는 것이어도 좋다.
또한, 한 쌍의 이재 아암(11)은, 승강기구(14)에 의해 수평이동기구(13)와 함께 승강이동된다. 승강기구(14)가 한 쌍의 이재 아암(11)을 이재동작위치에서 상승시키면, 합계 4개의 리프트 핀(12)가 서셉터(74)에 천설된 관통구멍(79)(도 2, 3 참조)을 통과하여, 리프트 핀(12)의 상단이 서셉터(74)의 상면으로부터 돌출한다. 한편, 승강기구(14)가 한 쌍의 이재 아암(11)을 이재동작위치에서 하강시켜 리프트 핀(12)을 관통구멍(79)으로부터 빼내고, 수평이동기구(13)가 한 쌍의 이재 아암(11)을 열도록 이동시키면 각 이재 아암(11)이 퇴피위치로 이동한다. 한 쌍의 이재 아암(11)의 퇴피위치는, 지지부(7)의 기대 링(71)의 바로 위이다. 기대 링(71)은 오목부(62)의 저면에 재치되어 있기 때문에, 이재 아암(11)의 퇴피위치는 오목부(62)의 내측이 된다. 또한, 이재기구(10)의 구동부(수평이동기구(13) 및 승강기구(14))가 설치되어 있는 부위 근방에도 도시 생략된 배기기구가 설치되어 있어, 이재기구(10)의 구동부 주변 분위기가 챔버(6) 외부로 배출되도록 구성되어 있다.
도 1로 돌아와, 챔버(6) 상방에 설치된 플래시 가열부(5)는, 케이스(51) 내측에, 복수 개(본 실시 형태에서는 30개)의 크세논 플래시 램프(FL)로 이루어지는 광원과, 그 광원의 상방을 덮도록 설치된 리플렉터(52)를 구비하여 구성된다. 또한, 플래시 가열부(5)의 케이스(51)의 저부에는 램프 광(光) 방사창(放射窓)(53)이 장착되어 있다. 플래시 가열부(5)의 바닥부를 구성하는 램프 광 방사창(53)은, 석영으로 형성된 판 형상의 석영창이다. 플래시 가열부(5)가 챔버(6) 상방에 설치됨으로써, 램프 광 방사창(53)이 상측 챔버창(63)과 서로 대향하게 된다. 플래시 램프(FL)는 챔버(6) 상방으로부터 램프 광 방사창(53) 및 상측 챔버창(63)을 통해 열처리 공간(65)에 플래시 광을 조사한다.
복수의 플래시 램프(FL)는, 각각이 길이가 긴 원통 형상을 갖는 봉상(棒狀) 램프이며, 각각의 길이방향이 지지부(7)에 지지되는 반도체 웨이퍼(W)의 주면(主面)을 따라(다시 말해, 수평방향을 따라) 서로 평행하게 되도록 평면 형상으로 배열되어 있다. 따라서 플래시 램프(FL)의 배열에 의해 형성되는 평면도 수평면이다.
도 8은, 플래시 램프(FL)의 구동회로를 나타내는 도면이다. 이 도면에 나타내는 바와 같이, 콘덴서(93)와, 코일(94)과, 플래시 램프(FL)와, IGBT(절연 게이트 바이폴라 트랜지스터)(96)가 직렬로 접속되어 있다. 또한, 도 8에 나타내는 바와 같이, 제어부(3)는, 펄스발생기(31) 및 파형설정부(波形設定部)(32)를 구비함과 아울러, 입력부(33)에 접속되어 있다. 입력부(33)로서는, 키보드, 마우스, 터치패널 등과 같은 여러 가지 공지된 입력기기를 채용할 수 있다. 입력부(33)로부터의 입력 내용에 의거하여 파형설정부(32)가 펄스신호의 파형을 설정하고, 그 파형에 따라 펄스발생기(31)가 펄스신호를 발생한다.
플래시 램프(FL)는, 그 내부에 크세논 가스가 봉입되고 그 양단부에 양극 및 음극이 배설된 봉상의 유리관(방전관)(92)과, 그 유리관(92)의 외주면 상에 부설된 트리거 전극(91)을 구비한다. 콘덴서(93)에는, 전원유닛(95)에 의해 소정의 전압이 인가되며, 그 인가전압(충전전압)에 따른 전하가 충전된다. 또한, 트리거 전극(91)에는 트리거 회로(97)로부터 고전압을 인가할 수 있다. 트리거 회로(97)가 트리거 전극(91)에 전압을 인가하는 타이밍은 제어부(3)에 의해 제어된다.
IGBT(96)는, 게이트부에 MOSFET(Metal Oxide Semiconductor Field effect transistor)를 조립한 바이폴라 트랜지스터이며, 대전력을 취급하는데 적합한 스위칭소자이다. IGBT(96)의 게이트에는 제어부(3)의 펄스발생기(31)로부터 펄스신호가 인가된다. IGBT(96)의 게이트에 소정치 이상의 전압(고전압)이 인가되면 IGBT(96)가 온 상태가 되고, 소정치 미만의 전압(저전압)이 인가되면 IGBT(96)가 오프 상태가 된다. 이렇게 해서 플래시 램프(FL)를 포함하는 구동회로는 IGBT(96)에 의해 온/오프 된다. IGBT(96)가 온/오프 됨으로써 플래시 램프(FL)와 대응하는 콘덴서(93)의 접속이 단속된다.
콘덴서(93)가 충전된 상태에서 IGBT(96)가 온 상태가 되어 유리관(92)의 양단 전극에 고전압이 인가되었다고 해도, 크세논 가스는 전기적으로는 절연체이기 때문에, 통상의 상태에서는 유리관(92) 내에 전기는 흐르지 않는다. 그러나 트리거 회로(97)가 트리거 전극(91)에 고전압을 인가하여 절연을 파괴한 경우에는 양단 전극 사이의 방전에 의해 유리관(92) 내에 전류가 순간적으로 흐르고, 그때의 크세논 원자 혹은 분자의 여기(勵起)에 의해 광이 방출된다.
또한, 도 1의 리플렉터(52)는, 복수의 플래시 램프(FL) 상방에 그들 전체를 덮도록 설치되어 있다. 리플렉터(52)의 기본적인 기능은, 복수의 플래시 램프(FL)로부터 출사(出射)된 광을 지지부(7) 측에 반사한다는 것이다. 리플렉터(52)는 알루미늄 합금판으로 형성되어 있고, 그 표면(플래시 램프(FL)에 대향하는 측의 면)은 블라스트 처리에 의해 조면화(粗面化) 가공이 행해져 공예품 모양을 나타낸다.
챔버(6)의 하방에 설치된 할로겐 가열부(4)의 내부에는 복수 개(본 실시 형태에서는 40개)의 할로겐 램프(HL)가 내장되어 있다. 복수의 할로겐 램프(HL)는 챔버(6)의 하방으로부터 하측 챔버창(64)을 통해 열처리 공간(65)으로의 광 조사를 행한다. 도 7은, 복수의 할로겐 램프(HL)의 배치를 나타내는 평면도이다. 본 실시 형태에서는, 상하 2단으로 각 20개씩의 할로겐 램프(HL)가 배설되어 있다. 각 할로겐 램프(HL)는, 길이가 긴 원통 형상을 갖는 봉상 램프이다. 상단, 하단 모두 20개의 할로겐 램프(HL)는, 각각의 길이방향이 지지부(7)에 지지되는 반도체 웨이퍼(W)의 주면을 따라(다시 말해 수평방향을 따라) 서로 평행하게 되도록 배열되어 있다. 따라서 상단, 하단 모두 할로겐 램프(HL)의 배열에 의해 형성되는 평면은 수평면이다.
또한, 도 7에 나타내는 바와 같이, 상단, 하단 모두 지지부(7)에 지지되는 반도체 웨이퍼(W)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역에서의 할로겐 램프(HL)의 배설밀도(配設密度)가 높게 되어 있다. 즉, 상하단 모두, 램프 배열의 중앙부보다 주연부 쪽이 할로겐 램프(HL)의 배설 피치가 짧다. 이 때문에, 할로겐 가열부(4)로부터의 광 조사에 의한 가열시에 온도 저하가 생기기 쉬운 반도체 웨이퍼(W)의 주연부로 많은 광량의 조사를 행할 수 있다.
또한, 상단의 할로겐 램프(HL)로 이루어지는 램프 군(群)과 하단의 할로겐 램프(HL)로 이루어지는 램프 군이 격자 형상으로 교차하도록 배열되어 있다. 즉, 상단의 각 할로겐 램프(HL)의 길이방향과 하단의 각 할로겐 램프(HL)의 길이방향이 직교하도록 합계 40개의 할로겐 램프(HL)가 배설되어 있다.
할로겐 램프(HL)는, 유리관 내부에 배설된 필라멘트에 통전(通電)함으로써 필라멘트를 백열화(白熱化)시켜 발광시키는 필라멘트 방식의 광원이다. 유리관 내부에는, 질소나 아르곤 등과 같은 불활성 가스에 할로겐 원소(요오드, 브롬 등)를 미량 도입한 기체가 봉입되어 있다. 할로겐 원소를 도입함으로써, 필라멘트의 파손을 억제하면서 필라멘트 온도를 고온으로 설정하는 것이 가능해진다. 따라서 할로겐 램프(HL)는, 통상의 백열전구에 비해 수명이 길고 또 강한 광을 연속적으로 조사할 수 있다는 특성을 갖는다. 또한, 할로겐 램프(HL)는 봉상 램프이기 때문에 수명이 길고, 할로겐 램프(HL)를 수평방향을 따라 배치함으로써 상방의 반도체 웨이퍼(W)로의 방사 효율이 뛰어난 것이 된다.
또한, 도 1에 나타내는 바와 같이, 열처리 장치(1)는, 할로겐 가열부(4) 및 챔버(6) 측방에 셔터기구(2)를 구비한다. 셔터기구(2)는, 셔터판(21) 및 슬라이드구동기구(22)를 구비한다. 셔터판(21)은, 할로겐 광에 대해 불투명한 판이며, 예를 들면 티탄(Ti)으로 형성되어 있다. 슬라이드구동기구(22)는, 셔터판(21)을 수평방향을 따라 슬라이드 이동시켜, 할로겐 가열부(4)와 지지부(7) 사이의 차광(遮光)위치에 셔터판(21)을 넣고 빼고 한다. 슬라이드구동기구(22)가 셔터판(21)을 전진시키면, 챔버(6)와 할로겐 가열부(4) 사이의 차광위치(도 1의 2점 쇄선 위치)에 셔터판(21)이 삽입되어, 하측 챔버창(64)과 복수의 할로겐 램프(HL)가 차단된다. 이에 의해, 복수의 할로겐 램프(HL)로부터 열처리 공간(65)의 지지부(7)로 향하는 광은 차광된다. 반대로, 슬라이드구동기구(22)가 셔터판(21)을 후퇴시키면, 챔버(6)와 할로겐 가열부(4) 사이의 차광위치로부터 셔터판(21)이 퇴출되어 하측 챔버창(64)의 하방이 개방된다.
또한, 제어부(3)는, 열처리 장치(1)에 설치된 상기한 여러 가지의 동작기구를 제어한다. 제어부(3)의 하드웨어로서의 구성은 일반적인 컴퓨터와 같다. 즉, 제어부(3)는, 각종 연산처리를 행하는 CPU, 기본 프로그램을 기억하는 판독 전용 메모리인 ROM, 각종 정보를 기억하는 읽기 쓰기 가능한 메모리인 RAM 및 제어용 소프트웨어나 데이터 등을 기억해 두는 자기(磁氣)디스크를 구비하여 구성된다. 제어부(3)의 CPU가 소정의 처리 프로그램을 실행함으로써 열처리 장치(1)에서의 처리가 진행한다. 또한, 도 8에 나타낸 바와 같이, 제어부(3)는, 펄스발생기(31) 및 파형설정부(32)를 구비한다. 상술한 바와 같이, 입력부(33)로부터의 입력 내용에 의거하여, 파형설정부(32)가 펄스신호의 파형을 설정하고, 그에 따라 펄스발생기(31)가 IGBT(96)의 게이트에 펄스신호를 출력한다. 이 제어부(3) 및 IGBT(96)에 의해 플래시 램프(FL)의 발광 출력을 제어하는 발광제어수단이 구성된다.
상기 구성 이외에도 열처리 장치(1)는, 반도체 웨이퍼(W)의 열처리시에 할로겐 램프(HL) 및 플래시 램프(FL)로부터 발생하는 열에너지에 의한 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)의 과잉인 온도 상승을 방지하기 위해, 여러 가지 냉각용 구조를 구비하고 있다. 예를 들면, 챔버(6) 벽체에는 수냉관(도시 생략)이 설치되어 있다. 또한, 할로겐 가열부(4) 및 플래시 가열부(5)는, 내부에 기체 흐름을 형성하여 배열(排熱)하는 공냉(空冷) 구조로 되어 있다. 또한, 상측 챔버창(63)과 램프 광 방사창(53)과의 간격에도 공기가 공급되어, 플래시 가열부(5) 및 상측 챔버창(63)을 냉각한다.
다음으로, 열처리 장치(1)에 있어서의 반도체 웨이퍼(W)의 처리 순서에 대해 설명한다. 여기서 처리대상이 되는 반도체 웨이퍼(W)는 이온주입법에 의해 불순물(이온)이 첨가된 반도체 기판이다. 도 9는, 열처리 장치(1)에서의 처리대상이 되는 반도체 웨이퍼(W)에 형성된 소자의 구조를 나타내는 도면이다. 실리콘 기판(111)에는 소스·드레인 영역(112)과 익스텐션 영역(113)이 형성됨과 아울러, 그 상면에는 게이트 전극(115)이 설치된다. 익스텐션 영역(113)은 소스·드레인 영역(112)과 채널의 전기적 접속부이다. 금속으로 된 게이트 전극(115)은 게이트 절연막(114)을 통해 실리콘 기판(111) 상에 설치되어 있으며, 그 측방에는 SiN으로 된 사이드 월(116)이 형성된다. 소스·드레인 영역(112) 및 익스텐션 영역(113)에는 이온주입법에 의해 불순물이 도입되어 있으며, 그 불순물의 활성화가 열처리 장치(1)에 의한 광 조사 가열처리(어닐)에 의해 실행된다. 이하에서 설명하는 열처리 장치(1)의 처리 순서는, 제어부(3)가 열처리 장치(1)의 각 동작기구를 제어함으로써 진행한다.
도 10은, 열처리 장치(1)에 있어서의 반도체 웨이퍼(W)의 처리 순서를 나타내는 플로우 차트이다. 우선, 급기(給氣)를 위한 밸브(84)가 개방됨과 아울러, 배기용 밸브(89, 192)가 개방되어 챔버(6) 내에 대한 급배기(給排氣) 가 개시된다(스텝 S1). 밸브(84)가 개방되면, 가스공급구멍(81)으로부터 열처리 공간(65)에 질소가스가 공급된다. 또한, 밸브(89)가 개방되면, 가스배기구멍(86)으로부터 챔버(6) 내의 기체가 배기된다. 이에 의해, 챔버(6) 내의 열처리 공간(65)의 상부로부터 공급된 질소가스가 하방으로 흘러, 열처리 공간(65)의 하부로부터 배기된다.
또한, 밸브(192)가 개방됨으로써, 반송개구부(66)로부터도 챔버(6) 내의 기체가 배기된다. 또한, 도시 생략된 배기기구에 의해 이재기구(10)의 구동부 주변의 분위기도 배기된다. 또한, 열처리 장치(1)에 있어서의 반도체 웨이퍼(W)의 열처리시에는 질소가스가 열처리 공간(65)에 계속적으로 공급되고 있으며, 그 공급량은 도 10의 처리 스텝에 따라 적당히 변경된다.
이어서, 게이트 밸브(185)가 열려 반송개구부(66)가 개방되며, 장치 외부의 반송 로봇에 의해 반송개구부(66)를 통해 불순물 주입 후의 반도체 웨이퍼(W)가 챔버(6) 내의 열처리 공간(65)에 반입된다(스텝 S2). 반송 로봇에 의해 반입된 반도체 웨이퍼(W)는 지지부(7)의 바로 위의 위치까지 진출하여 정지한다. 그리고 이재기구(10)의 한 쌍의 이재 아암(11)이 퇴피위치로부터 이재동작위치로 수평이동하여 상승함으로써, 리프트 핀(12)가 관통구멍(79)을 통해 서셉터(74)의 상면으로부터 돌출하여 반도체 웨이퍼(W)를 수취한다.
반도체 웨이퍼(W)가 리프트 핀(12)에 재치된 후, 반송 로봇이 열처리 공간(65)으로부터 퇴출되고, 게이트 밸브(185)에 의해 반송개구부(66)가 폐쇄된다. 그리고 한 쌍의 이재 아암(11)이 하강함으로써, 반도체 웨이퍼(W)는 이재기구(10)로부터 지지부(7)의 서셉터(74)에 주고받아져 수평자세로 지지된다. 반도체 웨이퍼(W)는, 패턴 형성이 이루어져 불순물이 주입된 표면을 상면으로 하여 서셉터(74)에 지지된다. 또한, 반도체 웨이퍼(W)는, 서셉터(74)의 상면에서 5개의 가이드 핀(76)의 내측에 지지된다. 서셉터(74)의 하방까지 하강한 한 쌍의 이재 아암(11)은 수평이동기구(13)에 의해 퇴피위치, 즉 오목부(62)의 내측으로 퇴피한다.
반도체 웨이퍼(W)가 지지부(7)의 서셉터(74)에 재치되어 지지된 후, 할로겐 가열부(4)의 40개의 할로겐 램프(HL)가 일제히 점등하여 예비 가열(어시스트 가열)이 개시된다(스텝 S3). 할로겐 램프(HL)로부터 출사된 할로겐 광은, 석영으로 형성된 하측 챔버창(64) 및 서셉터(74)를 투과하여 반도체 웨이퍼(W)의 이면(표면과는 반대측의 주면(主面))으로부터 조사된다. 할로겐 램프(HL)로부터의 광 조사를 받음으로써 반도체 웨이퍼(W)의 온도가 상승한다. 또한, 이재기구(10)의 이재 아암(11)은 오목부(62)의 내측으로 퇴피해 있기 때문에, 할로겐 램프(HL)에 의한 가열이 장해가 되는 경우는 없다.
도 11은, 반도체 웨이퍼(W)의 표면 온도의 변화를 나타내는 도면이다. 반도체 웨이퍼(W)가 반입되어 서셉터(74)에 재치된 후, 제어부(3)가 시각 tO에서 40개의 할로겐 램프(HL)를 점등시켜 할로겐 광 조사에 의해 반도체 웨이퍼(W)를 예비 가열 온도(T1)까지 승온시키고 있다. 예비 가열 온도(T1)는 300℃ 이상 800℃ 이하이며, 제1 실시 형태에서는 700℃로 하고 있다.
할로겐 램프(HL)에 의한 예비 가열을 행할 때는, 반도체 웨이퍼(W)의 온도가 접촉식 온도계(130)에 의해 측정되고 있다. 즉, 열전대를 내장하는 접촉식 온도계(130)가 서셉터(74)에 지지된 반도체 웨이퍼(W)의 하면에 절결부(77)를 통해 접촉하여 승온 중의 웨이퍼 온도를 측정한다. 측정된 반도체 웨이퍼(W)의 온도는 제어부(3)에 전달된다. 제어부(3)는, 할로겐 램프(HL)로부터의 광 조사에 의해 승온하는 반도체 웨이퍼(W)의 온도가 소정의 예비 가열 온도(T1)에 도달했는지 아닌지를 감시하면서, 할로겐 램프(HL)의 출력을 제어한다. 즉, 제어부(3)는, 접촉식 온도계(130)에 의한 측정치에 의거하여, 반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)가 되도록 할로겐 램프(HL)의 출력을 피드백 제어하고 있다. 또한, 할로겐 램프(HL)로부터의 광 조사에 의해 반도체 웨이퍼(W)를 승온할 때에는, 방사 온도계(120)에 의한 온도 측정은 행하지 않는다. 이는, 할로겐 램프(HL)로부터 조사되는 할로겐 광이 방사 온도계(120)에 외란(外亂) 광으로서 입사하여, 정확한 온도측정을 할 수 없기 때문이다.
반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에 도달한 후, 제어부(3)는 반도체 웨이퍼(W)를 그 예비 가열 온도(T1)로 잠시 유지한다. 구체적으로는, 접촉식 온도계(130)에 의해 측정되는 반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에 도달한 시각 t1에서 제어부(3)가 할로겐 램프(HL)의 출력을 제어하여 반도체 웨이퍼(W)의 온도를 거의 예비 가열 온도(T1)로 유지하고 있다.
이러한 할로겐 램프(HL)에 의한 예비 가열을 행함으로써, 반도체 웨이퍼(W) 전체를 예비 가열 온도(T1)로 균일하게 승온시키고 있다. 할로겐 램프(HL)에 의한 예비 가열 단계에서는, 방열이 더 생기기 쉬운 반도체 웨이퍼(W)의 주연부의 온도가 중앙부보다 저하하는 경향이 있지만, 할로겐 가열부(4)에 있어서의 할로겐 램프(HL)의 배설밀도는, 반도체 웨이퍼(W)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역 쪽이 높게 되어 있다. 이 때문에, 방열이 생기기 쉬운 반도체 웨이퍼(W)의 주연부에 조사되는 광량이 많아져, 예비 가열 단계에서의 반도체 웨이퍼(W)의 면내(面內) 온도 분포를 균일한 것으로 할 수 있다. 또한, 챔버측부(61)에 장착된 반사 링(69)의 내주면은 거울면으로 되어 있기 때문에, 이 반사 링(69)의 내주면에 의해 반도체 웨이퍼(W)의 주연부를 향해 반사하는 광량이 많아져, 예비 가열 단계에서의 반도체 웨이퍼(W)의 면내 온도 분포를 더 균일한 것으로 할 수 있다.
다음으로, 반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에 도달하여 소정 시간이 경과한 시각 t2에서 플래시 램프(FL)로부터 플래시 광을 조사하는 것에 의한 가열처리를 실행한다. 또한, 반도체 웨이퍼(W)의 온도가 실온(室溫)으로부터 예비 가열 온도(T1)에 도달할 때까지의 시간(시각 tO로부터 시각 t1까지의 시간) 및 예비 가열 온도(T1)에 도달하고 나서 플래시 램프(FL)가 발광할 때까지의 시간(시각 t1로부터 시각 t2까지의 시간)은 모두 몇 초 정도이다. 플래시 램프(FL)가 플래시 광 조사를 행할 때는, 미리 전원유닛(95)에 의해 콘덴서(93)에 전하를 축적해 둔다. 그리고 콘덴서(93)에 전하가 축적된 상태로, 제어부(3)의 펄스발생기(31)로부터 IGBT(96)에 펄스신호를 출력하여 IGBT(96)를 온/오프 구동한다.
도 12는, 펄스신호의 파형과 플래시 램프(FL)에 흐르는 전류의 상관(相關)의 일례를 나타내는 도면이다. 여기에서는, 도 12의 상단에 나타내는 바와 같은 파형의 펄스신호가 펄스발생기(31)로부터 출력된다. 펄스신호의 파형은, 펄스폭의 시간(온 시간)과 펄스간격의 시간(오프 시간)을 파라메타로서 순차적으로 설정한 레시피를 입력부(33)로부터 입력함으로써 규정할 수 있다. 이러한 레시피를 오퍼레이터가 입력부(33)로부터 제어부(3)에 입력하면, 그에 따라 제어부(3)의 파형설정부(32)는 도 12의 상단에 나타내는 바와 같은 온/오프를 반복하는 펄스 파형을 설정한다. 도 12의 상단에 나타내는 펄스 파형에서는, 전단(前段)에 비교적 펄스폭이 길고 간격이 짧은 복수의 펄스(PA)가 설정되고, 후단(後段)에 비교적 펄스폭이 짧고 간격이 긴 복수의 펄스(PB)가 설정되어 있다. 그리고 파형설정부(32)에 의해 설정된 펄스 파형에 따라 펄스발생기(31)가 펄스신호를 출력한다. 그 결과, IGBT(96)의 게이트에는 도 12의 상단과 같은 파형의 펄스신호가 인가되어, IGBT(96)의 온/오프 구동이 제어되게 된다. 구체적으로는, IGBT(96)의 게이트에 입력되는 펄스신호가 온일 때는 IGBT(96)가 온 상태가 되고, 펄스신호가 오프일 때는 IGBT(96)가 오프 상태가 된다.
또한, 펄스발생기(31)로부터 출력되는 펄스신호가 온이 되는 타이밍과 동기(同期)하여 제어부(3)가 트리거 회로(97)를 제어해서 트리거 전극(91)에 고전압(트리거 전압)을 인가한다. 콘덴서(93)에 전하가 축적된 상태로 IGBT(96)의 게이트에 펄스신호가 입력되고, 또, 그 펄스신호가 온이 되는 타이밍과 동기하여 트리거 전극(91)에 고전압이 인가됨으로써, 펄스신호가 온일 때는 유리관(92) 내의 양단 전극 사이에 반드시 전류가 흐르고, 그때의 크세논 원자 혹은 분자의 여기에 의해 광이 방출된다.
제어부(3)로부터 IGBT(96)의 게이트에 도 12 상단의 파형과 같은 펄스신호를 출력함과 아울러, 그 펄스신호가 온이 되는 타이밍과 동기하여 트리거 전극(91)에 고전압을 인가함으로써, 플래시 램프(FL)를 포함하는 회로 중에 도 12의 하단에 나타내는 바와 같은 파형의 전류가 흐른다. 즉, IGBT(96)의 게이트에 입력되는 펄스신호가 온일 때에는 플래시 램프(FL)의 유리관(92) 내에 흐르는 전류치가 증가하고, 오프일 때에는 전류치가 감소한다. 또한, 각(各) 펄스에 대응하는 개개의 전류 파형은 코일(94)의 정수(定數)에 의해 규정된다.
도 12의 하단에 나타내는 바와 같은 파형의 전류가 흘러 플래시 램프(FL)가 발광한다. 플래시 램프(FL)의 발광 출력은, 플래시 램프(FL)에 흐르는 전류에 거의 비례한다. 따라서 플래시 램프(FL)의 발광 출력의 출력 파형(프로파일)은 도 13에 나타내는 바와 같은 패턴이 된다. 도 13에 나타내는 바와 같이 플래시 램프(FL)로부터의 출력 파형으로, 지지부(7)에 지지된 반도체 웨이퍼(W)에 광 조사가 행해진다.
IGBT(96)를 사용함이 없이 플래시 램프(FL)를 발광시킨 경우에는, 콘덴서(93)에 축적되어 있던 전하가 1회의 발광으로 소비되며, 플래시 램프(FL)로부터의 출력 파형은 폭이 0.1 밀리초 내지 10 밀리초 정도의 싱글 펄스가 된다. 이에 대해, 본 실시 형태에서는, 회로 중에 스위칭소자인 IGBT(96)를 접속하여 그 게이트에 도 12의 상단과 같은 펄스신호를 출력함으로써, 콘덴서(93)로부터 플래시 램프(FL)로의 전하 공급을 IGBT(96)에 의해 단속해서 플래시 램프(FL)에 흐르는 전류를 제어하여, 플래시 램프(FL)의 발광 출력을 조정하고 있다. 그 결과, 말하자면 플래시 램프(FL)의 발광이 초퍼 제어되게 되고, 콘덴서(93)에 축적된 전하가 분할해서 소비되어, 극히 짧은 시간 동안에 플래시 램프(FL)가 점멸을 반복한다. 또한, 도 12에 나타내는 바와 같이, 전류치가 완전히 "0"이 되기 전에 다음 펄스가 IGBT(96)의 게이트에 인가되어 전류치가 재차 증가하기 때문에, 플래시 램프(FL)가 점멸을 반복하고 있는 동안도 발광 출력이 완전히 "0"이 되는 것은 아니다.
도 13에 나타내는 광의 출력 파형은, 2단계의 광 조사를 행하고 있는 것으로 간주할 수 있다. 즉, 플래시 램프(FL)가 발광을 개시한 시각 t21로부터 발광 출력이 최대가 되는 시각 t22까지의 제1 조사(照射)와, 시각 22로부터 시각 t23에 걸쳐 발광 출력이 서서히 저하하는 제2 조사에 의해 구성되는 2단 조사를 행하고 있다.
더 상세히 기술하면, 우선 펄스발생기(31)가 IGBT(96)의 게이트에 비교적 펄스폭이 길고 간격이 짧은 복수의 펄스(PA)를 단속적으로 인가함으로써, IGBT(96)가 온/오프를 반복하여 플래시 램프(FL)를 포함하는 회로에 전류가 흐른다. 이 단계에서는, 펄스폭이 길고 간격이 짧은 복수의 펄스(PA)가 IGBT(96)의 게이트에 인가되기 때문에, IGBT(96)의 온 시간이 오프 시간보다 길어져, 플래시 램프(FL)에 흐르는 전류는 전체 개관(槪觀)으로서는 제로로부터 소정치까지 증대하는 형태인 톱 파형이 된다(도 12 하단의 전단). 이러한 파형의 전류가 흘러 플래시 램프(FL)는, 시각 t21로부터 시각 t22를 향해 제로로부터 최대치(Imax)까지 발광 출력이 증대하는 제1 조사를 행한다. 이 제1 조사 공정을 실행하는 시각 t21로부터 시각 t22까지의 시간은 1 밀리초 이상 20 밀리초 이하이다.
다음으로, 펄스발생기(31)가 IGBT(96)의 게이트에 펄스폭이 짧고 간격이 긴 복수의 펄스(PB)를 단속적으로 인가한다. 이 단계에서는, 펄스폭이 짧고 간격이 긴 복수의 펄스(PB)가 IGBT(96)의 게이트에 인가되기 때문에, 상기와는 반대로 IGBT(96)의 온 시간이 오프 시간보다 짧아져, 플래시 램프(FL)에 흐르는 전류는 전체 개관으로서는 상기 소정치로부터 서서히 감소하는 형태인 톱 파형이 된다(도 12 하단의 후단). 이러한 파형의 전류가 흘러 플래시 램프(FL)는, 시각 t22로부터 시각 t23를 향해 발광 출력이 최대치(Imax)로부터 점차 저하하는 제2 조사를 행한다. 이 제2 조사 공정을 실행하는 시각 t22로부터 시각 t23까지의 시간은 3 밀리초 이상 50 밀리초 이하이다.
도 13에 나타내는 바와 같은 2 단계의 광 조사를 반도체 웨이퍼(W)에 대해 행함으로써, 반도체 웨이퍼(W)의 표면 온도는 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온하며, 그 온도 프로파일은 도 14에 나타내는 바와 같은 패턴이 된다. 더 상세하게는, 시각 t21로부터 시각 t22까지의 1 밀리초 이상 20 밀리초 이하를 걸쳐 행하는 제1 조사에 의해 반도체 웨이퍼(W)의 표면 온도가 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온한다(스텝 S4). 목표 온도(T2)는 주입된 불순물의 활성화가 달성되는 1000℃ 이상 1400℃ 이하이며, 본 실시 형태에서는 1200℃으로 하고 있다.
또한, 시각 t22로부터 시각 t23까지의 3 밀리초 이상 50 밀리초 이하를 걸쳐 행하는 제2 조사에 의해 반도체 웨이퍼(W)의 표면 온도가 목표 온도(T2)로부터 ±25℃ 이내의 범위 내로 유지된다(스텝 S5). 또한, 도 11의 시각(時刻) 스케일은 초(秒)인 것에 대해, 도 14의 시각 스케일은 밀리초이기 때문에, 도 14의 t21로부터 t23는 모두 도 11에서는 t2에 중첩되어 표시되는 것이다.
플래시 램프(FL)에 의한 제2 조사가 종료하면, IGBT(96)가 오프 상태가 되어 플래시 램프(FL)의 발광이 정지하고(스텝 S6), 반도체 웨이퍼(W)의 표면 온도는 목표 온도(T2)로부터 급속히 강온(降溫)한다. 도 11로 돌아와, 제2 조사가 종료한 후, 소정 시간이 경과한 시각 t3에서 할로겐 램프(HL)가 소등된다(스텝 S7). 이에 의해, 반도체 웨이퍼(W)가 예비 가열 온도(T1)로부터의 강온을 개시한다. 또한, 할로겐 램프(HL)가 소등됨과 동시에, 셔터기구(2)가 셔터판(21)을 할로겐 가열부(4)와 챔버(6) 사이의 차광위치에 삽입한다(스텝 S8). 할로겐 램프(HL)가 소등되어도, 즉시 필라멘트나 관벽(管壁)의 온도가 저하하는 것은 아니고, 잠시 고온의 필라멘트 및 관벽으로부터 복사열이 계속 방사되어 이것이 반도체 웨이퍼(W)의 강온을 방해한다. 셔터판(21)이 삽입됨으로써, 소등 직후의 할로겐 램프(HL)로부터 열처리 공간(65)에 방사되는 복사열이 차단되게 되어 반도체 웨이퍼(W)의 강온 속도를 높일 수 있다.
또한, 셔터판(21)이 차광위치에 삽입된 시점에서 방사 온도계(120)에 의한 온도 측정을 개시한다. 즉, 지지부(7)에 지지된 반도체 웨이퍼(W)의 하면으로부터 서셉터(74)의 개구부(78)를 통해 방사된 적외광의 강도를 방사 온도계(120)가 측정하여 강온 중의 반도체 웨이퍼(W)의 온도를 측정한다. 측정된 반도체 웨이퍼(W)의 온도는 제어부(3)에 전달된다.
소등 직후의 고온의 할로겐 램프(HL)로부터는 다소의 방사광(放射光)이 계속 방사되고 있지만, 방사 온도계(120)는 셔터판(21)이 차광위치에 삽입되어 있을 때 반도체 웨이퍼(W)의 온도 측정을 행하기 때문에, 할로겐 램프(HL)로부터 챔버(6) 내의 열처리 공간(65)으로 향하는 방사광은 차광된다. 따라서 방사 온도계(120)는 외란광(外亂光)의 영향을 받는 일 없이, 서셉터(74)에 지지된 반도체 웨이퍼(W)의 온도를 정확하게 측정할 수 있다.
제어부(3)는, 방사 온도계(120)에 의해 측정되는 반도체 웨이퍼(W)의 온도가 소정 온도까지 강온했는가 아닌가를 감시한다. 그리고 반도체 웨이퍼(W)의 온도가 소정 이하까지 강온한 후, 이재기구(10)의 한 쌍의 이재 아암(11)이 다시 퇴피위치로부터 이재동작위치로 수평이동하여 상승함으로써, 리프트 핀(12)이 서셉터(74)의 상면으로부터 돌출하여 열처리 후의 반도체 웨이퍼(W)를 서셉터(74)로부터 수취한다. 이어서, 게이트 밸브(185)에 의해 폐쇄되고 있던 반송개구부(66)가 개방되고, 리프트 핀(12) 상에 재치된 반도체 웨이퍼(W)가 장치 외부의 반송 로봇에 의해 반출되어(스텝 S9), 열처리 장치(1)에서의 반도체 웨이퍼(W)의 가열처리가 완료된다.
제1 실시 형태에서는, IGBT(96)의 게이트에 펄스폭이 길고 간격이 짧은 복수의 펄스(PA)를 단속적으로 인가함으로써, 플래시 램프(FL)로부터의 발광 출력을 1 밀리초 이상 20 밀리초 이하의 시간을 걸쳐 제로로부터 최대치(Imax)까지 증가시켜 반도체 웨이퍼(W)에 광 조사를 행하는 제1 조사를 실행하고 있다. 그리고 이러한 제1 조사에 의해 반도체 웨이퍼(W)의 표면 온도를 예비 가열 온도(T1)로부터 목표 온도(T2)까지 1 밀리초 이상 20 밀리초 이하로 승온하고 있다(본 실시 형태에서는 500℃ 승온하고 있다).
주입된 불순물의 활성화에 필요한 시간은 극히 짧아, 반도체 웨이퍼(W)의 표면 온도가 목표 온도(T2)까지 승온됨으로써 불순물의 활성화는 달성된다. 또한, 1 밀리초 이상의 시간을 걸쳐 반도체 웨이퍼(W)의 표면 온도를 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온하기 때문에, 반도체 웨이퍼(W)의 표면에 형성되어 있는 디바이스 등에 프로세스 손상이 생기는 것을 방지할 수 있다. 플래시 램프(FL)의 발광 출력이 제로로부터 최대치(Imax)까지 증가하는 제1 조사 시간이 1 밀리초 미만이면, 예비 가열 온도(T1)로부터 목표 온도(T2)까지의 승온 시간도 1 밀리초 미만이 되어, 프로세스 손상이 발생할 우려가 있다. 또한, 이 제1 조사 시간이 20 밀리초보다 길면, 예비 가열 온도(T1)로부터 목표 온도(T2)까지의 승온 시간도 길어져, 주입된 불순물이 목표 온도(T2)까지의 승온 단계에서 깊이 확산할 우려가 있다. 이러한 이유에 의해, 플래시 램프(FL)의 발광 출력이 제로로부터 최대치(Imax)까지 증가하여 반도체 웨이퍼(W)의 표면 온도를 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온하는 제1 조사 시간은 1 밀리초 이상 20 밀리초 이하로 하고 있다. 또한, 프로세스 손상을 확실히 방지하는 관점으로부터는, 제1 조사 시간을 3 밀리초 이상으로 것이 바람직하다.
이어서, 반도체 웨이퍼(W)의 표면이 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온한 후, IGBT(96)의 게이트에 펄스폭이 짧고 간격이 긴 복수의 펄스(PB)를 단속적으로 인가함으로써, 플래시 램프(FL)로부터의 발광 출력을 3 밀리초 이상 50 밀리초 이하의 시간을 걸쳐 최대치(Imax)로부터 점차 저하시키면서 반도체 웨이퍼(W)에 광 조사를 행하는 제2 조사를 실행하고 있다. 그리고 이러한 제2 조사에 의해 반도체 웨이퍼(W)의 표면 온도를 목표 온도(T2)로부터 ±25℃ 이내의 범위 내에서 3 밀리초 이상 50 밀리초 이하 유지하고 있다. 즉, 제2 조사에서는, 반도체 웨이퍼(W)의 표면 온도가 제1 조사로 도달한 목표 온도(T2)로부터 ±25℃ 이내의 범위 내를 유지하도록, 플래시 램프(FL)로부터의 발광 출력을 3 밀리초 이상 50 밀리초 이하의 시간을 걸쳐 최대치(Imax)로부터 점차 저하시키면서 반도체 웨이퍼(W)에 광 조사를 행하고 있는 것이다.
반도체 웨이퍼(W)의 표면 온도를 목표 온도(T2) 근방에 3 밀리초 이상 유지함으로써, 불순물 주입시에 반도체 웨이퍼(W)에 도입된 점결함(點缺陷)이 회복된다. 또한, 반도체 웨이퍼(W)의 표면 온도를 목표 온도(T2) 근방에 3 밀리초 이상 유지하고 있기 때문에, 예비 가열 온도(T1)로부터 목표 온도(T2)로의 승온시에 만일 다소의 프로세스 손상이 생겼다 해도, 그 손상의 회복을 도모할 수 있다. 심지어, 온도 유지 공정에서의 프로세스 손상의 발생을 방지하면서 반도체 웨이퍼(W)의 표면에 형성되어 있는 디바이스의 특성을 높일 수 있다. 플래시 램프(FL)의 발광 출력을 최대치(Imax)로부터 점차 저하시키는 제2 조사 시간이 3 밀리초 미만이면, 반도체 웨이퍼(W)의 표면 온도를 목표 온도(T2)로부터 ±25℃ 이내의 범위 내로 유지하는 시간도 3 밀리초 미만이 되어, 프로세스 손상이 발생할 우려가 있다. 또한, 이 제2 조사 시간이 50 밀리초를 넘으면, 목표 온도(T2) 근방에서의 유지 시간도 50 밀리초를 넘어 길어져, 주입된 불순물이 깊이 확산할 우려가 있다. 이러한 이유에 의해, 플래시 램프(FL)의 발광 출력을 최대치(Imax)로부터 점차 저하시켜 반도체 웨이퍼(W)의 표면 온도를 목표 온도(T2)로부터 ±25℃ 이내의 범위 내로 유지하는 제2 조사 시간은 3 밀리초 이상 50 밀리초 이하로 하고 있다.
또한, 반도체 웨이퍼(W)의 표면 온도를 목표 온도(T2)로부터 ±25℃ 이내의 범위 내에 3 밀리초 이상 50 밀리초 이하 유지하는 온도 유지 공정을 마련함으로써, 목표 온도(T2)에 도달하여 불순물 활성화가 이루어진 후에 즉시 표면 온도가 강온하는 경우와 비교해서, 반도체 웨이퍼(W)에 있어서의 열전도 등과 같은 시뮬레이션이 용이하게 이루어진다. 그 결과, 가열처리에 의해 생기는 모든 현상을 더 정확하게 해석할 수 있다.
<제2 실시 형태>
다음으로, 본 발명의 제2 실시 형태에 대해 설명한다. 제2 실시 형태의 열처리 장치의 구성은 제1 실시 형태와 완전히 동일하다. 또한, 제2 실시 형태의 열처리 장치에서의 반도체 웨이퍼(W)의 처리 순서도 제1 실시 형태와 동일하다. 제2 실시 형태에 있어서는, 플래시 램프(FL)의 발광 출력의 출력 파형이 제1 실시 형태와 다르며, 결과적으로 반도체 웨이퍼(W)의 온도 변화도 다르다.
도 15는, 제2 실시 형태에 있어서의 반도체 웨이퍼(W)의 표면 온도의 변화를 나타내는 도면이다. 반도체 웨이퍼(W)가 반입되어 서셉터(74)에 재치된 후, 제어부(3)가 시각 tO에서 40개의 할로겐 램프(HL)를 점등시켜 할로겐 광 조사에 의해 반도체 웨이퍼(W)를 예비 가열 온도(T1)까지 승온하고 있다. 예비 가열 온도(T1)는 300℃ 이상 800℃ 이하이며, 제2 실시 형태에서는 500℃로 하고 있다.
할로겐 램프(HL)에 의한 예비 가열을 행할 때는, 반도체 웨이퍼(W)의 온도가 접촉식 온도계(130)에 의해 측정되고 있다. 즉, 열전대를 내장하는 접촉식 온도계(130)가 서셉터(74)에 지지된 반도체 웨이퍼(W)의 하면에 절결부(77)를 통해 접촉하여 승온 중의 웨이퍼 온도를 측정한다. 측정된 반도체 웨이퍼(W)의 온도는 제어부(3)에 전달된다. 제어부(3)는, 할로겐 램프(HL)로부터의 광 조사에 의해 승온되는 반도체 웨이퍼(W)의 온도가 소정의 예비 가열 온도(T1)에 도달했는가 아닌가를 감시하면서, 할로겐 램프(HL)의 출력을 제어한다. 즉, 제어부(3)는, 접촉식 온도계(130)에 의한 측정치에 의거하여, 반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)로 되도록 할로겐 램프(HL)의 출력을 피드백 제어하고 있다. 또한, 할로겐 램프(HL)로부터의 광 조사에 의해 반도체 웨이퍼(W)를 승온할 때에는, 방사 온도계(120)에 의한 온도 측정은 행하지 않는다. 이는, 할로겐 램프(HL)로부터 조사되는 할로겐 광이 방사 온도계(120)에 외란광으로서 입사하여 정확한 온도 측정을 할 수 없기 때문이다.
반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에 도달한 후, 제어부(3)는 반도체 웨이퍼(W)를 그 예비 가열 온도(T1)로 잠시 유지한다. 구체적으로는, 접촉식 온도계(130)에 의해 측정되는 반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에 도달한 시각 t1에서 제어부(3)가 할로겐 램프(HL)의 출력을 제어하여 반도체 웨이퍼(W)의 온도를 거의 예비 가열 온도(T1)로 유지하고 있다.
이러한 할로겐 램프(HL)에 의한 예비 가열을 행함으로써, 반도체 웨이퍼(W) 전체를 예비 가열 온도(T1)로 균일하게 승온하고 있다. 할로겐 램프(HL)에 의한 예비 가열 단계에서는, 방열이 더 생기기 쉬운 반도체 웨이퍼(W)의 주연부 온도가 중앙부보다 저하하는 경향이 있지만, 할로겐 가열부(4)에 있어서의 할로겐 램프(HL)의 배설밀도는, 반도체 웨이퍼(W)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역 쪽이 높게 되어 있다. 이 때문에, 방열이 생기기 쉬운 반도체 웨이퍼(W)의 주연부에 조사되는 광량이 많아져, 예비 가열 단계에 있어서의 반도체 웨이퍼(W)의 면내 온도 분포를 균일한 것으로 할 수 있다. 또한, 챔버측부(61)에 장착된 반사 링(69)의 내주면은 거울면으로 되어 있기 때문에, 이 반사 링(69)의 내주면에 의해 반도체 웨이퍼(W)의 주연부를 향해 반사되는 광량이 많아져, 예비 가열 단계에 있어서의 반도체 웨이퍼(W)의 면내 온도 분포를 더 균일한 것으로 할 수 있다.
다음으로, 반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에 도달하여 소정 시간이 경과한 시각 t2에서 플래시 램프(FL)로부터 플래시 광을 조사하는 것에 의한 가열처리를 실행한다. 또한, 반도체 웨이퍼(W)의 온도가 실온으로부터 예비 가열 온도(T1)에 도달할 때까지의 시간(시각 tO로부터 시각 t1까지의 시간) 및 예비 가열 온도(T1)에 도달하고 나서 플래시 램프(FL)가 발광할 때까지의 시간(시각 t1로부터 시각 t2까지의 시간)은 모두 몇 초 정도이다. 플래시 램프(FL)가 플래시 광 조사를 행할 때는, 미리 전원유닛(95)에 의해 콘덴서(93)에 전하를 축적해 둔다. 그리고 콘덴서(93)에 전하가 축적된 상태로, 제어부(3)의 펄스발생기(31)로부터 IGBT(96)에 펄스신호를 출력하여 IGBT(96)를 온/오프 구동한다.
도 16은, 펄스신호의 파형과 플래시 램프(FL)에 흐르는 전류의 상관의 다른 예를 나타내는 도면이다. 여기에서는, 도 16의 상단에 나타내는 바와 같은 파형의 펄스신호가 펄스발생기(31)로부터 출력된다. 펄스신호의 파형은, 펄스폭의 시간(온 시간)과 펄스간격의 시간(오프 시간)을 파라메타로서 순차적으로 설정한 레시피를 입력부(33)로부터 입력함으로써 규정할 수 있다. 이러한 레시피를 오퍼레이터가 입력부(33)로부터 제어부(3)에 입력하면, 그에 따라 제어부(3)의 파형설정부(32)는 도 16의 상단에 나타내는 바와 같은 온/오프를 반복하는 펄스 파형을 설정한다. 도 16 상단에 나타내는 펄스 파형에서는, 전단(前段)에 비교적 펄스폭이 길고 간격이 짧은 복수의 펄스(PA)가 설정되며, 후단(後段)에 비교적 펄스폭이 짧고 간격이 긴 복수의 펄스(PB)가 설정되어 있다. 그리고 파형설정부(32)에 의해 설정된 펄스 파형에 따라 펄스발생기(31)가 펄스신호를 출력한다. 그 결과, IGBT(96)의 게이트에는 도 16 상단과 같은 파형의 펄스신호가 인가되어, IGBT(96)의 온/오프 구동이 제어되게 된다. 구체적으로는, IGBT(96)의 게이트에 입력되는 펄스신호가 온일 때는 IGBT(96)가 온 상태가 되고, 펄스신호가 오프일 때는 IGBT(96)가 오프 상태가 된다.
또한, 펄스발생기(31)로부터 출력되는 펄스신호가 온이 되는 타이밍과 동기하여 제어부(3)가 트리거 회로(97)를 제어해서 트리거 전극(91)에 고전압(트리거 전압)을 인가한다. 콘덴서(93)에 전하가 축적된 상태로 IGBT(96)의 게이트에 펄스신호가 입력되고, 또, 그 펄스신호가 온이 되는 타이밍과 동기하여 트리거 전극(91)에 고전압이 인가됨으로써, 펄스신호가 온일 때는 유리관(92) 내의 양단 전극 사이에서 반드시 전류가 흐르고, 그때의 크세논 원자 혹은 분자의 여기에 의해서 광이 방출된다.
제어부(3)로부터 IGBT(96)의 게이트에 도 16 상단의 파형과 같은 펄스신호를 출력함과 아울러, 그 펄스신호가 온이 되는 타이밍과 동기하여 트리거 전극(91)에 고전압을 인가함으로써, 플래시 램프(FL)를 포함하는 회로 중에 도 16의 하단에 나타내는 바와 같은 파형의 전류가 흐른다. 즉, IGBT(96)의 게이트에 입력되는 펄스신호가 온일 때는 플래시 램프(FL)의 유리관(92) 내에 흐르는 전류치가 증가하고, 오프일 때는 전류치가 감소한다. 또한, 각 펄스에 대응하는 개개의 전류 파형은 코일(94)의 정수에 의해 규정된다.
도 16 하단에 나타내는 바와 같은 파형의 전류가 흘러 플래시 램프(FL)가 발광한다. 플래시 램프(FL)의 발광 출력은, 플래시 램프(FL)에 흐르는 전류에 거의 비례한다. 따라서 플래시 램프(FL)의 발광 출력의 출력 파형(프로파일)은 도 17에 나타내는 바와 같은 패턴이 된다. 도 17에 나타내는 바와 같이 플래시 램프(FL)로부터의 출력 파형으로, 지지부(7)에 지지된 반도체 웨이퍼(W)의 표면에 플래시 광 조사가 행해진다.
IGBT(96)를 사용함이 없이 플래시 램프(FL)를 발광시킨 경우에는, 콘덴서(93)에 축적되어 있던 전하가 1회의 발광으로 소비되며, 플래시 램프(FL)로부터의 출력 파형은 폭이 0.1 밀리초 내지 10 밀리초 정도의 싱글 펄스가 된다. 이에 대해, 제2 실시 형태에서는, 회로 중에 스위칭소자인 IGBT(96)를 접속하여 그 게이트에 도 16 상단과 같은 펄스신호를 출력함으로써, 콘덴서(93)로부터 플래시 램프(FL)로의 전하 공급을 IGBT(96)에 의해 단속하여 플래시 램프(FL)에 흐르는 전류를 제어하고 있다. 그 결과, 말하자면 플래시 램프(FL)의 발광이 초퍼 제어되게 되고, 콘덴서(93)에 축적된 전하가 분할해서 소비되어, 극히 짧은 시간 동안에 플래시 램프(FL)가 점멸을 반복한다. 또한, 도 16에 나타내는 바와 같이, 전류치가 완전히 "0"이 되기 전에 다음 펄스가 IGBT(96)의 게이트에 인가되어 전류치가 재차 증가하기 때문에, 플래시 램프(FL)가 점멸을 반복하고 있는 동안도 발광 출력이 완전히 "0"이 되는 것은 아니다.
제1 실시 형태와 마찬가지로, 도 17에 나타내는 광의 출력 파형은, 2 단계의 광 조사를 행하고 있는 것으로도 간주할 수 있다. 즉, 플래시 램프(FL)가 발광을 개시한 시각 t121로부터 발광 출력이 최대가 되는 시각 t122까지의 제1 조사와, 시각 t122로부터 시각 t123에 걸쳐 발광 출력이 서서히 저하하는 제2 조사에 의해 구성되는 2단 조사를 행하고 있다.
더 상세히 기술하면, 우선 펄스발생기(31)가 IGBT(96)의 게이트에 비교적 펄스폭이 길고 간격이 짧은 복수의 펄스(PA)를 단속적으로 인가함으로써, IGBT(96)가 온/오프를 반복하여 플래시 램프(FL)를 포함하는 회로에 전류가 흐른다. 이 단계에서는, 펄스폭이 길고 간격이 짧은 복수의 펄스(PA)가 IGBT(96)의 게이트에 인가되기 때문에, IGBT(96)의 온 시간이 오프 시간보다 길어져, 플래시 램프(FL)에 흐르는 전류는 전체 개관으로서는 증대하는 형태인 톱 파형이 된다(도 16 하단의 전단). 이러한 파형의 전류가 흘러 플래시 램프(FL)는, 시각 t121로부터 시각 t122를 향해 발광 출력이 증대하는 제1 조사를 행한다.
다음으로, 펄스발생기(31)가 IGBT(96)의 게이트에 펄스폭이 짧고 간격이 긴 복수의 펄스(PB)를 단속적으로 인가한다. 이 단계에서는, 펄스폭이 짧고 간격이 긴 복수의 펄스(PB)가 IGBT(96)의 게이트에 인가되기 때문에, 상기와는 반대로 IGBT(96)의 온 시간이 오프 시간보다 짧아져, 플래시 램프(FL)에 흐르는 전류는 전체 개관으로서는 서서히 감소하는 형태인 톱 파형이 된다(도 16 하단의 후단). 이러한 파형의 전류가 흘러 플래시 램프(FL)는, 시각 t122로부터 시각 t123을 향해 발광 출력이 서서히 저하하는 형태인 제2 조사를 행한다.
도 17에 나타내는 바와 같은 2 단계의 광 조사를 반도체 웨이퍼(W)에 대해 행함으로써, 반도체 웨이퍼(W)의 표면 온도는 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온한다. 도 18은, 반도체 웨이퍼(W)의 표면 및 이면의 온도 프로파일의 일례를 나타내는 도면이다. 이 도면에서는, 표면 및 이면의 온도 프로파일을 실선으로 나타내고, 표리면의 온도 차의 프로파일을 점선으로 나타내고 있다.
시각 t121로부터 시각 t122까지의 제1 조사에 의해 반도체 웨이퍼(W)의 표면 온도가 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온한다(스텝 S4). 목표 온도(T2)는 주입된 불순물의 활성화가 달성되는 1000℃ 이상 1400℃ 이하이며, 본 실시 형태에서는 1100℃로 하고 있다.
제1 조사에 의해 반도체 웨이퍼(W)의 표면 온도가 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온하는 시각 t121로부터 시각 t122까지의 시간은, 반도체 웨이퍼(W)의 표면으로부터 이면으로의 열전도 시간보다 장시간이다. 여기서, 「열전도 시간」이란, 플래시 광 조사에 의해 반도체 웨이퍼(W)의 표면에 발생한 열이 이면으로 전도되는데 필요한 시간이다. 열전도 시간은, 반도체 웨이퍼(W)의 재질 및 외형치수에 의해 규정되는 것이며, 본 실시 형태와 같이 φ300㎜의 실리콘 웨이퍼(규격에 의해 두께는 0.775㎜로 표준화되어 있다)이면 약 15 밀리초이다. 즉, 반도체 웨이퍼(W)의 표면 온도는, 표면으로부터 이면으로의 열전도에 필요한 열전도 시간보다 장시간인 15 밀리초 이상을 걸쳐 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온한다.
또한, 시각 t121로부터 시각 t122까지의 제1 조사에 의해 반도체 웨이퍼(W)의 표면 온도가 목표 온도(T2)까지 승온할 때의 승온 속도(표면의 승온 속도)는 1000℃／초 이상이다. IGBT(96)는, 반도체 웨이퍼(W)의 표면 온도의 승온 속도가 1000℃／초 이상이 되고, 또, 열전도 시간보다 장시간을 걸쳐 표면 온도가 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온하는 형태인 발광 출력이 되도록 플래시 램프(FL)로의 통전을 제어한다.
한편, 시각 t122로부터 시각 t123까지의 제2 조사에 의해 반도체 웨이퍼(W)의 표면 온도가 목표 온도(T2)로부터 ±25℃ 이내의 범위 내로 유지된다(스텝 S5). 반도체 웨이퍼(W)의 표면 온도가 목표 온도(T2)로부터 ±25℃ 이내의 범위 내로 유지되는 시각 t122로부터 시각 t123까지의 시간은 5 밀리초 이상이다. IGBT(96)는, 반도체 웨이퍼(W)의 표면 온도를 목표 온도(T2)로부터 ±25℃ 이내의 범위 내로 5 밀리초 이상 유지하는 형태인 발광 출력이 되도록 플래시 램프(FL)로의 통전을 제어한다. 또한, 도 15의 시각(時刻) 스케일은 초(秒)인 것에 대해, 도 18의 시각 스케일은 밀리초이기 때문에, 도 18의 t121로부터 t123는 모두 도 15에서는 t2에 중첩되어 표시되는 것이다.
제1 조사 및 제2 조사 과정에서, 반도체 웨이퍼(W)의 표면에 발생한 열은 이면으로 전해져, 이면의 온도도 점차 상승한다. 도 18의 점선으로 나타내는 바와 같이, 반도체 웨이퍼(W)의 표리면의 온도 차는 항상, 제1 조사에 의해 반도체 웨이퍼(W)의 표면이 승온되는 점프 온도(제1 조사에 의한 승온 온도, 즉 목표 온도(T2)와 예비 가열 온도(T1)의 온도 차이며, 본 실시 형태에서는 600℃)의 절반 이하가 된다.
플래시 램프(FL)에 의한 제2 조사가 종료하면, IGBT(96)가 오프 상태가 되어 플래시 램프(FL)의 발광이 정지하고(스텝 S6), 반도체 웨이퍼(W)의 표면 온도는 목표 온도(T2)로부터 강온한다. 이때, 반도체 웨이퍼(W)의 표면 온도와 이면 온도가 같아진다. 도 15로 돌아와, 제2 조사가 종료한 후, 소정 시간이 경과한 시각 t3에서 할로겐 램프(HL)가 소등된다(스텝 S7). 이에 의해, 반도체 웨이퍼(W)가 예비 가열 온도(T1)로부터의 강온을 개시한다. 또한, 할로겐 램프(HL)가 소등됨과 동시에, 셔터기구(2)가 셔터판(21)을 할로겐 가열부(4)와 챔버(6) 사이의 차광위치에 삽입한다(스텝 S8). 할로겐 램프(HL)가 소등되어도, 즉시 필라멘트나 관벽의 온도가 저하하는 것은 아니고, 잠시 고온의 필라멘트 및 관벽으로부터 복사열이 계속 방사되며, 이것이 반도체 웨이퍼(W)의 강온을 방해한다. 셔터판(21)이 삽입됨으로써, 소등 직후의 할로겐 램프(HL)로부터 열처리 공간(65)에 방사되는 복사열이 차단되게 되어, 반도체 웨이퍼(W)의 강온 속도를 높일 수 있다.
또한, 셔터판(21)이 차광위치에 삽입된 시점에서 방사 온도계(120)에 의한 온도 측정을 개시한다. 즉, 지지부(7)에 지지된 반도체 웨이퍼(W)의 하면으로부터 서셉터(74)의 개구부(78)를 통해 방사된 적외광의 강도를 방사 온도계(120)가 측정하여 강온 중의 반도체 웨이퍼(W)의 온도를 측정한다. 측정된 반도체 웨이퍼(W)의 온도는 제어부(3)에 전달된다.
소등 직후의 고온의 할로겐 램프(HL)로부터는 다소의 방사광이 계속 방사되고 있지만, 방사 온도계(120)는 셔터판(21)이 차광위치에 삽입되어 있을 때 반도체 웨이퍼(W)의 온도 측정을 행하기 때문에, 할로겐 램프(HL)로부터 챔버(6) 내의 열처리 공간(65)으로 향하는 방사광은 차광된다. 따라서, 방사 온도계(120)는 외란광의 영향을 받음이 없이, 서셉터(74)에 지지된 반도체 웨이퍼(W)의 온도를 정확하게 측정할 수 있다.
제어부(3)는, 방사 온도계(120)에 의해 측정되는 반도체 웨이퍼(W)의 온도가 소정 온도까지 강온했는가 아닌가를 감시한다. 그리고 반도체 웨이퍼(W)의 온도가 소정 이하까지 강온한 후, 이재기구(10)의 한 쌍의 이재 아암(11)이 다시 퇴피위치로부터 이재동작위치로 수평이동하여 상승함으로써, 리프트 핀(12)이 서셉터(74)의 상면으로부터 돌출하여 열처리 후의 반도체 웨이퍼(W)를 서셉터(74)로부터 수취한다. 이어서, 게이트 밸브(185)에 의해 폐쇄되어 있던 반송개구부(66)가 개방되고, 리프트 핀(12) 상에 재치된 반도체 웨이퍼(W)가 장치 외부의 반송 로봇에 의해 반출되어(스텝 S9), 열처리 장치(1)에서의 반도체 웨이퍼(W)의 가열처리가 완료한다.
제2 실시 형태에서는, IGBT(96)의 게이트에 펄스폭이 길고 간격이 짧은 복수의 펄스(PA)를 단속적으로 인가함으로써, 플래시 램프(FL)의 발광 출력을 제로로부터 최대치까지 도달시키는 제1 조사를 행하고 있다. 그리고 이러한 제1 조사에 의해 반도체 웨이퍼(W)의 표면 온도를 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온하고 있다(본 실시 형태에서는 점프 온도로서 600℃ 승온하고 있다). 이때, 반도체 웨이퍼(W)의 표면으로부터 이면으로의 열전도에 필요한 열전도 시간보다 장시간을 걸쳐 표면 온도를 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온한다.
이어서, 반도체 웨이퍼(W)의 표면이 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온한 후, IGBT(96)의 게이트에 펄스폭이 짧고 간격이 긴 복수의 펄스(PB)를 단속적으로 인가함으로써, 플래시 램프(FL)의 발광 출력을 최대치로부터 서서히 저하시키는 제2 조사를 행하고 있다. 그리고 이러한 제2 조사에 의해 반도체 웨이퍼(W)의 표면 온도를 목표 온도(T2)로부터 ±25℃ 이내의 범위 내로 5 밀리초 이상 유지하고 있다.
주입된 불순물의 활성화에 필요한 시간은 극히 짧아, 제1 조사에 의해 반도체 웨이퍼(W)의 표면 온도가 목표 온도(T2)까지 승온됨으로써 불순물의 활성화는 달성된다. 또한, 반도체 웨이퍼(W)의 표면 온도가 목표 온도(T2) 근방에 5 밀리초 이상 유지됨으로써, 불순물 주입시에 반도체 웨이퍼(W)에 도입된 점결함이 회복된다.
또한, 제2 실시 형태에서는, 반도체 웨이퍼(W)의 표면으로부터 이면으로의 열전도에 필요한 열전도 시간보다 장시간을 걸쳐 표면 온도를 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온하기 때문에, 반도체 웨이퍼(W)의 표리면의 온도 차는 항상 점프 온도의 절반 이하(본 실시 형태에서는 300℃ 이하)가 되어, 표리면의 열팽창 차에 기인한 웨이퍼 이면으로의 응력집중을 완화할 수 있다. 그 결과, 플래시 가열시에 있어서의 반도체 웨이퍼(W)의 균열을 방지할 수 있다.
<변형예>
이상, 본 발명의 실시 형태에 대해 설명했지만, 본 발명은 그 취지를 일탈하지 않는 범위 내에서 상술한 것 이외에 여러 가지 변경을 행하는 것이 가능하다. 예를 들면, 상기 제 1 실시 형태에서는, 제1 조사에 의해 반도체 웨이퍼(W)의 표면 온도를 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온하고, 이어서 제2 조사에 의해 표면 온도를 목표 온도(T2) 근방에 유지하도록 하고 있지만, 이 제2 조사에 의한 유지 온도는 목표 온도(T2)로 한정되는 것은 아니다. 예를 들면, 반도체 웨이퍼(W)의 표면 온도가 목표 온도(T2)에 도달한 후, 약간의 간격을 두고 표면 온도가 목표 온도(T2)로부터 50℃∼200℃ 저하한 시점에서 제2 조사를 개시하고, 그 저하한 온도(제2 목표 온도)로부터 ±25℃ 이내의 범위 내로 반도체 웨이퍼(W)의 표면 온도를 유지하도록 해도 좋다.
또한, 제2 실시 형태에서는, 반도체 웨이퍼(W)의 표면에 플래시 광을 조사하여 열처리를 행하도록 하고 있지만, 반도체 웨이퍼(W)의 이면에 플래시 광을 조사하도록 해도 좋다. 구체적으로는, 반도체 웨이퍼(W)의 표리를 반전(反轉)시켜서 지지부(7)에 지지(다시 말해, 표면을 하면으로 하여 지지)시켜 상기 실시 형태와 동일한 처리를 행하도록 하면 좋다. 또한, 열처리 장치의 구성을 챔버(6) 상측에 할로겐 가열부(4)를 배치함과 아울러, 하측에 플래시 가열부(5)를 배치하여, 그 열처리 장치로 플래시 가열 처리를 행하도록 해도 좋다. 제2 실시 형태에서, 반도체 웨이퍼(W)의 이면으로부터 플래시 광 조사를 행하도록 해도, 반도체 웨이퍼(W)의 이면으로부터 표면으로의 열전도에 필요한 열전도 시간보다 장시간을 걸쳐 이면 온도를 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온하면, 표리면의 온도 차는 항상 점프 온도의 절반 이하가 된다. 그 결과, 플래시 가열시의 표리면의 열팽창 차에 기인한 웨이퍼 표면으로의 응력집중을 완화할 수 있어, 반도체 웨이퍼(W)의 균열을 방지할 수 있다.
요컨대, 반도체 웨이퍼(W)의 한쪽 면에 플래시 램프(FL)로부터 플래시 광을 조사하여, 한쪽 면으로부터 당해 한쪽 면과는 반대측의 주면인 다른쪽 면으로의 열전도에 필요한 열전도 시간보다 장시간을 걸쳐 한쪽 면의 온도를 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온하면 좋다. 그리고 승온 후, 반도체 웨이퍼(W)의 한쪽 면에 플래시 광을 조사하여 한쪽 면의 온도를 목표 온도(T2)로부터 ±25℃ 이내의 범위에 5 밀리초 이상 유지한다. 이렇게 하면, 플래시 가열시의 표리면의 온도 차는 항상 점프 온도의 절반 이하가 되어, 표리면의 열팽창 차에 기인한 웨이퍼 한쪽 면(또는 다른쪽 면)으로의 응력집중을 완화할 수 있어, 반도체 웨이퍼(W)의 균열을 방지할 수 있다.
또한, 펄스신호의 파형 설정은, 입력부(33)로부터 차례대로 펄스폭 등의 파라메타를 입력하는 것으로 한정되는 것은 아니고, 예를 들면, 오퍼레이터가 입력부(33)로부터 파형을 직접 그래픽으로 입력하도록 해도 좋고, 이전에 설정되어 자기디스크 등의 기억부에 기억되어 있던 파형을 읽어내도록 해도 좋고, 혹은 열처리 장치(1)의 외부로부터 다운로드하도록 해도 좋다.
또한, 상기 실시 형태에서는, 펄스신호가 온이 되는 타이밍과 동기하여 트리거 전극(91)에 전압을 인가하도록 하고 있지만, 트리거 전압을 인가하는 타이밍은 이에 한정되는 것은 아니고, 펄스신호의 파형과는 관계없이 일정 간격으로 인가하도록 해도 좋다. 또한, 펄스신호의 간격이 짧아, 어느 펄스에 의해 플래시 램프(FL)를 흐른 전류의 전류치가 소정치 이상 남아 있는 상태에서 다음 펄스에 의해 통전을 개시되도록 한 경우이면, 그대로 플래시 램프(FL)에 전류가 계속 흐르기 때문에, 펄스마다 트리거 전압을 인가할 필요는 없다. 상기 실시 형태의 도 12 상단과 같이, 펄스신호의 모든 펄스간격이 소정치보다 짧은 경우에는, 최초의 펄스가 인가된 때에만 트리거 전압을 인가하도록 해도 좋고, 그 후는 트리거 전압을 인가하지 않고도 IGBT(96)의 게이트에 도 12 상단의 펄스신호를 출력하는 것만으로 도 12 하단과 같은 전류 파형을 형성할 수 있다. 다시 말해, 펄스신호가 온이 될 때, 플래시 램프(FL)에 전류가 흐르는 타이밍이면, 트리거 전압의 인가 타이밍은 임의이다.
또한, 상기 실시 형태에서는, 스위칭소자로서 IGBT(96)를 이용하고 있지만, 이것 대신에, 게이트에 입력된 신호 레벨에 따라 회로를 온/오프 할 수 있는 다른 트랜지스터를 이용하도록 해도 좋다. 다만, 플래시 램프(FL)의 발광에는 상당히 큰 전력이 소비되기 때문에, 대전력의 취급에 적합한 IGBT나 GTO(Gate Turn Off)사이리스터를 스위칭소자로서 채용하는 것이 바람직하다.
또한, 플래시 램프(FL)로부터의 다단계의 광 조사를 행할 수 있으면, 도 8과는 다른 회로 구성이어도 좋다. 예를 들면, 코일 정수가 다른 복수의 전력공급회로를 1개의 플래시 램프(FL)에 접속하도록 해도 좋다. 또한, 다단계의 광 조사를 행할 수 있으면, 광원으로서는 플래시 램프(FL)로 한정되는 것은 아니고, 조사 시간이 1초 이하의 광 조사가 가능한 것이면 좋고, 예를 들면 레이저여도 좋다.
또한, 상기 실시 형태에서는, 플래시 가열부(5)에 30개의 플래시 램프(FL)를 구비하도록 하고 있지만, 이에 한정되는 것은 아니고, 플래시 램프(FL)의 개수는 임의의 수로 할 수 있다. 또한, 플래시 램프(FL)는 크세논 플래시 램프로 한정되는 것은 아니고, 크립톤 플래시 램프여도 좋다. 또한, 할로겐 가열부(4)에 구비하는 할로겐 램프(HL)의 개수도 40개로 한정되는 것은 아니고, 임의의 수로 할 수 있다.
또한, 상기 실시 형태에서는, 할로겐 램프(HL)로부터의 할로겐 광 조사에 의해 반도체 웨이퍼(W)를 예비 가열하도록 하고 있지만, 예비 가열 수법은 이에 한정되는 것은 아니고, 핫 플레이트에 재치함으로써 반도체 웨이퍼(W)를 예비 가열하도록 해도 좋다.
또한, 상기 실시 형태에서는, 플래시 램프(FL)로부터의 광 조사 가열 처리에 의해 불순물의 활성화를 행하도록 하고 있지만, 본 발명에 관계되는 열처리 기술은 다른 처리에도 적용 가능하다. 예를 들면, MOSFET 특성을 높이기 위해 고융점 금속과 실리콘의 합금을 형성하는 실리사이드 기술이 알려져 있으며, 특히 니켈(Ni)을 이용한 니켈 실리사이드 기술이 주목되고 있다. 이 니켈 실리사이드 기술에서는, 합금화 프로세스에서 니켈 실리사이드가 횡방향(게이트 방향)으로 이상성장(異常成長)하여 소스·드레인 접합을 돌파해서, 누설 전류가 급격하게 증대하는 문제가 지적되고 있다.
이러한 문제를 방지하기 위해, 질소(N2), 아르곤(Ar), 실리콘(Si), 게르마늄(Ge) 등을 실리콘 기판(111)에 주입해서 비정질화(非晶質化)하여, 니켈 실리사이드를 종방향으로만 성장시키는 기술이 이용되고 있다. 그런데 이 주입 공정 시에, 아몰퍼스층과 실리콘 결정층(結晶層)의 계면에 결함이 생긴다. 그래서 니켈 실리사이드가 형성된 반도체 웨이퍼(W)에 본 발명에 관계되는 열처리 기술을 적용하면, 반도체 웨이퍼(W)의 표면 온도가 목표 온도 근방에 소정 시간 유지되게 되기 때문에, 니켈 실리사이드의 횡방향으로의 성장을 방지하면서, 주입 공정에서 도입된 결함을 경감할 수 있다.
이 열처리를 행하는 경우에는, 예비 가열 온도(T1)는 300℃ 이하이며, 목표 온도(T2)는 600℃ 이상 1100℃ 이하이다. 또한, 플래시 램프(FL)의 발광 출력이 제로로부터 최대치까지 증가하는 제1 조사 시간은 1 밀리초 이상 20 밀리초 이하이며, 플래시 램프(FL)의 발광 출력을 최대치로부터 점차 저하시키는 제2 조사 시간은 1 밀리초 이상 100 밀리초 이하이다.
또한, 게이트 전극으로서 티탄(Ti), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈(Ta), 몰리브덴(Mo), 텅스텐(W)으로 이루어지는 군으로부터 선택되는 하나 이상의 금속을 포함하여, 예를 들면 TiN, ZrN, HfN, VN, NbN, TaN, MoN, WN, TiSiN, HfSiN, VSiN, NbSiN, TaSiN, MoSiN, WSiN, HfAlN, VAlN, NbAlN, TaAlN, MoAlN, WAlN 등의 막(膜)(high-k막)을 형성한 반도체 웨이퍼(W)의 열처리를 행할 때는, 종래의 스파이크 어닐에서는 사용하는 재료의 확산계수가 높기 때문에 소망의 특성을 얻는 것이 어려웠다. 이 때문에, 스파이크 어닐보다 극히 단시간에 승온이 가능한 플래시 램프 어닐이 적합한 것이지만, 너무나 급격한 승온 및 강온을 행하면 결정 중에 전자 트랩이 형성된다. 그래서 하이-k(high-k)막이 형성된 반도체 웨이퍼(W)에 본 발명에 관계되는 열처리 기술을 적용하면, 반도체 웨이퍼(W)의 표면 온도가 목표 온도 근방에 소정 시간 유지되게 되기 때문에, 전자 트랩의 형성을 방지하면서 소망의 결정성을 얻을 수 있다.
이 열처리를 행하는 경우에는, SiGe와 같은 재료로 구성된 소스·드레인에 스트레스를 인가하는 구조인 경우를 고려하여 예비 가열 온도(T1)는 900℃ 이하이고, 목표 온도(T2)는 1000℃ 이상 1200℃ 이하이다. 또한, 플래시 램프(FL)의 발광 출력이 제로로부터 최대치까지 증가하는 제1 조사 시간은 3 밀리초 이상 1초 이하이며, 플래시 램프(FL)의 발광 출력을 최대치로부터 점차 저하시키는 제2 조사 시간은 3 밀리초 이상 1초 이하이다.
또한, 제2 실시 형태에서 처리대상이 되는 기판은 φ300㎜의 실리콘 반도체 웨이퍼로 한정되는 것은 아니고, 예를 들면 φ200㎜ 또는 φ450㎜의 반도체 웨이퍼여도 좋다. 반도체 웨이퍼의 지름이 다르면 규격에 의거하여 두께도 다르기 때문에, 한쪽 면으로부터 다른쪽 면으로의 열전도에 필요한 열전도 시간이 다르다. 이 경우여도, 한쪽 면으로부터 다른쪽 면으로의 열전도에 필요한 열전도 시간보다 장시간을 걸쳐 한쪽 면의 온도를 예비 가열 온도(T1)로부터 목표 온도(T2)까지 승온함으로써, 표리면의 열팽창 차에 기인한 웨이퍼 한쪽 면(또는 다른쪽 면)으로의 응력집중을 완화하여 반도체 웨이퍼의 균열을 방지할 수 있다.
또한, 제2 실시 형태에서 처리대상이 되는 기판은, 실리콘 반도체 웨이퍼의 표면에 레지스트막 등을 형성한 것이어도 좋다. 반도체 웨이퍼의 표면에 레지스트막을 형성한 경우에는, 플래시 광 조사에 의해 노광 후 베이크 처리(PEB : Post Exposure Bake)와 도포 후 베이크 처리(PAB : Post Applied Bake)를 행할 수 있다. 이들 열처리에 필요한 목표 온도는 비교적 낮기(100℃∼200℃) 때문에, 레지스트막을 형성한 반도체 웨이퍼에 대해서는 이면으로부터 플래시 광 조사를 행하는 것이 바람직하다.
또한, 본 발명에 관계되는 열처리 장치에 의해 처리대상이 되는 기판은 반도체 웨이퍼로 한정되는 것은 아니고, 액정표시장치 등의 플랫 패널 디스플레이에 이용하는 유리 기판이나 태양전지용 기판이어도 좋다. 또한, 본 발명에 관계되는 기술은, 금속과 실리콘의 접합, 혹은 폴리 실리콘의 결정화에 적용하도록 해도 좋다.
1 열처리 장치
2 셔터기구
3 제어부
4 할로겐 가열부
5 플래시 가열부
6 챔버
7 지지부
10 이재기구
21 셔터판
22 슬라이드구동기구
31 펄스발생기
32 파형설정부
33 입력부
61 챔버측부
62 오목부
63 상측 챔버창
64 하측 챔버창
65 열처리 공간
74 서셉터
91 트리거 전극
92 유리관
93 콘덴서
94 코일
96 IGBT
97 트리거 회로
FL 플래시 램프
HL 할로겐 램프
W 반도체 웨이퍼

Claims (24)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 기판에 대해 광을 조사함으로써 그 기판을 가열하는 열처리 방법에 있어서,
    플래시 램프로부터의 발광 출력을 1 밀리초 이상 20 밀리초 이하 걸쳐 제로로부터 제1 발광 출력까지 증가시켜 기판에 광 조사를 행하는 제1 조사 공정과,
    상기 기판의 표면 온도가 제1 조사 공정에서 도달한 온도로부터 ±25℃ 이내의 범위 내를 유지하도록, 상기 플래시 램프로부터의 발광 출력을 3 밀리초 이상 50 밀리초 이하 걸쳐 제1 발광 출력으로부터 점차 저하시키면서 기판에 광 조사를 행하는 제2 조사 공정
    을 구비하는 것을 특징으로 하는 열처리 방법.
  10. 제9 항에 있어서,
    콘덴서로부터 상기 플래시 램프로의 전하 공급을 스위칭소자에 의해 단속함으로써 상기 플래시 램프에 흐르는 전류를 제어하여 발광 출력을 조정하는 것을 특징으로 하는 열처리 방법.
  11. 제10 항에 있어서,
    상기 스위칭소자의 게이트에 복수의 펄스를 인가함으로써 상기 콘덴서로부터 상기 플래시 램프로의 전하 공급을 단속하는 것을 특징으로 하는 열처리 방법.
  12. 제10 항에 있어서,
    상기 스위칭소자는 절연 게이트 바이폴라 트랜지스터인 것을 특징으로 하는 열처리 방법.
  13. 기판에 대해 광을 조사함으로써 그 기판을 가열하는 열처리 장치에 있어서,
    기판을 수용하는 챔버와,
    상기 챔버 내에서 기판을 지지하는 지지수단과,
    상기 지지수단에 지지된 기판에 광을 조사하는 플래시 램프와,
    상기 플래시 램프의 발광 출력을 제어하는 발광제어수단
    을 구비하며,
    상기 발광제어수단은, 발광 출력을 1 밀리초 이상 20 밀리초 이하 걸쳐 제로로부터 제1 발광 출력까지 증가시켜 기판에 광 조사를 행한 후, 상기 기판의 표면 온도가 당해 광 조사로 도달한 온도로부터 ±25℃ 이내의 범위 내를 유지하도록, 발광 출력을 3 밀리초 이상 50 밀리초 이하 걸쳐 제1 발광 출력으로부터 점차 저하시키면서 기판에 광 조사를 행하도록 상기 플래시 램프의 발광 출력을 제어하는 것을 특징으로 하는 열처리 장치.
  14. 제13 항에 있어서,
    상기 발광제어수단은, 콘덴서로부터 상기 플래시 램프로의 전하 공급을 단속함으로써 상기 플래시 램프에 흐르는 전류를 제어하여 발광 출력을 조정하는 스위칭소자를 포함하는 것을 특징으로 하는 열처리 장치.
  15. 제14 항에 있어서,
    상기 발광제어수단은, 상기 스위칭소자의 게이트에 복수의 펄스를 인가함으로써 상기 콘덴서로부터 상기 플래시 램프로의 전하 공급을 단속하는 펄스 인가수단을 더 포함하는 것을 특징으로 하는 열처리 장치.
  16. 제14 항에 있어서,
    상기 스위칭소자는 절연 게이트 바이폴라 트랜지스터인 것을 특징으로 하는 열처리 장치.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020120019495A 2011-03-23 2012-02-27 열처리 방법 및 열처리 장치 KR101324860B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2011063736A JP5797916B2 (ja) 2011-03-23 2011-03-23 熱処理方法および熱処理装置
JP2011063735A JP2012199470A (ja) 2011-03-23 2011-03-23 熱処理方法および熱処理装置
JPJP-P-2011-063736 2011-03-23
JPJP-P-2011-063735 2011-03-23
JP2011267631A JP5944152B2 (ja) 2011-12-07 2011-12-07 熱処理方法および熱処理装置
JPJP-P-2011-267631 2011-12-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130044035A Division KR20130046415A (ko) 2011-03-23 2013-04-22 열처리 방법 및 열처리 장치

Publications (2)

Publication Number Publication Date
KR20120108931A KR20120108931A (ko) 2012-10-05
KR101324860B1 true KR101324860B1 (ko) 2013-11-01

Family

ID=46877710

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020120019495A KR101324860B1 (ko) 2011-03-23 2012-02-27 열처리 방법 및 열처리 장치
KR1020130044035A KR20130046415A (ko) 2011-03-23 2013-04-22 열처리 방법 및 열처리 장치
KR1020140030112A KR101788909B1 (ko) 2011-03-23 2014-03-14 열처리 방법 및 열처리 장치
KR1020170132192A KR101821528B1 (ko) 2011-03-23 2017-10-12 열처리 방법 및 열처리 장치

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020130044035A KR20130046415A (ko) 2011-03-23 2013-04-22 열처리 방법 및 열처리 장치
KR1020140030112A KR101788909B1 (ko) 2011-03-23 2014-03-14 열처리 방법 및 열처리 장치
KR1020170132192A KR101821528B1 (ko) 2011-03-23 2017-10-12 열처리 방법 및 열처리 장치

Country Status (3)

Country Link
US (4) US9343313B2 (ko)
KR (4) KR101324860B1 (ko)
TW (1) TWI566300B (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905443B2 (en) * 2011-03-11 2018-02-27 Applied Materials, Inc. Reflective deposition rings and substrate processing chambers incorporating same
TWI566300B (zh) * 2011-03-23 2017-01-11 斯克林集團公司 熱處理方法及熱處理裝置
DE102011089884B4 (de) * 2011-08-19 2016-03-10 Von Ardenne Gmbh Niedrigemittierende Beschichtung und Verfahren zur Herstellung eines niedrigemittierenden Schichtsystems
JP5955658B2 (ja) * 2012-06-15 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US20140057399A1 (en) * 2012-08-24 2014-02-27 International Business Machines Corporation Using Fast Anneal to Form Uniform Ni(Pt)Si(Ge) Contacts on SiGe Layer
JP5996409B2 (ja) * 2012-12-12 2016-09-21 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
MY188961A (en) * 2013-07-01 2022-01-14 Solexel Inc High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells
JP6119637B2 (ja) * 2014-02-26 2017-04-26 信越半導体株式会社 アニール基板の製造方法、及び半導体装置の製造方法
JP6587818B2 (ja) 2015-03-26 2019-10-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP6473659B2 (ja) * 2015-05-13 2019-02-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6554328B2 (ja) 2015-05-29 2019-07-31 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
TWI566251B (zh) * 2015-06-25 2017-01-11 華邦電子股份有限公司 快閃記憶體晶圓測試方法以及機台
US9859121B2 (en) * 2015-06-29 2018-01-02 International Business Machines Corporation Multiple nanosecond laser pulse anneal processes and resultant semiconductor structure
CN106328212B (zh) * 2015-07-01 2019-09-24 华邦电子股份有限公司 快闪存储器晶片测试方法以及中测台
JP2017017277A (ja) * 2015-07-06 2017-01-19 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
JP6560550B2 (ja) * 2015-07-06 2019-08-14 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US9741576B2 (en) 2015-08-26 2017-08-22 SCREEN Holdings Co., Ltd. Light irradiation type heat treatment method and heat treatment apparatus
JP6652886B2 (ja) * 2015-08-26 2020-02-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6839940B2 (ja) * 2016-07-26 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP6839939B2 (ja) * 2016-07-26 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
EP3276655A1 (en) * 2016-07-26 2018-01-31 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Method and system for bonding a chip to a substrate
JP6847610B2 (ja) * 2016-09-14 2021-03-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP7009102B2 (ja) 2017-07-27 2022-01-25 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置の排気方法
US11205578B2 (en) * 2017-10-18 2021-12-21 Texas Instruments Incorporated Dopant anneal with stabilization step for IC with matched devices
JP2019149521A (ja) * 2018-02-28 2019-09-05 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
WO2019199601A1 (en) * 2018-04-12 2019-10-17 Mattson Technology, Inc. Low thermal budget annealing
JP6975687B2 (ja) * 2018-06-20 2021-12-01 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP7179531B2 (ja) * 2018-08-28 2022-11-29 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP7059908B2 (ja) 2018-11-28 2022-04-26 株式会社Sumco 熱伝導率推定方法、熱伝導率推定装置、半導体結晶製品の製造方法、熱伝導率演算装置、熱伝導率演算プログラム、および、熱伝導率演算方法
JP7307203B2 (ja) 2019-06-13 2023-07-11 マトソン テクノロジー インコーポレイテッド 透過スイッチプレートを有する熱処理システム
JP7372066B2 (ja) * 2019-07-17 2023-10-31 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP7372074B2 (ja) * 2019-08-07 2023-10-31 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP2022017022A (ja) * 2020-07-13 2022-01-25 ウシオ電機株式会社 光加熱装置
CN117798567B (zh) * 2024-02-29 2024-06-04 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种快速升降温共晶焊接台
CN117832347B (zh) * 2024-03-04 2024-05-14 江西兆驰半导体有限公司 一种Micro-LED外延片及其制备方法、LED芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040064207A (ko) * 2003-01-09 2004-07-16 다이닛뽕스크린 세이조오 가부시키가이샤 광 조사를 사용하는 기판의 열처리 방법과 열처리 장치
JP2006261191A (ja) 2005-03-15 2006-09-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR20090027579A (ko) * 2007-09-12 2009-03-17 다이닛뽕스크린 세이조오 가부시키가이샤 열처리장치

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2963625A (en) * 1957-09-09 1960-12-06 Ibm Flash lamp system
JPS60258928A (ja) 1984-02-28 1985-12-20 タマラツク・サイエンテイフイツク・カンパニ−・インコ−ポレ−テツド 半導体ウエ−ハの加熱装置および方法
US4649261A (en) 1984-02-28 1987-03-10 Tamarack Scientific Co., Inc. Apparatus for heating semiconductor wafers in order to achieve annealing, silicide formation, reflow of glass passivation layers, etc.
JPH0740615B2 (ja) * 1986-04-15 1995-05-01 日本電気株式会社 パルスレ−ザ発振器
US5592581A (en) 1993-07-19 1997-01-07 Tokyo Electron Kabushiki Kaisha Heat treatment apparatus
JP4026182B2 (ja) * 1995-06-26 2007-12-26 セイコーエプソン株式会社 半導体装置の製造方法、および電子機器の製造方法
US6436801B1 (en) * 1999-02-26 2002-08-20 Texas Instruments Incorporated Hafnium nitride gate dielectric
US6594446B2 (en) * 2000-12-04 2003-07-15 Vortek Industries Ltd. Heat-treating methods and systems
JP3798674B2 (ja) 2001-10-29 2006-07-19 大日本スクリーン製造株式会社 熱処理装置および熱処理方法
US6849831B2 (en) * 2002-03-29 2005-02-01 Mattson Technology, Inc. Pulsed processing semiconductor heating methods using combinations of heating sources
JP4429609B2 (ja) 2002-06-25 2010-03-10 大日本スクリーン製造株式会社 熱処理装置
JP2004063863A (ja) 2002-07-30 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4342429B2 (ja) * 2004-02-09 2009-10-14 株式会社東芝 半導体装置の製造方法
US7501332B2 (en) * 2004-04-05 2009-03-10 Kabushiki Kaisha Toshiba Doping method and manufacturing method for a semiconductor device
JP4825459B2 (ja) * 2005-06-28 2011-11-30 株式会社東芝 熱処理装置、熱処理方法及び半導体装置の製造方法
US7981212B2 (en) 2006-03-29 2011-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Flash lamp annealing device
JP5214153B2 (ja) 2007-02-09 2013-06-19 大日本スクリーン製造株式会社 熱処理装置
WO2008131513A1 (en) 2007-05-01 2008-11-06 Mattson Technology Canada, Inc. Irradiance pulse heat-treating methods and apparatus
US7795119B2 (en) * 2007-07-17 2010-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Flash anneal for a PAI, NiSi process
JP5346484B2 (ja) * 2008-04-16 2013-11-20 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
JP5356725B2 (ja) 2008-05-13 2013-12-04 大日本スクリーン製造株式会社 熱処理装置
JP2009302373A (ja) 2008-06-16 2009-12-24 Nec Electronics Corp 半導体装置の製造方法
JP5642359B2 (ja) 2009-06-04 2014-12-17 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US8559799B2 (en) 2008-11-04 2013-10-15 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus and method for heating substrate by photo-irradiation
US8461033B2 (en) * 2009-01-13 2013-06-11 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus and method for heating substrate by light-irradiation
JP5828998B2 (ja) 2009-02-18 2015-12-09 株式会社Ｓｃｒｅｅｎホールディングス 半導体素子の製造方法
US8058134B2 (en) * 2009-02-19 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Junction profile engineering using staged thermal annealing
US7943457B2 (en) * 2009-04-14 2011-05-17 International Business Machines Corporation Dual metal and dual dielectric integration for metal high-k FETs
TWI467660B (zh) * 2011-03-14 2015-01-01 Screen Holdings Co Ltd Heat treatment method and heat treatment device
TWI566300B (zh) * 2011-03-23 2017-01-11 斯克林集團公司 熱處理方法及熱處理裝置
JP6026090B2 (ja) * 2011-09-26 2016-11-16 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP5955670B2 (ja) * 2011-09-26 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP5951241B2 (ja) * 2011-12-07 2016-07-13 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP5955658B2 (ja) * 2012-06-15 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6234674B2 (ja) * 2012-12-13 2017-11-22 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040064207A (ko) * 2003-01-09 2004-07-16 다이닛뽕스크린 세이조오 가부시키가이샤 광 조사를 사용하는 기판의 열처리 방법과 열처리 장치
JP2006261191A (ja) 2005-03-15 2006-09-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR20090027579A (ko) * 2007-09-12 2009-03-17 다이닛뽕스크린 세이조오 가부시키가이샤 열처리장치
KR101013234B1 (ko) 2007-09-12 2011-02-08 다이닛뽕스크린 세이조오 가부시키가이샤 열처리장치

Also Published As

Publication number Publication date
KR101821528B1 (ko) 2018-01-23
KR101788909B1 (ko) 2017-10-20
US20120244725A1 (en) 2012-09-27
US10276385B2 (en) 2019-04-30
US20160247692A1 (en) 2016-08-25
KR20140041660A (ko) 2014-04-04
US9805932B2 (en) 2017-10-31
KR20170120532A (ko) 2017-10-31
US20190206687A1 (en) 2019-07-04
US20160293424A1 (en) 2016-10-06
KR20130046415A (ko) 2013-05-07
KR20120108931A (ko) 2012-10-05
TWI566300B (zh) 2017-01-11
US10879072B2 (en) 2020-12-29
US9343313B2 (en) 2016-05-17
TW201243954A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
KR101324860B1 (ko) 열처리 방법 및 열처리 장치
JP5951241B2 (ja) 熱処理方法および熱処理装置
JP5507274B2 (ja) 熱処理方法および熱処理装置
KR101380436B1 (ko) 열처리방법
KR101413394B1 (ko) 열처리 방법 및 열처리 장치
JP5955670B2 (ja) 熱処理方法
JP5507227B2 (ja) 熱処理方法および熱処理装置
KR101389636B1 (ko) 열처리 방법
JP5797916B2 (ja) 熱処理方法および熱処理装置
JP5944152B2 (ja) 熱処理方法および熱処理装置
JP2012199470A (ja) 熱処理方法および熱処理装置
JP5698040B2 (ja) 熱処理方法および熱処理装置
JP5801574B2 (ja) 熱処理方法および熱処理装置
JP5801575B2 (ja) 熱処理方法および熱処理装置
JP5701651B2 (ja) 熱処理方法および熱処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 6