CN1479941A - 掺杂半导体层的方法、制造薄膜半导体器件的方法、及薄膜半导体器件 - Google Patents

掺杂半导体层的方法、制造薄膜半导体器件的方法、及薄膜半导体器件 Download PDF

Info

Publication number
CN1479941A
CN1479941A CNA018202942A CN01820294A CN1479941A CN 1479941 A CN1479941 A CN 1479941A CN A018202942 A CNA018202942 A CN A018202942A CN 01820294 A CN01820294 A CN 01820294A CN 1479941 A CN1479941 A CN 1479941A
Authority
CN
China
Prior art keywords
semiconductor layer
absorbed
film
dopant ion
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018202942A
Other languages
English (en)
Other versions
CN1251307C (zh
Inventor
町田晓夫
夫
碓井节夫
・P・戈塞恩
达拉姆·P·戈塞恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1479941A publication Critical patent/CN1479941A/zh
Application granted granted Critical
Publication of CN1251307C publication Critical patent/CN1251307C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种掺杂半导体的方法，其特征在于，其包括在衬底上形成半导体层，允许衬底表面以受控的量吸收掺杂剂离子，并且活化半导体层中所吸收的掺杂剂离子，其中，通过利用一种比如在等离子体照射过程中引入氢气这样的措施，来对掺杂剂的吸收量进行控制，并且比如利用准分子激光来活化所吸收的掺杂剂离子。即使使用了具有低耐热性的衬底，该方法也允许以良好的可控性形成杂质以低浓度扩散的区域。

Description

掺杂半导体层的方法、制造薄膜半导体器件的方法、 及薄膜半导体器件
技术领域
本发明涉及一种用于掺杂半导体层的方法，一种用于制造薄膜半导体器件的方法，一种用于控制半导体层的电阻的方法，以及一种薄膜半导体器件，尤其是，涉及一种通过准分子激光退火的采用晶化半导体层的掺杂方法，一种用于制造诸如薄膜晶体管这样的薄膜半导体器件的方法，以及一种薄膜半导体器件，其中，由诸如多晶硅制成的半导体层被用作沟道。
背景技术
随着高度信息化时代的发展，输入/输出设备的重要性快速增大，并且要求这些器件囊括先进并且成熟的技术特征。此外，个人数字助理机(personal digital assistant machine)的普及在近些年尤为明显，因此，在塑料衬底上制取TFT的技术是所希望的，与玻璃衬底相比，塑料衬底具有更为优越的重量轻、易弯曲以及不易受损特点。在这种情形下，积极地开展了对使用了薄膜晶体管(TFT)和接触式图像传感器(CIS)的有源矩阵液晶显示装置(AM-LCD)等的研究和发展。
其中由硅制成的半导体薄膜被用作沟道的薄膜晶体管，通过为了形成载流子输运层(有源层)所使用的材料进行分类，即由非晶硅(a-Si)制成的半导体薄膜和由具有结晶相的多晶体硅制成的半导体薄膜。主要是多晶硅(poly-Si)或者微晶硅(μc-Si)被称作多晶体硅。
由诸如多晶硅(poly-Si)或微晶硅(μc-Si)这样的多晶体硅制成的半导体，其特征在于载流子迁移率大约是由非晶硅制成的半导体的10至100倍，并且作为开关器件的组成材料具有非常优越的特性。此外，利用多晶体硅作为有源层的薄膜晶体管允许高速运行，因此作为构成各种逻辑电路(比如，多米诺逻辑电路，CMOS(互补型金属氧化物半导体)传输门电路)、利用了这些电路的多路复用器、EPROM(可擦可编程只读存储器)、EEPROM(电可擦可编程只读存储器)、CCD(电荷耦合器)、RAM(随机存取存储器)、诸如液晶显示器和电致发光显示器这样的显示器中的驱动电路等中的开关器件，近些年获得了很多关注。还有，近些年，有源矩阵液晶显示器采用薄膜晶体管(TFT)作为开关器件和外围驱动电路尤为明显，薄膜晶体管(TFT)利用了所述多晶硅作为沟道半导体薄膜。这是因为，利用能够在低温下形成于便宜的非晶玻璃衬底上的多晶硅半导体薄膜构造薄膜晶体管阵列可以允许获得反射型平板显示器或者宽的、高精细的、高清晰且廉价的平板显示器(比如平面电视机)。
另一方面，当将开关元件中的多晶硅TFT用于液晶显示器等中进行像素选取时，截止电流高，并且显示质量差，这是一个问题。在使用单晶硅的传统MOS晶体管中，当在栅极上施加一个栅极反向偏压时，漏电流不会增大，因为沟道变成了与源极或者漏极相反的极性，形成一个耗尽层，并且显示出足够的耐压和整流性能。但是，对于多晶硅TFT，会产生一个问题，即，由于电流流过组成半导体薄膜的晶体颗粒的晶界，或者流过这些颗粒本身的缺陷，所以会出现很高的漏电流。还有，当MOS晶体管不在高的栅极反向偏压下使用时，漏电流不会成为一个问题。但是，比如在用于有源矩阵液晶显示器的多晶硅TFT中，由于其在约10V或者更高的反向偏压下使用，所以漏电流会是一个大问题。对于使用了多晶硅的，用于液晶显示器的像素选取的薄膜晶体管来说，这个问题尤其重要。
为了减小漏电流，有效的方法是降低漏极边缘中的电场，并且已经知道LDD(轻度掺杂漏极)结构是有效的(General Conference of The Instituteof Electronics and Communication Engineers，2-20，pp.271，1978)。这种结构在漏极区域的边缘中形成了这样一个区域，该区域在诸如1×1014/cm2或者更小的低剂量下活化杂质，以降低漏极区域边缘中的电场。
迄今为止，具有LDD结构的薄膜晶体管比如通过下述工艺制成。首先，在一块玻璃衬底上形成一个含氢的非晶硅(a-Si∶H)薄膜，并且通过灯辐照退火(lamp anneal)来进行脱氢处理。接着，通过利用激光照射使得非晶硅薄膜发生结晶来形成一个多晶硅半导体薄膜。接下来，形成一个栅极绝缘膜和一个栅极电极，并且通过利用该栅极电极作为掩模来进行杂质离子的重度掺杂(heavy doping)，在这种情况下，栅极电极已经图案化，以覆盖沟道区域和LDD区域。接着，栅极电极再次图案化，以仅覆盖沟道区域。下一步，通过利用经过再次构图的栅极电极作为掩模来进行杂质离子的轻度掺杂(light doping)。从而，形成具有LDD结构的源极和漏极区域。这种工艺已经在日本待审查专利申请No.2000-228526中予以公开。
当利用这种方法制取具有LDD结构的薄膜晶体管时，存在的问题是，由于在对栅极电极构图的过程中掩模发生偏移以及类似因素，沟道区域两侧的LDD长度(LDD区域在沟道区域与接触区之间的厚度)存在差异或者发生变化。这导致另外一个问题，即薄膜晶体管的性能发生变化并且薄膜晶体管的生产率降低。此外，为了确保掩模对齐边缘(a mask alignmentmargin)，LDD的长度无法被设定到2微米左右或者更小。为此，LDD区域的电阻变高，并且载流子迁移率降低，这也是一个问题。因此，重要的是研发出自对准工艺，其中在诸如1×1014/cm2或者更小的低剂量下LDD长度的可控性也是足够的。
此外，至于多晶硅TFT，在制造工艺中最高的工艺温度达到1000℃左右。因此，具有优越耐热性的氧化硅玻璃等被用作制造多晶硅TFT的绝缘衬底。也就是说，制造工艺中难以使用具有较低熔点的玻璃衬底。但是，为了降低液晶显示器的成本，必须使用具有低熔点的玻璃板材。因此，在近些年，最高工艺温度为600℃或者更低的所谓低温工艺的研发得以发展，并且在实际中也在进行这种器件的生产。还有，最近，使用易于在低温下形成更大面积的塑料衬底也已经得以研究。即使当由耐热材料制成，塑料衬底的变形温度也至多为200℃。因此，当衬底由塑料制成时，与常规条件相比，所有工艺必须在超低温条件下进行，也就是说在200℃或者更低温度下进行。
对于更大型的液晶显示器来说，在用于多晶硅TFT的低温工艺中，使用离子掺杂(ion doping)和等离子体掺杂(plasma doping)，这允许以更大的面积以更高的生产能力将杂质掺到半导体薄膜内。离子掺杂工艺是这样一种方法，将一种杂质气体电离，然后通过加速电场来立即将所有的杂质离子发射到大面积的半导体薄膜上，而不执行质量分离操作。等离子体掺杂工艺是这样一种方法，其同时将一种杂质气体和一种沉积气体电离，并且衬底表面上的沉积物包括杂质离子。另一方面，离子注入是这样一种方法，其执行杂质离子的质量分离，由分离出来的离子形成离子束，并且将该离子束发射到半导体薄膜上。尽管离子掺杂和等离子体掺杂适用于较大面积类型的形成处理，但是这些工艺引起的问题是，薄膜可能含有大量的氢，在利用准分子激光进行结晶处理(ELA：准分子激光退火)的同时，这些氢会析出并且损坏薄膜，并且难以在脱氢处理所需的温度(400℃)下利用塑料衬底等进行低温处理。此外，还存在的一个问题是，这些方法在通常不适用于自对准类型的工艺。
此外，近些年，作为一种可以在200℃或者更低温度的工艺中进行掺杂处理的方法，激光诱导熔融预沉积杂质掺杂(LIMPID)吸引了许多关注。LIMPID是这样一种方法，其将一种杂质气体电离，将杂质离子吸收到半导体薄膜的表面上，并利用准分子激光器将所述离子熔入到薄膜内，并且其之所以吸引许多关注，不仅因为氢无法被俘获到薄膜内，而且还因为其非常适合于自对准工艺以及低温工艺(参照日本待审查专利申请No.昭61-138131；日本待审查专利申请No.昭62-002531；日本待审查专利申请No.昭62-264619；以及日本待审查专利申请No.平9-293878)。
利用LIMPID，诸如约1×1015/cm2至1×1016/cm2的高剂量杂质可以在半导体薄膜中被电活化。但是，通常，难以精确地控制杂质的1×1014/cm2或者更低的剂量。因为即使比如原子层中的杂质离子被吸收到硅表面的顶部上，通过准分子激光退火而活化约1×1015/cm2至1×1016/cm2的高剂量杂质。还有，由于在常规方法中原子层中杂质离子的吸收在极短的时间内发生，因此难以在低剂量下进行控制。
图13示出了在通过等离子体照射而吸收磷之后利用准分子激光进行退火的情况下的薄膜电阻(sheet resistance)ρs。通过利用氩气作为惰性气体来改变磷化氢(PH3)的分压(the partial pressure)，测量出该薄膜电阻ρs。等离子体照射条件如下：氩气的流速为5至150sccm，磷化氢和氢气的流速是3至10sccm，总的压力为63帕(475毫乇)，衬底温度为130℃，RF功率为20瓦，并且照射时间为1分钟。利用波长为308纳米的XeCl准分子激光进行退火，能量密度为300mJ/cm2，且重叠率为98％。如图13中看出的那样，即使磷化氢的分压发生改变，薄膜电阻ρs也仅轻微发生变化，并且表明对分压进行控制无法控制杂质扩散区域中杂质的浓度。
另一方面，传统离子注入非常适合于自对准工艺，并且还能够在低剂量下进行控制。对于硅衬底来说，由于衬底的温度通常会在工艺中升高，所以在工艺中采用了通过衬底的静电夹来粘附一块冷却板并且从其后侧面散发热量的方法。但是，考虑到塑料衬底的导热性和导电性，难以将这种方法应用到塑料衬底上。此外，还存在有一些其它问题，即所有的杂质无法立即在具有很大面积的半导体薄膜中被注入半导体薄膜内，并且在制造大型液晶显示器的过程中生产能力下降。
就前述问题而言，本发明已经达到了要求。本发明的目的在于提供一种用于掺杂半导体层的方法，其即使使用低耐热衬底，也能够以优异的可控性形成低浓度的杂质扩散区域；一种制造薄膜半导体器件的方法；一种控制半导体层的电阻的方法；以及一种薄膜半导体器件。
发明内容
本发明的用于掺杂半导体层的方法包括步骤：在衬底上形成半导体层；将掺杂剂离子吸收到该半导体层的表面上，并且对吸收的量加以控制；以及活化所述半导体层中吸收的掺杂剂离子。
一种用于控制吸收于半导体层表面上的掺杂剂离子的量的方法，比如包括控制形成半导体层的材料中悬空键的端接率(rate of termination)的方法，以及通过蚀刻选择性地去除吸收于所述半导体层表面上的掺杂剂离子的方法。控制悬空键端接率的方法的例子，是将氢离子吸收到所述悬空键的端部上，和改变其上形成所述半导体层的衬底的温度。具体来说，可以使用一种方法，该方法利用氢气或者氢气与惰性气体的混合气体来稀释待吸收的掺杂剂离子气体，以具有1％或者更低的掺杂剂离子浓度。
根据本发明用于掺杂半导体层的方法，掺杂剂离子被吸收在形成于衬底上的半导体层的表面上。对掺杂剂离子的量加以控制，以便精确地控制在引入半导体层之后被活化的量，从而以良好的再现性在尤其是低耐热性衬底上形成低浓度的杂质扩散。
还有，本发明的用于制造薄膜半导体器件的方法和用于控制半导体层的电阻的方法包括步骤：在衬底上形成半导体层；将掺杂剂离子吸收到该半导体层的表面上，并且对吸收的量加以控制；以及活化半导体层中所吸收的掺杂剂离子。本发明的薄膜半导体器件利用前述制造方法制造。
通过下面的描述，将更为全面地明了本发明的其它和更多目的、特征以及优点。
附图说明
图1A至1C示出了一种根据本发明一实施例的用于掺杂半导体层的方法中的步骤，图1A示出了在离子吸收之前硅层表面的状态，图1B示出了吸收有磷离子和氢离子的硅层表面的状态，而图1C示出了通过准分子激光照射进行的活化处理步骤；
图2是一个典型视图，示出了根据本发明一示例的经稀释的气体的混合比与薄膜电阻之间的关系；
图3是一个典型视图，示出了根据本发明所述示例的经稀释的气体的混合比与磷浓度之间的关系；
图4是一个典型视图，示出了根据本发明所述示例的薄膜电阻与等离子体照射时间之间的关系；
图5是一个典型视图，示出了根据本发明所述示例的衬底温度与薄膜电阻之间的关系；
图6是一个典型视图，示出了根据本发明所述示例的氢等离子体的处理时间与薄膜电阻之间的关系；
图7示出了在CVD沉积之后晶片内部的薄膜厚度分布，以及薄膜电阻的测量点；
图8示出了利用LIMPID获得的薄膜电阻的平面分布(in-planedistribution)；
图9示出了利用LIMPID反复执行形成操作的情况下的薄膜电阻；
图10A至10C示出了作为本发明掺杂半导体层的方法的实施例的形成薄膜晶体管的步骤，图10A示出了直至形成半导体多晶薄膜的步骤，图10B示出了直至使半导体薄膜结晶的步骤，图10C示出了直至吸收掺杂剂离子和氢离子的步骤；
图11A至11C示出了在图10C所示步骤之后，作为本发明中用于掺杂半导体层的所述方法的实施例的形成薄膜晶体管的步骤，图11A示出了直至活化半导体多晶薄膜的步骤，图11B示出了直至对半导体薄膜进行高浓度掺杂的步骤，图11C示出了直至对薄膜晶体管布线的步骤；
图12是一个剖视图，示出了薄膜晶体管的器件结构，所述薄膜晶体管根据本发明中用于制造薄膜半导体器件的方法制成；以及
图13是一个典型视图，示出了传统工艺中PH3的分压与薄膜电阻之间的关系。
具体实施方式
下面将参照图1A至1C详细地描述根据本发明掺杂半导体层的方法的实施例。本实施例中用于掺杂半导体层的方法可以以良好的可控性在硅层中形成低浓度杂质扩散区域，所述硅层形成于诸如塑料等的低耐热性绝缘衬底上。
首先，如图1A所示，作为半导体层的硅层11形成在绝缘衬底10上(参见图1C)，此时通过准分子激光的激光束照射而结晶。在硅层11的表面中，大量的硅原子11a以微晶体形式存在，并且在某些硅原子11a中存在悬空键11b。
接下来，如图1B所示，在没有半导体沉积气体的条件下利用掺杂剂气体的等离子体，吸收掺杂剂气体离子，以端接于硅层11表面上的悬空键11b。掺杂剂气体是这样一种气体，其中稀释的PH3气体中包含磷离子12p和氢气H2。磷离子12p和氢离子12h存在于所述等离子气体中。各个磷离子12p和氢离子12h均被吸收到硅层11的表面上，以端接悬空键11b。当仅存在有磷离子12p时，磷离子12p被吸收在硅层11表面上的大多数悬空键11b上。在这种情况下，即使利用惰性气体降低了含磷气体的分压，仍旧难以形成低浓度的扩散区域(参照图13)。另一方面，在本实施例中，氢离子12h控制磷离子12p对悬空键11b的端接率，并且在吸收过程中可以降低磷离子12p在硅层11表面上的浓度。
接着，如图1C所示，将准分子激光束照射到形成于绝缘衬底10上的硅层11的表面上，来使得吸收于硅层11表面上的磷离子12p扩散到硅层11内。利用准分子激光照射，硅层立刻融化，并且所吸收的磷离子12p溶解到薄膜中。此时，端接某些悬空键11b的氢离子12h在诸如PH3气体这样的气氛中发生汽化和蒸发，而磷离子12p被扩散到硅层11中。由此，形成低浓度的杂质扩散区域。由于氢离子12h被吸收以端接悬空键11b，所以磷离子12p以低浓度发生扩散，并且尤其是当在硅层11中形成TFT的LDD结构时，以良好的可控性形成低浓度的杂质区域。
在本实施例的掺杂方法中，通过吹入吸收氢离子的气体来稀释掺杂剂离子气体，以控制吸收于半导体层表面上的掺杂剂离子的量。此外，改变衬底的温度、控制气体的流速或者分压、利用惰性气体进一步稀释掺杂离子气体与氢气组成的混合气体、以及控制用于吸收的等离子体照射的条件，均可以用来控制掺杂剂离子的量。还有，可以通过蚀刻等来去除吸收于半导体层表面上的掺杂剂离子，并且可以加入氢等离子体处理来控制掺杂剂离子的量。此外，通过蚀刻等来去除掺杂剂离子的方法可以与控制气体流速或分压的方法一起进行，或者与控制衬底温度的方法一起进行。
通过将氢气混合到掺杂剂气体中，在等离子体处理过程中在掺杂剂离子吸收到硅层表面上的同时产生氢钝化。为了使掺杂离子吸收到经过氢钝化的硅的悬空键上，必须断开Si与H之间的键。在这种情况下，抑制掺杂离子的吸收速率来提高工艺的可控性。与此同时，在室温下被吸收到硅表面上的氢相对较为稳定，并且尤其是当氢和磷被一起吸收时，其形成P-Si-H联合体(complex)，并且氢的离解能增大，由此Si-H键十分稳定。但是，当衬底温度变为100℃左右时，这种Si-H键易于断裂。为了形成LDD结构的低温杂质扩散区域，必须减少磷的吸收量。这可以通过在室温下发射含有掺杂气体和大量氢的等离子气体来实现。另一方面，为了形成作为源极和漏极区域的高浓度杂质扩散区域，必须增大磷的吸收量。这可以通过降低氢的浓度来提高衬底温度并且将等离子体发射到温度升高的衬底上来实现。由此，准分子激光退火之后的薄膜电阻可以以良好的精度来控制。
还有，通过如图1C所示的利用类似准分子激光这样的能量束进行照射来活化所吸收的掺杂剂离子，并且掺杂剂离子的活化和衬底上半导体层的再结晶可以同时进行。用于掺杂剂离子活化或者衬底上半导体层的再结晶的能量射束的示例是准分子激光，比如ArF准分子激光、XeF准分子激光、XeCl准分子激光、KrF准分子激光等。除了诸如准分子激光这样的能量束之外，掺杂剂离子可以通过利用加热方法而被活化，比如灯辐照退火(lampanneal)、炉内退火等。
当在掺杂剂离子吸收过程中控制等离子体照射的条件时，可以从掺杂气体与氢气或者与惰性气体和氢气的混合气体的混合气体产生出等离子体，以发射出等离子体。除此之外，可以在利用一种含有掺杂气体的气体进行等离子体照射之前或者之后，进行氢等离子体照射。一般来说，稀释掺杂气体的氢气的浓度越高，杂质扩散的浓度就越低，并且半导体层表面的温度越低，杂质扩散的浓度就越低。等离子体照射的条件包括，含有掺杂气体和氢气的混合气体的流速与压力、衬底的温度、照射的时间、RF功率等。单独控制这些条件或者组合控制这些条件，能够以良好的再现性形成低浓度的杂质扩散区域。
本发明的发明人已经通过对经稀释气体、等离子体照射时间、衬底温度、以及氢等离子体处理进行控制，试验了多种控制吸收于半导体层表面上的掺杂剂离子的量的方法。在这里，将参照图2至6对从试验结果得到的数据进行描述。
磷化氢(PH3)被用作掺杂剂气体，并且用氢气(H2)和氩气(Ar)进行稀释，以具有约1％的浓度，并利用这种气体将等离子体发射到厚度为70纳米的非单晶硅薄膜上。对薄膜电阻ρs加以测量。结果在图2中示出。通过将氢分压从0％(氩的分压为100％)改变至100％(氩的分压为0％)，来混合作为惰性气体的氩气与氢气的混合气体。横轴表示的是掺杂剂气体的含有氢和氩的混合气体的混合比(氩气Ar的分压比)，而纵轴表示的是薄膜电阻ρs。含有磷化氢(PH3)和99％左右氢气(H2)的气体为9.2帕(69毫乇(mTorr))，且氩与氢的混合气体中氩气的分压为54.1·X帕(406·X毫乇)(X是数值(％))。氩与氢混合气体中氢气的分压为54.1·(100-X)怕(406·(100-X)毫乇)(X是数值(％))。
如图2中看出的那样，具体地在氩气的分压低的区域中，也就是说氢气的分压高的区域中，可以获得5×103至6×103欧姆/cm2的高电阻，这是利用氢气对掺杂剂气体进行稀释的结果。换句话说，氢气的存在允许氢气以高的比率吸收到薄膜半导体膜上，并且磷的浓度降低，获得高电阻。
图3示出了磷离子浓度相对于准分子激光的能量密度(mJ/cm2)的变化。由黑色方块表示的点具有100％的氩分压，由黑色圆表示的点具有100％的氢分压。准分子激光的能量密度越低，磷离子的浓度就越高。与氢分压为100％的情况相比，氩分压为100％的情况具有更高的磷离子浓度。当形成低浓度的杂质扩散区域时，优选的是氢分压高于氩分压。
如图4所示，本发明的发明人已经对等离子体照射时间与薄膜电阻之间的关系进行了试验。进行该试验以改善受等离子体照射时间控制的磷的吸收，并改善通过对70纳米厚的非单晶硅薄膜进行准分子激光退火的活化。横轴表示等离子体照射时间(秒)，纵轴表示薄膜电阻ρs(Ω/口)。如图4所示，等离子体照射时间越长，薄膜电阻ρs越小。这表明杂质扩散区的高电阻通过缩短等离子体照射时间来实现。薄膜电阻ρs的下降基本上呈指数变化(exponential change)，并且在开始照射之后的短时间内，电阻明显下降。在该试验中，除了照射时间之外，等离子体照射的条件如下：磷化氢(PH3)和99％的氢气(H2)的混合气体的流速为10sccm，氩气的流速为50sccm，压力为63.3帕(475毫乇)，衬底温度为130℃，并且RF功率为20瓦特。在用于活化的准分子激光退火的条件方面，将XeCl准分子激光(波长为308纳米)作为准分子激光，并且以98％的重叠顺序地照射XeCl准分子激光。
试验表明，作为一种用于控制吸收于半导体层表面上的掺杂剂离子的量的方法，在等离子体照射过程中对衬底温度进行控制也是有效的。图5示出通过改变衬底温度(K)，薄膜厚度为70纳米的非单晶硅层的薄膜电阻ρs的变化的测量结果。横轴表示衬底温度(K)，而纵轴表示薄膜电阻ρs(Ω/□)。如图5所示，等离子体照射过程中衬底的温度越高，薄膜电阻ρs越小。杂质扩散区的高电阻可以通过在等离子体照射过程中提高衬底的温度来实现。在该测试中，除了衬底温度之外，等离子体照射的条件如下：磷化氢(PH3)与99％的氢气(H2)的混合气体的流速为10sccm，氩气的流速为50sccm，压力为63.3帕(475毫乇)，RF功率为20瓦特，并且等离子体照射时间为1分钟。在用于活化的准分子激光退火的条件方面，使用XeCl准分子激光(波长为308纳米)作为准分子激光，并且XeCl准分子激光以98％的重叠得以顺序照射。
还有，可以加入氢等离子体处理，来控制吸收于半导体层表面上的掺杂剂离子的量。如图6所示，在进行利用掺杂气体的等离子体照射之后，利用氢气的等离子体照射得以进行，以用氢离子替代已经吸收于半导体薄膜表面上的磷离子，来控制所吸收的掺杂剂离子的量。图6示出了薄膜电阻ρs(Ω/□)与氢等离子体照射的依附关系。横轴表示氢等离子体的照射时间(秒)，纵轴表示薄膜电阻ρs(Ω/□)。氢等离子体处理时间越长，薄膜电阻ρs越大。因此，可以通过控制氢等离子体处理的时间来形成具有所需薄膜电阻ρs(Ω/□)的杂质扩散区。在该试验中，薄膜厚度为40纳米的非单晶硅薄膜被用作半导体薄膜，并且掺杂气体的等离子体照射的条件如下：磷化氢(PH3)与99％氢气(H2)的混合气体的流速为10sccm，氩气的流速为50sccm，压力为63.3帕(475毫乇)，衬底温度为130℃，RF功率为20瓦特，并且等离子体照射时间为1分钟。氢等离子体照射的条件如下：氢气(H2)的流速为50sccm，压力为26.7帕(200毫乇)，并且RF功率为20瓦特。在用于活化的准分子激光退火的条件方面，将XeCl准分子激光(波长为308纳米)用作准分子激光，并且XeCl准分子激光以98％的重叠得以顺序照射。
正如从前述测试结果所明白的那样，在本实施例的用于掺杂半导体层的方法中，吸收于半导体层表面上的掺杂剂离子的量得以控制。具体地，通过吹入吸收氢离子的气体来稀释掺杂剂离子气体、改变衬底温度、控制气体的流速或分压、利用惰性气体进一步稀释由掺杂剂离子气体与氢气的混合气体、以及控制诸如衬底温度或者用于吸收的等离子体照射时间这样的等离子体照射条件，实现所述控制。通过利用蚀刻等去除已经吸收于半导体层表面上的掺杂剂离子，或者加入氢等离子体处理，可以控制吸收于半导体层表面上的掺杂剂离子的量。
在这里，将描述利用准分子激光的LIMPID工艺。基本上，该方法是这样一种方法，其在将掺杂剂气体电离并且将掺杂剂离子吸收到半导体薄膜的表面上之后，通过类似于准分子激光的能量束的照射来将杂质离子溶解到薄膜内。这尤其吸引关注，以实现低温下的工艺。在本实施例的用于掺杂半导体层的方法中，吸收于半导体层表面上的掺杂剂离子的量在吸收掺杂剂的步骤中得以控制，但是，在该步骤之后，利用与使用准分子激光的LIMPID相同的方法来进行掺杂。
在表面掺杂的均匀性方面，LIMPID是优异的，并且其尤其适合于扩散低浓度的杂质。图7示出了利用CVD设备形成诸如硅这样的薄膜时薄膜的厚度分布，并且图中数字1至9表示的点是薄膜电阻的测量点。由数字1至9指示的薄膜电阻的每个分布在图8中示出。对于第一种气体和第二种气体，对晶片表面上的分布进行了测量，其中，在所述第一种气体中，磷化氢与氢气的混合气体(PH3/H2)的分压为5.2帕(39毫乇)，氢气的分压为29帕(218毫乇)，氩气的分压为29.1帕(218毫乇)，而在所述第二种气体中，磷化氢与氢气的混合气体(PH3/H2)的分压为9.5帕(71毫乇)，氩气的分压为53.9帕(404毫乇)。如图8所示，利用LIMPID所获得的薄膜电阻在表面上基本上是均匀的，由此获得良好的再现性。
图9示出了LIMPID的再现性和薄膜电阻的波动，这些薄膜电阻在这种状态下加以测量，即非晶硅薄膜经过电镀处理，并且应用了激光退火处理。在图9中，上部的分布是第一种条件下的数据：磷化氢与氢气的混合气体(PH3/H2)的流速为9sccm，氢气的流速为92sccm，并且氩气的流速为50sccm；而下部的分布是第二种条件下的数据：磷化氢与氢气的混合气体(PH3/H2)的流速为9sccm，并且氩气的流速为50sccm。由三角形指示的数据是距离由正方形指示的数据6天后经过重新处理的数据。由三角形和正方形指示的数据很好地重叠在一起，这显示出LIMPID工艺可以制取在再现性方面优越的器件。
本发明的掺杂工艺尤其适合于以低温进行的工艺。例如，塑料可以被用作衬底材料。在这里，将参照图10A至11C对使用塑料衬底的工艺进行描述。在本实施例中，作为一个示例，在绝缘衬底上形成一p沟道型薄膜晶体管，随后将其用于有源矩阵显示器的有源器件衬底，以制造一薄膜半导体器件。当形成n沟道型薄膜晶体管时，该工艺也可以使用。
首先，在图10A中，一种有机聚合材料，即所谓的塑料被用来形成一绝缘衬底15。在这里所使用的塑料可以包括诸如聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚碳酸酯的聚酯，诸如聚丙烯的聚烯烃，诸如聚苯硫醚的聚苯硫醚类，聚酰胺，芳族聚酰胺，聚醚酮，聚酰亚胺，丙烯酸树脂，PMMA(聚甲基丙烯酸甲酯)等。尤其是，优选使用通用塑料，比如聚对苯二甲酸乙二酯，醋酸纤维素，聚苯硫醚，聚碳酸酯，聚醚砜，聚苯乙烯，尼龙，聚丙烯，聚氯乙烯，丙烯酸树脂，PMMA等。此外，当将薄膜类型的用作绝缘衬底15时，优选的是根据机械稳定性和强度通过双向拉伸(biaxial stretching)来对膜进行延展。还有，可以在衬底的背面上形成一阻挡层16，如氧化硅膜，用于抑制塑料板的吸湿性。因此，在绝缘衬底15被从真空设备中取出之后暴露在大气压下和在后续的处理中，可以抑制绝缘衬底15的变形。如图10A所示，氧化硅阻挡层16可以形成在由塑料制成的绝缘衬底15的正面(front side)上，这将更为有效。
此外，需要在绝缘衬底15上预先形成一个热缓冲层20。作为热缓冲层20，优选的是形成厚度大约为100至500纳米的无机材料薄膜，比如SiO2薄膜或者SiNx薄膜。此时，更为有效的是，为了防止由于绝缘衬底15的有机聚合材料与所述无机材料之间的热膨胀的不同而在进行能量束照射时发生薄膜分离，通过在缓冲层20上形成另外一个缓冲层17来构成一多层结构，其中，缓冲层17由一种热软化点低于衬底的有机聚合材料制成，比如丙烯酸树脂。
接着，在绝缘衬底15的上表面上形成一非晶半导体薄膜21，该非晶半导体薄膜21用作晶体管的有源层，其中，在所述绝缘衬底15上已经形成有所述的耐热缓冲层17和20。在本实施例中，在衬底温度被设定为200℃或者更低的条件下，优选的是在150℃或者更低的条件下，利用溅射设备作为沉积设备将所述非晶半导体薄膜沉积至约20至100纳米厚，在所述温度下绝缘衬底15不会受到损坏。接着，通过将比如准分子激光的能量束照射到绝缘衬底15上并使非晶半导体薄膜21结晶，来形成半导体多晶薄膜22。另外，在利用准分子激光照射的结晶过程中，需要对时间和激光的照射能量进行优化，以便绝缘衬底15的塑料的温度保持在200℃或者更低，优选的是150℃或者更低，在该温度下，塑料衬底不会损坏。此时，需要比如在能量密度被设定为约300mJ/cm2的线形激光束对衬底进行扫描的同时，反复进行激光束照射，使得所照射的部分局部重叠。所述线形激光束的尺寸比如长度为120毫米而宽度为0.5毫米。所述激光束在所照射的部分局部重叠的条件下沿着宽度方向进行照射，其中，重叠部分的量(重叠量)比如被设定为98％。随后，利用反应溅射工艺在半导体多晶薄膜22的上表面上形成用作栅极绝缘薄膜23(a gate insulating film)的SiO2薄膜，如图10B所示。可选地，可以在形成在前述SiO2膜上的SiNx薄膜上随后形成另一SiO2薄膜，并且该叠层薄膜可以被用作栅极绝缘薄膜23。
接着，在栅极绝缘薄膜23上形成一栅极电极24。通过沉积诸如铝、钼、钽、钛、铬等的金属薄膜、其中掺有高浓度杂质的多晶硅薄膜、由高浓度渗杂多晶硅与金属组成的层压薄膜、或者由前述材料形成的合金薄膜，并构图成预定形状以形成栅极电极，栅极电极24得以形成。接着，通过利用该栅极电极24作为掩模，将绝缘薄膜23构图成孤岛形状，由此形成薄膜晶体管的栅极绝缘薄膜23。
接下来，形成LDD区域。如图10C所示，通过利用掺杂气体与氢气的混合气体，或者惰性气体与氢气的混合气体，产生出等离子体，并且将掺杂离子和氢离子吸收到半导体多晶薄膜22的表面上。此时，当半导体多晶薄膜22表面的温度接近室温并且稀释后的气体中氢的浓度较低时，剂量增大。随着时间推移，此增加变得接近一特定浓度。这是因为磷不易于被吸收到已经吸收有磷的区域上，并且吸收随着磷覆盖率的增大而下降。在本实施例中，衬底温度被设定为室温，并且通过在66.7帕(500毫乇)下照射等离子体约1分钟而使得磷离子被吸收到所述表面上，此时，用于掺杂的源气体(source gas)混合有9sccm的PH3气体(利用H2稀释到PH3的浓度为1％)和100sccm的氢稀释气体(hydrogen diluted gas)，并且RF功率为20瓦特。在吸收步骤中，通过控制稀释后的气体的流速来控制吸收于半导体多晶薄膜22表面上的掺杂剂离子的量。但是，也可以通过改变衬底的温度、利用惰性气体进一步稀释掺杂剂离子气体与氢气的混合气体、控制用于吸收的等离子体照射的比如衬底温度或等离子体照射时间的条件，来对其加以控制。此外，一旦掺杂剂离子被吸收到半导体多晶薄膜22的表面上，则可以通过蚀刻等将掺杂剂离子去除，并且可以加入氢等离子体处理，以控制吸收于半导体多晶薄膜22表面上的掺杂剂离子的量。
此后，如图11A所示，再次照射能量束来使吸收于半导体多晶薄膜22的表面上的掺杂剂溶解，并且使其活化。此时，如前所述，利用XeCl准分子激光(波长为308纳米)作为所述能量束，并且所希望的是激光的能量高于半导体薄膜21结晶(微晶化)过程中所使用的能量。在本实施例中，激光束的能量密度被设定为约300mJ/cm2。由此，利用低剂量将半导体多晶薄膜中未被栅极电极24掩蔽起来的区域活化，并且形成低浓度杂质区域22L。
随后，在栅极电极24上形成侧壁25。在包括栅极电极24在内的整个表面上，利用比如PE-CVD工艺(等离子体增强型化学气相沉积工艺)沉积出SiO2薄膜。此后，如图11B所示，通过各向异性蚀刻(比如反应离子蚀刻(RIE))等，利用栅极电极24作为挡块将SiO2薄膜去除，以留下位于栅极电极24和栅极绝缘薄膜23的侧面上的SiO2薄膜，以形成侧壁25。利用栅极电极24和侧壁25作为掩模，通过利用掺杂气体与氢气的混合气体或者惰性气体与氢气的混合气体来产生等离子体，以便再次被吸收到半导体多晶薄膜的表面上。接着，通过再次照射诸如XeCl准分子激光(波长为308纳米)的能量束以溶解吸收于半导体多晶薄膜表面上(低浓度杂质区域22L)的掺杂剂并且将其活化，来进行用于形成高浓度杂质区域22H的重度掺杂。在本实施例中，衬底的温度设定为120℃，并且通过在66.7帕(500毫乇)下以用于掺杂的源气体和20W的RF功率来发射等离子体约1分钟，来将磷离子吸收到所述表面上，源气体将9sccm的PH3气体(用H2稀释以使得PH3的浓度为1％)与50sccm的氩稀释气体混合。稀释后的气体可包括其它惰性气体，比如氦气、氖气等。在本示例中，如前所述地照射能量束，并且激光束的能量密度调节为约310mJ/cm2。因此，半导体多晶薄膜中未被栅极电极24和侧壁25掩蔽起来的区域在高剂量下被活化。用于形成高浓度杂质区域22H和低浓度杂质区域22L的掺杂剂可以是与磷相同或者不同的掺杂剂。
在活化高浓度的杂质区域22H之后，通过蚀刻选择性地将除了成为源极和漏极的区域之外的区域去除。接着，形成一个层间绝缘薄膜28和所需的接触孔。在绝缘薄膜28上，形成厚度约1微米的铝膜，并且如图11C所示那样构图成预定的形状，以形成一个接线电极27。该接线电极27通过接触孔连接在源极和漏极区域上。接着，形成厚度为400纳米左右的SiO2薄膜，来形成一钝化薄膜。该钝化薄膜覆盖所述薄膜晶体管和接线电极27上。接着，如果需要，通过在衬底的耐热温度范围内对衬底进行加热，并且通过利用所述钝化膜作为遮蔽膜(cap film)来将包含于层间绝缘薄膜28中的氢原子扩散到半导体多晶薄膜内，来进行所谓的氢化处理。
图12是一个器件的剖视图，此时该器件用于组成一个有源矩阵显示器。比如由氧化硅形成的阻挡层41被形成在由塑料制成的绝缘衬底40的两面上，并且塑料绝缘衬底40上的耐热缓冲层42和43被层压在一起，并且包括高浓度杂质区域44H和低浓度杂质区域44L的半导体薄膜形成于其上。尤其是，低浓度杂质区域44L通过控制稀释气体的流速来控制吸收于半导体薄膜表面上的掺杂剂的量。通过改变衬底的温度，利用惰性气体进一步稀释掺杂剂离子气体与氢气的混合气体，控制用于吸收操作的等离子体照射的条件，比如衬底温度或者等离子体照射时间，可以控制低浓度杂质区域44L达到特定的低浓度。
在一对低浓度杂质区域44L之间的沟道区域上，形成栅极电极47，其间具有氧化硅薄膜46。接线电极层48通过形成于层间绝缘薄膜45中的接触孔被连接到薄膜晶体管的源极和漏极区域(高浓度杂质区域44H)上。由ITO(氧化铟锡)等形成的透明导电薄膜在钝化膜49的表面上形成，并且被构图成预定的形状以形成一像素电极50。该像素电极50通过预先形成于钝化膜49和层间绝缘薄膜45中的接触孔，被预先连接在接线电极层48和薄膜晶体管的源极和漏极区域上。当利用所述薄膜半导体器件作为有源器件衬底(active device substrate)来组成有源矩阵液晶显示器时，另外的绝缘衬底被以一定的间隙连接在绝缘衬底40上，并且诸如液晶等的电-光物质被置于所述间隙中，其中，在所述另外的绝缘衬底上预先形成有对置电极(facing electrode)。
在前述实施例中，描述了掺杂半导体层的方法，和使用该方法制造薄膜半导体器件的方法。这是以良好的可控性改善半导体层的电阻的方法，因此利用对吸收于半导体薄膜表面上的掺杂剂离子的量进行控制的步骤，其可以被用来对电阻层的电阻加以控制。
正如在前面所描述的那样，根据本发明的用于掺杂半导体层的方法，即使在使用低耐热衬底的情况下，也可以以良好的可控性形成低浓度杂质扩散区，尤其是，可以以良好的可控性形成薄膜晶体管中的LDD结构的低浓度杂质区域。
根据前述教导，显然可以对本发明进行多种改进和变型。因此需要明白的是，在所附权利要求的范围内，除了具体描述过的方式之外，本发明还可以以其它方式加以实施。

Claims (21)

1.一种掺杂半导体层的方法，包括步骤：
在衬底上形成半导体层；
将掺杂剂离子吸收到所述半导体层的表面上，并且对吸收的量加以控制；以及
活化所述半导体层中所吸收的掺杂剂离子。
2.如权利要求1所述的掺杂半导体层的方法，其中，通过控制形成所述半导体层的材料的悬空键的端接率来控制吸收于所述半导体层表面上的掺杂剂离子的量。
3.如权利要求2所述的掺杂半导体层的方法，其中，为了控制所述悬空键的端接率，氢离子被吸收在所述悬空键的一端上。
4.如权利要求2所述的掺杂半导体层的方法，其中，通过利用一含氢的气体稀释吸收的掺杂剂离子气体以具有1％或更少的掺杂剂离子，来控制所述悬空键的端接率。
5.如权利要求2所述的掺杂半导体层的方法，其中，通过改变其上形成所述半导体层的衬底的温度，来控制所述悬空键的端接率。
6.如权利要求2所述的掺杂半导体层的方法，其中，通过利用含氢气体与惰性气体的混合气体对被吸收的掺杂剂离子气体进行稀释，来控制所述悬空键的端接率。
7.如权利要求2所述的掺杂半导体层的方法，其中，通过控制对被吸收掺杂剂离子的等离子体照射条件，来控制所述悬空键的端接率。
8.如权利要求1所述的掺杂半导体层的方法，其中，通过利用蚀刻选择性地去除吸收于所述半导体层表面上的掺杂剂离子，来控制吸收于所述半导体层表面上的掺杂剂离子的量。
9.如权利要求1所述的掺杂半导体层的方法，其中，所述掺杂剂离子是磷离子。
10.如权利要求1所述的掺杂半导体层的方法，其中，所述半导体层包括作为主要材料的硅。
11.如权利要求1所述的掺杂半导体层的方法，其中，所述半导体层在吸收所述掺杂剂离子的步骤之前晶化。
12.如权利要求1所述的掺杂半导体层的方法，其中，所述衬底是耐热温度为200℃或者更低的低耐热衬底。
13.如权利要求12所述的掺杂半导体层的方法，其中，所述低耐热衬底是有机聚合材料衬底。
14.如权利要求1所述的掺杂半导体层的方法，其中，利用激光退火、炉内退火或灯辐照退火，或者它们的组合，来活化所述掺杂剂离子。
15.如权利要求1所述的掺杂半导体层的方法，其中，所述掺杂剂离子通过激光照射而在被吸收在半导体层表面上的状态下得以导入，并且活化。
16.一种制造薄膜半导体器件的方法，包括步骤：
在衬底上形成半导体层；
将掺杂剂离子吸收到所述半导体层的表面上，并且对吸收的量加以控制；以及
活化所述半导体层中所吸收的掺杂剂离子。
17.如权利要求16所述的制造薄膜半导体器件的方法，其中，所述半导体层是具有SOI结构的薄膜晶体管的器件区域，并且所述掺杂剂离子的量受到控制的区域构成了所述薄膜晶体管的低浓度杂质扩散区域。
18.如权利要求16所述的制造薄膜半导体器件的方法，其中，所述衬底是耐热温度为200℃或者更低的低耐热衬底。
19.如权利要求17所述的制造薄膜半导体器件的方法，其中，所述耐热衬底是有机聚合材料衬底。
20.一种控制半导体层的电阻的方法，包括步骤：
将掺杂剂离子吸收到半导体层的表面上，并且对吸收的量加以控制；以及
活化所述半导体层中所吸收的掺杂剂离子。
21.一种薄膜半导体器件，包括：
形成于绝缘衬底上的薄膜半导体层；
形成于所述半导体层中的源极和漏极区域；以及
一对低浓度杂质扩散区域，其通过控制吸收于所述半导体层表面上的掺杂剂离子的量，并且接着活化所吸收的掺杂剂离子，而形成在所述源极和漏极区域的沟道侧。
CNB018202942A 2000-12-07 2001-12-07 半导体掺杂及电阻控制法、半导体器件及其制造方法 Expired - Fee Related CN1251307C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP373052/2000 2000-12-07
JP2000373052A JP4802364B2 (ja) 2000-12-07 2000-12-07 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
JP373052/00 2000-12-07

Publications (2)

Publication Number Publication Date
CN1479941A true CN1479941A (zh) 2004-03-03
CN1251307C CN1251307C (zh) 2006-04-12

Family

ID=18842498

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018202942A Expired - Fee Related CN1251307C (zh) 2000-12-07 2001-12-07 半导体掺杂及电阻控制法、半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US6984552B2 (zh)
JP (1) JP4802364B2 (zh)
KR (1) KR100863446B1 (zh)
CN (1) CN1251307C (zh)
WO (1) WO2002047138A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023431B (zh) * 2009-09-18 2013-06-12 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN107251197A (zh) * 2015-03-26 2017-10-13 株式会社斯库林集团 热处理方法及热处理装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW577176B (en) * 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
US20050118770A1 (en) * 2003-10-01 2005-06-02 Texas Instruments, Inc. Method for introducing hydrogen into a channel region of a metal oxide semiconductor (MOS) device
KR20060000478A (ko) * 2004-06-29 2006-01-06 네오폴리((주)) 역 순위 공정에 의한 박막 트랜지스터의 제조방법
KR100617065B1 (ko) * 2004-07-15 2006-08-30 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100554290B1 (ko) 2004-11-12 2006-02-24 홍진수 단일 타겟을 이용한 도핑박막 제조방법
US20090233383A1 (en) * 2005-02-23 2009-09-17 Tomohiro Okumura Plasma Doping Method and Apparatus
JP4579054B2 (ja) * 2005-05-31 2010-11-10 大日本印刷株式会社 薄膜トランジスタ搭載パネル及びその製造方法
KR101172853B1 (ko) 2005-07-22 2012-08-10 삼성전자주식회사 반도체 소자의 형성 방법
KR101171192B1 (ko) * 2005-10-21 2012-08-06 삼성전자주식회사 박막트랜지스터 기판와 그 제조방법
US7952099B2 (en) * 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
US8124529B2 (en) 2006-06-01 2012-02-28 Texas Instruments Incorporated Semiconductor device fabricated using a metal microstructure control process
KR20080017965A (ko) * 2006-08-23 2008-02-27 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법
US7588990B2 (en) * 2006-08-31 2009-09-15 Applied Materials, Inc. Dynamic surface annealing of implanted dopants with low temperature HDPCVD process for depositing a high extinction coefficient optical absorber layer
US8116807B2 (en) * 2007-01-07 2012-02-14 Apple Inc. Airplane mode indicator on a portable multifunction device
WO2008090763A1 (ja) * 2007-01-22 2008-07-31 Panasonic Corporation 半導体装置の製造方法及び半導体製造装置
US7989329B2 (en) * 2007-12-21 2011-08-02 Applied Materials, Inc. Removal of surface dopants from a substrate
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
CN101957526B (zh) * 2009-07-13 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US8071451B2 (en) * 2009-07-29 2011-12-06 Axcelis Technologies, Inc. Method of doping semiconductors
US8999798B2 (en) * 2009-12-17 2015-04-07 Applied Materials, Inc. Methods for forming NMOS EPI layers
JP5826524B2 (ja) * 2010-07-16 2015-12-02 住友重機械工業株式会社 プラズマドーピング装置及びプラズマドーピング方法
US20120302048A1 (en) * 2011-05-27 2012-11-29 Applied Materials, Inc. Pre or post-implant plasma treatment for plasma immersed ion implantation process
KR101969679B1 (ko) 2018-07-27 2019-04-16 한양대학교 산학협력단 Soi 웨이퍼와 열처리 공정을 이용한 박막 형성 및 전사 방법
KR20210102557A (ko) 2020-02-11 2021-08-20 삼성디스플레이 주식회사 디스플레이 장치
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202729A (en) * 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JP2611236B2 (ja) * 1987-07-03 1997-05-21 ソニー株式会社 半導体製造装置
US5180690A (en) * 1988-12-14 1993-01-19 Energy Conversion Devices, Inc. Method of forming a layer of doped crystalline semiconductor alloy material
JP3180122B2 (ja) 1989-07-27 2001-06-25 潤一 西澤 不純物ドーピングの方法
JPH0448723A (ja) * 1990-06-15 1992-02-18 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH0487340A (ja) * 1990-07-31 1992-03-19 Tdk Corp 薄膜トランジスタの製造方法
JP3431647B2 (ja) * 1992-10-30 2003-07-28 株式会社半導体エネルギー研究所 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
JPH06204154A (ja) * 1993-01-07 1994-07-22 Toshiba Corp 半導体装置の製造方法
JPH07183237A (ja) * 1993-11-10 1995-07-21 Hitachi Ltd 半導体への不純物導入方法及び装置
JPH07135170A (ja) * 1994-04-20 1995-05-23 Hitachi Ltd 半導体装置の製造方法
JPH0845867A (ja) * 1994-05-27 1996-02-16 Sanyo Electric Co Ltd 半導体装置の製造方法および表示装置
KR100327086B1 (ko) * 1994-06-15 2002-03-06 구사마 사부로 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기
US6444507B1 (en) * 1996-10-22 2002-09-03 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device
US6010923A (en) * 1997-03-31 2000-01-04 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region
JP4174862B2 (ja) * 1998-08-04 2008-11-05 ソニー株式会社 薄膜トランジスタの製造方法および半導体装置の製造方法
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP2000068518A (ja) * 1998-08-26 2000-03-03 Sony Corp 薄膜トランジスタの製造方法
US6426245B1 (en) * 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3773717B2 (ja) * 1999-09-16 2006-05-10 尚弘 佐藤 歯科用ペースト状陶材
US6524877B1 (en) * 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
KR100679877B1 (ko) * 1999-11-22 2007-02-07 소니 가부시끼 가이샤 기능성 디바이스 및 그 제조 방법
CN1217991C (zh) * 2000-06-21 2005-09-07 三井化学株式会社 塑性液晶显示元件用密封剂组合物
US6762124B2 (en) * 2001-02-14 2004-07-13 Avery Dennison Corporation Method for patterning a multilayered conductor/substrate structure
US20030108749A1 (en) * 2001-12-06 2003-06-12 Sunder Ram Plastic substrates with polysiloxane coating for TFT fabrication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023431B (zh) * 2009-09-18 2013-06-12 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN107251197A (zh) * 2015-03-26 2017-10-13 株式会社斯库林集团 热处理方法及热处理装置
CN107251197B (zh) * 2015-03-26 2020-07-10 株式会社斯库林集团 热处理方法

Also Published As

Publication number Publication date
US6984552B2 (en) 2006-01-10
CN1251307C (zh) 2006-04-12
US20040110343A1 (en) 2004-06-10
JP2002176003A (ja) 2002-06-21
WO2002047138A1 (fr) 2002-06-13
US20060027810A1 (en) 2006-02-09
JP4802364B2 (ja) 2011-10-26
KR100863446B1 (ko) 2008-10-16
KR20030061423A (ko) 2003-07-18

Similar Documents

Publication Publication Date Title
CN1251307C (zh) 半导体掺杂及电阻控制法、半导体器件及其制造方法
CN1179400C (zh) 掺杂半导体层的方法,薄膜半导体器件及其制造方法
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
US11217697B2 (en) Thin-film transistor and manufacturing method therefor, array substrate and display device
WO2009000136A1 (en) Polycrystalline silicon thin film transistors with bridged-grain structures
US20060060848A1 (en) Semiconductor device and method of fabricating a ltps film
CN1126374A (zh) 半导体器件及其制造方法
WO2015123903A1 (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN106876327A (zh) 一种阵列基板及其制备方法、显示装置
CN1716532B (zh) 制备显示装置的方法
CN1691340A (zh) 电子装置及制造该电子装置的方法
CN1514469A (zh) 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
KR101498136B1 (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
JP3122699B2 (ja) 薄膜状半導体装置の作製方法。
CN102832169A (zh) 阵列基板及其制备方法、显示器件
US8030190B2 (en) Method of manufacturing crystalline semiconductor thin film
US20060088961A1 (en) Method of fabricating poly crystalline silicon TFT
KR100719555B1 (ko) 박막 트랜지스터, 그 박막 트랜지스터를 포함한 유기 발광표시장치 및 그 박막 트랜지스터에 이용되는 다결정 반도체결정화 방법
JPH0564862B2 (zh)
JPH09139502A (ja) 半導体装置およびその製造方法
JP3560929B2 (ja) 半導体装置の作製方法
KR100844272B1 (ko) 단결정 실리콘층을 지지 기판에 부착하는 방법 및 단결정실리콘층이 부착된 지지 기판을 제조하는 방법
KR100685409B1 (ko) 박막트랜지스터 및 그 제조 방법
JP3461348B2 (ja) 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法
JP2003197630A (ja) 薄膜トランジスタと表示装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060412

Termination date: 20131207