WO2014013809A1 - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
WO2014013809A1
WO2014013809A1 PCT/JP2013/065571 JP2013065571W WO2014013809A1 WO 2014013809 A1 WO2014013809 A1 WO 2014013809A1 JP 2013065571 W JP2013065571 W JP 2013065571W WO 2014013809 A1 WO2014013809 A1 WO 2014013809A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
hydrogen
dopant
oxide film
gas
Prior art date
Application number
PCT/JP2013/065571
Other languages
English (en)
French (fr)
Inventor
加藤　慎一
Original Assignee
大日本スクリーン製造株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大日本スクリーン製造株式会社 filed Critical 大日本スクリーン製造株式会社
Priority to US14/408,390 priority Critical patent/US9343311B2/en
Priority to KR1020157001169A priority patent/KR101632544B1/ko
Publication of WO2014013809A1 publication Critical patent/WO2014013809A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Definitions

  • impurities can be introduced only into a very shallow region of the surface layer of the substrate, and even in a complicated uneven pattern, impurities are evenly introduced over the entire surface. It becomes possible to do.
  • the hydrogen is deuterium.
  • the configuration of the atmosphere furnace 10 is not limited to that shown in FIG. 1, and any substrate that can heat the substrate W to a processing temperature of 600 ° C. to 1300 ° C. for 30 minutes to 60 minutes in a hydrogen atmosphere.
  • the atmosphere furnace 10 is preferably of a type in which a plurality of substrates W are simultaneously accommodated and an annealing process is performed.
  • the hydrogen in the present invention includes not only so-called light hydrogen (H) but also deuterium (D) and tritium (T).
  • H light hydrogen
  • D deuterium
  • T tritium
  • activation of the dopant introduced into the surface of the substrate W is performed by flash lamp annealing. However, if outward diffusion can be suppressed, so-called spike annealing using a halogen lamp is performed.
  • the dopant is introduced by the liquid phase reaction for supplying the dopant liquid to the surface of the substrate W on which the hydrogen introduction layer 102 is formed.
  • the dopant is introduced to the surface of the substrate W by the gas phase reaction. You may do it.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

　表面に自然酸化膜が形成された基板を水素雰囲気中にて加熱することによって、二酸化ケイ素を水素で還元している。さらに、自然酸化膜との界面近傍に存在しているシリコンを水素終端している。これにより、シリコンに水素が結合した水素導入層が基板表面に形成される。水素導入層が形成された基板の表面にドーパント液を供給し、水素導入層中の水素をドーパントに置き換えることによって、基板の表面にドーパントが導入される。自然酸化膜の還元によって形成された水素導入層は比較的厚いため、基板の表面から必要とされる深さに均一にドーパントを導入することができる。ドーパントが導入された基板の表面にはフラッシュ光が照射されて、ドーパントが活性化される。

Description

基板処理方法
　本発明は、シリコンの半導体ウェハーなどの基板の表面にホウ素などのドーパントを導入する基板処理方法に関する。
　半導体デバイスの製造プロセスにおいて、不純物（ドーパント）導入は半導体ウェハー内にｐｎ接合を形成するための必須の工程である。現在、不純物導入は、イオン打ち込み法とその後のアニール法によってなされるのが一般的である。イオン打ち込み法は、ボロン（Ｂ）、ヒ素（Ａｓ）、リン（Ｐ）といった不純物の元素をイオン化させて高加速電圧でシリコンの半導体基板に衝突させて物理的に不純物注入を行う技術である（例えば、特許文献１参照）。注入された不純物はアニール処理によって活性化される。
　不純物導入に際して、従来より広く行われているイオン打ち込み法は不純物の打ち込み深さおよび濃度を制御しやすいという利点を有している。しかし、近年、半導体デバイスのさらなる微細化にともなって基板の表層の極浅い領域（深さ数ｎｍ以下）のみに不純物を導入することが要求されている。このような極浅い表層領域のみに不純物を注入することはイオン打ち込み法では困難である。また、近年開発が進められている３Ｄトランジスタ技術では、凹凸の立体パターンに不純物を導入しなければならず、一方向からイオンを衝突させるイオン打ち込み法では凹凸パターンの全面に均等に不純物を導入させることは困難である。
　そこで、湿式処理によってドーパントを含む薬液をシリコンの基板の表面に供給し、その後の熱処理によってドーパントを基板表層に拡散させることにより、基板表層の極めて浅い領域のみに不純物を導入する技術が研究されている（非特許文献１参照）。非特許文献１に開示の技術では、希フッ酸によってシリコン基板の表面から自然酸化膜を除去した後、表面状態を安定させるために水素終端処理を行い、その水素終端された基板の表面にドーパントを含む薬液を供給している。このような湿式処理と熱拡散との組み合わせによれば、基板の表層の極浅い領域のみに不純物を導入することができ、しかも複雑な凹凸パターンであっても、その全面に均等に不純物を導入することが可能となる。
特開２０１２－８２４６２号公報
JOHNNY C.HO,ROIE YERUSHALMI,ZACHERY A.JACOBSON,ZHIYONG FAN,ROBERT L.ALLEY and ALI JAVEY、Controlled nanoscale doping of semiconductors via molecular monolayers、nature materials、Nature Publishing Group、vol.7,p62-67、２００７年１１月１１日にオンライン公表
　しかしながら、非特許文献１に開示されるように、希フッ酸によって自然酸化膜を除去してから水素終端を行うと、ドーパント導入が必要とされる深さまで水素終端できず、しかも基板表面の全面を均一に水素終端できないという問題が生じる。そのような状態の基板表面にドーパントを含む薬液を供給しても、必要とされる深さに均一にドーパントを導入することができなかった。
　本発明は、上記課題に鑑みてなされたものであり、基板表面の必要とされる深さに均一にドーパントを導入することができる基板処理方法を提供することを目的とする。
　上記課題を解決するため、この発明の第１の態様は、シリコンの基板の表面にドーパントを導入する基板処理方法において、表面に酸化膜が形成された基板を水素を含む雰囲気中にて加熱して前記酸化膜を水素還元するとともに、前記酸化膜との界面に存在しているシリコンを水素終端する水素アニール工程と、前記水素アニール工程の後、前記基板の表面にドーパントを含む薬液を供給して当該表面にドーパントを導入する導入工程と、を備える。
　また、第２の態様は、第１の態様に係る基板処理方法において、前記水素アニール工程は、水素濃度が４％以上１０％以下の雰囲気中にて表面に酸化膜が形成された基板を６００℃以上１３００℃以下で３０分以上６０分以下加熱する。
　また、第３の態様は、第１または第２の態様に係る基板処理方法において、前記水素は重水素である。
　また、第４の態様は、第１から第３のいずれかの態様に係る基板処理方法において、前記導入工程の後、前記基板の表面にフラッシュ光を照射して導入されたドーパントを活性化する活性化工程をさらに備える。
　第１から第４の態様に係る基板処理方法によれば、表面に酸化膜が形成された基板を水素を含む雰囲気中にて加熱して酸化膜を水素還元するとともに、酸化膜との界面に存在しているシリコンを水素終端するため、シリコンに水素が結合した水素導入層を酸化膜と同程度以上の厚さで基板表面に形成することができる。その水素導入層が形成された基板の表面にドーパントを含む薬液を供給することにより、水素をドーパントに置き換えて基板表面の必要とされる深さに均一にドーパントを導入することができる。
　特に、第４の態様に係る基板処理方法によれば、基板の表面にフラッシュ光を照射して導入されたドーパントを活性化するため、ドーパントの外方拡散を抑制しつつドーパントの活性化を行うことができる。
雰囲気炉の概略構成を示す図である。 液供給装置の概略構成を示す図である。 フラッシュランプアニール装置の概略構成を示す図である。 本発明に係る基板の処理方法の手順を示すフローチャートである。 基板の表面状態の変化を示す図である。 基板の表面状態の変化を示す図である。
　以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。
　まず、本発明に係る基板処理方法の実施に使用する各種基板処理装置についての概略を説明する。図１は、雰囲気炉１０の概略構成を示す図である。雰囲気炉１０は、基板Ｗを水素雰囲気中にて加熱する基板処理装置である。雰囲気炉１０は、炉体１４の内部に反応容器１１および発熱体１２を備える。また、雰囲気炉１０は、反応容器１１内に水素ガス（Ｈ２）を含む処理ガスを供給する処理ガス供給機構２１と、反応容器１１からの気体の排気を行う排気機構１６と、を備える。
　雰囲気炉１０の炉体１４は、例えばセラミックスなどの耐熱性に優れた素材にて形成された筐体である。反応容器１１は、炉体１４の内部に設置され、基板Ｗを収容する容器である。反応容器１１は、耐熱性に優れ、かつ、水素との反応性に乏しい素材（例えば、アルミナ（Ａｌ２Ｏ３）等）にて形成するのが好ましい。反応容器１１の内部には、基板Ｗを保持する基板保持部１３が設けられている。基板保持部１３も反応容器１１と同様の耐熱性に優れて反応性に乏しい素材にて形成するのが好ましい。
　反応容器１１には、図示省略の開口部が設けられており、その開口部を介して反応容器１１に対する基板Ｗの搬出入が可能となる。反応容器１１の当該開口部が閉鎖された状態では、反応容器１１の内部が密閉された処理空間１５となる。
　炉体１４の内側であって反応容器１１の周囲には発熱体１２が配置されている。発熱体１２は、通電によって発熱する抵抗発熱体（例えば、モリブデンヒータなど）である。なお、図１では、反応容器１１の上下に発熱体１２が設けられているが、反応容器１１の側方に発熱体１２を設けるようにしても良い。
　処理ガス供給機構２１は、水素ガス供給源２２、不活性ガス供給源２３、バルブ２４，２５、流量調整弁２６，２７および供給配管２８を備える。供給配管２８の先端側は反応容器１１内の処理空間１５に連通接続されている。供給配管２８の基端側は二叉に分岐され、その一方は水素ガス供給源２２に接続され、他方は不活性ガス供給源２３に接続される。供給配管２８の二叉に分岐された経路のうち水素ガス供給源２２に接続された配管にはバルブ２４および流量調整弁２６が介挿され、不活性ガス供給源２３に接続された配管にはバルブ２５および流量調整弁２７が介挿されている。
　バルブ２５が開放されると、不活性ガス供給源２３から供給配管２８を通って処理空間１５にヘリウムガス（Ｈｅ）が供給される。供給されるヘリウムガスの流量は流量調整弁２７によって調整される。また、バルブ２４が開放されると、水素ガス供給源２２から供給配管２８を通って処理空間１５に水素ガスが供給される。供給される水素ガスの流量は流量調整弁２６によって調整される。これらバルブ２４およびバルブ２５の双方を開放することによって、反応容器１１内の処理空間１５に水素ガスとヘリウムガスとの混合ガスを供給して水素雰囲気を形成することができる。なお、本明細書において「水素雰囲気」とは、水素ガスを含む雰囲気である。混合ガス中における水素ガスの濃度は、流量調整弁２６および流量調整弁２７によって水素ガスおよびヘリウムガスの供給流量を調整することによって規定することができる。
　排気機構１６は、真空ポンプ１７、排気配管１８およびバルブ１９を備える。排気配管１８の先端側は反応容器１１内の処理空間１５に連通接続され、基端側は真空ポンプ１７に接続される。排気配管１８の経路途中にバルブ１９が設けられる。真空ポンプ１７を作動させつつ、バルブ１９を開放することによって、処理空間１５の雰囲気を装置外に排出することができる。処理ガス供給機構２１からガス供給を行うことなく、排気機構１６によって排気を行うことにより、処理空間１５を真空とすることも可能である。これら処理ガス供給機構２１および排気機構１６によって、処理空間１５の雰囲気を調整することができる。
　雰囲気炉１０には、上述の構成以外にも、処理空間１５中の水素濃度を測定する濃度計、処理空間１５の温度を測定する温度センサ、炉体１４の過熱を防止するための冷却機構などが設けられている。
　図２は、液供給装置３０の概略構成を示す図である。液供給装置３０は、基板Ｗの表面にドーパントを含む薬液（ドーパント液）を供給する基板処理装置である。液供給装置３０は、筐体３１の内部に、スピンチャック３２、カップ３５、および、ノズル３６などを備える。筐体３１には図示省略の開口部とシャッター機構とが設けられており、当該シャッター機構が開口部を開放している状態にて、液供給装置３０に対する基板Ｗの搬出入が行われる。
　スピンチャック３２は、基板Ｗの下面を吸着して基板Ｗを略水平姿勢（基板Ｗの法線が鉛直方向に沿う姿勢）にて保持する。スピンチャック３２は、図外の回転駆動機構によって鉛直方向に沿った軸と中心として矢印ＡＲ２にて示すように回転される。スピンチャック３２が基板Ｗを保持しつつ回転することにより、その基板Ｗも水平面内にて回転する。
　ノズル３６は、スピンチャック１２の上方に設けられている。ノズル３６は、基板Ｗの径以上の長さを有するスリット状の吐出孔を備えたスリットノズルである。ノズル３６は、液配管３７を介してドーパント液供給源３８と接続されている。液配管３７にはバルブ３９が介挿されている。バルブ３９が開放されると、ドーパント液供給源３８からノズル３６にドーパント液が送給され、ノズル３６からドーパント液が吐出される。また、ノズル３６は、図２の紙面に垂直な方向に沿ってスライド移動されるように構成されている。
　ノズル３６は、スピンチャック３２に保持された基板Ｗの上方をスライド移動しつつ、ドーパント液供給源３８から送給されたドーパント液を基板Ｗの上面に供給する。ここで「ドーパント液」とは、基板Ｗに導入すべき不純物であるドーパントを含有する薬液である。このようなドーパント液としては、ドーパントとしてのホウ素（Ｂ）を含むアリルボロン酸ピナコールエステル（Allylboronic acid pinacol ester）、または、酸化ホウ素（Ｂ２Ｏ３）と有機バインダーと溶剤との混合液などを用いることができる。
　カップ３５は、スピンチャック３２およびそれに保持される基板Ｗの周囲を取り囲むように設けられている。スピンチャック３２によって回転される基板Ｗの端縁部からはドーパント液などが周囲に飛散するのであるが、飛散した液はカップ３５によって回収される。
　図３は、フラッシュランプアニール装置４０の概略構成を示す図である。フラッシュランプアニール装置４０は、ドーパントが導入された基板Ｗの表面にフラッシュ光を照射して加熱することにより、ドーパントを活性化させる基板処理装置である。フラッシュランプアニール装置４０は、筐体４１の内部に、載置台４４と、複数のフラッシュランプＦＬと、リフレクタ４５と、を備える。筐体４１には図示省略の開口部とシャッター機構とが設けられており、当該シャッター機構が開口部を開放している状態にて、フラッシュランプアニール装置４０に対する基板Ｗの搬出入が行われる。
　載置台４４は、筐体４１内にて基板Ｗを載置して保持する。載置台４４は、ヒータを内蔵しており、載置した基板Ｗを所定温度に加熱することができる。
　複数のフラッシュランプＦＬは、載置台４４の上方に設けられている。複数のフラッシュランプＦＬは、それぞれが長尺の円筒形状を有する棒状ランプであり、載置台４４に保持される基板Ｗと平行となるように平面状に配列されている。各フラッシュランプＦＬは、その内部にキセノンガスが封入されその両端部にコンデンサーに接続された陽極および陰極が配設された棒状のガラス管（放電管）と、該ガラス管の外周面上に付設されたトリガー電極と、を備える。キセノンガスは電気的には絶縁体であることから、コンデンサーに電荷が蓄積されていたとしても通常の状態ではガラス管内に電気は流れない。しかしながら、トリガー電極に高電圧を印加して絶縁を破壊した場合には、コンデンサーに蓄えられた電気がガラス管内に瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。このようなキセノンフラッシュランプＦＬにおいては、予めコンデンサーに蓄えられていた静電エネルギーが０．１ミリセカンドないし１００ミリセカンドという極めて短い光パルスに変換されることから、連続点灯の光源に比べて極めて強い光を照射し得るという特徴を有する。フラッシュランプＦＬの発光時間は、フラッシュランプＦＬに電力供給を行う電源回路のコイル定数によって調整することができる。
　また、リフレクタ４５は、複数のフラッシュランプＦＬの上方にそれら全体を覆うように設けられている。リフレクタ４５の基本的な機能は、複数のフラッシュランプＦＬから出射されたフラッシュ光を載置台４４の側に反射するというものである。
　フラッシュランプアニール装置４０には、上述の構成以外にも、筐体４１内に窒素ガスなどを供給する機構、および、筐体４１内から雰囲気の排気を行う機構などが設けられていても良い。また、載置台４４には、ヒータとともに、水冷管などの基板Ｗを冷却する機構が設けられていても良い。
　次に、基板Ｗに対する処理手順について説明する。図４は、本発明に係る基板Ｗの処理方法の手順を示すフローチャートである。また、図５および図６は、基板処理にともなう、基板Ｗの表面状態の変化を示す図である。
　まず、雰囲気炉１０によって水素雰囲気中にて基板Ｗのアニール処理を行う（ステップＳ１）。本実施形態の基板Ｗは、シリコンの半導体ウェハーである。図５（ａ）に示すように、雰囲気炉１０に搬入される前の基板Ｗの表面には、二酸化ケイ素（ＳｉＯ２）の自然酸化膜１０１が形成されている。自然酸化膜１０１は、基板Ｗの表面に露出しているシリコンが大気中の酸素と触れることによって不可避的に形成される二酸化ケイ素の膜である。通常、基板Ｗの表面には２ｎｍ～３ｎｍの自然酸化膜１０１が形成されている。なお、基板Ｗの表面とは、デバイスパターンが形成される主面であり、裏面とはその反対側の主面である。
　このような表面に自然酸化膜１０１が形成された基板Ｗが雰囲気炉１０の反応容器１１内に搬入され、基板保持部１３によって保持される。基板Ｗが搬入された後、反応容器１１の開口部が閉鎖されて処理空間１５が密閉空間とされる。
　その後、真空ポンプ１７を作動させつつ、バルブ１９を開放することによって、反応容器１１内の処理空間１５から排気を行う。それと同時に、バルブ２４およびバルブ２５の双方を開放することによって、処理空間１５に水素ガスとヘリウムガスとの混合ガスを供給する。これにより、反応容器１１内に水素ガスとヘリウムガスとの混合ガスの気流が形成され、処理空間１５が水素雰囲気に置換される。なお、置換効率を高めるために、バルブ２４およびバルブ２５を閉止した状態で排気機構１６によって処理空間１５を一旦真空排気した後に、バルブ２４およびバルブ２５を開放して混合ガスを供給するようにしても良い。
　処理空間１５に供給される水素ガスの流量は流量調整弁２６によって調整され、ヘリウムガスの流量は流量調整弁２７によって調整される。これらの流量比を調整することによって、処理空間１５の混合ガス中における水素ガスの濃度を規定することができる。本実施形態では、処理空間１５の混合ガス中における水素濃度が４％以上１０％以下となるように、水素ガスおよびヘリウムガスの供給流量が調整される（但し、水素濃度の単位はvol.％）。
　処理空間１５に水素濃度が４％以上１０％以下の水素雰囲気が形成された後、発熱体１２が通電によって発熱し、基板Ｗを含む処理空間１５の全体を加熱する。本実施形態においては、基板Ｗを６００℃以上１３００℃以下の処理温度に加熱している。また、雰囲気炉１０における基板Ｗの加熱時間（基板Ｗを処理温度に維持する時間）は３０分以上６０分以下である。
　図５（ｂ）に示すように、自然酸化膜１０１が形成された基板Ｗを水素雰囲気中にて６００℃以上１３００℃以下の処理温度に加熱することにより、自然酸化膜１０１の二酸化ケイ素が水素によって還元される水素還元反応が進行する。そして、水素雰囲気中にて基板Ｗが処理温度に３０分以上６０分以下維持されることにより、自然酸化膜１０１の全体にわたって二酸化ケイ素が水素によって還元され、シリコンが水素と結合した状態となる。さらに、自然酸化膜１０１が還元されるとともに、自然酸化膜１０１との下地シリコンとの界面近傍に存在しているシリコンの未結合手（ダングリングボンド）が水素終端される。その結果、図５（ｃ）に示すように、シリコンに水素が結合した水素導入層１０２が基板Ｗの表面に形成されることとなる。３０分以上６０分以下のアニール処理によって、基板Ｗ表面の水素導入層１０２の膜厚は当初の自然酸化膜１０１とほぼ同じ２ｎｍから３ｎｍ程度となる。所定の加熱時間が経過した後、発熱体１２への通電が停止されて基板Ｗの温度が低下する。
　次に、水素雰囲気中でのアニール処理の終了した基板Ｗを液供給装置３０に搬送し、基板Ｗの表面にドーパント液を供給する（ステップＳ２）。雰囲気炉１０でのアニール処理によって表面に水素導入層１０２が形成された基板Ｗが液供給装置３０の筐体３１内に搬入され、スピンチャック３２に略水平姿勢にて保持される。基板Ｗは表面を上面に向けてスピンチャック３２に保持される。
　続いて、バルブ３９を開放してノズル３６からドーパント液を吐出しつつ、スピンチャック３２に保持された基板Ｗの上方にてノズル３６を水平方向にスライド移動させる。これにより、図６（ａ）に示すように、基板Ｗの表面の全面がドーパント液１０３によって覆われる。
　基板Ｗの表面に形成された水素導入層１０２にドーパントを含有するドーパント液１０３が接触することによって、図６（ｂ）に示す如く水素導入層１０２の水素がドーパントに置き換えられ、基板Ｗの表面にドーパントが導入される。本実施形態では、水素導入層１０２の膜厚が２ｎｍ～３ｎｍ程度であるため、基板Ｗの表面から２ｎｍ～３ｎｍにドーパントが導入されることとなる。すなわち、基板Ｗの表面に膜厚２ｎｍ～３ｎｍのドーパント導入層１０４が形成される。
　このドーパント液供給工程では、ノズル３６から基板Ｗの表面に継続してドーパント液を供給するようにしても良いし、スピンチャック３２によって基板Ｗを回転させるようにしても良く、基板Ｗの表面がドーパント液によって覆われていれば良い。基板Ｗの表面にドーパント液の供給を開始してから所定時間が経過した後、スピンチャック３２の回転数を増加させ、遠心力によって基板Ｗの表面からドーパント液を振り切る。基板Ｗの端縁部から飛散したドーパント液はカップ３５によって回収される。
　次に、表面にドーパントが導入された基板Ｗをフラッシュランプアニール装置４０に搬送し、基板Ｗの表面にフラッシュ光を照射してフラッシュ加熱を行う（ステップＳ３）。液供給装置３０にて液処理によってドーパントが導入された基板Ｗがフラッシュランプアニール装置４０の筐体４１内に搬入され、載置台４４の上面に載置される。載置台４４は、内蔵するヒータによって予め所定温度に昇温されており、載置台４４に載置された基板Ｗは当該所定温度に予備加熱（アシスト加熱）される。
　そして、基板Ｗが所定の予備加熱温度に到達して所定時間が経過した時点にて、フラッシュランプＦＬから基板Ｗへ向けてフラッシュ光が照射されてフラッシュ加熱が実行される。フラッシュランプＦＬから照射されるフラッシュ光は、予め蓄えられていた静電エネルギーが極めて短い光パルスに変換された、照射時間が０．１ミリセカンド以上１００ミリセカンド以下程度の極めて短く強い閃光である。このフラッシュ光照射によって、ドーパント導入層１０４を含む基板Ｗの表面は瞬間的に目標温度にまで上昇し、その後急速に上記の予備加熱温度にまで降温する。
　このようにドーパント導入層１０４を極めて短い時間昇温することにより、導入されたドーパントの活性化を実行することができる。その一方、ドーパントの活性化に比較して拡散には長時間を要するため、ドーパント導入層１０４を目標温度に昇温する時間が極めて短時間であれば、ドーパントの外方拡散は生じない。すなわち、フラッシュ光の照射時間が０．１ミリセカンド以上１００ミリセカンド以下の極めて短い時間であるため、ドーパントの外方拡散を抑制しつつドーパントの活性化を行うことができる。
　フラッシュ加熱処理が終了した後、フラッシュランプアニール装置４０から基板Ｗが搬出されて一連のドーパント導入処理が完了する。
　本実施形態においては、表面に自然酸化膜１０１が形成された基板Ｗを水素雰囲気中にて６００℃以上１３００℃以下の処理温度に３０分以上６０分以下加熱することによって、二酸化ケイ素を水素で還元している。さらに、自然酸化膜１０１との下地シリコンとの界面近傍に存在しているシリコンを水素終端している。これにより、シリコンに水素が結合した水素導入層１０２を基板Ｗの表面に形成している。そして、水素導入層１０２が形成された基板Ｗの表面にドーパント液を供給し、水素導入層１０２中の水素をドーパントに置き換えることによって、水素導入層１０２がドーパント導入層１０４となる。つまり、基板Ｗの表面にドーパントが導入される。
　自然酸化膜１０１が形成された基板Ｗを水素雰囲気中でアニールすることによって形成される水素導入層１０２の膜厚は自然酸化膜１０１と概ね同程度の２ｎｍ～３ｎｍ程度である。従って、従来のように、希フッ酸によって自然酸化膜を除去してから水素終端を行うのに比較して、水素導入層１０２の膜厚を厚くすることができる。すなわち、基板Ｗの表面から深くまで水素を均一に導入することができる。もっとも、深くまでとは言っても、従来と比較してのことであり、その深さは基板Ｗの表面から２ｎｍ～３ｎｍ程度である。
　このような従来よりも厚い水素導入層１０２が形成された基板Ｗの表面にドーパント液を供給することによって、ドーパント導入層１０４も厚くなり、ドーパントの導入量が増大する。また、基板Ｗの表面から所定の深さに均一にドーパントが導入されることとなる。
　その後、従来よりも深くかつ均一にドーパントが導入された基板Ｗの表面に、照射時間が０．１ミリセカンド以上１００ミリセカンド以下程度の極めて短いフラッシュ光を照射することにより、ドーパントの外方拡散を抑制しつつドーパントの活性化を行うことができる。
　以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、雰囲気炉１０の構成は図１に限定されるものではなく、水素雰囲気中にて基板Ｗを６００℃以上１３００℃以下の処理温度に３０分以上６０分以下加熱できるものであれば良い。また、１回の熱処理に３０分以上６０分以下を要するため、雰囲気炉１０は、複数の基板Ｗを同時に収容してアニール処理を行う型式のものが好ましい。
　液供給装置３０の構成も図２に限定されるものではなく、基板Ｗの表面にドーパント液を供給して当該表面をドーパント液で覆えるものであれば良い。液供給装置３０は、処理槽に貯留したドーパント液に複数の基板Ｗを一括して浸漬するバッチ式の装置であっても良い。
　また、本発明における水素は、いわゆる軽水素（Ｈ）のみならず、重水素（Ｄ）および三重水素（Ｔ）を含む。重水素または三重水素のガスを含む雰囲気中にて自然酸化膜１０１が形成された基板Ｗのアニール処理を実行することにより、自然酸化膜１０１中の二酸化ケイ素を効率良く還元することができる。
　また、上記実施形態においては、反応容器１１内の処理空間１５に水素ガスとヘリウムガスとの混合ガスを供給していたが、これに限定されるものではなく、例えば、水素ガスとアルゴンガス（Ａｒ）との混合ガスを供給するようにしても良い。また、処理空間１５に水素ガスと窒素ガス（Ｎ２）との混合ガスを供給するようにしても良い。もっとも、基板Ｗを１３００℃近傍の高温に加熱する場合には窒素の化合物が形成されるおそれがあるため、ヘリウムガスまたはアルゴンガスなどの希ガスと水素ガスとの混合ガスを供給するのが好ましい。
　また、上記実施形態では、水素雰囲気中にて基板Ｗのアニール処理を行うことによって、膜厚が２ｎｍ～３ｎｍ程度の水素導入層１０２を形成していたが、６００℃以上１３００℃以下および３０分以上６０分の範囲内で高温長時間のアニール処理を行うことにより、さらに下層のシリコンに水素を結合させて水素導入層１０２の膜厚を１０ｎｍ程度としても良い。水素導入層１０２の膜厚に応じてドーパントが導入される深さおよび導入量が規定される。すなわち、アニール処理の条件によって水素導入層１０２の膜厚を調整することにより、基板Ｗ表面の必要とされる深さにドーパントを導入することができる。
　また、上記実施形態では、基板Ｗの表面に導入されたドーパントの活性化をフラッシュランプアニールによって行っていたが、外方拡散を抑制できるのであれば、ハロゲンランプを用いたいわゆるスパイクアニールによって行うようにしても良い。さらに、上記実施形態では、水素導入層１０２が形成された基板Ｗの表面にドーパント液を供給する液相反応によってドーパントを導入していたが、気相反応によって基板Ｗの表面にドーパントを導入するようにしても良い。
　また、ドーパント液としてはホウ素を含む薬液に限定されるものではなく、導入するドーパントの種類（例えば、リン（Ｐ）やヒ素（Ａｓ））に応じて適宜のものを選択することができる。
　１０　雰囲気炉
　１１　反応容器
　１２　発熱体
　２１　処理ガス供給機構
　２２　水素ガス供給源
　２３　不活性ガス供給源
　３０　液供給装置
　３６　ノズル
　３８　ドーパント液供給源
　４０　フラッシュランプアニール装置
　１０１　自然酸化膜
　１０２　水素導入層
　１０３　ドーパント液
　１０４　ドーパント導入層
　ＦＬ　フラッシュランプ
　Ｗ　基板

Claims (4)

  1. 　シリコンの基板の表面にドーパントを導入する基板処理方法であって、
    　表面に酸化膜が形成された基板を水素を含む雰囲気中にて加熱して前記酸化膜を水素還元するとともに、前記酸化膜との界面に存在しているシリコンを水素終端する水素アニール工程と、
    　前記水素アニール工程の後、前記基板の表面にドーパントを含む薬液を供給して当該表面にドーパントを導入する導入工程と、
    を備える基板処理方法。
  2. 　請求項１記載の基板処理方法において、
    　前記水素アニール工程は、水素濃度が４％以上１０％以下の雰囲気中にて表面に酸化膜が形成された基板を６００℃以上１３００℃以下で３０分以上６０分以下加熱する基板処理方法。
  3. 　請求項１または請求項２に記載の基板処理方法において、
    　前記水素は重水素である基板処理方法。
  4. 　請求項１から請求項３のいずれかに記載の基板処理方法において、
    　前記導入工程の後、前記基板の表面にフラッシュ光を照射して導入されたドーパントを活性化する活性化工程をさらに備える基板処理方法。
PCT/JP2013/065571 2012-07-19 2013-06-05 基板処理方法 WO2014013809A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/408,390 US9343311B2 (en) 2012-07-19 2013-06-05 Substrate treatment method
KR1020157001169A KR101632544B1 (ko) 2012-07-19 2013-06-05 기판 처리 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012160393A JP6157809B2 (ja) 2012-07-19 2012-07-19 基板処理方法
JP2012-160393 2012-07-19

Publications (1)

Publication Number Publication Date
WO2014013809A1 true WO2014013809A1 (ja) 2014-01-23

Family

ID=49948645

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/065571 WO2014013809A1 (ja) 2012-07-19 2013-06-05 基板処理方法

Country Status (4)

Country Link
US (1) US9343311B2 (ja)
JP (1) JP6157809B2 (ja)
KR (1) KR101632544B1 (ja)
WO (1) WO2014013809A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016151937A1 (ja) * 2015-03-26 2016-09-29 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法、および熱処理装置
DE102016106328A1 (de) 2016-04-06 2017-10-12 Mesa Parts GmbH Vorrichtung zum temperaturabhängigen Abbau des Drucks eines in einem Drucktank gelagerten Mediums
CN112670150A (zh) * 2020-12-22 2021-04-16 马鞍山市胜康精密机电有限公司 一种光电元器件加工用离子注入装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3540785B1 (en) * 2016-11-02 2021-09-22 Kaneka Corporation Method for manufacturing a solar cell
JP6810578B2 (ja) * 2016-11-18 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
JP6768481B2 (ja) * 2016-12-12 2020-10-14 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
JP7038558B2 (ja) * 2018-02-05 2022-03-18 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
US11894232B2 (en) 2022-03-22 2024-02-06 Applied Materials, Inc. Methods for forming charge layers using gas and liquid phase coatings
US20240153775A1 (en) * 2022-11-04 2024-05-09 Applied Materials, Inc. Plasma assisted damage engineering during ion implantation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61193456A (ja) * 1985-02-21 1986-08-27 Toshiba Corp 半導体素子の製造方法
JP2002343800A (ja) * 2001-05-18 2002-11-29 Fujitsu Ltd シリコン半導体装置及びその製造方法
JP2004079794A (ja) * 2002-08-19 2004-03-11 Fujitsu Ltd 半導体製造装置
JP2004087960A (ja) * 2002-08-28 2004-03-18 Fujitsu Ltd 半導体装置の製造方法
JP2005228792A (ja) * 2004-02-10 2005-08-25 Seiko Epson Corp ドープシリコン膜の形成方法及びデバイスの製造方法
JP2010056189A (ja) * 2008-08-27 2010-03-11 Fujitsu Microelectronics Ltd 半導体装置の製造方法
WO2011112546A1 (en) * 2010-03-08 2011-09-15 Dynaloy, Llc Methods and compositions for doping silicon substrates with molecular monolayers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5840589A (en) * 1985-11-19 1998-11-24 Warner, Jr.; Raymond M. Method for fabricating monolithic and monocrystalline all-semiconductor three-dimensional integrated circuits
US7651920B2 (en) * 2007-06-29 2010-01-26 Infineon Technologies Ag Noise reduction in semiconductor device using counter-doping
JP2010021235A (ja) * 2008-07-09 2010-01-28 Toshiba Corp 半導体装置及びその製造方法
JP2012082462A (ja) 2010-10-08 2012-04-26 Toshiba Corp イオン注入装置および方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61193456A (ja) * 1985-02-21 1986-08-27 Toshiba Corp 半導体素子の製造方法
JP2002343800A (ja) * 2001-05-18 2002-11-29 Fujitsu Ltd シリコン半導体装置及びその製造方法
JP2004079794A (ja) * 2002-08-19 2004-03-11 Fujitsu Ltd 半導体製造装置
JP2004087960A (ja) * 2002-08-28 2004-03-18 Fujitsu Ltd 半導体装置の製造方法
JP2005228792A (ja) * 2004-02-10 2005-08-25 Seiko Epson Corp ドープシリコン膜の形成方法及びデバイスの製造方法
JP2010056189A (ja) * 2008-08-27 2010-03-11 Fujitsu Microelectronics Ltd 半導体装置の製造方法
WO2011112546A1 (en) * 2010-03-08 2011-09-15 Dynaloy, Llc Methods and compositions for doping silicon substrates with molecular monolayers

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JOHNNY C. HO ET AL.: "Controlled nanoscale doping of semiconductors via molecular monolayers", NATURE MATERIALS, vol. 7, January 2008 (2008-01-01), pages 62 - 67, S1-S10 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016151937A1 (ja) * 2015-03-26 2016-09-29 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法、および熱処理装置
US10128135B2 (en) 2015-03-26 2018-11-13 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment device
DE102016106328A1 (de) 2016-04-06 2017-10-12 Mesa Parts GmbH Vorrichtung zum temperaturabhängigen Abbau des Drucks eines in einem Drucktank gelagerten Mediums
CN112670150A (zh) * 2020-12-22 2021-04-16 马鞍山市胜康精密机电有限公司 一种光电元器件加工用离子注入装置
CN112670150B (zh) * 2020-12-22 2023-11-17 马鞍山市胜康精密机电有限公司 一种光电元器件加工用离子注入装置

Also Published As

Publication number Publication date
US20150206751A1 (en) 2015-07-23
KR20150020701A (ko) 2015-02-26
KR101632544B1 (ko) 2016-06-21
US9343311B2 (en) 2016-05-17
JP6157809B2 (ja) 2017-07-05
JP2014022588A (ja) 2014-02-03

Similar Documents

Publication Publication Date Title
JP6157809B2 (ja) 基板処理方法
US9543162B2 (en) Substrate processing method
JP5102495B2 (ja) プラズマドーピング方法
US20170011922A1 (en) Apparatus and method for light-irradiation heat treatment
US20080289650A1 (en) Low-temperature cleaning of native oxide
US10128135B2 (en) Heat treatment method and heat treatment device
KR20140103072A (ko) 기판 처리 장치
US20180358234A1 (en) Heat treatment method by light irradiation
KR20150029565A (ko) 기판 처리 방법 및 기판 처리 장치
JP6005966B2 (ja) 熱処理装置および熱処理方法
KR20210020822A (ko) 열처리 장치 및 열처리 장치의 세정 방법
US11282708B2 (en) Light irradiation type heat treatment method and heat treatment apparatus
JP5523735B2 (ja) 熱処理方法および熱処理装置
JP2013074217A (ja) 熱処理装置
JP2014045065A (ja) 基板処理方法および基板処理装置
JP5437863B2 (ja) 熱処理装置
KR20220029481A (ko) 기판 처리 방법 및 기판 처리 장치
JP7169212B2 (ja) 熱処理方法および熱処理装置
JP2006286830A (ja) レジスト除去方法およびレジスト除去装置
JP2004165377A (ja) 表面改質方法
JP6383281B2 (ja) 熱処理方法
JP2022148647A (ja) 基板処理方法
JP5770880B2 (ja) 熱処理方法
JP2003273103A (ja) 半導体の製造方法および製造装置
JP2005093858A (ja) 熱処理装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13820578

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14408390

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20157001169

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13820578

Country of ref document: EP

Kind code of ref document: A1