KR101632544B1 - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR101632544B1
KR101632544B1 KR1020157001169A KR20157001169A KR101632544B1 KR 101632544 B1 KR101632544 B1 KR 101632544B1 KR 1020157001169 A KR1020157001169 A KR 1020157001169A KR 20157001169 A KR20157001169 A KR 20157001169A KR 101632544 B1 KR101632544 B1 KR 101632544B1
Authority
KR
South Korea
Prior art keywords
substrate
hydrogen
dopant
oxide film
gas
Prior art date
Application number
KR1020157001169A
Other languages
English (en)
Other versions
KR20150020701A (ko
Inventor
신이치 가토
Original Assignee
가부시키가이샤 스크린 홀딩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 스크린 홀딩스 filed Critical 가부시키가이샤 스크린 홀딩스
Publication of KR20150020701A publication Critical patent/KR20150020701A/ko
Application granted granted Critical
Publication of KR101632544B1 publication Critical patent/KR101632544B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

표면에 자연 산화막이 형성된 기판을 수소 분위기 중에서 가열함으로써, 이산화규소를 수소로 환원하고 있다. 또한, 자연 산화막과의 계면 근방에 존재하고 있는 실리콘을 수소 말단하고 있다. 이에 따라, 실리콘에 수소가 결합된 수소 도입층이 기판 표면에 형성된다. 수소 도입층이 형성된 기판의 표면에 도판트액을 공급하고, 수소 도입층 중의 수소를 도판트로 치환함으로써, 기판의 표면에 도판트가 도입된다. 자연 산화막의 환원에 의해 형성된 수소 도입층은 비교적 두껍기 때문에, 기판의 표면으로부터 필요한 깊이로 균일하게 도판트를 도입할 수 있다. 도판트가 도입된 기판의 표면에는 플래시 광이 조사되어, 도판트가 활성화된다.

Description

기판 처리 방법{METHOD FOR TREATING SUBSTRATE}
본 발명은, 실리콘의 반도체 웨이퍼 등의 기판의 표면에 붕소 등의 도판트를 도입하는 기판 처리 방법에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서, 불순물(도판트) 도입은 반도체 웨이퍼 내에 pn 접합을 형성하기 위한 필수 공정이다. 현재, 불순물 도입은, 이온 주입법과 그 후의 어닐링법에 의해서 이루어지는 것이 일반적이다. 이온 주입법은, 붕소(B), 비소(As), 인(P)과 같은 불순물의 원소를 이온화시켜 고가속 전압으로 실리콘의 반도체 기판에 충돌시켜 물리적으로 불순물 주입을 행하는 기술이다(예를 들면, 특허 문헌 1 참조). 주입된 불순물은 어닐링 처리에 의해서 활성화된다.
불순물 도입에 있어서, 종래보다 넓게 행해지고 있는 이온 주입법은 불순물의 주입 깊이 및 농도를 제어하기 쉽다고 하는 이점을 가지고 있다. 그러나, 최근, 반도체 디바이스가 더욱 미세화됨에 따라 기판의 표층의 매우 얕은 영역(깊이 몇 nm 이하)에만 불순물을 도입하는 것이 요구되고 있다. 이러한 매우 얕은 표층 영역에만 불순물을 주입하는 것은 이온 주입법에서는 곤란하다. 또한, 최근 개발이 진행되고 있는 3D 트랜지스터 기술에서는, 요철의 입체 패턴에 불순물을 도입하지 않으면 안되어, 한방향으로부터 이온을 충돌시키는 이온 주입법으로는 요철 패턴의 전면에 균등하게 불순물을 도입시키는 것이 곤란하다.
여기서, 습식 처리에 의해서 도판트를 포함하는 약액을 실리콘 기판의 표면에 공급하고, 그 후의 열처리에 의해서 도판트를 기판 표층에 확산시킴으로써, 기판 표층의 매우 얕은 영역에만 불순물을 도입하는 기술이 연구되고 있다(비특허 문헌 1 참조). 비특허 문헌 1에 개시된 기술에서는, 희불산에 의해서 실리콘 기판의 표면으로부터 자연 산화막을 제거한 후, 표면 상태를 안정시키기 위해서 수소 말단 처리를 행하고, 그 수소 말단된 기판의 표면에 도판트를 포함하는 약액을 공급하고 있다. 이러한 습식 처리와 열확산의 조합에 의하면, 기판 표층의 매우 얕은 영역에만 불순물을 도입할 수 있고, 또한 복잡한 요철 패턴이라도, 그 전면에 균등하게 불순물을 도입하는 것이 가능해진다.
일본국 특허공개 2012－82462호 공보
JOHNNY C.H0, ROIE YERUSHALMI, ZACHERY A.JACOBSON, ZHIYONG FAN, ROBERT L.ALLEY and ALI JAVEY, Controlled nanoscale doping of semiconductors via molecular monolayers, nature materials, Nature Publishing Group, vol.7, p62－67, 2007년 11월 11일에 온라인 공표
그러나, 비특허 문헌 1에 개시되는 바와 같이, 희불산에 의해서 자연 산화막을 제거하고 나서 수소 말단을 행하면, 도판트 도입이 필요한 깊이까지 수소 말단이 불가능하고, 또한 기판 표면의 전면을 균일하게 수소 말단할 수 없다고 하는 문제가 생긴다. 이러한 상태의 기판 표면에 도판트를 포함하는 약액을 공급해도, 필요한 깊이로 균일하게 도판트를 도입할 수 없었다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로, 기판 표면의 필요한 깊이로 균일하게 도판트를 도입할 수 있는 기판 처리 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 제1의 양태는, 실리콘 기판의 표면에 도판트를 도입하는 기판 처리 방법에 있어서, 표면에 산화막이 형성된 기판을 수소를 포함하는 분위기 중에서 가열하여 상기 산화막을 수소 환원함과 더불어, 상기 산화막과의 계면에 존재하고 있는 실리콘을 수소 말단하는 수소 어닐링 공정과, 상기 수소 어닐링 공정 후에, 상기 기판의 표면에 도판트를 포함하는 약액을 공급하여 당해 표면에 도판트를 도입하는 도입 공정을 구비한다.
또한, 제2의 양태는, 제1의 양태에 관련된 기판 처리 방법에 있어서, 상기 수소 어닐링 공정은, 수소 농도가 4% 이상 10% 이하의 분위기 중에서 표면에 산화막이 형성된 기판을 600℃ 이상 1300℃ 이하에서 30분 이상 60분 이하 가열한다.
또한, 제3의 양태는, 제1 또는 제2의 양태에 관련된 기판 처리 방법에 있어서, 상기 수소는 중수소이다.
또한, 제4의 양태는, 제1 내지 제3 중 어느 하나의 양태에 관련된 기판 처리 방법에 있어서, 상기 도입 공정 후에, 상기 기판의 표면에 플래시 광을 조사하여 도입된 도판트를 활성화하는 활성화 공정을 더 구비한다.
제1 내지 제4의 양태에 관련된 기판 처리 방법에 의하면, 표면에 산화막이 형성된 기판을 수소를 포함한 분위기 중에서 가열하여 산화막을 수소 환원함과 더불어, 산화막과의 계면에 존재하고 있는 실리콘을 수소 말단하기 위해, 실리콘에 수소가 결합한 수소 도입층을 산화막과 동일한 정도 이상의 두께로 기판 표면에 형성할 수 있다. 그 수소 도입층이 형성된 기판의 표면에 도판트를 포함하는 약액을 공급함으로써, 수소를 도판트로 치환하여 기판 표면의 필요한 깊이로 균일하게 도판트를 도입할 수 있다.
특히, 제4의 양태에 관련된 기판 처리 방법에 의하면, 기판의 표면에 플래시 광을 조사하여 도입된 도판트를 활성화하기 때문에, 도판트의 외방 확산을 억제하면서 도판트의 활성화를 행할 수 있다.
도 1은 분위기 노(爐)의 개략 구성을 나타내는 도면이다.
도 2는 액 공급 장치의 개략 구성을 나타내는 도면이다.
도 3은 플래시 램프 어닐링 장치의 개략 구성을 나타내는 도면이다.
도 4는 본 발명에 관련된 기판의 처리 방법의 순서를 나타내는 플로우차트이다.
도 5는 기판의 표면 상태의 변화를 나타내는 도면이다.
도 6은 기판의 표면 상태의 변화를 나타내는 도면이다.
이하, 도면을 참조하면서 본 발명의 실시의 형태에 대하여 상세하게 설명한다.
우선, 본 발명에 관련된 기판 처리 방법의 실시에 사용하는 각종 기판 처리 장치에 대한 개략을 설명한다. 도 1은, 분위기 노(10)의 개략 구성을 나타내는 도면이다. 분위기 노(10)는, 기판(W)을 수소 분위기 중에서 가열하는 기판 처리 장치이다. 분위기 노(10)는, 노체(14)의 내부에 반응 용기(11) 및 발열체(12)를 구비한다. 또한, 분위기 노(10)는, 반응 용기(11) 내에 수소 가스(H2)를 포함하는 처리 가스를 공급하는 처리 가스 공급 기구(21)와, 반응 용기(11)로부터의 기체의 배기를 행하는 배기 기구(16)를 구비한다.
분위기 노(10)의 노체(14)는, 예를 들면 세라믹스 등의 내열성이 뛰어난 소재로 형성된 케이스이다. 반응 용기(11)는, 노체(14)의 내부에 설치되어, 기판(W)을 수용하는 용기이다. 반응 용기(11)는, 내열성이 뛰어나고, 또한, 수소와의 반응성이 약한 소재(예를 들면, 알루미나(Al203) 등)로 형성하는 것이 바람직하다. 반응 용기(11)의 내부에는, 기판(W)을 유지하는 기판 유지부(13)가 설치되어 있다. 기판 유지부(13)도 반응 용기(11)와 마찬가지로 내열성이 뛰어나 반응성이 약한 소재로 형성하는 것이 바람직하다.
반응 용기(11)에는, 도시가 생략된 개구부가 형성되어 있고, 그 개구부를 통하여 반응 용기(11)에 대한 기판(W)의 반출입이 가능해진다. 반응 용기(11)의 당해 개구부가 폐쇄된 상태에서는, 반응 용기(11)의 내부가 밀폐된 처리 공간(15)으로 된다.
노체(14)의 내측이며 반응 용기(11)의 주위에는 발열체(12)가 배치되어 있다. 발열체(12)는, 통전에 의해서 발열하는 저항 발열체(예를 들면, 몰리브덴 히터 등)이다. 또한, 도 1에서는, 반응 용기(11)의 상하에 발열체(12)가 설치되어 있는데, 반응 용기(11)의 측방에 발열체(12)를 설치하도록 해도 된다.
처리 가스 공급 기구(21)는, 수소 가스 공급원(22), 불활성 가스 공급원(23), 밸브(24, 25), 유량 조정 밸브(26, 27) 및 공급 배관(28)을 구비한다. 공급 배관(28)의 선단측은 반응 용기(11) 내의 처리 공간(15)에 연통 접속되어 있다. 공급 배관(28)의 기단측은 2갈래로 분기되고, 그 한쪽은 수소 가스 공급원(22)에 접속되고, 다른쪽은 불활성 가스 공급원(23)에 접속된다. 공급 배관(28)의 2갈래로 분기된 경로 중 수소 가스 공급원(22)에 접속된 배관에는 밸브(24) 및 유량 조정 밸브(26)가 삽입되고, 불활성 가스 공급원(23)에 접속된 배관에는 밸브(25) 및 유량 조정 밸브(27)가 삽입되어 있다.
밸브(25)가 개방되면, 불활성 가스 공급원(23)으로부터 공급 배관(28)을 통하여 처리 공간(15)에 헬륨 가스(He)가 공급된다. 공급되는 헬륨 가스의 유량은 유량 조정 밸브(27)에 의해서 조정된다. 또한, 밸브(24)가 개방되면, 수소 가스 공급원(22)으로부터 공급 배관(28)을 통하여 처리 공간(15)에 수소 가스가 공급된다. 공급되는 수소 가스의 유량은 유량 조정 밸브(26)에 의해서 조정된다. 이들 밸브(24) 및 밸브(25)의 쌍방을 개방함으로써, 반응 용기(11) 내의 처리 공간(15)에 수소 가스와 헬륨 가스의 혼합 가스를 공급하여 수소 분위기를 형성할 수 있다. 또한, 본 명세서에 있어서 「수소 분위기」란, 수소 가스를 포함하는 분위기이다. 혼합 가스 중에 있어서의 수소 가스의 농도는, 유량 조정 밸브(26) 및 유량 조정 밸브(27)에 의해서 수소 가스 및 헬륨 가스의 공급 유량을 조정함으로써 규정할 수 있다.
배기 기구(16)는, 진공 펌프(17), 배기 배관(18) 및 밸브(19)를 구비한다. 배기 배관(18)의 선단측은 반응 용기(11) 내의 처리 공간(15)에 연통 접속되고, 기단측은 진공 펌프(17)에 접속된다. 배기 배관(18)의 경로 도중에 밸브(19)가 설치된다. 진공 펌프(17)를 작동시키면서, 밸브(19)를 개방함으로써, 처리 공간(15)의 분위기를 장치 외로 배출할 수 있다. 처리 가스 공급 기구(21)로부터 가스 공급을 행하지 않고, 배기 기구(16)에 의해서 배기를 행함으로써, 처리 공간(15)을 진공으로 하는 것도 가능하다. 이들 처리 가스 공급 기구(21) 및 배기 기구(16)에 의해서, 처리 공간(15)의 분위기를 조정할 수 있다.
분위기 노(10)에는, 상술한 구성 이외에도, 처리 공간(15) 중의 수소 농도를 측정하는 농도계, 처리 공간(15)의 온도를 측정하는 온도 센서, 노체(14)의 과열을 방지하기 위한 냉각 기구 등이 설치되어 있다.
도 2는, 액 공급 장치(30)의 개략 구성을 나타내는 도면이다. 액 공급 장치(30)는, 기판(W)의 표면에 도판트를 포함하는 약액(도판트액)을 공급하는 기판 처리 장치이다. 액 공급 장치(30)는, 케이스(31)의 내부에, 스핀 척(32), 컵(35) 및, 노즐(36) 등을 구비한다. 케이스(31)에는 도시가 생략된 개구부와 셔터 기구가 설치되어 있고, 당해 셔터 기구가 개구부를 개방하고 있는 상태에서, 액 공급 장치(30)에 대한 기판(W)의 반출입이 행해진다.
스핀 척(32)은, 기판(W)의 하면을 흡착하여 기판(W)을 대략 수평 자세(기판(W)의 법선이 연직 방향에 따르는 자세)로 유지한다. 스핀 척(32)은, 도면 외의 회전 구동 기구에 의해서 연직 방향에 따른 축과 중심으로서 화살표 AR2로 표시하는 바와같이 회전된다. 스핀 척(32)이 기판(W)을 유지하면서 회전함으로써, 그 기판(W)도 수평면 내에서 회전한다.
노즐(36)은, 스핀 척(32)의 상방에 설치되어 있다. 노즐(36)은, 기판(W)의 직경 이상의 길이를 가지는 슬릿형상의 토출 구멍을 구비한 슬릿 노즐이다. 노즐(36)은, 액 배관(37)을 통하여 도판트액 공급원(38)과 접속되어 있다. 액 배관(37)에는 밸브(39)가 삽입되어 있다. 밸브(39)가 개방되면, 도판트액 공급원(38)으로부터 노즐(36)에 도판트액이 송급되어, 노즐(36)로부터 도판트액이 토출된다. 또한, 노즐(36)은, 도 2의 지면에 수직인 방향을 따라서 슬라이드 이동되도록 구성되어 있다.
노즐(36)은, 스핀 척(32)에 유지된 기판(W)의 상방을 슬라이드 이동하면서, 도판트액 공급원(38)으로부터 송급된 도판트액을 기판(W)의 상면에 공급한다. 여기서 「도판트액」이란, 기판(W)에 도입해야 할 불순물인 도판트를 함유하는 약액이다. 이러한 도판트액으로는, 도판트로서의 붕소(B)를 포함하는 알릴붕소산피나콜에스테르(Allylboronic acid pinacol ester), 또는, 산화붕소(B203)와 유기 바인더와 용제의 혼합액 등을 이용할 수 있다.
컵(35)은, 스핀 척(32) 및 거기에 유지되는 기판(W)의 주위를 둘러싸도록 설치되어 있다. 스핀 척(32)에 의해서 회전되는 기판(W)의 단가장자리부에서는 도판트액 등이 주위에 비산하는데, 비산한 액은 컵(35)에 의해서 회수된다.
도 3은, 플래시 램프 어닐링 장치(40)의 개략 구성을 나타내는 도면이다. 플래시 램프 어닐링 장치(40)는, 도판트가 도입된 기판(W)의 표면에 플래시 광을 조사하여 가열함으로써, 도판트를 활성화시키는 기판 처리 장치이다. 플래시 램프 어닐링 장치(40)는, 케이스(41)의 내부에, 재치대(44)와, 복수의 플래시 램프(FL)와, 리플렉터(45)를 구비한다. 케이스(41)에는 도시가 생략된 개구부와 셔터 기구가 설치되어 있고, 당해 셔터 기구가 개구부를 개방하고 있는 상태에서, 플래시 램프 어닐링 장치(40)에 대한 기판(W)의 반출입이 행해진다.
재치대(44)는, 케이스(41) 내에서 기판(W)을 재치하여 유지한다. 재치대(44)는, 히터를 내장하고 있고, 재치한 기판(W)을 소정 온도로 가열할 수 있다.
복수의 플래시 램프(FL)는, 재치대(44)의 상방에 설치되어 있다. 복수의 플래시 램프(FL)는, 각각이 장척의 원통 형상을 가지는 봉형상 램프이며, 재치대(44)에 유지되는 기판(W)과 평행하게 되도록 평면형상으로 배열되어 있다. 각 플래시 램프(FL)는, 그 내부에 크세논 가스가 봉입되어 그 양단부에 콘덴서에 접속된 양극 및 음극이 설치된 봉형상의 유리관(방전관)과, 그 유리관의 외주면 상에 부착 설치된 트리거 전극을 구비한다. 크세논 가스는 전기적으로는 절연체이므로, 콘덴서에 전하가 축적되어 있다고 해도 통상의 상태에서는 유리관 내에 전기는 흐르지 않는다. 그러나, 트리거 전극에 고전압을 인가하여 절연을 파괴한 경우에는, 콘덴서에 축적된 전기가 유리관 내에 순간적으로 흐르고, 그 때의 크세논의 원자 혹은 분자의 여기에 의해서 광이 방출된다. 이러한 크세논 플래시 램프(FL)에 있어서는, 미리 콘덴서에 축적되어 있던 정전 에너지가 0.1밀리세컨드 내지 100밀리세컨드라고 하는 매우 짧은 광 펄스로 변환되므로, 연속 점등의 광원에 비해 매우 강한 광을 조사할 수 있다고 하는 특징을 가진다. 플래시 램프(FL)의 발광 시간은, 플래시 램프(FL)에 전력 공급을 행하는 전원 회로의 코일 정수에 의해서 조정할 수 있다.
또한, 리플렉터(45)는, 복수의 플래시 램프(FL)의 상방에 이들 전체를 덮도록 설치되어 있다. 리플렉터(45)의 기본적인 기능은, 복수의 플래시 램프(FL)로부터 출사된 플래시 광을 재치대(44)의 측에 반사한다고 하는 것이다.
플래시 램프 어닐링 장치(40)에는, 상술한 구성 이외에도, 케이스(41) 내에 질소 가스 등을 공급하는 기구, 및, 케이스(41) 내로부터 분위기의 배기를 행하는 기구 등이 설치되어 있어도 된다. 또한, 재치대(44)에는, 히터와 함께, 수냉관 등의 기판(W)을 냉각하는 기구가 설치되어 있어도 된다.
다음에, 기판(W)에 대한 처리 순서에 대하여 설명한다. 도 4는, 본 발명에 관련된 기판(W)의 처리 방법의 순서를 나타내는 플로우차트이다. 또한, 도 5 및 도 6은, 기판 처리에 따른, 기판(W)의 표면 상태의 변화를 나타내는 도면이다.
우선, 분위기 노(10)에 의해서 수소 분위기 중에서 기판(W)의 어닐링 처리를 행한다(단계 S1). 본 실시 형태의 기판(W)은, 실리콘의 반도체 웨이퍼이다. 도 5(a)에 나타내는 바와 같이, 분위기 노(10)에 반입되기 전의 기판(W)의 표면에는, 이산화규소(SiO2)의 자연 산화막(101)이 형성되어 있다. 자연 산화막(101)은, 기판(W)의 표면에 노출되어 있는 실리콘이 대기 중의 산소와 접촉함으로써 불가피적으로 형성되는 이산화규소의 막이다. 통상, 기판(W)의 표면에는 2nm~3nm의 자연 산화막(101)이 형성되어 있다. 또한, 기판(W)의 표면이란, 디바이스 패턴이 형성되는 주면이며, 이면과는 그 반대측의 주면이다.
이러한 표면에 자연 산화막(101)이 형성된 기판(W)이 분위기 노(10)의 반응 용기(11) 내에 반입되어, 기판 유지부(13)에 의해서 유지된다. 기판(W)이 반입된 후, 반응 용기(11)의 개구부가 폐쇄되어 처리 공간(15)이 밀폐 공간으로 된다.
그 후, 진공 펌프(17)를 작동시키면서, 밸브(19)를 개방함으로써, 반응 용기(11) 내의 처리 공간(15)으로부터 배기를 행한다. 이와 동시에, 밸브(24) 및 밸브(25)의 쌍방을 개방함으로써, 처리 공간(15)에 수소 가스와 헬륨 가스의 혼합 가스를 공급한다. 이에 따라, 반응 용기(11) 내에 수소 가스와 헬륨 가스의 혼합 가스의 기류가 형성되어, 처리 공간(15)이 수소 분위기로 치환된다. 또한, 치환 효율을 높이기 위해서, 밸브(24) 및 밸브(25)를 폐지한 상태에서 배기 기구(16)에 의해서 처리 공간(15)을 일단 진공 배기한 후에, 밸브(24) 및 밸브(25)를 개방하여 혼합 가스를 공급하도록 해도 된다.
처리 공간(15)에 공급되는 수소 가스의 유량은 유량 조정 밸브(26)에 의해서 조정되고, 헬륨 가스의 유량은 유량 조정 밸브(27)에 의해서 조정된다. 이들 유량비를 조정함으로써, 처리 공간(15)의 혼합 가스 중에 있어서의 수소 가스의 농도를 규정할 수 있다. 본 실시 형태에서는, 처리 공간(15)의 혼합 가스 중에 있어서의 수소 농도가 4% 이상 10% 이하가 되도록, 수소 가스 및 헬륨 가스의 공급 유량이 조정된다(단, 수소 농도의 단위는 vol.%).
처리 공간(15)에 수소 농도가 4% 이상 10% 이하의 수소 분위기가 형성된 후, 발열체(12)가 통전에 의해서 발열하여, 기판(W)을 포함하는 처리 공간(15)의 전체를 가열한다. 본 실시 형태에 있어서는, 기판(W)을 600℃ 이상 1300℃ 이하의 처리 온도로 가열하고 있다. 또한, 분위기 노(10)에 있어서의 기판(W)의 가열 시간(기판(W)을 처리 온도로 유지하는 시간)은 30분 이상 60분 이하이다.
도 5(b)에 나타내는 바와 같이, 자연 산화막(101)이 형성된 기판(W)을 수소 분위기 중에서 600℃ 이상 1300℃ 이하의 처리 온도로 가열함으로써, 자연 산화막(101)의 이산화규소가 수소에 의해서 환원되는 수소 환원 반응이 진행된다. 그리고, 수소 분위기 중에서 기판(W)이 처리 온도로 30분 이상 60분 이하 유지됨으로써, 자연 산화막(101)의 전체에 걸쳐서 이산화규소가 수소에 의해서 환원되어, 실리콘이 수소와 결합한 상태로 된다. 또한, 자연 산화막(101)이 환원됨과 더불어, 자연 산화막(101)과 하지 실리콘의 계면 근방에 존재하고 있는 실리콘의 미결합수(단글링 본드)가 수소 말단된다. 그 결과, 도 5(c)에 나타내는 바와 같이, 실리콘에 수소가 결합한 수소 도입층(102)이 기판(W)의 표면에 형성되게 된다. 30분 이상 60분 이하의 어닐링 처리에 의해서, 기판(W) 표면의 수소 도입층(102)의 막 두께는 당초 자연 산화막(101)과 거의 동일한 2nm에서 3nm정도로 된다. 소정의 가열 시간이 경과한 후, 발열체(12)로의 통전이 정지되어 기판(W)의 온도가 저하된다.
다음에, 수소 분위기 중에서의 어닐링 처리가 종료한 기판(W)을 액 공급 장치(30)에 반송하여, 기판(W)의 표면에 도판트액을 공급한다(단계 S2). 분위기노(10)에서의 어닐링 처리에 의해서 표면에 수소 도입층(102)이 형성된 기판(W)이 액 공급 장치(30)의 케이스(31) 내에 반입되어, 스핀 척(32)에 대략 수평 자세로 유지된다. 기판(W)은 표면을 상면을 향해서 스핀 척(32)에 유지된다.
계속하여, 밸브(39)를 개방하여 노즐(36)로부터 도판트액을 토출하면서, 스핀 척(32)에 유지된 기판(W)의 상방에서 노즐(36)을 수평 방향으로 슬라이드 이동시킨다. 이에 따라, 도 6(a)에 나타내는 바와 같이, 기판(W)의 표면의 전면이 도판트액(103)에 의해서 덮인다.
기판(W)의 표면에 형성된 수소 도입층(102)에 도판트를 함유하는 도판트액(103)이 접촉함으로써, 도 6(b)에 나타내는 바와 같이 수소 도입층(102)의 수소가 도판트로 치환되어, 기판(W)의 표면에 도판트가 도입된다. 본 실시 형태에서는, 수소 도입층(102)의 막 두께가 2nm~3nm 정도이기 때문에, 기판(W)의 표면으로부터 2nm~3nm로 도판트가 도입되게 된다. 즉, 기판(W)의 표면에 막 두께 2nm~3nm의 도판트 도입층(104)이 형성된다.
이 도판트액 공급 공정에서는, 노즐(36)로부터 기판(W)의 표면에 계속하여 도판트액을 공급하도록 해도 되고, 스핀 척(32)에 의해서 기판(W)을 회전시키도록 해도 되고, 기판(W)의 표면이 도판트액에 의해서 덮여 있으면 된다. 기판(W)의 표면에 도판트액의 공급을 개시하고 나서 소정 시간이 경과한 후, 스핀 척(32)의 회전수를 증가시켜, 원심력에 의해서 기판(W)의 표면으로부터 도판트액을 떨쳐낸다. 기판(W)의 단가장자리부로부터 비산한 도판트액은 컵(35)에 의해서 회수된다.
다음에, 표면에 도판트액이 도입된 기판(W)을 플래시 램프 어닐링 장치(40)에 반송하고, 기판(W)의 표면에 플래시 광을 조사하여 플래시 가열을 행한다(단계 S3). 액 공급 장치(30)에서 액 처리에 의해서 도판트가 도입된 기판(W)이 플래시 램프 어닐링 장치(40)의 케이스(41) 내에 반입되어 재치대(44)의 상면에 재치된다. 재치대(44)는, 내장하는 히터에 의해서 미리 소정 온도로 승온되어 있고, 재치대(44)에 재치된 기판(W)은 당해 소정 온도로 예비 가열(어시스트 가열)된다.
그리고, 기판(W)이 소정의 예비 가열 온도에 도달하여 소정 시간이 경과한 시점에서, 플래시 램프(FL)로부터 기판(W)을 향하여 플래시 광이 조사되어 플래시 가열이 실행된다. 플래시 램프(FL)로부터 조사되는 플래시 광은, 미리 축적되어 있던 정전 에너지가 매우 짧은 광 펄스로 변환된, 조사 시간이 0.1밀리세컨드 이상 100밀리세컨드 이하 정도의 매우 짧고 강한 섬광이다. 이 플래시 광 조사에 의해서, 도판트 도입층(104)을 포함하는 기판(W)의 표면은 순간적으로 목표 온도까지 상승하고, 그 후 급속히 상기의 예비 가열 온도까지 강온한다.
이와 같이 도판트 도입층(104)을 매우 짧은 시간 승온함으로써, 도입된 도판트의 활성화를 실행할 수 있다. 그 한편, 도판트의 활성화에 비해 확산에는 장시간을 필요로 하기 때문에, 도판트 도입층(104)을 목표 온도로 승온하는 시간이 매우 단시간이면, 도판트의 외방 확산은 발생하지 않는다. 즉, 플래시 광의 조사 시간이 0.1밀리세컨드 이상 100밀리세컨드 이하의 매우 짧은 시간이므로, 도판트의 외방 확산을 억제하면서 도판트의 활성화를 행할 수 있다.
플래시 가열 처리가 종료한 후, 플래시 램프 어닐링 장치(40)로부터 기판(W)이 반출되어 일련의 불순물 도입 처리가 완료된다.
본 실시 형태에 있어서는, 표면에 자연 산화막(101)이 형성된 기판(W)을 수소 분위기 중에서 600℃ 이상 1300℃ 이하의 처리 온도로 30분 이상 60분 이하 가열함으로써, 이산화규소를 수소로 환원하고 있다. 또한, 자연 산화막(101)과 하지 실리콘의 계면 근방에 존재하고 있는 실리콘을 수소 말단하고 있다. 이에 따라, 실리콘에 수소가 결합한 수소 도입층(102)을 기판(W)의 표면에 형성하고 있다. 그리고, 수소 도입층(102)이 형성된 기판(W)의 표면에 도판트액을 공급하고, 수소 도입층(102) 중의 수소를 도판트로 치환함으로써, 수소 도입층(102)이 도판트 도입층(104)으로 된다. 즉, 기판(W)의 표면에 도판트가 도입된다.
자연 산화막(101)이 형성된 기판(W)을 수소 분위기 중에서 어닐링함으로써 형성되는 수소 도입층(102)의 막 두께는 자연 산화막(101)과 대략 동 정도의 2nm~3nm 정도이다. 따라서, 종래와 같이, 희불산에 의해서 자연 산화막을 제거하고 나서 수소 말단을 행하는데 비하여, 수소 도입층(102)의 막 두께를 두껍게 할 수 있다. 즉, 기판(W)의 표면으로부터 깊게까지 수소를 균일하게 도입할 수 있다. 무엇보다, 깊게까지라고는 해도, 종래와 비교한 것이며, 그 깊이는 기판(W)의 표면으로부터 2nm~3nm 정도이다.
이러한 종래보다도 두꺼운 수소 도입층(102)이 형성된 기판(W)의 표면에 도판트액을 공급함으로써, 도판트 도입층(104)도 두꺼워져, 도판트의 도입량이 증대한다. 또한, 기판(W)의 표면으로부터 소정의 깊이로 균일하게 도판트가 도입되게 된다.
그 후, 종래보다도 깊고 또한 균일하게 도판트가 도입된 기판(W)의 표면에, 조사 시간이 0.1밀리세컨드 이상 100밀리세컨드 이하 정도의 매우 짧은 플래시 광을 조사함으로써, 도판트의 외방 확산을 억제하면서 도판트의 활성화를 행할 수 있다.
이상, 본 발명의 실시의 형태에 대하여 설명했는데, 본 발명은 그 취지를 일탈하지 않는 한에 있어서 상술한 것 이외에 다양한 변경을 행하는 것이 가능하다. 예를 들면, 분위기 노(10)의 구성은 도 1에 한정되는 것이 아니고, 수소 분위기 중에서 기판(W)을 600℃ 이상 1300℃ 이하의 처리 온도로 30분 이상 60분 이하 가열할 수 있는 것이면 된다. 또한, 1회의 열 처리에 30분 이상 60분 이하를 필요로 하기 때문에, 분위기 노(10)는, 복수의 기판(W)을 동시에 수용하여 어닐링 처리를 행하는 형식의 것이 바람직하다.
액 공급 장치(30)의 구성도 도 2에 한정되는 것이 아니고, 기판(W)의 표면에 도판트액을 공급하여 당해 표면을 도판트액으로 덮을 수 있는 것이면 된다. 액 공급 장치(30)는, 처리조에 저류한 도판트액에 복수의 기판(W)을 일괄하여 침지하는 배치식의 장치여도 된다.
또한, 본 발명에 있어서의 수소는, 이른바 경수소(H)뿐만 아니라, 중수소(D) 및 삼중 수소(T)를 포함한다. 중수소 또는 삼중 수소의 가스를 포함하는 분위기 중에서 자연 산화막(101)이 형성된 기판(W)의 어닐링 처리를 실행함으로써, 자연 산화막(101) 중의 이산화규소를 효율적으로 환원할 수 있다.
또한, 상기 실시 형태에 있어서는, 반응 용기(11) 내의 처리 공간(15)에 수소 가스와 헬륨 가스의 혼합 가스를 공급하고 있는데, 이에 한정되는 것은 아니고, 예를 들면, 수소 가스와 아르곤 가스(Ar)의 혼합 가스를 공급하도록 해도 된다. 또한, 처리 공간(15)에 수소 가스와 질소 가스(N2)의 혼합 가스를 공급하도록 해도 된다. 무엇보다, 기판(W)을 1300℃ 근방의 고온으로 가열하는 경우에는 질소의 화합물이 형성될 우려가 있기 때문에, 헬륨 가스 또는 아르곤 가스 등의 희가스와 수소 가스의 혼합 가스를 공급하는 것이 바람직하다.
또한, 상기 실시 형태에서는, 수소 분위기 중에서 기판(W)의 어닐링 처리를 행함으로써, 막 두께가 2nm~3nm 정도의 수소 도입층(102)을 형성하고 있는데, 600℃ 이상 1300℃ 이하 및 30분 이상 60분의 범위 내에서 고온 장시간의 어닐링 처리를 행함으로써, 또한 하층의 실리콘에 수소를 결합시켜 수소 도입층(102)의 막 두께를 10nm 정도로 해도 된다. 수소 도입층(102)의 막 두께에 따라서 도판트가 도입되는 깊이 및 도입량이 규정된다. 즉, 어닐링 처리의 조건에 따라서 수소 도입층(102)의 막 두께를 조정함으로써, 기판(W) 표면의 필요한 깊이로 도판트를 도입할 수 있다.
또한, 상기 실시 형태에서는, 기판(W)의 표면에 도입된 도판트의 활성화를 플래시 램프 어닐링에 의해서 행하고 있는데, 외방 확산을 억제할 수 있으면, 할로겐 램프를 이용한 소위 스파이크 어닐링에 의해서 행하도록 해도 된다. 또한, 상기 실시 형태에서는, 수소 도입층(102)이 형성된 기판(W)의 표면에 도판트액을 공급하는 액상 반응에 의해서 도판트를 도입하고 있는데, 기상 반응에 의해서 기판(W)의 표면에 도판트를 도입하도록 해도 된다.
또한, 도판트액으로는 붕소를 포함하는 약액에 한정되는 것이 아니고, 도입하는 도판트의 종류(예를 들면, 인(P)이나 비소(As))에 따라서 적절한 것을 선택할 수 있다.
10 : 분위기 노 11 : 반응 용기
12 : 발열체 21 : 처리 가스 공급 기구
22 : 수소 가스 공급원 23 : 불활성 가스 공급원
30 : 액 공급 장치 36 : 노즐
38 : 도판트액 공급원 40 : 플래시 램프 어닐링 장치
101 : 자연 산화막 102 : 수소 도입층
103 : 도판트액 104 : 도판트 도입층
FL : 플래시 램프 W : 기판

Claims (4)

  1. 실리콘의 기판의 표면에 도판트를 도입하는 기판 처리 방법으로서,
    표면에 산화막이 형성된 기판을 수소를 포함하는 분위기 중에서 가열하여 상기 산화막을 수소 환원함과 더불어, 상기 산화막과의 계면에 존재하고 있는 실리콘을 수소 말단하여, 기판 표면에 실리콘과 수소가 결합한 수소 도입층을 형성하는 수소 어닐링 공정과,
    상기 수소 어닐링 공정 후에, 상기 기판의 표면에 도판트를 포함하는 약액을 공급하여, 상기 수소 도입층의 수소를 도판트로 치환시킴으로써 상기 표면에 도판트를 도입하는 도입 공정을 구비하는 기판 처리 방법.
  2. 청구항 1에 있어서,
    상기 수소 어닐링 공정은, 수소 농도가 4% 이상 10% 이하의 분위기 중에서 표면에 산화막이 형성된 기판을 600℃ 이상 1300℃ 이하에서 30분 이상 60분 이하 가열하는, 기판 처리 방법.
  3. 청구항 1에 있어서,
    상기 수소는 중수소인, 기판 처리 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 도입 공정 후에, 상기 기판의 표면에 플래시 광을 조사하여 도입된 도판트를 활성화하는 활성화 공정을 더 구비하는 기판 처리 방법.
KR1020157001169A 2012-07-19 2013-06-05 기판 처리 방법 KR101632544B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012160393A JP6157809B2 (ja) 2012-07-19 2012-07-19 基板処理方法
JPJP-P-2012-160393 2012-07-19
PCT/JP2013/065571 WO2014013809A1 (ja) 2012-07-19 2013-06-05 基板処理方法

Publications (2)

Publication Number Publication Date
KR20150020701A KR20150020701A (ko) 2015-02-26
KR101632544B1 true KR101632544B1 (ko) 2016-06-21

Family

ID=49948645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157001169A KR101632544B1 (ko) 2012-07-19 2013-06-05 기판 처리 방법

Country Status (4)

Country Link
US (1) US9343311B2 (ko)
JP (1) JP6157809B2 (ko)
KR (1) KR101632544B1 (ko)
WO (1) WO2014013809A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6587818B2 (ja) * 2015-03-26 2019-10-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
DE102016106328B4 (de) 2016-04-06 2021-12-16 Mesa Parts GmbH Vorrichtung zum temperaturabhängigen Abbau des Drucks eines in einem Drucktank gelagerten Mediums
EP3540785B1 (en) * 2016-11-02 2021-09-22 Kaneka Corporation Method for manufacturing a solar cell
JP6810578B2 (ja) * 2016-11-18 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
JP6768481B2 (ja) * 2016-12-12 2020-10-14 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
JP7038558B2 (ja) * 2018-02-05 2022-03-18 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
CN112670150B (zh) * 2020-12-22 2023-11-17 马鞍山市胜康精密机电有限公司 一种光电元器件加工用离子注入装置
JP2022146507A (ja) * 2021-03-22 2022-10-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
US11894232B2 (en) 2022-03-22 2024-02-06 Applied Materials, Inc. Methods for forming charge layers using gas and liquid phase coatings
US20240153775A1 (en) * 2022-11-04 2024-05-09 Applied Materials, Inc. Plasma assisted damage engineering during ion implantation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5840589A (en) * 1985-11-19 1998-11-24 Warner, Jr.; Raymond M. Method for fabricating monolithic and monocrystalline all-semiconductor three-dimensional integrated circuits
US20090004806A1 (en) * 2007-06-29 2009-01-01 Infineon Technologies Ag Noise reduction in semiconductor device using counter-doping
US20100006907A1 (en) * 2008-07-09 2010-01-14 Hiroshi Itokawa Semiconductor device and method of manufacturing the same
US20120003826A1 (en) * 2010-03-08 2012-01-05 Kimberly Dona Pollard Methods and compositions for doping silicon substrates with molecular monolayers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61193456A (ja) * 1985-02-21 1986-08-27 Toshiba Corp 半導体素子の製造方法
JP2002343800A (ja) * 2001-05-18 2002-11-29 Fujitsu Ltd シリコン半導体装置及びその製造方法
JP2004079794A (ja) * 2002-08-19 2004-03-11 Fujitsu Ltd 半導体製造装置
JP2004087960A (ja) * 2002-08-28 2004-03-18 Fujitsu Ltd 半導体装置の製造方法
JP2005228792A (ja) * 2004-02-10 2005-08-25 Seiko Epson Corp ドープシリコン膜の形成方法及びデバイスの製造方法
JP2010056189A (ja) * 2008-08-27 2010-03-11 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2012082462A (ja) 2010-10-08 2012-04-26 Toshiba Corp イオン注入装置および方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5840589A (en) * 1985-11-19 1998-11-24 Warner, Jr.; Raymond M. Method for fabricating monolithic and monocrystalline all-semiconductor three-dimensional integrated circuits
US20090004806A1 (en) * 2007-06-29 2009-01-01 Infineon Technologies Ag Noise reduction in semiconductor device using counter-doping
US20100006907A1 (en) * 2008-07-09 2010-01-14 Hiroshi Itokawa Semiconductor device and method of manufacturing the same
US20120003826A1 (en) * 2010-03-08 2012-01-05 Kimberly Dona Pollard Methods and compositions for doping silicon substrates with molecular monolayers

Also Published As

Publication number Publication date
US20150206751A1 (en) 2015-07-23
JP2014022588A (ja) 2014-02-03
WO2014013809A1 (ja) 2014-01-23
KR20150020701A (ko) 2015-02-26
JP6157809B2 (ja) 2017-07-05
US9343311B2 (en) 2016-05-17

Similar Documents

Publication Publication Date Title
KR101632544B1 (ko) 기판 처리 방법
US9799517B2 (en) Apparatus and method for light-irradiation heat treatment
KR102097200B1 (ko) 열처리 방법
JP5102495B2 (ja) プラズマドーピング方法
US10128135B2 (en) Heat treatment method and heat treatment device
KR101877183B1 (ko) 기판 처리 방법
KR102103069B1 (ko) 열처리 장치
US20100075490A1 (en) Defect-free junction formation using laser melt annealing of octadecaborane self-amorphizing implants
KR102182796B1 (ko) 열처리 장치 및 열처리 방법
KR102126119B1 (ko) 열처리 방법
TW201442104A (zh) 基板處理裝置
JP2006229168A (ja) 加熱方法および加熱装置
KR102109249B1 (ko) 열처리 방법 및 열처리 장치
JP6005966B2 (ja) 熱処理装置および熱処理方法
KR102538971B1 (ko) 열처리 방법 및 열처리 장치
JP2014183247A (ja) 基板処理装置
US11282708B2 (en) Light irradiation type heat treatment method and heat treatment apparatus
CN107658219A (zh) 热处理方法
JP2004319754A (ja) 熱処理装置
KR102663059B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP2014045065A (ja) 基板処理方法および基板処理装置
JP7169212B2 (ja) 熱処理方法および熱処理装置
JP2007274007A (ja) 半導体装置の製造方法
JP2003273103A (ja) 半導体の製造方法および製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 4