WO2013168645A1 - 電子装置、積層構造体及びその製造方法 - Google Patents
電子装置、積層構造体及びその製造方法 Download PDFInfo
- Publication number
- WO2013168645A1 WO2013168645A1 PCT/JP2013/062657 JP2013062657W WO2013168645A1 WO 2013168645 A1 WO2013168645 A1 WO 2013168645A1 JP 2013062657 W JP2013062657 W JP 2013062657W WO 2013168645 A1 WO2013168645 A1 WO 2013168645A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- graphene
- layer
- transition metal
- substrate
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000000034 method Methods 0.000 title description 29
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 109
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 229910000314 transition metal oxide Inorganic materials 0.000 claims abstract description 23
- 230000001681 protective effect Effects 0.000 claims abstract description 22
- 239000003054 catalyst Substances 0.000 claims description 18
- 229910052723 transition metal Inorganic materials 0.000 claims description 11
- 150000003624 transition metals Chemical class 0.000 claims description 11
- 229910052804 chromium Inorganic materials 0.000 claims description 7
- 229910052707 ruthenium Inorganic materials 0.000 claims description 7
- 229910052748 manganese Inorganic materials 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052706 scandium Inorganic materials 0.000 claims description 6
- 229910052727 yttrium Inorganic materials 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract description 23
- 229920000642 polymer Polymers 0.000 abstract description 8
- -1 e.g. Inorganic materials 0.000 abstract description 4
- QDOXWKRWXJOMAK-UHFFFAOYSA-N dichromium trioxide Chemical compound O=[Cr]O[Cr]=O QDOXWKRWXJOMAK-UHFFFAOYSA-N 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 105
- 239000010408 film Substances 0.000 description 48
- 239000011241 protective layer Substances 0.000 description 38
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000002861 polymer material Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 3
- 239000004926 polymethyl methacrylate Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02527—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1606—Graphene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
- H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
Definitions
- Patent Documents 2 and 3 disclose a field effect transistor manufacturing technique using graphene for a channel layer of a transistor and a high dielectric material (high-k material) for a gate insulating layer.
- the present invention has been made in view of the above problems, and a polymer material such as a resist is not in direct contact with graphene at the time of transfer of graphene.
- a highly reliable electronic device which provides a laminated structure capable of suppressing carrier doping and a method for manufacturing the same, and an electronic device configured with the above laminated structure achieves improved electrical characteristics and stable operation. The purpose is to provide.
- the protective layer made of a transition metal oxide formed on the graphene film serves as a seed layer of the gate insulating layer of the high-k material, and the gate insulating layer of the high-k material.
- An object of the present invention is to provide an electronic device that can be thinned, improves the control efficiency of the carrier concentration of the graphene film, and realizes low-voltage operation.
- a protective layer 14 made of a transition metal oxide is formed on the graphene layer 13.
- a transition metal is deposited on the graphene layer 13 to a thickness of about 1 nm to 5 nm to form a transition metal film.
- the transition metal thin film on the graphene layer 13 is oxidized by natural oxidation by exposure to the atmosphere or by low-temperature heat treatment (about 200 ° C. to 300 ° C.) in an oxygen atmosphere to form the protective layer 14. .
- the transfer-destination insulating substrate 17 a Si substrate having a surface formed with a thermal oxide film having a thickness of about 90 nm was used. This thermal oxide film has an insulating function.
- the insulating substrate 17 is not particularly limited in material and the like other than requiring surface flatness, and for example, a sapphire substrate, a quartz substrate, an MgO substrate, a PET substrate, or the like can be used.
- a gate electrode 24 is formed on the gate insulating layer 23.
- a gate electrode 24 made of Pd and having a thickness of about 50 nm is formed on the gate insulating layer 23 by a method similar to the formation of the source electrode 21 and the drain electrode 22.
- a top-gate graphene transistor is obtained.
- Appendix 2 The electronic device as set forth in Appendix 1, wherein the insulating layer is made of a high dielectric material.
- a polymer structure such as a resist is not in direct contact with graphene at the time of graphene transfer, and a multilayer structure in which non-essential carrier doping into the graphene by a polymer residue of the resist is suppressed. Is realized.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Carbon And Carbon Compounds (AREA)
Abstract
積層構造体は、絶縁基板(17)と、絶縁基板(17)上に形成されたグラフェン層(13)と、グラフェン層(13)上に形成された遷移金属酸化物、例えばCr2O3からなる保護膜(14)とを含む。これにより、グラフェンの転写時にレジスト等の高分子材料がグラフェンに直接的に接することがなく、レジストの高分子残留物によるグラフェンへの非本質的なキャリアドーピングを抑制される。
Description
本発明は、グラフェンを用いた電子装置、積層構造体及びその製造方法に関する。
化学気相成長法(CVD法)、或いはSiC基板の熱分解処理法によって形成されたグラフェンシートをトランジスタなどの電子デバイスに利用する場合、グラフェンを成長基板から絶縁体基板への転写するプロセスが必要になる。例えば特許文献1では、以下のような転写プロセスが公開されている。CVD法により触媒層上に形成したグラフェン上に、ポリメチルメタクリレート(PMMA)、フォトレジスト、電子線レジスト等の保護層を形成した後、アクリル樹脂、エポキシ樹脂、熱剥離テープ、粘着テープ等からなる支持層を形成する。次いで、支持層/保護層/グラフェン層/触媒層のうち、触媒層をウェットエッチングすることで成長基板から支持層/保護層/グラフェン層を剥離し、他の絶縁体基板へ転写した後、支持層/保護層を除去する方法がとられている。一方、特許文献2,3では、トランジスタのチャネル層にグラフェン、ゲート絶縁層に高誘電体材料(high-k材料)を利用した電界効果トランジスタの製造技術が開示されている。
一般的に広く利用されているグラフェンの転写プロセスでは、転写時におけるグラフェンの保護層として、高分子材料で構成される各種レジストが用いられる。しかしながら、高分子材料は除去処理後もグラフェン上に残留物として残る懸念があり、とりわけグラフェンのエッジ部分や局所欠陥部分に高分子残留物が吸着した場合、その除去は非常に困難であると考えられている。これらの高分子残留物は、グラフェンへの非本質的なキャリアドーピングを誘起する。そのため、例えばグラフェンをチャネルに用いたグラフェントランジスタでは、電気伝導特性の劣化及び不安定動作の原因となる。
更に、グラフェントランジスタのキャリア濃度を効率良く制御するには、より大きなゲート容量が必要になるため、HfO2等の高誘電体材料(high-k材料)がゲート絶縁層として用いられている。しかしながら、high-k材料の薄膜はグラフェン上に直接形成することが難しく、high-k材料のゲート絶縁層をある程度厚く形成する必要がある。ゲート絶縁層の膜厚が増加するほどゲート容量は減少してしまうため、high-k材料のゲート絶縁層の薄膜化が望まれる。また、トランジスタの低電圧動作の観点からもhigh-k材料のゲート絶縁層の薄膜化が要請される。
本発明は、上記の課題に鑑みてなされたものであり、グラフェンの転写時にレジスト等の高分子材料がグラフェンに直接的に接することがなく、レジストの高分子残留物によるグラフェンへの非本質的なキャリアドーピングを抑制される積層構造体及びその製造方法を提供すること、及び上記の積層構造体で電子装置を構成することで電気特性の向上及び安定動作を実現し、信頼性の高い電子装置を提供することを目的とする。更に、上記の電子装置において、グラフェン膜上に形成された遷移金属酸化物からなる保護層が、high-k材料のゲート絶縁層のシード層の役割を果たし、high-k材料のゲート絶縁層の薄膜化を可能とし、グラフェン膜のキャリア濃度の制御効率の向上及び低電圧動作を実現する電子装置を提供することを目的とする。
本発明の電子装置は、基板と、前記基板上に形成されたグラフェン膜と、前記グラフェン膜上に形成された遷移金属酸化物からなる保護膜と、前記保護膜上に形成された絶縁層と、前記絶縁層上に形成された電極とを含む。
本発明の積層構造体の製造方法は、成長基板上に触媒を形成する工程と、前記触媒を用いて前記成長基板上にグラフェン膜を形成する工程と、前記グラフェン膜上に遷移金属酸化物からなる保護膜を形成する工程と、前記グラフェン膜及び前記保護膜を、前記成長基板から剥離して、基板上に転写する工程とを含む。
本発明の積層構造体は、基板と、前記基板上に形成されたグラフェン膜と、前記グラフェン層上に形成された遷移金属酸化物からなる保護膜とを含む。
本発明によれば、グラフェンの転写時にレジスト等の高分子材料がグラフェンに直接的に接することがなく、レジストの高分子残留物によるグラフェンへの非本質的なキャリアドーピングが抑制される積層構造体が実現する。
本発明によれば、上記の積層構造体で電子装置を構成することで電気特性の向上及び安定動作を実現し、信頼性の高い電子装置が得られる。更に、上記の電子装置において、グラフェン膜上に形成された遷移金属酸化物からなる保護層が、high-k材料のゲート絶縁層のシード層の役割を果たし、high-k材料のゲート絶縁層の薄膜化を可能とし、グラフェン膜のキャリア濃度の制御効率の向上及び低電圧動作が実現する。
以下、本発明を適用した好適な諸実施形態について、図面を参照しながら詳細に説明する。
(第1の実施形態)
本実施形態では、グラフェンを用いた積層構造体について、その製造方法と共に説明する。図1A~図2Cは、第1の実施形態による積層構造体の製造方法を工程順に示す概略断面図である。
本実施形態では、グラフェンを用いた積層構造体について、その製造方法と共に説明する。図1A~図2Cは、第1の実施形態による積層構造体の製造方法を工程順に示す概略断面図である。
先ず、図1Aに示すように、成長基板11上に、スパッタ法を用いて触媒層12を堆積する。
成長基板11には、表面に膜厚100nm~300nm程度の熱酸化膜が形成されたSi基板を用いる。触媒層12には、膜厚が500nm~1μm程度のCuを使用する。Cuの他に、Fe,Co,Ni,Ru,Ptのうちいずれか1種を含む金属材料も触媒層として利用することができる。
成長基板11には、表面に膜厚100nm~300nm程度の熱酸化膜が形成されたSi基板を用いる。触媒層12には、膜厚が500nm~1μm程度のCuを使用する。Cuの他に、Fe,Co,Ni,Ru,Ptのうちいずれか1種を含む金属材料も触媒層として利用することができる。
続いて、図1Bに示すように、触媒層12を用いて、グラフェン層13を形成する。
CVD法を用いて、触媒層12/成長基板11をArで希釈した水素(H2)雰囲気中において約800℃で加熱処理し、同温度を保持した状態でソースガスとしてCH4を導入する。これにより、グラフェン層13が形成される。ここで、グラフェン層13は単層、あるいは2層に形成される。ソースガスとしては、CH4の他に、Cを含むC2H2,C2H4,CO等を利用することができる。
CVD法を用いて、触媒層12/成長基板11をArで希釈した水素(H2)雰囲気中において約800℃で加熱処理し、同温度を保持した状態でソースガスとしてCH4を導入する。これにより、グラフェン層13が形成される。ここで、グラフェン層13は単層、あるいは2層に形成される。ソースガスとしては、CH4の他に、Cを含むC2H2,C2H4,CO等を利用することができる。
続いて、図1Cに示すように、グラフェン層13上に遷移金属酸化物からなる保護層14を形成する。
電子線蒸着法を用いて、グラフェン層13上に遷移金属を1nm~5nm程度の厚みに堆積し、遷移金属膜を形成する。グラフェン層13上の遷移金属薄膜は、大気中に暴露することによる自然酸化、或いは酸素雰囲気中にて低温熱処理(200℃~300℃程度)を施すことで酸化し、保護層14が形成される。
電子線蒸着法を用いて、グラフェン層13上に遷移金属を1nm~5nm程度の厚みに堆積し、遷移金属膜を形成する。グラフェン層13上の遷移金属薄膜は、大気中に暴露することによる自然酸化、或いは酸素雰囲気中にて低温熱処理(200℃~300℃程度)を施すことで酸化し、保護層14が形成される。
他に、グラフェン層13上に遷移金属酸化物の保護層14を直接的に形成する方法としては、原子層堆積法(ALD法)、スパッタ法、パルスレーザ堆積法(PLD法)等を用いることもできる。遷移金属材料は、容易に酸化する物性と、更にグラフェンを構成するCと化学結合し難い、即ちカーバイド化し難い物性との両方を有する必要がある。遷移金属(酸化物)材料には、例えば、Sc(Sc2O3),Cr(Cr2O3),Mn(MnO2),Co(CoO),Zn(ZnO),Y(Y2O3),Zr(ZrO2),Mo(MoO3),Ru(RuO2)を利用することができる。
本実施形態では、グラフェン層13上にCrを電子線蒸着法で堆積した後、自然酸化させたCr2O3を保護層14に用いた。Tiは容易に酸化してTiO2になることが良く知られているが、Tiをグラフェン上に堆積した場合、Ti/グラフェン界面でTiCxを形成してグラフェンの結晶性を破壊する。そのため、TiO2は保護層の材料としては有用ではない。
続いて、図2Aに示すように、保護層14上に密着層15及び支持層16を順次形成する。
保護層14上に、1μm~2μm程度の厚みのフォトレジスト及び100μm~500μm程度の厚みのアクリル樹脂を順次スピンコーティングする。これにより、保護層14上に密着層15及び支持層16が形成される。密着層15には、フォトレジストの他に、PMMA、電子線レジスト等を用いても良い。また、支持層16には、アクリル樹脂の他に、エポキシ樹脂、熱剥離テープ、粘着テープ等を用いることもできる。
保護層14上に、1μm~2μm程度の厚みのフォトレジスト及び100μm~500μm程度の厚みのアクリル樹脂を順次スピンコーティングする。これにより、保護層14上に密着層15及び支持層16が形成される。密着層15には、フォトレジストの他に、PMMA、電子線レジスト等を用いても良い。また、支持層16には、アクリル樹脂の他に、エポキシ樹脂、熱剥離テープ、粘着テープ等を用いることもできる。
続いて、成長基板11の熱酸化膜をBHFを用いてウェットエッチングし、成長基板11から触媒層12、グラフェン層13、保護層14、密着層15及び支持層16を一体として剥離する。
続いて、成長基板11から剥離した触媒層12、グラフェン層13、保護層14、密着層15及び支持層16のうち、触媒層12をウェットエッチングして除去する。エッチャントには、FeCl3水溶液又は希HClを用いる。触媒層12の除去には、ウェットエッチングの他に、反応性イオンエッチング、イオンミリング等のドライエッチングを利用することもできる。触媒層12が除去されたグラフェン層13、保護層14、密着層15及び支持層16に、純水を用いてリンス洗浄処理を施す。
続いて、成長基板11から剥離した触媒層12、グラフェン層13、保護層14、密着層15及び支持層16のうち、触媒層12をウェットエッチングして除去する。エッチャントには、FeCl3水溶液又は希HClを用いる。触媒層12の除去には、ウェットエッチングの他に、反応性イオンエッチング、イオンミリング等のドライエッチングを利用することもできる。触媒層12が除去されたグラフェン層13、保護層14、密着層15及び支持層16に、純水を用いてリンス洗浄処理を施す。
続いて、図2Bに示すように、グラフェン層13、保護層14、密着層15及び支持層16を、絶縁基板17上に転写する。
リンス洗浄処理されたグラフェン層13、保護層14、密着層15及び支持層16を、グラフェン層13が転写先の絶縁基板17と接触する向きで、絶縁基板17の表面に転写する。その後、支持層16の上面から絶縁基板17に向かって一様な応力を加えることで、グラフェン層13と絶縁基板17との密着性が高まる。転写先の絶縁基板17には、表面に90nm程度の厚みに熱酸化膜が形成されたSi基板を用いた。この熱酸化膜が絶縁機能を有する。絶縁基板17には、表面の平坦性を要すること以外に、特に材質等に制約はなく、例えば、サファイア基板、石英基板、MgO基板、PET基板等を利用することも可能である。
リンス洗浄処理されたグラフェン層13、保護層14、密着層15及び支持層16を、グラフェン層13が転写先の絶縁基板17と接触する向きで、絶縁基板17の表面に転写する。その後、支持層16の上面から絶縁基板17に向かって一様な応力を加えることで、グラフェン層13と絶縁基板17との密着性が高まる。転写先の絶縁基板17には、表面に90nm程度の厚みに熱酸化膜が形成されたSi基板を用いた。この熱酸化膜が絶縁機能を有する。絶縁基板17には、表面の平坦性を要すること以外に、特に材質等に制約はなく、例えば、サファイア基板、石英基板、MgO基板、PET基板等を利用することも可能である。
続いて、図2Cに示すように、絶縁基板17上にグラフェン層13及び保護層14を有する積層構造体が形成される。
絶縁基板17への転写後に、グラフェン層13、保護層14、密着層15及び支持層16のうち、密着層15及び支持層16を除去する。支持層16にアクリル樹脂、密着層15にフォトレジストを用いた場合、これらを約70℃のアセトンに浸漬して除去し、イソプロピルアルコール、或いはエタノールを用いてリンス洗浄処理を施す。以上により、絶縁基板17上にグラフェン層13及び保護層14を有する積層構造体が形成される。
絶縁基板17への転写後に、グラフェン層13、保護層14、密着層15及び支持層16のうち、密着層15及び支持層16を除去する。支持層16にアクリル樹脂、密着層15にフォトレジストを用いた場合、これらを約70℃のアセトンに浸漬して除去し、イソプロピルアルコール、或いはエタノールを用いてリンス洗浄処理を施す。以上により、絶縁基板17上にグラフェン層13及び保護層14を有する積層構造体が形成される。
以上説明したように、本実施形態によれば、グラフェン膜13の転写時にレジスト等の高分子材料がグラフェン膜13に直接的に接することがなく、レジストの高分子残留物によるグラフェン膜13への非本質的なキャリアドーピングが抑制され、グラフェン膜13を備えた信頼性の高い積層構造体が実現する。
(第2の実施形態)
本実施形態では、第1の実施形態による積層構造体を用いた電子装置として、グラフェントランジスタを例示し、その構成を製造方法と共に説明する。図3A~図4Bは、第2の実施形態によるグラフェントランジスタの製造方法の主要工程を順に示す概略断面図である。
本実施形態では、第1の実施形態による積層構造体を用いた電子装置として、グラフェントランジスタを例示し、その構成を製造方法と共に説明する。図3A~図4Bは、第2の実施形態によるグラフェントランジスタの製造方法の主要工程を順に示す概略断面図である。
第1の実施形態による、絶縁基板17上にグラフェン層13及び保護層14を有する積層構造体を用意する。図3Aに示すように、積層構造体のうち、グラフェン層13及び保護層14をトランジスタの所望のチャネルサイズに加工する。
具体的には、電子線リソグラフィを用いて、所望のチャネルサイズに電子線レジストをパターニングし、電子線レジストをマスクにして、グラフェン層13及び保護層14をエッチングする。Cr2O3の保護層14に対しては、硝酸第二セリウムアンモニウム、又は約50℃程度に加熱したHNO3及びHClの混合水溶液をエッチャントとしたウェットエッチングを行う。その後、グラフェン層13に対しては、O2プラズマによるドライエッチングを行う。チャネルサイズは幅100nm~1μm程度、長さは1μm~5μm程度とした。
具体的には、電子線リソグラフィを用いて、所望のチャネルサイズに電子線レジストをパターニングし、電子線レジストをマスクにして、グラフェン層13及び保護層14をエッチングする。Cr2O3の保護層14に対しては、硝酸第二セリウムアンモニウム、又は約50℃程度に加熱したHNO3及びHClの混合水溶液をエッチャントとしたウェットエッチングを行う。その後、グラフェン層13に対しては、O2プラズマによるドライエッチングを行う。チャネルサイズは幅100nm~1μm程度、長さは1μm~5μm程度とした。
続いて、図3Bに示すように、保護層14をエッチングして電極形成部14a,14bを形成する。
保護層14の両端部位をウェットエッチングし、電極形成部14a,14bを形成する。電極形成部14a,14bからグラフェン層13が露出しており、このグラフェン層13の露出部位に後述するソース電極及びドレイン電極が電気的に接触し、コンタクト抵抗が低減する。
保護層14の両端部位をウェットエッチングし、電極形成部14a,14bを形成する。電極形成部14a,14bからグラフェン層13が露出しており、このグラフェン層13の露出部位に後述するソース電極及びドレイン電極が電気的に接触し、コンタクト抵抗が低減する。
続いて、図3Cに示すように、ソース電極21及びドレイン電極22を形成する。
電子線リソグラフィにより、電極形成部14a,14bを含む領域を開口するレジストマスクを保護層14上に形成し、電極金属、例えばPdを50nm程度の厚みに蒸着する。リフトオフによりレジストマスク及びその上のPdを除去する。以上により、グラフェン層13の電極形成部14a,14bで露出する部位と電気的に接続されたソース電極21及びドレイン電極22が形成される。電極材料には他に、Cr,Ni,Ptの単層電極、或いはAu/Ti等の二層電極も使用できる。また、電極の成膜方法についても特に制約はなく、蒸着法以外にもPLD法、スパッタ法等を用いることができる。
電子線リソグラフィにより、電極形成部14a,14bを含む領域を開口するレジストマスクを保護層14上に形成し、電極金属、例えばPdを50nm程度の厚みに蒸着する。リフトオフによりレジストマスク及びその上のPdを除去する。以上により、グラフェン層13の電極形成部14a,14bで露出する部位と電気的に接続されたソース電極21及びドレイン電極22が形成される。電極材料には他に、Cr,Ni,Ptの単層電極、或いはAu/Ti等の二層電極も使用できる。また、電極の成膜方法についても特に制約はなく、蒸着法以外にもPLD法、スパッタ法等を用いることができる。
続いて、図4Aに示すように、保護層14上に、高誘電体材料(high-k材料)からなるゲート絶縁層23を形成する。
ALD法を用いて、保護層14上にhigh-k材料、ここではHfO2を5nm~50nm程度、好ましくは5nm~10nm程度、ここでは5nm程度の厚みに堆積する。これにより、保護層14上にゲート絶縁層23が形成される。
high-k材料の薄膜はグラフェン上に直接形成され難いと言われている。本実施形態では、グラフェン層13上に遷移金属酸化物からなる保護層14が形成されており、保護層14上にゲート絶縁層23が形成される。そのため、ゲート絶縁層23の薄膜化が可能である。即ち、保護層14は、転写プロセス時のグラフェン層13を保護する機能を有するのみならず、high-k材料からなるゲート絶縁層23を薄く形成するためのシード層としても機能する。high-k材料としては他に、Al2O3,Si3N4,HfSiO,HfAlON,Y2O3,SrTiO3,PbZrTiO3,BaTiO3等を用いることができる。また、成膜方法もhigh-k材料の種類に応じて、CVD法、蒸着法、ALD法、PLD法、スパッタ法等を適宜選択することができる。
ALD法を用いて、保護層14上にhigh-k材料、ここではHfO2を5nm~50nm程度、好ましくは5nm~10nm程度、ここでは5nm程度の厚みに堆積する。これにより、保護層14上にゲート絶縁層23が形成される。
high-k材料の薄膜はグラフェン上に直接形成され難いと言われている。本実施形態では、グラフェン層13上に遷移金属酸化物からなる保護層14が形成されており、保護層14上にゲート絶縁層23が形成される。そのため、ゲート絶縁層23の薄膜化が可能である。即ち、保護層14は、転写プロセス時のグラフェン層13を保護する機能を有するのみならず、high-k材料からなるゲート絶縁層23を薄く形成するためのシード層としても機能する。high-k材料としては他に、Al2O3,Si3N4,HfSiO,HfAlON,Y2O3,SrTiO3,PbZrTiO3,BaTiO3等を用いることができる。また、成膜方法もhigh-k材料の種類に応じて、CVD法、蒸着法、ALD法、PLD法、スパッタ法等を適宜選択することができる。
続いて、図4Bに示すように、ゲート絶縁層23上にゲート電極24を形成する。
ソース電極21及びドレイン電極22の形成と同様の方法により、ゲート絶縁層23上に、50nm程度の厚みにPdからなるゲート電極24を形成する。以上により、トップゲート型のグラフェントランジスタが得られる。
ソース電極21及びドレイン電極22の形成と同様の方法により、ゲート絶縁層23上に、50nm程度の厚みにPdからなるゲート電極24を形成する。以上により、トップゲート型のグラフェントランジスタが得られる。
本実施形態によれば、第1の実施形態で得られた積層構造体を用いてグラフェントランジスタを構成することで電気特性の向上及び安定動作を実現し、信頼性の高いグラフェントランジスタが得られる。更に、グラフェントランジスタにおいて、グラフェン膜13上に形成された遷移金属酸化物からなる保護層14が、high-k材料のゲート絶縁層23のシード層の役割を果たし、ゲート絶縁層23の薄膜化を可能とし、グラフェン膜13のキャリア濃度の制御効率の向上及び低電圧動作が実現する。
なお、本実施形態では、第1の実施形態による積層構造体を用いた電子装置としてグラフェントランジスタを例示したが、本発明はこれに限定されるものではない。例えば、積層構造体を表示電極に用いたディスプレイ等に適用が可能である。
以下、電子装置、積層構造体及びその製造方法の諸態様を付記としてまとめて記載する。
(付記1)基板と、
前記基板上に形成されたグラフェン膜と、
前記グラフェン膜上に形成された遷移金属酸化物からなる保護膜と、
前記保護膜上に形成された絶縁層と、
前記絶縁層上に形成された電極と
を含むことを特徴とする電子装置。
前記基板上に形成されたグラフェン膜と、
前記グラフェン膜上に形成された遷移金属酸化物からなる保護膜と、
前記保護膜上に形成された絶縁層と、
前記絶縁層上に形成された電極と
を含むことを特徴とする電子装置。
(付記2)前記絶縁層は、高誘電体材料からなることを特徴とする付記1に記載の電子装置。
(付記3)前記絶縁層は、厚みが5nm~10nmの範囲内の値であることを特徴とする付記2に記載の電子装置。
(付記4)前記保護膜の遷移金属酸化物を構成する遷移金属は、Sc,Cr,Mn,Co,Zn,Y,Zr,Mo,Ruから選ばれた1種であることを特徴とする付記1~3のいずれか1項に記載の電子装置。
(付記5)成長基板上に触媒を形成する工程と、
前記触媒を用いて前記成長基板上にグラフェン膜を形成する工程と、
前記グラフェン膜上に遷移金属酸化物からなる保護膜を形成する工程と、
前記グラフェン膜及び前記保護膜を、前記成長基板から剥離して、基板上に転写する工程と
を含むことを特徴とする積層構造体の製造方法。
前記触媒を用いて前記成長基板上にグラフェン膜を形成する工程と、
前記グラフェン膜上に遷移金属酸化物からなる保護膜を形成する工程と、
前記グラフェン膜及び前記保護膜を、前記成長基板から剥離して、基板上に転写する工程と
を含むことを特徴とする積層構造体の製造方法。
(付記6)前記保護膜の遷移金属酸化物を構成する遷移金属は、Sc,Cr,Mn,Co,Zn,Y,Zr,Mo,Ruから選ばれた1種であることを特徴とする付記5に記載の積層構造体の製造方法。
(付記7)基板と、
前記基板上に形成されたグラフェン膜と、
前記グラフェン層上に形成された遷移金属酸化物からなる保護膜と
を含むことを特徴とする積層構造体。
前記基板上に形成されたグラフェン膜と、
前記グラフェン層上に形成された遷移金属酸化物からなる保護膜と
を含むことを特徴とする積層構造体。
(付記8)前記保護膜の遷移金属酸化物を構成する遷移金属は、Sc,Cr,Mn,Co,Zn,Y,Zr,Mo,Ruから選ばれた1種であることを特徴とする付記7に記載の積層構造体。
本発明によれば、グラフェンの転写時にレジスト等の高分子材料がグラフェンに直接的に接することがなく、レジストの高分子残留物によるグラフェンへの非本質的なキャリアドーピングが抑制される積層構造体が実現する。
本発明によれば、上記の積層構造体で電子装置を構成することで電気特性の向上及び安定動作を実現し、信頼性の高い電子装置が得られる。更に、上記の電子装置において、グラフェン膜上に形成された遷移金属酸化物からなる保護層が、high-k材料のゲート絶縁層のシード層の役割を果たし、high-k材料のゲート絶縁層の薄膜化を可能とし、グラフェン膜のキャリア濃度の制御効率の向上及び低電圧動作が実現する。
Claims (8)
- 基板と、
前記基板上に形成されたグラフェン膜と、
前記グラフェン膜上に形成された遷移金属酸化物からなる保護膜と、
前記保護膜上に形成された絶縁層と、
前記絶縁層上に形成された電極と
を含むことを特徴とする電子装置。 - 前記絶縁層は、高誘電体材料からなることを特徴とする請求項1に記載の電子装置。
- 前記絶縁層は、厚みが5nm~10nmの範囲内の値であることを特徴とする請求項2に記載の電子装置。
- 前記保護膜の遷移金属酸化物を構成する遷移金属は、Sc,Cr,Mn,Co,Zn,Y,Zr,Mo,Ruから選ばれた1種であることを特徴とする請求項1に記載の電子装置。
- 成長基板上に触媒を形成する工程と、
前記触媒を用いて前記成長基板上にグラフェン膜を形成する工程と、
前記グラフェン膜上に遷移金属酸化物からなる保護膜を形成する工程と、
前記グラフェン膜及び前記保護膜を、前記成長基板から剥離して、基板上に転写する工程と
を含むことを特徴とする積層構造体の製造方法。 - 前記保護膜の遷移金属酸化物を構成する遷移金属は、Sc,Cr,Mn,Co,Zn,Y,Zr,Mo,Ruから選ばれた1種であることを特徴とする請求項5に記載の積層構造体の製造方法。
- 基板と、
前記基板上に形成されたグラフェン膜と、
前記グラフェン層上に形成された遷移金属酸化物からなる保護膜と
を含むことを特徴とする積層構造体。 - 前記保護膜の遷移金属酸化物を構成する遷移金属は、Sc,Cr,Mn,Co,Zn,Y,Zr,Mo,Ruから選ばれた1種であることを特徴とする請求項7に記載の積層構造体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/536,783 US20150123080A1 (en) | 2012-05-10 | 2014-11-10 | Electronic device, stacked structure, and manufacturing method of the same |
US15/494,680 US9966472B2 (en) | 2012-05-10 | 2017-04-24 | Electronic device, stacked structure, and manufacturing method of the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012-108730 | 2012-05-10 | ||
JP2012108730A JP5910294B2 (ja) | 2012-05-10 | 2012-05-10 | 電子装置及び積層構造体の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US14/536,783 Continuation US20150123080A1 (en) | 2012-05-10 | 2014-11-10 | Electronic device, stacked structure, and manufacturing method of the same |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2013168645A1 true WO2013168645A1 (ja) | 2013-11-14 |
Family
ID=49550687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2013/062657 WO2013168645A1 (ja) | 2012-05-10 | 2013-04-30 | 電子装置、積層構造体及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US20150123080A1 (ja) |
JP (1) | JP5910294B2 (ja) |
TW (1) | TWI527231B (ja) |
WO (1) | WO2013168645A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011105590A (ja) * | 2009-11-12 | 2011-06-02 | Samsung Electronics Co Ltd | 大面積グラフェンの製造方法及び転写方法 |
WO2017049887A1 (zh) * | 2015-09-21 | 2017-03-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106463478B (zh) * | 2014-06-13 | 2020-10-02 | 英特尔公司 | 用于石墨烯与绝缘体和器件的集成的石墨烯氟化作用 |
KR102216543B1 (ko) * | 2014-06-16 | 2021-02-17 | 삼성전자주식회사 | 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자 |
JP2017524636A (ja) * | 2014-06-20 | 2017-08-31 | ザ・リージェンツ・オブ・ザ・ユニバーシティー・オブ・カリフォルニアThe Regents Of The University Of California | グラフェンの製造および転写のための方法 |
US11921112B2 (en) | 2014-12-18 | 2024-03-05 | Paragraf Usa Inc. | Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same |
US10020300B2 (en) | 2014-12-18 | 2018-07-10 | Agilome, Inc. | Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids |
US9859394B2 (en) | 2014-12-18 | 2018-01-02 | Agilome, Inc. | Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids |
US9618474B2 (en) | 2014-12-18 | 2017-04-11 | Edico Genome, Inc. | Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids |
WO2016100049A1 (en) * | 2014-12-18 | 2016-06-23 | Edico Genome Corporation | Chemically-sensitive field effect transistor |
US9857328B2 (en) | 2014-12-18 | 2018-01-02 | Agilome, Inc. | Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same |
US10006910B2 (en) * | 2014-12-18 | 2018-06-26 | Agilome, Inc. | Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same |
US11782057B2 (en) | 2014-12-18 | 2023-10-10 | Cardea Bio, Inc. | Ic with graphene fet sensor array patterned in layers above circuitry formed in a silicon based cmos wafer |
WO2017041056A1 (en) * | 2015-09-02 | 2017-03-09 | Agilome, Inc. | Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same |
US10811539B2 (en) | 2016-05-16 | 2020-10-20 | Nanomedical Diagnostics, Inc. | Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids |
EP3367423B1 (en) * | 2017-02-28 | 2020-04-29 | Graphenea, S.A. | Method for obtaining multilayer graphene |
CN107146773B (zh) * | 2017-05-15 | 2019-11-26 | 深圳市华星光电半导体显示技术有限公司 | Tft基板的制作方法 |
KR102142268B1 (ko) * | 2018-06-25 | 2020-08-12 | 삼성전자 주식회사 | 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자 |
JP7484674B2 (ja) | 2020-11-18 | 2024-05-16 | 住友電気工業株式会社 | トランジスタ |
US11963309B2 (en) | 2021-05-18 | 2024-04-16 | Mellanox Technologies, Ltd. | Process for laminating conductive-lubricant coated metals for printed circuit boards |
US12004308B2 (en) * | 2021-05-18 | 2024-06-04 | Mellanox Technologies, Ltd. | Process for laminating graphene-coated printed circuit boards |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009155168A (ja) * | 2007-12-27 | 2009-07-16 | Fujitsu Ltd | 層状炭素構造体の製造方法および半導体装置の製造方法 |
WO2010113518A1 (ja) * | 2009-04-01 | 2010-10-07 | 国立大学法人北海道大学 | 電界効果トランジスタ |
WO2011058651A1 (ja) * | 2009-11-13 | 2011-05-19 | 富士通株式会社 | 半導体装置及びその製造方法 |
WO2011112300A1 (en) * | 2010-03-08 | 2011-09-15 | International Business Machines Corp. | Graphene based three-dimensional integrated circuit device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5245385B2 (ja) * | 2007-12-13 | 2013-07-24 | 富士通株式会社 | グラフェンシートの製造方法、半導体装置の製造方法および半導体装置 |
JP5353009B2 (ja) | 2008-01-08 | 2013-11-27 | 富士通株式会社 | 半導体装置の製造方法および半導体装置 |
JP4659925B2 (ja) * | 2008-08-04 | 2011-03-30 | パナソニック株式会社 | フレキシブル半導体装置およびその製造方法 |
US8753468B2 (en) * | 2009-08-27 | 2014-06-17 | The United States Of America, As Represented By The Secretary Of The Navy | Method for the reduction of graphene film thickness and the removal and transfer of epitaxial graphene films from SiC substrates |
KR101652787B1 (ko) | 2009-11-12 | 2016-09-01 | 삼성전자주식회사 | 대면적 그라핀의 제조방법 및 전사방법 |
JP5697069B2 (ja) | 2009-11-30 | 2015-04-08 | 独立行政法人物質・材料研究機構 | グラフェントランジスタ |
KR20110066370A (ko) * | 2009-12-11 | 2011-06-17 | 한국전자통신연구원 | 박막트랜지스터 및 그의 제조방법 |
KR101817054B1 (ko) * | 2010-02-12 | 2018-01-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 이를 포함한 표시 장치 |
JP2011175996A (ja) | 2010-02-23 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | グラフェントランジスタおよびその製造方法 |
US8431923B2 (en) * | 2011-02-07 | 2013-04-30 | Micron Technology, Inc. | Semiconductor structure and semiconductor device including a diode structure and methods of forming same |
US8455365B2 (en) * | 2011-05-19 | 2013-06-04 | Dechao Guo | Self-aligned carbon electronics with embedded gate electrode |
US9044793B2 (en) * | 2011-11-22 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for cleaning film formation apparatus and method for manufacturing semiconductor device |
US8593180B2 (en) * | 2012-03-12 | 2013-11-26 | International Business Machines Corporation | Circuit including a negative differential resistance (NDR) device having a graphene channel, and method of operating the circuit |
-
2012
- 2012-05-10 JP JP2012108730A patent/JP5910294B2/ja active Active
-
2013
- 2013-04-30 WO PCT/JP2013/062657 patent/WO2013168645A1/ja active Application Filing
- 2013-05-08 TW TW102116375A patent/TWI527231B/zh active
-
2014
- 2014-11-10 US US14/536,783 patent/US20150123080A1/en not_active Abandoned
-
2017
- 2017-04-24 US US15/494,680 patent/US9966472B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009155168A (ja) * | 2007-12-27 | 2009-07-16 | Fujitsu Ltd | 層状炭素構造体の製造方法および半導体装置の製造方法 |
WO2010113518A1 (ja) * | 2009-04-01 | 2010-10-07 | 国立大学法人北海道大学 | 電界効果トランジスタ |
WO2011058651A1 (ja) * | 2009-11-13 | 2011-05-19 | 富士通株式会社 | 半導体装置及びその製造方法 |
WO2011112300A1 (en) * | 2010-03-08 | 2011-09-15 | International Business Machines Corp. | Graphene based three-dimensional integrated circuit device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011105590A (ja) * | 2009-11-12 | 2011-06-02 | Samsung Electronics Co Ltd | 大面積グラフェンの製造方法及び転写方法 |
WO2017049887A1 (zh) * | 2015-09-21 | 2017-03-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
US10141409B2 (en) | 2015-09-21 | 2018-11-27 | Boe Technology Group Co., Ltd. | Thin film transistor and array substrate thereof each having doped oxidized or doped graphene active region and oxidized graphene gate insulating layer and producing method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20150123080A1 (en) | 2015-05-07 |
JP2013236017A (ja) | 2013-11-21 |
US20170229583A1 (en) | 2017-08-10 |
US9966472B2 (en) | 2018-05-08 |
TW201409703A (zh) | 2014-03-01 |
TWI527231B (zh) | 2016-03-21 |
JP5910294B2 (ja) | 2016-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5910294B2 (ja) | 電子装置及び積層構造体の製造方法 | |
US9362364B2 (en) | Transfer-free batch fabrication of single layer graphene devices | |
JP5708493B2 (ja) | 半導体装置及びその製造方法 | |
JP5590125B2 (ja) | 半導体装置の製造方法 | |
KR102311451B1 (ko) | 반도체 디바이스 및 반도체 디바이스를 제조하는 방법 | |
JP6187185B2 (ja) | 電子装置及びその製造方法 | |
WO2014162625A1 (ja) | 接続構造及びその製造方法、半導体装置 | |
KR20140132230A (ko) | 그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체 | |
Cabrero-Vilatela et al. | Atomic layer deposited oxide films as protective interface layers for integrated graphene transfer | |
CN103871895A (zh) | 用于制造场效应晶体管器件的方法 | |
JP5352954B2 (ja) | 電極膜/炭化珪素構造体 | |
US20120286363A1 (en) | Scaled Equivalent Oxide Thickness for Field Effect Transistor Devices | |
JP2012222074A (ja) | 炭化珪素半導体装置の電極形成方法 | |
JP2015508569A (ja) | ダイヤモンドの基板にmos積層体を製造する方法 | |
JP5496995B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
JP6666168B2 (ja) | 電子装置およびその製造方法 | |
KR101749599B1 (ko) | 모스펫의 접촉저항 감소 방법 | |
JP5857659B2 (ja) | 半導体素子の製造方法 | |
JP6645226B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2014206117A1 (zh) | 降低二维晶体材料接触电阻的方法和设置 | |
JP7484701B2 (ja) | グラフェンナノリボン前駆体、グラフェンナノリボン、電子装置、グラフェンナノリボンの製造方法及び電子装置の製造方法 | |
CN110100303B (zh) | 一种石墨烯晶体管的制备方法 | |
JP2018110151A (ja) | 電界効果型トランジスタの製造方法 | |
JP2010053394A (ja) | 金属酸化物膜の形成方法 | |
JP2010045308A (ja) | 半導体装置およびその製造方法、並びにmos型電界効果トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 13788221 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 13788221 Country of ref document: EP Kind code of ref document: A1 |