WO2013099243A1 - 接合構造体 - Google Patents

接合構造体 Download PDF

Info

Publication number
WO2013099243A1
WO2013099243A1 PCT/JP2012/008324 JP2012008324W WO2013099243A1 WO 2013099243 A1 WO2013099243 A1 WO 2013099243A1 JP 2012008324 W JP2012008324 W JP 2012008324W WO 2013099243 A1 WO2013099243 A1 WO 2013099243A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
intermetallic compound
electrode
semiconductor element
bonding
Prior art date
Application number
PCT/JP2012/008324
Other languages
English (en)
French (fr)
Inventor
太一 中村
秀敏 北浦
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to EP12862148.9A priority Critical patent/EP2800129A4/en
Priority to US14/114,337 priority patent/US8957521B2/en
Priority to CN201280015910.6A priority patent/CN103493190A/zh
Priority to JP2013551248A priority patent/JP5608824B2/ja
Publication of WO2013099243A1 publication Critical patent/WO2013099243A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0255—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in welding
    • B23K35/0261—Rods, electrodes, wires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0255—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in welding
    • B23K35/0261—Rods, electrodes, wires
    • B23K35/0272—Rods, electrodes, wires with more than one layer of coating or sheathing material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/264—Bi as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/302—Cu as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2712—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/83411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/203—Ultrasonic frequency ranges, i.e. KHz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Definitions

  • the present invention relates to internal joining of semiconductor components.
  • the present invention particularly relates to a joint structure including a joint portion for joining an electrode of a semiconductor element of a power semiconductor module and an electrode of a substrate, which are required to have excellent mechanical characteristics and heat resistance.
  • Au-based, Bi-based, Zn-based, and Sn-based materials are being studied as high heat-resistant Pb-free solder materials.
  • Au-20Sn with a melting point of 280 ° C. is partially put into practical use as an Au-based solder material.
  • the main component is Au, the material physical properties are hard, the material cost is high, and the small parts are used. It is not versatile, such as limited to use.
  • Bi-based solder material has a melting point of around 270 ° C., so there is no problem in terms of melting temperature, but ductility and thermal conductivity are poor.
  • Zn-based solder material has an elastic modulus that is too high, mechanical characteristics and heat resistance are problems in internal bonding of semiconductor components.
  • FIG. 11 is a cross-sectional view of a conventional joint structure described in Patent Document 1.
  • the power semiconductor module has a joint 604 between the power semiconductor element 602 and the electrode 603.
  • an AgSn compound or a CuSn compound is used as a bonding material.
  • the joining material of AgSn compound and CuSn compound of Patent Document 1 has heat resistance against the heat generation of the power semiconductor element due to the intermetallic compound of Sn and Ag and Sn and Cu, from 260 ° C. to room temperature in the joining process. During the cooling, cracking of the power semiconductor element or peeling of the interface between the power semiconductor element and the joint portion occurs.
  • an object of the present invention is to provide a bonded structure of a power semiconductor module that has heat resistance against heat generation of the power semiconductor element and can prevent peeling of the power semiconductor element and the bonded portion.
  • a bonded structure according to the present invention includes a substrate electrode, An electrode of a semiconductor element; A joint for joining between the electrode of the substrate and the electrode of the semiconductor element; With The joint is A first intermetallic compound layer comprising a CuSn-based intermetallic compound; Bi layer; A second intermetallic compound layer comprising a CuSn-based intermetallic compound; A Cu layer; A third intermetallic compound layer comprising a CuSn-based intermetallic compound; Are arranged in order from the electrode of the substrate toward the electrode of the semiconductor element.
  • the bonding portion that bonds the electrode of the substrate and the electrode of the semiconductor element includes the first intermetallic compound layer containing a CuSn-based intermetallic compound. And a Bi layer, a second intermetallic compound layer including a CuSn-based intermetallic compound, a Cu layer, and a third intermetallic compound layer including a CuSn-based intermetallic compound.
  • the intermetallic compound layer, the Cu layer, and the Bi layer that constitute the joint portion have sufficient heat resistance, it is possible to ensure heat resistance against heat generation of the semiconductor element during operation of the power semiconductor module.
  • the junction structure concerning the present invention it is possible to make it possible to prevent the occurrence of cracks in the semiconductor element or the separation between the semiconductor element and the junction and the heat resistance against thermal stress in the joining process. Therefore, it is possible to increase the bonding reliability by bonding the semiconductor element and the electrode with high quality.
  • FIG. 3 is a cross-sectional view of a power semiconductor module joined by the joint structure according to the first embodiment.
  • (A) is sectional drawing which shows the detailed cross-section of the joining structure which concerns on Embodiment 1
  • (b) is an expanded sectional view of Cu layer of (a).
  • (A)-(c) is a flowchart of the manufacturing process of the joining structure body based on Embodiment 1.
  • FIG. (A)-(c) is a schematic cross section which shows the detailed cross-section structure of formation of the junction part in the manufacturing process of the junction structure which concerns on Embodiment 1.
  • FIG. (A) is sectional drawing which shows the detailed cross-section of the joining structure body which concerns on Embodiment 2
  • (b) is an expanded sectional view of Cu layer of (a).
  • FIG. (A)-(c) is a flowchart of the manufacturing process of the joining structure based on Embodiment 2.
  • FIG. (A) is sectional drawing which shows the detailed cross-section of the joining structure body concerning Embodiment 3
  • (b) is an expanded sectional view of Cu layer of (a).
  • (A)-(c) is a flowchart of the manufacturing process of the joining structure body based on Embodiment 3.
  • FIG. (A)-(c) is a schematic cross section which shows the detailed cross-section structure of formation of the junction part in the manufacturing process of the junction structure concerning Embodiment 3.
  • the bonded structure according to the first aspect includes an electrode of a substrate, An electrode of a semiconductor element; A joint for joining between the electrode of the substrate and the electrode of the semiconductor element; With The joint is A first intermetallic compound layer comprising a CuSn-based intermetallic compound; Bi layer; A second intermetallic compound layer comprising a CuSn-based intermetallic compound; A Cu layer; A third intermetallic compound layer comprising a CuSn-based intermetallic compound; Are arranged in order from the electrode of the substrate toward the electrode of the semiconductor element.
  • the bonding portion is further provided between the third intermetallic compound layer and the electrode of the semiconductor element.
  • a fourth intermetallic compound layer comprising a CuSn-based intermetallic compound; May be arranged in order.
  • the CuSn-based intermetallic compound includes at least one intermetallic compound of Cu 6 Sn 5 and Cu 3 Sn. May be included.
  • the thickness of the Cu layer may be 6.2 ⁇ m or more.
  • the area of the junction surface between the junction and the electrode of the semiconductor element may be 5 mm 2 or more and 100 mm 2 or less.
  • the first intermetallic compound layer includes a CuSn-based intermetallic compound, and includes an AgSn-based intermetallic compound. But you can.
  • the fourth intermetallic compound layer includes a CuSn-based intermetallic compound, and may include an AgSn-based intermetallic compound.
  • the bonding material according to the eighth aspect is a bonding material inserted between the electrode of the substrate and the electrode of the semiconductor element,
  • the bonding material is An Sn layer; A Cu layer; A Sn-Bi layer; Are arranged in order,
  • the thickness of the Cu layer is equal to or greater than the thickness of the adjacent Sn layer and Sn—Bi layer.
  • the bonding material according to the ninth aspect is a bonding material to be inserted between the electrode of the substrate and the electrode of the semiconductor element,
  • the bonding material is A first Sn-Bi layer; A Cu layer; A second Sn-Bi layer; Are arranged in order,
  • the thickness of the Cu layer is equal to or greater than the thickness of each of the adjacent first and second Sn—Bi layers.
  • FIG. 1 is a cross-sectional view of a power semiconductor module 100 joined at a joint 104 according to the first embodiment.
  • the power semiconductor module 100 includes a substrate 101 and a semiconductor element 102 bonded to an electrode 103 on the substrate 101 via a bonding portion 104.
  • the bonding structure 106 is configured by the electrode 205, the bonding portion 104, and the electrode 103 of the semiconductor element 102.
  • FIG. 2A is a cross-sectional view showing a detailed cross-sectional structure of the bonded structure 106.
  • the bonding structure 106 includes an electrode 103, an electrode 205 of the semiconductor element 102, and a bonding portion 104 that bonds the electrode 103 and the electrode 205.
  • the bonding portion 104 includes a first intermetallic compound layer 207c containing a CuSn-based intermetallic compound, a Bi layer 209, and a CuSn-based intermetallic material from the electrode 103 side toward the electrode 205 side of the semiconductor element 102.
  • FIG. 2B is an enlarged cross-sectional view of the three layers in FIG.
  • the boundary surface between the second intermetallic compound layer 207d and the Cu layer 200 and the boundary surface between the third intermetallic compound layer 208c and the Cu layer 200 are planar. Instead, it becomes an uneven surface. Therefore, the Cu layer 200 sandwiched between the second intermetallic compound layer 207d and the third intermetallic compound layer 208c has a width from the minimum thickness t min to the maximum thickness t max. It is considered to have a thickness with
  • the bonding structure 106 includes the second and third intermetallic compound layers 207 d at the bonding portion 104 that bonds the electrode 103 and the electrode 205 of the semiconductor element 102. , 208c and a layered Bi layer 209 sandwiched between the first and second intermetallic compound layers 207c and 207d.
  • each layer 207c, 209, 207d, 200, 208c included in the joint 104 has sufficient heat resistance and is sandwiched between the second and third intermetallic compound layers 207d, 208c.
  • the ductility at the joint 104 can be maintained by the layered Cu layer 200.
  • the joint structure 106 can achieve both heat resistance in the joining process, stress relaxation due to Cu ductility and low elasticity of Bi against thermal stress.
  • the bonding structure 106 can prevent cracking of the semiconductor element 102 and separation of the semiconductor element 102 and the bonding portion 104 by exhibiting ductility with respect to thermal stress.
  • FIGS. 3A to 3C are flowcharts of the manufacturing process of the bonded structure according to the first embodiment.
  • FIG. 3A is a cross-sectional view illustrating a process of preparing the bonding material 203 and a process of supplying the bonding material 203 onto the electrode 103.
  • FIG. 3B is a cross-sectional view showing a process of placing the semiconductor element 102 on the Sn layer 202 of the bonding material 203.
  • FIG.3 (c) is sectional drawing which shows the process of naturally cooling after FIG.3 (b) and obtaining the junction part 212.
  • FIG. 3A is a cross-sectional view illustrating a process of preparing the bonding material 203 and a process of supplying the bonding material 203 onto the electrode 103.
  • FIG. 3B is a cross-sectional view showing a process of placing the semiconductor element 102 on the Sn layer 202 of the bonding material 203.
  • FIG.3 (c) is sectional drawing which shows the process of
  • a bonding material 203 in which an Sn—Bi layer 201, a Cu layer 200, and an Sn layer 202 are sequentially arranged is prepared.
  • the bonding material 203 includes, for example, an Sn—Bi layer 201 in which Sn-58 wt% Bi (hereinafter abbreviated as Sn—Bi) having a thickness of 10 ⁇ m is formed on the lower surface in the thickness direction of the Cu layer 200 having a thickness of 50 ⁇ m, and the Cu layer 200.
  • Sn—Bi Sn-58 wt% Bi
  • an Sn layer 202 having a thickness of 10 ⁇ m is an example, Comprising: It does not restrict to this.
  • the Sn—Bi composition is preferably within a variation range of ⁇ 5 wt% with respect to the eutectic composition in order to maintain wettability at the time of melting and a single layer after bonding.
  • the Sn—Bi layer 201 can be provided on the lower surface of the Cu layer 200 by electrolytic plating or electroless plating.
  • the Sn—Bi layer 201 can be provided by electrolytic plating.
  • the Sn layer 202 can also be provided by an electrolytic plating method or electroless plating.
  • the Sn layer 202 can be provided preferably by electrolytic plating.
  • the method of obtaining the bonding material having the Sn—Bi layer 201 on the back surface of the Cu layer 200 and the Sn layer 202 on the surface is not limited to the above method, and the Sn—Bi foil is pressure-bonded to the back surface of the Cu foil,
  • the bonding material 203 may be configured by pressure bonding an Sn foil to the surface.
  • the bonding material 203 may be configured by depositing Sn—Bi on the back surface of the Cu foil and Sn on the front surface by vacuum deposition or dipping.
  • the Cu layer 200 of the bonding material 203 is preferably equal to or more than the thickness of each of the Sn—Bi layer 201 and the Sn layer 202 sandwiching both surfaces. Furthermore, it is preferable that the Cu layer 200 has a thickness of 15 ⁇ m or more and 100 ⁇ m or less.
  • the bonding material 203 is supplied onto the electrode 103 (FIG. 3A).
  • the electrode 103 is heated in advance.
  • an electrode 103 made of a Cu alloy heated to 280 ° C. in a nitrogen atmosphere containing 5% hydrogen is used.
  • the bonding material 203 is supplied onto the electrode 103, the wettability of the Sn—Bi layer 201 and the Sn layer 202 of the bonding material 203 can be ensured. From the viewpoint of increasing the diffusion rate of Sn and Cu at the time of melting Sn—Bi, it is desirable that Sn and Bi are melted at a melting point of Bi of 270 ° C. or higher.
  • the heating temperature is set to the median value of 280 ° C. in view of the temperature variation of the equipment.
  • the semiconductor element 102 is placed on the Sn layer 202 of the bonding material 203 (FIG. 3B).
  • the semiconductor element 102 is placed on the bonding material 203, as in the above-described supplying process of the bonding material 203, 280 continuously from the process of FIG. 3A in a nitrogen atmosphere containing 5% hydrogen.
  • the electrode 103 in a state heated to ° C. is used.
  • the semiconductor element 102 for example, one made of GaN can be used.
  • the semiconductor element 102 having a thickness of 0.3 mm, 4 mm ⁇ 5 mm can be used.
  • an Ag layer 205 having a thickness of 1 ⁇ m is formed on the semiconductor element 102 as the electrode 205.
  • the semiconductor element 102 is placed on the Sn layer 202 of the bonding material 203 supplied to the electrode 103 with a load of about 50 gf to 150 gf so that the Ag layer 205 is in contact with the Sn layer 202 of the bonding material 203.
  • the semiconductor element 102 is placed on the bonding material 203 while the electrode 103 is continuously heated to 280 ° C. from FIG. Then, after being allowed to stand for about 30 minutes, the heating is stopped and the system is switched to natural cooling in a nitrogen atmosphere containing 5% of hydrogen (FIG. 3C). Thereby, the junction part 212 which joins the electrode 103 and the electrode 205 of the semiconductor element 102 can be formed, and a junction structure can be manufactured.
  • FIGS. 4A and 4B are views showing a change in the state of the bonded structure 106 between the steps of FIGS. 3B and 3C.
  • FIG. 4C is a view showing the bonding structure 106 corresponding to FIG. 3C, and shows the bonding portion 212 in detail.
  • FIG. 4A shows the bonding material 203 described with reference to FIG. It is a schematic cross section immediately after mounting the semiconductor element 102 on top.
  • an intermetallic compound layer 208b containing an AgSn-based intermetallic compound is formed at the interface between the Ag layer 205 and the Sn layer 202 by a diffusion reaction.
  • an intermetallic compound layer 208a made of a CuSn-based intermetallic compound is formed by a diffusion reaction.
  • an intermetallic compound layer 207a made of a CuSn-based intermetallic compound is formed by a diffusion reaction.
  • an intermetallic compound layer 207b made of a CuSn-based intermetallic compound is formed by a diffusion reaction.
  • Bi that does not undergo diffusion reaction with Cu precipitates between the intermetallic compound layers 207a and 207b and the Sn—Bi layer 201, and Bi layers 209a and 209b start to form, respectively.
  • the intermetallic compound layer 207a, Bi layer 209a, Sn—Bi layer 201, Bi layer 209b, intermetallic compound layer 207b, Cu layer 200, intermetallic compound layer 208a, Sn layer 202, intermetallic compound layer 207b constitutes the joint portion 212a.
  • FIG. 4B shows a state where the semiconductor element 102 is left for 15 minutes from FIG. It is a schematic cross section 15 minutes after being placed.
  • the intermetallic compound layers 208a and 208b and the intermetallic compound layers 207a and 207b formed in FIG. 4A grow, and are shown in FIG. 4A.
  • the Sn layer 202 and the Sn—Bi layer 201 disappear completely. Specifically, the intermetallic compound layers 208a and 208b sandwiching the Sn layer 202 grow and the Sn layer 202 disappears.
  • the third intermetallic compound layer 208c in which the AgSn compound is finely and uniformly dispersed in the layered bulk CuSn-based intermetallic compound is formed.
  • the CuSn-based intermetallic compound that is the main phase in the third intermetallic compound 208c is, for example, Cu 6 Sn 5 or Cu 3 Sn.
  • the AgSn-based intermetallic compound included as the second phase is, for example, Ag 3 Sn.
  • the composition of the intermetallic compound can be confirmed by, for example, EDX (Energy dispersion X-ray analysis) mounted on a scanning electron microscope (SEM).
  • the intermetallic compound layers 207a and 207b sandwiching the Sn—Bi layer 201 grow, the Sn—Bi layer 201 disappears, and the first and second intermetallic compound layers 207c made of a CuSn-based intermetallic compound, 207d and a Bi layer 209 are formed.
  • the CuSn-based intermetallic compound is, for example, Cu 6 Sn 5 or Cu 3 Sn.
  • the Cu layer 200 of the original bonding material 203 partially changes into the second and third intermetallic compound layers 207d and 208c by the diffusion reaction, but the layered Cu layer 200 remains. (See FIGS. 2A and 2B.)
  • the first intermetallic compound layer 207c, the Bi layer 209, the second intermetallic compound layer 207d, the Cu layer 200, and the third intermetallic compound layer 208c constitute the joint portion 212b.
  • the joint portion 212b is clearly different in configuration from the joint portion 212a.
  • the heating time is 15 minutes here, the heating time is not limited to this, and the heating time may be 45 minutes or less. As will be described later, when the heating time is within 45 minutes, Cu of the electrode 103 can be prevented from being oxidized and discolored.
  • FIG. 4C is a schematic cross-sectional view of the bonded structure 106 completed by naturally cooling from the heated state of FIG. 4B to room temperature.
  • the joint portion 212 has substantially the same configuration as the joint portion 212b.
  • the composition may partially change. is there.
  • the electrode 103 and the electrode 205 of the semiconductor element 102 are joined by a joining portion 212.
  • the melting point of Sn—Bi is as low as 139 ° C.
  • the heat resistance of the semiconductor element during operation at a heat generation temperature of 250 ° C. is lost.
  • the semiconductor element and the electrode may be displaced at a heat generation temperature of 250 ° C. Because there is.
  • the present inventor considered that the Cu layer and the Bi layer remain instead of Sn—Bi.
  • Ag and Cu are widely used as electrodes, it can be considered that Ag and Cu on the electrode side should be left.
  • the present inventor makes the bonding portion 212 ductile by leaving the layered Cu layer 200 sandwiched between the second and third intermetallic compound layers 207d and 208c.
  • the configuration of the first embodiment has been achieved in consideration of providing it and further reducing the elasticity by allowing the Bi layer 209 to remain.
  • the melting points of the AgSn compound and the CuSn compound constituting the third intermetallic compound layer 208c of the joint portion 212 are 480 ° C. or higher and 415 ° C. or higher, respectively.
  • the melting point of the CuSn compound constituting the first and second intermetallic compound layers 207c and 207d is 415 ° C. or higher.
  • the melting point of the Cu layer 200 is 1000 ° C. or higher, and the melting point of the Bi layer 209 is 270 ° C.
  • the joining portion 212 includes the third intermetallic compound layer 208c in which the AgSn compound and the CuSn compound are mixed, the layered Cu layer 200, the second intermetallic compound layer 207d, and the Bi layer. 209 and a first intermetallic compound layer 207c.
  • FIG. 5A is a cross-sectional view showing a detailed cross-sectional structure of the joint structure 106 according to the second embodiment.
  • FIG. 5B is an enlarged cross-sectional view of the Cu layer 200 in FIG. 6 (a) to 6 (c) are flowcharts of the manufacturing process of the bonded structure according to the second embodiment.
  • the bonding structure 106 according to the second embodiment includes an electrode 103, an electrode 205 of the semiconductor element 102, and a bonding portion 104 between them.
  • FIG. 5A the bonding structure 106 according to the second embodiment includes an electrode 103, an electrode 205 of the semiconductor element 102, and a bonding portion 104 between them.
  • the bonding material 213 used in the second embodiment is between the electrode 103 side and the electrode 205 of the semiconductor element 102.
  • the difference is that the arrangement of the Sn—Bi layer 204 and the Sn layer 206 is upside down with respect to the Cu layer 200.
  • the bonding portion 104 to be formed includes a first material containing a CuSn-based intermetallic compound from the electrode 103 side toward the electrode 205 side of the semiconductor element 102.
  • Intermetallic compound layer 217c, Cu layer 200, second intermetallic compound layer 218c containing a CuSn-based intermetallic compound, Bi layer 220, and third intermetallic compound layer containing a CuSn-based intermetallic compound 218d are arranged in order.
  • the joint structure 106 according to the second embodiment is a joint that joins the electrode 103 and the electrode 205 of the semiconductor element 102 in the same manner as the joint structure according to the first embodiment.
  • the portion 104 has a layered Cu layer 200 sandwiched between the first and second intermetallic compound layers 217c and 218c, and a layered structure sandwiched between the second and third intermetallic compound layers 218c and 218d. And a Bi layer 220. With such a laminated structure, each of the layers 217c, 200, 218c, 220, and 218d included in the joint portion 104 has sufficient heat resistance and is sandwiched between the first and third intermetallic compound layers 217c and 218c.
  • the ductility at the joint 104 can be maintained by the layered Cu layer 200.
  • stress relaxation by the low elastic metal layer can be achieved by the layered Bi layer 220 sandwiched between the second and third intermetallic compounds 218c and 218d.
  • this bonded structure can achieve both the heat resistance in the bonding process, the ductility of Cu with respect to thermal stress, and the stress relaxation due to the low elasticity of Bi.
  • the bonding structure 106 can prevent cracking of the semiconductor element 102 and separation of the semiconductor element 102 and the bonding portion 104 by exhibiting ductility with respect to thermal stress.
  • ⁇ Method for producing bonded structure> 6 (a) to 6 (c) are flowcharts of the manufacturing process of the bonded structure according to the second embodiment.
  • the Sn—Bi layer 204 is provided on the surface of the Cu layer 200 and the Sn layer 206 is formed on the back surface as compared with the manufacturing process of the bonded structure according to the first embodiment. The difference is that the bonding material 213 is used.
  • the composition, production method, and the like of the Sn—Bi layer 204 and the Sn layer 206 may be substantially the same as those in the first embodiment.
  • FIG. 7A is a cross-sectional view showing a detailed cross-sectional structure of the joint structure 106 according to the third embodiment.
  • the bonding structure 106 includes an electrode 103, an electrode 205 of the semiconductor element 102, and a bonding portion 104 that bonds the electrode 103 and the electrode 205.
  • the bonding portion 104 includes a first intermetallic compound layer 227 containing a CuSn-based intermetallic compound, a Bi layer 229, and a CuSn-based intermetallic material from the electrode 103 side toward the electrode 205 side of the semiconductor element 102.
  • FIG. 7B is an enlarged cross-sectional view of the three layers in FIG. As shown in FIG. 7B, the boundary surface between the second intermetallic compound layer 227d and the Cu layer 200 and the boundary surface between the third intermetallic compound layer 228c and the Cu layer 200 are planar. Instead, it becomes an uneven surface. Therefore, the Cu layer 200 sandwiched between the second intermetallic compound layer 227d and the third intermetallic compound layer 228c has a thickness ranging from a minimum thickness t min to a maximum thickness t max. It is considered to have a thickness with
  • the bonding structure 106 includes the second and third intermetallic compound layers 227d at the bonding portion 104 that bonds the electrode 103 and the electrode 205 of the semiconductor element 102.
  • each of the layers 227c, 229, 227d, 200, 228c, 230, 228d included in the bonding portion 104 has sufficient heat resistance, and the second and third intermetallic compound layers 227d,
  • the ductility at the joint 104 can be maintained by the layered Cu layer 200 sandwiched between 228c.
  • the layered Bi layer 229 sandwiched between the first and second intermetallic compounds 227c and 227d, and the layered Bi layer 230 sandwiched between the third and fourth intermetallic compounds 228c and 228d Stress relaxation by the low elastic metal layer can be achieved. The reason will be explained later.
  • the joint structure 106 can achieve both heat resistance in the joining process, stress relaxation due to Cu ductility and low elasticity of Bi against thermal stress.
  • the bonding structure 106 can prevent cracking of the semiconductor element 102 and separation of the semiconductor element 102 and the bonding portion 104 by exhibiting ductility with respect to thermal stress.
  • FIGS. 8A to 8C are flowcharts of the manufacturing process of the bonded structure according to the third embodiment.
  • a bonding material 223 in which a first Sn—Bi layer 201, a Cu layer 200, and a second Sn—Bi layer 204 are sequentially arranged is prepared.
  • This bonding material 223 is, for example, a first Sn-Bi layer in which Sn-58 wt% Bi (hereinafter abbreviated as Sn-Bi) having a thickness of 10 ⁇ m is formed on the upper and lower surfaces of the Cu layer 200 having a thickness of 50 ⁇ m.
  • Sn-Bi Sn-58 wt% Bi
  • the said thickness is an example, Comprising: It does not restrict to this.
  • the Sn—Bi composition is preferably within a variation range of ⁇ 5 wt% with respect to the eutectic composition in order to maintain wettability at the time of melting and a single layer after bonding.
  • the first and second Sn—Bi layers 201 and 204 can be provided on both surfaces of the Cu layer 200 by electrolytic plating or electroless plating, for example.
  • the first and second Sn—Bi layers 201 and 204 can be provided by electrolytic plating.
  • the method for obtaining the bonding material having the first and second Sn—Bi layers 201, 204 on the front and back surfaces of the Cu layer 200 is not limited to the above method, and Sn—Bi foil is used on each of the front and back surfaces of the Cu foil.
  • the bonding material 223 may be formed by pressure bonding. Alternatively, the bonding material 223 may be configured by forming a film of Sn—Bi on each of the front and back surfaces of the Cu foil by vacuum deposition or dipping.
  • the first Sn—Bi layer 201, the Cu layer 200, and the second Sn—Bi layer 204 are sequentially arranged on the electrode 103 by a vacuum evaporation method to form a bonding material 223, and the bonding is performed on the electrode 103.
  • the step of supplying the material 223 may be performed at the same time.
  • the Cu layer 200 of the bonding material 223 is preferably equal to or greater than the thickness of each of the first Sn—Bi layer 201 and the second Sn—Bi layer 204 sandwiching both surfaces.
  • the Cu layer 200 has a thickness of 15 ⁇ m or more and 100 ⁇ m.
  • the bonding material 223 is supplied onto the electrode 103 (FIG. 8A).
  • the electrode 103 is heated in advance.
  • an electrode 103 made of a Cu alloy heated to 280 ° C. in a nitrogen atmosphere containing 5% hydrogen is used.
  • the wettability of the first Sn—Bi layer 201 and the second Sn—Bi layer 204 of the bonding material 223 can be ensured when the bonding material 223 is supplied onto the electrode 103.
  • the heating temperature is set to the median value of 280 ° C. in view of the temperature variation of the equipment.
  • the semiconductor element 102 is placed on the second Sn—Bi layer 204 of the bonding material 223 (FIG. 8B).
  • the temperature is continuously increased to 280 ° C. from FIG. 8A in a nitrogen atmosphere containing 5% hydrogen in the same manner as the above-described supply process of the bonding material 223.
  • a heated electrode 103 is used.
  • the semiconductor element 102 for example, one made of GaN can be used.
  • the semiconductor element 102 having a thickness of 0.3 mm, 4 mm ⁇ 5 mm can be used.
  • an Ag layer 205 having a thickness of 1 ⁇ m is formed on the semiconductor element 102 as the electrode 205.
  • the semiconductor element 102 is placed on the bonding material 223 supplied to the electrode 103 with a load of about 50 gf to 150 gf so that the Ag layer 205 is in contact with the second Sn—Bi layer 204 of the bonding material 223.
  • the semiconductor element 102 is placed on the bonding material 223 with the electrode 103 continuously heated to 280 ° C. from FIG. Then, after being allowed to stand for about 30 minutes, heating is stopped and switching to natural cooling in a nitrogen atmosphere containing 5% hydrogen (FIG. 8C). Thereby, the joining part 232 which joins the electrode 103 and the electrode 205 of the semiconductor element 102 can be formed, and a joined structure can be manufactured.
  • FIGS. 9A and 9B are views showing a change in the state of the bonded structure 106 between the steps of FIGS. 8B and 8C.
  • FIG. 9C is a view showing the state of FIG.
  • the joining structure body 106 corresponding to is shown, and the joining portion 232 is shown in detail.
  • FIG. 9A is a diagram supplied on the electrode 103.
  • 8 is a schematic cross-sectional view immediately after the semiconductor element 102 is placed on the bonding material 223 described in FIG.
  • an intermetallic compound layer 228b containing an AgSn-based intermetallic compound is formed by a diffusion reaction at the interface between the Ag layer 205 and the second Sn—Bi layer 204 of the bonding material 223 in FIG. Is done.
  • an intermetallic compound layer 228a made of a CuSn-based intermetallic compound is formed by a diffusion reaction. Further, Bi which does not diffuse and react with Cu is deposited between the intermetallic compound layers 228a and 228b and the second Sn—Bi layer 204, and Bi layers 230a and 230b start to be formed, respectively.
  • an intermetallic compound layer 227a made of a CuSn-based intermetallic compound is formed by a diffusion reaction.
  • an intermetallic compound layer 227b made of a CuSn-based intermetallic compound is formed by a diffusion reaction.
  • Bi that does not diffuse and react with Cu precipitates between the intermetallic compound layers 227a and 227b and the first Sn—Bi layer 201, and Bi layers 229a and 229b start to be formed, respectively.
  • the intermetallic compound layer 227a, the Bi layer 229a, the first Sn—Bi layer 201, the Bi layer 229b, the intermetallic compound layer 227b, the Cu layer 200, the intermetallic compound layer 228a, the Bi layer 230a, the first The Sn—Bi layer 204, the Bi layer 230b, and the intermetallic compound layer 227b of the second layer constitute a joint portion 232a.
  • FIG. 9B shows a state in which the first and second Sn—Bi layers 201 and 204 are left for 15 minutes from FIG. 9A, that is, the semiconductor element 102 is placed on the electrode 103 with the bonding material 223 interposed therebetween. It is a schematic cross section after 15 minutes after mounting. When left at 280 ° C. for 15 minutes, the intermetallic compound layers 228a and 228b and the intermetallic compound layers 227a and 227b formed in FIG. 9A grow, respectively, and are shown in FIG. 9A. The second Sn—Bi layer 204 and the first Sn—Bi layer 201 disappear completely.
  • the intermetallic compound layers 228a and 228b sandwiching the second Sn—Bi layer 204 are grown, and the second Sn—Bi layer 204 disappears.
  • a third intermetallic compound layer 228c and a Bi layer 230 are formed.
  • the CuSn-based intermetallic compound that is the main phase in the fourth intermetallic compound 228d is, for example, Cu 6 Sn 5 or Cu 3 Sn.
  • the AgSn-based intermetallic compound included as the second phase is, for example, Ag 3 Sn.
  • the composition of the intermetallic compound can be confirmed by, for example, EDX (Energy dispersion X-ray analysis) mounted on a scanning electron microscope (SEM).
  • the intermetallic compound layers 227a and 227b sandwiching the first Sn—Bi layer 201 grow, and the first Sn—Bi layer 201 disappears, and the first and second CuSn-based intermetallic compounds are used.
  • Intermetallic compound layers 227c and 227d and a Bi layer 229 are formed.
  • the CuSn-based intermetallic compound is, for example, Cu 6 Sn 5 or Cu 3 Sn.
  • the Cu layer 200 of the original bonding material 223 is partially changed into the second and third intermetallic compound layers 227d and 228c by the diffusion reaction, but the layered Cu layer 200 remains. (FIG. 9B).
  • the compound layer 228d constitutes the joint portion 232b.
  • the joint portion 232b is clearly different in configuration from the joint portion 232a.
  • the heating time is 15 minutes here, the heating time is not limited to this, and the heating time may be 45 minutes or less. As will be described later, when the heating time is within 45 minutes, Cu of the electrode 103 can be prevented from being oxidized and discolored.
  • FIG. 9C is a schematic cross-sectional view of the bonded structure 106 completed by naturally cooling from the heated state of FIG. 9B to room temperature.
  • the joined structure 106 of FIG. 9C can be obtained while maintaining the laminated state of FIG. 9B.
  • the joint portion 232 has substantially the same configuration as the joint portion 232b.
  • the composition may partially change. .
  • the electrode 103 and the electrode 205 of the semiconductor element 102 are joined by a joining portion 232.
  • the Bi layer 229 sandwiched between the first and second intermetallic compound layers 227c and 227d and the Bi layer 230 sandwiched between the third and fourth intermetallic compound layers 228c and 228d are left, Low elasticity due to the Bi layers 229 and 230 can be obtained.
  • the melting point of Sn—Bi is as low as 139 ° C.
  • the heat resistance of the semiconductor element during operation at a heat generation temperature of 250 ° C. is lost.
  • the semiconductor element and the electrode may be displaced at a heat generation temperature of 250 ° C. Because there is.
  • the present inventor considered that the Cu layer and the Bi layer remain instead of Sn—Bi.
  • Ag and Cu are widely used as electrodes, it can be considered that Ag and Cu on the electrode side should be left.
  • the inventor makes the joint 232 ductile by leaving the layered Cu layer 200 sandwiched between the second and third intermetallic compound layers 227d and 228c.
  • the configuration of the third embodiment has been achieved in consideration of providing the material and further reducing the elasticity by allowing the Bi layers 230 and 229 to remain.
  • 80% or more is distinguished from ⁇ (good), less than 80% is identified as x (not), and 80% or more ( ⁇ ) is regarded as a non-defective product. Since the yield of the joined structure completed as described above was 100%, it can be judged as “good” and judged as a good product.
  • the reason why the occurrence of cracks in the semiconductor element of the bonded structure and the separation of the interface between the semiconductor element and the bonded part does not occur is as follows. Compared with the upper and lower second and third intermetallic compound layers, a Cu layer having plastic deformability and a Bi layer having a low elastic modulus exist in the joint portion of the joint structure. As a result, the Cu layer can be distorted and the Bi layer can relieve stress, thereby preventing the occurrence of cracks in the semiconductor element or the separation between the semiconductor element and the junction against thermal stress in the bonding process. Conceivable.
  • 80% or more is distinguished from ⁇ (good), less than 80% is identified as x (no), and 80% or more ( ⁇ ) is regarded as a non-defective product. Since the product yield of the joined structure completed as described above was 100%, it can be judged as “good” and judged as a non-defective product.
  • the melting points of the AgSn compound and the CuSn compound constituting the third and fourth intermetallic compound layers 228c and 228d of the joint portion 232 are 480 ° C. or higher and 415 ° C. or higher, respectively. Further, the melting point of the CuSn compound constituting the first and second intermetallic compound layers 227c and 227d is 415 ° C. or higher. Further, the melting point of the Cu layer 200 is 1000 ° C. or higher, and the melting points of the Bi layers 229 and 230 are 270 ° C.
  • the joint portion 232 includes the fourth intermetallic compound layer 228d in which the AgSn compound and the CuSn compound are mixed, the Bi layer 230, and the CuSn-based metal. It has a third intermetallic compound layer 228c made of an intermetallic compound, a layered Cu layer 200, a second intermetallic compound layer 227d, a Bi layer 229, and a first intermetallic compound layer 227c.
  • the thickness of the Cu layer of the bonding material, the thickness of the Sn—Bi layer of the first Sn—Bi layer, and the thickness of the Sn—Bi layer of the second Sn—Bi layer are made equal to each other, and the thickness is changed to change the heat in the bonding process. It was confirmed that the cracking of the semiconductor element or the peeling between the semiconductor element and the bonded portion against the stress was prevented (peeling prevention) and heat resistance.
  • the level of 0 ⁇ m thickness of the Cu layer corresponds to the conventional example.
  • the holding time in the state heated at 280 ° C. at the time of bonding was limited to 45 minutes. This is because when the substrate is heated at 280 ° C. for 45 minutes or more, discoloration due to oxidation of the Cu alloy of the substrate electrode is severe, and the subsequent wire bonding and sealing cannot be performed.
  • the method for confirming the yield of the bonded structure is similar to the above-described method, in which the bonded structure is observed with an ultrasonic image to determine the occurrence of cracks in the semiconductor element and the interface peeling between the semiconductor element and the bonded portion.
  • the determination of the yield of the bonded structure is made such that 80% or more is distinguished from ⁇ , less than 80% is distinguished from X, and 80% or more ( ⁇ ) is regarded as a non-defective product. However, even if the yield is judged as ⁇ , the level at which Sn—Bi is not completely lost in the joining process in the cross-sectional analysis of the joined structure is judged as a joint failure.
  • the level where the judgment of the yield of the bonded structure was x it was not carried out because it was not necessary to confirm the product yield (except for the level corresponding to the conventional example). This is because the purpose is to confirm a level satisfying both heat resistance and prevention of cracking of the semiconductor element or separation of the semiconductor element and the bonded portion against thermal stress in the bonding process.
  • 80% or more is distinguished from ⁇ (good), less than 80% is identified as x (no), and 80% or more ( ⁇ ) is regarded as a non-defective product.
  • the thickness of the ⁇ Bi layer is in the range of 5 ⁇ m to 15 ⁇ m
  • the thickness of the Cu layer in the bonding material is in the range of 15 ⁇ m to 100 ⁇ m. Therefore, the thickness of the Cu layer in the bonding material is required to be 15 ⁇ m or more in order to ensure the stress relaxation property of the bonding portion, and the thickness of the Sn—Bi layer in the bonding material is required to ensure the heat resistance. It can be seen that it is necessary to be 15 ⁇ m or less.
  • a thickness of 0 ⁇ m of the Cu layer which is a level corresponding to the conventional example, is (2) in the product yield, and (1) in the yield of the joined structure in (1). That is, since the Cu layer is not included in the bonding material, the Cu layer naturally does not exist in the bonded portion of the bonded structure. As described above, when the Cu layer is not included in the joint portion of the joint structure, although it has heat resistance, it lacks stress relaxation properties, and heat resistance and stress relaxation properties are not compatible. From this, it is possible to confirm the superiority of the configuration of the third embodiment over the conventional example.
  • FIG. 7B is an enlarged cross-sectional view of the Cu layer of the bonded structure.
  • a method of measuring the thickness of the Cu layer at the joint from the cross-sectional view of the joint structure will be described with reference to FIG.
  • the thinnest portion is the minimum thickness t min and the thickest portion is the maximum thickness t max. measure.
  • the average thickness of arbitrary points N 10 points (measurement of 5 points per cross section, measurement of 2 cross sections) is measured in the cross-sectional view.
  • FIG. 10 shows the relationship between the thickness of the Cu layer in the bonded portion after bonding when the thickness of the Cu layer in the bonded material before bonding is changed with respect to the thickness of the Sn—Bi layer in the bonding material before bonding of 15 ⁇ m. It is a graph which shows.
  • FIG. 10 shows that when the Cu layer thickness of the bonding material before bonding is 15 ⁇ m and the Sn—Bi layer thickness is 15 ⁇ m, the average thickness of the Cu layer remaining in the bonded portion after bonding is 7.2 ⁇ m, and the minimum thickness t min 3.7 ⁇ m.
  • the determination method is ⁇ when there is no occurrence of a crack in the semiconductor element or separation between the semiconductor element and the joint, and ⁇ when there is a crack in the semiconductor element or there is separation between the semiconductor element and the joint.
  • the Cu layer having plastic deformability exists in a continuous layer form in the bonded portion of the bonded structure. Therefore, when the thickness of the Cu layer of the bonding material before bonding is 15 ⁇ m or more for a semiconductor element having an area of the bonding surface with the electrode of the semiconductor element of 5 mm 2 or more and 100 mm 2 or less, the bonded portion of the bonded structure In FIG. 5, the Cu layer having plastic deformability exists in a continuous layer shape, so that the Cu layer at the joint where thermal stress is applied to the difference in linear expansion coefficient between the semiconductor element and the electrode is distorted. Thereby, it is considered that it is possible to prevent the occurrence of cracks in the semiconductor element or the separation between the semiconductor element and the bonded portion against thermal stress in the bonding process.
  • the first Sn—Bi Bonding is performed using a bonding material 223 in which a layer 201, a Cu layer 200, and a second Sn—Bi layer 204 are arranged in this order.
  • the joining portion 232 joining the electrode 205 and the electrode 103 of the semiconductor element 102 is a first metal containing a CuSn-based intermetallic compound.
  • the present invention is not limited to the configurations of the first to third embodiments.
  • the electrode of the semiconductor element is not limited to the Ag layer, and may be, for example, a Cu layer, a Sn layer, a Ni layer, an Au layer, or a plurality of layers selected from these.
  • the electrode of the substrate is not limited to the Cu layer, and may be, for example, an Ag layer, a Sn layer, a Ni layer, an Au layer, or a plurality of layers selected from these.
  • the layer constituting the bonding material is not limited to the three-layered film including the first Sn—Bi layer, the Cu layer, and the second Sn—Bi layer.
  • the bonding material only needs to include at least one Cu layer and one Bi layer.
  • the bonding material needs to further include a Sn—Bi layer between the Cu layer and the surface in contact with the substrate electrode. This is because an Sn—Bi layer needs to be present on at least one of the bonding material 223 and the electrode in order to ensure wettability at the interface between the bonding material and the electrode.
  • the bonding material needs to further include an Sn—Bi layer between the Cu layer and the surface in contact with the electrode of the semiconductor element. This is because the Sn—Bi layer is present on at least one of the bonding material and the electrode in order to ensure the wettability at the interface between the bonding material and the electrode. Furthermore, the thickness of the Cu layer needs to be equal to or greater than the thickness of the adjacent Sn—Bi layer. This is a necessary condition for allowing the layered Cu layer and Bi layer to remain in the bonded portion after bonding.
  • Table 4 shows some modified examples corresponding to the above conditions.
  • Bi is included in both the interface between the bonding material and the electrode of the semiconductor element and the interface between the bonding material and the electrode of the substrate, as in the third embodiment. It is composed. About this, you may comprise so that Bi may be included only in any one interface like Embodiment 1 or 2.
  • the fourth intermetallic compound layer and the first intermetallic compound layer are CuSn.
  • An intermetallic compound of the type is used as the main phase, and a NiSn type intermetallic compound and / or an AuSn type intermetallic compound is included as the second phase.
  • the NiSn-based intermetallic compound is, for example, Ni 3 Sn 4 .
  • the AuSn-based intermetallic compound is, for example, AuSn 4 .
  • the joined portion after the joining includes the first intermetallic compound layer, the fourth intermetallic compound layer, the second and third components.
  • a layered Cu layer sandwiched between intermetallic compound layers and a Bi layer are provided.
  • a CuSn-based intermetallic compound layer a Cu layer having superior plastic deformability compared with the intermetallic compound layer, and low elasticity at the joint portion of the joint structure.
  • Bi layer a CuSn-based intermetallic compound layer, a Cu layer having superior plastic deformability compared with the intermetallic compound layer, and low elasticity at the joint portion of the joint structure. Therefore, the heat resistance, the Cu layer is distorted, and the Bi layer relaxes the stress, thereby preventing the occurrence of cracks in the semiconductor element or the separation between the semiconductor element and the joint against the thermal stress in the bonding process. Coexistence is possible. Thereby, it can apply to the use of semiconductor packages, such as a power semiconductor module and a small power transistor.

Abstract

　接合構造体は、基板の電極と、半導体素子の電極と、基板の電極と半導体素子の電極との間を接合する接合部と、を備え、接合部は、ＣｕＳｎ系の金属間化合物を含む、第１の金属間化合物層と、Ｂｉ層と、ＣｕＳｎ系の金属間化合物を含む、第２の金属間化合物層と、Ｃｕ層と、ＣｕＳｎ系の金属間化合物を含む、第３の金属間化合物層と、が基板の電極から半導体素子の電極に向かって順に配置されている。

Description

接合構造体
　本発明は、半導体部品の内部接合に関する。本発明は、特に、優れた機械特性と耐熱性が要求されるパワー半導体モジュールの半導体素子の電極と基板の電極とを接合する接合部を含む接合構造体に関する。
　エレクトロニクス実装分野においては、鉛の有害性の懸念や環境への関心の高まりから、鉛を用いない接合が望まれ、一般的なはんだ材であるＳｎ－Ｐｂ共晶はんだについては代替材料が開発、実用化されている。
　一方、従来のＳｉに変わる次世代高出力デバイスであるＧａＮ、ＳｉＣの技術進化を背景として、次世代高出力デバイスの接合材料としてデバイス発熱温度２５０℃に対する高耐熱Ｐｂフリーはんだ材料が検討されている。
　高耐熱Ｐｂフリーはんだ材料としては、Ａｕ系、Ｂｉ系、Ｚｎ系、Ｓｎ系のものが検討されている。Ａｕ系のはんだ材料に関しては、例えば融点が２８０℃のＡｕ－２０Ｓｎなどが一部実用化されているが、主成分がＡｕであるため、材料物性が硬く、材料コストが高く、小型部品への使用に限定されるなど汎用性を持たない。
　Ｂｉ系のはんだ材料は、融点が２７０℃付近であるため、溶融温度面では問題ないが、延性、熱伝導率に乏しい。また、Ｚｎ系はんだ材料は、弾性率が高すぎるため、半導体部品の内部接合においては機械特性と耐熱性が課題である。
　一方、Ｓｎ系のはんだ材料に関しては、電極材料として汎用されているＡｇ及びＣｕとＳｎとの金属間化合物であるＡｇＳｎ化合物、ＣｕＳｎ化合物を形成することにより、融点を上げた接合材料が検討されている（例えば、特許文献１参照。）。
　図１１は、特許文献１に記載された従来の接合構造体の断面図である。図１１において、パワー半導体モジュールは、パワー半導体素子６０２と電極６０３との間に接合部６０４を有する。この接合部６０４には、ＡｇＳｎ化合物、ＣｕＳｎ化合物を接合材料として用いている。
特開２００９－２９０００７号公報
　しかしながら、特許文献１のＡｇＳｎ化合物、ＣｕＳｎ化合物による接合材料は、ＳｎとＡｇ、ＳｎとＣｕの金属間化合物化により、パワー半導体素子の発熱に対する耐熱性は有するものの、接合プロセスにおける２６０℃から室温への冷却時に、パワー半導体素子のクラック発生、或いは、パワー半導体素子と接合部との界面の剥離が生じてしまう。
　これは、ＳｎとＡｇ、あるいはＳｎとＣｕの金属間化合物化により、接合部の延性が失われ、パワー半導体素子の接合プロセスにおいて、パワー半導体素子と電極の線膨張率差に基づく熱応力を緩和できていないことが理由として考えられる。
　従って、前記特許文献１の接合材料による接合構造体では、接合プロセスにおける熱応力に対してパワー半導体素子のクラック発生或いはパワー半導体素子と接合部との剥離を防ぐことと、耐熱性とを両立しなければならないという課題を有している。
　そこで、本発明の目的は、パワー半導体素子の発熱に対する耐熱性を有すると共に、パワー半導体素子と接合部との剥離を防ぐことができるパワー半導体モジュールの接合構造体を提供することである。
　本発明に係る接合構造体は、基板の電極と、
　半導体素子の電極と、
　前記基板の電極と前記半導体素子の電極との間を接合する接合部と、
を備え、
　前記接合部は、
　　ＣｕＳｎ系の金属間化合物を含む、第１の金属間化合物層と、
　　Ｂｉ層と、
　　ＣｕＳｎ系の金属間化合物を含む、第２の金属間化合物層と、
　　Ｃｕ層と、
　　ＣｕＳｎ系の金属間化合物を含む、第３の金属間化合物層と、
が前記基板の電極から前記半導体素子の電極に向かって順に配置されている。
　以上のように、本発明に係る接合構造体によれば、基板の電極と半導体素子の電極との間を接合する接合部は、ＣｕＳｎ系の金属間化合物を含む、第１の金属間化合物層と、Ｂｉ層と、ＣｕＳｎ系の金属間化合物を含む、第２の金属間化合物層と、Ｃｕ層と、ＣｕＳｎ系の金属間化合物を含む、第３の金属間化合物層と、が基板の電極から半導体素子の電極に向かって順に配置されている。この接合部を介して半導体素子と基板の電極とを接合することにより、接合プロセスにおける熱応力に対して接合部のＣｕ層による延性と、低弾性（３２×１０９、Ｎ／ｍ２）のＢｉ層によって応力緩和し、半導体素子のクラック発生或いは半導体素子と接合部との剥離を防ぐことができる。
　また、接合部を構成する金属間化合物層と、Ｃｕ層と、Ｂｉ層はいずれも十分な耐熱性を有するので、パワー半導体モジュール動作時の半導体素子の発熱に対する耐熱性を確保することができる。これにより、本発明に係る接合構造体では、接合プロセスにおける熱応力に対して半導体素子のクラック発生或いは半導体素子と接合部との剥離を防ぐこと、及び、耐熱性とを両立させることができる。そこで、半導体素子と電極とを品質良く接合して接合信頼性を上げることができる。
実施の形態１に係る接合構造体で接合されたパワー半導体モジュールの断面図である。 （ａ）は、実施の形態１に係る接合構造体の詳細な断面構造を示す断面図であり、（ｂ）は、（ａ）のＣｕ層の拡大断面図である。 （ａ）～（ｃ）は、実施の形態１に係る接合構造体の製造工程のフロー図である。 （ａ）～（ｃ）は、実施の形態１に係る接合構造体の製造工程における接合部の形成の詳細な断面構造を示す模式断面図である。 （ａ）は、実施の形態２に係る接合構造体の詳細な断面構造を示す断面図であり、（ｂ）は、（ａ）のＣｕ層の拡大断面図である。 （ａ）～（ｃ）は、実施の形態２に係る接合構造体の製造工程のフロー図である。 （ａ）は、実施の形態３に係る接合構造体の詳細な断面構造を示す断面図であり、（ｂ）は、（ａ）のＣｕ層の拡大断面図である。 （ａ）～（ｃ）は、実施の形態３に係る接合構造体の製造工程のフロー図である。 （ａ）～（ｃ）は、実施の形態３に係る接合構造体の製造工程における接合部の形成の詳細な断面構造を示す模式断面図である。 接合前の接合材料のＳｎ層の厚み１５μｍに対して、接合前の接合材料のＣｕ層の厚みを変化させた場合の接合後の接合部のＣｕ層の厚さとの関係を示すグラフである。 従来のパワー半導体モジュールの接合部の断面図である。
　第１の態様に係る接合構造体は、基板の電極と、
　半導体素子の電極と、
　前記基板の電極と前記半導体素子の電極との間を接合する接合部と、
を備え、
　前記接合部は、
　　ＣｕＳｎ系の金属間化合物を含む、第１の金属間化合物層と、
　　Ｂｉ層と、
　　ＣｕＳｎ系の金属間化合物を含む、第２の金属間化合物層と、
　　Ｃｕ層と、
　　ＣｕＳｎ系の金属間化合物を含む、第３の金属間化合物層と、
が前記基板の電極から前記半導体素子の電極に向かって順に配置されている。
　第２の態様に係る接合構造体は、上記第１の態様において、前記接合部は、前記第３の金属間化合物層と前記半導体素子の電極との間に、さらに、
　　Ｂｉ層と、
　　ＣｕＳｎ系の金属間化合物を含む、第４の金属間化合物層と、
が順に配置されていてもよい。
　第３の態様に係る接合構造体は、上記第１の態様又は第２の態様において、前記ＣｕＳｎ系の金属間化合物は、Ｃｕ６Ｓｎ５、及び、Ｃｕ３Ｓｎの少なくとも一つの金属間化合物を含んでもよい。
　第４の態様に係る接合構造体は、上記第１から第３の態様のうちのいずれか一つの態様において、前記Ｃｕ層の厚さが６．２μｍ以上であってもよい。
　第５の態様に係る接合構造体は、上記第４の態様において、前記接合部と前記半導体素子の電極との接合面の面積は、５ｍｍ２以上であって１００ｍｍ２以下であってもよい。
　第６の態様に係る接合構造体は、上記第１の態様又は第２の態様において、前記第１の金属間化合物層は、ＣｕＳｎ系の金属間化合物を有し、ＡｇＳｎ系金属間化合物を含んでもよい。
　第７の態様に係る接合構造体は、上記第２の態様において、前記第４の金属間化合物層は、ＣｕＳｎ系の金属間化合物を有し、ＡｇＳｎ系金属間化合物を含んでもよい。
　第８の態様に係る接合材料は、基板の電極と半導体素子の電極との間に挿入する接合材料であって、
　前記接合材料は、
　　Ｓｎ層と、
　　Ｃｕ層と、
　　Ｓｎ－Ｂｉ層と、
が順に配置され、
　前記Ｃｕ層の厚さは、隣接する前記Ｓｎ層及び前記Ｓｎ－Ｂｉ層の厚さ以上である。
　第９の態様に係る接合材料は、基板の電極と半導体素子の電極との間に挿入する接合材料であって、
　前記接合材料は、
　　第１のＳｎ－Ｂｉ層と、
　　Ｃｕ層と、
　　第２のＳｎ－Ｂｉ層と、
が順に配置され、
　前記Ｃｕ層の厚さは、隣接する前記第１及び第２のＳｎ－Ｂｉ層のそれぞれの厚さ以上である。
　以下、実施の形態に係る接合構造体及び接合材料について、添付図面を参照しながら説明する。なお、図面において実質的に同一の部材には同一の符号を付している。
（実施の形態１）
　図１は、実施の形態１に係る接合部１０４で接合されたパワー半導体モジュール１００の断面図である。このパワー半導体モジュール１００は、基板１０１と、基板１０１上の電極１０３に接合部１０４を介して接合された半導体素子１０２と、によって構成されている。また、半導体素子１０２の電極２０５と、接合部１０４と、電極１０３とによって、接合構造体１０６を構成する。
　次に、この形成された接合構造体１０６について、図２（ａ）及び（ｂ）を用いて詳細に説明する。図２（ａ）は、接合構造体１０６の詳細な断面構造を示す断面図である。この接合構造体１０６では、電極１０３と、半導体素子１０２の電極２０５と、電極１０３と電極２０５とを接合する接合部１０４と、を備えている。接合部１０４は、電極１０３の側から半導体素子１０２の電極２０５の側に向かって、ＣｕＳｎ系の金属間化合物を含む第１の金属間化合物層２０７ｃと、Ｂｉ層２０９と、ＣｕＳｎ系の金属間化合物を含む第２の金属間化合物層２０７ｄと、Ｃｕ層２００と、ＣｕＳｎ系の金属間化合物を含む第３の金属間化合物層２０８ｃと、が順に配置されている。さらに、図２（ｂ）は、図２（ａ）の３つの層の拡大断面図である。この図２（ｂ）に示されるように、第２の金属間化合物層２０７ｄとＣｕ層２００との境界面、及び、第３の金属間化合物層２０８ｃとＣｕ層２００との境界面は、平面ではなく凹凸面となる。そのため、第２の金属間化合物層２０７ｄと第３の金属間化合物層２０８ｃとの間に挟まれたＣｕ層２００は、その厚さとして、最小厚さｔｍｉｎから最大厚さｔｍａｘまでの幅を持った厚さを有するものと考えられる。
　図２（ａ）及び（ｂ）に示すように、この接合構造体１０６は、電極１０３と半導体素子１０２の電極２０５とを接合する接合部１０４において、第２及び第３の金属間化合物層２０７ｄ、２０８ｃに挟まれた層状のＣｕ層２００を有することと、第１及び第２の金属間化合物層２０７ｃ、２０７ｄに挟まれた層状のＢｉ層２０９と、を有することを特徴とする。このような積層構造を有するので、接合部１０４に含まれる各層２０７ｃ、２０９、２０７ｄ、２００、２０８ｃが十分な耐熱性を有すると共に、第２及び第３の金属間化合物層２０７ｄ、２０８ｃに挟まれた層状のＣｕ層２００によって接合部１０４における延性を保つことができる。加えて、第１及び第２の金属間化合物２０７ｃ、２０７ｄに挟まれた層状のＢｉ層２０９によって低弾性金属層による応力緩和を図れる。理由については、追って説明する。以上により、この接合構造体１０６は、接合プロセスにおける耐熱性と、熱応力に対してＣｕの延性とＢｉの低弾性による応力緩和とを両立させることができる。特に、この接合構造体１０６では、熱応力に対して延性を示すことによって、半導体素子１０２のクラック発生及び半導体素子１０２と接合部１０４との剥離を防ぐことができる。
＜接合構造体の製造方法＞
　図３（ａ）～（ｃ）は、実施の形態１における接合構造体の製造工程のフロー図である。図３（ａ）は、接合材料２０３を準備する工程、及び、電極１０３上に接合材料２０３を供給する工程を示す断面図である。図３（ｂ）は、接合材料２０３のＳｎ層２０２の上に半導体素子１０２を載置する工程を示す断面図である。図３（ｃ）は、図３（ｂ）の後、自然冷却させて接合部２１２を得る工程を示す断面図である。
　（１）まず、図３（ａ）に示すように、Ｓｎ－Ｂｉ層２０１、Ｃｕ層２００、Ｓｎ層２０２が順に配置された接合材料２０３を用意する。この接合材料２０３は、例えば、厚み５０μｍのＣｕ層２００の厚み方向の下面に厚み１０μｍのＳｎ－５８ｗｔ％Ｂｉ（以下、Ｓｎ－Ｂｉと略記）を形成したＳｎ－Ｂｉ層２０１と、Ｃｕ層２００の上面に厚み１０μｍのＳｎ層２０２と、を有する。なお、上記厚さは一例であって、これに限られるものではない。また、Ｓｎ－Ｂｉの組成は溶融時の濡れ性と接合後に単層で残存させる為には、共晶組成に対して±５ｗｔ％以内のバラつき範囲であることが望ましい。Ｓｎ－Ｂｉ層２０１は、例えば、Ｃｕ層２００の下面について電解めっき法又は無電解めっきによって設けることができる。好ましくは電解めっき法によってＳｎ－Ｂｉ層２０１を設けることができる。また、Ｓｎ層２０２も電解めっき法又は無電解めっきによって設けることができる。好ましくは電解めっき法によってＳｎ層２０２を設けることができる。なお、Ｃｕ層２００の裏面にＳｎ－Ｂｉ層２０１を有し、表面にＳｎ層２０２を有する接合材料を得る方法は、上記方法に限られず、Ｃｕ箔の裏面にＳｎ－Ｂｉ箔を圧着し、表面にＳｎ箔を圧着することによって、接合材料２０３を構成してもよい。あるいは、Ｃｕ箔の裏面のＳｎ－Ｂｉと、表面のＳｎと、を真空蒸着法やディップで成膜して接合材料２０３を構成してもよい。また、電極１０３上に、Ｓｎ－Ｂｉ層２０１、Ｃｕ層２００、Ｓｎ層２０２を真空蒸着法で順に配置して接合材料２０３を構成して、電極１０３上に接合材料２０３を供給する工程を同時に行ってもよい。
　また、接合材料２０３のＣｕ層２００は、両面を挟むＳｎ－Ｂｉ層２０１及びＳｎ層２０２のそれぞれの厚さ以上であることが好ましい。さらに、Ｃｕ層２００は、その厚さとして１５μｍ以上、１００μｍ以下であることが好ましい。
　（２）次に、電極１０３上に接合材料２０３を供給する（図３（ａ））。電極１０３上に接合材料２０３を供給するに際しては、あらかじめ電極１０３を加熱しておく。具体的には、水素５％を含んだ窒素雰囲気中で、２８０℃に加熱した状態のＣｕ合金で構成された電極１０３を用いる。これによって、電極１０３上に接合材料２０３を供給した際に、接合材料２０３のＳｎ－Ｂｉ層２０１、Ｓｎ層２０２の濡れ性を確保できる。
　なお、Ｓｎ－Ｂｉ溶融時のＳｎとＣｕとの拡散速度を速める観点からはＢｉの融点である２７０℃以上でＳｎとＢｉが溶融していることが望ましい。この場合において、加熱温度２７０℃～２９０℃の範囲で良好な濡れ性を有することを実際に確認した。そこで、後述の実施例においては設備の温度バラつきを鑑み、加熱温度を中央値の２８０℃に設定した。
　（３）次に、接合材料２０３のＳｎ層２０２の上に半導体素子１０２を載置する（図３（ｂ））。接合材料２０３の上に半導体素子１０２を載置するに際しては、前述の接合材料２０３の供給工程と同様に、水素５％を含んだ窒素雰囲気中で、図３（ａ）の工程から連続で２８０℃に加熱した状態の電極１０３を用いる。
　半導体素子１０２としては、例えば、ＧａＮで構成されているものを用いることができる。また半導体素子１０２は、例えば、厚み０．３ｍｍ、４ｍｍ×５ｍｍの大きさを有するものを用いることができる。また、半導体素子１０２には、電極２０５として、例えば、厚み１μｍのＡｇ層２０５を成膜させている。このＡｇ層２０５が接合材料２０３のＳｎ層２０２に接するように、半導体素子１０２を５０ｇｆ～１５０ｇｆ程度の荷重で、電極１０３に供給された接合材料２０３のＳｎ層２０２の上に載置する。
　（４）次に、水素５％を含んだ窒素雰囲気中で、図３（ｂ）から連続で２８０℃に加熱した状態の電極１０３のままで、半導体素子１０２を接合材料２０３の上に載置してから約３０分間放置させた後に加熱を停止させ、水素５％を含んだ窒素雰囲気中で自然冷却に切り替える（図３（ｃ））。これにより、電極１０３と半導体素子１０２の電極２０５とを接合させる接合部２１２を形成させ、接合構造体を製造することができる。
　＜接合部の形成について＞
　さらに、図４（ａ）～（ｃ）を用いて、接合構造体１０６の電極１０３と半導体素子１０２とを接合する接合部２１２の形成について説明する。
　図４（ａ）と（ｂ）は、図３（ｂ）と（ｃ）の工程間における接合構造体１０６の状態変化を示した図である。図４（ｃ）は、図３（ｃ）に相当する接合構造体１０６を示した図であり、接合部２１２を詳細に示している。
　ａ）金属間化合物層２０７ａ、２０７ｂ、及びＢｉ層２０９ａ、２０９ｂ、及び、金属間化合物層２０８ａ、２０８ｂの形成
　図４（ａ）は、電極１０３上に供給された図３で説明した接合材料２０３の上に、半導体素子１０２を載置した直後の模式断面図である。電極１０３を加熱することによって、Ａｇ層２０５とＳｎ層２０２との界面では、拡散反応によりＡｇＳｎ系の金属間化合物を含む金属間化合物層２０８ｂが形成される。また、接合材料２０３のＳｎ層とＣｕ層との界面では、拡散反応によりＣｕＳｎ系の金属間化合物からなる金属間化合物層２０８ａが形成される。
　また、接合材料２０３のＳｎ－Ｂｉ層２０１と電極１０３との界面では、拡散反応によりＣｕＳｎ系の金属間化合物からなる金属間化合物層２０７ａが形成される。また、接合材料２０３のＳｎ－Ｂｉ層２０１とＣｕ層２００との界面では、拡散反応によりＣｕＳｎ系の金属間化合物からなる金属間化合物層２０７ｂが形成される。更に、金属間化合物層２０７ａ、２０７ｂとＳｎ－Ｂｉ層２０１との間に、Ｃｕとは拡散反応しないＢｉが析出してＢｉ層２０９ａ、２０９ｂがそれぞれ形成し始める。
　以上の反応の結果、金属間化合物層２０７ａ、Ｂｉ層２０９ａ、Ｓｎ－Ｂｉ層２０１、Ｂｉ層２０９ｂ、金属間化合物層２０７ｂ、Ｃｕ層２００、金属間化合物層２０８ａ、Ｓｎ層２０２、金属間化合物層２０７ｂは、接合部２１２ａを構成する。
　ｂ）Ｓｎ－Ｂｉ層２０１、及び、Ｓｎ層２０２の消失
　図４（ｂ）は、図４（ａ）から１５分間放置した状態、つまり電極１０３上に半導体素子１０２が接合材料２０３を介して載置されてから１５分間後の模式断面図である。２８０℃で加熱した状態で１５分間放置することで、図４（ａ）で形成した金属間化合物層２０８ａ、２０８ｂと金属間化合物層２０７ａと２０７ｂとがそれぞれ成長し、図４（ａ）に記載のＳｎ層２０２及びＳｎ－Ｂｉ層２０１が完全に消失する。
　具体的には、Ｓｎ層２０２を挟む金属間化合物層２０８ａ、２０８ｂが成長して、Ｓｎ層２０２を消失させる。その結果、層状のバルクのＣｕＳｎ系の金属間化合物の中にＡｇＳｎ化合物が微細に均一分散した状態で混在した第３の金属間化合物層２０８ｃが形成される。特に、第３の金属間化合物２０８ｃにおいて主相となるＣｕＳｎ系の金属間化合物は、例えば、Ｃｕ６Ｓｎ５、Ｃｕ３Ｓｎである。また、第２相として含まれるＡｇＳｎ系の金属間化合物は、例えば、Ａｇ３Ｓｎである。なお、上記金属間化合物の組成は、例えば走査型電子顕微鏡（ＳＥＭ）に搭載されたＥＤＸ（Ｅｎｅｒｇｙ　ｄｉｓｐｅｒｓｉｏｎ　Ｘ－ｒａｙ　ａｎａｌｙｓｉｓ）等によって確認できる。
　また、Ｓｎ－Ｂｉ層２０１を挟む金属間化合物層２０７ａ、２０７ｂが成長して、Ｓｎ－Ｂｉ層２０１が消失して、ＣｕＳｎ系の金属間化合物による第１及び第２の金属間化合物層２０７ｃ、２０７ｄと、Ｂｉ層２０９と、が形成される。この場合、ＣｕＳｎ系の金属間化合物は、例えば、Ｃｕ６Ｓｎ５、Ｃｕ３Ｓｎである。
　さらに、この場合において、元の接合材料２０３のＣｕ層２００は、拡散反応によってその一部が第２及び第３の金属間化合物層２０７ｄ、２０８ｃに変化するが、層状のＣｕ層２００が残存する（図２（ａ）及び（ｂ）参照。）。
　以上の反応の結果、第１の金属間化合物層２０７ｃ、Ｂｉ層２０９、第２の金属間化合物層２０７ｄ、Ｃｕ層２００、第３の金属間化合物層２０８ｃは、接合部２１２ｂを構成する。この接合部２１２ｂは、上記接合部２１２ａとは、明らかにその構成が異なる。
　なお、ここでは加熱時間を１５分間としたが、これに限られず、加熱時間を４５分以内としてもよい。後述のように、加熱時間が４５分以内であれば、電極１０３のＣｕが酸化して変色することを抑制できる。
　ｃ）接合構造体１０６の形成
　図４（ｃ）は、図４（ｂ）の加熱状態から室温まで自然冷却させ、接合構造体１０６を完成させた模式断面図である。加熱状態から室温まで自然冷却することによって、図４（ｂ）の積層状態を維持したまま、図４（ｃ）の接合構造体１０６を得ることができる。なお、接合部２１２は、上記接合部２１２ｂとほぼ同様の構成を有するが、各金属間化合物において温度に応じて高温相／低温相等が存在する場合には、その組成が一部変化する場合がある。
　例えば、図４（ｃ）に示すように、電極１０３と、半導体素子１０２の電極２０５との間を、接合部２１２により接合される。接合部２１２には、ＡｇＳｎ金属間化合物とＣｕＳｎ金属間化合物とが混在した第３の金属間化合物層２０８ｃと、Ｃｕ層２００と、ＣｕＳｎ金属間化合物による第２の金属間化合物層２０７ｄと、Ｂｉ層２０９と、ＣｕＳｎ金属間化合物による第１の金属間化合物層２０７ｃと、を含む。また、Ｃｕ層２００は、平均厚み４．８μｍ（断面観察でＮ＝１０点（一断面あたり５点を計測、２断面について計測）測定の平均）を有する。
＜本実施の形態１の特徴であるＳｎ－Ｂｉ層及びＳｎ層の消失、並びに、層状のＣｕ層、Ｂｉ層の残存について＞
　図４（ｃ）に示されるように、この実施の形態１に係る接合構造体１０６では、図３で説明した接合材料２０３のＳｎ－Ｂｉ層２０１、Ｃｕ層２００、Ｓｎ層２０２のうち、Ｓｎ－Ｂｉ層２０１、及び、Ｓｎ層２０２を消失させている。一方、第２及び第３の金属間化合物層２０７ｄ、２０８ｃに挟まれた層状のＣｕ層２００を残存させて、接合部２１２にＣｕ層２００による延性を得ることができる。また、第１及び第２の金属間化合物層２０７ｃ、２０７ｄに挟まれたＢｉ層２０９を残存させ、Ｂｉ層２０９による低弾性を得ることができる。
　一方、仮想的に、接合材料のうち、逆に、Ｓｎ－Ｂｉ層を残存させて接合部の延性を保とうとした場合には、Ｓｎ－Ｂｉの融点が１３９℃と低いため、パワー半導体モジュールの動作時の半導体素子の発熱温度２５０℃における耐熱性が失われる。これは、Ｓｎ－Ｂｉ層を残すことにより、例えば、Ｓｎ－Ｂｉが層状に残存した場合、半導体素子の発熱温度２５０℃において、半導体素子と電極との位置がずれる等の不具合が生じる可能性がある為である。
　そのため、本発明者は、Ｓｎ－ＢｉではなくＣｕ層とＢｉ層とを残存させることを考えた。この場合、電極としてＡｇやＣｕが汎用されているため、電極側のＡｇ及びＣｕを残せばよいと考えることもできる。しかし、半導体素子の電極と基板の電極との間の接合部内が全て金属間化合物層となった場合には、たとえ電極側にＣｕ層が残っていても接合部自体に十分な延性を保つことができず、熱応力に対して半導体素子へのクラック発生及び半導体素子と接合部との剥離防止を達成できない。そこで、本発明者は、図４（ｃ）に示すように、第２及び第３の金属間化合物層２０７ｄ、２０８ｃに挟まれた層状のＣｕ層２００を残存させることで接合部２１２に延性を持たせること、更にはＢｉ層２０９を残存させることで低弾性化することを考えて、実施の形態１の構成に至ったものである。
　この接合構造体の接合部のクラック発生、及び、剥離が起こらない理由としては、以下のことが推察される。
　図４（ｃ）に示すように、接合部２１２の第３の金属間化合物層２０８ｃを構成するＡｇＳｎ化合物、ＣｕＳｎ化合物の融点は、それぞれ４８０℃以上、及び、４１５℃以上である。また、第１及び第２の金属間化合物層２０７ｃ、２０７ｄを構成するＣｕＳｎ化合物の融点は、４１５℃以上である。さらに、Ｃｕ層２００の融点は１０００℃以上であり、Ｂｉ層２０９の融点は２７０℃である。以上のことから、パワー半導体モジュールとして使用する際の半導体素子１０２の動作時の発熱に対する耐熱性２５０℃に対して接合部２１２の全ての構成が上記耐熱性の基準２５０℃より高融点側にあることより、耐熱性を確保したと考えられる。
　また、かかる構成によれば、接合部２１２は、ＡｇＳｎ化合物とＣｕＳｎ化合物が混在した第３の金属間化合物層２０８ｃと、層状のＣｕ層２００と、第２の金属間化合物層２０７ｄと、Ｂｉ層２０９と、第１の金属間化合物層２０７ｃとを有する。この接合部２１２によって半導体素子１０２と電極１０３とを接合することにより、従来技術で得られなかった接合プロセスにおける熱応力に対して半導体素子のクラック発生或いは半導体素子と接合部との剥離を防ぐことと、パワー半導体モジュールの動作時の半導体素子の発熱２５０℃に対する耐熱性の確保と、を両立することができる。これにより、半導体素子と基板の電極とを品質良く接合して接合信頼性を上げることができる。そこで、本実施の形態１における接合構造体は、従来の課題を解決したものと言える。
（実施の形態２）
　図５（ａ）は、実施の形態２に係る接合構造体１０６の詳細な断面構造を示す断面図である。図５（ｂ）は、図５（ａ）のＣｕ層２００の拡大断面図である。図６（ａ）～（ｃ）は、実施の形態２に係る接合構造体の製造工程のフロー図である。
　図５（ａ）に示すように、この実施の形態２に係る接合構造体１０６は、電極１０３と、半導体素子１０２の電極２０５と、両者の間の接合部１０４と、を備えている。図６（ａ）の断面図に示すように、実施の形態１に係る接合材料と比較すると、実施の形態２で用いる接合材料２１３は、電極１０３側と半導体素子１０２の電極２０５との間で、Ｃｕ層２００に対してＳｎ－Ｂｉ層２０４とＳｎ層２０６の配置が上下逆の配置である点で相違する。その結果、形成される接合部１０４としては、図５（ａ）に示すように、電極１０３の側から半導体素子１０２の電極２０５の側に向かって、ＣｕＳｎ系の金属間化合物を含む第１の金属間化合物層２１７ｃと、Ｃｕ層２００と、ＣｕＳｎ系の金属間化合物を含む第２の金属間化合物層２１８ｃと、Ｂｉ層２２０と、ＣｕＳｎ系の金属間化合物を含む第３の金属間化合物層２１８ｄと、が順に配置されている。
　図５（ａ）に示すように、この実施の形態２に係る接合構造体１０６は、実施の形態１に係る接合構造体と同様に、電極１０３と半導体素子１０２の電極２０５とを接合する接合部１０４において、第１及び第２の金属間化合物層２１７ｃ、２１８ｃに挟まれた層状のＣｕ層２００を有することと、第２及び第３の金属間化合物層２１８ｃ、２１８ｄに挟まれた層状のＢｉ層２２０と、を有することを特徴とする。このような積層構造を有するので、接合部１０４に含まれる各層２１７ｃ、２００、２１８ｃ、２２０、２１８ｄが十分な耐熱性を有すると共に、第１及び第３の金属間化合物層２１７ｃ、２１８ｃに挟まれた層状のＣｕ層２００によって接合部１０４における延性を保つことができる。加えて、第２及び第３の金属間化合物２１８ｃ、２１８ｄに挟まれた層状のＢｉ層２２０によって低弾性金属層による応力緩和を図れる。以上により、この接合構造体は、接合プロセスにおける耐熱性と、熱応力に対してＣｕの延性とＢｉの低弾性による応力緩和とを両立させることができる。特に、この接合構造体１０６では、熱応力に対して延性を示すことによって半導体素子１０２のクラック発生及び半導体素子１０２と接合部１０４との剥離を防ぐことができる。
＜接合構造体の製造方法＞
　図６（ａ）～（ｃ）は、実施の形態２に係る接合構造体の製造工程のフロー図である。
　実施の形態２の接合構造体の製造工程では、実施の形態１の接合構造体の製造工程と比較して、Ｃｕ層２００の表面にＳｎ－Ｂｉ層２０４を有し、裏面にＳｎ層２０６を有する接合材料２１３を用いる点で相違する。なお、Ｓｎ－Ｂｉ層２０４、Ｓｎ層２０６の組成、作成方法等については、実施の形態１と実質的に同一であってもよい。
（実施の形態３）
　図７（ａ）は、実施の形態３に係る接合構造体１０６の詳細な断面構造を示す断面図である。この接合構造体１０６では、電極１０３と、半導体素子１０２の電極２０５と、電極１０３と電極２０５とを接合する接合部１０４と、を備えている。接合部１０４は、電極１０３の側から半導体素子１０２の電極２０５の側に向かって、ＣｕＳｎ系の金属間化合物を含む第１の金属間化合物層２２７と、Ｂｉ層２２９と、ＣｕＳｎ系の金属間化合物を含む第２の金属間化合物層２２７ｄと、Ｃｕ層２００と、ＣｕＳｎ系の金属間化合物を含む第３の金属間化合物層２２８ｃと、Ｂｉ層２３０と、ＣｕＳｎ系の金属間化合物を含む第４の金属間化合物層２２８ｄと、が順に配置されている。さらに、図７（ｂ）は、図７（ａ）の３つの層の拡大断面図である。この図７（ｂ）に示されるように、第２の金属間化合物層２２７ｄとＣｕ層２００との境界面、及び、第３の金属間化合物層２２８ｃとＣｕ層２００との境界面は、平面ではなく凹凸面となる。そのため、第２の金属間化合物層２２７ｄと第３の金属間化合物層２２８ｃとの間に挟まれたＣｕ層２００は、その厚さとして、最小厚さｔｍｉｎから最大厚さｔｍａｘまでの幅を持った厚さを有するものと考えられる。
　図７（ａ）及び（ｂ）に示すように、この接合構造体１０６は、電極１０３と半導体素子１０２の電極２０５とを接合する接合部１０４において、第２及び第３の金属間化合物層２２７ｄ、２２８ｃに挟まれた層状のＣｕ層２００を有することと、第１及び第２の金属間化合物層２２７ｃ、２２７ｄに挟まれた層状のＢｉ層２２９と、第３及び第４の金属間化合物層２２８ｃ、２２８ｄに挟まれた層状のＢｉ層２３０と、を有することを特徴とする。このような積層構造を有するので、接合部１０４に含まれる各層２２７ｃ、２２９、２２７ｄ、２００、２２８ｃ、２３０、２２８ｄが十分な耐熱性を有すると共に、第２及び第３の金属間化合物層２２７ｄ、２２８ｃに挟まれた層状のＣｕ層２００によって接合部１０４における延性を保つことができる。加えて、第１及び第２の金属間化合物２２７ｃ、２２７ｄに挟まれた層状のＢｉ層２２９と、第３及び第４の金属間化合物２２８ｃ、２２８ｄに挟まれた層状のＢｉ層２３０と、によって低弾性金属層による応力緩和を図れる。理由については、追って説明する。以上により、この接合構造体１０６は、接合プロセスにおける耐熱性と、熱応力に対してＣｕの延性とＢｉの低弾性による応力緩和とを両立させることができる。特に、この接合構造体１０６では、熱応力に対して延性を示すことによって半導体素子１０２のクラック発生及び半導体素子１０２と接合部１０４との剥離を防ぐことができる。
＜接合構造体の製造方法＞
　図８（ａ）～（ｃ）は、実施の形態３における接合構造体の製造工程のフロー図である。
　（１）まず、第１のＳｎ－Ｂｉ層２０１、Ｃｕ層２００、第２のＳｎ－Ｂｉ層２０４が順に配置された接合材料２２３を用意する。この接合材料２２３は、例えば、厚み５０μｍのＣｕ層２００の厚み方向の上下各々の表面に厚み１０μｍのＳｎ－５８ｗｔ％Ｂｉ（以下、Ｓｎ－Ｂｉと略記）を形成した第１のＳｎ－Ｂｉ層２０１、第２のＳｎ－Ｂｉ層２０４を有する。なお、上記厚さは一例であって、これに限られるものではない。また、Ｓｎ－Ｂｉの組成は溶融時の濡れ性と接合後に単層で残存させる為には、共晶組成に対して±５ｗｔ％以内のバラつき範囲であることが望ましい。第１及び第２のＳｎ－Ｂｉ層２０１，２０４は、例えば、Ｃｕ層２００の両面について電解めっき法又は無電解めっきによって設けることができる。好ましくは電解めっき法によって第１及び第２のＳｎ－Ｂｉ層２０１、２０４を設けることができる。なお、Ｃｕ層２００の表裏面に第１及び第２のＳｎ－Ｂｉ層２０１、２０４を有する接合材料を得る方法は、上記方法に限られず、Ｃｕ箔の表裏面のそれぞれにＳｎ－Ｂｉ箔を圧着することによって、接合材料２２３を構成してもよい。あるいは、Ｃｕ箔の表裏面のそれぞれにＳｎ－Ｂｉを真空蒸着法やディップで成膜して接合材料２２３を構成してもよい。また、電極１０３上に、第１のＳｎ－Ｂｉ層２０１、Ｃｕ層２００、第２のＳｎ－Ｂｉ層２０４を真空蒸着法で順に配置して接合材料２２３を構成して、電極１０３上に接合材料２２３を供給する工程を同時に行ってもよい。
　また、接合材料２２３のＣｕ層２００は、両面を挟む第１のＳｎ－Ｂｉ層２０１及び第２のＳｎ－Ｂｉ層２０４のそれぞれの厚さ以上であることが好ましい。さらに、Ｃｕ層２００は、その厚さとして１５μｍ以上、１００μｍであることが好ましい。
　（２）次に、電極１０３上に接合材料２２３を供給する（図８（ａ））。電極１０３上に接合材料２２３を供給するに際しては、あらかじめ電極１０３を加熱しておく。具体的には、水素５％を含んだ窒素雰囲気中で、２８０℃に加熱した状態のＣｕ合金で構成された電極１０３を用いる。これによって、電極１０３上に接合材料２２３を供給した際に、接合材料２２３の第１のＳｎ－Ｂｉ層２０１、第２のＳｎ－Ｂｉ層２０４の濡れ性を確保できる。
　なお、Ｓｎ－Ｂｉ溶融時のＳｎとＣｕとの拡散速度を速める観点からはＢｉの融点である２７０℃以上でＳｎとＢｉが溶融していることが望ましい。この場合において、加熱温度２７０℃～２９０℃の範囲で良好な濡れ性を確認した。そこで、後述の実施例においては設備の温度バラつきを鑑み、加熱温度を中央値の２８０℃に設定した。
　（３）次に、接合材料２２３の第２のＳｎ－Ｂｉ層２０４の上に半導体素子１０２を載置する（図８（ｂ））。接合材料２２３の上に半導体素子１０２を載置するに際しては、前述の接合材料２２３の供給工程と同様に、水素５％を含んだ窒素雰囲気中で、図８（ａ）から連続で２８０℃に加熱した状態の電極１０３を用いる。
　半導体素子１０２としては、例えば、ＧａＮで構成されているものを用いることができる。また半導体素子１０２は、例えば、厚み０．３ｍｍ、４ｍｍ×５ｍｍの大きさを有するものを用いることができる。また、半導体素子１０２には、電極２０５として、例えば、厚み１μｍのＡｇ層２０５を成膜させている。このＡｇ層２０５が接合材料２２３の第２のＳｎ－Ｂｉ層２０４に接するように、半導体素子１０２を５０ｇｆ～１５０ｇｆ程度の荷重で、電極１０３に供給された接合材料２２３の上に載置する。
　（４）次に、水素５％を含んだ窒素雰囲気中で、図８（ｂ）から連続で２８０℃に加熱した状態の電極１０３のままで、半導体素子１０２を接合材料２２３の上に載置してから約３０分間放置させた後に加熱を停止させ、水素５％を含んだ窒素雰囲気中で自然冷却に切り替える（図８（ｃ））。これにより、電極１０３と半導体素子１０２の電極２０５とを接合させる接合部２３２を形成させ、接合構造体を製造することができる。
　＜接合部の形成について＞
　さらに、図９（ａ）～（ｃ）を用いて、接合構造体１０６の電極１０３と半導体素子１０２とを接合する接合部２３２の形成について説明する。
　図９（ａ）と（ｂ）は、図８（ｂ）と（ｃ）の工程間における接合構造体１０６の状態変化を示した図であり、図９（ｃ）は、図８（ｃ）に相当する接合構造体１０６を示し、接合部２３２を詳細に示している。
　ａ）金属間化合物層２２７ａ、２２７ｂ、及びＢｉ層２２９ａ、２２９ｂ、及び、金属間化合物層２２８ａ、２２８ｂ、及びＢｉ層２３０ａ、２３０ｂの形成
　図９（ａ）は、電極１０３上に供給された図８で説明した接合材料２２３の上に、半導体素子１０２を載置した直後の模式断面図である。電極１０３を加熱することによって、図８の接合材料２２３のＡｇ層２０５と第２のＳｎ－Ｂｉ層２０４との界面では、拡散反応によりＡｇＳｎ系の金属間化合物を含む金属間化合物層２２８ｂが形成される。また、接合材料２２３の第２のＳｎ－Ｂｉ層２０４とＣｕ層２００との界面では、拡散反応によりＣｕＳｎ系の金属間化合物からなる金属間化合物層２２８ａが形成される。更に、金属間化合物層２２８ａ、２２８ｂと第２のＳｎ－Ｂｉ層２０４との間に、Ｃｕとは拡散反応しないＢｉが析出してＢｉ層２３０ａ、２３０ｂがそれぞれ形成し始める。
　また、接合材料２２３の第１のＳｎ－Ｂｉ層２０１と電極１０３との界面では、拡散反応によりＣｕＳｎ系の金属間化合物からなる金属間化合物層２２７ａが形成される。また、接合材料２２３の第１のＳｎ－Ｂｉ層２０１とＣｕ層２００との界面では、拡散反応によりＣｕＳｎ系の金属間化合物からなる金属間化合物層２２７ｂが形成される。更に、金属間化合物層２２７ａ、２２７ｂと第１のＳｎ－Ｂｉ層２０１との間に、Ｃｕとは拡散反応しないＢｉが析出してＢｉ層２２９ａ、２２９ｂがそれぞれ形成し始める。
　以上の反応の結果、金属間化合物層２２７ａ、Ｂｉ層２２９ａ、第１のＳｎ－Ｂｉ層２０１、Ｂｉ層２２９ｂ、金属間化合物層２２７ｂ、Ｃｕ層２００、金属間化合物層２２８ａ、Ｂｉ層２３０ａ、第２のＳｎ－Ｂｉ層２０４、Ｂｉ層２３０ｂ、金属間化合物層２２７ｂは接合部２３２ａを構成する。
　ｂ）第１及び第２のＳｎ－Ｂｉ層２０１、２０４の消失
　図９（ｂ）は、図９（ａ）から１５分間放置した状態、つまり電極１０３上に半導体素子１０２が接合材料２２３を介して載置されてから１５分間後の模式断面図である。２８０℃で加熱した状態で１５分間放置することで、図９（ａ）で形成した金属間化合物層２２８ａ、２２８ｂと金属間化合物層２２７ａと２２７ｂとがそれぞれ成長し、図９（ａ）に記載の第２のＳｎ－Ｂｉ層２０４及び第１のＳｎ－Ｂｉ層２０１が完全に消失する。
　具体的には、第２のＳｎ－Ｂｉ層２０４を挟む金属間化合物層２２８ａ、２２８ｂが成長して、第２のＳｎ－Ｂｉ層２０４を消失させる。その結果、層状のバルクのＣｕＳｎ系の金属間化合物の中にＡｇＳｎ化合物が微細に均一分散した状態で混在した第４の金属間化合物層２２８ｄと、層状のバルクのＣｕＳｎ系の金属間化合物である第３の金属間化合物層２２８ｃと、Ｂｉ層２３０と、が形成される。特に、第４の金属間化合物２２８ｄにおいて主相となるＣｕＳｎ系の金属間化合物は、例えば、Ｃｕ６Ｓｎ５、Ｃｕ３Ｓｎである。また、第２相として含まれるＡｇＳｎ系の金属間化合物は、例えば、Ａｇ３Ｓｎである。なお、上記金属間化合物の組成は、例えば走査型電子顕微鏡（ＳＥＭ）に搭載されたＥＤＸ（Ｅｎｅｒｇｙ　ｄｉｓｐｅｒｓｉｏｎ　Ｘ－ｒａｙ　ａｎａｌｙｓｉｓ）等によって確認できる。
　また、第１のＳｎ－Ｂｉ層２０１を挟む金属間化合物層２２７ａ、２２７ｂが成長して、第１のＳｎ－Ｂｉ層２０１が消失して、ＣｕＳｎ系の金属間化合物による第１及び第２の金属間化合物層２２７ｃ、２２７ｄと、Ｂｉ層２２９と、が形成される。この場合、ＣｕＳｎ系の金属間化合物は、例えば、Ｃｕ６Ｓｎ５、Ｃｕ３Ｓｎである。
　さらに、この場合において、元の接合材料２２３のＣｕ層２００は、拡散反応によってその一部が第２及び第３の金属間化合物層２２７ｄ、２２８ｃに変化するが、層状のＣｕ層２００が残存する（図９（ｂ））。
　以上の反応の結果、第１の金属間化合物層２２７ｃ、Ｂｉ層２２９、第２の金属間化合物層２２７ｄ、Ｃｕ層２００、第３の金属間化合物層２２８ｃ、Ｂｉ層２３０、第４の金属間化合物層２２８ｄは、接合部２３２ｂを構成する。この接合部２３２ｂは、上記接合部２３２ａとは、明らかにその構成が異なる。
　なお、ここでは加熱時間を１５分間としたが、これに限られず、加熱時間を４５分以内としてもよい。後述のように、加熱時間が４５分以内であれば、電極１０３のＣｕが酸化して変色することを抑制できる。
　ｃ）接合構造体１０６の形成
　図９（ｃ）は、図９（ｂ）の加熱状態から室温まで自然冷却させ、接合構造体１０６を完成させた模式断面図である。加熱状態から室温まで自然冷却することによって、図９（ｂ）の積層状態を維持したまま、図９（ｃ）の接合構造体１０６を得ることができる。なお、接合部２３２は、上記接合部２３２ｂとほぼ同様の構成を有するが、金属間化合物において温度に応じて高温相／低温相等が存在する場合には、その組成が一部変化する場合がある。
　例えば、図９（ｃ）に示すように、電極１０３と、半導体素子１０２の電極２０５との間を、接合部２３２により接合される。接合部２３２には、ＡｇＳｎ金属間化合物とＣｕＳｎ金属間化合物とが混在した第４の金属間化合物層２２８ｄと、Ｂｉ層２３０と、ＣｕＳｎ金属間化合物による第３の金属間化合物層２２８ｃと、Ｃｕ層２００と、ＣｕＳｎ金属間化合物による第２の金属間化合物層２２７ｄと、Ｂｉ層２２９と、ＣｕＳｎ金属間化合物による第１の金属間化合物層２２７ｃと、を含む。また、Ｃｕ層２００は、平均厚み４．８μｍ（断面観察でＮ＝１０点（一断面あたり５点を計測、２断面について計測）測定の平均）を有する。
＜本実施の形態３の特徴である第１及び第２のＳｎ－Ｂｉ層の消失及び層状のＣｕ層、Ｂｉ層の残存について＞
　図９（ｃ）に示すように、この実施の形態３に係る接合構造体１０６では、図８で説明した接合材料２２３の第１のＳｎ－Ｂｉ層２０１、Ｃｕ層２００、第２のＳｎ－Ｂｉ層２０４のうち、第１及び第２のＳｎ－Ｂｉ層２０１、２０４を消失させている。一方、第２及び第３の金属間化合物層２２７ｄ、２２８ｃに挟まれた層状のＣｕ層２００を残存させて、接合部２３２にＣｕ層２００による延性を得ることができる。また、第１及び第２の金属間化合物層２２７ｃ、２２７ｄに挟まれたＢｉ層２２９と、第３及び第４の金属間化合物層２２８ｃ、２２８ｄに挟まれたＢｉ層２３０と、を残存させ、Ｂｉ層２２９、２３０による低弾性を得ることができる。
　一方、仮想的に、接合材料のうち、逆に、Ｓｎ－Ｂｉ層を残存させて接合部の延性を保とうとした場合には、Ｓｎ－Ｂｉの融点が１３９℃と低いため、パワー半導体モジュールの動作時の半導体素子の発熱温度２５０℃における耐熱性が失われる。これは、Ｓｎ－Ｂｉ層を残すことにより、例えば、Ｓｎ－Ｂｉが層状に残存した場合、半導体素子の発熱温度２５０℃において、半導体素子と電極との位置がずれる等の不具合が生じる可能性がある為である。
　そのため、本発明者は、Ｓｎ－ＢｉではなくＣｕ層とＢｉ層とを残存させることを考えた。この場合、電極としてＡｇやＣｕが汎用されているため、電極側のＡｇ及びＣｕを残せばよいと考えることもできる。しかし、半導体素子の電極と基板の電極との間の接合部内が全て金属間化合物層となった場合には、たとえ電極側にＣｕ層が残っていても接合部自体に十分な延性を保つことができず、熱応力に対して半導体素子へのクラック発生及び半導体素子と接合部との剥離防止を達成できない。そこで、本発明者は、図９（ｃ）に示すように、第２及び第３の金属間化合物層２２７ｄ、２２８ｃに挟まれた層状のＣｕ層２００を残存させることで接合部２３２に延性を持たせること、更にはＢｉ層２３０、２２９を残存させることで低弾性化することを考えて、実施の形態３の構成に至ったものである。
＜接合構造体の歩留まりの算出＞
　ここで、上記のように完成させた接合構造体を使用して、半導体素子中のクラック発生、半導体素子と接合部との界面剥離の確認のため、接合構造体の歩留まりを確認した。接合構造体の歩留まりの確認方法は、接合構造体を超音波映像で観察し、半導体素子中のクラック発生、半導体素子と接合部の界面剥離を判定し、半導体素子、接合部の表面積に対してクラック発生、剥離が２０％未満の歩留まり（Ｎ数＝２０）を算出した。
　接合構造体の歩留まりの良否判定は、８０％以上を○（良）、８０％未満を×（否）と区別するようにし、８０％以上（○）を良品としている。上記により完成させた接合構造体の歩留まりは１００％であったことから、○とし、良品と判定できる。
　この接合構造体の半導体素子中のクラック発生、半導体素子と接合部の界面剥離が起こらない理由としては、以下のことが推察される。
　この接合構造体の接合部において、上下の第２及び第３の金属間化合物層と比較して、塑性変形能を有するＣｕ層と、弾性率の低いＢｉ層と、が存在している。このことにより、Ｃｕ層がひずむことと、Ｂｉ層が応力を緩和することと、により接合プロセスにおける熱応力に対して半導体素子のクラック発生或いは半導体素子と接合部との剥離を防ぐことができると考えられる。
＜製品歩留まりの算出＞
　次に、上記のように完成させた接合構造体を使用して、ワイヤボンディング、封止を実施し、パワー半導体モジュールを形成させ、パワー半導体モジュールとして使用するための耐熱性を確認するため、製品歩留まりを算出した。
　製品の歩留まりの確認方法は、２５０℃の高温保存試験後１０００時間後に製品を超音波映像で観察し、接合構造体の接合部のクラック発生、剥離を判定し、接合部の表面積に対してクラック発生、剥離が２０％未満の製品歩留まり（Ｎ数＝２０）を算出した。
　製品の歩留まりの判定は、８０％以上を○（良）、８０％未満を×（否）と区別するようにし、８０％以上（○）を良品としている。
　上記のように完成させた接合構造体の製品歩留まりは１００％であったことから、○とし、良品と判定できる。
　この接合構造体の接合部のクラック発生、剥離が起こらない理由としては、以下のことが推察される。
　図９（ｃ）に示すように、接合部２３２の第３及び第４の金属間化合物層２２８ｃ、２２８ｄを構成するＡｇＳｎ化合物、ＣｕＳｎ化合物の融点は、それぞれ４８０℃以上、４１５℃以上である。また、第１及び第２の金属間化合物層２２７ｃ、２２７ｄを構成するＣｕＳｎ化合物の融点は４１５℃以上である。さらに、Ｃｕ層２００の融点は１０００℃以上、Ｂｉ層２２９、２３０の融点は２７０℃である。以上のことから、パワー半導体モジュールとして使用する際の半導体素子１０２の動作時の発熱に対する耐熱性２５０℃に対して接合部２３２の全ての構成が上記耐熱性の基準２５０℃より高融点側にあることより、耐熱性を確保したと考えられる。
　また、かかる構成によれば、図９（ｃ）に示すように、接合部２３２は、ＡｇＳｎ化合物とＣｕＳｎ化合物が混在した第４の金属間化合物層２２８ｄと、Ｂｉ層２３０と、ＣｕＳｎ系の金属間化合物による第３の金属間化合物層２２８ｃと、層状のＣｕ層２００と、第２の金属間化合物層２２７ｄと、Ｂｉ層２２９と、第１の金属間化合物層２２７ｃとを有する。この接合部２３２によって半導体素子１０２と電極１０３とを接合することにより、従来技術で得られなかった接合プロセスにおける熱応力に対して半導体素子のクラック発生或いは半導体素子と接合部との剥離を防ぐことと、パワー半導体モジュールの動作時の半導体素子の発熱温度２５０℃に対する耐熱性の確保と、を両立することができる。これにより、半導体素子と基板の電極とを品質良く接合して接合信頼性を上げることができる。そこで、本実施の形態３における接合構造体１０６は、従来の課題を解決したものと言える。
＜接合材料のＣｕ層の厚さとＳｎ－Ｂｉ層の厚さとの関係＞
　次に、接合材料のＣｕ層のＣｕ層の厚み、第１のＳｎ－Ｂｉ層、第２のＳｎ－Ｂｉ層のＳｎ－Ｂｉの厚みを等しくし、その厚さを変化させて接合プロセスにおける熱応力に対して半導体素子のクラック発生或いは半導体素子と接合部との剥離を防ぐこと（剥離防止性）、耐熱性を確認した。ここでＣｕ層の厚み０μｍの水準は従来例に相当する。
　但し、接合時の２８０℃で加熱した状態で保持する時間は４５分と限定した。これは、２８０℃で４５分以上加熱した状態で保持すると基板の電極のＣｕ合金の酸化による変色が激しく、後工程のワイヤボンディング、封止が実施できなくなる為である。
　Ｃｕ層のＣｕ層の厚さ、第１のＳｎ－Ｂｉ層、第２のＳｎ－Ｂｉ層のＳｎ－Ｂｉ層の厚さを変化させて、上記図７の説明で示した接合プロセスにて接合させた接合構造体について算出した接合構造体の歩留まりを表１に示す。また、製品歩留まりを表２に示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　この接合構造体の歩留まりの確認方法は、上述の方法と同様に、接合構造体を超音波映像で観察し、半導体素子中のクラック発生、半導体素子と接合部の界面剥離を判定し、半導体素子、接合部の表面積に対してクラック発生、剥離が２０％未満の歩留まり（Ｎ数＝２０）を算出した。接合構造体の歩留まりの判定は、８０％以上を○、８０％未満を×と区別するようにし、８０％以上（○）を良品としている。但し、歩留まりの判定が○であっても、接合構造体の断面解析で上記接合プロセスにてＳｎ－Ｂｉが全て消失していない水準は接合不良と判定している。
　ここで、接合構造体の歩留まりの判定が×であった水準に関しては、製品歩留まりは確認する必要が無いため、実施していない（従来例に相当する水準を除く）。これは、接合プロセスにおける熱応力に対して半導体素子のクラック発生或いは半導体素子と接合部との剥離を防ぐことと耐熱性の両方を満たす水準を確認することが目的であるからである。
　製品の歩留まりの確認方法は、上述の方法と同様に、２５０℃の高温保存試験後１０００時間後に製品を超音波映像で観察し、接合構造体の接合部のクラック発生、剥離を判定し、接合部の表面積に対してクラック発生、剥離の面積が２０％未満の製品歩留まり（Ｎ数＝２０）を算出した。製品の歩留まりの判定は、８０％以上を○（良）、８０％未満を×（否）と区別するようにし、８０％以上（○）を良品としている。
　表１の（１）接合構造体の歩留まりで良品、及び、表２の（２）製品の歩留まりで良品、つまり、両方で良品となっている水準は、接合材料２２３において、接合材料２２３におけるＳｎ－Ｂｉ層の厚さが５μｍ～１５μｍの範囲、且つ、接合材料におけるＣｕ層の厚さが１５μｍ～１００μｍの範囲であることがわかる。このことから、接合部の応力緩和性を確保する為には接合材料におけるＣｕ層の厚さが１５μｍ以上必要であり、耐熱性を確保する為には接合材料におけるＳｎ－Ｂｉ層の厚さは１５μｍ以下であることが必要であることがわかる。
　一方、従来例に相当する水準であるＣｕ層の厚さ０μｍは、（２）製品の歩留まりでは○、（１）の接合構造体の歩留まり×である。つまり、接合材料にＣｕ層が含まれないため、当然に接合構造体の接合部にもＣｕ層が存在しない。このように接合構造体の接合部にＣｕ層が含まれない場合には、耐熱性は有するものの応力緩和性に欠け、耐熱性と応力緩和性が両立できていない。このことから、従来例に対する本実施の形態３の構成の優位性を確認することができる。
＜接合前後のＣｕ層の厚みの関係＞
　次に、接合前の接合材料におけるＣｕ層の厚みと接合後の接合部におけるＣｕ層の厚みとの関係を検討した。これは、接合プロセスにおいて、接合材料において、ＳｎとＣｕが拡散反応により金属間化合物化すると、残存するＣｕ層が減少する為、実際に接合後に応力緩和に必要なＣｕ層の厚みを明らかにするためである。
　上述のように、図７（ｂ）は、接合構造体のＣｕ層の拡大断面図である。この図７（ｂ）を用いて、接合構造体の断面図から接合部のＣｕ層の厚さを測定する方法を説明する。まず、第２の金属間化合物層２２７ｄと第３の金属間化合物層２２８ｃとで挟まれるＣｕ層２００の厚みにおいて、最も薄い部分を最小厚さｔｍｉｎ、最も厚い部分を最大厚さｔｍａｘとして計測する。次に、断面図で任意の点Ｎ＝１０点（一断面当たり５点を計測、２断面について計測）の平均厚さを計測する。
　図１０は、接合前の接合材料におけるＳｎ－Ｂｉ層の厚み１５μｍに対して、接合前の接合材料のＣｕ層の厚みを変化させた場合の接合後の接合部のＣｕ層の厚さとの関係を示すグラフである。
　図１０から、接合前の接合材料におけるＣｕ層の厚み１５μｍ、Ｓｎ－Ｂｉ層の厚み１５μｍの場合、接合後の接合部において残存するＣｕ層の平均厚みは７．２μｍであり、最小厚さｔｍｉｎ３．７μｍである。このことから、少なくとも接合後に接合部のＣｕ層の最小厚さｔｍｉｎが３．７μｍ以上あれば、接合プロセスにおける熱応力に対して半導体素子のクラック発生或いは半導体素子と接合部との剥離を防ぐことと、耐熱性とを両立させることができると考えられる。
＜接合面の面積との関係＞
　次に、半導体素子の電極との接合面の面積を変化させ、接合プロセスにおける異なる熱応力に対して、半導体素子のクラック発生或いは半導体素子と接合部との剥離の有無を検討した。接合前の接合材料のＣｕ層の厚さ及び接合後の接合部のＣｕ層の厚さと、半導体素子の電極との接合面の面積とに対する半導体素子のクラック発生或いは半導体素子と接合部との剥離の有無の結果を表３に示す。
Figure JPOXMLDOC01-appb-T000003
　判定方法は、半導体素子のクラック発生或いは半導体素子と接合部との剥離無しが○、半導体素子のクラック発生或いは半導体素子と接合部との剥離有りが×である。
　表３より、半導体素子の電極との接合面の面積が１ｍｍ２以下であれば、接合後の接合部のＣｕ層の最小厚さが０μｍでも半導体素子のクラック発生或いは半導体素子と接合部との剥離無しである。一方、半導体素子の電極との接合面の面積が５ｍｍ２以上であれば接合後の接合部のＣｕ層の最小厚さｔｍｉｎが０μｍであれば、半導体素子のクラック発生或いは半導体素子と接合部との剥離が発生している。
　表３から、接合前の接合材料のＣｕ層の厚さが１５μｍ以上の場合には、接合構造体の接合部において、塑性変形能を有するＣｕ層が連続した層状で存在する。よって、半導体素子の電極との接合面の面積５ｍｍ２以上１００ｍｍ２以下の半導体素子に対して、接合前の接合材料のＣｕ層の厚さが１５μｍ以上の場合には、接合構造体の接合部において、塑性変形能を有するＣｕ層が連続した層状で存在することにより、半導体素子と電極の線膨張率差に対する熱応力が加わる接合部のＣｕ層がひずむ。これにより、接合プロセスにおける熱応力に対して半導体素子のクラック発生或いは半導体素子と接合部との剥離を防ぐことが可能になると考えられる。
（変形例）
　実施の形態３では、図８（ａ）に示すように、半導体素子１０２の電極２０５としてＡｇ層２０５を設け、基板１０１の電極１０３としてＣｕ層１０３を設けた場合に、第１のＳｎ－Ｂｉ層２０１、Ｃｕ層２００、第２のＳｎ－Ｂｉ層２０４が順に配置された接合材料２２３を用いて接合している。この場合、接合後には、図９（ｃ）に示すように、半導体素子１０２の電極２０５と、電極１０３との間を接合する接合部２３２は、ＣｕＳｎ系の金属間化合物を含む第１の金属間化合物層２２７ｃと、Ｂｉ層２２９と、ＣｕＳｎ系の第２の金属間化合物層２２７ｄと、Ｃｕ層２００と、ＣｕＳｎ系の第３の金属間化合物層２２８ｃと、Ｂｉ層２３０と、ＣｕＳｎ系の金属間化合物を主相とし、ＡｇＳｎ系の金属間化合物が第２相として含まれる第４の金属間化合物層２２８ｄと、を備える。
　一方、本発明は、上記の実施の形態１から３の構成に限られるものではない。
　まず、半導体素子の電極は、Ａｇ層に限られず、例えば、Ｃｕ層、Ｓｎ層、Ｎｉ層、Ａｕ層、あるいは、これらの中から選択された複数の層を配置したものであってもよい。
　また、基板の電極は、Ｃｕ層に限られず、例えば、Ａｇ層、Ｓｎ層、Ｎｉ層、Ａｕ層、あるいは、これらの中から選択された複数の層を配置したものであってもよい。
　さらに、接合材料を構成する層として、上記の第１のＳｎ－Ｂｉ層、Ｃｕ層、第２のＳｎ－Ｂｉ層、との３層の積層膜に限られるものではない。接合材料としては、少なくとも一層のＣｕ層と一層のＢｉ層とを含んでいればよい。なお、基板の電極がＳｎ－Ｂｉ層でない場合には、接合材料は、基板の電極と接する面とＣｕ層との間にＳｎ－Ｂｉ層をさらに含む必要がある。これは、接合材料と電極との界面での濡れ性を確保するため、接合材料２２３と電極とのうち、少なくとも一方の界面にＳｎ－Ｂｉ層を存在させる必要があるからである。また、半導体素子の電極がＳｎ－Ｂｉ層でない場合には、接合材料は、半導体素子の電極と接する面とＣｕ層との間にＳｎ－Ｂｉ層をさらに含むことが必要となる。これは、接合材料と電極との界面での濡れ性を確保するため、接合材料と電極とのうち、少なくとも一方の界面にＳｎ－Ｂｉ層を存在させるためである。
　さらに、Ｃｕ層の厚さは、隣接するＳｎ－Ｂｉ層の厚さ以上であることが必要となる。これは、接合後の接合部において、層状のＣｕ層とＢｉ層を残存させるために必要な条件である。
　以上の条件に対応するいくつかの変形例の場合について、表４に示す。
Figure JPOXMLDOC01-appb-T000004
　表４に示すように、変形例１～１０では、半導体素子の電極と接合材料との界面、及び、基板の電極と接合材料との界面、のそれぞれにおいてＳｎ－Ｂｉ層が存在すると共に、２つのＳｎ－Ｂｉ層に挟まれるＣｕ層を含むように接合材料を選択することができる。
　なお、上記変形例１～１０では、実施の形態３と同様に、接合材料と半導体素子の電極との界面と、接合材料と基板の電極との界面と、の両方において、Ｂｉを含むように構成している。これについて、実施の形態１又は２のように、いずれか一方の界面にのみＢｉを含むように構成してもよい。
　なお、上記変形例７～１０に示すように、基板の電極及び半導体素子の電極にＮｉ、Ａｕを用いた場合には、第４の金属間化合物層、第１の金属間化合物層は、ＣｕＳｎ系の金属間化合物を主相とし、ＮｉＳｎ系金属間化合物、及び／又は、ＡｕＳｎ系金属間化合物を第２相として含むこととなる。ＮｉＳｎ系金属間化合物は、例えば、Ｎｉ３Ｓｎ４である。また、ＡｕＳｎ系の金属間化合物は、例えば、ＡｕＳｎ４である。
　また、接合材料を構成する各層の厚みの割合に関しては、上記実施例の検討と同様、接合後の半導体素子との接合面の面積に応じて、接合構造体の歩留まり、製品の歩留まりに応じて決定すればよい。
　上記変形例１～１０の場合にも、実施の形態３と同様に、接合後の接合部は、第１の金属間化合物層と、第４の金属間化合物層と、第２及び第３の金属間化合物層に挟まれた層状のＣｕ層と、Ｂｉ層と、を備える。これによって、実施の形態３と同様に、パワー半導体モジュール動作時の半導体素子の発熱に対する耐熱性を確保することができる。また、接合プロセスにおける熱応力に対して接合部の層状のＣｕ層による延性とＢｉ層による低弾性化によって、半導体素子のクラック発生或いは半導体素子と接合部との剥離を防ぐことができる。これにより、変形例１～１０に係る接合構造体においても、接合プロセスにおける熱応力に対して半導体素子のクラック発生或いは半導体素子と接合部との剥離を防ぐこと、及び、耐熱性とを両立させることができる。
　本発明に係る接合構造体によれば、接合構造体の接合部において、ＣｕＳｎ系の金属間化合物層と、上記金属間化合物層と比較して優れた塑性変形能を有するＣｕ層と、低弾性のＢｉ層と、が存在する。そのため、耐熱性と、Ｃｕ層が歪むことと、Ｂｉ層が応力を緩和することにより、接合プロセスにおける熱応力に対して半導体素子のクラック発生或いは半導体素子と接合部との剥離を防ぐこと、の両立が可能になる。これにより、パワー半導体モジュール、小電力トランジスタ等の半導体パッケージの用途に適用できる。
１００　パワー半導体モジュール
１０１　基板
１０２　半導体素子
１０３　電極
１０４　接合部
１０６　接合構造体
２００　Ｃｕ層
２０１　Ｓｎ－Ｂｉ層
２０２　Ｓｎ層
２０３、２１３、２２３　接合材料
２０４　第２のＳｎ－Ｂｉ層
２０５　電極、Ａｇ層
２０６　Ｓｎ層
２０７ａ、２０７ｂ　金属間化合物層
２０７ｃ　第１の金属間化合物層
２０７ｄ　第２の金属間化合物層
２０８ａ、２０８ｂ　金属間化合物層
２０８ｃ　第３の金属間化合物層
２０９、２０９ａ、２０９ｂ　Ｂｉ層
２１２、２１２ａ、２１２ｂ　接合部
２１７ａ、２１７ｂ　金属間化合物層
２１７ｃ　第１の金属間化合物層
２１８ａ、２１８ｂ　金属間化合物層
２１８ｃ　第２の金属間化合物層
２１８ｄ　第３の金属間化合物層
２２０ａ、２２０ｂ、２２０　Ｂｉ層
２２２　接合部
２２７ａ、２２７ｂ　金属間化合物層
２２７ｃ　第１の金属間化合物層
２２７ｄ　第２の金属間化合物層
２２８ａ、２２８ｂ　金属間化合物層
２２８ｃ　第３の金属間化合物層
２２８ｄ　第４の金属間化合物層
２２９ａ、２２９ｂ、２３０ａ、２３０ｂ、２２９、２３０　Ｂｉ層
２３２、２３２ａ、２３２ｂ　接合部
６０２　パワー半導体素子
６０３　電極
６０４　接合部

Claims (9)

  1. 　基板の電極と、
    　半導体素子の電極と、
    　前記基板の電極と前記半導体素子の電極との間を接合する接合部と、
    を備え、
    　前記接合部は、
    　　ＣｕＳｎ系の金属間化合物を含む、第１の金属間化合物層と、
    　　Ｂｉ層と、
    　　ＣｕＳｎ系の金属間化合物を含む、第２の金属間化合物層と、
    　　Ｃｕ層と、
    　　ＣｕＳｎ系の金属間化合物を含む、第３の金属間化合物層と、
    が前記基板の電極から前記半導体素子の電極に向かって順に配置されている、接合構造体。
  2. 　前記接合部は、前記第３の金属間化合物層と前記半導体素子の電極との間に、さらに、
    　　Ｂｉ層と、
    　　ＣｕＳｎ系の金属間化合物を含む、第４の金属間化合物層と、
    が順に配置されている、請求項１に記載の接合構造体。
  3. 　前記ＣｕＳｎ系の金属間化合物は、Ｃｕ６Ｓｎ５、及び、Ｃｕ３Ｓｎの少なくとも一つの金属間化合物を含む、請求項１または２に記載の接合構造体。
  4. 　前記Ｃｕ層の厚さが６．２μｍ以上である、請求項１から３のいずれか一項に記載の接合構造体。
  5. 　前記接合部と前記半導体素子の電極との接合面の面積は、５ｍｍ２以上であって１００ｍｍ２以下である、請求項４に記載の接合構造体。
  6. 　前記第１の金属間化合物層は、ＣｕＳｎ系の金属間化合物を有し、ＡｇＳｎ系金属間化合物を含む、請求項１または２に記載の接合構造体。
  7. 　前記第４の金属間化合物層は、ＣｕＳｎ系の金属間化合物を有し、ＡｇＳｎ系金属間化合物を含む、請求項２に記載の接合構造体。
  8. 　基板の電極と半導体素子の電極との間に挿入する接合材料であって、
    　前記接合材料は、
    　　Ｓｎ層と、
    　　Ｃｕ層と、
    　　Ｓｎ－Ｂｉ層と、
    が順に配置され、
    　前記Ｃｕ層の厚さは、隣接する前記Ｓｎ層及び前記Ｓｎ－Ｂｉ層の厚さ以上である、接合材料。
  9. 　基板の電極と半導体素子の電極との間に挿入する接合材料であって、
    　前記接合材料は、
    　　第１のＳｎ－Ｂｉ層と、
    　　Ｃｕ層と、
    　　第２のＳｎ－Ｂｉ層と、
    が順に配置され、
    　前記Ｃｕ層の厚さは、隣接する前記第１及び第２のＳｎ－Ｂｉ層のそれぞれの厚さ以上である、接合材料。
PCT/JP2012/008324 2011-12-27 2012-12-26 接合構造体 WO2013099243A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP12862148.9A EP2800129A4 (en) 2011-12-27 2012-12-26 CONNECTION STRUCTURE
US14/114,337 US8957521B2 (en) 2011-12-27 2012-12-26 Mounted structure
CN201280015910.6A CN103493190A (zh) 2011-12-27 2012-12-26 接合结构体
JP2013551248A JP5608824B2 (ja) 2011-12-27 2012-12-26 接合構造体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-284893 2011-12-27
JP2011284893 2011-12-27

Publications (1)

Publication Number Publication Date
WO2013099243A1 true WO2013099243A1 (ja) 2013-07-04

Family

ID=48696776

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/008324 WO2013099243A1 (ja) 2011-12-27 2012-12-26 接合構造体

Country Status (5)

Country Link
US (1) US8957521B2 (ja)
EP (1) EP2800129A4 (ja)
JP (1) JP5608824B2 (ja)
CN (1) CN103493190A (ja)
WO (1) WO2013099243A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012201935A1 (de) * 2012-02-09 2013-08-14 Robert Bosch Gmbh Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelements
US9024205B2 (en) * 2012-12-03 2015-05-05 Invensas Corporation Advanced device assembly structures and methods
US9355980B2 (en) * 2013-09-03 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
JP6380539B2 (ja) * 2014-08-22 2018-08-29 株式会社豊田自動織機 接合構造、接合材、及び接合方法
US10115716B2 (en) * 2015-07-18 2018-10-30 Semiconductor Components Industries, Llc Die bonding to a board
JP6042577B1 (ja) * 2016-07-05 2016-12-14 有限会社 ナプラ 多層プリフォームシート
JP6621068B2 (ja) * 2016-12-08 2019-12-18 パナソニックＩｐマネジメント株式会社 実装構造体
WO2021059485A1 (ja) * 2019-09-27 2021-04-01 三菱電機株式会社 光半導体装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000054189A (ja) * 1998-08-10 2000-02-22 Furukawa Electric Co Ltd:The Ｓｎ−Ｂｉ系はんだを接合して用いられる電気・電子部品用材料、それを用いた電気・電子部品、電気・電子部品実装基板、それを用いたはんだ接合または実装方法
JP2001230351A (ja) * 2000-02-14 2001-08-24 Shibafu Engineering Corp 電子モジュール用接合材料、モジュール型半導体装置及びその製造方法
WO2005020315A1 (ja) * 2003-08-26 2005-03-03 Tokuyama Corporation 素子接合用基板、素子接合基板及びその製造方法
JP2009290007A (ja) 2008-05-29 2009-12-10 Toshiba Corp 接合体、半導体装置および接合体の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198117A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
US8169684B2 (en) * 2002-09-30 2012-05-01 Gentex Corporation Vehicular rearview mirror elements and assemblies incorporating these elements
TW200423344A (en) * 2002-12-31 2004-11-01 Texas Instruments Inc Composite metal column for mounting semiconductor device
US7247030B2 (en) * 2004-04-05 2007-07-24 Tyco Electronics Corporation Bonded three dimensional laminate structure
JP4145287B2 (ja) * 2004-06-17 2008-09-03 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP4344707B2 (ja) * 2005-02-24 2009-10-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4742844B2 (ja) * 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007288001A (ja) * 2006-04-18 2007-11-01 Toshiba Corp 半導体装置及びその製造方法、並びに半導体装置用部材
WO2011049128A1 (ja) * 2009-10-20 2011-04-28 ローム株式会社 半導体装置および半導体装置の製造方法
KR100976812B1 (ko) * 2010-02-08 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
US8348139B2 (en) * 2010-03-09 2013-01-08 Indium Corporation Composite solder alloy preform
KR100976813B1 (ko) * 2010-04-23 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
JP2012174332A (ja) * 2011-02-17 2012-09-10 Fujitsu Ltd 導電性接合材料、導体の接合方法、及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000054189A (ja) * 1998-08-10 2000-02-22 Furukawa Electric Co Ltd:The Ｓｎ−Ｂｉ系はんだを接合して用いられる電気・電子部品用材料、それを用いた電気・電子部品、電気・電子部品実装基板、それを用いたはんだ接合または実装方法
JP2001230351A (ja) * 2000-02-14 2001-08-24 Shibafu Engineering Corp 電子モジュール用接合材料、モジュール型半導体装置及びその製造方法
WO2005020315A1 (ja) * 2003-08-26 2005-03-03 Tokuyama Corporation 素子接合用基板、素子接合基板及びその製造方法
JP2009290007A (ja) 2008-05-29 2009-12-10 Toshiba Corp 接合体、半導体装置および接合体の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2800129A4

Also Published As

Publication number Publication date
US8957521B2 (en) 2015-02-17
CN103493190A (zh) 2014-01-01
EP2800129A1 (en) 2014-11-05
US20140048942A1 (en) 2014-02-20
JPWO2013099243A1 (ja) 2015-04-30
EP2800129A4 (en) 2015-07-08
JP5608824B2 (ja) 2014-10-15

Similar Documents

Publication Publication Date Title
JP5608824B2 (ja) 接合構造体
CN102917835B (zh) 接合材料、接合材料的制造方法以及接合结构的制造方法
JP2010179336A (ja) 接合体、半導体モジュール、及び接合体の製造方法
JP5546067B2 (ja) 半導体接合構造体および半導体接合構造体の製造方法
JP5523680B2 (ja) 接合体、半導体装置および接合体の製造方法
WO2017217145A1 (ja) はんだ接合部
TW200829361A (en) Connecting material, method for manufacturing connecting material, and semiconductor device
US20130043594A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP5708961B2 (ja) 半導体装置の製造方法
TW200903575A (en) Substrate bonding method and semiconductor device
KR102133765B1 (ko) 납땜 이음 및 납땜 이음의 형성 방법
JP2009129983A (ja) 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
WO2021085451A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
ES2928498T3 (es) Método de fase líquida transitoria de plata-indio de unión de dispositivo semiconductor y soporte de dispersión de calor y estructura semiconductora que tiene una junta de unión de fase líquida transitoria de plata-indio
JP2010073908A (ja) 半導体装置およびその製造方法
JP4917375B2 (ja) パワー半導体モジュールの製造方法
TW201308543A (zh) 接合構造體
WO2010125800A1 (ja) 接合構造体と接合構造体の接合方法
JP6156693B2 (ja) 半導体装置の製造方法
JP2020155761A (ja) 接合構造及び液相拡散接合方法
US11817417B2 (en) Semiconductor device and method for fabricating a semiconductor device
JP2013035046A (ja) 金属膜とリードのはんだ接合構体およびその熱処理方法
JP6493161B2 (ja) 半導体装置の製造方法
JP2011009331A (ja) 層を有した半導体素子およびその半導体素子を用いた接合構造体
CN104465578A (zh) 半导体装置及半导体模块

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12862148

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013551248

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2012862148

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2012862148

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14114337

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE