WO2013001989A1

WO2013001989A1 - 電源システム

Info

Publication number: WO2013001989A1
Application number: PCT/JP2012/064432
Authority: WO
Inventors: 将紀石垣; 修二戸村; 直樹柳沢; 梅野　孝治; 賢樹岡村; 大吾野辺
Original assignee: トヨタ自動車株式会社
Priority date: 2011-06-29
Filing date: 2012-06-05
Publication date: 2013-01-03
Also published as: JP5832162B2; CN103650312A; US9438115B2; CN103650312B; EP2728724B1; US20140145694A1; EP2728724A1; JP2013013234A; KR20140015583A; EP2728724A4; KR101514914B1

Abstract

　電源システム（５）は、直流電源（１０）と、直流電源（２０）と、複数のスイッチング素子（Ｓ１～Ｓ４）およびリアクトル（Ｌ１，Ｌ２）を有する電力変換器（５０）とを備える。電力変換器（５０）は、複数のスイッチング素子（Ｓ１～Ｓ４）の制御によって、直流電源（１０，２０）と電源配線（ＰＬ）との間で並列に直流電圧変換を実行する。スイッチング素子（Ｓ１～Ｓ４）の各々は、直流電源（１０）および電源配線（ＰＬ）の間の電力変換経路と、直流電源（２０）および電源配線（ＰＬ）の間の電力変換経路との両方に含まれるように配置される。直流電源（１０）に対する直流電圧変換のためのパルス幅変調制御で使用するキャリア信号と、直流電源（２０）に対する直流電圧変換のためのパルス幅変調制御で使用するキャリア信号との間の位相差は、電力変換器（５０）の動作状態に応じて制御される。

Description

電源システム

　この発明は、電源システムに関し、より特定的には、２つの直流電源と負荷との間で直流電力変換を実行するための電源システムに関する。

　特開２０００－２９５７１５号公報（特許文献１）には、２つの直流電源から負荷（車両駆動電動機）へ電力を供給する電気自動車の電源システムが記載されている。特許文献１では、直流電源として２個の電気二重層キャパシタが用いられる。そして、２個の電気二重層キャパシタを並列接続して負荷へ電力を供給する動作モードを設けることが記載される。

　また、特開２００８－５４４７７号公報（特許文献２）には、複数の直流電圧を入力とし、複数の直流電圧を出力する電圧変換装置が記載されている。特許文献２に記載の電力変換装置では、エネルギ蓄積手段（コイル）の端子と、複数の入力電位および複数の出力電位との接続を切替えることによって、動作モードが切替えられる。そして、動作モードには、２つの直流電源が並列に接続されて負荷へ電力を供給するモードが含まれる。

特開２０００－２９５７１５号公報特開２００８－５４４７７号公報

　特開２０００－２９５７１５号公報（特許文献１）の構成では、第１および第２の電池ブロック（直流電源）の間に電流双方向型昇降圧チョッパが設けられる。そして、チョッパを昇圧動作させることによって、２つの電池ブロックから同時に電力を供給することが可能である。しかしながら、特許文献１の電源システムでは、チョッパによって第１の電池ブロックの出力電圧を変換するものの、第２の電圧ブロックの出力電圧を変換することはできない。

　特開２００８－５４４７７号公報（特許文献２）の電力変換装置では、２つの電源の出力電圧をそれぞれ降圧して、共通の負荷へ電力を供給する動作モードを有することが記載されている。しかしながら、２つの電源からの直流電力変換は、電流経路を共有しない２つの半導体スイッチ（図９の１７，４３）によってそれぞれ制御される。また、これらの２つの半導体スイッチのＰＷＭ（Pulse　Width　Modulation）制御に使用されるキャリアン信号間の位相関係は固定されている。

　特許文献１の構成では、２つの直流電源の出力電圧の両方に対して電圧変換機能を持たせることができない。このため、２つの直流電源を有効に使用できない可能性がある。

　また、特許文献２の構成では、２つの直流電源の出力電圧をそれぞれ降圧するための２つの半導体スイッチが電流経路を共有しないため、ＰＷＭ制御による半導体スイッチのスイッチング損失の抑制を図ることが困難である。

　この発明は、このような問題点を解決するためになされたものであって、この発明の目的は、２つの直流電源を備えた電源システムについて、各直流電源の出力電圧を変換して負荷へ供給するとともに、直流電力変換における電力損失を低減することである。

　この発明のある局面では、電源システムは、第１の直流電源と、第２の直流電源と、電力変換器と、制御装置とを備える。電力変換器は、負荷と電気的に接続される電源配線と第１および第２の直流電源との間で直流電力変換を実行するように構成される。制御装置は、電源配線上の出力電圧を制御するように、パルス幅変調制御に従って複数のスイッチング素子のオンオフを制御する。電力変換器に含まれる複数のスイッチング素子の少なくとも一部は、第１の直流電源と電源配線との間に形成される第１の電力変換経路と、第２の直流電源と電源配線との間に形成される第２の電力変換経路との両方に含まれるように配置される。電力変換器は、第１および第２の直流電源と電源配線との間で並列に直流電力変換を実行する第１の動作モードを有する。制御装置は、第１の動作モードにおいて、第１の電力変換経路による第１の電力変換を制御するための第１のパルス幅変調制御に用いる第１のキャリア信号と、第２の電力変換経路による第２の電力変換を制御するための第２のパルス幅変調制御に用いる第２のキャリア信号との位相差を電力変換器の動作状態に応じて変化させる。さらに、制御装置は、第１のパルス幅変調制御によって得られた第１の制御パルス信号および第２のパルス幅変調制御によって得られた第２の制御パルス信号に基づいて、複数のスイッチング素子のオンオフの制御信号を生成する。たとえば、第１および第２の制御パルス信号の論理演算に基づいて、複数のスイッチング素子のオンオフ制御信号が生成される。

　好ましくは、制御装置は、第１の制御パルス信号および第２の制御パルス信号のデューティ比に基づいて、第１のキャリア信号と第２のキャリア信号との位相差を可変に設定する。

　さらに好ましくは、制御装置は、第１の直流電源が力行および回生のいずれの状態であるか、および、第２の直流電源が力行および回生のいずれの状態であるかの組合せと、第１の制御パルス信号および第２の制御パルス信号のデューティ比とに基づいて、第１のキャリア信号と第２のキャリア信号との位相差を可変に設定する。

　好ましくは、制御装置は、第１の制御パルス信号の立上がりエッジおよび立下りエッジの一方と、第２の制御パルス信号の立上がりエッジおよび立下りエッジの他方とが重なるように、第１のキャリア信号と第２のキャリア信号との位相差を変化させる。

　また好ましくは、制御装置は、第１の動作モードにおいて、第１および第２の直流電源の一方の電圧と出力電圧との電圧比を制御するように第１および第２の電力変換の一方を制御する一方で、第１および第２の直流電源の他方の電流を制御するように第１および第２の電力変換の他方を制御する。

　さらに好ましくは、第１の制御パルス信号は、第１の直流電源の電圧および電流の一方に基づいて演算された第１の制御量と第１のキャリア信号との比較に基づいて生成される。第２の制御パルス信号は、第１の直流電源の電圧および電流の他方に基づいて演算された第２の制御量と第２のキャリア信号との比較に基づいて生成される。

　好ましくは、電力変換器は、第１および第２の直流電源が電源配線に対して直列に電気的に接続された状態で直流電力変換を実行する第２の動作モードをさらに有する。制御装置は、第２の動作モードでは、第１の制御パルス信号の立上がりエッジおよび立下りエッジの一方と、第２の制御パルス信号の立上がりエッジおよび立下りエッジの他方とが重なるように、第１のキャリア信号と第２のキャリア信号との位相差を可変に設定する。さらに、制御装置は、第１の制御パルス信号および第２の制御パルス信号の論理演算に基づいて、複数のスイッチング素子の制御信号を生成する。

　さらに好ましくは、制御装置は、複数のスイッチング素子のうちの一部の各スイッチング素子では、第１の動作モードおよび第２の動作モードの間で共通の論理演算に従って、第１の制御パルス信号および第２の制御パルス信号から当該スイッチング素子の制御信号を生成する。さらに、制御装置は、複数のスイッチング素子のうちの残りの各スイッチング素子では、第１の動作モードおよび第２の動作モードの間で異なる論理演算に従って、第１の制御パルス信号および第２の制御パルス信号から当該スイッチング素子の制御信号を生成する。

　好ましくは、複数のスイッチング素子は、第１から第４のスイッチング素子を含む。第１のスイッチング素子は、電源配線および第１のノードの間に電気的に接続される。第２のスイッチング素子は、第２のノードおよび第１のノードの間に電気的に接続される。第３のスイッチング素子は、第２の直流電源の負極端子と電気的に接続される第３のノード、および第２のノードの間に電気的に接続される。第４のスイッチング素子は、第１の直流電源の負極端子と第３のノードとの間に電気的に接続される。電力変換器は、第１および第２のリアクトルをさらに含む。第１のリアクトルは、第１の直流電源の正極端子と第２のノードとの間に電気的に接続される。第２のリアクトルは、第２の直流電源の正極端子と第１のノードとの間に電気的に接続される。

　この発明の他のある局面では、電源システムは、第１の直流電源と、第２の直流電源と、電力変換器と、制御装置とを備える。電力変換器は、負荷と電気的に接続される電源配線と第１および第２の直流電源との間で直流電力変換を実行するように構成される。制御装置は、電源配線上の出力電圧を制御するように、パルス幅変調制御に従って複数のスイッチング素子のオンオフを制御する。電力変換器に含まれる複数のスイッチング素子の少なくとも一部は、第１の直流電源と電源配線との間に形成される第１の電力変換経路と、第２の直流電源と電源配線との間に形成される第２の電力変換経路との両方に含まれるように配置される。電力変換器は、第１および第２の直流電源と電源配線との間で並列に直流電力変換を実行する第１の動作モードを有する。制御装置は、第１の動作モードにおいて、複数のスイッチング素子のオンオフ期間比を変化させることによって第１および第２の直流電源の出力を制御するように、複数のスイッチング素子のオンオフの制御信号を生成する。制御信号は、第１の直流電源の電流の上昇タイミングまたは下降タイミングと、第２の直流電源の電流の上昇タイミングまたは下降タイミングとが重なるような電流位相となるように調整される。

　さらに好ましくは、制御信号は、第１および第２の直流電源の両方が力行状態である場合には、第１の直流電源の電流の下降タイミングと、第２の直流電源の電流の上昇タイミングとが重なるような電流位相となるように調整される。

　また、さらに好ましくは、制御信号は、第１および第２の直流電源の両方が回生状態である場合には、第１の直流電源の電流の上昇タイミングと、第２の直流電源の電流の下降タイミングとが重なるような電流位相となるように調整される。

　あるいは、さらに好ましくは、制御信号は、第１の直流電源が回生状態である一方で第２の直流電源が力行状態である場合には、第１の直流電源の電流の下降タイミングと、第２の直流電源の電流の下降タイミングとが重なるような電流位相となるように調整される。

　あるいは、さらに好ましくは、制御信号は、第１の直流電源が力行状態である一方で第２の直流電源が回生状態である場合には、第１の直流電源の電流の上昇タイミングと、第２の直流電源の電流の上昇タイミングとが重なるような電流位相となるように調整される。

　また、さらに好ましくは、電力変換器は、第１および第２の直流電源が電源配線に対して直列に電気的に接続された状態で直流電力変換を実行する第２の動作モードをさらに有する。制御装置は、第２の動作モードでは、第１および第２の直流電源が力行状態である場合には、第１の直流電源の電流の上昇タイミングと第２の直流電源の電流の下降タイミングとが重なるような電流位相となるように制御信号を調整する、請求項１１記載の電源システム。

　あるいは、さらに好ましくは、制御装置は、第２の動作モードでは、第１および第２の直流電源が回生状態である場合には、第１の直流電源の電流の下降タイミングと第２の直流電源の電流の上昇タイミングとが重なような電流位相となるように制御信号を調整する。

　好ましくは、制御装置は、第１の直流電源の出力を制御するための第１のパルス幅変調制御に用いる第１のキャリア信号と、第２の直流電源の出力を制御するための第２のパルス幅変調制御に用いる第２のキャリア信号との位相差を変化させることによって、電流位相を調整する。

　この発明による電源システムによれば、２つの直流電源のそれぞれの出力電圧を変換して負荷へ供給するとともに、電力用半導体スイッチング素子の損失を抑制することによって高効率で直流電力変換を実行することができる。

本発明の実施の形態による電源システムの構成例を示す回路図である。パラレル接続モードにおける第１の回路動作を説明する回路図である。パラレル接続モードにおける第２の回路動作を説明する回路図である。図２の回路動作時におけるリアクトルの還流経路を説明する回路図である。図３の回路動作時におけるリアクトルの還流経路を説明する回路図である。パラレル接続モードにおける第１の直流電源に対する直流電力変換（昇圧動作）を説明する回路図である。パラレル接続モードにおける第２の直流電源に対する直流電力変換（昇圧動作）を説明する回路図である。パラレル接続モードにおける負荷側からの等価回路を示すブロック図である。第１の電源の制御動作例を説明するための波形図である。第２の電源の制御動作例を説明するための波形図である。電圧源として動作する電源の制御ブロックの構成例を示す図である。電流源として動作する電源の制御ブロックの構成例を示す図である。パラレル接続モードにおける各制御データの設定を説明する図表である。同一位相のキャリア信号を用いた場合におけるパラレル接続モードの制御動作例を示す波形図である。位相が異なるキャリア信号を用いた場合におけるパラレル接続モードの制御動作例を示す波形図である。パラレル接続モードにおけるスイッチング損失を低減するための本発明の実施の形態１に従うキャリア位相制御による電流位相を説明する波形図である。図１６の所定期間における電流経路を説明する回路図である。図１６に示した電流位相でのスイッチング素子の電流波形図である。キャリア信号間の位相差＝０のときの電流位相を示す波形図である。図１９に示した電流位相でのスイッチング素子の電流波形図である。直流電源の各動作状態における本発明の実施の形態１に従うキャリア位相制御を説明するための図表である。シリーズ接続モードにおける回路動作を説明する回路図である。図２２の回路動作時におけるリアクトルの還流経路を説明する回路図である。シリーズ接続モードにおける直流電力変換（昇圧動作）を説明する回路図である。シリーズ接続モードにおける負荷側からの等価回路を示すブロック図である。シリーズ接続モードにおける制御動作例を説明するための波形図である。シリーズ接続モードにおける電源の制御ブロックの構成例を示す図である。シリーズ接続モードにおける各制御データの設定を説明する図表である。パラレル接続モードおよびシリーズ接続モードでの制御信号を比較するための図表である。図２９に従ってパラレル接続モードからシリーズ接続モードへ切替る際における第１の動作波形例である。図２９に従ってパラレル接続モードからシリーズ接続モードへ切替る際における第２の動作波形例である。パラレル接続モードにおける直流電源の状態を説明する図である。実施の形態１によるキャリア位相制御を適用したときの制御パルス信号を示す波形図である。実施の形態１によるキャリア位相制御をシリーズ接続モードにも適用した場合における制御信号を、パラレル接続モードにおける制御信号と比較して示す図表である。実施の形態２に従うパラレル接続モードからシリーズ接続モードへの切替動作例を示す波形図である。本発明の実施の形態による電源システムが適用された車両電源システムの構成例を示す回路図である。

　以下に本発明の実施の形態について図面を参照して詳細に説明する。なお、以下図中の同一または相当部分には同一符号を付してその説明は原則的に繰返さないものとする。

　［実施の形態１］
　（回路構成）
　図１は、本発明の実施の形態による電源システムの構成例を示す回路図である。

　図１を参照して、電源システム５は、直流電源１０と、直流電源２０と、負荷３０と、制御装置４０と、電力変換器５０とを備える。

　本実施の形態において、直流電源１０および２０は、二次電池や電気二重層キャパシタ等の蓄電装置によって構成される。たとえば、直流電源１０は、リチウムイオン二次電池やニッケル水素電池のような二次電池で構成される。また、直流電源２０は、たとえば、電気二重層キャパシタやリチウムイオンキャパシタ等の出力特性に優れた直流電圧源要素により構成される。直流電源１０および直流電源２０は、「第１の直流電源」および「第２の直流電源」にそれぞれ対応する。ただし、直流電源１０および２０を同種の蓄電装置によって構成することも可能である。

　電力変換器５０は、直流電源１０および直流電源２０と、負荷３０との間に接続される。電力変換器５０は、負荷３０と接続された電源配線ＰＬ上の直流電圧（以下、出力電圧Ｖｏとも称する）を電圧指令値に従って制御するように構成される。

　負荷３０は、電力変換器５０の出力電圧Ｖｏを受けて動作する。出力電圧Ｖｏの電圧指令値は、負荷３０の動作に適した電圧に設定される。電圧指令値は、負荷３０の状態に応じて可変に設定されてもよい。さらに、負荷３０は、回生発電等によって、直流電源１０，２０の充電電力を発生可能に構成されてもよい。

　電力変換器５０は、電力用半導体スイッチング素子Ｓ１～Ｓ４と、リアクトルＬ１，Ｌ２とを含む。本実施の形態において、電力用半導体スイッチング素子（以下、単に「スイッチング素子」とも称する）としては、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）、電力用ＭＯＳ（Metal　Oxide　Semiconductor）トランジスタあるいは電力用バイポーラトランジスタ等を用いることができる。スイッチング素子Ｓ１～Ｓ４に対しては、逆並列ダイオードＤ１～Ｄ４が配置されている。スイッチング素子Ｓ１～Ｓ４は、制御装置４０からの制御信号ＳＧ１～ＳＧ４に応答して、オンオフを制御することが可能である。

　スイッチング素子Ｓ１は、電源配線ＰＬおよびノードＮ１の間に電気的に接続される。リアクトルＬ２は、ノードＮ１と直流電源２０の正極端子との間に接続される。スイッチング素子Ｓ２はノードＮ１およびＮ２の間に電気的に接続される。リアクトルＬ１はノードＮ２と直流電源１０の正極端子との間に接続される。スイッチング素子Ｓ３は、ノードＮ２およびＮ３の間に電気的に接続される。スイッチング素子Ｓ４は、ノードＮ３および接地配線ＧＬの間に電気的に接続される。接地配線ＧＬは、負荷３０および、直流電源１０の負極端子と電気的に接続される。

　制御装置４０は、たとえば、図示しないＣＰＵ（Central　Processing　Unit）およびメモリを有する電子制御ユニット（ＥＣＵ）によって構成される。制御装置４０は、メモリに記憶されたマップおよびプログラムに基づいて、各センサによる検出値を用いた演算処理を行なうように構成される。あるいは、制御装置４０の少なくとも一部は、電子回路等のハードウェアにより所定の数値・論理演算処理を実行するように構成されてもよい。

　制御装置４０は、出力電圧Ｖｏを制御するために、スイッチング素子Ｓ１～Ｓ４のオンオフを制御する制御信号ＳＧ１～ＳＧ４を生成する。

　なお、図１では図示を省略しているが、直流電源１０の電圧（Ｖ［１］と表記する）および電流（Ｉ［１］と表記する）、直流電源２０の電圧（Ｖ［２］と表記する）および電流（Ｉ［２］と表記する）、ならびに、出力電圧Ｖｏの検出器（電圧センサ，電流センサ）が設けられている。これらの検出器の出力は、制御装置４０へ与えられる。

　図１から理解されるように、電力変換器５０は、直流電源１０および直流電源２０の各々に対応して昇圧チョッパ回路を備えた構成となっている。すなわち、直流電源１０に対しては、スイッチング素子Ｓ１，Ｓ２を上アーム素子とする一方で、スイッチング素子Ｓ３，Ｓ４を下アーム素子とする電流双方向の第１の昇圧チョッパ回路が構成される。同様に、直流電源２０に対しては、スイッチング素子Ｓ１，Ｓ４を上アーム素子とする一方で、スイッチング素子Ｓ２，Ｓ３を下アーム素子とする電流双方向の第２の昇圧チョッパ回路が構成される。そして、第１の昇圧チョッパ回路によって直流電源１０および電源配線ＰＬの間に形成される電力変換経路と、第２の昇圧チョッパ回路によって直流電源１０および電源配線ＰＬの間に形成される電力変換経路との両方に、スイッチング素子Ｓ１～Ｓ４が含まれる。

　なお、昇圧チョッパ回路における電圧変換比（昇圧比）は、低圧側（直流電源側）の電圧Ｖｉ、高圧側（負荷側）の電圧ＶＨ、および、下アーム素子のデューティ比ＤＴを用いて、下記（１）式で示されることが知られている。なお、デューティ比ＤＴは、下アーム素子のオン期間およびオフ期間の和であるスイッチング周期に対する、下アーム素子のオン期間比で定義される。なお、下アーム素子のオフ期間には、上アーム素子がオンされる。

　ＶＨ＝１／（１－ＤＴ）・Ｖｉ　　　…（１）
　なお、本実施の形態による電力変換器５０では、電力変換器５０は、スイッチング素子Ｓ１～Ｓ４の制御によって、直流電源１０，２０が並列に負荷３０との間で電力の授受を行なうパラレル接続モードと、直列に接続された直流電源１０，２０が負荷３０との間で電力の授受を実行するシリーズ接続モードとを切替えて動作することが可能である。パラレル接続モードは「第１の動作モード」に対応し、シリーズ接続モードは「第２の動作モード」に対応する。実施の形態１では、パラレル接続モードにおける制御動作、特に、スイッチング素子による電力損失低減のための制御について説明する。

　（パラレル接続モードでの回路動作）
　電力変換器５０のパラレル接続モードでの回路動作について説明する。

　図２および図３に示されるように、スイッチング素子Ｓ４またはＳ２をオンすることによって、直流電源１０および２０を電源配線ＰＬに対して並列に接続することができる。ここで、並列接続モードでは、直流電源１０の電圧Ｖ［１］と直流電源２０の電圧Ｖ［２］との高低に応じて等価回路が異なってくる。

　図２（ａ）に示されるように、Ｖ［２］＞Ｖ［１］のときは、スイッチング素子Ｓ４をオンすることにより、スイッチング素子Ｓ２，Ｓ３を介して、直流電源１０および２０が並列に接続される。このときの等価回路が図２（ｂ）に示される。

　図２（ｂ）を参照して、直流電源１０および電源配線ＰＬの間では、スイッチング素子Ｓ３のオンオフ制御によって、下アーム素子のオン期間およびオフ期間を交互に形成できる。同様に、直流電源２０および電源配線ＰＬの間では、スイッチング素子Ｓ２，Ｓ３を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子Ｓ１は、負荷３０からの回生を制御するスイッチとして動作する。

　一方、図３（ａ）に示されるように、Ｖ［１］＞Ｖ［２］のときには、スイッチング素子Ｓ２をオンすることにより、スイッチング素子Ｓ３，Ｓ４を介して、直流電源１０および２０が並列に接続される。このときの等価回路が図３（ｂ）に示される。

　図３（ｂ）を参照して、直流電源２０および電源配線ＰＬの間では、スイッチング素子Ｓ３のオンオフ制御によって、下アーム素子のオン期間およびオフ期間を交互に形成できる。同様に、直流電源１０および電源配線ＰＬの間では、スイッチング素子Ｓ３，Ｓ４を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子Ｓ１は、負荷３０からの回生を制御するスイッチとして動作する。

　図３および図４に示した回路動作では、いかなる場面においてもリアクトルＬ１，Ｌ２に蓄積されたエネルギの放出経路が必要である。異なる電流が流れているリアクトル同士がスイッチング素子を介して直列に接続されると、蓄積エネルギと電流の関係に矛盾が生じるために、スパーク等が発生して回路破壊に繋がる虞があるためである。したがって、リアクトルＬ１，Ｌ２の蓄積エネルギを放出するための還流経路が、回路上に必ず設けられる必要がある。

　図４には、図２に示した回路動作時（Ｖ［２］＞Ｖ［１］でのパラレル接続モード）におけるリアクトルの還流経路が示される。図４（ａ）には、リアクトルＬ１に対応する還流経路が示され、図４（ｂ）には、リアクトルＬ２に対する還流経路が示される。

　図４（ａ）を参照して、図２（ｂ）の等価回路において、力行状態におけるリアクトルＬ１の電流は、ダイオードＤ２，Ｄ１、電源配線ＰＬ、負荷３０および接地配線ＧＬを介した電流経路１０２によって還流することができる。また、回生状態におけるリアクトルＬ１の電流は、ダイオードＤ３を介した電流経路１０３によって還流することができる。電流経路１０２，１０３によって、リアクトルＬ１に蓄積されたエネルギを放出することができる。

　図４（ｂ）を参照して、図２（ｂ）の等価回路において、力行状態におけるリアクトルＬ２の電流は、ダイオードＤ１、電源配線ＰＬ、負荷３０および接地配線ＧＬを介した電流経路１０４によって還流することができる。また、回生状態におけるリアクトルＬ２の電流は、ダイオードＤ３，Ｄ２を介した電流経路１０５によって還流することができる。電流経路１０４，１０５によって、リアクトルＬ２に蓄積されたエネルギを放出することができる。

　図５には、図３に示した回路動作時（Ｖ［１］＞Ｖ［２］でのパラレル接続モード）におけるリアクトルの還流経路が示される。図５（ａ）には、リアクトルＬ１に対応する還流経路が示され、図５（ｂ）には、リアクトルＬ２に対する還流経路が示される。

　図５（ａ）を参照して、図３（ｂ）の等価回路において、力行状態におけるリアクトルＬ１の電流は、ダイオードＤ１、電源配線ＰＬ、負荷３０および接地配線ＧＬを介した電流経路１０６により還流することができる。また、回生状態におけるリアクトルＬ１の電流は、ダイオードＤ４，Ｄ３を介した電流経路１０７により還流することができる。電流経路１０６，１０７によって、リアクトルＬ１に蓄積されたエネルギを放出することができる。

　図５（ｂ）を参照して、図３（ｂ）の等価回路において、力行状態におけるリアクトルＬ２の電流は、ダイオードＤ１、電源配線ＰＬ、負荷３０、接地配線ＧＬおよびダイオードＤ４を介した電流経路１０８により還流することができる。また、回生状態におけるリアクトルＬ２の電流は、ダイオードＤ３を介した電流経路１０９により還流することができる。電流経路１０８，１０９によって、リアクトルＬ２に蓄積されたエネルギを放出することができる。

　以上のように、電力変換器５０では、パラレル接続モードでの動作時において、いかなる動作状態においても、リアクトルＬ１，Ｌ２に蓄積されたエネルギを放出する還流経路が確保されている。

　次に、図６および図７を用いて、電力変換器５０のパラレル接続モードにおける昇圧動作について詳細に説明する。

　図６には、パラレル接続モードにおける直流電源１０に対する直流電力変換（昇圧動作）が示される。

　図６（ａ）を参照して、スイッチング素子Ｓ３，Ｓ４のペアをオンし、スイッチング素子Ｓ１，Ｓ２のペアをオフすることによって、リアクトルＬ１にエネルギを蓄積するための電流経路１２０が形成される。これにより、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。

　これに対して、図６（ｂ）を参照して、スイッチング素子Ｓ３，Ｓ４のペアをオフするとともに、スイッチング素子Ｓ１，Ｓ２のペアをオンすることによって、リアクトルＬ１の蓄積エネルギを直流電源１０のエネルギとともに出力するための電流経路１２１が形成される。これにより、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。

　スイッチング素子Ｓ３，Ｓ４のペアがオンされる一方で、スイッチング素子Ｓ１，Ｓ２の少なくとも一方がオフされている第１の期間と、スイッチング素子Ｓ１，Ｓ２のペアがオンされる一方で、スイッチング素子Ｓ３，Ｓ４の少なくとも一方がオフされている第２の期間とを交互に繰返すことにより、図６（ａ）の電流経路１２０および図６（ｂ）の電流経路１２１が交互に形成される。

　この結果、スイッチング素子Ｓ１，Ｓ２のペアを等価的に上アーム素子とし、スイッチング素子Ｓ３，Ｓ４のペアを等価的に下アーム素子とする昇圧チョッパ回路が、直流電源１０に対して構成される。図６に示される直流電力変換動作では、直流電源２０への電流流通経路がないため、直流電源１０および２０は互いに非干渉である。すなわち、直流電源１０および２０に対する電力の入出力を独立に制御することが可能である。

　このような直流電力変換において、直流電源１０の電圧Ｖ［１］と、電源配線ＰＬの出力電圧Ｖｏとの間には、下記（２）式に示す関係が成立する。（２）式では、スイッチング素子Ｓ３，Ｓ４のペアがオンされる第１の期間のデューティ比をＤａとする。

　Ｖｏ＝１／（１－Ｄａ）・Ｖ［１］　　　　…（２）
　図７には、パラレル接続モードにおける直流電源２０に対する直流電力変換（昇圧動作）が示される。

　図７（ａ）を参照して、スイッチング素子Ｓ２，Ｓ３のペアをオンし、スイッチング素子Ｓ１，Ｓ４のペアをオフすることによって、リアクトルＬ２にエネルギを蓄積するための電流経路１３０が形成される。これにより、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。

　これに対して、図７（ｂ）を参照して、スイッチング素子Ｓ２，Ｓ３のペアをオフするとともに、スイッチング素子Ｓ１，Ｓ４のペアをオンすることによって、リアクトルＬ２の蓄積エネルギを直流電源２０のエネルギとともに出力するための電流経路１３１が形成される。これにより、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。

　スイッチング素子Ｓ２，Ｓ３のペアがオンされる一方で、スイッチング素子Ｓ１，Ｓ４の少なくとも一方がオフされている第１の期間と、スイッチング素子Ｓ１，Ｓ４のペアがオンされる一方で、スイッチング素子Ｓ２，Ｓ３の少なくとも一方がオフされている第２の期間とを交互に繰返すことにより、図７（ａ）の電流経路１３０および図７（ｂ）の電流経路１３１が交互に形成される。

　この結果、スイッチング素子Ｓ１，Ｓ４のペアを等価的に上アーム素子とし、スイッチング素子Ｓ２，Ｓ３のペアを等価的に下アーム素子とする昇圧チョッパ回路が、直流電源２０に対して構成される。図７に示される直流電力変換動作では、直流電源１０への電流流通経路がないため、直流電源１０および２０は互いに非干渉である。すなわち、直流電源１０および２０に対する電力の入出力を独立に制御することが可能である。

　このような直流電力変換において、直流電源２０の電圧Ｖ［２］と、電源配線ＰＬの出力電圧Ｖｏとの間には、下記（３）式に示す関係が成立する。（３）式では、スイッチング素子Ｓ２，Ｓ３のペアがオンされる第１の期間のデューティ比をＤｂとする。

　Ｖｏ＝１／（１－Ｄｂ）・Ｖ［２］　　　　…（３）
　（パラレル接続モードでの基本的な制御動作）
　電力変換器５０のパラレル接続モードにおける制御動作について説明する。以下に説明する制御動作は、制御装置４０によるハードウェア処理および／またはソフトウェア処理によって実現される。

　図８には、パラレル接続モードにおける負荷側から見た等価回路が示される。
　図８を参照して、パラレル接続モードでは、直流電源１０と負荷３０との間で直流電力変換を実行する電源ＰＳ１と、直流電源２０と負荷３０との間で直流電力変換を実行する電源ＰＳ２とは、負荷３０に対して並列に電力を授受する。電源ＰＳ１は、図６に示した直流電力変換動作を実行する昇圧チョッパ回路に相当する。同様に、電源ＰＳ２は、図７に示した直流電力変換動作を実行する昇圧チョッパ回路に相当する。

　すなわち、電源ＰＳ１は、直流電源１０の電圧Ｖ［１］および出力電圧Ｖｏの間で、式（２）に示した電圧変換比による直流電力変換機能を有する。同様に、電源ＰＳ２は、直流電源２０の電圧Ｖ［２］および出力電圧Ｖｏの間で、式（３）に示した電圧変換比による直流電力変換機能を有する。

　パラレル接続モードでは、両方の電源で共通の制御（出力電圧Ｖｏの電圧制御）を同時に実行すると、負荷側で、電源ＰＳ１およびＰＳ２が並列接続される形になるため、回路が破綻する可能性がある。したがって、電源ＰＳ１および電源ＰＳ２の一方の電源が、出力電圧Ｖｏを制御する電圧源として動作する。そして、電源ＰＳ１および電源ＰＳ２の他方の電源は、当該電源の電流を電流指令値に制御する電流源として動作する。各電源ＰＳ１，ＰＳ２での電圧変換比は、電圧源または電流源として動作するように制御される。

　電源ＰＳ１を電流源とし電源ＰＳ２を電圧源として制御した場合には、直流電源１０の電力Ｐ［１］、直流電源２０の電力Ｐ［２］、負荷３０の電力Ｐｏおよび、電流源における電流指令値Ｉｉ＊の間には、下記（４）式の関係が成立する。

　Ｐ［２］＝Ｐｏ－Ｐ［１］＝Ｐｏ－Ｖ［１］・Ｉｉ＊　　　…（４）
　直流電源１０の電圧Ｖ［１］の検出値に応じて、Ｐ＊＝Ｖ［１］・Ｉｉ＊が一定になるように電流指令値Ｉｉ＊を設定すれば、電流源を構成する直流電源１０の電力Ｐ［１］を電力指令値Ｐｉ＊に制御できる。

　これに対して、電源ＰＳ２を電流源とし電源ＰＳ１を電圧源として制御した場合には、下記（５）式の関係が成立する。

　Ｐ［１］＝Ｐｏ－Ｐ［２］＝Ｐｏ－Ｖ［２］・Ｉｉ＊　　　…（５）
　同様に、電流源を構成する直流電源２０の電力Ｐ［２］についても、Ｐ＊＝Ｖ［２］・Ｉｉ＊が一定になるように電流指令値Ｉｉ＊を設定すれば、電力指令値Ｐｉ＊に制御できる。

　図９には直流電源１０に対応する電源ＰＳ１の具体的な制御動作例を説明するための波形図が示される。

　図９を参照して、電源ＰＳ１でのデューティ比Ｄａ（式（２）参照）は、電圧源として動作するための電圧フィードバック制御（図１１）または電流源として動作するための電流フィードバック制御（図１２）によって算出される。なお、図９中では、デューティ比Ｄａを示す電圧信号を、同一の符号Ｄａで示している。

　電源ＰＳ１の制御パルス信号ＳＤａは、デューティ比Ｄａと、周期的なキャリア信号２５との比較に基づくパルス幅変調（ＰＷＭ）制御によって生成される。一般的に、キャリア信号２５には、三角波あるいはのこぎり波が用いられる。キャリア信号２５の周期は、各スイッチング素子のスイッチング周波数に相当し、キャリア信号２５の振幅は、Ｄａ＝１．０に対応する電圧に設定される。

　制御パルス信号ＳＤａは、デューティ比Ｄａを示す電圧が、キャリア信号２５の電圧よりも高いときに論理ハイレベル（以下、Ｈレベル）に設定される一方で、キャリア信号２５の電圧よりも低いときに論理ローレベル（以下、Ｌレベル）に設定される。制御パルス信号ＳＤａの周期（Ｈレベル期間＋Ｌレベル期間）に対するＨレベル期間の比、すなわち、制御パルス信号ＳＤａのデューティ比は、Ｄａと同等である。

　制御パルス信号／ＳＤａは、制御パルス信号ＳＤａの反転信号である。デューティ比Ｄａが高くなると、制御パルス信号ＳＤａのＨレベル期間が長くなる。反対に、デューティ比Ｄａが低くなると、制御パルス信号ＳＤａのＬレベル期間が長くなる。

　制御パルス信号ＳＤａは、図６に示した昇圧チョッパ回路の下アーム素子のオンオフを制御する信号に対応する。すなわち、制御パルス信号ＳＤａのＨレベル期間で下アーム素子がオンされる一方で、Ｌレベル期間で下アーム素子がオフされる。一方、制御パルス信号／ＳＤａは、図６に示した昇圧チョッパ回路の上アーム素子のオンオフを制御する信号に対応する。

　図１０には直流電源２０に対応する電源ＰＳ２の具体的な制御動作例を説明するための波形図が示される。

　図１０を参照して、電源ＰＳ２においても、電源ＰＳ１と同様のＰＷＭ制御によって、デューティ比Ｄｂ（式（３）参照）に基づいて、制御パルス信号ＳＤｂおよび、その反転信号／ＳＤｂが生成される。制御パルス信号ＳＤｂのデューティ比はＤｂと同等であり、制御パルス信号／ＳＤｂのデューティは（１．０－Ｄｂ）と同等である。すなわち、デューティ比Ｄｂが高くなると、制御パルス信号ＳＤｂのＨレベル期間が長くなる。反対に、デューティ比Ｄｂが低くなると、制御パルス信号ＳＤｂのＬレベル期間が長くなる。

　制御パルス信号ＳＤｂは、図７に示した昇圧チョッパ回路の下アーム素子のオンオフを制御する信号に対応する。制御パルス信号／ＳＤｂは、図７に示した昇圧チョッパ回路の上アーム素子のオンオフを制御する信号に対応する。

　なお、デューティ比Ｄｂは、電源ＰＳ１が電圧源として動作するときには、電源ＰＳ２が電流源として動作するための電流フィードバック制御（図１２）によって算出される。反対に、デューティ比Ｄｂは、電源ＰＳ１が電流源として動作するときには、電源ＰＳ２が電圧源として動作するための電圧フィードバック制御（図１１）によって算出される。

　図１１には、電圧源として動作する電源の制御ブロック２０１の構成例が示される。
　図１１を参照して、制御ブロック２０１は、出力電圧Ｖｏの電圧指令値Ｖｏ＊と、出力電圧Ｖｏ（検出値）との偏差をＰＩ（比例積分）演算したフィードバック制御量と、フィードフォワード制御量ＤｖＦＦとの和に従って、電圧制御のためのデューティ比指令値Ｄｖを生成する。伝達関数Ｈｖは、電圧源として動作する電源ＰＳ１またはＰＳ２の伝達関数に相当する。

　図１２には、電流源として動作する電源の制御ブロック２０２の構成例が示される。
　図１２を参照して、制御ブロック２０２は、電流指令値Ｉｉ＊と、電流制御される直流電源１０または２０の電流Ｉｉ（検出値）との偏差をＰＩ（比例積分）演算したフィードバック制御量と、フィードフォワード制御量ＤｉＦＦとの和に従って、電流制御のためのデューティ比指令値Ｄｉを生成する。伝達関数Ｈｉは、電流源として動作する電源ＰＳ２またはＰＳ１の伝達関数に相当する。

　図１３には、パラレル接続モードにおける各制御データの設定が示される。図１３の左欄には、電源ＰＳ１（直流電源１０）を電流源とし電源ＰＳ２（直流電源２０）を電圧源として制御した場合の各制御データの設定が示される。

　図１３の左欄を参照して、電圧制御のためのデューティ比指令値Ｄｖが、電源ＰＳ２（直流電源２０）のデューティ比Ｄｂに用いられるとともに、電流制御のためのデューティ比指令値Ｄｉが、電源ＰＳ１（直流電源１０）のデューティ比Ｄａに用いられる。電流制御によって制御される電流Ｉｉは、直流電源１０の電流Ｉ［１］となる。なお、電圧制御によって制御される電圧は、電源ＰＳ１，ＰＳ２のいずれを電圧源としても出力電圧Ｖｏである。

　図１１中の伝達関数Ｈｖは、図７に示した直流電源２０に対応する昇圧チョッパ回路の伝達関数に相当する。また、図１２中の伝達関数Ｈｉは、図６に示した直流電源１０に対応する昇圧チョッパ回路の伝達関数に相当する。

　電圧制御におけるフィードフォワード制御量ＤｖＦＦは、下記（６）式に示すように、出力電圧Ｖｏと直流電源２０の電圧Ｖ［２］との電圧差に応じて設定される。また、電流制御におけるフィードフォワード制御量ＤｉＦＦは、下記（７）式に示すように、出力電圧Ｖｏと直流電源１０の電圧Ｖ［１］との電圧差に応じて設定される。

　ＤｖＦＦ＝（Ｖｏ－Ｖ［２］）／Ｖｏ　　　　…（６）
　ＤｉＦＦ＝（Ｖｏ－Ｖ［１］）／Ｖｏ　　　　…（７）
　デューティ比Ｄａ（Ｄａ＝Ｄｉ）に応じて、図９に示した制御パルス信号ＳＤａおよび／ＳＤａが生成される。同様に、デューティ比Ｄｂ（Ｄｂ＝Ｄｖ）に応じて、図１０に示した制御パルス信号ＳＤｂおよび／ＳＤｂが生成される。

　スイッチング素子Ｓ１～Ｓ４のオンオフをそれぞれ制御するための制御信号ＳＧ１～ＳＧ４は、電源ＰＳ１の電流制御のための制御パルス信号と、電源ＰＳ２の電圧制御のための制御信号パルスとに基づいて設定される。具体的には、制御信号ＳＧ１～ＳＧ４は、制御パルス信号間の論理演算に基づいて（より特定的には、論理和をとる態様）で設定される。

　スイッチング素子Ｓ１は、図６および図７の昇圧チョッパ回路の各々で上アーム素子を形成する。したがって、スイッチング素子Ｓ１のオンオフを制御する制御信号ＳＧ１は、制御パルス信号／ＳＤａおよび／ＳＤｂの論理和によって生成される。すなわち、制御信号ＳＧ１は、制御パルス信号／ＳＤａおよび／ＳＤｂの少なくとも一方がＨレベルの期間でＨレベルに設定される。そして、制御信号ＳＧ１は、制御パルス信号／ＳＤａおよび／ＳＤｂの両方がＬレベルの期間でＬレベルに設定される。

　この結果、スイッチング素子Ｓ１は、図６の昇圧チョッパ回路（直流電源１０）の上アーム素子および、図７の昇圧チョッパ回路（直流電源２０）の上アーム素子の両方の機能を実現するように、オンオフ制御される。

　スイッチング素子Ｓ２は、図６の昇圧チョッパ回路では上アーム素子を形成し、図７の昇圧チョッパ回路では下アーム素子を形成する。したがって、スイッチング素子Ｓ２のオンオフを制御する制御信号ＳＧ２は、制御パルス信号／ＳＤａおよびＳＤｂの論理和によって生成される。すなわち、制御信号ＳＧ２は、制御パルス信号／ＳＤａおよびＳＤｂの少なくとも一方がＨレベルの期間でＨレベルに設定される。そして、制御信号ＳＧ２は、制御パルス信号／ＳＤａおよびＳＤｂの両方がＬレベルの期間でＬレベルに設定される。これにより、スイッチング素子Ｓ２は、図６の昇圧チョッパ回路（直流電源１０）の上アーム素子および、図７の昇圧チョッパ回路（直流電源２０）の下アーム素子の両方の機能を実現するように、オンオフ制御される。

　同様にして、スイッチング素子Ｓ３の制御信号ＳＧ３は、制御パルス信号ＳＤａおよびＳＤｂの論理和によって生成される。これにより、スイッチング素子Ｓ３は、図６の昇圧チョッパ回路（直流電源１０）の下アーム素子および、図７の昇圧チョッパ回路（直流電源２０）の下アーム素子の両方の機能を実現するように、オンオフ制御される。

　また、スイッチング素子Ｓ４の制御信号ＳＧ４は、制御パルス信号ＳＤａおよび／ＳＤｂの論理和によって生成される。これにより、スイッチング素子Ｓ４は、図６の昇圧チョッパ回路（直流電源１０）の下アーム素子および、図７の昇圧チョッパ回路（直流電源２０）の上アーム素子の両方の機能を実現するように、オンオフ制御される。

　図１３の右欄には、電源ＰＳ１（直流電源１０）を電圧源とし電源ＰＳ２（直流電源２０）を電流源として制御した場合の各制御データの設定が示される。

　図１３の右欄を参照して、電圧制御のためのデューティ比指令値Ｄｖが、電源ＰＳ１（直流電源１０）のデューティ比Ｄａに用いられるとともに、電流制御のためのデューティ比指令値Ｄｉが、電源ＰＳ２（直流電源２０）のデューティ比Ｄｂに用いられる。電流制御によって制御される電流Ｉｉは、直流電源２０の電流Ｉ［２］となる。電圧制御によって制御される電圧は、出力電圧Ｖｏである。

　図１１中の伝達関数Ｈｖは、図６に示した直流電源１０に対応する昇圧チョッパ回路の伝達関数に相当する。また、図１２中の伝達関数Ｈｉは、図７に示した直流電源２０に対応する昇圧チョッパ回路の伝達関数に相当する。

　電圧制御におけるフィードフォワード制御量ＤｖＦＦは、下記（８）式に示すように、出力電圧Ｖｏと直流電源２０の電圧Ｖ［１］との電圧差に応じて設定される。また、電流制御におけるフィードフォワード制御量ＤｉＦＦは、下記（９）式に示すように、出力電圧Ｖｏと直流電源１０の電圧Ｖ［２］との電圧差に応じて設定される。

　ＤｖＦＦ＝（Ｖｏ－Ｖ［１］）／Ｖｏ　　　　…（８）
　ＤｉＦＦ＝（Ｖｏ－Ｖ［２］）／Ｖｏ　　　　…（９）
　デューティ比Ｄａ（Ｄａ＝Ｄｖ）に応じて、図９に示した制御パルス信号ＳＤａおよび／ＳＤａが生成される。同様に、デューティ比Ｄｂ（Ｄｂ＝Ｄｉ）に応じて、図１０に示した制御パルス信号ＳＤｂおよび／ＳＤｂが生成される。

　スイッチング素子Ｓ１～Ｓ４のオンオフをそれぞれ制御するための制御信号ＳＧ１～ＳＧ４は、電源ＰＳ１の電圧制御のための制御パルス信号と、電源ＰＳ２の電流制御のための制御信号パルスの論理和をとる態様で設定される。すなわち、直流電源１０および直流電源２０における電圧制御および電流制御の組合せに関らず、スイッチング素子Ｓ１～Ｓ４の制御信号ＳＧ１～ＳＧ４は同様に生成される。

　パラレル接続モードでは、制御信号ＳＧ２およびＳＧ４が相補のレベルに設定されているので、スイッチング素子Ｓ２およびＳ４は相補的にオンオフされる。これにより、図２に示したＶ［２］＞Ｖ［１］のときの動作と、図３に示したＶ［１］＞Ｖ［２］の動作とが、自然に切替えられる。さらに、各動作において、スイッチング素子Ｓ１，Ｓ３が相補にオンオフされることにより、電源ＰＳ１，ＰＳ２のそれぞれにおいて、デューティ比Ｄａ，Ｄｂに従った直流電力変換が実行できる。

　（パラレル接続モードでのスイッチング損失低減のための制御動作）
　上述のように、本発明の実施の形態による電力変換器５０をパラレル接続モードで動作させる場合には、直流電源１０および直流電源２０のそれぞれについてＰＷＭ制御が並列に実行される。ここで、直流電源１０および直流電源２０のＰＷＭ制御に使用されるキャリア信号の位相について説明する。

　図１４には、同一位相のキャリア信号を用いた場合におけるパラレル接続モードの制御動作例が示される。一方で、図１５には、位相が異なるキャリア信号を用いた場合におけるパラレル接続モードの制御動作例を示す波形図である。

　図１４を参照して、直流電源１０のＰＷＭ制御に用いられるキャリア信号２５ａと、直流電源２０のＰＷＭ制御に用いられるキャリア信号２５ｂとは、同一周波数かつ同一位相である。

　直流電源１０の電圧または電流に基づいて算出されたデューティ比Ｄａと、キャリア信号２５ａとの電圧比較に基づいて、制御パルス信号ＳＤａが生成される。同様に、直流電源２０の電流または電圧に基づいて算出されたデューティ比Ｄｂと、キャリア信号２５ｂとの比較に基づいて制御パルス信号ＳＤｂが求められる。制御パルス信号／ＳＤａ，／ＳＤｂは、制御パルス信号ＳＤａ，ＳＤｂの反転信号である。

　制御信号ＳＧ１～ＳＧ４は、図１３に示した論理演算に従って、制御パルス信号ＳＤａ（／ＳＤａ）およびＳＤｂ（／ＳＤｂ）の論理演算に基づいて設定される。制御信号ＳＧ１～ＳＧ４に基づいてスイッチング素子Ｓ１～Ｓ４をオンオフすることにより、リアクトルＬ１を流れる電流Ｉ（Ｌ１）およびリアクトルＬ２を流れる電流Ｉ（Ｌ２）が図１４に示すように制御される。電流Ｉ（Ｌ１）は直流電源１０の電流Ｉ［１］に相当し、電流Ｉ（Ｌ２）は直流電源２０の電流Ｉ［２］に相当する。

　これに対して、図１５では、キャリア信号２５ａおよびキャリア信号２５ｂは、同一周波数であるが、位相が異なる。図１５の例では、キャリア信号２５ａおよびキャリア信号２５ｂの位相差φ＝１８０度である。

　そして、図１４と同様に、キャリア信号２５ａおよびデューティ比Ｄａの比較に基づいて制御パルス信号ＳＤａが生成されるとともに、キャリア信号２５ｂおよびデューティ比Ｄｂの比較に基づいて、制御パルス信号ＳＤｂが生成される。

　図１５において、デューティ比Ｄａ，Ｄｂは図１４と同一値である。したがって、図１５の制御パルス信号ＳＤａは、図１４の制御パルス信号ＳＤａと比較して、位相は異なるもののＨレベル期間の長さは同じである。同様に、図１５の制御パルス信号ＳＤｂは、図１４の制御パルス信号ＳＤｂと比較して、位相は異なるもののＨレベル期間の長さは同じである。

　したがって、キャリア信号間に位相差φを設けることにより、図１５の制御信号ＳＧ１～ＳＧ４は、図１４の制御信号ＳＧ１～ＳＧ４とは異なった波形となる。図１４および図１５の比較から、キャリア信号２５ａ，２５ｂの間の位相差φを変化させることにより、電流Ｉ（Ｌ１）および電流Ｉ（Ｌ２）の位相関係（電流位相）が変化することが理解される。

　一方で、同一のデューティ比Ｄａ，Ｄｂに対して、電流Ｉ（Ｌ１），Ｉ（Ｌ２）の平均値は、図１４および図１５の間で同等となることが理解される。すなわち、直流電源１０，２０の出力は、デューティ比Ｄａ，Ｄｂによって制御されるものであり、キャリア信号２５ａ，２５ｂの位相差φを変化させても影響が生じない。

　したがって、本発明の実施の形態による電力変換器５０では、パラレル接続モードにおいて、キャリア信号２５ａおよび２５ｂの間の位相差φを適切に調整するキャリア位相制御によって、スイッチング素子Ｓ１～Ｓ４のスイッチング損失の低減を図る。

　以下では、代表的な例として、直流電源１０および２０の両方が力行状態、すなわち電流Ｉ（Ｌ１）＞０かつ電流Ｉ（Ｌ２）＞０である状態での制御について説明する。

　図１６は、電力変換器５０においてパラレル接続モードにおけるスイッチング損失を低減するための、実施の形態１による位相制御による電流位相を説明する波形図である。

　図１６を参照して、時刻Ｔａまでは、スイッチング素子Ｓ２～Ｓ４がオンされるので、直流電源１０，２０の両方に対して、昇圧チョッパ回路の下アーム素子がオンされた状態となる、このため、電流Ｉ（Ｌ１）およびＩ（Ｌ２）の両方は上昇する。

　時刻Ｔａにおいて、スイッチング素子Ｓ２がターンオフされることにより、直流電源２０に対して昇圧チョッパ回路の下アーム素子がオフされた状態となるので、電流Ｉ（Ｌ２）が下降を開始する。スイッチング素子Ｓ２のターンオフと入替わりに、スイッチング素子Ｓ１がターンオンされる。

　時刻Ｔａ以降では、直流電源１０に対して昇圧チョッパ回路の下アーム素子がオンされ、直流電源２０に対して昇圧チョッパ回路の下アーム素子がオフされた状態となる。すなわち、電流Ｉ（Ｌ２）が下降する一方で、電流Ｉ（Ｌ１）が上昇する。このとき、電力変換器５０での電流経路は、図１７（ａ）のようになる。

　図１７（ａ）から理解されるように、時刻Ｔａ以降では、スイッチング素子Ｓ４には、電流Ｉ（Ｌ１）およびＩ（Ｌ２）の差電流が通過することになる。すなわち、スイッチング素子Ｓ４の通過電流が小さくなる。

　再び図１６を参照して、時刻Ｔａ以降の状態から、スイッチング素子Ｓ４がターンオフすると、直流電源１０に対して昇圧チョッパ回路の下アーム素子がオフされた状態となるので、電流Ｉ（Ｌ１）が下降を開始する。また、スイッチング素子Ｓ２がターンオンすると、直流電源２０に対して昇圧チョッパ回路の下アーム素子がオンされた状態となるので、電流Ｉ（Ｌ２）が再び上昇を開始する。すなわち、電力変換器５０での電流経路が、図１７（ａ）の状態から、図１７（ｂ）の状態に変化する。図１７（ｂ）の状態では、スイッチング素子Ｓ２には、電流Ｉ（Ｌ１）およびＩ（Ｌ２）の差電流が通過することになるため、スイッチング素子Ｓ２の通過電流が小さくなる。

　図１７（ａ）の状態でスイッチング素子Ｓ４をターンオフさせることにより、スイッチング素子Ｓ４のターンオフ時の電流、すなわち、スイッチング損失を低減できる。また、図１７（ｂ）の状態でスイッチング素子Ｓ２をターンオンさせることにより、スイッチング素子Ｓ２のターンオン時の電流、すなわち、スイッチング損失を低減できる。

　したがって、実施の形態１では、電流Ｉ（Ｌ１）の下降開始タイミング（すなわち、極大点。以下では、単に下降タイミングとも称する）と、電流Ｉ（Ｌ２）の上昇開始タイミング（すなわち、極小点。以下では、単に上昇タイミングとも称する）が重なるように、電流位相、すなわち、キャリア信号２５ａ，２５ｂの位相差φを調整する。これにより、図１６の時刻Ｔｂにおいて、スイッチング素子Ｓ２がターンオンされるとともに、スイッチング素子Ｓ４がターンオフされる。

　再び図１６を参照して、時刻Ｔｃでは、スイッチング素子Ｓ１がターンオフされるとともに、スイッチング素子Ｓ４がターンオンされる。これにより、直流電源１０，２０の各々に対して昇圧チョッパ回路の下アーム素子がオンされた状態となる。これにより、上述した時刻Ｔａ以前の状態が再現されて、電流Ｉ（Ｌ１）およびＩ（Ｌ２）の両方が上昇する。

　図１８には、図１６に示した電流位相におけるスイッチング素子Ｓ２，Ｓ４の電流波形が示される。図１８（ａ）には、スイッチング素子Ｓ２の電流Ｉ（Ｓ２）の波形が示され、図１８（ｂ）には、スイッチング素子Ｓ４の電流Ｉ（Ｓ４）の波形が示される。

　図１８（ａ）を参照して、電流Ｉ（Ｓ２）は、時刻Ｔａまでの期間および時刻Ｔｃ以降の期間では、Ｉ（Ｓ２）＝Ｉ（Ｌ２）となる。時刻Ｔａ～Ｔｂの期間では、スイッチング素子Ｓ２がオフされるので、Ｉ（Ｓ２）＝０である。そして、時刻Ｔｂ～Ｔｃの期間では、図１７（ｂ）に示したように、Ｉ（Ｓ２）＝－（Ｉ（Ｌ１）－Ｉ（Ｌ２））となる。

　図１８（ｂ）を参照して、電流Ｉ（Ｓ４）は、時刻Ｔａまでの期間および時刻Ｔｃ以降の期間では、Ｉ（Ｓ４）＝Ｉ（Ｌ１）となる。時刻Ｔａ～Ｔｂの期間では、図１７（ａ）に示したように、Ｉ（Ｓ４）＝－（Ｉ（Ｌ２）－Ｉ（Ｌ１））となる。そして、時刻Ｔｂ～Ｔｃの期間では、スイッチング素子Ｓ４がオフされるので、Ｉ（Ｓ４）＝０である。

　図１９には、図１６と比較するための、図１６と同等のデューティ比の下でキャリア信号間の位相差φ＝０としたときの電流位相が示される。

　図１９を参照して、キャリア信号２５ａ，２５ｂの位相差φ＝０のときには、電流Ｉ（Ｌ１），Ｉ（Ｌ２）が上昇／下降するタイミング（Ｔｘ，Ｔｙ，Ｔｚ，Ｔｗ）はそれぞれ別個のものとなる。

　具体的には、時刻Ｔｘ以前での、スイッチング素子Ｓ１がオフしスイッチング素子Ｓ２～Ｓ４がオンしている状態では、電流Ｉ（Ｌ１）およびＩ（Ｌ２）の両方が上昇する。そして、時刻Ｔｘでスイッチング素子Ｓ４がターンオフすることによって、電流Ｉ（Ｌ１）が下降を開始する。スイッチング素子Ｓ１は、スイッチング素子Ｓ４のターンオフと入替わりにターンオンする。

　そして、時刻Ｔｙでは、時刻Ｔｘでスイッチング素子Ｓ３がターンオフすることによって、電流Ｉ（Ｌ２）が下降を開始する。スイッチング素子Ｓ４は、スイッチング素子Ｓ３のターンオフと入替わりにターンオンする。これにより、電流Ｉ（Ｌ１）およびＩ（Ｌ２）の両方が下降する。

　時刻Ｔｚでは、スイッチング素子Ｓ２がターンオフするとともに、スイッチング素子Ｓ３がターンオンする。これにより、直流電源１０に対して昇圧チョッパ回路の下アーム素子がオンした状態となるので、電流Ｉ（Ｌ１）が再び上昇する。さらに、時刻Ｔｗでは、スイッチング素子Ｓ１がターンオフするとともに、スイッチング素子Ｓ２がターンオンする。これにより、時刻Ｔｘ以前の状態が再現されるので、電流Ｉ（Ｌ１）およびＩ（Ｌ２）の両方が上昇する。

　図２０には、図１９に示した電流位相におけるスイッチング素子Ｓ２，Ｓ４の電流波形が示される。図２０（ａ）には、スイッチング素子Ｓ２の電流Ｉ（Ｓ２）の波形が示され、図２０（ｂ）には、スイッチング素子Ｓ４の電流Ｉ（Ｓ４）の波形が示される。

　図２０（ａ）を参照して、電流Ｉ（Ｓ２）は、時刻Ｔｘまでの期間および時刻Ｔｗ以降の期間では、Ｉ（Ｓ２）＝Ｉ（Ｌ２）となる。時刻Ｔｘ～Ｔｙの期間では、図１７（ｂ）と同様の電流経路が形成されるので、Ｉ（Ｓ２）＝－（Ｉ（Ｌ１）－Ｉ（Ｌ２））となる。そして、時刻Ｔｙ～Ｔｚの期間では、直流電源１０に対する上アーム素子として動作するので、Ｉ（Ｓ２）＝－Ｉ（Ｌ１）となる。電流Ｉ（Ｌ１），Ｉ（Ｌ２）の両方が下降する時刻Ｔｙ～Ｔｚの期間では、スイッチング素子Ｓ２は直流電源１０に対して上アーム素子として動作するので、Ｉ（Ｓ２）＝－Ｉ（Ｌ１）となる。時刻Ｔｚ～Ｔｗの期間では、スイッチング素子Ｓ２がオフされるので、Ｉ（Ｓ２）＝０である。

　図２０（ｂ）を参照して、電流Ｉ（Ｓ４）は、時刻Ｔｘまでの期間および時刻Ｔｗ以降の期間では、Ｉ（Ｓ４）＝Ｉ（Ｌ１）となる。時刻Ｔｘ～Ｔｙの期間では、スイッチング素子Ｓ４がオフされるので、Ｉ（Ｓ４）＝０である。電流Ｉ（Ｌ１），Ｉ（Ｌ２）の両方が下降する時刻Ｔｙ～Ｔｚの期間では、スイッチング素子Ｓ４は直流電源２０に対する上アーム素子として動作するので、Ｉ（Ｓ４）＝－Ｉ（Ｌ２）となる。時刻Ｔｚ～Ｔｗの間では、図１７（ａ）と同様の電流経路が形成されるので、Ｉ（Ｓ２）＝－（Ｉ（Ｌ２）－Ｉ（Ｌ１））となる。

　図１８（ａ）の時刻Ｔｂで生じる電流Ｉ（Ｓ２）と、図２０（ａ）の時刻Ｔｗで生じる電流Ｉ（Ｓ２）との比較から、図１６の電流位相となるように位相差φを調整することによって、スイッチング素子Ｓ２のターンオン電流、すなわち、ターンオン時のスイッチング損失が低減されることが理解される。さらに、図１８（ａ）の時刻Ｔｂ～Ｔｃでの電流Ｉ（Ｓ２）と、図２０（ａ）の時刻Ｔｙ～Ｔｚでの電流Ｉ（Ｓ２）との比較から、スイッチング素子Ｓ２の導通損失についても低減されることが理解される。

　同様に、図１８（ｂ）の時刻Ｔｂでの電流Ｉ（Ｓ４）と、図２０（ｂ）の時刻Ｔｘでの電流Ｉ（Ｓ４）との比較から、図１６の電流位相となるように位相差φを調整することによって、スイッチング素子Ｓ４のターンオフ電流、すなわち、ターンオフ時のスイッチング損失が低減されることが理解される。さらに、図１８（ｂ）の時刻Ｔａ～Ｔｂでの電流Ｉ（Ｓ４）と、図２０（ａ）の時刻Ｔｙ～Ｔｚでの電流Ｉ（Ｓ４）との比較から、スイッチング素子Ｓ４の導通損失についても低減されることが理解される。

　このように、キャリア信号２５ａ，２５ｂの間に位相差φを設けることにより、スイッチング素子Ｓ１～Ｓ４での損失を低減できる。図１６に示したように、直流電源１０および２０の両方が力行となる状態では、電流Ｉ（Ｌ１）の下降開始タイミングと、電流Ｉ（Ｌ２）の上昇タイミングが重なるように、すなわち、スイッチング素子Ｓ２のターンオンタイミングと、スイッチング素子Ｓ４のターンオフタイミングとが一致するように、位相差φを設定することによって、スイッチング素子Ｓ１～Ｓ４での損失が抑制される。この結果、直流電源１０および２０と電源配線ＰＬ（負荷３０）との間の直流電力変換を高効率で実行することができる。このような位相差φでは、制御パルス信号ＳＤａの立下りタイミング（または立上りタイミング）と、制御パルス信号ＳＤｂの立上りタイミング（または立下りタイミング）とが重なることになる。

　図１４，図１５からも理解されるように、制御パルス信号ＳＤａ，ＳＤｂは、デューティ比Ｄａ，Ｄｂによって変化する。したがって、図１６のような電流位相が実現できる位相差φについても、デューティ比Ｄａ，Ｄｂに応じて変わることが理解できる。このため、デューティ比Ｄａ，Ｄｂと、スイッチング損失を低減するための位相差φとの関係を予め求めるとともに、その対応関係を予めマップ（以下、「位相差マップ」とも称する）あるいは関数式（以下、「位相差算出式」とも称する）として制御装置４０に記憶することが可能である。

　そして、図８～図１３で説明した、パラレル接続モードにおける、直流電源１０，２０での電圧／電流制御のためのＰＷＭ制御において、算出されたデューティ比Ｄａ，Ｄｂに基づいて、位相差マップまたは位相差算出式に従って、キャリア位相制御のための位相差φを算出することができる。そして、算出された位相差φを有するようにキャリア信号２５ａ，２５ｂを発生させてＰＷＭ制御を実行することにより、上述した、スイッチング素子Ｓ１～Ｓ４での損失を抑制した高効率の直流電力変換を実現することができる。

　図１６～図２０では、直流電源１０および２０の両方が力行の状態を説明したが、その他の状態においても、同様のキャリア位相制御が実行できる。

　図２１は、直流電源の各動作状態における本発明の実施の形態１に従うキャリア位相制御を説明するための図表である。

　図２１を参照して、状態Ａでは、上述した、直流電源１０および２０の両方が力行状態である。図１６に示したように、電流Ｉ（Ｌ１）の下降タイミングと、電流Ｉ（Ｌ２）の上昇タイミングとが図中のＴｂで重なるような電流位相となるように、キャリア信号の位相差φを調整する。これにより、Ｔｂにおけるスイッチング素子Ｓ２のターンオン損失およびスイッチング素子Ｓ４のターンオフ損失を低減できる。さらに、上述のように、Ｔａ～Ｔｂの期間におけるスイッチング素子Ｓ４の導通損失および、Ｔｂ～Ｔｃの期間におけるスイッチング素子Ｓ２の導通損失を低減することができる。

　状態Ｂでは、直流電源１０および２０の両方が回生状態である。この状態では、電流Ｉ（Ｌ１）の上昇タイミングと、電流Ｉ（Ｌ２）の下降タイミングとが図中のＴｂで重なるような電流位相となるように、キャリア信号の位相差φを調整する。これにより、Ｔｂにおけるスイッチング素子Ｓ４のターンオン損失およびスイッチング素子Ｓ２のターンオフ損失を低減できる。さらに、上述のように、Ｔａ～Ｔｂの期間におけるスイッチング素子Ｓ２の導通損失および、Ｔｂ～Ｔｃの期間におけるスイッチング素子Ｓ４の導通損失を低減することができる。

　状態Ｃでは、直流電源１０が回生状態である一方で、直流電源２０は力行状態である。この状態では、電流Ｉ（Ｌ１）の下降タイミングと、電流Ｉ（Ｌ２）の下降タイミングとが図中のＴａで重なるような電流位相となるように、キャリア信号の位相差φを調整する。これにより、Ｔａにおけるスイッチング素子Ｓ３のターンオン損失およびスイッチング素子Ｓ１のターンオフ損失を低減できる。さらに、上述のように、Ｔａ～Ｔｂの期間におけるスイッチング素子Ｓ１の導通損失および、Ｔｃ～Ｔａの期間におけるスイッチング素子Ｓ３の導通損失を低減することができる。

　さらに、状態Ｄでは、直流電源１０が力行状態である一方で、直流電源２０は回生状態である。この状態では、電流Ｉ（Ｌ１）の上昇タイミングと、電流Ｉ（Ｌ２）の上昇タイミングとが図中のＴｃで重なるような電流位相となるように、キャリア信号の位相差φを調整する。これにより、Ｔｃにおけるスイッチング素子Ｓ１のターンオン損失およびスイッチング素子Ｓ３のターンオフ損失を低減できる。さらに、上述のように、Ｔｂ～Ｔｃの期間におけるスイッチング素子Ｓ１の導通損失および、Ｔｃ～Ｔａの期間におけるスイッチング素子Ｓ３の導通損失を低減することができる。

　このように、直流電源１０および２０の力行／回生状態の組合せによって、スイッチング素子Ｓ１～Ｓ４での損失を低減するための位相差φが異なる。したがって、力行／回生状態の組合せ（図２１での状態Ａ～Ｄ）ごとに、上述した、位相差マップまたは位相差算出式を設定することが好ましい。

　このように、本実施の形態による電力変換器５０における実施の形態１に従うキャリア位相制御では、電力変換器５０の動作状態、具体的には、直流電源１０，２０の電流／電圧制御のためのデューティ比、あるいは、当該デューティ比と直流電源１０，２０の力行／回生状態とに応じて、キャリア信号２５ａ，２５ｂの間の位相差φを調整する。特に、上述した、位相差マップまたは位相差算出式に従って、図２１に示した電流位相が実現されるように位相差φを設定することによって、電力変換器５０の動作状態の変化に対応させて、スイッチング素子Ｓ１～Ｓ４の損失が低減された高効率の直流電力変換を実行することができる。

　［実施の形態２］
　上述のように、本実施の形態による電力変換器５０は、スイッチング素子Ｓ１～Ｓ４の制御によって、パラレル接続モードおよびシリーズ接続モードとを切替えて動作することが可能である。実施の形態２では、電力変換器５０のシリーズ接続モードにおける制御動作、特に、制御演算を簡易にするための制御について説明する。

　（シリーズ接続モードでの回路動作）
　まず、図２２および図２３を用いて、電力変換器５０のシリーズ接続モードでの回路動作について説明する。

　図２２（ａ）に示されるように、スイッチング素子Ｓ３をオン固定することによって、直流電源１０および２０を電源配線ＰＬに対して直列に接続することができる。このときの等価回路が図２２（ｂ）に示される。

　図２２（ｂ）を参照して、シリーズ接続モードでは、直列接続された直流電源１０および２０と電源配線ＰＬとの間では、スイッチング素子Ｓ２，Ｓ４を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子Ｓ１は、スイッチング素子Ｓ２，Ｓ４のオフ期間にオンされることによって、負荷３０からの回生を制御するスイッチとして動作する。また、オン固定されたスイッチング素子Ｓ３により、リアクトルＬ１をスイッチング素子Ｓ４と接続する配線１５が等価的に形成される。

　図２２に示した回路動作においても、図４，図５で説明したのと同様に、リアクトルＬ１，Ｌ２の蓄積エネルギを放出するための還流経路が必要である。

　図２３には、図２２に示した回路動作時（シリーズ接続モード）におけるリアクトルの還流経路が示される。図２３（ａ）には、力行状態における還流経路が示され、図２３（ｂ）には、回生状態における還流経路が示される。

　図２３（ａ）を参照して、図２２（ｂ）の等価回路において、力行状態におけるリアクトルＬ１の電流は、配線１５、ダイオードＤ２，Ｄ１、電源配線ＰＬ、負荷３０、および接地配線ＧＬを介した電流経路１１１によって還流することができる。また、力行状態におけるリアクトルＬ２の電流は、ダイオードＤ１、電源配線ＰＬ、負荷３０、ダイオードＤ４、および配線１５を介した電流経路１１２により還流することができる。なお、スイッチング素子Ｓ２，Ｓ４を同時にオンオフしていれば、リアクトルＬ１，Ｌ２の電流は等しいため、配線１５には電流が流れない。この結果、ダイオードＤ２，Ｄ４にも電流は流れない。

　図２３（ｂ）を参照して、図２２（ｂ）の等価回路において、回生状態におけるリアクトルＬ１の電流は、ダイオードＤ４および配線１５を介した電流経路１１３によって還流することができる。同様に、回生状態におけるリアクトルＬ２の電流は、ダイオードＤ２および配線１５を介した電流経路１１４によって還流することができる。なお、スイッチング素子Ｓ２，Ｓ４を同時にオンオフしていれば、リアクトルＬ１，Ｌ２の電流は等しいため、ダイオードＤ２，Ｄ４の電流も等しくなる。この結果、配線１５には電流が流れない。

　このように、電力変換器５０では、シリーズ接続モードでの動作時において、力行状態および回生状態のいずれにおいても、リアクトルＬ１，Ｌ２に蓄積されたエネルギを放出する還流経路が確保されている。

　次に、図２４を用いて、シリーズ接続モードにおける直流電力変換（昇圧動作）を説明する。

　図２４（ａ）を参照して、直流電源１０，２０を直列接続するためにスイッチング素子Ｓ３がオン固定される一方で、スイッチング素子Ｓ２，Ｓ４のペアがオンし、スイッチング素子Ｓ１がオフされる。これにより、リアクトルＬ１，Ｌ２にエネルギを蓄積するための電流経路１４０，１４１が形成される。この結果、直列接続された直流電源１０，２０に対して、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。

　これに対して、図２４（ｂ）を参照して、スイッチング素子Ｓ３をオン固定したままで、図２４（ａ）とは反対に、スイッチング素子Ｓ２，Ｓ４のペアがオフし、スイッチング素子Ｓ１がオンされる。これにより、電流経路１４２が形成される。電流経路１４２により、直列接続された直流電源１０，２０からのエネルギと、リアクトルＬ１，Ｌ２に蓄積されたエネルギとの和が電源配線ＰＬへ出力される。この結果、直列接続された直流電源１０，２０に対して、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。

　スイッチング素子Ｓ３がオン固定された下で、スイッチング素子Ｓ２，Ｓ４のペアがオンされる一方でスイッチング素子Ｓ１がオフされている第１の期間と、スイッチング素子Ｓ１がオンされる一方でスイッチング素子Ｓ２，Ｓ４がオフされている第２の期間とを交互に繰返すことにより、図２４（ａ）の電流経路１４０，１４１および図２４（ｂ）の電流経路１４２が交互に形成される。

　シリーズ接続モードの直流電力変換では、直流電源１０の電圧Ｖ［１］、直流電源２０の電圧Ｖ［２］、および、電源配線ＰＬの出力電圧Ｖｏの間には、下記（１０）式に示す関係が成立する。（１０）式では、スイッチング素子Ｓ２，Ｓ４のペアがオンされる第１の期間のデューティ比をＤｃとする。

　Ｖｏ＝１／（１－Ｄｃ）・（Ｖ［１］＋Ｖ［２］）　　　　…（１０）
　ただし、Ｖ［１］およびＶ［２］が異なるときや、リアクトルＬ１，Ｌ２のインダクタンスが異なるときには、図２４（ａ）の動作終了時におけるリアクトルＬ１，Ｌ２の電流値がそれぞれ異なる。したがって、図２４（ｂ）の動作への移行直後には、リアクトルＬ１の電流の方が大きいときには電流経路１４３を介して差分の電流が流れる。一方、リアクトルＬ２の電流の方が大きいときには電流経路１４４を介して、差分の電流が流れる。

　（シリーズ接続モードでの基本的な制御動作）
　次に、電力変換器５０のシリーズ接続モードにおける制御動作について説明する。以下に説明する制御動作は、制御装置４０によるハードウェア処理および／またはソフトウェア処理によって実現される。

　図２５には、シリーズ接続モードにおける負荷側から見た等価回路が示される。
　図２５を参照して、シリーズ接続モードでは、負荷３０に対して、電源ＰＳ１および電源ＰＳ２が直列に接続される。このため、電源ＰＳ１およびＰＳ２を流れる電流は共通となる。したがって、出力電圧Ｖｏを制御するためには、電源ＰＳ１およびＰＳ２は、共通に電圧制御されることが必要である。

　直列接続された電源ＰＳ１およびＰＳ２は、図２４に示した直流電力変換動作を実行する昇圧チョッパ回路に相当する。すなわち、電源ＰＳ１，ＰＳ２は、直流電源１０，２０の電圧Ｖ［１］およびＶ［２］の和と、出力電圧Ｖｏとの間で、式（１０）に示した電圧変換比による直流電力変換機能を有する。

　シリーズ接続モードでは、直流電源１０の電力Ｐ［１］および直流電源２０の電力Ｐ［２］を直接制御することはできない。直流電源１０の電力Ｐ［１］および電圧Ｖ［１］と、直流電源２０の電力Ｐ［２］および電圧Ｖ［２］との間には、下記（１１）式の関係が成立する。なお、電力Ｐ［１］および電力Ｐ［２］の和が、負荷３０の電力Ｐｏとなる点（Ｐｏ＝Ｐ［１］＋Ｐ［２］）は、パラレル接続モードと同様である。

　Ｐ［１］：Ｐ［２］＝Ｖ［１］：Ｖ［２］　　　…（１１）
　図２６を参照して、電源ＰＳ１，ＰＳ２に共通のデューティ比Ｄｃ（式（１０）参照）は、電圧源として動作するための電圧フィードバック制御（図２７）によって算出される。なお、図２６中では、デューティ比Ｄｃを示す電圧信号を、同一の符号Ｄｃで示している。

　制御パルス信号ＳＤｃは、図９および図１０と同様のＰＷＭ制御によって、デューティ比Ｄｃ（式（１０）参照）に基づいて生成される。制御パルス信号／ＳＤｃは、制御パルス信号ＳＤｃの反転信号である。制御パルス信号ＳＤｃのデューティはデューティ比Ｄｃと同等であり、制御パルス信号／ＳＤｃのデューティは（１－Ｄｃ）と同等である。

　制御パルス信号ＳＤｃは、図２４に示した昇圧チョッパ回路の下アーム素子のオンオフを制御する信号に対応する。一方、制御パルス信号／ＳＤｃは、図２４に示した昇圧チョッパ回路の上アーム素子のオンオフを制御する信号に対応する。

　図２７には、シリーズ接続モードにおける制御ブロック２０３の構成例が示される。
　図２７を参照して、制御ブロック２０３は、出力電圧Ｖｏの電圧指令値Ｖｏ＊と、出力電圧Ｖｏの偏差をＰＩ（比例積分）演算したフィードバック制御量と、フィードフォワード制御量ＤｖＦＦとの和に従って、電圧制御のためのデューティ比指令値Ｄｖを生成する。伝達関数Ｈｖは、直列接続された電源ＰＳ１，ＰＳ２の伝達関数に相当する。

　図２８には、シリーズ接続モードにおける各制御データの設定が示される。
　図２８を参照して、図２７に示した電圧制御のためのデューティ比指令値Ｄｖが、デューティ比Ｄｃに用いられる。電圧制御によって制御される電圧は、出力電圧Ｖｏである。図２７中の伝達関数Ｈｖは、図２４に示した昇圧チョッパ回路の伝達関数に相当する。ま　フィードフォワード制御量ＤｖＦＦは、下記（１２）に示すように、直列接続された電源電圧Ｖ［１］＋Ｖ［２］と、出力電圧Ｖｏとの電圧差に応じて設定される。

　ＤｖＦＦ＝（Ｖｏ－（Ｖ［２］＋Ｖ［１］））／Ｖｏ　　　　…（１２）
　デューティ比Ｄｃ（Ｄｃ＝Ｄｖ）に応じて、図２６に示した制御パルス信号ＳＤｃおよび／ＳＤｃが生成される。

　スイッチング素子Ｓ１～Ｓ４のオンオフをそれぞれ制御するための制御信号ＳＧ１～ＳＧ４は、制御パルス信号ＳＤｃおよび／ＳＤｃに従って、図２４に示した昇圧チョッパ回路を制御するように設定される。

　シリーズ接続モードでは、スイッチング素子Ｓ３をオン固定することによって、直流電源１０および２０が直列に接続される。したがって、制御信号ＳＧ３は、Ｈレベルに固定される。

　スイッチング素子Ｓ１は、図２４の昇圧チョッパ回路では上アーム素子を形成する。したがって、制御パルス信号／ＳＤｃが制御信号ＳＧ１として用いられる。また、スイッチング素子Ｓ２，Ｓ４は、図２４の昇圧チョッパ回路では下アーム素子を形成する。したがって、制御パルス信号ＳＤｃが制御信号ＳＧ２，ＳＧ４として用いられる。

　（シリーズ接続モードでの効率的な制御動作）
　上述のように、電力変換器５０では、シリーズ接続モードとパラレル接続モードとを選択することができる。実施の形態１で説明したように、パラレル接続モードでは、直流電源１０，２０の電力を独立に制御することができる。一方で、シリーズ接続モードでは、昇圧比（電圧変換比）がパラレル接続モードよりも低くなるので、効率が上昇することが期待される。したがって、Ｖｏ＊＞（Ｖ［１］＋Ｖ［２］）のときには、パラレル接続モードからシリーズ接続モードへの切替を指向することが好ましい。

　図２９には、上述したパラレル接続モードにおける制御信号ＳＧ１～ＳＧ４と、シリーズ接続モードにおける制御信号ＳＧ１～ＳＧ４とが比較される。上述のように、パラレル接続モードでは、電圧Ｖ［１］またはＶ［２］と出力電圧Ｖｏとの電圧変換比を制御するためのデューティ比Ｄａ，Ｄｂに基づく論理演算によって制御信号ＳＧ１～ＳＧ４が生成される。一方、シリーズ接続モードでは、電圧Ｖ［１］＋Ｖ［２］と出力電圧Ｖｏとの電圧変換比を制御するためのデューティ比Ｄｃに基づく論理演算によって制御信号ＳＧ１～ＳＧ４が生成される。

　このように、図２９に従えば、パラレル接続モードおよびシリーズ接続モードのそれぞれにおいて、異なる制御演算が必要である。

　図３０には、図２９に従ってパラレル接続モードからシリーズ接続モードへ切替える際における第１の動作波形例が示される。図３０では、直流電源１０および２０のＰＷＭ制御が同位相のキャリア信号２５によって実行される際の動作が示される。

　図３０を参照して、パラレル接続モードにおいて、デューティ比Ｄａ，Ｄｂに加えて、デューティ比Ｄｃが演算されている。この結果、パラレル接続モードからシリーズ接続モードへの切替指令がキャリア信号２５の山で発生されると、即座に、シリーズ接続モードでの制御に従って、制御信号ＳＧ１～ＳＧ４を生成することができる。しかしながら、パラレル接続モードにおいても、制御には本来不要であるデューティ比Ｄｃをバックグランドで演算することになるので、制御装置４０の演算負荷が高くなる。このため、制御装置４０の高コスト化や、制御装置４０のスペック上制御周期を長くせざるを得なくなることによる制御精度の低下が懸念される。

　図３１には、図３０の様なバックグランド演算を行なうことなく、パラレル接続モードからシリーズ接続モードへ切替えるための制御動作が示される。

　図３１を参照して、デューティ比Ｄｃはパラレル接続モードでは演算されておらず、パラレル接続モードからシリーズ接続モードへの切替指令がキャリア信号２５の山で発生されてから、デューティ比Ｄｃの演算が開始される。したがって、図３０の動作波形例のように、制御装置４０の演算負荷が高くなることはない。

　しかしながら、図３１の例では、デューティ比Ｄｃおよびこれに基づくＰＷＭ制御によって制御パルス信号ＳＤｃが求められるまでの間、シリーズ接続モードを開始することができない。たとえば、図３１に示すように、切替指令が発生されてから、実際にシリーズ接続モードが開始されるまで、キャリア信号２５の半周期分の遅れが発生してしまう。これにより、制御精度が低下することが懸念される。

　本発明の実施の形態２では、実施の形態１で説明したパラレル接続モードにおけるキャリア位相制御をシリーズ接続モードへも適用することによって、モード切替時の制御動作を効率化する。

　図３２に示すように、シリーズ接続モードでは直流電源１０および２０が直列に接続されるので、直流電源１０および２０の両方が力行となる状態（図２１での状態Ａ）および直流電源１０および２０の両方が回生となる状態（図２１の状態Ｂ）のいずれかの状態しか存在しない。

　したがって、実施の形態２による制御動作では、キャリア信号間の位相差φは、図２１の状態Ａ，Ｂに示されるように、スイッチング素子Ｓ２のターンオンとスイッチング素子Ｓ４のターンオフとが重なるように、あるいは、スイッチング素子Ｓ４のターンオンとスイッチング素子Ｓ２のターンオフとが重なるように設定される。

　このように位相差φが設定されると、図３３に示されるように、制御パルス信号ＳＤａの立下りタイミングと、制御パルス信号ＳＤｂの立上りタイミングとが重なることになる。あるいは、制御パルス信号ＳＤａの立上りタイミングと、制御パルス信号ＳＤｂの立下りタイミングとが重なる。これにより、図２１の状態Ａ，Ｂに示した電流位相が実現されることになる。

　このときのデューティ比Ｄａ，Ｄｂを考える。式（２）を変形することにより、Ｄａについて下記（１３）式が得られる。

　Ｄａ＝（Ｖｏ－Ｖ［１］）／Ｖｏ　　　　…（１３）
　同様に、式（３）を変形することにより、Ｄｂについて下記（１４）式が得られる。

　Ｄｂ＝（Ｖｏ－Ｖ［２］）／Ｖｏ　　　　…（１４）
　図２９に示されるように、パラレル接続モードにおける制御信号ＳＧ３は、制御パルス信号ＳＤａおよびＳＤｂの論理和に基づいて生成される。したがって、制御パルス信号ＳＤａの立下り（または立上り）タイミングと、制御パルス信号ＳＤｂの立上り（または立下り）タイミングとが重なるように位相差φを設定すると、Ｖｏ＞（Ｖ［１］＋Ｖ［２］）が成立するとき、パラレル接続モードにおける制御信号ＳＧ３のＨレベル期間の比率が１．０を超えることが理解される。すなわち、Ｖｏ＞（Ｖ［１］＋Ｖ［２］）のときには、デューティ比Ｄａ，Ｄｂによるパラレル接続モードと共通のＰＷＭ制御によっても、制御信号ＳＧ３がＨレベルに固定される。

　図２９に示されるように、パラレル接続モードにおける制御信号ＳＧ１は、制御パルス信号／ＳＤａおよび／ＳＤｂの論理和に基づいて生成される。図３３を参照して、実施の形態１に従って位相差φを設定すると、制御パルス信号／ＳＤａの立上りタイミングと、制御パルス信号／ＳＤｂの立上りタイミングとが重なる。このため、制御信号ＳＧ１のデューティ比ＨＤ１は、ＤＳＧ１＝（１－Ｄａ）＋（１－Ｄｂ）で示される。すなわち、ＤＳＧ１は、下記（１５）式で示される。

　ＤＳＧ１＝（Ｖ［１］＋Ｖ［２］）／Ｖｏ　　　…（１５）
　一方で、デューティ比Ｄｃは、式（２）を変形することにより、下記（１６）式で示される。

　Ｄｃ＝１－（Ｖ［１］＋Ｖ［２］）／Ｖｏ　　　…（１６）
　したがって、図２９のシリーズ接続モードでの論理演算に従って、ＳＧ１＝／ＳＧｃとすると、制御信号ＳＧ１のデューティＤＳＧ１は、下記（１７）式で示される。

　ＤＳＧ１＝１－Ｄｃ＝（Ｖ［１］＋Ｖ［２］）／Ｖｏ　　　…（１７）
　このように、実施の形態１によるキャリア位相制御に従って位相差φを設定した場合には、デューティ比Ｄａ，Ｄｂによる制御パルス信号ＳＤａ，ＳＤｂに基づく論理演算、具体的には、／ＳＤａおよび／ＳＤｂの論理和によって、デューティ比Ｄｃに基づく制御パルス信号／ＳＤｃとデューティ比が等しい信号を生成することができる。すなわち、制御パルス信号ＳＤａ，ＳＤｂに基づいて、シリーズ接続モードにおける制御信号ＳＧ１を生成することができる。

　また、図２９に示されるように、シリーズ接続モードにおける制御信号ＳＧ２，ＳＧ４は、制御信号ＳＧ１の反転信号である。ｎｏｔ（／ＳＤｂ　ｏｒ　／ＳＤａ）の論理演算結果は、ＳＤａおよびＳＤｂの論理積（ＳＤｂ　ａｎｄ　ＳＤａ）となる。したがって、制御パルス信号ＳＤｃに従って設定されるべき制御信号ＳＧ２，ＳＧ４についても、制御パルス信号ＳＤａおよびＳＤｂの論理演算に基づいて生成することができる。

　このように、制御パルス信号ＳＤａ（／ＳＤａ）および制御パルス信号ＳＤｂ（／ＳＤｂ）のエッジが重なるように、キャリア信号間の位相差φを設定すると、図３４に示すように、シリーズ接続モードにおけるデューティ比Ｄｃに基づいて設定されるべき制御信号ＳＧ１～ＳＧ４を、デューティ比Ｄａ，Ｄｂに基づく制御パルス信号ＳＤａ，ＳＤｂから生成することが可能である。

　具体的には、上述のように、制御信号ＳＧ３は、制御パルス信号ＳＤａおよびＳＤｂの論理和によって、Ｈレベルに固定された信号となる。また、制御信号ＳＧ１は、制御パルス信号／ＳＤａおよび／ＳＤｂの論理和によって、デューティ比Ｄｃに基づくＰＷＭ制御と同等のデューティを有するように生成できる。また、シリーズ接続モードにおいて、制御信号ＳＧ１と相補に設定される制御信号ＳＧ２，ＳＧ４についても、制御パルス信号ＳＤａおよびＳＤｂの論理積によって生成できる。

　図３５には、実施の形態２に従うパラレル接続モードからシリーズ接続モードへの切替時の動作波形例が示される。

　図３５を参照して、図３４に従う論理演算によって、デューティ比Ｄｃを算出することなく、デューティ比Ｄａ，Ｄｂに基づいて、シリーズ接続モードでの制御信号ＳＧ１～ＳＧ４を生成することができる。

　したがって、たとえば、キャリア信号２５ａの山でパラレル接続モードからシリーズ接続モードへの切替指令がキャリア信号２５の山で発生されても、パラレル接続モードで演算されていた、その時点でのデューティ比Ｄａ，Ｄｂに基づいて、シリーズ接続モードでの制御信号ＳＧ１～ＳＧ４を即座に生成することができる。

　このため、図３０で説明したようなパラレル接続モードにおける制御装置４０の演算負荷増大や、図３１で説明したような制御遅れを発生させることなく、パラレル接続モードからシリーズ接続モードへの切替処理を実行することができる。

　このように、本発明の実施の形態２によれば、実施の形態１と同様のキャリア位相制御によってキャリア信号間の位相差φを設定することにより、制御パルス信号ＳＤａ（／ＳＤａ），ＳＤｂ（／ＳＤｂ）から、デューティ比Ｄｃに基づく制御信号ＳＧ１～ＳＧ４を生成することができる。すなわち、共通の制御パルス信号ＳＤａ（／ＳＤａ），ＳＤｂ（／ＳＤｂ）に基づく論理演算を図３４に示すように切替えるだけで、パラレル接続モードおよびシリーズ接続モードの間の切替処理を実行できる。

　［実施の形態３］
　実施の形態３では、実施の形態１および２に従う電源システム５を具体的に適用した電動車両の電源システムの構成例および動作について説明する。

　図３６は、本発明の実施の形態による電源システムが適用された車両電源システムの構成例を示す回路図である。

　図３６を参照して、直流電源１０としては、複数の二次電池セルが直列接続された組電池が用いられる。また、直流電源２０としては、直列接続された複数の電気二重層キャパシタが用いられる。さらに、電力変換器５０からの直流電圧が出力される電源配線ＰＬおよび接地配線ＧＬの間には平滑コンデンサ３５が設けられる。

　負荷３０は、電源配線ＰＬ上の直流電圧Ｖｏを３相交流電圧に変換するための３相インバータ３１と、３相インバータ３１からの３相交流電力を受けて動作するモータジェネレータ３２とを含む。たとえば、モータジェネレータ３２は、電気自動車やハイブリッド自動車等に搭載される走行用電動機で構成される。すなわち、モータジェネレータ３２は、電気自動車やハイブリッド自動車等の減速時には、回生発電を行う。モータジェネレータ３２の発電動作時には、３相インバータ３１は、モータジェネレータ３２が発電した３相交流電力を直流電力に変換して電源配線ＰＬに出力する。この直流電力によって、直流電源１０および／または直流電源２０を充電することができる。

　図３６のシステム構成例では、二次電池で構成される直流電源１０を定常的な電力供給源として使用し、電気二重層キャパシタで構成される直流電源１０を補助的な電力供給源として使用することが好ましい。このため、パラレル接続モードでは、直流電源１０の電力を制御して、二次電池の過充電または過放電を防止するために、直流電源１０を電流制御する。一方、直流電源２０は電圧制御される。

　パラレル接続モードでは、出力電圧Ｖｏを電圧指令値Ｖｏ＊に従って制御するとともに、負荷３０に対して直流電源１０および２０から並列に電力を授受できる。このため、一方の直流電源からの出力確保が困難な状態（たとえば極低温時）においても、負荷３０に必要なエネルギを供給することが可能である。また、直流電源１０，２０の電力を独立に制御することができるので、直流電源１０，２０の各電力を精密に管理できる。すなわち、直流電源１０，２０の各々を、より安全に使用できる。また、直流電源１０および２０が独立して制御できるので、直流電源１０，２０の間で電力の授受を行うことも可能となる。この結果、たとえば、負荷３０の作動前に、電源配線ＰＬを介して、直流電源１０，２０の一方の電源によって、他方の電源をプリチャージすることも可能である。

　なお、図示は省略するが、負荷３０（モータジェネレータ３２）が発電した回生状態時にも、直流電源１０に充電される電力Ｐ［１］を電流制御によって一定値に維持するとともに、残りの電力を直流電源２０に受入れる電力配分制御を、出力電圧Ｖｏの制御と同時に実現することができる。

　一方、シリーズ接続モードでは、負荷３０の電力Ｐｏが同じであれば、電力変換器５０内のスイッチング素子Ｓ１～Ｓ４を流れる電流が、パラレル接続モードよりも低下する。シリーズ接続モードでは、直列接続によって電圧Ｖ［１］＋Ｖ［２］に対する直流電力変換が実行される一方で、パラレル接続モードでは、電圧Ｖ［１］に対する直流電力変換による電流と、電圧Ｖ［２］に対する直流電力変換による電流との和が各スイッチング素子を流れるからである。したがって、シリーズ接続モードでは、スイッチング素子での電力損失を低下することにより、効率を向上することができる。さらに、シリーズ接続モードでは、負荷３０と直流電源１０，２０との間での電力授受に伴う電圧Ｖ［１］，Ｖ［２］の変動の影響を受けることなく、出力電圧Ｖｏを制御することができる。

　また、パラレル接続モードでは、デューティ比Ｄａ，Ｄｂは、電圧Ｖ［１］，Ｖ［２］に対する出力電圧Ｖｏの比に従って設定されるため、一方の直流電源の電圧が低下すると、１．０に近い値となってしまう。したがって、制御信号ＳＧ１～ＳＧ４のいずれかのＨレベル期間比が１．０に近づく可能性がある。実際の昇圧チョッパ回路の制御では、上アーム素子および下アーム素子が同時にオンすることを確実に防止するためのデッドタイムを設ける必要があるため、実現可能なデューティ比Ｄａ，Ｄｂには上限値が存在する。したがって、パラレル接続モードのみでは、一方の直流電源の電圧がある程度低下すると電圧制御が不能となってしまう。すなわち、直流電源１０，２０の蓄積エネルギを使い切る点で、パラレル接続モードには一定の限界が存在する。

　これに対して、シリーズ接続モードにおけるデューティ比Ｄｃは、電圧Ｖ［１］＋Ｖ［２］に対する出力電圧Ｖｏの比に従って設定されるため、一方の直流電源の電圧が低下しても、それ程大きな値とはならない。したがって、パラレル接続モードの場合とは異なり、一方の直流電源の電圧がある程度低下した場合にも電圧制御を継続することができる。この結果、シリーズ接続モードでは、直流電源１０，２０を直列接続することにより、直流電源１０，２０の蓄積エネルギを使い切る点で、パラレル接続モードよりも有利である。

　なお、実施の形態２を適用したシリーズ接続モードにおいても、デューティ比Ｄｃは演算されないものの、制御パルス信号ＳＤａ，ＳＤｂに基づいて、実際にはデューティ比Ｄｃに従って、スイッチング素子Ｓ１～Ｓ４のオンオフが制御されるので、上記の特徴点は共通に適用される。

　このように実施の形態３による電源システム（車両電源システム）では、複数のスイッチング素子Ｓ１～Ｓ４の制御によって、２つの直流電源１０，２０を並列接続するモードと直列接続するモードとを使い分けることができる。この結果、電動車両の電源システムにおいて、負荷電力への対応性（消費電力の供給および発電電力の受入）および電力管理性が向上するパラレル接続モードと、効率および蓄積エネルギの活用性に優れたシリーズ接続モードとを使い分けることができる。これにより、２つの直流電源１０，２０を有効に使用して、同一の蓄積電力に対する電動車両の走行距離を延ばすことができる。

　特に、実施の形態１，２に従うキャリア位相制御を適用した場合には、出力電圧Ｖｏと、電圧Ｖ［１］，Ｖ［２］との関係に従って、パラレル接続モードとシリーズ接続モードとが自動的に切替られることになる。具体的には、Ｖｏ＞Ｖ［１］，Ｖ［２］のときには、シリーズ接続モードが自動的に適用される。

　なお、本実施の形態では、直流電源１０および直流電源２０について、二次電池および電気二重層キャパシタに代表される、異なる種類の直流電源を適用する例を説明した。異なる種類、特に、エネルギ密度およびパワー密度（ラゴンプロット）が異なる直流電源を組み合せて負荷へ電力を供給する態様とすれば、特にパラレル接続モードにおいて、互いに苦手な動作領域での出力を補うような形で、広い動作領域に対して負荷電力の確保が容易となる。

　また、出力電圧が異なる２つの直流電源を組み合わせる場合にも、シリーズ接続モードおよびパラレル接続モードの切替によって、直流電源を有効に使用できることが期待される。ただし、直流電源１０および２０が、同一定格電圧の電源および／または同一種類の電源であっても、本発明の適用は妨げられることはない点について確認的に記載する。たとえば、同一タイプの直流電源を主電源および副電源として用いる場合に、本発明による電源システムを構成することが好適である。

　また、負荷３０は、制御された直流電圧Ｖｏによって動作する機器であれば、任意の機器によって構成できる点について確認的に記載する。すなわち、本実施の形態では、電気自動車やハイブリッド自動車等に搭載される走行用電動機およびインバータによって負荷３０が構成される例を説明したが、本発明の適用はこのような場合に限定されるものではない。

　さらに、電力変換器５０の構成についても、図１の例示に限定されるものではない。すなわち、電力変換器に含まれる複数のスイッチング素子の少なくとも一部が、第１の直流電源に対する電力変換経路と、第２の直流電源に対する電力変換経路との両方に含まれるように配置される構成であれば、実施の形態１による位相制御および、実施の形態２によるシリーズ接続モードでの制御処理を適用することが可能である。

　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　この発明は、２つの直流電源と負荷との間で直流電力変換を実行するため電源システムに適用することができる。

　５　電源システム、１０，２０　直流電源、１５　配線、２５，２５ａ，２５ｂ　キャリア信号、３０　負荷、３１　インバータ、３２　モータジェネレータ、３５　平滑コンデンサ、４０　制御装置、５０　電力変換器、１０２～１０９，１１１～１１４，１２０，１２１，１３０，１３１，１４０～１４４　電流経路、２０１，２０２，２０３　制御ブロック、Ｄ１～Ｄ４　逆並列ダイオード、ＤＴ，Ｄａ，Ｄｂ，Ｄｃ　デューティ比、Ｄｉ，Ｄｖ　デューティ比指令値、ＤｉＦＦ，ＤｖＦＦ　フィードフォワード制御量、ＧＬ　接地配線、Ｈｉ，Ｈｖ　伝達関数、Ｉｉ＊　電流指令値、Ｉｉ　電流、Ｌ１，Ｌ２　リアクトル、Ｎ１，Ｎ２，Ｎ３　ノード、ＰＬ　電源配線、ＰＳ１，ＰＳ２　電源、Ｓ１～Ｓ４　電力用半導体スイッチング素子、ＳＤａ（／ＳＤａ），ＳＤｂ（／ＳＤｂ），ＳＤｃ（／ＳＤｃ）　制御パルス信号、ＳＧ１～ＳＧ４　制御信号、Ｖ［１］，Ｖ［２］　電圧、Ｖｏ　出力電圧、Ｖｏ＊　電圧指令値。

Claims

　第１の直流電源（１０）と、
　第２の直流電源（２０）と、
　負荷（３０）と電気的に接続される電源配線（ＰＬ）と前記第１および第２の直流電源との間で直流電力変換を実行するための、複数のスイッチング素子（Ｓ１－Ｓ４）を含んで構成された電力変換器（５０）と、
　前記電源配線上の出力電圧（Ｖｏ）を制御するように、パルス幅変調制御に従って前記複数のスイッチング素子のオンオフを制御するための制御装置（４０）とを備え、
　前記複数のスイッチング素子の少なくとも一部は、前記第１の直流電源と前記電源配線との間に形成される第１の電力変換経路と、前記第２の直流電源と前記電源配線との間に形成される第２の電力変換経路との両方に含まれるように配置され、
　前記電力変換器は、前記第１および第２の直流電源と前記電源配線との間で並列に前記直流電力変換を実行する第１の動作モードを有し、
　前記制御装置は、
　前記第１の動作モードにおいて、前記第１の電力変換経路による第１の電力変換を制御するための第１のパルス幅変調制御に用いる第１のキャリア信号（２５ａ）と、前記第２の電力変換経路による第２の電力変換を制御するための第２のパルス幅変調制御に用いる第２のキャリア信号（２５ｂ）との位相差（φ）を前記電力変換器の動作状態に応じて変化させるとともに、前記第１のパルス幅変調制御によって得られた第１の制御パルス信号（ＳＤａ）および前記第２のパルス幅変調制御（ＳＤｂ）によって得られた第２の制御パルス信号に基づいて、前記複数のスイッチング素子のオンオフの制御信号（ＳＧ１－ＳＧ４）を生成する、電源システム。
　前記制御装置（４０）は、前記第１の制御パルス信号および前記第２の制御パルス信号のデューティ比（Ｄａ，Ｄｂ）に基づいて、前記第１のキャリア信号（２５ａ）と前記第２のキャリア信号（２５ｂ）との位相差（φ）を可変に設定する、請求項１記載の電源システム。
　前記制御装置（４０）は、前記第１の直流電源（１０）が力行および回生のいずれの状態であるか、および、前記第２の直流電源（２０）が力行および回生のいずれの状態であるかの組合せと、前記第１の制御パルス信号および前記第２の制御パルス信号のデューティ比（Ｄａ，Ｄｂ）とに基づいて、前記第１のキャリア信号（２５ａ）と前記第２のキャリア信号（２５ｂ）との位相差（φ）を可変に設定する、請求項２記載の電源システム。
　前記制御装置（４０）は、前記第１の制御パルス信号（ＳＤａ）の立上がりエッジおよび立下りエッジの一方と、前記第２の制御パルス信号（ＳＤｂ）の立上がりエッジおよび立下りエッジの他方とが重なるように、前記第１のキャリア信号（２５ａ）と前記第２のキャリア信号（２５ｂ）との位相差（φ）を変化させる、請求項１～３のいずれか１項に記載の電源システム。
　前記制御装置（４０）は、前記第１の動作モードにおいて、前記第１および前記第２の直流電源（１０，２０）の一方の電圧と前記出力電圧（Ｖｏ）との電圧比を制御するように前記第１および前記第２の電力変換の一方を制御する一方で、前記第１および前記第２の直流電源の他方の電流を制御するように前記第１および前記第２の電力変換の他方を制御する、請求項１～３のいずれか１項に記載の電源システム。
　前記第１の制御パルス信号（ＳＤａ）は、前記第１の直流電源の電圧（Ｖ［１］）および電流（Ｉ［１］）の一方に基づいて演算された第１の制御量（Ｄａ）と前記第１のキャリア信号（２５ａ）との比較に基づいて生成され、
　前記第２の制御パルス信号（ＳＤｂ）は、前記第２の直流電源の電圧（Ｖ［２］）および電流（Ｉ［２］）の他方に基づいて演算された第２の制御量（Ｄｂ）と前記第２のキャリア信号（２５ｂ）との比較に基づいて生成される、請求項１～３のいずれか１項に記載の電源システム。
　前記電力変換器（５０）は、前記第１および第２の直流電源（１０，２０）が前記電源配線に対して直列に電気的に接続された状態で直流電力変換を実行する第２の動作モードをさらに有し、
　前記制御装置（４０）は、前記第２の動作モードでは、前記第１の制御パルス信号（ＳＤａ）の立上がりエッジおよび立下りエッジの一方と、前記第２の制御パルス信号（ＳＤｂ）の立上がりエッジおよび立下りエッジの他方とが重なるように、前記第１のキャリア信号（２５ａ）と前記第２のキャリア信号（２５ｂ）との位相差（φ）を可変に設定するとともに、前記第１の制御パルス信号および前記第２の制御パルス信号の論理演算に基づいて、前記複数のスイッチング素子（Ｓ１－Ｓ４）の前記制御信号（ＳＧ１－ＳＧ４）を生成する、請求項１記載の電源システム。
　前記制御装置（４０）は、前記複数のスイッチング素子（Ｓ１－Ｓ４）のうちの一部の各スイッチング素子では、前記第１の動作モードおよび前記第２の動作モードの間で共通の論理演算に従って、前記第１の制御パルス信号（ＳＤａ）および前記第２の制御パルス信号（ＳＤｂ）から当該スイッチング素子の前記制御信号を生成する一方で、前記複数のスイッチング素子のうちの残りの各スイッチング素子では、前記第１の動作モードおよび前記第２の動作モードの間で異なる論理演算に従って、前記第１の制御パルス信号および前記第２の制御パルス信号から当該スイッチング素子の前記制御信号を生成する、請求項７記載の電源システム。
　前記複数のスイッチング素子（Ｓ１－Ｓ４）は、
　前記電源配線（ＰＬ）および第１のノード（Ｎ１）の間に電気的に接続された第１のスイッチング素子（Ｓ１）と、
　第２のノード（Ｎ２）および前記第１のノード（Ｎ１）の間に電気的に接続された第２のスイッチング素子（Ｓ２）と、
　前記第２の直流電源の負極端子と電気的に接続された第３のノード（Ｎ３）および前記第２のノードの間に電気的に接続された第３のスイッチング素子（Ｓ３）と、
　前記第１の直流電源の負極端子と前記第３のノードとの間に電気的に接続された第４のスイッチング素子（Ｓ４）とを含み、
　前記電力変換器（５０）は、
　前記第１の直流電源の正極端子と前記第２のノードとの間に電気的に接続された第１のリアクトル（Ｌ１）と、
　前記第２の直流電源の正極端子と前記第１のノードとの間に電気的に接続された第２のリアクトル（Ｌ２）とをさらに含む、請求項１～３、７および８のいずれか１項に記載の電源システム。
　第１の直流電源（１０）と、
　第２の直流電源（２０）と、
　負荷（３０）と電気的に接続される電源配線（ＰＬ）と前記第１および第２の直流電源との間で直流電力変換を実行するための、複数のスイッチング素子（Ｓ１－Ｓ４）を含んで構成された電力変換器（５０）と、
　前記複数のスイッチング素子のオンオフを制御するための制御装置（４０）とを備え、
　前記複数のスイッチング素子の少なくとも一部は、前記第１の直流電源と前記電源配線との間に形成される第１の電力変換経路と、前記第２の直流電源と前記電源配線との間に形成される第２の電力変換経路との両方に含まれるように配置され、
　前記電力変換器は、前記第１および第２の直流電源と前記電源配線との間で並列に前記直流電力変換を実行する第１の動作モードを有し、
　前記制御装置は、前記第１の動作モードにおいて、前記複数のスイッチング素子のオンオフ期間比を変化させることによって前記第１および第２の直流電源の出力を制御するように、前記複数のスイッチング素子のオンオフの制御信号（ＳＧ１－ＳＧ４）を生成し、
　前記制御信号は、前記第１の直流電源の電流（Ｉ（Ｌ１））の上昇タイミングまたは下降タイミングと、前記第２の直流電源の電流（Ｉ（Ｌ２））の上昇タイミングまたは下降タイミングとが重なるような電流位相となるように調整される、電源システム。
　前記複数のスイッチング素子（Ｓ１－Ｓ４）は、
　前記電源配線（ＰＬ）および第１のノード（Ｎ１）の間に電気的に接続された第１のスイッチング素子（Ｓ１）と、
　第２のノード（Ｎ２）および前記第１のノード（Ｎ１）の間に電気的に接続された第２のスイッチング素子（Ｓ２）と、
　前記第２の直流電源の負極端子と電気的に接続された第３のノード（Ｎ３）および前記第２のノードの間に電気的に接続された第３のスイッチング素子（Ｓ３）と、
　前記第１の直流電源の負極端子と前記第３のノードとの間に電気的に接続された第４のスイッチング素子（Ｓ４）とを含み、
　前記電力変換器（５０）は、
　前記第１の直流電源の正極端子と前記第２のノードとの間に電気的に接続された第１のリアクトル（Ｌ１）と、
　前記第２の直流電源の正極端子と前記第１のノードとの間に電気的に接続された第２のリアクトル（Ｌ２）とをさらに含む、請求項１０記載の電源システム。
　前記制御信号（ＳＧ１－ＳＧ４）は、前記第１および第２の直流電源（１０，２０）の両方が力行状態である場合には、前記第１の直流電源の電流（Ｉ（Ｌ１））の下降タイミングと、前記第２の直流電源の電流（Ｉ（Ｌ２））の上昇タイミングとが重なるような電流位相となるように調整される、請求項１１記載の電源システム。
　前記制御信号（ＳＧ１－ＳＧ４）は、前記第１および第２の直流電源（１０，２０）の両方が回生状態である場合には、前記第１の直流電源の電流（Ｉ（Ｌ１））の上昇タイミングと、前記第２の直流電源の電流（Ｉ（Ｌ２））の下降タイミングとが重なるような電流位相となるように調整される、請求項１１記載の電源システム。
　前記制御信号（ＳＧ１－ＳＧ４）は、前記第１の直流電源（１０）が回生状態である一方で第２の直流電源（２０）が力行状態である場合には、前記第１の直流電源の電流（Ｉ（Ｌ１））の下降タイミングと、前記第２の直流電源の電流（Ｉ（Ｌ２））の下降タイミングとが重なるような電流位相となるように調整される、請求項１１記載の電源システム。
　前記制御信号（ＳＧ１－ＳＧ４）は、前記第１の直流電源（１０）が力行状態である一方で第２の直流電源（２０）が回生状態である場合には、前記第１の直流電源の電流（Ｉ（Ｌ１））の上昇タイミングと、前記第２の直流電源の電流（Ｉ（Ｌ２））の上昇タイミングとが重なるような電流位相となるように調整される、請求項１１記載の電源システム。
　前記電力変換器（５０）は、前記第１および第２の直流電源（１０，２０）が前記電源配線に対して直列に電気的に接続された状態で直流電力変換を実行する第２の動作モードをさらに有し、
　前記制御装置（４０）は、前記第２の動作モードでは、前記第１および第２の直流電源（１０，２０）が力行状態である場合には、前記第１の直流電源の電流（Ｉ（Ｌ１））の上昇タイミングと前記第２の直流電源の電流（Ｉ（Ｌ２））の下降タイミングとが重なるような電流位相となるように前記制御信号を調整する、請求項１１記載の電源システム。
　前記制御装置（４０）は、前記第２の動作モードでは、前記第１および第２の直流電源（１０，２０）が回生状態である場合には、前記第１の直流電源の電流（Ｉ（Ｌ１））の下降タイミングと前記第２の直流電源の電流（Ｉ（Ｌ２））の上昇タイミングとが重なような電流位相となるように前記制御信号を調整する、請求項１６記載の電源システム。
　前記制御装置（４０）は、前記第１の直流電源（１０）の出力を制御するための第１のパルス幅変調制御に用いる第１のキャリア信号（２５ａ）と、前記第２の直流電源（２０）の出力を制御するための第２のパルス幅変調制御に用いる第２のキャリア信号（２５ｂ）との位相差（φ）を変化させることによって、前記電流位相を調整する、請求項１０～１７のいずれか１項に記載の電源システム。