以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下では、図中の同一または相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。
[実施の形態1]
(回路構成)
図1は、本発明の実施の形態に従う電源システムの構成を示す回路図である。
図1を参照して、電源システム5は、直流電源B1と、直流電源B2と、電力変換器10と、制御装置100とを備える。
本実施の形態において、直流電源B1およびB2は、二次電池や電気二重層キャパシタ等の蓄電装置によって構成される。たとえば、直流電源B1は、リチウムイオン二次電池やニッケル水素電池のような二次電池で構成される。また、直流電源B2は、たとえば、電気二重層キャパシタやリチウムイオンキャパシタ等の出力特性に優れた直流電圧源要素により構成される。直流電源B1および直流電源B2は、「第1の直流電源」および「第2の直流電源」にそれぞれ対応する。
なお、直流電源B1およびB2を同種の蓄電装置によって構成することも可能である。また、直流電源B1およびB2の容量についても特に限定されることはなく、直流電源B1およびB2は、各々を同等の容量で構成してもよく、一方の直流電源の容量を他方の直流電源の容量より大きくしてもよい。
電力変換器10は、高電圧側の電力線PLおよび低電圧側の電力線GLの間の直流電圧VH(以下、出力電圧VHとも称する)を制御するように構成される。電力線GLは、代表的には、接地配線で構成される。
負荷30は、電力変換器10の出力電圧VHを受けて動作する。出力電圧VHの電圧指令値VH*は、負荷30の動作に適した電圧に設定される。電圧指令値VH*は、負荷30の状態に応じて可変に設定されてもよい。さらに、負荷30は、回生発電等によって、直流電源B1および/またはB2の充電電力を発生可能に構成されてもよい。
電力変換器10は、スイッチング素子(電力用半導体スイッチング素子)S1〜S5と、リアクトルL1,L2とを含む。本実施の形態において、電力用半導体スイッチング素子(以下、単に「スイッチング素子」とも称する)としては、IGBT(Insulated Gate Bipolar Transistor)、電力用MOS(Metal Oxide Semiconductor)トランジスタあるいは電力用バイポーラトランジスタ等を用いることができる。
スイッチング素子S1は、電力線PLおよびノードN1の間に電気的に接続される。リアクトルL1および直流電源B1は、ノードN1および電力線GLの間に直列に、電気的に接続される。たとえば、リアクトルL1は、直流電源B1の正極端子およびノードN1の間に電気的に接続されるとともに、直流電源B1の負極端子は、電力線GLと電気的に接続される。スイッチング素子S2は、ノードN1および電力線GLの間に電気的に接続される。なお、リアクトルL1および直流電源B1の接続順序を入れ換えても、電気的には等価な回路構成が維持される。
スイッチング素子S3は、ノードN2および電力線GLの間に電気的に接続される。スイッチング素子S4は、電力線PLおよびノードN2の間に電気的に接続される。スイッチング素子S5は、ノードN1およびN2の間に電気的に接続される。リアクトルL2および直流電源B2は、電力線PLおよびノードN2の間に直列に、電気的に接続される。たとえば、リアクトルL2は、直流電源B2の正極端子および電力線PLの間に電気的に接続されるとともに、直流電源B2の負極端子は、ノードN2と電気的に接続される。なお、リアクトルL2および直流電源B2の接続順序を入れ換えても、電気的には等価な回路構成が維持される。
スイッチング素子S1〜S4に対しては、逆並列ダイオードD1〜D4がそれぞれ配置されている。ダイオードD1〜D4は、順バイアス時に、電力線GLから電力線PLへ向かう方向(図中、下から上へ向かう方向)の電流経路を形成するように配置される。一方で、ダイオードD1〜D4は、逆バイアス時には、当該電流経路を非形成とする。具体的には、ダイオードD1は、ノードN1から電力線PLへ向かう方向を順方向とするように接続され、ダイオードD2は、電力線GLからノードN1へ向かう方向を順方向とするように接続される。同様に、ダイオードD3は、電力線GLからノードN2へ向かう方向を順方向とするように接続され、ダイオードD4は、ノードN2から電力線PLへ向かう方向を順方向とするように接続される。
図1の構成例では、スイッチング素子S5は、ノードN1からノードN2へ向かう電流経路および、ノードN2からノードN1へ向かう電流経路のそれぞれについて、形成および遮断を別個に制御可能な双方向スイッチとして設けられる。すなわち、双方向スイッチ(S5)は、ノードN1およびN2の間に電気的に直列接続された、ダイオードD5aおよびスイッチング素子S5aを有する。ダイオードD5aは、ノードN1からノードN2へ向かう方向を順方向として、ノードN1,N2間に電気的に接続される。
双方向スイッチ(S5)は、ノードN1およびN2の間に電気的に直列接続された、ダイオードD5bおよびスイッチング素子S5bをさらに有する。ダイオードD5bおよびスイッチング素子S5bは、ノードN1およびN2間に、ダイオードD5aおよびスイッチング素子S5aに対して並列に接続される。ダイオードD5bは、ノードN2からノードN1へ向かう方向を順方向として、ノードN1,N2間に電気的に接続される。
双方向スイッチでは、スイッチング素子S5aがオンされると、ダイオードD5aにより、ノードN1からN2に向かう方向に電流経路が形成される。一方で、スイッチング素子S5aがオフされると、当該電流経路は遮断される。すなわち、スイッチング素子S5aは、ノードN1からN2への電流経路の形成および遮断を制御するために配置される。
また、スイッチング素子S5bがオンされると、ダイオードD5bにより、ノードN2からN1に向かう方向に電流経路が形成される。一方で、スイッチング素子S5bがオフされると、当該電流経路は遮断される。すなわち、スイッチング素子S5bは、ノードN2からN1への電流経路の形成および遮断を制御するために配置される。
スイッチング素子S1〜S5a,S5bは、制御装置100からの制御信号SG1〜SG4,SG5a,SG5bにそれぞれ応答して、オンオフを制御することが可能である。具体的には、スイッチング素子S1〜S5は、制御信号SG1〜SG5が論理ハイレベル(以下、「Hレベル」とも表記する)のときにオン状態となって、電流経路を形成可能な状態となる。一方で、スイッチング素子S1〜S5a,S5bは、制御信号SG1〜SG4,SG5a,SG5bが論理ローレベル(以下、「Lレベル」とも表記する)のときにオフ状態となって、当該電流経路を遮断する状態となる。
図1の構成例では、スイッチング素子S1およびダイオードD1は「第1の半導体素子」に対応し、スイッチング素子S2およびダイオードD2は「第2の半導体素子」に対応し、スイッチング素子S3およびダイオードD3は「第3の半導体素子」に対応する。さらに、スイッチング素子S4およびダイオードD4は「第4の半導体素子」に対応し、スイッチング素子S5a,S5bおよびダイオードD5a,D5bは、「第5の半導体素子」に対応する。さらに、リアクトルL1およびL2は、「第1のリアクトル」および「第2のリアクトル」にそれぞれ対応する。図1の例では、スイッチング素子S1〜S5a,S5bのオンオフ制御により、第1〜第5の半導体素子の各々において、電流経路の形成および遮断を制御することができる。
制御装置100は、たとえば、図示しないCPU(Central Processing Unit)およびメモリを有する電子制御ユニット(ECU)によって構成される。制御装置100は、メモリに記憶されたマップおよびプログラムに基づいて、各センサによる検出値を用いた演算処理を行なうように構成される。あるいは、制御装置100の少なくとも一部は、電子回路等のハードウェアにより所定の数値・論理演算処理を実行するように構成されてもよい。
制御装置100は、出力電圧VHを制御するために、スイッチング素子S1〜S5のオンオフを制御する制御信号SG1〜SG5a,SG5bを生成する。なお、図1では図示を省略しているが、直流電源B1の電圧(V[1]と表記する)および電流(I[1]と表記する)、直流電源B2の電圧(V[2]と表記する)および電流(I[2]と表記する)、ならびに、出力電圧VHの検出器(電圧センサ)が設けられている。これらの検出器の出力は、制御装置100へ与えられる。
図2は、負荷30の構成例を示す概略図である。
図2を参照して、負荷30は、たとえば電動車両の走行用電動機を含むように構成される。負荷30は、平滑コンデンサCHと、インバータ32と、モータジェネレータ35と、動力伝達ギヤ36と、駆動輪37とを含む。
モータジェネレータ35は、車両駆動力を発生するための走行用電動機であり、たとえば、複数相の永久磁石型同期電動機で構成される。モータジェネレータ35の出力トルクは、減速機や動力分割機構によって構成される動力伝達ギヤ36を経由して、駆動輪37へ伝達される。駆動輪37に伝達されたトルクにより電動車両が走行する。また、モータジェネレータ35は、電動車両の回生制動時には、駆動輪37の回転力によって発電する。この発電電力は、インバータ32によってAC/DC変換される。この直流電力は、電源システム5に含まれる直流電源B1,B2の充電電力として用いることができる。
モータジェネレータの他にエンジン(図示せず)が搭載されたハイブリッド自動車では、このエンジンおよびモータジェネレータ35を協調的に動作させることによって、電動車両に必要な車両駆動力が発生される。この際には、エンジンの回転による発電電力を用いて直流電源B1,B2を充電することも可能である。
このように、電動車両は、走行用電動機を搭載する車両を包括的に示すものであり、エンジンおよび電動機を搭載したハイブリッド自動車と、エンジンを搭載しない電気自動車および燃料電池車との両方を含むものである。
(電力変換器の動作)
電力変換器10は、特許文献2に記載された電力変換器と同様に、直流電源B1,B2と電力線PL,GLとの間での直流電力変換(DC/DC変換)の態様が異なる複数の動作モードを有する。これらの動作モードは、スイッチング素子のオンオフ制御の態様を切換えることによって選択的に適用される。
電力変換器10の複数の動作モードには、直流電源B1およびB2と電力線PL,GLとの間で並列にDC/DC変換を行なうための「パラレル昇圧モード」と、直列接続された直流電源B1およびB2と電力線PL,GLとの間でDC/DC変換を行なうための「シリーズ昇圧モード」とが含まれる。パラレル昇圧モードは、特許文献2での「パラレル接続モード」に対応し、シリーズ昇圧モードは、特許文献2での「シリーズ接続モード」に対応する。
以下の説明で明らかになるように、本実施の形態に従う電源システムでは、電力変換器10のパラレル昇圧モードにおいて、スイッチング素子間の電力損失の偏りを抑制するためのスイッチング制御を特徴とする。このため、まず、基本となるパラレル昇圧モードでの動作および制御について説明する。
図1から理解されるように、電力変換器10は、直流電源B1および電力線PL,GLの間に形成された昇圧チョッパ回路と、直流電源B2および電力線PL,GLの間に形成された昇圧チョッパ回路とが組み合わされた回路構成を有している。したがって、まず、基本的な昇圧チョッパ回路の動作について詳細に説明する。
図3には、基本的な昇圧チョッパ回路の構成を示す回路図が示される。
図3を参照して、昇圧チョッパ回路CHPは、上アームを構成するスイッチング素子Suと、下アームを構成するスイッチング素子Slと、リアクトルLとを有する。ダイオードDuおよびDlは、上アームのスイッチング素子Suおよび下アームのスイッチング素子Slにそれぞれ逆並列接続される。
昇圧チョッパ回路CHPでは、下アーム(スイッチング素子Sl)のオン期間およびオフ期間が交互に設けられる。下アームのオン期間には、直流電源PS−リアクトルL−下アーム素子Sl(オン)を経由する電流経路101が形成される。これにより、リアクトルLにエネルギが蓄積される。
下アームのオフ期間には、直流電源PS−リアクトルL−ダイオードDu(またはスイッチング素子Su)−負荷30を経由した電流経路102が形成される。これにより、下アーム素子Slのオン期間でリアクトルLに蓄えられたエネルギと、直流電源PSからのエネルギとが、負荷30へ供給される。これにより、負荷30への出力電圧は、直流電源PSの出力電圧よりも昇圧される。
上アームのスイッチング素子Suは、下アームのスイッチング素子Slのオン期間には、オフされる必要がある。また、下アームのスイッチング素子Slのオフ期間には、上アームのスイッチング素子Suをオンすることによって、負荷30からの電力を直流電源PSへ回生することができる。たとえば、上アームのスイッチング素子Suおよび下アームのスイッチング素子Slを、周期的かつ相補的にオンオフすることにより、電流方向に応じてスイッチング制御(オンオフ制御)の態様を切換えることなく、出力電圧VHを制御しながら、回生および力行の両方に対応してDC/DC変換を実行することができる。
なお、直流電源PSへの電力回生を行なわない場合には、電流方向が一方向に限定されるので、上アームについては、スイッチング素子Suの配置を省略して、ダイオードDuのみで構成することも可能である。また、下アームについては、ダイオードDlの配置を省略することが可能である。
図4には、図3に示した昇圧チョッパ回路の動作波形例が示される。
図4を参照して、下アームのオン期間には、リアクトルLおよび直流電源PSを流れる電流(以下、「リアクトル電流」と称する)ILが上昇し、下アームのオフ期間には、リアクトル電流ILが低下する。したがって、下アームのスイッチング素子Slのオン期間およびオフ期間の比を制御することによって、出力電圧VHを制御することができる。具体的には、オン期間の比率を上昇させることによって、出力電圧VHが上昇する。
昇圧チョッパ回路CHPにおける電圧変換比(昇圧比)は、直流電源PSの電圧Vi、出力電圧VHおよびデューティ比DT(以下、単にデューティ比DTとも称する)を用いて、下記(1)式で示されることが知られている。なお、デューティ比DTは、オン期間比率を示すパラメータであり、スイッチング周期To(オン期間+オフ期間)に対する下アームのオン期間比率(時間比)で定義される。
VH=1/(1−DT)・Vi …(1)
昇圧チョッパ回路CHPでは、パルス幅変調(PWM)制御によって、スイッチング素子のオンオフ制御(以下、スイッチング制御)を実行できる。たとえば、キャリア波CWおよびデューティ比DTとの電圧比較に従って、下アームをオンオフするための制御パルス信号SDが生成される。
キャリア波CWは、スイッチング周期Toと同一周期を有する。たとえば、キャリア波CWには、三角波が用いられる。キャリア波CWの周波数は、スイッチング素子Sl(Su)のスイッチング周波数に相当する。キャリア波CWの電圧幅(ピークトゥピーク)は、DT=1.0に対応する電圧に設定される。
制御パルス信号SDは、デューティ比DTを示す電圧が、キャリア波CWの電圧よりも高いときにHレベルに設定される一方で、キャリア波CWの電圧よりも低いときにLレベルに設定される。制御パルス信号/SDは、制御パルス信号SDの反転信号である。
下アームのスイッチング素子Slのオンオフは、制御パルス信号SDに従って制御される。すなわち、下アームのスイッチング素子Slは、制御パルス信号SDのHレベル期間にオン状態に制御される一方で、制御パルス信号SDのLレベル期間にはオフ状態に制御される。上アームのスイッチング素子Suは、制御パルス信号/SDに従って、下アームのスイッチング素子Slと相補的かつ周期的にオンオフ制御することができる。
リアクトル電流ILは、スイッチング制御に伴って、下アームオン期間では上昇する一方で、上アームオン期間では低下する。すなわち、上アームオンから下アームオンへの遷移タイミングで、リアクトル電流ILは極小点を有する。反対に、リアクトル電流ILは、下アームオンから上アームオンへの遷移タイミングで極大点を有する。
デューティ比DTが高くなると、下アームのオン期間が長くなるため、電流ILの平均値が増加する。これにより、直流電源PSからの出力が上昇することによって、出力電圧VHが上昇する。
反対に、デューティ比DTが低くなると、上アームオン期間が長くなるので、電流ILの平均値は低下する。これにより、直流電源PSからの出力が低下することによって、出力電圧VHが低下する。このように、チョッパ回路では、スイッチング制御によって、リアクトル電流ILに、極大点および極小点、すなわち複数個の変曲点を設けることを通じて、出力が制御される。
(パラレル昇圧モードの回路動作)
次に、電力変換器10のパラレル昇圧モードにおける動作および制御について詳細に説明する。電力変換器10は、パラレル昇圧モードにおいては、直流電源B1およびB2の各々に対して2つの昇圧チョッパ回路を並列に動作させる態様により動作する。すなわち、電力変換器10は、特許文献2でのパラレル接続モードと同様に、直流電源B1およびB2と電力線PL,GL(負荷30)との間で並列なDC/DC変換を行なうことにより、電圧指令値VH*に従って出力電圧VHを制御する。
再び図1を参照して、電力変換器10においては、スイッチング素子S5(S5a,S5b)のオフによってノードN1およびN2の間に電流が流れない場合と、そうでない場合との間で、直流電源B1およびB2に対して形成される昇圧チョッパ回路が異なることが特徴である。
図5には、ノードN1およびN2の間に電流が流れないときの電力変換器10の等価回路が示される。以下では、スイッチング素子S5aおよびS5bの少なくとも一方がオフされることによってノードN1およびN2間に電流が流れない状態を、スイッチング素子S5のオフ時とも称する。
図5を参照して、スイッチング素子S5のオフ時には、直流電源B1に対して、スイッチング素子S2およびダイオードD2を下アームとし、スイッチング素子S1およびダイオードD1を上アームとする昇圧チョッパ回路が形成される。一方、直流電源B2に対しては、スイッチング素子S4およびダイオードD4を下アームとし、スイッチング素子S3およびダイオードD3を上アームとする昇圧チョッパ回路が形成される。
したがって、電力変換器10は、スイッチング素子S5のオフ時には、特許文献1と同様に、直流電源B1,B2に対して昇圧チョッパ回路が並列に設けられた回路構成を有する。
図6には、図5に示した等価回路図において、直流電源B1,B2の下アームオン時における電流経路が示される。
図6を参照して、スイッチング素子S2をオンすることにより、図3における電流経路101と同様に、直流電源B1の出力によりリアクトルL1にエネルギを蓄積するための電流経路111が形成される。すなわち、スイッチング素子S2は、直流電源B1に対応して形成される昇圧チョッパ回路の下アームに相当する。
同様に、スイッチング素子S4をオンすることにより、図3における電流経路101と同様に、直流電源B2の出力によりリアクトルL2にエネルギを蓄積するための電流経路112が形成される。すなわち、スイッチング素子S4は、直流電源B2に対応して形成される昇圧チョッパ回路の下アームに相当する。
図7には、図5に示した等価回路図において、直流電源B1,B2の上アームオン時における電流経路が示される。
図7を参照して、スイッチング素子S2をオフすることにより、スイッチング素子S1またはダイオードD1を経由して、リアクトルL1の蓄積エネルギを直流電源B1からのエネルギとともに電力線PLへ出力するための電流経路113が形成される。本実施の形態では、スイッチング素子S1およびS2を相補的にオンオフすることにより、スイッチング素子S2のオフ期間にスイッチング素子S1がオンされる。スイッチング素子S1は、直流電源B1に対応して形成される昇圧チョッパ回路の上アームに相当する。
同様に、スイッチング素子S4をオフすることにより、スイッチング素子S3またはダイオードD3を経由して、リアクトルL2の蓄積エネルギを直流電源B2からのエネルギとともに電力線PLへ出力するための電流経路114が形成される。本実施の形態では、スイッチング素子S3およびS4を相補的にオンオフするので、スイッチング素子S4のオフ期間にスイッチング素子S3がオンされる。スイッチング素子S3は、直流電源B2に対応して形成される昇圧チョッパ回路の上アームに相当する。
図6および図7から理解されるように、電流経路111および113を交互に形成することによって、直流電源B1および電力線PL,GLの間のDC/DC変換が実行される。同様に、電流経路112および114を交互に形成することによって、直流電源B2および電力線PL,GLの間のDC/DC変換が実行される。
以下では、直流電源B1に対応して形成される昇圧チョッパ回路の上アームを「B1Uアーム」とも称し、下アームを「B1Lアーム」と称する。同様に、直流電源B2に対応して形成される昇圧チョッパ回路の上アームを「B2Uアーム」とも称し、下アームを「B2Lアーム」とも称する。
なお、図6から理解されるように、B1LアームおよびB2Lアームの形成時には、ノードN2からN1へ向かう電流経路が形成されると、電力線PLから電力線GLへの短絡経路が形成されてしまうため、当該電流経路を遮断する必要がある。したがって、この場合には、スイッチング素子S5bをオフする必要がある。一方、スイッチング素子S5aについてはオン状態としても、ダイオードD5aによりノードN2からN1へ向かう電流経路を遮断できる。
同様に、図7から理解されるように、B1UアームおよびB2Uアームの形成時には、ノードN1からN2へ向かう電流経路が形成されると、電力線PLから電力線GLへの短絡経路が形成されてしまうため、当該電流経路を遮断する必要がある。したがって、この場合には、スイッチング素子S5aをオフする必要がある。一方、スイッチング素子S5bについてはオン状態としても、ダイオードD5bによりノードN1からN2へ向かう電流経路を遮断できる。
このように、スイッチング素子S5を双方向スイッチで構成した場合には、スイッチング素子S5a,S5bを個別にオンオフすることができる。
一方で、図8には、ノードN1およびN2の間に電流が流れるときの電力変換器10の等価回路が示される。以下では、スイッチング素子S5aおよびS5bのオンによってノードN1およびN2間に電流が流れる状態を、スイッチング素子S5のオン時とも称する。
図8を参照して、直流電源B1に関して、スイッチング素子S5のオン時には、ノードN2および電力線GLの間に接続されたスイッチング素子S3を、直流電源B1の下アーム(B1Lアーム)として昇圧チョッパ回路を形成することができる。同様に、ノードN2および電力線PLの間に電気的に接続されたスイッチング素子S4を直流電源B1の上アーム(B1Uアーム)として、昇圧チョッパ回路を形成することができる。
また、直流電源B2に対しては、ノードN1および電力線PLの間に接続されたスイッチング素子S1を下アーム(B2Lアーム)とし、スイッチング素子S2を上アーム(B2Uアーム)とした昇圧チョッパ回路を形成することができる。
図9には、図8に示した等価回路図において、直流電源B1,B2の下アームオン時における電流経路が示される。
図9(a)を参照して、スイッチング素子S3およびS5aをオンすることにより、直流電源B1の出力によりリアクトルL1にエネルギを蓄積するための電流経路115が形成される。一方で、図9(b)に示されるように、スイッチング素子S1,S5aをオンすることにより、直流電源B2の出力によりリアクトルL2にエネルギを蓄積するための電流経路116が形成される。
図10には、図8に示した等価回路図において、直流電源B1,B2の上アームオン時における電流経路が示される。
図10(a)を参照して、直流電源B1に関して、スイッチング素子S5(S5a)がオンされた状態でスイッチング素子S3をオフすることにより、スイッチング素子S4またはダイオードD4を経由してリアクトルL1の蓄積エネルギを直流電源B1からのエネルギとともに電力線PLへ出力するための電流経路117が形成される。上述のように、スイッチング素子S3およびS4は相補的にオンオフされるので、スイッチング素子S3によってB1Lアームを形成するとともに、スイッチング素子S4によってB1Uアームを形成することができる。
図10(b)を参照して、直流電源B2に関しては、スイッチング素子S5(S5a)がオンされた状態でスイッチング素子S1をオフすることにより、スイッチング素子S2またはダイオードD2を経由してリアクトルL2の蓄積エネルギを直流電源B2からのエネルギとともに電力線PLへ出力するための電流経路118が形成される。上述のように、スイッチング素子S1およびS2は相補的にオンオフされるので、スイッチング素子S1によってB2Lアームを形成するとともに、スイッチング素子S2によってB2Uアームを形成することができる。なお、図10(a),(b)では、スイッチング素子S5bのオンにより、電流経路117,118とは逆方向に流れる負荷30からの回生電流を受け入れて、直流電源B1,B2を充電することができる。
図11には、スイッチング素子S5のオフ時およびオン時にそれぞれ形成される昇圧チョッパ回路の各アームとスイッチング素子のオンオフとの対応関係が示される。
図11を参照して、スイッチング素子S5のオフ時(図5〜図7)に形成される昇圧チョッパ回路における各アームを「第1アーム」と称し、スイッチング素子S5のオン時(図8〜図10)に形成される昇圧チョッパ回路の各アームを「第2アーム」と称することとする。
スイッチング素子S5のオフ時、すなわち第1アームの形成時には、直流電源B1に対して、上述のように、スイッチング素子S2のオンによってB1Lアームがオンされる一方で、スイッチング素子S1のオン(スイッチング素子S2のオフ)によってB1Uアームがオンされる。また、直流電源B2に対しては、スイッチング素子S4のオンによってB2Lアームがオンされる一方で、スイッチング素子S3のオン(スイッチング素子S4のオフ)によってB2Uアームがオンされる。
一方で、スイッチング素子S5のオン時、すなわち第2アームの形成時には、直流電源B1に対して、上述のように、スイッチング素子S3のオンによってB1Lアームがオンされる一方で、スイッチング素子S4のオン(スイッチング素子S3のオフ)によってB1Uアームがオンされる。また、直流電源B2に対しては、スイッチング素子S1のオンによってB2Lアームがオンされる一方で、スイッチング素子S2のオン(スイッチング素子S1のオフ)によってB2Uアームがオンされる。
このように、第1アームおよび第2アームのいずれにおいても、スイッチング素子S1およびS2を相補的にオンオフするとともに、スイッチング素子S3およびS4を相補的にオンオフすることにより、直流電源B1およびB2の各々に対して、上アームおよび下アームが交互にオンオフされるように制御することができる。
実施の形態1に従う電力変換器10のパラレル昇圧モードでは、図11に示された第1アームおよび第2アームを使い分けてDC/DC変換を実行する。ただし、図11に示したように、各スイッチング素子S1〜S4は、直流電源B1,B2の一方に対して第1アームとして動作するとともに、直流電源B1,B2の他方に対して第2アームとして動作する。このような、第1アームおよび第2アーム間の干渉により、第2アームを適用できる期間が限定される点に留意する必要がある。
具体的には、直流電源B1,B2の一方について第2アームをオンすると、直流電源B1,B2の他方に対しては、上下反対側の第1アームがオンされることになる。たとえば、スイッチング素子S3,S5をオンして第2アームのうちのB1Lアームをオンすると(図9(a))、スイッチング素子S3のオンに応じて、図7と同様に、直流電源B2に対しては第1アームのうちのB2Uアームがオンされる。反対に、スイッチング素子S4,S5のオンによって第2アームのうちのB1Uアームをオンすると(図10(a))、図6と同様に、直流電源B2に対しては第1アームのうちのB2Lアームがオンされる。
図9(a),(b)からも理解されるように、第2アームの形成時に、B1LアームおよびB2Lアームの両方をオンした場合には、オン状態のスイッチング素子S1,S3,S5aを経由して、電力線PLおよびGL間に短絡経路が形成されてしまう。このため、上述のように、B1LアームおよびB2Lアームの両方をオンする場合には、スイッチング素子S5(少なくともS5a)のオフによって、第1アーム(図6)を適用することが必要である。
同様に、図10(a),(b)からも理解されるように、第2アームの形成時に、B1UアームおよびB2Uアームの両方をオンした場合には、オン状態のスイッチング素子S4,S5b,S2を経由して、電力線PLおよびGL間に短絡経路が形成されてしまう。このため、上述のように、B1LアームおよびB2Lアームの両方をオンする場合には、スイッチング素子S5(少なくともS5b)のオフによって、第1アーム(図6)を適用することが必要である。
したがって、第2アームを使用できる期間は、直流電源B1,B2の間で、上アームへの指令(オン/オフ)と下アームへの指令(オン/オフ)とが異なる期間に限定される。すなわち、直流電源B1に対して上アームオンが指令されている一方で直流電源B2に対して下アームオンが指令されている期間、または、直流電源B1に対して下アームオンが指令されている一方で直流電源B2に対して上アームオンが指令されている期間に限って、第2アームを使用することができる。
図12には、パラレル昇圧モードにおけるスイッチング素子S1〜S5の各々についてのオンオフ制御のためのゲート論理式が示される。
図12を参照して、制御パルス信号SD1は、直流電源B1に対応する昇圧チョッパ回路における制御パルス信号SD(図4)に相当する。すなわち、制御パルス信号SD1のHレベル時には、直流電源B1に対する下アームオンが指示される。制御パルス信号SD1のHレベル期間が長くなる程、直流電源B1からの出力が増加することになる。
制御パルス信号/SD1は、制御パルス信号SD1の反転信号である。すなわち、制御パルス信号/SD1のHレベル時には、直流電源B1に対する上アームオンが指示される。制御パルス信号/SD1のHレベル期間(すなわち、制御パルス信号SD1のLレベル期間)が長くなる程、直流電源B1からの出力が減少することになる。
同様に、制御パルス信号SD2は、直流電源B2に対応する昇圧チョッパ回路における制御パルス信号SD(図4)に相当し、制御パルス信号/SD2は、制御パルス信号SD2の反転信号である。制御パルス信号SD2のHレベル期間が長くなる程、直流電源B2からの出力が増加する一方で、制御パルス信号/SD1のHレベル期間(すなわち、制御パルス信号SD1のLレベル期間)が長くなる程、直流電源B1からの出力が減少することになる。
電力変換器10のパラレル昇圧モードでは、スイッチング素子S2は、制御パルス信号SD1に対応してオンオフ制御されるとともに、スイッチング素子S1は、制御パルス信号/SD1に応答してオンオフされる。さらに、スイッチング素子S4は、制御パルス信号SD2に応じてオンオフ制御されるとともに、スイッチング素子S3は制御パルス信号/SD2に応答してオンオフされる。
基本的には、スイッチング素子S5は、制御パルス信号SD1およびSD2の排他的論理和(XOR)に従ってオンオフ制御することができる。このようにすると、制御パルス信号SD1およびSD2の論理レベルが等しいとき(すなわち、SD1=SD2=H、または、SD1=SD2=L)である場合には、スイッチング素子S5はオフされる。この結果、図6または図7に示した回路状態において、ノードN1およびN2の間を電気的に切り離すことによって、電力線PLおよびGL間に短絡経路が形成されることを回避できる。
一方で、上述のように、図6および図7の回路状態の各々において、上記短絡経路の形成を回避するためには、一方向の電流経路を遮断すれば足りる。具体的には、図6の回路状態では、ノードN2からN1へ向かう方向の電流経路のみを遮断すれば短絡経路の形成を回避できる。同様に、図7の回路状態では、ノードN1からN2へ向かう方向の電流経路のみを遮断すればよい。
したがって、B1Lアーム(スイッチング素子S2)およびB2Lアーム(スイッチング素子S4)の両方をオンする期間、すなわち、SD1=SD2=Hレベルの期間では、スイッチング素子S5bのオフが必要である一方で、スイッチング素子S5aはオンすることができる。一方で、B1Uアーム(スイッチング素子S1)およびB2Uアーム(スイッチング素子S3)の両方をオンする期間、すなわち、SD1=SD2=Hレベルの期間では、スイッチング素子S5aのオフが必要である一方で、スイッチング素子S5bはオンすることができる。
したがって、スイッチング素子S5aは、制御パルス信号SD1およびSD2の論理和(OR)に従ってオンオフすることも可能である。同様に、スイッチング素子S5bは、制御パルス信号/SD1および/SD2の論理和(OR)に従ってオンオフすることも可能である。
このようにすると、スイッチング素子S5a,S5bの各々を、制御パルス信号SD1およびSD2の排他的論理和(XOR)に従って共通にオンオフする場合と比較して、オンオフ回数を減少させることができるので、スイッチング損失を抑制することができる。
このように、図12に示した論理演算式に従って、スイッチング素子S1〜S5a,S5bのオンオフを、制御パルス信号SD1,SD2に応じて制御することにより、第1アームを用いる昇圧チョッパ回路と、第2アームを形成する用いる昇圧チョッパ回路とを自動的に選択しながら、パラレル昇圧モードにおけるDC/DC変換を実行することができる。特に、スイッチング素子S5(S5a,S5b)によるノードN1,N2間の電流経路の形成/遮断の制御によって、電力線PL,GL間に短絡経路が形成されることを回避しながら、第1アームおよび第2アームを切換えることができる。
図13は、電力変換器10のパラレル昇圧モード時における直流電源B1,B2の出力制御例を説明するため機能ブロック図である。なお、以下では、図13を始めとする各機能ブロック図中の機能ブロックについて、制御装置100によるソフトウェア処理および/またはハードウェア処理によってその機能が実現されるものとする。
図13を参照して、パラレル昇圧モードでは、特許文献2のパラレル接続モードと同様に、直流電源B1およびB2の一方の出力を、出力電圧VHの電圧偏差ΔV(ΔV=VH*−VH)を補償するように制御(電圧制御)するとともに、直流電源B1およびB2の他方の出力を、電流I[1]またはI[2]の電流偏差を補償するように制御(電流制御)することができる。たとえば、電流制御の指令値(Io*)は、当該電源の出力電力を制御するように設定することができる。
一例として、パラレル昇圧モードにおけるコンバータ制御部250は、直流電源B1の出力を電圧制御する一方で、直流電源B2の出力を電流制御するように、電力変換器10を制御する。この場合には、直流電源B2の電力指令値P[2]*および電圧V[2]を用いて、Io*=P[2]*/V[2]に設定すると、直流電源B2の入出力電圧を電力指令値P[2]*に従って制御することができる。
コンバータ制御部250は、減算部252,254と、直流電源B1の出力を制御するためのコントローラ210と、直流電源B2の出力を制御するためのコントローラ220と、PWM制御部230と、キャリア波発生部240とを含む。
減算部252は、電圧制御のための電圧偏差ΔVを演算する(ΔV=VH*−VH)。コントローラ210は、電圧偏差ΔVを補償するためのフィードバック制御(たとえばPI制御)によって、直流電源B1のデューティ比DT1(以下、単にデューティ比DT1と称する)を演算する。なお、直流電源B1の電圧V[1]および電圧指令値VH*の電圧比から、式(1)を用いて算出される理論昇圧比をさらに反映して、デューティ比DT1を演算することも可能である。
減算部254は、電流制御のための電流偏差ΔIを演算する(ΔI=Io*−I[2])。コントローラ220は、電流偏差ΔIを補償するためのフィードバック制御(たとえば、PI制御)によって、直流電源B2のデューティ比DT2(以下、単にデューティ比DT2と称する)を演算する。なお、直流電源B2の電圧V[2]および電圧指令値VH*の電圧比から、式(1)を用いて算出される理論昇圧比をさらに反映して、デューティ比DT2を演算することも可能である。
キャリア波発生部240は、直流電源B1の制御に用いるキャリア波CW1および、直流電源B2の制御に用いるCW2を発生する。PWM制御部230は、デューティ比DT1およびキャリア波CW1の比較に基づくPWM制御と、キャリア波CW2およびデューティ比DT2との比較に基づくPWM制御との組合せにより、制御信号SG1〜SG5を生成する。キャリア波CW1およびCW2は、スイッチング周波数に相当する同一周波数を有する。
パラレル昇圧モードでは、デューティ比DT1,DT2に基づく直流電源B1およびB2からの出力制御によって、直流電源B1,B2の一方を電圧制御(VH→VH*)するとともに、直流電源B1,B2の他方を電流制御(I[1]またはI[2]→Io*)するように、電力変換器10を制御することができる。これにより、パラレル昇圧モードでは、負荷30に対する電力変換器10全体の入出力電力PL(負荷電力PL)に対して、電流制御される直流電源の入出力電力を制御することにより、電圧制御される直流電源の入出力電力についても間接的に制御することができる。
なお、直流電源B1およびB2の出力制御は、図13での例示に限定されず、デューティ比DT1,DT2の算出は、出力電圧VHを電圧指令値VH*に制御する機能を有する限り、任意の態様で実行することができる。
アレンジの一例として、出力電圧VHを電圧指令値VH*に制御するために電力変換器10から入出力される必要電力Prの算出に基づいて、直流電源B1,B2の出力を電力制御(電流制御)することも可能である。具体的には、当該必要電力Prを直流電源B1,B2の間で配分した電力指令値P1*,P2*に従って、直流電源B1およびB2の出力電力を制御することが可能である(Pr=P1*+P2*)。パラレル昇圧モードでは、電力指令値P1*,P2*間の配分を自由にすることができる。この場合には、電力指令値P1*,P2*から求められた、電流指令値I1*(I1*=P1*/V[1])およびI2*(I2*=P2*/V[2])を基準値とする電流I[1],I[2]のフィードバック制御によって、デューティ比DT1,DT2を算出することができる。
図14には、パラレル接続モードにおけるPWM制御部230の動作を説明するための波形図が示される。
図14を参照して、直流電源B1に対して、制御パルス信号SD1,/SD1は、キャリア波CW1とデューティ比DT1との電圧比較に基づくPWM制御によって生成される。DT1>CW1の期間では、制御パルス信号SD1がHレベルに設定される一方で、CW1>DT1の期間では、制御パルス信号SD1がLレベルに設定される。したがって、デューティ比DT1の上昇に応じて、制御パルス信号SD1のHレベル期間が長くなり、制御パルス信号/SD1のHレベル期間が短くなる。上述のように、制御パルス信号SD1のHレベル期間には、直流電源B1の下アームオンが指令されるので、デューティ比DT1の上昇に応じて直流電源B1の出力が増加する。
同様に、直流電源B2に対しても、デューティ比DT2とキャリア波CW2との電圧比較に基づくPWM制御によって、制御パルス信号SD2,/SD2が生成される。制御パルス信号SD1,/SD1と同様に、DT2>CW2の期間では、制御パルス信号SD2がHレベルに設定される一方で、CW2>DT2の期間では、制御パルス信号SD2はLレベルに設定される。制御パルス信号SD2のHレベル期間には、直流電源B2の下アームオンが指令されるため、デューティ比DT2の上昇に応じて直流電源B2の出力が増加する。
制御信号SG1〜SG5は、図12に示された論理演算式に従って、上記PWM制御によって得られた制御パルス信号SD1,/SD1,SD2,/SD2に応じて生成される。ここで、図12に示した論理式に従えば、制御パルス信号SD1のH/Lレベルと、制御パルス信号SD2のH/Lレベルとの組合せに応じて、スイッチング素子S1〜S5のスイッチングパターンは、図15に示す4通りに限定される。
図15は、パラレル昇圧モードにおけるスイッチング素子S1〜S5のオンオフパターン(スイッチングパターン)の一覧を示す図表である。
図14を参照して、時刻t0〜t1間では、SD1=SD2=Hである。このとき、制御信号SG1=SG3=SG5b=Lとなる一方で、SG2=SG4=SG5a=Hとなる。したがって、図15のパターンIIに示されるように、スイッチング素子S5bがオフされて第1アームが形成される。そして、スイッチング素子S1,S3がオフされる一方で、スイッチング素子S2,S4がオンされる。
このとき、図11から理解されるように、直流電源B1およびB2の各々に対して下アーム(B1LアームおよびB2Lアーム)のオンが指令される。したがって、時刻t0〜t1間では、リアクトル電流IL1およびIL2の両方が上昇する。なお、図1の回路構成から明らかなとおり、リアクトル電流IL1は直流電源B1の電流I[1]に相当し、リアクトル電流IL2は直流電源B2の電流I[2]に相当する。
再び図14を参照して、時刻t1において制御パルス信号SD2がHレベルからLレベルへ変化するため、時刻t1〜t2間では、SD1=H、かつ、SD2=Lである。このとき、制御信号SG2=SG3=SG5a=SG5b=Hとなる一方で、SG1=SG4=Lとなる。したがって、図15のパターンIに示されるように、スイッチング素子S5a,S5bがオンされて、第2アームが形成される下で、スイッチング素子S2,S3がオンされる一方で、スイッチング素子S1,S4がオフされる。
このとき、図11から理解されるように、直流電源B1に対して下アーム(B1Lアーム)のオンが指令される一方で、直流電源B2に対して上アーム(B2Uアーム)のオンが指令される。したがって、時刻t1〜t2間では、リアクトル電流IL1が上昇する一方で、リアクトル電流IL2は低下する。この結果、時刻t1において、リアクトル電流IL2は、上昇から低下に転じるので、極大点を有することになる。
再び図14を参照して、時刻t2において制御パルス信号SD1がHレベルからLレベルへ変化するため、時刻t2〜t3間では、SD1=SD2=Lである。このとき、制御信号SG2=SG4=SG5a=Lとなる一方で、SG1=SG3=SG5b=Hとなる。したがって、図15のパターンIVに示されるように、スイッチング素子S5aがオフされて第1アームを用いる昇圧チョッパ回路が形成される下で、スイッチング素子S1,S3がオンされる一方で、スイッチング素子S2,S4がオフされる。
このとき、図11から理解されるように、直流電源B1およびB2の各々に対して上アーム(B1UアームおよびB2Uアーム)のオンが指令される。したがって、時刻t2〜t3間では、リアクトル電流IL1およびIL2の両方が低下する。この結果、時刻t2において、リアクトル電流IL1は、上昇から低下に転じるので、極大点を有することになる。
再び図14を参照して、時刻t3において制御パルス信号SD1がLレベルからHレベルへ変化するため、時刻t3〜t4間では、SD1=H、かつ、SD2=Lである。したがって、時刻t0〜t1間におけるスイッチングパターン(図15のパターンI)が再現されることにより、第1アームの使用下で、リアクトル電流IL1が上昇する一方で、リアクトル電流IL2が低下するように、スイッチング素子S1〜S5が制御される。この結果、時刻t3において、リアクトル電流IL1は、低下から上昇に転じるので、極小点を有することになる。
なお、図14の動作例では、DT1>DT2であるため、時刻t0〜t1間とは反対にSD1=L、かつ、SD2=Hとなる期間が存在していないが、当該期間においては、図15に示されるように、制御信号SG1=SG4=SG5a=SG5b=Hとなる一方で、SG2=SG3=Lとなる。したがって、図15のパターンIIIに示されるように、スイッチング素子S5a,SG5bがオンされて、第2アームを用いる昇圧チョッパ回路が形成される下で、スイッチング素子S1,S4がオンされる一方で、スイッチング素子S2,S3がオフされる。
このとき、図11から理解されるように、直流電源B2に対して下アーム(B2Lアーム)のオンが指令される一方で、直流電源B1に対して上アーム(B1Uアーム)のオンが指令される。したがって、当該期間では、リアクトル電流IL2が上昇する一方で、リアクトル電流IL1が低下するように、スイッチング素子S1〜S5a,S5bが制御されることが理解される。
図14での時刻t4以降についても、デューティ比DT1,DT2に応じたPWM制御によって、図15に示されたスイッチングパターンに従って、スイッチング素子S1〜S5a,S5bを同様に制御することができる。
このように、実施の形態1に従う電力変換器10では、デューティ比DT1,DT2に従って直流電源B1,B2の出力を制御するために、図15に示された4個のスイッチングパターンが切換えられる。これにより、キャリア波CW1,CW2の1周期に相当する各制御周期において、リアクトル電流IL1,IL2の各々には、2個の変曲点(極大点および極小点)が生じることになる。
パラレル昇圧モードでは、図15に示された4個のスイッチングパターンの切換えによって、第1アームを用いる昇圧チョッパ回路が形成される期間(パターンIIおよびIV)と、第2アームを用いる昇圧チョッパ回路が形成される期間(パターンIおよびIII)とを自動的に切換えながら、直流電源B1およびB2が、電力線PL,GLに対して並列にDC/DC変換を実行することができる。
(パラレル昇圧モードにおける電力変換器の電力損失)
次に、実施の形態1に従う電力変換器10のパラレル昇圧モードにおける電力損失低減効果について詳細に説明する。
電力変換器10は、スイッチング素子S5のオフによる第1アームの適用時には、図5に示したように、2個の昇圧チョッパ回路を並列接続した回路構成(特許文献1)によって、DC/DC変換を実行する。
一方で、特許文献2に示された電力変換器のパラレル接続モードでは、一部のスイッチング素子には、2つの直流電源のDC/DC変換の電流が重畳して流れることにより、導通損失が増加することが懸念される。すなわち、特許文献2の電力変換器のパラレル接続モードでは、スイッチング素子での電力損失が、特許文献1の回路構成、および、電力変換器10の第1アームの適用時よりも高くなってしまう虞がある。
これに対して、実施の形態1に従う電力変換器10では、以下に説明するように、上述した第2アームが形成される期間が設けられることにより、スイッチング素子の導通損失を低減することができる。
再び図15を参照して、電力変換器10において第2アームを用いる昇圧チョッパ回路が形成される期間には、スイッチング素子S2,S3,S5(S5a,S5b)がオン(S1,S4はオフ)されるパターンI(図15)と、スイッチング素子S1,S4,S5(S5a,S5b)がオン(S2,S3はオフ)されるパターンIIIとの2つのスイッチングパターンのみが存在する。
図8から理解されるように、パターンI(S2,S3,S5a,S5bがオン)では、スイッチング素子S2およびS3は、直流電源B1の下アームとして、ノードN2および電力線GLの間に電気的に並列接続される構成となる。同時に、スイッチング素子S2およびS3は、直流電源B2の上アームとして、ノードN2および電力線GLの間に電気的に並列接続される。
また、パターンIII(S1,S4,S5a,S5bがオン)では、スイッチング素子S1およびS4は、直流電源B2の下アームとして、ノードN2および電力線PLの間に電気的に並列接続される構成となる。同時に、スイッチング素子S1およびS4は、直流電源B1の上アームとして、ノードN1および電力線PLの間に電気的に並列接続される。
第2アームの形成時には、直流電源B1,B2の上アームまたは下アームとして、複数のスイッチング素子が並列接続されることによる分流効果と、リアクトル電流IL1,IL2の打ち消し合い効果とによって、スイッチング素子での電力損失が抑制される。電流打消し合い効果は、リアクトル電流IL1,IL2の向き(正/負)によって挙動が異なる。
図16には、電力変換器10におけるリアクトル電流IL1およびIL2の方向の組合せを説明する概念図が示される。
図16を参照して、リアクトル電流IL1およびIL2の正/負の組合せから、電力変換器10の動作領域は、直流電源B1およびB2の両方が力行動作する領域(IL1>0,IL2>0)と、直流電源B1が回生動作する一方で直流電源B2が力行動作する領域(IL1<0,IL2>0)と、直流電源B1,B2の両方が回生動作をする領域(IL1<0,IL2<0)と、直流電源B1が力行動作する一方で直流電源B2が回生動作する領域(IL1>0,IL2<0)に分けられる。
次に、第2アーム形成時の電流挙動について、図17を用いて説明する。図17(a)には、パターンI(B1LアームおよびB2Uアームオン)での電流挙動が示される。一方で、図17(b)には、パターンIII(B1UアームおよびB2Lアームオン)での電流挙動が示される。
図17(a)には、直流電源B1,B2の両方が力行動作するIL1>0,IL2>0のときの電流挙動が示される。パターンIでは、オン状態のスイッチング素子S2,S3,S5(S5a,S5b)が、ノードN1,N2および電力線GLの間にループ状に接続される。この状態では、スイッチング素子S2,S4,S5の各々は、双方向にダイオードが並列接続された状態となるので、リアクトル電流IL1,IL2の経路は、ノードN1,N2の電位関係に応じて変化する。すなわち、リアクトル電流IL2は、電流経路118に加えて、分流によってスイッチング素子S2およびスイッチング素子S5aを経由する電流経路118dを形成し得る。同様に、リアクトル電流IL1は、電流経路115に加えて、分流によってスイッチング素子S2を経由する電流経路115dを形成し得る。
ここで、導通して電流が流れている状態のダイオードの各々には、ほぼ同じ大きさの順方向電圧が発生する。したがって、ループ状に接続されたスイッチング素子S2,S3,S5のすべてに電流が流れている状態(導通状態)は発生しない。なぜなら、ほぼ同等の3つの電圧がループ状の閉路を形成するとすれば、それぞれの電圧がどのような向きであっても、キルヒホッフ電圧則が成立しないからである。したがって、スイッチング素子S2,S3,S5のいずれかは、自然に非導通となって電流が通過しない状態となる。
図17(a)に示されるように、IL1>0,IL2>0の場合には、ノードN1に対してIL1が流入する一方で、ノードN2からはIL2が流入する。この電流方向に対して、IL2>IL1のときには、スイッチング素子S2が非導通状態(電流=0)となり、スイッチング素子S3,S5が導通状態となる。
まず、S2,S3が導通状態(S5が非導通状態)とすると、キルヒホッフの電圧則に矛盾した回路状態となるため、このような回路状態は発生しない。具体的には、S2,S3が導通状態(S5が非導通状態)のとき、IL1は電流経路115dにより全量がS2を通過し、IL2は電流経路118により全量がS3を通過することになる。しかしながら、この電流方向では、スイッチング素子S5には、スイッチング素子S2,S3で生じる順電圧降下の和が印可されることになるため、スイッチング素子S5を非導通状態とすることができない。
同様に、S2,S5が導通状態(S3が非導通状態)としても、キルヒホッフの電圧則に矛盾した回路状態となるため、このような回路状態は発生しない。具体的には、S2,S5が導通状態(S3が非導通状態)のとき、IL2は電流経路118dにより全量がS2を通過し、IL1は電流経路115、115dに分流することになる。この結果、S5にIL2が通過するとともに、S2には差分電流(IL1−IL2)が通過する。しかしながら、IL2>IL1のときには、S2での順電圧降下と、S5での順電圧降下との和が、スイッチング素子S3に印可されることになるため、スイッチング素子S3を非導通状態とすることができない。
これに対して、S3,S5が導通状態(S2が非導通状態)とすると、IL1は電流経路115により全量がS5を通過し、IL2は電流経路118,118dに分流する。この結果、S5にIL1が通過するとともに、S3には差分電流(IL1−IL2)が通過する。IL2>IL1のときには、S5での順電圧降下と、S3での順電圧降下との差が、スイッチング素子S2に印可されることになるため、スイッチング素子S2は非導通状態になる。
したがって、図17(a)においてIL2>IL1のときには、スイッチング素子S2の電流は0である一方で、スイッチング素子S3には差分電流(IL2−IL1)が通過し、スイッチング素子S5aにはIL1が通過する。
一方で、図17(a)においてIL1>IL2のときには、差分電流(IL1−IL2)の方向が反対になるため、スイッチング素子S3が非導通状態(電流=0)となり、スイッチング素子S2,S5が導通状態となる。すなわち、スイッチング素子S3の電流は0である一方で、スイッチング素子S2には差分電流(IL2−IL1)が通過し、スイッチング素子S5aにはIL2が通過する。
図17(b)には、パターンIII(B1UアームおよびB2Lアームオン)において、直流電源B1,B2の両方が力行動作するIL1>0,IL2>0のときの電流挙動が示される。
パターンIIIでは、オン状態のスイッチング素子S1,S4,S5(S5a,S5b)が、ノードN1,N2および電力線PLの間にループ状に接続される。この状態では、スイッチング素子S1,S4,S5の各々は、双方向にダイオードが並列接続された状態となる。このため、リアクトル電流IL1,IL2の経路は、ノードN1,N2の電位関係に応じて変化する。すなわち、リアクトル電流IL2は、電流経路116に加えて、分流によってスイッチング素子S1およびS5aを経由する電流経路116dを形成し得る。同様に、リアクトル電流IL1は、電流経路117に加えて、分流によってスイッチング素子S1(ダイオードD1)を経由する電流経路117dを形成し得る。
図17(b)においてIL2>IL1の場合には、図17(a)で説明したのと同様の考察により、スイッチング素子S1が非導通状態(電流=0)となり、スイッチング素子S4,S5が導通状態となる。すなわち、スイッチング素子S1の電流は0である一方で、スイッチング素子S4には差分電流(IL2−IL1)が通過し、スイッチング素子S5aにはIL1が通過する。
同様に、図17(b)においてIL1>IL2のときには、差分電流(IL1−IL2)の方向が反対になるため、スイッチング素子S4が非導通状態(電流=0)となり、スイッチング素子S1,S5が導通状態となる。すなわち、スイッチング素子S4の電流は0である一方で、スイッチング素子S1には差分電流(IL1−IL2)が通過し、スイッチング素子S5aにはIL2が通過する。
このように、電力変換器10のパラレル昇圧モードにおける第2アーム形成時に、直流電源B1およびB2の両方が力行動作する場合には、3個のスイッチング素子がオンされるとともに、それぞれの電流が0、IL1またはIL2、および、差分電流ΔI(IL1−IL2)となる。IL1,IL2が同符号のときは、|IL1−IL2|<IL1、かつ、|IL1−IL2|<IL2である。したがって、第2アーム形成時には、IL1およびIL2が1個ずつのスイッチング素子を通過する第1アームの形成時と比較して、スイッチング素子S1〜S5(S5a,S5b)における電力損失(導通損失およびスイッチング損失)を低減することができる。
また、直流電源B1およびB2の両方が回生動作する場合には、IL1およびIL2の電流方向がそれぞれ逆となるため、第1パターンおよび第2パターンにおける電流経路は、図17(a),(b)の電流方向を反転させたものとなる。この場合にも、|IL1−IL2|<|IL1|、かつ、|IL1−IL2|<|IL2|であるため、第2アーム形成時におけるスイッチング素子S1〜S5(S5a,S5b)における電力損失は、直流電源B1およびB2の両方が力行動作する場合と同様である。
したがって、電力変換器10では、直流電源B1,B2の両方が揃って力行動作または回生動作を行う場合には、第2アーム形成時において、スイッチング素子の電流が差分電流|IL1−IL2|となる効果により、スイッチング素子S1〜S5(S5a,S5b)での電力損失を低下することができる。
また、図17(a)の回路状態(第1パターン)で、直流電源B1が力行動作(IL1>0)する一方で、直流電源B2が回生動作(IL2<0)する場合には、オン状態のスイッチング素子S2,S3,S5に対して、ノードN1およびN2の両方から電流が流入する。この際には、スイッチング素子S5が非導通状態となって、IL1が全てスイッチング素子S2を通過するとともにIL2がスイッチング素子S3を通過する状態となる。スイッチング素子S2,S3,S5によるループ経路において、スイッチング素子S2またはS3が非導通状態となる回路状態は、順電圧降下の方向を考慮するとキルヒホッフ電圧則に矛盾するからである。
同様に、図17(b)の回路状態(第2パターン)で、上記と同様にIL1>0かつIL2<0である場合には、オン状態のスイッチング素子S1,S4,S5に対して、ノードN1およびN2の両方から電流が流入する。この際にも、スイッチング素子S5が非導通状態となって、IL1が全てスイッチング素子S1を通過するとともにIL2がスイッチング素子S4を通過する状態となる。スイッチング素子S1,S4,S5によるループ経路において、スイッチング素子S1またはS4が非導通状態となる回路状態は、順電圧降下の方向を考慮するとキルヒホッフ電圧則に矛盾するからである。
これらの場合には、差分電流を生じさせる電流打消し効果が発生しないので、スイッチング素子S1〜S5(S5a,S5b)における電力損失は、スイッチング素子S5がオフされた第1アームの形成時、すなわち、特許文献1の回路構成と同等となることが理解される。
また、直流電源B1が回生動作(IL1<0)する一方で、直流電源B2が力行動作(IL2>0)する場合には、第1パターンおよび第2パターンにおける電流経路は、上述したIL1>0,IL2<0の場合の電流方向を反転させたものとなる。この場合にも、スイッチング素子S1〜S5(S5a,S5b)における電力損失は、第1アームの形成時、すなわち、特許文献1の回路構成と同等となる。
以上説明した、電力変換器10のパラレル昇圧モードでのスイッチング素子の電力損失を整理すると、第1アーム形成時、および、第2アーム形成時のうち、直流電源B1およびB2の一方ずつが力行動作および回生動作する場合(IL1>0,IL2<0またはIL1<0,IL2>0)には、スイッチング素子の電力損失は、2個の昇圧チョッパ回路が並列動作する特許文献1と同等である。
一方で、第2アーム形成時のうち、直流電源B1およびB2の力行/回生動作が同じである場合(IL1>0,IL2>0またはIL1<0,IL2<0)には、差分電流を生じさせる電流打消し効果によって、スイッチング素子S1〜S5a,S5bでの電力損失は、第1アーム形成時および特許文献1よりも低下する。
したがって、第2アームが形成される全期間を通じて、直流電源B1およびB2の力行/回生動作が異なる場合においても、スイッチング素子の導通損失は、第1アームを用いた昇圧チョッパ回路での導通損失(すなわち、特許文献1の電力変換器の導通損失)と同等となる。そして、少しでも、直流電源B1およびB2の両方が揃って力行動作または回生動作する期間が存在すれば、スイッチング素子の導通損失は、第1アーム形成時よりも低減される。
すなわち、第2アームの形成期間(スイッチング素子S5のオン期間)が設けられることによって、スイッチング素子S1〜S5a,S5bの電力損失(導通損失およびスイッチング損失)を、第1アームを用いた昇圧チョッパ回路での電力損失よりも小さくすることができる。
(電流位相制御)
実施の形態1に係る電源システムでは、直流電源B1およびB2の出力制御に用いられるキャリア波の位相差調整による、リアクトル電流IL1,IL2の位相制御(以下、「電流位相制御」とも称する)によって、電力変換器10のさらなる損失低減を図る。
図18は、実施の形態1に従う電力変換器10に対する電流位相の適用を説明するための波形図である。
図18を参照して、電流位相制御の適用時には、キャリア波発生部240(図13)は、直流電源B1のPWM制御に用いられるキャリア波CW1と、直流電源B2のPWM制御に用いられるキャリア波CW2との間に位相差φを設ける。
これに対して、図14に例示された動作波形では、キャリア波CW1およびCW2は、同一周波数かつ同一位相である。言い換えると、図14では、φ=0である。
位相差φが設けられた下でも、制御パルス信号SD1,/SD1は、キャリア波CW1とデューティ比DT1との電圧比較に基づくPWM制御によって生成される。同様に、制御パルス信号SD2,/SD2は、キャリア波CW2とデューティ比DT2との電圧比較に基づくPWM制御によって生成される。
図18において、デューティ比DT1,DT2は図14と同一値である。したがって、図18の制御パルス信号SD1は、図14の制御パルス信号SD1と比較して、位相は異なるもののHレベル期間の長さは同じである。同様に、図18の制御パルス信号SD2についても、図14の制御パルス信号SD2と比較して、位相は異なるもののHレベル期間の長さは同じである。
キャリア波CW1およびCW2の間に位相差を設けることにより、図18の制御信号SG1〜SG5a,SG5bは、図14の制御信号SG1〜SG5a,SG5bとは異なった波形となる。図14および図18の比較から、キャリア波CW1およびCW2の間の位相差φを変化させることにより、リアクトル電流IL1およびIL2の位相関係(電流位相)についても変化することが理解される。
一方で、同一のデューティ比DT1,DT2に対して、電流IL1およびIL2の平均値は、図14および図18の間で同等であることが理解される。すなわち、直流電源B1,B2の出力は、デューティ比DT1およびDT2によって制御されるものであり、キャリア波CW1,CW2間の位相差φを変化させても影響が生じない。
したがって、電流位相制御では、キャリア波CW1,CW2間の位相差φを適切に調整するキャリア位相制御によって、電力変換器10のパラレル接続モードにおける、スイッチング素子の導通損失の低減を図る。
具体的には、リアクトル電流IL1およびIL2の変曲点が同一タイミングとなるように位相差φが調整される。図18の例では、制御パルス信号SD1がHレベルからLレベルへ遷移するタイミングと、制御パルス信号SD2がLレベルからHレベルへ遷移するタイミングとが同一となるように(時刻ta)、位相差φ=φ*とすることができる。これにより、時刻taにおいて、リアクトル電流IL1は、上昇から低下に転じるので、極大点を有する。反対に、リアクトル電流IL2は、低下から上昇に転じるので、極小点を有する。
このような電流位相とすることにより、図14および図18の比較から理解されるように、制御周期(キャリア波CW1,CW2の1周期に相当)毎でのスイッチング素子S5aおよびS5bのオンオフ回数(合計値)を減らすことができる。さらに、制御パルス信号SD1およびSD2の論理レベルが異なる期間、すなわち、第2アームの使用期間を長く確保することができる。以下では、このような位相関係をもたらす位相差φ*を、最適位相差φ*とも称する。
上述のように、電力変換器10のパラレル昇圧モードでは、第2アームの適用時の方が、第1アームの適用時と比較して、スイッチング素子における電力損失(導通損失およびスイッチング損失)が低減される。一方で、図12に示されたゲート論理式から理解されるように、第2アームを使用できる期間は、制御パルス信号SD1およびSD2の論理レベルが異なる期間に限られる。したがって、制御パルス信号SD1およびSD2のHレベル期間の長さが、デューティ比DT1およびDT2によってそれぞれ規定される下で、両制御パルス信号間の論理レベルが異なる期間がより長くなるようにパルス位相を調整すれば、電力変換器10のパラレル昇圧モードにおける第2アームの使用期間を長くすることができる。これにより、電力変換器10のパラレル昇圧モードの導通損失をさらに低減できる。
なお、図18の例とは逆に、制御パルス信号SD1がLレベルからHレベルへ遷移するタイミング(時刻tb)と、制御パルス信号SD2がHレベルからLレベルへ遷移するタイミング(時刻tc)とが同一となるように位相差φを設定した場合にも、図18と同様に、スイッチング素子S5aおよびS5bのオンオフ回数(合計値)を減少するとともに、第2アームの適用期間を長く確保することができる。すなわち、このときの位相差φを最適位相差φ*とすることも可能である。
上記のように、第2アームの使用期間が最大となるように、制御パルス信号SD1およびSD2の論理レベルの遷移タイミングを一致させるように位相差φ=φ*に設定すると、リアクトル電流IL1およびIL2の変曲点が同一タイミングとなる。
図14および図18から理解されるように、制御パルス信号SD1,SD2の波形は、デューティ比DT1,DT2によって決まる。したがって、図18のような制御パルスSD1,SD2間の関係およびIL1,IL2の電流位相が実現できる最適位相差φ*についても、デューティ比DT1,DT2に応じて変わることが理解される。
このため、デューティ比DT1,DT2と、最適位相差φ*との関係を予め求めるとともに、その対応関係を予めマップ(以下、「位相差マップ」とも称する)あるいは関数式(以下、「位相差算出式」とも称する)として制御装置100に記憶することが可能である。
したがって、電力変換器10のパラレル昇圧モードの選択時には、キャリア波発生部240(図13)は、コントローラ210および220(図13)で算出されたデューティ比DT1,DT2に基づいて、上記位相差マップないし位相差算出式を参照して、最適位相差φ*を設定することができる。さらに、キャリア波発生部240は、設定された最適位相差φ*を有するように、同一周波数のキャリア波CW1,CW2を発生する。
PWM制御部230(図13)では、図18に示したように、制御パルス信号SD1およびSD2の間で論理レベル(H/Lレベル)が異なる期間が最大となるような位相関係で、制御パルス信号SD1,SD2が生成される。さらに、図12に示された論理演算式に従って、制御信号SG1〜SG4,SG5a,SG5bが生成される。
この結果、電力変換器10では、電流位相制御の適用によって、スイッチング素子S5a,S5bによるスイッチング損失低減および、第2アームの適用期間拡大によるスイッチング素子の損失低減によって、DC/DC変換をさらに効率化することができる。
(本実施の形態に従うスイッチング制御)
これまで説明してきたように、電力変換器10では、デューティ比DT1,DT2に従ったPWM制御が行われる。これにより、各制御周期(キャリア波CW1,CW2の1周期)において、リアクトル電流IL1,IL2に変曲点(極大点および極小点)を設けることを通じて、直流電源B1,B2からの出力が制御される。さらに、電流位相制御によって、特定のスイッチング素子に差分電流が流れることにより、スイッチング素子S1〜S5a,S5bでの電力損失のトータル値を低減することができる。
しかしながら、製造コストを考慮すると、スイッチング素子での電力損失については、トータル値の抑制のみに止まらず、スイッチング素子間での偏りについても低減することが好ましい。したがって、本実施の形態1に従う電源システムでは、スイッチング素子間での電力損失の偏り抑制するための、DC/DC変換でのスイッチング制御を実行する。
図19は、比較例として示される電流位相制御適用時の各スイッチング素子の電力損失を説明するための波形図である。図19には、直流電源B1およびB2の両方が回生動作する場合(IL1<0,IL2<0)の波形図が示される。また、図20には、回生動作時における電力変換器10での第2アーム形成時の電流挙動を説明する回路図が示される。
なお、図19では、|IL2|>|IL1|のときの電流波形が示される。以下では、絶対値の小さい方のリアクトル電流を「小電流」とも称し、絶対値の大きい方のリアクトル電流を「大電流」とも称する。
図19を参照して、時刻tbまでの期間では、SD1=L,SD2=Hであるため、第2アームが適用される。さらに、B1Uアームオンによりリアクトル電流IL1が低下する一方で、B2Lアームオンによりリアクトル電流IL2は上昇する。
このとき、図15に示されたパターンIIIに従って、スイッチング素子S1,S4,S5a,S5bがオンされる。当該期間における電力変換器10での電流経路は、図20(b)に示される。
図20(b)を参照して、直流電源B1およびB2の回生時には、図17(b)とは、逆方向の電流が生じる。すなわち、直流電源B1は、電流経路117♯を流れるIL1によって充電される(IL1<0)。IL1は、分流によってスイッチング素子S1を経由する電流経路117d♯を形成し得る。同様に、直流電源B2は、電流経路116♯を流れるIL2によって充電される(IL2<0)。IL2は、分流によってダイオードD1およびスイッチング素子S5bを経由する電流経路116d♯を形成し得る。
|IL2|>|IL1|のときには、IL1およびIL2は、電流経路117♯および116♯をそれぞれ流れる。したがって、スイッチング素子S1の電流は0であり、差分電流ΔI(IL2−IL1)はダイオードD4を流れる。さらに、スイッチング素子S5bには電流IL1が流れる一方で、スイッチング素子S5aの電流は0である。
したがって、電力損失(導通損失)は、ダイオードD4およびスイッチング素子S5bのみで生じる。ダイオードD4では、ΔI=(IL2−IL1)に応じた導通損失が生じる一方で、スイッチング素子S5bではIL1に応じた導通損失が発生する。このため、トータルではIL2に応じた導通損失しか生じないことが理解される。一方で、特許文献1の回路構成では、IL1、IL2が別個のスイッチング素子を通過するため、(IL1+IL2)に応じた導通損失が生じる。
時刻tbにおいて、デューティ比DT1に従う制御パルス信号SD1がLレベルからHレベルに変化する。これに応じて、B1Uアームがオフされるとともに、B1Lアームがオンされるので、リアクトル電流IL1が極小点を有する。
時刻tbでは、スイッチングパターンが、パターンIIIからパターンIIへ切換えられる。このため、スイッチング素子S2がターンオンされるとともに、スイッチング素子S1およびS5bがターンオフされる。
この結果、時刻tb〜tcの期間では、スイッチング素子S2,S4,S5aがオン状態となって、図6の電流経路111,112に反対方向の電流が流れる。このため、ダイオードD2にIL1が流れるとともに、ダイオードD4にIL2が流れるとともに、スイッチング素子S2およびS4には電流が生じない。また、スイッチング素子S5aの電流は0である。なお、図19中を含み以降では、ダイオードを流れる電流については、添字「D」を付して表記する。
上述のように、時刻tbでは、スイッチング素子S2がターンオンされるが、電流はダイオードD2を流れるため、スイッチング損失は発生しない。また、同時にターンオフの対象となる複数のスイッチング素子S1,S5bについて、スイッチング素子S5bでは、IL1のハードスイッチングによる電力損失(ターンオフ)が生じる。一方で、スイッチング素子S1では、ターンオフ前の電流が0であるため、スイッチング損失は発生しない。
図19中を含み以降では、ハードスイッチングによるターンオンまたはターンオフを「太矢印(白抜き)」で表記する。また、スイッチング損失が発生しないターンオンおよびターンオフを「点線矢印」で表記する。
時刻tcにおいて、デューティ比DT2に従う制御パルス信号SD2がHレベルからLレベルに変化すると、リアクトル電流IL2が極大点を有する。これに応じて、B2Lアームがオフされるとともに、B2Uアームがオンされるので、スイッチングパターンは、パターンIIからパターンIへ変化する。したがって、スイッチング素子S4がターンオフされるとともに、スイッチング素子S3,S5bがターンオンされる。
この結果、時刻tc〜tdの期間では、スイッチング素子S2,S3,S5a,S5bがオン状態となる。当該期間における電力変換器10での電流経路は、図20(a)に示される。
図20(a)を参照して、直流電源B1およびB2の回生時には、図17(b)とは逆方向の電流が生じる。すなわち、直流電源B1は、電流経路115♯を流れるIL1によって充電される(IL1<0)。IL1は、分流によってダイオードD2を経由する電流経路115d♯を形成し得る。同様に、直流電源B2は、電流経路118♯を流れるIL2によって充電される(IL2<0)。IL2は、分流によってスイッチング素子S2,S5bを経由する電流経路118d♯を形成し得る。
|IL2|>|IL1|のときには、IL1およびIL2は、電流経路115♯および118♯をそれぞれ流れる。したがって、時刻tc〜tdの期間では、スイッチング素子S3に差分電流ΔI(|IL2−IL1|)が流れる一方で、スイッチング素子S2の電流は0となる。また、スイッチング素子S5bにIL1が流れる一方で、スイッチング素子S5aの電流は0となる。
したがって、時刻tcでは、同時にターンオンの対象とされる複数のスイッチング素子S3,S5bについて、スイッチング素子S5bにおいて、IL1のハードスイッチングによる電力損失(ターンオン)が生じるとともに、スイッチング素子S3では、差分電流ΔIのスイッチングによる電力損失(ターンオン)が生じる。一方で、ターンオフされるスイッチング素子S4では、ダイオードD4が自己消弧によってオフするため、電力損失は生じない。
時刻tdでは、電流位相制御により、制御パルス信号SD1がHレベルからLレベルに変化するとともに、制御パルス信号SD2がLレベルからHレベルに変化する。これにより、同一タイミングにおいて、リアクトル電流IL1が極大点を有するとともに、リアクトル電流IL2が極小点を有する。これに応じて、B1Lアームがオフされるとともに、B1Uアームがオンされる。さらに、B2Uアームがオフされるとともに、B2Lアームがオンされる。したがって、スイッチングパターンは、パターンIからパターンIIIへ変化する。これに応じて、時刻tdでは、スイッチング素子S1,S4がターンオンされるとともに、スイッチング素子S2,S3がターンオフされる。
時刻td以降では、再び、図20(b)に示されるように、スイッチング素子S1,S4,S5a,S5bがオン状態となって、時刻tb以前と同様の電流が各素子を流れる。
したがって、同時にターンオンの対象とされるスイッチング素子S1およびS4について、スイッチング素子S1では、ターンオン後の電流が0であるので、スイッチング損失は発生しない。また、差分電流ΔIの経路は、ダイオードD4に変わるので、スイッチング素子S4のターンオン損失も発生しない。
一方で、同時にターンオフの対象とされるスイッチング素子S2およびS3について、スイッチング素子S3では、差分電流ΔIのスイッチングによる電力損失(ターンオフ)が生じるが、スイッチング素子S2では、ターンオン前での電流が0であるのでスイッチング損失は発生しない。
図19から理解されるように、電力変換器10では、電流位相制御によってリアクトル電流IL1,IL2の変曲点(極大点および極小点)が同一タイミングとされた時刻tdにおいて、IL1,IL2をハードスイッチングすることなく、差分電流ΔIに応じたスイッチングのみが実行される。この結果、電流位相制御の効果によって、スイッチング素子のスイッチング損失(オンオフ損失)のトータル値が低減できる。さらに、上述のように、第2アームの適用期間(時刻tb〜tcを除く期間)では、差分電流ΔIが生じることによって、導通損失を低減できている。
このように、図19に例示した回路状態(IL1<0,IL2<0、かつ、|IL2|>|IL1|)では、スイッチング損失は、スイッチング素子S3,S5bのみに生じる。したがって、図19の回路動作が長時間継続すると、スイッチング素子S3,S5bのみに電力損失が集中することにより、スイッチング素子間での発熱量の差が大きくなることが懸念される。
図21には、実施の形態1に従うスイッチング制御の適用時における各スイッチング素子の電力損失を説明するための波形図が示される。図21には、図19と同一の回路状態に対して、実施の形態1に従うスイッチング制御が適用された場合の波形図が示される。すなわち、図21においても、IL1<0,IL2<0、かつ、|IL2|>|IL1|である。
図21を参照して、本実施の形態に従うスイッチング制御では、リアクトル電流IL1,IL2に変曲点が生じる時刻tb,tc,tdにおいて、同時にターンオンまたはターンオフの対象となる複数のスイッチング素子が、時間差を付与されて所定の順序でターンオンまたはターンオフされるように制御される。一方で、時刻tbまでの期間、時刻tb〜tcの期間、時刻tc〜tdの期間、および、期間tdからの期間における各スイッチング素子のオンオフおよび電流経路については、図19と同様であるので、詳細な説明は繰り返さない。
パターンIIIからパターンIIへ切換られる時刻tbでは、同時にターンオフの対象となる複数のスイッチング素子S1,S5bについて、スイッチング素子S5bがオフされた後に、スイッチング素子S1がオフされるように、ターンオフに時間差が設けられる。
図20(b)の回路状態では、ノードN1およびN2がスイッチング素子S1,S4を経由して電力線PLと電気的に接続されている。したがって、スイッチング素子S1がオン状態のままでスイッチング素子S5bがターンオフされると、スイッチング素子S5bは、両端に電位差が無い状態でターンオフされる。すなわち、スイッチング素子S5bのターンオフは、ZVS(ゼロボルトスイッチング)となるので、スイッチング損失は生じない。
スイッチング素子S5bのオフに応じて、リアクトル電流IL1の経路は、スイッチング素子S1を流れるように変化する。したがって、スイッチング素子S5bのオフ後にスイッチング素子S1をターンオフする際には、IL1のハードスイッチングによる電力損失が生じる。この結果、時刻tbでのスイッチング損失は、スイッチング素子S1のターンオフを遅らせることにより、図19でのスイッチング素子S5bに代えて、スイッチング素子S1で発生することになる。
パターンIIからパターンIへ切換られる時刻tcでは、同時にターンオンの対象となる複数のスイッチング素子S3,S5bについて、スイッチング素子S3がオンされた後に、スイッチング素子S5bがオンされるように、ターンオンに時間差が設けられる。
図6の電流経路111,112に反対方向の電流が流れている回路状態から、スイッチング素子S5bがオフ状態のままでスイッチング素子S3がターンオンされると、リアクトル電流IL2の経路が、スイッチング素子S3を流れるように変化する。したがって、スイッチング素子S3のターンオンでは、IL2のハードスイッチングによる電力損失が生じる。
スイッチング素子S3がオンされると、ノードN1およびN2がスイッチング素子S2およびS3を経由して電力線GLと電気的に接続される。したがって、スイッチング素子S5bがオンされる際には、スイッチング素子S5bのターンオンはZVSとなるので、スイッチング損失が発生しない。この結果、時刻tcでのスイッチング損失は、スイッチング素子S3のターンオンを早めることにより、図19でのスイッチング素子S3およびS5bに代えて、スイッチング素子S3のみで発生することになる。
パターンIからパターンIIIへ切換られる時刻tdでは、同時にターンオフの対象となる複数のスイッチング素子S2,S3について、スイッチング素子S3がオフされた後に、スイッチング素子S2がオフされるように、ターンオフに時間差が設けられる。
図20(a)の回路状態では、スイッチング素子S2,S5a,S5bのオンにより、スイッチング素子S3の両端は、電力線GLと電気的に接続されている。したがって、スイッチング素子S2がオン状態のままでスイッチング素子S3bがターンオフされる際には、スイッチング素子S3はZVSされるので、スイッチング損失(ターンオフ)は生じない。
スイッチング素子S3のオフに応じて、差分電流ΔIの経路は、スイッチング素子S2を流れるように変化する。したがって、スイッチング素子S2のターンオフでは、差分電流ΔIのスイッチングによる電力損失が生じる。この結果、時刻tdでのスイッチング損失は、スイッチング素子S2のターンオフを遅らせることにより、図19でのスイッチング素子S3に代えて、スイッチング素子S2で発生することになる。
なお、時刻tdにおけるスイッチング素子S1およびS4のターンオンでは、図19で説明したように、電力損失は0である。したがって、両者のターンオンに時間差を付与しても、あるいは、両者を同時にターンオンしても、スイッチング素子S1,S4には電力損失は生じない。
図22には、実施の形態1に従うスイッチング素子の非適用時(図19)および適用時(図21)の間でスイッチング損失を比較するための概念図が示される。
図22(a)を参照して、図19に示された時間差無しのスイッチング制御(すなわち、実施の形態1に従うスイッチング制御の非適用時)では、スイッチング素子S2およびS3でスイッチング損失が発生する。スイッチング素子S3のスイッチング損失Pl3は、時刻tcでの損失P(tc)および時刻tdでの損失P(td)で構成される。P(tc)は、差分電流ΔI(tc)のスイッチングによる損失であり、損失P(td)は、差分電流ΔI(td)のスイッチングによる損失である。
一方で、スイッチング素子S5bのスイッチング損失Pl5は、時刻tbでの損失P(tb)および時刻tcでの損失P(tc)で構成される。P(tb)は、IL1(tb)のハードスイッチングによる電力損失であり、P(tc)は、IL1(tc)のハードスイッチングによる電力損失である。
図22(b)を参照して、図21に示された時間差有りのスイッチング制御(すなわち、本実施の形態に従うスイッチング制御の適用時)では、スイッチング素子S1、S2およびS3でスイッチング損失が発生する。
スイッチング素子S1のスイッチング損失Pl1は、時刻tbにおけるIL1(tb)のハードスイッチングによる損失であるので、図22(a)における、Pl5中のP(tb)と同等である。
同様に、スイッチング素子S2のスイッチング損失Pl2は、時刻tdにおける差分電流ΔIのスイッチングによる損失であるので、図22(a)における、Pl3中のP(td)と同等である。
スイッチング素子S3のスイッチング損失Pl3は、時刻tcにおけるIL2のハードスイッチングによる損失である。一方で、図21(a)では、時刻tcにおいて、差分電流ΔI(tc)のスイッチングによる損失(スイッチング素子S3)と、IL1(tc)のハードスイッチングによる損失(スイッチング素子S5b)とが発生している。ここで、ΔI+IL1=(IL2−IL1)+IL1=IL2である。したがって、図19および図21の間で、時刻tcにおけるトータルのスイッチング損失は、IL2のスイッチング相当であり変化していないことが理解される。
このように、実施の形態1に従うスイッチング制御の非適用時(図19)および適用時(図21)の間で、時刻tb、tcおよびtdでのスイッチング損失のトータル値は変化しない。その一方で、図22(a)および(b)の比較から明らかな通り、本実施の形態に従うスイッチング制御の適用によって、スイッチング損失をより多くのスイッチング素子へ分散することができる。この結果、特定のスイッチング素子への電力損失の集中を緩和して、スイッチング素子間での発熱量の偏りを抑制することができる。
なお、図22(a)でのPl5が、小電流のIL1の極小点(すなわち、回生電流の最大点)およびその近傍でのハードスイッチング2回分であるのに対して、図22(b)のPl3は、大電流にIL2の極大点(すなわち、回生電流の最小値)でのハードスイッチング1回分である。したがって、図22(b)でのPl3は、図22(a)でのPl5よりも低くなる可能性がある。
次に、直流電源B1およびB2の回生動作時に、IL1が大電流であるとき(|IL1|>|IL2|)の挙動について説明する。
図23には、図19と同様に、本実施の形態に従うスイッチング制御の非適用時(電流位相制御のみ適用)における各スイッチング素子の電力損失を説明するための波形図が示される。図23においても、直流電源B1およびB2の両方が回生動作する場合(IL1<0,IL2<0)の波形図が示される。ただし、図23では、図19とは異なり、IL1が大電流である(|IL1|>|IL2|)。
図23を参照して、時刻tbまでの期間において、スイッチング素子S1〜S5a,S5bのオンオフは、図19と同様である。しかしながら、|IL1|>|IL2|であるため、したがって、図20(b)において、IL1が電流経路117d♯を流れるとともに、IL2は電流経路116d♯を流れる。この結果、差分電流ΔIは、図19とは反対方向となって、スイッチング素子S1を流れる。また、スイッチング素子S5bには、IL1ではなくIL2が流れる。したがって、差分電流ΔIは、ΔI=IL1−IL2で示される。
時刻tb〜tcの期間において、スイッチング素子S1〜S5a,S5bのオンオフは、図19と同様である。また、IL1およびIL2の経路についても図19と同様である。
時刻tbでは、図19と同様に、スイッチング素子S2がターンオンされるとともに、スイッチング素子S1およびS5bがターンオフされる。このとき、スイッチング素子S2は、電流がダイオードD2を流れるため、スイッチング損失(ターンオン)は発生しない。一方で、同時にターンオフの対象となる複数のスイッチング素子S1,S5bについて、スイッチング素子S1では、差分電流ΔIのスイッチングによる電力損失が生じるとともに、スイッチング素子S5bでは、IL2のハードスイッチングによる電力損失が生じる。
時刻tc〜td間についても、スイッチング素子S1〜S5a,S5bのオンオフは、図19と同様である。ただし、|IL1|>|IL2|であるため、図20(a)の回路状態において、IL1が電流経路115d♯を流れるとともに、IL2は電流経路118d♯を流れる。この結果、差分電流ΔI(IL1−IL2)は、スイッチング素子S3ではなく、ダイオードD2を流れる。また、スイッチング素子S5bには、IL1ではなくIL2が流れる。
時刻tcでは、図19と同様に、スイッチング素子S4がターンオフされるとともに、スイッチング素子S3,S5bがターンオンされる。このとき、ターンオフされるスイッチング素子S4では、ダイオードD4が自己消弧によってオフするため、電力損失は生じない。一方で、同時にターンオンの対象となる複数のスイッチング素子S3,S5bについて、スイッチング素子S3では、ターンオン後の電流が0であるのでスイッチング損失は生じない。一方で、スイッチング素子S5bでは、IL2のハードスイッチングによる電力損失が生じる。
時刻td以降では、時刻tb以前と同様の回路状態となって、時刻tb以前と同様の電流が各素子を流れる。したがって、時刻tdでは、図19と同様に、スイッチング素子S1,S4がターンオンされるとともに、スイッチング素子S2,S3がターンオフされる。
したがって、同時にターンオンの対象とされるスイッチング素子S1およびS4について、スイッチング素子S4では、ターンオン後の電流が0であるので、スイッチング損失は発生しない。一方で、スイッチング素子S1では、差分電流ΔIのスイッチングによる電力損失(ターンオン)が発生する。
同時にターンオフの対象とされるスイッチング素子S2およびS3について、スイッチング素子S3では、ターンオン前の電流が0であるので、スイッチング損失は発生しない。また、スイッチング素子S2では、ダイオードD2が自己消弧によってオフするため、電力損失は生じない。
このように、図23に例示した回路状態(IL1<0,IL2<0、かつ、|IL1|>|IL2|)では、スイッチング損失は、スイッチング素子S1,S5bのみに生じる。
図19および図23の比較から、スイッチングパターンの遷移が同じであっても、リアクトル電流IL1,IL2の大小が変化すると、スイッチング損失が発生する素子が変わることが理解される。
図24には、図23と同一の回路状態に対して本実施の形態に従うスイッチング制御を適用した場合の波形図が示される。すなわち、図24においても、IL1<0,IL2<0、かつ、|IL1|>|IL2|である。
図24を参照して、図21で説明したのと同様に、リアクトル電流IL1,IL2に変曲点が生じる時刻tb,tc,tdにおいて、同時にターンオンまたはターンオフの対象となる複数個のスイッチング素子が、時間差を設付与されて所定の順序でターンオンまたはターンオフされるように制御される。その他の点については、図23と同様であるので詳細な説明は繰り返さない。
時刻tbでは、時間差を付与したターンオフが実行される。具体的には、同時にターンオフの対象となる複数のスイッチング素子S1,S5bについて、図21と同様に、スイッチング素子S5bがオフされた後に、スイッチング素子S1がオフされる。
図21でも説明したように、図20(b)の回路状態からのスイッチング素子S5bのターンオフは、ZVSとなるのでスイッチング損失は生じない。スイッチング素子S5bのオフに応じて、リアクトル電流IL1の経路は、スイッチング素子S1を流れるように変化する。したがって、スイッチング素子S1の電流が差分電流ΔIからIL1へ変化した後に、スイッチング素子S1はターンオフされる。このため、スイッチング素子S1では、IL1のハードスイッチングによる電力損失(ターンオフ)が生じる。
この結果、時刻tbでのスイッチング損失は、スイッチング素子S1のターンオフを遅らせたことにより、図23でのスイッチング素子S1およびS5bに代えて、スイッチング素子S1のみで発生することになる。
時刻tcでは、同時にターンオンの対象となる複数のスイッチング素子S3,S5bについて、図21と同様に、スイッチング素子S3がオンされた後に、スイッチング素子S5bがオンされるように、時間差が設けられる。
したがって、図21と同様に、スイッチング素子S5bがオフ状態のままでスイッチング素子S3がターンオンされることにより、スイッチング素子S3のターンオンでは、IL2のハードスイッチングによる電力損失が生じる。一方で、スイッチング素子S3がオンされた後にスイッチング素子S5bがオンされる際には、スイッチング素子S5bのターンオンはZVSとなるので、スイッチング損失(ターンオン)が発生しない。
この結果、時刻tcでのスイッチング損失は、スイッチング素子S3のターンオンを早めたことによりにより、図23でのスイッチング素子S5bに代えて、スイッチング素子S3で発生することになる。
時刻tdでは、同時にターンオンの対象となる複数のスイッチング素子S1,S4について、スイッチング素子S4がオンされた後に、スイッチング素子S1がオンされるように時間差が設けられる。
図20(a)の回路状態から、図20(b)の回路状態への遷移において、スイッチング素子S1のオンを遅らせることによって、図20(b)においてスイッチング素子S1がオフされた回路状態とすることができる。これにより、差分電流ΔIがスイッチング素子S4を通過するので、スイッチング素子S4には、差分電流ΔIのスイッチングによる電力損失(ターンオン)が生じる。
また、スイッチング素子S4のオン後には、スイッチング素子S1の両端は電力線PLと電気的に接続された状態となっている。この状態からスイッチング素子S1がターンオンされる際には、スイッチング素子S1のターンオンはZVSとなるので、電力損失は生じない。
なお、スイッチング素子S2およびS3のターンオフでは、図23で説明したように、電力損失は0である。したがって、両者のターンオフに時間差を付与しても、あるいは、両者を同時にターンオフしても、スイッチング素子S2,S3には電力損失は生じない。
この結果、時刻tdでのスイッチング損失は、スイッチング素子S4のターンオンを早めたことによりにより、図23でのスイッチング素子S1に代えて、スイッチング素子S4で発生することになる。
図25には、実施の形態1に従うスイッチング素子の非適用時(図23)および適用時(図24)の間でスイッチング損失を比較するための概念図が示される。
図25(a)を参照して、図23に示された時間差無しのスイッチング制御(すなわち、実施の形態1に従うスイッチング制御の非適用時)では、スイッチング素子S1およびS5でスイッチング損失が発生する。スイッチング素子S1のスイッチング損失Pl1は、時刻tbでの損失P(tb)および時刻tdでの損失P(td)で構成される。P(tb)は、差分電流ΔI(tb)のスイッチングによる損失であり、損失P(td)は、差分電流ΔI(td)のスイッチングによる損失である。
一方で、スイッチング素子S5bのスイッチング損失Pl5は、時刻tbでの損失P(tb)および時刻tcでの損失P(tc)で構成される。P(tb)は、IL2(tb)のハードスイッチングによる電力損失であり、P(tc)は、IL2(tc)のハードスイッチングによる電力損失である。
図25(b)を参照して、図24に示された時間差有りのスイッチング制御(すなわち、実施の形態1に従うスイッチング制御の適用時)では、スイッチング素子S1、S3およびS4でスイッチング損失が発生する。
スイッチング素子S3のスイッチング損失Pl3は、時刻tcにおけるIL2(tc)のハードスイッチングによる損失であるので、図25(a)における、Pl5中のP(tc)と同等である。
同様に、スイッチング素子S4のスイッチング損失Pl4は、時刻tdにおける差分電流ΔIのスイッチングによる損失であるので、図25(a)における、Pl1中のP(td)と同等である。
スイッチング素子S1のスイッチング損失Pl1は、時刻tbにおける大電流IL1のハードスイッチングによる損失である。一方で、図23(実施の形態1に従うスイッチング制御の非適用時)では、時刻tbにおいて、差分電流ΔI(tb)のスイッチングによる損失(スイッチング素子S1)と、IL2(tb)のハードスイッチングによる損失(スイッチング素子S5b)とが発生している。ここで、ΔI+IL2=(IL1−IL2)+IL2=IL1である。したがって、図23および図24の間で、時刻tbにおけるトータルのスイッチング損失は、IL1のスイッチング相当であり変化していないことが理解される。
このように、IL1が大電流であるとき(|IL1|>|IL2|)においても、実施の形態1に従うスイッチング制御の適用により、時刻tb、tcおよびtdでのスイッチング損失のトータル値を変化させることなく、スイッチング損失をより多くのスイッチング素子に分散することができる。この結果、特定のスイッチング素子への電力損失の集中を抑制して、スイッチング素子間での発熱量の偏りを抑制することができる。
[実施の形態1の変形例]
実施の形態1では、直流電源B1およびB2の両方が回生動作する場合のスイッチング損失について説明した。実施の形態1の変形例では、直流電源B1およびB2の両方が力行動作する場合に、実施の形態1に従うスイッチング制御を適用したときの効果について、確認のために記載する。
図26は、図19と同様に比較例として示される、時間差無しでの電流位相制御適用時の各スイッチング素子の電力損失を説明するための波形図である。図26には、直流電源B1およびB2の両方が力行動作する場合(IL1>0,IL2>0)の波形図が示される。また、図26においても、|IL2|>|IL1|のときの電流波形が示される。すなわち、差分電流ΔI=IL2−IL1である。
図26を参照して、時刻tbまでの期間では、SD1=L,SD2=Hであるため、図15に示されたパターンIIIに従って、スイッチング素子S1,S4,S5a,S5bがオンされる。
したがって、時刻tb以前では、図19と同一のスイッチングパターンにおいて、各素子に逆方向の電流が流れる。すなわち、図17(b)において、|IL2|>|IL1|のため、IL1が電流経路117を流れるとともに、IL2は電流経路116を流れる。この結果、スイッチング素子S1の電流は0である一方で、差分電流ΔI(IL2−IL1)は、ダイオードD4ではなく、スイッチング素子S4を流れる。さらに、スイッチング素子S5aに電流IL1が流れる一方で、スイッチング素子S5bの電流は0となる。
同様に、時刻tb〜tcの期間では(B1LアームおよびB2Lアームオン)、図15に示されたパターンIIに従って、スイッチング素子S2,S4,S5aがオン状態となった下で、図19とは逆方向に各素子の電流が流れる。したがって、スイッチング素子S2にIL1が流れるとともに、スイッチング素子S4にIL2が流れる。また、スイッチング素子S5aの電流は0である。
時刻tbでは、図19と同様に、スイッチング素子S2がターンオンされるとともに、スイッチング素子S1,S5bが同時にターンオフの対象とされる。スイッチング素子S2において、IL1のハードスイッチングによる電力損失(ターンオフ)が生じる。スイッチング素子S1およびS5bのターンオフでは、ターンオフ前の電流が0であるため、スイッチング損失は発生しない。
時刻tc〜tdの期間では(B1LアームおよびB2Uアームオン)、図15に示されたパターンIに従って、スイッチング素子S2,S3,S5a,S5bがオン状態となる。したがって、時刻tc〜tdの期間では、図19と同一のスイッチングパターンにおいて、各素子に逆方向の電流が流れる。すなわち、スイッチング素子S5aにリアクトル電流IL1が流れる一方で、スイッチング素子S5bの電流は0となるとともに、ダイオードD3に差分電流ΔI(|IL2−IL1|)が流れる。回生動作時と同様にスイッチング素子S2の電流は0である。
時刻tcでは、図19と同様に、スイッチング素子S3,S5bが同時にターンオンの対象とされるとともに、スイッチング素子S4がターンオフされる。スイッチング素子S4では、IL2のハードスイッチングによる電力損失(ターンオフ)が生じる。一方で、差分電流ΔIはダイオードD3を流れるので、スイッチング素子S3ではスイッチング損失(ターンオン)は発生しない。また、スイッチング素子S5bでは、ターンオン後の電流が0であるため、スイッチング損失は発生しない。
時刻td以降では、時刻tb以前と同様の電流が各素子を流れる。時刻tdでは、図19と同様に、スイッチング素子S1,S4がターンオンされるとともに、スイッチング素子S2,S3が同時にターンオフの対象とされる。
時刻tdでは、スイッチング素子S4では差分電流ΔIのスイッチングによる電力損失(ターンオン)が生じる。一方で、スイッチング素子S1では、ターンオン後の電流が0であるため、スイッチング損失は発生しない。差分電流ΔIの電流経路は、ダイオードD4からスイッチング素子S4に変化する。このため、スイッチング素子S3のターンオフ損失は発生しない一方で、スイッチング素子S4では差分電流ΔIのスイッチングによる電力損失(ターンオン)が発生する。
この結果、図26に例示した回路動作(IL1>0,IL2>0、かつ、|IL2|>|IL1|)では、スイッチング損失は、スイッチング素子S2,S4のみに生じる。
図19および図26の比較から、スイッチングパターンの遷移が同じであっても、力行動作(IL1>0、IL2>0)および回生動作(IL1<0,IL2<0)の間で、スイッチング損失が発生する素子が変わることが理解される。
図27には、図26と同一の回路状態に対して本実施の形態に従うスイッチング制御を適用した場合の波形図が示される。すなわち、図27においても、IL1>0,IL2>0、かつ、|IL2|>|IL1|である。
図27を参照して、時刻tbでは、図17(b)の回路状態から、スイッチング素子S1およびS5bが同時にターンオフの対象となる。しかしながら、力行動作時には、時刻tbまでの状態において、上アーム(B1Uアーム)では、スイッチング素子S1には電流は流れておらず、スイッチング素子S1にスイッチング損失は発生しない。したがって、スイッチング素子S1のオフを遅らせても、スイッチング損失は発生しない。このため、スイッチング素子S1およびS5bのターンオフに時間差を設けても、スイッチング損失の発生態様は変化しない。
同様に、時刻tcにおいても、同時にターンオン対象となるスイッチング素子S3およびS5bについて、上アーム(B2Uアーム)では、スイッチング素子S3ではなくダイオードD3によって電流経路が形成されるので、スイッチング素子S3のオンを早めても、スイッチング損失は発生しない。このため、スイッチング素子S3およびS5bのターンオンに時間差を設けても、スイッチング損失の発生態様は変化しない。
時刻tdでは、同時にターンオンの対象となる複数のスイッチング素子S1,S4について、図21(回生動作時)とは反対に、スイッチング素子S1がオンされた後に、スイッチング素子S4がオンされるように時間差が設けられる。
時刻tc〜tdにおける回路状態(B1LアームオンおよびB2Uアームオン)、すなわち、図17(a)の回路状態において、スイッチング素子S4がオフ状態のままで、スイッチング素子S1がターンオンされると、スイッチング素子S1には差分電流ΔIが流れる。これにより、スイッチング素子S1には、差分電流ΔIのスイッチングによる電力損失(ターンオン)が生じる。
スイッチング素子S1が先にオンされると、スイッチング素子S1,S5a,S5bのオンにより、スイッチング素子S4の両端が電力線PLに電気的に接続された状態となる。この状態からスイッチング素子S4をターンオンする際には、ZVSとなるため電力損失は発生しない。スイッチング素子S4のオン後には、時刻tbまでと同様に、スイッチング素子S4に差分電流ΔIが流れる一方で、スイッチング素子S1の電流は0に変化する。
この結果、時刻tdでのスイッチング損失は、スイッチング素子S1のターンオンを早めることにより、図26でのスイッチング素子S4に代えて、スイッチング素子S1で発生することになる。
なお、時刻tdでは、ターンオフの対象とされるスイッチング素子S2およびS3において、図26と同様に、スイッチング損失は発生しない。したがって、両者のターンオフに時間差を付与しても、あるいは、両者を同時にターンオフしても、スイッチング素子S2,S3には電力損失は生じない。
図28には、本実施の形態に従うスイッチング素子の非適用時(図26)および適用時(図27)の間でスイッチング損失を比較するための概念図が示される。
図28(a)を参照して、図26に示された時間差無しのスイッチング制御(すなわち、実施の形態1に従うスイッチング制御の非適用時)では、スイッチング素子S2およびS4でスイッチング損失が発生する。スイッチング素子S2のスイッチング損失Pl2は、時刻tbでの損失P(tb)で構成される。P(tb)は、IL1のハードスイッチングによる損失である。
一方で、スイッチング素子S4のスイッチング損失Pl4は、時刻tcでの損失P(tc)および時刻tdでの損失P(td)で構成される。P(tc)は、IL2(tc)のハードスイッチングによる電力損失であり、P(td)は、差分電流ΔI(td)のスイッチングによる電力損失である。
図28(b)を参照して、図27に示された時間差有りのスイッチング制御(すなわち、実施の形態1に従うスイッチング制御の適用時)では、スイッチング素子S1、S2およびS4でスイッチング損失が発生する。
スイッチング素子S1のスイッチング損失Pl1は、時刻tdにおける差分電流ΔI(td)のスイッチングによる損失であるので、図28(a)における、Pl4中のP(td)と同等である。
同様に、スイッチング素子S2のスイッチング損失Pl2は、時刻tbにおけるIL1(tb)のハードスイッチングによる損失であるので、図28(a)でのPl2と同等である。
さらに、スイッチング素子S4のスイッチング損失Pl4は、時刻tcにおける大電流IL2のハードスイッチングによる損失であるので、図28(a)でのPl4のうちのP(tc)と同等である。
したがって、直流電源B1およびB2の各々が力行動作する場合においても(IL1>0,IL2>0)、実施の形態1に従うスイッチング制御の適用によって、時刻tb、tc、tdでのスイッチング損失のトータル値を変化させることなく、スイッチング損失をより多くのスイッチング素子に分散することができる。この結果、特定のスイッチング素子への電力損失の集中を抑制して、スイッチング素子間での発熱量の偏りを抑制することができる。また、図28(a)および(b)の間でのPl4の比較から理解されるように、スイッチング素子間での最大損失についても低減することが可能である。
次に、直流電源B1およびB2の力行動作時に、IL1が大電流であるとき(|IL1|>|IL2|)の挙動について説明する。
図29には、図26と同様に、実施の形態1に従うスイッチング制御の非適用時(電流位相制御のみ適用)における各スイッチング素子の電力損失を説明するための波形図が示される。図29においても、直流電源B1およびB2の両方が力行動作する場合(IL1>0,IL2>0)の波形図が示される。ただし、図29では、図26とは異なり、IL1が大電流である(|IL1|>|IL2|)。このとき、差分電流ΔIは、ΔI=IL1−IL2となる。
図29を参照して、時刻tbまでの期間において、スイッチング素子S1〜S5a,S5bのオンオフは、図26と同様である。しかしながら、|IL1|>|IL2|であるため、差分電流ΔIの方向は、図26と反対となる。したがって、差分電流ΔIは、スイッチング素子S4ではなく、ダイオードD1を流れる。また、スイッチング素子S5aには、IL1ではなくIL2が流れる。
時刻tb〜tcの期間において、スイッチング素子S1〜S5a,S5bのオンオフは、図26と同様である。また、IL1およびIL2の経路についても図26と同様である。
時刻tbでは、図26と同様に、スイッチング素子S2がターンオンされるとともに、スイッチング素子S1およびS5bが同時にターンオフの対象となる。このとき、スイッチング素子S2では、IL1のハードスイッチングによる電力損失が生じる。スイッチング素子S5bでは、ターンオフ前の電流が0であるので、スイッチング損失(ターンオフ)は発生しない。同様に、スイッチング素子S1についても、ダイオードD1が自己消弧によってオフするため、電力損失(ターンオフ)は生じない。
時刻tc〜td間についても、スイッチング素子S1〜S5a,S5bのオンオフは、図26と同様である。ただし、|IL1|>|IL2|であるため、差分電流ΔIの方向は、図26と反対となる。したがって、差分電流ΔIは、ダイオードD3ではなく、スイッチング素子S2を流れる。また、スイッチング素子S5bには、IL1ではなくIL2が流れる。
時刻tcでは、図26と同様に、スイッチング素子S4がターンオフされるとともに、スイッチング素子S3,S5bが同時にターンオンの対象とされる。このとき、ターンオフされるスイッチング素子S4では、IL2のハードスイッチングによる電力損失が生じる。一方で、同時にターンオンの対象となる複数のスイッチング素子S3,S5bについて、スイッチング素子S3およびS5bの各々では、ターンオン後の電流が0であるのでスイッチング損失は生じない。
時刻td以降では、時刻tb以前と同様の回路状態となって、時刻tb以前と同様の電流が各素子を流れる。したがって、時刻tdでは、図26と同様に、スイッチング素子S1,S4がターンオンされるとともに、スイッチング素子S2,S3がターンオフの対象される。
したがって、同時にターンオンの対象とされるスイッチング素子S1およびS4について、スイッチング素子S4では、ターンオン後の電流が0であるので、スイッチング損失は発生しない。また、差分電流ΔIはダイオードD1を流れるので、スイッチング素子S1では電力損失(ターンオン)は発生しない。
同時にターンオフの対象とされるスイッチング素子S2およびS3について、スイッチング素子S2では、差分電流ΔIのスイッチングによる電力損失(ターンオフ)が発生する。一方で、スイッチング素子S3では、ターンオン前の電流が0であるので、スイッチング損失は発生しない。
このように、図29に例示した回路状態(IL1>0,IL2>0、かつ、|IL1|>|IL2|)では、スイッチング損失は、図26と同様に、スイッチング素子S2,S4のみに生じる。
図30には、図29と同一の回路状態に対して実施の形態1に従うスイッチング制御を適用した場合の波形図が示される。すなわち、図30においても、IL1>0,IL2>0、かつ、|IL1|>|IL2|である。
図30を参照して、図27で説明したのと同様に、リアクトル電流IL1,IL2に変曲点が生じる時刻tb,tc,tdにおいて、同時にターンオンまたはターンオフの対象となる複数個のスイッチング素子が、時間差を付与されて所定の順序でターンオンまたはターンオフされるように制御される。その他の点については、図29と同様であるので詳細な説明は繰り返さない。
図30を参照して、時刻tbでは、スイッチング素子S1およびS5bが同時にターンオフ対象となる。図27と同様に、力行動作時には、上アーム(B1Uアーム)ではダイオードD1に電流が流れるため、スイッチング素子S1およびS5bのターンオフに時間差を設けても、スイッチング損失の発生態様は変化しない。
同様に、時刻tcにおいても、図27と同様に、力行動作時には、上アーム(B2Uアーム)ではダイオードD3に電流が流れるため、スイッチング素子S3およびS5bのターンオンに時間差を設けても、スイッチング損失の発生態様は変化しない。
一方で、時刻tdでは、同時にターンオフの対象となる複数のスイッチング素子S2,S3について、図21(回生動作時)とは反対に、スイッチング素子S2がオフされた後に、スイッチング素子S3がオフされるように時間差が設けられる。
時刻tc〜tdにおける回路状態(B1LアームオンおよびB2Uアームオン)、すなわち、図17(a)の回路状態において、スイッチング素子S3をオン状態のままで、スイッチング素子S2をターンオフする際には、電力損失は発生しない。スイッチング素子S2の両端が電力線GLに電気的に接続された状態でのターンオフとなるので、ZVSとなるからである。
スイッチング素子S2がオフ状態となると、差分電流ΔIはスイッチング素子S3を流れるようになる。この状態からスイッチング素子S3が遅れてターンオフされるので、スイッチング素子S3には、差分電流ΔIのスイッチングによる電力損失(ターンオン)が生じる。
スイッチング素子S2,S3のオフにより、差分電流ΔIの経路は、ダイオードD1に変わる。したがって、スイッチング素子S1ではスイッチング損失(ターンオン)は発生しない。同様に、スイッチング素子S4についても、IL1>IL2では、ターンオン後の電流が0であるので、スイッチング素子S4には、電力損失(ターンオン)は発生しない。
この結果、時刻tdでのスイッチング損失は、スイッチング素子S3のターンオフを遅らせることにより、図29でのスイッチング素子S2に代えて、スイッチング素子S3で発生することになる。なお、時刻tdでのスイッチング素子S1およびS4のターンオンでは、図29で説明したように、電力損失は0である。したがって、両者のターンオンに時間差を付与しても、あるいは、両者を同時にターンオンしても、スイッチング素子S1,S4には電力損失は生じない。
図31には、実施の形態1に従うスイッチング素子の非適用時(図29)および適用時(図30)の間でスイッチング損失を比較するための概念図が示される。
図31(a)を参照して、図29に示された時間差無しのスイッチング制御(すなわち、実施の形態1に従うスイッチング制御の非適用時)では、スイッチング素子S2およびS4でスイッチング損失が発生する。スイッチング素子S2のスイッチング損失Pl2は、時刻tbでの損失P(tb)および時刻tdでの損失P(td)の和で構成される。P(tb)は、IL1のハードスイッチングによる損失であり、P(td)は、差分電流ΔI(td)のスイッチングによる損失である。
一方で、スイッチング素子S4のスイッチング損失Pl4は、時刻tcでの損失P(tc)で構成される。P(tc)は、IL2(tc)のハードスイッチングによる損失である。
図31(b)を参照して、図30に示された時間差有りのスイッチング制御(すなわち、本実施の形態に従うスイッチング制御の適用時)では、スイッチング素子S2、S3およびS4でスイッチング損失が発生する。
スイッチング素子S2のスイッチング損失Pl2は、時刻tbにおけるIL1(tb)のスイッチングによる損失であるので、図31(a)における、Pl2中のP(tb)と同等である。
同様に、スイッチング素子S3のスイッチング損失Pl3は、時刻tdにおける差分電流ΔIのスイッチングによる損失であるので、図31(a)でのPl2のうちのP(td)と同等である。
さらに、スイッチング素子S4のスイッチング損失Pl4は、時刻tcにおける小電流IL2のハードスイッチングによる損失であるので、図28(a)でのPl4と同等である。
したがって、直流電源B1およびB2の各々が力行動作する場合に(IL1>0,IL2>0)、IL1が大電流であっても(|IL1|>|IL2|)、実施の形態1に従うスイッチング制御の適用によって、時刻tb、tc、tdでのスイッチング損失のトータル値を変化させることなく、スイッチング損失をより多くのスイッチング素子に分散することができる。この結果、特定のスイッチング素子への電力損失の集中を抑制して、スイッチング素子間での発熱量の偏りを抑制することができる。また、図31(a)および(b)の間でのPl2の比較から理解されるように、スイッチング素子間での最大損失についても低減することが可能である。
なお、図27および図30で説明したように、力行動作時(IL1>0,IL2>0)においては、時刻tbおよびtcでは、時間差を設けても設けなくてもスイッチング損失は変わらない。したがって、これらのタイミングでは、時間差を設けずに複数のスイッチング素子をターンオンまたはターンオフしてもよい。あるいは、時刻tdとの間で制御を共通化するために、時間差を設定するようにしてもよい。
図32には、実施の形態1およびその変形例で説明した、力行動作および回生動作、ならびに、IL1およびIL2の大小関係の組み合わせパターンのそれぞれにおけるスイッチング損失を比較する図表が示される。図32中では、スイッチング損失が発生するスイッチング素子では「×」記号を記入し、スイッチング損失が発生しないスイッチング素子では「−」記号を記入している。
図32を参照して、回生動作(実施の形態1)において、IL2が大電流のときのスイッチング損失は、図22に示したとおり、本実施の形態に従うスイッチング制御を非適用とする時間差無しの場合(図19)には、スイッチング素子S3およびS5で発生する。これに対して、本実施の形態に従うスイッチング制御を適用する時間差有りの場合(図21)には、スイッチング素子全体でのトータル値を変えることなく、スイッチング素子S1、S2およびS3にスイッチング損失を分散することができる。
同様に、回生動作(実施の形態1)において、IL1が大電流のときのスイッチング損失は、図25に示したとおり、時間差無しの場合(図23)には、スイッチング素子S1およびS5で発生する。これに対して、時間差有りの場合(図24)には、スイッチング素子全体でのトータル値を変えることなく、スイッチング素子S1、S3およびS4にスイッチング損失を分散することができる。
一方で、力行動作(実施の形態1の変形例)において、IL2が大電流のときのスイッチング損失は、図28に示したとおり、時間差無しの場合(図26)には、スイッチング素子S2およびS4で発生する。これに対して、時間差有りの場合(図27)には、スイッチング素子全体でのトータル値を変えることなく、スイッチング素子S1、S2およびS4にスイッチング損失を分散することができる。
同様に、力行動作(実施の形態1の変形例)において、IL1が大電流のときのスイッチング損失は、図31に示したとおり、時間差無しの場合(図29)には、スイッチング素子S2およびS4で発生する。これに対して、時間差有りの場合(図30)には、スイッチング素子全体でのトータル値を変えることなく、スイッチング素子S2、S3およびS4にスイッチング損失を分散することができる。
図32から理解されるように、スイッチング損失が発生するスイッチング素子は、動作状態(力行/回生)およびリアクトル電流IL1,IL2の大小関係の組み合わせによって異なる。しかしながら、両者の組み合わせによる4個のケースのいずれにおいても、同時にターンオンまたはターンオフの対象とされる複数のスイッチング素子に本実施の形態に従うスイッチング制御を適用することによって、スイッチング損失をより多くのスイッチング素子に分散することができる。この結果、特定のスイッチング素子への電力損失の集中を抑制して、スイッチング素子間での発熱量の偏りを抑制することができる。
図33は、本実施の形態1に従うスイッチング制御の適用時におけるPWM制御を説明するための波形図である。すなわち、図33では、回生動作時(IL1<0,IL2<0)におけるPWM制御が示される。
図33を参照して、直流電源B1の出力を制御するためのPWM制御において、フィードバック制御(図13)による本来のデューティ比DT1に加えて、意図的な時間差を設けるために、可変のパラメータ値αを用いて、デューティ比DT1+αおよびDT1−αがさらに設定される。
デューティ比DT1+α,DT1−αとキャリア波CW1の電圧比較により、制御パルス信号SD1に加えて、時間差を設定するための強制パルス信号SDoff1を生成することができる。強制パルス信号SDoff1のHレベル期間(各パルス)は、リアクトル電流IL1の変曲点(極大点および極小点)に対応して生成される。強制パルス信号SDoff1のパルス幅は、パラメータ値αによって調整することができる。
同様に、直流電源B2の出力を制御するためのPWM制御において、フィードバック制御(図13)による本来のデューティ比DT2に加えて、意図的な時間差を設けるために、可変のパラメータ値αを用いて、デューティ比DT2+αおよびDT2−αがさらに設定される。
デューティ比DT2+α,DT2−αとキャリア波CW2との電圧比較より、制御パルス信号SD2に加えて、時間差を設定するための強制パルス信号SDoff2を生成することができる。強制パルス信号SDoff2のHレベル期間(各パルス)は、リアクトル電流IL2の変曲点(極大点および極小点)に対応して生成される。強制パルス信号SDoff2のパルス幅は、パラメータ値αによって調整することができる。
なお、キャリア波CW1およびCW2の間には、図18で説明した最適位相差φ*が設けられている。これにより、時刻tdにおいて、制御パルス信号SD1のHレベルからLレベルへの遷移と、制御パルス信号SD2のLレベルからHレベルへの遷移とが同一タイミングとなっている。この結果、時刻tdにおいて、リアクトル電流IL1の極大点と、リアクトル電流IL2の極小点とが同一タイミングとなる。
スイッチング素子S5bは、時刻tb(すなわち、IL1の極小点)での強制パルス信号SDoff1のHレベル期間において、オフされるとともに、時刻tc(すなわち、IL2の極大点)での強制パルス信号SDoff2のHレベル期間において、オフされる。なお、強制パルス信号SDoff1,SDoff2の各Hレベル期間が、リアクトル電流(IL1,IL2)の極大点および極小点いずれに対応するものであるかは、キャリア波(CW1,CW2)の傾き(右上がり/右下がり)に基づいて区別することが可能である。
これにより、時刻tbでは、図21および図24で説明したように、同時にターンオフ対象となるスイッチング素子S1およびS5bの間で、スイッチング素子S5bをターンオフした後に、スイッチング素子S1をターンオフするように時間差を付与できる。
同様に、時刻tcでは、図21および図24で説明したように、同時にターンオン対象となるスイッチング素子S3およびS5bの間で、スイッチング素子S3をターンオフした後に、スイッチング素子S5bをターンオフするように時間差を付与できる。
スイッチング素子S1は、時刻td(すなわち、IL1の極大点)での強制パルス信号SDoff1のHレベル期間において、オフされる。これに対応して、スイッチング素子S2は、当該期間においてオンを維持される。これにより、制御パルス信号SD1に従うタイミングと比較して、スイッチング素子S1のターンオンおよびスイッチング素子S2のターンオフが遅れる。
したがって、時刻tdでは、図21で説明したように、同時にターンオフ対象となるスイッチング素子S3およびS2の間で、スイッチング素子S3をターンオフした後に、スイッチング素子S2をターンオフするように時間差を付与できる。同時に、図24で説明したように、同時にターンオン対象となるスイッチング素子S1およびS4の間で、スイッチング素子S4をターンオンした後に、スイッチング素子S1をターンオンするように時間差を付与できる。
これにより、回生動作時(IL1<0,IL2<0)において、実施の形態1で説明したように、同時にターンオンまたはターンオフ対象となる複数のスイッチング素子間で、ターンオンまたはターンオフに意図的な時間差を設けるスイッチング制御を実現することができる。なお、これらの時間差は、強制パルス信号SDoff1,SDoff2のパルス幅、すなわち、パラメータ値αによって調整することができる。
図34は、本実施の形態1の変形例に従うスイッチング制御の適用時におけるPWM制御を説明するための波形図である。すなわち、図34では、力行動作時(IL1>0,IL2>0)におけるPWM制御が示される。
図34を参照して、図33と同様に、強制パルス信号SDoff1,SDoff2が生成される。
力行動作時には、スイッチング素子S4は、時刻td(すなわち、IL2の極小点)での強制パルス信号SDoff2のHレベル期間においてオフされる。これに対応して、スイッチング素子S3は、当該期間においてオンを維持される。これにより、制御パルス信号SD2に従うタイミングと比較して、スイッチング素子S4のターンオンおよびスイッチング素子S3のターンオフが遅れる。
したがって、時刻tdにおいて、図27で説明したように、同時にターンオン対象となるスイッチング素子S1およびS4の間で、スイッチング素子S1をターンオンした後に、スイッチング素子S4をターンオンするように時間差を付与できる。同時に、図30で説明したように、同時にターンオフ対象となるスイッチング素子S2およびS3の間で、スイッチング素子S2をターンオフした後に、スイッチング素子S3をターンオフするように時間差を付与できる。
これにより、力行動作時(IL1>0,IL2>0)において、実施の形態1の変形例で説明したように、同時にターンオンまたはターンオフ対象となる複数のスイッチング素子間で、ターンオンまたはターンオフに意図的な時間差を設けるスイッチング制御を実現することができる。なお、これらの時間差についても、強制パルス信号SDoff1,SDoff2のパルス幅、すなわち、パラメータ値αによって調整することができる。
[実施の形態2]
実施の形態1およびその変形例では、リアクトル電流IL1,IL2の変曲点において、同時にターンオンまたはターンオフの対象となる複数のスイッチング素子が、時間差を付与されて所定の順序でターンオンまたはターンオフされるスイッチング制御について説明した。実施の形態2では、実施の形態1およびその変形例で説明したスイッチング制御の適用および非適用を時分割で組み合わせる制御について説明する。
図35は、実施の形態2に従う電源システムに適用されるスイッチング制御を説明するための概念図である。
図35を参照して、実施の形態2では、スイッチング制御モード1(SW制御モード♯1)およびスイッチング制御モード2(SW制御モード♯2)を切換えて、電力変換器10を構成するスイッチング素子S1〜S5a,S5bのオンオフが制御される。
SW制御モード♯1は、たとえば、実施の形態1およびその変形例で説明した、同時にターンオンまたはターンオフの対象となる複数のスイッチング素子間で、ターンオンまたはターンオンに時間差を設けたスイッチング制御(図21,図24,図27,図30)である。一方で、SW制御モード♯2は、たとえば、上記時間差を設けずに電流位相制御のみが実行されたスイッチング制御(図19,図23,図26,図29)である。
スイッチング制御モード1の適用時に、遷移条件CD1が成立すると、制御モードが切換えられて、スイッチング制御モード2が新たに適用される。同様に、スイッチング制御モード2の適用時に、遷移条件CD2が成立すると、制御モードが切換えられて、スイッチング制御モード1が新たに適用される。
再び図32を参照して、電力変換器10では、直流電源B1,B2の回生動作時には、スイッチング素子S5において、時間差有りのスイッチング制御(実施の形態1に従うスイッチング制御)の適用時には、電力損失が発生しなくなる。したがって、時間差無しのスイッチング制御と、時間差有りのスイッチング制御とを交互に適用することで、スイッチング素子S5の温度上昇を抑制することが可能となる。
図36には、実施の形態2に従うスイッチング制御の適用時におけるスイッチング素子の温度変化履歴の一例が示される。図36では、力行動作時にIL2が大電流であるときの波形図が示される。
図36を参照して、スイッチング素子S1、S2、S3およびS5のそれぞれの素子温度T(S1)、T(S2)、T(S3)およびT(S5)は、スイッチング素子S1、S2、S3およびS5でのスイッチング損失による発熱によって上昇する。この際に、スイッチング素子の熱容量により、T(S1)、T(S2)、T(S3)およびT(S5)は、一次遅れ応答で上昇する。
一方で、各スイッチング素子は、ヒートシンクに代表される放熱機構に取り付けられている。このため素子温度、T(S1)、T(S2)、T(S3)およびT(S5)は、スイッチング損失の発生に応じて上昇し続けることはなく、放熱機構による放熱量とスイッチング素子による発熱量との差分に従った温度上昇量で整定する。このとき、各素子温度については、一定のスイッチング損失の入力に対して、温度上昇が飽和するまでの整定時間が存在する。
図36中において、Ta3およびTa5は、時間差無しのスイッチング制御の適用により、図22(a)に示されたスイッチング損失Pl3およびPl5を受けてT(S3)およびT(S5)が上昇したときの整定温度に相当する。同様に、Tb1〜Tb3は、時間差有りのスイッチング制御の適用により、図22(b)に示されたスイッチング損失Pl1〜Pl3を受けてT(S1)〜T(S3)が上昇したときのそれぞれの整定温度に相当する。図36では、Ta3およびT3bはほぼ同等であると仮定している。
時間差無しのスイッチング制御の適用期間では、T(S3)およびT(S5)が、整定温度Ta3およびTa5へ向かってそれぞれ上昇する。一方で、スイッチング素子S1およびS2では、スイッチング損失は発生しないので、T(S1),T(S2)は、維持または低下する。
一方で、時間差有りのスイッチング制御の適用期間では、T(S1)およびT(S2)が、整定温度Tb1およびTb2へ向かってそれぞれ上昇する。また、素子温度T(S3)は、整定温度Tb3へ向かって変化する。これに対して、スイッチング素子S5bではスイッチング損失が生じないので、T(S5)は低下する。
図36に示されるように、所定時間の経過に応じて、時間差有りのスイッチング制御と、時間差無しのスイッチング制御とを交互に適用すると、T(S1)およびT(S2)は、整定温度Ta1,Ta2よりも低いの温度領域でそれぞれ推移する。また、T(S3)は、整定温度Ta3およびTb3の間で変化するように推移する。T(S5)については、整定温度Ta5よりも低い温度領域で推移する。
したがって、T(S5)については、時間差無しのスイッチング制御を連続的に適用する場合(図中に点線で表記)と比較して、温度上昇を大幅に抑制することができる。この結果、回生動作時にスイッチング損失が集中するスイッチング素子S5bについて、発熱量を抑制できるので、スイッチング素子S1〜S5a,S5b間での発熱量の偏りをさらに抑制することが可能となる。
このように、実施の形態2に従うスイッチング制御によれば、スイッチング損失が発生する素子が異なる複数のスイッチング制御モードを交互に適用することにより、スイッチング素子の最高温度を抑制することができる。耐熱のための素子定格は、最高温度に対する耐熱性が確保されるように設計されるので、実施の形態2に従うスイッチング制御の適用により、各スイッチング素子の耐熱保護が容易になるため、低コスト化を図ることができる。
なお、図35中に示した遷移条件CD1、CD2については、上述のように、各スイッチング制御モードの連続時間による条件とすることができる。たとえば、各スイッチング制御モードの連続時間が、閾値を超えたときに、遷移条件CD1,CD2の成立を判定することができる。この場合には、上述した、T(S1)〜T(S5)におけるスイッチング損失による温度上昇における整定時間よりも短い間隔でスイッチング制御モードが切換えられるように、遷移条件CD1、CD2での閾値を上記整定時間よりも短くすることが好ましい。
あるいは、素子温度に着目して遷移条件CD1、CD2を定めることも可能である。図32に示されるように、力行動作および回生動作、ならびに、IL1およびIL2の大小関係の組み合わせパターン毎に、スイッチング損失が大きくなるスイッチング素子は異なる。したがって、各パターンにおいて、スイッチング損失が高いスイッチング素子の温度が所定温度を超えたときに、遷移条件CD1,CD2の成立を判定することも可能である。
[実施の形態3]
実施の形態3では、実施の形態1および2で説明した電力変換器10の回路構成の変形例について説明する。
図37は、実施の形態3に従う電力変換器11の構成を説明するための回路図である。
図37を参照して、電力変換器11は、図1に示された電力変換器10と比較すると、ノードN1およびN2の間に接続される半導体素子として、図1での双方向スイッチに代えて、通常のスイッチング素子S5が接続される。すなわち、スイッチング素子S5は、「第5の半導体素子」に対応する。電力変換器11のその他の構成は、電力変換器10と同様であるので、詳細な説明は繰り返さない。
スイッチング素子S5は、制御装置100(図1)からの制御信号SG5に応じてオンオフ制御される。電力変換器11では、スイッチング素子S5のオフ時に第1アームが形成される一方で、スイッチング素子S5のオン時に第2アームが形成される。
図1に示された電力変換器10における、スイッチング素子S5aのオフ期間、および、スイッチング素子S5bのオフ期間の両方において、スイッチング素子S5はオフされる必要がある。一方で、スイッチング素子S5aおよびS5bの両方がオンされる期間において、スイッチング素子S5をオンすることができる。
したがって、電力変換器11では、パラレル昇圧モードにおいて、図38に示す論理演算式に従って、スイッチング素子S1〜S5のオンオフが制御される。
図38は、電力変換器11のパラレル昇圧モードにおける各スイッチング素子をオンオフ制御するための論理演算式の一覧を示す図表である。
図38を参照して、スイッチング素子S1〜S4は、電力変換器10のパラレル昇圧モードと同様に、図12と同様のゲート論理式に従ってオンオフ制御される。すなわち、スイッチング素子S2が制御パルス信号SD1に従ってオンオフされる一方で、スイッチング素子S1は制御パルス信号/SD1に従ってオンオフされる。同様に、スイッチング素子S4が制御パルス信号SD2に従ってオンオフされる一方で、スイッチング素子S3は制御パルス信号/SD2に従ってオンオフされる。
スイッチング素子S5は、制御パルス信号SD1およびSD2の排他的論理和(XOR)に従ってオンオフされる。
この結果、スイッチング素子S5は、B1LアームおよびB2Lアームのオン時(図6)、または、B1UアームおよびB2Uアームのオン時(図7)にはオフされる。一方で、スイッチング素子S5は、B1LアームおよびB2Uアームのオン時(図17(a))、または、B1UアームおよびB2Lアームのオン時(図17(b))にはオンされる。したがって、電力変換器11によっても、図15に示した、4個のスイッチングパターンを切換えて、電力変換器10と同様に第1アームおよび第2アームを使い分けたDC/DC変換を実行することができる。
図39には、電力変換器11に対して図19と同様の電流位相制御を適用した場合の波形図が示される。図39においても、図19と同様に、直流電源B1およびB2の両方が回生動作する場合(IL1<0,IL2<0)の電流波形が示される。また、|IL2|>|IL1|のため、IL2が大電流であり、IL1が小電流である。すなわち、差分電流ΔIは、ΔI=IL2−IL1で示される。
図39を参照して、制御パルス信号SD1,SD2の波形、および、リアクトル電流IL1,IL2の波形は、図19と同様である。さらに、スイッチング素子S1〜S4の電流挙動およびスイッチング損失についても、図19と同様である。
さらに、スイッチング素子S5についても、図19でのスイッチング素子S5bと同様に、時刻tbでターンオフされるとともに、時刻tcでターンオンされる。すなわち、スイッチング素子S5には、電力変換器10のスイッチング素子S5bと同等のスイッチング損失が生じる。
図40には、電力変換器11に対して、図21と同様のターンオンまたはターンオフ時間差を設けるスイッチング制御を適用した場合の波形図が示される。すなわち、図40には、図39と同一の回路状態に対して、実施の形態1に従うスイッチング制御が適用された場合の波形図が示される。すなわち、図40においても、IL1<0,IL2<0、かつ、|IL2|>|IL1|である。
図40を参照して、時刻tbでは、図21と同様に、同時にターンオフ対象とされるスイッチング素子S1およびS5について、スイッチング素子S5がオフされた後に、スイッチング素子S1がオフされるように、ターンオフに時間差が設けられる。
スイッチング素子S1がオン状態のままでスイッチング素子S5をターンオフすることにより、スイッチング素子S5は、図21でのスイッチング素子S5bと同様に、ZVSによりターンオフされる。
図21と同様に、スイッチング素子S5のオフに応じて、リアクトル電流IL1の経路は、スイッチング素子S1を流れるように変化する。したがって、スイッチング素子S5のオフ後にスイッチング素子S1をターンオフする際には、IL1のハードスイッチングによる電力損失が生じる。したがって、時刻tbにおけるスイッチング損失は、図21と同様に、図39でのスイッチング素子S5に代えて、スイッチング素子S1で発生することになる。
時刻tcでは、図21と同様に、同時にターンオンの対象となる複数のスイッチング素子S3,S5について、スイッチング素子S3がオンされた後に、スイッチング素子S5がオンされるように、ターンオンに時間差が設けられる。
スイッチング素子S5がオフ状態のままでスイッチング素子S3がターンオンされると、リアクトル電流IL2の経路が、スイッチング素子S3を流れるように変化する。したがって、スイッチング素子S3のターンオンでは、図21と同様に、IL2のハードスイッチングによる電力損失が生じる。
スイッチング素子S3がオンされた後にスイッチング素子S5がオンされる際には、スイッチング素子S5のターンオンはZVSとなるので、スイッチング損失が発生しない。この結果、時刻tcでのスイッチング損失は、図21と同様に、図39でのスイッチング素子S3およびS5に代えて、スイッチング素子S3のみで発生することになる。
時刻tdでは、スイッチング素子S5はオンオフされないので、スイッチング損失の発生は、図21と同様である。
したがって、回生動作時(IL1<0,IL2<0)かつ、IL2が大電流の場合において、スイッチング素子S5でのスイッチング損失は、図20および図21でのスイッチング素子S5bと同様である。この結果、電力変換器11においても、実施の形態1に従うスイッチング制御の適用によって、スイッチング損失をより多くのスイッチング素子へ分散することができる。
図41には、図39と同様に、本実施の形態に従うスイッチング制御の非適用時(電流位相制御のみ適用)における電力変換器11の各スイッチング素子の電力損失を説明するための波形図が示される。図23においても、直流電源B1およびB2の両方が回生動作する場合(IL1<0,IL2<0)の波形図が示される。ただし、図41では、図39とは異なり、IL1が大電流である(|IL1|>|IL2|)。
図41を参照して、制御パルス信号SD1,SD2の波形、および、リアクトル電流IL1,IL2の波形は、図23と同様である。さらに、スイッチング素子S1〜S4の電流挙動およびスイッチング損失についても、図23と同様である。
さらに、スイッチング素子S5についても、図23でのスイッチング素子S5bと同様に、時刻tbでターンオフされるとともに、時刻tcでターンオンされる。すなわち、スイッチング素子S5には、電力変換器10のスイッチング素子S5bと同等のスイッチング損失が生じる。
図42には、電力変換器11に対して、図24と同様のターンオンまたはターンオフ時間差を設けるスイッチング制御を適用した場合の波形図が示される。すなわち、図42には、図41と同一の回路状態に対して、実施の形態1に従うスイッチング制御が適用された場合の波形図が示される。すなわち、図42においても、IL1<0,IL2<0、かつ、|IL1|>|IL2|である(すなわち、ΔI=IL1−IL2)。
図42を参照して、時刻tbでは、同時にターンオフ対象とされるスイッチング素子S1およびS5について、スイッチング素子S5がオフされた後に、スイッチング素子S1がオフされるように、ターンオフに時間差が設けられる。これにより、スイッチング素子S5は、図24でのスイッチング素子S5bと同様に、ZVSによりターンオフされる。さらに、図24と同様に、スイッチング素子S5のオフ後にスイッチング素子S1をターンオフする際には、IL1のハードスイッチングによる電力損失(ターンオフ)が生じる。したがって、時刻tbにおけるスイッチング損失は、図24と同様に、図41でのスイッチング素子S1およびS5に代えて、スイッチング素子S5のみで発生することになる。
時刻tcでは、同時にターンオンの対象となる複数のスイッチング素子S3,S5について、スイッチング素子S3がオンされた後に、スイッチング素子S5がオンされるように、ターンオンに時間差が設けられる。これにより、図24と同様に、スイッチング素子S5がオフ状態のままでスイッチング素子S3がターンオンされると、リアクトル電流IL2の経路が、スイッチング素子S3を流れるように変化する。したがって、スイッチング素子S3のターンオンでは、IL2のハードスイッチングによる電力損失が生じる。
スイッチング素子S3がオンされた後にスイッチング素子S5がオンされる際には、スイッチング素子S5のターンオンはZVSとなるので、スイッチング損失が発生しない。この結果、時刻tcでのスイッチング損失は、図24と同様に、図39でのスイッチング素子S3およびS5に代えて、スイッチング素子S3のみで発生することになる。
時刻tdでは、スイッチング素子S5はオンオフされないので、スイッチング損失の発生は、図21と同様である。
したがって、回生動作時(IL1<0,IL2<0)かつ、IL1が大電流の場合において、スイッチング素子S5でのスイッチング損失は、図23および図41でのスイッチング素子S5bと同様である。この結果、電力変換器11においても、実施の形態1に従うスイッチング制御の適用によって、スイッチング損失をより多くのスイッチング素子へ分散することができる。
次に、電力変換器11において、直流電源B1およびB2の両方が力行動作する場合におけるスイッチング制御について、確認のために説明する。
図43は、電力変換器11に対して、図26と同様の電流位相制御を適用した場合の波形図が示される。図34においても、図26と同様に、直流電源B1およびB2の両方が力行動作する場合(IL1>0,IL2>0)の電流波形が示される。また、|IL2|>|IL1|のため、IL2が大電流であり、IL1が小電流である(すなわち、ΔI=IL2−IL1)。
図43を参照して、制御パルス信号SD1,SD2の波形、および、リアクトル電流IL1,IL2の波形は、図26と同様である。さらに、スイッチング素子S1〜S4の電流挙動およびスイッチング損失についても、図26と同様である。
スイッチング素子S5は、時刻tbでターンオフするとともに、時刻tcでターンオンする。
時刻tb以前において、IL1の経路は、ダイオードD1およびオン状態のスイッチング素子S4によって確保することができる。したがって、時刻tbにおいて、スイッチング素子S4のオンを維持してスイッチング素子S5をターンオフすると、ダイオードD1およびスイッチング素子S4(オン)によって、スイッチング素子S5は、両端に電位差が無い状態でターンオフされる。したがって、当該ターンオフは、ZVS(ゼロボルトスイッチング)となるのでスイッチング損失は生じない。
同様に、時刻tb〜tcでは、力行動作時には、オン状態のスイッチング素子S2およびダイオードD3を経由して、スイッチング素子S5の両端は同電位とされる。この状態から、時刻tcにおいて、スイッチング素子S2のオンを維持してスイッチング素子S5をターンオフすると、ZVSとなるのでスイッチング損失は生じない。
したがって、電力変換器11でのスイッチング素子S5についても、電力変換器10でのスイッチング素子S5a,S5bと同様に、力行動作時にスイッチング損失は発生しない。この結果、図26および図43の比較から理解されるように、電力変換器11では、スイッチング素子S2,S4での電力変換器10と同等のスイッチング損失が発生する。
図44には、電力変換器11に対して、図27と同様のターンオンまたはターンオフ時間差を設けるスイッチング制御を適用した場合の波形図が示される。すなわち、図44には、図43と同一の回路状態に対して、実施の形態1の変形例に従うスイッチング制御が適用された場合の波形図が示される。すなわち、図44においても、IL1>0,IL2>0、かつ、|IL2|>|IL1|である。
図44を参照して、時刻tbでは、図27と同様に、時刻tbまでの状態において、上アーム(B1Uアーム)では、スイッチング素子S1には電流は流れておらず、スイッチング素子S1にスイッチング損失は発生しない。したがって、スイッチング素子S1のオフを遅らせても、スイッチング損失は発生しない。このため、スイッチング素子S1およびS5bのターンオフに時間差を設けても、スイッチング損失の発生態様は変化しない。
同様に、時刻tcにおいても、同時にターンオン対象となるスイッチング素子S3およびS5bについて、上アーム(B2Uアーム)では、スイッチング素子S3ではなくダイオードD3によって電流経路が形成されるので、スイッチング素子S3のオンを早めても、スイッチング損失は発生しない。このため、スイッチング素子S3およびS5bのターンオンに時間差を設けても、スイッチング損失の発生態様は変化しない。
一方で、時刻tdでは、図27と同様に、同時にターンオンの対象となる複数のスイッチング素子S1,S4について、スイッチング素子S1がオンされた後に、スイッチング素子S4がオンされるように時間差が設けられる。これにより、図27と同様に、スイッチング素子S1には、差分電流ΔIのスイッチングによる電力損失(ターンオン)が生じる一方で、スイッチング素子S4はZVSによりターンオンされる。そして、スイッチング素子S4のオン後には、時刻tbまでと同様に、スイッチング素子S4に差分電流ΔIが流れる一方で、スイッチング素子S1の電流は0に変化する。
したがって、力行動作時においても、図27と同様に、時刻tdにおいて、スイッチング素子S1のターンオンを早めることにより、図43でのスイッチング素子S4でのスイッチング損失を、スイッチング素子S1へ移動することができる。
したがって、力行動作時(IL1>0,IL2>0)かつ、IL2が大電流の場合においても、スイッチング素子S4でのスイッチング損失の一部を、時間差を付与しない場合(図43)ではスイッチング損失が発生しないスイッチング素子S1へ移動することができる。この結果、電力変換器11においても、実施の形態1に従うスイッチング制御の適用によって、スイッチング損失をより多くのスイッチング素子へ分散することができる。
図45には、図43と同様に、本実施の形態に従うスイッチング制御の非適用時(電流位相制御のみ適用)における電力変換器11の各スイッチング素子の電力損失を説明するための波形図が示される。図45においても、直流電源B1およびB2の両方が力行動作する場合(IL1>0,IL2>0)の波形図が示される。ただし、図45では、図43とは異なり、IL1が大電流である(|IL1|>|IL2|)。したがって、差分電流ΔI=IL1−IL2である。
図45を参照して、制御パルス信号SD1,SD2の波形、および、リアクトル電流IL1,IL2の波形は、図29と同様である。さらに、スイッチング素子S1〜S4の電流挙動およびスイッチング損失についても、図29と同様である。
スイッチング素子S5について、図43と同様に、時刻tbにおいて、スイッチング素子S5は、ダイオードD1およびスイッチング素子S4(オン)によって、スイッチング素子S5の両端に電位差が無い状態でターンオフされる。したがって、当該ターンオフは、ZVS(ゼロボルトスイッチング)となるのでスイッチング損失は生じない。
時刻tcにおけるスイッチング素子S5のターンオン時にも、図43と同様に、オン状態のスイッチング素子S2およびダイオードD3を経由して、スイッチング素子S5の両端が同電位とされた状態となっている。したがって、時刻tcにおいて、スイッチング素子S2のオンを維持してスイッチング素子S5をターンオフすると、ZVSとなるのでスイッチング損失は生じない。
図46には、電力変換器11に対して、図30と同様のターンオンまたはターンオフ時間差を設けるスイッチング制御を適用した場合の波形図が示される。すなわち、図46には、図45と同一の回路状態に対して、実施の形態1の変形例に従うスイッチング制御が適用された場合の波形図が示される。すなわち、図46においても、IL1>0,IL2>0、かつ、|IL1|>|IL2|である。
図46を参照して、時刻tbでは、図30と同様に、力行動作時には、上アームではダイオードD1に電流が流れるため、スイッチング素子S1およびS5のターンオフに時間差を設けても、スイッチング損失の発生態様は変化しない。
時刻tcにおいても、図30と同様に、力行動作時には、上アームではダイオードD3に電流が流れるため、スイッチング素子S3およびS5のターンオンに時間差を設けても、スイッチング損失の発生態様は変化しない。
一方で、時刻tdでは、図30と同様に、同時にターンオフの対象となる複数のスイッチング素子S2,S3について、スイッチング素子S2がオフされた後に、スイッチング素子S3がオフされるように時間差が設けられる。これにより、図30と同様に、スイッチング素子S3をオン状態のままで、スイッチング素子S2をZVSによってターンオフすることができる。スイッチング素子S2のターンオフ後に、遅れてスイッチング素子S3をターンオフすることにより、スイッチング素子S3には、差分電流ΔIのスイッチングによる電力損失が生じる。
したがって、力行動作時においても、図30と同様に、スイッチング素子S3のターンオフを遅らせることによって、時刻tdにおけるスイッチング素子S2でのスイッチング損失の一部を、スイッチング素子S3へ移動することができる。
したがって、力行動作時(IL1>0,IL2>0)かつ、IL1が大電流の場合においても、スイッチング素子S2でのスイッチング損失を、時間差を付与しない場合(図45)ではスイッチング損失が発生しないスイッチング素子S3へ移動することができる。この結果、電力変換器11においても、実施の形態1に従うスイッチング制御の適用によって、スイッチング損失をより多くのスイッチング素子へ分散することができる。
以上説明したように、電力変換器11に対しても、力行動作時(IL1>0,IL2>0)および回生動作時(IL1<0,IL2<0)を通じて、IL1およびIL2のいずれが大電流である場合にも、同時にターンオンまたはターンオフの対象とされる複数のスイッチング素子に本実施の形態に従うスイッチング制御を適用することによって、スイッチング損失をより多くのスイッチング素子に分散することができる。この結果、電力変換器10に対して本実施の形態に従うスイッチング制御を適用した場合と同様に、特定のスイッチング素子への電力損失の集中を抑制して、スイッチング素子間での発熱量の偏りを抑制することができる。
なお、電力変換器10および11において、直流電源B1およびB2の一方ずつが回生動作および力行動作を行う場合(以下、「循環動作時」とも称する)においても、実施の形態1〜3で説明した、同時にターンオンまたはターンオフの対象となる複数のスイッチング素子の間でターンオンまたはターンオフに時間差を設けるスイッチング制御を適用することが可能である。
実施の形態1〜3で説明したスイッチング制御は、要は、スイッチング素子S1〜S4の一部が時間差を付与されてターンオンまたはターンオフされることにより、スイッチング素子S5(S5a,S5b)と、スイッチング素子S1〜S4のうちの選択された1個のスイッチング素子のみとがオン状態である期間を生じさせている。そして、時間差付与の態様によって、スイッチング素子S1〜S4のうちの、スイッチング素子S5(S5a,S5b)と同時にオン状態となるスイッチング素子を選択することで、電力損失(発熱)の発生個所を選択するものである。
上記期間では、IL1またはIL2がスイッチング素子S5(S5a,S5b)を通過する一方で、IL1およびIL2が重なった電流が、S1〜S4のうちのオン状態のスイッチング素子を通過する。力行動作時および回生動作時の各々では、図17(a),(b)で説明したように、IL1およびIL2の向きが反対で重なることにより、差分電流ΔIをスイッチングすることによって、電力損失(発熱)が軽減される。
一方で、循環動作時には、IL1およびIL2が同方向で重なることになるため、力行動作時および回生動作時と比較して、電力損失(発熱)が増大する。しかしながら、実施の形態1〜3で説明したスイッチング制御を適用すれば、力行動作時および回生動作時と共通の制御により、時間差の付与によって、電力損失(発熱)が発生するスイッチング素子を、時間差付与が無いときとの間で変更することができる。
[実施の形態4]
実施の形態4では、電力変換器10,11における、パラレル昇圧モード以外の動作モードについて説明する。特に、高電圧領域での効率向上に有効であるシリーズ昇圧モードを中心に説明する。なお、実施の形態1〜3で説明したスイッチング制御は、パラレル昇圧モードに適用されるものであるが、以下の説明で明らかになるように、パラレル昇圧モード以外の動作モードをさらに使い分けることによって、直流電源B1およびB2の蓄積エネルギを効率的に活用することが可能となる。
実施の形態4では、まず、実施の形態1に従う電力変換器10のシリーズ昇圧モードでの回路動作について説明する。
再び図1を参照して、電力変換器10では、スイッチング素子S1,S3をオフする一方でスイッチング素子S5aまたはS5bをオンすることにより、直列接続された直流電源B1およびB2を電力線PLおよびGLの間に電気的に接続することができる。
シリーズ昇圧モードでは、直流電源B1およびB2の各々に対して下アームをオンした状態と、直列接続された直流電源B1およびB2に対して上アームをオンした状態とを交互に形成することによって、V[1}+V[2](直流電源B1,B2)とVH(電力線PL,GL)との間でのDC/DC変換を実行することができる。
図47は、シリーズ昇圧モードにおける電力変換器10の等価回路図(下アームオン時)である。
図47を参照して、スイッチング素子S2,S4をオンする一方で、スイッチング素子S1,S3をオフすることにより、電流経路201および電流経路202が形成される。実施の形態4の各等価回路図では、シリーズ昇圧モードでオフ固定されるスイッチング素子S1,S3の表記は省略されている。
電流経路201によって、直流電源B1の出力によりリアクトルL1にエネルギが蓄積される。同様に、電流経路202によって、直流電源B2の出力によりリアクトルL2にエネルギが蓄積される。すなわち、図47において、オン状態であるスイッチング素子S2,S4は、シリーズ昇圧モードでは、直流電源B1,B2に両方に対する、昇圧チョッパ回路の下アームに相当する。
なお、図47の回路状態では、ノードN2からN1へ向かう方向の電流経路が形成されると、電力線PLからGLへの短絡経路が形成される。したがって、下アームオン期間では、スイッチング素子S5bをオフする必要がある。
図48は、シリーズ昇圧モードにおける電力変換器10の等価回路図(上アームオン時)である。
図48を参照して、スイッチング素子S1〜S4をオフするとともに、スイッチング素子S5aをオンすることによって、電流経路203が形成される。電流経路203により、直列接続された直流電源B1,B2からの出力電圧によるエネルギと、リアクトルL1,L2に蓄積されたエネルギとの和が電力線PL,GL間へ出力される。この結果、直列接続された直流電源B1,B2に対して、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。
また、スイッチング素子S5bをオンすることにより、電流経路203と反対方向の電流によって、直列接続された直流電源B1,B2を充電することができる。したがって、直流電源B1,B2の回生動作についても対応することが可能となる。このように、スイッチング素子S5a,S5bは、シリーズ昇圧モードでは、昇圧チョッパ回路の上アームに相当する。
図49には、電力変換器10のシリーズ昇圧モードにおけるスイッチング素子S1〜S5a,S5bの各々についてのオンオフ制御のためのゲート論理式が示される。
図49を参照して、シリーズ昇圧モードでは、直列接続された直流電源B1,B2に流れる電流は共通であるので、直流電源B1,B2の出力は、パラレル制御モードのように別個に制御することができない。したがって、電圧V[1]+V[2]に対して1個の昇圧チョッパ回路が等価的に形成される。このため、デューティ制御のための制御パルス信号SDは、直流電源B1,B2の間で共通である。
シリーズ昇圧モードにおいて、下アームを形成するスイッチング素子S2,S4は、共通に、制御パルス信号SDに従ってオンオフされる。一方で、上アームを形成するスイッチング素子S5bは、制御パルス信号/SD(SDの反転信号)に従ってオンオフされる。すなわち、下アームを構成するスイッチング素子S2,S4のペアと、上アームを構成するスイッチング素子S5bとは相補的にオンオフされる。
図47および図48に示したように、スイッチング素子S1,S3は、シリーズ昇圧モードでは、オフに固定される。また、スイッチング素子S5aは、下アームオン期間および上アームオン期間を通じてオンに固定することができる。
図49での制御パルス信号SDは、シリーズ昇圧モードにおけるデューティ比DTと、キャリア波CW1またはCW2とを比較するPWM制御によって生成することができる。デューティ比DTは、スイッチング素子S2,S4を下アームとし、スイッチング素子S5a,S5bを上アームとする昇圧チョッパ回路における、スイッチング周期(キャリア波1周期)に対する下アームオンの期間比に相当する。
なお、シリーズ昇圧モードでの昇圧チョッパ回路では、式(1)において、Vi=V[1]+V[2]となる。すなわち、シリーズ昇圧モードにおいて、デューティ比DT、直流電源B1,B2の電圧V[1],V[2]、および、出力電圧VHの間には、下記(2)式が成立する。
VH=1/(1−DT)・(V[1]+V[2])… (2)
このため、電圧指令値VH*に対するデューティ比DTの理論値は下記(3)式で示される。
DT=1.0−(V[1]+V[2])/VH*… (3)
たとえば、式(3)による理論値を、図13の様な電圧指令値VH*に対する電圧偏差ΔVHのフィードバック制御により修正することによって、デューティ比DTを演算することができる。
このように、電力変換器10にシリーズ昇圧モードを適用することによって、V[1]+V[2]を出力電圧VHへ昇圧するDC/DC変換によって、出力電圧VHを電圧指令値VH*に従って制御できる。これにより、昇圧比(VH/(V[1]+V[2]))の抑制によって、特許文献2のシリーズ接続モードと同様に、主にリアクトルL1,L2での電力損失を抑制することができる。具体的には、リアクトルL1およびL2が直列接続されることによってリアクトル電流IL1,IL2の変化勾配が抑制されるためリップル幅が小さくなることにより、リアクトルL1,L2のコア(図示せず)で生じる鉄損およびコイル巻線(図示せず)で生じる交流損失を低減することができる。この結果、高電圧領域(VH>V[1]+V[2])において、電力変換器10でのDC/DC変換を高効率化することができる。
次に、実施の形態3に従う電力変換器11のシリーズ昇圧モードでの回路動作について説明する。
図50は、シリーズ昇圧モードにおける電力変換器11の等価回路図(下アームオン時)であり、図51は、シリーズ昇圧モードにおける電力変換器11の等価回路図(上アームオン時)である。
図50を参照して、スイッチング素子S2,S4をオンする一方で、スイッチング素子S1,S3をオフすることにより、図47と同様の電流経路201および電流経路202が形成される。すなわち、電力変換器11においても、スイッチング素子S2,S4は、シリーズ昇圧モードでは、昇圧チョッパ回路の下アームに相当する。一方で、ノードN2からN1へ向かう電流経路を遮断するために、下アームオン期間では、スイッチング素子S5はオフされる必要がある。
図51を参照して、スイッチング素子S1〜S4をオフするとともに、スイッチング素子S5をオンすることによって、図37と同様の電流経路203を形成することができる。スイッチング素子S5のオンにより、電流経路203と反対方向の回生電流についても対応することが可能となる。このように、スイッチング素子S5は、シリーズ昇圧モードでは、昇圧チョッパ回路の上アームに相当する。
図52には、電力変換器11のシリーズ昇圧モードにおけるスイッチング素子S1〜S5の各々についてのオンオフ制御のためのゲート論理式が示される。
図52を参照して、スイッチング素子S1〜S4は、電力変換器10のシリーズ昇圧モードと同様に、図49と同様のゲート論理式に従ってオンオフ制御される。すなわち、スイッチング素子S2,S4が制御パルス信号SDに従ってオンオフされる一方で、スイッチング素子S1,S3は、下アームオン期間および上アームオン期間を通じて、オフに固定される。また、スイッチング素子S5は、図49でのスイッチング素子S5bと同様に、制御パルス信号/SD(SDの反転信号)に従ってオンオフされる。これにより、下アームを構成するスイッチング素子S2,S4のペアと、上アームを構成するスイッチング素子S5とは相補的にオンオフされる。
したがって、電力変換器11に対してもシリーズ昇圧モードを適用することができる。この結果、高電圧領域(VH>V[1]+V[2])において、電力変換器11でのDC/DC変換を高効率化することができる。
さらに、電力変換器10および11における、パラレル昇圧モードおよびシリーズ昇圧モード以外の動作モードについて説明する。
図53は、電力変換器10,11に適用される複数の動作モードの一覧を示す図表である。
図53を参照して、複数の動作モードは、出力電圧VHを電圧指令値VH*に従って制御する「昇圧モード」と、スイッチング素子S1〜S5(S5a,S5b)のオンオフを固定して直流電源B1および/またはB2を電力線PL,GLと電気的に接続する「直結モード」とに大別される。
昇圧モードには、上述のパラレル昇圧モードおよびシリーズ昇圧モードが含まれる。パラレル昇圧モードでは、電力変換器10のスイッチング素子S1〜S5a,S5bを図12に示されたゲート論理式に従ってオンオフ制御することにより、直流電源B1およびB2と電力線PL,GL(負荷30)との間で並列にDC/DC変換を実行することができる。同様に、電力変換器11のスイッチング素子S1〜S5a,S5bを、図38に示されたゲート論理式に従ってオンオフ制御することにより、直流電源B1およびB2と電力線PL,GL(負荷30)との間で並列にDC/DC変換を実行することができる。なお、パラレル昇圧モードでは、直流電源B1およびB2間の電力配分比を制御しながら、出力電圧VHを電圧指令値VH*に従って制御することができる。
シリーズ昇圧モードでは、電力変換器10のスイッチング素子S1〜S5a,S5bを図49に示された論理演算式に従ってオンオフ制御することにより、直流電源B1,B2が直列接続された状態でDC/DC変換を実行することができる。同様に、電力変換器11のスイッチング素子S1〜S5を、図52に示された論理演算式に従ってオンオフ制御することにより、直流電源B1,B2が直列接続された状態でDC/DC変換を実行することができる。
なお、シリーズ昇圧モードでは、出力電圧VHを電圧指令値VH*に従って制御する際に、直流電源B1およびB2間の電力配分比は、電圧V[1]およびV[2]の比に応じて自動的に決まるので、パラレル昇圧モードのように直接制御することはできない。また、シリーズ昇圧モードは、VH>(V[1]+V[2])の高電圧範囲にしか対応できないが、当該高電圧範囲での昇圧比を低減できるので、DC/DC変換を高効率化することができる。
パラレル昇圧モードでは、VH≦V[1]+V[2]の電圧範囲にも対応できるため出力電圧範囲が広い。さらに、実施の形態1〜3で説明した、小電流側のリアクトル電流に変曲点を追加するスイッチング制御の適用により、スイッチング素子間での発熱量の差、すなわち、温度差を抑制することができる。また、直流電源B1およびB2間の電力配分比を制御することができるので、各直流電源B1,B2の充電状態(SOC)についても制御可能である。
さらに、昇圧モードには、直流電源B1のみを用いて電力線PL,GL(負荷30)との間でDC/DC変換を行なう「直流電源B1による昇圧モード(以下、B1昇圧モード)」と、直流電源B2のみを用いて電力線PL,GL(負荷30)との間でDC/DC変換を行なう「直流電源B2による昇圧モード(以下、B2昇圧モード)」とが含まれる。なお、パラレル昇圧モードおよびシリーズ昇圧モード以外の動作モードでは、電力変換器10のスイッチング素子S5a,S5bの各々のオンオフ動作と、電力変換器11のスイッチング素子S5のオンオフ動作とは共通である。
B1昇圧モードでは、直流電源B2は、出力電圧VHがV[2]よりも高く制御されている限りにおいて、電力線PLと電気的に切り離された状態を維持されて不使用とされる。B1昇圧モードでは、直流電源B1に対する昇圧チョッパ回路(第1アーム)のみが構成される。したがって、スイッチング素子S5(S5a,S5b)のオフ固定によってノードN1およびN2間の電流経路が遮断された状態で、スイッチング素子S3,S4をオフに固定する一方で、スイッチング素子S1およびS2が、直流電源B1の出力を制御するためのデューティ比DT1に基づく、制御パルス信号/SD1およびSD1にそれぞれ応じてオンオフ制御される。
同様に、B2昇圧モードでは、直流電源B1は、出力電圧VHがV[1]よりも高く制御されている限りにおいて、電力線PLと電気的に切り離された状態を維持されて不使用とされる。
B2昇圧モードでは、直流電源B2に対する昇圧チョッパ回路(第1アーム)のみが構成される。したがって、スイッチング素子S5(S5a,S5b)のオフ固定によってノードN1およびN2間の電流経路が遮断された状態で、スイッチング素子S1,S2をオフに固定する一方で、スイッチング素子S3およびS4が、直流電源B2の出力を制御するためのデューティ比DT2に基づく、制御パルス信号/SD2およびSD2にそれぞれ応じてオンオフ制御される。なお、B1昇圧モードおよびB2昇圧モードでは、デューティ比DT1またはDT2は、出力電圧VHを電圧指令値VH*に従って制御(電圧制御)するように算出される。このように、昇圧モードに属する動作モードの各々では、出力電圧VHは、電圧指令値VH*に従って制御される。
一方、直結モードには、直流電源B1のみについて電力線PL,GLとの間の電流経路が形成される「直流電源B1の直結モード(以下、B1直結モード)」と、直流電源B2のみについて電力線PL,GLとの間に電流経路が形成される「直流電源B2の直結モード(以下、B2直結モード)」が含まれる。
B1直結モードでは、スイッチング素子S5(S5a,S5b)のオフ固定によってノードN1およびN2間の電流経路が遮断された状態で、スイッチング素子S1がオンに固定される一方で、スイッチング素子S2〜S4がオフに固定される。これにより、直流電源B2は、電力線PL,GL間から切り離された状態となるため、出力電圧VHは、直流電源B1の電圧V[1]と同等となる(VH=V[1])。B1直結モードでは、直流電源B2は、電力線PL,GL間から電気的に切り離された状態を維持されて不使用とされる。なお、V[2]>V[1]の状態でB1直結モードを適用すると、スイッチング素子S1およびダイオードD3を経由して、直流電源B2からB1へ短絡電流が生じる。このため、B1直結モードの適用には、V[1]>V[2]が必要条件となる。
同様に、B2直結モードでは、スイッチング素子S5(S5a,S5b)のオフ固定によってノードN1およびN2間の電流経路が遮断された状態で、スイッチング素子S3がオンに固定される一方で、スイッチング素子S1,S2,S4がオフに固定される。これにより、直流電源B1は、電力線PL,GL間から切り離された状態となるため、出力電圧VHは、直流電源B2の電圧V[2]と同等となる(VH=V[2])。B2直結モードでは、直流電源B1は、電力線PL,GLから電気的に切り離された状態を維持されて不使用とされる。なお、V[1]>V[2]の状態でB2直結モードを適用すると、ダイオードD1およびスイッチング素子S3を経由して、直流電源B1からB2へ短絡電流が生じる。このため、B2直結モードの適用には、V[2]>V[1]が必要条件となる。
なお、V[1]およびV[2]が同等である場合には、直流電源B1およびB2を電力線PL,GL間に電気的に並列接続した状態を維持する「パラレル直結モード」を選択することも可能である。パラレル直結モードでは、スイッチング素子S5(S5a,S5b)のオフ固定によってノードN1およびN2間の電流経路が遮断された状態で、スイッチング素子S1,S3をオンに固定する一方で、スイッチング素子S2,S4がオフに固定される。これにより、出力電圧VHは、V[1]およびV[2]と同等となる。V[1]およびV[2]間の電圧差は、直流電源B1およびB2間に短絡電流を生じさせるので、当該電圧差が小さいときに限定して、パラレル直結モードを適用することができる。
さらに、直結モードには、直流電源B1およびB2を、電力線PL,GL間に電気的に直列接続した状態を維持する「シリーズ直結モード」が含まれる。シリーズ直結モードでは、スイッチング素子S5(S5a,S5b)のオン固定によってノードN1およびN2間の電流経路が形成された状態で、スイッチング素子S1〜S4がオフに固定される。これにより、出力電圧VHは、直流電源B1およびB2の電圧V[1]およびV[2]の和と同等となる(VH=V[1]+V[2])。
直結モードに含まれる動作モードの各々では、出力電圧VHは、直流電源B1,B2の電圧V[1],V[2]に依存して決まるため、直接制御することができなくなる。このため、直結モードに含まれる各動作モードでは、出力電圧VHが負荷30の動作に適した電圧に設定できなくなることにより、負荷30での電力損失が増加する可能性がある。
一方で、直結モードでは、各スイッチング素子S1〜S5(S5a,S5b)がオンオフされないため、電力変換器10,11での電力損失(オンオフに伴うスイッチング損失)が抑制される。したがって、負荷30の動作状態によっては、直結モードの適用によって、負荷30の電力損失増加量よりも電力変換器10,11での電力損失減少量が多くなることにより、電源システム5全体での電力損失が抑制できる可能性がある。
このように、電力変換器10,11では、スイッチング素子S1〜S5(S5a,S5b)のスイッチングパターンの切換えによって、図42に示された複数の動作モードを選択的に適用しながら、出力電圧VHを制御することが可能である。なお、実施の形態1〜3で説明したスイッチング制御は、パラレル昇圧モードに適用されるものであるが、パラレル昇圧モード以外の動作モードについても、直流電源B1およびB2の状態(SOC、温度等)ならびに、電圧指令値VH*の電圧領域(特に、V[1]+V[2]との高低)に応じて使い分けることにより、直流電源B1およびB2の蓄積エネルギを効率的に活用することが可能となる。
[電力変換器の構成のさらなる変形例]
本実施の形態では、「第1の半導体素子」〜「第4の半導体素子」の各々について、スイッチング素子S1〜S4および逆並列ダイオードD1〜D4のペアによって構成する例を説明した。また、「第5の半導体素子」については、逆並列ダイオードが設けられないスイッチング素子S5(実施の形態3)または、双方向スイッチを構成するためのスイッチング素子S5a,S5bのペア(実施の形態1)によって構成する例を示した。すなわち、「第1の半導体素子」〜「第5の半導体素子」の全てが、電流経路の形成(オン)および遮断(オフ)を制御可能なスイッチング素子を備えた構成を例示した。これらの構成例では、直流電源B1,B2の両方に対して回生充電を適用できる。
しかしながら、直流電源B1およびB2の一方ないし両方を回生充電しない構成では、「第1の半導体素子」から「第4の半導体素子」の一部について、スイッチング素子もしくはダイオードのどちらかを省略することで構造を簡素化することができる。すなわち、「第1の半導体素子」から「第5の半導体素子」の一部のみが、上記スイッチング素子を有する構成とすることも原理上可能である。
たとえば、直流電源B1を回生充電せず、放電(力行)のみで使用する場合には、図1に示された電力変換器10に代えて、図54に示される電力変換器12aの構成を用いることができる。
図54を参照して、電力変換器12aでは、図1に示された電力変換器10と比較して、直流電源B1への回生を制御するためのスイッチング素子S1の配置を省略することができる。すなわち、ノードN1および電力線PLの間の「第1の半導体素子」をダイオードD1のみで構成することができる。
また、図1の電力変換器10において、シリーズ昇圧モードに関しては、直流電源B1およびB2のいずれか一方でも回生不能な場合には、力行動作に限定されるため、スイッチング素子S5bについては省略することができる。また、パラレル昇圧モードに関しても、たとえば、直流電源B1およびB2の両方が回生不能で力行動作に限定される場合には、スイッチング素子S5bが通流させる方向には電流が生じない。さらに、図53に示したように、B1昇圧モード、B2昇圧モード、B1直結モードおよび、B2直結モードのいずれにおいても、スイッチング素子S5(スイッチング素子S5a,S5b)には電流が流れない。
したがって、実施の形態1の電力変換器10(図1)において、直流電源B1およびB2のいずれか一方でも回生充電しない場合には、ノードN2からN1へ向かう電流経路は常時不要であるので、スイッチング素子S5bおよびダイオードD5bを省略することが可能である。すなわち、「第5の半導体素子」についても、ノードN1からN2へ向かう電流経路をオンオフする機能のみを持たせるように構成することが可能である。さらに、電力変換器12aでは、主に、直流電源B1への回生電流の経路を確保するために配置されるダイオードD2についても省略できる可能性がある。
同様に、直流電源B2を回生充電せず、放電(力行)のみで使用する場合には、図55に示される電力変換器13aの構成を用いることができる。
図55を参照して、電力変換器13aでは、図1に示された電力変換器10と比較して、直流電源B2への回生を制御するためのスイッチング素子S3の配置を省略することができる。すなわち、ノードN2および電力線GLの間の「第3の半導体素子」をダイオードD3のみで構成することができる。さらに、電力変換器12a(図54)と同様に、スイッチング素子S5bの配置は省略することができる。さらに、電力変換器13aでは、主に、直流電源B2への回生電流の経路を確保するために配置されるダイオードD4についても省略できる可能性がある。
直流電源B1およびB2の両方を回生充電せず、放電(力行)のみで使用する場合には、図56に示される電力変換器14aの構成を用いることができる。
図56を参照して、電力変換器14aでは、図1に示された電力変換器10と比較して、直流電源B1,B2への回生を制御するためのスイッチング素子S1,S3の配置を省略することができる。すなわち、ノードN1および電力線PLの間の「第1の半導体素子」をダイオードD1のみで構成することができるとともに、ノードN2および電力線GLの間の「第3の半導体素子」をダイオードD3のみで構成することができる。さらに、電力変換器12a(図54),13a(図55)と同様に、スイッチング素子S5bの配置は省略することができる。また、電力変換器14aでは、主に、直流電源B1,B2への回生電流の経路を確保するために配置されるダイオードD2,D4についても省略できる可能性がある。
電力変換器12a〜14aの各々においても、スイッチング素子S2〜S5aのオンオフは、図12(パラレル昇圧モード)、図49(シリーズ昇圧モード)または、図53(その他のモード)に従って制御される。
同様の回路構成の変形は、実施の形態3に従う電力変換器11に対しても可能である。たとえば、直流電源B1を回生充電せず、放電(力行)のみで使用する場合には、図37に示された電力変換器11に代えて、図57に示される電力変換器12bの構成を用いることができる。
図57を参照して、電力変換器12bでは、図37に示された電力変換器11と比較して、直流電源B1への回生を制御するためのスイッチング素子S1の配置を省略することができる。すなわち、ノードN1および電力線PLの間の「第1の半導体素子」をダイオードD1のみで構成することができる。さらに、電力変換器12bでは、主に、直流電源B1への回生電流の経路を確保するために配置されるダイオードD2についても省略できる可能性がある。
同様に、直流電源B2を回生充電せず、放電(力行)のみで使用する場合には、図58に示される電力変換器13bの構成を用いることができる。
図58を参照して、電力変換器13bでは、図37に示された電力変換器11と比較して、直流電源B2への回生を制御するためのスイッチング素子S3の配置を省略することができる。すなわち、ノードN2および電力線GLの間の「第3の半導体素子」をダイオードD3のみで構成することができる。さらに、電力変換器13bでは、主に、直流電源B2への回生電流の経路を確保するために配置されるダイオードD4についても省略できる可能性がある。
直流電源B1およびB2の両方を回生充電せず、放電(力行)のみで使用する場合には、図59に示される電力変換器14bの構成を用いることができる。
図59を参照して、電力変換器14bでは、図37に示された電力変換器11と比較して、直流電源B1,B2への回生を制御するためのスイッチング素子S1,S3の配置を省略することができる。すなわち、ノードN1および電力線PLの間の「第1の半導体素子」をダイオードD1のみで構成することができるとともに、ノードN2および電力線GLの間の「第3の半導体素子」をダイオードD3のみで構成することができる。さらに、電力変換器14aでは、主に、直流電源B1,B2への回生電流の経路を確保するために配置されるダイオードD2,D4についても省略できる可能性がある。
なお、電力変換器12b〜14bの各々においても、スイッチング素子S1,S2,S4,S5のオンオフは、図38(パラレル昇圧モード)、図52(シリーズ昇圧モード)または、図53(その他のモード)に従って制御される。
電力変換器14a(図56)および電力変換器14b(図59)の構成に対して、「第1の半導体素子」にスイッチング素子S1をさらに設けることによって直流電源B1を回生充電することが可能となる(図55,図58)。この場合には、図55,図58にも示されるように、スイッチング素子S2に対してダイオードD2を逆並列接続することが好ましい。また、電力変換器14a(図56)および電力変換器14b(図59)の構成に対して、「第3の半導体素子」にスイッチング素子S3をさらに設けることによって直流電源B2を回生充電することが可能となる(図54,図57)。この場合には、図54,図57にも示されるように、スイッチング素子S4に対してダイオードD4を逆並列接続することが好ましい。
また、電力変換器10(図1)または電力変換器11(図37)のように、「第1の半導体素子」から「第4の半導体素子」の各々をスイッチング素子およびダイオードの組によって構成するとともに、「第5の半導体素子」を両方向の電流(ノードN1からN2へ向かう電流およびノードN2からN1へ向かう電流)についての遮断機能を有することにより、直流電源B1,B2の両方に対して回生充電を適用できる。
なお、図32に示されるように、直流電源B1およびB2の両方が力行動作する場合には、時間差を設けたスイッチング制御によって、スイッチング素子S1(IL2>IL1のとき)またはスイッチング素子S3(IL1>IL2のとき)へスイッチング損失を移動することによって、スイッチング損失の分散が図られている。したがって、電力変換器12a〜14aおよび12b〜14bのうち、スイッチング素子S1またはS3が配置される、電力変換器12a,13aおよび電力変換器12b,13bに対しては、実施の形態1の変形例で説明したスイッチング制御の適用により、スイッチング素子間での温度上昇の偏りを低減することが可能である。
また、本実施の形態では、電力変換器10,11の構成について、スイッチング素子S1〜S5(S5a,S5b)およびリアクトルL1,L2の接続関係を図示して説明したが、電力変換器10,11の構成要素が、これらの素子に限定されることを意味するものではない。すなわち、本実施の形態において、構成要素同士が「電気的に接続される」との記載は、両要素間に他の回路要素やコネクタ端子が存在し、当該他の回路要素を経由して上記構成要素間に電気的な接続が確保されることを含むものとする。
たとえば、図1または図37に例示された構成において、直流電源B1,リアクトルL1,スイッチング素子S1,S2、およびダイオードD1,D2によって構成される一般的な昇圧チョッパ回路に対して、残りの回路部分(スイッチング素子S3〜S5(S5a,S5b))、ダイオードD3,D4、リアクトルL2、および直流電源B2を別ユニット化し、上記昇圧チョッパ回路に対して当該ユニットをコネクタ端子によって電気的接続するような構成とした場合にも、図示された回路要素間の電気的接続関係が同様であれば、本実施の形態に従う電力変換器および電源システムが構成されることとなる。
また、本実施の形態において、負荷30は、直流電圧(出力電圧VH)によって動作する機器であれば、任意の機器によって構成できる点について確認的に記載する。すなわち、本実施の形態では、電動車両の走行用電動機を含むように負荷30が構成される例を説明したが、本発明の適用はこのような負荷に限定されるものではない。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。