JP6295210B2 - 電源システム - Google Patents

Description

この発明は、電源システムに関し、より特定的には、２つの直流電源と負荷との間で直流電力変換を実行するための電源システムに関する。

複数の電源と負荷との間に接続された電力変換器を用いて、複数の電源を組み合わせて負荷へ電力を供給するハイブリッド電源システムが用いられている。

たとえば、特開２０１３−１３２３４号公報（特許文献１）には、複数のスイッチング素子のスイッチングパターンを切換えることによって、動作モードを切換えることが可能な電力変換器の構成が記載されている。そして、動作モードには、２つの直流電源を並列に使用する状態で直流電力変換を行なうモード（並列接続モード）が含まれる。

特開２０１３−１３２３４号公報

特許文献１に記載された電力変換器では、並列接続モードにおいて、２つの直流電源からの直流電源変換は、電流経路を共有する複数のスイッチング素子によってそれぞれ制御される。特許文献１では、第１の直流電源からの直流電力変換を制御するためのＰＷＭ（Pulse Width Modulation）制御に使用される第１のキャリア波と、第２の直流電源からの直流電力変換を制御するためのＰＷＭ制御に使用される第２のキャリア波との位相差を調整することによって、複数のスイッチング素子のスイッチング損失の低減を図っている。しかしながら、第１および第２のキャリア波間の位相差を調整するのみでは、スイッチング損失の低減効果に限界がある。

この発明は、このような問題点を解決するためになされたものであって、その目的は、２つの直流電源を備えた電源システムのスイッチング損失を低減して、直流電力変換を高効率化することである。

この発明のある局面では、高電圧側の第１の電力線および低電圧側の第２の電力線の間の直流電圧を制御するための電源システムは、第１の直流電源と、第２の直流電源と、第１および第２の直流電源と第１および第２の電力線との間で並列に直流電力変換を実行するための電力変換器と、電力変換器における直流電圧変換を制御するための制御装置を備える。電力変換器は、第１のリアクトルと、第２のリアクトルと、制御装置からの制御信号に応答して、第１の直流電源と第１および第２の電力線との間に、第１のリアクトルにエネルギを蓄積するための第１の電流経路および第１のリアクトルのエネルギを放出するための第２の電流経路を交互に形成するとともに、第２の直流電源と第１および第２の電力線との間に、第２のリアクトルにエネルギを蓄積するための第３の電流経路および第２のリアクトルのエネルギを放出するための第４の電流経路を交互に形成するように構成された複数のスイッチング素子とを含む。複数のスイッチング素子の各々は、第１および第２の電流経路のいずれか一方と、第３および第４の電流経路のいずれか一方との両方に含まれるように配置される。制御装置は、ｍ個（ｍは２以上の整数）のキャリア周期を１調整期間として、当該１調整期間内の各キャリア周期において、第１の直流電源からの第１の出力デューティ比と第１のキャリア波との比較による第１のパルス幅変調制御を実行するとともに、第２の直流電源からの第２の出力デューティ比と第２のキャリア波との比較による第２のパルス幅変調制御を実行する。複数のスイッチング素子は、第１のパルス幅変調制御に従って第１のリアクトルの電流の増減が制御されるとともに、第２のパルス幅変調制御に従って第２のリアクトルの電流の増減が制御されるように、制御信号に従ってオンオフされる。ｍ個のキャリア周期は、ｎ個（ｎは１以上ｍ未満の整数）の第１のキャリア周期と、（ｍ−ｎ）個の第２のキャリア周期とから構成される。第１のキャリア周期において、制御装置は、第１のリアクトルの電流の２つの変曲点と第２のリアクトルの電流の２つの変曲点とがそれぞれ同一タイミングとなるように、第１および第２の出力デューティ比を調整するとともに、第１のキャリア波および第２のキャリア波の間の位相差を調整する。第２のキャリア周期において、制御装置は、第１のキャリア周期における第１および第２の出力デューティ比に基づいて第１および第２の出力デューティ比を調整し、さらに、第１のリアクトルの電流の２つの変曲点の一方と第２のリアクトルの電流の２つの変曲点の一方とが同一タイミングとなるように、位相差を調整する。

好ましくは、第２のキャリア周期において、制御装置は、１調整期間を通算した第１の出力デューティ比の平均値が、第１の直流電源からの出力を制御するためのデューティ比に相当するとともに、１調整期間を通算した第２の出力デューティ比の平均値が、第２の直流電源からの出力を制御するためのデューティ比に相当するように、第１のキャリア周期における第１および第２の出力デューティ比に基づいて、第１および第２の出力デューティ比を調整する。

好ましくは、第１のキャリア周期において、制御装置は、第１の直流電源が力行および回生のいずれの状態であるか、および、第２の直流電源が力行および回生のいずれの状態であるかの組合せに基づいて、第１および第２の出力デューティ比を調整するとともに、第１のキャリア波および第２のキャリア波の間の位相差を調整する。

好ましくは、第１の直流電源および第２の直流電源が力行状態である場合、または、第１の直流電源および第２の直流電源が回生状態である場合には、制御装置は、第１のキャリア周期において、第１の電流経路から第２の電流経路へ切換えるときの第１のリアクトルの電流の変曲点と、第４の電流経路から第３の電流経路へ切換えるときの第２のリアクトルの電流の変曲点とが同一タイミングとなり、かつ、第２の電流経路から第１の電流経路へ切換えるときの第１のリアクトルの電流の変曲点と、第３の電流経路から第４の電流経路へ切換えるときの第２のリアクトルの電流の変曲点とが同一タイミングとなるように、第１および第２の出力デューティ比を調整するとともに、位相差を調整する。

好ましくは、第１の直流電源および第２の直流電源が力行状態である場合、または、第１の直流電源および第２の直流電源が回生状態である場合には、制御装置は、第１のキャリア周期において、第１の出力デューティ比と第２の出力デューティ比との和が１となるように、第１および第２の出力デューティ比を調整するとともに、位相差を１８０度に調整する。

好ましくは、第１の直流電源が回生状態であり、かつ、第２の直流電源が力行状態である場合、または、第１の直流電源が力行状態であり、かつ、第２の直流電源が回生状態である場合には、制御装置は、第１のキャリア周期において、第１の電流経路から第２の電流経路へ切換えるときの第１のリアクトルの電流の変曲点が、第３の電流経路から第４の電流経路へ切換えるときの第２のリアクトルの電流の変曲点と同一タイミングとなり、かつ、第２の電流経路から第１の電流経路へ切換えるときの第１のリアクトルの電流の変曲点と、第４の電流経路から第３の電流経路へ切換えるときの第２のリアクトルの電流の変曲点とが同一タイミングとなるように、第１および第２の出力デューティ比を調整するとともに、位相差を調整する。

好ましくは、第１の直流電源が回生状態であり、かつ、第２の直流電源が力行状態である場合、または、第１の直流電源が力行状態であり、かつ、第２の直流電源が回生状態である場合には、制御装置は、第１のキャリア周期において、第１の出力デューティ比と第２の出力デューティ比とが等しくなるように、第１および第２の出力デューティ比を調整するとともに、位相差を０に調整する。

好ましくは、複数のスイッチング素子は、第１の電力線と第１のノードとの間に電気的に接続される第１のスイッチング素子と、第２のノードと第１のノードとの間に電気的に接続される第２のスイッチング素子と、第２の直流電源の負極端子と電気的に接続される第３のノードと第２のノードとの間に電気的に接続される第３のスイッチング素子と、第１の直流電源の負極端子と第３のノードとの間に電気的に接続される第４のスイッチング素子とを含む。第１のリアクトルは、第２のノードと第２の電力線との間に、第１の直流電源と直列に電気的に接続される。第２のリアクトルは、第１のノードと第３のノートとの間に、第２の直流電源と直列に電気的に接続される。

好ましくは、複数のスイッチング素子は、第１の電力線および第１のノードの間に電気的に接続される第１のスイッチング素子と、第２の電力線と第１のノードとの間に電気的に接続される第２のスイッチング素子と、第２のノードと第２の電力線との間に電気的に接続される第３のスイッチング素子と、第１の電力線と第２の電力ノードとの間に電気的に接続される第４のスイッチング素子と、第１のノードと第２のノードとの間に電気的に接続される第５のスイッチング素子とを含む。第１のリアクトルは、第１のノードと第２の電力線との間に、第１の直流電源と直列に電気的に接続される。第２のリアクトルは、第２のノードと第１の電力線との間に、第２の直流電源と直列に電気的に接続される。

この発明によれば、２つの直流電源を備えた電源システムのスイッチング損失を低減して、直流電力変換を高効率化することができる。

本発明の実施の形態１に従う電源システムの構成例を示す回路図である。 位相が異なるキャリア波を用いた場合におけるパラレル制御モードの制御動作例を示す波形図である。 パラレル接続モードにおけるキャリア位相制御の動作例を説明するための波形図である。 図３の所定期間における電流経路を説明する回路図である。 実施の形態１に従う電力変換器に対するデューティ比制御の適用を説明するための波形図である。 パラレル接続モードにおけるスイッチング損失を低減するための、実施の形態１によるデューティ比制御およびキャリア位相制御による電流位相を説明する波形図である。 実施の形態１に従うデューティ比制御を説明するための図表である。 実施の形態１に従うデューティ比制御の第１の変形例を説明するための図表である。 実施の形態１に従うデューティ比制御の第２の変形例を説明するための図表である。 直流電源Ｂ１およびＢ２の両方が回生状態であるときの実施の形態１に従うデューティ比制御およびキャリア位相制御を説明するための図表である。 直流電源Ｂ１が回生状態であり、直流電源Ｂ２が力行状態であるときの実施の形態１に従うデューティ比制御およびキャリア位相制御を説明するための図表である。 実施の形態１に従うデューティ比制御の第３の変形例を説明するための図表である。 実施の形態１に従うデューティ比制御の第４の変形例を説明するための図表である。 直流電源Ｂ１が力行状態であり、直流電源Ｂ２が回生状態であるときの実施の形態１に従うデューティ比制御およびキャリア位相制御を説明するための図表である。 本発明の実施の形態２に従う電源システムの構成例を示す回路図である。 図１に示した電力変換器のパラレル昇圧モードにおける第１の等価回路図である。 図１６に示した等価回路図における各直流電源の下アームオン時の電流経路を示す回路図である。 図１６に示した等価回路図における各直流電源の上アームオン時の電流経路を示す回路図である。 図１に示した電力変換器のパラレル昇圧モードにおける第２の等価回路図である。 図１９に示した等価回路図における各直流電源の下アームオン時の電流経路を示す回路図である。 図１９に示した等価回路図における各直流電源の上アームオン時の電流経路を示す回路図である。 第１アームおよび第２アームを用いる昇圧チョッパ回路の各アームのオンオフとスイッチング素子のオンオフとの対応関係を示す図表である。 パラレル昇圧モードにおいて各スイッチング素子をオンオフ制御するための論理演算式の一覧を示す図表である。 図１に示した電力変換器のパラレル昇圧モードにおける直流電源の出力制御例を説明するための機能ブロック図である。 図２４に示されたＰＷＭ制御部の動作を説明するための波形図である。 パラレル昇圧モードにおけるスイッチングパターンの一覧を示す図表である。 実施の形態２に従う電力変換器に対するデューティ比制御の適用を説明するための波形図である。 パラレル昇圧モードにおけるスイッチング損失を低減するための、実施の形態２によるデューティ比制御およびキャリア位相制御による電流位相を説明する波形図である。 図２８の所定期間における電流経路を説明する回路図である。 図２８の所定期間における電流経路を説明する回路図である。 実施の形態２に従うデューティ比制御を説明するための図表である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。以下では、複数の実施の形態について説明するが、各実施の形態で説明された構成を適宜組み合わせることは出願当初から予定されている。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。

［実施の形態１］
（回路構成）
図１は、本発明の実施の形態１に従う電源システムの構成例を示す回路図である。本実施の形態１に従う電源システム５は、特許文献１に示された電源システムと回路構成が共通する。

図１を参照して、電源システム５は、直流電源Ｂ１と、直流電源Ｂ２と、負荷３０と、制御装置４０と、電力変換器５０とを備える。

本実施の形態１において、直流電源Ｂ１およびＢ２は、二次電池や電気二重層キャパシタ等の蓄電装置によって構成される。たとえば、直流電源Ｂ１は、リチウムイオン二次電池やニッケル水素電池のような二次電池で構成される。また、直流電源Ｂ２は、たとえば、電気二重層キャパシタやリチウムイオンキャパシタ等の出力特性に優れた直流電圧源要素により構成される。直流電源Ｂ１および直流電源Ｂ２は、「第１の直流電源」および「第２の直流電源」にそれぞれ対応する。

なお、直流電源Ｂ１およびＢ２を同種の蓄電装置によって構成することも可能である。また、直流電源Ｂ１およびＢ２の容量についても特に限定されることはなく、直流電源Ｂ１およびＢ２は、各々を同等の容量で構成してもよく、一方の直流電源の容量を他方の直流電源の容量より大きくしてもよい。

電力変換器５０は、高電圧側の電力線ＰＬおよび低電圧側の電力線ＧＬの間の直流電圧ＶＨ（以下、出力電圧ＶＨとも称する）を制御するように構成される。電力線ＧＬは、代表的には接地配線で構成される。

負荷３０は、電力変換器５０の出力電圧ＶＨを受けて動作する。出力電圧ＶＨの電圧指令値ＶＨ＊は、負荷３０の動作に適した電圧に設定される。電圧指令値ＶＨ＊は、負荷３０の状態に応じて可変に設定されてもよい。さらに、負荷３０は、回生発電等によって、直流電源Ｂ１および／またはＢ２の充電電力を発生可能に構成されてもよい。

電力変換器５０は、電力用半導体スイッチング素子Ｓ１〜Ｓ４と、リアクトルＬ１，Ｌ２とを含む。本実施の形態１において、電力用半導体スイッチング素子（以下、単に「スイッチング素子」とも称する）としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、電力用ＭＯＳ（Metal Oxide Semiconductor）トランジスタあるいは電力用バイポーラトランジスタ等を用いることができる。スイッチング素子Ｓ１〜Ｓ４に対しては、逆並列ダイオードＤ１〜Ｄ４が配置されている。スイッチング素子Ｓ１〜Ｓ４は、制御装置４０からの制御信号ＳＧ１〜ＳＧ４に応答して、オンオフを制御することが可能である。

スイッチング素子Ｓ１は、電力線ＰＬおよびノードＮ１の間に電気的に接続される。リアクトルＬ２および直流電源Ｂ２は、ノードＮ１とノードＮ３との間に直列に、電気的に接続される。たとえば、リアクトルＬ２は、ノードＮ１と直流電源Ｂ２の正極端子との間に電気的に接続されるとともに、直流電源Ｂ２の負極端子は、ノードＮ３と電気的に接続される。なお、リアクトルＬ２および直流電源Ｂ２の接続順序を入れ換えても、電気的に等価な回路構成が形成される。

スイッチング素子Ｓ２は、ノードＮ１およびＮ２の間に電気的に接続される。リアクトルＬ１および直流電源Ｂ１は、ノードＮ２および電力線ＧＬの間に直列に、電気的に接続される。たとえば、リアクトルＬ１は、直流電源Ｂ１の正極端子およびノードＮ１の間に電気的に接続されるとともに、直流電源Ｂ１の負極端子は、電力線ＧＬと電気的に接続される。なお、リアクトルＬ１および直流電源Ｂ１の接続順序を入れ換えても、電気的に等価な回路構成が形成される。

スイッチング素子Ｓ３は、ノードＮ２およびＮ３の間に電気的に接続される。スイッチング素子Ｓ４は、ノードＮ３および電力線ＧＬの間に電気的に接続される。電力線ＧＬは、負荷３０および、直流電源Ｂ１の負極端子と電気的に接続される。

図１の構成例では、スイッチング素子Ｓ１は「第１のスイッチング素子」に対応し、スイッチング素子Ｓ２は「第２のスイッチング素子」に対応し、スイッチング素子Ｓ３は「第３のスイッチング素子」に対応し、スイッチング素子Ｓ４は「第４のスイッチング素子」に対応する。さらに、リアクトルＬ１およびＬ２は、「第１のリアクトル」および「第２のリアクトル」にそれぞれ対応する。

制御装置４０は、たとえば、図示しないＣＰＵ（Central Processing Unit）およびメモリを有する電子制御ユニット（ＥＣＵ）によって構成される。制御装置４０は、メモリに記憶されたマップおよびプログラムに基づいて、各センサによる検出値を用いた演算処理を行なうように構成される。あるいは、制御装置４０の少なくとも一部は、電子回路等のハードウェアにより所定の数値・論理演算処理を実行するように構成されてもよい。

制御装置４０は、出力電圧ＶＨを制御するために、スイッチング素子Ｓ１〜Ｓ４のオンオフを制御する制御信号ＳＧ１〜ＳＧ４を生成する。

なお、図１では図示を省略しているが、直流電源Ｂ１の電圧（Ｖ［１］と表記する）および電流（Ｉ［１］と表記する）、直流電源Ｂ２の電圧（Ｖ［２］と表記する）および電流（Ｉ［２］と表記する）、ならびに、出力電圧ＶＨの検出器（電圧センサ，電流センサ）が設けられている。これらの検出器の出力は、制御装置４０へ与えられる。

実施の形態１に従う電力変換器５０は、スイッチング素子Ｓ１〜Ｓ４の制御によって、直流電源Ｂ１，Ｂ２が並列に負荷３０との間で電力の授受を行なう「パラレル接続モード」と、直列に接続された直流電源Ｂ１，Ｂ２が負荷３０との間で電力の授受を実行する「シリーズ接続モード」とを切替えて動作することが可能である。実施の形態１では、パラレル接続モードにおける制御動作、特に、スイッチング素子による電力損失低減のための制御について説明する。

（パラレル接続モードでの回路動作）
電力変換器５０のパラレル接続モードでの制御動作について説明する。

図１を参照して、電力変換器５０は、直流電源Ｂ１および直流電源Ｂ２の各々に対応して昇圧チョッパ回路を備えた構成となっている。すなわち、直流電源Ｂ１に対しては、スイッチング素子Ｓ１，Ｓ２を上アームとする一方で、スイッチング素子Ｓ３，Ｓ４を下アームとする電流双方向の第１の昇圧チョッパ回路が構成される。

具体的には、第１の昇圧チョッパ回路の下アーム（スイッチング素子Ｓ３，Ｓ４）は、直流電源Ｂ１が力行状態のときにリアクトルＬ１にエネルギを蓄積するための「第１の電流経路」を形成する一方、直流電源Ｂ１が回生状態のときにリアクトルＬ１の蓄積エネルギを直流電源Ｂ１に出力するための「第２の電流経路」を形成する。第１の昇圧チョッパ回路の上アーム（スイッチング素子Ｓ１，Ｓ２）は、直流電源Ｂ１が力行状態のときにリアクトルＬ１の蓄積エネルギを直流電源Ｂ１のエネルギとともに電力線ＰＬに出力するための「第２の電流経路」を形成する一方で、直流電源Ｂ１が回生状態のときに電力線ＰＬからの出力をリアクトルＬ１にエネルギを蓄積するための「第１の電流経路」を形成する。

スイッチング素子Ｓ３，Ｓ４のペアがオンされる一方で、スイッチング素子Ｓ１，Ｓ２の少なくとも一方がオフされている第１の期間と、スイッチング素子Ｓ１，Ｓ２のペアがオンされる一方で、スイッチング素子Ｓ３，Ｓ４の少なくとも一方がオフされている第２の期間とを交互に繰り返すことにより、第１の電流経路および第２の電流経路が交互に形成される。

このようなパラレル接続モードにおける直流電源Ｂ１に対する直流電力変換において、電圧変換比（昇圧比）は、直流電源Ｂ１の電圧Ｖ［１］、電力線ＰＬの出力電圧ＶＨおよび直流電源Ｂ１の出力デューティ比Ｄａ（以下、単にデューティ比Ｄａとも称する）を用いて、下記（１）式で示される。なお、デューティ比は、下アームのオン期間およびオフ期間の和であるスイッチング周期に対する、下アームのオン期間比で定義される。（１）式では、スイッチング素子Ｓ３，Ｓ４のペアがオンされる第１の期間のデューティ比をＤａとする。

ＶＨ＝１／（１−Ｄａ）・Ｖ［１］ …（１）
同様に、直流電源Ｂ２に対しては、スイッチング素子Ｓ１，Ｓ４を上アームとする一方で、スイッチング素子Ｓ２，Ｓ３を下アームとする電流双方向の第２の昇圧チョッパ回路が構成される。第２の昇圧チョッパ回路の下アーム（スイッチング素子Ｓ２，Ｓ３）は、直流電源Ｂ２が力行状態のときにリアクトルＬ２にエネルギを蓄積するための「第３の電流経路」を形成する一方で、直流電源Ｂ２が回生状態のときにリアクトルＬ２の蓄積エネルギを直流電源Ｂ２に出力するための「第４の電流経路」を形成する。第２の昇圧チョッパ回路の上アーム（スイッチング素子Ｓ１，Ｓ４）は、直流電源Ｂ２が力行状態のときにリアクトルＬ２の蓄積エネルギを直流電源Ｂ２のエネルギとともに電力線ＰＬに出力するための「第４の電流経路」を形成する一方で、直流電源Ｂ２が回生状態のときに電力線ＰＬからの出力をリアクトルＬ２にエネルギを蓄積するための「第３の電流経路」を形成する。

スイッチング素子Ｓ２，Ｓ３のペアがオンされる一方で、スイッチング素子Ｓ１，Ｓ４の少なくとも一方がオフされている第１の期間と、スイッチング素子Ｓ１，Ｓ４のペアがオンされる一方で、スイッチング素子Ｓ２，Ｓ３の少なくとも一方がオフされている第２の期間とを交互に繰り返すことにより、第３の電流経路および第４の電流経路が交互に形成される。

このようなパラレル接続モードにおける直流電源Ｂ２に対する直流電力変換において、電圧変換比（昇圧比）は、直流電源Ｂ２の電圧Ｖ［２］、電力線ＰＬの出力電圧ＶＨおよび直流電源Ｂ２からの出力デューティ比Ｄｂ（以下、単にデューティ比Ｄｂとも称する）を用いて、下記（２）式で示される。（２）式では、スイッチング素子Ｓ２，Ｓ３のペアがオンされる第１の期間のデューティ比をＤｂとする。

ＶＨ＝１／（１−Ｄｂ）・Ｖ［２］ …（２）
なお、図１から理解されるように、スイッチング素子Ｓ１〜Ｓ４の各々は、第１の昇圧チョッパ回路によって直流電源Ｂ１および電力線ＰＬの間に形成される第１および第２の電流経路のいずれか一方と、第２の昇圧チョッパ回路によって直流電源Ｂ２および電力線ＰＬの間に形成される第３および第４の電流経路のいずれか一方との両方に含まれるように配置されている。

（パラレル接続モードでの制御動作）
電力変換器５０でのパラレル接続モードにおける制御動作について説明する。以下に説明する制御動作は、制御装置４０によるハードウェア処理および／またはソフトウェア処理によって実現される。

電力変換器５０をパラレル接続モードで動作させる場合には、直流電源Ｂ１および直流電源Ｂ２のそれぞれについてパルス幅変調（ＰＷＭ）制御が並列に実行される。パラレル接続モードでは、特許文献１に記載のパラレル接続モードと同様に、直流電源Ｂ１およびＢ２の一方の出力を、出力電圧ＶＨの電圧偏差ΔＶ（ΔＶ＝ＶＨ＊−ＶＨ）を補償するように制御（電圧制御）するとともに、直流電源Ｂ１およびＢ２の他方の出力を、電流Ｉ［１］またはＩ［２］の電流偏差を補償するように制御（電流制御）することができる。たとえば、電流制御の指令値（Ｉｏ＊）は、当該電源の出力電力を制御するように設定することができる。

一例として、直流電源Ｂ１のデューティ比Ｄａは、直流電源Ｂ１が電圧源として動作するための電圧フィードバック制御または電流源として動作するための電流フィードバック制御によって算出される。直流電源Ｂ２のデューティ比Ｄｂは、直流電源Ｂ１が電圧源として動作するときには、直流電源Ｂ２が電流源として動作するための電流フィードバック制御によって算出される。反対に、デューティ比Ｄｂは、直流電源Ｂ１が電流源として動作するときには、直流電源Ｂ２が電圧源として動作するための電圧フィードバック制御によって算出される。

（パラレル接続モードでのスイッチング損失低減のための制御動作）
電力変換器５０のパラレル接続モードにおける基本的な制御動作は、特許文献１のパラレル接続モードでの制御動作と同等であるため、これに対する詳細な説明は省略する。ここでは、直流電源Ｂ１および直流電源Ｂ２のＰＷＭ制御に使用されるキャリア波の位相制御（以下、「キャリア位相制御」とも称する）について説明する。

（１）キャリア位相制御
図２は、位相が異なるキャリア波を用いた場合におけるパラレル制御モードの制御動作例が示す波形図である。

図２を参照して、直流電源Ｂ１のＰＷＭ制御に用いられるキャリア波ＣＷ１と、直流電源Ｂ２のＰＷＭ制御に用いられるキャリア波ＣＷ２とは、同一周波数であるが位相が異なる。図２の例では、キャリア波ＣＷ１およびＣＷ２間の位相差φ＝１８０度である。キャリア波ＣＷ１，ＣＷ２には、三角波が用いられる。キャリア波ＣＷ１，ＣＷ２の周期は、各スイッチング素子のスイッチング周波数に相当する。キャリア波ＣＷ１の振幅はデューティ比Ｄａ＝１．０に対応する電圧に設定される。キャリア波ＣＷ２の振幅はデューティ比Ｄｂ＝１．０に対応する電圧に設定される。

直流電源Ｂ１の出力を制御（電圧または電流制御）するためのデューティ比Ｄａと、キャリア波ＣＷ１との電圧比較に基づいて、制御パルス信号ＳＤａが生成される。制御パルス信号ＳＤａは、デューティ比Ｄａを示す電圧が、キャリア波ＣＷ１の電圧よりも高いときに論理ハイレベル（以下、Ｈレベル）に設定される一方で、キャリア波ＣＷ１の電圧よりも低いときに論理ローレベル（以下、Ｌレベル）に設定される。制御パルス信号ＳＤａの周期（Ｈレベル期間＋Ｌレベル期間）に対するＨレベル期間の比、すなわち、制御パルス信号ＳＤａのデューティ比は、Ｄａと同等である。

制御パルス信号／ＳＤａは、制御パルス信号ＳＤａの反転信号である。デューティ比Ｄａが高くなると、制御パルス信号ＳＤａのＨレベル期間が長くなる。反対に、デューティ比Ｄａが低くなると、制御パルス信号ＳＤａのＬレベル期間が長くなる。

制御パルス信号ＳＤａは、上述した第１の昇圧チョッパ回路の下アーム（スイッチング素子Ｓ３，Ｓ４）のオンオフを制御する信号に対応する。一方、制御パルス信号／ＳＤａは、第１の昇圧チョッパ回路の上アーム（スイッチング素子Ｓ１，Ｓ２）のオンオフを制御する信号に対応する。

同様に、直流電源Ｂ２の出力を制御（電流または電圧制御）するためのデューティ比Ｄｂと、キャリア波ＣＷ２との電圧比較に基づいて、制御パルス信号ＳＤｂおよび、その反転信号／ＳＤｂが生成される。制御パルス信号ＳＤｂのデューティ比はＤｂと同様であり、制御パルス信号／ＳＤｂのデューティ比は（１．０−Ｄｂ）と同等である。すなわち、デューティ比Ｄｂが高くなると、制御パルス信号ＳＤｂのＨレベル期間が長くなる。反対に、デューティ比Ｄｂが低くなると、制御パルス信号ＳＤｂのＬレベル期間が長くなる。

制御パルス信号ＳＤｂは、上述した第２の昇圧チョッパ回路の下アーム（スイッチング素子Ｓ２，Ｓ３）のオンオフを制御する信号に対応する。一方、制御パルス信号／ＳＤｂは、第２の昇圧チョッパ回路の上アーム（スイッチング素子Ｓ１，Ｓ４）のオンオフを制御する信号に対応する。

制御信号ＳＧ１〜ＳＧ４は、制御パルス信号ＳＤａ（／ＳＤａ）およびＳＤｂ（／ＳＤｂ）の論理演算に基づいて設定される。制御信号ＳＧ１〜ＳＧ４に基づいてスイッチング素子Ｓ１〜Ｓ４をオンオフすることにより、リアクトルＬ１を流れるリアクトル電流ＩＬ１の増減、およびリアクトルＬ２を流れるリアクトル電流ＩＬ２の増減が図２に示すように制御される。リアクトル電流ＩＬ１は直流電源Ｂ１の電流Ｉ［１］に相当し、リアクトル電流ＩＬ２は直流電源Ｂ２の電流Ｉ［２］に相当する。

図２に示されるように、キャリア波ＣＷ１とキャリア波ＣＷ２との間に位相差φを設けることにより、制御パルス信号ＳＤａは、位相差φ＝０のときの制御パルス信号ＳＤａと比較して、Ｈレベル期間の長さは同じであるものの位相が異なる。同様に、制御パルス信号ＳＤｂは、位相差φ＝０のときの制御パルス信号ＳＤｂと比較して、Ｈレベル期間の長さが同じであるものの位相が異なる。その結果、制御信号ＳＧ１〜ＳＧ４は、位相差φ＝０のときの制御信号ＳＧ１〜ＳＧ４とは異なった波形となる。よって、キャリア波ＣＷ１およびＣＷ２の間の位相差φを変化させることにより、リアクトル電流ＩＬ１およびリアクトル電流ＩＬ２の位相関係（電流位相）も変化することが理解される。

一方で、同一のデューティ比Ｄａ，Ｄｂに対して、リアクトル電流ＩＬ１，ＩＬ２の平均値は、位相差φを変化させても変化しないことが理解される。すなわち、直流電源Ｂ１，Ｂ２の出力は、デューティ比Ｄａ，Ｄｂによって制御されるものであり、キャリア波ＣＷ１，ＣＷ２間の位相差φを変化させても影響が生じない。

したがって、キャリア波ＣＷ１，ＣＷ２間の位相差φを適切に調整するキャリア位相制御によって、電力変換器５０のパラレル接続モードにおける、スイッチング素子Ｓ１〜Ｓ４の電力損失を低減することができる。

以下では、代表的な例として、直流電源Ｂ１およびＢ２の両方が力行状態、すなわちリアクトル電流ＩＬ１＞０かつリアクトル電流ＩＬ２＞０である状態での制御について説明する。

図３は、パラレル接続モードにおけるキャリア位相制御の動作例を説明するための波形図である。

図３を参照して、時刻Ｔａまでは、スイッチング素子Ｓ２〜Ｓ４がオンされるので、直流電源Ｂ１，Ｂ２の両方に対して、昇圧チョッパ回路の下アーム（第１および第３の電流経路）がオンされた状態となる。このため、リアクトル電流ＩＬ１およびＩＬ２の両方は上昇する。

時刻Ｔａにおいて、スイッチング素子Ｓ２がターンオフされることにより、直流電源Ｂ２に対して昇圧チョッパ回路の下アーム（第３の電流経路）がオフされた状態となるので、リアクトル電流ＩＬ２が上昇から下降に転じる。すなわち、リアクトル電流ＩＬ２は極大となる。スイッチング素子Ｓ２のターンオフと入替わりに、スイッチング素子Ｓ１がターンオンされる。

時刻Ｔａ以降では、直流電源Ｂ１に対して昇圧チョッパ回路の下アーム（第１の電流経路）がオンされ、直流電源Ｂ２に対して昇圧チョッパ回路の下アームがオフされた状態となる。すなわち、リアクトル電流ＩＬ２が上昇する一方で、リアクトル電流ＩＬ１が下降する。このとき、電力変換器５０での電流経路は、図４（ａ）のようになる。

図４（ａ）から理解されるように、時刻Ｔａ以降では、スイッチング素子Ｓ４には、リアクトル電流ＩＬ１およびＩＬ２の差電流が通過することになる。すなわち、スイッチング素子Ｓ４の通過電流が小さくなる。

再び図３を参照して、時刻Ｔｂ以降の状態から、スイッチング素子Ｓ４がターンオフすると、直流電源Ｂ１に対して昇圧チョッパ回路の下アームがオフされた状態となるので、リアクトル電流ＩＬ１が上昇から下降に転じる。すなわち、リアクトル電流ＩＬ１は極大となる。また、スイッチング素子Ｓ２がターンオンすると、直流電源Ｂ２に対して昇圧チョッパ回路の下アームがオンされた状態となるので、リアクトル電流ＩＬ２が再び下降から上昇に転じる。すなわち、リアクトル電流ＩＬ２は極小となる。これにより、電力変換器５０での電流経路が、図４（ａ）の状態から、図４（ｂ）の状態に変化する。図４（ｂ）の状態では、スイッチング素子Ｓ２には、リアクトル電流ＩＬ１およびＩＬ２の差電流が通過することになるため、スイッチング素子Ｓ２の通過電流が小さくなる。

図４（ａ）の状態でスイッチング素子Ｓ４をターンオフさせることにより、スイッチング素子Ｓ４のターンオフ時の電流が低減してソフトスイッチングとなり、スイッチング損失を低減できる。また、図４（ｂ）の状態でスイッチング素子Ｓ２をターンオンさせることにより、スイッチング素子Ｓ２のターンオン時の電流が低減してソフトスイッチングとなり、スイッチング損失を低減できる。

したがって、図３に示されるように、リアクトル電流ＩＬ１が上昇から下降に転じるタイミングと、リアクトル電流ＩＬ２が下降から上昇に転じるタイミングとが重なるように、電流位相、すなわち、キャリア波ＣＷ１，ＣＷ２の位相差φを調整する。すなわち、リアクトル電流ＩＬ１の変曲点（極大点）と、リアクトル電流ＩＬ２の変曲点（極小点）とが同一タイミングとなるように位相差φを調整する。これにより、図３の時刻Ｔｂにおいて、スイッチング素子Ｓ２がターンオンされるとともに、スイッチング素子Ｓ４がターンオフされる。

再び図３を参照して、時刻Ｔｃでは、スイッチング素子Ｓ１がターンオフされるとともに、スイッチング素子Ｓ４がターンオンされる。これにより、直流電源Ｂ１に対して昇圧チョッパ回路の下アームがオフされた状態となるので、リアクトル電流ＩＬ１が下降から上昇に転じる。すなわち、リアクトル電流ＩＬ２は極小となる。スイッチング素子Ｓ２のターンオフと入替わりに、スイッチング素子Ｓ１がターンオンされることにより、直流電源Ｂ１，Ｂ２の各々に対して昇圧チョッパ回路の下アームがオンされた状態となる。したがって、上述した時刻Ｔａ以前の状態が再現されて、リアクトル電流ＩＬ１およびＩＬ２の両方が上昇する。

このように、直流電源Ｂ１およびＢ２の両方が力行状態であるときには、リアクトル電流ＩＬ１の極大点と、リアクトル電流ＩＬ２の極小点とが図中の時刻Ｔｂで重なるような電流位相となるように、キャリア波ＣＷ１，ＣＷ２間の位相差φを調整する。これにより、時刻Ｔｂにおけるスイッチング素子Ｓ２のターンオン損失およびスイッチング素子Ｓ４のターンオフ損失を低減できる。

しかしながら、図３から理解されるように、位相差φを調整することでリアクトル電流ＩＬ１の変曲点（極大点または極小点）とリアクトル電流ＩＬ２の変曲点（極大点または極小点）とが一致するタイミングは、キャリア波ＣＷ１，ＣＷ２の１周期（以下、１キャリア周期とも称する）において１回のみである。言い換えれば、キャリア位相制御によってスイッチング損失を低減することができるタイミングは、１キャリア周期において１回のみである。

そのため、リアクトル電流ＩＬ２が極大となるタイミングである時刻Ｔａでは、スイッチング素子Ｓ２のターンオフ時の電流が大きくハードスイッチングとなるため、スイッチング素子Ｓ２のターンオフ損失が増加することが懸念される。同様に、リアクトル電流ＩＬ１が極小となるタイミングである時刻Ｔｃでは、スイッチング素子Ｓ４のターンオン時の電流が大きくハードスイッチングとなるため、スイッチング素子Ｓ４のターンオン損失が増加することが懸念される。

これに対して、実施の形態１に従う電力変換器５０のパラレル接続モードでは、以下に説明するように、キャリア位相制御に並行して、直流電源Ｂ１のデューティ比Ｄａおよび直流電源Ｂ２のデューティ比Ｄｂを適切に調整する制御（以下、「デューティ比制御」とも称する）を行なうことにより、スイッチング素子Ｓ１〜Ｓ４のスイッチング損失のさらなる低減を図る。

（２）デューティ比制御
図５は、実施の形態１に従う電力変換器５０に対するデューティ比制御の適用を説明するための波形図である。

図５を参照して、デューティ比制御の適用時には、デューティ比Ｄａ，Ｄｂを調整することにより、制御パルス信号ＳＤａのＨレベル期間（＝制御パルス信号／ＳＤａのＬレベル期間）および制御パルス信号ＳＤｂのＨレベル期間（＝制御パルス信号／ＳＤｂのＬレベル期間）を調整する。

上述のように、キャリア位相制御は、キャリア波ＣＷ１，ＣＷ２間の位相差φを変化させることによって、リアクトル電流ＩＬ１およびリアクトル電流ＩＬ２の位相関係（電流位相）を変化させるものである。これに対して、デューティ比制御は、デューティ比Ｄａ，Ｄｂを変化させることによって、リアクトル電流ＩＬ１，ＩＬ２の波形を変化させるものである。実施の形態１では、キャリア位相制御とデューティ比制御とを組み合わせることで、１キャリア周期におけるリアクトル電流ＩＬ１の変曲点とリアクトル電流ＩＬ２の変曲点とが一致するタイミングを増やすことができる。

その一方で、デューティ比Ｄａ，Ｄｂを変化させると、直流電源Ｂ１，Ｂ２の出力も変化する。その結果、直流電源Ｂ１およびＢ２間の電力配分が変化してしまい、出力電圧ＶＨを電圧指令値ＶＨ＊に制御することが困難となる。

したがって、実施の形態１に従う電力変換器５０では、複数のキャリア周期を「１調整期間」として、当該１調整期間を通算したデューティ比Ｄａの平均値が、直流電源Ｂ１の出力を制御（電圧／電流制御）するためのデューティ比に相当するとともに、１調整期間を通算したデューティ比Ｄｂの平均値が、直流電源Ｂ２の出力を制御（電流／電圧制御）するためのデューティ比に相当するように、各キャリア周期におけるデューティ比Ｄａ，Ｄｂを調整する。すなわち、１調整期間単位で、直流電源Ｂ１，Ｂ２の出力制御のためのデューティ比を保障する。これにより、各キャリア周期におけるデューティ比Ｄａ，Ｄｂを変化させても直流電源Ｂ１およびＢ２間の電力配分に影響を生じさせないようにする。

具体的には、ｍ個（ｍは２以上の整数）のキャリア周期を１調整期間とし、当該１調整期間を、ｎ個（ｎは１以上ｍ未満の整数）の「第１のキャリア周期」と、（ｍ−ｎ）個の「第２のキャリア周期」とから構成する。図５では、説明の簡素化のため、ｍ＝２とし、かつ、ｎ＝１としたときの電力変換器５０の動作例を示している。すなわち、図５は、第１のキャリア周期と第２のキャリア周期とが交互に形成される例を示している。

第１のキャリア周期では、リアクトル電流ＩＬ１の２つの変曲点（極大点および極小点）と、リアクトル電流ＩＬ２の２つの変曲点とがそれぞれ同一タイミングとなるように、デューティ比Ｄａ，Ｄｂを調整するとともに、位相差φを調整する。図５では、第１のキャリア周期における直流電源Ｂ１のデューティ比をＤａ１とし、直流電源Ｂ２のデューティ比をＤｂ１とする。また、第１のキャリア周期における位相差をφ１とする。

一方、第２のキャリア周期では、第１のキャリア周期におけるデューティ比Ｄａ１，Ｄｂ２に基づいて、デューティ比Ｄａ，Ｄｂを調整する。具体的には、１調整期間を通算したデューティ比Ｄａ，Ｄｂの平均値がそれぞれ、直流電源Ｂ１，Ｂ２の出力制御によって算出されるデューティ比に相当するように、第１のキャリア周期におけるデューティ比Ｄａ１，Ｄｂ２に基づいて、デューティ比Ｄａ，Ｄｂを調整する。図５では、第２のキャリア周期における直流電源Ｂ１のデューティ比をＤａ２とし、直流電源Ｂ２のデューティ比をＤｂ２とする。さらに、リアクトル電流ＩＬ１の２つの変曲点の一方（極大点）と、リアクトル電流ＩＬ２の２つの変曲点の一方（極小点）とが同一タイミングとなるように、調整されたデューティ比Ｄａ２，Ｄｂ２に応じて位相差φを調整する。第２のキャリア周期における位相差をφ２とする。

すなわち、第１のキャリア周期は、リアクトル電流ＩＬ１，ＩＬ２の２つの変曲点のタイミングを一致させることに特化した制御が行なわれる周期（以下、「全合わせ周期」とも称する）に相当する。これに対して、第２のキャリア周期は、１調整期間単位で直流電源Ｂ１，Ｂ２の出力制御のためのデューティ比を保障するための制御が行なわれる周期（以下、「昇圧比調整周期」とも称する）に相当する。なお、昇圧比調整周期においても、リアクトル電流ＩＬ１，ＩＬ２の変曲点を同一タイミングとするための位相差φの調整が行なわれる。

次に、第１のキャリア周期および第２のキャリア周期における電力変換器５０の動作および制御について詳細に説明する。以下では、代表的な例として、直流電源Ｂ１およびＢ２の両方が力行状態、すなわちリアクトル電流ＩＬ１＞０かつリアクトル電流ＩＬ２＞０である状態での制御について説明する。

図６は、電力変換器５０においてパラレル接続モードにおけるスイッチング損失を低減するための、実施の形態１によるデューティ比制御およびキャリア位相制御による電流位相を説明する波形図である。

（２−１）第１のキャリア周期における制御動作
図６を参照して、時刻Ｔａまでは、スイッチング素子Ｓ１，Ｓ２がオンされるので、直流電源Ｂ１に対して昇圧チョッパ回路の上アーム（第２の電流経路）がオンされた状態となる。このため、リアクトル電流ＩＬ１は下降する。また、スイッチング素子Ｓ２，Ｓ３がオンされるので、直流電源Ｂ２に対しては昇圧チョッパ回路の下アーム（第３の電流経路）がオンされた状態となる。このため、リアクトル電流ＩＬ２は上昇する。すなわち、リアクトル電流ＩＬ１が下降する一方で、リアクトル電流ＩＬ２が上昇する。このとき、電力変換器５０での電流経路は、図４（ｂ）のようになる。図４（ｂ）の状態では、スイッチング素子Ｓ２には、リアクトル電流ＩＬ１およびＩＬ２の差電流が通過することになるため、スイッチング素子Ｓ２の通過電流が小さくなる。

時刻Ｔａにおいて、スイッチング素子Ｓ４がターンオンされることにより、直流電源Ｂ１に対して昇圧チョッパ回路の下アーム（第１の電流経路）がオンされた状態となるので、リアクトル電流ＩＬ１が上昇を開始する。また、スイッチング素子Ｓ２がターンオフすると、直流電源Ｂ２に対して昇圧チョッパ回路の上アーム（第４の電流経路）がオフされた状態となるので、リアクトル電流ＩＬ２が下降を開始する。すなわち、電力変換器５０での電流経路が、図４（ｂ）の状態から、図４（ａ）の状態に変化する。図４（ａ）の状態では、スイッチング素子Ｓ４には、リアクトル電流ＩＬ１およびＩＬ２の差電流が通過することになるため、スイッチング素子Ｓ４の通過電流が小さくなる。

図４（ｂ）の状態でスイッチング素子Ｓ２をターンオフさせることにより、スイッチング素子Ｓ２のターンオフ時の電流、すなわち、ターンオフ損失を低減できる。また、図４（ａ）の状態でスイッチング素子Ｓ４をターンオンさせることにより、スイッチング素子Ｓ４のターンオン時の電流、すなわち、ターンオン損失を低減できる。

したがって、図６に示されるように、リアクトル電流ＩＬ１の上昇タイミングと、リアクトル電流ＩＬ２の下降タイミングとが重なるように、デューティ比Ｄａ１，Ｄｂ１を調整するとともに位相差φ１を調整する。これにより、時刻Ｔａにおいて、スイッチング素子Ｓ２がターンオフされるとともに、スイッチング素子Ｓ４がターンオンされる。なお、リアクトル電流ＩＬ１の上昇タイミングは、第２の電流経路から第１の電流経路へ切換えるときのリアクトル電流ＩＬ１の変曲点に相当し、リアクトル電流ＩＬ２の下降タイミングは、第３の電流経路から第４の電流経路へ切換えるときのリアクトル電流ＩＬ２の変曲点に相当する。

さらに、実施の形態１では、図３の時刻Ｔｂと同様に、時刻Ｔｂにおいて、スイッチング素子Ｓ２がターンオンされるとともに、スイッチング素子Ｓ４がターンオフされる。これにより、リアクトル電流ＩＬ１が再び下降を開始するとともに、リアクトル電流ＩＬ２が再び上昇を開始する。すなわち、電力変換器５０での電流経路が、図４（ａ）の状態から、図４（ｂ）の状態に変化する。リアクトル電流ＩＬ１の下降タイミングと、リアクトル電流ＩＬ２の上昇タイミングとが時刻Ｔｂで一致することによって、時刻Ｔｂにおけるスイッチング素子Ｓ２のターンオン損失およびスイッチング素子Ｓ４のターンオフ損失を低減できる。なお、リアクトル電流ＩＬ１の下降タイミングは、第１の電流経路から第２の電流経路へ切換えるときのリアクトル電流ＩＬ１の変曲点に相当し、リアクトル電流ＩＬ２の上昇タイミングは、第４の電流経路から第３の電流経路へ切換えるときのリアクトル電流ＩＬ２の変曲点に相当する。

このように、第１のキャリア周期では、デューティ比Ｄａ１，Ｄｂ１を調整するとともに、キャリア波ＣＷ１，ＣＷ２間の位相差φを調整することにより、直流電源Ｂ１およびＢ２の両方が力行となる状態では、リアクトル電流ＩＬ１の上昇タイミングとリアクトル電流ＩＬ２の下降タイミングとが重なるとともに、リアクトル電流ＩＬ１の下降タイミングとリアクトル電流ＩＬ２の上昇タイミングとが重なる。すなわち、スイッチング素子Ｓ２のターンオフタイミングと、スイッチング素子Ｓ４のターンオンタイミングとが一致するとともに、スイッチング素子Ｓ２のターンオンタイミングと、スイッチング素子Ｓ４のターンオフタイミングとが一致する。このように、第１のキャリア周期では、リアクトル電流ＩＬ１の２つの変曲点と、リアクトル電流ＩＬ２の２つの変曲点とがそれぞれ同一タイミングとなることによって、図３に示したキャリア位相制御と比較して、スイッチング素子Ｓ１〜Ｓ４でのスイッチング損失がさらに低減されることが理解される。

（２−２）第２のキャリア周期における制御動作
時刻Ｔｂ〜Ｔｅまでの第２のキャリア周期では、第１のキャリア周期および第２のキャリア周期（１調整期間）を通算したデューティ比Ｄａの平均値が、直流電源Ｂ１の出力を制御（電圧／電流制御）するためのデューティ比Ｄａに相当するように、デューティ比Ｄａ２を調整する。同様に、第１のキャリア周期および第２のキャリア周期（１調整期間）を通算したデューティ比Ｄｂの平均値が、直流電源Ｂ２の出力を制御（電流／電圧制御）するためのデューティ比Ｄｂに相当するように、デューティ比Ｄｂ２を調整する。

時刻Ｔｃでは、スイッチング素子Ｓ１がターンオフされるとともに、スイッチング素子Ｓ４がターンオンされる。これにより、直流電源Ｂ１，Ｂ２の各々に対して昇圧チョッパ回路の下アームがオンされた状態となる。これにより、リアクトル電流ＩＬ１およびＩＬ２の両方が上昇する。

時刻Ｔｄにおいて、スイッチング素子Ｓ１がターンオンされるとともに、スイッチング素子Ｓ２がターンオフされることにより、直流電源Ｂ２に対して昇圧チョッパ回路の上アームがオンされた状態となるため、リアクトル電流ＩＬ２が下降を開始する。これにより、時刻Ｔａ以降の状態が再現される。第２のキャリア周期では、上述した時刻Ｔｂと同様に、リアクトル電流ＩＬ１の下降タイミングと、リアクトル電流ＩＬ２の上昇タイミングとが重なるように、位相差φ２を調整する。これにより、時刻Ｔｅにおいて、スイッチング素子Ｓ２がターンオンされるとともに、スイッチング素子Ｓ４がターンオフされる。したがって、第２のキャリア周期では、時刻Ｔｅにおけるスイッチング素子Ｓ２のターンオン損失およびスイッチング素子Ｓ４のターンオフ損失を低減できる。

図７は、実施の形態１に従うデューティ比制御を説明するための図表である。図７には、デューティ比Ｄｂ１およびＤｂ２を、直流電源Ｂ２の出力制御のためのデューティ比Ｄｂに設定する場合（Ｄｂ１＝Ｄｂ２＝Ｄｂ）におけるデューティ比Ｄａ１，Ｄａ２の設定が示される。

図７を参照して、第１のキャリア周期（全合わせ周期）では、デューティ比Ｄａ１およびデューティ比Ｄｂ１の和が１となるように（Ｄａ１＋Ｄｂ１＝１）、デューティ比Ｄａ１を調整する。デューティ比Ｄａ１は、下記（３）式に示すように、デューティ比Ｄｂ１（＝Ｄｂ）に応じて設定される。

Ｄａ１＝１−Ｄｂ１＝１−Ｄｂ ・・・（３）
第２のキャリア周期（昇圧比調整周期）では、デューティ比Ｄａ２は、１調整期間（ｍ個のキャリア周期）を通算したデューティ比Ｄａの平均値が、直流電源Ｂ１の出力制御のためのデューティ比Ｄａに相当するように、デューティ比Ｄａ１に応じて設定される。デューティ比Ｄａ２は、下記（４）式に示すように、デューティ比Ｄａ１に応じて設定される。

Ｄａ２＝（ｍＤａ−ｎＤａ１）／（ｍ−ｎ）＝｛ｍＤａ−ｎ（１−Ｄｂ）｝／（ｍ−ｎ） ・・・（４）
なお、図５に示した動作例（ｍ＝２，ｎ＝１）では、（４）式に基づいて、デューティ比Ｄａ２は、デューティ比Ｄａ２＝２×Ｄａ−（１−Ｄｂ）に設定される。

ここで、図７から理解されるように、第１のキャリア周期における位相差φ１＝１８０度である。一方、第２のキャリア周期における位相差φ２は、デューティ比Ｄａ２，Ｄｂ２、すなわち、デューティ比Ｄａ，Ｄｂに応じて変化する。このため、デューティ比Ｄａ，Ｄｂと位相差φ２との関係を予め求めるとともに、その対応関係を予めマップ（以下、「位相差マップ」とも称する）あるいは関係式（以下、「位相差算出式」とも称する）として制御装置４０に記憶することが可能である。

そして、図５で説明した、パラレル接続モードにおける、直流電源Ｂ１，Ｂ２での電圧／電流制御のためのＰＷＭ制御において、算出されたデューティ比Ｄａ，Ｄｂに基づいて、上記式（３）および式（４）を用いてデューティ比Ｄａ１，Ｄａ２を設定するとともに、デューティ比Ｄｂ１，Ｄｂ２を設定する。また、第１のキャリア周期における位相差φ１＝１８０度に設定するとともに、位相差マップおよび位相差算出式に従って、デューティ比Ｄａ，Ｄｂに基づいて位相差φ２を算出することができる。そして、１調整期間単位で、設定された位相差φ１，φ２を切換えてキャリア波ＣＷ１，ＣＷ２を発生させ、デューティ比Ｄａ１またはＤａ２とキャリア波ＣＷ１との比較に基づくＰＷＭ制御、およびデューティ比Ｄｂ１またはＤｂ２とキャリア波ＣＷ２との比較に基づくＰＷＭ制御を実行する。このようにして、上述した、スイッチング素子Ｓ１〜Ｓ４でのスイッチング損失を低減した高効率の直流電力変換を実現することができる。

なお、図５〜図７では、デューティ比Ｄｂ１，Ｄｂ２を直流電源Ｂ２の出力制御によって算出されるデューティ比Ｄｂに設定し、デューティ比Ｄａ１，Ｄａ２を調整する場合を説明したが、デューティ比Ｄａ１，Ｄａ２を直流電源Ｂ１の出力制御のためのデューティ比Ｄａに設定し、デューティ比Ｄｂ１，Ｄｂ２を調整する場合（第１の変形例）、または、デューティ比Ｄａ１，Ｄａ２およびＤｂ１，Ｄｂ２をそれぞれ調整する場合（第２の変形例）においても、同様のデューティ比制御およびキャリア位相制御を実行できる。

（第１の変形例）
図８は、実施の形態１に従うデューティ比制御の第１の変形例を説明するための図表である。図８には、デューティ比Ｄａ１およびＤａ２を、直流電源Ｂ１の出力制御のためのデューティ比Ｄａに設定する場合（Ｄａ１＝Ｄａ２＝Ｄａ）におけるデューティ比Ｄｂ１，Ｄｂ２の設定が示される。

図８を参照して、第１のキャリア周期（全合わせ周期）では、デューティ比Ｄａ１およびデューティ比Ｄｂ１の和が１となるように、デューティ比Ｄｂ１を調整する。デューティ比Ｄｂ１は、下記（５）式に示すように、デューティ比Ｄａ１（＝Ｄａ）に応じて設定される。

Ｄｂ１＝１−Ｄａ１＝１−Ｄａ ・・・（５）
第２のキャリア周期（昇圧比調整周期）では、デューティ比Ｄｂ２は、１調整期間（ｍ個のキャリア周期）を通算したデューティ比Ｄｂの平均値が、直流電源Ｂ２の出力制御のためのデューティ比Ｄｂに一致するように、デューティ比Ｄｂ１に応じて設定される。デューティ比Ｄｂ２は、下記（６）式に示すように、デューティ比Ｄｂ１に応じて設定される。

Ｄｂ２＝（ｍＤｂ−ｎＤｂ１）／（ｍ−ｎ）＝｛ｍＤｂ−ｎ（１−Ｄａ）｝／（ｍ−ｎ） ・・・（６）
図８に示した動作例（ｍ＝２，ｎ＝１）では、（６）式に基づいて、デューティ比Ｄｂ２は、デューティ比Ｄｂ２＝２×Ｄｂ−（１−Ｄａ）に設定される。

なお、図８から理解されるように、第１のキャリア周期における位相差φ１＝１８０度である。一方、第２のキャリア周期における位相差φ２は、位相差マップおよび位相差算出式に従って、デューティ比Ｄａ，Ｄｂに基づいて算出される。

（第２の変形例）
図９は、実施の形態１に従うデューティ比制御の第２の変形例を説明するための図表である。

図９を参照して、第１のキャリア周期（全合わせ周期）では、デューティ比Ｄａ１およびデューティ比Ｄｂ１の和が１となるように、デューティ比Ｄａ１およびデューティ比Ｄｂ１を調整する。デューティ比Ｄａ１は、下記式（７）に示すように、直流電源Ｂ１の出力制御のためのデューティ比Ｄａと、デューティ比Ｄｂ１を、直流電源Ｂ２の出力制御のためのデューティ比Ｄｂに設定したときのデューティ比Ｄａ１（式（３）参照）とを、任意の比率ｒ（０＜ｒ＜１）：（１−ｒ）で足し合わせた値に設定される。

Ｄａ１＝ｒ×Ｄａ＋（１−ｒ）×（１−Ｄｂ） ・・・（７）
デューティ比Ｄｂ１は、下記式（８）に示すように、直流電源Ｂ２の出力制御のためのデューティ比Ｄｂと、デューティ比Ｄａ１を、直流電源Ｂ１の出力制御のためのデューティ比Ｄａに設定したときのデューティ比Ｄｂ１（式（５）参照）とを、（１−ｒ）：ｒで足し合わせた値に設定される。

Ｄｂ１＝（１−ｒ）×Ｄｂ＋ｒ×（１−Ｄａ） ・・・（８）
第２のキャリア周期（昇圧比調整周期）では、デューティ比Ｄａ２は、１調整期間を通算したデューティ比Ｄａの平均値が、直流電源Ｂ１の出力制御のためのデューティ比Ｄａに一致するように、デューティ比Ｄａ１に応じて設定される。デューティ比Ｄａ２は、下記（９）式に示すように、デューティ比Ｄａ１に応じて設定される。

Ｄａ２＝（ｍＤａ−ｎＤａ１）／（ｍ−ｎ）＝［ｍＤａ−ｎ｛ｒ×Ｄａ＋（１−ｒ）×（１−Ｄｂ）｝］／（ｍ−ｎ）・・・（９）
デューティ比Ｄｂ２は、１調整期間を通算したデューティ比Ｄｂの平均値が、直流電源Ｂ２の出力制御のためのデューティ比Ｄｂに一致するように、デューティ比Ｄｂ１に応じて設定される。デューティ比Ｄｂ２は、下記（１０）式に示すように、デューティ比Ｄｂ１に応じて設定される。

Ｄｂ２＝（ｍＤｂ−ｎＤｂ１）／（ｍ−ｎ）＝［ｍＤｂ−ｎ｛ｒ×Ｄｂ＋（１−ｒ）×（１−Ｄａ）｝］／（ｍ−ｎ）・・・（１０）
図１０に示した動作例（ｍ＝２，ｎ＝１）において、ｒ＝０．５とした場合、デューティ比Ｄａ２＝｛３×Ｄａ−（１−Ｄ２）｝／２に設定される。また、デューティ比Ｄｂ２＝｛３×Ｄｂ−（１−Ｄａ）｝／２に設定される。

このように、第２の変形例では、デューティ比Ｄａ１およびＤｂ１の間で、任意の比率ｒに従ってデューティ比の調整量を分配する。これにより、デューティ比Ｄａ１のみを調整する場合（図７参照）や、デューティ比Ｄｂ１のみを調整する場合（図８参照）と比較して、リアクトル電流ＩＬ１，ＩＬ２の電流波形が、デューティ比制御が非実行であるときの電流波形から大きく変化してしまうのを防ぐことができる。

（直流電源の各動作状態におけるデューティ比制御およびキャリア位相制御）
図５〜図９では、直流電源Ｂ１およびＢ２の両方が力行の状態を説明したが、その他の状態においても、同様のデューティ比制御およびキャリア位相制御を実行できる。

図１０では、直流電源Ｂ１およびＢ２の両方が回生状態である。この状態では、第１のキャリア周期（全合わせ周期）において、リアクトル電流ＩＬ１の下降タイミングと、リアクトル電流ＩＬ２の上昇タイミングとが図中の時刻Ｔａで重なり、かつ、リアクトル電流ＩＬ１の上昇タイミングと、リアクトル電流ＩＬ２の下降タイミングとが図中の時刻Ｔｂで重なるような電流位相となるように、デューティ比Ｄａ１，Ｄｂ２および位相差φ１を調整する。なお、直流電源Ｂ１およびＢ２の両方が回生状態である場合、リアクトル電流ＩＬ１の下降タイミングは、第１の電流経路から第２の電流経路へ切換えるときのリアクトル電流ＩＬ１の変曲点に相当し、リアクトル電流ＩＬ２の上昇タイミングは、第４の電流経路から第３の電流経路へ切換えるときのリアクトル電流ＩＬ２の変曲点に相当する。また、リアクトル電流ＩＬ１の上昇タイミングは、第２の電流経路から第１の電流経路へ切換えるときのリアクトル電流ＩＬ１の変曲点に相当し、リアクトル電流ＩＬ２の下降タイミングは、第３の電流経路から第４の電流経路へ切換えるときのリアクトル電流ＩＬ２の変曲点に相当する。

図１０には、デューティ比Ｄｂ１，Ｄｂ２を、直流電源Ｂ２の出力制御のためのデューティ比Ｄｂに設定し、デューティ比Ｄａ１をデューティ比Ｄｂ１（＝Ｄｂ）に応じて設定する例が示される。なお、図１０から理解されるように、位相差φ１＝１８０度である。これにより、時刻Ｔａにおけるスイッチング素子Ｓ２のターンオン損失およびスイッチング素子Ｓ４のターンオフ損失を低減できる。さらに、時刻Ｔｂにおけるスイッチング素子Ｓ４のターンオン損失およびスイッチング素子Ｔ２のターンオフ損失を低減できる。

第２のキャリア周期（昇圧比調整周期）では、１調整期間を通算したデューティ比Ｄａの平均値が、直流電源Ｂ１の出力制御のためのデューティ比Ｄａに相当するように、デューティ比Ｄａ２は、式（４）を用いて、デューティ比Ｄａ１に応じて設定される。さらに、リアクトル電流ＩＬ１の上昇タイミングと、リアクトル電流ＩＬ２の下降タイミングとが図中の時刻Ｔｅで重なるような電流位相となるように、位相差φ２を調整する。これにより、時刻Ｔｅにおけるスイッチング素子Ｓ４のターンオン損失およびスイッチング素子Ｔ２のターンオフ損失を低減できる。

図１１では、直流電源Ｂ１が回生状態である一方で、直流電源Ｂ２が力行状態である。この状態では、第１のキャリア周期（全合わせ周期）において、リアクトル電流ＩＬ１の上昇タイミングと、リアクトル電流ＩＬ２の上昇タイミングとが図中の時刻Ｔａで重なりかつ、リアクトル電流ＩＬ１の下降タイミングと、リアクトル電流ＩＬ２の下降タイミングとが図中の時刻Ｔｂで重なるような電流位相となるように、デューティ比Ｄａ１，Ｄｂ２および位相差φ１を調整する。なお、直流電源Ｂ１が回生状態である一方で、直流電源Ｂ２が力行状態である場合、リアクトル電流ＩＬ１の上昇タイミングは、第２の電流経路から第１の電流経路へ切換えるときのリアクトル電流ＩＬ１の変曲点に相当し、リアクトル電流ＩＬ２の上昇タイミングは、第４の電流経路から第３の電流経路へ切換えるときのリアクトル電流ＩＬ２の変曲点に相当する。また、リアクトル電流ＩＬ１の下降タイミングは、第２の電流経路から第１の電流経路へ切換えるときのリアクトル電流ＩＬ１の変曲点に相当し、リアクトル電流ＩＬ２の下降タイミングは、第３の電流経路から第４の電流経路へ切換えるときのリアクトル電流ＩＬ２の変曲点に相当する。これにより、時刻Ｔａにおけるスイッチング素子Ｓ１のターンオン損失およびスイッチング素子Ｓ３のターンオフ損失を低減できる。さらに、時刻Ｔｂにおけるスイッチング素子Ｓ３のターンオン損失およびスイッチング素子Ｓ１のターンオフ損失を低減できる。

具体的には、第１のキャリア周期では、デューティ比Ｄａ１とデューティ比Ｄｂ１とが等しくなるように、デューティ比Ｄａ１，Ｄｂ１を調整する。図１１には、デューティ比Ｄｂ１およびＤｂ２を、直流電源Ｂ２の出力制御のためのデューティ比Ｄｂに設定する場合（Ｄｂ１＝Ｄｂ２＝Ｄｂ）におけるデューティ比Ｄａ１，Ｄａ２の設定が示される。デューティ比Ｄａ１は、下記（１１）式に示すように、デューティ比Ｄｂ１（＝Ｄｂ）に応じて設定される。

Ｄａ１＝Ｄｂ１＝Ｄｂ ・・・（１１）
第２のキャリア周期（昇圧比調整周期）では、デューティ比Ｄａ２は、１調整期間（ｍ個のキャリア周期）を通算したデューティ比Ｄａの平均値が、直流電源Ｂ１の出力制御のためのデューティ比Ｄａに一致するように、デューティ比Ｄａ１に応じて設定される。デューティ比Ｄａ２は、下記（１２）式に示すように、デューティ比Ｄａ１に応じて設定される。

Ｄａ２＝（ｍＤａ−ｎＤａ１）／（ｍ−ｎ）＝｛ｍＤａ−ｎＤｂ）｝／（ｍ−ｎ） ・・・（１２）
図１１に示した動作例（ｍ＝２，ｎ＝１）では、（１２）式に基づいて、デューティ比Ｄａ２は、デューティ比Ｄａ２＝２×Ｄａ−Ｄｂに設定される。

図１１から理解されるように、第１のキャリア周期における位相差φ１＝０である。一方、第２のキャリア周期における位相差φ２は、予め制御装置４０に記憶された位相差マップあるいは位相差算出式に従って、デューティ比Ｄａ，Ｄｂに基づいて算出される。そして、１調整期間単位で、設定された位相差φ１，φ２を切換えてキャリア波ＣＷ１，ＣＷ２を発生させ、デューティ比Ｄａ１またはＤａ２とキャリア波ＣＷ１との比較に基づくＰＷＭ制御、およびデューティ比Ｄｂ１またはＤｂ２とキャリア波ＣＷ２との比較に基づくＰＷＭ制御を実行することにより、上述した、スイッチング素子Ｓ１〜Ｓ４でのスイッチング損失を低減した高効率の直流電力変換を実現することができる。

なお、図１１では、デューティ比Ｄｂ１，Ｄｂ２を直流電源Ｂ２の出力制御のためのデューティ比Ｄｂに設定し、デューティ比Ｄａ１，Ｄａ２を調整する場合を説明したが、デューティ比Ｄａ１，Ｄａ２を直流電源Ｂ１の出力制御のためのデューティ比Ｄａに設定し、デューティ比Ｄｂ１，Ｄｂ２を調整する場合（第３の変形例）、あるいは、デューティ比Ｄａ１，Ｄａ２およびＤｂ１，Ｄｂ２をそれぞれ調整する場合（第４の変形例）においても、同様のデューティ比制御およびキャリア位相制御を実行できる。

（第３の変形例）
図１２は、実施の形態１に従うデューティ比制御の第３の変形例を説明するための図表である。図１２には、デューティ比Ｄａ１およびＤａ２を、直流電源Ｂ１の出力制御のためのデューティ比Ｄａに設定する場合（Ｄａ１＝Ｄ２＝Ｄａ）におけるデューティ比Ｄｂ１，Ｄｂ２の設定が示される。

図１２を参照して、第１のキャリア周期（全合わせ周期）では、デューティ比Ｄａ１とデューティ比Ｄｂ１とが等しくなるように、デューティ比Ｄｂ１を調整する。デューティ比Ｄｂ１は、下記（１３）式に示すように、デューティ比Ｄａ１（＝Ｄａ）に応じて設定される。

Ｄｂ１＝Ｄａ１＝Ｄａ ・・・（１３）
第２のキャリア周期（昇圧比調整周期）では、デューティ比Ｄｂ２は、１調整期間（ｍ個のキャリア周期）を通算したデューティ比Ｄｂの平均値が、直流電源Ｂ２の出力制御のためのデューティ比Ｄｂに一致するように、デューティ比Ｄｂ１に応じて設定される。デューティ比Ｄｂ２は、下記（１４）式に示すように、デューティ比Ｄｂ１に応じて設定される。

Ｄｂ２＝（ｍＤｂ−ｎＤｂ１）／（ｍ−ｎ）＝｛ｍＤｂ−ｎＤａ｝／（ｍ−ｎ） ・・・（１４）
図１２に示した動作例（ｍ＝２，ｎ＝１）では、（１４）式に基づいて、デューティ比Ｄｂ２は、デューティ比Ｄｂ２＝２×Ｄｂ−Ｄａに設定される。

なお、図１２から理解されるように、第１のキャリア周期における位相差φ１＝０である。一方、第２のキャリア周期における位相差φ２は、予め制御装置４０に記憶された位相差マップあるいは位相差算出式に従って、デューティ比Ｄａ，Ｄｂに基づいて算出される。

（第４の変形例）
図１３は、実施の形態１に従うデューティ比制御の第４の変形例を説明するための図表である。

図１３を参照して、第１のキャリア周期（全合わせ周期）では、デューティ比Ｄａ１とデューティ比Ｄｂ１とが等しくなるように、デューティ比Ｄａ１およびデューティ比Ｄｂ１を調整する。デューティ比Ｄａ１は、下記式（１５）に示すように、直流電源Ｂ１の出力制御のためのデューティ比Ｄａと、デューティ比Ｄｂ１を、直流電源Ｂ２の出力制御のためのデューティ比Ｄｂに設定したときのデューティ比Ｄａ１（式（１１）参照）とを、任意の比率ｒ：（１−ｒ）で足し合わせた値に設定される。

Ｄａ１＝ｒ×Ｄａ＋（１−ｒ）×Ｄｂ ・・・（１５）
デューティ比Ｄｂ１は、下記式（１６）に示すように、直流電源Ｂ２の出力制御のためのデューティ比Ｄｂと、デューティ比Ｄａ１を、直流電源Ｂ１の出力制御のためのデューティ比Ｄａに設定したときのデューティ比Ｄｂ１（式（１３）参照）とを、（１−ｒ）：ｒで足し合わせた値に設定される。

Ｄｂ１＝（１−ｒ）×Ｄｂ＋ｒ×Ｄａ ・・・（１６）
第２のキャリア周期（昇圧比調整周期）では、デューティ比Ｄａ２は、１調整期間を通算したデューティ比Ｄａの平均値が、直流電源Ｂ１の出力制御のためのデューティ比Ｄａに相当するように、デューティ比Ｄａ１に応じて設定される。デューティ比Ｄａ２は、下記（１７）式に示すように、デューティ比Ｄａ１に応じて設定される。

Ｄａ２＝（ｍＤａ−ｎＤａ１）／（ｍ−ｎ）＝［ｍＤａ−ｎ｛ｒ×Ｄａ＋（１−ｒ）×Ｄｂ｝］／（ｍ−ｎ）・・・（１７）
デューティ比Ｄｂ２は、１調整期間を通算したデューティ比Ｄｂの平均値が、直流電源Ｂ２の出力制御のためのデューティ比Ｄｂに相当するように、デューティ比Ｄｂ１に応じて設定される。デューティ比Ｄｂ２は、下記（１８）式に示すように、デューティ比Ｄｂ１に応じて設定される。

Ｄｂ２＝（ｍＤｂ−ｎＤｂ１）／（ｍ−ｎ）＝［ｍＤｂ−ｎ｛（１−ｒ）×Ｄｂ＋ｒ×Ｄａ）｝］／（ｍ−ｎ）・・・（１８）
図１３に示した動作例（ｍ＝２，ｎ＝１）において、ｒ＝０．５とした場合、デューティ比Ｄａ１＝Ｄｂ１＝（Ｄａ＋Ｄｂ）／２に設定される。また、デューティ比Ｄａ２＝（ｂ２＝（３×Ｄａ−Ｄａ）／２に設定され、デューティ比Ｄｂ２＝（−Ｄａ＋３×Ｄｂ）／３に設定される。

図１４では、直流電源Ｂ１が力行状態である一方で、直流電源Ｂ２が回生状態である。この状態では、第１のキャリア周期（全合わせ周期）において、リアクトル電流ＩＬ１の下降タイミングと、リアクトル電流ＩＬ２の下降タイミングとが図中の時刻Ｔａで重なり、かつ、リアクトル電流ＩＬ１の上昇タイミングと、リアクトル電流ＩＬ２の上昇タイミングとが図中の時刻Ｔｂで重なるような電流位相となるように、デューティ比Ｄａ１，Ｄｂ２および位相差φ１を調整する。なお、直流電源Ｂ１が力行状態である一方で、直流電源Ｂ２が回生状態である場合、リアクトル電流ＩＬ１の下降タイミングは、第１の電流経路から第２の電流経路へ切換えるときのリアクトル電流ＩＬ１の変曲点に相当し、リアクトル電流ＩＬ２の下降タイミングは、第３の電流経路から第４の電流経路へ切換えるときのリアクトル電流ＩＬ２の変曲点に相当する。また、リアクトル電流ＩＬ１の上昇タイミングは、第２の電流経路から第１の電流経路へ切換えるときのリアクトル電流ＩＬ１の変曲点に相当し、リアクトル電流ＩＬ２の上昇タイミングは、第４の電流経路から第３の電流経路へ切換えるときのリアクトル電流ＩＬ２の変曲点に相当する。これにより、時刻Ｔａにおけるスイッチング素子Ｓ３のターンオン損失およびスイッチング素子Ｓ１のターンオフ損失を低減できる。さらに、時刻Ｔｂにおけるスイッチング素子Ｓ１のターンオン損失およびスイッチング素子Ｓ３のターンオフ損失を低減できる。

なお、図１４には、デューティ比Ｄｂ１，Ｄｂ２を、直流電源Ｂ２の出力制御のためのデューティ比Ｄｂに設定し（Ｄｂ１＝Ｄｂ２＝Ｄｂ）、デューティ比Ｄａ１をデューティ比Ｄｂ１（＝Ｄｂ）に応じて設定する例が示される。図１４から理解されるように、位相差φ１＝０である。

第２のキャリア周期（昇圧比調整周期）では、１調整期間を通算したデューティ比Ｄａの平均値が、直流電源Ｂ１の出力制御のためのデューティ比Ｄａに一致するように、デューティ比Ｄａ２は、式（１２）を用いて、デューティ比Ｄａ１に応じて設定される。さらに、リアクトル電流ＩＬ１の上昇タイミングと、リアクトル電流ＩＬ２の上昇タイミングとが図中の時刻Ｔｅで重なるような電流位相となるように、位相差φ２を調整する。これにより、時刻Ｔｅにおけるスイッチング素子Ｓ１のターンオン損失およびスイッチング素子Ｓ３のターンオフ損失を低減できる。

このように、直流電源Ｂ１およびＢ２の力行／回生状態の組み合わせによって、第１のキャリア周期（全合わせ周期）におけるデューティ比Ｄａ１，Ｄｂ１および位相差φ１、および第２のキャリア周期（昇圧比調整周期）におけるデューティ比Ｄａ２，Ｄｂ２および位相差φ２が異なる。したがって、力行／回生状態の組み合わせごとに、上述した、デューティ比算出式を設定するとともに、位相差マップまたは位相差算出式を設定することが好ましい。

このように、実施の形態１に従う電力変換器５０におけるデューティ比制御およびキャリア位相制御では、電力変換器５０の動作状態、具体的には、直流電源Ｂ１，Ｂ２の電流／電圧制御のためのデューティ比、および直流電源Ｂ１，Ｂ２の力行／回生状態に応じて、直流電源Ｂ１，Ｂ２のデューティ比およびキャリア波ＣＷ１，ＣＷ２の間の位相差φを調整する。特に、１調整期間単位で図６および図８から図１４に示した電流位相が実現されるように、デューティ比および位相差φを調整することによって、電力変換器５０の動作状態の変化に対応させて、直流電源Ｂ１およびＢ２間の電力配分に影響を及ぼすことなく、スイッチング素子Ｓ１〜Ｓ４のスイッチング損失が低減された高効率の直流電力変換を実行することができる。

［実施の形態２］
上述のように、実施の形態１に従うデューティ比制御およびキャリア位相制御によれば、電力変換器５０をパラレル接続モードで動作させる場合のスイッチング素子Ｓ１〜Ｓ４のスイッチング損失を低減させることが可能である。実施の形態１に従うデューティ比制御およびキャリア位相制御は、電力変換器５０と回路構成が異なる電力変換器に対しても適用することが可能である。

実施の形態２では、電力変換器５０と回路構成が異なる電力変換器における制御動作、特にデューティ比制御およびキャリア位相制御について説明する。

（回路構成）
図１５は、本発明の実施の形態２に従う電源システムの構成を示す回路図である。

図１５を参照して、電源システム５Ａは、直流電源Ｂ１と、直流電源Ｂ２と、電力変換器１０と、制御装置４０Ａとを備える。実施の形態２に従う電源システム５Ａは、図１に示された電源システム５と比較して、電力変換器５０および制御装置４０に代えて、電力変換器１０および制御装置４０Ａを備える。なお、直流電源Ｂ１およびＢ２は、「第１の直流電源」および「第２の直流電源」にそれぞれ対応する。

電力変換器１０は、高電圧側の電力線ＰＬおよび低電圧側の電力線ＧＬの間の直流電圧ＶＨ（出力電圧ＶＨ）を制御するように構成される。電力線ＧＬは、代表的には、接地配線で構成される。

電力変換器１０は、電力用半導体スイッチング素子Ｓ１〜Ｓ５と、リアクトルＬ１，Ｌ２とを含む。本実施の形態において、電力用半導体スイッチング素子（スイッチング素子）としては、ＩＧＢＴ、電力用ＭＯＳトランジスタあるいは電力用バイポーラトランジスタ等を用いることができる。

スイッチング素子Ｓ１〜Ｓ５は、制御装置４０Ａからの制御信号ＳＧ１〜ＳＧ５にそれぞれ応答して、オンオフを制御することが可能である。具体的には、スイッチング素子Ｓ１〜Ｓ５は、制御信号ＳＧ１〜ＳＧ５がＨレベルのときにオン状態となって、電流経路を形成可能な状態となる。一方で、スイッチング素子Ｓ１〜Ｓ５は、制御信号ＳＧ１〜ＳＧ５がＬレベルのときにオフ状態となって、当該電流経路を遮断する状態となる。

スイッチング素子Ｓ１〜Ｓ４に対しては、逆並列ダイオードＤ１〜Ｄ４がそれぞれ配置されている。ダイオードＤ１〜Ｄ４は、順バイアス時に、電力線ＧＬから電力線ＰＬへ向かう方向（図中、下から上へ向かう方向）の電流経路を形成するように配置される。一方で、ダイオードＤ１〜Ｄ４は、逆バイアス時には、当該電流経路を非形成とする。具体的には、ダイオードＤ１は、ノードＮ１から電力線ＰＬへ向かう方向を順方向とするように接続され、ダイオードＤ２は、電力線ＧＬからノードＮ１へ向かう方向を順方向とするように接続される。同様に、ダイオードＤ３は、電力線ＧＬからノードＮ２へ向かう方向を順方向とするように接続され、ダイオードＤ４は、ノードＮ２から電力線ＰＬへ向かう方向を順方向とするように接続される。

スイッチング素子Ｓ１は、電力線ＰＬおよびノードＮ１の間に電気的に接続される。リアクトルＬ１および直流電源Ｂ１は、ノードＮ１および電力線ＧＬの間に直列に、電気的に接続される。たとえば、リアクトルＬ１は、直流電源Ｂ１の正極端子およびノードＮ１の間に電気的に接続されるとともに、直流電源Ｂ１の負極端子は、電力線ＧＬと電気的に接続される。スイッチング素子Ｓ２は、ノードＮ１および電力線ＧＬの間に電気的に接続される。なお、リアクトルＬ１および直流電源Ｂ１の接続順序を入れ換えても、電気的には等価な回路構成が維持される。

スイッチング素子Ｓ３は、ノードＮ２および電力線ＧＬの間に電気的に接続される。スイッチング素子Ｓ４は、電力線ＰＬおよびノードＮ２の間に電気的に接続される。スイッチング素子Ｓ５は、ノードＮ１およびＮ２の間に電気的に接続される。リアクトルＬ２および直流電源Ｂ２は、電力線ＰＬおよびノードＮ２の間に直列に、電気的に接続される。たとえば、リアクトルＬ２は、直流電源Ｂ２の正極端子および電力線ＰＬの間に電気的に接続されるとともに、直流電源Ｂ２の負極端子は、ノードＮ２と電気的に接続される。なお、リアクトルＬ２および直流電源Ｂ２の接続順序を入れ換えても、電気的には等価な回路構成が維持される。

図１５の構成例では、スイッチング素子Ｓ１およびダイオードＤ１は「第１の半導体素子」に対応し、スイッチング素子Ｓ２およびダイオードＤ２は「第２の半導体素子」に対応し、スイッチング素子Ｓ３およびダイオードＤ３は「第３の半導体素子」に対応する。さらに、スイッチング素子Ｓ４およびダイオードＤ４は「第４の半導体素子」に対応し、スイッチング素子Ｓ５は「第５の半導体素子」に対応する。また、スイッチング素子Ｓ１は「第１のスイッチング素子」に対応し、スイッチング素子Ｓ２は「第２のスイッチング素子」に対応し、スイッチング素子Ｓ３は「第３のスイッチング素子」に対応し、スイッチング素子Ｓ４は「第４のスイッチング素子」に対応し、スイッチング素子Ｓ５は「第５のスイッチング素子」に対応する。さらに、リアクトルＬ１およびＬ２は、「第１のリアクトル」および「第２のリアクトル」にそれぞれ対応する。図１５の例では、スイッチング素子Ｓ１〜Ｓ５のオンオフ制御により、第１〜第５の半導体素子の各々において、電流経路の形成および遮断を制御することができる。

制御装置４０Ａは、たとえば、図示しないＣＰＵおよびメモリを有する電子制御ユニット（ＥＣＵ）によって構成される。制御装置４０Ａは、メモリに記憶されたマップおよびプログラムに基づいて、各センサによる検出値を用いた演算処理を行なうように構成される。あるいは、制御装置４０Ａの少なくとも一部は、電子回路等のハードウェアにより所定の数値・論理演算処理を実行するように構成されてもよい。

制御装置４０Ａは、出力電圧ＶＨを制御するために、スイッチング素子Ｓ１〜Ｓ５のオンオフを制御する制御信号ＳＧ１〜ＳＧ５を生成する。なお、図１５では図示を省略しているが、直流電源Ｂ１の電圧Ｖ［１］および電流Ｉ［１］、直流電源Ｂ２の電圧Ｖ［２］および電流Ｉ［２］、ならびに、出力電圧ＶＨの検出器（電圧センサ）が設けられている。これらの検出器の出力は、制御装置４０Ａへ与えられる。

（電力変換器の動作）
実施の形態２に従う電力変換器１０は、実施の形態１に従う電力変換器５０と同様に、直流電源Ｂ１，Ｂ２と電力線ＰＬ，ＧＬとの間での直流電力変換（ＤＣ／ＤＣ変換）の態様が異なる複数の動作モードを有する。これらの動作モードは、スイッチング素子のオンオフ制御の態様を切換えることによって選択的に適用される。

電力変換器１０の複数の動作モードには、直流電源Ｂ１およびＢ２と電力線ＰＬ，ＧＬとの間で並列にＤＣ／ＤＣ変換を行なうための「パラレル昇圧モード」と、直列接続された直流電源Ｂ１およびＢ２と電力線ＰＬ，ＧＬとの間でＤＣ／ＤＣ変換を行なうための「シリーズ昇圧モード」とが含まれる。パラレル昇圧モードは、実施の形態１および特許文献１での「パラレル接続モード」に対応し、シリーズ昇圧モードは、実施の形態１および特許文献１での「シリーズ接続モード」に対応する。実施の形態２では、基本となるパラレル昇圧モードでの動作について説明する。

（パラレル昇圧モードでの回路動作）
次に、電力変換器１０のパラレル昇圧モードにおける動作および制御について詳細に説明する。電力変換器１０は、パラレル昇圧モードにおいては、直流電源Ｂ１およびＢ２の各々に対して２つの昇圧チョッパ回路を並列に動作させる態様により動作する。すなわち、電力変換器１０は、実施の形態１でのパラレル接続モードと同様に、直流電源Ｂ１およびＢ２と電力線ＰＬ，ＧＬ（負荷３０）との間で並列なＤＣ／ＤＣ変換を行なうことにより、電圧指令値ＶＨ＊に従って出力電圧ＶＨを制御する。

図１５を参照して、電力変換器１０においては、スイッチング素子Ｓ５をオンした場合と、オフした場合との間で、直流電源Ｂ１およびＢ２に対して形成される昇圧チョッパ回路が異なることが特徴である。

電力変換器１０において、スイッチング素子Ｓ５のオフ時には、ノードＮ１およびＮ２が電気的に切り離される。このときの電力変換器１０の等価回路が図１６に示される。

図１６を参照して、スイッチング素子Ｓ５のオフ時には、直流電源Ｂ１に対して、スイッチング素子Ｓ２およびダイオードＤ２を下アームとし、スイッチング素子Ｓ１およびダイオードＤ１を上アームとする昇圧チョッパ回路が形成される。

一方、直流電源Ｂ２に対しては、スイッチング素子Ｓ４およびダイオードＤ４を下アームとし、スイッチング素子Ｓ３およびダイオードＤ３を上アームとする昇圧チョッパ回路が形成される。

図１７には、図１６に示した等価回路図において、直流電源Ｂ１，Ｂ２の下アームオン時における電流経路が示される。

図１７を参照して、スイッチング素子Ｓ２をオンすることにより、直流電源Ｂ１の出力によりリアクトルＬ１にエネルギを蓄積するための電流経路１１１（第１の電流経路）が形成される。すなわち、スイッチング素子Ｓ２は、直流電源Ｂ１に対応して形成される昇圧チョッパ回路の下アームに相当する。

同様に、スイッチング素子Ｓ４をオンすることにより、直流電源Ｂ２の出力によりリアクトルＬ２にエネルギを蓄積するための電流経路１１２（第３の電流経路）が形成される。すなわち、スイッチング素子Ｓ４は、直流電源Ｂ２に対応して形成される昇圧チョッパ回路の下アームに相当する。

図１８には、図１６に示した等価回路図において、直流電源Ｂ１，Ｂ２の上アームオン時における電流経路が示される。

図１８を参照して、スイッチング素子Ｓ２をオフすることにより、スイッチング素子Ｓ１またはダイオードＤ１を経由して、リアクトルＬ１の蓄積エネルギを直流電源Ｂ１からのエネルギとともに電力線ＰＬへ出力するための電流経路１１３（第２の電流経路）が形成される。実施の形態２では、スイッチング素子Ｓ１およびＳ２を相補的にオンオフすることにより、スイッチング素子Ｓ２のオフ期間にスイッチング素子Ｓ１がオンされる。スイッチング素子Ｓ１は、直流電源Ｂ１に対応して形成される昇圧チョッパ回路の上アームに相当する。

同様に、スイッチング素子Ｓ４をオフすることにより、スイッチング素子Ｓ３またはダイオードＤ３を経由して、リアクトルＬ２の蓄積エネルギを直流電源Ｂ２からのエネルギとともに電力線ＰＬへ出力するための電流経路１１４（第４の電流経路）が形成される。実施の形態２では、スイッチング素子Ｓ３およびＳ４を相補的にオンオフするので、スイッチング素子Ｓ４のオフ期間にスイッチング素子Ｓ３がオンする。スイッチング素子Ｓ３は、直流電源Ｂ２に対応して形成される昇圧チョッパ回路の上アームに相当する。

図１７および図１８から理解されるように、電流経路１１１および１１３を交互に形成することによって、直流電源Ｂ１および電力線ＰＬ，ＧＬの間のＤＣ／ＤＣ変換が実行される。同様に、電流経路１１２および１１４を交互に形成することによって、直流電源Ｂ２および電力線ＰＬ，ＧＬの間のＤＣ／ＤＣ変換が実行される。

以下では、直流電源Ｂ１に対応して形成される昇圧チョッパ回路の上アームを「Ｂ１Ｕアーム」とも称し、下アームを「Ｂ１Ｌアーム」と称する。同様に、直流電源Ｂ２に対応して形成される昇圧チョッパ回路の上アームを「Ｂ２Ｕアーム」とも称し、下アームを「Ｂ２Ｌアーム」とも称する。

Ｂ１Ｌアームは、直流電源Ｂ１が力行状態のときにリアクトルＬ１にエネルギを蓄積するための「第１の電流経路」を形成する一方、直流電源Ｂ１が回生状態のときにリアクトルＬ１の蓄積エネルギを直流電源Ｂ１に出力するための「第２の電流経路」を形成する。Ｂ１Ｕアームは、直流電源Ｂ１が力行状態のときにリアクトルＬ１の蓄積エネルギを直流電源Ｂ１のエネルギとともに電力線ＰＬに出力するための「第２の電流経路」を形成する一方で、直流電源Ｂ１が回生状態のときに電力線ＰＬからの出力をリアクトルＬ１にエネルギを蓄積するための「第１の電流経路」を形成する。

また、Ｂ２Ｌアームは、直流電源Ｂ２が力行状態のときにリアクトルＬ２にエネルギを蓄積するための「第３の電流経路」を形成する一方、直流電源Ｂ２が回生状態のときにリアクトルＬ２の蓄積エネルギを直流電源Ｂ２に出力するための「第４の電流経路」を形成する。Ｂ２Ｕアームは、直流電源Ｂ２が力行状態のときにリアクトルＬ２の蓄積エネルギを直流電源Ｂ２のエネルギとともに電力線ＰＬに出力するための「第３の電流経路」を形成する一方で、直流電源Ｂ２が回生状態のときに電力線ＰＬからの出力をリアクトルＬ２にエネルギを蓄積するための「第４の電流経路」を形成する。なお、スイッチング素子Ｓ１〜Ｓ５の各々は、第１および第２の電流経路のいずれか一方と、第３および第４の電流経路のいずれか一方との両方に含まれるように配置される。

図１７から理解されるように、Ｂ１ＬアームおよびＢ２Ｌアームの形成時には、ノードＮ２からＮ１へ向かう電流経路が形成されると、電力線ＰＬから電力線ＧＬへの短絡経路が形成されてしまうため、当該電流経路を遮断する必要がある。同様に、図１８から理解されるように、Ｂ１ＵアームおよびＢ２Ｕアームの形成時には、ノードＮ１からＮ２へ向かう電流経路が形成されると、電力線ＰＬから電力線ＧＬへの短絡経路が形成されてしまうため、当該電流経路を遮断する必要がある。したがって、Ｂ１ＬアームおよびＢ２Ｌアームの形成時、および、Ｂ１ＵアームおよびＢ２Ｕアームの形成時の各々では、スイッチング素子Ｓ５をオフすることによって、上記短絡経路の形成を回避することができる。

一方で、電力変換器１０では、スイッチング素子Ｓ５のオン時には、ノードＮ１およびＮ２が電気的に接続される。このときの電力変換器１０の等価回路が図１９に示される。

図１９を参照して、直流電源Ｂ１に関して、スイッチング素子Ｓ５によってノードＮ２がノードＮ１と電気的に接続されるので、ノードＮ２および電力線ＧＬの間に接続されたスイッチング素子Ｓ３を、直流電源Ｂ１の下アーム（Ｂ１Ｌアーム）として昇圧チョッパ回路を形成することができる。同様に、ノードＮ２および電力線ＰＬの間に電気的に接続されたスイッチング素子Ｓ４を直流電源Ｂ１の上アーム（Ｂ１Ｕアーム）として、昇圧チョッパ回路を形成することができる。

また、直流電源Ｂ２に対しては、ノードＮ１および電力線ＰＬの間に接続されたスイッチング素子Ｓ１を下アーム（Ｂ２Ｌアーム）とし、スイッチング素子Ｓ２を上アーム（Ｂ２Ｕアーム）とした昇圧チョッパ回路を形成することができる。

図２０には、図１９に示した等価回路図において、直流電源Ｂ１，Ｂ２の下アームオン時における電流経路が示される。

図２０（ａ）を参照して、スイッチング素子Ｓ３，Ｓ５をオンすることにより、直流電源Ｂ１の出力によりリアクトルＬ１にエネルギを蓄積するための電流経路１１５（第１の電流経路）が形成される。一方で、図２０（ｂ）に示されるように、スイッチング素子Ｓ１，Ｓ５をオンすることにより、直流電源Ｂ２の出力によりリアクトルＬ２にエネルギを蓄積するための電流経路１１６（第３の電流経路）が形成される。

図２１には、図１９に示した等価回路図において、直流電源Ｂ１，Ｂ２の上アームオン時における電流経路が示される。

図２１（ａ）を参照して、直流電源Ｂ１に関して、スイッチング素子Ｓ５がオンされた状態でスイッチング素子Ｓ３をオフすることにより、スイッチング素子Ｓ４またはダイオードＤ４を経由してリアクトルＬ１の蓄積エネルギを直流電源Ｂ１からのエネルギとともに電力線ＰＬへ出力するための電流経路１１７（第２の電流経路）が形成される。上述のように、スイッチング素子Ｓ３およびＳ４は相補的にオンオフされるので、スイッチング素子Ｓ３によってＢ１Ｌアームを形成するとともに、スイッチング素子Ｓ４によってＢ１Ｕアームを形成することができる。

図２１（ｂ）を参照して、直流電源Ｂ２に関しては、スイッチング素子Ｓ５がオンされた状態でスイッチング素子Ｓ１をオフすることにより、スイッチング素子Ｓ２またはダイオードＤ２を経由してリアクトルＬ２の蓄積エネルギを直流電源Ｂ２からのエネルギとともに電力線ＰＬへ出力するための電流経路１１８（第４の電流経路）が形成される。上述のように、スイッチング素子Ｓ１およびＳ２は相補的にオンオフされるので、スイッチング素子Ｓ１によってＢ２Ｌアームを形成するとともに、スイッチング素子Ｓ２によってＢ２Ｕアームを形成することができる。

図２２には、スイッチング素子Ｓ５のオフ時およびオン時にそれぞれ形成される昇圧チョッパ回路の各アームとスイッチング素子のオンオフとの対応関係が示される。

図２２を参照して、スイッチング素子Ｓ５のオフ時（図１６〜図１８）に形成される昇圧チョッパ回路における各アームを「第１アーム」と称し、スイッチング素子Ｓ５のオン時（図１９〜図２１）に形成される昇圧チョッパ回路の各アームを「第２アーム」と称することとする。

スイッチング素子Ｓ５のオフ時、すなわち第１アームの形成時には、直流電源Ｂ１に対して、上述のように、スイッチング素子Ｓ２のオンによってＢ１Ｌアームがオンされる一方で、スイッチング素子Ｓ１のオン（スイッチング素子Ｓ２のオフ）によってＢ１Ｕアームがオンされる。また、直流電源Ｂ２に対しては、スイッチング素子Ｓ４のオンによってＢ２Ｌアームがオンされる一方で、スイッチング素子Ｓ３のオン（スイッチング素子Ｓ４のオフ）によってＢ２Ｕアームがオンされる。

一方で、スイッチング素子Ｓ５のオン時、すなわち第２アームの形成時には、直流電源Ｂ１に対して、上述のように、スイッチング素子Ｓ３のオンによってＢ１Ｌアームがオンされる一方で、スイッチング素子Ｓ４のオン（スイッチング素子Ｓ３のオフ）によってＢ１Ｕアームがオンされる。また、直流電源Ｂ２に対しては、スイッチング素子Ｓ１のオンによってＢ２Ｌアームがオンされる一方で、スイッチング素子Ｓ２のオン（スイッチング素子Ｓ１のオフ）によってＢ２Ｕアームがオンされる。

このように、第１アームおよび第２アームのいずれにおいても、スイッチング素子Ｓ１およびＳ２を相補的にオンオフするとともに、スイッチング素子Ｓ３およびＳ４を相補的にオンオフすることにより、直流電源Ｂ１およびＢ２の各々に対して、上アームおよび下アームが交互にオンオフされるように制御することができる。

実施の形態２に従う電力変換器１０のパラレル昇圧モードでは、図２２に示された第１アームおよび第２アームを併用してＤＣ／ＤＣ変換を実行する。ただし、図２２に示したように、各スイッチング素子Ｓ１〜Ｓ５は、直流電源Ｂ１，Ｂ２の一方に対して第１アームとして動作するとともに、直流電源Ｂ１，Ｂ２の他方に対して第２アームとして動作する。このような、第１アームおよび第２アーム間の干渉により、第２アームを適用できる期間が限定される点に留意する必要がある。

具体的には、直流電源Ｂ１，Ｂ２の一方について第２アームをオンすると、直流電源Ｂ１，Ｂ２の他方に対しては、上下反対側の第１アームがオンされることになる。たとえば、スイッチング素子Ｓ３，Ｓ５をオンして第２アームのうちのＢ１Ｌアームをオンすると（図２０（ａ））、スイッチング素子Ｓ３のオンに応じて、図１８と同様に、直流電源Ｂ２に対しては第１アームのうちのＢ２Ｕアームがオンされる。反対に、スイッチング素子Ｓ４，Ｓ５のオンによって第２アームのうちのＢ１Ｕアームをオンすると（図２１（ａ））、図１７と同様に、直流電源Ｂ２に対しては第１アームのうちのＢ２Ｌアームがオンする。

図２０（ａ），（ｂ）からも理解されるように、第２アームの形成時に、Ｂ１ＬアームおよびＢ２Ｌアームの両方をオンした場合には、オン状態のスイッチング素子Ｓ１，Ｓ３，Ｓ５を経由して、電力線ＰＬおよびＧＬ間に短絡経路が形成されてしまう。このため、上述のように、Ｂ１ＬアームおよびＢ２Ｌアームの両方をオンする場合には、スイッチング素子Ｓ５のオフによって、第１アーム（図１７）を適用することが必要である。

同様に、図２１（ａ），（ｂ）からも理解されるように、第２アームの形成時に、Ｂ１ＵアームおよびＢ２Ｕアームの両方をオンした場合には、オン状態のスイッチング素子Ｓ４，Ｓ５，Ｓ２を経由して、電力線ＰＬおよびＧＬ間に短絡経路が形成されてしまう。このため、上述のように、Ｂ１ＵアームおよびＢ２Ｕアームの両方をオンする場合には、スイッチング素子Ｓ５のオフによって、第１アーム（図１８）を適用することが必要である。

したがって、第２アームを使用できる期間は、直流電源Ｂ１，Ｂ２の間で、上アームへの指令（オン／オフ）と下アームへの指令（オン／オフ）とが異なる期間に限定される。すなわち、直流電源Ｂ１に対して上アームオンが指令されている一方で直流電源Ｂ２に対して下アームオンが指令されている期間、または、直流電源Ｂ１に対して下アームオンが指令されている一方で直流電源Ｂ２に対して上アームオンが指令されている期間に限って、第２アームを使用することができる。

図２３には、パラレル昇圧モードにおけるスイッチング素子Ｓ１〜Ｓ５の各々についてのオンオフ制御のための論理演算式が示される。

図２３を参照して、制御パルス信号ＳＤ１は、直流電源Ｂ１に対応する昇圧チョッパ回路における下アームをオンオフ制御するための制御パルス信号に相当する。すなわち、制御パルス信号ＳＤ１のＨレベル時には、直流電源Ｂ１に対する下アームオンが指示される。制御パルス信号ＳＤ１のＨレベル期間が長くなる程、直流電源Ｂ１からの出力が増加することになる。

制御パルス信号／ＳＤ１は、制御パルス信号ＳＤ１の反転信号である。すなわち、制御パルス信号／ＳＤ１のＨレベル時には、直流電源Ｂ１に対する上アームオンが指示される。制御パルス信号／ＳＤ１のＨレベル期間（すなわち、制御パルス信号ＳＤ１のＬレベル期間）が長くなる程、直流電源Ｂ１からの出力が減少することになる。

同様に、制御パルス信号ＳＤ２は、直流電源Ｂ２に対応する昇圧チョッパ回路における下アームをオンオフ制御するための制御パルス信号に相当し、制御パルス信号／ＳＤ２は、制御パルス信号ＳＤ２の反転信号である。すなわち、制御パルス信号ＳＤ２のＨレベル時には、直流電源Ｂ２の下アームオンが指示される一方で、制御パルス信号／ＳＤ２のＨレベル時には、直流電源Ｂ２の上アームオンが指示される。そして、制御パルス信号ＳＤ２のＨレベル期間が長くなる程、直流電源Ｂ２からの出力が増加する一方で、制御パルス信号／ＳＤ１のＨレベル期間（すなわち、制御パルス信号ＳＤ２のＬレベル期間）が長くなる程、直流電源Ｂ１からの出力が減少することになる。

電力変換器１０のパラレル昇圧モードでは、スイッチング素子Ｓ２は、制御パルス信号ＳＤ１に対応してオンオフ制御されるとともに、スイッチング素子Ｓ１は、制御パルス信号／ＳＤ１に応答してオンオフされる。さらに、スイッチング素子Ｓ４は、制御パルス信号ＳＤ２に応じてオンオフ制御されるとともに、スイッチング素子Ｓ３は制御パルス信号／ＳＤ２に応答してオンオフされる。さらに、スイッチング素子Ｓ５は、制御パルス信号ＳＤ１およびＳＤ２の排他的論理和（ｘｏｒ）に従ってオンオフ制御される。

制御パルス信号ＳＤ１およびＳＤ２の論理レベルが等しいとき（すなわち、ＳＤ１＝ＳＤ２＝Ｈ、または、ＳＤ１＝ＳＤ２＝Ｌ）である場合には、スイッチング素子Ｓ５はオフされる。すなわち、スイッチング素子Ｓ２，Ｓ４のオンオフ状態が同一であるときには、スイッチング素子Ｓ５がオフされる。このとき、直流電源Ｂ１，Ｂ２のそれぞれに対して、第１アームを用いた昇圧チョッパ回路が構成される。

したがって、第１アームを用いる場合には、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが等しいので、スイッチング素子Ｓ２，Ｓ４は共通にオンオフされることが理解される。さらに、スイッチング素子Ｓ１，Ｓ３についても共通にオンオフされる。さらに、スイッチング素子Ｓ１，Ｓ３のペアと、スイッチング素子Ｓ２，Ｓ４のペアとは、相補的にオンオフされることになる。したがって、スイッチング素子Ｓ１およびＳ２の相補的なオンオフ、ならびに、スイッチング素子Ｓ３およびＳ４の相補的なオンオフは確保されている。

一方で、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが異なる場合（すなわち、ＳＤ１＝Ｈ，ＳＤ２＝Ｌ、または、ＳＤ１＝Ｌ，ＳＤ２＝Ｈ）には、スイッチング素子Ｓ５がオンされる。すなわち、スイッチング素子Ｓ２，Ｓ４のオンオフ状態が異なるときには、スイッチング素子Ｓ５がオンされる。このとき、直流電源Ｂ１，Ｂ２のそれぞれに対して、第２アームを用いた昇圧チョッパ回路が構成される。

したがって、第２アームを用いる場合には、スイッチング素子Ｓ２，Ｓ３が共通にオンオフされるとともに、スイッチング素子Ｓ１，Ｓ４が共通にオンオフされる。そして、スイッチング素子Ｓ１，Ｓ３のペアと、スイッチング素子Ｓ２，Ｓ４のペアとは、相補的にオンオフされることになる。したがって、第２アームの使用時にも、スイッチング素子Ｓ１およびＳ２の相補的なオンオフ、ならびに、スイッチング素子Ｓ３およびＳ４の相補的なオンオフは確保されている。

このように、図２３に示した論理演算式に従って、スイッチング素子Ｓ１〜Ｓ５のオンオフを、制御パルス信号ＳＤ１，ＳＤ２に応じて制御することにより、第１アームを用いる昇圧チョッパ回路と、第２アームを形成する用いる昇圧チョッパ回路とを自動的に選択しながら、パラレル昇圧モードにおけるＤＣ／ＤＣ変換を実行することができる。特に、スイッチング素子Ｓ５によるノードＮ１，Ｎ２間の電流経路の形成／遮断の制御によって、電力線ＰＬ，ＧＬ間に短絡経路が形成されることを回避しながら、第１アームおよび第２アームを切換えることができる。

図２４は、電力変換器１０のパラレル昇圧モード時における直流電源Ｂ１，Ｂ２の出力制御例を説明するため機能ブロック図である。なお、図２４中の各機能ブロックについて、制御装置４０Ａによるソフトウェア処理および／またはハードウェア処理によってその機能が実現されるものとする。

図２４を参照して、パラレル昇圧モードでは、実施の形態１のパラレル接続モードと同様に、直流電源Ｂ１およびＢ２の一方の出力を、出力電圧ＶＨの電圧偏差ΔＶ（ΔＶ＝ＶＨ＊−ＶＨ）を補償するように制御（電圧制御）するとともに、直流電源Ｂ１およびＢ２の他方の出力を、電流Ｉ［１］またはＩ［２］の電流偏差を補償するように制御（電流制御）することができる。たとえば、電流制御の指令値（Ｉｏ＊）は、当該電源の出力電力を制御するように設定することができる。

一例として、パラレル昇圧モードにおけるコンバータ制御部２５０は、直流電源Ｂ１の出力を電圧制御する一方で、直流電源Ｂ２の出力を電流制御するように、電力変換器１０を制御する。この場合には、直流電源Ｂ２の電力指令値Ｐ［２］＊および電圧Ｖ［２］を用いて、Ｉｏ＊＝Ｐ［２］＊／Ｖ［２］に設定すると、直流電源Ｂ２の入出力電圧を電力指令値Ｐ［２］＊に従って制御することができる。

コンバータ制御部２５０は、減算部２５２，２５４と、直流電源Ｂ１の出力を制御するためのコントローラ２１０と、直流電源Ｂ２の出力を制御するためのコントローラ２２０と、ＰＷＭ制御部２３０と、キャリア波発生部２４０とを含む。

減算部２５２は、電圧制御のための電圧偏差ΔＶを演算する（ΔＶ＝ＶＨ＊−ＶＨ）。コントローラ２１０は、電圧偏差ΔＶを補償するためのフィードバック制御（たとえばＰＩ制御）によって、直流電源Ｂ１の出力デューティ比ＤＴ１（以下、単にデューティ比ＤＴ１と称する）を演算する。なお、直流電源Ｂ１の出力電圧Ｖ［１］および電圧指令値ＶＨ＊の電圧比から求められる理論昇圧比をさらに反映して、デューティ比ＤＴ１を演算することも可能である。

減算部２５４は、電流制御のための電流偏差ΔＩを演算する（ΔＩ＝Ｉｏ＊−Ｉ［２］）。コントローラ２２０は、電圧偏差ΔＶを補償するためのフィードバック制御（たとえば、ＰＩ制御）によって、直流電源Ｂ２の出力デューティ比ＤＴ２（以下、単にデューティ比ＤＴ２と称する）を演算する。なお、直流電源Ｂ２の出力電圧Ｖ［２］および電圧指令値ＶＨ＊の電圧比から求められる理論昇圧比をさらに反映して、デューティ比ＤＴ２を演算することも可能である。

キャリア波発生部２４０は、直流電源Ｂ１の制御に用いるキャリア波ＣＷ１および、直流電源Ｂ２の制御に用いるＣＷ２を発生する。ＰＷＭ制御部２３０は、デューティ比ＤＴ１およびキャリア波ＣＷ１の比較に基づくＰＷＭ制御と、キャリア波ＣＷ２およびデュー
ティ比ＤＴ２との比較に基づくＰＷＭ制御との組合せにより、制御信号ＳＧ１〜ＳＧ５を生成する。キャリア波ＣＷ１およびＣＷ２は、スイッチング周波数に相当する同一周波数を有する。

図２５には、パラレル接続モードにおけるＰＷＭ制御部２３０の動作を説明するための波形図が示される。

図２５を参照して、直流電源Ｂ１に対して、制御パルス信号ＳＤ１，／ＳＤ１は、キャリア波ＣＷ１とデューティ比ＤＴ１との電圧比較に基づくＰＷＭ制御によって生成される。ＤＴ１＞ＣＷ１の期間では、制御パルス信号ＳＤ１がＨレベルに設定される一方で、ＣＷ１＜ＤＴ１の期間では、制御パルス信号ＳＤ１がＬレベルに設定される。したがって、デューティ比ＤＴ１の上昇に応じて、制御パルス信号ＳＤ１のＨレベル期間が長くなり、制御パルス信号／ＳＤ１のＬレベル期間が短くなる。上述のように、制御パルス信号ＳＤ１のＨレベル期間には、直流電源Ｂ１の下アームオンが指令されるので、デューティ比ＤＴ１の上昇に応じて直流電源Ｂ１の出力が増加する一方で、デューティ比ＤＴ１の低下に応じて直流電源Ｂ１の出力が減少する。このように、直流電源Ｂ１からの出力制御のための制御パルス信号ＳＤ１に基づいて、スイッチング素子Ｓ２のオン期間およびオフ期間の比率が制御される。

同様に、直流電源Ｂ２に対しても、デューティ比ＤＴ２とキャリア波ＣＷ２との電圧比較に基づくＰＷＭ制御よって、制御パルス信号ＳＤ２，／ＳＤ２が生成される。制御パルス信号ＳＤ１，／ＳＤ１と同様に、ＤＴ２＞ＣＷ２の期間では、制御パルス信号ＳＤ２がＨレベルに設定される一方で、ＣＷ２＜ＤＴ２の期間では、制御パルス信号ＳＤ２はＬレベルに設定される。制御パルス信号ＳＤ２のＨレベル期間には、直流電源Ｂ２の下アームオンが指令されるため、デューティ比ＤＴ２の上昇に応じて直流電源Ｂ２の出力が増加する一方で、デューティ比ＤＴ２の低下に応じて直流電源Ｂ２の出力が減少する。このように、直流電源Ｂ２からの出力制御のための制御パルス信号ＳＤ２に基づいて、スイッチング素子Ｓ４のオン期間およびオフ期間の比率が制御される。

制御信号ＳＧ１〜ＳＧ５は、図２３に示された論理演算式に従って、上記ＰＷＭ制御によって得られた制御パルス信号ＳＤ１，／ＳＤ１，ＳＤ２，／ＳＤ２に応じて生成される。ここで、図２３に示した論理式に従えば、制御パルス信号ＳＤ１のＨ／Ｌレベルと、制御パルス信号ＳＤ２のＨ／Ｌレベルとの組合せに応じて、スイッチング素子Ｓ１〜Ｓ５のスイッチングパターンは、図２６に示す４通りに限定される。

図２６は、パラレル昇圧モードにおけるスイッチング素子Ｓ１〜Ｓ５のオンオフパターン（スイッチングパターン）の一覧を示す図表である。

図２５を参照して、時刻ｔ０〜ｔ１間では、ＳＤ１＝ＳＤ２＝Ｈである。このとき、図２６に示されるように、制御信号ＳＧ１＝ＳＧ３＝ＳＧ５＝Ｌとなる一方で、ＳＧ２＝ＳＧ４＝Ｈとなる。したがって、スイッチング素子Ｓ５がオフされて、第１アームを用いた昇圧チョッパ回路が形成される下で、スイッチング素子Ｓ１，Ｓ３がオフする一方で、スイッチング素子Ｓ２，Ｓ４がオンする。

このとき、図２２から理解されるように、第１アームのうちのＢ１ＬアームおよびＢ２Ｌアームがオンされる。すなわち、直流電源Ｂ１およびＢ２の各々に対して下アームオンが指令される。したがって、時刻ｔ０〜ｔ１間では、リアクトル電流ＩＬ１およびＩＬ２の両方が上昇する。なお、図１５の回路構成から明らかなとおり、リアクトル電流ＩＬ１は直流電源Ｂ１の電流Ｉ［１］に相当し、リアクトル電流ＩＬ２は直流電源Ｂ１の電流Ｉ［２］に相当する。

再び図２５を参照して、時刻ｔ１において制御パルス信号ＳＤ２がＨレベルからＬレベルへ変化するため、時刻ｔ１〜ｔ２間では、ＳＤ１＝Ｈ、かつ、ＳＤ２＝Ｌである。このとき、図２６に示されるように、制御信号ＳＧ２＝ＳＧ３＝ＳＧ５＝Ｈとなる一方で、ＳＧ１＝ＳＧ４＝Ｌとなる。したがって、スイッチング素子Ｓ５がオンされて、第２アームを用いた昇圧チョッパ回路が形成される下で、スイッチング素子Ｓ２，Ｓ３がオンする一方で、スイッチング素子Ｓ１，Ｓ４がオフする。

このとき、図２２から理解されるように、第１アームのうちのＢ１ＬアームおよびＢ２Ｕアームがオンされる。すなわち、直流電源Ｂ１に対して下アームオンが指令される一方で、直流電源Ｂ２に対して上アームオンが指令される。したがって、時刻ｔ１〜ｔ２間では、リアクトル電流ＩＬ１が上昇する一方で、リアクトル電流ＩＬ２は低下する。

再び図２５を参照して、時刻ｔ２において制御パルス信号ＳＤ１がＨレベルからＬレベルへ変化するため、時刻ｔ２〜ｔ３間では、ＳＤ１＝ＳＤ２＝Ｌである。このとき、図２６に示されるように、制御信号ＳＧ２＝ＳＧ４＝ＳＧ５＝Ｌとなる一方で、ＳＧ１＝ＳＧ３＝Ｈとなる。したがって、スイッチング素子Ｓ５がオフされて第１アームを用いる昇圧チョッパ回路が形成される下で、スイッチング素子Ｓ１，Ｓ３がオンする一方で、スイッチング素子Ｓ２，Ｓ４がオフする。

このとき、図２２から理解されるように、第１アームのうちのＢ１ＵアームおよびＢ２Ｕアームがオンされる。すなわち、直流電源Ｂ１およびＢ２の各々に対して上アームオンが指令される。したがって、時刻ｔ２〜ｔ３間では、リアクトル電流ＩＬ１およびＩＬ２の両方が低下する。

再び図２５を参照して、時刻ｔ３において制御パルス信号ＳＤ１がＬレベルからＨレベルへ変化するため、時刻ｔ３〜ｔ４間では、ＳＤ１＝Ｈ、かつ、ＳＤ２＝Ｌである。したがって、時刻ｔ０〜ｔ１間におけるスイッチングパターンが再現されることにより、第１アームの使用下で、リアクトル電流ＩＬ１が上昇する一方で、リアクトル電流ＩＬ２が低下するように、スイッチング素子Ｓ１〜Ｓ５が制御される。

なお、図２５の動作例では、ＤＴ１＞ＤＴ２であるため、時刻ｔ０〜ｔ１間とは反対にＳＤ１＝Ｌ、かつ、ＳＤ２＝Ｈとなる期間が存在していないが、当該期間においては、図２６に示されるように、制御信号ＳＧ１＝ＳＧ４＝ＳＧ５＝Ｈとなる一方で、ＳＧ２＝ＳＧ３＝Ｌとなる。したがって、スイッチング素子Ｓ５がオンされて、第２アームを用いる昇圧チョッパ回路が形成される下で、スイッチング素子Ｓ１，Ｓ４がオンする一方で、スイッチング素子Ｓ２，Ｓ３がオフする。

このとき、図２２から理解されるように、第２アームのうちのＢ１ＵアームおよびＢ２Ｌアームがオンされる。すなわち、直流電源Ｂ２に対して下アームオンが指令される一方で、直流電源Ｂ１に対して上アームオンが指令される。したがって、当該期間では、リアクトル電流ＩＬ２が上昇する一方で、リアクトル電流ＩＬ１が低下するように、スイッチング素子Ｓ１〜Ｓ５が制御されることが理解される。

図２５での時刻ｔ４以降についても、デューティ比ＤＴ１，ＤＴ２に応じたＰＷＭ制御によって、図２６に示されたスイッチングパターンに従って、スイッチング素子Ｓ１〜Ｓ５を同様に制御することができる。

このように、実施の形態２に従う電力変換器１０によれば、パラレル昇圧モードにおいて、直流電源Ｂ１，Ｂ２の出力制御のデューティ比ＤＴ１およびＤＴ２に応じて、図２３に示した論理式に従って、スイッチング素子Ｓ１〜Ｓ５がオンオフ制御される。これにより、第１アームを用いる昇圧チョッパ回路が形成される期間と、第２アームを用いる昇圧チョッパ回路が形成される期間とを自動的に切換えながら、直流電源Ｂ１およびＢ２が、電力線ＰＬ，ＧＬに対して並列にＤＣ／ＤＣ変換を実行することができる。

特に、デューティ比ＤＴ１，ＤＴ２に基づく直流電源Ｂ１およびＢ２からの出力制御によって、直流電源Ｂ１，Ｂ２の一方を電圧制御（ＶＨ→ＶＨ＊）するとともに、直流電源Ｂ１，Ｂ２の他方を電流制御（Ｉ［１］またはＩ［２］→Ｉｏ＊）するように、電力変換器１０を制御することができる。これにより、パラレル昇圧モードでは、負荷３０への入出力電力（電力変換器１０全体の入出力電力）のうちの、電流制御される直流電源の入出力電力を制御することが可能となる。

すなわち、電力変換器１０は、パラレル昇圧モードでは、実施の形態１に従う電力変換器５０におけるパラレル接続モードと同様に、直流電源Ｂ１およびＢ２間の電力配分を制御するとともに、出力電圧ＶＨを電圧指令値ＶＨ＊に制御することができる。

（パラレル昇圧モードでのスイッチング損失低減のための制御動作）
上述のように、実施の形態２に従う電力変換器１０をパラレル昇圧モードで動作させる場合には、直流電源Ｂ１および直流電源Ｂ２のそれぞれについてＰＷＭ制御が並列に実行される。電力変換器１０におけるパラレル昇圧モードにおいても、実施の形態１に従う電力変換器５０におけるパラレル接続モードと同様に、デューティ比制御およびキャリア位相制御を実行することによって、ＤＣ／ＤＣ変換におけるスイッチング損失を低減することが可能である。

図２７は、実施の形態２に従う電力変換器１０に対するデューティ比制御およびキャリア位相制御の適用を説明するための波形図である。

実施の形態２に従う電力変換器１０では、実施の形態１に従う電力変換器５０と同様に、複数のキャリア周期を１調整期間として、当該１調整期間を通算したデューティ比ＤＴ１，ＤＴ２の平均値がそれぞれ、直流電源Ｂ１，Ｂ２の電圧／電流制御のためのデューティ比に相当するように、デューティ比ＤＴ１，ＤＴ２を調整する。すなわち、１調整期間単位で、直流電源Ｂ１，Ｂ２の電圧／電流制御のためのデューティ比を保障することにより、デューティ比ＤＴ１，ＤＴ２を変化させても直流電源Ｂ１およびＢ２間の電力配分に影響を生じさせないようにする。

具体的には、実施の形態１におけるデューティ比制御と同様に、ｍ個のキャリア周期を１調整期間とし、当該１調整期間を、ｎ個の第１のキャリア周期（全合わせ周期）と、（ｍ−ｎ）個の第２のキャリア周期（昇圧比調整周期）とから構成する。図２７では、説明の簡素化のため、ｍ＝２とし、かつ、ｎ＝１としたときの電力変換器５０の動作例を示している。すなわち、図２７は、第１のキャリア周期と第２のキャリア周期とが交互に形成される例を示している。

第１のキャリア周期（全合わせ周期）では、リアクトル電流ＩＬ１の２つの変曲点（極大点および極小点）と、リアクトル電流ＩＬ２の２つの変曲点とがそれぞれ同一タイミングとなるように、デューティ比ＤＴ１，ＤＴ２を調整するとともに、キャリア波ＣＷ１，ＣＷ２間の位相差φを調整する。図２７では、第１のキャリア周期における直流電源Ｂ１のデューティ比をＤＴ１１とし、直流電源Ｂ２のデューティ比をＤＴ２１とする。また、第１のキャリア周期における位相差をφ１とする。

一方、第２のキャリア周期（昇圧比調整周期）では、１調整期間におけるデューティ比ＤＴ１，ＤＴ２の通算値がそれぞれ、直流電源Ｂ１，Ｂ２の電圧／電流制御のためのデューティ比に相当するように、第１のキャリア周期におけるデューティ比ＤＴ１１，ＤＴ２１に基づいて、デューティ比ＤＴ１，ＤＴ２を調整する。図２７では、第２のキャリア周期における直流電源Ｂ１のデューティ比をＤＴ１２とし、直流電源Ｂ２のデューティ比をＤＴ２２とする。さらに、リアクトル電流ＩＬ１の２つの変曲点の一方と、リアクトル電流ＩＬ２の２つの変曲点の一方とが同一タイミングとなるように、調整されたデューティ比ＤＴ１２，ＤＴ２２に応じて位相差φを調整する。第２のキャリア周期における位相差をφ２とする。

次に、第１のキャリア周期および第２のキャリア周期における電力変換器１０の動作および制御について詳細に説明する。以下では、代表的な例として、直流電源Ｂ１およびＢ２の両方が力行状態、すなわちリアクトル電流ＩＬ１＞０かつリアクトル電流ＩＬ２＞０である状態での制御について説明する。

図２８は、電力変換器１０においてパラレル昇圧モードにおけるスイッチング損失を低減するための、実施の形態２によるデューティ比制御およびキャリア位相制御による電流位相を説明する波形図である。

（１）第１のキャリア周期における制御動作
図２８を参照して、時刻Ｔ１までは、スイッチング素子Ｓ５がオンされるので、第２アームを用いた昇圧チョッパ回路が形成される下で、スイッチング素子Ｓ１，Ｓ４がオンする一方で、スイッチング素子Ｓ２，Ｓ３がオフする。これにより、第２アームのうちのＢＩＵアームおよびＢ２Ｌアームがオンされる。したがって、時刻Ｔ１までは、リアクトル電流ＩＬ１が下降する一方で、リアクトル電流ＩＬ２は上昇する。このとき、電力変換器５０での電流経路は、図２９のようになる。図２９から理解されるように、スイッチング素子Ｓ１およびＳ４は、直流電源Ｂ１の上アームとしてスイッチング素子Ｓ５を経由して、ノードＮ１および電力線ＰＬの間に電気的に並列接続される構成となる。さらに、スイッチング素子Ｓ１およびＳ４は、直流電源Ｂ２の下アームとしては、スイッチング素子Ｓ５およびリアクトルＬ２を経由して、直流電源Ｂ２の正極端子および負極端子間に電気的に並列接続される。この結果、Ｂ１ＵアームおよびＢ２Ｌアームの各々について、２個のスイッチング素子による電流経路が並列に存在することになる。図２９の状態では、スイッチング素子Ｓ４には、リアクトル電流ＩＬ１およびＩＬ２の差電流が通過することになるため、スイッチング素子Ｓ４の通過電流が小さくなる。

時刻Ｔ１において、スイッチング素子Ｓ３がターンオンされることにより、第２アームのうちのＢ１Ｌアームがオンされるため、リアクトル電流ＩＬ１が上昇を開始する。また、スイッチング素子Ｓ２がターンオフすると、第２アームのうちのＢ２Ｕアームがオンされるため、リアクトル電流ＩＬ２が下降を開始する。すなわち、電力変換器５０での電流経路が、図２９の状態から、図３０の状態に変化する。図３０から理解されるように、スイッチング素子Ｓ２およびＳ３は、直流電源Ｂ２の上アームとして、スイッチング素子Ｓ５を経由して、ノードＮ２および電力線ＧＬの間に電気的に並列接続される構成となる。さらに、スイッチング素子Ｓ２およびＳ３は、直流電源Ｂ１の下アームとしては、スイッチング素子Ｓ５およびリアクトルＬ１を経由して、直流電源Ｂ１の正極端子および負極端子の間に電気的に並列接続される。図３０の状態では、スイッチング素子Ｓ３には、リアクトル電流ＩＬ１およびＩＬ２の差電流が通過することになるため、スイッチング素子Ｓ３の通過電流が小さくなる。

図２９の状態でスイッチング素子Ｓ４をターンオフさせることにより、スイッチング素子Ｓ４のターンオフ時の電流、すなわち、ターンオフ損失を低減できる。また、図３０の状態でスイッチング素子Ｓ３をターンオンさせることにより、スイッチング素子Ｓ３のターンオン時の電流、すなわち、ターンオン損失を低減できる。

したがって、図２８に示されるように、リアクトル電流ＩＬ１の上昇タイミングと、リアクトル電流ＩＬ２の下降タイミングとが重なるように、デューティ比ＤＴ１１，ＤＴ２１を調整するとともに位相差φ１を調整する。これにより、時刻Ｔ１において、スイッチング素子Ｓ４がターンオフされるとともに、スイッチング素子Ｓ３がターンオンされる。

さらに、実施の形態２では、時刻Ｔ２において、スイッチング素子Ｓ５がオンされて、第２アームを用いた昇圧チョッパ回路が形成される下で、スイッチング素子Ｓ２，Ｓ３がターンオフされるとともに、スイッチング素子Ｓ１，Ｓ４がターンオンされる。これにより、第２アームのうちのＢ１ＵアームおよびＢ２Ｌアームがオンされるため、リアクトル電流ＩＬ１が再び下降を開始するとともに、リアクトル電流ＩＬ２が再び上昇を開始する。すなわち、電力変換器５０での電流経路が、図３０の状態から、図２９の状態に変化する。図２８に示されるように、リアクトル電流ＩＬ１の下降タイミングと、リアクトル電流ＩＬ２の上昇タイミングとが時刻Ｔ２で一致することによって、時刻Ｔ２におけるスイッチング素子Ｓ３のターンオフ損失およびスイッチング素子Ｓ４のターンオン損失を低減できる。

このように、第１のキャリア周期では、デューティ比ＤＴ１１，ＤＴ２１を調整するとともに、キャリア波ＣＷ１，ＣＷ２間の位相差φを調整することにより、直流電源Ｂ１およびＢ２の両方が力行となる状態では、リアクトル電流ＩＬ１の上昇タイミングとリアクトル電流ＩＬ２の下降タイミングとが重なるとともに、リアクトル電流ＩＬ１の下降タイミングとリアクトル電流ＩＬ２の上昇タイミングとが重なる。すなわち、スイッチング素子Ｓ４のターンオフタイミングと、スイッチング素子Ｓ３のターンオンタイミングとが一致するとともに、スイッチング素子Ｓ４のターンオンタイミングと、スイッチング素子Ｓ３のターンオフタイミングとが一致する。このように、第１のキャリア周期では、リアクトル電流ＩＬ１の２つの変曲点と、リアクトル電流ＩＬ２の２つの変曲点とがそれぞれ同一タイミングとなることによって、スイッチング素子Ｓ１〜Ｓ４でのスイッチング損失が低減されることが理解される。

（第２のキャリア周期における制御動作）
時刻Ｔ２〜Ｔ５までの第２のキャリア周期では、第１のキャリア周期および第２のキャリア周期（１調整期間）を通算したデューティ比ＤＴ１の平均値が、直流電源Ｂ１の出力制御のためのデューティ比ＤＴ１に相当するように、デューティ比ＤＴ１２を調整する。同様に、第１のキャリア周期および第２のキャリア周期（１調整期間）を通算したデューティ比ＤＴ２の平均値が、直流電源Ｂ２の出力制御のためのデューティ比ＤＴ２に相当するように、デューティ比ＤＴ２２を調整する。

時刻Ｔ３では、スイッチング素子Ｓ５がターンオフされて、第１アームを用いた昇圧チョッパ回路が形成される下で、スイッチング素子Ｓ２，Ｓ４がターンオンされる一方で、スイッチング素子Ｓ１，Ｓ３がターンオフされる。これにより、第１アームのうちのＢ１ＬアームおよびＢ２Ｌアームがオンされる。したがって、時刻Ｔ３〜Ｔ４間ではリアクトル電流ＩＬ１およびＩＬ２の両方が上昇する。

時刻Ｔ４において、スイッチング素子Ｓ５がターンオンされて、第２アームを用いた昇圧チョッパ回路が形成される下で、スイッチング素子Ｓ３がターンオンされる一方で、スイッチング素子Ｓ４がターンオフされる。このとき、第２アームのうちのＢ１ＬアームおよびＢ２Ｕアームがオンされるため、リアクトル電流ＩＬ２が下降を開始する。これにより、時刻Ｔ１以降の状態が再現される。第２のキャリア周期では、リアクトル電流ＩＬ１の下降タイミングと、リアクトル電流ＩＬ２の上昇タイミングとが重なるように、位相差φ２を調整する。これにより、時刻Ｔ５において、スイッチング素子Ｓ１，Ｓ４がターンオンされるとともに、スイッチング素子Ｓ２，Ｓ３がターンオフされる。したがって、第２のキャリア周期では、時刻Ｔ５におけるスイッチング素子Ｓ４のターンオン損失およびスイッチング素子Ｓ３のターンオフ損失を低減できる。

図３１は、実施の形態２に従うデューティ比制御を説明するための図表である。図３１には、デューティ比ＤＴ２１およびＤＴ２２を、直流電源Ｂ２の出力制御のためのデューティ比ＤＴ２に設定する場合（ＤＴ２１＝ＤＴ２２＝ＤＴ２）におけるデューティ比ＤＴ１１，ＤＴ１２の設定が示される。

図３１を参照して、第１のキャリア周期（全合わせ周期）では、デューティ比ＤＴ１１およびデューティ比ＤＴ２１の和が１となるように、デューティ比ＤＴ１１を調整する。デューティ比ＤＴ１１は、下記（１９）式に示すように、デューティ比ＤＴ２１（＝ＤＴ２）に応じて設定される。

ＤＴ１１＝１−ＤＴ２１＝１−ＤＴ２ ・・・（１９）
第２のキャリア周期（昇圧比調整周期）では、デューティ比ＤＴ１２は、１調整期間（ｍ個のキャリア周期）を通算したデューティ比ＤＴ１の平均値が、直流電源Ｂ１の出力制御のためのデューティ比ＤＴ１に一致するように、デューティ比ＤＴ１１に応じて設定される。デューティ比ＤＴ１２は、下記（２０）式に示すように、デューティ比ＤＴ１１に応じて設定される。

ＤＴ１２＝（ｍＤＴ１−ｎＤＴ１１）／（ｍ−ｎ）＝｛ｍＤＴ１−ｎ（１−ＤＴ２）｝／（ｍ−ｎ） ・・・（２０）
図２８に示した動作例（ｍ＝２，ｎ＝１）では、（２０）式に基づいて、デューティ比ＤＴ１２は、デューティ比ＤＴ１２＝２×ＤＴ１−（１−ＤＴ２）に設定される。

なお、図３１から理解されるように、第１のキャリア周期における位相差φ１＝１８０度である。一方、第２のキャリア周期における位相差φ２は、デューティ比ＤＴ１２，ＤＴ２２、すなわち、デューティ比ＤＴ１，ＤＴ２に応じて変化する。このため、デューティ比ＤＴ１，ＤＴ２と位相差φ２との関係を予め求めるとともに、その対応関係を予め位相差マップあるいは位相差算出式として制御装置４０Ａに記憶することが可能である。

そして、図２７で説明した、パラレル昇圧モードにおける、直流電源Ｂ１，Ｂ２での電圧／電流制御のためのＰＷＭ制御において、デューティ比ＤＴ１，ＤＴ２に基づいて、上記式（１９）および式（２０）を用いてデューティ比ＤＴ１１，ＤＴ１２を設定するとともに、デューティ比ＤＴ２１，ＤＴ２２を設定する。また、第１のキャリア周期における位相差φ１＝１８０度に設定するとともに、位相差マップおよび位相差算出式に従って、デューティ比ＤＴ１，ＤＴ２に基づいて位相差φ２を算出することができる。そして、１調整期間単位で、設定された位相差φ１，φ２を切換えてキャリア波ＣＷ１，ＣＷ２を発生させ、デューティ比ＤＴ１１またはＤＴ１２とキャリア波ＣＷ１との比較に基づくＰＷＭ制御、およびデューティ比ＤＴ２１またはＤＴ２２とキャリア波ＣＷ２との比較に基づくＰＷＭ制御を実行することにより、上述した、スイッチング素子Ｓ１〜Ｓ４でのスイッチング損失を低減した高効率の直流電力変換を実現することができる。

なお、図２７〜図３１では、デューティ比ＤＴ２１，ＤＴ２２を直流電源Ｂ２の出力制御のためのデューティ比ＤＴ２に設定し、デューティ比ＤＴ１１，ＤＴ１２を調整する場合を説明したが、デューティ比ＤＴ１１，ＤＴ１２を直流電源Ｂ１の出力制御のためのデューティ比ＤＴ１に設定し、デューティ比ＤＴ２１，ＤＴ２２を調整する場合、または、デューティ比ＤＴ１１，ＤＴ１２およびＤＴ２１，ＤＴ２２をそれぞれ調整する場合においても、同様のデューティ比制御およびキャリア位相制御を実行できる。これらの場合におけるデューティ制御は、図８および図９で説明した実施の形態１でのデューティ比制御と同様である。

また、図２８〜図３１では、直流電源Ｂ１およびＢ２の両方が力行の状態を説明したが、その他の状態においても、同様のデューティ比制御およびキャリア位相制御が実行できる。

以上のように、本発明の実施の形態２によれば、実施の形態１と同様のデューティ比制御およびキャリア位相制御によって、直流電源Ｂ１，Ｂ２のデューティ比を調整するとともに、キャリア波ＣＷ１，ＣＷ２間の位相差φを調整することにより、電力変換器５０のパラレル昇圧モードにおけるスイッチング損失が低減された高効率の直流電力変換を実現することができる。

なお、本実施の形態１および２では、電力変換器５０，１０の構成について、スイッチング素子Ｓ１〜Ｓ５とリアクトルＬ１，Ｌ２との接続関係を図示して説明したが、電力変換器５０，１０の構成要素がこれらの素子に限定されることを意味するものではない。すなわち、本実施の形態１，２において、構成要素同士が「電気的に接続される」との記載は、両要素間に他の回路要素やコネクタ端子が存在し、当該他の回路要素を経由して上記構成要素間に電気的な接続が確保されることを含むものとする。

また、本実施の形態１では、直流電源Ｂ１およびＢ２の両方が力行状態である場合、または、直流電源Ｂ１およびＢ２の両方が回生状態である場合には、リアクトル電流ＩＬ１およびＩＬ２の一方の極大点と、他方の極小点とが同一タイミングとなるように、デューティ比制御およびキャリア位相制御を行なう構成について説明したが（図６および図１０参照）、これらの場合において、リアクトル電流ＩＬ１およびＩＬ２の極大点同士および極小点同士が同一タイミングとなるように、デューティ比制御およびキャリア位相制御を行なうことも可能である。

同様に、本実施の形態１では、直流電源Ｂ１およびＢ２の一方が力行状態であり、直流電源Ｂ１およびＢ２の他方が回生状態である場合には、リアクトル電流ＩＬ１およびＩＬ２の極大点同士および極小点同士が同一タイミングとなるように、デューティ比制御およびキャリア位相制御を行なう構成について説明したが（図１１および図１２参照）、これらの場合において、リアクトル電流ＩＬ１およびＩＬ２の一方の極大点と他方の極小点とが同一タイミングとなるように、デューティ比制御およびキャリア位相制御を行なうことも可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

５，５Ａ 電源システム、１０，５０ 電力変換器、３０ 負荷、４０，４０Ａ 制御装置、１１１〜１１８電流経路、２５０ コンバータ制御部、２５２，２５４ 減算部、２１０，２２０ コントローラ、２３０ ＰＷＭ制御部、２４０ キャリア発生部、Ｂ１，Ｂ２ 直流電源、ＣＷ１，ＣＷ２ キャリア波、Ｌ１，Ｌ２ リアクトル、Ｎ１，Ｎ２ ノード、Ｓ１〜Ｓ５ 電力用半導体スイッチング素子、ＳＤａ（／ＳＤａ），ＳＤｂ（／ＳＤｂ），ＳＤ１（／ＳＤ１），ＳＤ２（／ＳＤ２） 制御パルス信号、ＳＧ１〜ＳＧ５ 制御信号、ＶＨ 出力電圧、ＶＨ＊ 電圧指令値。

Claims (9)

1. 高電圧側の第１の電力線および低電圧側の第２の電力線の間の直流電圧を制御するための電源システムであって、
   第１の直流電源と、
   第２の直流電源と、
   前記第１および第２の直流電源と前記第１および第２の電力線との間で並列に直流電力変換を実行するための電力変換器と、
   前記電力変換器における前記直流電力変換を制御するための制御装置を備え、
   前記電力変換器は、
   第１のリアクトルと、
   第２のリアクトルと、
   前記制御装置からの制御信号に応答して、前記第１の直流電源と前記第１および第２の電力線との間に、前記第１のリアクトルにエネルギを蓄積するための第１の電流経路および前記第１のリアクトルのエネルギを放出するための第２の電流経路を交互に形成するとともに、前記第２の直流電源と前記第１および第２の電力線との間に、前記第２のリアクトルにエネルギを蓄積するための第３の電流経路および前記第２のリアクトルのエネルギを放出するための第４の電流経路を交互に形成するように構成された複数のスイッチング素子とを含み、
   前記複数のスイッチング素子の各々は、前記第１および前記第２の電流経路のいずれか一方と、前記第３および第４の電流経路のいずれか一方との両方に含まれるように配置され、
   前記制御装置は、ｍ個（ｍは２以上の整数）のキャリア周期を１調整期間として、当該１調整期間内の各キャリア周期において、前記第１の直流電源からの第１の出力デューティ比と第１のキャリア波との比較による第１のパルス幅変調制御を実行するとともに、前記第２の直流電源からの第２の出力デューティ比と第２のキャリア波との比較による第２のパルス幅変調制御を実行し、
   前記複数のスイッチング素子は、前記第１のパルス幅変調制御に従って前記第１のリアクトルの電流の増減が制御されるとともに、前記第２のパルス幅変調制御に従って前記第２のリアクトルの電流の増減が制御されるように、前記制御信号に従ってオンオフされ、
   前記ｍ個のキャリア周期は、ｎ個（ｎは１以上ｍ未満の整数）の第１のキャリア周期と、（ｍ−ｎ）個の第２のキャリア周期とから構成され、
   前記第１のキャリア周期において、前記制御装置は、前記第１のリアクトルの電流の２つの変曲点と前記第２のリアクトルの電流の２つの変曲点とがそれぞれ同一タイミングとなるように、前記第１および第２の出力デューティ比を調整するとともに、前記第１のキャリア波および前記第２のキャリア波の間の位相差を調整し、
   前記第２のキャリア周期において、前記制御装置は、前記第１のキャリア周期における前記第１および第２の出力デューティ比に基づいて前記第１および第２の出力デューティ比を調整し、さらに、前記第１のリアクトルの電流の前記２つの変曲点の一方と前記第２のリアクトルの電流の前記２つの変曲点の一方とが同一タイミングとなるように、前記位相差を調整する、電源システム。
2. 前記第２のキャリア周期において、前記制御装置は、前記１調整期間を通算した前記第１の出力デューティ比の平均値が、前記第１の直流電源からの出力を制御するためのデューティ比に相当するとともに、前記１調整期間を通算した前記第２の出力デューティ比の平均値が、前記第２の直流電源からの出力を制御するためのデューティ比に相当するように、前記第１のキャリア周期における前記第１および第２の出力デューティ比に基づいて、前記第１および第２の出力デューティ比を調整する、請求項１に記載の電源システム。
3. 前記第１のキャリア周期において、前記制御装置は、前記第１の直流電源が力行および回生のいずれの状態であるか、および、前記第２の直流電源が力行および回生のいずれの状態であるかの組合せに基づいて、前記第１および第２の出力デューティ比を調整するとともに、前記第１のキャリア波および前記第２のキャリア波の間の位相差を調整する、請求項１または２に記載の電源システム。
4. 前記第１の直流電源および前記第２の直流電源が力行状態である場合、または、前記第１の直流電源および前記第２の直流電源が回生状態である場合には、前記制御装置は、前記第１のキャリア周期において、前記第１の電流経路から前記第２の電流経路へ切換えるときの前記第１のリアクトルの電流の変曲点と、前記第４の電流経路から前記第３の電流経路へ切換えるときの前記第２のリアクトルの電流の変曲点とが同一タイミングとなり、かつ、前記第２の電流経路から前記第１の電流経路へ切換えるときの前記第１のリアクトルの電流の変曲点と、前記第３の電流経路から前記第４の電流経路へ切換えるときの前記第２のリアクトルの電流の変曲点とが同一タイミングとなるように、前記第１および第２の出力デューティ比を調整するとともに、前記位相差を調整する、請求項１または２に記載の電源システム。
5. 前記第１の直流電源および前記第２の直流電源が力行状態である場合、または、前記第１の直流電源および前記第２の直流電源が回生状態である場合には、前記制御装置は、前記第１のキャリア周期において、前記第１の出力デューティ比と前記第２の出力デューティ比との和が１となるように、前記第１および前記第２の出力デューティ比を調整するとともに、前記位相差を１８０度に調整する、請求項４に記載の電源システム。
6. 前記第１の直流電源が回生状態であり、かつ、前記第２の直流電源が力行状態である場合、または、前記第１の直流電源が力行状態であり、かつ、前記第２の直流電源が回生状態である場合には、前記制御装置は、前記第１のキャリア周期において、前記第１の電流経路から前記第２の電流経路へ切換えるときの前記第１のリアクトルの電流の変曲点が、前記第３の電流経路から前記第４の電流経路へ切換えるときの前記第２のリアクトルの電流の変曲点と同一タイミングとなり、かつ、前記第２の電流経路から前記第１の電流経路へ切換えるときの前記第１のリアクトルの電流の変曲点と、前記第４の電流経路から前記第３の電流経路へ切換えるときの前記第２のリアクトルの電流の変曲点とが同一タイミングとなるように、前記第１および前記第２の出力デューティ比を調整するとともに、前記位相差を調整する、請求項１〜３のいずれか１項に記載の電源システム。
7. 前記第１の直流電源が回生状態であり、かつ、前記第２の直流電源が力行状態である場合、または、前記第１の直流電源が力行状態であり、かつ、前記第２の直流電源が回生状態である場合には、前記制御装置は、前記第１のキャリア周期において、前記第１の出力デューティ比と前記第２の出力デューティ比とが等しくなるように、前記第１および前記第２の出力デューティ比を調整するとともに、前記位相差を０に調整する、請求項６に記載の電源システム。
8. 前記複数のスイッチング素子は、
   前記第１の電力線と第１のノードとの間に電気的に接続される第１のスイッチング素子と、
   第２のノードと前記第１のノードとの間に電気的に接続される第２のスイッチング素子と、
   前記第２の直流電源の負極端子と電気的に接続される第３のノードと前記第２のノードとの間に電気的に接続される第３のスイッチング素子と、
   前記第１の直流電源の負極端子と前記第３のノードとの間に電気的に接続される第４のスイッチング素子とを含み、
   前記第１のリアクトルは、前記第２のノードと前記第２の電力線との間に、前記第１の
   直流電源と直列に電気的に接続され、
   前記第２のリアクトルは、前記第１のノードと前記第３のノードとの間に、前記第２の直流電源と直列に電気的に接続される、請求項１〜７のいずれか１項に記載の電源システム。
9. 前記複数のスイッチング素子は、
   前記第１の電力線および第１のノードの間に電気的に接続される第１のスイッチング素子と、
   前記第２の電力線と前記第１のノードとの間に電気的に接続される第２のスイッチング素子と、
   第２のノードと前記第２の電力線との間に電気的に接続される第３のスイッチング素子と、
   前記第１の電力線と前記第２のノードとの間に電気的に接続される第４のスイッチング素子と、
   前記第１のノードと前記第２のノードとの間に電気的に接続される第５のスイッチング素子とを含み、
   前記第１のリアクトルは、前記第１のノードと前記第２の電力線との間に、前記第１の直流電源と直列に電気的に接続され、
   前記第２のリアクトルは、前記第２のノードと前記第１の電力線との間に、前記第２の直流電源と直列に電気的に接続される、請求項１、２、４および５のいずれか１項に記載の電源システム。

Images