JP2018068033A - 電源システム - Google Patents
電源システム Download PDFInfo
- Publication number
- JP2018068033A JP2018068033A JP2016205230A JP2016205230A JP2018068033A JP 2018068033 A JP2018068033 A JP 2018068033A JP 2016205230 A JP2016205230 A JP 2016205230A JP 2016205230 A JP2016205230 A JP 2016205230A JP 2018068033 A JP2018068033 A JP 2018068033A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- switching element
- switching
- arm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】2つの直流電源を備えた電源システムにおいて素子数を低減し、回路の実装コストを低減させる。【解決手段】高電圧側の第1の電力線PL及び低電圧側の第2の電力線GLの間の直流電圧を制御するための電源システム100であって、第1の直流電源B1及び第2の直流電源B2と、電力線GLとノードN1との間に電気的に接続されたスイッチング素子S1と、前記電力線PLとノードN2との間に接続されたスイッチング素子S2と、ノードN1とノードN2との間に接続されたスイッチング素子S3と、電力線PLとノードN3との間に接続されたスイッチング素子S4と、ノードN1とノードN3との間に接続されたスイッチング素子S5と、を備える構成とする。【選択図】図1
Description
本発明は、2つの直流電源と負荷との間で電力を授受する電源システムに関する。
複数の電源と負荷の間に接続された電力変換器を用いて、複数の電源を組み合わせて負荷へ電源を供給するハイブリッド電源システムが用いられている。
例えば、二次電池及び充放電可能な補助電源の各々に対して設けられた昇圧チョッパ(電力変換器)を並列に接続した、車両用電源システムが記載されている(特許文献1)。また、複数のスイッチング素子のスイッチングパターンを切換えることよって、2つの直流電源を直列接続した状態でDC/DC変換を行なう動作モード(直列接続モード)と、2つの直流電源を並列に使用する状態でDC/DC変換を行なう動作モード(並列接続モード)とを切替えることが可能な電力変換器の構成が記載されている(特許文献2)。
さらに、2つの直流電源と電力変換器を含む電源システムにおいて、ノードN1,N2と電力線PLとの間にスイッチング素子S1,S4と、ノードN1,N2と電力線GLとの間にスイッチング素子S2,S3と、ノードN1,N2の間にスイッチング素子S5,S6を接続した構成が開示されている(特許文献3の図43)。
ところで、特許文献3の図43に示された電源システムでは、電力変換効率が高く、素子損失が低いために発熱が抑えられ、素子の小型化を図ることができる等の利点がある。一方、6つのスイッチング素子を必要とするため、それらを駆動するゲート駆動回路も対応する数だけ必要となる。したがって、電源システム全体の回路構成が大きくなり、回路の実装コストが増大するという問題がある。
本発明の1つの態様は、高電圧側の第1の電力線及び低電圧側の第2の電力線の間の直流電圧を制御するための電源システムであって、第1の直流電源と、第2の直流電源と、前記第1の直流電源及び前記第2の直流電源と、前記第1の電力線及び前記第2の電力線と、の間で直流電圧変換を実行するための電力変換器と、を備え、前記電力変換器は、前記第2の電力線と第1のノードとの間に電気的に接続された第1の半導体素子と、前記第2の電力線と第2のノードとの間に、前記第1の直流電源と直列に電気的に接続された第1のリアクトルと、前記第1の電力線と第3のノードとの間に、前記第2の直流電源と直列に電気的に接続された第2のリアクトルと、前記第1の電力線と前記第2のノードとの間に接続された第2の半導体素子と、前記第1のノードと前記第2のノードとの間に接続された第3の半導体素子と、前記第1の電力線と前記第3のノードとの間に接続された第4の半導体素子と、前記第1のノードと前記第3のノードとの間に接続された第5の半導体素子と、を備え、前記第1の半導体素子はスイッチング素子を含み、前記第2の半導体素子及び前記第3の半導体素子の少なくとも一方がスイッチング素子を含み、前記第4の半導体素子及び前記第5の半導体素子の少なくとも一方がスイッチング素子を含むことを特徴とする電源システムである。
ここで、前記第1から第5の半導体素子の各々は、スイッチング素子と、前記スイッチング素子と逆並列に接続されて、順バイアス時に電流経路を形成するダイオードとを含むことが好適である。
この発明によれば、2つの直流電源を備えた電源システムにおいて素子数を低減し、回路の実装コストを低減させることができる。
[第1の実施の形態]
電源システム100は、図1に示すように、直流電源B1、直流電源B2及び電力変換器10を備える。電源システム100は、制御装置102によって制御される。
電源システム100は、図1に示すように、直流電源B1、直流電源B2及び電力変換器10を備える。電源システム100は、制御装置102によって制御される。
本実施の形態において、直流電源B1及びB2は、二次電池や電気二重層キャパシタ等の蓄電装置によって構成される。例えば、直流電源B1は、リチウムイオン二次電池やニッケル水素電池のような二次電池で構成される。また、直流電源B2は、例えば、電気二重層キャパシタやリチウムイオンキャパシタ等の出力特性に優れた直流電圧源要素により構成される。直流電源B1及び直流電源B2は、「第1の直流電源」及び「第2の直流電源」にそれぞれ対応する。
なお、直流電源B1及びB2を同種の蓄電装置によって構成することも可能である。また、直流電源B1及びB2の容量についても特に限定されることはなく、直流電源B1及びB2は、各々を同等の容量で構成してもよく、一方の直流電源の容量を他方の直流電源の容量より大きくしてもよい。
電力変換器10は、高電圧側の電力線PL及び低電圧側の電力線GLの間の直流電圧VH(以下、出力電圧VHとも称する)を制御するように構成される。電力線GLは、例えば、接地配線で構成される。
電力変換器10は、負荷104へ出力電圧VHを出力する。出力電圧VHに対する電圧指令値VH*は、負荷104に適した電圧に設定される。電圧指令値VH*は、負荷104の状態に応じて可変としてもよい。さらに、回生発電等によって、負荷104から直流電源B1及び/またはB2への充電を可能としてもよい。
なお、負荷104は、直流電圧(出力電圧VH)によって動作する機器であれば、任意の機器によって構成できる。例えば、負荷104は、電動車両の走行用電動機を含んでもよい。ただし、負荷104は、これに限定されるものではない。
電力変換器10は、電力用半導体スイッチング素子S1〜S5と、リアクトルL1,L2とを含む。本実施の形態において、電力用半導体スイッチング素子(以下、単に「スイッチング素子」とも称する)としては、IGBT(Insulated Gate Bipolar Transistor)、電力用MOS(Metal Oxide Semiconductor)トランジスタあるいは電力用バイポーラトランジスタ等を用いることができる。
スイッチング素子S2は、電力線PL及びノードN2の間に電気的に接続される。リアクトルL1及び直流電源B1は、ノードN2及び電力線GLの間に直列に、電気的に接続される。例えば、リアクトルL1は、直流電源B1の正極端子及びノードN2の間に電気的に接続される。また、例えば、直流電源B1は、その負極端子が電力線GLと電気的に接続される。なお、リアクトルL1及び直流電源B1の接続順序を入れ換えても、電気的には等価な回路構成が維持される。スイッチング素子S3は、ノードN2及びノードN1の間に電気的に接続される。スイッチング素子S4は、電力線PL及びノードN3の間に電気的に接続される。リアクトルL2及び直流電源B2は、電力線PL及びノードN3の間に直列に、電気的に接続される。例えば、直流電源B2は、その正極端子が電力線PLと電気的に接続され、その負極端子がリアクトルL2と電気的に接続される。また、例えば、リアクトルL2は、直流電源B2の負極端子及びノードN3の間に電気的に接続される。なお、リアクトルL2及び直流電源B2の接続順序を入れ換えても、電気的には等価な回路構成が維持される。スイッチング素子S5は、ノードN3及びノードN1の間に電気的に接続される。スイッチング素子S1は、ノードN1及び電力線GLの間に電気的に接続される。
スイッチング素子S1〜S5には、それぞれ環流用のダイオードD1〜D5が並列に接続される。ダイオードD1〜D5は、順バイアス時に、電力線GLから電力線PLへ向かう方向(図中、下から上へ向かう方向)の電流経路を形成するように配置される。一方で、ダイオードD1〜D5は、逆バイアス時には電流経路を形成しない。具体的には、ダイオードD1は、電力線GLからノードN1へ向かう方向を順方向とするように接続される。ダイオードD2は、ノードN2から電力線PLへ向かう方向を順方向とするように接続される。ダイオードD3は、ノードN1からノードN2へ向かう方向を順方向とするように接続される。ダイオードD4は、ノードN3から電力線PLへ向かう方向を順方向とするように接続される。ダイオードD5は、ノードN1からノードN3へ向かう方向を順方向とするように接続される。
図1の構成例では、スイッチング素子S1及びダイオードD1は「第1の半導体素子」に対応し、スイッチング素子S2及びダイオードD2は「第2の半導体素子」に対応し、スイッチング素子S3及びダイオードD3は「第3の半導体素子」に対応する。さらに、スイッチング素子S4及びダイオードD4は「第4の半導体素子」に対応し、スイッチング素子S5は、「第5の半導体素子」に対応する。さらに、リアクトルL1及びL2は、「第1のリアクトル」及び「第2のリアクトル」にそれぞれ対応する。
スイッチング素子S1〜S5は、制御装置102からの制御信号SG1〜SG5にそれぞれ応答して、スイッチングを制御することが可能である。具体的には、スイッチング素子S1〜S5は、制御信号SG1〜SG5が論理ハイレベル(以下、「Hレベル」とも表記する)のときにオン状態となって、電流経路を形成可能な状態となる。一方で、スイッチング素子S1〜S5は、制御信号SG1〜SG5が論理ローレベル(以下、「Lレベル」とも表記する)のときにオフ状態となって、当該電流経路を遮断する状態となる。
制御装置102は、例えば、図示しないCPU(Central Processing Unit)及びメモリを有する電子制御ユニット(ECU)によって構成される。制御装置102は、メモリに記憶されたマップ及びプログラムに基づいて、各センサによる検出値を用いた演算処理を行なうように構成される。あるいは、制御装置102の少なくとも一部は、電子回路等のハードウェアにより所定の数値・論理演算処理を実行するように構成されてもよい。
制御装置102は、出力電圧VHを制御するために、スイッチング素子S1〜S5のスイッチングを制御する制御信号SG1〜SG5を生成する。なお、図1では図示を省略しているが、直流電源B1の電圧(V1と表記する)及び電流(I1と表記する)、直流電源B2の電圧(V2と表記する)及び電流(I2と表記する)、ならびに、出力電圧VHの検出器(電圧センサ)が設けられている。これらの検出器の出力は、制御装置102へ与えられる。
負荷104は、例えば、電動車両の走行用電動機を含むように構成される。負荷104が電動車両の走行用電動機である場合、平滑コンデンサ、インバータ、モータジェネレータ、動力伝達ギヤ及び駆動輪を含む。モータジェネレータは、車両駆動力を発生するための走行用電動機であり、例えば、複数相の永久磁石型同期電動機とされる。モータジェネレータの出力トルクは、減速機や動力分割機構によって構成される動力伝達ギヤを介して駆動輪へ伝達される。駆動輪に伝達されたトルクにより電動車両が走行する。また、モータジェネレータは、電動車両の回生制動時には駆動輪の回転力によって発電する。この発電電力は、インバータによってAC/DC変換される。この直流電力は、電源システム100に含まれる直流電源B1,B2の充電電力として用いることができる。
モータジェネレータの他にエンジン(図示せず)が搭載されたハイブリッド自動車では、このエンジン及びモータジェネレータを協調的に動作させることによって、電動車両に必要な車両駆動力が発生される。この際には、エンジンの回転による発電電力を用いて直流電源B1,B2を充電することも可能である。
[電力変換器の作用]
電力変換器10は、直流電源B1,B2と電力線PL,GLとの間での直流電力変換(DC/DC変換)の態様が異なる複数の動作モードを有する。これらの動作モードは、スイッチング素子のスイッチング制御の態様を切換えることによって選択的に適用される。
電力変換器10は、直流電源B1,B2と電力線PL,GLとの間での直流電力変換(DC/DC変換)の態様が異なる複数の動作モードを有する。これらの動作モードは、スイッチング素子のスイッチング制御の態様を切換えることによって選択的に適用される。
電力変換器10の複数の動作モードには、直流電源B1及びB2と電力線PL,GLとの間で並列にDC/DC変換を行なうための「パラレル昇圧モード」と、直列接続された直流電源B1及びB2と電力線PL,GLとの間でDC/DC変換を行なうための「シリーズ昇圧モード」とが含まれる。
ここでは、基本となるパラレル昇圧モードでの動作について説明する。電力変換器10は、直流電源B1及び電力線PL,GLの間に形成された昇圧チョッパ回路と、直流電源B2及び電力線PL,GLの間に形成された昇圧チョッパ回路とが組み合わされた回路構成を有している。したがって、まず、基本的な昇圧チョッパ回路の動作について詳細に説明する。
図2の昇圧チョッパ回路の基本構成を参照して、昇圧チョッパ回路CHPは、上アームを構成するスイッチング素子Suと、下アームを構成するスイッチング素子Slと、リアクトルLとを有する。リアクトルLは、上アームのスイッチング素子Su及び下アームのスイッチング素子Slの接続点と、直流電源PSの正極端子との間に電気的に接続される。上アームのスイッチング素子Su及び下アームのスイッチング素子Slは電力線PL及びGLの間に直列に接続される。ダイオードDu及びDlは、上アームのスイッチング素子Su及び下アームのスイッチング素子Slにそれぞれ逆並列接続される。
昇圧チョッパ回路CHPでは、下アーム(スイッチング素子Sl)のオン期間及びオフ期間が交互に設けられる。下アームのオン期間には、直流電源PS−リアクトルL1−下アーム素子Sl(オン)を経由する電流経路110が形成される。これにより、リアクトルLにエネルギが蓄積される。
下アームのオフ期間には、直流電源PS−リアクトルL−ダイオードDu(またはスイッチング素子Su)−負荷LDを経由した電流経路112が形成される。これにより、下アーム素子Slのオン期間でリアクトルLに蓄えられたエネルギと、直流電源PSからのエネルギとが、負荷LDに供給される。これにより、負荷LDへの出力電圧は、直流電源PSの出力電圧よりも昇圧される。
上アームのスイッチング素子Suは、下アームのスイッチング素子Slのオン期間には、オフされる必要がある。また、下アームのスイッチング素子Slのオフ期間には、上アームのスイッチング素子Suをオンすることによって、負荷LDからの電力を直流電源PSへ回生することができる。例えば、上アームのスイッチング素子Su及び下アームのスイッチング素子Slを、周期的かつ相補的にスイッチングすることにより、電流方向に応じてスイッチング制御(オン/オフ制御)の態様を切換えることなく、出力電圧VHを制御しながら、回生及び力行の両方に対応してDC/DC変換を実行することができる。
なお、直流電源PSへの電力回生を行なわない場合には、電流方向が一方向に限定されるので、上アームについては、スイッチング素子Suの配置を省略して、ダイオードDuのみで構成することも可能である。また、下アームについては、ダイオードDlの配置を省略することが可能である。
図3の昇圧チョッパ回路CHPの動作波形を参照して、下アームのオン期間には、リアクトルLを流れる電流(以下、「リアクトル電流」と称する)ILが上昇し、下アームのオフ期間には、リアクトル電流ILが低下する。したがって、下アームのスイッチング素子Suのオン期間及びオフ期間の比を制御することによって、出力電圧VHを制御することができる。具体的には、オン期間の比率を上昇させることによって、出力電圧VHが上昇する。
昇圧チョッパ回路CHPにおける電圧変換比(昇圧比)は、直流電源PSの電圧Vi、出力電圧VH及び出力デューティ比DT(以下、単にデューティ比DTとも称する)を用いて、下記(1)式で示されることが知られている。なお、デューティ比DTは、オン期間比率を示すパラメータであり、スイッチング周期To(オン期間+オフ期間)に対する下アームのオン期間比率(時間比)で定義される。
(数1)
VH=1/(1−DT)・Vi …(1)
(数1)
VH=1/(1−DT)・Vi …(1)
昇圧チョッパ回路CHPでは、パルス幅変調(PWM)制御によって、スイッチング素子のスイッチング制御を実行できる。例えば、キャリア波CW及びデューティ比DTとの電圧比較に従って、下アームをスイッチングするための制御パルス信号SDが生成される。キャリア波CWは、スイッチング周期Toと同一周期を有する。例えば、キャリア波CWには、三角波が用いられる。キャリア波CWの周波数は、スイッチング素子Sl(Su)のスイッチング周波数に相当する。キャリア波CWの電圧幅(ピークトゥピーク)は、DT=1.0に対応する電圧に設定される。
制御パルス信号SDは、デューティ比DTを示す電圧が、キャリア波CWの電圧よりも高いときにHレベルに設定される一方で、キャリア波CWの電圧よりも低いときにLレベルに設定される。制御パルス信号/SDは、制御パルス信号SDの反転信号である。下アームのスイッチング素子Slのスイッチングは、制御パルス信号SDに従って制御される。すなわち、下アームのスイッチング素子Slは、制御パルス信号SDのHレベル期間にオン状態に制御される一方で、制御パルス信号SDのLレベル期間にはオフ状態に制御される。上アームのスイッチング素子Suは、制御パルス信号/SDに従って、下アームのスイッチング素子Slと相補的かつ周期的にスイッチング制御することができる。
デューティ比DTが高くなると、制御パルス信号SDのHレベル期間が長くなるので、下アームのオン期間が長くなる。これにより、電流ILの平均値の増加に応じて、直流電源PSからの出力が上昇することによって、出力電圧VHが上昇する。反対に、デューティ比DTが低くなると、制御パルス信号SDのLレベル期間が長くなるので、下アームのオン期間は短くなる。これにより、電流ILの平均値の低下に応じて、直流電源PSからの出力が低下することによって、出力電圧VHが低下する。
[パラレル昇圧モードの回路動作]
次に、電力変換器10のパラレル昇圧モードにおける動作及び制御について詳細に説明する。電力変換器10は、パラレル昇圧モードにおいては、直流電源B1及びB2の各々に対して2つの昇圧チョッパ回路を並列に動作させる態様により動作する。
次に、電力変換器10のパラレル昇圧モードにおける動作及び制御について詳細に説明する。電力変換器10は、パラレル昇圧モードにおいては、直流電源B1及びB2の各々に対して2つの昇圧チョッパ回路を並列に動作させる態様により動作する。
電力変換器10において、スイッチング素子S5のオフ時には、ノードN1とN3が電気的に切り離される。このときの電力変換器10の等価回路が図4に示される。
図5を参照して、スイッチング素子S5のオフ時には、直流電源B1に対して、スイッチング素子S3及びダイオードD3並びにスイッチング素子S1及びダイオードD1による下アーム回路、スイッチング素子S1及びダイオードD1による上アーム回路を形成することができる。また、直流電源B2に対しては、スイッチング素子S4及びダイオードD4による下アーム回路を形成することができる。
図5には、図4に示した等価回路図において、直流電源B1,B2の下アームオン時における電流経路を示す。図5に示すように、スイッチング素子S3及びS1をオンすることにより、直流電源B1の出力によりリアクトルL1にエネルギを蓄積するための電流経路114が形成される。すなわち、スイッチング素子S3及びS1は、直流電源B1に対応して形成される昇圧チョッパ回路の下アームを構成する。この状態を、直流電源B1に対する第1B1下アーム状態(第1B1Lアーム)と呼ぶ。
同様に、スイッチング素子S4をオンすることにより、直流電源B2の出力によりリアクトルL2にエネルギを蓄積するための電流経路116が形成される。すなわち、スイッチング素子S4は、直流電源B2に対応して形成される昇圧チョッパ回路の下アームを構成する。この状態を、直流電源B2に対する第1B2下アーム状態(第1B2Lアーム)と呼ぶ。
図6には、図4に示した等価回路図において、直流電源B1の上アーム状態における電流経路が示される。スイッチング素子S3及びS1をオフすることにより、スイッチング素子S2またはダイオードD2を経由して、リアクトルL1の蓄積エネルギを直流電源B1からのエネルギとともに電力線PLへ出力するための電流経路118が形成される。この状態を、直流電源B1に対する第1B1上アーム状態(第1B1Uアーム)と呼ぶ。
電力変換器10において、スイッチング素子S3のオフ時には、ノードN1とN2が電気的に切り離される。このときの電力変換器10の等価回路が図7に示される。
図8を参照して、スイッチング素子S3のオフ時には、直流電源B2に対して、スイッチング素子S5及びダイオードD5並びにスイッチング素子S1及びダイオードD1による上アーム回路を形成することができる。図8には、図7に示した等価回路図において、直流電源B2の上アームオン時における電流経路を示す。図8に示すように、スイッチング素子S5及びS1をオンすることにより、スイッチング素子S5及びS1を経由して、リアクトルL2の蓄積エネルギを直流電源B2からのエネルギとともに電力線PLへ出力するための電流経路120が形成される。この状態を、直流電源B2に対する第1B2上アーム状態(第1B2Uアーム)と呼ぶ。
電力変換器10において、スイッチング素子S3及びS5がオン時には、ノードN1とN2及びノードN1とN3が電気的に接続される。
図9を参照して、スイッチング素子S3及びS5がオン時には、直流電源B1に対して、スイッチング素子S3及びダイオードD3並びにスイッチング素子S5及びダイオードD5並びにスイッチング素子S4及びダイオードD4による上アーム回路を形成することができる。図9には、直流電源B1の上アームオン時における電流経路を示す。図9に示すように、スイッチング素子S3及びS5をオンすることにより、スイッチング素子S3又はダイオードD3及びスイッチング素子S5又はダイオードD5及びスイッチング素子S4又はダイオードD4を経由して、リアクトルL1の蓄積エネルギを直流電源B1からのエネルギとともに電力線PLへ出力するための電流経路122が形成される。この状態を、直流電源B1に対する第2B1上アーム状態(第2B1Uアーム)と呼ぶ。
図10を参照して、スイッチング素子S2及びS3がオン時には、直流電源B2に対して、スイッチング素子S1及びダイオードD1並びにスイッチング素子S3及びダイオードD3並びにスイッチング素子S5及びダイオードD5による下アーム回路を形成することができる。図10には、直流電源B2の下アームオン時における電流経路を示す。図10に示すように、スイッチング素子S3及びS5をオンすることにより、スイッチング素子S2又はダイオードD2及びスイッチング素子S3又はダイオードD3及びスイッチング素子S5又はダイオードD5を経由して、リアクトルL2にエネルギを蓄積するための電流経路124が形成される。この状態を、直流電源B2に対する第2B2下アーム状態(第2B2Lアーム)と呼ぶ。
図11は、電源システム100をパラレルモードで使用する際に直流電源B1及び直流電源B2についてそれぞれ第1アーム及び第2アームの回路を形成するときのスイッチング素子S1〜スイッチング素子S5のオン/オフとの対応関係を示す。
実施の形態1に従う電力変換器10のパラレル昇圧モードでは、図11に示された第1アーム及び第2アームを併用してDC/DC変換を実行する。直流電源B1に対しては、第1B1Uアーム及び第2B1Uアームのいずれかの状態と、第1B1Lアームの状態と、を繰り返すことによって昇降圧を行うことができる。直流電源B2に対しては、第1B2Uアームの状態と、第1B2Lアーム及び第2B2Lアームのいずれかの状態と、を繰り返すことによって昇降圧を行うことができる。
ただし、図11に示したように、スイッチング素子S3及びS5を同時にオンした状態では、直流電源B1に対して第2上アーム(第2B1Uアーム)として動作するとともに,直流電源B2に対しては第2下アーム(第2B2Lアーム)として動作する。このような干渉により、第2アームを適用できる期間が限定される。具体的には、直流電源B1,B2の一方について第2アームをオンすると、直流電源B1,B2の他方に対しては、上下反対側の第2アームがオンされることになる。
また、直流電源B1に対して第2上アーム(第2B1Uアーム)として動作させると同時に、直流電源B2に対して第1上アーム(第1B2Uアーム)として動作させると、オン状態のスイッチング素子S1,S4,S5を経由して、電力線PL及びGL間に短絡経路が形成されてしまう。このため、第2B1Uアームと第1B2Uアームとが同時に適用されないように制御することが必要である。同様に、直流電源B1に対して第1下アーム(第1B1Lアーム)として動作させると同時に、直流電源B2に対して第2下アーム(第2B2Lアーム)として動作させると、オン状態のスイッチング素子S1,S2,S3を経由して、電力線PL及びGL間に短絡経路が形成されてしまう。このため、第1B1Lアームと第2B2Lアームとが同時に適用されないように制御することが必要である。
図12は、パラレル昇圧モードにおけるスイッチング素子S1〜S5の各々についてのスイッチング制御のための論理演算式を示す。
図12では、制御パルス信号SD1は、直流電源B1に対応する昇圧チョッパ回路における制御パルス信号SD(図3)に相当する。すなわち、制御パルス信号SD1のHレベル時には、直流電源B1に対する下アームオンが指示される。制御パルス信号SD1のHレベル期間が長くなる程、直流電源B1からの出力が増加することになる。制御パルス信号/SD1は、制御パルス信号SD1の反転信号である。すなわち、制御パルス信号/SD1のHレベル時には、直流電源B1に対する上アームオンが指示される。制御パルス信号/SD1のHレベル期間(すなわち、制御パルス信号SD1のLレベル期間)が長くなる程、直流電源B1からの出力が減少することになる。
また、図12では、制御パルス信号SD2は、直流電源B2に対応する昇圧チョッパ回路における制御パルス信号SD(図3)に相当し、制御パルス信号/SD2は、制御パルス信号SD2の反転信号である。すなわち、制御パルス信号SD2のHレベル時には、直流電源B2の下アームオンが指示される一方で、制御パルス信号/SD2のHレベル時には、直流電源B2の上アームオンが指示される。そして、制御パルス信号SD2のHレベル期間が長くなる程、直流電源B2からの出力が増加する一方で、制御パルス信号/SD1のHレベル期間(すなわち、制御パルス信号SD2のLレベル期間)が長くなる程、直流電源B1からの出力が減少することになる。
電力変換器10のパラレル昇圧モードでは、スイッチング素子S1は、制御パルス信号SD1と/SD2の論理和(or)によりスイッチング制御される。スイッチング素子S2は、制御パルス信号/SD1によりスイッチング制御される。スイッチング素子S3は、制御パルス信号SD1とSD2の排他的論理和(xor)と制御パルス信号SD1との論理和(or)によりスイッチング制御される。スイッチング素子S4は、制御パルス信号SD2によりスイッチング制御される。さらに、スイッチング素子S5は、制御パルス信号SD1とSD2の排他的論理和(xor)と制御パルス信号/SD2との論理和(or)によりスイッチング制御される。
すなわち、制御パルス信号SD1の論理レベルがハイレベル(H)又は制御パルス信号SD2の論理レベルがローレベル(L)である場合にスイッチング素子S1はオンされ、それ以外の場合にスイッチング素子S1はオフされる。また、制御パルス信号SD1の論理レベルがローレベル(L)である場合にスイッチング素子S2がオンされ、それ以外の場合にスイッチング素子S2はオフされる。また、制御パルス信号SD1の論理レベルがハイレベル(H)又は制御パルス信号SD1と制御パルス信号SD2の論理レベルの一方のみがハイレベル(H)である場合にスイッチング素子S3がオンされ、それ以外の場合にスイッチング素子S3はオフされる。制御パルス信号SD2の論理レベルがハイレベル(H)である場合にスイッチング素子S4がオンされ、それ以外の場合にスイッチング素子S4はオフされる。また、制御パルス信号SD2の論理レベルがローレベル(L)又は制御パルス信号SD1と制御パルス信号SD2の論理レベルの一方のみがハイレベル(H)である場合にスイッチング素子S5がオンされ、それ以外の場合にスイッチング素子S5はオフされる。
このように、図12に示した論理演算式に従って、スイッチング素子S1〜S5のスイッチングを、制御パルス信号SD1,SD2に応じて制御することにより、直流電源B1及び直流電源B2に対していずれも第1アームを用いる昇圧チョッパ回路を自動的に選択しながら、パラレル昇圧モードにおけるDC/DC変換を実行することができる。
図13は、電力変換器10のパラレル昇圧モード時における直流電源B1,B2の出力制御例を説明するため機能ブロック図である。なお、以下では、図13を始めとする各機能ブロック図中の機能ブロックについて、制御装置102によるソフトウェア処理及び/またはハードウェア処理によってその機能が実現されるものとする。
パラレル昇圧モードでは、直流電源B1及びB2の一方の出力を、出力電圧VHの電圧偏差ΔV(ΔV=VH*−VH)を補償するように制御(電圧制御)するとともに、直流電源B1及びB2の他方の出力を、電流I1またはI2の電流偏差を補償するように制御(電流制御)することができる。例えば、電流制御の指令値(Io*)は、当該電源の出力電力を制御するように設定することができる。
一例として、パラレル昇圧モードにおけるコンバータ制御部250は、直流電源B1の出力を電圧制御する一方で、直流電源B2の出力を電流制御するように、電力変換器10を制御する。この場合には、直流電源B2の電力指令値P2*及び電圧V2を用いて、Io*=P2*/V2に設定すると、直流電源B2の入出力電圧を電力指令値P2*に従って制御することができる。
コンバータ制御部250は、減算部252,254と、直流電源B1の出力を制御するためのコントローラ210と、直流電源B2の出力を制御するためのコントローラ220と、PWM制御部230と、キャリア波発生部240とを含む。
減算部252は、電圧制御のための電圧偏差ΔVを演算する(ΔV=VH*−VH)。コントローラ210は、電圧偏差ΔVを補償するためのフィードバック制御(例えばPI制御)によって、直流電源B1の出力デューティ比DT1(以下、単にデューティ比DT1と称する)を演算する。なお、直流電源B1の出力電圧V1及び電圧指令値VH*の電圧比から求められる理論昇圧比をさらに反映して、デューティ比DT1を演算することも可能である。
減算部254は、電流制御のための電流偏差ΔIを演算する(ΔI=Io*−I2)。コントローラ220は、電圧偏差ΔVを補償するためのフィードバック制御(例えば、PI制御)によって、直流電源B2の出力デューティ比DT2(以下、単にデューティ比DT2と称する)を演算する。なお、直流電源B2の出力電圧V2及び電圧指令値VH*の電圧比から求められる理論昇圧比をさらに反映して、デューティ比DT2を演算することも可能である。
キャリア波発生部240は、直流電源B1の制御に用いるキャリア波CW1及び、直流電源B2の制御に用いるCW2を発生する。PWM制御部230は、デューティ比DT1及びキャリア波CW1の比較に基づくPWM制御と、キャリア波CW2及びデューティ比DT2との比較に基づくPWM制御との組合せにより、制御信号SG1〜SG5を生成する。キャリア波CW1及びCW2は、スイッチング周波数に相当する同一周波数を有する。
図14には、パラレル接続モードにおけるPWM制御部230の動作を説明するための波形図が示される。直流電源B1に対して、制御パルス信号SD1,/SD1は、キャリア波CW1とデューティ比DT1との電圧比較に基づくPWM制御によって生成される。DT1≧CW1の期間では、制御パルス信号SD1がHレベルに設定される一方で、CW1<DT1の期間では、制御パルス信号SD1がLレベルに設定される。したがって、デューティ比DT1の上昇に応じて、制御パルス信号SD1のHレベル期間が長くなり、制御パルス信号/SD1のLレベル期間が短くなる。上述のように、制御パルス信号SD1のHレベル期間には、直流電源B1の下アームオンが指令されるので、デューティ比DT1の上昇に応じて直流電源B1の出力が増加する一方で、デューティ比DT1の低下に応じて直流電源B1の出力が減少する。このように、直流電源B1からの出力制御のための制御パルス信号SD1に基づいて、スイッチング素子S1のオン期間及びオフ期間の比率が制御される。
同様に、直流電源B2に対しても、デューティ比DT2とキャリア波CW2との電圧比較に基づくPWM制御よって、制御パルス信号SD2,/SD2が生成される。制御パルス信号SD1,/SD1と同様に、DT2≧CW2の期間では、制御パルス信号SD2がHレベルに設定される一方で、CW2<DT2の期間では、制御パルス信号SD2はLレベルに設定される。制御パルス信号SD2のHレベル期間には、直流電源B2の下アームオンが指令されるため、デューティ比DT2の上昇に応じて直流電源B2の出力が増加する一方で、デューティ比DT2の低下に応じて直流電源B2の出力が減少する。このように、直流電源B2からの出力制御のための制御パルス信号SD2に基づいて、スイッチング素子S4のオン期間及びオフ期間の比率が制御される。
制御信号SG1〜SG5は、図12に示された論理演算式に従って、上記PWM制御によって得られた制御パルス信号SD1,/SD1,SD2,/SD2に応じて生成される。ここで、図12に示した論理式に従えば、制御パルス信号SD1のH/Lレベルと、制御パルス信号SD2のH/Lレベルとの組合せに応じて、スイッチング素子S1〜S5のスイッチングパターンは、図15に示す4通りに限定される。図15は、パラレル昇圧モードにおけるスイッチング素子S1〜S5のスイッチングパターンの一覧を示す図表である。
図14を参照して、時刻t0〜t1間では、SD1=SD2=Hである。このとき、図14に示されるように、制御信号SG1=SG3=SG4=Hとなる一方で、SG2=SG5=Lとなる。したがって、スイッチング素子S1,S3,S4がオンされ、スイッチング素子S2,S5がオフされる。このとき、図11から理解されるように、第1B1Lアーム及び第1B2Lアームがオンされる。すなわち、直流電源B1及びB2の各々に対して下アームオンが指令される。したがって、時刻t0〜t1間では、リアクトル電流IL1及びIL2の両方が上昇する。なお、図1の回路構成から明らかなとおり、リアクトル電流IL1は直流電源B1の電流I1に相当し、リアクトル電流IL2は直流電源B1の電流I2に相当する。
図14を参照して、時刻t1において制御パルス信号SD2がHレベルからLレベルへ変化するため、時刻t1〜t2間では、SD1=H、かつ、SD2=Lである。このとき、図14に示されるように、制御信号SG1=SG3=SG5=Hとなる一方で、SG2=SG4=Lとなる。したがって、スイッチング素子S1,S3,S5がオンされ、スイッチング素子S2,S4がオフされる。このとき、図11から理解されるように、第1B1Lアーム及び第1B2Uアームがオンされる。すなわち、直流電源B1に対して下アームオンが指令される一方で、直流電源B2に対して上アームオンが指令される。したがって、時刻t1〜t2間では、リアクトル電流IL1が上昇する一方で、リアクトル電流IL2は低下する。
図14を参照して、時刻t2において制御パルス信号SD1がHレベルからLレベルへ変化するため、時刻t2〜t3間では、SD1=SD2=Lである。このとき、図14に示されるように、制御信号SG1=SG2=SG5=Hとなる一方で、SG3=SG4=Lとなる。したがって、スイッチング素子S1,S2,S5がオンされ、スイッチング素子S3,S4がオフされる。このとき、図11から理解されるように、第1B1Uアーム及び第1B2Uアームがオンされる。すなわち、直流電源B1及びB2の各々に対して上アームオンが指令される。したがって、時刻t2〜t3間では、リアクトル電流IL1及びIL2の両方が低下する。
再び図14を参照して、時刻t3において制御パルス信号SD1がLレベルからHレベルへ変化するため、時刻t3〜t4間では、SD1=H、かつ、SD2=Lである。したがって、時刻t1〜t2間におけるスイッチングパターンが再現されることにより、第1B1Lアーム及び第1B2Uアームがオンされる。すなわち、直流電源B1に対して下アームオンが指令される一方で、直流電源B2に対して上アームオンが指令される。したがって、時刻t1〜t2間では、リアクトル電流IL1が上昇する一方で、リアクトル電流IL2は低下する。
再び図14を参照して、時刻t4において制御パルス信号SD2がLレベルからHレベルへ変化するため、時刻t4〜t5間では、SD1=SD2=Hである。したがって、時刻t0〜t1間におけるスイッチングパターンが再現されることにより、第1B1Lアーム及び第1B2Lアームがオンされる。すなわち、直流電源B1及びB2の各々に対して下アームオンが指令される。したがって、時刻t0〜t1間では、リアクトル電流IL1及びIL2の両方が上昇する。
なお、図14の動作例では、DT1>DT2であるため、時刻t0〜t1間とは反対にSD1=L、かつ、SD2=Hとなる期間が存在していないが、当該期間においては、図15に示されるように、制御信号SG2=SG3=SG5=Hとなる一方で、SG1=SG4=Lとなる。したがって、スイッチング素子S2,S3,S4,S5がオンされ、スイッチング素子S1がオフされる。このとき、図11から理解されるように、第1B1Uアーム、第1B2Lアーム、第2B1Uアーム及び第2B2Lアームがオンされる。したがって、当該期間では、リアクトル電流IL1が低下し、リアクトル電流IL2が上昇する。
図14での時刻t5以降についても、デューティ比DT1,DT2に応じたPWM制御によって、図15に示されたスイッチングパターンに従って、スイッチング素子S1〜S5を同様に制御することができる。
このように、実施の形態1に従う電力変換器10によれば、パラレル昇圧モードにおいて、直流電源B1,B2の出力制御のデューティ比DT1及びDT2に応じて、図12に示した論理式に従って、スイッチング素子S1〜S5がスイッチング制御される。これにより、第1アームを用いる昇圧チョッパ回路が形成される期間と、第2アームを用いる昇圧チョッパ回路が形成される期間とを自動的に切換えながら、直流電源B1及びB2が、電力線PL,GLに対して並列にDC/DC変換を実行することができる。
特に、デューティ比DT1,DT2に基づく直流電源B1及びB2からの出力制御によって、直流電源B1,B2の一方を電圧制御(VH→VH*)するとともに、直流電源B1,B2の他方を電流制御(I1またはI2→Io*)するように、電力変換器10を制御することができる。これにより、パラレル昇圧モードでは、負荷104への入出力電力(電力変換器10全体の入出力電力)のうちの、電流制御される直流電源の入出力電力を制御することが可能となる。
すなわち、電力変換器10は、パラレル昇圧モードでは、直流電源B1及びB2間の電力配分を制御するとともに、出力電圧VHを電圧指令値VH*に制御することができる。
[パラレル昇圧モードにおける電力変換器の電力損失]
次に、本実施の形態における電力変換器10のパラレル昇圧モードにおける電力損失低減効果について詳細に説明する。電力変換器10は、直流電源B1及び直流電源B2のそれぞれについて第1アームを用いる昇圧チョッパ回路が形成されている場合には、2個の昇圧チョッパ回路を並列接続した回路構成と等価である。このときのスイッチング素子S1〜S5による電力損失は、従来の電力変換器と同等である。
次に、本実施の形態における電力変換器10のパラレル昇圧モードにおける電力損失低減効果について詳細に説明する。電力変換器10は、直流電源B1及び直流電源B2のそれぞれについて第1アームを用いる昇圧チョッパ回路が形成されている場合には、2個の昇圧チョッパ回路を並列接続した回路構成と等価である。このときのスイッチング素子S1〜S5による電力損失は、従来の電力変換器と同等である。
一方で、本実施の形態における電力変換器では、シリーズ接続モード及びパラレル接続モードをスイッチングパターンに応じて切換可能な回路構成としている。また、本実施の形態における電力変換器10では、第2のアームを用いる昇圧チョッパ回路が形成される期間が設けられることにより、スイッチング素子の導通損失を低減することができる。電力変換器10においてスイッチング素子S3及びS5がオンされる場合、すなわち、第2のアームを用いる昇圧チョッパ回路が形成される期間には、スイッチング素子S2,S3,S4,S5がオン(S1はオフ)されるパターンである。
スイッチング素子S2,S3,S4,S5がオンされた場合には、直流電源B1の第1上アームとしてスイッチング素子S1を介して電力線PLに接続される経路と、直流電源B1の第2上アームとしてスイッチング素子S3,S4,S5を介して電力線PLに接続される経路が電気的に並列接続される構成となる。一方、直流電源B2の第1下アームとしてスイッチング素子S4を介して電力線PLに接続される経路と、直流電源B2の第2下アームとしてスイッチング素子S1,S4,S5を介して電力線PLに接続される経路が電気的に並列接続される構成となる。
このため、スイッチング素子S1〜S5が、線形特性を有する半導体素子、例えば、立上がり電圧が0であり、かつ、オン状態における順方向電流−電圧特性が線形である、電界効果トランジスタやショットキバリアダイオードで構成される場合には、B1Uアーム及びB2Lアームの各々について、それぞれ電流経路が並列に存在することになる。この結果、並列回路における分流効果によって、各スイッチング素子の通過電流が、第1のアーム形成を有する昇圧チョッパ回路の形成時、すなわち、各アームが1個のスイッチング素子で構成される場合と比較して低減される。これにより電流量に依存する、スイッチング素子の導通損失を低減することができる。
一方で、スイッチング素子S1〜S5が、ダイオードやIGBT(Insulated Gate Bipolar Transistor)のような非線形特性を有する半導体素子で構成される場合には、単純な分流効果によらないメカニズムで導通損失の低減が実現される。以下では、そのメカニズムについて詳細に説明する。
第2アームを用いる場合には、制御信号SG2,SG3,SG4,SG5がHレベルに設定されることにより、スイッチング素子S2,S3,S4,S5の各々は、双方向に電流経路を形成可能な状態、すなわち、双方向にダイオードが並列接続された状態となる。
図16は、第2アームを用いる場合のスイッチング素子S2,S3,S4,S5部分の等価回路図である。スイッチング素子S3,S5によってノードN2とN3と間に電流経路を形成することが可能である。したがって、リアクトル電流IL1及びIL2の経路は、ノードN2,N3の電位関係によって変化する。
非線形特性を有するスイッチング素子(例えばIGBT)は、オン状態では、ダイオードと同等の特性を有する。一般的に知られているように、ダイオードは電流−電圧特性が非線形であり、電流が流れる導通状態に遷移するためには、立上がり電圧以上の順方向電圧が印加されることが必要になる。また、ダイオードにおいて、電流増加に対する順方向電圧増加の感度は低く、立上がり電圧の2倍以上の順方向電圧を生じさせるには、大きな電流が必要であることが知られている。すなわち、導通して電流が通流されている状態のダイオードの各々には、ほぼ同じ大きさの順方向電圧が発生している。
ダイオードの上記性質のため、図16に示した等価回路において、ループ状に接続されたスイッチング素子S2,S3,S4,S5のすべてに電流が流れている状態(導通状態)は発生しない。なぜなら、ほぼ同等の4つの電圧がループ状の閉路を形成するとすれば、それぞれの電圧がどのような向きであっても、キルヒホッフ電圧則が成立しないからである。したがって、スイッチング素子S2又はスイッチング素子S4又はスイッチング素子S3及びS5の2つのスイッチング素子までしか導通状態となることができない。これらの導通パターンの組合せ毎に導通損失は異なるため、最も損失の低い組み合わせに従う導通経路を選択することで、導通損失を低減することが可能である。特に、本実施の形態に従う電力変換器10では、上記のような導通損失を低減するための導通経路の選択は、センサ等を用いた制御を行なうことなく、スイッチング素子S2,S3,S4,S5のすべてをオンしておくだけで、自動的に損失が最小となる導通経路が選択される点が特徴である。以下、この損失低減メカニズムをさらに詳細に説明する。
まず、電力変換器10において、リアクトル電流IL1及びIL2の方向の組合せは、図17に示す4通りに区別される。リアクトル電流IL1及びIL2の正/負の組合せから、電力変換器10の動作領域は、直流電源B1及びB2の両方が力行動作する領域(IL1>0,IL2>0)と、直流電源B1が回生動作する一方で直流電源B2が力行動作する領域(IL1<0,IL2>0)と、直流電源B1,B2の両方が回生動作をする領域(IL1<0,IL2<0)と、直流電源B1が力行動作する一方で直流電源B2が回生動作する領域(IL1>0,IL2<0)に分けられる。
まず、直流電源B1及びB2の両方が力行動作する場合、すなわち図17の第1象限における電力変換器10の動作を説明する。この場合における、リアクトル電流IL1及びIL2の波形例が図18に示される。図18では、リアクトル電流IL1及びIL2が正であって(IL1>0,IL2>0)、かつ、制御パルス信号SD1=L及びSD2=Hであるから、スイッチング素子S2,S3,S4,S5がオンされている。リアクトル電流IL1が低下する一方で、リアクトル電流IL2が上昇する。したがって、期間T0は、リアクトル電流IL1及びIL2の大小が逆転する時刻tyを境界としてIL1>IL2である期間T1とIL2>IL1である期間T2に分割される。
上述したように、スイッチング素子S2,S3,S4,S5をオンする場合にも、スイッチング素子S2,S3,S4,S5のすべてが同時に導通状態とはならない。したがって、電流経路は、図19(a)〜(c)の3通りのいずれかとなる。
図19(a)を参照して、スイッチング素子S2及びS4が導通状態となるときには、電流経路130が形成される。電流経路130は、リアクトル電流IL1がスイッチング素子S2を流れる電流経路と、リアクトル電流IL2がスイッチング素子S4を流れる電流経路とを含む。この結果、スイッチング素子S2,S3,S4,S5による導通損失の和Pls1は、下記(2)式で示される。ここで、Vfeは、オン状態のスイッチング素子に相当する各ダイオードの順方向電圧である。Vfeは、正の一定値とみなすことができる。
(数2)
Pls1=Vfe・(|IL1|+|IL2|)… (2)
Pls1=Vfe・(|IL1|+|IL2|)… (2)
図19(b)を参照して、スイッチング素子S2並びにS3及びS5が導通状態となるときには、電流経路132が形成される。電流経路134は、スイッチング素子S2を電流(IL1−IL2)が流れる電流経路と、リアクトル電流IL2がスイッチング素子S3,S5を流れる電流経路とを含む。このときのスイッチング素子S2,S3,S4,S5による導通損失Pls2は、下記(3)式で示される。
(数3)
Pls2=Vfe・(2|IL2|+|IL1−IL2|)… (3)
Pls2=Vfe・(2|IL2|+|IL1−IL2|)… (3)
図19(c)を参照して、スイッチング素子S3及びS5並びにスイッチング素子S4が導通状態となるときには、電流経路134が形成される。電流経路134は、スイッチング素子S4を電流(IL2−IL1)が流れる電流経路と、リアクトル電流IL1がスイッチング素子S3及びS5を流れる電流経路とを含む。このときのスイッチング素子S2,S3,S4,S5による導通損失Pls3は、下記(4)式で示される。
(数4)
Pls3=Vfe・(2|IL1|+|IL2−IL1|)… (4)
Pls3=Vfe・(2|IL1|+|IL2−IL1|)… (4)
図19(a)に示された電流経路130は、第1アームを用いる昇圧チョッパ回路においてB1Uアーム及びB2Lアームをオンするときの電流経路と同じである。したがって、図19(a)における導通損失は、従来の電力変換器における第1アームの形成時と同等である。
図20は、図19(a)〜(c)に示された電流経路130〜134のそれぞれにおける導通損失Pls1〜Pls3の推移を示す波形図である。図18に示されるようにリアクトル電流IL1及びIL2が推移することに伴い、導通損失Pls1〜Pls3は、いずれも正であるIL1及びIL2の変化に応じて、式(2)〜(4)に従って変化する。
IL1>IL2である期間T1では、式(2)〜式(4)の比較から理解されるとおり、電流経路132(図19(b))が形成されるときにおける導通損失Pls2が、電流経路130,134が形成されるときの導通損失Pls1,Pls3よりも小さくなる。また、IL2>IL1となる期間T2においては、電流経路134(図19(c))による導通損失Pls3が電流経路130,132を形成したときの導通損失Pls1及びPls2よりも小さくなる。
ここで、期間T1(IL1>IL2)に形成され得る電流経路について考察する。まず、図19(a)に示された電流経路130の場合、スイッチング素子S3及びS5に、スイッチング素子S2及びS4の順方向電圧の和が印加されることになる。この順方向電圧の和は、スイッチング素子S3,S5の立上がり電圧を超えてしまうため、この現象は、スイッチング素子S3,S5が導通していない事象と矛盾する。したがって、期間T1において、図19(a)に示された電流経路130が形成されることはない。図19(b)に示された電流経路132の場合、スイッチング素子S4に印可させる電圧は、スイッチング素子S2の順方向電圧とスイッチング素子S3及びS5の順方向電圧の差となり、ほとんど0となる。この現象は、スイッチング素子S4が導通していない事象と一致する。図19(c)に示された電流経路134の場合、スイッチング素子S4を流れる電流は、図示した方向とは反対方向になり、スイッチング素子S2に、スイッチング素子S3,S4,S5の順方向電圧の和が印加されることになる。この順方向電圧の和は、スイッチング素子S2の立上がり電圧を超えてしまう。したがって、期間T1において、スイッチング素子S2が非導通となる電流経路134が形成されることはない。言い換えると、期間T1では、図19(b)に示された電流経路132が形成される。図20に示されたように、期間T1においては、電流経路132による導通損失Pls2が最小である。
次に、期間T2(IL2>IL1)に形成され得る電流経路について考察する。まず、図19(a)に示された電流経路130の場合、スイッチング素子S3,S5にスイッチング素子S2及びS4の順方向電圧の和が印加されることになる。したがって、期間T2において、スイッチング素子S3,S5が非導通となる電流経路130が形成されることはない。図19(b)に示された電流経路132では、スイッチング素子S2を流れる電流は図示方向とは反対方向になり、スイッチング素子S4にスイッチング素子S2,S3,S5の順方向電圧の和が印加されることになる。この順方向電圧の和は、スイッチング素子S4の立上がり電圧を超えてしまう。したがって、期間T2において、スイッチング素子S4が非導通となる電流経路132が形成されることはない。図19(c)に示された電流経路134の場合、スイッチング素子S2に印加される電圧は、スイッチング素子S4の順方向電圧とS3,S5の順方向電圧の差となり、ほとんど0である。この事象は、スイッチング素子S2が導通していない事象と一致する。言い換えると、期間T2では、図19(c)に示された電流経路134が形成される。図20に示されたように、期間T2においては、電流経路134による導通損失Pls3が最小である。
このように、リアクトル電流IL1及びIL2の大小が逆転する時刻tyを境に、スイッチング素子S2,S3,S4,S5によって形成される電流経路が自動的に選択されることが理解される。さらに、自動的に選択された電流経路は、オンされるスイッチング素子S2,S3,S4,S5における導通損失が最小となるような電流経路となる。これにより、第2アームを用いる昇圧チョッパ回路では、第1アームを用いる昇圧チョッパ回路と比較して、スイッチング素子の導通損失が抑制される。
直流電源B1及びB2の両方が回生動作する場合、すなわち、IL1<0及びIL2<0の場合にも、図19(a)〜(c)に示した電流経路130〜134が、電流方向が反転されて形成される。したがって、この場合においても、直流電源B1及びB2の両方が力行動作するときと同様のメカニズムで、リアクトル電流IL1及びIL2の変化に応じて、スイッチング素子の導通損失が最小となる電流経路が自動的に選択される。すなわち、直流電源B1及びB2の両方が回生動作する場合においても、第2アームを用いて昇圧チョッパ回路を構成する期間(スイッチング素子S3,S5のオン期間)におけるスイッチング素子の導通損失は、第1アームを用いて昇圧チョッパ回路が形成される場合よりも低い。
次に、第2アームの使用時に、直流電源B1,B2の一方が力行動作するとともに、他方が回生動作するときの回路動作について説明する。一例として、直流電源B1が力行動作する一方で、直流電源B2が回生動作するとき、すなわち、IL1>0かつIL2<0のときの電力変換器10の動作について説明する。この場合における、リアクトル電流IL1及びIL2の波形例が図21に示される。図21は、リアクトル電流IL1が正である一方でIL2が負であって(IL1>0,IL2<0)、かつ、B1Lアームがオン(SD1=H)される一方で、B2Uアームがオン(SD2=L)される期間T3における電流波形を示す。この場合、制御パルス信号SD1=L及びSD2=Hであれば、スイッチング素子S2,S3,S4,S5がオンされる。
期間T3においても、期間T0と同様に、リアクトル電流IL1が低下する一方で、リアクトル電流IL2が上昇する。なお、リアクトル電流IL1及びIL2の向きが異なるため、期間T0とは異なり、期間T3を通じてIL1>IL2である。
図22(a)〜図22(c)は、期間T3におけるスイッチング素子S2,S3,S4,S5をオンした等価回路における電流経路を示す。このときに形成され得る電流経路は、図19(a)〜(c)と同様に、図22(a)〜(c)の3通りのいずれかとなる。
図22(a)では、図19(a)と同様に、スイッチング素子S2及びS4が導通状態となる。すなわち、リアクトル電流IL1がスイッチング素子S2を流れるともに、リアクトル電流IL2(IL2<0)がスイッチング素子S4を流れるように、電流経路136が形成される。電流経路136によるスイッチング素子S2,S3,S4,S5での導通損失の合計は、式(2)で示したPls1(ただし、IL2は負の値)と同等である。
図22(b)では、図19(b)と同様に、スイッチング素子S2並びにスイッチング素子S3,S5が導通状態となる。すなわち、スイッチング素子S2を電流(IL1+IL2)が流れるとともに、リアクトル電流IL2(IL2<0)がスイッチング素子S3,S5を流れるように電流経路138が形成される。電流経路138によるスイッチング素子S2,S3,S4,S5での導通損失の合計は、式(3)で示したPls2(ただし、IL2は負の値)と同等である。
図22(c)では、図19(c)と同様に、スイッチング素子S4並びにスイッチング素子S3,S5が導通状態となる。すなわち、スイッチング素子S4を電流(IL1+IL2)が流れるとともに、リアクトル電流IL1(IL1>0)がスイッチング素子S3,S5を流れるように電流経路140が形成される。電流経路140によるスイッチング素子S2,S3,S4,S5での導通損失の合計は、式(4)で示したPls3(ただし、IL2は負の値)と同等である。
次に、期間T3(IL1>0,IL2<0)における電流経路136〜140について考察する。図22(a)に示された電流経路136の場合、スイッチング素子S3,S5には、スイッチング素子S2及びS4の順方向電圧の差が印加される。すなわち、スイッチング素子S3,S5に印加される電圧はほとんど0となるため、スイッチング素子S3,S5が導通していない事象と一致する。
これに対して、図22(b)に示された電流経路138の場合、スイッチング素子S4には、スイッチング素子S2,S3,S5の順方向電圧の和が印加されることになる。この順方向電圧の和は、スイッチング素子S4の立上がり電圧を超えてしまうため、この現象は、スイッチング素子S4が導通していない事象と矛盾する。したがって、期間T3において、図22(b)に示された電流経路138が形成されることはない。
同様に、図22(c)に示された電流経路140の場合、スイッチング素子S2には、スイッチング素子S3,S4,S5の順方向電圧の和が印加されることになる。この順方向電圧の和は、スイッチング素子S2の立上がり電圧を超えてしまうため、この現象は、スイッチング素子S2が導通していない事象と矛盾する。したがって、期間T3において、図22(c)に示された電流経路140が形成されることはない。
図23は、図22に示した電流経路136〜140の期間T3における導通損失の比較を示す。図23を参照して、期間T3中は、リアクトル電流IL1及びIL2の方向(極性)が反対であるので、|IL1+IL2|の項は、|IL1|及び|IL2|のいずれよりも大きくなる。したがって、式(2)〜(4)の比較から理解されるように、期間T3を通じて、Pls1〜Pls3のうちではPls1が最小となる。一方で、期間T3では、図22(a)〜(c)で説明したように、自動的に電流経路136が選択的に形成される。したがって、期間T3を通じて、オン状態のスイッチング素子S2,S3,S4,S5では、自動的に導通損失が最小となる電流経路136が形成されることが理解される。
上記例とは反対に、直流電源B1が回生動作する(IL1<0)一方で、直流電源B2が力行動作する(IL2>0)場合には、図22(a)〜(c)に示した電流経路136〜140が、電流方向が反転されて形成される。したがって、この場合においても、直流電源B1が力行動作する一方で直流電源B2が回生動作するときと同様のメカニズムで、スイッチング素子の導通損失が最小となる電流経路136が自動的に選択される。
このように、第2アームの使用時に、直流電源B1,B2の一方が力行動作するとともに、他方が回生動作するときにも、オン状態のスイッチング素子S2,S3,S4,S5において、導通損失が最小となる電流経路が自動的に選択される。このときの導通損失Plsは、第1アームを用いた昇圧チョッパ回路における導通損失と同等である。
以上のことから、少しでも直流電源B1及びB2の各々が力行動作または回生動作する期間が存在すれば、第2アームを用いた昇圧チョッパ回路でのスイッチング素子の導通損失は、第1アームのみを用いた昇圧チョッパ回路よりも低減される。
本実施の形態に従う電力変換器10は、パラレル昇圧モードにおいて、第1アームを用いる昇圧チョッパ回路と、第2アームを用いて昇圧チョッパ回路とを自動的に併用するように、直流電源B1及びB2が、電力線PL,GL(負荷104)に対して並列にDC/DC変換を実行することができる。そして、第2アームを用いて昇圧チョッパ回路を形成する期間(スイッチング素子S5のオン期間)が設けられることによって、スイッチング素子の導通損失を、第1アームのみを用いた昇圧チョッパ回路での導通損失よりも小さくすることができる。このため、電力変換器10のパラレル昇圧モードでは、スイッチング素子の導通損失を抑制することによってDC/DC変換を高効率化することができる。
なお、電力変換器10のパラレル昇圧モードでは、第2アームを用いた昇圧チョッパ回路の方が、第1アームを用いた昇圧チョッパ回路と比較して、スイッチング素子の導通損失が低減される。一方で、図12に示された論理演算式から理解されるように、スイッチング素子S5のオンによって第2アームを使用できる期間は、制御パルス信号SD1及びSD2の論理レベルが異なる期間に限られる。したがって、制御パルス信号SD1及びSD2のHレベル期間の長さが、デューティ比DT1及びDT2によってそれぞれ規定される下で、両制御パルス信号間の論理レベルが異なる期間がより長くなるようにパルス位相を調整すれば、電力変換器10のパラレル昇圧モードにおける第2アームの使用期間を長くすることができる。これにより、電力変換器10のパラレル昇圧モードの導通損失をさらに低減できる。
図24は、キャリア位相制御の動作例を説明するための波形図である。図24を参照して、制御パルス信号SD1及びSD2のHレベル期間がそれぞれ同一の下でも、位相差φを調整することにより、制御パルス信号SD1及びSD2の論理レベルが異なる期間は変化する。図24に示されるように、位相差φ=φ*としたときに、制御パルス信号SD1がHレベルからLレベルへ遷移するタイミングと、制御パルス信号SD2がLレベルからHレベルへ遷移するタイミングとが同位相となる。このとき、制御パルス信号SD1及びSD2の論理レベルが異なる期間、すなわち、制御信号SG2,SG3.SG4,SG5がHレベルとなる期間を最も長く確保することができる。以下では、このような位相関係をもたらす位相差φ*を、最適位相差φ*とも称する。
図14に示された位相差φ=0のときには制御信号SG2,SG3,SG4,SG5がすべてHレベルとなる期間はなかったが、図24に示された位相差φ=φ*のときの制御信号SG2,SG3,SG4,SG5では時刻t2〜時刻t3において制御信号SG2,SG3,SG4,SG5がすべてHレベルの期間となる。すなわち、キャリア位相制御によって、デューティ比DT1,DT2が同一であるPWM制御の下で、第2アームを用いた昇圧チョッパ回路が形成される期間を確保することができる。
なお、図24の例とは逆に、制御パルス信号SD1がLレベルからHレベルへ遷移するタイミングと、制御パルス信号SD2がHレベルからLレベルへ遷移するタイミングとが同位相となるように位相差φを設定した場合にも、制御パルス信号SD1及びSD2の論理レベルが異なる期間を同様に確保することができる。すなわち、このときの位相差φを最適位相差φ*とすることも可能である。
図14及び図24からも理解されるように、制御パルス信号SD1,SD2の波形は、デューティ比DT1,DT2によって決まる。したがって、図24のような制御パルスSD1,SD2間の関係及びIL1,IL2の電流位相が実現できる最適位相差φ*についても、デューティ比DT1,DT2に応じて変わることが理解される。このため、デューティ比DT1,DT2と、最適位相差φ*との関係を予め求めるとともに、その対応関係を予めマップ(以下、「位相差マップ」とも称する)あるいは関数式(以下、「位相差算出式」とも称する)として制御装置102に記憶させておき、その対応関係を用いて制御を行うことが好適である。
これにより、図14及び図24の比較からも理解されるとおり、デューティ比DT1,DT2に応じてキャリア波CW1及びCW2間の位相差を調整するキャリア位相制御の適用により、第2アームを用いる昇圧チョッパ回路が形成される期間を長くして、スイッチング素子の導通損失を低減できる。以上のように、キャリア位相制御の適用により、電力変換器10のパラレル昇圧モードにおけるDC/DC変換を高効率化できる。
[実施の形態2]
実施の形態2では、上述した電力変換器10の複数の動作モードのうちのシリーズ昇圧モードにおける動作について説明する。
実施の形態2では、上述した電力変換器10の複数の動作モードのうちのシリーズ昇圧モードにおける動作について説明する。
図1を参照して、電力変換器10では、スイッチング素子S1,S2,S4をオフする一方でスイッチング素子S3,S5をオンすることにより、直列接続された直流電源B1及びB2を電力線PL及びGLの間に電気的に接続することができる。これにより、直列接続された直流電源B1及びB2に対して上アームをオンした状態を形成できる。一方で、スイッチング素子S2,S5をオフする一方で、スイッチング素子S1,S3,S4をオンすることにより、直流電源B1,B2の出力をリアクトルL1,L2に電磁エネルギとして蓄えることができる。すなわち、直流電源B1及びB2の各々に対して下アームをオンした状態を形成することができる。
図25は、下アームオン期間の電流経路を説明するための回路図である。図25を参照して、スイッチング素子S1,S3,S4をオンする一方で、スイッチング素子S2,S5をオフすることにより、直流電源B1の出力によりリアクトルL1にエネルギを蓄積するための電流経路142と、直流電源B2の出力によりリアクトルL2にエネルギを蓄積するための電流経路144とが形成される。すなわち、シリーズ昇圧モードでは、スイッチング素子S1,S3は直流電源B1に対する昇圧チョッパ回路の下アームに相当し,スイッチング素子S4は直流電源B2に対する昇圧チョッパ回路の下アームに相当する。
図26は、上アームオン期間の電流経路を説明するための回路図である。図26を参照して、スイッチング素子S3,S5をオンする一方で、スイッチング素子S1,S2,S4をオフすることにより、電流経路146が形成される。電流経路146により、直列接続された直流電源B1,B2からの出力電圧によるエネルギと、リアクトルL1,L2に蓄積されたエネルギとの和が電力線PL,GL間へ出力される。この結果、直列接続された直流電源B1,B2に対して、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。すなわち、シリーズ昇圧モードでは、スイッチング素子S3,S5は、昇圧チョッパ回路の上アームに相当する。
図27には、電力変換器10のシリーズ昇圧モードにおけるスイッチング素子S1〜S5の各々についてのスイッチング制御のための論理演算式が示される。
図27を参照して、シリーズ昇圧モードでは、直列接続された直流電源B1,B2に流れる電流は共通であるので、直流電源B1,B2の出力は、パラレル制御モードのように別個に制御することができない。したがって、電圧V1+V2に対して1個の昇圧チョッパ回路が等価的に形成される。このため、デューティ制御のための制御パルス信号SDは、直流電源B1,B2の間で共通である。
シリーズ昇圧モードにおいて、下アームを形成するスイッチング素子S1,S4は、共通に、制御パルス信号SDに従ってスイッチングされる。一方で、上アームを形成するスイッチング素子S5は、制御パルス信号/SD(SDの反転信号)に従ってスイッチングされる。すなわち、スイッチング素子S1,S4のペアと、スイッチング素子S5とは相補的にスイッチングされる。また、スイッチング素子S2はオフに固定され、スイッチング素子S3はオンに固定される。
上述のように、スイッチング素子S1,S4を下アームとし、スイッチング素子S5を上アームとする昇圧チョッパ回路では、式(1)において、Vi=V1+V2となる。すなわち、シリーズ昇圧モードにおいて、下アームのデューティ比DT、直流電源B1,B2の電圧V1,V2、及び、出力電圧VHの間には、下記(5)式が成立する。
(数5)
VH=1/(1−DT)・(V1+V2)… (5)
VH=1/(1−DT)・(V1+V2)… (5)
なお、シリーズ昇圧モードでは、直流電源B1及びB2の電力P1及びP2は、電圧V1及びV2に応じて自動的に決まる。すなわち、直流電源B1,B2間の電力配分は、下記(6)式に従って自動的に定まるので、パラレル昇圧モードのように直接制御することはできない。
(数6)
P1:P2=V1:V2 …(6)
P1:P2=V1:V2 …(6)
図28は、電力変換器10のシリーズ昇圧モード時における直流電源B1,B2の出力制御例を説明するため機能ブロック図である。図28を参照して、シリーズ昇圧モードでは、直流電源B1及びB2の出力を、出力電圧VHの電圧偏差ΔV(ΔV=VH*−VH)を補償するように制御(電圧制御)する。
図28に例示された、シリーズ昇圧モードにおけるコンバータ制御部300は、減算部302、直流電源B1,B2の出力を制御するためのコントローラ304、PWM制御部306及びキャリア波発生部308を含む。
減算部302は、電圧制御のための電圧偏差ΔVを演算する(ΔV=VH*−VH)。コントローラ304は、電圧偏差ΔVを補償するためのフィードバック制御(例えばPI制御)によって、式(5)のデューティ比DTを演算する。なお、電圧V1+V2及び電圧指令値VH*の電圧比から求められる理論昇圧比をさらに反映して、デューティ比DTを演算することも可能である。キャリア波発生部308は、シリーズ昇圧モードでは、直流電源B1,B2に共通のキャリア波CWを発生する。PWM制御部306は、シリーズ昇圧モードでは、デューティ比DT及びキャリア波CWの比較に基づくPWM制御により、制御信号SG1〜SG5を生成する。
図29は、シリーズ接続モードにおけるPWM制御部306の動作を説明するための波形図を示す。図29を参照して、制御パルス信号SDは、電圧制御のためのデューティ比DTと、キャリア波CWとの電圧比較に基づくPWM制御によって生成される。DT>CWの期間では、制御パルス信号SDがHレベルに設定される一方で、CW<DTの期間では、制御パルス信号SDがLレベルに設定される。したがって、デューティ比DTの上昇に応じて、制御パルス信号SDのHレベル期間が長くなり、制御パルス信号/SDのLレベル期間が短くなる。上述のように、制御パルス信号SDのHレベル期間には、昇圧チョッパ回路の下アームオンが指令されるので、デューティ比DTの上昇に応じて直流電源B1,B2の出力が増加する一方で、デューティ比DTの低下に応じて直流電源B1,B2の出力が減少する。
制御信号SG1〜SG5は、図27に示された論理演算式に従って、上記PWM制御によって得られた制御パルス信号SD,/SDに応じて生成される。
制御パルス信号SDがHレベルに設定されると、スイッチング素子S1,S4がオンされる。また、スイッチング素子S3はオン固定なので、電流経路142,144(図25)が形成される。この下アーム期間では、リアクトル電流IL1及びIL2は上昇する。一方、制御パルス信号SDがLレベルに設定されると、スイッチング素子S5がオン(S1,S4がオフ)される。したがって、電流経路146(図26)が形成される。したがって、リアクトル電流IL1及びIL2は、共通の値となって低下する。
なお、図29中にも示されるように、下アームオンから上アームオンに切換えられたタイミングにおいて、電圧V1及びV2が異なるときや、リアクトルL1,L2のインダクタンスが異なるときには、リアクトル電流IL1及びIL2の値が異なる。この期間では、後ほど詳細に説明する還流経路が形成されることによって、リアクトル電流IL1,IL2の通流が維持される。そして、還流経路の形成中にIL1=IL2になると、図26の電流経路146が形成される。一旦形成された電流経路146は、当該上アームオン期間中、維持される。
このように、本実施の形態に従う電力変換器10によれば、V1+V2を出力電圧VHへ昇圧するためのデューティ比DTに応じて、図27に示した論理式に従って、スイッチング素子S1〜S5がスイッチング制御される。これにより、昇圧比(VH/(V1+V2))を抑制したDC/DC変換によって、出力電圧VHを電圧指令値VH*に従って制御できる。これにより、リアクトルL1,L2での電力損失を抑制することによって、電力変換器10での電力損失を低減することができる。具体的には、リアクトルL1及びL2が直列接続されることによってリアクトル電流IL1,IL2の変化勾配が抑制されるためリップル幅が小さくなり、リアクトルL1,L2のコアで生じる鉄損及びコイル巻線で生じる交流損失を低減することができる。
さらに、本実施の形態に従う電力変換器10では、シリーズ昇圧モードにおける導通損失がより抑制されるため、DC/DC変換を高効率化することができる。
ここで、電力変換器10におけるリアクトル電流の還流経路について説明する。電力変換器10において、直流電源B1に対しては、ダイオードD1,D3による電流経路によって、リアクトル電流IL1が負である期間(IL1<0)の還流経路を確保することができる。また、ダイオードD2による電流経路によって、リアクトル電流IL1が正である期間(IL1>0)の還流経路が確保できる。直流電源B2に対しては、ダイオードD4による電流経路によって、リアクトル電流IL2が負である期間(IL2<0)の還流経路を確保することができる。また、ダイオードD1,D5による電流経路によって、リアクトル電流IL2が正である期間(IL2>0)の還流経路が確保できる。
[実施の形態3]
電力変換器10では、ノードN2及びN3間の半導体素子として、スイッチング素子S3及びS5が配置される。ここで、第2アームを用いる制御を適用した場合、スイッチング素子S3及びS5に熱負荷が集中するおそれがある。そこで、スイッチング素子S3及びS5が他のスイッチング素子S1,S2,S4よりも温度上昇し易いときに好適なスイッチングパターンの切換制御について説明する。
電力変換器10では、ノードN2及びN3間の半導体素子として、スイッチング素子S3及びS5が配置される。ここで、第2アームを用いる制御を適用した場合、スイッチング素子S3及びS5に熱負荷が集中するおそれがある。そこで、スイッチング素子S3及びS5が他のスイッチング素子S1,S2,S4よりも温度上昇し易いときに好適なスイッチングパターンの切換制御について説明する。
図30は、本実施の形態におけるスイッチングパターンの切換制御を説明するフローチャートである。このスイッチングパターンの切換制御は、電力変換器10のパラレル昇圧モード時に適用される。なお、当該処理は、制御装置102によって所定周期毎に実行される。
ステップS10では、制御装置102は、電力変換器10の現在の動作モードがパラレル昇圧モードであるかどうかを判定する。制御装置102は、パラレル昇圧モードが選択されている(YES判定時)には、ステップS12に処理を進める。
ステップS12では、制御装置102は、スイッチング素子S3又はS5の温度Tが所定の判定温度Txよりも高いかどうかを判定する。ステップS12での判定では、たとえば、スイッチング素子S3に設けられた温度センサ(図示せず)の出力に基づいて、スイッチング素子S3の温度Tを検知することができる。同様に、スイッチング素子S5に設けられた温度センサ(図示せず)の出力に基づいて、スイッチング素子S5の温度Tを検知することができる。または、スイッチング素子S3及びS5に体売る通過電流の履歴(電流量の時間推移)に基づいて熱負荷を推定することによって、スイッチング素子S3及びS5の温度Tを推定することも可能である。制御装置102は、スイッチング素子S3又はS5の温度Tが基準温度Txより大きいとき(ステップS12のYES判定時)には高温状態であると判定して、ステップS14に処理を進める。ステップS14では、制御装置102は、スイッチング素子S3及びS5をなるべく使用しないように、すなわち第2アームの使用を制限するように、パラレル昇圧モードにおけるスイッチング素子S1〜S5のスイッチングを制御する。
一方で、制御装置102は、スイッチング素子S3又はS5の温度Tが基準温度Tx以下であるとき(ステップS12のNO判定時)には非高温状態であると判定して、ステップS16に処理を進める。ステップS16では、制御装置102は、スイッチング素子S3及びS5を使用するように、すなわち第2アームの使用を制限せずに、パラレル昇圧モードにおけるスイッチング素子S1〜S5のスイッチングを制御する。
このように、本実施の形態におけるスイッチングパターンの切換制御によれば、スイッチング素子S3及びS5の過剰な温度上昇を防ぎつつ、パラレル昇圧モードにおけるDC/DC変換を実行できる。
[実施の形態4]
電源システム100は、上述したシリーズ昇圧モード及びパラレル昇圧モード以外の動作モードでも使用することができる。図31は、電力変換器10に適用される複数の動作モードの一覧を示す図表である。
電源システム100は、上述したシリーズ昇圧モード及びパラレル昇圧モード以外の動作モードでも使用することができる。図31は、電力変換器10に適用される複数の動作モードの一覧を示す図表である。
図31を参照して、複数の動作モードは、出力電圧VHを電圧指令値VH*に従って制御する「昇圧モード」と、直流電源B1及び/又は直流電源B2を電力線PL,GLと電気的に接続する「直結モード」とに分類される。
昇圧モードには、パラレル昇圧モード及びシリーズ昇圧モードが含まれる。パラレル昇圧モードでは、電力変換器10のスイッチング素子S1〜S5を図12に示された論理演算式に従ってスイッチング制御することにより、直流電源B1及びB2と電力線PL,GL(負荷104)との間で並列にDC/DC変換を実行することができる。なお、パラレル昇圧モードでは、直流電源B1及びB2間の電力配分比を制御しながら、出力電圧VHを電圧指令値VH*に従って制御することができる。シリーズ昇圧モードでは、電力変換器10のスイッチング素子S1〜S5を図27に示された論理演算式に従ってスイッチング制御することにより、直流電源B1,B2が直列接続された状態でDC/DC変換を実行することができる。なお、シリーズ昇圧モードでは、出力電圧VHを電圧指令値VH*に従って制御する際に、直流電源B1及びB2間の電力配分比は、電圧V1及びV2の比に応じて自動的に決まるので、パラレル昇圧モードのように直接制御することはできない。
さらに、昇圧モードには、直流電源B1のみを用いて電力線PL,GL(負荷104)との間でDC/DC変換を行なう「直流電源B1による昇圧モード(以下、B1昇圧モード)」と、直流電源B2のみを用いて電力線PL,GL(負荷104)との間でDC/DC変換を行なう「直流電源B2による昇圧モード(以下、B2昇圧モード)」とが含まれる。
B1昇圧モードでは、直流電源B2は、出力電圧VHがV2よりも高く制御されている限りにおいて、電力線PLと電気的に切り離された状態を維持されて不使用とされる。B1昇圧モードでは、直流電源B1に対する昇圧チョッパ回路(第1アーム)のみが構成される。したがって、スイッチング素子S4,S5のオフ固定によってノードN1及びN3間の電流経路が遮断された状態で、スイッチング素子S1,S2,S3が、直流電源B1の出力を制御するためのデューティ比DT1に基づく、制御パルス信号/SD1及びSD1にそれぞれ応じてスイッチング制御される。
同様に、B2昇圧モードでは、直流電源B1は、出力電圧VHがV1よりも高く制御されている限りにおいて、電力線PLと電気的に切り離された状態を維持されて不使用とされる。B2昇圧モードでは、直流電源B2に対する昇圧チョッパ回路(第1アーム)のみが構成される。したがって、スイッチング素子S2,S3のオフ固定によってノードN1及びN2間の電流経路が遮断された状態で、スイッチング素子S1,S4,S5が、直流電源B2の出力を制御するためのデューティ比DT2に基づく、制御パルス信号/SD2及びSD2にそれぞれ応じてスイッチング制御される。
なお、B1昇圧モード及びB2昇圧モードでは、デューティ比DT1またはDT2は、出力電圧VHを電圧指令値VH*に従って制御(電圧制御)するように算出される。このように、昇圧モードに属する動作モードの各々では、出力電圧VHは、電圧指令値VH*に従って制御される。
直結モードには、直流電源B1のみについて電力線PL,GLとの間の電流経路が形成される「直流電源B1の直結モード(以下、B1直結モード)」と、直流電源B2のみについて電力線PL,GLとの間に電流経路が形成される「直流電源B2の直結モード(以下、B2直結モード)」が含まれる。
B1直結モードでは、スイッチング素子S1,S3〜S5がオフに固定され、スイッチング素子S2がオンに固定される。これにより、ノードN1及びN3間の電流経路が遮断された状態となる。したがって、直流電源B2は、電力線PL,GL間から切り離された状態となる。出力電圧VHは、直流電源B1の電圧V1と等しくなる(VH=V1)。B1直結モードでは、直流電源B2は、電力線PL,GL間から電気的に切り離された状態を維持されて不使用とされる。
同様に、B2直結モードでは、スイッチング素子S2〜S4がオフに固定され、スイッチング素子S1及びS5がオンに固定される。これにより、ノードN1及びN2間の電流経路が遮断された状態となる。したがって、直流電源B1は、電力線PL,GL間から切り離された状態となる。出力電圧VHは、直流電源B2の電圧V2と等しくなる(VH=V2)。B2直結モードでは、直流電源B1は、電力線PL,GLから電気的に切り離された状態を維持されて不使用とされる。
なお、V1及びV2が同等である場合には、直流電源B1及びB2を電力線PL,GL間に電気的に並列接続した状態を維持する「パラレル直結モード」を選択することも可能である。パラレル直結モードでは、スイッチング素子S3,S4をオフに固定することによって直流電源B1及びB2の下アームをオフ状態とする。一方、スイッチング素子S1,S2,S5をオンに固定することによって、直流電源B1及びB2の上アームをオン状態とする。これにより、出力電圧VHは、直流電源B1の電圧V1及び直流電源B2の電圧V2と同等となる。電圧V1及び電圧V2間の電圧差は、直流電源B1及びB2間に短絡電流を生じさせるので、当該電圧差が小さいときに限定して、パラレル直結モードを適用することができる。
さらに、直結モードには、直流電源B1及びB2を、電力線PL,GL間に電気的に直列接続した状態を維持する「シリーズ直結モード」が含まれる。シリーズ直結モードでは、スイッチング素子S1,S2,S4をオフに固定すると共に、スイッチング素子S3及びS5をオンに固定することによってノードN2及びN3間の電流経路が形成された状態とされる。これにより、出力電圧VHは、直流電源B1及びB2の電圧V1及びV2の和と同等となる(VH=V1+V2)。
直結モードに含まれる動作モードの各々では、出力電圧VHは、直流電源B1,B2の電圧V1,V2に依存して決まるため、直接制御することができなくなる。このため、直結モードに含まれる各動作モードでは、出力電圧VHが負荷104の動作に適した電圧に設定できなくなることにより、負荷104での電力損失が増加する可能性がある。一方で、直結モードでは、各スイッチング素子S1〜S5が時間によってスイッチング制御されないため、電力変換器10での電力損失(スイッチングに伴うスイッチング損失)が抑制される。したがって、負荷104の動作状態によっては、直結モードの適用によって、負荷104の電力損失増加量よりも電力変換器10での電力損失減少量が多くなることにより、電源システム100の全体での電力損失が抑制できる可能性がある。
このように、電源システム100では、スイッチング素子S1〜S5のスイッチングパターンの切換えによって、図31に示された複数の動作モードを選択的に適用しながら、出力電圧VHを制御することが可能である。
なお、パラレル昇圧モードは「第1のモード」に対応し、シリーズ昇圧モードは「第2のモード」に対応する。さらに、B1昇圧モードは「第3のモード」に対応し、B2昇圧モードは「第4のモード」に対応し、B1直結モードは「第5のモード」に対応し、B2直結モードは「第6のモード」に対応する。さらに、シリーズ直結モードは、「第7のモード」に対応する。
[電力変換器の構成のさらなる変形例]
直流電源B1及びB2の一方又は両方を力行放電しない又は回生充電しない構成では、「第2の半導体素子」から「第5の半導体素子」の一部について、スイッチング素子又はダイオードの一方を省略することで構造を簡素化することができる。すなわち、「第2の半導体素子」から「第5の半導体素子」の一部のみが、上記スイッチング素子を有する構成とすることが可能である。
直流電源B1及びB2の一方又は両方を力行放電しない又は回生充電しない構成では、「第2の半導体素子」から「第5の半導体素子」の一部について、スイッチング素子又はダイオードの一方を省略することで構造を簡素化することができる。すなわち、「第2の半導体素子」から「第5の半導体素子」の一部のみが、上記スイッチング素子を有する構成とすることが可能である。
例えば、直流電源B1を回生充電せず、力行(放電)のみで使用する場合には、電力変換器10に代えて、図32に示す電力変換器10aの構成を適用することができる。電力変換器10aでは、電力変換器10と比較して、直流電源B1への回生を制御するためのスイッチング素子S2を省略している。すなわち、ノードN2及び電力線PLの間の「第2の半導体素子」をダイオードD2のみで構成する。電力変換器10aにおいても、スイッチング素子S1,S3〜S5のスイッチングは、上記実施の形態にしたがって制御される。さらに、電力変換器10aでは、主に、直流電源B1への回生電流の経路を確保するために配置されるダイオードD3についても省略できる可能性がある。
同様に、直流電源B2を回生充電せず、力行(放電)のみで使用する場合には、図33に示される電力変換器10bの構成を適用することができる。電力変換器10bでは、電力変換器10と比較して、直流電源B2への回生を制御するためのスイッチング素子S5を省略している。すなわち、ノードN3及びN1の間の「第5の半導体素子」をダイオードD5のみで構成することができる。電力変換器10bにおいても、スイッチング素子S1〜S4のスイッチングは、上記実施の形態にしたがって制御される。さらに、電力変換器10bでは、主に、直流電源B2への回生電流の経路を確保するために配置されるダイオードD4についても省略できる可能性がある。
さらに、直流電源B1及びB2の両方を回生充電せず、力行(放電)のみで使用する場合には、図34に示される電力変換器10cの構成を用いることができる。電力変換器10cでは、電力変換器10と比較して、直流電源B1,B2への回生を制御するためのスイッチング素子S2,S5を省略している。すなわち、ノードN2及び電力線PLの間の「第2の半導体素子」をダイオードD2のみで構成するとともに、ノードN3及びN1の間の「第5の半導体素子」をダイオードD5のみで構成する。電力変換器10cにおいても、スイッチング素子S1,S3,S4のスイッチングは上記実施の形態にしたがって制御される。さらに、電力変換器10cでは、主に、直流電源B1,B2への回生電流の経路を確保するために配置されるダイオードD3,D4についても省略できる可能性がある。
また、直流電源B1を力行放電電せず、回生(充電)のみで使用する場合には、電力変換器10に代えて、図35に示す電力変換器10dの構成を適用することができる。電力変換器10dでは、電力変換器10と比較して、直流電源B1への力行を制御するためのスイッチング素子S3を省略している。すなわち、ノードN2及びN1の間の「第3の半導体素子」をダイオードD3のみで構成する。電力変換器10dにおいても、スイッチング素子S1,S2,S4,S5のスイッチングは、上記実施の形態にしたがって制御される。さらに、電力変換器10dでは、主に、直流電源B1への力行電流の経路を確保するために配置されるダイオードD1についても省略できる可能性がある。
同様に、直流電源B2を力行放電せず、回生(充電)のみで使用する場合には、図36に示される電力変換器10eの構成を適用することができる。電力変換器10eでは、電力変換器10と比較して、直流電源B2への力行を制御するためのスイッチング素子S4を省略している。すなわち、ノードN3及び電力線PLの間の「第4の半導体素子」をダイオードD4のみで構成することができる。電力変換器10eにおいても、スイッチング素子S1〜S3,S5のスイッチングは、上記実施の形態にしたがって制御される。さらに、電力変換器10eでは、主に、直流電源B2への力行電流の経路を確保するために配置されるダイオードD5についても省略できる可能性がある。
さらに、直流電源B1及びB2の両方を力行放電せず、回生(充電)のみで使用する場合には、図37に示される電力変換器10fの構成を用いることができる。電力変換器10fでは、電力変換器10と比較して、直流電源B1,B2への力行を制御するためのスイッチング素子S3,S4を省略している。すなわち、ノードN2及びN3の間の「第3の半導体素子」をダイオードD3のみで構成するとともに、ノードN3及び電力線PLの間の「第4の半導体素子」をダイオードD4のみで構成する。電力変換器10fにおいても、スイッチング素子S1,S2,S5のスイッチングは上記実施の形態にしたがって制御される。さらに、電力変換器10fでは、主に、直流電源B1,B2への力行電流の経路を確保するために配置されるダイオードD2,D5についても省略できる可能性がある。
なお、図38に示すように、上記に示した電力変換器10,10a〜10fの回路構成において、直流電源B1及び/又は直流電源B2の極性を逆にした電力変換器10gとしてもよい。電力変換器10gでは、ダイオードD1〜D2の極性も電力変換器10に対して逆方向に接続する。
なお、本実施の形態では、電力変換器10,10a〜10gの構成について、スイッチング素子S1〜S5及びリアクトルL1,L2の接続関係を図示して説明したが、これらの素子に限定されることを意味するものではない。すなわち、本実施の形態において、構成要素同士が「電気的に接続される」との記載は、両要素間に他の回路要素やコネクタ端子が存在し、当該他の回路要素を経由して上記成要素間に電気的な接続が確保されることを含むものとする。
10,10a-10g 電力変換器、100 電源システム、102 制御装置、104 負荷、110〜124,130〜146 電流経路、210,220,304 コントローラ、230,306 制御部、240,308 キャリア波発生部、250,300 コンバータ制御部、252,254,302 減算部。
Claims (2)
- 高電圧側の第1の電力線及び低電圧側の第2の電力線の間の直流電圧を制御するための電源システムであって、
第1の直流電源と、第2の直流電源と、
前記第1の直流電源及び前記第2の直流電源と、前記第1の電力線及び前記第2の電力線と、の間で直流電圧変換を実行するための電力変換器と、を備え、
前記電力変換器は、
前記第2の電力線と第1のノードとの間に電気的に接続された第1の半導体素子と、
前記第2の電力線と第2のノードとの間に、前記第1の直流電源と直列に電気的に接続された第1のリアクトルと、
前記第1の電力線と第3のノードとの間に、前記第2の直流電源と直列に電気的に接続された第2のリアクトルと、
前記第1の電力線と前記第2のノードとの間に接続された第2の半導体素子と、
前記第1のノードと前記第2のノードとの間に接続された第3の半導体素子と、
前記第1の電力線と前記第3のノードとの間に接続された第4の半導体素子と、
前記第1のノードと前記第3のノードとの間に接続された第5の半導体素子と、
を備え、
前記第1の半導体素子はスイッチング素子を含み、
前記第2の半導体素子及び前記第3の半導体素子の少なくとも一方がスイッチング素子を含み、
前記第4の半導体素子及び前記第5の半導体素子の少なくとも一方がスイッチング素子を含むことを特徴とする電源システム。 - 請求項1に記載の電源システムであって、
前記第1から第5の半導体素子の各々は、スイッチング素子と、前記スイッチング素子と逆並列に接続されて、順バイアス時に電流経路を形成するダイオードとを含むことを特徴とする電源システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016205230A JP2018068033A (ja) | 2016-10-19 | 2016-10-19 | 電源システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016205230A JP2018068033A (ja) | 2016-10-19 | 2016-10-19 | 電源システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018068033A true JP2018068033A (ja) | 2018-04-26 |
Family
ID=62086442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016205230A Pending JP2018068033A (ja) | 2016-10-19 | 2016-10-19 | 電源システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018068033A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020153162A1 (ja) * | 2019-01-23 | 2020-07-30 | 株式会社デンソー | 温度検出装置 |
-
2016
- 2016-10-19 JP JP2016205230A patent/JP2018068033A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020153162A1 (ja) * | 2019-01-23 | 2020-07-30 | 株式会社デンソー | 温度検出装置 |
JP2020118548A (ja) * | 2019-01-23 | 2020-08-06 | 株式会社デンソー | 温度検出装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101514914B1 (ko) | 전원 시스템 | |
JP5927217B2 (ja) | 電源システム | |
JP5492040B2 (ja) | 電源システム | |
JP5780914B2 (ja) | 電力変換器の制御装置および制御方法 | |
JP6278007B2 (ja) | 電源システム | |
JP6102841B2 (ja) | 電源システム | |
JP5832247B2 (ja) | 電源システム | |
JP6564592B2 (ja) | 電源システム | |
JP6352873B2 (ja) | 電源システム | |
US10135327B2 (en) | Power supply system | |
JP2018068033A (ja) | 電源システム | |
JP6055352B2 (ja) | 電力変換器の制御装置 | |
JP2016073173A (ja) | 電源システム | |
JP6295210B2 (ja) | 電源システム | |
JP6318115B2 (ja) | 電源システム | |
JP2015223020A (ja) | 電源システム |