JP6278007B2 - 電源システム - Google Patents

Description

この発明は、電源システムに関し、より特定的には、２つの直流電源と共通の電力線との間に接続された電力変換器を含んで構成された電源システムに関する。

複数の電源と負荷の間に接続された電力変換器を用いて、複数の電源を組み合わせて負荷へ電源を供給するハイブリッド電源システムが用いられている。

たとえば、特開２０１３−４６４４６号公報（特許文献１）には、二次電池および充放電可能な補助電源の各々に対して設けられた昇圧チョッパ（電力変換器）を並列に接続した、車両用電源システムが記載されている。

また、特開２０１３−１３２３４号公報（特許文献２）には、複数のスイッチング素子のスイッチングパターンを切換えることよって、２つの直流電源を直列接続した状態でＤＣ／ＤＣ変換を行なう動作モード（直列接続モード）と、２つの直流電源を並列に使用する状態でＤＣ／ＤＣ変換を行なう動作モード（並列接続モード）とを切替えることが可能な電力変換器の構成が記載されている。

特開２０１３−４６４４６号公報 特開２０１３−１３２３４号公報

特許文献１に記載された電力変換器では、並列に使用される二次電池および補助電源の間での電力配分比を制御できるため、二次電池の充放電電力に自由度を持たせた上で負荷への電力供給を制御できる。この結果、二次電池のハイレート劣化解消の機会を確保することができる。しかしながら、二次電池および補助電源を直列接続することができないため、負荷電圧が高いときには、昇圧チョッパでの昇圧比が高くなる。これにより、リアクトルの鉄損や電流リップルによって生じる電力損失の増大によって、電源システムの効率が低下する。

一方、特許文献２に記載された電力変換器では、直列接続モードの選択によって昇圧比を抑制することにより、特許文献１の構成と比較して、特に高電圧出力時の電力損失を抑制することができる。しかしながら、特許文献２の回路構成では、第１の直流電源の電力変換のための電流と、第２の直流電源の電力変換のための電流とが、共通のスイッチング素子を重なって流れる現象が生じる。これにより、通過電流量に依存するスイッチング素子の導通損失が、特許文献１と比較して増加することが懸念される。

この発明はこのような問題点を解決するためになされたものであって、その目的は、２つの直流電源を備えた電源システムの電力損失を低減して、直流電力変換を高効率化することである。

この発明のある局面では、高電圧側の第１の電力線および低電圧側の第２の電力線の間の直流電圧を制御するための電源システムは、第１の直流電源と、第２の直流電源と、電力変換器と、電力変換器の動作を制御するための制御装置とを備える。電力変換器は、第１および第２の直流電源と第１および第２の電力線との間で直流電圧変換を実行するように構成される。電力変換器は、第１から第５の半導体素子と、第１および第２のリアクトルとを含む。第１の半導体素子は、第１の電力線と第１のノードとの間に電気的に接続される。第２の半導体素子は、第２の電力線と第１のノードとの間に電気的に接続される。第３の半導体素子は、第１の電力線と第２のノードとの間に電気的に接続される。第４の半導体素子は、第２の電力線と第２のノードとの間に電気的に接続される。第５の半導体素子は、第１のノードと第２のノードとの間に電気的に接続される。第１のリアクトルは、第１のノードと第２の電力線との間に、第１の直流電源と直列に電気的に接続される。第２のリアクトルは、第２のノードと第２の電力線の間に、第２の直流電源と直列に電気的に接続される。第１から第５の半導体素子の少なくとも一部は、制御装置からの信号に応じて電流経路の形成および遮断を制御するように構成されたスイッチング素子を含む。電力変換器は、制御装置によるスイッチング素子のオンオフ制御の態様を切換えることによって、直流電圧変換の態様が異なる複数の動作モードを切換えて動作する。

好ましくは、記第１から第４の半導体素子の各々は、スイッチング素子およびダイオードを含む。スイッチング素子は、電流経路を形成するオン状態と当該電流経路を遮断するオフ状態とを制御装置からの信号に応答して選択的に形成する。ダイオードは、スイッチング素子と逆並列に接続されて、順バイアス時に電流経路を形成する。第５の半導体素子は、第１および第２のノード間の電流経路を形成するオン状態と当該電流経路を遮断するオフ状態とを制御装置からの信号に応答して選択的に形成するためのスイッチング素子を含む。

また好ましくは、記第１から第４の半導体素子の各々は、スイッチング素子およびダイオードを含む。スイッチング素子は、電流経路を形成するオン状態と当該電流経路を遮断するオフ状態とを制御装置からの信号に応答して選択的に形成する。ダイオードは、スイッチング素子と逆並列に接続されて、順バイアス時に電流経路を形成する。第５の半導体素子は、第１のノードから第２のノードへ向かう電流経路を第１および第２のノード間に形成するオン状態と当該電流経路を遮断するオフ状態とを制御装置からの信号に応答して選択的に形成するためのスイッチング素子と、第２のノードから第１のノードへ向かう電流経路を第１および第２のノード間に形成するオン状態と当該電流経路を遮断するオフ状態とを制御装置からの信号に応答して選択的に形成するためのスイッチング素子とを含む。

あるいは好ましくは、第２および第４の半導体素子の各々において、電流経路を形成するオン状態と当該電流経路を遮断するオフ状態とを制御装置からの信号に応答して選択的に形成するためのスイッチング素子が設けられる。第１および第３の半導体素子において、第１のノードから第１の電力線へ向かう方向を順方向として接続されたダイオードと、第２の電力線から第２のノードへ向かう方向を順方向として接続されたダイオードとがそれぞれ設けられる。第２および第４の半導体素子のいずれか一方において、スイッチング素子と逆並列接続されたダイオードが設けられる。第５の半導体素子において、第１のノードから第２のノードへ向かう電流経路および、第２のノードから第１のノードへ向かう電流経路の少なくとも一方について、当該電流経路の形成および遮断を制御するためのスイッチング素子が設けられる。第１および第３の半導体素子のいずれか一方において、ダイオードと並列に接続されたスイッチング素子がさらに設けられ、当該スイッチング素子は、オン状態およびオフ状態を制御装置からの信号に応答して選択的に形成する。

さらに好ましくは、複数の動作モードは、第１のモードを含む。第１のモードにおいて、電力変換器は、第１および第２の直流電源と第１および第２の電力線との間で並列に直流電圧変換を実行するように動作する。制御装置は、第１のモードにおいて、第１の直流電源からの出力デューティ比に従って第１および第２の半導体素子中のスイッチング素子のオンオフを制御するとともに、第２の直流電源からの出力デューティ比に従って第３および第４の半導体素子中のスイッチング素子のオンオフを制御する。第５の半導体素子において、第１および第４の半導体素子の両方で電流経路が形成されている期間では少なくとも第１から第２のノードへ向かう電流経路が非形成とされる一方で、第２および第３の半導体素子の両方で電流経路が形成されている期間では少なくとも第２から第１のノードへ向かう電流経路が非形成とされる。

さらに好ましくは、制御装置は、第１のモードにおいて、第１および第２のリアクトルの電流の極大点同士または極小点同士が同一タイミングとなるように、第１の直流電源からの出力を制御するための第１のパルス幅変調制御に用いる第１のキャリア波と、第２の直流電源からの出力を制御するための第２のパルス幅変調制御に用いる第２のキャリア波とを生成する。

好ましくは、複数の動作モードは、第２のモードと第３のモードとをさらに含む。第２のモードにおいて、電力変換器は、第１の直流電源と第１および第２の電力線との間で直流電圧変換を実行するとともに、第２の直流電源が第１および第２の電力線の間から電気的に切り離された状態を維持するように動作する。第３のモードにおいて、電力変換器は、第２の直流電源と第１および第２の電力線との間で直流電圧変換を実行するとともに、第１の直流電源が第１および第２の電力線の間から電気的に切り離された状態を維持するように動作する。制御装置は、第２のモードにおいては、第３、第４および第５の半導体素子中のスイッチング素子をオフ状態に維持する一方で、第１および第２の半導体素子中のスイッチング素子をオンオフ制御することによって第１および第２の電力線間の直流電圧を制御する。制御装置は、第３のモードにおいては、第１、第２および第５の半導体素子中のスイッチング素子をオフ状態に維持する一方で、第３および第４の半導体素子中のスイッチング素子をオンオフ制御することによって第１および第２の電力線間の直流電圧を制御する。

さらに好ましくは、複数の動作モードは、第４のモードと、第５のモードと、第６のモードとをさらに含む。第４のモードでは、電力変換器は、第１の直流電源が第１および第２の電力線の間に電気的に接続される一方で、第２の直流電源が第１および第２の電力線の間から電気的に切り離される状態を維持する。第５のモードでは、電力変換器は、第２の直流電源が第１および第２の電力線の間に電気的に接続される一方で、第１の直流電源が第１および第２の電力線の間から電気的に切り離される状態を維持するように動作する。第６のモードでは、電力変換器は、第１および第２の直流電源が第１および第２の電力線の間に電気的に並列接続される状態を維持するように動作する。

本発明によれば、２つの直流電源を備えた電源システムの電力損失を低減して、直流電力変換を高効率化することができる。

本発明の実施の形態１に従う電源システムの構成を示す回路図である。 図１に示された負荷の構成例を示す概略図である。 基本的な昇圧チョッパ回路の構成を示す回路図である。 図３に示した昇圧チョッパ回路の動作波形図である。 図１に示した電力変換器のパラレル昇圧モードにおける第１の等価回路図である。 図５に示した等価回路図における各直流電源の下アームオン時の電流経路を示す回路図である。 図５に示した等価回路図における各直流電源の上アームオン時の電流経路を示す回路図である。 図１に示した電力変換器のパラレル昇圧モードにおける第２の等価回路図である。 図８に示した等価回路図における各直流電源の下アームオン時の電流経路を示す回路図である。 図８に示した等価回路図における各直流電源の上アームオン時の電流経路を示す回路図である。 第１アームおよび第２アームを用いる昇圧チョッパ回路の各アームオンオフとスイッチング素子のオンオフとの対応関係が示される。 実施の形態１に従う電力変換器パラレル昇圧モードにおいて各スイッチング素子をオンオフ制御するためのゲート論理式の一覧を示す図表である。 図１に示した電力変換器のパラレル昇圧モードにおける直流電源の出力制御例を説明するため機能ブロック図である。 図１３に示されたＰＷＭ制御部の動作を説明するための波形図である。 パラレル昇圧モードにおけるスイッチングパターンの一覧を示す図表である。 実施の形態１に従う電力変換器におけるリアクトル電流の向きの組み合わせを説明する概念図である。 第２アーム形成時の第１のパターンにおける電流挙動を説明する回路図である。 第２アーム形成時の第２のパターンにおける電流挙動を説明する回路図である。 図１７（ｂ）における各部の電流値を一覧表示する図表である。 図１８（ｂ）における各部の電流値を一覧表示する図表である。 比較のために示される電力変換器の電流経路を説明するための第１の回路図である。 図２１および図２３に示された電力変換器の各スイッチング素子の電流を一覧表示する図表である。 比較のために示される電力変換器の電流経路を説明するための第２の回路図である。 実施の形態１に従う電力変換器に対するキャリア位相制御の適用を説明するための波形図である。 実施の形態１の変形例に従うＰＷＭ制御の第１の例を説明するための波形図である。 実施の形態１の変形例に従うＰＷＭ制御の第２の例を説明するための波形図である。 実施の形態２に従う電力変換器の構成を説明するための回路図である。 実施の形態２に従う電力変換器のパラレル昇圧モードにおける各スイッチング素子のためのゲート論理式の一覧を示す図表である。 実施の形態１および２に従う電力変換器に適用される複数の動作モードの一覧を示す図表である。 第１の直流電源を回生充電しない場合における図１に示した電力変換器の構成からの変形例を示す回路図である。 第２の直流電源を回生充電しない場合における図１に示した電力変換器の構成からの変形例を示す回路図である。 第１の直流電源を回生充電しない場合における図２７に示した電力変換器の構成からの変形例を示す回路図である。 第２の直流電源を回生充電しない場合における図２７に示した電力変換器の構成からの変形例を示す回路図である。

以下に本発明の実施の形態について図面を参照して詳細に説明する。なお、以下図中の同一または相当部分には同一符号を付してその説明は原則的に繰返さないものとする。

［実施の形態１］
（回路構成）
図１は、本発明の実施の形態１に従う電源システムの構成を示す回路図である。

図１を参照して、電源システム５は、直流電源Ｂ１と、直流電源Ｂ２と、電力変換器１０と、制御装置１００とを備える。

本実施の形態において、直流電源Ｂ１およびＢ２は、二次電池や電気二重層キャパシタ等の蓄電装置によって構成される。たとえば、直流電源Ｂ１は、リチウムイオン二次電池やニッケル水素電池のような二次電池で構成される。また、直流電源Ｂ２は、たとえば、電気二重層キャパシタやリチウムイオンキャパシタ等の出力特性に優れた直流電圧源要素により構成される。直流電源Ｂ１および直流電源Ｂ２は、「第１の直流電源」および「第２の直流電源」にそれぞれ対応する。

なお、直流電源Ｂ１およびＢ２を同種の蓄電装置によって構成することも可能である。また、直流電源Ｂ１およびＢ２の容量についても特に限定されることはなく、直流電源Ｂ１およびＢ２は、各々を同等の容量で構成してもよく、一方の直流電源の容量を他方の直流電源の容量より大きくしてもよい。

電力変換器１０は、高電圧側の電力線ＰＬおよび低電圧側の電力線ＧＬの間の直流電圧ＶＨ（以下、出力電圧ＶＨとも称する）を制御するように構成される。電力線ＧＬは、代表的には、接地配線で構成される。

負荷３０は、電力変換器１０の出力電圧ＶＨを受けて動作する。出力電圧ＶＨの電圧指令値ＶＨ＊は、負荷３０の動作に適した電圧に設定される。電圧指令値ＶＨ＊は、負荷３０の状態に応じて可変に設定されてもよい。さらに、負荷３０は、回生発電等によって、直流電源Ｂ１および／またはＢ２の充電電力を発生可能に構成されてもよい。

電力変換器１０は、電力用半導体スイッチング素子Ｓ１〜Ｓ５と、リアクトルＬ１，Ｌ２とを含む。本実施の形態において、電力用半導体スイッチング素子（以下、単に「スイッチング素子」とも称する）としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、電力用ＭＯＳ（Metal Oxide Semiconductor）トランジスタあるいは電力用バイポーラトランジスタ等を用いることができる。

スイッチング素子Ｓ１〜Ｓ５は、制御装置１００からの制御信号ＳＧ１〜ＳＧ５にそれぞれ応答して、オンオフを制御することが可能である。具体的には、スイッチング素子Ｓ１〜Ｓ５は、制御信号ＳＧ１〜ＳＧ５が論理ハイレベル（以下、「Ｈレベル」とも表記する）のときにオン状態となって、電流経路を形成可能な状態となる。一方で、スイッチング素子Ｓ１〜Ｓ５は、制御信号ＳＧ１〜ＳＧ５が論理ローレベル（以下、「Ｌレベル」とも表記する）のときにオフ状態となって、当該電流経路を遮断する状態となる。

スイッチング素子Ｓ１〜Ｓ４に対しては、ダイオードＤ１〜Ｄ４がそれぞれ逆並列接続されている。ダイオードＤ１〜Ｄ４は、順バイアス時に、電力線ＧＬから電力線ＰＬへ向かう方向（図中、下から上へ向かう方向）の電流経路を形成するように配置される。一方で、ダイオードＤ１〜Ｄ４は、逆バイアス時には、当該電流経路を非形成とする。具体的には、ダイオードＤ１は、ノードＮ１から電力線ＰＬへ向かう方向を順方向とするように接続され、ダイオードＤ２は、電力線ＧＬからノードＮ１へ向かう方向を順方向とするように接続される。同様に、ダイオードＤ３は、ノードＮ２から電力線ＰＬへ向かう方向を順方向とするように接続され、ダイオードＤ４は、電力線ＧＬからノードＮ２へ向かう方向を順方向とするように接続される。

スイッチング素子Ｓ１は、電力線ＰＬおよびノードＮ１の間に電気的に接続される。リアクトルＬ１および直流電源Ｂ１は、ノードＮ１および電力線ＧＬの間に直列に、電気的に接続される。たとえば、リアクトルＬ１は、直流電源Ｂ１の正極端子およびノードＮ１の間に電気的に接続されるとともに、直流電源Ｂ１の負極端子は、電力線ＧＬと電気的に接続される。スイッチング素子Ｓ２は、ノードＮ１および電力線ＧＬの間に電気的に接続される。なお、リアクトルＬ１および直流電源Ｂ１の接続順序を入れ換えても、電気的には等価な回路構成が維持される。

スイッチング素子Ｓ３は、電力線ＰＬおよびノードＮ２の間に電気的に接続される。スイッチング素子Ｓ４は、ノードＮ２および電力線ＧＬの間に電気的に接続される。スイッチング素子Ｓ５は、ノードＮ１およびＮ２の間に電気的に接続される。リアクトルＬ２および直流電源Ｂ２は、ノードＮ２および電力線ＧＬの間に直列に、電気的に接続される。たとえば、リアクトルＬ２は、直流電源Ｂ２の正極端子およびノードＮ２の間に電気的に接続されるとともに、直流電源Ｂ２の負極端子は、電力線ＧＬと電気的に接続される。なお、リアクトルＬ２および直流電源Ｂ２の接続順序を入れ換えても、電気的には等価な回路構成が維持される。

図１の構成例では、スイッチング素子Ｓ１およびダイオードＤ１は「第１の半導体素子」に対応し、スイッチング素子Ｓ２およびダイオードＤ２は「第２の半導体素子」に対応し、スイッチング素子Ｓ３およびダイオードＤ３は「第３の半導体素子」に対応する。さらに、スイッチング素子Ｓ４およびダイオードＤ４は「第４の半導体素子」に対応し、スイッチング素子Ｓ５は、「第５の半導体素子」に対応する。さらに、リアクトルＬ１およびＬ２は、「第１のリアクトル」および「第２のリアクトル」にそれぞれ対応する。図１の例では、スイッチング素子Ｓ１〜Ｓ５のオンオフ制御により、第１〜第５の半導体素子の各々において、電流経路の形成および遮断を制御することができる。

制御装置１００は、たとえば、図示しないＣＰＵ（Central Processing Unit）およびメモリを有する電子制御ユニット（ＥＣＵ）によって構成される。制御装置１００は、メモリに記憶されたマップおよびプログラムに基づいて、各センサによる検出値を用いた演算処理を行なうように構成される。あるいは、制御装置１００の少なくとも一部は、電子回路等のハードウェアにより所定の数値・論理演算処理を実行するように構成されてもよい。

制御装置１００は、出力電圧ＶＨを制御するために、スイッチング素子Ｓ１〜Ｓ５のオンオフを制御する制御信号ＳＧ１〜ＳＧ５を生成する。なお、図１では図示を省略しているが、直流電源Ｂ１の電圧（Ｖ［１］と表記する）および電流（Ｉ［１］と表記する）、直流電源Ｂ２の電圧（Ｖ［２］と表記する）および電流（Ｉ［２］と表記する）、ならびに、出力電圧ＶＨの検出器（電圧センサ）が設けられている。これらの検出器の出力は、制御装置１００へ与えられる。

図２は、負荷３０の構成例を示す概略図である。
図２を参照して、負荷３０は、たとえば電動車両の走行用電動機を含むように構成される。負荷３０は、平滑コンデンサＣＨと、インバータ３２と、モータジェネレータ３５と、動力伝達ギヤ３６と、駆動輪３７とを含む。

モータジェネレータ３５は、車両駆動力を発生するための走行用電動機であり、たとえば、複数相の永久磁石型同期電動機で構成される。モータジェネレータ３５の出力トルクは、減速機や動力分割機構によって構成される動力伝達ギヤ３６を経由して、駆動輪３７へ伝達される。駆動輪３７に伝達されたトルクにより電動車両が走行する。また、モータジェネレータ３５は、電動車両の回生制動時には、駆動輪３７の回転力によって発電する。この発電電力は、インバータ３２によってＡＣ／ＤＣ変換される。この直流電力は、電源システム５に含まれる直流電源Ｂ１，Ｂ２の充電電力として用いることができる。

モータジェネレータの他にエンジン（図示せず）が搭載されたハイブリッド自動車では、このエンジンおよびモータジェネレータ３５を協調的に動作させることによって、電動車両に必要な車両駆動力が発生される。この際には、エンジンの回転による発電電力を用いて直流電源Ｂ１および／またはＢ２を充電することも可能である。

このように、電動車両は、走行用電動機を搭載する車両を包括的に示すものであり、エンジンおよび電動機を搭載したハイブリッド自動車と、エンジンを搭載しない電気自動車および燃料電池車との両方を含むものである。

（電力変換器の動作）
電力変換器１０は、特許文献２に記載された電力変換器と同様に、直流電源Ｂ１，Ｂ２と電力線ＰＬ，ＧＬとの間での直流電力変換（ＤＣ／ＤＣ変換）の態様が異なる複数の動作モードを有する。これらの動作モードは、スイッチング素子のオンオフ制御の態様を切換えることによって選択的に適用される。

電力変換器１０の複数の動作モードには、直流電源Ｂ１およびＢ２と電力線ＰＬ，ＧＬとの間で並列にＤＣ／ＤＣ変換を行なうための「パラレル昇圧モード」が含まれる。

図１から理解されるように、電力変換器１０は、直流電源Ｂ１および電力線ＰＬ，ＧＬの間に形成された昇圧チョッパ回路と、直流電源Ｂ２および電力線ＰＬ，ＧＬの間に形成された昇圧チョッパ回路とが組み合わされた回路構成を有している。したがって、まず、基本的な昇圧チョッパ回路の動作について詳細に説明する。

図３には、基本的な昇圧チョッパ回路の構成を示す回路図が示される。
図３を参照して、昇圧チョッパ回路ＣＨＰは、上アームを構成するスイッチング素子Ｓｕと、下アームを構成するスイッチング素子Ｓｌと、リアクトルＬとを有する。リアクトルＬは、上アームのスイッチング素子Ｓｕおよび下アームのスイッチング素子Ｓｌの接続点と、直流電源ＰＳの正極端子との間に電気的に接続される。上アームのスイッチング素子Ｓｕおよび下アームのスイッチング素子Ｓｌは電力線ＰＬおよびＧＬの間に直列に接続される。ダイオードＤｕおよびＤｌは、上アームのスイッチング素子Ｓｕおよび下アームのスイッチング素子Ｓｌにそれぞれ逆並列接続される。

昇圧チョッパ回路ＣＨＰでは、下アーム（スイッチング素子Ｓｌ）のオン期間およびオフ期間が交互に設けられる。下アームのオン期間には、直流電源ＰＳ−リアクトルＬ−下アーム素子Ｓｌ（オン）を経由する電流経路１０１が形成される。これにより、リアクトルＬにエネルギが蓄積される。

下アームのオフ期間には、直流電源ＰＳ−リアクトルＬ−ダイオードＤｕ（またはスイッチング素子Ｓｕ）−負荷３０を経由した電流経路１０２が形成される。これにより、下アーム素子Ｓｌのオン期間でリアクトルＬに蓄えられたエネルギと、直流電源ＰＳからのエネルギとが、負荷３０へ供給される。これにより、負荷３０への出力電圧は、直流電源ＰＳの出力電圧よりも昇圧される。

上アームのスイッチング素子Ｓｕは、下アームのスイッチング素子Ｓｌのオン期間には、オフされる必要がある。また、下アームのスイッチング素子Ｓｌのオフ期間には、上アームのスイッチング素子Ｓｕをオンすることによって、負荷３０からの電力を直流電源ＰＳへ回生することができる。たとえば、上アームのスイッチング素子Ｓｕおよび下アームのスイッチング素子Ｓｌを、周期的かつ相補的にオンオフすることにより、電流方向に応じてスイッチング制御（オンオフ制御）の態様を切換えることなく、出力電圧ＶＨを制御しながら、回生および力行の両方に対応してＤＣ／ＤＣ変換を実行することができる。

なお、直流電源ＰＳへの電力回生を行なわない場合には、電流方向が一方向に限定されるので、上アームについては、スイッチング素子Ｓｕの配置を省略して、ダイオードＤｕのみで構成することも可能である。また、下アームについては、ダイオードＤｌの配置を省略することが可能である。

図４には、図３に示した昇圧チョッパ回路の動作波形例が示される。
図４を参照して、下アームのオン期間には、リアクトルＬを流れる電流（以下、「リアクトル電流」と称する）ＩＬが上昇し、下アームのオフ期間には、リアクトル電流ＩＬが低下する。したがって、下アームのスイッチング素子Ｓｌのオン期間およびオフ期間の比を制御することによって、出力電圧ＶＨを制御することができる。具体的には、オン期間の比率を上昇させることによって、出力電圧ＶＨが上昇する。

昇圧チョッパ回路ＣＨＰにおける電圧変換比（昇圧比）は、直流電源ＰＳの電圧Ｖｉ、出力電圧ＶＨおよび出力デューティ比ＤＴ（以下、単にデューティ比ＤＴとも称する）を用いて、下記（１）式で示されることが知られている。なお、デューティ比ＤＴは、オン期間比率を示すパラメータであり、スイッチング周期Ｔｏ（オン期間＋オフ期間）に対する下アームのオン期間比率（時間比）で定義される。

ＶＨ＝１／（１−ＤＴ）・Ｖｉ …（１）
昇圧チョッパ回路ＣＨＰでは、パルス幅変調（ＰＷＭ）制御によって、スイッチング素子のオンオフ制御（以下、スイッチング制御）を実行できる。たとえば、キャリア波ＣＷおよびデューティ比ＤＴとの電圧比較に従って、下アームをオンオフするための制御パルス信号ＳＤが生成される。

キャリア波ＣＷは、スイッチング周期Ｔｏと同一周期を有する。たとえば、キャリア波ＣＷには、三角波が用いられる。キャリア波ＣＷの周波数は、スイッチング素子Ｓｌ（Ｓｕ）のスイッチング周波数に相当する。キャリア波ＣＷの電圧幅（ピークトゥピーク）は、ＤＴ＝１．０に対応する電圧に設定される。

制御パルス信号ＳＤは、デューティ比ＤＴを示す電圧が、キャリア波ＣＷの電圧よりも高いときにＨレベルに設定される一方で、キャリア波ＣＷの電圧よりも低いときにＬレベルに設定される。制御パルス信号／ＳＤは、制御パルス信号ＳＤの反転信号である。

下アームのスイッチング素子Ｓｌのオンオフは、制御パルス信号ＳＤに従って制御される。すなわち、下アームのスイッチング素子Ｓｌは、制御パルス信号ＳＤのＨレベル期間にオン状態に制御される一方で、制御パルス信号ＳＤのＬレベル期間にはオフ状態に制御される。上アームのスイッチング素子Ｓｕは、制御パルス信号／ＳＤに従って、下アームのスイッチング素子Ｓｌと相補的かつ周期的にオンオフ制御することができる。

デューティ比ＤＴが高くなると、制御パルス信号ＳＤのＨレベル期間が長くなるので、下アームのオン期間が長くなる。これにより、電流ＩＬの平均値の増加に応じて、直流電源ＰＳからの出力が上昇することによって、出力電圧ＶＨが上昇する。反対に、デューティ比ＤＴが低くなると、制御パルス信号ＳＤのＬレベル期間が長くなるので、下アームのオン期間は短くなる。これにより、電流ＩＬの平均値の低下に応じて、直流電源ＰＳからの出力が低下することによって、出力電圧ＶＨが低下する。

（パラレル昇圧モードの回路動作）
次に、電力変換器１０のパラレル昇圧モードにおける動作および制御について詳細に説明する。電力変換器１０は、パラレル昇圧モードにおいては、直流電源Ｂ１およびＢ２の各々に対して２つの昇圧チョッパ回路を並列に動作させる態様により動作する。すなわち、電力変換器１０は、特許文献２でのパラレル接続モードと同様に、直流電源Ｂ１およびＢ２と電力線ＰＬ，ＧＬ（負荷３０）との間で並列なＤＣ／ＤＣ変換を行なうことにより、電圧指令値ＶＨ＊に従って出力電圧ＶＨを制御する。

再び図１を参照して、電力変換器１０においては、スイッチング素子Ｓ５をオンした場合と、オフした場合との間で、直流電源Ｂ１およびＢ２に対して形成される昇圧チョッパ回路が異なることが特徴である。

電力変換器１０において、スイッチング素子Ｓ５のオフ時には、ノードＮ１およびＮ２が電気的に切り離される。このときの電力変換器１０の等価回路が図５に示される。

図５を参照して、スイッチング素子Ｓ５のオフ時には、直流電源Ｂ１に対して、スイッチング素子Ｓ２およびダイオードＤ２を下アームとし、スイッチング素子Ｓ１およびダイオードＤ１を上アームとする昇圧チョッパ回路が形成される。

一方、直流電源Ｂ２に対しては、スイッチング素子Ｓ４およびダイオードＤ４を下アームとし、スイッチング素子Ｓ３およびダイオードＤ３を上アームとする昇圧チョッパ回路が形成される。

図６には、図５に示した等価回路図において、直流電源Ｂ１，Ｂ２の下アームオン時における電流経路が示される。

図６を参照して、スイッチング素子Ｓ２をオンすることにより、図３における電流経路１０１と同様に、直流電源Ｂ１の出力によりリアクトルＬ１にエネルギを蓄積するための電流経路１１１が形成される。すなわち、スイッチング素子Ｓ２は、直流電源Ｂ１に対応して形成される昇圧チョッパ回路の下アームに相当する。

同様に、スイッチング素子Ｓ４をオンすることにより、図３における電流経路１０１と同様に、直流電源Ｂ２の出力によりリアクトルＬ２にエネルギを蓄積するための電流経路１１２が形成される。すなわち、スイッチング素子Ｓ４は、直流電源Ｂ２に対応して形成される昇圧チョッパ回路の下アームに相当する。

図７には、図５に示した等価回路図において、直流電源Ｂ１，Ｂ２の上アームオン時における電流経路が示される。

図７を参照して、スイッチング素子Ｓ２をオフすることにより、スイッチング素子Ｓ１またはダイオードＤ１を経由して、リアクトルＬ１の蓄積エネルギを直流電源Ｂ１からのエネルギとともに電力線ＰＬへ出力するための電流経路１１３が形成される。本実施の形態では、スイッチング素子Ｓ１およびＳ２を相補的にオンオフすることにより、スイッチング素子Ｓ２のオフ期間にスイッチング素子Ｓ１がオンされる。スイッチング素子Ｓ１は、直流電源Ｂ１に対応して形成される昇圧チョッパ回路の上アームに相当する。

同様に、スイッチング素子Ｓ４をオフすることにより、スイッチング素子Ｓ３またはダイオードＤ３を経由して、リアクトルＬ２の蓄積エネルギを直流電源Ｂ２からのエネルギとともに電力線ＰＬへ出力するための電流経路１１４が形成される。本実施の形態では、スイッチング素子Ｓ３およびＳ４を相補的にオンオフするので、スイッチング素子Ｓ４のオフ期間にスイッチング素子Ｓ３がオンする。スイッチング素子Ｓ３は、直流電源Ｂ２に対応して形成される昇圧チョッパ回路の上アームに相当する。

図６および図７から理解されるように、電流経路１１１および１１３を交互に形成することによって、直流電源Ｂ１および電力線ＰＬ，ＧＬの間のＤＣ／ＤＣ変換が実行される。同様に、電流経路１１２および１１４を交互に形成することによって、直流電源Ｂ２および電力線ＰＬ，ＧＬの間のＤＣ／ＤＣ変換が実行される。

以下では、直流電源Ｂ１に対応して形成される昇圧チョッパ回路の上アームを「Ｂ１Ｕアーム」とも称し、下アームを「Ｂ１Ｌアーム」と称する。同様に、直流電源Ｂ２に対応して形成される昇圧チョッパ回路の上アームを「Ｂ２Ｕアーム」とも称し、下アームを「Ｂ２Ｌアーム」とも称する。

一方で、電力変換器１０では、スイッチング素子Ｓ５のオン時には、ノードＮ１およびＮ２が電気的に接続される。このときの電力変換器１０の等価回路が図８に示される。

図８を参照して、直流電源Ｂ１に関して、スイッチング素子Ｓ５によってノードＮ２がノードＮ１と電気的に接続されるので、ノードＮ２および電力線ＧＬの間に接続されたスイッチング素子Ｓ４を、直流電源Ｂ１の下アーム（Ｂ１Ｌアーム）として昇圧チョッパ回路を形成することができる。同様に、ノードＮ２および電力線ＰＬの間に電気的に接続されたスイッチング素子Ｓ３を直流電源Ｂ１の上アーム（Ｂ１Ｕアーム）として、昇圧チョッパ回路を形成することができる。

また、直流電源Ｂ２に対しては、ノードＮ１および電力線ＰＬの間に接続されたスイッチング素子Ｓ１を上アーム（Ｂ２Ｕアーム）とし、スイッチング素子Ｓ２を下アーム（Ｂ２Ｌアーム）とした昇圧チョッパ回路を形成することができる。

図９には、図８に示した等価回路図において、直流電源Ｂ１，Ｂ２の下アームオン時における電流経路が示される。

図９（ａ）を参照して、スイッチング素子Ｓ４，Ｓ５をオンすることにより、直流電源Ｂ１の出力によりリアクトルＬ１にエネルギを蓄積するための電流経路１１５が形成される。一方で、図９（ｂ）に示されるように、スイッチング素子Ｓ２，Ｓ５をオンすることにより、直流電源Ｂ２の出力によりリアクトルＬ２にエネルギを蓄積するための電流経路１１６が形成される。

図１０には、図８に示した等価回路図において、直流電源Ｂ１，Ｂ２の上アームオン時における電流経路が示される。

図１０（ａ）を参照して、直流電源Ｂ１に関して、スイッチング素子Ｓ５がオンされた状態でスイッチング素子Ｓ４をオフすることにより、スイッチング素子Ｓ３またはダイオードＤ３を経由してリアクトルＬ１の蓄積エネルギを直流電源Ｂ１からのエネルギとともに電力線ＰＬへ出力するための電流経路１１７が形成される。上述のように、スイッチング素子Ｓ３およびＳ４は相補的にオンオフされるので、スイッチング素子Ｓ３によってＢ１Ｕアームを形成するとともに、スイッチング素子Ｓ４によってＢ１Ｌアームを形成することができる。

図１０（ｂ）を参照して、直流電源Ｂ２に関しては、スイッチング素子Ｓ５がオンされた状態でスイッチング素子Ｓ２をオフすることにより、スイッチング素子Ｓ１またはダイオードＤ１を経由してリアクトルＬ２の蓄積エネルギを直流電源Ｂ２からのエネルギとともに電力線ＰＬへ出力するための電流経路１１８が形成される。上述のように、スイッチング素子Ｓ１およびＳ２は相補的にオンオフされるので、スイッチング素子Ｓ１によってＢ２Ｕアームを形成するとともに、スイッチング素子Ｓ２によってＢ２Ｌアームを形成することができる。

図１１には、スイッチング素子Ｓ５のオフ時およびオン時にそれぞれ形成される昇圧チョッパ回路の各アームとスイッチング素子のオンオフとの対応関係が示される。

図１１を参照して、スイッチング素子Ｓ５のオフ時（図５〜図７）に形成される昇圧チョッパ回路における各アームを「第１アーム」と称し、スイッチング素子Ｓ５のオン時（図８〜図１０）に形成される昇圧チョッパ回路の各アームを「第２アーム」と称することとする。

スイッチング素子Ｓ５のオフ時、すなわち第１アームの形成時には、直流電源Ｂ１に対して、上述のように、スイッチング素子Ｓ２のオンによってＢ１Ｌアームがオンされる一方で、スイッチング素子Ｓ１のオン（スイッチング素子Ｓ２のオフ）によってＢ１Ｕアームがオンされる。また、直流電源Ｂ２に対しては、スイッチング素子Ｓ４のオンによってＢ２Ｌアームがオンされる一方で、スイッチング素子Ｓ３のオン（スイッチング素子Ｓ４のオフ）によってＢ２Ｕアームがオンされる。

一方で、スイッチング素子Ｓ５のオン時、すなわち第２アームの形成時には、直流電源Ｂ１に対して、上述のように、スイッチング素子Ｓ４のオンによってＢ１Ｌアームがオンされる一方で、スイッチング素子Ｓ３のオン（スイッチング素子Ｓ４のオフ）によってＢ１Ｕアームがオンされる。また、直流電源Ｂ２に対しては、スイッチング素子Ｓ２のオンによってＢ２Ｌアームがオンされる一方で、スイッチング素子Ｓ１のオン（スイッチング素子Ｓ２のオフ）によってＢ２Ｕアームがオンされる。

このように、第１アームおよび第２アームのいずれにおいても、スイッチング素子Ｓ１およびＳ２を相補的にオンオフするとともに、スイッチング素子Ｓ３およびＳ４を相補的にオンオフすることにより、直流電源Ｂ１およびＢ２の各々に対して、上アームおよび下アームが交互にオンオフするように制御することができる。

実施の形態１に従う電力変換器１０のパラレル昇圧モードでは、第１アームおよび第２アームを併用してＤＣ／ＤＣ変換を実行する。ただし、図１１に示したように、各スイッチング素子Ｓ１〜Ｓ５は、直流電源Ｂ１，Ｂ２の一方に対して第１アームとして動作するとともに、直流電源Ｂ１，Ｂ２の他方に対して第２アームとして動作する。このような、第１アームおよび第２アーム間の干渉により、第２アームを適用できる期間が限定される点に留意する必要がある。

具体的には、直流電源Ｂ１，Ｂ２の一方について第２アームをオンすると、直流電源Ｂ１，Ｂ２の他方に対しても第２アームがオンされることになる。たとえば、スイッチング素子Ｓ４，Ｓ５をオンして第２アームのうちのＢ１Ｌアームをオンすると（図９（ａ））、スイッチング素子Ｓ４のオンに応じて、図６と同様に、直流電源Ｂ２に対しては第１アームのうちのＢ２Ｌアームがオンされる。反対に、スイッチング素子Ｓ３，Ｓ５のオンによって第２アームのうちのＢ１Ｕアームをオンすると（図１０（ａ））、図７と同様に、直流電源Ｂ２に対しても第１アームのうちのＢ２Ｕアームがオンする。

図９（ａ）および図１０（ｂ）からも理解されるように、第２アームの形成時に、Ｂ１ＬアームおよびＢ２Ｕアームの両方をオンした場合には、オン状態のスイッチング素子Ｓ１，Ｓ５，Ｓ４を経由してノードＮ２からノードＮ１へ向かう電流経路が形成されることにより、電力線ＰＬおよびＧＬ間に短絡経路が形成されてしまう。このため、上述のように、Ｂ１ＬアームおよびＢ２Ｕアームの両方をオンする場合には、スイッチング素子Ｓ５のオフによって、第１アーム（図６）を適用することが必要である。

同様に、図９（ｂ）および図１０（ａ）からも理解されるように、第２アームの形成時に、Ｂ２ＬアームおよびＢ１Ｕアームの両方をオンした場合には、オン状態のスイッチング素子Ｓ３，Ｓ５，Ｓ２を経由してノードＮ１からノードＮ２へ向かう電流経路が形成される、電力線ＰＬおよびＧＬ間に短絡経路が形成されてしまう。このため、上述のように、Ｂ１ＵアームおよびＢ２Ｌアームの両方をオンする場合には、スイッチング素子Ｓ５のオフによって、第１アーム（図６）を適用することが必要である。

したがって、第２アームを使用できる期間は、直流電源Ｂ１，Ｂ２の間で、上アームへの指令（オン／オフ）と下アームへの指令（オン／オフ）とが同じである期間に限定される。すなわち、直流電源Ｂ１，Ｂ２の両方に対して上アームオンが指令されている期間、または、直流電源Ｂ１，Ｂ２の両方に対して下アームオンが指令されている期間に限って、第２アームを使用することができる。

図１２には、パラレル昇圧モードにおけるスイッチング素子Ｓ１〜Ｓ５の各々についてのオンオフ制御のためのゲート論理式が示される。

図１２を参照して、制御パルス信号ＳＤ１は、直流電源Ｂ１に対応する昇圧チョッパ回路における制御パルス信号ＳＤ（図４）に相当する。すなわち、制御パルス信号ＳＤ１のＨレベル時には、直流電源Ｂ１に対する下アームオンが指示される。制御パルス信号／ＳＤ１は、制御パルス信号ＳＤ１の反転信号である。すなわち、制御パルス信号／ＳＤ１のＨレベル時には、直流電源Ｂ１に対する上アームオンが指示される。

制御パルス信号ＳＤ１のＨレベル期間が長くなる程、直流電源Ｂ１からの出力が増加する一方で、制御パルス信号／ＳＤ１のＨレベル期間（すなわち、制御パルス信号ＳＤ１のＬレベル期間）が長くなる程、直流電源Ｂ１からの出力が減少することになる。

同様に、制御パルス信号ＳＤ２は、直流電源Ｂ２に対応する昇圧チョッパ回路における制御パルス信号ＳＤ（図４）に相当し、制御パルス信号／ＳＤ２は、制御パルス信号ＳＤ２の反転信号である。すなわち、制御パルス信号ＳＤ２のＨレベル時には、直流電源Ｂ２の下アームオンが指示される一方で、制御パルス信号／ＳＤ２のＨレベル時には、直流電源Ｂ２の上アームオンが指示される。

制御パルス信号ＳＤ２のＨレベル期間が長くなる程、直流電源Ｂ２からの出力が増加する一方で、制御パルス信号／ＳＤ２のＨレベル期間（すなわち、制御パルス信号ＳＤ２のＬレベル期間）が長くなる程、直流電源Ｂ２からの出力が減少することになる。

電力変換器１０のパラレル昇圧モードでは、スイッチング素子Ｓ２は、制御パルス信号ＳＤ１に対応してオンオフ制御されるとともに、スイッチング素子Ｓ１は、制御パルス信号／ＳＤ１に応答してオンオフされる。さらに、スイッチング素子Ｓ４は、制御パルス信号ＳＤ２に応じてオンオフ制御されるとともに、スイッチング素子Ｓ３は制御パルス信号／ＳＤ２に応答してオンオフされる。さらに、スイッチング素子Ｓ５は、制御パルス信号ＳＤ１およびＳＤ２の否定排他的論理和（ＸＮＯＲ）に従ってオンオフ制御される。

すなわち、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが等しいとき（すなわち、ＳＤ１＝ＳＤ２＝Ｈ、または、ＳＤ１＝ＳＤ２＝Ｌ）である場合には、スイッチング素子Ｓ５はオンされる。すなわち、スイッチング素子Ｓ２，Ｓ４のオンオフ状態が同一であるときには、スイッチング素子Ｓ５がオンされる。このとき、直流電源Ｂ１，Ｂ２のそれぞれに対して、第２アームを用いた昇圧チョッパ回路が構成される。

第２アームを用いる場合には、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが等しいので、スイッチング素子Ｓ２，Ｓ４は共通にオンオフされることが理解される。さらに、スイッチング素子Ｓ１，Ｓ３についても共通にオンオフされる。さらに、スイッチング素子Ｓ１，Ｓ３のペアと、スイッチング素子Ｓ２，Ｓ４のペアとは、相補的にオンオフされることになる。したがって、スイッチング素子Ｓ１およびＳ２の相補的なオンオフ、ならびに、スイッチング素子Ｓ３およびＳ４の相補的なオンオフは確保されている。

一方で、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが異なる場合（すなわち、ＳＤ１＝Ｈ，ＳＤ２＝Ｌ、または、ＳＤ１＝Ｌ，ＳＤ２＝Ｈ）には、スイッチング素子Ｓ５がオフされる。すなわち、スイッチング素子Ｓ２，Ｓ４のオンオフ状態が異なるときには、スイッチング素子Ｓ５がオフされる。このとき、直流電源Ｂ１，Ｂ２のそれぞれに対して、第１アームを用いた昇圧チョッパ回路が構成される。

したがって、第１アームを用いる場合には、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが異なるので、スイッチング素子Ｓ２，Ｓ３が共通にオンオフされるとともに、スイッチング素子Ｓ１，Ｓ４が共通にオンオフされる。そして、スイッチング素子Ｓ１，Ｓ３のペアと、スイッチング素子Ｓ２，Ｓ４のペアとは、相補的にオンオフされることになる。したがって、第２アームの使用時にも、スイッチング素子Ｓ１およびＳ２の相補的なオンオフ、ならびに、スイッチング素子Ｓ３およびＳ４の相補的なオンオフは確保されている。

このように、図１２に示したゲート論理式に従って、スイッチング素子Ｓ１〜Ｓ５のオンオフを、制御パルス信号ＳＤ１，ＳＤ２に応じて制御することにより、第１アームを用いる昇圧チョッパ回路と、第２アームを形成する用いる昇圧チョッパ回路とを自動的に選択しながら、パラレル昇圧モードにおけるＤＣ／ＤＣ変換を実行することができる。特に、スイッチング素子Ｓ５によるノードＮ１，Ｎ２間の電流経路の形成／遮断の制御によって、電力線ＰＬ，ＧＬ間に短絡経路が形成されることを回避しながら、第１アームおよび第２アームを切換えることができる。

図１３は、電力変換器１０のパラレル昇圧モード時における直流電源Ｂ１，Ｂ２の出力制御例を説明するため機能ブロック図である。なお、以下では、図１３を始めとする各機能ブロック図中の機能ブロックについて、制御装置１００によるソフトウェア処理および／またはハードウェア処理によってその機能が実現されるものとする。

図１３を参照して、パラレル昇圧モードでは、特許文献２のパラレル接続モードと同様に、直流電源Ｂ１およびＢ２の一方の出力を、出力電圧ＶＨの電圧偏差ΔＶ（ΔＶ＝ＶＨ＊−ＶＨ）を補償するように制御（電圧制御）するとともに、直流電源Ｂ１およびＢ２の他方の出力を、電流Ｉ［１］またはＩ［２］の電流偏差を補償するように制御（電流制御）することができる。たとえば、電流制御の指令値（Ｉｏ＊）は、当該電源の出力電力を制御するように設定することができる。

一例として、パラレル昇圧モードにおけるコンバータ制御部２５０は、直流電源Ｂ１の出力を電圧制御する一方で、直流電源Ｂ２の出力を電流制御するように、電力変換器１０を制御する。この場合には、直流電源Ｂ２の電力指令値Ｐ［２］＊および電圧Ｖ［２］を用いて、Ｉｏ＊＝Ｐ［２］＊／Ｖ［２］に設定すると、直流電源Ｂ２の入出力電圧を電力指令値Ｐ［２］＊に従って制御することができる。

コンバータ制御部２５０は、減算部２５２，２５４と、直流電源Ｂ１の出力を制御するためのコントローラ２１０と、直流電源Ｂ２の出力を制御するためのコントローラ２２０と、ＰＷＭ制御部２３０と、キャリア波発生部２４０とを含む。

減算部２５２は、電圧制御のための電圧偏差ΔＶを演算する（ΔＶ＝ＶＨ＊−ＶＨ）。コントローラ２１０は、電圧偏差ΔＶを補償するためのフィードバック制御（たとえばＰＩ制御）によって、直流電源Ｂ１の出力デューティ比ＤＴ１（以下、単にデューティ比ＤＴ１と称する）を演算する。なお、直流電源Ｂ１の電圧Ｖ［１］および電圧指令値ＶＨ＊の電圧比から求められる理論昇圧比をさらに反映して、デューティ比ＤＴ１を演算することも可能である。

減算部２５４は、電流制御のための電流偏差ΔＩを演算する（ΔＩ＝Ｉｏ＊−Ｉ［２］）。コントローラ２２０は、電流偏差ΔＩを補償するためのフィードバック制御（たとえば、ＰＩ制御）によって、直流電源Ｂ２の出力デューティ比ＤＴ２（以下、単にデューティ比ＤＴ２と称する）を演算する。なお、直流電源Ｂ２の電圧Ｖ［２］および電圧指令値ＶＨ＊の電圧比から求められる理論昇圧比をさらに反映して、デューティ比ＤＴ２を演算することも可能である。

キャリア波発生部２４０は、直流電源Ｂ１の制御に用いるキャリア波ＣＷ１および、直流電源Ｂ２の制御に用いるＣＷ２を発生する。ＰＷＭ制御部２３０は、デューティ比ＤＴ１およびキャリア波ＣＷ１の比較に基づくＰＷＭ制御と、キャリア波ＣＷ２およびデューティ比ＤＴ２との比較に基づくＰＷＭ制御との組合せにより、制御信号ＳＧ１〜ＳＧ５を生成する。キャリア波ＣＷ１およびＣＷ２は、スイッチング周波数に相当する同一周波数を有する。

図１４には、パラレル接続モードにおけるＰＷＭ制御部２３０の動作を説明するための波形図が示される。

図１４を参照して、直流電源Ｂ１に対して、制御パルス信号ＳＤ１，／ＳＤ１は、キャリア波ＣＷ１とデューティ比ＤＴ１との電圧比較に基づくＰＷＭ制御によって生成される。ＤＴ１＞ＣＷ１の期間では、制御パルス信号ＳＤ１がＨレベルに設定される一方で、ＣＷ１＞ＤＴ１の期間では、制御パルス信号ＳＤ１がＬレベルに設定される。したがって、デューティ比ＤＴ１の上昇に応じて、制御パルス信号ＳＤ１のＨレベル期間が長くなり、制御パルス信号／ＳＤ１のＬレベル期間が短くなる。上述のように、制御パルス信号ＳＤ１のＨレベル期間には、直流電源Ｂ１の下アームオンが指令されるので、デューティ比ＤＴ１の上昇に応じて直流電源Ｂ１の出力が増加する。一方、デューティ比ＤＴ１の低下に応じて直流電源Ｂ１の出力が減少する。

同様に、直流電源Ｂ２に対しても、デューティ比ＤＴ２とキャリア波ＣＷ２との電圧比較に基づくＰＷＭ制御によって、制御パルス信号ＳＤ２，／ＳＤ２が生成される。制御パルス信号ＳＤ１，／ＳＤ１と同様に、ＤＴ２＞ＣＷ２の期間では、制御パルス信号ＳＤ２がＨレベルに設定される一方で、ＣＷ２＞ＤＴ２の期間では、制御パルス信号ＳＤ２はＬレベルに設定される。制御パルス信号ＳＤ２のＨレベル期間には、直流電源Ｂ２の下アームオンが指令されるため、デューティ比ＤＴ２の上昇に応じて直流電源Ｂ２の出力が増加する。一方で、デューティ比ＤＴ２の低下に応じて直流電源Ｂ２の出力が減少する。

制御信号ＳＧ１〜ＳＧ５は、図１２に示された論理演算式に従って、上記ＰＷＭ制御によって得られた制御パルス信号ＳＤ１，／ＳＤ１，ＳＤ２，／ＳＤ２に応じて生成される。ここで、図１２に示した論理式に従えば、制御パルス信号ＳＤ１のＨ／Ｌレベルと、制御パルス信号ＳＤ２のＨ／Ｌレベルとの組合せに応じて、スイッチング素子Ｓ１〜Ｓ５のスイッチングパターンは、図１５に示す４通りに限定される。

図１５は、パラレル昇圧モードにおけるスイッチング素子Ｓ１〜Ｓ５のオンオフパターン（スイッチングパターン）の一覧を示す図表である。

図１５を参照して、時刻ｔ０〜ｔ１間では、ＳＤ１＝ＳＤ２＝Ｈである。このとき、図１５に示されるように、制御信号ＳＧ１＝ＳＧ３＝Ｌとなる一方で、ＳＧ２＝ＳＧ４＝ＳＧ５＝Ｈとなる。したがって、スイッチング素子Ｓ５がオンされて、第２アームを用いた昇圧チョッパ回路が形成される下で、スイッチング素子Ｓ１，Ｓ３がオフする一方で、スイッチング素子Ｓ２，Ｓ４がオンする。

このとき、図１１から理解されるように、第２アームのうちのＢ１ＬアームおよびＢ２Ｌアームがオンされる。すなわち、直流電源Ｂ１およびＢ２の各々に対して下アームオンが指令される。したがって、時刻ｔ０〜ｔ１間では、リアクトル電流ＩＬ１およびＩＬ２の両方が上昇する。なお、図１の回路構成から明らかなとおり、リアクトル電流ＩＬ１は直流電源Ｂ１の電流Ｉ［１］に相当し、リアクトル電流ＩＬ２は直流電源Ｂ２の電流Ｉ［２］に相当する。

再び図１４を参照して、時刻ｔ１において制御パルス信号ＳＤ２がＨレベルからＬレベルへ変化するため、時刻ｔ１〜ｔ２間では、ＳＤ１＝Ｈ、かつ、ＳＤ２＝Ｌである。このとき、図１５に示されるように、制御信号ＳＧ２＝ＳＧ３＝Ｈとなる一方で、ＳＧ１＝ＳＧ４＝ＳＧ５＝Ｌとなる。したがって、スイッチング素子Ｓ５がオフされて、第１アームを用いた昇圧チョッパ回路が形成される下で、スイッチング素子Ｓ２，Ｓ３がオンする一方で、スイッチング素子Ｓ１，Ｓ４がオフする。

このとき、図１１から理解されるように、第１アームのうちのＢ１ＬアームおよびＢ２Ｕアームがオンされる。すなわち、直流電源Ｂ１に対して下アームオンが指令される一方で、直流電源Ｂ２に対して上アームオンが指令される。したがって、時刻ｔ１〜ｔ２間では、リアクトル電流ＩＬ１が上昇する一方で、リアクトル電流ＩＬ２は低下する。

再び図１４を参照して、時刻ｔ２において制御パルス信号ＳＤ１がＨレベルからＬレベルへ変化するため、時刻ｔ２〜ｔ３間では、ＳＤ１＝ＳＤ２＝Ｌである。このとき、図１５に示されるように、制御信号ＳＧ２＝ＳＧ４＝Ｌとなる一方で、ＳＧ１＝ＳＧ３＝ＳＧ５＝Ｈとなる。したがって、スイッチング素子Ｓ５がオンされて第２アームを用いる昇圧チョッパ回路が形成される下で、スイッチング素子Ｓ１，Ｓ３がオンする一方で、スイッチング素子Ｓ２，Ｓ４がオフする。

このとき、図１１から理解されるように、第２アームのうちのＢ１ＵアームおよびＢ２Ｕアームがオンされる。すなわち、直流電源Ｂ１およびＢ２の各々に対して上アームオンが指令される。したがって、時刻ｔ２〜ｔ３間では、リアクトル電流ＩＬ１およびＩＬ２の両方が低下する。

再び図１４を参照して、時刻ｔ３において制御パルス信号ＳＤ１がＬレベルからＨレベルへ変化するため、時刻ｔ３〜ｔ４間では、ＳＤ１＝Ｈ、かつ、ＳＤ２＝Ｌである。したがって、時刻ｔ０〜ｔ１間におけるスイッチングパターンが再現されることにより、第１アームの使用下で、リアクトル電流ＩＬ１が上昇する一方で、リアクトル電流ＩＬ２が低下するように、スイッチング素子Ｓ１〜Ｓ５が制御される。

なお、図１４の動作例では、ＤＴ１＞ＤＴ２であるため、時刻ｔ０〜ｔ１間とは反対にＳＤ１＝Ｌ、かつ、ＳＤ２＝Ｈとなる期間が存在していないが、当該期間においては、図１５に示されるように、制御信号ＳＧ１＝ＳＧ４＝Ｈとなる一方で、ＳＧ２＝ＳＧ３＝ＳＧ５＝Ｌとなる。したがって、スイッチング素子Ｓ５がオフされて、第１アームを用いる昇圧チョッパ回路が形成される下で、スイッチング素子Ｓ１，Ｓ４がオンする一方で、スイッチング素子Ｓ２，Ｓ３がオフする。

このとき、図１１から理解されるように、第１アームのうちのＢ１ＵアームおよびＢ２Ｌアームがオンされる。すなわち、直流電源Ｂ２に対して下アームオンが指令される一方で、直流電源Ｂ１に対して上アームオンが指令される。したがって、当該期間では、リアクトル電流ＩＬ２が上昇する一方で、リアクトル電流ＩＬ１が低下するように、スイッチング素子Ｓ１〜Ｓ５が制御されることが理解される。

図１４での時刻ｔ４以降についても、デューティ比ＤＴ１，ＤＴ２に応じたＰＷＭ制御によって、図１５に示されたスイッチングパターンに従って、スイッチング素子Ｓ１〜Ｓ５を同様に制御することができる。

このように、実施の形態１に従う電力変換器１０によれば、パラレル昇圧モードにおいて、直流電源Ｂ１，Ｂ２の出力制御のデューティ比ＤＴ１およびＤＴ２に応じて、図１２に示した論理式に従って、スイッチング素子Ｓ１〜Ｓ５がオンオフ制御される。これにより、第１アームを用いる昇圧チョッパ回路が形成される期間と、第２アームを用いる昇圧チョッパ回路が形成される期間とを自動的に切換えながら、直流電源Ｂ１およびＢ２が、電力線ＰＬ，ＧＬに対して並列にＤＣ／ＤＣ変換を実行することができる。

特に、デューティ比ＤＴ１，ＤＴ２に基づく直流電源Ｂ１およびＢ２からの出力制御によって、直流電源Ｂ１，Ｂ２の一方を電圧制御（ＶＨ→ＶＨ＊）するとともに、直流電源Ｂ１，Ｂ２の他方を電流制御（Ｉ［１］またはＩ［２］→Ｉｏ＊）するように、電力変換器１０を制御することができる。これにより、パラレル昇圧モードでは、負荷３０に対する電力変換器１０全体の入出力電力ＰＬ（負荷電力ＰＬ）に対して、電流制御される直流電源の入出力電力を制御することにより、電圧制御される直流電源の入出力電力についても間接的に制御することができる。

すなわち、電力変換器１０は、パラレル昇圧モードでは、特許文献２に記載された電力変換器におけるパラレル接続モードと同様に、直流電源Ｂ１およびＢ２間の電力配分を制御するとともに、出力電圧ＶＨを電圧指令値ＶＨ＊に制御することができる。

なお、直流電源Ｂ１およびＢ２の出力制御は、図１３での例示に限定されず、デューティ比ＤＴ１，ＤＴ２の算出は、出力電圧ＶＨを電圧指令値ＶＨ＊に制御する機能を有する限り、任意の態様で実行することができる。

アレンジの一例として、出力電圧ＶＨを電圧指令値ＶＨ＊に制御するために電力変換器１０から入出力される必要電力Ｐｒの算出に基づいて、直流電源Ｂ１，Ｂ２の出力を電力制御（電流制御）することも可能である。具体的には、当該必要電力Ｐｒを直流電源Ｂ１，Ｂ２の間で配分した電力指令値Ｐ１＊，Ｐ２＊に従って、直流電源Ｂ１およびＢ２の出力電力を制御することが可能である（Ｐｒ＝Ｐ１＊＋Ｐ２＊）。パラレル昇圧モードでは、電力指令値Ｐ１＊，Ｐ２＊間の配分を自由にすることができる。この場合には、図１３の制御構成において、コントローラ２１０，２２０は、電力指令値Ｐ１＊，Ｐ２＊から求められた、電流指令値Ｉ１＊（Ｉ１＊＝Ｐ１＊／Ｖ［１］）およびＩ２＊（Ｉ２＊＝Ｐ２＊／Ｖ［２］）を基準値とする電流Ｉ［１］，Ｉ［２］のフィードバック制御によって、デューティ比ＤＴ１，ＤＴ２を算出することができる。

上述のように、電力変換器１０は、パラレル昇圧モードにおいて、直流電源Ｂ１およびＢ２間の電力配分を制御することができる。この結果、負荷３０に対するトータルでの入出力電力ＰＬに対して、直流電源Ｂ１の入出力電力Ｐ１および直流電源Ｂ２の入出力電力Ｐ２について、ＰＬ＝Ｐ１＋Ｐ２となるように電力配分を制御することができる。したがって、負荷３０の力行動作時（ＰＬ＞０）において、Ｐ１＞０，Ｐ２＞０とする他、Ｐ１＞０，Ｐ２＜０または、Ｐ１＜０，Ｐ２＞０としても、直流電源Ｂ１およびＢ２全体によって、負荷電力ＰＬを供給することができる。反対に、負荷３０の回生動作時（ＰＬ＜０）において、Ｐ１＜０，Ｐ２＜０とする他、Ｐ１＜０，Ｐ２＞０または、Ｐ１＞０，Ｐ２＜０としても、直流電源Ｂ１およびＢ２全体によって、負荷電力ＰＬを受け入れることができる。すなわち、パラレル昇圧モードでは、直流電源Ｂ１，Ｂ２の一方ずつが回生動作および力行動作をするように、電力変換器１０を制御することができる。

（パラレル昇圧モードにおける電力変換器の電力損失）
次に、実施の形態１に従う電力変換器１０のパラレル昇圧モードにおける電力損失低減効果について詳細に説明する。

電力変換器１０は、スイッチング素子Ｓ５のオフ時、すなわち、第１アームを用いる昇圧チョッパ回路が形成されている場合には、図５に示したように、２個の昇圧チョッパ回路を並列接続した回路構成、すなわち、特許文献１の電源システムと等価である。このときのスイッチング素子Ｓ１〜Ｓ５による電力損失は、特許文献１の電力変換器と同等であることが理解される。

一方で、特許文献２に示された電力変換器のパラレル接続モードでは、一部のスイッチング素子には、２つの直流電源のＤＣ／ＤＣ変換の電流が重畳して流れることにより、導通損失が増加することが懸念される。すなわち、特許文献２の電力変換器のパラレル接続モードでは、スイッチング素子での電力損失が特許文献１の電力変換器よりも高くなってしまう虞がある。

これに対して、実施の形態１に従う電力変換器１０では、以下に説明するように、上述した第２のアームが形成される期間が設けられることにより、スイッチング素子の導通損失を低減することができる。

再び図１５を参照して、電力変換器１０においてスイッチング素子Ｓ５がオンされる場合、すなわち、第２のアームを用いる昇圧チョッパ回路が形成される期間には、スイッチング素子Ｓ２，Ｓ４，Ｓ５がオン（Ｓ１，Ｓ３はオフ）される第１のパターンと、スイッチング素子Ｓ１，Ｓ３，Ｓ５がオン（Ｓ２，Ｓ４はオフ）される第２のパターンとの２つのパターンのみが存在する。上述のように、第１のパターンでは、直流電源Ｂ１，Ｂ２の両方で下アームがオンされ、第２のパターンでは、直流電源Ｂ１，Ｂ２の両方で上アームがオンされる。

図８から理解されるように、第１のパターン（Ｓ２，Ｓ４，Ｓ５がオン）では、スイッチング素子Ｓ２およびＳ４は、直流電源Ｂ１の下アームとして、スイッチング素子Ｓ５を経由して、直流電源Ｂ１の正極端子および負極端子間に電気的に並列接続される構成となる。同時に、スイッチング素子Ｓ２およびＳ４は、直流電源Ｂ２の下アームとして、スイッチング素子Ｓ５を経由して、直流電源Ｂ２の正極端子および負極端子間に電気的に並列接続される。

また、第２のパターン（Ｓ１，Ｓ３，Ｓ５がオン）では、スイッチング素子Ｓ１およびＳ３は、直流電源Ｂ２の上アームとして、スイッチング素子Ｓ５を経由して、ノードＮ２および電力線ＰＬの間に電気的に並列接続される構成となる。同時に、スイッチング素子Ｓ１およびＳ３は、直流電源Ｂ１の上アームとしては、スイッチング素子Ｓ５を経由して、ノードＮ１および電力線ＰＬの間に電気的に並列接続される。

第２アームの形成時には、直流電源Ｂ１，Ｂ２の上アームまたは下アームとして、複数のスイッチング素子が並列接続されることによる分流効果と、リアクトル電流ＩＬ１，ＩＬ２の打ち消し合い効果とによって、スイッチング素子での電力損失が抑制される。電流打消し合い効果は、リアクトル電流ＩＬ１，ＩＬ２の向き（正／負）によって挙動が異なる。

図１６には、電力変換器１０におけるリアクトル電流ＩＬ１およびＩＬ２の方向の組合せを説明する概念図が示される。

図１６を参照して、リアクトル電流ＩＬ１およびＩＬ２の正／負の組合せから、電力変換器１０の動作領域は、直流電源Ｂ１およびＢ２の両方が力行動作する領域（ＩＬ１＞０，ＩＬ２＞０）と、直流電源Ｂ１が回生動作する一方で直流電源Ｂ２が力行動作する領域（ＩＬ１＜０，ＩＬ２＞０）と、直流電源Ｂ１，Ｂ２の両方が回生動作をする領域（ＩＬ１＜０，ＩＬ２＜０）と、直流電源Ｂ１が力行動作する一方で直流電源Ｂ２が回生動作する領域（ＩＬ１＞０，ＩＬ２＜０）に分けられる。

次に、第２アーム形成時の電流挙動について、図１７および図１８を用いて説明する。図１７には、第１のパターン（Ｂ１，Ｂ２とも下アームオン）での電流挙動が示される。一方で、図１８には、第２のパターン（Ｂ１，Ｂ２とも上アームオン）での電流挙動が示される。

図１７を参照して、図１７（ａ）には、直流電源Ｂ１，Ｂ２の両方が力行動作するＩＬ１＞０，ＩＬ２＞０のときの電流挙動が示される。第１のパターンでは、オン状態のスイッチング素子Ｓ２，Ｓ４，Ｓ５が、ノードＮ１，Ｎ２および電力線ＧＬの間にループ状に接続される。この状態では、スイッチング素子Ｓ２，Ｓ４，Ｓ５の各々は、双方向にダイオードが並列接続された状態となるので、リアクトル電流ＩＬ１，ＩＬ２の経路は、ノードＮ１，Ｎ２の電位関係に応じて変化する。

ここで、導通して電流が流れている状態のダイオードの各々には、ほぼ同じ大きさの順方向電圧が発生している。したがって、ループ状に接続されたスイッチング素子Ｓ２，Ｓ４，Ｓ５のすべてに電流が流れている状態（導通状態）は発生しない。なぜなら、ほぼ同等の３つの電圧がループ状の閉路を形成するとすれば、それぞれの電圧がどのような向きであっても、キルヒホッフ電圧則が成立しないからである。したがって、スイッチング素子Ｓ２，Ｓ４，Ｓ５のいずれかは、自然に非導通となって電流が通過しない状態となる。

図１７（ａ）に示されるように、ＩＬ１＞０，ＩＬ２＞０の場合には、ノードＮ１およびＮ２に対して、ＩＬ１，ＩＬ２が流入する。この電流方向に対しては、スイッチング素子Ｓ５が非導通となり、スイッチング素子Ｓ２，Ｓ４が導通状態となる。なぜなら、スイッチング素子Ｓ５が導通して、スイッチング素子Ｓ２，Ｓ５またはスイッチング素子Ｓ４，Ｓ５が導通していると仮定すると、残りのスイッチング素子Ｓ４またはＳ２も導通せざるを得ず、上記キルヒホッフの電圧則に矛盾した状態となるからである。

より詳細には、図１７（ａ）の電流方向では、スイッチング素子Ｓ４，Ｓ５が導通状態、スイッチング素子Ｓ２が非導通状態の場合を仮定すると、スイッチング素子Ｓ４，Ｓ５の順方向電圧の和が、スイッチング素子Ｓ２に印可されることになるので、スイッチング素子Ｓ２を非導通とすることができない。同様に、スイッチング素子Ｓ２，Ｓ５が導通状態、スイッチング素子Ｓ４が非導通状態の場合を仮定すると、スイッチング素子Ｓ２，Ｓ５の順方向電圧の和が、スイッチング素子Ｓ４に印可されることになるので、スイッチング素子Ｓ４を非導通とすることができない。したがって、キルヒホッフの電圧則に矛盾する、スイッチング素子Ｓ５が導通する回路状態は発生しない。

したがって、リアクトル電流ＩＬ１について、スイッチングパターン上は、スイッチング素子Ｓ２を経由する電流経路１１５ａと、スイッチング素子Ｓ５，Ｓ４を経由する電流経路１１５ｂとに分流可能であるが、実際には、リアクトル電流ＩＬ１は、電流経路１１５ａのみを流れる。同様に、リアクトル電流ＩＬ２について、スイッチングパターン上は、スイッチング素子Ｓ５，Ｓ２を経由する電流経路１１６ａと、スイッチング素子Ｓ４を経由する電流経路１１６ｂとに分流可能であるが、実際には、リアクトル電流ＩＬ２は、電流経路１１６ｂのみを流れる。

この結果、スイッチング素子Ｓ５ではＩ（Ｓ５）＝０となる一方で、スイッチング素子Ｓ２ではＩ（Ｓ２）＝ＩＬ１であり、スイッチング素子Ｓ４では、Ｉ（Ｓ４）＝ＩＬ２である。このため、ＩＬ１＞０，ＩＬ２＞０の場合には、分流効果および電流打消し効果は発生せず、スイッチング素子での電力損失は、第１アーム形成時、すなわち、特許文献１と同様である。

直流電源Ｂ１，Ｂ２の両方が回生動作するＩＬ１＜０，ＩＬ２＜０の場合にも、図１７（ａ）での電流経路が反転されて形成されるので、スイッチング素子の通過電流について、分流効果および電流打消し効果は発生しない。すなわち、スイッチング素子での電力損失は、図１７（ａ）の場合と同様である。

図１７（ｂ）には、リアクトル電流ＩＬ１およびＩＬ２の向き（正／負）が逆であるときの電流挙動が示される。一例として、直流電源Ｂ１が力行動作する一方で直流電源Ｂ２が回生動作する場合（ＩＬ１＞０，ＩＬ２＜０）が示される。この場合には、ノードＮ１に対してＩＬ１が流入する一方で、ノードＮ２からＩＬ２が流出する。

この電流方向に対しては、リアクトル電流ＩＬ１が分流可能な電流経路１１５ａ，１１５ｂおよび、リアクトル電流ＩＬ２が分流可能な電流経路１１６ａ♯，１１６ｂ♯について、スイッチング素子Ｓ２，Ｓ４において、リアクトル電流ＩＬ１およびＩＬ２が打ち消し合う。

図１７（ａ）でも説明したように、スイッチング素子Ｓ２，Ｓ４，Ｓ５の全てが導通状態となることはない。このため、リアクトル電流ＩＬ１，ＩＬ２のうちの絶対値の大きい方の電流が分流する一方で、絶対値が小さい方の電流は、分流せずスイッチング素子Ｓ５を経由する電流経路のみを通過することになる。

｜ＩＬ１｜＜｜ＩＬ２｜のときには、リアクトル電流ＩＬ１は、分流せずに電流経路１１５ｂのみを形成する。一方で、リアクトル電流ＩＬ２は、電流経路１１６ａ♯および１１６ｂ♯に分流する。このとき、電流経路１１６ａ♯の電流ＩＬ２ａは、キルヒホッフ電圧則に従ってスイッチング素子Ｓ２を非導通状態とするように、ＩＬ２ａ＋ＩＬ１＝０となるように自然に調整される。

図１９には、図１７（ｂ）における各部の電流値が示される。
図１７（ｂ）および図１９を参照して、リアクトル電流ＩＬ１は、電流経路１１５ｂには流れず、電流経路１１５ａに全量が流れる。リアクトル電流ＩＬ２に関して、電流経路１１６ａ♯には、スイッチング素子Ｓ２を非導通とするために−ＩＬ１相当の電流量が生じる。一方で、電流経路１１６ｂ♯には、残りの電流量ＩＬ１＋ＩＬ２（ＩＬ１＞０，ＩＬ２＜０）が流れる。

この結果、スイッチング素子Ｓ２ではＩ（Ｓ２）＝ＩＬ１＋（−ＩＬ１）＝０、スイッチング素子Ｓ４ではＩ（Ｓ４）＝ＩＬ１＋ＩＬ２（ＩＬ１＞０，ＩＬ２＜０）、スイッチング素子Ｓ５ではＩ（Ｓ５）＝−ＩＬ１となる。

反対に、｜ＩＬ１｜＞｜ＩＬ２｜のときには、リアクトル電流ＩＬ２は、分流せずに電流経路１１６ｂ♯のみを形成する。一方で、リアクトル電流ＩＬ１は、電流経路１１５ａおよび１１５ｂに分流する。このとき、電流経路１１５ｂの電流ＩＬ１ｂは、キルヒホッフ電圧則に従ってスイッチング素子Ｓ４を非導通状態とするように、ＩＬ１ｂ＋ＩＬ２＝０となるように自然に調整される。

したがって、図１９に示されるように、リアクトル電流ＩＬ２に関して、電流経路１１６ａ♯には電流は流れず、電流経路１１６ｂ♯にＩＬ２全量が流れる。リアクトル電流ＩＬ１に関して、電流経路１１５ｂには、スイッチング素子Ｓ４を非導通とするために−ＩＬ２相当の電流量が生じる。一方で、電流経路１１５ａには、残りの電流量ＩＬ１＋ＩＬ２（ＩＬ１＞０，ＩＬ２＜０）が流れる。

この結果、スイッチング素子Ｓ４ではＩ（Ｓ４）＝ＩＬ２＋（−ＩＬ２）＝０、スイッチング素子Ｓ２ではＩ（Ｓ２）＝ＩＬ１＋ＩＬ２（ＩＬ１＞０，ＩＬ２＜０）、スイッチング素子Ｓ５ではＩ（Ｓ５）＝−ＩＬ２となる。

なお、図１７（ｂ）とは反対に、直流電源Ｂ１が回生動作する一方で直流電源Ｂ２が力行動作する場合、すなわち、ＩＬ１＜０，ＩＬ２＞０の場合には、ノードＮ１からＩＬ１が流出する一方で、ノードＮ２にＩＬ２が流入する。したがって、図１７（ｂ）での電流経路が反転されて形成されるので、スイッチング素子の通過電流について、分流効果および電流打消し効果が発生する。すなわち、スイッチング素子での電力損失は、図１７（ｂ）の場合と同様となる。

次に図１８を用いて、第２のパターン（Ｂ１，Ｂ２とも上アームオン）での電流挙動を説明する。

図１８を参照して、図１８（ａ）には、図１７（ａ）と同様に、直流電源Ｂ１，Ｂ２の両方が力行動作するＩＬ１＞０，ＩＬ２＞０のときの電流挙動が示される。第２のパターンでは、オン状態のスイッチング素子Ｓ１，Ｓ３，Ｓ５が、ノードＮ１，Ｎ２および電力線ＧＬの間にループ状に接続される。

しかしながら、スイッチング素子Ｓ１，Ｓ３，Ｓ５についても、キルヒホッフ電圧則からいずれか１つは非導通となって電流が通過しない状態となる。ＩＬ１＞０，ＩＬ２＞０の場合には、ノードＮ１およびＮ２に対して、ＩＬ１，ＩＬ２が流入する。この電流方向に対しては、スイッチング素子Ｓ５が非導通となり、スイッチング素子Ｓ１，Ｓ３が導通状態となる。

なぜなら、図１８（ａ）の電流方向では、スイッチング素子Ｓ１，Ｓ５が導通状態、スイッチング素子Ｓ３が非導通状態の場合を仮定すると、スイッチング素子Ｓ１，Ｓ５の順方向電圧の和が、スイッチング素子Ｓ３に印可されることになるので、スイッチング素子Ｓ３を非導通とすることができない。同様に、スイッチング素子Ｓ３，Ｓ５が導通状態、スイッチング素子Ｓ１が非導通状態の場合を仮定すると、スイッチング素子Ｓ３，Ｓ５の順方向電圧の和が、スイッチング素子Ｓ１に印可されることになるので、スイッチング素子Ｓ１を非導通とすることができない。この結果、スイッチング素子Ｓ５が導通して、スイッチング素子Ｓ１，Ｓ５またはスイッチング素子Ｓ３，Ｓ５が導通している回路状態は発生しないことが理解される。

したがって、リアクトル電流ＩＬ１について、スイッチングパターン上は、スイッチング素子Ｓ１を経由する電流経路１１７ａと、スイッチング素子Ｓ５，Ｓ３を経由する電流経路１１７ｂとに分流可能であるが、実際には、リアクトル電流ＩＬ１は、電流経路１１７ａのみを流れる。同様に、リアクトル電流ＩＬ２について、スイッチングパターン上は、スイッチング素子Ｓ５，Ｓ１を経由する電流経路１１８ａと、スイッチング素子Ｓ３を経由する電流経路１１８ｂとに分流可能であるが、実際には、リアクトル電流ＩＬ２は、電流経路１１８ｂのみを流れる。

この結果、スイッチング素子Ｓ５ではＩ（Ｓ５）＝０となる一方で、スイッチング素子Ｓ１ではＩ（Ｓ１）＝ＩＬ１であり、スイッチング素子Ｓ３では、Ｉ（Ｓ３）＝ＩＬ２である。このため、ＩＬ１＞０，ＩＬ２＞０の場合には、分流効果および電流打消し効果は発生せず、スイッチング素子での電力損失は、第１アーム形成時、すなわち、特許文献１と同様である。

直流電源Ｂ１，Ｂ２の両方が回生動作するＩＬ１＜０，ＩＬ２＜０の場合にも、図１８（ａ）での電流経路が反転されて形成されるので、スイッチング素子の通過電流について、分流効果および電流打消し効果は発生しない。すなわち、スイッチング素子での電力損失は、図１８（ａ）の場合と同様である。

図１８（ｂ）には、リアクトル電流ＩＬ１およびＩＬ２の向き（正／負）が逆であるときの電流挙動が示される。一例として、直流電源Ｂ１が力行動作する一方で直流電源Ｂ２が回生動作する場合（ＩＬ１＞０，ＩＬ２＜０）が示される。この場合には、ノードＮ１に対してＩＬ１が流入する一方で、ノードＮ２からＩＬ２が流出する。

この電流方向に対しては、リアクトル電流ＩＬ１が分流可能な電流経路１１７ａ，１１７ｂおよび、リアクトル電流ＩＬ２が分流可能な電流経路１１８ａ♯，１１８ｂ♯について、スイッチング素子Ｓ１，Ｓ３の各々で、リアクトル電流ＩＬ１およびＩＬ２が打ち消し合う。

図１８（ａ）でも説明したように、スイッチング素子Ｓ１，Ｓ３，Ｓ５の全てが導通状態となることはない。このため、リアクトル電流ＩＬ１，ＩＬ２のうちの絶対値の大きい方の電流が分流する一方で、絶対値が小さい方の電流は、分流せずスイッチング素子Ｓ５を経由する電流経路のみを通過することになる。

｜ＩＬ１｜＜｜ＩＬ２｜のときには、リアクトル電流ＩＬ１は、分流せずに電流経路１１７ｂのみを形成する。一方で、リアクトル電流ＩＬ２は、電流経路１１８ａ♯および１１８ｂ♯に分流する。このとき、電流経路１１８ａ♯の電流ＩＬ２ａは、スイッチング素子Ｓ１を非導通状態とするように、ＩＬ２ａ＋ＩＬ１＝０となるように自然に調整される。

図２０には、図１８（ｂ）における各部の電流値が示される。
図１８（ｂ）および図２０を参照して、リアクトル電流ＩＬ１は、電流経路１１７ｂには電流は流れず、電流経路１１７ａに全量が流れる。リアクトル電流ＩＬ２に関して、電流経路１１８ａ♯には、スイッチング素子Ｓ１を非導通とするために−ＩＬ１相当の電流量が生じる。一方で、電流経路１１８ｂ♯には、残りの電流量ＩＬ１＋ＩＬ２（ＩＬ１＞０，ＩＬ２＜０）が流れる。

この結果、スイッチング素子Ｓ１ではＩ（Ｓ１）＝ＩＬ１＋（−ＩＬ１）＝０、スイッチング素子Ｓ３ではＩ（Ｓ３）＝ＩＬ１＋ＩＬ２（ＩＬ１＞０，ＩＬ２＜０）、スイッチング素子Ｓ５ではＩ（Ｓ５）＝−ＩＬ１となる。

反対に、｜ＩＬ１｜＞｜ＩＬ２｜のときには、リアクトル電流ＩＬ２は、分流せずに電流経路１１８ｂ♯のみを形成する。一方で、リアクトル電流ＩＬ１は、電流経路１１５ａおよび１１５ｂに分流する。このとき、電流経路１１５ｂの電流ＩＬ１ｂは、スイッチング素子Ｓ４を非導通状態とするように、ＩＬ１ｂ＋ＩＬ２＝０となるように自然に調整される。

したがって、図２０に示されるように、リアクトル電流ＩＬ２に関して、電流経路１１８ａ♯には電流は流れず、電流経路１１８ｂ♯にＩＬ２全量が流れる。リアクトル電流ＩＬ１に関して、電流経路１１７ｂには、スイッチング素子Ｓ３を非導通とするために−ＩＬ２相当の電流量が生じる。一方で、電流経路１１７ａには、残りの電流量ＩＬ１＋ＩＬ２（ＩＬ１＞０，ＩＬ２＜０）が流れる。

この結果、スイッチング素子Ｓ３ではＩ（Ｓ３）＝ＩＬ２＋（−ＩＬ２）＝０、スイッチング素子Ｓ１ではＩ（Ｓ１）＝ＩＬ１＋ＩＬ２（ＩＬ１＞０，ＩＬ２＜０）、スイッチング素子Ｓ５ではＩ（Ｓ５）＝−ＩＬ２となる。

なお、図１８（ｂ）とは反対に、直流電源Ｂ１が回生動作する一方で直流電源Ｂ２が力行動作する場合、すなわち、ＩＬ１＜０，ＩＬ２＞０の場合には、ノードＮ１からＩＬ１が流出する一方で、ノードＮ２にＩＬ２が流入する。したがって、図１８（ｂ）での電流経路が反転されて形成されるので、スイッチング素子の通過電流について、分流効果および電流打消し効果が発生する。すなわち、スイッチング素子での電力損失は、図１８（ｂ）の場合と同様となる。

この結果、図１９および２０から理解されるように、第２アームの形成時には、リアクトル電流ＩＬ１，ＩＬ２の向き（正／負）が異なるとき（ＩＬ１＞０，ＩＬ２＜０または、ＩＬ１＜０、ＩＬ２＞０）には、スイッチング素子の電流（絶対値）の和は、｜ＩＬ１｜＋｜ＩＬ１＋ＩＬ２｜または、｜ＩＬ２｜＋｜ＩＬ１＋ＩＬ２｜になる。ここで、ＩＬ１およびＩＬ２の符号は異なるので、｜ＩＬ１＋ＩＬ２｜≦｜ＩＬ１｜かつ、｜ＩＬ１＋ＩＬ２｜≦｜ＩＬ２｜が成立する。したがって、電流および電圧の積で示されるスイッチング素子の電力損失（導通損失）について、スイッチング素子の電流（絶対値）の和が、｜ＩＬ１｜＋｜ＩＬ２｜となる、第１アーム形成時および特許文献１よりも抑制されることが理解される。

以上説明した、電力変換器１０のパラレル昇圧モードでのスイッチング素子の電力損失を整理すると、第１アーム形成時、および、第２アーム形成時にリアクトル電流ＩＬ１，ＩＬ２の向き（正／負）が同じであるときには、スイッチング素子の電力損失は、２個の昇圧チョッパ回路が独立に並列動作する特許文献１と同等である。

一方で、第２アーム形成時にリアクトル電流ＩＬ１，ＩＬ２の向き（正／負）が異なるときには、分流を伴う電流打消し効果によって、スイッチング素子での電力損失（導通損失）は、第１アーム形成時および特許文献１よりも低下する。

次に、本実施の形態に従う電力変換器１０のパラレル昇圧モードにおけるスイッチング素子の電流を、特許文献２に記載された電力変換器のパラレル接続モードにおけるスイッチング素子の電流と比較する。

図２１は、比較例として示される電力変換器１０♯において、直流電源Ｂ１，Ｂ２の一方において上アームをオンする一方で、他方において下アームをオンするときの電流経路を説明するための回路図である。

図２１を参照して、電力変換器１０♯では、スイッチング素子Ｑ３およびＱ４が直流電源Ｂ１の下アームとして機能する一方で、スイッチング素子Ｑ１およびＱ４が直流電源Ｂ２の上アームとして機能する。したがって、Ｂ１Ｌアーム（直流電源Ｂ１の下アーム）およびＢ２Ｕアーム（直流電源Ｂ２の上アーム）のオン時には、両者の論理和に従って、スイッチング素子Ｑ１、Ｑ３およびＱ４がオンされる。

これにより、リアクトル電流ＩＬ１は、スイッチング素子Ｑ３，Ｑ４を通過する電流経路１２１を形成する。リアクトル電流ＩＬ２は、スイッチング素子Ｑ１，Ｑ４（ダイオードＤ１，Ｄ４）を通過する電流経路１３２を形成する。したがって、スイッチング素子Ｑ１ではＩ（Ｑ１）＝ＩＬ２、スイッチング素子Ｑ２ではＩ（Ｑ２）＝０、スイッチング素子Ｓ３ではＩ（Ｑ３）＝ＩＬ１、スイッチング素子Ｑ４では電流Ｉ（Ｑ４）＝ＩＬ１−ＩＬ２となる。

一方で、Ｂ１Ｕアーム（直流電源Ｂ１の上アーム）およびＢ２Ｌアーム（直流電源Ｂ２の下アーム）のオン時には、両者の論理和に従って、スイッチング素子Ｑ１、Ｑ２およびＱ３がオンされる。

これにより、リアクトル電流ＩＬ２は、スイッチング素子Ｑ２，Ｑ３を通過する電流経路１３１を形成する。リアクトル電流ＩＬ１は、スイッチング素子Ｑ１，Ｑ２（ダイオードＤ１，Ｄ２）を通過する電流経路１２２を形成する。したがって、スイッチング素子Ｑ１ではＩ（Ｑ１）＝ＩＬ１、スイッチング素子Ｑ２ではＩ（Ｑ２）＝ＩＬ１−ＩＬ２、スイッチング素子Ｓ３ではＩ（Ｑ３）＝ＩＬ２、スイッチング素子Ｑ４では電流Ｉ（Ｑ４）＝０となる。

この結果、図２２に示されるように、直流電源Ｂ１，Ｂ２の一方で上アームをオンし、他方で下アームをオンするときには、スイッチング素子Ｑ１〜Ｑ４の電流（絶対値）の和は、｜ＩＬ１｜＋｜ＩＬ２｜＋｜ＩＬ１−ＩＬ２｜となる。ここで、ＩＬ１，ＩＬ２の符号によらず｜ＩＬ１−ＩＬ２｜≧０である。特に、｜ＩＬ１−ＩＬ２｜は、ＩＬ１およびＩＬ２の向き（正／負）が異なるときに増大してしまう。

図２３は、比較例として示される電力変換器１０♯において、直流電源Ｂ１，Ｂ２の両方で上アームまたは下アームをオンするときの電流経路を説明するための回路図である。

図２３を参照して、電力変換器１０♯では、Ｂ１ＬアームおよびＢ２Ｌアームのオン時には、両者の論理和に従って、スイッチング素子Ｑ２、Ｑ３およびＱ４がオンされる。

これにより、リアクトル電流ＩＬ１は、スイッチング素子Ｑ３，Ｑ４を通過する電流経路１２１を形成する。リアクトル電流ＩＬ２は、スイッチング素子Ｑ２，Ｑ３を通過する電流経路１３１を形成する。したがって、スイッチング素子Ｑ１ではＩ（Ｑ１）＝０、スイッチング素子Ｑ２ではＩ（Ｑ２）＝ＩＬ２、スイッチング素子Ｓ３ではＩ（Ｑ３）＝ＩＬ１＋ＩＬ２、スイッチング素子Ｑ４では電流Ｉ（Ｑ４）＝ＩＬ１となる。

一方で、Ｂ１ＵアームおよびＢ２Ｕアームのオン時には、両者の論理和に従って、スイッチング素子Ｑ１，Ｑ２およびＱ４がオンされる。

これにより、リアクトル電流ＩＬ１は、スイッチング素子Ｑ１，Ｑ２（ダイオードＤ１，Ｄ２）を通過する電流経路１２２を形成する。リアクトル電流ＩＬ２は、スイッチング素子Ｑ１，Ｑ４（ダイオードＤ１，Ｄ４）を通過する電流経路１３２を形成する。したがって、スイッチング素子Ｑ１ではＩ（Ｑ１）＝ＩＬ１＋ＩＬ２、スイッチング素子Ｑ２ではＩ（Ｑ２）＝ＩＬ１、スイッチング素子Ｓ３ではＩ（Ｑ３）＝０、スイッチング素子Ｑ４では電流Ｉ（Ｑ４）＝ＩＬ２となる。

この結果、図２２に示されるように、直流電源Ｂ１，Ｂ２の両方で上アームまたは下アームを共通にオンするときには、スイッチング素子Ｑ１〜Ｑ４の電流（絶対値）の和は、｜ＩＬ１｜＋｜ＩＬ２｜＋｜ＩＬ１＋ＩＬ２｜となる。ここで、ＩＬ１，ＩＬ２の符号によらず｜ＩＬ１＋ＩＬ２｜≧０である。特に、｜ＩＬ１＋ＩＬ２｜は、ＩＬ１およびＩＬ２の向き（正／負）が同じであるときに増大してしまう。

このように、比較例の電力変換器１０♯では、パラレル接続モードでの動作時には、スイッチング素子の電流（絶対値）の和が｜ＩＬ１｜＋｜ＩＬ２｜以上となる。したがって、特許文献２の電力変換器１０♯でのパラレル接続モードにおけるスイッチング素子の電力損失（特に、導通損失）は、スイッチング素子の電流（絶対値）の和が｜ＩＬ１｜＋｜ＩＬ２｜である、特許文献１および、電力変換器１０での第１アーム形成時と比較して大きいことが理解される。

以上を整理すると、本実施の形態に従う電力変換器１０のパラレル昇圧モードにおいて、第１アーム形成時におけるスイッチング素子の電力損失（導通損失）は、特許文献１の電力変換器と同等であり、かつ、特許文献２の電力変換器のパラレル接続モードよりも低い。

また、電力変換器１０の第２アーム形成時において、リアクトル電流ＩＬ１，ＩＬ２の向き（正／負）が同じであるときには、スイッチング素子の電力損失（導通損失）は、第１アーム形成時および特許文献１の電力変換器と同等である。

さらに、電力変換器１０の第２アーム形成時において、リアクトル電流ＩＬ１，ＩＬ２の向き（正／負）が異なるときには、分流を伴う電流打消し効果によって、スイッチング素子での電力損失（導通損失およびスイッチング損失）は、第１アーム形成時および特許文献１よりも低下する。

したがって、第２アームが形成される全期間を通じて、直流電源Ｂ１およびＢ２の力行／回生動作が同じである場合においても、スイッチング素子の導通損失は、第１アームを用いた昇圧チョッパ回路での導通損失（すなわち、特許文献１の電力変換器の導通損失）と同等となる。そして、少しでも、直流電源Ｂ１およびＢ２の一方ずつが力行動作および回生動作する期間が存在すれば、スイッチング素子の導通損失は、第１アーム形成時よりも低減される。

以上より、本実施の形態に従う電力変換器１０は、パラレル昇圧モードにおいて、第１アームを用いる昇圧チョッパ回路（図５）と、第２アームを用いる昇圧チョッパ回路（図８）とを自動的に併用する態様によって、直流電源Ｂ１およびＢ２が、電力線ＰＬ，ＧＬ（負荷３０）に対して並列にＤＣ／ＤＣ変換を実行することができる。

そして、第２アームの形成期間（スイッチング素子Ｓ５のオン期間）が設けられることによって、スイッチング素子の導通損失を、第１アームを用いた昇圧チョッパ回路での導通損失よりも小さくすることができる。このため、電力変換器１０のパラレル昇圧モードでは、特許文献１および２の電力変換器よりもスイッチング素子の導通損失を抑制することによって、ＤＣ／ＤＣ変換を高効率化することができる。

特に、本実施の形態に従う電力変換器１０は、直流電源Ｂ１，Ｂ２を異なる特性で構成することにより、Ｂ１およびＢ２の動作（力行／回生）が異なる期間が長い電源システムに好適である。たとえば、単純な容量アップのために直流電源Ｂ１，Ｂ２を並列使用する電源システムでは、負荷３０の動作状態に応じて、Ｂ１およびＢ２の両方が力行動作（放電）または回生動作（充電）を実行する期間が長くなる。これに対して、直流電源Ｂ１，Ｂ２の一方を一定出力で作動させる一方で、他方を電力バッファとして活用するような電源システムでは、Ｂ１およびＢ２の動作（力行／回生）が異なる期間が長くなるので、本実施の形態に従う電力変換器１０の適用により、スイッチング素子の電力損失（特に、導通損失）の低減効果を有効に享受することができる。

［実施の形態１の変形例］
上述のように、実施の形態１に従う電力変換器１０では、第２アームが形成される期間を設けることによって、スイッチング素子の電力損失（導通損失）が低減される。一方で、図１１，１２，１５等から理解されるように、第２のアームを有する昇圧チョッパ回路が形成されるのは、制御パルス信号ＳＤ１およびＳＤ２のレベルが同じである期間に限られる。

したがって、デューティ比ＤＴ１およびＤＴ２が一定の下で、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが同じとなる期間をなるべく長くとることによって、スイッチング素子の電力損失をさらに抑制することができる。

実施の形態１の変形例では、直流電源Ｂ１およびＢ２の出力制御のためのＰＷＭ制御において、リアクトル電流ＩＬ１，ＩＬ２の位相を制御することによって電力変換器１０の電力損失をさらに低減する。

図２４は、実施の形態１に従うＰＷＭ制御の第１の例を説明するための波形図である。図２４の例では、ＰＷＭ制御に用いられるキャリア波の位相制御（以下、「キャリア位相制御」とも称する）が適用される。

図２４を参照して、キャリア位相制御の適用時には、キャリア波発生部２４０（図１３）は、直流電源Ｂ１のＰＷＭ制御に用いられるキャリア波ＣＷ１と、直流電源Ｂ２のＰＷＭ制御に用いられるキャリア波ＣＷ２との間に位相差φを設ける。図２４では、φ＝１８０度の場合が例示される。

これに対して、図１４に示された動作波形では、キャリア波ＣＷ１およびＣＷ２は、同一周波数かつ同一位相である。言い換えると、図１４では、φ＝０度である。

位相差φが設けられた下でも、制御パルス信号ＳＤ１，／ＳＤ１は、キャリア波ＣＷ１とデューティ比ＤＴ１との電圧比較に基づくＰＷＭ制御によって生成される。同様に、制御パルス信号ＳＤ２，／ＳＤ２は、キャリア波ＣＷ２とデューティ比ＤＴ２との電圧比較に基づくＰＷＭ制御によって生成される。

図２４において、デューティ比ＤＴ１，ＤＴ２は図１４と同一値である。したがって、図２４の制御パルス信号ＳＤ１は、図１４の制御パルス信号ＳＤ１と比較して、位相は異なるもののＨレベル期間の長さは同じである。同様に、図２４の制御パルス信号ＳＤ２についても、図１４の制御パルス信号ＳＤ２と比較して、位相は異なるもののＨレベル期間の長さは同じである。

キャリア波ＣＷ１およびＣＷ２の間に位相差φを設けることにより、図２４の制御信号ＳＧ１〜ＳＧ５は、図１４の制御信号ＳＧ１〜ＳＧ５とは異なった波形となる。図１４および図２４の比較から、キャリア波ＣＷ１およびＣＷ２の間の位相差φを変化させることにより、リアクトル電流ＩＬ１およびＩＬ２の位相関係（電流位相）についても変化することが理解される。

一方で、同一のデューティ比ＤＴ１，ＤＴ２に対して、電流ＩＬ１およびＩＬ２の平均値は、図１４および図２４の間で同等であることが理解される。すなわち、直流電源Ｂ１，Ｂ２の出力は、デューティ比ＤＴ１およびＤＴ２によって制御されるものであり、キャリア波ＣＷ１，ＣＷ２間の位相差φを変化させても影響が生じない。

したがって、本実施の形態１の変形例では、キャリア波ＣＷ１，ＣＷ２間の位相差φを適切に調整するキャリア位相制御によって、電力変換器１０のパラレル昇圧モードにおける、スイッチング素子の電力損失(特に、導通損失）の低減を図る。

実施の形態１で説明したように、電力変換器１０のパラレル昇圧モードでは、第２アームを形成することによって、スイッチング素子の電力損失を低減することができる。一方で、図１２に示された論理演算式から理解されるように、スイッチング素子Ｓ５のオンによって第２アームを使用できる期間は、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが同じである期間に限られる。

したがって、制御パルス信号ＳＤ１およびＳＤ２のＨレベル期間の長さが、デューティ比ＤＴ１およびＤＴ２によってそれぞれ規定される下で、両制御パルス信号間の論理レベルが同じになる期間がより長くなるようにパルス位相を調整すれば、電力変換器１０のパラレル昇圧モードにおける第２アームの使用期間を長くすることができる。これにより、電力変換器１０のパラレル昇圧モードの電力損失をさらに低減できる。

図２５は、実施の形態１の変形例に従うキャリア位相制御の動作例を説明するための波形図である。

図２５を参照して、制御パルス信号ＳＤ１およびＳＤ２のＨレベル期間がそれぞれ同一の下でも、位相差φを調整することにより、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが同じになる期間は変化する。図２５に示されるように、位相差φ＝φ＊としたときに、制御パルス信号ＳＤ１がＬレベルからＨレベルへ遷移するタイミングと、制御パルス信号ＳＤ２がＬレベルからＨレベルへ遷移するタイミングとが同位相となる（時刻ｔｂ）。このとき、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが同じになる期間、すなわち、制御信号ＳＧ５のＨレベル期間を最も長く確保することができる。以下では、このような位相関係をもたらす位相差φ＊を、最適位相差φ＊とも称する。

図１４に示された位相差φ＝０のときの制御信号ＳＧ５の波形と、図２５に示された位相差φ＝φ＊のときの制御信号ＳＧ５の波形との比較から理解されるように、キャリア位相制御によって、デューティ比ＤＴ１，ＤＴ２が同一であるＰＷＭ制御の下で、制御信号ＳＧ５のＨレベル期間、すなわち、スイッチング素子Ｓ５のオンによって第２アームが形成される期間を最も長く確保することができる。

なお、図２５の例とは逆に、制御パルス信号ＳＤ１がＨレベルからＬレベルへ遷移するタイミング（時刻ｔｄ）と、制御パルス信号ＳＤ２がＨレベルからＬレベルへ遷移するタイミングとが同位相となるように位相差φを設定した場合にも、制御パルス信号ＳＤ１およびＳＤ２の論理レベルが同じになる期間を同様に確保することができる。すなわち、このときの位相差φを最適位相差φ＊とすることも可能である。

図２５に示されるように、制御パルス信号ＳＤ１（ＳＤ２）がＬレベルからＨレベルへ変化するタイミングで、リアクトル電流ＩＬ１（ＩＬ２）も低下から上昇に転じる。すなわち、リアクトル電流ＩＬ１（ＩＬ１）は極小となる。反対に、制御パルス信号ＳＤ１（ＳＤ２）がＨレベルからＬレベルへ変化するタイミングで、リアクトル電流ＩＬ１（ＩＬ２）も上昇から低下に転じる。すなわち、リアクトル電流ＩＬ１（ＩＬ２）は極大となる。

このように、制御パルス信号ＳＤ１，ＳＤ２の論理レベルが遷移するタイミングは、リアクトル電流ＩＬ１，ＩＬ２の変曲点（極大点または極小点）に対応する。したがって、制御パルス信号ＳＤ１およびＳＤ２の論理レベルの遷移タイミングを一致させるように位相差φ＝φ＊に設定すると、リアクトル電流ＩＬ１およびＩＬ２の変曲点が同一タイミングとなる。具体的には、リアクトル電流ＩＬ１およびＩＬ２の極小点同士または極大点同士が同一タイミングとなる。リアクトル電流ＩＬ１，ＩＬ２の位相をこのように制御することによって、上記のように第２アームの使用期間を最大とすることができる。

図１４および図２４，２５からも理解されるように、制御パルス信号ＳＤ１，ＳＤ２の波形は、デューティ比ＤＴ１，ＤＴ２によって決まる。したがって、図２５のような制御パルスＳＤ１，ＳＤ２間の関係およびＩＬ１，ＩＬ２の電流位相が実現できる最適位相差φ＊についても、デューティ比ＤＴ１，ＤＴ２に応じて変わることが理解される。

このため、デューティ比ＤＴ１，ＤＴ２と、最適位相差φ＊との関係を予め求めるとともに、その対応関係を予めマップ（以下、「位相差マップ」とも称する）あるいは関数式（以下、「位相差算出式」とも称する）として制御装置１００に記憶することが可能である。

したがって、電力変換器１０のパラレル昇圧モードの選択時には、キャリア波発生部２４０（図１３）は、コントローラ２１０および２２０（図１３）で算出されたデューティ比ＤＴ１，ＤＴ２に基づいて、上記位相差マップないし位相差算出式を参照して、最適位相差φ＊を設定することができる。さらに、キャリア波発生部２４０は、設定された最適位相差φ＊を有するように、同一周波数のキャリア波ＣＷ１，ＣＷ２を発生する。

ＰＷＭ制御部２３０（図１３）では、図２５に示したように、制御パルス信号ＳＤ１およびＳＤ２の間で論理レベル（Ｈ／Ｌレベル）が異なる期間が最大となるような位相関係で、制御パルス信号ＳＤ１，ＳＤ２が生成される。さらに、図１２に示されたゲート論理式に従って、制御信号ＳＧ１〜ＳＧ５がさらに生成される。

また、図２４および図２５の比較から明らかなように、上記の電流位相制御によって、スイッチング素子Ｓ５のオンオフ回数についても減少できるので、スイッチング素子Ｓ５のスイッチング損失についても低減することができる。

図２６には、図２５と同等の電流位相制御を実現するための、実施の形態１の変形例に従うＰＷＭ制御の第２の例が示される。

図２６を図２５と比較して、図２６のＰＷＭ制御では、同一周波数で位相（エッジタイミング）が同期した２つののこぎり波によって、キャリア波ＣＷ１およびＣＷ２が構成される。

キャリア波ＣＷ１およびＣＷ２をのこぎり波で構成しても、同一値のデューティ比ＤＴ１，ＤＴ２に対する、制御パルス信号ＳＤ１，ＳＤ２のＨレベル期間の長さは同じである。

一方で、キャリア波ＣＷ１およびＣＷ２をのこぎり波で構成することにより、各周期のエッジタイミング（時刻ｔｂ，ｔｅ）において、制御パルス信号ＳＤ１およびＳＤ２を遷移させることができる。すなわち、当該エッジタイミングにおいてリアクトル電流ＩＬ１，ＩＬ２に変曲点を生じさせることができる。

リアクトル電流ＩＬ１，ＩＬ２に変曲点が、極大点および極小点のいずれとなるかは、のこぎり波を右上り形状および右下がり形状のいずれとするかに依存する。図２６の例では、キャリア波ＣＷ１およびＣＷ２の両方を、右上り形状ののこぎり波によって構成することにより、各周期のエッジタイミング（時刻ｔｂ，ｔｅ）において、リアクトル電流ＩＬ１およびＩＬ２の両方に極小点が生じている。これにより、リアクトル電流ＩＬ１およびＩＬ２の極小点同士が同一タイミングとなる。

一方で、キャリア波ＣＷ１およびＣＷ２の両方を、右下がり形状ののこぎり波によって構成することにより、各周期のエッジタイミング（時刻ｔｂ，ｔｅ）において、リアクトル電流ＩＬ１およびＩＬ２の両方に極大点を生じさせることができる。これにより、リアクトル電流ＩＬ１およびＩＬ２の極大点同士を同一タイミングとすることができる。

このように、キャリア波ＣＷ１，ＣＷ２にエッジタイミングが同期した同一周波数ののこぎり波を適用すれば、キャリア波ＣＷ１，ＣＷ２の位相を固定しても、リアクトル電流ＩＬ１，ＩＬ２の位相を、図２５と同様に制御することができる。

このように、実施の形態１の変形例に従うＰＷＭ制御（図２４または図２６）によって電力変換器１０を制御することによって、同一のデューティ比ＤＴ１，ＤＴ２の下で、スイッチング素子Ｓ５のオン期間、すなわち、第２アームを用いる期間が最も長くなるように、スイッチング素子Ｓ１〜Ｓ５のオンオフが制御される。これにより、リアクトル電流ＩＬ１およびＩＬ２の間で、極小点または極大点が同一タイミングとなるように、電流位相も制御される。

この結果、同一のデューティ比ＤＴ１，ＤＴ２の下で、スイッチング素子の導通損失が低い第２アームを用いる期間を確保できるとともに、スイッチング素子Ｓ５のオンオフ回数が低減するので、スイッチング素子での電力損失（導通損失およびスイッチング損失）の抑制によって、電力変換器１０のパラレル昇圧モードにおけるＤＣ／ＤＣ変換をさらに高効率化できる。

［実施の形態２］
実施の形態２では、実施の形態１で説明した電力変換器１０の回路構成の変形例について説明する。具体的には、図１に示された電力変換器１０のスイッチング素子Ｓ５を、双方向スイッチによって構成する変形例が示される。

図２７は、実施の形態２に従う電力変換器１１の構成を説明するための回路図である。
図２７を参照して、電力変換器１１は、図１に示された電力変換器１０と比較すると、ノードＮ１およびＮ２の間に接続される半導体素子として、スイッチング素子Ｓ５に代えて、双方向スイッチＳＢ５を有する点で異なる。すなわち、双方向スイッチＳＢ５は、「第５の半導体素子」に対応する。電力変換器１１のその他の構成は、電力変換器１０と同様であるので、詳細な説明は繰り返さない。

双方向スイッチＳＢ５は、ノードＮ１およびＮ２の間に電気的に直列接続された、ダイオードＤ５ａおよびスイッチング素子Ｓ５ａを有する。ダイオードＤ５ａは、ノードＮ１からノードＮ２へ向かう方向を順方向として、ノードＮ１およびＮ２の間に電気的に接続される。

双方向スイッチＳＢ５は、ノードＮ１およびＮ２の間に電気的に直列接続された、ダイオードＤ５ｂおよびスイッチング素子Ｓ５ｂをさらに有する。ダイオードＤ５ｂおよびスイッチング素子Ｓ５ｂは、ノードＮ１およびＮ２間に、ダイオードＤ５ａおよびスイッチング素子Ｓ５ａに対して並列に接続される。ダイオードＤ５ｂは、ノードＮ２からノードＮ１へ向かう方向を順方向として、ノードＮ１，Ｎ２間に電気的に接続される。

スイッチング素子Ｓ５ａ，Ｓ５ｂは、制御装置１００（図１）からの制御信号ＳＧ５ａ，ＳＧ５ｂにそれぞれ応じてオンオフ制御される。

双方向スイッチＳＢ５では、スイッチング素子Ｓ５ａがオンすると、ダイオードＤ５ａにより、ノードＮ１からＮ２に向かう方向に電流経路が形成される。一方で、スイッチング素子Ｓ５ａがオフすると、ノードＮ１からＮ２に向かう方向の電流経路は遮断される。

また、スイッチング素子Ｓ５ｂがオンすると、ダイオードＤ５ｂにより、ノードＮ２からＮ１に向かう方向に電流経路が形成される。一方で、スイッチング素子Ｓ５ｂがオフすると、ノードＮ２からＮ１に向かう方向の電流経路は遮断される。

図２８には、電力変換器１１のパラレル昇圧モードにおけるスイッチング素子Ｓ１〜Ｓ４，Ｓ５ａ，Ｓ５ｂをオンオフ制御するためのゲート論理式が示される。

図２８を参照して、スイッチング素子Ｓ１〜Ｓ４は、電力変換器１０のパラレル昇圧モードでの図１２と共通のゲート論理式に従ってオンオフ制御される。

すなわち、スイッチング素子Ｓ２が制御パルス信号ＳＤ１に応じてオンオフされる一方で、スイッチング素子Ｓ１は制御パルス信号／ＳＤ１に応じてオンオフされる。同様に、スイッチング素子Ｓ４は制御パルス信号ＳＤ２に応じてオンオフされる一方で、スイッチング素子Ｓ３は制御パルス信号／ＳＤ２に応じてオンオフされる。

スイッチング素子Ｓ５ａ，Ｓ５ｂは、電力変換器１０のスイッチング素子Ｓ５と共通のゲート論理式に従って、共通にオンオフすることができる。すなわち、スイッチング素子Ｓ５のオン期間において、スイッチング素子Ｓ５ａ，Ｓ５ｂをともにオンする一方で、スイッチング素子Ｓ５のオフ期間において、スイッチング素子Ｓ５ａ，Ｓ５ｂをともにオフする制御が可能である。すなわち、スイッチング素子Ｓ５ａ，Ｓ５ｂの各々について、制御パルス信号ＳＤ１およびＳＤ２のＸＮＯＲ（否定排他的論理和）に従ってオンオフすることが可能である。

一方で、ＰＢモードにおいては、Ｂ１Ｕアーム（スイッチング素子Ｑ１オン）およびＢ２Ｌアーム（スイッチング素子Ｑ４）の両方をオンする期間において、電力線ＰＬからＧＬへの短絡経路を形成しないために、ノードＮ１からＮ２へ向かう電流経路を遮断する必要がある。一方で、当該期間を除くと、ノードＮ１からＮ２へ向かう電流経路を遮断する必要はない。したがって、スイッチング素子Ｓ５ａは、制御パルス信号ＳＤ１および／ＳＤ２の論理和（ＯＲ）に従ってオンオフすることも可能である。

同様に、ノードＮ２からＮ１へ向かう電流経路は、Ｂ１Ｌアーム（スイッチング素子Ｑ２）およびＢ２Ｕアーム（スイッチング素子Ｑ３）の両方をオンする期間において、遮断する必要がある。一方で、当該期間を除くと、ノードＮ２からＮ１へ向かう電流経路を遮断する必要はない。したがって、スイッチング素子Ｓ５ｂは、制御パルス信号／ＳＤ１およびＳＤ２の論理和（ＯＲ）に従ってオンオフすることも可能である。

このように、実施の形態２に従う電力変換器１１（図２７）についても、電力変換器１０と同様のパラレル昇圧モードを適用できる。すなわち、第２アームが形成される期間を有する態様によって、直流電源Ｂ１およびＢ２が、電力線ＰＬ，ＧＬ（負荷３０）に対して並列にＤＣ／ＤＣ変換を実行することができる。

実施の形態２に従う電力変換器１１においても、第２アームの形成期間（スイッチング素子Ｓ５のオン期間）が設けられることによって、スイッチング素子の導通損失を、第１アームを用いた昇圧チョッパ回路での導通損失よりも小さくすることができる。したがって、実施の形態２に従う電力変換器１１に対しても、実施の形態１の変形例に従うＰＷＭ制御を適用することによって、スイッチング素子での電力損失（導通損失）の低減効果を高めることができる。

なお、電力変換器１１に適用される双方向スイッチの構成は、図２７に例示された構成に限定されるものではない。すなわち、両方向の電流経路の形成および遮断をそれぞれ独立に制御可能に構成されていれば、任意の構成の半導体素子を双方向スイッチＳＢ５として適用することが可能である。

［実施の形態３］
実施の形態３では、実施の形態１および２で説明した電力変換器１０，１１における、パラレル昇圧モード以外の動作モードについて説明する。

図２９は、電力変換器１０，１１に適用される複数の動作モードの一覧を示す図表である。

図２９を参照して、複数の動作モードは、出力電圧ＶＨを電圧指令値ＶＨ＊に従って制御する「昇圧モード」と、スイッチング素子Ｓ１〜Ｓ５（Ｓ５ａ，Ｓ５ｂ）のオンオフを固定して直流電源Ｂ１および／またはＢ２を電力線ＰＬ，ＧＬと電気的に接続する「直結モード」とに大別される。

昇圧モードには、上述のパラレル昇圧モードが含まれる。パラレル昇圧モードでは、電力変換器１０のスイッチング素子Ｓ１〜Ｓ５を図１２に示されたゲート論理式に従ってオンオフ制御することにより、直流電源Ｂ１およびＢ２と電力線ＰＬ，ＧＬ（負荷３０）との間で並列にＤＣ／ＤＣ変換を実行することができる。同様に、電力変換器１１のスイッチング素子Ｓ１〜Ｓ５ａ，Ｓ５ｂを、図２８に示されたゲート論理式に従ってオンオフ制御することにより、直流電源Ｂ１およびＢ２と電力線ＰＬ，ＧＬ（負荷３０）との間で並列にＤＣ／ＤＣ変換を実行することができる。なお、パラレル昇圧モードでは、直流電源Ｂ１およびＢ２間の電力配分比を制御しながら、出力電圧ＶＨを電圧指令値ＶＨ＊に従って制御することができる。

一方で、電力変換器１０，１１では、直流電源Ｂ１およびＢ２を電力線ＰＬおよびＧＬの間に直列に接続可能な、スイッチング素子Ｓ１〜Ｓ５（Ｓ５ａ，Ｓ５ｂ）のオンオフパターンが存在しない。このため、電力変換器１０，１１では、特許文献２での「シリーズ接続モード」に対応する動作モードは存在しない。

さらに、昇圧モードには、直流電源Ｂ１のみを用いて電力線ＰＬ，ＧＬ（負荷３０）との間でＤＣ／ＤＣ変換を行なう「直流電源Ｂ１による昇圧モード（以下、Ｂ１昇圧モード）」と、直流電源Ｂ２のみを用いて電力線ＰＬ，ＧＬ（負荷３０）との間でＤＣ／ＤＣ変換を行なう「直流電源Ｂ２による昇圧モード（以下、Ｂ２昇圧モード）」とが含まれる。

Ｂ１昇圧モードでは、直流電源Ｂ２は、出力電圧ＶＨがＶ［２］よりも高く制御されている限りにおいて、電力線ＰＬと電気的に切り離された状態を維持されて不使用とされる。Ｂ１昇圧モードでは、直流電源Ｂ１に対する昇圧チョッパ回路（第１アーム）のみが構成される。したがって、スイッチング素子Ｓ５（Ｓ５ａ，Ｓ５ｂ）のオフ固定によってノードＮ１およびＮ２間の電流経路が遮断された状態で、スイッチング素子Ｓ３，Ｓ４をオフに固定する一方で、スイッチング素子Ｓ１およびＳ２が、直流電源Ｂ１の出力を制御するためのデューティ比ＤＴ１に基づく、制御パルス信号／ＳＤ１およびＳＤ１にそれぞれ応じてオンオフ制御される。

同様に、Ｂ２昇圧モードでは、直流電源Ｂ１は、出力電圧ＶＨがＶ［１］よりも高く制御されている限りにおいて、電力線ＰＬと電気的に切り離された状態を維持されて不使用とされる。

Ｂ２昇圧モードでは、直流電源Ｂ２に対する昇圧チョッパ回路（第１アーム）のみが構成される。したがって、スイッチング素子Ｓ５（Ｓ５ａ，Ｓ５ｂ）のオフ固定によってノードＮ１およびＮ２間の電流経路が遮断された状態で、スイッチング素子Ｓ１，Ｓ２をオフに固定する一方で、スイッチング素子Ｓ３およびＳ４が、直流電源Ｂ２の出力を制御するためのデューティ比ＤＴ２に基づく、制御パルス信号／ＳＤ２およびＳＤ２にそれぞれ応じてオンオフ制御される。

なお、Ｂ１昇圧モードおよびＢ２昇圧モードでは、デューティ比ＤＴ１またはＤＴ２は、出力電圧ＶＨを電圧指令値ＶＨ＊に従って制御（電圧制御）するように算出される。このように、昇圧モードに属する動作モードの各々では、出力電圧ＶＨは、電圧指令値ＶＨ＊に従って制御される。

一方、直結モードには、直流電源Ｂ１のみについて電力線ＰＬ，ＧＬとの間の電流経路が形成される「直流電源Ｂ１の直結モード（以下、Ｂ１直結モード）」と、直流電源Ｂ２のみについて電力線ＰＬ，ＧＬとの間に電流経路が形成される「直流電源Ｂ２の直結モード（以下、Ｂ２直結モード）」が含まれる。

Ｂ１直結モードでは、スイッチング素子Ｓ５（Ｓ５ａ，Ｓ５ｂ）のオフ固定によってノードＮ１およびＮ２間の電流経路が遮断された状態で、スイッチング素子Ｓ１がオンに固定される一方で、スイッチング素子Ｓ２〜Ｓ４がオフに固定される。これにより、直流電源Ｂ２は、電力線ＰＬ，ＧＬ間から切り離された状態となるため、出力電圧ＶＨは、直流電源Ｂ１の電圧Ｖ［１］と同等となる（ＶＨ＝Ｖ［１］）。Ｂ１直結モードでは、直流電源Ｂ２は、電力線ＰＬ，ＧＬ間から電気的に切り離された状態を維持されて不使用とされる。なお、Ｖ［２］＞Ｖ［１］の状態でＢ１直結モードを適用すると、スイッチング素子Ｓ１およびダイオードＤ３を経由して、直流電源Ｂ２からＢ１へ短絡電流が生じる。このため、Ｂ１直結モードの適用には、Ｖ［１］＞Ｖ［２］が必要条件となる。

同様に、Ｂ２直結モードでは、スイッチング素子Ｓ５（Ｓ５ａ，Ｓ５ｂ）のオフ固定によってノードＮ１およびＮ２間の電流経路が遮断された状態で、スイッチング素子Ｓ３がオンに固定される一方で、スイッチング素子Ｓ１，Ｓ２，Ｓ４がオフに固定される。これにより、直流電源Ｂ１は、電力線ＰＬ，ＧＬ間から切り離された状態となるため、出力電圧ＶＨは、直流電源Ｂ２の電圧Ｖ［２］と同等となる（ＶＨ＝Ｖ［２］）。Ｂ２直結モードでは、直流電源Ｂ１は、電力線ＰＬ，ＧＬから電気的に切り離された状態を維持されて不使用とされる。なお、Ｖ［１］＞Ｖ［２］の状態でＢ２直結モードを適用すると、ダイオードＤ１およびスイッチング素子Ｓ３を経由して、直流電源Ｂ１からＢ２へ短絡電流が生じる。このため、Ｂ２直結モードの適用には、Ｖ［２］＞Ｖ［１］が必要条件となる。

なお、Ｖ［１］およびＶ［２］が同等である場合には、直流電源Ｂ１およびＢ２を電力線ＰＬ，ＧＬ間に電気的に並列接続した状態を維持する「パラレル直結モード」を選択することも可能である。パラレル直結モードでは、スイッチング素子Ｓ５（Ｓ５ａ，Ｓ５ｂ）のオフ固定によってノードＮ１およびＮ２間の電流経路が遮断された状態で、スイッチング素子Ｓ１，Ｓ３をオンに固定する一方で、スイッチング素子Ｓ２，Ｓ４がオフに固定される。これにより、出力電圧ＶＨは、Ｖ［１］およびＶ［２］と同等となる。Ｖ［１］およびＶ［２］間の電圧差は、直流電源Ｂ１およびＢ２間に短絡電流を生じさせるので、当該電圧差が小さいときに限定して、パラレル直結モードを適用することができる。

直結モードに含まれる動作モードの各々では、出力電圧ＶＨは、直流電源Ｂ１，Ｂ２の電圧Ｖ［１］，Ｖ［２］に依存して決まるため、直接制御することができなくなる。このため、直結モードに含まれる各動作モードでは、出力電圧ＶＨが負荷３０の動作に適した電圧に設定できなくなることにより、負荷３０での電力損失が増加する可能性がある。

一方で、直結モードでは、各スイッチング素子Ｓ１〜Ｓ５（Ｓ５ａ，Ｓ５ｂ）がオンオフされないため、電力変換器１０，１１での電力損失（オンオフに伴うスイッチング損失）が抑制される。したがって、負荷３０の動作状態によっては、直結モードの適用によって、負荷３０の電力損失増加量よりも電力変換器１０，１１での電力損失減少量が多くなることにより、電源システム５全体での電力損失が抑制できる可能性がある。

このように、電力変換器１０，１１では、スイッチング素子Ｓ１〜Ｓ５（Ｓ５ａ，Ｓ５ｂ）のスイッチングパターンの切換えによって、図２９に示された複数の動作モードを選択的に適用しながら、出力電圧ＶＨを制御することが可能である。

なお、図２９において、パラレル昇圧モードは「第１のモード」に対応し、Ｂ１昇圧モードは「第２のモード」に対応し、Ｂ２昇圧モードは「第３のモード」に対応する。さらに、Ｂ１直結モードは「第４のモード」に対応し、Ｂ２直結モードは「第５のモード」に対応する。さらに、パラレル直結モードは、「第６のモード」に対応する。

［実施の形態４］
実施の形態４では、電力変換器１０，１１の構成のさらなる変形例を説明する。実施の形態１，２（電力変換器１０，１１）では、「第１の半導体素子」〜「第４の半導体素子」の各々について、スイッチング素子Ｓ１〜Ｓ４および逆並列ダイオードＤ１〜Ｄ４のペアによって構成する例を説明した。また、「第５の半導体素子」については、逆並列ダイオードが設けられないスイッチング素子Ｓ５（実施の形態１）または、双方向スイッチを構成するためのスイッチング素子Ｓ５ａ，Ｓ５ｂのペア（実施の形態２）によって構成する例を示した。

すなわち、電力変換器１０，１１では、「第１の半導体素子」〜「第５の半導体素子」の全てが、電流経路の形成（オン）および遮断（オフ）を制御可能なスイッチング素子を備えた構成を例示した。これらの構成例では、直流電源Ｂ１，Ｂ２の両方に対して回生充電を適用できる。

しかしながら、直流電源Ｂ１およびＢ２の一方を回生充電しない構成では、「第１の半導体素子」から「第４の半導体素子」の一部について、スイッチング素子もしくはダイオードのどちらかを省略することで構造を簡素化することができる。すなわち、「第１の半導体素子」から「第５の半導体素子」の一部のみが、上記スイッチング素子を有する構成とすることも原理上可能である。

たとえば、直流電源Ｂ１を回生充電せず、放電（力行）のみで使用する場合には、図１に示された電力変換器１０に代えて、図３０に示される電力変換器１２ａの構成を用いることができる。

図３０を参照して、電力変換器１２ａでは、図１に示された電力変換器１０と比較して、直流電源Ｂ１への回生を制御するためのスイッチング素子Ｓ１の配置を省略することができる。すなわち、ノードＮ１および電力線ＰＬの間の「第１の半導体素子」をダイオードＤ１のみで構成することができる。電力変換器１２ａにおいても、スイッチング素子Ｓ２〜Ｓ５のオンオフは、図１２（パラレル昇圧モード）または図２９（その他のモード）に従って制御される。さらに、電力変換器１２ａでは、主に、直流電源Ｂ１への回生電流の経路を確保するために配置されるダイオードＤ２についても省略できる可能性がある。

同様に、直流電源Ｂ２を回生充電せず、放電（力行）のみで使用する場合には、図３１に示される電力変換器１３ａの構成を用いることができる。図３１を参照して、電力変換器１３ａでは、図１に示された電力変換器１０と比較して、直流電源Ｂ２への回生を制御するためのスイッチング素子Ｓ３の配置を省略することができる。すなわち、ノードＮ２および電力線ＧＬの間の「第３の半導体素子」をダイオードＤ３のみで構成することができる。電力変換器１３ａにおいても、スイッチング素子Ｓ１，Ｓ２，Ｓ４，Ｓ５のオンオフは、図１２（パラレル昇圧モード）または、図２９（その他のモード）に従って制御される。さらに、電力変換器１３ａでは、主に、直流電源Ｂ２への回生電流の経路を確保するために配置されるダイオードＤ４についても省略できる可能性がある。

次に、実施の形態２に従う電力変換器１１（図２８）において、直流電源Ｂ１およびＢ２の一方を回生充電しないときの変形例を説明する。

直流電源Ｂ１を回生充電せず、放電（力行）のみで使用する場合には、図２７に示された電力変換器１１に代えて、図３２に示される電力変換器１２ｂの構成を用いることも可能である。

図３２を参照して、電力変換器１２ｂでは、図３０に示された電力変換器１２ａと比較して、スイッチング素子Ｓ５に代えて、双方向スイッチＳＢ５のうちのスイッチング素子Ｓ５ａおよびダイオードＤ５ａのみが配置される。これにより、ノードＮ１からＮ２に向かう方向の電流経路の形成／遮断が制御される。一方で、直流電源Ｂ１に対して回生方向となる、ノードＮ２からノードＮ１へ向かう電流経路を形成する必要がないため、双方向スイッチＳＢ５のうちのスイッチング素子Ｓ５ｂおよびダイオードＤ５ｂの配置は不要となる。すなわち、電力変換器１２ｂでは、図２７に示された電力変換器１１の構成と比較して、直流電源Ｂ１への回生を制御するためのスイッチング素子Ｓ１と、スイッチング素子Ｓ５ｂおよびダイオードＤ５ｂとの配置が省略される。また、ダイオードＤ２についても、電力変換器１２ａ（図３０）と同様に省略することが可能である。電力変換器１２ｂにおいても、スイッチング素子Ｓ２〜Ｓ４，Ｓ５ａのオンオフは、図１２（パラレル昇圧モード）または、図２９（その他のモード）に従って制御される。

また、直流電源Ｂ２を回生充電せず、放電（力行）のみで使用する場合には、図２７に示された電力変換器１１に代えて、図３３に示される電力変換器１３ｂの構成を用いることも可能である。

図３３を参照して、電力変換器１３ｂでは、図３１に示された電力変換器１３ａと比較して、スイッチング素子Ｓ５に代えて、双方向スイッチＳＢ５のうちのスイッチング素子Ｓ５ｂおよびダイオードＤ５ｂのみが配置される。これにより、ノードＮ２からＮ１に向かう方向の電流経路の形成／遮断が制御される。一方で、直流電源Ｂ２に対して回生方向となる、ノードＮ１からノードＮ２へ向かう電流経路を形成する必要がないため、双方向スイッチＳＢ５のうちのスイッチング素子Ｓ５ａおよびダイオードＤ５ａの配置は不要となる。すなわち、電力変換器１３ｂでは、図２７に示された電力変換器１１の構成と比較して、直流電源Ｂ２への回生を制御するためのスイッチング素子Ｓ３と、スイッチング素子Ｓ５ａおよびダイオードＤ５ａとの配置が省略される。また、ダイオードＤ４についても、電力変換器１３ａ（図３１）と同様に省略することが可能である。電力変換器１３ｂにおいても、スイッチング素子Ｓ１，Ｓ２，Ｓ４，Ｓ５ｂのオンオフは、図１２（パラレル昇圧モード）または、図２９（その他のモード）に従って制御される。

なお、原理上は、電力変換器１０，１１は、直流電源Ｂ１およびＢ２の両方を回生充電せず、放電（力行）のみで使用する場合に対応するように変形することも可能である。この場合には、ダイオードＤ１，Ｄ３およびスイッチング素子Ｓ２，Ｓ４、ならびに、スイッチング素子Ｓ５（または、双方向スイッチＳＢ５）を最小限の構成要素として、電力変換器１０，１１の変形例を構成することができる。

しかしながら、上述のように、電力変換器１０，１１は、直流電源Ｂ１およびＢ２の一方ずつが力行動作および回生動作をする際にスイッチング素子の電力損失を抑制する効果を有している。したがって、上記のような変形例については詳細に説明しないこととする。

なお、本実施の形態では、電力変換器１０，１１の構成について、スイッチング素子Ｓ１〜Ｓ５（ＳＢ５）およびリアクトルＬ１，Ｌ２の接続関係を図示して説明したが、電力変換器１０，１１の構成要素が、これらの素子に限定されることを意味するものではない。すなわち、本実施の形態において、構成要素同士が「電気的に接続される」との記載は、両要素間に他の回路要素やコネクタ端子が存在し、当該他の回路要素を経由して上記構成要素間に電気的な接続が確保されることを含むものとする。

たとえば、図１または図２７に例示された構成において、直流電源Ｂ１，リアクトルＬ１，スイッチング素子Ｓ１，Ｓ２、およびダイオードＤ１，Ｄ２によって構成される一般的な昇圧チョッパ回路に対して、残りの回路部分（スイッチング素子Ｓ３〜Ｓ５（Ｓ５ａ，Ｓ５ｂ）、ダイオードＤ３，Ｄ４、リアクトルＬ２，および直流電源Ｂ２を別ユニット化し、上記昇圧チョッパ回路に対して当該ユニットをコネクタ端子によって電気的接続するような構成とした場合にも、図示された回路要素間の電気的接続関係が同様であれば、本実施の形態に従う電力変換器および電源システムが構成されることとなる。

また、本実施の形態において、負荷３０は、直流電圧（出力電圧ＶＨ）によって動作する機器であれば、任意の機器によって構成できる点について確認的に記載する。すなわち、本実施の形態では、電動車両の走行用電動機を含むように負荷３０が構成される例を説明したが、本発明の適用はこのような負荷に限定されるものではない。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

５ 電源システム、１０，１１ 電力変換器、１２ａ，１２ｂ，１３ａ，１３ｂ 電力変換器（変形例）、３０ 負荷、３２ インバータ、３５ モータジェネレータ、３６ 動力伝達ギヤ、３７ 駆動輪、１００ 制御装置、１０１，１０２，１１１〜１１５，１１５ａ，１１５ｂ，１１６，１１６ａ，１１６ｂ，１１７，１１７ａ，１１７ｂ，１１８，１１８ａ，１１８ｂ，１２１，１２２，１３１，１３２ 電流経路、２１０，２２０ コントローラ、２３０ ＰＷＭ制御部、２４０ キャリア波発生部、２５０ コンバータ制御部、２５２，２５４ 減算部、Ｂ１，Ｂ２，ＰＳ 直流電源、ＣＨ 平滑コンデンサ、ＣＨＰ 昇圧チョッパ回路、ＣＷ，ＣＷ１，ＣＷ２ キャリア波、Ｄ１〜Ｄ４，Ｄ５ａ，Ｄ５ｂ，Ｄｌ，Ｄｕ ダイオード、ＤＴ，ＤＴ１，ＤＴ２ デューティ比、ＧＬ，ＰＬ 電力線、Ｉ［１］，Ｉ［２］ 電流（直流電源）、ＩＬ，ＩＬ１，ＩＬ２ リアクトル電流、Ｌ，Ｌ１，Ｌ２ リアクトル、Ｎ１，Ｎ２ ノード、Ｑ１〜Ｑ４，Ｓ，Ｓ１〜Ｓ５，Ｓ５ａ，Ｓ５ｂ 電力用半導体スイッチング素子、Ｓ１ 電力用半導体スイッチング素子、Ｓ１，Ｓ５ 電力用半導体スイッチング素子、ＳＢ５ 双方向スイッチ、ＳＤ，ＳＤ１，ＳＤ２ 制御パルス信号、ＳＧ１〜ＳＧ５，ＳＧ５ａ，ＳＧ５ｂ 制御信号、Ｓｌ 下アーム素子、Ｓｕ 上アーム素子、Ｔｏ スイッチング周期、Ｖ［１］，Ｖ［２］ 電圧（直流電源）、ＶＨ＊ 電圧指令値、ＶＨ 直流電圧（出力電圧）。

Claims (8)

1. 高電圧側の第１の電力線および低電圧側の第２の電力線の間の直流電圧を制御するための電源システムであって、
   第１の直流電源と、
   第２の直流電源と、
   前記第１および第２の直流電源と前記第１および第２の電力線との間で直流電圧変換を実行するための電力変換器と、
   前記電力変換器の動作を制御するための制御装置とを備え、
   前記電力変換器は、
   前記第１の電力線と第１のノードとの間に電気的に接続される第１の半導体素子と、
   前記第２の電力線と前記第１のノードとの間に電気的に接続される第２の半導体素子と、
   前記第１の電力線と第２のノードとの間に電気的に接続される第３の半導体素子と、
   前記第２の電力線と前記第２のノードとの間に電気的に接続される第４の半導体素子と、
   前記第１のノードと前記第２のノードとの間に電気的に接続される第５の半導体素子と、
   前記第１のノードと前記第２の電力線との間に、前記第１の直流電源と直列に電気的に接続される第１のリアクトルと、
   前記第２のノードと前記第２の電力線の間に、前記第２の直流電源と直列に電気的に接続される第２のリアクトルとを含み、
   前記第１から第５の半導体素子のうちの、前記第２、第４および第５の半導体素子を含む少なくとも一部の半導体素子は、前記制御装置からの信号に応じて電流経路の形成および遮断を制御するように構成されたスイッチング素子を含み、
   制御装置は、前記第１の直流電源と前記第１および第２の電力線との間、ならびに、前記第２の直流電源と前記第１および第２の電力線との間で並列な直流電圧変換を実行するように前記電力変換器を動作させる場合には、前記第１の直流電源からの出力を制御するために前記第２の半導体素子中の前記スイッチング素子のオンオフを制御するとともに、前記第２の直流電源からの出力を制御するために前記第４の半導体素子中の前記スイッチング素子のオンオフを制御し、
   前記第１の半導体素子中に前記スイッチング素子が設けられているときには、当該スイッチング素子は、前記第２の半導体素子中のスイッチング素子と相補的にオンオフされ、
   前記第３の半導体素子中に前記スイッチング素子が設けられているときには、当該スイッチング素子は、前記第４の半導体素子中のスイッチング素子と相補的にオンオフされ、
   前記第５の半導体素子において、前記第１および第４の半導体素子の両方で前記電流経路が形成されている期間では少なくとも前記第１のノードから前記第２のノードへ向かう電流経路が非形成とされる一方で、前記第２および第３の半導体素子の両方で前記電流経路が形成されている期間では少なくとも前記第２のノードから前記第１のノードへ向かう電流経路が非形成とされるように前記スイッチング素子のオンオフは制御される、電源システム。
2. 前記第１から第４の半導体素子の各々は、
   電流経路を形成するオン状態と当該電流経路を遮断するオフ状態とを前記制御装置からの信号に応答して選択的に形成するためのスイッチング素子と、
   前記スイッチング素子と逆並列に接続されて、順バイアス時に電流経路を形成するためのダイオードとを含み、
   前記第５の半導体素子は、
   前記第１および第２のノード間の電流経路を形成するオン状態と当該電流経路を遮断するオフ状態とを前記制御装置からの信号に応答して選択的に形成するためのスイッチング素子を含む、請求項１記載の電源システム。
3. 前記第１から第４の半導体素子の各々は、
   電流経路を形成するオン状態と当該電流経路を遮断するオフ状態とを前記制御装置からの信号に応答して選択的に形成するためのスイッチング素子と、
   前記スイッチング素子とそれぞれ逆並列に接続されて、順バイアス時に電流経路を形成するためのダイオードとを含み、
   前記第５の半導体素子は、
   前記第１のノードから前記第２のノードへ向かう電流経路を前記第１および第２のノード間に形成するオン状態と当該電流経路を遮断するオフ状態とを前記制御装置からの信号に応答して選択的に形成するためのスイッチング素子と、
   前記第２のノードから前記第１のノードへ向かう電流経路を前記第１および第２のノード間に形成するオン状態と当該電流経路を遮断するオフ状態とを前記制御装置からの信号に応答して選択的に形成するためのスイッチング素子とを含む、請求項１記載の電源シス
   テム。
4. 前記第２および第４の半導体素子の各々において、電流経路を形成するオン状態と当該電流経路を遮断するオフ状態とを前記制御装置からの信号に応答して選択的に形成するためのスイッチング素子が設けられ、
   前記第１および第３の半導体素子において、前記第１のノードから前記第１の電力線へ向かう方向を順方向として接続されたダイオードと、前記第２のノードから前記第１の電力線へ向かう方向を順方向として接続されたダイオードとがそれぞれ設けられ、
   前記第２および第４の半導体素子のいずれか一方において、前記スイッチング素子と逆並列接続されたダイオードが設けられ、
   前記第５の半導体素子において、前記第１のノードから前記第２のノードへ向かう電流経路および、前記第２のノードから前記第１のノードへ向かう電流経路の少なくとも一方について、当該電流経路の形成および遮断を制御するためのスイッチング素子が設けられ、
   前記第１および第３の半導体素子のいずれか一方において、前記ダイオードと並列に接続されたスイッチング素子がさらに設けられ、当該スイッチング素子は、前記オン状態および前記オフ状態を前記制御装置からの信号に応答して選択的に形成する、請求項１記載の電源システム。
5. 前記制御装置は、前記第１の直流電源からの出力デューティ比に従って前記第１および第２の半導体素子中の前記スイッチング素子のオンオフを制御するとともに、前記第２の直流電源からの出力デューティ比に従って前記第３および第４の半導体素子中の前記スイッチング素子のオンオフを制御し、
   前記第５の半導体素子において、前記第１および第４の半導体素子の両方で前記電流経路が形成されている期間では少なくとも前記第１から第２のノードへ向かう電流経路が非形成とされる一方で、前記第２および第３の半導体素子の両方で前記電流経路が形成されている期間では少なくとも前記第２から第１のノードへ向かう電流経路が非形成とされる、請求項２〜４のいずれか１項に記載の電源システム。
6. 前記制御装置は、
   前記第１および第２のリアクトルの電流の極大点同士または極小点同士が同一タイミングとなるように、前記第１の直流電源からの出力を制御するための第１のパルス幅変調制御に用いる第１のキャリア波と、前記第２の直流電源からの出力を制御するための第２のパルス幅変調制御に用いる第２のキャリア波とを生成する、請求項５記載の電源システム。
7. 前記電力変換器は、前記制御装置による前記スイッチング素子のオンオフ制御の態様を切換えることによって、前記直流電圧変換の態様が異なる複数の動作モードを切換えて動作し、
   前記複数の動作モードは、前記第１の直流電源と前記第１および第２の電力線との間、ならびに、前記第２の直流電源と前記第１および第２の電力線との間で並列な直流電圧変換を実行する第１のモードと、
   前記第１の直流電源と前記第１および第２の電力線との間で直流電圧変換を実行するとともに、前記第２の直流電源が前記第１および第２の電力線の間から電気的に切り離された状態を維持する第２のモードと、
   前記第２の直流電源と前記第１および第２の電力線との間で直流電圧変換を実行するとともに、前記第１の直流電源が前記第１および第２の電力線の間から電気的に切り離された状態を維持する第３のモードとを含み、
   前記制御装置は、
   前記第２のモードにおいては、前記第３、第４および第５の半導体素子中の前記スイッチング素子をオフ状態に維持する一方で、前記第１および第２の半導体素子中の前記スイッチング素子をオンオフ制御することによって前記第１および第２の電力線間の前記直流電圧を制御し、
   前記第３のモードにおいては、前記第１、第２および第５の半導体素子中の前記スイッチング素子を前記オフ状態に維持する一方で、前記第３および第４の半導体素子中の前記スイッチング素子をオンオフ制御することによって前記第１および第２の電力線間の前記直流電圧を制御する、請求項５または６記載の電源システム。
8. 前記複数の動作モードは、
   前記第１の直流電源が前記第１および第２の電力線の間に電気的に接続される一方で、前記第２の直流電源が前記第１および第２の電力線の間から電気的に切り離される状態を維持する第４のモードと、
   前記第２の直流電源が前記第１および第２の電力線の間に電気的に接続される一方で、前記第１の直流電源が前記第１および第２の電力線の間から電気的に切り離される状態を維持する第５のモードと、
   前記第１および第２の直流電源が前記第１および第２の電力線の間に電気的に並列接続される状態を維持する第６のモードとをさらに含む、請求項７に記載の電源システム。

Images