WO2012117936A1 - 薄膜トランジスタおよびその製造方法、並びに表示装置 - Google Patents

薄膜トランジスタおよびその製造方法、並びに表示装置 Download PDF

Info

Publication number
WO2012117936A1
WO2012117936A1 PCT/JP2012/054403 JP2012054403W WO2012117936A1 WO 2012117936 A1 WO2012117936 A1 WO 2012117936A1 JP 2012054403 W JP2012054403 W JP 2012054403W WO 2012117936 A1 WO2012117936 A1 WO 2012117936A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
layer
gate
length
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/054403
Other languages
English (en)
French (fr)
Inventor
北角　英人
加藤　純男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to KR1020137025367A priority Critical patent/KR20140012693A/ko
Priority to CN201280011119.8A priority patent/CN103403850B/zh
Priority to JP2013502269A priority patent/JP5404963B2/ja
Priority to US14/002,211 priority patent/US9093541B2/en
Publication of WO2012117936A1 publication Critical patent/WO2012117936A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Definitions

  • the present invention relates to a thin film transistor, a manufacturing method thereof, and a display device, and more particularly, to a thin film transistor having a channel layer made of an oxide semiconductor, a manufacturing method thereof, and a display device.
  • oxide semiconductors such as indium gallium zinc oxide (hereinafter referred to as “IGZO”)
  • TFTs thin film transistors
  • the channel length is equal to the length between the end of the source electrode and the end of the drain electrode, and this length is determined by the resolution limit of the exposure apparatus.
  • the resolution limit is determined by the wavelength of exposure light used in the exposure apparatus. The shorter the wavelength of exposure light, the higher the resolution limit. Specifically, if an exposure apparatus capable of exposure with g-line (wavelength 436 nm) and h-line (wavelength 405 nm) lines (hereinafter referred to as “g-line + h-line exposure apparatus”) is used, the resolution limit is 3 ⁇ m.
  • the resolution limit is improved to 1.5 ⁇ m by using an exposure apparatus capable of exposure with i-line (wavelength 365 nm) (hereinafter referred to as “i-line exposure apparatus”).
  • i-line exposure apparatus an exposure apparatus capable of exposure with i-line (wavelength 365 nm)
  • the TFT channel length considering the variation in the photolithography process is about 4 ⁇ m when the g-line + h-line exposure apparatus is used, and about 2 ⁇ m when the i-line exposure apparatus is used. Can be shortened.
  • the i-line exposure apparatus is more expensive than the g-line + h-line exposure apparatus, and a large i-line exposure apparatus capable of exposing a large substrate becomes more expensive. Therefore, for example, a large g-line + h-line exposure apparatus is used instead of a large i-line exposure apparatus in order to reduce the manufacturing cost when forming TFTs on a G8 size (2200 mm ⁇ 2500 mm) large substrate as much as possible. Often. In this case, the channel length of the TFT is 3 to 4 ⁇ m as described above. Therefore, there is a need for a method for shortening the channel length even when a g-line + h-line exposure apparatus is used.
  • Patent Document 1 in order to increase the current driving capability of a TFT having a channel layer made of an oxide semiconductor, the resistance of the oxide semiconductor layer is reduced by reducing the oxide semiconductor layer in contact with the source electrode and the drain electrode, It is disclosed to reduce the contact resistance between the source and drain electrodes and the channel layer.
  • the low resistance region of the channel layer is formed only under the source electrode and the drain electrode.
  • the channel length of the TFT is 3 to 4 ⁇ m, which is the same as the length between the end of the source electrode and the end of the drain electrode, and cannot be made shorter than the resolution limit of the exposure apparatus.
  • the current driving capability of the TFT is only improved by several percent as the contact resistance value between the source and drain electrodes and the channel layer is lowered, and it is difficult to significantly improve the current driving capability of the TFT. .
  • an object of the present invention is to provide a thin film transistor and a method for manufacturing the same capable of significantly improving current driving force while suppressing manufacturing cost.
  • Another object of the present invention is to provide a display device capable of achieving a high frame rate and high definition using such a thin film transistor.
  • a first aspect of the present invention is a thin film transistor formed on an insulating substrate, A gate electrode formed on the insulating substrate; A gate insulating film formed to cover the gate electrode; A source electrode and a drain electrode formed on the gate insulating film at a predetermined distance so as to sandwich the gate electrode; A channel layer including an oxide semiconductor layer formed on the gate insulating film sandwiched between the source electrode and the drain electrode and having one end and the other end electrically connected to the source electrode and the drain electrode, respectively.
  • the oxide semiconductor layer is sandwiched between two first regions having a first resistance value and the two first regions, and has a second resistance value higher than the first resistance value. Two regions, The length of the second region is shorter than the length between the end portion of the source electrode and the end portion of the drain electrode.
  • the length of the second region is increased by the length of the first region.
  • the source electrode and the drain electrode include a metal electrode made of a metal that takes oxygen from the oxide semiconductor layer and supplies hydrogen to the oxide semiconductor layer,
  • the metal electrode is in direct contact with the oxide semiconductor layer.
  • the source electrode is formed to cover one end of the oxide semiconductor layer
  • the drain electrode is formed to cover the other end of the oxide semiconductor layer.
  • an etching stopper layer formed on the oxide semiconductor layer in a region sandwiched between an end portion of the source electrode and an end portion of the drain electrode so as to cover the second region;
  • the source electrode and the drain electrode are respectively electrically connected to the two first regions of the channel layer through contact holes formed in the etching stopper layer.
  • One end of the oxide semiconductor layer is formed to cover one end of the source electrode, and the other end of the oxide semiconductor layer is formed to cover one end of the drain electrode.
  • a seventh aspect of the present invention is the sixth aspect of the present invention
  • the source electrode and the drain electrode include at least one metal electrode that deprives oxygen from the oxide semiconductor layer and supplies hydrogen to the oxide semiconductor layer, and includes a stacked metal electrode in which a plurality of metal electrodes are stacked,
  • the laminated metal electrode has a stepped step formed so that at least a part of the surface of the plurality of metal electrodes is exposed, One end and the other end of the oxide semiconductor layer are formed so as to cover the stepped step.
  • the metal electrode is a titanium electrode.
  • a ninth aspect of the present invention is the eighth aspect of the present invention.
  • the oxide semiconductor layer is an indium gallium zinc oxide layer, and the titanium electrode is in direct contact with the indium gallium zinc oxide layer.
  • the length of the second region when a voltage is applied to the gate electrode is shorter by 1 to 3 ⁇ m than the length between the end of the source electrode and the end of the drain electrode. To do.
  • the oxide semiconductor layer is made of a microcrystalline oxide semiconductor.
  • a twelfth aspect of the present invention is a method of manufacturing a thin film transistor formed on an insulating substrate, Forming a gate electrode on the insulating substrate; Forming a gate insulating film so as to cover the gate electrode; Forming a channel layer made of an indium gallium zinc oxide layer on the gate insulating film; Forming a source electrode and a drain electrode so as to cover one end and the other end of the channel layer, Heat-treating after forming the source electrode and the drain electrode,
  • the heat treatment step is characterized in that the temperature is 250 ° C. or higher and 350 ° C. or lower, and the time is 0.5 hour or longer and 3 hours or shorter.
  • a thirteenth aspect of the present invention is the twelfth aspect of the present invention, Forming a passivation film after forming the source electrode and the drain electrode; Further comprising the step of opening contact holes reaching the source electrode and the drain electrode, respectively, in the passivation film, The heat treatment step is performed after the contact hole is formed in the passivation film.
  • a fourteenth aspect of the present invention is the twelfth aspect of the present invention.
  • the step of forming the source electrode and the drain electrode includes a step of forming a titanium film on the surface of the indium gallium zinc oxide layer using a sputtering method, The step of forming the titanium film is characterized by adjusting the film thickness of the titanium film and the power during film formation.
  • a fifteenth aspect of the present invention is an active matrix display device that displays an image, A plurality of pixel forming portions arranged in a matrix corresponding to a plurality of gate wirings, a plurality of source wirings intersecting with the plurality of gate wirings, and intersections of the plurality of gate wirings and the plurality of source wirings, respectively.
  • a sixteenth aspect of the present invention is the fifteenth aspect of the present invention.
  • the pixel formation unit includes a switching element that is turned on or off according to a signal applied to a corresponding gate wiring,
  • the switching element includes the thin film transistor according to the first aspect.
  • the second region Functions as a channel of a thin film transistor.
  • the length of the second region can be made shorter than the length between the end of the source electrode and the end of the drain electrode determined by the resolution limit of the exposure apparatus. This shortens the electrical channel length and increases the current driving capability of the thin film transistor.
  • the length of the second region is increased by the amount that the length of the first region is decreased.
  • the length of the second region is shorter than the length between the end portion of the source electrode and the end portion of the drain electrode, the current driving force can be increased as compared with the conventional thin film transistor.
  • the metal electrode takes oxygen from the oxide semiconductor layer and supplies hydrogen to the oxide semiconductor layer.
  • the oxide semiconductor layer is reduced, hydrogen is diffused therein, and a first region having a low resistance value is formed in the oxide semiconductor layer.
  • the electrical channel length is shortened, so that the current driving capability of the thin film transistor can be increased.
  • the electrical channel length is shortened by forming the first region. Accordingly, the current driving capability of the channel-etched thin film transistor can be increased.
  • the electrical channel length is shortened by forming the first region even in the thin film transistor having the etch stopper structure. Therefore, the current driving force of the thin film transistor having the etch stopper structure can be increased.
  • the electrical channel length is shortened by forming the first region even in the thin film transistor having the bottom contact structure. Accordingly, the current driving capability of the bottom contact thin film transistor can be increased.
  • the source electrode and the drain electrode have stepped steps, and oxygen is taken from the oxide semiconductor layer on the surface of the step and the hydrogen of the oxide semiconductor layer
  • the surface of the metal electrode that supplies is exposed.
  • the oxide semiconductor layer is reduced by the metal electrode, and hydrogen diffuses therein. Accordingly, a first region having a low resistance value is formed at one end and the other end of the oxide semiconductor layer that are in direct contact with the metal electrode, and the length of the second region is shortened.
  • the electrical channel length is shortened, so that the current driving capability of the bottom contact thin film transistor can be increased.
  • the titanium layer deprives oxygen from the oxide semiconductor layer and has a high ability to supply hydrogen to the oxide semiconductor layer, so that the first region is easily formed in the oxide semiconductor layer. .
  • the electrical channel length is shortened, so that the current driving capability of the thin film transistor can be increased.
  • the indium gallium zinc oxide layer is easily reduced by the titanium electrode, and hydrogen easily diffuses therein, so that the first region is easily formed.
  • the electrical channel length is shortened, so that the current driving capability of the thin film transistor can be increased.
  • the length of the second region is made shorter by 1 to 3 ⁇ m than the length between the end portion of the source electrode and the end portion of the drain electrode. Even when the length between the gate electrode and the end of the drain electrode is narrowed to the resolution limit, the thin film transistor can be operated normally.
  • the oxide semiconductor film is made of a microcrystalline semiconductor, the on-resistance of the thin film transistor is reduced. As a result, the current driving force can be increased.
  • the shift of the threshold voltage due to the gate voltage stress can be sufficiently suppressed in a short processing time. Further, by performing heat treatment at 250 ° C. to 350 ° C., the first region can be easily formed, and variation in the length of the first region can be reduced.
  • the heat treatment for reducing the indium gallium zinc oxide layer of the channel layer and the heat treatment for recovering the damage received when the contact hole is etched are performed in one heat treatment. Can do. Thereby, the manufacturing process of the thin film transistor can be simplified.
  • the length of the second region is adjusted by adjusting the film thickness and power. Therefore, a thin film transistor having a large current driving capability can be formed.
  • the drive circuit by configuring the drive circuit using the thin film transistor according to the first aspect having a large current driving capability, the operation speed of the drive circuit is increased and the high frame rate is easily achieved.
  • the circuit scale of the driver circuit can be reduced, the frame of the display portion can be reduced and the power consumption of the display device can be suppressed.
  • the signal voltage of the image signal can be charged to the pixel capacitance in a short time. It becomes possible to increase the resolution and increase the definition.
  • FIG. 2 is a diagram showing the gate voltage dependence of the length of a ⁇ L region in the TFT shown in FIG.
  • FIG. 2 is a diagram showing a distribution of electron carrier concentration in a source / drain space in the TFT shown in FIG. 1.
  • 2 is a diagram showing the gate voltage dependence of the resistance value in the ⁇ L region in the TFT shown in FIG.
  • FIG. (A)-(d) is a schematic cross section which shows a mode that the IGZO layer is reduce
  • FIG. (A) is a plan view showing the configuration of the bottom gate TFT according to the first embodiment of the present invention
  • (b) is a cross-sectional view along the line AA shown in (a).
  • FIGS. 7A to 7C are process cross-sectional views showing respective manufacturing processes of the TFT shown in FIGS. 7A and 7B.
  • FIGS. FIGS. 7A to 7C are process cross-sectional views showing respective manufacturing processes of the TFT shown in FIGS. 7A and 7B.
  • FIG. 8 is a diagram showing the gate voltage-drain current characteristics of the TFTs shown in FIGS. 7A and 7B.
  • A) is a top view which shows the structure of the bottom gate type TFT which concerns on the 2nd Embodiment of this invention
  • (b) is sectional drawing along the BB line of TFT shown to (a). .
  • FIGS. 14A to 14D are process cross-sectional views showing respective manufacturing processes of the TFT shown in FIGS. 14A and 14B.
  • FIGS. FIGS. 14A to 14C are process cross-sectional views showing respective manufacturing processes of the TFT shown in FIGS. 14A and 14B.
  • (A) And (b) is an expanded sectional view of the channel layer vicinity of TFT shown to Fig.14 (a) and FIG.14 (b).
  • (A) is a top view which shows the structure of the bottom gate type TFT which concerns on the 3rd Embodiment of this invention,
  • (b) is sectional drawing along CC line of TFT shown to (a).
  • FIGS. 18A to 18D are process cross-sectional views showing respective manufacturing processes of the TFT shown in FIGS.
  • FIGS. 18A to 18C are process cross-sectional views showing respective manufacturing steps of the TFT shown in FIGS. 18A and 18B.
  • FIG. 19 is an enlarged cross-sectional view showing a state in which the IGZO layer constituting the channel layer of the TFT shown in FIGS. 18A and 18B is reduced by heat treatment.
  • FIG. 5 is a block diagram showing a configuration of a liquid crystal display device including any of the TFTs according to the first to third embodiments.
  • FIG. 23 is a plan view showing a pattern arrangement in a pixel formation portion provided in the liquid crystal panel of the liquid crystal display device shown in FIG. 22.
  • FIG. 1 is a cross-sectional view showing the configuration of the bottom gate TFT 10 used in the basic study.
  • the TFT 10 includes a gate electrode 20 formed on an insulating substrate 15, a gate insulating film 30 formed so as to cover the gate electrode 20, and a gate insulating film 30 corresponding to the gate electrode 20.
  • the island-shaped channel layer 40 formed at a position on the surface, the source electrode 60a extending from the left upper surface of the channel layer 40 to the left gate insulating film 30, and the gate insulation on the right side from the right upper surface of the channel layer 40
  • a drain electrode 60 b extending on the film 30.
  • the channel layer 40 is composed of an IGZO layer, and the IGZO layer is in contact with a titanium (Ti) electrode (not shown) included in the source electrode 60a and the drain electrode 60b.
  • the titanium electrode reduces the IGZO layer by depriving oxygen which is one of the constituent elements from the IGZO layer, and is oxidized by the deprived oxygen. Further, hydrogen contained in the titanium electrode is supplied to the IGZO layer, and the supplied hydrogen diffuses inside the IGZO layer.
  • the IGZO layer in which oxygen is taken away and hydrogen is diffused becomes a low resistance region, and the IGZO layer in which oxygen is not taken and hydrogen is not diffused remains as a high resistance region.
  • low resistance regions also referred to as “first regions” 40 b are formed on both sides of the channel layer 40.
  • a high resistance region (also referred to as “second region”) 40 a remains in the center of the channel layer 40 sandwiched between the two low resistance regions 40 b, and functions as a channel of the TFT 10.
  • the size (length) of the high resistance region 40a or the low resistance region 40b by physical analysis or chemical analysis. Further, as will be described later, the size of the low resistance region 40b changes due to the measurement of the TFT characteristics, and the size of the high resistance region 40a also changes accordingly. Therefore, the channel length of the TFT 10 is obtained by the method described below.
  • the length of the space between the end of the source electrode 60a and the end of the drain electrode 60b (hereinafter referred to as “source / drain space”) is Lch, and the TFT 10 obtained by measuring the TFT characteristics is obtained.
  • the channel length (hereinafter referred to as “electrical channel length”) is Le
  • a region of length ⁇ L represented by the following formula (1) is referred to as a ⁇ L region.
  • ⁇ L Lch-Le (1)
  • the resistance value Rmeas between the source / drain electrodes 60a and 60b is expressed by the following equation (2).
  • Rmeas Vgs / Imeas (2)
  • the drain current Imeas is a current having a channel width of 1 ⁇ m, and is a value obtained by dividing the total current flowing between the source / drain electrodes 60a and 60b by the channel width.
  • the resistance value Rext obtained by subtracting the resistance value of the electrical channel length Le from the resistance value Rmeas between the source / drain electrodes 60a and 60b is mainly the resistance value in the ⁇ L region. Further, the resistance value Rext is the channel between the source electrode 60a and the drain electrode 60b and the channel. The contact resistance value with the layer 40 is also included.
  • FIG. 2 is a diagram showing the relationship between the length Lch of the space between the source / drain when the gate voltage is changed and the resistance value Rmeas between the source / drain electrodes 60a, 60b.
  • FIG. 2 from data indicating the channel length dependence of TFT characteristics when 6 ⁇ 1V is applied to the gate electrode 20, a straight line when the gate voltage is 5V and a straight line when the gate voltage is 7V are shown. can get.
  • the channel length component (horizontal axis component) at the intersection of two straight lines represents the length ⁇ L
  • the resistance component vertical axis component
  • FIG. 3 is a diagram illustrating the gate voltage dependence of the length ⁇ L of the ⁇ L region.
  • the titanium electrodes included in the source electrode 60a and the drain electrode 60b take oxygen from the IGZO layer constituting the channel layer 40 by heat treatment, reduce the IGZO layer, and are oxidized by the taken oxygen. Further, hydrogen contained in the titanium electrode is supplied to the IGZO layer, and the supplied hydrogen diffuses into the IGZO layer. As a result, a region having a low resistance value is formed in the channel layer 40. This low resistance region is the ⁇ L region, and its length ⁇ L is determined by the deprived oxygen and the hydrogen diffused inside. As shown in FIG. 3, it can be seen that the length ⁇ L of the ⁇ L region becomes longer as the heat treatment temperature is higher.
  • FIG. 4 is a graph showing the distribution of the electron carrier concentration Next in the source / drain space.
  • the carrier concentration Next is the highest, and the electron carrier concentration Next becomes lower as it goes inside the space between the source and drain. Further, if the gate voltage applied to the gate electrode 20 is increased, the electron carrier concentration Next of the channel increases, and the electron carrier concentration Next in the ⁇ L region exceeds the concentration of the low region.
  • the ⁇ L region is only a region having a high electron carrier concentration Next, and its length ⁇ L decreases.
  • the electrical channel length Le is increased, and the length ⁇ L of the ⁇ L region is decreased.
  • FIG. 5 is a diagram showing the gate voltage dependence of the resistance value Rext in the ⁇ L region.
  • the resistance value Rext is decreased. If the gate voltage increases, the region where the electron carrier concentration Next inside the ⁇ L region is low changes to a channel, and the region involved in the resistance value of the ⁇ L region is only the region where the electron carrier concentration Next in the ⁇ L region is high. Because it becomes. In the region where the gate voltage is high, the resistance value Rext increases as the heat treatment temperature increases. This is because the length ⁇ L of the ⁇ L region becomes longer as the temperature of the heat treatment is higher.
  • the length ⁇ L of the ⁇ L region depends on the gate voltage. Of the ⁇ L region, the contribution to the drain current Imeas when the TFT 10 is in the ON state is not the region inside the channel where the electron carrier concentration Next is low, but the region close to the ends of the source electrode 60a and the drain electrode 60b. . Therefore, the length ⁇ L of the ⁇ L region in this specification is defined as a length obtained from FIG. 3 when 20 to 30 V is applied to the gate electrode 20.
  • the low resistance region 40b shown in FIG. 1 is a ⁇ L region, that is, a region having a length of ⁇ L
  • the high resistance region 40a is a region obtained by removing the low resistance region 40b from the space between the source and drain, that is, the length.
  • the IGZO layer included in the channel layer 40 is deprived of oxygen and reduced by heat treatment, and the titanium electrode deprived of oxygen is oxidized. Further, hydrogen contained in the titanium electrode is supplied to the IGZO layer. The supplied hydrogen diffuses inside the IGZO layer. By such reduction of the IGZO layer and diffusion of hydrogen, a low resistance region 40b having a length ⁇ L is formed.
  • a titanium electrode 65 is formed on the IGZO layer 45.
  • the IGZO layer 45 is not reduced.
  • the oxygen concentration of the IGZO layer 45 is high and the oxygen concentration of the titanium electrode 65 is low, the oxygen concentration gradient is steep at the interface between the IGZO layer 45 and the titanium electrode 65.
  • oxygen contained in the IGZO layer 45 in the space between the source and drain away from the interface is sequentially supplied to the interface and taken away by the titanium electrode 65.
  • the titanium electrode 65 is oxidized by oxygen taken from the IGZO layer 45.
  • the titanium electrode 65 takes oxygen not only from the IGZO layer 45 below but also from the IGZO layer 45 in the space between the source and drain, and reduces it.
  • hydrogen is supplied from the titanium electrode 65 and diffuses into the IGZO layer 45. For this reason, the low resistance region 40b extends to the IGZO layer 45 in the source / drain space.
  • the unreduced IGZO layer 45 remains as the high resistance region 40a.
  • the low resistance region is formed by depriving oxygen and being reduced, and description of the diffusion of hydrogen supplied from the titanium electrode is omitted.
  • FIG. 7A is a plan view showing the configuration of the bottom-gate TFT 100 according to the first embodiment of the present invention, and FIG. 7B is along the line AA shown in FIG. It is sectional drawing.
  • the TFT 100 illustrated in FIGS. 7A and 7B is also referred to as a channel-etched TFT. With reference to FIG. 7A and FIG. 7B, the configuration of the TFT 100 will be described.
  • a gate electrode 20 is formed on an insulating substrate 15 such as a glass substrate.
  • the gate electrode 20 is composed of a laminated metal film in which a copper (Cu) film is laminated on a titanium film, for example.
  • the gate electrode 20 may be formed of a laminated metal film in which a titanium film, an aluminum (Al) film, and a titanium film are sequentially laminated from the insulating substrate 15 side.
  • a gate insulating film 30 is formed so as to cover the entire insulating substrate 15 including the gate electrode 20.
  • the gate insulating film 30 is composed of a laminated insulating film in which a silicon oxide (SiO 2) film 36 is laminated on a silicon nitride (SiNx) film 35.
  • SiO 2 silicon oxide
  • SiNx silicon nitride
  • An island-shaped channel layer 40 is formed at a position on the surface of the gate insulating film 30 corresponding to the gate electrode 20.
  • the channel layer 40 is composed of an IGZO layer containing indium (In), gallium (Ga), zinc (Zn), and oxygen (O).
  • Low resistance regions 40b are formed on both sides of the channel layer 40, respectively. In the center of the channel layer 40 sandwiched between the two low resistance regions 40b, a high resistance region 40a having a resistance value higher than that of the low resistance region 40b remains.
  • the film thickness of the IGZO layer is preferably about 30 to 50 nm. This is due to the following reason. When the film thickness of the IGZO layer becomes thinner than 30 ⁇ m, the TFT characteristics of the TFT 100 become unstable, and a threshold voltage shift occurs due to temperature and gate voltage stress. On the other hand, when the film thickness is thicker than 50 nm, the controllability by the gate voltage is deteriorated, and the leakage current (particularly when the gate voltage is 0 V) increases.
  • the composition ratio of the IGZO layer used in the present embodiment is represented by the following formula (4).
  • Indium: gallium: zinc 1: 1: 1 (4)
  • the composition ratio of the IGZO layer may be a case represented by the following formula (5) or may be another composition ratio.
  • Indium: gallium: zinc 4: 5: 1 (5)
  • the IGZO layer used in this embodiment is most preferably an amorphous film, but may be a crystalline film such as a microcrystalline film or a polycrystalline film. In the case of a microcrystalline film, the on-resistance of the TFT 100 is reduced and the current driving force is increased.
  • an oxide semiconductor that can be used as the channel layer 40 of the TFT 100 is not limited to IGZO, but may be an In—Zn—O system, an In—Zn—Sn—O system, an In—Zn—Si—O system, or the like. May be. Specifically, IZO, ITO, ZnO, SnO, WO, IO or the like may be used.
  • a source electrode 60a and a drain electrode 60b formed at a predetermined distance on the upper surface of the channel layer 40 are disposed.
  • the source electrode 60 a is formed to extend from the upper left surface of the channel layer 40 to the left gate insulating film 30.
  • the drain electrode 60 b is formed so as to extend from the right upper surface of the channel layer 40 to the right gate insulating film 30.
  • the ends of the source electrode 60a and the drain electrode 60b are formed so as to be positioned on the left and right low resistance regions 40b, respectively.
  • the source electrode 60a and the drain electrode 60b are made of, for example, a laminated metal film in which a copper electrode 66 having a thickness of 300 to 1000 nm is laminated on a titanium electrode 65 having a thickness of 100 nm.
  • the source electrode 60a and the drain electrode 60b are formed of the laminated metal film because the resistance value of the titanium electrode 65 is high. This is to reduce the resistance value of 60b.
  • the titanium electrode 65 is included in the source electrode 60a and the drain electrode 60b for the following reason. That is, titanium has a high ability to take oxygen from an oxide semiconductor (especially IGZO) and reduce it, so that the low resistance region 40b is easily formed.
  • the resistance value of the source electrode 60a and the drain electrode 60b may be high, the source electrode 60a and the drain electrode 60b may be composed of only the titanium electrode 65.
  • the source electrode 60a and the drain electrode 60b are formed of a single layer metal film such as titanium, aluminum, copper, tungsten (W), molybdenum (Mo), and tantalum (Ta), aluminum-neodymium (Nd), titanium-aluminum, molybdenum.
  • a single layer metal film such as titanium, aluminum, copper, tungsten (W), molybdenum (Mo), and tantalum (Ta), aluminum-neodymium (Nd), titanium-aluminum, molybdenum.
  • -Laminated metal in which a single layer alloy film of tungsten, indium-tin, titanium film, aluminum film, titanium film is laminated in order, an aluminum film is laminated on the titanium film, or a molybdenum film is laminated on the titanium film
  • An electrode made of a film or the like may be used.
  • the end of the source electrode 60 a is disposed above the left side of the gate electrode 20, and the end of the drain electrode 60 b is disposed above the right side of the gate electrode 20. For this reason, when a predetermined voltage is applied to the gate electrode 20, electrons are induced in each low resistance region 40 b of the channel layer 40 by the electric field from the gate electrode 20, thereby forming a high concentration carrier layer. By forming the high concentration carrier layer, the source electrode 60a and the drain electrode 60b are ohmically connected to the two low resistance regions 40b, respectively.
  • a passivation film 70 is formed so as to cover the entire insulating substrate 15 including the source electrode 60a and the drain electrode 60b.
  • the passivation film 70 is made of a silicon oxide film having a thickness of 300 nm.
  • contact holes 71a and 71b reaching the surfaces of the source electrode 60a and the drain electrode 60b are opened, respectively.
  • the source electrode 60a and the drain electrode 60b are electrically connected to external wirings 80a and 80b formed on the passivation film 70 via contact holes 71a and 71b, respectively.
  • the electrical channel length Le is shorter than the length Lch of the space between the source and drain.
  • the electrical channel length Le is shorter by about 1 to 3 ⁇ m than the length Lch of the source / drain space.
  • the TFT 100 operates normally even when the source / drain space is narrowed to the resolution limit by making the electrical channel length Le shorter by 1 to 3 ⁇ m than the length Lc of the source / drain space.
  • the electrical channel length Le shown in FIGS. 7A and 7B shows the channel length of the TFT 100 when 20 to 30 V is applied to the gate electrode 20.
  • FIGS. 9 (a) to 9 (c) are process cross-sectional views showing respective manufacturing steps of the TFT 100 shown in FIGS. 7 (a) and 7 (b). .
  • a titanium film (not shown) and a copper film (not shown) are successively formed on the insulating substrate 15 by using, for example, a sputtering method.
  • a resist pattern (not shown) is formed on the surface of the copper film using a photolithography method.
  • the resist pattern is peeled off. Thereby, the gate electrode 20 in which the copper film is layered on the titanium film is formed.
  • nitridation is performed by using a plasma chemical vapor deposition method (hereinafter referred to as “plasma CVD method”) so as to cover the entire insulating substrate 15 including the gate electrode 20.
  • plasma CVD method a plasma chemical vapor deposition method
  • a silicon film 35 and a silicon oxide film 36 are successively formed to form a gate insulating film 30.
  • an IGZO film 41 containing indium, gallium, zinc and oxygen is formed on the surface of the gate insulating film 30 by a sputtering method.
  • the IGZO film 41 is formed by a direct current (DC) sputtering method using a target in which indium oxide (In 2 O 3), gallium oxide (Ga 2 O 3), and zinc oxide (ZnO) are mixed and equimolarly sintered.
  • the thickness of the IGZO film 41 is 30 to 50 nm.
  • a resist pattern 48 is formed on the surface of the IGZO film 41.
  • the IGZO film 41 is etched by dry etching using the resist pattern 48 as a mask, and the resist pattern 48 is peeled off. Thereby, an IGZO layer to be the island-shaped channel layer 40 is formed at a position corresponding to the gate electrode 20 on the gate insulating film 30.
  • heat treatment is performed for 1 hour at a temperature of 350 ° C. in the atmosphere.
  • the film quality of the gate insulating film 30 such as the silicon oxide film 36 is improved, and the shift amount of the threshold voltage due to the temperature stress and the gate voltage stress can be suppressed. Further, since defects at the interface between the silicon oxide film 36 and the channel layer 40 are reduced, the rising characteristics of the TFT 100 can be improved.
  • the heat treatment is performed before forming the source electrode 60a and the drain electrode 60b, it is not necessary to consider the reduction of the IGZO layer by the titanium electrode 65. Heat treatment becomes possible.
  • a source metal film 61 is formed using a sputtering method.
  • the source metal film 61 is composed of a laminated metal film in which a copper film 63 having a thickness of 300 to 1000 nm is laminated on a titanium film 62 having a thickness of 30 to 100 nm.
  • a copper film 63 having a thickness of 300 to 1000 nm is laminated on a titanium film 62 having a thickness of 30 to 100 nm.
  • a resist pattern 68 is formed on the source metal film 61 by using a photolithography method so as to be separated left and right above the gate electrode 20 by a predetermined distance. Since the predetermined distance formed in the resist pattern 68 is shorter than the length of the gate electrode 20, the end portions of the resist pattern 68 are formed so as to overlap the left and right side portions of the gate electrode 20, respectively.
  • the copper film 63 and the titanium film 62 of the source metal film 61 are sequentially etched by wet etching using the resist pattern 68 as a mask, and the titanium electrode 65 and the copper electrode 66 are laminated.
  • a source electrode 60a and a drain electrode 60b are formed.
  • the source electrode 60 a extends from the left upper surface of the channel layer 40 to the left gate insulating film 30.
  • the drain electrode 60 b extends from the right upper surface of the channel layer 40 to the right gate insulating film 30. Note that no etching stopper layer is formed on the channel layer 40.
  • the source metal film 61 is etched by the wet etching method, the channel layer 40 is hardly reduced when the source electrode 60a and the drain electrode 60b are formed.
  • a silicon oxide film to be the passivation film 70 is formed by plasma CVD so as to cover the entire insulating substrate 15 including the source electrode 60a and the drain electrode 60b. Since the passivation film 70 is in direct contact with the channel layer 40, it is preferable to use a silicon oxide film that hardly reduces the IGZO layer constituting the channel layer 40 as the passivation film 70.
  • this heat treatment can recover the damage generated in the source electrode 60a and the drain electrode 60b when the contact holes 71a and 71b are etched. Furthermore, since oxygen contained in the passivation film 70 is supplied to the high resistance region 40a of the channel layer 40, the high resistance region 40a can maintain a high resistance value.
  • the temperature and time of the heat treatment are determined in consideration of the film thickness of the titanium film 62 and the power at the time of film formation, and details thereof will be described later.
  • a metal film (not shown) is formed on the passivation film 70 including the contact holes 71a and 71b, and the metal film is patterned using a resist pattern (not shown) as a mask. Thereby, external wirings 80a and 80b electrically connected to the source electrode 60a and the drain electrode 60b through the contact holes 71a and 71b are formed.
  • the heat treatment is performed before the source metal film 61 is formed and after the contact holes 71a and 71b are formed.
  • the heat treatment before forming the source metal film 61 may be omitted, and the heat treatment may be performed collectively after the contact holes 71a and 71b are formed.
  • the heat treatment is performed after the contact holes 71a and 71b are formed, the reduction of the IGZO layer by the titanium electrode 65 proceeds, so that the heat treatment for a long time cannot be performed at a high temperature. For this reason, it is difficult to sufficiently improve the TFT characteristics.
  • the manufacturing process of the TFT 100 can be simplified.
  • the length ⁇ L of the low resistance region 40b determined by the reduction of the IGZO film 41 by the titanium film 62 is the film thickness of the titanium film 62, the power when the titanium film 62 is formed by sputtering, and after the film formation of the titanium film 62. It was found that the heat treatment conditions (temperature and time) (for example, after the formation of the contact holes 71a and 71b) are greatly affected. Therefore, an experiment was conducted to examine the relationship between these process conditions and the length ⁇ L of the low resistance region 40b.
  • FIG. 10 is a diagram showing the relationship between various process conditions and the length ⁇ L of the low resistance region 40b. Note that the length Lch of the source / drain space of the TFT used in the experiment is 5 ⁇ m.
  • the film thickness of the titanium film 62 was set to 30 nm or 70 nm, and the power during film formation by the sputtering method was set to either 2 kW or 7 kW. Further, the heat treatment after the formation of the titanium film 62 was carried out by changing the temperature in the range of 250 to 350 ° C. in the atmosphere, and the processing time was 1 hour in any case. Experiments were performed by combining these process conditions.
  • the thickness of the titanium film 62 was 100 nm, the power was 2 kW, and heat treatment was performed at 350 ° C. for 1 hour. At this time, the length ⁇ L of the low resistance region 40b was 0 ⁇ m. Therefore, the electrical channel length Le of the TFT 101 is 5 ⁇ m, which is the same as the length Lch of the source / drain space, and the electrical channel length Le cannot be shortened.
  • FIG. 11 is a cross-sectional view of the TFT 101 manufactured under the process conditions of Experiment 1.
  • the same components as those of the TFT 100 shown in FIG. 7B are denoted by the same reference numerals, and the description thereof is omitted.
  • the length ⁇ L of the low resistance region 40b is 0 ⁇ m, and the length Lch of the space between the source / drain and the electrical channel length Le match. For this reason, the electrical channel length Le is determined by the resolution limit of the exposure apparatus and cannot be shorter than that.
  • the thickness of the titanium film 62 was 30 nm, the power was 7 kW, and heat treatment was performed at 350 ° C. for 1 hour. At this time, the length ⁇ L of the low resistance region 40b was 5 ⁇ m. In this case, the electrical channel length Le of the TFT was 0 ⁇ m, and the TFT 102 was always in a conductive state.
  • FIG. 12 is a cross-sectional view of the TFT 102 manufactured under the process conditions of Experiment 2.
  • the same components as those of the TFT 100 shown in FIG. 7B are denoted by the same reference numerals, and the description thereof is omitted.
  • the TFT 102 in the channel layer 40 of the TFT 102, the high resistance region disappears and the whole becomes the low resistance region 40b. For this reason, the TFT 102 is always in a conductive state, and the function as a transistor is lost.
  • the titanium film 62 was 30 nm thick, the power was 7 kW, and heat treatment was performed at 300 ° C. for 1 hour. At this time, the length ⁇ L of the low resistance region 40b was 3 ⁇ m. In this case, the electrical channel length Le of the TFT was 2 ⁇ m, and it was found that the TFT operates normally.
  • the titanium film 62 was 70 nm thick, the power was 7 kW, and heat treatment was performed at 300 ° C. for 1 hour. At this time, the length ⁇ L of the low resistance region 40b was 2 ⁇ m. In this case, the electrical channel length Le of the TFT was 3 ⁇ m, and it was found that the TFT operates normally. From the results of Experiment 3 and Experiment 4, it was found that if the thickness of the titanium film 62 is increased, the length ⁇ L of the low resistance region 40b is shortened and the electrical channel length Le is increased.
  • the titanium film 62 was 70 nm thick, the power was 7 kW, and heat treatment was performed at 250 ° C. for 1 hour. At this time, the length ⁇ L of the low resistance region 40b was 1 ⁇ m. In this case, the electrical channel length Le of the TFT was 4 ⁇ m, and it was found that the TFT operates normally. Further, from the results of Experiment 4 and Experiment 5, it was found that when the heat treatment temperature is lowered, the length ⁇ L of the low resistance region 40b is shortened and the electrical channel length Le is lengthened.
  • the TFT operates normally when the length ⁇ L of the low resistance region 40b is 1 to 3 ⁇ m. Therefore, the electrical channel length Le is preferably shorter by about 1 to 3 ⁇ m than the length Lch of the space between the source / drain.
  • the length ⁇ L of the low resistance region 40b is mainly determined by the thickness of the titanium film 62 and the power at the time of film formation.
  • the length ⁇ L of the low resistance region 40b is the shortest and the electrical channel length Le is the longest. In this way, by adjusting the film thickness and power of the titanium film 62, the length of the high resistance region 40a can be made shorter than the resolution limit of the exposure apparatus, so that a thin film transistor having a large current driving capability is formed. Can do.
  • the heat treatment time is 1 hour, but it may be 0.5 hours or more and 3 hours or less.
  • the variation in the length ⁇ L of the low resistance region 40b is suppressed, so that the variation in the electrical channel length Le is also suppressed.
  • the threshold voltage shift due to the gate voltage stress cannot be sufficiently suppressed.
  • the throughput deteriorates.
  • the heat treatment is performed at a temperature lower than 250 ° C.
  • the threshold voltage shift cannot be suppressed, and the low resistance region 40b is hardly formed.
  • the heat treatment is performed at a temperature higher than 350 ° C., the variation in the length ⁇ L of the low resistance region 40b increases, and thus the variation in the electrical channel length Le increases.
  • Experiment 6 is an experimental result of the TFT 200 according to the second embodiment described later, and will be described in the second embodiment.
  • FIG. 13 is a diagram showing the gate voltage-drain current characteristics of the TFT 100 shown in FIGS. 7A and 7B.
  • the TFT 100A is a TFT with a low resistance region 40b length ⁇ L of 2 ⁇ m
  • the TFT 100B is a TFT with a low resistance region 40b length ⁇ L of 0 ⁇ m
  • the TFT 100C has a low resistance region 40b length ⁇ L of 4. .5 ⁇ m TFT.
  • the length Lch of the space between the source / drain of the TFTs 100A to 100C is 4.5 ⁇ m.
  • TFT100A was heat-treated at 300 ° C. for 1 hour.
  • the electrical channel length Le is 2.5 ⁇ m.
  • the thickness of the titanium electrode 65 directly in contact with the IGZO layer constituting the channel layer 40 is 100 nm, and heat treatment is performed at 250 ° C. for 1 hour.
  • the electrical channel length Le remains 4.5 ⁇ m.
  • the electrical channel length Le is 0 ⁇ m.
  • the drain current Ids of the TFT 100A is 1.8 times larger than the drain current Ids of the TFT 100B. This is considered because the electrical channel length Le of the TFT 100A is shorter by 2.0 ⁇ m than the electrical channel length Le of the TFT 100B. From this, it can be seen that by controlling the length ⁇ of the low-resistance region 40b, the electrical channel length Le can be adjusted, and the TFT 100A with excellent current driving capability can be manufactured. In the TFT 100C, the electrical channel length Le is 0 ⁇ m, which means that the drain current Ids cannot be controlled by the gate voltage.
  • FIG. 14A is a plan view showing a configuration of a bottom-gate TFT 200 according to the second embodiment of the present invention
  • FIG. 14B is a BB line of the TFT 200 shown in FIG. FIG.
  • the TFT 200 shown in FIGS. 14A and 14B is also referred to as an etch stopper TFT.
  • a gate electrode 20 is formed on an insulating substrate 15 such as a glass substrate.
  • a gate insulating film 30 is formed so as to cover the entire insulating substrate 15 including the gate electrode 20. Note that the configuration of the gate electrode 20 and the gate insulating film 30 is the same as that of the TFT 100 according to the first embodiment, and therefore, the same reference numerals are given and description thereof is omitted.
  • An island-shaped channel layer 40 is formed at a position on the surface of the gate insulating film 30 corresponding to the gate electrode 20.
  • the channel layer 40 is made of an IGZO layer.
  • the channel layer 40 includes a low resistance region 40b formed on both sides thereof, and a high resistance region 40a left in the center of the channel layer 40 sandwiched between the two low resistance regions 40b. Note that the film thickness, crystallinity, composition ratio, and the like of the IGZO layer are the same as those of the TFT 100 according to the first embodiment, and a description thereof will be omitted.
  • an etching stopper layer 150 is formed on the channel layer 40 and the gate insulating film 30.
  • the etching stopper layer 150 has a function of protecting the surface of the channel layer 40 from being etched when a source electrode 160a and a drain electrode 160b described later are formed by etching, and reducing the load capacity of the wiring. For this reason, the thickness of the etching stopper layer 150 is preferably thick, but if it is too thick, there is a problem that the film formation time becomes long and the throughput decreases. Therefore, the preferable film thickness of the etching stopper layer 150 is 100 to 500 nm. Further, the etching stopper layer 150 is formed of a silicon oxide film in order to make it difficult to take oxygen from the IGZO layer that constitutes the channel layer 40 that is in direct contact therewith.
  • etching stopper layer 150 In the etching stopper layer 150, contact holes 151a and 151b reaching the low resistance region 40b of the channel layer 40 are opened.
  • a source electrode 160a and a drain electrode 160b formed at a predetermined distance are disposed on the upper surface of the etching stopper layer 150c sandwiched between the contact holes 151a and 151b.
  • the source electrode 160a is formed so as to extend from the left upper surface of the etching stopper layer 150c to the left gate insulating film 30, and is electrically connected to the low resistance region 40b of the channel layer 40 via the contact hole 151a. It is connected to the.
  • the drain electrode 160b is formed to extend from the right upper surface of the etching stopper layer 150c to the right gate insulating film 30, and is electrically connected to the low resistance region 40b of the channel layer 40 via the contact hole 151b. It is connected to the. Note that the film thickness and material of the source electrode 160a and the drain electrode 160b are the same as those of the TFT 100, and thus description thereof is omitted.
  • the end of the source electrode 160a is disposed on the upper left surface of the etching stopper layer 150c, and the end of the drain electrode 160b is disposed on the upper right surface of the etching stopper layer 150c. Therefore, as in the case of the TFT 100, when a gate voltage is applied to the gate electrode 20, electrons are induced in the low resistance region 40b, and a high concentration carrier layer is formed. By forming the high concentration carrier layer, the source electrode 160a and the drain electrode 160b are ohmically connected to the two low resistance regions 40b, respectively.
  • a passivation film 70 is formed so as to cover the entire insulating substrate 15 including the source electrode 60a and the drain electrode 60b.
  • the passivation film 70 is made of a silicon oxide film having a thickness of 300 nm.
  • contact holes 71a and 71b reaching the surfaces of the source electrode 60a and the drain electrode 60b are opened, respectively.
  • the source electrode 60a and the drain electrode 60b are electrically connected to external wirings 80a and 80b formed on the passivation film 70 via contact holes 71a and 71b, respectively.
  • the electrical channel length Le is shorter than the length Lch of the space between the source and drain. As in the case of the TFT 100, the electrical channel length Le is preferably shorter by about 1 to 3 ⁇ m than the length Lch of the source / drain space.
  • the TFT 200 operates normally even when the source / drain space is narrowed to the resolution limit by making the electrical channel length Le shorter by 1 to 3 ⁇ m than the length Lc of the source / drain space. Note that the electrical channel length Le shown in FIGS. 14A and 14B shows the channel length of the TFT 200 when 20 to 30 V is applied to the gate electrode 20.
  • FIGS. 16 (a) to 16 (c) are process cross-sectional views showing respective manufacturing steps of the TFT 200 shown in FIGS. 14 (a) and 14 (b). .
  • FIGS. 15A to 15C are denoted by the same reference numerals as those in FIGS. 8A to 8C, and description thereof is omitted.
  • a silicon oxide film 151 having a thickness of 100 to 500 nm is formed by covering the channel layer 40 using a plasma CVD method.
  • a resist pattern 158 is formed on the silicon oxide film 151.
  • the silicon oxide film 151 is etched by dry etching to form an etching stopper layer 150 in which contact holes 151a and 151b reaching the surface of the channel layer 40 are formed.
  • a portion of the etching stopper layer 150 sandwiched between the contact holes 151a and 151b is particularly referred to as an etching stopper layer 150c.
  • heat treatment is performed at 350 ° C. for 1 hour.
  • the purpose of this heat treatment is to improve the reliability, such as suppressing the threshold voltage shift due to gate voltage stress, and to improve the TFT characteristics by recovering the damage caused to the IGZO layer during contact etching.
  • the contact holes 151a and 151b are opened, and before the source metal film 161 described later is formed.
  • a source metal film 161 is formed on the etching stopper layer 150 including the contact holes 151a and 151b by using a sputtering method. Since the configuration, film thickness, and film formation conditions of the source metal film 161 are the same as those of the source metal film 61 of the TFT 100, description thereof is omitted.
  • a resist pattern 168 is formed on the source metal film 161 by using a photolithography method so as to be separated left and right above the etching stopper layer 150 by a predetermined distance.
  • the copper film 162 and the titanium film 163 included in the source metal film 161 are sequentially etched using the dry etching method, and the titanium electrode 165 and the copper electrode are then etched.
  • a source electrode 160a and a drain electrode 160b constituted by 166 are formed.
  • the source electrode 160a extends from the upper left surface of the etching stopper layer 150c to the left gate insulating film 30, and is also electrically connected to the channel layer 40 through the contact hole 151a.
  • the drain electrode 160b extends from the right upper surface of the etching stopper layer 150c to the right gate insulating film 30, and is also electrically connected to the channel layer 40 through the contact hole 151b. Note that the positional relationship between the source electrode 160a and the drain electrode 160b and the gate electrode 20 is the same as that of the TFT 100, and thus the description thereof is omitted.
  • the formation of the passivation film 70 shown in FIG. 16C to the formation of the external wirings 80a and 80b is the same as that of the TFT 100 except for the heat treatment after the formation of the contact holes 71a and 71b, description thereof is omitted. To do.
  • the low resistance region 40b is formed on both sides of the channel layer 40, and the high resistance region 40a remains in the center of the channel layer 40 sandwiched between the two low resistance regions 40b. In this way, the TFT 200 shown in FIGS. 14A and 14B is formed.
  • FIG. 17A and FIG. 17B are enlarged cross-sectional views in the vicinity of the channel layer 40 of the TFT 200.
  • a titanium electrode 165 included in the source electrode 160a and the drain electrode 160b is formed on the etching stopper layer 150.
  • the titanium electrode 165 is electrically connected to the IGZO layer 45 constituting the channel layer 40 through contact holes 151 a and 151 b formed in the etching stopper layer 150.
  • a voltage is applied to the titanium electrode 165, electrons are induced at the position of the IGZO layer 45 corresponding to the titanium electrode 165 by the electric field.
  • a high concentration carrier layer is formed at the position of the IGZO layer 45 corresponding to the titanium electrode 165 on the etching stopper layer 150.
  • the IGZO layer 45 immediately below the etching stopper layer 150c is located away from the positions of the contact holes 151a and 151b. Therefore, as shown in FIG. 17B, it is necessary to raise the temperature of the heat treatment and move the oxygen contained in the IGZO layer 45b in the source / drain space to the titanium electrode 165 and take it away. The IGZO layer 45b deprived of oxygen in this way becomes the low resistance region 40b.
  • the electrical channel length Le becomes shorter than the length Lch of the space between the source and drain.
  • the electrical channel length Le is 2.5 ⁇ m. From this, it can be seen that when a gate voltage is applied to the TFT 200, low resistance regions 40b each having a length of 2.5 ⁇ m are formed in the IGZO layer 45 located immediately below both ends of the etching stopper layer 150c. As a result, the electrical channel length Le can be shortened by 2 ⁇ m compared to the case shown in Experiment 1 of FIG.
  • the current driving capability of the TFT 200 can be increased as in the case of the TFT 100 according to the first embodiment.
  • FIG. 18A is a plan view showing a configuration of a bottom-gate TFT 300 according to the third embodiment of the present invention
  • FIG. 18B is a CC line of the TFT 300 shown in FIG. FIG.
  • the TFT 300 illustrated in FIGS. 18A and 18B is also referred to as a bottom contact TFT.
  • a gate electrode 20 is formed on the insulating substrate 15.
  • a gate insulating film 30 is formed so as to cover the entire insulating substrate 15 including the gate electrode 20. Note that the configuration of the gate electrode 20 and the gate insulating film 30 is the same as that of the TFT 100 according to the first embodiment, and therefore, the same reference numerals are given and description thereof is omitted.
  • a source electrode 260a and a drain electrode 260b formed at a predetermined distance are formed on the gate insulating film 30 above the gate electrode 20, a source electrode 260a and a drain electrode 260b formed at a predetermined distance are formed.
  • the source electrode 260 a and the drain electrode 260 b are configured by a laminated metal film in which a titanium electrode 265, a copper electrode 266, and a titanium electrode 267 are sequentially laminated on the surface of the gate insulating film 30.
  • the end portions of the copper electrode 266 and the titanium electrode 267 are set back to the left from the end portions of the titanium electrode 265.
  • the drain electrode 260 b the end portions of the copper electrode 266 and the titanium electrode 267 are set back to the right side from the end portions of the titanium electrode 265.
  • a channel layer 240 made of an IGZO layer is formed on the gate insulating film 30 sandwiched between the source electrode 260a and the drain electrode 260b.
  • One end of the channel layer 240 extends to the upper surface of the source electrode 260a, and the other end extends to the upper surface of the drain electrode 260b.
  • One end of the channel layer 40 in contact with the source electrode 260a and the other end of the channel layer 40 in contact with the drain electrode 260b are in direct contact with the titanium electrode 265 and the titanium electrode 267. Therefore, a low resistance region (also referred to as “first region”) 240 b reduced by the titanium electrode 265 and the titanium electrode 267 is formed on both sides of the channel layer 240. In the center of the channel layer 40 sandwiched between the two low resistance regions 240b, a high resistance region (also referred to as "second region”) 240a that has not been reduced remains.
  • the end of the source electrode 260a is disposed above the left side of the gate electrode 20, and the end of the drain electrode 260b is disposed above the right side of the gate electrode 20. For this reason, when a predetermined voltage is applied to the gate electrode 20, electrons are induced in each low resistance region 240 b of the channel layer 240 by the electric field from the gate electrode 20, thereby forming a high concentration carrier layer. By forming the high concentration carrier layer, the source electrode 260a and the drain electrode 260b are ohmically connected to the two low resistance regions 240b, respectively.
  • a passivation film 70 is formed so as to cover the entire insulating substrate 15 including the source electrode 260a and the drain electrode 260b.
  • the passivation film 70 is made of a silicon oxide film having a thickness of 300 nm.
  • contact holes 71a and 71b reaching the surfaces of the source electrode 260a and the drain electrode 260b are opened, respectively.
  • the source electrode 60a and the drain electrode 60b are electrically connected to external wirings 80a and 80b formed on the passivation film 70 via contact holes 71a and 71b, respectively.
  • the electrical channel length Le is shorter than the length Lch of the space between the source and drain.
  • the electrical channel length Le is preferably shorter by about 1 to 3 ⁇ m than the length Lch of the source / drain space. Even if the source / drain space is narrowed to the resolution limit by making the electrical channel length Le shorter by 1 to 3 ⁇ m than the length Lc of the source / drain space, the TFT 300 operates normally. Note that the electrical channel length Le shown in FIGS. 18A and 18B shows the channel length of the TFT 300 when 20 to 30 V is applied to the gate electrode 20.
  • FIGS. 19A and 19B are denoted by the same reference numerals as those in FIGS. 8A and 8B, and description thereof is omitted.
  • a source metal film 261 is formed on the gate insulating film 30 by using a sputtering method.
  • the source metal film 261 is a laminated metal film in which a titanium film 262, a copper film 263, and a titanium film 264 are laminated in this order.
  • a resist pattern 268 is formed on the source metal film 261 by using a photolithography method so as to be separated left and right above the gate electrode 20 by a predetermined distance.
  • the titanium film 264 and the copper film 263 included in the source metal film 261 are sequentially etched using the wet etching method, and the titanium electrode 267 and the copper electrode included in the source electrode 260a and the drain electrode 260b are etched. 266 is formed.
  • the resist pattern 268 is peeled off, the titanium electrode 267 and the copper electrode 266 are covered, and a resist pattern 269 having an opening narrower than the resist pattern 268 is formed.
  • the titanium film 262 is etched by wet etching to form a titanium electrode 265.
  • the source electrode 260a and the drain electrode 260b have a structure having stepped steps in which the ends of the titanium electrode 267 and the copper electrode 266 are set back from the ends of the titanium electrode 265.
  • the source electrode 260 a extends from the upper left to the left of the gate electrode 20, and the drain electrode 260 b extends from the upper right to the right of the gate electrode 20. Note that the positional relationship between the end portions of the source electrode 260a and the drain electrode 260b and the side portions of the gate electrode 20 is the same as that of the TFT 100, and thus description thereof is omitted.
  • an IGZO film (not shown) having a film thickness of 30 to 50 nm is formed by sputtering.
  • a channel layer 240 made of an IGZO layer is formed in the source / drain space.
  • One end of the channel layer 240 extends to the upper surface of the source electrode 260a, and the other end extends to the upper surface of the drain electrode 260b.
  • the lower left surface of the IGZO layer is in direct contact with the end surfaces of the titanium electrode 267 and the titanium electrode 265 included in the source electrode 260a, and the lower right surface of the IGZO layer is the titanium electrode 267 and the titanium included in the drain electrode 260b. It is in direct contact with the surface of the end portion of the electrode 265.
  • a passivation film 70 is formed so as to cover the entire insulating substrate 15 including the channel layer 240, the source electrode 260a, and the drain electrode 260b.
  • contact holes 71a and 71b reaching the surfaces of the source electrode 260a and the drain electrode 260b are formed in the passivation film 70, respectively. Since these steps are the same as those in the first embodiment, detailed description thereof is omitted.
  • heat treatment is performed in the atmosphere at a temperature of 350 ° C. and for a time of 1 hour.
  • oxygen moves from the IGZO layer constituting the channel layer 240 to the titanium electrodes 265 and 267 of the source electrode 260a and the drain electrode 260b, and the IGZO layer is reduced.
  • the low resistance region 240b is formed on both sides of the channel layer 240, and the IGZO layer sandwiched between the two low resistance regions 240b remains as the high resistance region 240a.
  • the damage generated in the source electrode 260a and the drain electrode 260b due to the etching of the contact holes 71a and 71b is recovered, and the TFT characteristics are improved.
  • the manner in which the IGZO layer is reduced will be described later.
  • the formation of the passivation film 70 shown in FIG. 20C to the formation of the external wirings 80a and 80b is the same as that of the TFT 100 except for the heat treatment after the contact holes 71a and 71b are formed, the description thereof is omitted. To do.
  • the heat treatment after the contact holes 71a and 71b are formed the low resistance region 240b is formed on both sides of the channel layer 240, and the high resistance region 240a remains in the center of the channel layer 240 sandwiched between the two low resistance regions 240b. In this way, the TFT 300 shown in FIGS. 18A and 18B is formed.
  • FIG. 21 is an enlarged cross-sectional view of the TFT 300 showing how the IGZO layer constituting the channel layer 240 is reduced by heat treatment.
  • the IGZO layer constituting the channel layer 240 is in direct contact with the surfaces and side surfaces of the titanium electrodes 265 and 267 of the source electrode 260a.
  • the heat treatment the IGZO layer is reduced from the regions directly in contact with the surfaces and side surfaces of the titanium electrodes 265 and 267, so that the low resistance region 240b spreads from the region in contact with the titanium electrodes 265 and 267 as a base point.
  • the current driving capability of the TFT 300 can be increased as in the case of the TFT 100 according to the first embodiment.
  • the source electrode 260a and the drain electrode 260b are configured by a laminated metal film in which a titanium electrode 265, a copper electrode 266, and a titanium electrode 267 are laminated in order.
  • the laminated metal film only needs to include at least one of the titanium electrode 265 and the titanium electrode 267.
  • the rate at which the IGZO layer is reduced is reduced. Therefore, in order to sufficiently increase the length ⁇ L of the low resistance region 240b, it is necessary to increase the temperature during the heat treatment or to increase the processing time.
  • FIG. 22 is a block diagram showing a configuration of the liquid crystal display device 1 including any of the TFTs 100 to 300 according to the first to third embodiments.
  • a liquid crystal display device 1 shown in FIG. 22 includes a liquid crystal panel 2, a display control circuit 3, a gate driver 4, and a source driver 5.
  • the liquid crystal panel 2 includes n (n is an integer of 1 or more) gate wirings G1 to Gn extending in the horizontal direction and m (m is an integer of 1 or more) extending in a direction intersecting the gate wirings G1 to Gn.
  • Source wirings S1 to Sm are formed.
  • Pixel forming portions Pij are arranged near intersections of the i-th gate line Gi (i is an integer of 1 to n) and the j-th source line Sj (j is an integer of 1 to m). .
  • the display control circuit 3 is supplied with a control signal SC such as a horizontal synchronizing signal and a vertical synchronizing signal and an image signal DT from the outside of the liquid crystal display device 1. Based on these signals, the display control circuit 3 outputs a control signal SC1 to the gate driver 4, and outputs a control signal SC2 and an image signal DT to the source driver 5.
  • a control signal SC such as a horizontal synchronizing signal and a vertical synchronizing signal and an image signal DT
  • the gate driver 4 is connected to the gate lines G1 to Gn, and the source driver 5 is connected to the source lines S1 to Sm.
  • the gate driver 4 sequentially applies a high level signal indicating the selected state to the gate lines G1 to Gn.
  • the gate wirings G1 to Gn are sequentially selected one by one. For example, when the i-th gate line Gi is selected, the pixel formation portions Pi1 to Pim for one row are selected at once.
  • the source driver 5 applies a signal voltage corresponding to the image signal DT to each of the source lines S1 to Sm. As a result, the signal voltage corresponding to the image signal DT is written into the pixel formation portions Pi1 to Pim for one selected row. In this way, the liquid crystal display device 1 displays an image on the liquid crystal panel 2.
  • the liquid crystal panel 2 is sometimes referred to as a “display unit”, and the gate driver 4 and the source driver 5 may be collectively referred to as a “drive circuit”.
  • FIG. 23 is a plan view showing a pattern arrangement in the pixel formation portion Pij provided in the liquid crystal panel 2.
  • the liquid crystal panel 2 is surrounded by an i-th gate line Gi extending in the horizontal direction, a j-th source line Sj extending in a direction intersecting the gate line Gi, the gate line Gi, and the source line Sj.
  • a pixel forming portion Pij disposed in the region.
  • the pixel formation portion Pij includes a TFT 100 shown in FIGS. 7A and 7B as a TFT functioning as a switching element.
  • the gate electrode 20 of the TFT 100 is electrically connected to the gate wiring Gi.
  • An island-shaped channel layer 40 is formed above the gate electrode 20.
  • One end of the channel layer 40 is electrically connected to the source electrode connected to the source wiring Sj, and the other end of the channel layer 40 is electrically connected to the drain electrode. Further, the drain electrode is connected to the pixel electrode 7 through the contact hole 6.
  • the pixel electrode 7 and a counter electrode constitute a pixel capacitor that holds a signal voltage corresponding to the image signal DT for a predetermined time.
  • the TFT 100 converts the signal voltage of the image signal DT supplied from the source wiring Sj into the pixel capacitance in a short time. Can be charged. As a result, the number of pixel formation portions Pij can be increased, so that high definition can be achieved.
  • the gate driver 4 and the source driver 5 can be formed on the frame of the liquid crystal panel 2 using the TFT 100.
  • the on-current of the TFT 100 is large, the operation speed of the gate driver 4 and the source driver 5 is increased, and a high frame rate can be realized.
  • the circuit scale of the gate driver 4 and the source driver 5 can be reduced, the frame of the liquid crystal panel 2 can be reduced and the power consumption of the liquid crystal display device 1 can be reduced.
  • the present invention can also be applied to an organic EL (Electro Luminescence) display device.
  • the present invention is suitable for a thin film transistor used in a display device such as an active matrix liquid crystal display device, and in particular, a switching element formed in the pixel formation portion or a transistor of a drive circuit for driving the pixel formation portion. Suitable for

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　製造コストを抑えつつ、電流駆動力を大幅に改善可能な薄膜トランジスタを提供する。　熱処理によって、チタン電極（６５）により酸素を奪い取られたＩＧＺＯ層（４５）は低抵抗領域（４０ｂ）になり、酸素を奪い取られなかったＩＧＺＯ層（４５）は高抵抗領域（４０ａ）として残る。この状態で、ゲート電極（２０）にゲート電圧を印加すれば、高抵抗領域（４０ａ）との境界に近い低抵抗領域（４０ｂ）の電子が、それぞれチタン電極（６５）側に移動する。その結果、低抵抗領域（４０ｂ）の長さが短くなり、逆に高抵抗領域（４０ａ）の長さはその分だけ長くなる。しかし、電気的チャネル長（Ｌｅ）は、露光装置の限界解像度であるソース／ドレイン間スペース（Ｌｃｈ）よりも短くなり、電流駆動力が大きくなる。

Description

薄膜トランジスタおよびその製造方法、並びに表示装置
　本発明は、薄膜トランジスタおよびその製造方法、並びに表示装置に関し、特に、酸化物半導体からなるチャネル層を有する薄膜トランジスタおよびその製造方法、並びに表示装置に関する。
　近年、酸化インジウムガリウム亜鉛（以下、「ＩＧＺＯ」という）等の酸化物半導体の優れた性質に着目し、酸化物半導体をチャネル層とする薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」という）の開発が進められている。
　このようなＴＦＴの電流駆動力を高めるためには、チャネル長を短くすることが最も効果的である。チャネル長はソース電極の端部とドレイン電極の端部との間の長さと等しく、この長さは露光装置の解像度限界によって決まる。解像度限界は、露光装置に使用される露光光の波長によって決まり、露光光の波長が短ければ短いほど、解像度限界は向上する。具体的には、ｇ線（波長４３６ｎｍ）およびｈ線（波長４０５ｎｍ）線による露光が可能な露光装置（以下、「ｇ線＋ｈ線露光装置」という）を使用すれば解像度限界は３μｍであるのに対して、ｉ線（波長３６５ｎｍ）による露光が可能な露光装置（以下、「ｉ線露光装置」という）を使用することにより解像度限界は１．５μｍまで向上する。このため、フォトリソグラフィ工程のばらつきを考慮したＴＦＴのチャネル長は、ｇ線＋ｈ線露光装置を使用した場合には４μｍ程度であるのに対して、ｉ線露光装置を使用した場合には２μｍ程度まで短くすることができる。
　しかし、ｉ線露光装置はｇ線＋ｈ線露光装置に比べて高価であり、大型基板を露光可能な大型のｉ線露光装置はより高価になる。そこで、例えばＧ８サイズ（２２００ｍｍ×２５００ｍｍ）の大型基板にＴＦＴを形成する際の製造コストを少しでも低減するために、大型のｉ線露光装置ではなく、大型のｇ線＋ｈ線露光装置が使用されることが多い。この場合、ＴＦＴのチャネル長は上述のように３～４μｍになる。そこで、ｇ線＋ｈ線露光装置を使用した場合にも、チャネル長を短く方法が求められている。
　特許文献１には、酸化物半導体からなるチャネル層を有するＴＦＴの電流駆動力を高めるために、ソース電極およびドレイン電極と接する酸化物半導体層を還元することによって酸化物半導体層を低抵抗化し、ソース電極およびドレイン電極とチャネル層とのコンタクト抵抗を低くすることが開示されている。
日本国特開２０１０－２３２６４７号公報
　しかし、チャネル層の低抵抗化された領域は、ソース電極およびドレイン電極の下部にのみ形成される。このため、ＴＦＴのチャネル長は、ソース電極の端部とドレイン電極の端部との間の長さと同じ３～４μｍであり、露光装置の解像度限界以上に短くすることはできない。その結果、ＴＦＴの電流駆動力は、ソース電極およびドレイン電極とチャネル層とのコンタクト抵抗値が低くなることにより数％程度改善されるにとどまり、ＴＦＴの電流駆動力を大幅に改善することは難しい。
　そこで、本発明の目的は、製造コストを抑えつつ、電流駆動力を大幅に改善可能な薄膜トランジスタおよびその製造方法を提供することである。また、本発明の他の目的は、そのような薄膜トランジスタを用いてハイフレームレート化および高精細化が可能な表示装置を提供することである。
　本発明の第１の局面は、絶縁基板上に形成された薄膜トランジスタであって、
　前記絶縁基板上に形成されたゲート電極と、
　前記ゲート電極を覆うように形成されたゲート絶縁膜と、
　前記ゲート電極を挟むように、所定の距離を隔てて前記ゲート絶縁膜上に形成されたソース電極およびドレイン電極と、
　前記ソース電極および前記ドレイン電極によって挟まれた前記ゲート絶縁膜上に形成され、一端および他端が前記ソース電極および前記ドレイン電極とそれぞれ電気的に接続された酸化物半導体層を含むチャネル層とを備え、
　前記酸化物半導体層は、第１の抵抗値を有する２つの第１の領域と、前記２つの第１の領域によって挟まれ、前記第１の抵抗値よりも高い第２の抵抗値を有する第２の領域とを含み、
　前記第２の領域の長さは、前記ソース電極の端部と前記ドレイン電極の端部との間の長さよりも短いことを特徴とする。
　本発明の第２の局面は、本発明の第１の局面において、
　前記ゲート電極に所定の電圧が印加されたとき、前記第１の領域の長さが短くなった分だけ前記第２の領域の長さが長くなることを特徴とする。
　本発明の第３の局面は、本発明の第１の局面において、
　前記ソース電極および前記ドレイン電極は、前記酸化物半導体層から酸素を奪い取るとともに前記酸化物半導体層に水素を供給する金属からなる金属電極を含み、
　前記金属電極は、前記酸化物半導体層と直接接していることを特徴とする。
　本発明の第４の局面は、本発明の第１の局面において、
　前記ソース電極は前記酸化物半導体層の一端を覆うように形成され、前記ドレイン電極は前記酸化物半導体層の他端を覆うように形成されていることを特徴とする。
　本発明の第５の局面は、本発明の第４の局面において、
　前記ソース電極の端部と前記ドレイン電極の端部とによって挟まれた領域の前記酸化物半導体層上に、前記第２の領域を覆うように形成されたエッチングストッパ層をさらに含み、
　前記ソース電極および前記ドレイン電極は、前記エッチングストッパ層に形成されたコンタクトホールを介して前記チャネル層の前記２つの第１の領域とそれぞれ電気的に接続されていることを特徴とする。
　本発明の第６の局面は、本発明の第１の局面において、
　前記酸化物半導体層の一端は前記ソース電極の一端を覆うように形成され、前記酸化物半導体層の他端は前記ドレイン電極の一端を覆うように形成されていることを特徴とする。
　本発明の第７の局面は、本発明の第６の局面において、
　前記ソース電極および前記ドレイン電極は、前記酸化物半導体層から酸素を奪い取るとともに前記酸化物半導体層に水素を供給する金属電極を少なくとも１つ含み、複数の金属電極を積層した積層金属電極からなり、
　前記積層金属電極は、前記複数の金属電極の表面の少なくとも一部が露出されるように形成された階段状の段差を有し、
　前記酸化物半導体層の一端および他端は、前記階段状の段差を覆うように形成されていることを特徴する。
　本発明の第８の局面は、本発明の第３の局面または第７の局面において、
　前記金属電極はチタン電極であることを特徴とする。
　本発明の第９の局面は、本発明の第８の局面において、
　前記酸化物半導体層は酸化インジウムガリウム亜鉛層であり、前記チタン電極は前記酸化インジウムガリウム亜鉛層と直接接していることを特徴とする。
　本発明の第１０の局面は、本発明の第９の局面において、
　前記ゲート電極に電圧が印加されたときの前記第２の領域の長さは、前記ソース電極の端部と前記ドレイン電極の端部との間の長さよりも１～３μｍだけ短いことを特徴とする。
　本発明の第１１の局面は、本発明の第１の局面において、
　前記酸化物半導体層は微結晶酸化物半導体からなることを特徴とする。
　本発明の第１２の局面は、絶縁基板上に形成された薄膜トランジスタの製造方法であって、
　前記絶縁基板上にゲート電極を形成する工程と、
　前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、
　前記ゲート絶縁膜上に、酸化インジウムガリウム亜鉛層からなるチャネル層を形成する工程と、
　前記チャネル層の一端および他端を覆うようにソース電極およびドレイン電極をそれぞれ形成する工程と、
　前記ソース電極および前記ドレイン電極を形成後に熱処理する工程とを備え、
　前記熱処理する工程は、温度を２５０℃以上であって３５０℃以下とし、時間を０．５時間以上であって３時間以下とする処理であることを特徴とする。
　本発明の第１３の局面は、本発明の第１２の局面において、
　前記ソース電極および前記ドレイン電極を形成後に、パッシベーション膜を形成する工程と、
　前記パッシベーション膜に、前記ソース電極および前記ドレイン電極にそれぞれ到達するコンタクトホールを開孔する工程とをさらに含み、
　前記熱処理する工程は、前記パッシベーション膜に前記コンタクトホールを開孔後に行うことを特徴とする。
　本発明の第１４の局面は、本発明の第１２の局面において、
　前記ソース電極および前記ドレイン電極を形成する工程は、スパッタリング法を用いて、前記酸化インジウムガリウム亜鉛層の表面にチタン膜を成膜する工程を含み、
　前記チタン膜を成膜する工程は、前記チタン膜の膜厚と成膜時のパワーを調整して成膜することを特徴とする。
　本発明の第１５の局面は、画像を表示するアクティブマトリクス型の表示装置であって、
　複数のゲート配線と、前記複数のゲート配線と交差する複数のソース配線と、前記複数のゲート配線と前記複数のソース配線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを有する表示部と、
　前記複数の画素形成部を駆動する駆動回路とを備え、
　前記駆動回路は、第１の局面に係る薄膜トランジスタによって構成されていることを特徴とする。
　本発明の第１６の局面は、本発明の第１５の局面において、
　前記画素形成部は、対応するゲート配線に印加される信号に応じてオンまたはオフするスイッチング素子を含み、
　前記スイッチング素子は、第１の局面に係る薄膜トランジスタを含むことを特徴とする。
　上記第１の局面によれば、チャネル層に形成された２つの第１の領域によって挟まれた第２の領域の抵抗値は、第１の領域の抵抗値よりも高いので、第２の領域は薄膜トランジスタのチャネルとして機能する。第１の領域を形成することによって、露光装置の解像度限界で決まるソース電極の端部とドレイン電極の端部との間の長さよりも第２の領域の長さを短くすることができる。これにより、電気的チャネル長が短くなるので、薄膜トランジスタの電流駆動力が大きくなる。
　上記第２の局面によれば、ゲート電極に電圧を印加することにより、第１の領域の長さが短くなった分だけ第２の領域の長さが長くなる。しかし、第２の領域の長さは、ソース電極の端部とドレイン電極の端部との間の長さよりも短くなるので、従来の薄膜トランジスタと比較して電流駆動力を大きくすることができる。
　上記第３の局面によれば、金属電極は、酸化物半導体層から酸素を奪い取るとともに、酸化物半導体層に水素を供給する。酸化物半導体層は還元され、またその内部に水素が拡散し、酸化物半導体層に抵抗値が低い第１の領域が形成される。これにより、電気的チャネル長が短くなるので、薄膜トランジスタの電流駆動力を大きくすることができる。
　上記第４の局面によれば、チャネルエッチ構造の薄膜トランジスタにおいても、第１の領域を形成することによって電気的チャネル長を短くする。これにより、チャネルエッチ構造の薄膜トランジスタの電流駆動力を大きくすることができる。
　上記第５の局面によれば、エッチストッパ構造の薄膜トランジスタにおいても、第１の領域を形成することによって電気的チャネル長を短くする。これにより、エッチストッパ構造の薄膜トランジスタの電流駆動力を大きくすることができる。
　上記第６の局面によれば、ボトムコンタクト構造の薄膜トランジスタにおいても、第１の領域を形成することによって電気的チャネル長を短くする。これにより、ボトムコンタクト構造の薄膜トランジスタの電流駆動力を大きくすることができる。
　上記第７の局面によれば、ボトムコンタクト構造の薄膜トランジスタにおいて、ソース電極およびドレイン電極は階段状の段差を有し、段差の表面には酸化物半導体層から酸素を奪い取るとともに酸化物半導体層の水素を供給する金属電極の表面が露出している。酸化物半導体層は金属電極によって還元され、またその内部に水素が拡散する。これにより、金属電極と直接接触している酸化物半導体層の一端および他端に、抵抗値が低い第１の領域が形成され、第２の領域の長さが短くなる。その結果、電気的チャネル長が短くなるので、ボトムコンタクト構造の薄膜トランジスタの電流駆動力を大きくすることができる。
　上記第８の局面によれば、チタン層は酸化物半導体層から酸素を奪い取るとともに、酸化物半導体層に水素を供給する能力が高いので、酸化物半導体層に第１の領域が形成されやすくなる。これにより、電気的チャネル長が短くなるので、薄膜トランジスタの電流駆動力を大きくすることができる。
　上記第９の局面によれば、酸化インジウムガリウム亜鉛層はチタン電極によって還元されやすく、またその内部に水素が拡散しやすいので、第１の領域が形成されやすくなる。これにより、電気的チャネル長が短くなるので、薄膜トランジスタの電流駆動力を大きくすることができる。
　上記第１０の局面によれば、第２の領域の長さを、ソース電極の端部とドレイン電極の端部との間の長さよりも１～３μｍだけ短くすることによって、ソース電極の端部とドレイン電極の端部との間の長さを解像度限界まで狭くした場合でも、薄膜トランジスタを正常に動作させることができる。
　上記第１１の局面によれば、酸化物半導体膜は微結晶半導体からなるので、薄膜トランジスタのオン抵抗が小さくなる。これにより、電流駆動力を大きくすることができる。
　上記第１２の局面によれば、０．５時間から３時間の熱処理を行うことにより、短い処理時間でゲート電圧ストレスによる閾値電圧のシフトを十分に抑制することができる。また、２５０℃から３５０℃の熱処理を行うことにより、第１の領域が形成されやすくなり、第１の領域の長さのばらつきを小さくすることができる。
　上記第１３の局面によれば、チャネル層の酸化インジウムガリウム亜鉛層を還元するための熱処理と、コンタクトホールをエッチングした際に受けたダメージを回復させるための熱処理とを１回の熱処理で行うことができる。これにより、薄膜トランジスタの製造プロセスを簡略化することができる。
　上記第１４の局面によれば、ソース電極およびドレイン電極に含まれるチタン膜をスパッタリング法によって成膜する際に、その膜厚およびパワーを調整することにより、第２の領域の長さを露光装置の解像度限界以上に短くすることができるので、電流駆動力が大きな薄膜トランジスタを形成することができる。
　上記第１５の局面によれば、電流駆動力が大きな第１の局面に係る薄膜トランジスタを用いて駆動回路を構成することにより、駆動回路の動作速度が速くなり、ハイフレームレート化しやすくなる。また、駆動回路の回路規模を小さくすることができるので、表示部の額縁を小さくすることができるとともに、表示装置の消費電力を抑制することができる。
　上記第１６の局面によれば、画素形成部のスイッチング素子として第１の局面に係る薄膜トランジスタを用いることにより、画素容量に、画像信号の信号電圧を短時間で充電できるので、画素形成部の数を増やして高精細化を図ることが可能になる。
基礎検討で使用したボトムゲート型ＴＦＴの構成を示す断面図である。 図１に示すＴＦＴにおいて、ゲート電圧を変えたときのソース／ドレイン間スペースの長さと、ソース／ドレイン電極間の抵抗値との関係を示す図である。 図１に示すＴＦＴにおいて、ΔＬ領域の長さのゲート電圧依存性を示す図である。 図１に示すＴＦＴにおいて、ソース／ドレイン間スペースにおける電子キャリア濃度の分布を示す図である。 図１に示すＴＦＴにおいて、ΔＬ領域の抵抗値のゲート電圧依存性を示す図である。 （ａ）～（ｄ）は、図１に示すＴＦＴにおいて、ＩＧＺＯ層がチタン電極によって還元される様子を示す模式断面図である。 （ａ）は、本発明の第１の実施形態に係るボトムゲート型ＴＦＴの構成を示す平面図であり、（ｂ）は（ａ）に示すＡ－Ａ線に沿った断面図である。 （ａ）～（ｃ）は、図７（ａ）および図７（ｂ）に示すＴＦＴの各製造工程を示す工程断面図である。 （ａ）～（ｃ）は、図７（ａ）および図７（ｂ）に示すＴＦＴの各製造工程を示す工程断面図である。 図７（ａ）および図７（ｂ）に示すＴＦＴの各種のプロセス条件と低抵抗領域の長さとの関係を示す図である。 図１０に示す実験１のプロセス条件で製造したＴＦＴの断面図である。 図１０に示す実験２のプロセス条件で製造したＴＦＴの断面図である。 図７（ａ）および図７（ｂ）に示すＴＦＴのゲート電圧－ドレイン電流特性を示す図である。 （ａ）は、本発明の第２の実施形態に係るボトムゲート型ＴＦＴの構成を示す平面図であり、（ｂ）は（ａ）に示すＴＦＴのＢ－Ｂ線に沿った断面図である。 （ａ）～（ｄ）は、図１４（ａ）および図１４（ｂ）に示すＴＦＴの各製造工程を示す工程断面図である。 （ａ）～（ｃ）は、図１４（ａ）および図１４（ｂ）に示すＴＦＴの各製造工程を示す工程断面図である。 （ａ）および（ｂ）は、図１４（ａ）および図１４（ｂ）に示すＴＦＴのチャネル層付近の拡大断面図である。 （ａ）は、本発明の第３の実施形態に係るボトムゲート型ＴＦＴの構成を示す平面図であり、（ｂ）は（ａ）に示すＴＦＴのＣ－Ｃ線に沿った断面図である。 （ａ）～（ｄ）は、図１８（ａ）および図１８（ｂ）に示すＴＦＴの各製造工程を示す工程断面図である。 （ａ）～（ｃ）は、図１８（ａ）および図１８（ｂ）に示すＴＦＴの各製造工程を示す工程断面図である。 図１８（ａ）および図１８（ｂ）に示すＴＦＴのチャネル層を構成するＩＧＺＯ層が熱処理により還元される様子を示す拡大断面図である。 第１～第３の実施形態に係るＴＦＴのいずれかを含む液晶表示装置の構成を示すブロック図である。 図２２に示す液晶表示装置の液晶パネルに設けられた画素形成部内のパターン配置を示す平面図である。
＜１．基礎検討＞
　図１は、基礎検討で使用したボトムゲート型ＴＦＴ１０の構成を示す断面図である。図１に示すように、ＴＦＴ１０は、絶縁基板１５上に形成されたゲート電極２０と、ゲート電極２０を覆うように形成されたゲート絶縁膜３０と、ゲート電極２０に対応するゲート絶縁膜３０の表面上の位置に形成された島状のチャネル層４０と、チャネル層４０の左上面から左側のゲート絶縁膜３０上に延在するソース電極６０ａと、チャネル層４０の右上面から右側のゲート絶縁膜３０上に延在するドレイン電極６０ｂとを含む。
　ＴＦＴ１０において、チャネル層４０はＩＧＺＯ層からなり、ＩＧＺＯ層はソース電極６０ａおよびドレイン電極６０ｂに含まれるチタン（Ｔｉ）電極（図示しない）と接している。チタン電極は、ＩＧＺＯ層から構成元素の１つである酸素を奪い取ることによってＩＧＺＯ層を還元し、奪い取った酸素によって酸化される。また、チタン電極に含まれる水素がＩＧＺＯ層に供給され、供給された水素はＩＧＺＯ層の内部に拡散する。このように、酸素を奪い取られるとともに、水素が拡散したＩＧＺＯ層は低抵抗領域になり、酸素を奪い取られず、水素も拡散しなかったＩＧＺＯ層は高抵抗領域として残る。これにより、チャネル層４０の両側には低抵抗領域（「第１の領域」ともいう）４０ｂが形成される。また、２つの低抵抗領域４０ｂに挟まれたチャネル層４０の中央には、高抵抗領域（「第２の領域」ともいう）４０ａが残り、ＴＦＴ１０のチャネルとして機能する。
　しかし、物理分析または化学分析によって高抵抗領域４０ａまたは低抵抗領域４０ｂの大きさ（長さ）を求めることは困難である。また後述するように、低抵抗領域４０ｂの大きさがＴＦＴ特性の測定によって変化し、それにともなって高抵抗領域４０ａの大きさも変化する。そこで、以下に説明する方法によってＴＦＴ１０のチャネル長を求める。
　ＴＦＴ１０において、ソース電極６０ａの端部とドレイン電極６０ｂの端部によって挟まれたスペース（以下、「ソース／ドレイン間スペース」という）の長さをＬｃｈ、ＴＦＴ特性を測定することによって求めたＴＦＴ１０のチャネル長（以下、「電気的チャネル長」）をＬｅとしたとき、次式（１）で表わされる長さΔＬの領域をΔＬ領域という。
　　　　ΔＬ＝Ｌｃｈ－Ｌｅ　…　（１）
　ソース／ドレイン電極６０ａ、６０ｂ間の電圧をＶｇｓ、ドレイン電流をＩｍｅａｓとしたとき、ソース／ドレイン電極６０ａ、６０ｂ間の抵抗値Ｒｍｅａｓは、次式（２）で表わされる。
　　　　Ｒｍｅａｓ＝Ｖｇｓ／Ｉｍｅａｓ　…　（２）
なお、ドレイン電流Ｉｍｅａｓは、チャネル幅が１μｍあたりの電流であり、ソース／ドレイン電極６０ａ、６０ｂ間に流れる全電流をチャネル幅で割った値である。
　ソース／ドレイン電極６０ａ、６０ｂ間の抵抗値Ｒｍｅａｓから、電気的チャネル長Ｌｅの抵抗値を除いた抵抗値Ｒｅｘｔは、主にΔＬ領域の抵抗値であり、さらにソース電極６０ａおよびドレイン電極６０ｂとチャネル層４０とのコンタクト抵抗値も含む。
　ΔＬ領域の長さΔＬおよび抵抗値Ｒｅｘｔを求める方法を説明する。図２は、ゲート電圧を変えたときのソース／ドレイン間スペースの長さＬｃｈと、ソース／ドレイン電極６０ａ、６０ｂ間の抵抗値Ｒｍｅａｓとの関係を示す図である。図２に示すように、ゲート電極２０に６±１Ｖを印加したときのＴＦＴ特性のチャネル長依存性を示すデータから、ゲート電圧が５Ｖのときの直線と、ゲート電圧が７Ｖのときの直線が得られる。２本の直線の交点におけるチャネル長成分（横軸成分）が長さΔＬを表わし、抵抗成分（縦軸成分）が抵抗値Ｒｅｘｔを表わす。
　このようにして、ゲート電圧を変えて、ΔＬ領域の長さΔＬと抵抗値Ｒｅｘｔのゲート電圧依存性を求める。図３は、ΔＬ領域の長さΔＬのゲート電圧依存性を示す図である。ソース電極６０ａおよびドレイン電極６０ｂに含まれるチタン電極は、熱処理によってチャネル層４０を構成するＩＧＺＯ層から酸素を奪い取ってＩＧＺＯ層を還元し、奪い取った酸素によって酸化される。また、チタン電極に含まれている水素がＩＧＺＯ層に供給され、供給された水素はＩＧＺＯ層の内部に拡散する。これにより、チャネル層４０に、抵抗値の低い領域が形成される。この抵抗値の低い領域がΔＬ領域であり、その長さΔＬは、奪い取られた酸素と内部に拡散した水素とによって決まる。図３に示すように、ΔＬ領域の長さΔＬは、熱処理の温度が高いほど長くなることがわかる。
　図４は、ソース／ドレイン間スペースにおける電子キャリア濃度Ｎｅｘｔの分布を示す図である。図４に示すように、ソース／ドレイン間スペースの長さＬｃｈが８．７μｍの場合、電子キャリア濃度Ｎｅｘｔは、ソース電極およびドレイン電極の端部（それぞれｘ＝０μｍおよび８μｍの位置）で、電子キャリア濃度Ｎｅｘｔが最も高く、ソース／ドレイン間スペースの内側になるほど電子キャリア濃度Ｎｅｘｔは低くなっている。また、ゲート電極２０に印加するゲート電圧を高くすれば、チャネルの電子キャリア濃度Ｎｅｘｔが増加し、ΔＬ領域の電子キャリア濃度Ｎｅｘｔが低い領域の濃度を超えるようになる。これにより、ΔＬ領域の電子キャリア濃度Ｎｅｘｔが低い領域はチャネルに取り込まれるので、ΔＬ領域は電子キャリア濃度Ｎｅｘｔが高い領域のみになり、その長さΔＬが減少する。その結果、図３に示すように、電気的チャネル長Ｌｅは長くなり、ΔＬ領域の長さΔＬは短くなる。
　図５は、ΔＬ領域の抵抗値Ｒｅｘｔのゲート電圧依存性を示す図である。図５に示すように、ゲート電圧を高くすることによってΔＬ領域の長さΔＬが短くなれば、その抵抗値Ｒｅｘｔは低くなる。これは、ゲート電圧が高くなれば、ΔＬ領域内側の電子キャリア濃度Ｎｅｘｔが低い領域はチャネルに変化し、ΔＬ領域の抵抗値に関与する領域はΔＬ領域内の電子キャリア濃度Ｎｅｘｔが高い領域のみになるからである。また、ゲート電圧が高い領域では、熱処理の温度が高いほど、抵抗値Ｒｅｘｔも高くなっている。これは、熱処理の温度が高いほど、ΔＬ領域の長さΔＬが長くなるからである。
　このように、ΔＬ領域の長さΔＬは、ゲート電圧に依存する。ΔＬ領域のうち、ＴＦＴ１０がオン状態のときのドレイン電流Ｉｍｅａｓに対する寄与が大きいのは、電子キャリア濃度Ｎｅｘｔが低いチャネル内側の領域ではなく、ソース電極６０ａおよびドレイン電極６０ｂの端部に近い領域である。そこで、本明細書におけるΔＬ領域の長さΔＬとは、ゲート電極２０に２０～３０Ｖを印加したときに図３から求められる長さであると定義する。また、電気的チャネル長Ｌｅは、ソース／ドレイン間スペースの長さＬｃｈと、ΔＬ領域の長さΔＬから、次式（３）により求める。
　　　　Ｌｅ＝Ｌｃｈ－ΔＬ　…　（３）
　また、図１に示す低抵抗領域４０ｂは、ΔＬ領域、すなわち長さがΔＬの領域をいい、高抵抗領域４０ａは、ソース／ドレイン間スペースから低抵抗領域４０ｂを除いた領域、すなわち長さが電気的チャネル長Ｌｅである領域をいう。上述のように、熱処理によってチャネル層４０に含まれるＩＧＺＯ層は酸素を奪い取られて還元され、酸素を奪い取ったチタン電極は酸化される。また、チタン電極に含まれている水素がＩＧＺＯ層に供給される。供給された水素はＩＧＺＯ層の内部に拡散する。このようなＩＧＺＯ層の還元および水素の拡散によって、長さΔＬの低抵抗領域４０ｂが形成される。
　ＴＦＴ１０のチャネル層４０がＩＧＺＯ層４５を含み、ソース電極６０ａおよびドレイン電極６０ｂがチタン電極６５を含む場合について、ＩＧＺＯ層４５がチタン電極６５によって還元される様子を説明する。図６（ａ）～図６（ｄ）は、ＩＧＺＯ層４５がチタン電極６５によって還元される様子を示す模式断面図である。図６（ａ）～図６（ｄ）を参照しつつ、ＩＧＺＯ層４５の還元が進行する様子を説明する。
　図６（ａ）に示すように、ＩＧＺＯ層４５上に、チタン電極６５を形成する。この工程では、熱処理が施されていないので、ＩＧＺＯ層４５は還元されていない。このとき、ＩＧＺＯ層４５の酸素濃度は高く、チタン電極６５の酸素濃度は低いので、ＩＧＺＯ層４５とチタン電極６５との界面で酸素濃度勾配が急峻になっている。
　図６（ｂ）に示すように、熱処理を行うことにより、まずチタン電極６５の下部のＩＧＺＯ層４５に含まれる酸素がチタン電極６５によって奪い取られる。これにより、ＩＧＺＯ層４５が還元されると同時に、チタン電極６５が酸化される。チタン電極６５の下部のＩＧＺＯ層４５は、酸素を奪い取られることによって酸素濃度が低下し、低抵抗領域４０ｂになる。
　図６（ｃ）に示すように、界面から離れているソース／ドレイン間スペース内のＩＧＺＯ層４５に含まれる酸素が界面に順に供給され、チタン電極６５に奪い取られる。チタン電極６５はＩＧＺＯ層４５から奪い取った酸素により酸化される。このようにして、チタン電極６５は、その下部のＩＧＺＯ層４５だけでなく、さらにソース／ドレイン間スペースのＩＧＺＯ層４５からも酸素を奪い取って還元する。また、チタン電極６５から水素が供給され、ＩＧＺＯ層４５の内部に拡散する。このため、低抵抗領域４０ｂは、ソース／ドレイン間スペース内のＩＧＺＯ層４５まで広がる。一方、還元されなかったＩＧＺＯ層４５は、高抵抗領域４０ａとして残る。
　図６（ｄ）に示すように、ゲート電極２０にゲート電圧を印加すれば、高抵抗領域４０ａとの境界に近い低抵抗領域４０ｂの電子が、それぞれチタン電極６５側に移動する。これにより、低抵抗領域４０ｂの長さが短くなり、逆に高抵抗領域４０ａの長さはその分だけ長くなる。このように、ゲート電極２０に２０～３０Ｖを印加したときの高抵抗領域４０ａの長さが電気的チャネル長Ｌｅになる。この電気的チャネル長Ｌｅは、ソース／ドレイン間スペースの長さＬｃｈよりも短いので、電流駆動力が従来の薄膜トランジスタと比較して大きくなる。
　なお、以下の各実施形態では、低抵抗領域は、酸素を奪い取られて還元されることにより形成されるとし、チタン電極から供給された水素が拡散することの説明は省略する。
＜２．第１の実施形態＞
＜２．１　ＴＦＴの構成＞
　図７（ａ）は、本発明の第１の実施形態に係るボトムゲート型ＴＦＴ１００の構成を示す平面図であり、図７（ｂ）は図７（ａ）に示すＡ－Ａ線に沿った断面図である。図７（ａ）および図７（ｂ）に示すＴＦＴ１００は、チャネルエッチ構造のＴＦＴともいわれる。図７（ａ）および図７（ｂ）を参照して、ＴＦＴ１００の構成を説明する。
　ガラス基板等の絶縁基板１５上に、ゲート電極２０が形成されている。ゲート電極２０は、例えばチタン膜上に銅（Ｃｕ）膜を積層した積層金属膜により構成されている。なお、ゲート電極２０は、絶縁基板１５側からチタン膜、アルミニウム（Ａｌ）膜、チタン膜を順に積層した積層金属膜により構成されていてもよい。
　ゲート電極２０を含む絶縁基板１５の全体を覆うように、ゲート絶縁膜３０が形成されている。ゲート絶縁膜３０は、窒化シリコン（ＳｉＮｘ）膜３５上に酸化シリコン（ＳｉＯ２）膜３６を積層した積層絶縁膜により構成されている。このように、窒化シリコン膜３５上に酸化シリコン膜３６を積層したのは、ゲート絶縁膜３０が後述するチャネル層４０になる酸化物半導体層から酸素を奪い取りにくくするためである。
　ゲート電極２０に対応するゲート絶縁膜３０の表面上の位置に、島状のチャネル層４０が形成されている。チャネル層４０は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）および酸素（Ｏ）を含むＩＧＺＯ層からなる。チャネル層４０の両側には、それぞれ低抵抗領域４０ｂが形成されている。２つの低抵抗領域４０ｂに挟まれたチャネル層４０の中央には、低抵抗領域４０ｂよりも抵抗値が高い高抵抗領域４０ａが残る。
　ＩＧＺＯ層の膜厚は、３０～５０ｎｍ程度が好ましい。これは、以下の理由による。ＩＧＺＯ層の膜厚が３０μｍよりも薄くなると、ＴＦＴ１００のＴＦＴ特性が不安定になり、また温度およびゲート電圧ストレスによる閾値電圧のシフトが生じる。一方、膜厚が５０ｎｍよりも厚くなると、ゲート電圧による制御性が悪くなり、リーク電流（特にゲート電圧が０Ｖのときのリーク電流）が増大する。
　本実施形態で用いられるＩＧＺＯ層の組成比は、次式（４）に示す。
　　インジウム：ガリウム：亜鉛＝１：１：１　…　（４）
しかし、ＩＧＺＯ層の組成比は、次式（５）に示す場合であってもよく、またはその他の組成比であってもよい。
　　インジウム：ガリウム：亜鉛＝４：５：１　…　（５）
また、本実施形態で用いられるＩＧＺＯ層は非晶質膜であることが最も好ましいが、微結晶膜または多結晶膜等の結晶性膜であってもよい。微結晶膜である場合には、ＴＦＴ１００のオン抵抗が小さくなり、電流駆動力が大きくなる。
　なお、ＴＦＴ１００のチャネル層４０として使用可能な酸化物半導体は、ＩＧＺＯに限定されず、Ｉｎ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｓｎ－Ｏ系、またはＩｎ－Ｚｎ－Ｓｉ－Ｏ系等であってもよい。具体的には、ＩＺＯ、ＩＴＯ、ＺｎＯ、ＳｎＯ、ＷＯ、ＩＯ等であってもよい。
　チャネル層４０の上面で所定の距離を隔てて形成されたソース電極６０ａおよびドレイン電極６０ｂが配置されている。ソース電極６０ａはチャネル層４０の左上面から左側のゲート絶縁膜３０上まで延在するように形成されている。ドレイン電極６０ｂはチャネル層４０の右上面から右側のゲート絶縁膜３０上まで延在するように形成されている。ソース電極６０ａおよびドレイン電極６０ｂの端部は、左右の低抵抗領域４０ｂ上にそれぞれ位置するように形成されている。
　ソース電極６０ａおよびドレイン電極６０ｂは、例えば、膜厚１００ｎｍのチタン電極６５上に、膜厚３００～１０００ｎｍの銅電極６６を積層した積層金属膜により構成されている。このように、ソース電極６０ａおよびドレイン電極６０ｂを積層金属膜により構成するのは、チタン電極６５の抵抗値が高いので、抵抗値が低い銅電極６６を積層することにより、ソース電極６０ａおよびドレイン電極６０ｂの抵抗値を低くするためである。また、ソース電極６０ａおよびドレイン電極６０ｂにチタン電極６５が含まれているのは以下の理由による。すなわち、チタンは酸化物半導体（特にＩＧＺＯ）から酸素を奪い取って還元する能力が高いので、低抵抗領域４０ｂを形成しやすいからである。なお、ソース電極６０ａおよびドレイン電極６０ｂの抵抗値が高くてもよい場合には、ソース電極６０ａおよびドレイン電極６０ｂはチタン電極６５のみで構成されていてもよい。
　また、ソース電極６０ａおよびドレイン電極６０ｂは、チタン、アルミニウム、銅、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）等の単層金属膜、アルミニウム－ネオジム（Ｎｄ）、チタン－アルミニウム、モリブデン－タングステン、インジウム－錫の単層合金膜、チタン膜、アルミニウム膜、チタン膜を順に積層したり、チタン膜上にアルミニウム膜を積層したり、チタン膜上にモリブデン膜を積層したりした積層金属膜等からなる電極であってもよい。
　ソース電極６０ａの端部はゲート電極２０の左側部の上方に配置され、ドレイン電極６０ｂの端部はゲート電極２０の右側部の上方に配置されている。このため、ゲート電極２０に所定の電圧が印加されたとき、ゲート電極２０からの電界によって、チャネル層４０の各低抵抗領域４０ｂに電子が誘起され、高濃度キャリア層が形成される。高濃度キャリア層が形成されることにより、ソース電極６０ａおよびドレイン電極６０ｂは、２つの低抵抗領域４０ｂとそれぞれオーミック接続される。
　ソース電極６０ａおよびドレイン電極６０ｂを含む絶縁基板１５の全体を覆うように、パッシベーション膜７０が形成されている。パッシベーション膜７０は、膜厚３００ｎｍの酸化シリコン膜からなる。パッシベーション膜７０には、ソース電極６０ａおよびドレイン電極６０ｂの表面に到達するコンタクトホール７１ａ、７１ｂがそれぞれ開孔されている。ソース電極６０ａおよびドレイン電極６０ｂはコンタクトホール７１ａ、７１ｂを介して、パッシベーション膜７０上に形成された外部配線８０ａ、８０ｂとそれぞれ電気的に接続されている。
　ＴＦＴ１００では、電気的チャネル長Ｌｅは、ソース／ドレイン間スペースの長さＬｃｈよりも短い。好ましくは、後述するように、電気的チャネル長Ｌｅは、ソース／ドレイン間スペースの長さＬｃｈよりも１～３μｍ程度短い。電気的チャネル長Ｌｅをソース／ドレイン間スペースの長さＬｃよりも１～３μｍだけ短くすることによって、ソース／ドレイン間スペースを解像度限界まで狭くした場合でも、ＴＦＴ１００は正常に動作する。なお、図７（ａ）および図７（ｂ）に示す電気的チャネル長Ｌｅは、ゲート電極２０に２０～３０Ｖを印加したときのＴＦＴ１００のチャネル長を示す。
＜２．２　ＴＦＴの製造方法＞
　図８（ａ）～図８（ｃ）および図９（ａ）～図９（ｃ）は、図７（ａ）および図７（ｂ）に示すＴＦＴ１００の各製造工程を示す工程断面図である。
　図８（ａ）に示すように、絶縁基板１５上に、例えばスパッタリング法を用いて、チタン膜（図示しない）および銅膜（図示しない）を連続して成膜する。次に、銅膜の表面に、フォトリソグラフィ法を用いてレジストパターン（図示しない）を形成する。レジストパターンをマスクにして、銅膜、チタン膜の順にウエットエッチング法によりエッチングし、ゲート電極２０を形成する。その後、レジストパターンを剥離する。これにより、チタン膜上に銅膜を層したゲート電極２０が形成される。
　図８（ｂ）に示すように、ゲート電極２０を含む絶縁基板１５の全体を覆うように、プラズマ化学気相成長法（Chemical Vapor Deposition：以下、「プラズマＣＶＤ法」という）を用いて、窒化シリコン膜３５および酸化シリコン膜３６を連続して成膜し、ゲート絶縁膜３０を形成する。
　図８（ｃ）に示すように、ゲート絶縁膜３０の表面に、スパッタリング法を用いて、インジウム、ガリウム、亜鉛および酸素を含むＩＧＺＯ膜４１を成膜する。ＩＧＺＯ膜４１は、酸化インジウム（Ｉｎ２Ｏ３）と酸化ガリウム（Ｇａ２Ｏ３）と酸化亜鉛（ＺｎＯ）をそれぞれ等モルで混合して焼結したターゲットを用い、ＤＣ（Direct Current）スパッタリング法により成膜する。ＩＧＺＯ膜４１の膜厚は３０～５０ｎｍである。
　次に、ＩＧＺＯ膜４１の表面にレジストパターン４８を形成する。レジストパターン４８をマスクとしてＩＧＺＯ膜４１をドライエッチング法によりエッチングし、レジストパターン４８を剥離する。これにより、ゲート絶縁膜３０上のゲート電極２０に対応する位置に、島状のチャネル層４０となるＩＧＺＯ層を形成する。
　次に、大気中で温度を３５０℃にして、熱処理を１時間行なう。熱処理を行うことによって、酸化シリコン膜３６等のゲート絶縁膜３０の膜質が向上し、温度ストレスおよびゲート電圧ストレスによる閾値電圧のシフト量を抑制することができる。また、酸化シリコン膜３６とチャネル層４０との界面の欠陥が減少するので、ＴＦＴ１００の立ち上がり特性を改善することができる。このように、ソース電極６０ａおよびドレイン電極６０ｂを形成する前に熱処理を行う場合には、チタン電極６５によるＩＧＺＯ層の還元を考慮する必要がないので、ＴＦＴ特性の改善のみを目的とする高温の熱処理が可能になる。
　図９（ａ）に示すように、スパッタリング法を用いてソースメタル膜６１を成膜する。ソースメタル膜６１は、膜厚３０～１００ｎｍのチタン膜６２上に、膜厚３００～１０００ｎｍの銅膜６３を積層した積層金属膜により構成される。このとき、チタン膜６２の膜厚およびスパッタリング時のパワーは、後述する熱処理条件とともに、電気的チャネル長Ｌｅと深く関係していることがわかった。そこで、これらの条件については後述する。
　次に、ソースメタル膜６１上に、フォトリソグラフィ法を用いて、ゲート電極２０の上方で所定の距離を隔てて左右に分離されたレジストパターン６８を形成する。レジストパターン６８に形成された所定の距離は、ゲート電極２０の長さよりも短いので、レジストパターン６８の端部は、ゲート電極２０の左右の側部とそれぞれ重なるように形成されている。
　図９（ｂ）に示すように、レジストパターン６８をマスクにして、ウエットエッチング法により、ソースメタル膜６１の銅膜６３およびチタン膜６２を順にエッチングし、チタン電極６５および銅電極６６を積層したソース電極６０ａおよびドレイン電極６０ｂを形成する。これにより、ソース電極６０ａは、チャネル層４０の左上面から左側のゲート絶縁膜３０上まで延在する。ドレイン電極６０ｂは、チャネル層４０の右上面から右側のゲート絶縁膜３０上まで延在する。なお、チャネル層４０上にエッチングストッパ層は形成されていない。しかし、ウエットエッチング法によってソースメタル膜６１をエッチングするので、ソース電極６０ａおよびドレイン電極６０ｂを形成する際に、チャネル層４０はほとんど膜減りしない。
　ソース電極６０ａおよびドレイン電極６０ｂを含む絶縁基板１５の全体を覆うように、プラズマＣＶＤ法を用いて、パッシベーション膜７０になる酸化シリコン膜を成膜する。なお、パッシベーション膜７０は、チャネル層４０と直接接しているので、パッシベーション膜７０には、チャネル層４０を構成するＩＧＺＯ層を還元しにくい酸化シリコン膜を用いることが好ましい。
　ドライエッチング法を用いて、パッシベーション膜７０に、ソース電極６０ａおよびドレイン電極６０ｂの表面にそれぞれ到達するコンタクトホール７１ａ、７１ｂを開孔する。次に、大気中で温度を３００℃とし、時間を１時間とする熱処理を行う。熱処理により、チャネル層４０を構成するＩＧＺＯ層からチタン電極６５に酸素が移動する。これにより、チャネル層４０の両側には低抵抗領域４０ｂが形成される。２つの低抵抗領域４０ｂに挟まれたチャネル層４０の中央には、低抵抗領域４０ｂよりも抵抗値が高い高抵抗領域４０ａが残る。この熱処理によって、ＴＦＴ１００の電気的チャネル長Ｌｅが決まる。
　また、この熱処理によって、コンタクトホール７１ａ、７１ｂのエッチング時にソース電極６０ａおよびドレイン電極６０ｂに生じるダメージを回復させることができる。さらに、パッシベーション膜７０に含まれている酸素がチャネル層４０の高抵抗領域４０ａに供給されるので、高抵抗領域４０ａは高い抵抗値を維持することができる。なお、熱処理の温度および時間は、チタン膜６２の膜厚および成膜時のパワーも考慮して決まるので、その詳細は後述する。
　図９（ｃ）に示すように、コンタクトホール７１ａ、７１ｂを含むパッシベーション膜７０上に、金属膜（図示しない）を成膜し、レジストパターン（図示しない）をマスクにして金属膜をパターニングする。これにより、コンタクトホール７１ａ、７１ｂをそれぞれ介してソース電極６０ａおよびドレイン電極６０ｂと電気的に接続される外部配線８０ａ、８０ｂが形成される。
　なお、上記説明では、熱処理を、ソースメタル膜６１を成膜する前と、コンタクトホール７１ａ、７１ｂの形成後に行った。しかし、ソースメタル膜６１を成膜する前の熱処理を省略し、コンタクトホール７１ａ、７１ｂの形成後にまとめて熱処理を行ってもよい。コンタクトホール７１ａ、７１ｂの形成後に熱処理を行う場合には、チタン電極６５によるＩＧＺＯ層の還元が進むので、高温で長時間の熱処理を行うことはできない。このため、ＴＦＴ特性を十分向上させることは困難である。しかし、熱処理の回数を１回減らすことができるので、ＴＦＴ１００の製造プロセスを簡略化することができる。
＜２．３　電気的チャネル長とプロセス条件＞
　チタン膜６２によるＩＧＺＯ膜４１の還元によって決まる低抵抗領域４０ｂの長さΔＬは、チタン膜６２の膜厚、チタン膜６２をスパッタリングによって成膜する際のパワー、および、チタン膜６２の成膜後（例えばコンタクトホール７１ａ、７１ｂの形成後）の熱処理条件（温度および時間）によって大きな影響を受けることがわかった。そこで、これらのプロセス条件と、低抵抗領域４０ｂの長さΔＬとの関係を調べる実験を行った。図１０は、各種のプロセス条件と低抵抗領域４０ｂの長さΔＬとの関係を示す図である。なお、実験で使用したＴＦＴのソース／ドレイン間スペースの長さＬｃｈは５μｍである。
　実験で使用したプロセス条件について説明する。チタン膜６２の膜厚を３０ｎｍまたは７０ｎｍのいずれかとし、スパッタリング法による成膜時のパワーを２ｋＷまたは７ｋＷのいずれかとした。また、チタン膜６２の成膜後の熱処理は、大気中で温度を２５０～３５０℃の範囲で変化させ、処理時間はいずれの場合も１時間とした。これらのプロセス条件を組み合わせて実験を行った。
　実験１では、チタン膜６２の膜厚を１００ｎｍとし、パワーを２ｋＷとし、３５０℃で１時間の熱処理を行った。このとき、低抵抗領域４０ｂの長さΔＬは０μｍであった。したがって、ＴＦＴ１０１の電気的チャネル長Ｌｅは、ソース／ドレイン間スペースの長さＬｃｈと同じ５μｍであり、電気的チャネル長Ｌｅを短くすることはできなかった。
　図１１は、実験１のプロセス条件で製造したＴＦＴ１０１の断面図である。図１１において、図７（ｂ）に示すＴＦＴ１００の構成要素と同じ構成要素には同じ参照符号を付して、その説明を省略する。図１１に示すように、ＴＦＴ１０１のチャネル層４０では、低抵抗領域４０ｂの長さΔＬは０μｍであり、ソース／ドレイン間スペースの長さＬｃｈと電気的チャネル長Ｌｅとが一致している。このため、電気的チャネル長Ｌｅは露光装置の解像度限界によって決まり、それ以下にすることはできない。
　実験２では、チタン膜６２の膜厚を３０ｎｍとし、パワーを７ｋＷとし、３５０℃で１時間の熱処理を行った。このとき、低抵抗領域４０ｂの長さΔＬは５μｍであった。この場合、ＴＦＴの電気的チャネル長Ｌｅは０μｍになり、ＴＦＴ１０２は常に導通状態になった。
　図１２は、実験２のプロセス条件で製造したＴＦＴ１０２の断面図である。図１２において、図７（ｂ）に示すＴＦＴ１００の構成要素と同じ構成要素には同じ参照符号を付して、その説明を省略する。図１２に示すように、ＴＦＴ１０２のチャネル層４０では、高抵抗領域が消滅し、全体が低抵抗領域４０ｂになっている。このため、ＴＦＴ１０２は常に導通状態になっており、トランジスタとしての機能が失われている。
　実験３では、チタン膜６２の膜厚を３０ｎｍとし、パワーを７ｋＷとし、３００℃で１時間の熱処理を行った。このとき、低抵抗領域４０ｂの長さΔＬは３μｍであった。この場合、ＴＦＴの電気的チャネル長Ｌｅは２μｍになり、正常に動作することがわかった。
　実験４では、チタン膜６２の膜厚を７０ｎｍとし、パワーを７ｋＷとし、３００℃で１時間の熱処理を行った。このとき、低抵抗領域４０ｂの長さΔＬは２μｍであった。この場合、ＴＦＴの電気的チャネル長Ｌｅは３μｍになり、正常に動作することがわかった。実験３と実験４の結果から、チタン膜６２の膜厚を厚くすれば、低抵抗領域４０ｂの長さΔＬは短くなり、電気的チャネル長Ｌｅは長くなることがわかった。
　実験５では、チタン膜６２の膜厚を７０ｎｍとし、パワーを７ｋＷとし、２５０℃で１時間の熱処理を行った。このとき、低抵抗領域４０ｂの長さΔＬは１μｍであった。この場合、ＴＦＴの電気的チャネル長Ｌｅは４μｍになり、正常に動作することがわかった。また、実験４および実験５の結果から、熱処理温度を低くすれば、低抵抗領域４０ｂの長さΔＬは短くなり、電気的チャネル長Ｌｅは長くなることがわかった。
　実験３～実験５の結果から、低抵抗領域４０ｂの長さΔＬが１～３μｍであれば、ＴＦＴは正常に動作することがわかった。このことから、電気的チャネル長Ｌｅは、ソース／ドレイン間スペースの長さＬｃｈよりも１～３μｍ程度短いことが好ましい。
　また、チタン膜６２の成膜時のパワーが小さいほど、低抵抗領域４０ｂの長さΔＬは短くなり、電気的チャネル長Ｌｅは長くなることがわかった。このように、低抵抗領域４０ｂの長さΔＬは、主にチタン膜６２の膜厚および成膜時のパワーによって決まる。チタン膜６２の膜厚が厚く、かつ成膜時のパワーが小さい場合に、低抵抗領域４０ｂの長さΔＬは最も短くなり、電気的チャネル長Ｌｅは最も長くなる。このように、チタン膜６２の膜厚およびパワーを調整することにより、高抵抗領域４０ａの長さを露光装置の解像度限界以上に短くすることができるので、電流駆動力が大きな薄膜トランジスタを形成することができる。
　また、実験１～５では、熱処理時間を１時間としたが、０．５時間以上３時間以下としてもよい。０．５時間よりも短い時間で熱処理した場合には、低抵抗領域４０ｂの長さΔＬのばらつきが抑制されるので、電気的チャネル長Ｌｅのばらつきも抑制される。しかし、ゲート電圧ストレスによる閾値電圧のシフトを十分に抑制することができない。一方、３時間よりも長い時間で熱処理した場合には、スループットが悪くなる。また、２５０℃よりも低い温度で熱処理した場合には、閾値電圧のシフトを抑制することができず、また低抵抗領域４０ｂが形成されにくくなる。一方、３５０℃よりも高い温度で熱処理した場合には、低抵抗領域４０ｂの長さΔＬのばらつきが大きくなるので、電気的チャネル長Ｌｅのばらつきが大きくなる。
　なお、実験６は、後述する第２の実施形態に係るＴＦＴ２００についての実験結果であるので、第２の実施形態において説明する。
＜２．４　ゲート電圧－ドレイン電流特性＞
　図１３は、図７（ａ）および図７（ｂ）に示すＴＦＴ１００のゲート電圧－ドレイン電流特性を示す図である。図１３において、ＴＦＴ１００Ａは低抵抗領域４０ｂの長さΔＬが２μｍのＴＦＴであり、ＴＦＴ１００Ｂは低抵抗領域４０ｂの長さΔＬが０μｍのＴＦＴであり、ＴＦＴ１００Ｃは低抵抗領域４０ｂの長さΔＬが４．５μｍのＴＦＴである。なお、ＴＦＴ１００Ａ～１００Ｃのソース／ドレイン間スペースの長さＬｃｈはいずれも４．５μｍである。
　ＴＦＴ１００Ａでは、３００℃で１時間の熱処理を行った。この場合、低抵抗領域４０ｂの長さΔＬは２μｍであるので、電気的チャネル長Ｌｅは２．５μｍである。ＴＦＴ１００Ｂでは、チャネル層４０を構成するＩＧＺＯ層と直接接するチタン電極６５の膜厚は１００ｎｍであり、２５０℃で１時間の熱処理を行った。この場合、低抵抗領域４０ｂの長さΔＬは０μｍであるので、電気的チャネル長Ｌｅは４．５μｍのままである。ＴＦＴ１００ｃでは、低抵抗領域４０ｂの長さΔＬがソース／ドレイン間スペースの長さと同じなので、電気的チャネル長Ｌｅは０μｍである。
　図１３からわかるように、ＴＦＴ１００Ａのドレイン電流Ｉｄｓは、ＴＦＴ１００Ｂのドレイン電流Ｉｄｓに比べて１．８倍も大きくなっていることがわかる。これは、ＴＦＴ１００Ａの電気的チャネル長Ｌｅが、ＴＦＴ１００Ｂの電気的チャネル長Ｌｅに比べて、２．０μｍだけ短くなっているためと考えられる。このことから、低抵抗領域４０ｂの長さΔを制御することによって、電気的チャネル長Ｌｅを調整し、電流駆動力が優れたＴＦＴ１００Ａを製造することができることがわかる。なお、ＴＦＴ１００Ｃでは、電気的チャネル長Ｌｅは０μｍになったので、ゲート電圧によってドレイン電流Ｉｄｓを制御できないことを示している。
＜３．第２の実施形態＞
＜３．１　ＴＦＴの構成＞
　図１４（ａ）は、本発明の第２の実施形態に係るボトムゲート型ＴＦＴ２００の構成を示す平面図であり、図１４（ｂ）は図１４（ａ）に示すＴＦＴ２００のＢ－Ｂ線に沿った断面図である。図１４（ａ）および図１４（ｂ）に示すＴＦＴ２００はエッチストッパ構造のＴＦＴともいわれる。
　図１４（ａ）および図１４（ｂ）を参照して、ＴＦＴ２００の構成を説明する。ガラス基板等の絶縁基板１５上に、ゲート電極２０が形成されている。ゲート電極２０を含む絶縁基板１５の全体を覆うように、ゲート絶縁膜３０が形成されている。なお、ゲート電極２０およびゲート絶縁膜３０の構成は、第１の実施形態に係るＴＦＴ１００と同じであるので、同じ参照符号を付してそれらの説明を省略する。
　ゲート電極２０に対応するゲート絶縁膜３０の表面上の位置に、島状のチャネル層４０が形成されている。チャネル層４０はＩＧＺＯ層からなる。チャネル層４０は、その両側に形成された低抵抗領域４０ｂと、２つの低抵抗領域４０ｂに挟まれたチャネル層４０の中央に残された高抵抗領域４０ａとを含む。なお、ＩＧＺＯ層の膜厚、結晶性、組成比等は第１の実施形態に係るＴＦＴ１００の場合とそれぞれ同じであるため、それらの説明を省略する。
　ＴＦＴ１００の場合と異なり、チャネル層４０およびゲート絶縁膜３０上に、エッチングストッパ層１５０が形成されている。エッチングストッパ層１５０は、後述するソース電極１６０ａおよびドレイン電極１６０ｂをエッチングによって形成する際に、チャネル層４０の表面がエッチングされないように保護するとともに、配線の負荷容量を低減する機能を有する。このため、エッチングストッパ層１５０の膜厚は厚い方が好ましいが、厚すぎると成膜時間が長くなり、スループットが落ちるという問題がある。そこで、エッチングストッパ層１５０の好ましい膜厚は、１００～５００ｎｍである。また、エッチングストッパ層１５０は、直接接するチャネル層４０を構成するＩＧＺＯ層から酸素を奪い取りにくくするために、酸化シリコン膜によって形成されている。
　エッチングストッパ層１５０には、チャネル層４０の低抵抗領域４０ｂに到達するコンタクトホール１５１ａ、１５１ｂがそれぞれ開孔されている。エッチングストッパ層１５０のうち、コンタクトホール１５１ａ、１５１ｂによって挟まれたエッチングストッパ層１５０ｃの上面に所定の距離を隔てて形成されたソース電極１６０ａおよびドレイン電極１６０ｂが配置されている。ソース電極１６０ａは、エッチングストッパ層１５０ｃの左上面から左側のゲート絶縁膜３０上まで延在するように形成されているとともに、コンタクトホール１５１ａを介して、チャネル層４０の低抵抗領域４０ｂとも電気的に接続されている。ドレイン電極１６０ｂは、エッチングストッパ層１５０ｃの右上面から右側のゲート絶縁膜３０上まで延在するように形成されているとともに、コンタクトホール１５１ｂを介して、チャネル層４０の低抵抗領域４０ｂとも電気的に接続されている。なお、ソース電極１６０ａおよびドレイン電極１６０ｂの膜厚および材料は、ＴＦＴ１００の場合と同じであるので、それらの説明を省略する。
　ソース電極１６０ａの端部は、エッチングストッパ層１５０ｃの左上面に配置され、ドレイン電極１６０ｂの端部は、エッチングストッパ層１５０ｃの右上面に配置されている。このため、ＴＦＴ１００の場合と同様に、ゲート電極２０にゲート電圧が印加されれば、低抵抗領域４０ｂに電子が誘起され、高濃度キャリア層が形成される。高濃度キャリア層が形成されることにより、ソース電極１６０ａおよびドレイン電極１６０ｂは、２つの低抵抗領域４０ｂとそれぞれオーミック接続される。
　ソース電極６０ａおよびドレイン電極６０ｂを含む絶縁基板１５の全体を覆うように、パッシベーション膜７０が形成されている。パッシベーション膜７０は、膜厚３００ｎｍの酸化シリコン膜からなる。パッシベーション膜７０には、ソース電極６０ａおよびドレイン電極６０ｂの表面に到達するコンタクトホール７１ａ、７１ｂがそれぞれ開孔されている。ソース電極６０ａおよびドレイン電極６０ｂはコンタクトホール７１ａ、７１ｂを介して、パッシベーション膜７０上に形成された外部配線８０ａ、８０ｂとそれぞれ電気的に接続されている。
　ＴＦＴ２００では、電気的チャネル長Ｌｅは、ソース／ドレイン間スペースの長さＬｃｈよりも短い。電気的チャネル長Ｌｅは、ＴＦＴ１００の場合と同様に、ソース／ドレイン間スペースの長さＬｃｈよりも１～３μｍ程度短いことが好ましい。電気的チャネル長Ｌｅをソース／ドレイン間スペースの長さＬｃよりも１～３μｍだけ短くすることによって、ソース／ドレイン間スペースを解像度限界まで狭くした場合でも、ＴＦＴ２００は正常に動作する。なお、図１４（ａ）および図１４（ｂ）に示す電気的チャネル長Ｌｅは、ゲート電極２０に２０～３０Ｖを印加したときのＴＦＴ２００のチャネル長を示す。
＜３．２　ＴＦＴの製造方法＞
　図１５（ａ）～図１５（ｄ）および図１６（ａ）～図１６（ｃ）は、図１４（ａ）および図１４（ｂ）に示すＴＦＴ２００の各製造工程を示す工程断面図である。
　ＴＦＴ２００の製造工程のうち、図１５（ａ）～図１５（ｃ）に示す、絶縁基板１５上にゲート電極２０、ゲート絶縁膜３０、およびチャネル層４０を順次形成する工程は、図８（ａ）～図８（ｃ）に示す工程と同じである。そこで、図１５（ａ）～図１５（ｃ）に図８（ａ）～図８（ｃ）と同じ参照符号を付して、それらの説明を省略する。
　図１５（ｄ）に示すように、プラズマＣＶＤ法を用いて、チャネル層４０を覆い、膜厚が１００～５００ｎｍの酸化シリコン膜１５１を成膜する。酸化シリコン膜１５１上にレジストパターン１５８を形成する。レジストパターン１５８をマスクにして、酸化シリコン膜１５１をドライエッチング法によりエッチングし、チャネル層４０の表面にそれぞれ到達するコンタクトホール１５１ａ、１５１ｂが開孔されたエッチングストッパ層１５０を形成する。このエッチングストッパ層１５０のうち、コンタクトホール１５１ａ、１５１ｂによって挟まれた部分を特にエッチングストッパ層１５０ｃという。
　次に、３５０℃で１時間の熱処理を行う。この熱処理は、ゲート電圧ストレスによる閾値電圧のシフトを抑制する等の信頼性の向上、および、コンタクトエッチング時にＩＧＺＯ層に生じたダメージを回復することによるＴＦＴ特性の向上を図ることを目的とするもので、コンタクトホール１５１ａ、１５１ｂを開孔後であって、後述するソースメタル膜１６１を成膜する前に行なう。
　図１６（ａ）に示すように、スパッタリング法を用いて、コンタクトホール１５１ａ、１５１ｂを含むエッチングストッパ層１５０上にソースメタル膜１６１を成膜する。ソースメタル膜１６１の構成、膜厚、および成膜条件はＴＦＴ１００のソースメタル膜６１の場合と同じであるため、それらの説明を省略する。
　次に、ソースメタル膜１６１上に、フォトリソグラフィ法を用いて、エッチングストッパ層１５０の上方で所定の距離を隔てて左右に分離されたレジストパターン１６８を形成する。
　図１６（ｂ）に示すように、レジストパターン１６８をマスクにして、ドライエッチング法を用いて、ソースメタル膜１６１に含まれる銅膜１６２およびチタン膜１６３を順にエッチングし、チタン電極１６５および銅電極１６６によって構成されるソース電極１６０ａおよびドレイン電極１６０ｂを形成する。これにより、ソース電極１６０ａは、エッチングストッパ層１５０ｃの左上面から左側のゲート絶縁膜３０上まで延在するとともに、コンタクトホール１５１ａを介してチャネル層４０とも電気的に接続される。ドレイン電極１６０ｂは、エッチングストッパ層１５０ｃの右上面から右側のゲート絶縁膜３０上まで延在するとともに、コンタクトホール１５１ｂを介してチャネル層４０とも電気的に接続される。なお、ソース電極１６０ａおよびドレイン電極１６０ｂと、ゲート電極２０との位置関係はＴＦＴ１００の場合と同じであるので、その説明を省略する。
　図１６（ｃ）に示すパッシベーション膜７０の形成から外部配線８０ａ、８０ｂの形成までは、コンタクトホール７１ａ、７１ｂの形成後の熱処理を除き、ＴＦＴ１００の場合と同じであるので、それらの説明を省略する。コンタクトホール７１ａ、７１ｂの形成後の熱処理により、チャネル層４０の両側には低抵抗領域４０ｂが形成され、２つの低抵抗領域４０ｂに挟まれたチャネル層４０の中央に高抵抗領域４０ａが残る。このようにして、図１４（ａ）および図１４（ｂ）に示すＴＦＴ２００が形成される。
＜３．３　コンタクトホール形成後の熱処理条件＞
　第１の実施形態では、コンタクトホール形成後の熱処理の温度は３００℃であったが、本実施形態では３５０℃と高くした。この理由について説明する。図１７（ａ）および図１７（ｂ）は、ＴＦＴ２００のチャネル層４０付近の拡大断面図である。
　図１７（ａ）に示すように、ソース電極１６０ａおよびドレイン電極１６０ｂに含まれるチタン電極１６５がエッチングストッパ層１５０上に形成されている。チタン電極１６５は、エッチングストッパ層１５０に形成されたコンタクトホール１５１ａ、１５１ｂを介してチャネル層４０を構成するＩＧＺＯ層４５と電気的に接続されている。チタン電極１６５に電圧が印加されれば、その電界によって、チタン電極１６５に対応するＩＧＺＯ層４５の位置に電子が誘起される。その結果、エッチングストッパ層１５０上のチタン電極１６５に対応するＩＧＺＯ層４５の位置に、高濃度キャリア層が形成される。
　高濃度キャリア層が形成されたチャネル層４０の電気的チャネル長Ｌｅを短くするためには、エッチングストッパ層１５０ｃの直下のＩＧＺＯ層４５をより多く還元する必要がある。しかし、エッチングストッパ層１５０ｃの直下のＩＧＺＯ層４５は、コンタクトホール１５１ａ、１５１ｂの位置から離れた位置にある。そこで、図１７（ｂ）に示すように、熱処理の温度を高くして、ソース／ドレイン間スペース内のＩＧＺＯ層４５ｂに含まれる酸素をチタン電極１６５まで移動させて奪い取る必要がある。このようにして酸素を奪い取られたＩＧＺＯ層４５ｂは低抵抗領域４０ｂになる。また、２つの低抵抗領域４０ｂによって挟まれたＩＧＺＯ層４５ａは酸素を奪い取られないので、高抵抗領域４０ａとして残る。これにより、電気的チャネル長Ｌｅは、ソース／ドレイン間スペースの長さＬｃｈよりも短くなる。
　例えば、エッチングストッパ層１５０ｃの長さが７．５μｍの場合、図１０に示す実験６の結果から、ゲート電極２０に２０～３０Ｖを印加したときの低抵抗領域４０ｂの長さΔＬは５μｍになるので、電気的チャネル長Ｌｅは２．５μｍになる。このことから、ＴＦＴ２００にゲート電圧を印加したとき、エッチングストッパ層１５０ｃの両端の直下に位置するＩＧＺＯ層４５に、長さ２．５μｍの低抵抗領域４０ｂがそれぞれ形成されたことがわかる。この結果、図１０の実験１に示す場合と比較して、電気的チャネル長Ｌｅを２μｍ短くすることができる。
＜３．４　効果＞
　本実施形態によれば、第１の実施形態に係るＴＦＴ１００の場合と同様に、ＴＦＴ２００の電流駆動力を高くすることができる。
＜４．第３の実施形態＞
＜４．１　ＴＦＴの構成＞
　図１８（ａ）は、本発明の第３の実施形態に係るボトムゲート型ＴＦＴ３００の構成を示す平面図であり、図１８（ｂ）は図１８（ａ）に示すＴＦＴ３００のＣ－Ｃ線に沿った断面図である。図１８（ａ）および図１８（ｂ）に示すＴＦＴ３００は、ボトムコンタクト構造のＴＦＴともいわれる。
　図１８（ａ）および図１８（ｂ）を参照して、ＴＦＴ３００の構成を説明する。絶縁基板１５上に、ゲート電極２０が形成されている。ゲート電極２０を含む絶縁基板１５の全体を覆うように、ゲート絶縁膜３０が形成されている。なお、ゲート電極２０およびゲート絶縁膜３０の構成は、第１の実施形態に係るＴＦＴ１００の場合と同じであるので、同じ参照符号を付してそれらの説明を省略する。
　ゲート電極２０の上方のゲート絶縁膜３０上に、所定の距離を隔てて形成されたソース電極２６０ａおよびドレイン電極２６０ｂが形成されている。ソース電極２６０ａおよびドレイン電極２６０ｂは、ゲート絶縁膜３０の表面にチタン電極２６５、銅電極２６６、およびチタン電極２６７が順に積層された積層金属膜によって構成されている。ソース電極２６０ａでは、銅電極２６６およびチタン電極２６７の端部は、チタン電極２６５の端部よりも左側に後退している。ドレイン電極２６０ｂでは、銅電極２６６およびチタン電極２６７の端部は、チタン電極２６５の端部よりも右側に後退している。これにより、ソース電極２６０ａおよびドレイン電極２６０ｂの端部には、チタン電極２６５がそれぞれ内側に飛び出した階段状の段差が形成されている。
　ソース電極２６０ａとドレイン電極２６０ｂとによって挟まれたゲート絶縁膜３０上には、ＩＧＺＯ層からなるチャネル層２４０が形成されている。チャネル層２４０の一端はソース電極２６０ａの上面まで延在し、他端はドレイン電極２６０ｂの上面まで延在している。ソース電極２６０ａと接するチャネル層４０の一端、および、ドレイン電極２６０ｂと接するチャネル層４０の他端は、チタン電極２６５およびチタン電極２６７と直接接している。このため、チャネル層２４０の両側には、チタン電極２６５およびチタン電極２６７によって還元された低抵抗領域（「第１の領域」ともいう）２４０ｂが形成されている。２つの低抵抗領域２４０ｂによって挟まれたチャネル層４０の中央には、還元されなかった高抵抗領域（「第２の領域」ともいう）２４０ａが残る。
　ソース電極２６０ａの端部はゲート電極２０の左側部の上方に配置され、ドレイン電極２６０ｂの端部はゲート電極２０の右側部の上方に配置されている。このため、ゲート電極２０に所定の電圧が印加されたとき、ゲート電極２０からの電界によって、チャネル層２４０の各低抵抗領域２４０ｂに電子が誘起され、高濃度キャリア層が形成される。高濃度キャリア層が形成されることにより、ソース電極２６０ａおよびドレイン電極２６０ｂは、２つの低抵抗領域２４０ｂとそれぞれオーミック接続される。
　ソース電極２６０ａおよびドレイン電極２６０ｂを含む絶縁基板１５の全体を覆うように、パッシベーション膜７０が形成されている。パッシベーション膜７０は、膜厚３００ｎｍの酸化シリコン膜からなる。パッシベーション膜７０には、ソース電極２６０ａおよびドレイン電極２６０ｂの表面に到達するコンタクトホール７１ａ、７１ｂがそれぞれ開孔されている。ソース電極６０ａおよびドレイン電極６０ｂはコンタクトホール７１ａ、７１ｂを介して、パッシベーション膜７０上に形成された外部配線８０ａ、８０ｂとそれぞれ電気的に接続されている。
　ＴＦＴ３００では、電気的チャネル長Ｌｅは、ソース／ドレイン間スペースの長さＬｃｈよりも短い。電気的チャネル長Ｌｅは、ＴＦＴ１００の場合と同様に、ソース／ドレイン間スペースの長さＬｃｈよりも１～３μｍ程度短いことが好ましい。電気的チャネル長Ｌｅをソース／ドレイン間スペースの長さＬｃよりも１～３μｍだけ短くすることによって、ソース／ドレイン間スペースを解像度限界まで狭くした場合でも、ＴＦＴ３００は正常に動作する。なお、図１８（ａ）および図１８（ｂ）に示す電気的チャネル長Ｌｅは、ゲート電極２０に２０～３０Ｖを印加したときのＴＦＴ３００のチャネル長を示す。
＜４．２　ＴＦＴの製造方法＞
　図１９（ａ）～図１９（ｄ）および図２０（ａ）～図２０（ｃ）は、図１８（ａ）および図１８（ｂ）に示すＴＦＴ３００の各製造工程を示す工程断面図である。
　ＴＦＴ３００の製造工程のうち、図１９（ａ）～図１９（ｂ）に示す、絶縁基板１５上にゲート電極２０を形成する工程、および、ゲート絶縁膜３０を形成する工程は、図８（ａ）および図８（ｂ）に示す工程と同じである。そこで、図１９（ａ）および図１９（ｂ）には、図８（ａ）および図８（ｂ）と同じ参照符号を付してそれらの説明を省略する。
　図１９（ｃ）に示すように、スパッタリング法を用いて、ゲート絶縁膜３０上にソースメタル膜２６１を成膜する。ソースメタル膜２６１は、チタン膜２６２、銅膜２６３、チタン膜２６４の順に積層した積層金属膜である。次に、ソースメタル膜２６１上に、フォトリソグラフィ法を用いて、ゲート電極２０の上方で所定の距離を隔てて左右に分離されたレジストパターン２６８を形成する。レジストパターン２６８をマスクにして、ウエットエッチング法を用いて、ソースメタル膜２６１に含まれるチタン膜２６４および銅膜２６３を順にエッチングし、ソース電極２６０ａおよびドレイン電極２６０ｂに含まれるチタン電極２６７および銅電極２６６を形成する。
　図１９（ｄ）に示すように、レジストパターン２６８を剥離し、チタン電極２６７および銅電極２６６を覆い、レジストパターン２６８よりも開口部を狭くしたレジストパターン２６９を形成する。レジストパターン２６９をマスクにして、ウエットエッチング法を用いてチタン膜２６２をエッチングし、チタン電極２６５を形成する。これにより、ソース電極２６０ａおよびドレイン電極２６０ｂは、チタン電極２６７および銅電極２６６の端部がチタン電極２６５の端部よりも後退した階段状の段差を有する構造になる。ソース電極２６０ａは、ゲート電極２０の左上方から左側に延在し、ドレイン電極２６０ｂは、ゲート電極２０の右上方から右側に延在する。なお、ソース電極２６０ａおよびドレイン電極２６０ｂの端部と、ゲート電極２０の側部との位置関係はＴＦＴ１００の場合と同じであるので、その説明を省略する。
　図２０（ａ）に示すように、スパッタリング法を用いて、膜厚３０～５０ｎｍのＩＧＺＯ膜（図示しない）を成膜する。ＩＧＺＯ膜上に形成したレジストパターン２４８を用いてＩＧＺＯ膜をエッチングすることにより、ソース／ドレイン間スペースにＩＧＺＯ層からなるチャネル層２４０を形成する。チャネル層２４０の一端はソース電極２６０ａの上面まで延在し、他端はドレイン電極２６０ｂの上面まで延在する。これにより、ＩＧＺＯ層の左下面は、ソース電極２６０ａに含まれるチタン電極２６７およびチタン電極２６５の端部の表面と直接接し、ＩＧＺＯ層の右下面は、ドレイン電極２６０ｂに含まれるチタン電極２６７およびチタン電極２６５の端部の表面と直接接する。
　図２０（ｂ）に示すように、チャネル層２４０、ソース電極２６０ａおよびドレイン電極２６０ｂを含む絶縁基板１５の全体を覆うように、パッシベーション膜７０を成膜する。次に、パッシベーション膜７０に、ソース電極２６０ａおよびドレイン電極２６０ｂの表面にそれぞれ到達するコンタクトホール７１ａ、７１ｂを開孔する。なお、これらの工程は、第１の実施形態の場合と同じであるので、詳細な説明を省略する。
　コンタクトホール７１ａ、７１ｂを開孔後に、大気中で温度を３５０℃とし、時間を１時間とする熱処理を行う。熱処理によって、チャネル層２４０を構成するＩＧＺＯ層からソース電極２６０ａおよびドレイン電極２６０ｂのチタン電極２６５、２６７に酸素が移動し、ＩＧＺＯ層が還元される。これにより、チャネル層２４０の両側に低抵抗領域２４０ｂが形成され、２つの低抵抗領域２４０ｂに挟まれたＩＧＺＯ層は高抵抗領域２４０ａとして残る。また、コンタクトホール７１ａ、７１ｂのエッチングによってソース電極２６０ａおよびドレイン電極２６０ｂに生じたダメージが回復され、ＴＦＴ特性が改善される。なお、ＩＧＺＯ層が還元される様子は後述する。
　図２０（ｃ）に示すパッシベーション膜７０の形成から外部配線８０ａ、８０ｂの形成までは、コンタクトホール７１ａ、７１ｂを形成後の熱処理を除き、ＴＦＴ１００の場合と同じであるので、それらの説明を省略する。コンタクトホール７１ａ、７１ｂを形成後の熱処理により、チャネル層２４０の両側には低抵抗領域２４０ｂが形成され、２つの低抵抗領域２４０ｂに挟まれたチャネル層２４０の中央に高抵抗領域２４０ａが残る。このようにして、図１８（ａ）および図１８（ｂ）に示すＴＦＴ３００が形成される。
　図２１は、チャネル層２４０を構成するＩＧＺＯ層が熱処理により還元される様子を示すＴＦＴ３００の拡大断面図である。図２１に示すように、チャネル層２４０を構成するＩＧＺＯ層は、ソース電極２６０ａのチタン電極２６５、２６７の表面および側面と直接接している。熱処理により、ＩＧＺＯ層は、チタン電極２６５、２６７の表面および側面と直接接する領域から還元されるので、チタン電極２６５、２６７と接する領域を基点として低抵抗領域２４０ｂが広がる。
＜４．３　効果＞
　本実施形態によれば、第１の実施形態に係るＴＦＴ１００の場合と同様に、ＴＦＴ３００の電流駆動力を高くすることができる。
＜４．４　変形例＞
　ＴＦＴ３００では、ソース電極２６０ａおよびドレイン電極２６０ｂは、チタン電極２６５、銅電極２６６、チタン電極２６７を順に積層した積層金属膜によって構成されているとした。しかし、積層金属膜には、チタン電極２６５およびチタン電極２６７のうち少なくともいずれか一方のみが含まれていればよい。この場合、チャネル層２４０を構成するＩＧＺＯ層がチタン電極２６５、２６７と接する面積が減少するので、ＩＧＺＯ層が還元される速度が遅くなる。そこで、低抵抗領域２４０ｂの長さΔＬを十分長くするために、熱処理時の温度を高くしたり、処理時間を長くしたりする必要がある。
＜５．第４の実施形態＞
　図２２は、第１から第３の実施形態に係るＴＦＴ１００～３００のいずれかを含む液晶表示装置１の構成を示すブロック図である。図２２に示す液晶表示装置１は、液晶パネル２と、表示制御回路３と、ゲートドライバ４と、ソースドライバ５とを含む。液晶パネル２には、水平方向に延びるｎ本（ｎは１以上の整数）のゲート配線Ｇ１～Ｇｎと、ゲート配線Ｇ１～Ｇｎと交差する方向に延びるｍ本（ｍは１以上の整数）のソース配線Ｓ１～Ｓｍが形成されている。ｉ番目のゲート配線Ｇｉ（ｉは１以上ｎ以下の整数）とｊ番目のソース配線Ｓｊ（ｊは１以上ｍ以下の整数）との交点近傍には、それぞれ画素形成部Ｐｉｊが配置されている。
　表示制御回路３には、液晶表示装置１の外部から水平同期信号や垂直同期信号等の制御信号ＳＣと画像信号ＤＴが供給される。表示制御回路３は、これらの信号に基づき、ゲートドライバ４に対して制御信号ＳＣ１を出力し、ソースドライバ５に対して制御信号ＳＣ２と画像信号ＤＴを出力する。
　ゲートドライバ４はゲート配線Ｇ１～Ｇｎに接続され、ソースドライバ５はソース配線Ｓ１～Ｓｍに接続されている。ゲートドライバ４は、選択状態を示すハイレベルの信号をゲート配線Ｇ１～Ｇｎに順に与える。これにより、ゲート配線Ｇ１～Ｇｎが１本ずつ順に選択される。例えば、ｉ番目のゲート配線Ｇｉが選択されたとき、１行分の画素形成部Ｐｉ１～Ｐｉｍが一括して選択される。ソースドライバ５は、各ソース配線Ｓ１～Ｓｍに対して画像信号ＤＴに応じた信号電圧を与える。これにより、選択された１行分の画素形成部Ｐｉ１～Ｐｉｍに画像信号ＤＴに応じた信号電圧が書き込まれる。このようにして、液晶表示装置１は液晶パネル２に画像を表示する。なお、液晶パネル２を「表示部」といい、ゲートドライバ４およびソースドライバ５をまとめて「駆動回路」ということがある。
　図２３は、液晶パネル２に設けられた画素形成部Ｐｉｊ内のパターン配置を示す平面図である。図２３に示すように、液晶パネル２は、水平方向に延びるｉ番目のゲート配線Ｇｉと、ゲート配線Ｇｉと交差する方向に延びるｊ番目のソース配線Ｓｊと、ゲート配線Ｇｉとソース配線Ｓｊに囲まれた領域に配置された画素形成部Ｐｉｊとを含む。画素形成部Ｐｉｊは、スイッチング素子として機能するＴＦＴとして、図７（ａ）および図７（ｂ）に示すＴＦＴ１００を含む。ＴＦＴ１００のゲート電極２０はゲート配線Ｇｉと電気的に接続されている。ゲート電極２０の上方には、島状のチャネル層４０が形成されている。チャネル層４０の一端は、ソース配線Ｓｊに接続されたソース電極と電気的に接続され、チャネル層４０の他端は、ドレイン電極と電気的に接続されている。さらに、ドレイン電極は、コンタクトホール６を介して画素電極７と接続されている。画素電極７は、対向電極（図示しない）とともに、画像信号ＤＴに応じた信号電圧を所定時間保持する画素容量を構成する。
　液晶パネル２に設けられた各画素形成部Ｐｉｊのスイッチング素子として、駆動電流力が大きなＴＦＴ１００を用いれば、ＴＦＴ１００は、ソース配線Ｓｊから与えられる画像信号ＤＴの信号電圧を、短時間で画素容量に充電できる。これにより、画素形成部Ｐｉｊの数を増やすことができるので、高精細化を図ることが可能になる。
　また、ＴＦＴ１００を用いて、液晶パネル２の額縁にゲートドライバ４およびソースドライバ５を形成することもできる。この場合、ＴＦＴ１００のオン電流が大きいので、ゲートドライバ４およびソースドライバ５の動作速度が速くなり、ハイフレームレート化を実現することができる。また、ゲートドライバ４およびソースドライバ５の回路規模を小さくすることができるので、液晶パネル２の額縁を小さくすることができるとともに、液晶表示装置１の消費電力を低減することができる。
　なお、図２２および図２３では、ＴＦＴ１００を用いた場合について説明したが、ＴＦＴ１００の代わりに、ＴＦＴ２００または３００を用いてもよい。
　また、上述の説明では、ＴＦＴ２１０を液晶表示装置１に適用する場合について説明したが、有機ＥＬ（Electro Luminescence）表示装置に適用することもできる。
　本発明は、アクティブマトリクス型液晶表示装置等のような表示装置に用いられる薄膜トランジスタに適しており、特に、その画素形成部に形成されるスイッチング素子、または、画素形成部を駆動する駆動回路のトランジスタに適している。
　１…液晶表示装置
　２…液晶パネル
　４…ゲートドライバ
　５…ソースドライバ
　２０…ゲート電極
　３０…ゲート絶縁膜
　４０…チャネル層（ＩＧＺＯ層）
　４０ａ、２４０ａ…高抵抗領域
　４０ｂ、２４０ｂ…低抵抗領域
　６０ａ、１６０ａ、２６０ａ…ソース電極
　６０ｂ、１６０ｂ、２６０ｂ…ドレイン電極
　６５、１６５、２６５、２６７…チタン電極
　７１ａ、７１ｂ、１５１ａ、１５１ｂ…コンタクトホール
　１００、２００、３００…薄膜トランジスタ（ＴＦＴ）
　１５０、１５０ｃ…エッチングストッパ層

Claims (16)

  1. 　絶縁基板上に形成された薄膜トランジスタであって、
    　前記絶縁基板上に形成されたゲート電極と、
    　前記ゲート電極を覆うように形成されたゲート絶縁膜と、
    　前記ゲート電極を挟むように、所定の距離を隔てて前記ゲート絶縁膜上に形成されたソース電極およびドレイン電極と、
    　前記ソース電極および前記ドレイン電極によって挟まれた前記ゲート絶縁膜上に形成され、一端および他端が前記ソース電極および前記ドレイン電極とそれぞれ電気的に接続された酸化物半導体層を含むチャネル層とを備え、
    　前記酸化物半導体層は、第１の抵抗値を有する２つの第１の領域と、前記２つの第１の領域によって挟まれ、前記第１の抵抗値よりも高い第２の抵抗値を有する第２の領域とを含み、
    　前記第２の領域の長さは、前記ソース電極の端部と前記ドレイン電極の端部との間の長さよりも短いことを特徴とする、薄膜トランジスタ。
  2. 　前記ゲート電極に所定の電圧が印加されたとき、前記第１の領域の長さが短くなった分だけ前記第２の領域の長さが長くなることを特徴とする、請求項１に記載の薄膜トランジスタ。
  3. 　前記ソース電極および前記ドレイン電極は、前記酸化物半導体層から酸素を奪い取るとともに前記酸化物半導体層に水素を供給する金属からなる金属電極を含み、
    　前記金属電極は、前記酸化物半導体層と直接接していることを特徴とする、請求項１に記載の薄膜トランジスタ。
  4. 　前記ソース電極は前記酸化物半導体層の一端を覆うように形成され、前記ドレイン電極は前記酸化物半導体層の他端を覆うように形成されていることを特徴とする、請求項１に記載の薄膜トランジスタ。
  5. 　前記ソース電極の端部と前記ドレイン電極の端部とによって挟まれた領域の前記酸化物半導体層上に、前記第２の領域を覆うように形成されたエッチングストッパ層をさらに含み、
    　前記ソース電極および前記ドレイン電極は、前記エッチングストッパ層に形成されたコンタクトホールを介して前記チャネル層の前記２つの第１の領域とそれぞれ電気的に接続されていることを特徴とする、請求項４に記載の薄膜トランジスタ。
  6. 　前記酸化物半導体層の一端は前記ソース電極の一端を覆うように形成され、前記酸化物半導体層の他端は前記ドレイン電極の一端を覆うように形成されていることを特徴とする、請求項１に記載の薄膜トランジスタ。
  7. 　前記ソース電極および前記ドレイン電極は、前記酸化物半導体層から酸素を奪い取るとともに前記酸化物半導体層に水素を供給する金属電極を少なくとも１つ含み、複数の金属電極を積層した積層金属電極からなり、
    　前記積層金属電極は、前記複数の金属電極の表面の少なくとも一部が露出されるように形成された階段状の段差を有し、
    　前記酸化物半導体層の一端および他端は、前記階段状の段差を覆うように形成されていることを特徴する、請求項６に記載の薄膜トランジスタ。
  8. 　前記金属電極はチタン電極であることを特徴とする、請求項３または７に記載の薄膜トランジスタ。
  9. 　前記酸化物半導体層は酸化インジウムガリウム亜鉛層であり、前記チタン電極は前記酸化インジウムガリウム亜鉛層と直接接していることを特徴とする、請求項８に記載の薄膜トランジスタ。
  10. 　前記ゲート電極に電圧が印加されたときの前記第２の領域の長さは、前記ソース電極の端部と前記ドレイン電極の端部との間の長さよりも１～３μｍだけ短いことを特徴とする、請求項９に記載の薄膜トランジスタ。
  11. 　前記酸化物半導体層は微結晶酸化物半導体からなることを特徴とする、請求項１に記載の薄膜トランジスタ。
  12. 　絶縁基板上に形成された薄膜トランジスタの製造方法であって、
    　前記絶縁基板上にゲート電極を形成する工程と、
    　前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、
    　前記ゲート絶縁膜上に、酸化インジウムガリウム亜鉛層からなるチャネル層を形成する工程と、
    　前記チャネル層の一端および他端を覆うようにソース電極およびドレイン電極をそれぞれ形成する工程と、
    　前記ソース電極および前記ドレイン電極を形成後に熱処理する工程とを備え、
    　前記熱処理する工程は、温度を２５０℃以上であって３５０℃以下とし、時間を０．５時間以上であって３時間以下とする処理であることを特徴とする、薄膜トランジスタの製造方法。
  13. 　前記ソース電極および前記ドレイン電極を形成後に、パッシベーション膜を形成する工程と、
    　前記パッシベーション膜に、前記ソース電極および前記ドレイン電極にそれぞれ到達するコンタクトホールを開孔する工程とをさらに含み、
    　前記熱処理する工程は、前記パッシベーション膜に前記コンタクトホールを開孔後に行うことを特徴とする、請求項１２に記載の薄膜トランジスタの製造方法。
  14. 　前記ソース電極および前記ドレイン電極を形成する工程は、スパッタリング法を用いて、前記酸化インジウムガリウム亜鉛層の表面にチタン膜を成膜する工程を含み、
    　前記チタン膜を成膜する工程は、前記チタン膜の膜厚と成膜時のパワーを調整して成膜することを特徴とする、請求項１２に記載の薄膜トランジスタの製造方法。
  15. 　画像を表示するアクティブマトリクス型の表示装置であって、
    　複数のゲート配線と、前記複数のゲート配線と交差する複数のソース配線と、前記複数のゲート配線と前記複数のソース配線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを有する表示部と、
    　前記複数の画素形成部を駆動する駆動回路とを備え、
    　前記駆動回路は、請求項１に記載の薄膜トランジスタによって構成されていることを特徴とする、表示装置。
  16. 　前記画素形成部は、対応するゲート配線に印加される信号に応じてオンまたはオフするスイッチング素子を含み、
    　前記スイッチング素子は、請求項１に記載の薄膜トランジスタを含むことを特徴とする、請求項１５に記載の表示装置。
PCT/JP2012/054403 2011-03-01 2012-02-23 薄膜トランジスタおよびその製造方法、並びに表示装置 Ceased WO2012117936A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020137025367A KR20140012693A (ko) 2011-03-01 2012-02-23 박막 트랜지스터 및 그 제조 방법과 표시 장치
CN201280011119.8A CN103403850B (zh) 2011-03-01 2012-02-23 薄膜晶体管及其制造方法以及显示装置
JP2013502269A JP5404963B2 (ja) 2011-03-01 2012-02-23 薄膜トランジスタおよび表示装置
US14/002,211 US9093541B2 (en) 2011-03-01 2012-02-23 Thin film transistor and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-044496 2011-03-01
JP2011044496 2011-03-01

Publications (1)

Publication Number Publication Date
WO2012117936A1 true WO2012117936A1 (ja) 2012-09-07

Family

ID=46757873

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/054403 Ceased WO2012117936A1 (ja) 2011-03-01 2012-02-23 薄膜トランジスタおよびその製造方法、並びに表示装置

Country Status (6)

Country Link
US (1) US9093541B2 (ja)
JP (1) JP5404963B2 (ja)
KR (1) KR20140012693A (ja)
CN (1) CN103403850B (ja)
TW (1) TWI511301B (ja)
WO (1) WO2012117936A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014047980A1 (zh) * 2012-09-26 2014-04-03 深圳市华星光电技术有限公司 薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置
WO2014092440A1 (en) 2012-12-12 2014-06-19 LG Display Co.,Ltd. Thin film transistor, method for manufacturing the same, and display device comprising the same
WO2014103901A1 (en) * 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014136612A1 (ja) * 2013-03-07 2014-09-12 シャープ株式会社 半導体装置およびその製造方法
WO2014174887A1 (ja) * 2013-04-23 2014-10-30 シャープ株式会社 液晶表示装置
WO2014188750A1 (ja) * 2013-05-22 2014-11-27 シャープ株式会社 表示装置および表示制御回路
WO2015001755A1 (ja) * 2013-07-05 2015-01-08 パナソニック株式会社 薄膜トランジスタ素子とその製造方法及び表示装置
JP2015133484A (ja) * 2013-12-12 2015-07-23 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2016122833A (ja) * 2014-11-28 2016-07-07 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、及び該半導体装置を有する表示装置
WO2017150115A1 (ja) * 2016-02-29 2017-09-08 住友金属鉱山株式会社 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ
JP2018137475A (ja) * 2013-03-14 2018-08-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2018201048A (ja) * 2013-04-24 2018-12-20 株式会社半導体エネルギー研究所 半導体装置
JP2020123645A (ja) * 2019-01-30 2020-08-13 日本放送協会 薄膜トランジスタ
JP2022070072A (ja) * 2020-10-26 2022-05-12 株式会社ジャパンディスプレイ 表示装置
EP4160683A3 (en) * 2021-10-01 2023-05-10 LG Display Co., Ltd. Thin-film transistor array substrate and display device

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
US20150214375A1 (en) 2012-09-12 2015-07-30 Sharp Kabushiki Kaisha Circuit substrate, manufacturing method thereof and display device
US20150287799A1 (en) * 2012-09-26 2015-10-08 Sharp Kabushiki Kaisha Semiconductor device, display panel, and semiconductor device manufacturing method
JP6224338B2 (ja) * 2013-04-11 2017-11-01 株式会社半導体エネルギー研究所 半導体装置、表示装置及び半導体装置の作製方法
CN103236440B (zh) * 2013-04-12 2016-02-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
JP2014229814A (ja) * 2013-05-24 2014-12-08 ソニー株式会社 薄膜トランジスタ、表示装置および電子機器
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
EP2911199B1 (en) 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911200B1 (en) 2014-02-24 2020-06-03 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911202B1 (en) 2014-02-24 2019-02-20 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9721973B2 (en) * 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10181573B2 (en) * 2014-07-11 2019-01-15 Lg Display Co., Ltd. Organic light-emitting diode display device and method of fabricating the same
CN104241392B (zh) * 2014-07-14 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN107112049A (zh) 2014-12-23 2017-08-29 3B技术公司 采用薄膜晶体管的三维集成电路
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
KR102179378B1 (ko) * 2015-10-07 2020-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102178473B1 (ko) * 2015-10-07 2020-11-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
JP6832624B2 (ja) * 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
CN114449163A (zh) * 2016-09-01 2022-05-06 迪尤莱特公司 基于焦点目标信息调整焦点的装置和方法
US20190097063A1 (en) * 2017-09-28 2019-03-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Esl tft substrate and fabrication method thereof
KR102716630B1 (ko) 2018-11-22 2024-10-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102658007B1 (ko) 2019-07-30 2024-04-17 삼성디스플레이 주식회사 표시패널, 이에 포함되는 박막 트랜지스터, 및 이의 제조 방법
JP7628423B2 (ja) * 2020-12-01 2025-02-10 株式会社ジャパンディスプレイ 表示装置
KR20230060069A (ko) * 2021-10-27 2023-05-04 에스케이하이닉스 주식회사 멀티 산화물 반도체 채널층들을 가진 반도체 소자 및 그 제조 방법
CN115377203A (zh) * 2022-10-25 2022-11-22 Tcl华星光电技术有限公司 显示面板及其制作方法
US20250040191A1 (en) * 2023-07-25 2025-01-30 Applied Materials, Inc. Engineering metal oxide layer interfaces to improve electronic device stability

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007298602A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP2008072025A (ja) * 2006-09-15 2008-03-27 Canon Inc 電界効果型トランジスタ及びその製造方法
JP2008205469A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP2010161373A (ja) * 2009-01-12 2010-07-22 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える平板表示装置
JP2011009728A (ja) * 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5796760B2 (ja) * 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
JP5642447B2 (ja) 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007298602A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP2008072025A (ja) * 2006-09-15 2008-03-27 Canon Inc 電界効果型トランジスタ及びその製造方法
JP2008205469A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP2010161373A (ja) * 2009-01-12 2010-07-22 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える平板表示装置
JP2011009728A (ja) * 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014047980A1 (zh) * 2012-09-26 2014-04-03 深圳市华星光电技术有限公司 薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置
US9231107B2 (en) 2012-12-12 2016-01-05 Lg Display Co., Ltd. Thin film transistor, method for manufacturing the same, and display device comprising the same
WO2014092440A1 (en) 2012-12-12 2014-06-19 LG Display Co.,Ltd. Thin film transistor, method for manufacturing the same, and display device comprising the same
US9478666B2 (en) 2012-12-12 2016-10-25 Lg Display Co., Ltd. Thin film transistor, method for manufacturing the same, and display device comprising the same
WO2014103901A1 (en) * 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US12148835B2 (en) 2012-12-25 2024-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11705522B2 (en) 2012-12-25 2023-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11049974B2 (en) 2012-12-25 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2020198441A (ja) * 2012-12-25 2020-12-10 株式会社半導体エネルギー研究所 半導体装置
US10672913B2 (en) 2012-12-25 2020-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105027296A (zh) * 2013-03-07 2015-11-04 夏普株式会社 半导体装置及其制造方法
WO2014136612A1 (ja) * 2013-03-07 2014-09-12 シャープ株式会社 半導体装置およびその製造方法
US9812581B2 (en) 2013-03-07 2017-11-07 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN105027296B (zh) * 2013-03-07 2018-11-06 夏普株式会社 半导体装置及其制造方法
JP2018137475A (ja) * 2013-03-14 2018-08-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN105144279A (zh) * 2013-04-23 2015-12-09 夏普株式会社 液晶显示装置
WO2014174887A1 (ja) * 2013-04-23 2014-10-30 シャープ株式会社 液晶表示装置
JP6033414B2 (ja) * 2013-04-23 2016-11-30 シャープ株式会社 液晶表示装置
US20160086559A1 (en) * 2013-04-23 2016-03-24 Sharp Kabushiki Kaisha Liquid crystal display device
US9858878B2 (en) 2013-04-23 2018-01-02 Sharp Kabushiki Kaisha Liquid crystal display device
JP2018201048A (ja) * 2013-04-24 2018-12-20 株式会社半導体エネルギー研究所 半導体装置
WO2014188750A1 (ja) * 2013-05-22 2014-11-27 シャープ株式会社 表示装置および表示制御回路
US10013921B2 (en) 2013-05-22 2018-07-03 Sharp Kabushiki Kaisha Display apparatus and display control circuit
JPWO2015001755A1 (ja) * 2013-07-05 2017-02-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ素子とその製造方法及び表示装置
WO2015001755A1 (ja) * 2013-07-05 2015-01-08 パナソニック株式会社 薄膜トランジスタ素子とその製造方法及び表示装置
US9508866B1 (en) 2013-07-05 2016-11-29 Joled Inc. Thin-film transistor element, method for manufacturing same, and display device
JP2015133484A (ja) * 2013-12-12 2015-07-23 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2016122833A (ja) * 2014-11-28 2016-07-07 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、及び該半導体装置を有する表示装置
WO2017150115A1 (ja) * 2016-02-29 2017-09-08 住友金属鉱山株式会社 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ
JP2020123645A (ja) * 2019-01-30 2020-08-13 日本放送協会 薄膜トランジスタ
JP2022070072A (ja) * 2020-10-26 2022-05-12 株式会社ジャパンディスプレイ 表示装置
JP7520690B2 (ja) 2020-10-26 2024-07-23 株式会社ジャパンディスプレイ 表示装置
EP4160683A3 (en) * 2021-10-01 2023-05-10 LG Display Co., Ltd. Thin-film transistor array substrate and display device

Also Published As

Publication number Publication date
US9093541B2 (en) 2015-07-28
TWI511301B (zh) 2015-12-01
JP5404963B2 (ja) 2014-02-05
US20140035478A1 (en) 2014-02-06
CN103403850A (zh) 2013-11-20
KR20140012693A (ko) 2014-02-03
JPWO2012117936A1 (ja) 2014-07-07
TW201244111A (en) 2012-11-01
CN103403850B (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
JP5404963B2 (ja) 薄膜トランジスタおよび表示装置
US9236496B2 (en) Thin film transistor and display device
KR101280649B1 (ko) 반도체 장치 및 그 제조 방법
JP6101357B2 (ja) 半導体装置およびその製造方法
CN104508808B (zh) 半导体装置及其制造方法
US9240491B2 (en) Semiconductor device and method for manufacturing same
JP5315468B2 (ja) アクティブマトリクス基板の製造方法、表示パネル、及び表示装置
US20120199891A1 (en) Semiconductor device and method for manufacturing same
JP6330207B2 (ja) 表示装置及び薄膜トランジスタ基板
CN101414638B (zh) 显示装置和显示装置的制造方法
JP2019078788A (ja) 有機ｅｌ表示装置およびアクティブマトリクス基板
WO2016098651A1 (ja) 半導体装置、その製造方法、および半導体装置を備えた表示装置
KR102454384B1 (ko) 산화물 박막 트랜지스터와 그를 포함하는 표시 장치 및 그 제조방법
WO2012169397A1 (ja) 薄膜トランジスタ、その製造方法、および表示素子
WO2013065600A1 (ja) 薄膜トランジスタ、その製造方法、および表示装置
WO2012169388A1 (ja) Ｔｆｔ基板およびその製造方法
CN104380474B (zh) 半导体装置及其制造方法
CN106997903A (zh) 薄膜晶体管及其制作方法
US20150048360A1 (en) Semiconductor device and semiconductor device manufacturing method
JP6311900B2 (ja) 薄膜トランジスタ基板の製造方法
KR102870475B1 (ko) 반도체 장치
JP2023149086A (ja) 半導体装置の製造方法
JP2023149085A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12751881

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013502269

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14002211

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20137025367

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 12751881

Country of ref document: EP

Kind code of ref document: A1