WO2014047980A1 - 薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置 - Google Patents

薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置 Download PDF

Info

Publication number
WO2014047980A1
WO2014047980A1 PCT/CN2012/082817 CN2012082817W WO2014047980A1 WO 2014047980 A1 WO2014047980 A1 WO 2014047980A1 CN 2012082817 W CN2012082817 W CN 2012082817W WO 2014047980 A1 WO2014047980 A1 WO 2014047980A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
oxide
film transistor
active device
semiconductor layer
Prior art date
Application number
PCT/CN2012/082817
Other languages
English (en)
French (fr)
Inventor
江政隆
陈柏林
Original Assignee
深圳市华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电技术有限公司 filed Critical 深圳市华星光电技术有限公司
Priority to US13/806,740 priority Critical patent/US8865517B2/en
Publication of WO2014047980A1 publication Critical patent/WO2014047980A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Definitions

  • Thin film transistor active device manufacturing method and fabricated thin film transistor active device
  • the present invention relates to the field of flat panel displays, and more particularly to a method for fabricating a thin film transistor active device and a thin film transistor active device. Background technique
  • the active matrix flat panel display has many advantages such as thin body, power saving, no radiation, etc., and has been widely used.
  • Most of the flat panel display devices on the market are backlight type liquid crystal display devices, which include a liquid crystal display panel and a backlight module.
  • the working principle of the liquid crystal display panel is to place liquid crystal molecules in two parallel glass substrates, to control the liquid crystal molecules to change direction by turning on or off the glass substrate, and to refract light of the backlight module to produce a picture.
  • the liquid crystal display panel comprises a CF (Color Filter) substrate, a TFT (Thin Film Transistor) board, a liquid crystal (LC, Liquid Crystal) sandwiched between the color filter substrate and the thin film transistor substrate, and a sealant frame.
  • Sealant composition
  • the molding process generally includes: front array (Array) process (film, yellow, etching and stripping), middle cell (cell) process (TFT substrate and CF substrate bonding) and rear module Assembly process (drive IC and printed circuit board are pressed together).
  • the front Array process mainly forms a TFT substrate to control the movement of liquid crystal molecules; the middle Cell process mainly adds liquid crystal between the TFT substrate and the CF substrate; the rear module assembly process is mainly to drive the IC to press and print the circuit.
  • the integration of the plates drives the liquid crystal molecules to rotate, displaying images.
  • the thin film transistor substrate generally includes a glass substrate and a thin film transistor formed on the glass substrate, and the thin film transistor is formed on the glass substrate by at least six mask processes.
  • FIG. 1A to FIG. 1F it is a process flow diagram of a thin film transistor in the prior art.
  • IGZO Indium Gallium Zinc Oxide
  • TFT oxide thin film transistor
  • a gate electrode (GE) 101 is first formed on the substrate 100; then a gate insulating layer (GI layer) 102 is covered on the gate electrode 101, and is gated.
  • GE gate electrode
  • GI layer gate insulating layer
  • An oxide semiconductor layer specifically an IGZO (Indium Gallium Zinc Oxide) layer 103, is formed on the insulating layer 102.
  • a first protective layer (ES layer) 104 an ES layer is formed on the IGZO layer 103.
  • ES layer Usually obtained by chemical vapor deposition (CVD) using a precursor material; then sputtering a metal layer to form a source 105 and a drain 106, the metal layer forming a source 105 and a drain
  • the electrode 106 is also connected to the IGZO layer 103 as a wiring material.
  • the prior art generally deposits metal on the IGZO layer 103, and forms a source 105 and a drain 106 by etching, respectively.
  • the metal used for the gate is generally copper (Cu). , aluminum (A1), molybdenum (Mo), titanium (Ti) or a laminated structure thereof; subsequently covering the source 105 and the drain 106 with a second protective layer (PV layer) 107, etching the channel, and finally An ITO (Indium Tin Oxides) layer 108 is formed, and thus, a gate electrode 101, a gate insulating layer 102, an IGZO layer 103, a first protective layer 104, a source 105, and a drain 106 are formed mainly.
  • a thin film transistor active device composed of a second protective layer 107 and an ITO layer 108.
  • An object of the present invention is to provide a method for fabricating a thin film transistor active device, which simplifies the production process and reduces the production cost.
  • Another object of the present invention is to provide a thin film transistor active device which is simple in process and low in cost.
  • the present invention provides a method for fabricating a thin film transistor active device, comprising the following steps:
  • Step 1 providing a substrate
  • Step 2 forming a gate on the substrate by sputtering and a mask process
  • Step 3 forming a gate insulating layer by chemical vapor deposition on the gate
  • Step 4 forming an oxide semiconductor layer on the gate insulating layer by sputtering and a mask process;
  • Step 5 forming a first protective layer on the oxide semiconductor layer by chemical vapor deposition, and sputtering on the first protective layer
  • the process forms a metal layer, and forms a data line electrode through a photomask process; a protective layer, 'and passes light; the process forms a first: 'second and third bridging holes, the first bridge: the hole is located at the data line electrode Upper, the second and third bridge holes are located at two ends of the oxide semiconductor layer;
  • Step 7 Form a transparent conductive layer on the second protective layer by sputtering, and pattern the transparent conductive layer by a mask process, and the transparent conductive layer partially oxidizes the data line electrode through the first and second bridge holes.
  • the semiconductor layer is electrically connected, and the other portion is electrically connected to the oxide semiconductor layer through the third bridge hole to form a pixel electrode, thereby preparing a thin film transistor active device.
  • the substrate is a glass or plastic substrate.
  • the gate electrode is formed by sputtering, a photomask process from copper, aluminum, molybdenum, titanium or a stacked structure thereof.
  • the gate insulating layer is a silicon oxide or silicon nitride layer.
  • the oxide semiconductor layer contains at least one of zinc oxide, tin oxide, indium oxide, and gallium oxide.
  • the metal layer is formed by sputtering from copper, aluminum, molybdenum, titanium or a laminated structure thereof.
  • the transparent conductive layer is one of an indium tin oxide layer, an indium zinc oxide layer, an aluminum zinc oxide layer or a zinc oxide gallium layer or a laminate thereof.
  • the present invention also provides a method for fabricating a thin film transistor active device, comprising the following steps: Step 1. Providing a substrate;
  • Step 2 forming a gate on the substrate by sputtering and a mask process
  • Step 3 forming a gate insulating layer by chemical vapor deposition on the gate
  • Step 4 forming an oxide semiconductor layer on the gate insulating layer by sputtering and a mask process;
  • Step 5 forming a first protective layer on the oxide semiconductor layer by chemical vapor deposition, and sputtering on the first protective layer
  • the process forms a metal layer, and forms a data line electrode through a photomask process; a protective layer, 'and passes light; the process forms a first: second and third bridge holes, the first bridge: the hole is located on the data line electrode
  • the second and third bridge holes are located at both ends of the oxide semiconductor layer;
  • Step 7 Form a transparent conductive layer on the second protective layer by sputtering, and pattern the transparent conductive layer by a mask process, and the transparent conductive layer partially oxidizes the data line electrode through the first and second bridge holes.
  • the semiconductor layer is electrically connected, and the other portion is electrically connected to the oxide semiconductor layer through the third bridge hole to form a pixel electrode, thereby preparing a thin film transistor active device; wherein the substrate is a glass or plastic substrate;
  • the gate electrode is formed by sputtering, a photomask process from copper, aluminum, molybdenum, titanium or a laminated structure thereof;
  • the gate insulating layer is a silicon oxide or silicon nitride layer
  • the oxide semiconductor layer contains at least one of zinc oxide, tin oxide, indium oxide, and gallium oxide;
  • the metal layer is formed by sputtering from copper, aluminum, molybdenum, titanium or a laminated structure thereof; wherein the transparent conductive layer is an indium tin oxide layer, an indium zinc oxide layer, an aluminum zinc oxide layer or a zinc gallium oxide layer One of them or a laminate thereof.
  • the present invention also provides a thin film transistor active device, comprising: a substrate, a gate formed on the substrate, a gate insulating layer formed on the gate, an oxide semiconductor layer formed on the gate insulating layer, formed on a first protective layer on the oxide semiconductor layer, a data line electrode formed on the first protective layer, a second protective layer and a shape formed on the first protective layer and the data line electrode Forming a transparent conductive layer on the second protective layer, forming first, second, and third bridge holes on the second protective layer, wherein the first bridge hole is located on the data line electrode, The second and third bridge holes are located at two ends of the oxide semiconductor layer, and the transparent conductive layer partially electrically connects the data line electrode and the oxide semiconductor layer through the first and second bridge holes, and the other part passes through the third bridge hole. Electrically connected to the oxide semiconductor layer to form a pixel electrode.
  • the oxide semiconductor layer contains at least one of zinc oxide, tin oxide, indium oxide, and gallium oxide.
  • the transparent conductive layer is one of an indium tin oxide layer, an indium zinc oxide layer, an aluminum zinc oxide layer or a zinc oxide gallium layer or a laminate thereof.
  • the method for fabricating a thin film transistor active device and the thin film transistor active device provided by the present invention form a second and third bridge on the oxide semiconductor layer by forming a first bridge hole on the data line electrode a hole, and electrically connecting the data line electrode and the oxide semiconductor layer through a partially transparent conductive layer, and another part of the transparent conductive layer is electrically connected to the oxide semiconductor layer through the third bridge hole to form a pixel electrode, thereby reducing a mask process, and further
  • the production process of the thin film transistor active device is simplified, and the production cost is reduced.
  • FIG. 1A to FIG. 1F are flowcharts showing a process for fabricating a TFT substrate by using a six-mask process
  • FIG. 2 is a flow chart showing a method for fabricating a thin film transistor active device according to the present invention
  • 3A to 3E are process flow diagrams of a method for fabricating a thin film transistor active device according to the present invention.
  • Figure 4 is a top perspective view of Figure 3E. detailed description
  • the present invention provides a method for fabricating a thin film transistor active device, including the following steps: Step 1. Provide a substrate 20.
  • the substrate 20 is a transparent substrate, preferably a glass or plastic substrate.
  • Step 2 The gate electrode 22 is formed on the first substrate 20 by sputtering and a mask process.
  • the gate electrode 22 is formed by a sputtering and mask process by copper (Cu), aluminum (A1), molybdenum (Mo), titanium (Ti) or a stacked structure thereof, wherein the photomask process comprises coating a photoresist material. Fabric, exposure, development and etching processes.
  • Step 3 Forming a gate insulating layer (GI layer) by chemical vapor deposition on the gate electrode 22
  • the gate insulating layer 23 is a silicon oxide (SiO x ) or silicon nitride (SiN x ) layer which is formed on the gate electrode 22 by chemical vapor deposition.
  • Step 4 Forming an oxide semiconductor layer on the gate insulating layer 23 by sputtering and a mask process
  • the oxide semiconductor layer 24 contains at least one of zinc oxide (ZnO x ), tin oxide (SnO x ), indium oxide (InO x ), and gallium oxide (GaO x ).
  • Step 5 Forming a first protective layer by chemical vapor deposition on the oxide semiconductor layer 24.
  • a metal layer is formed on the first protective layer 25 by a sputtering process, and the data line electrode 26 is formed by a photomask process.
  • the metal layer is formed on the first protective layer 25 by sputtering from copper (Cu), aluminum (A1), molybdenum (Mo), titanium (Ti) or a laminated structure thereof, and the data line electrode 26 is formed by a photomask process. .
  • Step 6 Form a second protective layer 27 on the first protective layer 25 and the data line electrode 26 by chemical vapor deposition, and form first, second and third bridge holes 272, 274, 276 through the mask process.
  • the first bridge hole 272 is located on the data line electrode 26, and the second and third bridge holes 274, 276 are located at both ends of the oxide semiconductor layer 24.
  • Step 7 Form a transparent conductive layer 28 on the second protective layer 27 by sputtering, and pattern the transparent conductive layer 28 by a mask process.
  • the transparent conductive layer 28 partially passes through the first and second bridge holes 272.
  • the data line electrode 26 is electrically connected to the oxide semiconductor layer 24, and the other portion is electrically connected to the oxide semiconductor layer 24 through the third bridge hole 276 to form the pixel electrode 29, thereby producing a thin film transistor active device.
  • the transparent conductive layer 28 is one of an indium tin oxide (ITO) layer, an indium zinc oxide (IZO) layer, an aluminum zinc oxide (AZO) layer, or a zinc gallium oxide (GZO) layer or a laminate thereof.
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • AZO aluminum zinc oxide
  • GZO zinc gallium oxide
  • the present invention further provides a thin film transistor active device, including: a substrate 20, a gate electrode 22 formed on the substrate 20, and a gate insulating layer 23 formed on the gate electrode 22, formed on An oxide semiconductor layer 24 on the gate insulating layer 23 is formed on the oxide a first protective layer 25 on the semiconductor layer 24, a data line electrode 26 formed on the first protective layer 25, a second protective layer 27 formed on the first protective layer 25 and the data line electrode 26, and formed thereon a transparent conductive layer 28 on the second protective layer 27, on the second protective layer 27, first, second and third bridge holes 272, 274, 276 are formed, and the first bridge hole 272 is located on the data line On the electrode 26, the second and third bridging holes 274, 276 are located at two ends of the oxide semiconductor layer 24, and the transparent conductive layer 28 partially passes the data line electrodes through the first and second bridging holes 272, 274. 26 is electrically connected to the oxide semiconductor layer 24, and the other portion is electrically connected to the oxide semiconductor layer 24 through the third bridge hole 2
  • the oxide semiconductor layer 24 contains at least one of zinc oxide (ZnO x ), tin oxide (SnO x ), indium oxide ( ⁇ ), and gallium oxide (GaO x ).
  • the transparent conductive layer 28 is one of an indium tin oxide (ITO) layer, an indium zinc oxide (IZO) layer, an aluminum zinc oxide (AZO) layer, or a zinc gallium oxide (GZO) layer or a laminate thereof.
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • AZO aluminum zinc oxide
  • GZO zinc gallium oxide
  • the method for fabricating a thin film transistor active device and the thin film transistor active device provided by the present invention form a second and third bridge hole on the oxide semiconductor layer by forming a first bridge hole on the data line electrode And electrically connecting the data line electrode and the oxide semiconductor layer through a partially transparent conductive layer, and another part of the transparent conductive layer is electrically connected to the oxide semiconductor layer through the third bridge hole to form a pixel electrode, thereby reducing a mask process, thereby simplifying
  • the production process of the liquid crystal display panel reduces the production cost.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置，包括：步骤1，提供一基板（20）；步骤2，在基板（20）上通过溅射及光罩方法形成栅极（22）；步骤3，在栅极（22）上通过化学气相沉积形成栅极绝缘层（23）；步骤4，在栅极绝缘层（23）上通过溅射及光罩形成氧化物半导体层（24）；步骤5，在氧化物半导体层（25）上通过化学气相沉积形成第一保护层（25），在第一保护层（25）上通过溅射形成金属层，并通过光罩形成资料线电极（26）；步骤6，在第一保护层（25）及资料线电极上通过化学气相沉积形成第二保护层（27），并通过光罩形成第一、第二和第三桥接孔（272，274，276）；步骤7，在第二保护层（27）上通过溅射形成透明导电层（28），并通过光罩图案化透明导电层（28），制得薄膜晶体管主动装置。

Description

薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装」 技术领域
本发明涉及平面显示器领域， 尤其涉及一种薄膜晶体管主动装置的制 作方法及制作的薄膜晶体管主动装置。 背景技术
主动矩阵平面显示器具有机身薄、 省电、 无辐射等众多优点， 得到了 广泛的应用。 现有市场上的平面显示器装置大部分为背光型液晶显示装 置， 其包括液晶显示面板及背光模组 ( backlight module ) 。 液晶显示面板 的工作原理是在两片平行的玻璃基板当中放置液晶分子， 通过玻璃基板通 电与否来控制液晶分子改变方向， 将背光模组的光线折射出来产生画面。
通常液晶显示面板由彩膜 （CF , Color Filter )基板、 薄膜晶体管基 ( TFT, Thin Film Transistor)板、 夹于彩膜基板与薄膜晶体管基板之间的液 晶 （LC, Liquid Crystal )及密封胶框 ( Sealant )组成， 其成型工艺一般包 括： 前段阵列 （Array ) 制程 （薄膜、 黄光、 蚀刻及剥膜） 、 中段成盒 ( Cell )制程（TFT基板与 CF基板贴合）及后段模组组装制程（驱动 IC 与印刷电路板压合） 。 其中， 前段 Array制程主要是形成 TFT基板， 以便 于控制液晶分子的运动； 中段 Cell制程主要是在 TFT基板与 CF基板之间 添加液晶； 后段模组组装制程主要是驱动 IC压合与印刷电路板的整合， 进而驱动液晶分子转动， 显示图像。
所述薄膜晶体管基板一般包括玻璃基板及形成于玻璃基板上的薄膜晶 体管， 所述薄膜晶体管通过至少六道光罩制程形成于玻璃基板上。
参见图 1A 至图 1F , 其为现有技术中薄膜晶体管的制程流程图。 IGZO(Indium Gallium Zinc Oxide)为氧化铟镓锌的缩写， 它是一种氧化物薄 膜晶体管 （TFT )技术， 是指在薄膜晶体管的栅极绝缘层之上， 设置一层 金属氧化物主动层， 是一种基于 TFT驱动的技术。 按照图 1A至图 1F所 示的制程流程图， 首先在基板 100 上形成栅极电极（GE ) 101 ; 接下来在 栅极电极 101上覆盖栅极绝缘层 （GI层） 102, 并在栅极绝缘层 102上形 成一层氧化物半导体层， 具体为 IGZO ( Indium Gallium Zinc Oxide, 铟镓 锌氧化物）层 103; 接下来在 IGZO层 103 上形成第一保护层（ES层） 104, ES 层通常是使用前体物质进行化学气相沉积（CVD ) 来获得； 然后 溅射金属层， 以形成源极 105及漏极 106, 该金属层除形成源极 105及漏 极 106, 还作为布线材料连接至 IGZO层 103 , 现有制程一般是将金属沉积 于 IGZO层 103上， 并利用蚀刻分别形成源极 105和漏极 106, 其釆用的 金属一般为铜 （Cu ) 、 铝 （A1 ) 、 钼 （Mo ) 、 钛（Ti ) 或其层叠结构； 接下来在源极 105及漏极 106上覆盖第二保护层 （PV层） 107, 并蚀刻沟 道， 最后在形成 ITO ( Indium Tin Oxides, 铟锡金属氧化物）层 108, 至 此， 形成了主要由栅极电极 101、 栅极绝缘层 102、 IGZO层 103、 第一保 护层 104、 源极 105、 漏极 106、 第二保护层 107及 ITO层 108等组成的 薄膜晶体管主动装置。 发明内容
本发明的目的在于提供一种薄膜晶体管主动装置的制作方法， 其有效 简化了生产制程， 降低了生产成本。
本发明的另一目的在于提供一种薄膜晶体管主动装置， 其制程简单， 成本低。
为实现上述目的， 本发明提供一种薄膜晶体管主动装置的制作方法， 包括以下步骤：
步骤 1、 提供一基板；
步骤 2、 在基板上通过溅射及光罩制程形成栅极；
步骤 3、 在栅极上通过化学气相沉积形成栅极绝缘层；
步骤 4、 在栅极绝缘层上通过溅射及光罩制程形成氧化物半导体层； 步骤 5、 在氧化物半导体层上通过化学气相沉积形成第一保护层， 在 第一保护层上通过溅射制程形成金属层， 并通过光罩制程形成资料线电 极； 护层,' 并通过光;制程形成第一:'第二与第三桥接孔， 所述第一桥:孔位 于所述资料线电极上， 所述第二与第三桥接孔位于氧化物半导体层的两 端；
步骤 7、 在第二保护层上通过溅射形成透明导电层， 并通过光罩制程 图案化该透明导电层， 所述透明导电层一部分通过该第一与第二桥接孔将 资料线电极与氧化物半导体层电性连接， 另一部分通过第三桥接孔电性连 接于氧化物半导体层， 形成像素电极， 进而制得薄膜晶体管主动装置。
所述基板为玻璃或塑胶基板。
所述栅极由铜、 铝、 钼、 钛或其层叠结构通过溅射及光罩制程形成。 所述栅极绝缘层为氧化硅或氮化硅层。 所述氧化物半导体层含有氧化锌、 氧化锡、 氧化铟及氧化镓中至少一 种。
所述金属层由铜、 铝、 钼、 钛或其层叠结构通过溅射形成。
所述透明导电层为氧化铟锡层、 氧化铟锌层、 氧化铝锌层或氧化锌镓 层其中之一或其叠层。
本发明还提供一种薄膜晶体管主动装置的制作方法， 包括以下步骤： 步骤 1、 提供一基板；
步骤 2、 在基板上通过溅射及光罩制程形成栅极；
步骤 3、 在栅极上通过化学气相沉积形成栅极绝缘层；
步骤 4、 在栅极绝缘层上通过溅射及光罩制程形成氧化物半导体层； 步骤 5、 在氧化物半导体层上通过化学气相沉积形成第一保护层， 在 第一保护层上通过溅射制程形成金属层， 并通过光罩制程形成资料线电 极； 护层,' 并通过光;制程形成第一： 第二与第三桥接孔， 所述第一桥:孔位 于所述资料线电极上， 所述第二与第三桥接孔位于氧化物半导体层的两 端；
步骤 7、 在第二保护层上通过溅射形成透明导电层， 并通过光罩制程 图案化该透明导电层， 所述透明导电层一部分通过该第一与第二桥接孔将 资料线电极与氧化物半导体层电性连接， 另一部分通过第三桥接孔电性连 接于氧化物半导体层， 形成像素电极， 进而制得薄膜晶体管主动装置； 其中， 所述基板为玻璃或塑胶基板；
其中， 所述栅极由铜、 铝、 钼、 钛或其层叠结构通过溅射及光罩制程 形成；
其中， 所述栅极绝缘层为氧化硅或氮化硅层；
其中， 所述氧化物半导体层含有氧化锌、 氧化锡、 氧化铟及氧化镓中 至少一种；
其中， 所述金属层由铜、 铝、 钼、 钛或其层叠结构通过溅射形成； 其中， 所述透明导电层为氧化铟锡层、 氧化铟锌层、 氧化铝锌层或氧 化锌镓层其中之一或其叠层。
本发明还提供一种薄膜晶体管主动装置， 包括： 基板、 形成于该基板 上的栅极、 形成于栅极上的栅极绝缘层、 形成于栅极绝缘层上的氧化物半 导体层、 形成于该氧化物半导体层上的第一保护层、 形成于该第一保护层 上的资料线电极、 形成于该第一保护层与资料线电极上的第二保护层及形 成于该第二保护层上的透明导电层， 所述第二保护层上形成有第一、 第二 与第三桥接孔， 所述第一桥接孔位于所述资料线电极上， 所述第二与第三 桥接孔位于氧化物半导体层的两端， 所述透明导电层一部分通过该第一与 第二桥接孔将资料线电极与氧化物半导体层电性连接， 另一部分通过第三 桥接孔电性连接于氧化物半导体层， 形成像素电极。
所述氧化物半导体层含有氧化锌、 氧化锡、 氧化铟及氧化镓中至少一 种。
所述透明导电层为氧化铟锡层、 氧化铟锌层、 氧化铝锌层或氧化锌镓 层其中之一或其叠层。
本发明的有益效果： 本发明提供的薄膜晶体管主动装置的制作方法及 制作的薄膜晶体管主动装置， 通过在资料线电极上形成第一桥接孔， 在氧 化物半导体层上形成第二与第三桥接孔， 并通过部分透明导电层将资料线 电极与氧化物半导体层电性连接， 另一部分透明导电层通过第三桥接孔电 性连接于氧化物半导体层形成像素电极， 减少一道光罩制程， 进而简化了 薄膜晶体管主动装置的生产制程， 降低了生产成本。
为了能更进一步了解本发明的特征以及技术内容， 请参阅以下有关本 发明的详细说明与附图， 然而附图仅提供参考与说明用， 并非用来对本发 明加以限制。 附图说明
下面结合附图， 通过对本发明的具体实施方式详细描述， 将使本发明 的技术方案及其它有益效果显而易见。
附图中，
图 1A至图 1F为现有用六道光罩制程制得 TFT基板的制程流程图； 图 2为本发明薄膜晶体管主动装置的制作方法的流程图；
图 3A 至图 3E 为本发明薄膜晶体管主动装置的制作方法的制程流程 图；
图 4为图 3E的俯视透视图。 具体实施方式
为更进一步阐述本发明所釆取的技术手段及其效果， 以下结合本发明 的优选实施例及其附图进行详细描述。
请参阅图 2 至图 4, 本发明提供一种薄膜晶体管主动装置的制作方 法， 包括以下步骤： 步骤 1、 提供一基板 20。
所述基板 20为透明基板， 优选玻璃或塑胶基板。
步骤 2、 在第一基板 20上通过溅射及光罩制程形成栅极 22。
所述栅极 22 由铜 （Cu ) 、 铝 （A1 ) 、 钼 （Mo ) 、 钛（Ti )或其层叠 结构通过溅射及光罩制程形成， 其中， 所述光罩制程包括光阻材料涂布、 曝光、 显影及蚀刻等制程。
步骤 3、 在栅极 22 上通过化学气相沉积形成栅极绝缘层 （GI 层）
23。
所述栅极绝缘层 23为氧化硅（SiOx )或氮化硅（SiNx )层， 其通过化 学气相沉积形成于栅极 22上。
步骤 4、 在栅极绝缘层 23上通过溅射及光罩制程形成氧化物半导体层
24。
所述氧化物半导体层 24含有氧化锌（ZnOx ) 、 氧化锡（SnOx ) 、 氧 化铟 （InOx )及氧化镓（GaOx ) 中至少一种。
步骤 5、 在氧化物半导体层 24 上通过化学气相沉积形成第一保护层
25 , 在第一保护层 25 上通过溅射制程形成金属层， 并通过光罩制程形成 资料线电极 26。
所述金属层由铜 （Cu ) 、 铝 （A1 ) 、 钼 （Mo ) 、 钛（Ti ) 或其层叠 结构通过溅射形成于第一保护层 25 上， 并通过光罩制程形成资料线电极 26。
步骤 6、 在第一保护层 25及资料线电极 26上通过化学气相沉积形成 第二保护层 27 , 并通过光罩制程形成第一、 第二与第三桥接孔 272、 274、 276, 所述第一桥接孔 272位于所述资料线电极 26上， 所述第二与 第三桥接孔 274、 276位于氧化物半导体层 24的两端。
步骤 7、 在第二保护层 27上通过溅射形成透明导电层 28, 并通过光 罩制程图案化该透明导电层 28, 所述透明导电层 28—部分通过该第一与 第二桥接孔 272、 274将资料线电极 26与氧化物半导体层 24 电性连接， 另一部分通过第三桥接孔 276电性连接于氧化物半导体层 24, 形成像素电 极 29, 进而制得薄膜晶体管主动装置。
所述透明导电层 28 为氧化铟锡（ITO )层、 氧化铟锌（IZO )层、 氧 化铝锌（AZO )层或氧化锌镓（GZO )层其中之一或其叠层。
请参阅图 3A 至图 4, 本发明还提供一种薄膜晶体管主动装置， 包 括： 基板 20、 形成于该基板 20上的栅极 22、 形成于栅极 22上的栅极绝 缘层 23、 形成于栅极绝缘层 23上的氧化物半导体层 24、 形成于该氧化物 半导体层 24上的第一保护层 25、 形成于该第一保护层 25上的资料线电极 26、 形成于该第一保护层 25与资料线电极 26上的第二保护层 27及形成 于该第二保护层 27 上的透明导电层 28, 所述第二保护层 27 上形成有第 一、 第二与第三桥接孔 272、 274、 276, 所述第一桥接孔 272位于所述资 料线电极 26上， 所述第二与第三桥接孔 274、 276位于氧化物半导体层 24 的两端， 所述透明导电层 28—部分通过该第一与第二桥接孔 272、 274将 资料线电极 26与氧化物半导体层 24电性连接， 另一部分通过第三桥接孔 276电性连接于氧化物半导体层 24, 形成像素电极 29。
所述氧化物半导体层 24含有氧化锌（ZnOx ) 、 氧化锡（SnOx ) 、 氧 化铟 （ Ιηθχ )及氧化镓（ GaOx ) 中至少一种。
所述透明导电层 28 为氧化铟锡（ITO )层、 氧化铟锌（IZO )层、 氧 化铝锌（AZO )层或氧化锌镓（GZO )层其中之一或其叠层。
综上所述， 本发明提供的薄膜晶体管主动装置的制作方法及制作的薄 膜晶体管主动装置， 通过在资料线电极上形成第一桥接孔， 在氧化物半导 体层上形成第二与第三桥接孔， 并通过部分透明导电层将资料线电极与氧 化物半导体层电性连接， 另一部分透明导电层通过第三桥接孔电性连接于 氧化物半导体层形成像素电极， 减少一道光罩制程， 进而简化了液晶显示 面板的生产制程， 降低了生产成本。
以上所述， 对于本领域的普通技术人员来说， 可以根据本发明的技术 方案和技术构思作出其他各种相应的改变和变形， 而所有这些改变和变形 都应属于本发明权利要求的保护范围。

Claims

权 利 要 求
1、 一种薄膜晶体管主动装置的制作方法， 包括以下步骤：
步骤 1、 提供一基板；
步骤 2、 在基板上通过溅射及光罩制程形成栅极；
步骤 3、 在栅极上通过化学气相沉积形成栅极绝缘层；
步骤 4、 在栅极绝缘层上通过溅射及光罩制程形成氧化物半导体层； 步骤 5、 在氧化物半导体层上通过化学气相沉积形成第一保护层， 在 第一保护层上通过溅射制程形成金属层， 并通过光罩制程形成资料线电 极； 护层,' 并通过光;制程形成第一：'第二与第三桥接孔， 所述第一桥：孔位 于所述资料线电极上， 所述第二与第三桥接孔位于氧化物半导体层的两 端；
步骤 7、 在第二保护层上通过溅射形成透明导电层， 并通过光罩制程 图案化该透明导电层， 所述透明导电层一部分通过该第一与第二桥接孔将 资料线电极与氧化物半导体层电性连接， 另一部分通过第三桥接孔电性连 接于氧化物半导体层， 形成像素电极， 进而制得薄膜晶体管主动装置。
2、 如权利要求 1 所述的薄膜晶体管主动装置的制作方法， 其中， 所 述基板为玻璃或塑胶基板。
3、 如权利要求 1 所述的薄膜晶体管主动装置的制作方法， 其中， 所 述栅极由铜、 铝、 钼、 钛或其层叠结构通过溅射及光罩制程形成。
4、 如权利要求 1 所述的薄膜晶体管主动装置的制作方法， 其中， 所 述栅极绝缘层为氧化硅或氮化硅层。
5、 如权利要求 1 所述的薄膜晶体管主动装置的制作方法， 其中， 所 述氧化物半导体层含有氧化锌、 氧化锡、 氧化铟及氧化镓中至少一种。
6、 如权利要求 1 所述的薄膜晶体管主动装置的制作方法， 其中， 所 述金属层由铜、 铝、 钼、 钛或其层叠结构通过溅射形成。
7、 如权利要求 1 所述的薄膜晶体管主动装置的制作方法， 其中， 所 述透明导电层为氧化铟锡层、 氧化铟锌层、 氧化铝锌层或氧化锌镓层其中 之一或其叠层。
8、 一种薄膜晶体管主动装置的制作方法， 包括以下步骤：
步骤 1、 提供一基板； 步骤 2、 在基板上通过溅射及光罩制程形成栅极；
步骤 3、 在栅极上通过化学气相沉积形成栅极绝缘层；
步骤 4、 在栅极绝缘层上通过溅射及光罩制程形成氧化物半导体层； 步骤 5、 在氧化物半导体层上通过化学气相沉积形成第一保护层， 在 第一保护层上通过溅射制程形成金属层， 并通过光罩制程形成资料线电 极； 护层,' 并通过光;制程形成第一：'第二与第三桥接孔， 所述第一桥：孔位 于所述资料线电极上， 所述第二与第三桥接孔位于氧化物半导体层的两 端；
步骤 7、 在第二保护层上通过溅射形成透明导电层， 并通过光罩制程 图案化该透明导电层， 所述透明导电层一部分通过该第一与第二桥接孔将 资料线电极与氧化物半导体层电性连接， 另一部分通过第三桥接孔电性连 接于氧化物半导体层， 形成像素电极， 进而制得薄膜晶体管主动装置； 其中， 所述基板为玻璃或塑胶基板；
其中， 所述栅极由铜、 铝、 钼、 钛或其层叠结构通过溅射及光罩制程 形成；
其中， 所述栅极绝缘层为氧化硅或氮化硅层；
其中， 所述氧化物半导体层含有氧化锌、 氧化锡、 氧化铟及氧化镓中 至少一种；
其中， 所述金属层由铜、 铝、 钼、 钛或其层叠结构通过溅射形成； 其中， 所述透明导电层为氧化铟锡层、 氧化铟锌层、 氧化铝锌层或氧 化锌镓层其中之一或其叠层。
9、 一种薄膜晶体管主动装置， 包括： 基板、 形成于该基板上的栅 极、 形成于栅极上的栅极绝缘层、 形成于栅极绝缘层上的氧化物半导体 层、 形成于该氧化物半导体层上的第一保护层、 形成于该第一保护层上的 资料线电极、 形成于该第一保护层与资料线电极上的第二保护层及形成于 该第二保护层上的透明导电层， 所述第二保护层上形成有第一、 第二与第 三桥接孔， 所述第一桥接孔位于所述资料线电极上， 所述第二与第三桥接 孔位于氧化物半导体层的两端， 所述透明导电层一部分通过该第一与第二 桥接孔将资料线电极与氧化物半导体层电性连接， 另一部分通过第三桥接 孔电性连接于氧化物半导体层， 形成像素电极。
10、 如权利要求 9所述的薄膜晶体管主动装置， 其中， 所述氧化物半 导体层含有氧化锌、 氧化锡、 氧化铟及氧化镓中至少一种。 11、 如权利要求 9所述的薄膜晶体管主动装置， 其中， 所述透明导电 层为氧化铟锡层、 氧化铟锌层、 氧化铝锌层或氧化锌镓层其中之一或其叠 层。
PCT/CN2012/082817 2012-09-26 2012-10-12 薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置 WO2014047980A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/806,740 US8865517B2 (en) 2012-09-26 2012-10-12 Method for manufacturing thin-film transistor active device and thin-film transistor active device manufactured with same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210363720.5 2012-09-26
CN2012103637205A CN102881596A (zh) 2012-09-26 2012-09-26 薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置

Publications (1)

Publication Number Publication Date
WO2014047980A1 true WO2014047980A1 (zh) 2014-04-03

Family

ID=47482877

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/082817 WO2014047980A1 (zh) 2012-09-26 2012-10-12 薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置

Country Status (2)

Country Link
CN (1) CN102881596A (zh)
WO (1) WO2014047980A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI548067B (zh) * 2014-05-22 2016-09-01 友達光電股份有限公司 畫素結構

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707724B (zh) * 2021-07-14 2024-03-26 山东师范大学 一种氧化物薄膜晶体管及其制备方法与应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110090A (ja) * 1991-10-15 1993-04-30 Fuji Xerox Co Ltd 薄膜半導体装置
CN1713057A (zh) * 2004-06-25 2005-12-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN101032027A (zh) * 2004-09-02 2007-09-05 卡西欧计算机株式会社 薄膜晶体管及其制造方法
CN102569417A (zh) * 2012-03-02 2012-07-11 福州华映视讯有限公司 薄膜晶体管及其制作方法
WO2012117936A1 (ja) * 2011-03-01 2012-09-07 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567077A (zh) * 2003-06-16 2005-01-19 友达光电股份有限公司 薄膜晶体管液晶显示器及其制造方法
KR20120063809A (ko) * 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
CN102654698B (zh) * 2011-06-15 2015-03-25 京东方科技集团股份有限公司 液晶显示器阵列基板及其制造方法、液晶显示器
CN102636927B (zh) * 2011-12-23 2015-07-29 京东方科技集团股份有限公司 阵列基板及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110090A (ja) * 1991-10-15 1993-04-30 Fuji Xerox Co Ltd 薄膜半導体装置
CN1713057A (zh) * 2004-06-25 2005-12-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN101032027A (zh) * 2004-09-02 2007-09-05 卡西欧计算机株式会社 薄膜晶体管及其制造方法
WO2012117936A1 (ja) * 2011-03-01 2012-09-07 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
CN102569417A (zh) * 2012-03-02 2012-07-11 福州华映视讯有限公司 薄膜晶体管及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI548067B (zh) * 2014-05-22 2016-09-01 友達光電股份有限公司 畫素結構
US9640554B2 (en) 2014-05-22 2017-05-02 Au Optronics Corporation Pixel structure

Also Published As

Publication number Publication date
CN102881596A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
JP5847061B2 (ja) アレイ基板及びその製造方法
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
WO2017008370A1 (zh) 阵列彩膜集成式液晶显示面板的制作方法及其结构
WO2017147974A1 (zh) 阵列基板的制作方法及制得的阵列基板
WO2019140733A1 (zh) 柔性amoled基板及其制作方法
CN102629585B (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
CN102956713B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103295959B (zh) 阵列基板及其制造方法、液晶显示面板
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN105742292B (zh) 阵列基板的制作方法及制得的阵列基板
WO2014036753A1 (zh) 液晶显示面板的制作方法
WO2016011686A1 (zh) Tft背板的制作方法及tft背板结构
WO2015043268A1 (zh) 阵列基板及其制备方法、和显示装置
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
WO2013139192A1 (zh) 触摸液晶显示装置、液晶显示面板及上部基板
WO2021190159A1 (zh) 阵列基板及显示装置
WO2013104300A1 (zh) 阵列基板及包括该阵列基板的显示装置
WO2017121009A1 (zh) Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板
CN207164732U (zh) 一种触控显示面板及触控显示装置
KR20170087574A (ko) 액정 표시 장치 및 그 제조 방법
US20190064568A1 (en) Array substrate and its manufacturing method and display panel
WO2016173012A1 (zh) 薄膜晶体管阵列基板及其制作方法
WO2015131443A1 (zh) 一种阵列基板及其制备方法、液晶显示面板
US9230995B2 (en) Array substrate, manufacturing method thereof and display device

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13806740

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12885288

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12885288

Country of ref document: EP

Kind code of ref document: A1