WO2011162180A1 - 紫外半導体発光素子 - Google Patents

紫外半導体発光素子 Download PDF

Info

Publication number
WO2011162180A1
WO2011162180A1 PCT/JP2011/063931 JP2011063931W WO2011162180A1 WO 2011162180 A1 WO2011162180 A1 WO 2011162180A1 JP 2011063931 W JP2011063931 W JP 2011063931W WO 2011162180 A1 WO2011162180 A1 WO 2011162180A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride semiconductor
semiconductor layer
type nitride
light emitting
Prior art date
Application number
PCT/JP2011/063931
Other languages
English (en)
French (fr)
Inventor
憲路 野口
椿　健治
隆好 高野
Original Assignee
パナソニック電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック電工株式会社 filed Critical パナソニック電工株式会社
Priority to US13/704,679 priority Critical patent/US9070847B2/en
Priority to EP11798064.9A priority patent/EP2584616A4/en
Priority to KR1020127031106A priority patent/KR20130009858A/ko
Priority to CN201180029764.8A priority patent/CN102947955B/zh
Publication of WO2011162180A1 publication Critical patent/WO2011162180A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Definitions

  • the present invention relates to an ultraviolet semiconductor light emitting device using a nitride semiconductor material as a material of a light emitting layer.
  • Ultraviolet semiconductor light-emitting elements that emit light in the ultraviolet wavelength range are expected to be applied in various fields such as hygiene, medicine, industry, lighting, and precision machinery.
  • a general ultraviolet semiconductor light emitting device using a nitride semiconductor material as a material of the light emitting layer has a low luminous efficiency and light output compared to a nitride semiconductor light emitting device that emits blue light, and is widely industrialized. There is no current situation.
  • the reason why the luminous efficiency of the ultraviolet semiconductor light emitting device is low is that the threading dislocation density is high, non-radiative recombination becomes dominant, the internal quantum efficiency is low, and the performance of the p-type nitride semiconductor layer is insufficient.
  • the reason is that the light extraction efficiency of the emitted ultraviolet light to the outside is low.
  • the material of the light emitting layer is Al x Ga 1-x N (x ⁇ 0.4), and the hole concentration is compared with the p-type nitride semiconductor layer as a p-type contact layer for obtaining ohmic contact with the p-electrode.
  • Non-Patent Document 1 In an ultraviolet semiconductor light emitting device (see Non-Patent Document 1) provided with a p-type GaN layer that can be made high, the p-type GaN layer absorbs ultraviolet light of 360 nm or less. The incident ultraviolet light is absorbed and is not extracted to the outside, and the light extraction efficiency to the outside is reduced.
  • a light emitting layer composed of an n-type nitride semiconductor layer and an Al x Ga 1-x N (0.4 ⁇ x ⁇ 1.0) layer and a p-type nitride semiconductor layer on one surface side of the substrate.
  • the ultraviolet light semiconductor light emitting device constituted by the p-type contact layer composed of the upper Al z2 Ga 1 -z2 N (0 ⁇ z2 ⁇ y2) layer a groove is formed in the p-type contact layer, and the groove of the p-type contact layer
  • Patent Document 1 There has been proposed an apparatus that can extract ultraviolet light from the surface (see Patent Document 1).
  • the present invention has been made in view of the above reasons, and an object of the present invention is to provide an ultraviolet semiconductor light emitting device capable of improving the light extraction efficiency from one surface side in the thickness direction.
  • the ultraviolet semiconductor light-emitting device of the present invention has a light-emitting layer 4 between an n-type nitride semiconductor layer 3 and a p-type nitride semiconductor layer 5, and an n-electrode 6 in contact with the n-type nitride semiconductor layer 3.
  • An ultraviolet semiconductor light emitting device comprising at least a p-electrode 7 in contact with the p-type nitride semiconductor layer 5, the surface of the p-type nitride semiconductor layer 5 opposite to the light-emitting layer 4, A recess 8 is formed avoiding the formation region of the p-electrode 7, and a reflection film 9 that reflects ultraviolet light emitted from the light emitting layer 4 is formed on the inner bottom surface of the recess 8.
  • the ultraviolet semiconductor light emitting device of the present invention has a light emitting layer between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer, an n electrode in contact with the n-type nitride semiconductor layer, and the p At least a p-type contact layer having a band gap smaller than that of the light emitting layer and being in ohmic contact with the p electrode.
  • a recess is formed on the surface of the p-type nitride semiconductor layer opposite to the light emitting layer, avoiding the formation region of the p electrode, and on the inner bottom surface of the recess, A reflection film that reflects ultraviolet light emitted from the light emitting layer is formed.
  • the p-type nitride semiconductor layer is preferably formed with a plurality of the concave portions.
  • the p-type nitride semiconductor layer preferably includes, in order from the p-electrode side, the p-type contact layer and a p-type cladding layer having a larger band gap than the p-type contact layer.
  • the reflection film is extended to the p electrode.
  • the light extraction efficiency from one surface side in the thickness direction can be improved.
  • FIG. 1 illustrates an ultraviolet semiconductor light emitting device of Embodiment 1, wherein (a) is a schematic plan view, and (b) is a schematic cross-sectional view taken along line A-A ′ of (a).
  • FIG. 3 shows an ultraviolet semiconductor light emitting device of Embodiment 2, wherein (a) is a schematic plan view, (b) is a schematic cross-sectional view along A-A ′ of (a), and (c) is a schematic bottom view.
  • FIG. 4 shows an ultraviolet semiconductor light-emitting device of Embodiment 3, wherein (a) is a schematic plan view and (b) is a schematic cross-sectional view along A-A ′ of (a).
  • the ultraviolet semiconductor light emitting device of this embodiment is an ultraviolet light emitting diode, and an n-type nitride semiconductor layer 3 is formed on one surface side of a substrate 1 via a buffer layer 2, and the surface side of the n-type nitride semiconductor layer 3 is The light emitting layer 4 is formed on the surface, and the p-type nitride semiconductor layer 5 is formed on the surface side of the light emitting layer 4.
  • the ultraviolet semiconductor light emitting device has the n-type nitride semiconductor layer 3, the p-type nitride semiconductor layer 5, and the light emitting layer 4.
  • the light emitting layer 4 is disposed between the n-type nitride semiconductor layer 3 and the p-type nitride semiconductor layer 5.
  • the p-type nitride semiconductor layer 5 has a contact surface that contacts the light emitting layer 4.
  • the p-type nitride semiconductor layer 5 has a first surface and a second surface.
  • the second surface of the p-type nitride semiconductor layer 5 is defined as a surface that is in contact with the light emitting layer 4.
  • the first surface of the p-type nitride semiconductor layer 5 is located on the side opposite to the second surface of the p-type nitride semiconductor layer 5 when viewed from the p-type nitride semiconductor layer 5.
  • n-type nitride semiconductor layer 3, the light emitting layer 4, and the p-type nitride semiconductor layer 5 are arranged in this order.
  • the direction in which n-type nitride semiconductor layer 3, light-emitting layer 4, and p-type nitride semiconductor layer 5 are arranged is defined as the thickness direction of the ultraviolet semiconductor light-emitting element.
  • the ultraviolet semiconductor light emitting element has a square mesa structure on the one surface side of the substrate 1, and an n electrode (cathode electrode) 6 and a p electrode (anode electrode) 7 are on the one surface side of the substrate 1. Are lined up horizontally. That is, in the ultraviolet semiconductor light emitting device, the n electrode 6 is formed on the surface 3a exposed on the light emitting layer 4 side in the n type nitride semiconductor layer 3, and the surface side of the p type nitride semiconductor layer 5 (p type nitride). A p-electrode 7 is formed on the side of the semiconductor layer 5 opposite to the light emitting layer 4 side.
  • the p-type nitride semiconductor layer 5 has a first surface and a second surface.
  • the second surface of the p-type nitride semiconductor layer 5 is defined as a surface that is in contact with the light emitting layer 4.
  • the first surface of the p-type nitride semiconductor layer 5 is located on the side opposite to the second surface of the p-type nitride semiconductor layer 5 when viewed from the p-type nitride semiconductor layer 5.
  • a p-electrode 7 is provided on the first surface of the p-type nitride semiconductor layer 5.
  • the mesa structure is formed by forming a laminated film of the buffer layer 2, the n-type nitride semiconductor layer 3, the light-emitting layer 4, and the p-type nitride semiconductor layer 5 on the one surface side of the substrate 1 by the MOVPE method or the like.
  • the laminated film is formed by patterning so that a part of the n-type nitride semiconductor layer 3 is exposed.
  • the surface 3 a on which the n-electrode 6 is formed in the n-type nitride semiconductor layer 3 etches a predetermined region of the laminated film from the surface side of the p-type nitride semiconductor layer 5 to the middle of the n-type nitride semiconductor layer 3. It is exposed by doing.
  • n-type nitride semiconductor layer 3 has a first surface and a second surface.
  • the first surface of the n-type nitride semiconductor layer 3 is defined as a surface facing the light emitting layer 4.
  • the second surface of the n-type nitride semiconductor layer 3 is located on the side opposite to the first surface of the n-type nitride semiconductor layer 3 when viewed from the n-type nitride semiconductor layer 3.
  • the light emitting layer 4 is disposed on the first surface of the n-type nitride semiconductor layer 3 so that a part of the n-type nitride semiconductor layer 3 is exposed. More specifically, the light emitting layer 4 is disposed on the first surface of the n-type nitride semiconductor layer 3 so that a part of the first surface of the n-type nitride semiconductor layer 3 is exposed. In FIG. 1B, the light emitting layer 4 is disposed directly on the first surface of the n-type nitride semiconductor layer 3. However, the light emitting layer 4 does not need to be directly disposed on the first surface of the n-type nitride semiconductor layer 3.
  • the fact that the light emitting layer 4 is disposed on the first surface of the n-type nitride semiconductor layer 3 means that the light emitting layer 4 is directly or indirectly on the first surface of the n-type nitride semiconductor layer 3. Including being placed.
  • the ultraviolet semiconductor light emitting element has a recess 8 formed on the surface of the p-type nitride semiconductor layer 5 opposite to the light emitting layer 4 so as to avoid the formation region of the p electrode 7, and on the inner bottom surface 8a of the recess 8, A reflective film 9 that reflects ultraviolet light emitted from the light emitting layer 4 is formed.
  • the recess 8 is formed on the first surface of the p-type nitride semiconductor layer 5.
  • the concave portion 8 is displaced from the p-electrode 7 in a direction orthogonal to the thickness direction of the ultraviolet semiconductor light emitting element.
  • the p-electrode 7 and the recess 8 are formed on the first surface of the p-type nitride semiconductor layer 5.
  • the recess 8 is formed in a region other than the region where the p-electrode 7 is formed.
  • a sapphire substrate having one surface with a (0001) plane, that is, a c-plane is used.
  • the substrate 1 is not limited to a sapphire substrate, and may be a single crystal substrate that is transparent to ultraviolet light emitted from the light emitting layer 4.
  • a spinel substrate, a silicon carbide substrate, a zinc oxide substrate, a magnesium oxide substrate, boron A zirconium fluoride substrate, a group III nitride semiconductor crystal substrate, or the like may be used.
  • the buffer layer 2 is provided in order to reduce threading dislocations in the n-type nitride semiconductor layer 3 and to reduce residual strain in the n-type nitride semiconductor layer 3, and is composed of an AlN layer.
  • the buffer layer 2 is not limited to an AlN layer, and may be a nitride semiconductor layer containing Al as a constituent element.
  • the buffer layer 2 may be composed of an AlGaN layer or an AlInN layer.
  • the n-type nitride semiconductor layer 3 is for injecting electrons into the light emitting layer 4, and the film thickness and composition are not particularly limited.
  • the Si-doped n-type Al formed on the buffer layer 2 is used. What is necessary is just to comprise by a 0.55Ga0.45N layer.
  • the n-type nitride semiconductor layer 3 is not limited to a single layer structure, and may be a multilayer structure.
  • the upper Si-doped n-type Al 0.55 Ga 0.45 N layer may be used.
  • the light emitting layer 4 has a quantum well structure, and barrier layers and well layers are alternately stacked.
  • the barrier layer may be composed of an Al 0.55 Ga 0.45 N layer having a thickness of 8 nm
  • the well layer may be composed of an Al 0.40 Ga 0.60 N layer having a thickness of 2 nm.
  • Each composition of the barrier layer and the well layer is not limited, and may be set as appropriate according to a desired emission wavelength (emission peak wavelength) in a wavelength region of 250 nm to 300 nm, for example.
  • the number of well layers in the light emitting layer 4 is not particularly limited, and the light emitting layer 4 is not limited to a multiple quantum well structure having a plurality of well layers, but adopts a single quantum well structure having one well layer. May be.
  • the thicknesses of the barrier layer and the well layer are not particularly limited.
  • the light emitting layer 4 has a single layer structure, and the light emitting layer 4 and the layers on the both sides in the thickness direction of the light emitting layer 4 (n-type nitride semiconductor layer 3 and p-type nitride semiconductor layer 5) have a double hetero structure. May be formed.
  • the p-type nitride semiconductor layer 5 is for injecting holes into the light emitting layer 4, and the film thickness and composition are not particularly limited.
  • a p-type cladding layer formed on the light emitting layer 4 What is necessary is just to comprise by 5a and the p-type contact layer 5b formed on this p-type clad layer 5a.
  • the p-type cladding layer 5a includes a first p-type semiconductor layer made of an Mg-doped p-type AlGaN layer formed on the light emitting layer 4, and an Mg-doped p-type formed on the first p-type semiconductor layer.
  • a second p-type semiconductor layer made of an AlGaN layer is used.
  • the p-type contact layer 5b is composed of an Mg-doped p-type GaN layer.
  • the band gap energy of the first p-type semiconductor layer is larger than the band gap energy of the second p-type semiconductor layer. It is set as follows.
  • the composition of the second p-type semiconductor layer is set such that the band gap energy of the second p-type semiconductor layer is the same as the band gap of the barrier layer in the light emitting layer.
  • the thickness of the first p-type semiconductor layer is set to 15 nm
  • the thickness of the second p-type semiconductor layer is set to 50 nm
  • the thickness of the p-type contact layer 5b is set to 15 nm.
  • these film thicknesses are not particularly limited.
  • the nitride semiconductor employed in the p-type nitride semiconductor layer 5 is not particularly limited, and for example, AlGaInN or InAlN may be used for the p-type cladding layer 5a. Further, not only GaN and AlGaInN but also InGaN and InAlN may be used for the p-type contact layer 5b.
  • the p-type nitride semiconductor layer 5 only needs to have at least the p-type contact layer 5b.
  • the p-type nitride semiconductor layer 5 is, in order from the p-electrode 7 side, from the p-type contact layer 5b and the p-type contact layer 5b.
  • a laminated structure having a p-type cladding layer 5a having a large band gap is preferable. With such a laminated structure, the contact resistance between the p-type nitride semiconductor layer 5 and the p-electrode 7 can be reduced, and excellent electrical contact (good ohmic contact) can be obtained.
  • this stacked structure can alleviate differences in the band gap and the lattice constant between the p-type nitride semiconductor layer 5 and the light emitting layer 4.
  • the p-type nitride semiconductor layer 5 is not limited to the laminated structure described above, and a p-type semiconductor layer different from the p-type cladding layer 5a is provided between the p-type cladding layer 5a and the light emitting layer 4. Also good.
  • the p-type cladding layer 5a is not limited to the two-layer structure, and may be a single-layer structure or a multilayer structure other than the two-layer structure.
  • the n electrode 6 is in electrical contact with the n-type nitride semiconductor layer 3, and the material, film thickness, laminated structure, etc. are not particularly limited as long as the contact resistance is small and ohmic contact is possible.
  • the n-electrode 6 is formed of, for example, a laminated film of a Ti film having a thickness of 20 nm, an Al film having a thickness of 100 nm, a Ti film having a thickness of 20 nm, and an Au film having a thickness of 200 nm. That's fine.
  • a first pad electrode may be provided on the n electrode 6 in order to improve the in-plane conductivity of the n electrode 6.
  • the outer peripheral shape of the substrate 1 is rectangular, and at one of the four corners of the n-type nitride semiconductor layer 3 formed on the entire surface on the one surface side of the substrate 1, The surface 3a of the n-type nitride semiconductor layer 3 is exposed, and the planar view shape of the n-electrode 6 is rectangular.
  • the p-electrode 7 is in electrical contact with the p-type contact layer 5 a of the p-type nitride semiconductor layer 5. If the contact resistance is small and ohmic contact is possible, the material, film thickness, laminated structure, etc. It is not limited. Note that the p-electrode 7 may be formed of a laminated film of a Ni film having a thickness of 20 nm and an Al film having a thickness of 100 nm, for example. A second pad electrode may be provided on the p electrode 7 in order to improve the in-plane conductivity of the p electrode 7.
  • the current flowing through the p-electrode 7 can be easily diffused uniformly in the plane of the p-electrode 7, and the in-plane uniformity of the current density in the p-electrode 7 can be enhanced, and light emission Efficiency can be improved.
  • the p-type nitride semiconductor layer 5 having the p-type contact layer 5b has a recess on the surface opposite to the light-emitting layer 4 so as to avoid the formation region of the p-electrode 7. 8 is formed, and the reflection film 9 that reflects the ultraviolet light emitted from the light emitting layer 4 is formed on the inner bottom surface 8a of the recess 8. Therefore, the p-type contact layer of the ultraviolet light emitted from the light emitting layer 4 is formed.
  • the amount of light absorbed in 5b can be reduced, and the light extraction efficiency from one surface side of the ultraviolet semiconductor light emitting element in the thickness direction (here, the other surface side of the substrate 1) can be improved.
  • the ultraviolet semiconductor light-emitting element has a p-electrode 7 in a mesh shape, and has a region corresponding to each of a plurality of rectangular openings (mesh portions) 7 b of the p-electrode 7 in the p-type nitride semiconductor layer 5.
  • a recess 8 having a smaller opening size than the opening 7b is formed. The recess 8 is opened in a rectangular shape.
  • a rectangular reflective film 9 having a smaller planar size than the inner bottom surface 8a is formed on the inner bottom surface 8a of the recess 8.
  • a plurality of concave portions 8 are formed, and the reflective film 9 is formed on the inner bottom surface 8a of each concave portion 8, so that the degree of freedom in designing the arrangement of the reflective film 9 for improving the light extraction efficiency is increased. Get higher.
  • the ultraviolet semiconductor light emitting device shown in FIG. 1 has a square shape in plan view, and an n electrode 6 is disposed on one end side of one diagonal line, and an opening 7b in the p electrode 7 is formed on the other end side of the diagonal line. A rectangular portion 7a that is not provided is disposed. Therefore, in the ultraviolet semiconductor light emitting device of this embodiment, the in-plane uniformity of the current flowing through the p-type nitride semiconductor layer 5 can be improved by such a shape of the p electrode 7 and the arrangement of the n electrode 6. Combined with the reflection effect of the ultraviolet light by the reflection film 9, the light extraction efficiency can be improved.
  • the depth dimension of the recess 8 is set to be larger than the thickness dimension of the p-type contact layer 5b, and the inner bottom surface 8a of the recess 8 is constituted by the exposed surface of the p-type cladding 5a. It is.
  • the recess 8 is formed using a photolithography technique and an etching technique (for example, a dry etching technique).
  • the depth dimension of the recess 8 is a depth dimension at which the thickness of the p-type contact layer 5b is 10 nm (thickness of the p-type contact layer 5b ⁇ 10 nm). What is necessary is just to set in the range of the depth dimension (thickness dimension of the p-type nitride semiconductor layer 5) which the surface exposes.
  • the thickness of the p-type contact layer 5b immediately below the reflective film 9 is preferably 10 nm or less (including 0), and by setting the thickness to 10 ⁇ m or less, the p-type contact layer 5b absorbs ultraviolet light. It becomes possible to suppress, and the effect which improves light extraction efficiency becomes high.
  • the emission wavelength of the light emitting layer 4 is 280 nm and the p-type contact layer 5b is composed of a p-type GaN layer having a thickness of 10 nm
  • light incident on the p-type contact layer 5b from the p-type cladding layer 5a is p-type.
  • the ultraviolet light of about 30% is absorbed only by the p-type contact layer 5b. Therefore, when the thickness of the p-type contact layer 5b immediately below the reflective film 9 exceeds 10 nm, the effect of improving the light extraction efficiency is reduced even if the reflectance of the reflective film 9 is increased.
  • the p-type contact layer 5b immediately below the reflective film 9 is 10 nm or less, light absorption at a site immediately below the reflective film 9 in the p-type contact layer 5b can be suppressed. The effect of improving the extraction efficiency is increased.
  • the p-type contact layer 5b is preferably thicker. Therefore, as the allowable limits of both light absorption and electrical contact, the thickness of the p-type contact layer 5b immediately below the reflective film 9 The upper limit was 10 nm.
  • the p-type contact layer 5b may not be present immediately below the reflective film 9, but the p-type contact layer may be provided if the thickness of the portion of the p-type contact layer 5b immediately below the reflective film 9 is 10 nm or less. It is possible to obtain a reflection effect by the reflection film 9 while suppressing an increase in contact resistance due to a reduction in the area of 5b.
  • the reflective film 9 preferably has a reflectance of 60% or more with respect to the ultraviolet light emitted from the light emitting layer 4, and can increase the effect of improving the light extraction efficiency as compared with a case where the reflectance is smaller than 60%. It becomes. In other words, when the reflectance is less than 60%, the effect of improving the light extraction efficiency is reduced.
  • the material of the reflective film 9 is preferably selected from the group of Al, Rh, Si, Mo, or alloys thereof.
  • the reflectivity of the reflective film 9 with respect to the ultraviolet light emitted from the light emitting layer 4 can be made higher than 60%. Transmission can be suppressed.
  • Al is 92.5%
  • Si is 72.2%
  • Rh is 67.9%
  • Mo is 66.7%.
  • the substrate 1 made of a sapphire substrate is introduced into the reaction furnace of the MOVPE apparatus. Subsequently, the substrate temperature is raised to a predetermined temperature (for example, 1250 ° C.) while maintaining the pressure in the reactor at a predetermined growth pressure (for example, 10 kPa ⁇ 76 Torr), and then heated for a predetermined time (for example, 10 minutes). To clean the one surface of the substrate 1. Thereafter, the flow rate of trimethylaluminum (TMAl), which is a raw material of aluminum, is maintained at 0.05 L / min (50 SCCM) in a standard state while the substrate temperature is maintained at the same growth temperature (here, 1250 ° C.) as the predetermined temperature.
  • TMAl trimethylaluminum
  • NH 3 ammonia
  • 0.05 L / min 50 SCCM
  • TMAl and NH 3 are simultaneously fed into the reactor.
  • a buffer layer 2 made of a single crystal AlN layer is grown.
  • the buffer layer 2 is not limited to a single crystal AlN layer but may be a single crystal AlGaN layer.
  • the growth temperature is 1200 ° C.
  • the growth pressure is the predetermined growth pressure (here, 10 kPa)
  • TMAl is used as the aluminum source
  • trimethylgallium (TMGa) is used as the gallium source.
  • NH 3 is used as a raw material of nitrogen
  • TESi tetraethylsilane
  • H 2 gas is used as a carrier gas for transporting each raw material.
  • the flow rate of TESi is set to 0.0009 L / min (0.9 SCCM) in a standard state.
  • Each raw material is not particularly limited.
  • triethylgallium may be used as a gallium raw material
  • a hydrazine derivative may be used as a nitrogen raw material
  • monosilane SiH 4
  • the growth conditions of the light emitting layer 4 are as follows: the growth temperature is 1200 ° C., which is the same as that of the n-type nitride semiconductor layer 3, the growth pressure is the predetermined growth pressure (here, 10 kPa), the aluminum source is TMAl, and the gallium source TMGa and NH 3 are used as a raw material for nitrogen.
  • the growth conditions of the barrier layer of the light emitting layer 4 are set to be the same as the growth conditions of the n-type nitride semiconductor layer 3 except that TESi is not supplied.
  • the molar ratio of TMAl ([TMAl] / ⁇ [TMAl] + [TMGa] ⁇ ) in the group III material is set so as to obtain a desired composition. It is set smaller than the growth conditions.
  • the barrier layer is not doped with impurities.
  • the present invention is not limited to this, and n-type impurities such as silicon may be doped with an impurity concentration that does not deteriorate the crystal quality of the barrier layer.
  • the growth temperature is 1050 ° C. and the growth pressure is the predetermined growth pressure.
  • TMAl as the aluminum source
  • TMGa as the gallium source
  • NH 3 as the nitrogen source
  • Cp 2 biscyclopentadienyl magnesium
  • Mg H 2 gas is used as a carrier gas for transporting each raw material.
  • the growth condition of the p-type contact layer 5b in the p-type nitride semiconductor layer 3 is basically the same as the growth condition of the second p-type semiconductor layer, and the supply of TMAl is stopped.
  • the flow rate of Cp 2 Mg is 0.02 L / min (20 SCCM) in a standard state.
  • the molar ratio (flow rate ratio) of the group III material is appropriately changed according to the composition of each of the first p-type semiconductor layer, the second p-type semiconductor layer, and the p-type contact layer 5b.
  • the buffer layer 2, the n-type nitride semiconductor layer 3, the light-emitting layer 4, and the p-type nitride semiconductor layer 5 are sequentially grown on the one surface side of the substrate 1 under the above-described growth conditions. Then, the substrate 1 having the laminated structure of the buffer layer 2, the n-type nitride semiconductor layer 3, the light emitting layer 4, and the p-type nitride semiconductor layer 5 is taken out from the reactor of the MOVPE apparatus.
  • n electrode 6, a p electrode 7, a recess 8, a reflective film 9 and the like are formed.
  • the laminated film of the buffer layer 2, the n-type nitride semiconductor layer 3, the light emitting layer 4, and the p-type nitride semiconductor layer 5 corresponds to the upper surface of the mesa structure.
  • a resist layer (hereinafter referred to as a first resist layer) is formed on the region.
  • the mesa structure is formed by etching from the surface side of the p-type nitride semiconductor layer 5 to the middle of the n-type nitride semiconductor layer 3 by reactive ion etching.
  • the area and shape of the mesa structure are not particularly limited.
  • the first resist layer was removed, and a portion corresponding to the region where the recess 8 is to be formed in the p-type nitride semiconductor layer 5 was opened by using a photolithography technique.
  • a resist layer (hereinafter referred to as a second resist layer) is formed.
  • the concave portion 8 is formed by etching from the surface side of the p-type nitride semiconductor layer 5 to a predetermined depth by reactive ion etching.
  • the second resist layer is removed, and then the natural oxide films on the surfaces of the n-type nitride semiconductor layer 3 and the p-type nitride semiconductor layer 5 are wet-etched using BHF (buffered hydrofluoric acid). Remove.
  • BHF buffered hydrofluoric acid
  • the chemical solution for removing the natural oxide film is not particularly limited to BHF, and other chemical solutions (acids) that can remove the natural oxide film may be used.
  • the n electrode 6 is a laminated film of a Ti film having a thickness of 20 nm, an Al film having a thickness of 100 nm, a Ti film having a thickness of 20 nm, and an Au film having a thickness of 200 nm.
  • the annealing temperature may be 900 ° C. and the annealing time may be 1 minute.
  • the p-electrode 7 is a laminated film of a Ni film with a thickness of 20 nm and an Al film with a thickness of 100 nm.
  • the RTA treatment conditions are, for example, an annealing temperature of 500 ° C. and an annealing time of 10 minutes. That's fine.
  • the reflective film 9 is formed on the one surface side of the substrate 1 (that is, a part of the inner bottom surface 8a of the recess 8 of the p-type nitride semiconductor layer 5) is exposed using photolithography technology.
  • a fifth resist layer patterned so as to be formed is formed.
  • the reflective film 9 is formed by electron beam evaporation, and the fifth resist layer and the unnecessary film on the fifth resist layer are removed by lift-off, whereby the ultraviolet semiconductor light emitting device having the configuration shown in FIG. An element is obtained.
  • the reflective film 9 was an Al film having a thickness of 100 nm. Further, after the reflective film 9 is formed, in order to improve the adhesion between the reflective film 9 and the p-type nitride semiconductor layer 5, heat treatment may be performed under conditions that do not deteriorate the reflective characteristics of the reflective film 9. Good.
  • the method for manufacturing the ultraviolet semiconductor light emitting element using the MOVPE method is exemplified.
  • the crystal growth method is not limited to the MOVPE method.
  • the halide vapor phase growth method HVPE
  • Method molecular beam epitaxy
  • the order of the step of forming the mesa structure and the step of forming the recess 8 may be reversed.
  • the order of the step of forming the n-electrode 6, the step of forming the p-electrode 7, and the step of forming the reflective film 9 may be appropriately changed depending on the temperature of the heat treatment in each step.
  • the step of forming the n electrode 6 and the step of forming the p electrode 7 may be performed simultaneously.
  • the arrangement and shape of the recess 8, the n electrode 6, and the p electrode 7 are not particularly limited, and may be appropriately designed according to the convenience of the current path and the light extraction surface.
  • the ultraviolet semiconductor light emitting device using the nitride semiconductor (group III nitride semiconductor) as described above since the effective mass of holes in the p-type nitride semiconductor layer 5 is large, the p in the light emitting layer 4 is almost the same. Light is emitted only in the projection area of the electrode 7. Therefore, it is necessary to design the layout so that the area of the p electrode 7 is increased, the current path between the p electrode 7 and the n electrode 6 is shortened, and the light extraction efficiency is further increased.
  • the ultraviolet semiconductor light emitting device has the n-type nitride semiconductor layer 3, the p-type nitride semiconductor layer 5, the light emitting layer 4, the n electrode 6, and the p electrode 7.
  • the light emitting layer 4 is disposed between the n-type nitride semiconductor layer 3 and the p-type nitride semiconductor layer 5.
  • N electrode 6 is in contact with n type nitride semiconductor layer 3.
  • the p electrode 7 is in contact with the p-type nitride semiconductor layer 5.
  • the p-type nitride semiconductor layer 5 has a surface located on the side opposite to the light emitting layer 4 when viewed from the p-type nitride semiconductor layer 5.
  • the p-type nitride semiconductor layer 5 has a recess 8 formed on the surface thereof.
  • the recess 8 is formed avoiding the formation region of the p-electrode 7. More specifically, the p-type nitride semiconductor layer 5 has a region where the p-electrode 7 is formed. The recess 8 is formed so as to avoid the formation region of the p-electrode 7.
  • the recess 8 is located in a different area from the p-electrode 7. Furthermore, in other words, the ultraviolet semiconductor light emitting element has a thickness direction.
  • the n-type nitride semiconductor layer 3, the light emitting layer 4, and the p-type nitride semiconductor layer 5 are arranged along the thickness direction of the ultraviolet semiconductor light emitting element.
  • the concave portion 8 does not overlap with the p electrode 7 in the thickness direction of the ultraviolet semiconductor light emitting element.
  • the recess 8 is displaced from the p-electrode 7 in the direction intersecting the thickness direction of the ultraviolet semiconductor light emitting element.
  • a reflective film 9 that reflects the ultraviolet light emitted from the light emitting layer 4 is formed on the inner bottom surface of the recess 8.
  • the light extraction efficiency from one surface side in the thickness direction of the ultraviolet semiconductor light emitting device can be improved.
  • the n-type nitride semiconductor layer 3 has a first surface facing the light emitting layer 4.
  • N electrode 6 is in contact with n-type nitride semiconductor layer 3 so as to be located in a part of n-type nitride semiconductor layer 3.
  • the p electrode 7 has a first surface facing the p-type nitride semiconductor layer 5.
  • the first surface of the p-type nitride semiconductor layer 5 is located on the side opposite to the light emitting layer 4 when viewed from the p-type nitride semiconductor layer 5.
  • the p-type nitride semiconductor layer 5 has a recess 8 formed on the first surface thereof.
  • the light extraction efficiency from one surface side in the thickness direction of the ultraviolet semiconductor light emitting device can be improved.
  • the p-type nitride semiconductor layer 5 is formed with a plurality of recesses 8.
  • the p-type nitride semiconductor layer 5 has a p-type contact layer 5b.
  • the p-type contact layer 5 b has a smaller band gap than the light emitting layer 4.
  • the p-type contact layer 5b is configured to make ohmic contact with the p-electrode 7.
  • the contact resistance between the p-type nitride semiconductor layer 5 and the p-electrode 7 can be reduced, and excellent electrical contact can be obtained.
  • the p-type nitride semiconductor layer 5 includes, in order from the p-electrode 7 side, a p-type contact layer 5b and a p-type cladding layer 5a having a larger band gap than the p-type contact layer 5b.
  • the contact resistance between the p-type nitride semiconductor layer 5 and the p-electrode 7 can be reduced, and excellent electrical contact can be obtained.
  • n-type nitride semiconductor layer 3 is in contact with the n electrode 6 means that the n-type nitride semiconductor layer 3 is in electrical contact with the n electrode 6.
  • p-type nitride semiconductor layer 5 is in contact with the p-type electrode means that the p-type nitride semiconductor layer 5 is in electrical contact with the p-electrode 7.
  • the n-electrode 6 is in direct contact with the n-type nitride semiconductor layer 3.
  • the p electrode 7 is in direct contact with the p-type nitride semiconductor layer 5.
  • the n electrode 6 only needs to be electrically connected to the n-type nitride semiconductor layer 3.
  • the p electrode 7 only needs to be electrically connected to the p-type nitride semiconductor layer 5.
  • Embodiment 2 The basic configuration of the ultraviolet semiconductor light emitting device of the present embodiment is substantially the same as that of the first embodiment, and the mesa structure is provided in the first embodiment, whereas the substrate 1 described in the first embodiment as shown in FIG. There is no difference (see FIG. 1), and an n electrode 6 is formed on the surface of the n-type nitride semiconductor layer 3 opposite to the light emitting layer 4 side. That is, the ultraviolet semiconductor light emitting device of this embodiment has a so-called vertical injection structure.
  • symbol is attached
  • the n electrode 6 also has a mesh shape, and most of the n electrode 6 and the p electrode 7 are opposed (overlapped) in the thickness direction of the light emitting layer 4. Therefore, the n electrode 6 is formed with a plurality of openings 6 b that correspond one-to-one with the plurality of openings 7 b of the p electrode 7.
  • the ultraviolet semiconductor light emitting device of this embodiment a rectangular portion 6a in which the opening 6b is not provided in the n electrode 6 is disposed on one end side of the diagonal line described in the first embodiment. Therefore, in the ultraviolet semiconductor light emitting device of this embodiment, the in-plane uniformity of the current flowing in the p-type nitride semiconductor layer 5 can be improved by such a shape and arrangement of the p electrode 7 and the n electrode 6. Combined with the reflection effect of the ultraviolet light by the reflection film 9, the light extraction efficiency can be improved.
  • the n-electrode 6 is formed on the entire surface of the n-type nitride semiconductor layer 3 opposite to the light-emitting layer 4 side as long as the electrode is transparent to the ultraviolet light emitted from the light-emitting layer 4. May be.
  • a buffer is formed on the one surface side of the substrate 1 (see FIG. 1) by a crystal growth method such as the MOVPE method.
  • the layer 2, the n-type nitride semiconductor layer 3, the light emitting layer 4, and the p-type nitride semiconductor layer 5 are sequentially formed.
  • a p-electrode 7, a concave portion 8, a reflective film 9 and the like are formed.
  • the substrate 1 is peeled off by a laser lift-off method or the like.
  • the surface of the n-type nitride semiconductor layer 3 opposite to the light emitting layer 4 side is exposed by removing the buffer layer 2 and the like by a dry etching technique.
  • the n electrode 6 is formed.
  • the n-type nitride semiconductor layer 3, the p-type nitride semiconductor layer 5, the light emitting layer 4, the p electrode 7, and the n electrode 6 are provided.
  • the light emitting layer 4 is disposed between the n-type nitride semiconductor layer 3 and the p-type nitride semiconductor layer 5.
  • N electrode 6 is in contact with n type nitride semiconductor layer 3.
  • the p electrode 7 is in contact with the p-type nitride semiconductor layer 5.
  • a recess 8 is formed on the surface of the p-type nitride semiconductor layer 5 having the p-type contact layer 5b opposite to the light emitting layer 4 so as to avoid the formation region of the p-electrode 7, and the inner bottom surface 8a of the recess 8 is formed.
  • the reflective film 9 that reflects the ultraviolet light emitted from the light emitting layer 4 is formed, the amount of light absorbed in the p-type contact layer 5b out of the ultraviolet light emitted from the light emitting layer 4 can be reduced.
  • the light extraction efficiency from one surface side of the ultraviolet semiconductor light emitting element in the thickness direction here, the surface side opposite to the light emitting layer 4 side in the n-type nitride semiconductor layer 3 can be improved.
  • the n-type nitride semiconductor layer 3 has a second surface on the side opposite to the light emitting layer 4 when viewed from the n-type nitride semiconductor layer 3.
  • An n electrode 6 is provided on the second surface of the n-type nitride semiconductor layer 3.
  • the p-type nitride semiconductor layer 5 has a first surface on the side opposite to the light emitting layer 4 when viewed from the p-type nitride semiconductor layer 5.
  • a p-electrode 7 is provided on the first surface of the p-type nitride semiconductor layer 5.
  • the resistance of the entire ultraviolet semiconductor light emitting device is reduced, and the area of the light emitting layer 4 can be increased, so that the light extraction efficiency can be improved.
  • a conductive single crystal substrate for example, an n-type silicon carbide substrate
  • the n-electrode 6 may be formed on the other surface side of the substrate 1 without removing the substrate 1.
  • the ultraviolet semiconductor light emitting device of this embodiment has the same configuration as that of the first embodiment. Therefore, it can be combined with the technical features disclosed in the first embodiment.
  • Embodiment 3 The basic configuration of the ultraviolet semiconductor light emitting device of this embodiment is substantially the same as that of Embodiment 1, and is different in that the reflection film 9 extends to the p-electrode 7 as shown in FIG.
  • symbol is attached
  • the p-type electrode 7 is formed in a stripe shape, and a plurality of recesses 8 are formed in a stripe shape with respect to the p-type nitride semiconductor layer 5, so that all the p-electrodes 7 are reflected. The difference is that they are electrically connected by the film 9.
  • the reflective film 9 in the ultraviolet semiconductor light emitting device of this embodiment is formed with the concave portion 8 and the reflective film 9 on the inner bottom surface 8a and the inner side surface of the concave portion 8 in the p-type nitride semiconductor layer 5 and on the surface of the p-type nitride semiconductor layer 5. It is formed so as to cover a region that is not formed and the surface of the p-electrode 7.
  • all the p electrodes 7 can be electrically connected by the reflective film 9 and function as a protective layer for protecting each p electrode 7 on the reflective film 9. Can be given.
  • the recess 8 since the recess 8 has a tapered shape in which the opening area gradually increases as the distance from the inner bottom surface 8a increases, disconnection of the reflective film 9 can be suppressed.
  • positioning of the recessed part 8 may be the same as that of Embodiment 1.
  • the manufacturing method of the ultraviolet semiconductor light emitting device of the present embodiment is basically the same as that of the first embodiment, and only the resist layer pattern when forming the p electrode 7 is different.
  • the resist layer has a pattern that covers only the surface 3 a of the n-type nitride semiconductor layer 3 and the n-electrode 6.
  • the reflective film 9 may be extended to the p electrode 7 as in the present embodiment.
  • the component and the reflective film 9 may be formed at the same time.
  • a reflective film that reflects ultraviolet light may be provided on the surface of the surface 3 a of the n-type nitride semiconductor layer 3 where the n electrode 6 is not formed and on the n electrode 6.
  • the ultraviolet semiconductor light emitting device of this embodiment has the same configuration as that of the first embodiment. Therefore, it can be combined with the technical features disclosed in the first embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

　ｎ形窒化物半導体層とｐ形窒化物半導体層との間に発光層を有するとともに、ｎ形窒化物半導体層に接触するｎ電極と、ｐ形窒化物半導体層に接触するｐ電極とを有し、ｐ形窒化物半導体層が、発光層よりもバンドギャップが小さくｐ電極との接触がオーミック接触となるｐ形コンタクト層を備えている。ｐ形窒化物半導体層における発光層とは反対側の表面に、ｐ電極の形成領域を避けて凹部が形成され、凹部の内底面に、発光層から放射される紫外光を反射する反射膜が形成されている。

Description

紫外半導体発光素子
　本発明は、発光層の材料として窒化物半導体材料を用いた紫外半導体発光素子に関するものである。
　紫外光の波長域で発光する紫外半導体発光素子は、衛生、医療、工業、照明、精密機械などの様々な分野への応用が期待されている。
　しかしながら、発光層の材料として窒化物半導体材料を用いた一般的な紫外半導体発光素子は、青色光を発光する窒化物半導体発光素子に比べて、発光効率および光出力が小さく、広く産業化されていないのが現状である。
　ここにおいて、紫外半導体発光素子の発光効率が低い原因としては、貫通転位密度が高く、非発光再結合が支配的となり、内部量子効率が低いことや、ｐ形窒化物半導体層の性能が不十分である、などの理由も挙げられるが、発光した紫外光の外部への光取り出し効率が低いことが大きな原因となっている。例えば、発光層の材料をＡｌxＧａ1-xＮ（ｘ≧０．４）とし、ｐ形窒化物半導体層に、ｐ電極とのオーミック接触を得るためのｐ形コンタクト層としてホール濃度を比較的高くすることが可能なｐ形ＧａＮ層を設けた紫外半導体発光素子（非特許文献１参照）では、ｐ形ＧａＮ層が、３６０ｎｍ以下の紫外光を吸収してしまうので、ｐ形ＧａＮ層に入射した紫外光が吸収され、外部へ取り出されないこととなり、外部への光取り出し効率が低下してしまう。
　これに対して、基板の一表面側にｎ形窒化物半導体層とＡｌxＧａ1-xＮ（０．４≦ｘ≦１．０）層からなる発光層とｐ形窒化物半導体層との積層構造を有し、ｐ形窒化物半導体層を、発光層よりもＡｌリッチなＡｌy2Ｇａ1-y2Ｎ（ｘ＜ｙ2≦１．０）層からなるｐ形クラッド層と当該ｐ形クラッド層上のＡｌz2Ｇａ1-z2Ｎ（０≦ｚ2＜ｙ2）層からなるｐ形コンタクト層とで構成した紫外光半導体発光素子において、ｐ形コンタクト層に溝部を形成し、ｐ形コンタクト層の溝部から紫外光を取り出すことができるようにしたものが提案されている（特許文献１参照）。
M. ASIF KHAN,et al,「III-Nitride UV Devices」，Jpn. J. Appl. Rhys.,Vol.44, No.10, 2005, p.7191-7206
特開２００８－１７１９４１号公報
　ところで、上記特許文献１に記載された紫外半導体発光素子では、基板としてサファイア基板やＳｉＣ基板などを用いているので、厚み方向の両面側から紫外光が取り出されることとなる。言い換えれば、この紫外半導体発光素子では、基板の他表面側と、ｐ形コンタクト層に形成した溝部に対応する部位の表面側とから紫外光が取り出されることになる。したがって、この紫外半導体発光素子では、全体として、より多くの紫外光が取り出される。
　しかしながら、紫外半導体発光素子を実用する場合には、厚み方向の一面側からのみ紫外光が取り出される構造が望ましい。これは、紫外半導体発光素子は、内部量子効率が低く、注入した電力のほとんどが熱となるため、フリップチップ実装して用いる場合が多いからである。ここにおいて、上記特許文献１に開示された紫外半導体発光素子をパッケージなどに実装して用いる場合、ｐ形コンタクト層に形成した溝部に対応する部位の表面側から取り出された紫外光がパッケージに吸収されたり、パッケージとｐ電極との間での多重反射により減衰したりしてしまうからである。
　本発明は上記事由に鑑みて為されたものであり、その目的は、厚み方向の一面側からの光取り出し効率の向上を図れる紫外半導体発光素子を提供することにある。
　本発明の紫外半導体発光素子は、ｎ形窒化物半導体層３とｐ形窒化物半導体層５との間に発光層４を有するとともに、前記ｎ形窒化物半導体層３に接触するｎ電極６と、前記ｐ形窒化物半導体層５に接触するｐ電極７とを少なくとも備えた紫外半導体発光素子であって、前記ｐ形窒化物半導体層５における前記発光層４とは反対側の表面に、前記ｐ電極７の形成領域を避けて凹部８が形成され、前記凹部８の内底面に、前記発光層４から放射される紫外光を反射する反射膜９が形成されてなることを特徴とする。
　また、本発明の紫外半導体発光素子は、ｎ形窒化物半導体層とｐ形窒化物半導体層との間に発光層を有するとともに、前記ｎ形窒化物半導体層に接触するｎ電極と、前記ｐ形窒化物半導体層に接触するｐ電極とを有し、前記ｐ形窒化物半導体層が、前記発光層よりもバンドギャップが小さく前記ｐ電極との接触がオーミック接触となるｐ形コンタクト層を少なくとも備えた紫外半導体発光素子であって、前記ｐ形窒化物半導体層における前記発光層とは反対側の表面に、前記ｐ電極の形成領域を避けて凹部が形成され、前記凹部の内底面に、前記発光層から放射される紫外光を反射する反射膜が形成されてなることを特徴とする。
　この紫外半導体発光素子において、前記ｐ形窒化物半導体層は、前記凹部が複数形成されてなることが好ましい。
　この紫外半導体発光素子において、前記ｐ形窒化物半導体層は、前記ｐ電極側から順に、前記ｐ形コンタクト層、前記ｐ形コンタクト層よりもバンドギャップが大きなｐ形クラッド層、を有することが好ましい。
　この紫外半導体発光素子において、前記反射膜は、前記ｐ電極上まで延設されてなることが好ましい。
　本発明の紫外半導体発光素子では、厚み方向の一面側からの光取り出し効率の向上を図れる。
実施形態１の紫外半導体発光素子を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ－Ａ’概略断面図である。 実施形態２の紫外半導体発光素子を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ－Ａ’概略断面図、（ｃ）は概略下面図である。 実施形態３の紫外半導体発光素子を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ－Ａ’概略断面図である。
　（実施形態１）
　以下、本実施形態の紫外半導体発光素子について図１を参照しながら説明する。
　本実施形態の紫外半導体発光素子は、紫外発光ダイオードであり、基板１の一表面側にバッファ層２を介してｎ形窒化物半導体層３が形成され、ｎ形窒化物半導体層３の表面側に発光層４が形成され、発光層４の表面側にｐ形窒化物半導体層５が形成されている。
　したがって、紫外半導体発光素子は、ｎ形窒化物半導体層３と、ｐ形窒化物半導体層５と、発光層４とを有する。発光層４は、ｎ形窒化物半導体層３とｐ形窒化物半導体層５との間に配置されている。また、ｐ形窒化物半導体層５は、発光層４と接触する接触面を有している。また、ｐ形窒化物半導体層５は、第１面と第２面とを有する。ｐ形窒化物半導体層５の第２面は、発光層４と接触している面として定義される。ｐ形窒化物半導体層５の第１面は、ｐ形窒化物半導体層５から見て、ｐ形窒化物半導体層５の第２面と反対側に位置する。
　また、ｎ形窒化物半導体層３と発光層４とｐ形窒化物半導体層５とは、この順に並んでいる。ｎ形窒化物半導体層３と発光層４とｐ形窒化物半導体層５とが並んでいる方向は、紫外半導体発光素子の厚み方向として定義される。
　また、紫外半導体発光素子は、基板１の上記一表面側において、角型のメサ構造を有し、ｎ電極（カソード電極）６とｐ電極（アノード電極）７とが基板１の上記一表面側で横方向に並んでいる。すなわち、紫外半導体発光素子は、ｎ形窒化物半導体層３における発光層４側において露出させた表面３ａに、ｎ電極６が形成され、ｐ形窒化物半導体層５の表面側（ｐ形窒化物半導体層５における発光層４側とは反対側）にｐ電極７が形成されている。
　言い換えると、ｐ形窒化物半導体層５は、第１面と第２面とを有している。ｐ形窒化物半導体層５の第２面は、発光層４と接触している面として定義される。ｐ形窒化物半導体層５の第１面は、ｐ形窒化物半導体層５から見て、ｐ形窒化物半導体層５の第２面と反対側に位置する。ｐ形窒化物半導体層５の第１面には、ｐ電極７が設けられている。
　メサ構造は、基板１の上記一表面側にバッファ層２とｎ形窒化物半導体層３と発光層４とｐ形窒化物半導体層５との積層膜をＭＯＶＰＥ法などにより成膜した後で、ｎ形窒化物半導体層３の一部が露出するように上記積層膜をパターニングすることで形成されている。しかして、ｎ形窒化物半導体層３においてｎ電極６を形成する表面３ａは、上記積層膜の所定領域をｐ形窒化物半導体層５の表面側からｎ形窒化物半導体層３の途中までエッチングすることにより露出させている。
　したがって、ｎ形窒化物半導体層３は、第１面と第２面とを有する。ｎ形窒化物半導体層３の第１面は、発光層４と対向している面として定義される。ｎ形窒化物半導体層３の第２面は、ｎ形窒化物半導体層３から見て、ｎ形窒化物半導体層３の第１面と反対側に位置する。
　そして、発光層４は、ｎ形窒化物半導体層３の一部が露出するように、ｎ形窒化物半導体層３の第１面上に配置されている。より詳しく説明すると、発光層４は、ｎ形窒化物半導体層３の第１面の一部が露出するように、ｎ形窒化物半導体層３の第１面上に配置されている。なお、図１（ｂ）において、発光層４は、ｎ形窒化物半導体層３の第１面上に直接的に配置されている。しかしながら、発光層４は、ｎ形窒化物半導体層３の第１面上に直接配置される必要はない。すなわち、発光層４がｎ形窒化物半導体層３の第１面上に配置されているということは、発光層４がｎ形窒化物半導体層３の第１面上に直接的又は間接的に配置されていることを含む。
　また、紫外半導体発光素子は、ｐ形窒化物半導体層５における発光層４とは反対側の表面に、ｐ電極７の形成領域を避けて凹部８が形成され、凹部８の内底面８ａに、発光層４から放射される紫外光を反射する反射膜９が形成されている。
　すなわち、ｐ形窒化物半導体層５の第１面には、凹部８が形成されている。凹部８は、ｐ電極７と、紫外半導体発光素子の厚み方向に直交する方向においてずれている。
　言い換えると、ｐ形窒化物半導体層５の第１面には、ｐ電極７と凹部８とが形成されている。凹部８は、ｐ電極７が形成されている領域以外の領域に形成されている。
　上述の基板１としては、上記一表面が（０００１）面、つまり、ｃ面のサファイア基板を用いている。基板１は、サファイア基板に限らず、発光層４から放射される紫外光に対して透明な単結晶基板であればよく、例えば、スピネル基板、炭化シリコン基板、酸化亜鉛基板、酸化マグネシウム基板、硼化ジルコニウム基板、III族窒化物系半導体結晶基板などでもよい。
　バッファ層２は、ｎ形窒化物半導体層３の貫通転位を低減するとともにｎ形窒化物半導体層３の残留歪みを低減するために設けたものであり、ＡｌＮ層により構成してある。バッファ層２は、ＡｌＮ層に限らず、Ａｌを構成元素として含む窒化物半導体層であればよく、例えば、ＡｌＧａＮ層やＡｌＩｎＮ層などにより構成してもよい。
　ｎ形窒化物半導体層３は、発光層４へ電子を注入するためのであり、膜厚や組成は特に限定するものではないが、例えば、バッファ層２上に形成されたＳｉドープのｎ形Ａｌ0.55Ｇａ0.45Ｎ層により構成すればよい。ｎ形窒化物半導体層３は、単層構造に限らず、多層構造でもよく、例えば、バッファ層２上のＳｉドープのｎ形Ａｌ0.7Ｇａ0.3Ｎ層と、当該ｎ形Ａｌ0.7Ｇａ0.3Ｎ層上のＳｉドープのｎ形Ａｌ0.55Ｇａ0.45Ｎ層とで構成してもよい。
　発光層４は、量子井戸構造を有し、障壁層と井戸層とを交互に積層してある。例えば、発光層４は、障壁層を膜厚が８ｎｍのＡｌ0.55Ｇａ0.45Ｎ層により構成し、井戸層を膜厚が２ｎｍのＡｌ0.40Ｇａ0.60Ｎ層により構成すればよい。なお、障壁層および井戸層の各組成は限定するものではなく、例えば、２５０ｎｍ～３００ｎｍの波長域における所望の発光波長（発光ピーク波長）に応じて適宜設定すればよい。また、発光層４における井戸層の数は特に限定するものではなく、発光層４は、井戸層を複数備えた多重量子井戸構造に限らず、井戸層を１つとした単一量子井戸構造を採用してもよい。また、障壁層および井戸層の各膜厚も特に限定するものではない。また、発光層４を単層構造として、当該発光層４と当該発光層４の厚み方向の両側の層（ｎ形窒化物半導体層３、ｐ形窒化物半導体層５）とでダブルへテロ構造が形成されるようにしてもよい。
　ｐ形窒化物半導体層５は、発光層４へホールを注入するためのものであり、膜厚や組成は特に限定するものではないが、例えば、発光層４上に形成されたｐ形クラッド層５ａと、このｐ形クラッド層５ａ上に形成されたｐ形コンタクト層５ｂとで構成すればよい。ｐ形クラッド層５ａは、発光層４上に形成されたＭｇドープのｐ形ＡｌＧａＮ層からなる第１のｐ形半導体層と、第１のｐ形半導体層上に形成されたＭｇドープのｐ形ＡｌＧａＮ層からなる第２のｐ形半導体層とで構成してある。また、ｐ形コンタクト層５ｂは、Ｍｇドープのｐ形ＧａＮ層により構成してある。ここで、第１のｐ形半導体層および第２のｐ形半導体層の各組成は、第１のｐ形半導体層のバンドギャップエネルギが第２のｐ形半導体層のバンドギャップエネルギよりも大きくなるように設定してある。また、第２のｐ形半導体層の組成は、当該第２のｐ形半導体層のバンドギャップエネルギが、発光層における障壁層のバンドギャップと同じになるように設定してある。また、ｐ形窒化物半導体層５は、第１のｐ形半導体層の膜厚を１５ｎｍ、第２のｐ形半導体層の膜厚を５０ｎｍ、ｐ形コンタクト層５ｂの膜厚を１５ｎｍに設定してあるが、これらの膜厚は特に限定するものではない。また、ｐ形窒化物半導体層５で採用する窒化物半導体も特に限定するものではなく、ｐ形クラッド層５ａには、例えば、ＡｌＧａＩｎＮ、ＩｎＡｌＮを用いてもよい。また、ｐ形コンタクト層５ｂには、ＧａＮ、ＡｌＧａＩｎＮだけではなく、ＩｎＧａＮ、ＩｎＡｌＮを用いてもよい。
　ｐ形窒化物半導体層５は、少なくともｐ形コンタクト層５ｂがあればよいが、ｐ形窒化物半導体層５は、ｐ電極７側から順に、ｐ形コンタクト層５ｂ、当該ｐ形コンタクト層５ｂよりもバンドギャップが大きなｐ形クラッド層５ａを有する積層構造が好ましい。このような積層構造により、当該ｐ形窒化物半導体層５とｐ電極７との接触抵抗を低減できて優れた電気的接触（良好なオーミック接触）を得ることが可能となる。また、この積層構造により、ｐ形窒化物半導体層５と発光層４とのバンドギャップおよび格子定数それぞれの違いを緩和することが可能となる。なお、ｐ形窒化物半導体層５は、上述の積層構造に限らず、ｐ形クラッド層５ａと発光層４との間に、ｐ形クラッド層５ａとは別のｐ形半導体層を備えていてもよい。また、ｐ形クラッド層５ａは、２層構造に限らず、単層構造でもよいし、２層構造以外の多層構造でもよい。
　ｎ電極６は、ｎ形窒化物半導体層３に電気的に接触するものであり、接触抵抗が小さくオーミック接触が可能であれば、材料や膜厚、積層構造などは特に限定するものではない。なお、ｎ電極６は、例えば、膜厚が２０ｎｍのＴｉ膜と、膜厚が１００ｎｍのＡｌ膜と、膜厚が２０ｎｍのＴｉ膜と、膜厚が２００ｎｍのＡｕ膜との積層膜により構成すればよい。また、ｎ電極６の面内方向の導電性を向上させるために、ｎ電極６上に第１のパッド電極を設けてもよい。なお、紫外半導体発光素子は、基板１の外周形状が矩形状であり、基板１の上記一表面側の全面に形成されたｎ形窒化物半導体層３の４隅部のうちの１箇所において、ｎ形窒化物半導体層３の上記表面３ａを露出させてあり、ｎ電極６の平面視形状を矩形状としてある。
　ｐ電極７は、ｐ形窒化物半導体層５のｐ形コンタクト層５ａに電気的に接触するものであり、接触抵抗が小さくオーミック接触が可能であれば、材料や膜厚、積層構造などは特に限定するものではない。なお、ｐ電極７は、例えば、膜厚が２０ｎｍのＮｉ膜と、膜厚が１００ｎｍのＡｌ膜との積層膜により構成すればよい。また、ｐ電極７の面内方向の導電性を向上させるために、ｐ電極７上に第２のパッド電極を設けてもよい。第２のパッド電極を設ければ、ｐ電極７に流れる電流をｐ電極７の面内で均一に拡散させやすくなり、ｐ電極７での電流密度の面内均一性を高めることができ、発光効率の向上を図れる。
　以上説明した本実施形態の紫外半導体発光素子では、ｐ形コンタクト層５ｂを備えたｐ形窒化物半導体層５における発光層４とは反対側の表面に、ｐ電極７の形成領域を避けて凹部８が形成され、凹部８の内底面８ａに、発光層４から放射される紫外光を反射する反射膜９が形成されているので、発光層４から放射された紫外光のうちｐ形コンタクト層５ｂにおいて吸収される光量を低減できるとともに、この紫外半導体発光素子の厚み方向の一面側（ここでは、基板１の他表面側）からの光取り出し効率の向上を図れる。
　ところで、本実施形態の紫外半導体発光素子は、ｐ形窒化物半導体層５に、凹部８が複数形成されており、各凹部８それぞれの内底面８ａに反射膜９が形成されている。ここにおいて、紫外半導体発光素子は、ｐ電極７をメッシュ状の形状として、ｐ形窒化物半導体層５においてｐ電極７の複数の矩形状の開口部（網目の部分）７ｂそれぞれに対応する領域に開口部７ｂよりも開口サイズが小さな凹部８を形成してある。この凹部８は、矩形状に開口されている。そして、凹部８の内底面８ａに当該内底面８ａよりも平面サイズの小さな矩形状の反射膜９を形成してある。この紫外半導体発光素子では、凹部８を複数形成し、各凹部８それぞれの内底面８ａに反射膜９を形成することにより、光取り出し効率を向上させるための反射膜９の配置設計の自由度が高くなる。
　図１に示した紫外半導体発光素子は、平面視形状が正方形状であり、１つの対角線の一端側に、ｎ電極６が配置され、当該対角線の他端側に、ｐ電極７において開口部７ｂを設けていない矩形状の部位７ａを配置してある。しかして、本実施形態の紫外半導体発光素子では、このようなｐ電極７の形状およびｎ電極６の配置により、ｐ形窒化物半導体層５に流れる電流の面内均一性を高めることが可能となり、反射膜９による紫外光の反射効果と相俟って、光取り出し効率の向上を図れる。
　図１に示した例では、凹部８の深さ寸法を、ｐ形コンタクト層５ｂの厚さ寸法よりも大きく設定してあり、凹部８の内底面８ａが、ｐ形クラッド５ａの露出表面により構成してある。ここにおいて、凹部８は、フォトリソグラフィ技術およびエッチング技術（例えば、ドライエッチング技術）を利用して形成してある。
　凹部８の深さ寸法は、ｐ形コンタクト層５ｂの厚さが１０ｎｍとなる深さ寸法（ｐ形コンタクト層５ｂの厚さ－１０ｎｍ）から、発光層４におけるｐ形窒化物半導体層５側の表面が露出する深さ寸法（ｐ形窒化物半導体層５の厚さ寸法）の範囲で設定すればよい。ここにおいて、反射膜９直下のｐ形コンタクト層５ｂの厚さは、１０ｎｍ以下（０を含む）であることが好ましく、１０μｍ以下とすることにより、ｐ形コンタクト層５ｂでの紫外光の吸収を抑制することが可能となり、光取り出し効率を向上させる効果が高くなる。例えば、発光層４の発光波長を２８０ｎｍとして、ｐ形コンタクト層５ｂを膜厚が１０ｎｍのｐ形ＧａＮ層により構成した場合、ｐ形クラッド層５ａからｐ形コンタクト層５ｂに入射した光がｐ形コンタクト層５ｂを透過して反射膜９で反射され戻ってきたとすると、ｐ形コンタクト層５ｂのみで約３０％の紫外光が吸収される。したがって、反射膜９の直下のｐ形コンタクト層５ｂの厚さが１０ｎｍを超えると、反射膜９の反射率を高くしても、光取り出し効率を向上させる効果が小さくなってしまう。逆に言えば、反射膜９の直下のｐ形コンタクト層５ｂの厚さを１０ｎｍ以下にすれば、ｐ形コンタクト層５ｂにおける反射膜９直下の部位での光吸収を抑制することができ、光取り出し効率を向上させる効果が高くなる。また、電気的接触性の観点からはｐ形コンタクト層５ｂは厚いほうが良いので、光吸収および電気的接触性の両方の許容限界として、反射膜９の直下のｐ形コンタクト層５ｂの厚さの上限を１０ｎｍとした。なお、反射膜９直下にはｐ形コンタクト層５ｂが全く存在しないようにしてもよいが、ｐ形コンタクト層５ｂにおける反射膜９直下の部位の厚さが１０ｎｍ以下であれば、ｐ形コンタクト層５ｂの面積が低減することによる接触抵抗の増大を抑制しつつ、反射膜９による反射効果を得ることが可能となる。
　反射膜９は、発光層４から放射される紫外光に対する反射率が６０％以上であることが好ましく、６０％よりも小さい場合に比べて、光取り出し効率を向上させる効果を大きくすることが可能となる。言い換えれば、反射率が６０％よりも小さくなると、光取り出し効率を向上させる効果が小さくなってしまう。
　発光層４の発光波長が２５０ｎｍ～３００ｎｍの波長域にある場合、反射膜９の材料は、Ａｌ、Ｒｈ、Ｓｉ、Ｍｏ、あるいはそれらの合金の群から選択することが好ましい。反射膜９の材料を、この群から選択した材料とすることにより、発光層４から放射される紫外光に対する反射膜９の反射率を６０％よりも高くすることができ、紫外光の吸収や透過を抑制することが可能となる。例えば、２６５ｎｍの紫外光に対する反射率についてみれば、Ａｌは９２．５％、Ｓｉは７２．２％、Ｒｈは６７．９％、Ｍｏは６６．７％である。
　以下、図１に示した紫外半導体発光素子の具体的な製造方法について説明する。
　まず、サファイア基板からなる基板１をＭＯＶＰＥ装置の反応炉内に導入する。続いて、反応炉内の圧力を所定の成長圧力（例えば、１０ｋＰａ≒７６Ｔｏｒｒ）に保ちながら基板温度を所定温度（例えば、１２５０℃）まで上昇させてから、所定時間（例えば、１０分間）の加熱を行うことにより基板１の上記一表面を清浄化する。その後、基板温度を上記所定温度と同じ成長温度（ここでは、１２５０℃）に保持した状態で、アルミニウムの原料であるトリメチルアルミニウム（ＴＭＡｌ）の流量を標準状態で０．０５Ｌ／ｍｉｎ（５０ＳＣＣＭ）に設定し、且つ、窒素の原料であるアンモニア（ＮＨ3）の流量を標準状態で０．０５Ｌ／ｍｉｎ（５０ＳＣＣＭ）に設定してから、ＴＭＡｌとＮＨ3とを同時に反応炉内へ供給開始して単結晶のＡｌＮ層からなるバッファ層２を成長させる。なお、バッファ層２としては、単結晶のＡｌＮ層に限らず、単結晶のＡｌＧａＮ層を採用してもよい。
　ｎ形窒化物半導体層３の成長条件としては、成長温度を１２００℃、成長圧力を上記所定の成長圧力（ここでは、１０ｋＰａ）とし、アルミニウムの原料としてＴＭＡｌ、ガリウムの原料としてトリメチルガリウム（ＴＭＧａ）、窒素の原料としてＮＨ3、ｎ形導電性を付与する不純物であるシリコンの原料としてテトラエチルシラン（ＴＥＳｉ）を用い、各原料を輸送するためのキャリアガスとしてはＨ2ガスを用いている。ここで、ＴＥＳｉの流量は標準状態で０．０００９Ｌ／ｍｉｎ（０．９ＳＣＣＭ）としている。なお、各原料は特に限定するものではなく、例えば、ガリウムの原料としてトリエチルガリウム（ＴＥＧａ）、窒素の原料としてヒドラジン誘導体、シリコンの原料としてモノシラン（ＳｉＨ4）を用いてもよい。
　発光層４の成長条件としては、成長温度をｎ形窒化物半導体層３と同じ１２００℃、成長圧力を上記所定の成長圧力（ここでは、１０ｋＰａ）とし、アルミニウムの原料としてＴＭＡｌ、ガリウムの原料としてＴＭＧａ、窒素の原料としてＮＨ3を用いている。ここで、発光層４の障壁層の成長条件については、ＴＥＳｉを供給しないことを除けば、ｎ形窒化物半導体層３の成長条件と同じに設定している。また、発光層４の井戸層の成長条件については、所望の組成が得られるように、III族原料におけるＴＭＡｌのモル比（〔ＴＭＡｌ〕／｛〔ＴＭＡｌ〕＋〔ＴＭＧａ〕｝）を障壁層の成長条件よりも小さく設定している。なお、本実施形態では、障壁層に不純物をドーピングしていないが、これに限らず、障壁層の結晶品質が劣化しない程度の不純物濃度でシリコンなどのｎ形不純物をドーピングしてもよい。
　ｐ形窒化物半導体層５のうちｐ形クラッド層５ａの第１のｐ形半導体層および第２のｐ形半導体層の成長条件としては、成長温度を１０５０℃、成長圧力を上記所定の成長圧力（ここでは、１０ｋＰａ）とし、アルミニウムの原料としてＴＭＡｌ、ガリウムの原料としてＴＭＧａ、窒素の原料としてＮＨ3、ｐ形導電性を付与する不純物であるマグネシウムの原料としてビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を用い、各原料を輸送するためのキャリアガスとしてはＨ2ガスを用いている。また、ｐ形窒化物半導体層３のうちｐ形コンタクト層５ｂの成長条件は、基本的に第２のｐ形半導体層の成長条件と同じであり、ＴＭＡｌの供給を停止している点が相違する。ここにおいて、第１のｐ形半導体層、第２のｐ形半導体層、ｐ形コンタクト層５ｂのいずれの成長時もＣｐ2Ｍｇの流量は標準状態で０．０２Ｌ／ｍｉｎ（２０ＳＣＣＭ）とし、第１のｐ形半導体層、第２のｐ形半導体層、ｐ形コンタクト層５ｂそれぞれの組成に応じてIII族原料のモル比（流量比）を適宜変化させる。
　上述の各成長条件で、基板１の上記一表面側へ、バッファ層２、ｎ形窒化物半導体層３、発光層４、ｐ形窒化物半導体層５を順次成長させる結晶成長工程が終了した後で、バッファ層２、ｎ形窒化物半導体層３、発光層４、ｐ形窒化物半導体層５の積層構造を有する基板１をＭＯＶＰＥ装置の反応炉から取り出す。
　その後、ｎ電極６、ｐ電極７、凹部８、反射膜９などを形成する。
　具体的には、まず、フォトリソグラフィ技術を利用して、バッファ層２とｎ形窒化物半導体層３と発光層４とｐ形窒化物半導体層５との積層膜においてメサ構造の上面に対応する領域上にレジスト層（以下、第１のレジスト層と称する）を形成する。続いて、当該第１のレジスト層をマスクとして、反応性イオンエッチングによりｐ形窒化物半導体層５の表面側からｎ形窒化物半導体層３の途中までエッチングすることによって、メサ構造を形成する。なお、メサ構造の面積および形状は特に限定するものではない。
　上述のメサ構造を形成した後、第１のレジスト層を除去してから、フォトリソグラフィ技術を利用して、ｐ形窒化物半導体層５における凹部８の形成予定領域に対応する部位が開口されたレジスト層（以下、第２のレジスト層と称する）を形成する。続いて、当該第２のレジスト層をマスクとして、反応性イオンエッチングによりｐ形窒化物半導体層５の表面側から所定深さまでエッチングすることによって、凹部８を形成する。
　その後、第２のレジスト層を除去してから、ｎ形窒化物半導体層３およびｐ形窒化物半導体層５それぞれの表面の自然酸化膜を、ＢＨＦ（バッファードフッ酸）を用いたウェットエッチングにより除去する。なお、自然酸化膜を除去するための薬液は、特にＢＨＦに限定するものではなく、自然酸化膜を除去可能な他の薬液（酸類）を用いてもよい。
　上述の自然酸化膜を除去した後、フォトリソグラフィ技術を利用して、基板１の上記一表面側におけるｎ電極６の形成予定領域のみ（つまり、ｎ形窒化物半導体層３の表面３ａの一部）が露出するようにパターニングされた第３のレジスト層を形成する。その後、電子ビーム蒸着法によってｎ電極６を成膜し、リフトオフを行うことにより第３のレジスト層および当該第３のレジスト層上の不要膜を除去する。その後、ｎ電極６とｎ形窒化物半導体層３との接触がオーミック接触となるように、Ｎ2ガス雰囲気中でＲＴＡ処理（急速熱アニール処理）を行う。なお、ｎ電極６は、膜厚が２０ｎｍのＴｉ膜と、膜厚が１００ｎｍのＡｌ膜と、膜厚が２０ｎｍのＴｉ膜と、膜厚が２００ｎｍのＡｕ膜との積層膜とし、ＲＴＡ処理の条件は、例えば、アニール温度を９００℃、アニール時間を１分とすればよい。
　次に、フォトリソグラフィ技術を利用して、基板１の上記一表面側におけるｐ電極７の形成予定領域のみ（つまり、ｐ形窒化物半導体層５の表面の一部）が露出するようにパターニングされた第４のレジスト層を形成する。その後、電子ビーム蒸着法によってｐ電極７を成膜し、リフトオフを行うことにより第４のレジスト層および当該第４のレジスト層上の不要膜を除去する。その後、ｐ電極７とｐ形窒化物半導体層５のｐ形コンタクト層５ｂとの接触がオーミック接触となるように、Ｎ2ガス雰囲気中でＲＴＡ処理（急速熱アニール処理）を行う。なお、ｐ電極７は、膜厚が２０ｎｍのＮｉ膜と、膜厚が１００ｎｍのＡｌ膜との積層膜とし、ＲＴＡ処理の条件は、例えば、アニール温度を５００℃、アニール時間を１０分とすればよい。
　次に、フォトリソグラフィ技術を利用して、基板１の上記一表面側における反射膜９の形成予定領域のみ（つまり、ｐ形窒化物半導体層５の凹部８の内底面８ａの一部）が露出するようにパターニングされた第５のレジスト層を形成する。その後、電子ビーム蒸着法によって反射膜９を成膜し、リフトオフを行うことにより第５のレジスト層および当該第５のレジスト層上の不要膜を除去することにより、図１の構成の紫外半導体発光素子が得られる。なお、反射膜９は、膜厚が１００ｎｍのＡｌ膜とした。また、反射膜９を形成した後に、反射膜９とｐ形窒化物半導体層５との密着性を向上させるために、当該反射膜９の反射特性を低下させないような条件で熱処理を行ってもよい。
　上述の紫外半導体発光素子の製造にあたっては、反射膜９の形成が終了するまでの全工程をウェハレベルで行ってから、ダイシング工程を行うことで個々の紫外半導体発光素子に分割すればよい。
　また、上記実施形態では、紫外半導体発光素子を、ＭＯＶＰＥ法を利用して製造する方法について例示したが、結晶成長方法は、ＭＯＶＰＥ法に限定するものではなく、例えば、ハライド気相成長法（ＨＶＰＥ法）や、分子線エピタキシー法（ＭＢＥ法）などを採用してもよい。また、メサ構造を形成する工程と凹部８を形成する工程との順序は逆でもよい。また、ｎ電極６を形成する工程、ｐ電極７を形成する工程、反射膜９を形成する工程の順序については、それぞれの工程の熱処理の温度の高低などに応じて適宜変更してもよい。また、ｎ電極６とｐ電極７との積層構造および材料を同じにできる場合には、ｎ電極６を形成する工程とｐ電極７を形成する工程とを同時に行うようにしてもよい。
　凹部８やｎ電極６、ｐ電極７の配置や形状は、特に限定するものではなく、電流経路や光取り出し面などの都合に応じて適宜設計すればよい。ただし、上述のような窒化物半導体（III族窒化物半導体）を利用した紫外半導体発光素子の場合、ｐ形窒化物半導体層５における正孔の有効質量が大きいため、ほぼ、発光層４におけるｐ電極７の投影領域でしか発光しない。そのため、ｐ電極７の面積を大きくとり、且つ、ｐ電極７とｎ電極６との電流経路を短くして、さらに、光取り出し効率が高くなるように配置設計する必要がある。
　以上述べたように、紫外半導体発光素子は、ｎ形窒化物半導体層３と、ｐ形窒化物半導体層５と、発光層４と、ｎ電極６と、ｐ電極７とを有する。発光層４は、ｎ形窒化物半導体層３と、ｐ形窒化物半導体層５との間に配置されている。ｎ電極６は、ｎ形窒化物半導体層３に接触している。ｐ電極７は、ｐ形窒化物半導体層５に接触している。ｐ形窒化物半導体層５は、ｐ形窒化物半導体層５から見て、発光層４と反対側に位置する表面を有する。ｐ形窒化物半導体層５は、その表面に、凹部８が形成されている。
　凹部８は、ｐ電極７の形成領域を避けて形成されている。より詳しくは、ｐ形窒化物半導体層５は、ｐ電極７の形成領域を有している。そして、凹部８は、ｐ電極７の形成領域を避けて形成されている。
　言い換えると、凹部８は、ｐ電極７とは異なる領域に位置する。さらに言い換えると、紫外半導体発光素子は、厚み方向を有している。ｎ形窒化物半導体層３と発光層４とｐ形窒化物半導体層５とは、紫外半導体発光素子の厚み方向に沿って配置されている。凹部８は、ｐ電極７と、紫外半導体発光素子の厚み方向において、重複していない。凹部８は、ｐ電極７と、紫外半導体発光素子の厚み方向に交差する方向においてずれている。
　そして、凹部８の内底面に、発光層４から放射される紫外光を反射する反射膜９が形成されている。
　この場合、紫外半導体発光素子の厚み方向の一面側からの光取り出し効率の向上を図れる。
　ｎ形窒化物半導体層３は、発光層４と対向する第１面を有している。ｎ電極６は、ｎ形窒化物半導体層３の一部に位置するように、ｎ形窒化物半導体層３に接触している。ｐ電極７は、ｐ形窒化物半導体層５と対向する第１面を有している。ｐ形窒化物半導体層５の第１面は、ｐ形窒化物半導体層５から見て、発光層４と反対側に位置する。ｐ形窒化物半導体層５は、その第１面に、凹部８が形成されている。
　この場合、紫外半導体発光素子の厚み方向の一面側からの光取り出し効率の向上を図れる。
　また、ｐ形窒化物半導体層５は、凹部８が複数形成されてなる。
　この場合も、紫外半導体発光素子の厚み方向の一面側からの光取り出し効率の向上を図れる。
　また、ｐ形窒化物半導体層５は、ｐ形コンタクト層５ｂを有する。ｐ形コンタクト層５ｂは、発光層４よりも小さいバンドギャップを有する。ｐ形コンタクト層５ｂは、ｐ電極７と、オーミック接触するように構成されている。
　この場合、ｐ形窒化物半導体層５とｐ電極７との接触抵抗を低減できて優れた電気的接触を得ることが可能となる。
　また、ｐ形窒化物半導体層５は、ｐ電極７側から順に、ｐ形コンタクト層５ｂ、ｐ形コンタクト層５ｂよりもバンドギャップが大きなｐ形クラッド層５ａを有する。
　この場合も、ｐ形窒化物半導体層５とｐ電極７との接触抵抗を低減できて優れた電気的接触を得ることが可能となる。
　なお、ｎ形窒化物半導体層３がｎ電極６に接触していることは、ｎ形窒化物半導体層３がｎ電極６に電気的に接触していることを意味する。同様に、ｐ形窒化物半導体層５がｐ形電極に接触していることは、ｐ形窒化物半導体層５がｐ電極７に電気的に接触していることを意味する。そして、実施形態においては、ｎ電極６はｎ形窒化物半導体層３に直接的に接触している。ｐ電極７は、ｐ形窒化物半導体層５に直接的に接触している。しかしながら、ｎ電極６は、ｎ形窒化物半導体層３に電気的に接続されていれば良い。また、ｐ電極７は、ｐ形窒化物半導体層５に電気的に接続されていれば良い。
　（実施形態２）
　本実施形態の紫外半導体発光素子の基本構成は実施形態１と略同じであり、実施形態１ではメサ構造を設けていたのに対し、図２に示すように、実施形態１において説明した基板１（図１参照）がなく、ｎ形窒化物半導体層３における発光層４側とは反対側の表面に、ｎ電極６を形成してある点などが相違する。すなわち、本実施形態の紫外半導体発光素子は、いわゆる縦型注入構造となっている。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
　本実施形態の紫外半導体発光素子では、ｎ形窒化物半導体層３における発光層４側とは反対側の表面からなる一面側からの光取り出し効率を向上させるために、ｐ電極７だけでなく、ｎ電極６もメッシュ状の形状としてあり、ｎ電極６とｐ電極７との大部分が、発光層４の厚み方向において対向する（重なる）ようにしてある。したがって、ｎ電極６は、ｐ電極７の複数の開口部７ｂそれぞれに１対１で対応する複数の開口部６ｂが形成されている。また、本実施形態の紫外半導体発光素子では、実施形態１にて説明した対角線の一端側に、ｎ電極６において開口部６ｂを設けていない矩形状の部位６ａを配置してある。しかして、本実施形態の紫外半導体発光素子では、このようなｐ電極７、ｎ電極６の形状および配置により、ｐ形窒化物半導体層５に流れる電流の面内均一性を高めることが可能となり、反射膜９による紫外光の反射効果と相俟って、光取り出し効率の向上を図れる。なお、ｎ電極６については、発光層４から放射される紫外光に対して透明な電極であれば、ｎ形窒化物半導体層３における発光層４側とは反対側の表面の全面に形成してもよい。
　本実施形態の紫外半導体発光素子の製造にあたっては、まず、実施形態１で説明した製造方法と同様に、ＭＯＶＰＥ法などの結晶成長方法により、基板１（図１参照）の上記一表面側にバッファ層２、ｎ形窒化物半導体層３、発光層４、ｐ形窒化物半導体層５を順次形成する。その後、ｐ電極７、凹部８、反射膜９などを形成する。そして、基板１をレーザリフトオフ法などにより剥離する。続いて、バッファ層２などをドライエッチング技術により除去することでｎ形窒化物半導体層３における発光層４側とは反対側の表面を露出させる。その後、ｎ電極６を形成する。
　以上説明した本実施形態の紫外半導体発光素子においても、実施形態１と同様、ｎ形窒化物半導体層３と、ｐ形窒化物半導体層５と、発光層４と、ｐ電極７と、ｎ電極６とが設けられている。発光層４は、ｎ形窒化物半導体層３と、ｐ形窒化物半導体層５との間に配置されている。ｎ電極６は、ｎ形窒化物半導体層３に接触している。ｐ電極７は、ｐ形窒化物半導体層５に接触している。
　そして、ｐ形コンタクト層５ｂを備えたｐ形窒化物半導体層５における発光層４とは反対側の表面に、ｐ電極７の形成領域を避けて凹部８が形成され、凹部８の内底面８ａに、発光層４から放射される紫外光を反射する反射膜９が形成されているので、発光層４から放射された紫外光のうちｐ形コンタクト層５ｂにおいて吸収される光量を低減できるとともに、この紫外半導体発光素子の厚み方向の一面側（ここでは、ｎ形窒化物半導体層３における発光層４側とは反対の表面側）からの光取り出し効率の向上を図れる。
　また、ｎ形窒化物半導体層３は、ｎ形窒化物半導体層３から見て、発光層４と反対側に第２面を有している。ｎ形窒化物半導体層３の第２面には、ｎ電極６を有している。また、ｐ形窒化物半導体層５は、ｐ形窒化物半導体層５から見て、発光層４と反対側に、第１面を有している．ｐ形窒化物半導体層５の第１面には、ｐ電極７が設けられている。
　また、本実施形態の紫外半導体発光素子では、紫外半導体発光素子全体の抵抗が小さくなるのに加え、発光層４の面積を大きくでき、光取り出し効率の向上を図れる。
　ただし、本実施形態の紫外半導体発光素子において、製造時に基板１としてｎ形窒化物半導体層３と同じ導電形を有する導電性の単結晶基板（例えば、ｎ形の炭化シリコン基板など）を用いるようにし、基板１を除去せずに、基板１の上記他表面側にｎ電極６を形成するようにしてもよい。
　なお、本実施形態の紫外半導体発光素子は、実施形態１と同様の構成を有している。したがって、実施形態１に開示されている技術的特徴と組み合わせることが可能である。
　（実施形態３）
　本実施形態の紫外半導体発光素子の基本構成は実施形態１と略同じであり、図３に示すように、反射膜９がｐ電極７上にまで延設されている点などが相違する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
　また、本実施形態では、ｐ形電極７がストライプ状に形成されるとともに、ｐ形窒化物半導体層５に対して複数の凹部８がストライプ状に形成されており、全てのｐ電極７が反射膜９により電気的に接続されている点が相違する。
　本実施形態の紫外半導体発光素子における反射膜９は、ｐ形窒化物半導体層５における凹部８の内底面８ａおよび内側面、ｐ形窒化物半導体層５の表面において凹部８および反射膜９が形成されていない領域、ｐ電極７の表面を覆うように形成されている。しかして、本実施形態の紫外半導体発光素子では、反射膜９により全てのｐ電極７を電気的に接続することができるとともに、反射膜９に、各ｐ電極７を保護する保護層としての機能を持たせることができる。ここにおいて、本実施形態では、凹部８を、内底面８ａから離れるにつれて開口面積が徐々に大きくなるテーパ状の形状としてあるので、反射膜９の断線を抑制することができる。なお、凹部８の開口形状や配置は実施形態１と同様でもよい。
　本実施形態の紫外半導体発光素子の製造方法は、基本的には実施形態１と同じであり、ｐ電極７を形成する際のレジスト層のパターンが相違するだけである。このレジスト層は、ｎ形窒化物半導体層３の表面３ａおよびｎ電極６のみを覆うパターンとする。
　なお、実施形態２の紫外半導体発光素子の構造において、本実施形態と同様に、反射膜９をｐ電極７上にまで延設してもよい。また、ｐ電極７の構成要素として反射膜９と同じ材料を含む構成要素が有る場合には、当該構成要素と反射膜９とを同時に形成してもよい。なお、ｎ形窒化物半導体層３の表面３ａにおいてｎ電極６が形成されていない部位およびｎ電極６上に、紫外光を反射する反射膜を設けてもよい。
　なお、本実施形態の紫外半導体発光素子は、実施形態１と同様の構成を有している。したがって、実施形態１に開示されている技術的特徴と組み合わせることが可能である。
　また、本実施形態において開示されている技術的特徴は、実施形態２において開示されている技術的特徴と組み合わせることも可能である。
　１　基板
　３　ｎ形窒化物半導体層
　４　発光層
　５　ｐ形窒化物半導体層
　５ａ　ｐ形クラッド層
　５ｂ　ｐ形コンタクト層
　６　ｎ電極
　７　ｐ電極
　８　凹部
　８ａ　内底面
　９　反射膜

Claims (6)

  1. 　ｎ形窒化物半導体層とｐ形窒化物半導体層との間に発光層を有するとともに、前記ｎ形窒化物半導体層に接触するｎ電極と、前記ｐ形窒化物半導体層に接触するｐ電極とを備えた紫外半導体発光素子であって、前記ｐ形窒化物半導体層における前記発光層とは反対側の表面に、前記ｐ電極の形成領域を避けて凹部が形成され、前記凹部の内底面に、前記発光層から放射される紫外光を反射する反射膜が形成されてなることを特徴とする紫外半導体発光素子。
  2. 　前記ｐ形窒化物半導体層は、前記凹部が複数形成されてなることを特徴とする請求項１記載の紫外半導体発光素子。
  3. 　前記ｐ形窒化物半導体層が、前記発光層よりもバンドギャップが小さく前記ｐ電極との接触がオーミック接触となるｐ形コンタクト層を少なくとも備えることを特徴とする請求項１または２に記載の紫外半導体発光素子。
  4. 　前記ｐ形窒化物半導体層は、前記ｐ電極側から順に、前記ｐ形コンタクト層、前記ｐ形コンタクト層よりもバンドギャップが大きなｐ形クラッド層、を有することを特徴とする請求項３記載の紫外半導体発光素子。
  5. 　前記反射膜は、前記ｐ電極上まで延設されてなることを特徴とする請求項１から請求項４のいずれか１項に記載の紫外半導体発光素子。
  6. 　前記ｐ形窒化物半導体層５は、前記発光層４と対向する面を有しており、
    　前記ｐ形窒化物半導体層５における前記発光層４と対向する面から前記凹部８の内底面までの距離は、１０ｎｍ以下であることを特徴とする請求項１～５のいずれかに記載の紫外半導体発光素子。
PCT/JP2011/063931 2010-06-21 2011-06-17 紫外半導体発光素子 WO2011162180A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/704,679 US9070847B2 (en) 2010-06-21 2011-06-17 Ultraviolet semiconductor light-emitting element that emits ultraviolet light from one surface side
EP11798064.9A EP2584616A4 (en) 2010-06-21 2011-06-17 ULTRAVIOLETT LIGHT-EMITTING SEMICONDUCTOR ELEMENT
KR1020127031106A KR20130009858A (ko) 2010-06-21 2011-06-17 자외 반도체 발광 소자
CN201180029764.8A CN102947955B (zh) 2010-06-21 2011-06-17 紫外半导体发光元件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-140907 2010-06-21
JP2010140907A JP5849215B2 (ja) 2010-06-21 2010-06-21 紫外半導体発光素子

Publications (1)

Publication Number Publication Date
WO2011162180A1 true WO2011162180A1 (ja) 2011-12-29

Family

ID=45371367

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/063931 WO2011162180A1 (ja) 2010-06-21 2011-06-17 紫外半導体発光素子

Country Status (7)

Country Link
US (1) US9070847B2 (ja)
EP (1) EP2584616A4 (ja)
JP (1) JP5849215B2 (ja)
KR (1) KR20130009858A (ja)
CN (1) CN102947955B (ja)
TW (1) TWI455359B (ja)
WO (1) WO2011162180A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014041719A1 (ja) * 2012-09-14 2014-03-20 パナソニック株式会社 半導体紫外発光素子
US20140327034A1 (en) * 2011-11-14 2014-11-06 Dowa Electronics Materials Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
CN110993763A (zh) * 2016-07-15 2020-04-10 首尔伟傲世有限公司 紫外线发光二极管
JP7469150B2 (ja) 2020-06-18 2024-04-16 豊田合成株式会社 発光素子

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5995302B2 (ja) 2011-07-05 2016-09-21 パナソニック株式会社 窒化物半導体発光素子の製造方法
US8796692B2 (en) 2011-10-28 2014-08-05 Panasonic Corporation Thin-film semiconductor device and method for fabricating thin-film semiconductor device
KR102027301B1 (ko) * 2012-12-14 2019-10-01 서울바이오시스 주식회사 광추출 효율이 향상된 발광다이오드
JP2015005534A (ja) * 2013-06-18 2015-01-08 学校法人立命館 縦型発光ダイオードおよび結晶成長方法
KR102099439B1 (ko) * 2013-10-08 2020-04-09 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
CN109659412A (zh) * 2013-11-22 2019-04-19 晶元光电股份有限公司 半导体发光元件
KR102347456B1 (ko) * 2015-03-09 2022-01-07 서울바이오시스 주식회사 반도체 발광소자
DE112015005634T5 (de) * 2014-12-19 2017-09-07 Seoul Viosys Co., Ltd. Halbleiter-lichtemissionseinrichtung und verfahren zur herstellung von dieser
TWI574433B (zh) * 2015-02-09 2017-03-11 High-energy non-visible light-emitting diodes with safety instructions
JP5985782B1 (ja) * 2015-04-03 2016-09-06 創光科学株式会社 窒化物半導体紫外線発光素子及び窒化物半導体紫外線発光装置
JP2018006535A (ja) * 2016-06-30 2018-01-11 ウシオ電機株式会社 半導体発光素子
CN106129208A (zh) * 2016-07-07 2016-11-16 南京大学 紫外发光二极管芯片及其制造方法
KR102524809B1 (ko) 2017-12-19 2023-04-24 삼성전자주식회사 자외선 반도체 발광소자
CN111446337B (zh) * 2019-01-16 2021-08-10 隆达电子股份有限公司 发光二极管结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116794A (ja) * 2003-10-08 2005-04-28 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2006344710A (ja) * 2005-06-08 2006-12-21 Sony Corp 半導体発光素子及びその製造方法、並びに半導体発光装置及びその製造方法
JP2008171941A (ja) * 2007-01-10 2008-07-24 Ngk Insulators Ltd 発光素子

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784463B2 (en) * 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
JP2884083B1 (ja) 1998-03-25 1999-04-19 静岡大学長 金属層上にエピタキシャル成長した半導体層を形成する方法及びこの方法を用いて製造した光放出半導体デバイス
US6946788B2 (en) * 2001-05-29 2005-09-20 Toyoda Gosei Co., Ltd. Light-emitting element
US6946790B2 (en) * 2002-10-08 2005-09-20 Pioneer Corporation Organic electroluminescence device
US6943377B2 (en) * 2002-11-21 2005-09-13 Sensor Electronic Technology, Inc. Light emitting heterostructure
JP4843235B2 (ja) * 2004-03-18 2011-12-21 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US7352006B2 (en) 2004-09-28 2008-04-01 Goldeneye, Inc. Light emitting diodes exhibiting both high reflectivity and high light extraction
US7221044B2 (en) * 2005-01-21 2007-05-22 Ac Led Lighting, L.L.C. Heterogeneous integrated high voltage DC/AC light emitter
US20060165143A1 (en) 2005-01-24 2006-07-27 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor laser device and manufacturing method thereof
JP5030398B2 (ja) * 2005-07-04 2012-09-19 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
JP4947954B2 (ja) * 2005-10-31 2012-06-06 スタンレー電気株式会社 発光素子
JP2007165609A (ja) * 2005-12-14 2007-06-28 Kyocera Corp 発光素子及びその製造方法並びに照明装置
JP5207598B2 (ja) 2006-05-24 2013-06-12 パナソニック株式会社 窒化物半導体材料、半導体素子およびその製造方法
JP2008098249A (ja) * 2006-10-06 2008-04-24 Koha Co Ltd 発光素子
KR101172942B1 (ko) 2006-10-20 2012-08-14 도꾸리쯔교세이호징 리가가쿠 겐큐소 사파이어 기판 및 그것을 이용하는 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자의 제조 방법
JP5313457B2 (ja) 2007-03-09 2013-10-09 パナソニック株式会社 窒化物半導体装置及びその製造方法
CN101315959A (zh) * 2007-06-01 2008-12-03 富士迈半导体精密工业（上海）有限公司 高亮度发光二极管
JP2009076694A (ja) 2007-09-20 2009-04-09 Panasonic Corp 窒化物半導体装置およびその製造方法
KR100947676B1 (ko) * 2007-12-17 2010-03-16 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101020961B1 (ko) * 2008-05-02 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US20110095335A1 (en) 2008-07-03 2011-04-28 Panasonic Corporation Nitride semiconductor device
JP5403212B2 (ja) * 2008-10-06 2014-01-29 株式会社Ｉｈｉ 白色ｌｅｄの製造装置と方法
TW201020643A (en) * 2008-11-25 2010-06-01 Chi Mei Lighting Tech Corp Side view type light-emitting diode package structure, and manufacturing method and application thereof
JP2010206020A (ja) 2009-03-04 2010-09-16 Panasonic Corp 半導体装置
WO2011027896A1 (ja) 2009-09-07 2011-03-10 パナソニック電工株式会社 窒化物半導体多層構造体およびその製造方法、窒化物半導体発光素子
JP2012099738A (ja) 2010-11-04 2012-05-24 Panasonic Corp 窒化物半導体レーザ装置およびその製造方法
JP2013004768A (ja) * 2011-06-17 2013-01-07 Toshiba Corp 半導体発光素子の製造方法及び半導体発光素子用ウェーハ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116794A (ja) * 2003-10-08 2005-04-28 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2006344710A (ja) * 2005-06-08 2006-12-21 Sony Corp 半導体発光素子及びその製造方法、並びに半導体発光装置及びその製造方法
JP2008171941A (ja) * 2007-01-10 2008-07-24 Ngk Insulators Ltd 発光素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
M. ASIF KHAN: "III-Nitride UV Devices", JPN. J. APPL. PHYS., vol. 44, no. 10, 2005, pages 7191 - 7206, XP001502089, DOI: doi:10.1143/JJAP.44.7191
See also references of EP2584616A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140327034A1 (en) * 2011-11-14 2014-11-06 Dowa Electronics Materials Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
WO2014041719A1 (ja) * 2012-09-14 2014-03-20 パナソニック株式会社 半導体紫外発光素子
JP2014057033A (ja) * 2012-09-14 2014-03-27 Panasonic Corp 半導体紫外発光素子
CN110993763A (zh) * 2016-07-15 2020-04-10 首尔伟傲世有限公司 紫外线发光二极管
CN110993763B (zh) * 2016-07-15 2023-08-29 首尔伟傲世有限公司 紫外线发光二极管
JP7469150B2 (ja) 2020-06-18 2024-04-16 豊田合成株式会社 発光素子

Also Published As

Publication number Publication date
EP2584616A1 (en) 2013-04-24
US20130082297A1 (en) 2013-04-04
KR20130009858A (ko) 2013-01-23
TW201216510A (en) 2012-04-16
CN102947955B (zh) 2016-10-19
CN102947955A (zh) 2013-02-27
TWI455359B (zh) 2014-10-01
US9070847B2 (en) 2015-06-30
EP2584616A4 (en) 2015-11-18
JP2012004501A (ja) 2012-01-05
JP5849215B2 (ja) 2016-01-27

Similar Documents

Publication Publication Date Title
JP5849215B2 (ja) 紫外半導体発光素子
US9991424B2 (en) Light-emitting diode and method for manufacturing same
US7589355B2 (en) Light emitting diode, method of manufacturing light emitting diode, light emitting diode backlight, light emitting diode illuminating device, light emitting diode display, and electronic apparatus
TWI497753B (zh) 包含硼之三族氮化物發光裝置
KR20110052131A (ko) 발광소자 및 그 제조방법
US20150129915A1 (en) Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same
US20160056339A1 (en) Semiconductor light emitting device and method of producing the same
KR20140020028A (ko) 자외선 발광 소자 및 발광 소자 패키지
KR101368687B1 (ko) 초격자 구조를 이용한 질화물계 반도체 발광 소자의 제조 방법
JP6008284B2 (ja) 半導体紫外発光素子
US8247244B2 (en) Light emitting device and method of manufacturing the same
JP2015043468A (ja) 紫外半導体発光素子
JP5379703B2 (ja) 紫外半導体発光素子
KR20050063493A (ko) 웨이퍼 본딩을 이용한 반도체 발광소자 및 그 제조 방법
KR20090121812A (ko) 자외선 발광 소자의 제조 방법
KR101259991B1 (ko) 화합물 반도체 소자 제조 방법
KR100730755B1 (ko) 수직형 발광소자 제조 방법 및 그 수직형 발광소자
KR20150006162A (ko) 발광 다이오드
JP2019169680A (ja) 発光素子およびその製造方法
KR101072199B1 (ko) 발광소자 및 그 제조방법
KR20090003384A (ko) 질화물계 발광 소자
JP6948494B2 (ja) 紫外線発光素子及び発光素子パッケージ
KR101681573B1 (ko) 발광소자의 제조방법
KR102014172B1 (ko) 자외선 발광 소자 및 발광 소자 패키지
KR20130029933A (ko) 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180029764.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11798064

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20127031106

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13704679

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2011798064

Country of ref document: EP