WO2011102213A1 - 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 - Google Patents

半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 Download PDF

Info

Publication number
WO2011102213A1
WO2011102213A1 PCT/JP2011/052004 JP2011052004W WO2011102213A1 WO 2011102213 A1 WO2011102213 A1 WO 2011102213A1 JP 2011052004 W JP2011052004 W JP 2011052004W WO 2011102213 A1 WO2011102213 A1 WO 2011102213A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
regrowth
type semiconductor
light emitting
semiconductor light
Prior art date
Application number
PCT/JP2011/052004
Other languages
English (en)
French (fr)
Inventor
浩光 酒井
Original Assignee
昭和電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昭和電工株式会社 filed Critical 昭和電工株式会社
Publication of WO2011102213A1 publication Critical patent/WO2011102213A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/305—Materials of the light emitting region containing only elements of group III and group V of the periodic system characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Definitions

  • the present invention relates to a method for manufacturing a semiconductor light-emitting element and a semiconductor light-emitting element, a lamp, an electronic apparatus, and a mechanical device.
  • the present invention relates to a method for manufacturing a semiconductor light-emitting element that can be obtained, and a lamp, an electronic device, and a mechanical device including the semiconductor light-emitting element manufactured by using this manufacturing method.
  • a semiconductor light emitting element used for a light emitting diode or the like there is one in which an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer are sequentially stacked on a substrate.
  • an n-type semiconductor layer, a light emitting layer, and a p layer are formed on a substrate made of a sapphire single crystal by metal organic chemical vapor deposition (MOCVD (Metal Organic Chemical Vapor Deposition)).
  • MOCVD Metal Organic Chemical Vapor Deposition
  • n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer are sequentially and sequentially stacked on a substrate, these layers are formed in the same growth chamber. Therefore, the dopant used when forming the n-type semiconductor layer hinders the formation of the p-type semiconductor layer, and a p-type semiconductor layer having a sufficiently low resistivity may not be obtained.
  • Patent Document 1 discloses a compound semiconductor device in which at least a first conductivity type semiconductor layer and a second conductivity type semiconductor layer are sequentially formed on a predetermined substrate. In manufacturing a compound semiconductor device, a semiconductor layer of each conductivity type is formed in a plurality of different independent growth chambers corresponding to the conductivity type.
  • the present invention has been made in view of the above problems, and provides a method for manufacturing a semiconductor light emitting device having a high light emission output when a large current is applied, by suppressing the resistance of the n-type semiconductor layer and the p-type semiconductor layer to be low.
  • the task is to do.
  • the present invention provides the following means.
  • a first organometallic chemical vapor deposition apparatus a first step of laminating a first n-type semiconductor layer on a substrate; and in a second organometallic chemical vapor deposition apparatus, on the first n-type semiconductor layer A second step of sequentially stacking a regrowth layer of the first n-type semiconductor layer, a second n-type semiconductor layer, a light emitting layer, a p-type semiconductor layer comprising a p-clad layer and a p-contact layer, In the step of laminating the regrowth layer, a step (1) in which the growth condition of the regrowth layer is the same as that at the time of forming the first n-type semiconductor layer, and a smaller amount than at the time of forming the first n-type semiconductor layer.
  • the step (2) is started simultaneously with the start of the formation of the regrowth layer or in the middle of the formation.
  • the supply amount of the dopant gas in the step (2) is 0 to 1/15 times that in forming the first n-type semiconductor layer, and the supply amount of the dopant gas in the step (3) is the first n
  • a first regrowth layer having a thickness of 0 ⁇ m to 2 ⁇ m is formed in the step (1), and a second regrowth layer having a thickness of 0.05 ⁇ m to 0.5 ⁇ m is formed in the step (2).
  • the second layer of the regrowth layer contains Si at a concentration of less than 1 ⁇ 10 17 / cm 3
  • the third layer of the regrowth layer contains 5 ⁇ 10 18 of Si.
  • the p contact layer is formed by laminating a p contact lower layer and a p contact upper layer, and Mg is contained in the p contact lower layer at a concentration of about 1 ⁇ 10 19 to 1 ⁇ 10 20 / cm 3.
  • the upper layer of the p contact contains the Mg at a concentration of about 1 ⁇ 10 20 / cm 3 to 3 ⁇ 10 20 / cm 3 . Production method.
  • a first n-type semiconductor layer, a regrowth layer of the first n-type semiconductor layer, a second n-type semiconductor layer, a light emitting layer, a p-type semiconductor layer composed of a p-cladding layer and a p-contact layer are formed on a substrate.
  • a semiconductor light emitting device comprising: a second growth layer; and a third regrowth layer having a Si content higher than that of the first n-type semiconductor layer.
  • the first regrowth layer is 0 ⁇ m to 2 ⁇ m
  • the second regrowth layer is 0.05 ⁇ m to 0.5 ⁇ m
  • the third regrowth layer is 0.05 ⁇ m to [9]
  • the second layer of the regrowth layer contains Si at a concentration of less than 1 ⁇ 10 17 / cm 3
  • the third layer of the regrowth layer contains 5 ⁇ 10 18 of Si.
  • the semiconductor light-emitting device according to [9] or [10] which is contained at a concentration of / cm 3 or more.
  • the p contact layer is formed by stacking a p contact lower layer and a p contact upper layer, and Mg is contained in the p contact lower layer at a concentration of about 1 ⁇ 10 19 to 1 ⁇ 10 20 / cm 3 ,
  • a lamp comprising a semiconductor light-emitting device manufactured using the semiconductor light-emitting device according to any one of [9] to [13].
  • An electronic device in which the lamp according to [14] is incorporated.
  • a mechanical apparatus in which the electronic device according to [15] is incorporated.
  • the first n Supplying the same amount of Si as the dopant when forming the semiconductor layer (1), supplying a smaller amount of Si as a dopant than when forming the first n-type semiconductor layer (2), and the first n-type
  • the Si content in the regrowth layer can be changed stepwise.
  • a light-emitting layer (MQW layer) or a p-type semiconductor layer with good crystallinity can be grown in subsequent steps.
  • a current can be diffused by forming a layer having a high Si concentration in the regrowth layer, it is possible to effectively prevent the concentration of light emitting points even if a high current is passed through the LED.
  • the n-contact layer occupying most of the n-type semiconductor layer and the p-type semiconductor layer are formed in different growth chambers, mixing of n-type impurities into the p-type semiconductor layer can be suppressed. As a result, a semiconductor light emitting device having a high light emission output when a large current is applied can be obtained.
  • FIG. 1 is a schematic cross-sectional view showing an example of a semiconductor light emitting device manufactured using the method for manufacturing a semiconductor light emitting device of the present invention.
  • FIG. 2 is a schematic cross-sectional view for explaining a process for manufacturing the semiconductor light emitting element shown in FIG.
  • FIG. 3 is a schematic cross-sectional view showing an example of a lamp including the semiconductor light emitting element shown in FIG.
  • FIG. 4 is a graph showing the relationship between the applied current and the power efficiency of the semiconductor light emitting devices of Examples 1 to 5 and Comparative Example 1.
  • FIG. 5 is a graph showing the relationship between the applied current and the light emission output of the semiconductor light emitting devices of Examples 1 to 5 and Comparative Example 1.
  • the semiconductor light emitting device 1 of the present invention will be described in detail with reference to FIG.
  • the drawings referred to in the following description may show the characteristic portions in an enlarged manner for convenience, and the dimensional ratios and the like of each component are not necessarily the same as actual.
  • the materials, dimensions, and the like exemplified in the following description are examples, and the present invention is not limited to them, and can be appropriately changed and implemented without changing the gist thereof.
  • FIG. 1 is a schematic cross-sectional view showing an example of a semiconductor light emitting device 1 of the present invention.
  • a semiconductor light emitting device 1 according to this embodiment shown in FIG. 1 includes a substrate 11, a laminated semiconductor layer 20 laminated on the substrate 11, a translucent electrode 15 laminated on the upper surface of the laminated semiconductor layer 20, The p-type bonding pad electrode 16 laminated on the conductive electrode 15 and the n-type electrode 17 laminated on the exposed surface 20a of the laminated semiconductor layer 20 are schematically configured.
  • the stacked semiconductor layer 20 is configured by stacking an n-type semiconductor layer 12, a light emitting layer 13, and a p-type semiconductor layer 14 in this order from the substrate 11 side. As shown in FIG. 1, the n-type semiconductor layer 12, the light emitting layer 13, and the p-type semiconductor layer 14 are partially removed by means such as etching, and one part of the n-type semiconductor layer 12 is removed from the removed portions. The part is exposed. An n-type electrode 17 is stacked on the exposed surface 20 a of the n-type semiconductor layer 12. A translucent electrode 15 and a p-type bonding pad electrode 16 are stacked on the upper surface of the p-type semiconductor layer 14. The translucent electrode 15 and the p-type bonding pad electrode 16 constitute a p-type electrode 18.
  • a group III nitride semiconductor is preferably used, and a gallium nitride compound semiconductor is more preferably used.
  • a gallium nitride compound semiconductor constituting the n-type semiconductor layer 12, the light emitting layer 13, and the p-type semiconductor layer 14 in the present invention, a general formula Al x In y Ga 1-xy N (0 ⁇ x ⁇ 1,0 Semiconductors having various compositions represented by ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) can be used without any limitation.
  • the semiconductor light emitting device 1 of the present embodiment can emit light from the light emitting layer 13 constituting the laminated semiconductor layer 20 by passing a current between the p-type electrode 18 and the n-type electrode 17.
  • This is a face-up mount type light emitting element that extracts light from the light emitting layer 13 from the side where the p type bonding pad electrode 16 is formed.
  • the semiconductor light emitting device of the present invention may be a flip chip type light emitting device.
  • Substrate 11 examples include sapphire, SiC, silicon, zinc oxide, magnesium oxide, manganese oxide, zirconium oxide, manganese zinc iron, magnesium aluminum oxide, zirconium boride, gallium oxide, indium oxide, lithium gallium oxide, and lithium oxide.
  • a substrate formed of aluminum, neodymium gallium oxide, lanthanum strontium aluminum tantalum, strontium titanium oxide, titanium oxide, hafnium, tungsten, molybdenum, or the like can be used.
  • the buffer layer 21 may not be provided, but the difference in lattice constant between the substrate 11 and the base layer 22 is alleviated to form a C-axis oriented single crystal layer on the (0001) C plane of the substrate 11. It is preferable that it is provided in order to facilitate the process.
  • the single crystal underlayer 22 is laminated on the buffer layer 21, the underlayer 22 with better crystallinity can be laminated.
  • the buffer layer 21 is particularly preferably made of single crystal Al x Ga 1-x N (0 ⁇ x ⁇ 1), but is made of polycrystalline Al x Ga 1-x N (0 ⁇ x ⁇ 1). It doesn't matter.
  • the buffer layer 21 can be made of, for example, polycrystalline Al x Ga 1-x N (0 ⁇ x ⁇ 1) and having a thickness of 0.01 to 0.5 ⁇ m. If the thickness of the buffer layer 21 is less than 0.01 ⁇ m, the buffer layer 21 may not sufficiently obtain the effect of reducing the difference in lattice constant between the substrate 11 and the base layer 22. Further, when the thickness of the buffer layer 21 exceeds 0.5 ⁇ m, the film forming process time of the buffer layer 21 becomes long and the productivity is lowered although the function as the buffer layer 21 is not changed. There's a problem.
  • the buffer layer 21 may have a polycrystalline structure or a single crystal structure.
  • the buffer layer 21 having such a polycrystalline structure or a single crystal structure is formed on the substrate 11 by the MOCVD method or the sputtering method, the buffer function of the buffer layer 21 works effectively.
  • the group III nitride semiconductor thus formed becomes a crystal film having good orientation and crystallinity.
  • Al x Ga 1-x N (0 ⁇ x ⁇ 1) is particularly preferable because the underlayer 22 having good crystallinity can be formed.
  • the film thickness of the underlayer 22 is preferably 0.1 ⁇ m or more, more preferably 0.5 ⁇ m or more, and most preferably 1 ⁇ m or more.
  • An Al x Ga 1-x N layer with good crystallinity is more easily obtained when the thickness is increased.
  • the film thickness of the underlayer 22 is preferably 10 ⁇ m or less.
  • the underlayer 22 is not doped with impurities.
  • acceptor impurities or donor impurities can be added to the base layer 22.
  • the n-type semiconductor layer 12 further includes an n-contact layer 12a (first n-type semiconductor layer 12c and regrowth layer 12d) and an n-cladding layer 12b (second n-type semiconductor layer).
  • the n contact layer 12a is a layer for providing the n-type electrode 17, and includes a first n-type semiconductor layer 12c formed in a first step described later, and a regrown layer 12d formed in a second step described later. Consists of.
  • the first n-type semiconductor layer 12c and the regrowth layer 12d are preferably made of the same material, and the thickness of the first n-type semiconductor layer 12c is larger than the thickness of the regrowth layer 12d. Yes.
  • an exposed surface 20a for providing the n-type electrode 17 is formed on the first n-type semiconductor layer 12c.
  • the exposed surface 20a for providing the n-type electrode 17 may be formed in the regrowth layer 12d.
  • the n contact layer 12a is preferably composed of an Al x Ga 1-x N layer (0 ⁇ x ⁇ 1, preferably 0 ⁇ x ⁇ 0.5, more preferably 0 ⁇ x ⁇ 0.1), An n-type impurity (dopant) is doped.
  • n-type impurities are contained in n contact layer 12a at a concentration of 1 ⁇ 10 17 to 1 ⁇ 10 20 / cm 3 , preferably 1 ⁇ 10 18 to 1 ⁇ 10 19 / cm 3 , From the viewpoint of maintaining good ohmic contact.
  • the n-type impurity used for the n-contact layer 12a is not particularly limited, and examples thereof include Si, Ge, Sn, etc., Si and Ge are preferable, and Si is most preferable. In the present embodiment, Si is contained.
  • the film thickness of the first n-type semiconductor layer 12c constituting the n contact layer 12a is preferably 0.5 to 5 ⁇ m, and more preferably 2 ⁇ m to 4 ⁇ m. When the film thickness of the first n-type semiconductor layer 12c is within the above range, the crystallinity of the semiconductor is favorably maintained.
  • the first n-type semiconductor layer 12c contains about 5 ⁇ 10 18 / cm 3 of Si as an n-type impurity (dopant).
  • the regrowth layer 12d of the present embodiment is formed with a film thickness of 0.1 ⁇ m to 3 ⁇ m, and contains Si as an n-type impurity (dopant). Si is gradually contained in the regrowth layer 12d, and the regrowth layer first layer has the same Si content as the first n-type semiconductor layer 12c. The regrowth layer contains less Si than the first n-type semiconductor layer 12c. A second growth layer and a third regrowth layer having a Si content higher than that of the first n-type semiconductor layer 12c are stacked in this order.
  • the regrowth layer 12d may be provided with at least the second regrowth layer and the third regrowth layer, and the first regrowth layer may not be provided.
  • the first regrowth layer is preferably formed with a thickness of 0 ⁇ m to 2 ⁇ m. Although the first regrowth layer may not be formed (thickness 0 ⁇ m), the entire regrowth layer 12d is formed according to the thickness of the second regrowth layer and the third regrowth layer described later. What is necessary is just to form so that thickness may become an optimal value suitably. Further, the concentration of Si contained in the first regrowth layer is adjusted so that the driving voltage Vf when a current is passed through the semiconductor light emitting device 1 becomes a predetermined value. It is preferably about 5 ⁇ 10 18 / cm 3 which is the same as the layer 12c.
  • the second regrowth layer is preferably formed with a film thickness of 0.05 ⁇ m to 0.5 ⁇ m.
  • the thickness of the second layer of the regrown layer is less than 0.05 ⁇ m, the surface of the second layer of the regrown layer is not formed with sufficient flatness, and the surface of the regrown layer 12d is not sufficiently flattened.
  • the film thickness exceeds 0.5 ⁇ m, the driving voltage Vf when a current is passed through the semiconductor light emitting element 1 becomes high, and the light emission efficiency of the semiconductor light emitting element 1 becomes low.
  • concentration of Si contained in the regrowth layer 2nd layer is less than 1 * 10 ⁇ 17 > / cm ⁇ 3 >. This is because when the Si concentration is 1 ⁇ 10 17 / cm 3 or more, the crystallinity improvement effect is reduced.
  • the Si content of the second regrowth layer is smaller than that of the first n-type semiconductor layer 12c.
  • the third regrowth layer is preferably formed with a film thickness of 0.05 ⁇ m to 1 ⁇ m. If the thickness of the third layer of the regrown layer is less than 0.05 ⁇ m, the resistance of the regrown layer 12d cannot be sufficiently lowered. Further, when the thickness of the third layer of the regrown layer exceeds 1 ⁇ m, the flatness of the surface of the third layer of the regrown layer is deteriorated, and the reverse current (IR) of the semiconductor light emitting element 1 is increased, which is not preferable. In addition, the p-type semiconductor layer 14 is likely to be defective due to the dopant and deposit used when forming the third regrowth layer. Furthermore, there is a problem that the film formation processing time of the third layer of the regrown layer becomes long and productivity is lowered.
  • concentration of Si contained in the re-growth layer 3rd layer is a density
  • the Si content of the third layer of the regrown layer is equal to or higher than that of the first n-type semiconductor layer 12c. In addition, by setting the Si content within the above range, the resistance of the third layer of the regrown layer can be lowered and the current spreading effect can be enhanced.
  • the surface of the second layer of the regrowth layer is formed with high flatness, and the third layer of the regrowth layer is laminated thereon. Therefore, the third layer of the regrown layer has good crystallinity even when the Si concentration is high, and the surface flatness is also good. As a result, the surface of the regrowth layer 12d on the n-cladding layer 12b side (the surface of the regrowth layer third layer) is formed flat.
  • the Si content of the entire regrowth layer 12d is less than 1 ⁇ 10 17 / cm 3 , the resistance becomes too large, the operating voltage of the semiconductor light emitting device 1 becomes high, the current is concentrated, and the light emission output is increased. There was a problem of lowering.
  • the present embodiment by reducing the thickness of the second layer of the regrown layer, it is possible to prevent the operating voltage of the semiconductor light emitting device 1 from increasing and the light emission output from decreasing, and the third layer of the regrown layer. The current can be diffused in. Therefore, even for a high-current LED, it is possible to effectively prevent concentration of light emission points while preventing a decrease in light emission output.
  • the n clad layer 12 b is provided between the n contact layer 12 a and the light emitting layer 13.
  • the n-cladding layer 12b is a layer for injecting carriers into the light emitting layer 13 and confining carriers, and also serves as a buffer layer for the light emitting layer 13 that alleviates the mismatch of the crystal lattice between the regrown layer 12d and the light emitting layer 13. It functions.
  • the n-clad layer 12b can be formed of AlGaN, GaN, GaInN, or the like. In the specification, the composition ratio of each element may be omitted and described as AlGaN, GaN, or GaInN. Needless to say, when the n-cladding layer 12b is formed of GaInN, it is desirable to make it larger than the band gap of GaInN of the light emitting layer 13.
  • the thickness of the n-clad layer 12b is preferably 5 to 500 nm, more preferably 5 to 100 nm.
  • the n-type doping concentration of the n-clad layer 12b is preferably 1 ⁇ 10 17 to 1 ⁇ 10 20 / cm 3 , more preferably 1 ⁇ 10 18 to 1 ⁇ 10 19 / cm 3 .
  • Si is contained in the same amount as the first n-type semiconductor layer 12c, for example, about 5 ⁇ 10 18 / cm 3 .
  • the doping concentration is within this range, it is preferable in terms of maintaining good crystallinity and reducing the operating voltage of the light emitting element.
  • the n-clad layer 12b may be a single layer, but consists of 10 pairs (20 layers) to 40 pairs (80 layers) by repeatedly growing two thin film layers having different compositions.
  • a superlattice structure is preferred.
  • the n-cladding layer 12b has a superlattice structure, if the number of thin film layers is 20 or more, the crystal lattice mismatch between the regrown layer 12d and the light-emitting layer 13 is more effectively mitigated. Therefore, the effect of improving the output of the semiconductor light emitting device 1 becomes more remarkable.
  • the number of thin film layers exceeds 80, the superlattice structure may be easily disturbed, and the light emitting layer 13 may be adversely affected.
  • the film forming process time of the n-clad layer 12b becomes long and productivity is lowered.
  • the superlattice structure constituting the n-clad layer 12b includes an n-side first layer made of a group III nitride semiconductor and an n-side second layer made of a group III nitride semiconductor having a composition different from that of the n-side first layer.
  • n-side first layer made of a group III nitride semiconductor
  • n-side second layer made of a group III nitride semiconductor having a composition different from that of the n-side first layer.
  • the n-side first layer and the n-side second layer constituting the superlattice structure of the n-clad layer 12b are composed of GaInN / GaN alternating structure, AlGaN / GaN alternating structure, GaInN / AlGaN alternating structure, GaInN / An alternate structure of GaInN (in the present invention, the description of “different composition” indicates that each elemental composition ratio is different), an alternate structure of AlGaN / AlGaN having a different composition, and an alternate structure of GaInN / GaN. Alternatively, an alternate structure of GaInN / GaInN having different compositions is preferable.
  • the film thicknesses of the n-side first layer and the n-side second layer are each preferably 100 angstroms or less, more preferably 60 angstroms or less, even more preferably 40 angstroms or less, and each 10 angstroms to Most preferably, it is in the range of 40 Angstroms. If the film thickness of the n-side first layer and / or the n-side second layer forming the superlattice layer is more than 100 angstroms, crystal defects are likely to occur, which is not preferable.
  • the n-side first layer and the n-side second layer may each have a doped structure, or a combination of a doped structure and an undoped structure.
  • the impurity to be doped conventionally known impurities can be applied to the material composition without any limitation.
  • Si is suitable as an impurity.
  • n-side first layer and the n-side second layer constituting the superlattice structure have the same composition represented by GaInN, AlGaN, and GaN, and are a combination of a doped structure and an undoped structure. Also good.
  • the light emitting layer 13 has a multiple quantum well structure in which a plurality of barrier layers 13a and well layers 13b are alternately stacked.
  • the number of stacked layers in the multiple quantum well structure is preferably 3 to 10 layers, more preferably 4 to 7 layers.
  • the thickness of the well layer 13b is preferably in the range of 15 angstroms or more and 50 angstroms or less. When the film thickness of the well layer 13b is within the above range, a higher light emission output can be obtained.
  • the well layer 13b is preferably a gallium nitride compound semiconductor containing In. A gallium nitride compound semiconductor containing In is preferable because it emits strong light in the blue wavelength region.
  • the well layer 13b can be doped with impurities. As the dopant, it is preferable to use Si or Ge which enhances the emission intensity.
  • the doping amount is preferably about 1 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 18 cm ⁇ 3 . When the doping amount is in the above range, the emission intensity is stronger.
  • the thickness of the barrier layer 13a is preferably in the range of 20 angstroms or more and less than 100 angstroms. If the thickness of the barrier layer 13a is too thin, flattening of the upper surface of the barrier layer 13a is hindered, resulting in a decrease in light emission efficiency and a decrease in aging characteristics. Moreover, when the film thickness of the barrier layer 13a is too thick, a drive voltage rises and light emission falls. Therefore, the thickness of the barrier layer 13a is more preferably 70 angstroms or less.
  • the barrier layer 13a can be formed of InGaN having a smaller In ratio than InGaN constituting the well layer. Among these, GaN is preferable.
  • the p-type semiconductor layer 14 is generally composed of a p-cladding layer 14a and a p-contact layer 14b. Further, the p contact layer 14b can also serve as the p clad layer 14a.
  • the p-cladding layer 14a is a layer for confining carriers in the light emitting layer 13 and injecting carriers.
  • the p-cladding layer 14a is not particularly limited as long as it has a composition larger than the band gap energy of the light-emitting layer 13 and can confine carriers in the light-emitting layer 13.
  • Al x Ga 1-x N (0 ⁇ x ⁇ 0.4) is preferable.
  • the p-cladding layer 14a is made of such AlGaN, it is preferable in terms of confining carriers in the light-emitting layer 13.
  • the thickness of the p-cladding layer 14a is not particularly limited, but is preferably 1 to 400 nm, and more preferably 5 to 100 nm.
  • the p-type doping concentration of the p-clad layer 14a is preferably 1 ⁇ 10 18 to 1 ⁇ 10 21 / cm 3 , more preferably 1 ⁇ 10 19 to 1 ⁇ 10 20 / cm 3 .
  • the p-cladding layer 14a may have a superlattice structure in which thin films are stacked a plurality of times.
  • the p-cladding layer 14a includes a superlattice structure, a p-side first layer made of a group III nitride semiconductor and a p-side second made of a group III nitride semiconductor having a composition different from that of the p-side first layer.
  • the layers may be stacked.
  • the p-cladding layer 14a may include a structure in which p-side first layers and p-side second layers are alternately and repeatedly stacked.
  • the p-side first layer and the p-side second layer constituting the superlattice structure of the p-cladding layer 14a may have different compositions, for example, any composition of AlGaN, GaInN, or GaN. GaInN / GaN Alternatively, an alternate structure of AlGaN / GaN, or an alternate structure of GaInN / AlGaN may be used. In the present invention, the p-side first layer and the p-side second layer preferably have an AlGaN / AlGaN or AlGaN / GaN alternating structure.
  • the film thicknesses of the p-side first layer and the p-side second layer are each preferably 100 angstroms or less, more preferably 60 angstroms or less, further preferably 40 angstroms or less, and each 10 angstroms to Most preferably, it is in the range of 40 Angstroms. If the thickness of the p-side first layer and the p-side second layer forming the superlattice layer is more than 100 angstroms, crystal defects are likely to occur, which is not preferable.
  • the p-side first layer and the p-side second layer may each have a doped structure, or a combination of a doped structure and an undoped structure.
  • the impurity to be doped conventionally known impurities can be applied to the material composition without any limitation.
  • Mg is suitable as the impurity.
  • the p-side first layer and the p-side second constituting the superlattice structure have the same composition represented by GaInN, AlGaN, and GaN, and may be a combination of a doped structure / undoped structure. Good.
  • the p contact layer 14b is a layer for providing a positive electrode.
  • the p contact layer 14b is preferably made of Al x Ga 1-x N (0 ⁇ x ⁇ 0.4) in terms of maintaining good crystallinity and good ohmic contact with the p ohmic electrode. .
  • the p-type impurity (dopant) contains 1 ⁇ 10 18 to 1 ⁇ 10 21 / cm 3 at a concentration of 5 ⁇ 10 19 to 5 ⁇ 10 20 / cm 3 , good ohmic contact It is preferable from the standpoints of maintaining the thickness, preventing the occurrence of cracks, and maintaining good crystallinity.
  • it does not specifically limit as a p-type impurity For example, it is preferable to use Mg.
  • the p contact layer 14b is formed by laminating a p contact lower layer and a p contact upper layer, and Mg is contained in the p contact lower layer at a concentration of about 1 ⁇ 10 19 to 1 ⁇ 10 20 / cm 3. It is particularly preferable that the two layers contain Mg at a concentration of about 1 ⁇ 10 20 / cm 3 to 3 ⁇ 10 20 / cm 3 . Thereby, Mg is contained at a high concentration in the portion in contact with the translucent electrode 15 (p contact upper layer), and the surface thereof is formed flat. Therefore, the light emission output of the semiconductor light emitting element 1 can be further improved.
  • the thickness of the p contact layer 14b is not particularly limited, but is preferably 10 to 500 nm, and more preferably 50 to 200 nm. When the film thickness of the p contact layer 14b is within this range, it is preferable in terms of light emission output. Further, when the p-contact layer 14b has a two-layer structure including a p-contact upper layer and a p-contact lower layer, the p-contact layer 14b is preferably 50 to 500 nm, more preferably 50 to 500 nm. 320 nm is preferable. When the film thickness of the p contact layer 14b is within this range, it is preferable in terms of light emission output.
  • the p contact upper layer occupying the p contact layer 14b preferably has a thickness of about 6% to 40%.
  • the n-type electrode 17 also serves as a bonding pad, and is formed in contact with the n-type semiconductor layer 12 of the laminated semiconductor layer 20. Therefore, when forming the n-type electrode 17, at least a part of the p-semiconductor layer 14 and the light-emitting layer 13 is removed to expose the n-type semiconductor layer 12, and on the exposed surface 20 a of the n-type semiconductor layer 12. An n-type electrode 17 also serving as a bonding pad is formed.
  • various compositions and structures are known, and these known compositions and structures can be used without any limitation, and can be provided by conventional means well known in this technical field.
  • the translucent electrode 15 is laminated on the p-type semiconductor layer 14 and preferably has a small contact resistance with the p-type semiconductor layer 14. Further, the translucent electrode 15 is preferably excellent in light transmissivity in order to efficiently extract light from the light emitting layer 13 to the outside of the semiconductor light emitting element 1. In addition, the translucent electrode 15 preferably has excellent conductivity in order to diffuse current uniformly over the entire surface of the p-type semiconductor layer 14.
  • any one of conductive oxide containing any one of In, Zn, Al, Ga, Ti, Bi, Mg, W, and Ce, zinc sulfide, or chromium sulfide is used.
  • a translucent conductive material selected from the group consisting of: As the conductive oxide, ITO (indium tin oxide (In 2 O 3 —SnO 2 )), IZO (indium zinc oxide (In 2 O 3 —ZnO)), AZO (aluminum zinc oxide (ZnO—Al 2 O)) 3 )), GZO (gallium zinc oxide (ZnO—Ga 2 O 3 )), fluorine-doped tin oxide, titanium oxide and the like.
  • the structure of the translucent electrode 15 may be any structure including a conventionally known structure.
  • the translucent electrode 15 may be formed so as to cover almost the entire surface of the p-type semiconductor layer 14, or may be formed in a lattice shape or a tree shape with a gap.
  • the p-type bonding pad electrode 16 also serves as a bonding pad, and is laminated on the translucent electrode 15.
  • various compositions and structures are known, and these known compositions and structures can be used without any limitation, and can be provided by conventional means well known in this technical field.
  • the p-type bonding pad electrode 16 can be formed anywhere as long as it is on the translucent electrode 15. For example, it may be formed at a position farthest from the n-type electrode 17 or may be formed at the center of the semiconductor light emitting device 1. However, if it is formed at a position too close to the n-type electrode 17, it is not preferable because a short circuit between wires and balls occurs when bonding.
  • the electrode area of the p-type bonding pad electrode 16 is as large as possible, but the bonding operation is easy, but it prevents the light emission from being taken out. For example, when a large area exceeding half of the area of the chip surface is covered, the extraction of light emission is hindered, and the output is significantly reduced. Conversely, if the electrode area of the p-type bonding pad electrode 16 is too small, the bonding operation becomes difficult and the product yield is reduced. Specifically, it is preferably slightly larger than the diameter of the bonding ball, and generally has a circular shape with a diameter of 100 ⁇ m.
  • the protective film layer (not shown) includes the upper surface and side surfaces of the translucent electrode 15, the exposed surface 20a of the n-type semiconductor layer 12, the side surfaces of the light-emitting layer 13 and the p-type semiconductor layer 14, the n-type electrodes 17 and p as required. It is formed so as to cover the side surface and the peripheral portion of the mold bonding pad electrode 16.
  • the protective film layer it is possible to prevent moisture and the like from entering the semiconductor light emitting element 1 and to suppress the deterioration of the semiconductor light emitting element 1.
  • the protective film layer it is preferable to use a material having an insulating property and having a transmittance of 80% or more at a wavelength in the range of 300 to 550 nm.
  • silicon oxide (SiO 2 ), aluminum oxide (Al 2 O) 3 ), niobium oxide (Nb 2 O 5 ), tantalum oxide (Ta 2 O 5 ), silicon nitride (Si 3 N 4 ), aluminum nitride (AlN), or the like can be used.
  • SiO 2 and Al 2 O 3 are more preferable because a dense film can be easily formed by CVD film formation.
  • the laminated semiconductor layer 20 shown in FIG. 2 is manufactured.
  • the method for manufacturing the stacked semiconductor layer 20 includes a first step of stacking the first n-type semiconductor layer 12c on the substrate 11, a regrowth layer 12d of the first n-type semiconductor layer 12c on the first n-type semiconductor layer 12c, The n-cladding layer 12b (second n-type semiconductor layer), the light-emitting layer 13, and the p-type semiconductor layer 14 are sequentially stacked, and the second step is then schematically configured.
  • each process is demonstrated in detail using FIG.
  • a substrate 11 made of sapphire or the like is prepared.
  • the substrate 11 is placed in a growth chamber of a first MOCVD apparatus (first metal organic chemical vapor deposition apparatus), and a buffer layer 21 and a base layer 22 are sequentially stacked on the substrate 11 by MOCVD.
  • first MOCVD apparatus first metal organic chemical vapor deposition apparatus
  • a first n-type semiconductor layer 12c (first n-type semiconductor layer) constituting a part of the n-contact layer 12a is stacked on the base layer 22.
  • the film thickness of the first n-type semiconductor layer 12c is preferably 0.5 ⁇ m to 5 ⁇ m, and particularly preferably 2 ⁇ m to 4 ⁇ m. This is because the crystallinity of the semiconductor layer can be favorably maintained by setting the film thickness within the above range.
  • the substrate temperature is preferably set in the range of 1000 ° C. to 1100 ° C. in a hydrogen atmosphere.
  • a raw material for growing the first n-type semiconductor layer 12c an organic metal raw material of a group III metal such as trimethyl gallium (TMG) and a nitrogen raw material such as ammonia (NH 3 ) are used.
  • TMG trimethyl gallium
  • NH 3 ammonia
  • a group III nitride semiconductor layer is deposited.
  • the pressure in the growth chamber of the MOCVD apparatus is preferably 15 to 80 kPa, and more preferably 15 to 60 kPa.
  • the carrier gas may be only hydrogen gas or a mixed gas of hydrogen gas and nitrogen gas.
  • the substrate 11 on which each layer from the growth chamber of the first metal organic chemical vapor deposition apparatus (first MOCVD apparatus) to the first n-type semiconductor layer 12c of the n contact layer 12a is formed is taken out.
  • the second step further includes a step of forming a regrown layer 12d of the first n-type semiconductor layer 12c on the first n-type semiconductor layer 12c, and a step of forming an n-clad layer 12b (second n-type semiconductor layer). , And the step of forming the light emitting layer 13 and the step of forming the p-type semiconductor layer 14. Details will be described below.
  • Step of forming regrowth layer 12d First, the substrate 11 on which the layers up to the first n-type semiconductor layer 12c are formed is placed in a growth chamber of a second metal organic chemical vapor deposition apparatus (second MOCVD apparatus). Next, a regrowth layer 12d of the first n-type semiconductor layer 12c is formed on the first n-type semiconductor layer 12c by MOCVD.
  • second MOCVD apparatus second metal organic chemical vapor deposition apparatus
  • the substrate 11 on which the layers up to the first n-type semiconductor layer 12c are formed is subjected to a heat treatment temperature of 500 ° C. to 1200 ° C. in an atmosphere containing nitrogen and ammonia, preferably Is preferably subjected to heat treatment (thermal cleaning) at 800 ° C. to 1100 ° C., more preferably 900 ° C. to 1000 ° C.
  • the atmosphere of the heat treatment may be, for example, an atmosphere containing only nitrogen instead of the atmosphere containing nitrogen and ammonia. Note that an atmosphere containing only hydrogen is not preferable because the first n-type semiconductor layer 12c is decomposed and crystallinity is deteriorated.
  • the pressure in the growth chamber of the MOCVD apparatus is preferably 15 to 100 kPa, and more preferably 60 to 95 kPa.
  • the reverse current (IR) may not be sufficiently low, and the electrostatic discharge (ESD) breakdown voltage may be insufficient. For this reason, the reliability of the semiconductor light emitting element 1 is lowered.
  • the regrowth layer 12d is formed.
  • this regrowth layer 12d formation step further includes step (1), step (2) and step (3), and in each case, a different amount of Si is supplied as a dopant, whereby the regrowth layer first layer is formed.
  • a regrowth layer 12d having a configuration in which the second regrowth layer and the third regrowth layer are stacked can be formed.
  • step (1) may not be performed, but the film thickness of the regrowth layer 12d as a whole depends on the film thicknesses of the second and second regrowth layers. What is necessary is just to set suitably so that it may become an optimal value.
  • the supply amount of the dopant gas in the step (1) is the same as that in forming the first n-type semiconductor layer 12c.
  • the supply amount of the dopant gas in the step (2) is smaller than that in the formation of the first n-type semiconductor layer 12c (including a step in which Si is not supplied), but at the time of forming the first n-type semiconductor layer 12c. It is particularly preferably within the range of 0 to 1/15 times the above.
  • the supply amount of the dopant gas in the step (3) is larger than that in the formation of the first n-type semiconductor layer 12c, but is 1 to 4 times that in the formation of the first n-type semiconductor layer 12c. Is particularly preferred.
  • the dopant gas may be supplied under the conditions of the step (2) from the first stage of the formation of the regrowth layer 12d.
  • the first regrowth layer having a film thickness of 0 ⁇ m to 2 ⁇ m containing about 5 ⁇ 10 18 / cm 3 Si and the film thickness containing Si at a concentration of less than 1 ⁇ 10 17 / cm 3.
  • a second regrowth layer having a thickness of 0.05 ⁇ m to 0.5 ⁇ m and a third regrowth layer having a thickness of 0.05 ⁇ m to 1 ⁇ m containing Si at a concentration of 5 ⁇ 10 18 / cm 3 or more are formed.
  • the resistance of the second layer of the regrown layer is higher than that of the first layer of the regrown layer, while the crystallinity is higher than that of the first layer of the regrown layer. Become. Therefore, the flatness of the regrowth layer second layer surface is sufficiently high.
  • the resistance of the third layer of the regrown layer is lower than that of the first layer of the regrown layer.
  • the surface of the second layer of the regrown layer is formed to be sufficiently flat, and the third layer of the regrown layer is laminated thereon. Therefore, although the Si concentration is high, the generation of pits is suppressed, and the flatness of the surface of the third layer of the regrown layer is maintained.
  • the regrowth layer 12d having a configuration in which the regrowth layer first layer, the regrowth layer second layer, and the regrowth layer third layer are stacked is formed.
  • the Si concentration of the entire regrowth layer 12d is 1 ⁇ 10 19 / cm 3 or more, there arises a problem that the reverse current IR increases and the electrostatic discharge (ESD) breakdown voltage is insufficient.
  • ESD electrostatic discharge
  • the present embodiment by forming the third layer of the regrown layer on the second layer of the regrown layer, it is possible to prevent the reverse current IR from increasing and the electrostatic discharge (ESD) breakdown voltage shortage.
  • the Si concentration of the entire regrowth layer 12d is less than 1 ⁇ 10 17 / cm 3 , the resistance becomes too high, so that the operating voltage of the semiconductor light emitting device 1 becomes high and the light emission is localized around the electrode. There was a problem to do.
  • the present embodiment by forming the second regrowth layer in the regrowth layer 12d, an increase in the operating voltage of the semiconductor light emitting device 1 can be prevented, and the regrowth layer second layer can be prevented. Current can be spread in three layers. Therefore, even for a high-current LED, it is possible to effectively prevent concentration of light emission points while preventing a decrease in light emission output.
  • the substrate temperature is preferably in the range of 1000 ° C. to 1100 ° C.
  • the substrate 11 on which the layers up to the first n-type semiconductor layer 12c are formed is taken out from the growth chamber of the first metal organic chemical vapor deposition apparatus, whereby the surface of the first n-type semiconductor layer 12c of the n-contact layer 12a. Even if the substrate is contaminated, the contaminant can be removed by setting the substrate temperature when the regrowth layer 12d is grown within the above range.
  • the crystallinity of the n-clad layer 12b and the light emitting layer 13 formed on the regrown layer 12d in the process described later can be made even better.
  • the substrate temperature when the regrowth layer 12d is grown is less than 1000 ° C., the reverse current (IR) may not be sufficiently lowered, or the electrostatic discharge (ESD) breakdown voltage may be insufficient. is there. Further, if the substrate temperature when the regrowth layer 12d is grown exceeds 1100 ° C., the surface flatness is deteriorated and the output of the semiconductor light emitting device 1 may be insufficient.
  • n-clad layer 12b (second n-type semiconductor layer)
  • an n-clad layer 12b having a superlattice structure is formed on the regrowth layer 12d.
  • an n-side first layer (not shown) made of a group III nitride semiconductor having a thickness of 100 angstroms or less, and an n-side made of a group III nitride semiconductor having a thickness of 100 angstroms or less having a composition different from that of the n-side first layer.
  • the second layer is laminated alternately with 10 pairs (20 layers) to 40 pairs (80 layers).
  • Si is contained in the n-clad layer 12b at the same rate as that of the first n-type semiconductor layer 12c, for example, about 5 ⁇ 10 18 / cm 3 .
  • the light emitting layer 13 having a multiple quantum well structure is formed.
  • the well layers 13b and the barrier layers 13a are alternately and repeatedly stacked.
  • the composition and film thickness of the well layer 13b and the barrier layer 13a can be appropriately set so as to have a predetermined emission wavelength.
  • the growth temperature of the light emitting layer 13 can be set to 600 to 900 ° C., and nitrogen gas can be used as the carrier gas.
  • the p-type semiconductor layer 14 may be formed by sequentially stacking a p-cladding layer 14a and a p-contact layer 14b.
  • the p-cladding layer 14a is a layer including a superlattice structure
  • a p-side first layer made of a group III nitride semiconductor having a thickness of 100 angstroms or less and a film having a composition different from that of the p-side first layer are used. What is necessary is just to laminate
  • the p contact layer 14b includes a p contact lower layer containing Mg at a concentration of about 1 ⁇ 10 19 to 1 ⁇ 10 20 / cm 3 , and Mg 1 ⁇ 10 20 / cm 3 to 3 ⁇ 10 20 / cm. It is particularly preferable that the p contact upper layer contained at a concentration of about 3 is stacked. Thereby, Mg can be contained at a high concentration in the portion (p contact upper layer) in contact with the translucent electrode 15, and the surface thereof can be formed flat. Therefore, the light emission output of the semiconductor light emitting element 1 can be further improved. As described above, the laminated semiconductor layer 20 shown in FIG. 2 is manufactured.
  • the translucent electrode 15 is laminated on the p-type semiconductor layer 14 of the laminated semiconductor layer 20, and the translucent electrode 15 other than the predetermined region is removed by, for example, a generally known photolithography technique. Subsequently, patterning is performed by a photolithography technique, for example, and a part of the laminated semiconductor layer 20 in a predetermined region is etched to expose a part of the first n-type semiconductor layer 12c of the n-contact layer 12a. An n-type electrode 17 is formed on the exposed surface 20a of 12a. Thereafter, a p-type bonding pad electrode 16 is formed on the translucent electrode 15. As described above, the semiconductor light emitting device 1 shown in FIG. 1 is manufactured.
  • the second regrowth layer containing Si at a concentration of less than 1 ⁇ 10 17 / cm 3 can be formed in the step (2). Since the surface of the second regrowth layer has high flatness, the second regrowth layer containing Si at a concentration of 1 ⁇ 10 19 / cm 3 or more on the second regrowth layer in step (3). Even if three layers are formed, deterioration of the flatness of the surface can be prevented. Therefore, the surface of the regrowth layer 12d on the light emitting layer 13 side can be formed flat.
  • the Si concentration of the third layer of the regrown layer can be increased, and the low-resistance regrown layer 12d can be formed. For this reason, it is possible to suppress an increase in the drive voltage Vf when a current is passed through the semiconductor light emitting element 1.
  • the current can be diffused in the third layer of the regrown layer, even when a high current is applied to the light emitting element, it is possible to effectively prevent the concentration of the light emitting portion and prevent a decrease in the light emission output. Is possible.
  • the n-cladding layer 12b with good crystallinity can be formed on the regrown layer 12d, and the light-emitting layer 13 with good crystallinity can be formed on the n-cladding layer 12b. Accordingly, the semiconductor light emitting device 1 having a sufficiently low reverse current (IR) and a high light emission output (Po) can be obtained. Moreover, it becomes possible to prevent the defect of the semiconductor light emitting element 1 and improve the LED chip yield within the standard.
  • IR reverse current
  • Po high light emission output
  • the lamp 3 of this embodiment includes the semiconductor light emitting device 1 of the present invention, and is a combination of the semiconductor light emitting device 1 and a phosphor.
  • the lamp 3 of the present embodiment can have a configuration well known to those skilled in the art by means well known to those skilled in the art.
  • a technique for changing the emission color by combining the semiconductor light emitting element 1 and the phosphor can be adopted without any limitation.
  • FIG. 3 is a schematic cross-sectional view showing an example of a lamp including the semiconductor light emitting element 1 shown in FIG.
  • the lamp 3 shown in FIG. 3 is a shell type, and the semiconductor light emitting element 1 shown in FIG. 1 is used.
  • the p-type bonding pad electrode 16 of the semiconductor light emitting device 1 is connected to one of the two frames 31 and 32 (the frame 31 in FIG. 3) by a wire 33.
  • the semiconductor light emitting element 1 is mounted by connecting the mold electrode 17 (bonding pad) to the other frame 32 with a wire 34. Further, the periphery of the semiconductor light emitting element 1 is sealed with a mold 35 made of a transparent resin.
  • the lamp 3 of the present embodiment is formed by using the semiconductor light emitting element 1 described above, a high light emission output can be obtained.
  • the semiconductor light emitting device 1 capable of obtaining a light emission output is provided.
  • an electronic device driven by a battery such as a backlight, a mobile phone, a display, a game machine, and an illumination is preferable because an excellent product including the semiconductor light emitting element 1 that can obtain a high light emission output can be provided.
  • Example 1 The semiconductor light emitting device 1 shown in FIG. 1 was manufactured by the following method.
  • a buffer layer 21 made of AlN, a base layer 22 made of undoped GaN having a thickness of 5 ⁇ m, and a first layer made of Si-doped n-type GaN having a thickness of 3 ⁇ m are formed on a substrate 11 made of sapphire.
  • a regrowth layer 12d made of n-type GaN having a thickness of 0.8 ⁇ m and an n contact layer 12a having a thickness of 3.8 ⁇ m were formed. Note that the Si doping concentration of the first n-type semiconductor layer 12c was 5 ⁇ 10 18 / cm 3 .
  • a thin film layer consisting of a 2 nm thick n-side first layer made of GaInN and a 2 nm thick n side second layer made of GaN is repeatedly grown to a thickness of more than 80 nm.
  • a multi-quantum well in which an n-cladding layer 12b having a lattice structure, a Si-doped GaN barrier layer having a thickness of 5 nm, and an In 0.15 Ga 0.85 N well layer having a thickness of 3.5 nm are stacked six times, and finally a barrier layer is provided.
  • a light emitting layer 13 having a structure, a 20-nm-thick Mg-doped single layer Al 0.07 Ga 0.93 N p-cladding layer 14a, and a 150-nm-thick Mg-doped p-type GaN p-contact layer 14b were sequentially stacked.
  • the p contact layer 14b is formed by laminating a p contact lower layer and a p contact upper layer.
  • the p contact lower layer 14b contains Mg at a concentration of 5 ⁇ 10 19 / cm 3
  • the p contact upper layer contains Mg 2 ⁇ 10 20 / The concentration was about cm 3 .
  • the Si concentration of the n-clad layer 12b was 5 ⁇ 10 18 / cm 3 .
  • the thickness of the p contact upper layer was 20 nm.
  • the buffer layer 21, the base layer 22, and the first n-type semiconductor layer 12c are stacked using a first metal organic chemical vapor deposition apparatus (first MOCVD apparatus) (first process).
  • the regrowth layer 12d, the n-clad layer 12b, the light-emitting layer 13, the p-clad layer 14a, and the p-contact layer 14b are stacked using a second metal organic chemical vapor deposition apparatus (second MOCVD apparatus) (second process).
  • second MOCVD apparatus second metal organic chemical vapor deposition apparatus
  • the substrate 11 on which the layers up to the first n-type semiconductor layer 12c are formed is subjected to heat treatment (thermal cleaning) at 950 ° C. in an atmosphere containing nitrogen and ammonia. It was.
  • the regrown layer 12d was formed under the growth conditions shown below.
  • “Growth conditions for regrowth layer 12d” The regrowth layer 12d was deposited on the first n-type semiconductor layer 12c using a group III metal organometallic material of trimethylgallium (TMG) and a nitrogen material such as ammonia (NH 3 ). At this time, monosilane (SiH 4 ) was used as the n-type doping gas. Further, the Si flow rate was adjusted to a predetermined concentration in each of the steps (1), (2), and (3). Further, the pressure in the MOCVD growth furnace when growing the regrown layer 12d was 40 kPa, the substrate temperature was 1080 ° C., and the carrier gas was all hydrogen.
  • TMG trimethylgallium
  • NH 3 ammonia
  • a translucent electrode 15 made of ITO having a thickness of 200 nm was formed on the p-contact layer 14b by a generally known photolithography technique.
  • etching was performed using a photolithography technique to form an exposed surface 20a of the n contact layer 12a in a desired region, and an n-type electrode 17 having a Ti / Au double layer structure was formed thereon.
  • a p-type bonding pad structure 16 having a three-layer structure composed of a metal reflective layer made of 200 nm Al, a barrier layer made of 80 nm Ti, and a bonding layer made of 1100 nm Au, It formed using the technique of photolithography. As described above, the semiconductor light emitting device 1 of Example 1 shown in FIG. 1 was obtained.
  • the first regrowth layer having a thickness of 0.6 ⁇ m doped with Si at a concentration of 5 ⁇ 10 18 / cm 3 and Si doped at a concentration of less than 1 ⁇ 10 17 / cm 3 .
  • a regrown layer 12d made of 0.8 ⁇ m n-type GaN was formed.
  • Example 2 As a result of performing the same operation as in Example 1 except that the Si-containing concentration in the third layer of the regrown layer in Example 1 was changed to 1 ⁇ 10 19 / cm 3 , the characteristics as the semiconductor light emitting device 1 were as follows.
  • the direction voltage Vf was 3.0 V
  • the light emission output Po was 24 mW
  • the reverse current IR was 0.1 ⁇ A.
  • Example 3 As a result of performing the same operation as in Example 1 except that the Si-containing concentration in the third layer of the regrown layer in Example 1 was changed to 2 ⁇ 10 19 / cm 3 , the characteristics as the semiconductor light emitting device 1 were as follows.
  • the direction voltage Vf was 3.0 V
  • the light emission output Po was 24 mW
  • the reverse current IR was 0.1 ⁇ A.
  • Example 4 The film thickness of the first regrowth layer in Example 1 is 0.4 ⁇ m, the Si-containing concentration is 8 ⁇ 10 18 / cm 3 , the film thickness of the second regrowth layer is 0.05 ⁇ m, and the Si-containing concentration is 1 ⁇ .
  • the thickness of the third layer of the regrowth layer was changed to 0.05 ⁇ m, and the Si-containing concentration was changed to 2 ⁇ 10 19 / cm 3.
  • Example 5 The film thickness of the regrown layer first layer of Example 1 is 0.2 ⁇ m, the Si-containing concentration is 1 ⁇ 10 19 / cm 3 , the film thickness of the second layer of the regrown layer is 0.2 ⁇ m, and the Si-containing concentration is 1 ⁇ .
  • the thickness of the third layer of the regrown layer was changed to 0.2 ⁇ m, and the Si-containing concentration was changed to 2 ⁇ 10 19 / cm 3.
  • Example 1 In forming the regrowth layer, the same operation as in Example 1 was performed except that the regrowth layer 12d formed of a single layer having a thickness of 0.6 ⁇ m and a Si-containing concentration of 5 ⁇ 10 18 / cm 3 was formed.
  • Table 1 shows the results of forward voltage, light emission output (Po), and reverse current (IR) of the semiconductor light emitting devices of Examples 1 to 5 and Comparative Example 1.
  • the forward voltage Vf for the semiconductor light emitting devices 1 of the example and the comparative example is a voltage measured at a current application value of 20 mA by energization with a probe needle.
  • the light emission outputs (Po) of the semiconductor light emitting devices 1 of the example and the comparative example are each mounted in a TO-18 can package, and the light emission output at an applied current of 20 mA is measured by a tester.
  • the reverse current (IR) is a value obtained by measuring a leakage current when a voltage of 20 V is applied to the light emitting element in the reverse direction.
  • the light emission output (Po; mW) in the range of applied current of 20 to 100 mA was measured. The result is shown in FIG. As shown in FIG. 5, in Examples 1 to 5, it is clear that the light emission output (Po) in the range of applied current of 20 to 100 mA is superior to that of Comparative Example 1. Further, in Comparative Example 1, the effect of improving the light emission output by increasing the applied current is reduced as the applied current is increased. As the applied current is increased, Examples 1 to 5 and Comparative Example are increased. The difference in light emission output (Po) from 1 is large.
  • the semiconductor light-emitting elements 1 of Examples 1 to 5 can effectively improve the light-emission output, and have a smaller reverse current and a higher light-emission output than the semiconductor light-emitting element 1 of Comparative Example 1. It was confirmed that In addition, it is confirmed that the light emission output can be effectively improved by applying a large current, and that a high light emission output can be obtained by applying a large current compared to the semiconductor light emitting device of Comparative Example 1. did it.
  • the growth conditions for the regrowth layer are the same as those for forming the first n-type semiconductor layer.
  • a step of supplying a smaller amount of Si as a dopant than when forming the first n-type semiconductor layer includes a step of not supplying Si than when forming the first n-type semiconductor layer.
  • the step (3) of supplying a larger amount of Si as a dopant than in the formation of the first n-type semiconductor layer in this order were able to effectively improve the light emission output. .
  • even when a large current is applied high luminous efficiency is obtained, and it has excellent characteristics for lighting applications that require a large current application.
  • the resistance becomes high.
  • the manufacturing method of the present invention the deterioration of the flatness of the surface of the regrown layer 12d is prevented, and a light emitting layer (MQW layer) or a p-type semiconductor layer having high crystallinity is grown on the surface of the regrown layer. Therefore, it is possible to obtain an LED chip within the standard with high yield.
  • the present invention is suitable for a method for manufacturing a semiconductor light emitting device, a semiconductor light emitting device, a lamp, an electronic device, and a mechanical device, particularly when a large current is applied.
  • the present invention can be applied to a method for manufacturing a semiconductor light-emitting element to be obtained, and a lamp, an electronic device, and a mechanical device including the semiconductor light-emitting element manufactured by using this manufacturing method.

Abstract

再成長層表面に起因する発光層およびｐ型半導体層の不良が生じにくく、かつ、高出力の得られる半導体発光素子の製造方法を提供する。そのような半導体発光素子の製造方法では、第一有機金属化学気相成長装置において、基板(１１)上に第一ｎ型半導体層(１２ｃ)を積層する第一工程と、第二有機金属化学気相成長装置において、前記第一ｎ型半導体層(１２ｃ)上に再成長層(１２ｄ)と第二ｎ型半導体層(１２ｂ)と発光層(１３)とｐ型半導体層(１４)とを順次積層する第二工程とを具備し、前記再成長層(１２ｄ)を積層する工程において、前記再成長層(１２ｄ)の成長条件を前記第一ｎ型半導体層(１２ｃ)形成時と同じとする工程（１）と、前記第一ｎ型半導体層(１２ｃ)形成時よりも少量のＳｉをドーパントとして供給する工程（２）と、多量の前記Ｓｉをドーパントとして供給する工程（３）と、をこの順で行う。

Description

半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
　本発明は、半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置に関し、特に、大電流が印加される場合に好適に用いられ、大電流が印加されることにより高い発光出力が得られる半導体発光素子の製造方法およびこの製造方法を用いて製造された半導体発光素子を備えるランプ、電子機器、機械装置に関する。
本願は、２０１０年２月１８日に、日本に出願された特願２０１０－０３３７６２号に基づき優先権を主張し、その内容をここに援用する。
　従来から、発光ダイオードなどに用いられる半導体発光素子として、基板上に、ｎ型半導体層と発光層とｐ型半導体層とを順次積層してなるものがある。このような半導体発光素子を製造する方法として、サファイア単結晶などからなる基板上に、有機金属化学気相成長法（ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法）によってｎ型半導体層と発光層とｐ型半導体層とを連続して順次積層する方法がある。
　しかしながら、基板上に、ｎ型半導体層と発光層とｐ型半導体層とを連続して順次積層する場合、これらの層が同一の成長室内で形成され。そのため、ｎ型半導体層を形成する際に用いたドーパントがｐ型半導体層の形成に支障をきたし、抵抗率の十分に低いｐ型半導体層が得られない場合があった。
　このような問題を解決する技術として、例えば、特許文献１には、所定の基板上に、少なくとも第一導電形の半導体層と第二導電形の半導体層とを順次成膜して化合物半導体装置を製造するに際し、前記それぞれの導電形の半導体層を、導電形に対応した異なる複数の独立した成長室で成膜するようにして成る化合物半導体装置の製造方法が提案されている。
　また、最近、半導体発光素子の発光出力を向上させるために、半導体発光素子に大電流が印加される場合が多くなってきており、ｎ型半導体層およびｐ型半導体層の低抵抗化が求められている。
特開平7-45538号公報
　本発明は上記課題に鑑みてなされたものであり、ｎ型半導体層およびｐ型半導体層の抵抗を低く抑制することで、大電流印加時において高い発光出力を有する半導体発光素子の製造方法を提供することを課題とする。
　上記の目的を達成するために、本発明は以下の手段を提供する。
〔１〕　第一有機金属化学気相成長装置において、基板上に第一ｎ型半導体層を積層する第一工程と、第二有機金属化学気相成長装置において、前記第一ｎ型半導体層上に前記第一ｎ型半導体層の再成長層と第二ｎ型半導体層と発光層とｐクラッド層およびｐコンタクト層からなるｐ型半導体層とを順次積層する第二工程とを具備し、前記再成長層を積層する工程において、前記再成長層の成長条件を前記第一ｎ型半導体層形成時と同じ条件とする工程（１）と、前記第一ｎ型半導体層形成時よりも少量のＳｉをドーパントとして供給する工程（Ｓｉを供給しない工程を含む）（２）と、前記第一ｎ型半導体層形成時と同量又はそれよりも多量の前記Ｓｉをドーパントとして供給する工程（３）と、をこの順で行うことを特徴とする半導体発光素子の製造方法。
〔２〕　前記再成長層の原料ガスとともに前記Ｓｉを含有するドーパントガスを供給することにより、前記再成長層を形成することを特徴とする〔１〕に記載の半導体発光素子の製造方法。
〔３〕　前記工程（２）を、前記再成長層の形成開始と同時あるいは形成途中から開始することを特徴とする〔１〕または〔２〕に記載の半導体発光素子の製造方法。
〔４〕　前記工程（２）における前記ドーパントガスの供給量が前記第一ｎ型半導体層形成時の０～１／１５倍、前記工程（３）における前記ドーパントガスの供給量が前記第一ｎ型半導体層形成時の１～４倍であることを特徴とする〔１〕乃至〔３〕に記載の半導体発光素子の製造方法。
〔５〕　前記再成長層の膜厚を０．１μｍ～３．５μｍとすることを特徴とする〔１〕乃至〔４〕に記載の半導体発光素子の製造方法。
〔６〕　前記工程（１）において膜厚０μｍ～２μｍの再成長層第一層を形成し、前記工程（２）において膜厚０．０５μｍ～０．５μｍの再成長層第二層を形成し、前記工程（３）において膜厚０．０５μｍ～１μｍの再成長層第三層を形成することを特徴とする、〔１〕乃至〔５〕に記載の半導体発光素子の製造方法。
〔７〕　前記再成長層のうち、前記再成長層第二層に前記Ｓｉを１×１０１７／ｃｍ３未満の濃度で含有させ、前記再成長層第三層に前記Ｓｉを５×１０１８／ｃｍ３以上の濃度で含有させることを特徴とする〔６〕に記載の半導体発光素子の製造方法。
〔８〕　前記ｐコンタクト層を、ｐコンタクト下層と、ｐコンタクト上層とを積層することにより形成し、前記ｐコンタクト下層にＭｇを１×１０１９～１×１０２０／ｃｍ３程度の濃度で含有させ、前記ｐコンタクト上層に前記Ｍｇを１×１０２０／ｃｍ３～３×１０２０／ｃｍ３程度の濃度で含有させることを特徴とする〔１〕乃至〔７〕に記載の半導体発光素子の製造方法。
〔９〕　基板上に第一ｎ型半導体層と前記第一ｎ型半導体層の再成長層と第二ｎ型半導体層と発光層とｐクラッド層およびｐコンタクト層からなるｐ型半導体層とが積層された半導体発光素子であって、前記再成長層が、第一ｎ型半導体層と同じＳｉ含有量の再成長層第一層、前記第一ｎ型半導体層よりもＳｉ含有量が少ない再成長層第二層、前記第一ｎ型半導体層よりもＳｉ含有量が多い再成長層第三層がこの順で積層された構成であることを特徴とする半導体発光素子。
〔１０〕　前記再成長層のうち、前記再成長層第一層が０μｍ～２μｍ、前記再成長層第二層が０．０５μｍ～０．５μｍ、前記再成長層第三層が０．０５μｍ～１μｍの膜厚でそれぞれ形成されていることを特徴とする〔９〕に記載の半導体発光素子。
〔１１〕　前記再成長層のうち、前記再成長層第二層に前記Ｓｉが１×１０１７／ｃｍ３未満の濃度で含有され、前記再成長層第三層に前記Ｓｉが５×１０１８／ｃｍ３以上の濃度で含有されることを特徴とする〔９〕または〔１０〕に記載の半導体発光素子。
〔１２〕　前記再成長層の膜厚が０．１μｍ～３μｍであることを特徴とする〔９〕乃至〔１１〕に記載の半導体発光素子。
〔１３〕　前記ｐコンタクト層は、ｐコンタクト下層と、ｐコンタクト上層とが積層してなり、前記ｐコンタクト下層にＭｇが１×１０１９～１×１０２０／ｃｍ３程度の濃度で含有され、前記ｐコンタクト上層に前記Ｍｇが１×１０２０／ｃｍ３～３×１０２０／ｃｍ３程度の濃度で含有されることを特徴とする〔９〕乃至〔１２〕に記載の半導体発光素子。
〔１４〕　〔９〕乃至〔１３〕のいずれかに記載の半導体発光素子を用いて製造された半導体発光素子を備えることを特徴とするランプ。
〔１５〕　〔１４〕に記載のランプが組み込まれていることを特徴とする電子機器。
〔１６〕　〔１５〕に記載の電子機器が組み込まれていることを特徴とする機械装置。
　本発明の半導体発光素子の製造方法によれば、第二の成長室（第二有機金属化学気相成長装置）内で第一ｎ型半導体層の再成長層を積層する工程において、第一ｎ型半導体層形成時と同量のＳｉをドーパントとして供給する工程（１）と、前記第一ｎ型半導体層形成時よりも少量のＳｉをドーパントとして供給する工程（２）と、第一ｎ型半導体層形成時よりも多量のＳｉをドーパントとして供給する工程（３）と、をこの順で行うことにより、再成長層内のＳｉ含有量を段階的に変えることができる。
　このことにより、再成長層の抵抗を低くするとともに、再成長層表面の平坦性を改善することができる。そのため、その後の工程において結晶性の良好な発光層（ＭＱＷ層）やｐ型半導体層を成長させることができる。また、再成長層内に、Ｓｉ濃度の高い層を形成することにより、電流を拡散させることができるため、ＬＥＤに高電流を流しても、発光箇所の集中を効果的に防ぐことが可能となる。さらに、ｎ型半導体層の大部分を占めるｎコンタクト層と、ｐ型半導体層とを異なる成長室で形成するため、ｐ型半導体層へのｎ型不純物の混入を抑制することができる。この結果、大電流印加時において発光出力の高い半導体発光素子が得られる。
図１は、本発明の半導体発光素子の製造方法を用いて製造された半導体発光素子の一例を示した断面模式図である。 図２は、図１に示す半導体発光素子を製造する工程を説明するための断面模式図である。 図３は、図１に示した半導体発光素子を備えるランプの一例を示した断面模式図である。 図４は、実施例１～実施例５、比較例１の半導体発光素子の印加電流と電力効率との関係を示したグラフである。 図５は、実施例１～実施例５、比較例１の半導体発光素子の印加電流と発光出力との関係を示したグラフである。
　以下、本発明の半導体発光素子１について、図１を用いて詳細に説明する。なお、以下の説明において参照する図面は、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
　図１は、本発明の半導体発光素子１の一例を示した断面模式図である。
　図１に示す本実施形態の半導体発光素子１は、基板１１と、基板１１上に積層された積層半導体層２０と、積層半導体層２０の上面に積層された透光性電極１５と、透光性電極１５上に積層されたｐ型ボンディングパッド電極１６と、積層半導体層２０の露出面２０ａ上に積層されたｎ型電極１７と、から概略構成されている。
　積層半導体層２０は、基板１１側から、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４がこの順に積層されて構成されている。図１に示すように、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４は、その一部がエッチング等の手段によって除去されており、除去された部分からｎ型半導体層１２の一部が露出されている。そして、ｎ型半導体層１２の露出面２０ａには、ｎ型電極１７が積層されている。
　また、ｐ型半導体層１４の上面には、透光性電極１５およびｐ型ボンディングパッド電極１６が積層されている。これら、透光性電極１５およびｐ型ボンディングパッド電極１６によって、ｐ型電極１８が構成されている。
　ｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する半導体としては、ＩＩＩ族窒化物半導体を用いることが好ましく、窒化ガリウム系化合物半導体を用いることがより好ましい。本発明におけるｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する窒化ガリウム系化合物半導体としては、一般式ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０＜ｘ＜１，０≦ｙ＜１，０＜ｘ＋ｙ＜１）で表わされる各種組成の半導体を何ら制限なく用いることができる。
　本実施形態の半導体発光素子１は、ｐ型電極１８とｎ型電極１７との間に電流を通じることで、積層半導体層２０を構成する発光層１３から発光を発せられるようになっており、発光層１３からの光を、ｐ型ボンディングパッド電極１６の形成された側から取り出すフェイスアップマウント型の発光素子である。なお、本発明の半導体発光素子は、フリップチップ型の発光素子であってもよい。
　以下、それぞれの構成について詳細に説明する。
＜基板１１＞
　基板１１としては、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。上記基板の中でも、特に、ｃ面を主面とするサファイア基板を用いることが好ましい。
（バッファ層２１）
　バッファ層２１は、設けられていなくてもよいが、基板１１と下地層２２との格子定数の違いを緩和して、基板１１の（０００１）Ｃ面上にＣ軸配向した単結晶層の形成を容易にするために、設けられていることが好ましい。バッファ層２１の上に単結晶の下地層２２を積層すると、より一層結晶性の良い下地層２２が積層できる。
　バッファ層２１は、単結晶のＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）からなるものが特に好ましいが、多結晶のＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）からなるものであってもかまわない。
　バッファ層２１は、例えば、多結晶のＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）からなる厚さ０．０１～０．５μｍのものとすることができる。バッファ層２１の膜厚が０．０１μｍ未満であると、バッファ層２１により基板１１と下地層２２との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層２１の膜厚が０．５μｍを超えると、バッファ層２１としての機能には変化が無いのにも関わらず、バッファ層２１の成膜処理時間が長くなり、生産性が低下する問題がある。
　バッファ層２１は、多結晶構造又は単結晶構造を有するものとすることができる。このような多結晶構造又は単結晶構造を有するバッファ層２１を基板１１上にＭＯＣＶＤ法またはスパッタ法にて成膜した場合、バッファ層２１のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
（下地層２２）
　下地層２２の材料としては、ＡｌｘＧａ１－ｘＮ（０＜ｘ＜１）を用いると結晶性の良い下地層２２を形成できるため特に好ましいが、ＡｌｘＧａｙＩｎｚＮ（０＜ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いてもかまわない。
　下地層２２の膜厚は０．１μｍ以上であることが好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌｘＧａ１－ｘＮ層が得られやすい。また、下地層２２の膜厚は１０μｍ以下が好ましい。
　下地層２２の結晶性を良くするために、下地層２２には不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合には、下地層２２にアクセプター不純物あるいはドナー不純物を添加することができる。
＜積層半導体層２０＞
（ｎ型半導体層１２）
　ｎ型半導体層１２はさらに、ｎコンタクト層１２ａ（第一ｎ型半導体層１２ｃおよび再成長層１２ｄ）と、ｎクラッド層１２ｂ（第二ｎ型半導体層）とから構成されている。
（ｎコンタクト層１２ａ）
　ｎコンタクト層１２ａは、ｎ型電極１７を設けるための層であり、後述する第一工程において形成された第一ｎ型半導体層１２ｃと、後述する第二工程において形成された再成長層１２ｄとからなる。第一ｎ型半導体層１２ｃと再成長層１２ｄとは、好ましくは同一の材料からなるものがよく、第一ｎ型半導体層１２ｃの膜厚が、再成長層１２ｄの膜厚よりも厚くなっている。
　また、本実施形態においては、図１に示すように、第一ｎ型半導体層１２ｃにｎ型電極１７を設けるための露出面２０ａが形成されている。なお、ｎ型電極１７を設けるための露出面２０ａは、再成長層１２ｄに形成されていてもよい。
　ｎコンタクト層１２ａは、ＡｌｘＧａ１－ｘＮ層（０＜ｘ＜１、好ましくは０＜ｘ≦０．５、さらに好ましくは０＜ｘ≦０．１）から構成されることが好ましく、ｎ型不純物（ドーパント）がドープされている。ｎコンタクト層１２ａにｎ型不純物が１×１０１７～１×１０２０／ｃｍ３、好ましくは１×１０１８～１×１０１９／ｃｍ３の濃度で含有されている場合、ｎ型電極１７との良好なオーミック接触の維持の点で好ましい。ｎコンタクト層１２ａに用いられるｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、Ｇｅ、Ｓｎ等が挙げられ、ＳｉおよびＧｅが好ましく、Ｓｉが最も好ましい。なお、本実施形態ではＳｉが含有されている。
　ｎコンタクト層１２ａを構成する第一ｎ型半導体層１２ｃの膜厚は、０．５～５μｍであることが好ましく、２μｍ～４μｍの範囲であることがより好ましい。第一ｎ型半導体層１２ｃの膜厚が上記範囲内であると、半導体の結晶性が良好に維持される。また、第一ｎ型半導体層１２ｃには、ｎ型不純物（ドーパント）として５×１０１８／ｃｍ３程度のＳｉが含有されている。
　本実施形態の再成長層１２ｄは０．１μｍ～３μｍの膜厚で形成され、また、ｎ型不純物（ドーパント）としてＳｉが含有されている。Ｓｉは再成長層１２ｄに段階的に含有されており、Ｓｉ含有量が第一ｎ型半導体層１２ｃと同じ再成長層第一層、Ｓｉ含有量が第一ｎ型半導体層１２ｃよりも少ない再成長層第二層、Ｓｉ含有量が第一ｎ型半導体層１２ｃよりも多い再成長層第三層がこの順で積層された構成となっている。また、再成長層１２ｄには、少なくとも再成長層第二層および再成長層第三層が設けられていれば良く、再成長層第一層は設けられていなくても構わない。
　再成長層第一層は、０μｍ～２μｍの膜厚で形成されていることが好ましい。再成長層第一層は形成されていなくても良い（膜厚０μｍ）が、後述する再成長層第二層および再成長層第三層の膜厚に応じて、再成長層１２ｄ全体の膜厚が適宜最適な値となるように形成すれば良い。
　また、再成長層第一層に含有されるＳｉの濃度は、半導体発光素子１に電流を流した際の駆動電圧Ｖｆが所定の値になるように調整されるが、たとえば第一ｎ型半導体層１２ｃと同じ、５×１０１８／ｃｍ３程度であることが好ましい。
　再成長層第二層は、０．０５μｍ～０．５μｍの膜厚で形成されていることが好ましい。再成長層第二層の膜厚が０．０５μｍ未満であると、再成長層第二層表面が十分な平坦性で形成されず、再成長層１２ｄ表面も十分に平坦化されない。また、膜厚が０．５μｍを超えると、半導体発光素子１に電流を流した際の駆動電圧Ｖｆが高くなるため、半導体発光素子１の発光効率が低くなってしまう。
　また、再成長層第二層に含有されるＳｉの濃度は、１×１０１７／ｃｍ３未満であることが好ましい。Ｓｉの濃度が１×１０１７／ｃｍ３以上であると、結晶性の向上効果が小さくなるためである。
　ここで、再成長層第二層のＳｉ含有量は、第一ｎ型半導体層１２ｃよりも少ない値となっている。Ｓｉの含有量を上記範囲内とすることにより、再成長層第二層の結晶性は高いものとなり、表面の平坦性は十分高いものになる。
　再成長層第三層は、０．０５μｍ～１μｍの膜厚で形成されていることが好ましい。再成長層第三層の膜厚が０．０５μｍ未満であると、再成長層１２ｄの抵抗を十分に低くすることができない。
　また、再成長層第三層の膜厚が１μｍを超えると再成長層第三層表面の平坦性が悪化し、半導体発光素子１の逆方向電流（ＩＲ）が高くなるため好ましくない。また、再成長層第三層を形成する際に用いたドーパントや堆積物に起因するｐ型半導体層１４の不良が生じやすくなる。さらに再成長層第三層の成膜処理時間が長くなり、生産性が低下する問題がある。
　また、再成長層第三層に含有されるＳｉの濃度は、５×１０１８／ｃｍ３以上の濃度であることが好ましい。Ｓｉの濃度が５×１０１８／ｃｍ３未満であると、再成長層１２ｄの抵抗を十分に低くすることができない。
　ここで、再成長層第三層のＳｉ含有量は、第一ｎ型半導体層１２ｃと同等又はそれよりも高い値となっている。また、Ｓｉの含有量を上記範囲内とすることにより、再成長層第三層の抵抗を低くし、電流拡散効果を高めることができる。
　再成長層第二層表面は高い平坦性で形成されており、再成長層第三層はその上に積層した構成となっている。そのため、再成長層第三層はＳｉ濃度が高くても結晶性が良く、その表面の平坦性も良好である。これにより、再成長層１２ｄのｎクラッド層１２ｂ側の面（再成長層第三層の表面）は平坦に形成される。
　再成長層１２ｄ全体に１×１０１９／ｃｍ３以上のＳｉが含有されていると、再成長層の抵抗は低くなるがピットが形成されやすくなるため、電流を流した際の逆方向電流ＩＲの上昇や、静電気放電（ＥＳＤ）耐圧が不足することがある。しかし、本実施形態においては再成長層第二層上に再成長層第三層を形成することにより、ピットの形成が抑制され、逆方向電流ＩＲを低くすることができる。
　また、再成長層１２ｄ全体のＳｉ含有量が１×１０１７／ｃｍ３未満であると、抵抗が大きくなりすぎ、半導体発光素子１の動作電圧が高くなるとともに、電流が集中し、発光出力が低下するという問題があった。しかし、本実施形態においては、再成長層第二層の厚さを薄くすることにより、半導体発光素子１の動作電圧の上昇や発光出力低下を防ぐことができ、かつ、再成長層第三層において電流を拡散させることができる。
　そのため、高電流ＬＥＤであっても、発光出力低下を防ぎつつ、かつ、発光箇所の集中を効果的に防ぐことが可能となる。
　ｎクラッド層１２ｂは、ｎコンタクト層１２ａと発光層１３との間に設けられている。
ｎクラッド層１２ｂは、発光層１３へのキャリアの注入とキャリアの閉じ込めを行なう層であり、再成長層１２ｄと発光層１３との結晶格子の不整合を緩和する発光層１３のバッファ層としても機能するものである。ｎクラッド層１２ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。なお、明細書中各元素の組成比を省略してＡｌＧａＮ、ＧａＮ、ＧａＩｎＮと記述する場合がある。ｎクラッド層１２ｂをＧａＩｎＮで形成する場合には、発光層１３のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
　ｎクラッド層１２ｂが単層からなるものである場合、ｎクラッド層１２ｂの膜厚は、５～５００ｎｍであることが好ましく、より好ましくは５～１００ｎｍである。また、ｎクラッド層１２ｂのｎ型ドープ濃度は１×１０１７～１×１０２０／ｃｍ３であることが好ましく、より好ましくは１×１０１８～１×１０１９／ｃｍ３である。本実施形態においては、たとえばＳｉを第一ｎ型半導体層１２ｃと同じ、たとえば５×１０１８／ｃｍ３程度で含有させる。ドープ濃度がこの範囲である場合、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
　本実施形態においては、ｎクラッド層１２ｂは、単層であってもよいが、組成の異なる２つの薄膜層を繰り返し成長させて１０ペア数（２０層）～４０ペア数（８０層）からなる超格子構造であることが好ましい。ｎクラッド層１２ｂが超格子構造からなるものである場合、薄膜層の積層数が２０層以上であると、再成長層１２ｄと発光層１３との結晶格子の不整合をより効果的に緩和することができ、半導体発光素子１の出力を向上させる効果がより顕著となる。しかし、薄膜層の積層数が８０層を超えると、超格子構造が乱れやすくなる場合もあり、発光層１３に悪影響を来たす恐れが生じる。さらに、ｎクラッド層１２ｂの成膜処理時間が長くなり、生産性が低下する問題がある。
　また、ｎクラッド層１２ｂを構成する超格子構造は、ＩＩＩ族窒化物半導体からなるｎ側第一層と、該ｎ側第一層と組成が異なるＩＩＩ族窒化物半導体からなるｎ側第二層とが積層されたものであることが好ましく、ｎ側第一層とｎ側第二層とが交互に繰返し積層された構造を含むものであることがより好ましい。
　ｎクラッド層１２ｂの超格子構造を構成するｎ側第一層およびｎ側第二層は、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、ＧａＩｎＮ／ＡｌＧａＮの交互構造、組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造（本発明における“組成の異なる”との説明は、各元素組成比が異なることを指す）、組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造とすることができ、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造であることが好ましい。
　ｎ側第一層およびｎ側第二層の膜厚は、それぞれ１００オングストローム以下であることが好ましく、６０オングストローム以下であることがより好ましく、４０オングストローム以下であることがさらに好ましく、それぞれ１０オングストローム～４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｎ側第一層および/またはｎ側第二層の膜厚が１００オングストローム超であると、結晶欠陥が入りやすくなるため好ましくない。
　上記ｎ側第一層およびｎ側第二層は、それぞれドープした構造であってもよく、また、ドープ構造／未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｎクラッド層１２ｂとして、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造を有する超格子構造を用いた場合には、不純物としてＳｉが好適である。また、超格子構造を構成するｎ側第一層およびｎ側第二層は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであって、ドープ構造／未ドープ構造を組み合わせたものであってもよい。
＜発光層１３＞
　発光層１３は、障壁層１３ａと井戸層１３ｂとが交互に複数積層された多重量子井戸構造からなる。多重量子井戸構造における積層数は３層から１０層であることが好ましく、４層から７層であることがさらに好ましい。
（井戸層１３ｂ）
　井戸層１３ｂの膜厚は、１５オングストローム以上５０オングストローム以下の範囲であることが好ましい。井戸層１３ｂの膜厚が上記範囲内であることにより、より高い発光出力を得ることができる。
　また、井戸層１３ｂは、Ｉｎを含む窒化ガリウム系化合物半導体であることが好ましい。Ｉｎを含む窒化ガリウム系化合物半導体は、青色の波長領域の強い光を発光するものであるため、好ましい。また、井戸層１３ｂには、不純物をドープすることができる。ドーパントとしては、発光強度を増進するものであるＳｉ、Ｇｅを用いることが好ましい。ドープ量は１×１０１７ｃｍ－３～１×１０１８ｃｍ－３程度が好適である。ドープ量が上記範囲である場合、より発光強度の強いものとなる。
（障壁層１３ａ）
　障壁層１３ａの膜厚は、２０オングストローム以上１００オングストローム未満の範囲であることが好ましい。障壁層１３ａの膜厚が薄すぎると、障壁層１３ａ上面の平坦化を阻害し、発光効率の低下やエージング特性の低下を引き起こす。また、障壁層１３ａの膜厚が厚すぎると、駆動電圧の上昇や発光の低下を引き起こす。このため、障壁層１３ａの膜厚は７０オングストローム以下であることがより好ましい。
　また、障壁層１３ａは、ＧａＮやＡｌＧａＮのほか、井戸層を構成するＩｎＧａＮよりもＩｎ比率の小さいＩｎＧａＮで形成することができる。中でも、ＧａＮが好適である。
＜ｐ型半導体層１４＞
　ｐ型半導体層１４は、通常、ｐクラッド層１４ａおよびｐコンタクト層１４ｂから構成される。また、ｐコンタクト層１４ｂがｐクラッド層１４ａを兼ねることも可能である。
（ｐクラッド層１４ａ）
　ｐクラッド層１４ａは、発光層１３へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐクラッド層１４ａとしては、発光層１３のバンドギャップエネルギーより大きくなる組成であり、発光層１３へのキャリアの閉じ込めができるものであれば特に限定されないが、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦０．４）からなるものであることが好ましい。ｐクラッド層１４ａが、このようなＡｌＧａＮからなるものである場合、発光層１３へのキャリアの閉じ込めの点で好ましい。
　ｐクラッド層１４ａの膜厚は、特に限定されないが、好ましくは１～４００ｎｍであり、より好ましくは５～１００ｎｍである。ｐクラッド層１４ａのｐ型ドープ濃度は、１×１０１８～１×１０２１／ｃｍ３であることが好ましく、より好ましくは１×１０１９～１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。また、ｐクラッド層１４ａは、薄膜を複数回積層してなる超格子構造であってもよい。
　ｐクラッド層１４ａが超格子構造を含むものである場合には、ＩＩＩ族窒化物半導体からなるｐ側第一層と、該ｐ側第一層と組成が異なるＩＩＩ族窒化物半導体からなるｐ側第二層とが積層されたものとすることができる。ｐクラッド層１４ａが超格子構造を含むものである場合、ｐ側第一層とｐ側第二層とが交互に繰返し積層された構造を含んだものであっても良い。
　ｐクラッド層１４ａの超格子構造を構成するｐ側第一層およびｐ側第二層は、それぞれ異なる組成、例えば、ＡｌＧａＮ、ＧａＩｎＮ又はＧａＮのうちの何れの組成であっても良く、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、又はＧａＩｎＮ／ＡｌＧａＮの交互構造であっても良い。本発明においては、ｐ側第一層およびｐ側第二層は、ＡｌＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＧａＮの交互構造であることが好ましい。
　ｐ側第一層およびｐ側第二層の膜厚は、それぞれ１００オングストローム以下であることが好ましく、６０オングストローム以下であることがより好ましく、４０オングストローム以下であることがさらに好ましく、それぞれ１０オングストローム～４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｐ側第一層とｐ側第二層の膜厚が１００オングストローム超であると、結晶欠陥が入りやすくなるため好ましくない。
　ｐ側第一層およびｐ側第二層は、それぞれドープした構造であっても良く、また、ドープ構造／未ドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｐクラッド層として、ＡｌＧａＮ／ＧａＮの交互構造又は組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造を有する超格子構造を用いた場合には、不純物としてＭｇが好適である。また、超格子構造を構成するｐ側第一層およびｐ側第二は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであって、ドープ構造／未ドープ構造を組み合わせたものであってもよい。
（ｐコンタクト層１４ｂ）
　ｐコンタクト層１４ｂは、正極を設けるための層である。ｐコンタクト層１４ｂは、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦０．４）からなるものであることが、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。また、ｐ型不純物（ドーパント）を１×１０１８～１×１０２１／ｃｍ３を５×１０１９～５×１０２０／ｃｍ３の濃度で含有しているものである場合、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えばＭｇを用いることが好ましい。
　また、ｐコンタクト層１４ｂはｐコンタクト下層と、ｐコンタクト上層とが積層してなり、ｐコンタクト下層にＭｇが１×１０１９～１×１０２０／ｃｍ３程度の濃度で含有され、ｐコンタクト上層にＭｇが１×１０２０／ｃｍ３～３×１０２０／ｃｍ３程度の濃度で含有される二層とすることが特に好ましい。これにより、透光性電極１５と接する部分（ｐコンタクト上層）には高濃度でＭｇが含有され、かつ、その表面は平坦に形成される。そのため、半導体発光素子１の発光出力をより向上させることが可能となる。
　また、ｐコンタクト層１４ｂの膜厚は、特に限定されないが、１０～５００ｎｍであることが好ましく、より好ましくは５０～２００ｎｍである。ｐコンタクト層１４ｂの膜厚がこの範囲であると、発光出力の点で好ましい。
　また、ｐコンタクト層１４ｂをｐコンタクト上層とｐコンタクト下層からなる二層構造とする場合には、特に限定されないが、当該ｐコンタクト層１４ｂは５０～５００ｎｍであることが好ましく、より好ましくは５０～３２０ｎｍがよい。ｐコンタクト層１４ｂの膜厚がこの範囲であると、発光出力の点で好ましい。なお、ｐコンタクト層１４ｂに占めるｐコンタクト上層の厚さは、全体の６％～４０％程度が好ましい。
＜ｎ型電極１７＞
　ｎ型電極１７は、ボンディングパットを兼ねており、積層半導体層２０のｎ型半導体層１２に接するように形成されている。このため、ｎ型電極１７を形成する際には、少なくともｐ半導体層１４および発光層１３の一部を除去してｎ型半導体層１２を露出させ、ｎ型半導体層１２の露出面２０ａ上にボンディングパッドを兼ねるｎ型電極１７を形成する。ｎ型電極１７としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
（透光性電極１５）
　透光性電極１５は、ｐ型半導体層１４の上に積層されるものであり、ｐ型半導体層１４との接触抵抗が小さいものであることが好ましい。また、透光性電極１５は、発光層１３からの光を効率良く半導体発光素子１の外部に取り出すために、光透過性に優れたものであることが好ましい。また、透光性電極１５は、ｐ型半導体層１４の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
　透光性電極１５の構成材料としては、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料が挙げられる。導電性の酸化物としては、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３－ＳｎＯ２））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３－ＺｎＯ））、ＡＺＯ（酸化アルミニウム亜鉛（ＺｎＯ－Ａｌ２Ｏ３））、ＧＺＯ（酸化ガリウム亜鉛（ＺｎＯ－Ｇａ２Ｏ３））、フッ素ドープ酸化錫、酸化チタン等があげられる。
　また、透光性電極１５の構造は、従来公知の構造を含めて如何なる構造であってもよい。透光性電極１５は、ｐ型半導体層１４のほぼ全面を覆うように形成してもよく、また、隙間を開けて格子状や樹形状に形成してもよい。
（ｐ型ボンディングパッド電極１６）
　ｐ型ボンディングパッド電極１６はボンディングパットを兼ねており、透光性電極１５の上に積層されている。ｐ型ボンディングパッド電極１６としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
　ｐ型ボンディングパッド電極１６は、透光性電極１５上であれば、どこへでも形成することができる。例えばｎ型電極１７から最も遠い位置に形成してもよいし、半導体発光素子１の中心などに形成してもよい。しかし、あまりにもｎ型電極１７に近接した位置に形成すると、ボンディングした際にワイヤ間、ボール間のショートを生じてしまうため好ましくない。
　また、ｐ型ボンディングパッド電極１６の電極面積としては、できるだけ大きいほうがボンディング作業はしやすいが、発光の取り出しの妨げになる。例えば、チップ面の面積の半分を超える広い面積を覆った場合、発光の取り出しの妨げとなり、出力が著しく低下する。逆に、ｐ型ボンディングパッド電極１６の電極面積が小さすぎると、ボンディング作業がしにくくなり、製品の収率を低下させる。具体的には、ボンディングボールの直径よりもわずかに大きい程度が好ましく、直径１００μｍの円形程度であることが一般的である。
（保護膜層）
　図示しない保護膜層は、必要に応じて透光性電極１５の上面および側面と、ｎ型半導体層１２の露出面２０ａ、発光層１３およびｐ型半導体層１４の側面、ｎ型電極１７およびｐ型ボンディングパッド電極１６の側面や周辺部を覆うよう形成される。保護膜層を形成することにより、半導体発光素子１の内部への水分等の浸入を防止でき、半導体発光素子１の劣化を抑制することができる。
　保護膜層としては、絶縁性を有し、３００～５５０ｎｍの範囲の波長において８０％以上の透過率を有する材料を用いることが好ましく、例えば、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化タンタル（Ｔａ２Ｏ５）、窒化シリコン（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）等を用いることができる。このうちＳｉＯ２、Ａｌ２Ｏ３は、ＣＶＤ成膜で緻密な膜が容易に作製でき、より好ましい。
　以下、半導体発光素子１の製造方法について、図面を適宜参照しながら詳細に説明する。
なお、以下の説明において参照する図面は、本発明を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子１の寸法関係とは異なっている。
　本発明の、図１に示す半導体発光素子１の製造方法は、まず、図２に示す積層半導体層２０を製造する。積層半導体層２０の製造方法は、基板１１上に第一ｎ型半導体層１２ｃを積層する第一工程と、第一ｎ型半導体層１２ｃ上に第一ｎ型半導体層１２ｃの再成長層１２ｄとｎクラッド層１２ｂ（第二ｎ型半導体層）と発光層１３とｐ型半導体層１４とを順次積層する第二工程と、から概略構成されている。以下、図２を用いて各工程について詳細に説明する。
＜第一工程＞
　はじめに、サファイア等からなる基板１１を用意する。
　次に、基板１１を第一ＭＯＣＶＤ装置（第一有機金属化学気相成長装置）の成長室内に設置し、ＭＯＣＶＤ法によって、基板１１上に、バッファ層２１と、下地層２２を順次積層する。
（第一ｎ型半導体層１２ｃ積層工程）
　次いで下地層２２上に、ｎコンタクト層１２ａの一部を構成する第一ｎ型半導体層１２ｃ（第一ｎ型半導体層）を積層する。このとき、第一ｎ型半導体層１２ｃの膜厚を０．５μｍ～５μｍとすることが好ましく、２μｍ～４μｍとすることが特に好ましい。上記範囲内の膜厚とすることにより、半導体層の結晶性を良好に維持できるためである。
　また、第一ｎ型半導体層１２ｃを成長させる際には、水素雰囲気で、基板温度を１０００℃～１１００℃の範囲とすることが好ましい。
　また、第一ｎ型半導体層１２ｃを成長させる原料としては、トリメチルガリウム（ＴＭＧ）などのＩＩＩ族金属の有機金属原料とアンモニア（ＮＨ３）などの窒素原料とを用い、熱分解によりバッファ層上にＩＩＩ族窒化物半導体層を堆積させる。ＭＯＣＶＤ装置の成長室内の圧力は１５～８０ｋＰａとすることが好ましく、１５～６０ｋＰａとすることがより好ましい。キャリアガスは水素ガスのみであってもよいし、水素ガスと窒素ガスとの混合ガスであってもよい。
　その後、第一有機金属化学気相成長装置（第一ＭＯＣＶＤ装置）の成長室内からｎコンタクト層１２ａの第一ｎ型半導体層１２ｃまでの各層の形成された基板１１を取り出す。
＜第二工程＞
　第二工程はさらに、第一ｎ型半導体層１２ｃ上に第一ｎ型半導体層１２ｃの再成長層１２ｄを形成する工程と、ｎクラッド層１２ｂ（第二ｎ型半導体層）を形成する工程と、発光層１３を形成する工程と、ｐ型半導体層１４を形成する工程と、から構成されている。
以下それぞれについて詳細を説明する。
（再成長層１２ｄ形成工程）
　まず、第一ｎ型半導体層１２ｃまでの各層の形成された基板１１を第二有機金属化学気相成長装置（第二ＭＯＣＶＤ装置）の成長室内に設置する。次いで、ＭＯＣＶＤ法によって第一ｎ型半導体層１２ｃ上に、第一ｎ型半導体層１２ｃの再成長層１２ｄを形成する。
　本実施形態においては、再成長層１２ｄを形成する前に、第一ｎ型半導体層１２ｃまでの各層の形成された基板１１を、窒素とアンモニアを含む雰囲気で熱処理温度５００℃～１２００℃、好ましくは８００℃～１１００℃、さらに好ましくは９００℃～１０００℃の熱処理（サーマルクリーニング）を行うことが好ましい。熱処理の雰囲気は、窒素とアンモニアを含む雰囲気に代えて、例えば、窒素のみの雰囲気としてもよい。なお、水素のみの雰囲気では第一ｎ型半導体層１２ｃが分解され、結晶性の悪化を招くため好ましくない。また、このときのＭＯＣＶＤ装置の成長室内の圧力は１５～１００ｋＰａとすることが好ましく、６０～９５ｋＰａとすることがより好ましい。
　このような熱処理を行った場合、第一工程終了後に、ｎコンタクト層１２ａの第一ｎ型半導体層１２ｃまでの各層の形成された基板１１が第一有機金属化学気相成長装置の成長室内から取り出されることによって、第一ｎ型半導体層１２ｃの表面が汚染されたとしても、再成長層１２ｄを形成する前に汚染物質を除去することができる。その結果、再成長層１２ｄの結晶性が向上して、再成長層１２ｄ上に形成されるｎクラッド層１２ｂや発光層１３の結晶性がより一層良好なものとなる。
　なお、第一ｎ型半導体層１２ｃの表面が汚染されたままである場合、逆方向電流（ＩＲ）が十分に低くならず、また、静電気放電（ＥＳＤ）耐圧が不足する恐れがある。そのため、半導体発光素子１の信頼性が低下してしまう。
　また、本実施形態においては第二有機金属化学気相成長装置内に、再成長層１２ｄの原料ガスとともに、たとえばＳｉＨ４などのＳｉを含有するドーパントガスを供給することにより、再成長層１２ｄを形成する。また、この再成長層１２ｄ形成工程はさらに、工程（１）と工程（２）および工程（３）からなり、それぞれにおいて、異なる量のＳｉをドーパントとして供給することにより、再成長層第一層と再成長層第二層および再成長層第三層とが積層した構成の再成長層１２ｄを形成することができる。
　この再成長層１２ｄ形成の際、工程（１）は行わなくても良いが、再成長層第二層および再成長層第三層の膜厚に応じて、再成長層１２ｄ全体の膜厚が最適な値となるよう、適宜設定すればよい。また、工程（１）でのドーパントガスの供給量は、第一ｎ型半導体層１２ｃ形成の際と同量とする。
　また、工程（２）におけるドーパントガスの供給量は、第一ｎ型半導体層１２ｃ形成の際よりも少ないものとする（Ｓｉを供給しない工程を含む）が、第一ｎ型半導体層１２ｃ形成時の０～１／１５倍の範囲内であることが特に好ましい。
　また、工程（３）でのドーパントガスの供給量は、第一ｎ型半導体層１２ｃ形成の際よりも多いものとするが、第一ｎ型半導体層１２ｃ形成時の１～４倍であることが特に好ましい。
　なお、工程（１）は設けなくてよいため、再成長層１２ｄの成膜の最初の段階から、工程（２）の条件でドーパントガスを供給してもよい。
　これにより、５×１０１８／ｃｍ３程度のＳｉが含有された膜厚０μｍ～２μｍの再成長層第一層と、１×１０１７／ｃｍ３未満の濃度でＳｉが含有された、膜厚０．０５μｍ～０．５μｍの再成長層第二層と、５×１０１８／ｃｍ３以上の濃度でＳｉが含有された、膜厚０．０５μｍ～１μｍの再成長層第三層が形成される。
　このとき、Ｓｉの濃度を上記範囲内とすることにより、再成長層第二層の抵抗は再成長層第一層と比べて高くなる一方、結晶性は再成長層第一層と比べて高くなる。そのため、再成長層第二層表面の平坦性は十分高いものになる。
　また、Ｓｉの濃度を上記範囲内とすることにより、再成長層第三層の抵抗は再成長層第一層と比べて低くなる。
　しかし、再成長層第二層表面は十分平坦に形成されており、再成長層第三層はその上に積層した構成となっている。そのため、Ｓｉ濃度が高いにもかかわらず、ピットの発生が抑制され、再成長層第三層の表面の平坦性は保たれる。
　以上により、再成長層第一層と再成長層第二層および再成長層第三層とが積層した構成の再成長層１２ｄが形成される。再成長層１２ｄ全体のＳｉ濃度が１×１０１９／ｃｍ３以上である場合、逆方向電流ＩＲの上昇や静電気放電（ＥＳＤ）耐圧が不足するという問題が発生する。しかし、本実施形態においては再成長層第二層上に再成長層第三層を形成することにより、逆方向電流ＩＲの上昇や静電気放電（ＥＳＤ）耐圧不足を防ぐことができる。
　また、再成長層１２ｄ全体のＳｉ濃度が１×１０１７／ｃｍ３未満である場合、抵抗が大きくなりすぎるために、半導体発光素子１の動作電圧が高くなるとともに、発光が電極周辺に局在するという問題があった。しかし、本実施形態においては、再成長層１２ｄ内に薄い層の再成長層第二層を形成することにより、半導体発光素子１の動作電圧の上昇を防ぐことができ、かつ、再成長層第三層において電流を拡散させることができる。
　そのため、高電流ＬＥＤであっても、発光出力低下を防ぎつつ、かつ、発光箇所の集中を効果的に防ぐことが可能となる。
　また、再成長層１２ｄを成長させる際には、基板温度を１０００℃～１１００℃の範囲とすることが好ましい。第一ｎ型半導体層１２ｃまでの各層の形成された基板１１が、第一有機金属化学気相成長装置の成長室内から取り出されることにより、ｎコンタクト層１２ａの第一ｎ型半導体層１２ｃの表面が汚染されていたとしても、再成長層１２ｄを成長させるときの基板温度を上記範囲とすることで、汚染物質を除去することができる。
　これらの結果、後述する工程において再成長層１２ｄ上に形成されるｎクラッド層１２ｂや発光層１３の結晶性を、よりいっそう良好なものとすることができる。これに対し、再成長層１２ｄを成長させるときの基板温度が１０００℃未満であると、逆方向電流（ＩＲ）が十分に低くならなかったり、静電気放電（ＥＳＤ）耐圧が不足したりする恐れがある。また、再成長層１２ｄを成長させるときの基板温度が１１００℃を超えると、表面平坦性が悪化して半導体発光素子１の出力が不十分となる恐れがある。
（ｎクラッド層１２ｂ（第二ｎ型半導体層）形成工程）
　次いで、再成長層１２ｄ上に超格子構造のｎクラッド層１２ｂを形成する。
　まず始めに、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなる図示しないｎ側第一層と、ｎ側第一層と組成が異なる膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｎ側第二層とを交互に１０ペア数（２０層）～４０ペア数（８０層）繰返し積層する。また、本実施形態においては、ｎクラッド層１２ｂに、Ｓｉを第一ｎ型半導体層１２ｃと同じ、たとえば５×１０１８／ｃｍ３程度で含有させる。
（発光層１３形成工程）
　次いで、多重量子井戸構造の発光層１３を形成する。まず、井戸層１３ｂと障壁層１３ａとを交互に繰返し積層する。このとき、ｎ型半導体層１２側及びｐ型半導体層１４側に障壁層１３ａが配されるように積層することが好ましい。
　井戸層１３ｂおよび障壁層１３ａの組成や膜厚は、所定の発光波長になるように適宜設定することができる。また、発光層１３の成長温度は６００～９００℃とすることができ、キャリアガスとしては窒素ガスを用いることができる。
（ｐ型半導体層１４形成工程）
　ｐ型半導体層１４の形成は、ｐクラッド層１４ａと、ｐコンタクト層１４ｂとを順次積層すればよい。なお、ｐクラッド層１４ａを、超格子構造を含む層とする場合には、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｐ側第一層と、ｐ側第一層と組成が異なる膜厚１００オングストローム以下ＩＩＩ族窒化物半導体からなるｐ側第二層とを交互に繰返し積層すればよい。
　また、ｐコンタクト層１４ｂは、Ｍｇを１×１０１９～１×１０２０／ｃｍ３程度の濃度で含有させたｐコンタクト下層と、Ｍｇを１×１０２０／ｃｍ３～３×１０２０／ｃｍ３程度の濃度で含有させたｐコンタクト上層とを積層することにより形成することが特に好ましい。これにより、透光性電極１５と接する部分（ｐコンタクト上層）にＭｇを高濃度で含有させ、かつ、その表面を平坦に形成することができる。そのため、半導体発光素子１の発光出力をより向上させることが可能となる。
　以上のようにして、図２に示す積層半導体層２０が製造される。
　その後、積層半導体層２０のｐ型半導体層１４上に透光性電極１５を積層し、例えば一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透光性電極１５を除去する。
　続いて、例えばフォトリソグラフィーの手法によりパターニングして、所定の領域の積層半導体層２０の一部をエッチングしてｎコンタクト層１２ａの第一ｎ型半導体層１２ｃの一部を露出させ、ｎコンタクト層１２ａの露出面２０ａにｎ型電極１７を形成する。
　その後、透光性電極１５の上にｐ型ボンディングパッド電極１６を形成する。
　以上のようにして、図１に示す半導体発光素子１が製造される。
　本実施形態の半導体発光素子１の製造方法によれば、工程（２）において１×１０１７／ｃｍ３未満の濃度でＳｉが含有された再成長層第二層を形成することができる。この再成長層第二層の表面は高い平坦性を有するため、工程（３）において再成長層第二層上に１×１０１９／ｃｍ３以上の濃度でＳｉが含有された再成長層第三層を形成しても、その表面の平坦性の悪化を防ぐことができる。そのため、再成長層１２ｄの発光層１３側表面を平坦に形成することができる。
　また、本実施形態においては、再成長層第三層のＳｉ濃度を高くすることができ、低抵抗の再成長層１２ｄを形成することが可能となる。このため、半導体発光素子１に電流を流した際の駆動電圧Ｖｆの増加を抑えることができる。
　また、再成長層第三層において電流を拡散させることができるため、発光素子に高電流を印加した場合においても、発光箇所の集中を効果的に防ぐことができ、発光出力の低下を防ぐことが可能となる。
　この結果、再成長層１２ｄ上に結晶性の良好なｎクラッド層１２ｂを形成できるとともに、ｎクラッド層１２ｂ上に結晶性の良好な発光層１３を形成することが可能となる。
　これらにより、逆方向電流（ＩＲ）が十分に低く、発光出力（Ｐｏ）の高い半導体発光素子１を得ることができる。また、半導体発光素子１の不良を防ぎ規格内のＬＥＤチップ収得率を向上することが可能となる。
＜ランプ３＞
　本実施形態のランプ３は、本発明の半導体発光素子１を備えるものであり、上記の半導体発光素子１と蛍光体とを組み合わせてなるものである。本実施形態のランプ３は、当業者周知の手段によって当業者周知の構成とすることができる。例えば、本実施形態のランプ３においては、半導体発光素子１と蛍光体と組み合わせることによって発光色を変える技術を何ら制限されることなく採用できる。
　図３は、図１に示した半導体発光素子１を備えるランプの一例を示した断面模式図である。図３に示すランプ３は、砲弾型のものであり、図１に示す半導体発光素子１が用いられている。図３に示すように、半導体発光素子１のｐ型ボンディングパッド電極１６がワイヤー３３で２本のフレーム３１、３２の内の一方（図３ではフレーム３１）に接続され、半導体発光素子１のｎ型電極１７（ボンディングパッド）がワイヤー３４で他方のフレーム３２に接続されることにより、半導体発光素子１が実装されている。また、半導体発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
　本実施形態のランプ３は、上記の半導体発光素子１が用いられてなるものであるので、高い発光出力が得られるものとなる。
　また、本実施形態のランプ３を組み込んだバックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、それらの電子機器を組み込んだ自動車などの機械装置は、高い発光出力が得られる半導体発光素子１を備えたものとなる。特に、バックライト、携帯電話、ディスプレイ、ゲーム機、照明などのバッテリ駆動させる電子機器においては、高い発光出力が得られる半導体発光素子１を具備した優れた製品を提供することができるため、好ましい。
　以下に、本発明の半導体発光素子の製造方法を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
　以下に示す方法により、図１に示す半導体発光素子１を製造した。
　実施例１の半導体発光素子１では、サファイアからなる基板１１上に、ＡｌＮからなるバッファ層２１、厚さ５μｍのアンドープＧａＮからなる下地層２２、厚さ３μｍのＳｉドープｎ型ＧａＮからなる第一ｎ型半導体層１２ｃと、膜厚０．６μｍの再成長層第一層と膜厚０．１μｍの再成長層第二層と膜厚０．１μｍの再成長層第三層とが積層した構成の厚さ０．８μｍのｎ型ＧａＮからなる再成長層１２ｄと、からなる厚さ３．８μｍのｎコンタクト層１２ａを形成した。なお、第一ｎ型半導体層１２ｃのＳｉドープ濃度は５×１０１８／ｃｍ３とした。
　次いで、ＧａＩｎＮからなる厚さ２ｎｍのｎ側第一層と、ＧａＮからなる厚さ２ｎｍのｎ側第二層とからなる薄膜層を２０層（ペア数）繰り返し成長させてなる厚さ８０ｎｍの超格子構造のｎクラッド層１２ｂ、厚さ５ｎｍのＳｉドープＧａＮ障壁層および厚さ３．５ｎｍのＩｎ0.１５Ｇａ0.8５Ｎ井戸層を６回積層し、最後に障壁層を設けた多重量子井戸構造の発光層１３、厚さ２０ｎｍのＭｇドープ単層Ａｌ0.07Ｇａ0.93Ｎからなるｐクラッド層１４ａ、厚さ１５０ｎｍのＭｇドープｐ型ＧａＮからなるｐコンタクト層１４ｂと、を順に積層した。ｐコンタクト層１４ｂはｐコンタクト下層と、ｐコンタクト上層とが積層してなり、ｐコンタクト下層にＭｇが５×１０１９／ｃｍ３の濃度で含有され、ｐコンタクト上層にＭｇが２×１０２０／ｃｍ３程度の濃度とした。なお、ｎクラッド層１２ｂのＳｉ濃度は５×１０１８／ｃｍ３とした。また、ｐコンタクト上層の厚さを２０ｎｍとした。
　また、本実施例においては、バッファ層２１、下地層２２、第一ｎ型半導体層１２ｃは、第一有機金属化学気相成長装置（第一ＭＯＣＶＤ装置）を用いて積層し（第一工程）、再成長層１２ｄ、ｎクラッド層１２ｂ、発光層１３、ｐクラッド層１４ａ、ｐコンタクト層１４ｂは、第二有機金属化学気相成長装置（第二ＭＯＣＶＤ装置）を用いて積層した（第二工程）。なお、ここで再成長層１２ｄを形成する前に、第一ｎ型半導体層１２ｃまでの各層の形成された基板１１を、窒素とアンモニアを含む雰囲気下で９５０℃の熱処理（サーマルクリーニング）を行った。また、再成長層１２ｄは、以下に示す成長条件で形成させた。
「再成長層１２ｄの成長条件」
　再成長層１２ｄはトリメチルガリウム（ＴＭＧ）のIII族金属の有機金属原料とアンモニア（ＮＨ３）などの窒素原料を用いて第一ｎ型半導体層１２ｃ上に堆積させた。このとき、ｎ型ドーピングのガスとしてはモノシラン（ＳｉＨ４）を用いた。また、Ｓｉ流量は工程（１）、工程（２）、工程（３）とで、それぞれ所定の濃度になるよう調整した。また、再成長層１２ｄを成長させる際のＭＯＣＶＤ成長炉内の圧力は４０ｋＰａ、基板温度は１０８０℃、キャリアガスはオール水素とした。
　その後、ｐコンタクト層１４ｂ上に、厚さ２００ｎｍのＩＴＯからなる透光性電極１５を一般に知られたフォトリソグラフィの手法により形成した。
　次に、フォトリソグラフィの手法を用いてエッチングを施し、所望の領域にｎコンタクト層１２ａの露出面２０ａを形成し、その上にＴｉ／Ａｕの二層構造のｎ型電極１７を形成した。
　また、透光性電極１５の上に、２００ｎｍのＡｌからなる金属反射層と８０ｎｍのＴｉからなるバリア層と１１００ｎｍのＡｕからなるボンディング層とからなる３層構造のｐ型ボンディングパッド構造１６を、フォトリソグラフィの手法を用いて形成した。
　以上のようにして、図１に示す実施例１の半導体発光素子１を得た。
　このようにして、５×１０１８／ｃｍ３の濃度でＳｉがドープされた膜厚０．６μｍの再成長層第一層と、１×１０１７／ｃｍ３未満の濃度でＳｉがドープされた膜厚０．１μｍの再成長層第二層と、５×１０１８／ｃｍ３の濃度でＳｉがドープされた膜厚０．１μｍの再成長層第三層とが積層した構成の、膜厚０．８μｍのｎ型ＧａＮからなる再成長層１２ｄが形成された。
　この結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１μＡであった。
（実施例２）
　実施例１の再成長層第三層のＳｉ含有濃度を１×１０１９／ｃｍ３に替えた以外は、実施例１と同様な操作を行った結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝２４ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１μＡであった。
（実施例３）
　実施例１の再成長層第三層のＳｉ含有濃度を２×１０１９／ｃｍ３に替えた以外は、実施例１と同様な操作を行った結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝２４ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１μＡであった。
（実施例４）
　実施例１の再成長層第一層の膜厚を０．４μｍ、Ｓｉ含有濃度を８×１０１８／ｃｍ３、再成長層第二層の膜厚を０．０５μｍ、Ｓｉ含有濃度を１×１０１７／ｃｍ３、再成長層第三層の膜厚を０．０５μｍ、Ｓｉ含有濃度を２×１０１９／ｃｍ３に替えた以外は、実施例１と同様な操作を行った結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．０Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１μＡであった。
（実施例５）
　実施例１の再成長層第一層の膜厚を０．２μｍ、Ｓｉ含有濃度を１×１０１９／ｃｍ３、再成長層第二層の膜厚を０．２μｍ、Ｓｉ含有濃度を１×１０１７／ｃｍ３、再成長層第三層の膜厚を０．２μｍ、Ｓｉ含有濃度を２×１０１９／ｃｍ３に替えた以外は、実施例１と同様な操作を行った結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝２．９Ｖ、発光出力Ｐｏ＝２３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．５μＡであった。
（比較例１）
　再成長層形成において、膜厚を０．６μｍ、Ｓｉ含有濃度５×１０１８／ｃｍ３の単一の層からなる再成長層１２ｄを形成した以外は実施例１と同様な操作を行った。その結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Ｐｏ＝２０ｍＷ、逆方向電流IR（＠２０Ｖ）＝１．０μＡであった。
　実施例１～実施例５、比較例１の半導体発光素子の順方向電圧、発光出力（Ｐｏ）、逆方向電流（ＩＲ）の結果を表１に示す。
　なお、実施例及び比較例の半導体発光素子１についての順方向電圧Ｖｆは、プローブ針による通電で電流印加値２０ｍＡにおける電圧を測定したものである。同じく、実施例及び比較例の半導体発光素子１についての発光出力（Ｐｏ）は、それぞれＴＯ－１８缶パッケージに実装し、テスターによって印加電流２０ｍＡにおける発光出力を測定したものである。また、逆方向電流（ＩＲ）は、発光素子に対して逆方向に２０Ｖの電圧を印加した時の漏れ電流を測定した時の値である。
Figure JPOXMLDOC01-appb-T000001
 
　表１に示すように、実施例１～実施例５の半導体発光素子１はいずれも、逆方向電流（ＩＲ）が十分に低く、順方向電圧が比較的低く、発光出力（Ｐｏ）が２０ｍＷ以上となり、高輝度で低消費電力であった。
　一方、再成長層１２ｄの厚さを０．６μｍ、Ｓｉ含有濃度を５×１０１８／ｃｍ３とし、かつ、均一な濃度とした比較例１では、実施例１～実施例５と比較して発光出力（Ｐｏ）が低く、順方向電圧が比較的高く、漏れ電流（逆方向電流（IR）が大きかった。
　また、実施例１～実施例５、比較例の半導体発光素子１について、印加電流２０～１００ｍＡの範囲における電力効率η（％）｛発光出力（ｍＷ）／（順方向電圧（Ｖ）×印加電流（ｍＡ））｝を算出した。その結果を表２、図４に示す。
Figure JPOXMLDOC01-appb-T000002
  
　これらが示すように、実施例１～実施例５では、印加電流２０～１００ｍＡの範囲における電力効率が、比較例１と比較して優れていることが明らかである。
　また、実施例１～実施例５、比較例の半導体発光素子１について、印加電流２０～１００ｍＡの範囲における発光出力（Ｐｏ；ｍＷ）を測定した。その結果を図５に示す。図５が示すように、実施例１～実施例５では、印加電流２０～１００ｍＡの範囲における発光出力（Ｐｏ）が、比較例１と比較して優れていることが明らかである。
　また、比較例１では、印加電流を大きくすることによる発光出力の向上効果が、印加電流を大きくするのに伴って小さくなっており、印加電流が大きいほど実施例１～実施例５と比較例１との発光出力（Ｐｏ）の差が大きくなっている。
　以上により、実施例１～実施例５の半導体発光素子１は、効果的に発光出力を向上させることができ、比較例１の半導体発光素子１と比較して、逆方向電流が小さく高い発光出力が得られることが確認できた。また、大電流を印加することによって効果的に発光出力を向上させることができ、比較例１の半導体発光素子と比較して、大電流が印加されることにより高い発光出力が得られることが確認できた。
　このように、本発明の半導体発光素子の製造方法では、前述したように、前記再成長層を積層する工程において、前記再成長層の成長条件を前記第一ｎ型半導体層形成時と同じ条件とする工程（１）と、前記第一ｎ型半導体層形成時よりも前記第一ｎ型半導体層形成時よりも少量の前記Ｓｉをドーパントとして供給する工程（Ｓｉを供給しない工程を含む）（２）と、前記第一ｎ型半導体層形成時よりも多量の前記Ｓｉをドーパントとして供給する工程（３）と、をこの順で行うことにより、効果的に発光出力を向上させることができた。また、大電流を印加した場合においても高い発光効率が得られ、大電流印加を要望される照明用途向けに優れた特性を有する。
　また、再成長層内のドーパントの濃度が高くなると抵抗が低くなる反面、結晶性の低下や、再成長層表面の平坦性が悪くなってしまうことが多く、またドーパントの濃度が低くなると結晶性が高くなる一方、抵抗が高くなるという問題があった。しかし、本発明の製造方法によれば、再成長層１２ｄ表面の平坦性の悪化を防止し、再成長層表面上に結晶性の高い発光層（ＭＱＷ層）やｐ型半導体層を成長させることができるので、高収率で規格内のＬＥＤチップを取得することができる。
　本発明は、半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置、特に、大電流が印加される場合に好適に用いられ、大電流が印加されることにより高い発光出力が得られる半導体発光素子の製造方法およびこの製造方法を用いて製造された半導体発光素子を備えるランプ、電子機器、機械装置に適用できる。
１…半導体発光素子、
３…ランプ、
１２…ｎ型半導体層、
１２ａ…ｎコンタクト層、
１２ｂ…ｎクラッド層（第二ｎ型半導体層）、
１２ｃ…第一ｎ型半導体層、
１２ｄ…再成長層、
１３…発光層、
１４…ｐ型半導体層

Claims (16)

  1. 　第一有機金属化学気相成長装置において、基板上に第一ｎ型半導体層を積層する第一工程と、
    　第二有機金属化学気相成長装置において、前記第一ｎ型半導体層上に前記第一ｎ型半導体層の再成長層と第二ｎ型半導体層と発光層とｐクラッド層およびｐコンタクト層からなるｐ型半導体層とを順次積層する第二工程とを具備し、
    　前記再成長層を積層する工程において、前記再成長層の成長条件を前記第一ｎ型半導体層形成時と同じ条件とする工程（１）と、
    前記第一ｎ型半導体層形成時よりも少量のＳｉをドーパントとして供給する工程（２）と、
    　前記第一ｎ型半導体層形成時と同量又はそれよりも多量の前記Ｓｉをドーパントとして供給する工程（３）と、
    をこの順で行うことを特徴とする半導体発光素子の製造方法。
  2. 　前記再成長層の原料ガスとともに前記Ｓｉを含有するドーパントガスを供給することにより、前記再成長層を形成することを特徴とする請求項１に記載の半導体発光素子の製造方法。
  3. 　前記工程（２）を、前記再成長層の形成開始と同時あるいは形成途中から開始することを特徴とする請求項１または請求項２に記載の半導体発光素子の製造方法。
  4. 　前記工程（２）における前記ドーパントガスの供給量が前記第一ｎ型半導体層形成時の０～１／１５倍、前記工程（３）における前記ドーパントガスの供給量が前記第一ｎ型半導体層形成時の１～４倍であることを特徴とする請求項１または２に記載の半導体発光素子の製造方法。
  5. 　前記再成長層の膜厚を０．１μｍ～３．５μｍとすることを特徴とする請求項１または２に記載の半導体発光素子の製造方法。
  6. 　前記工程（１）において膜厚０μｍ～２μｍの再成長層第一層を形成し、前記工程（２）において膜厚０．０５μｍ～０．５μｍの再成長層第二層を形成し、前記工程（３）において膜厚０．０５μｍ～１μｍの再成長層第三層を形成することを特徴とする、請求項１または２に記載の半導体発光素子の製造方法。
  7. 　前記再成長層のうち、前記再成長層第二層に前記Ｓｉを１×１０１７／ｃｍ３未満の濃度で含有させ、前記再成長層第三層に前記Ｓｉを５×１０１８／ｃｍ３以上の濃度で含有させることを特徴とする請求項６に記載の半導体発光素子の製造方法。
  8. 　前記ｐコンタクト層を、ｐコンタクト下層と、ｐコンタクト上層とを積層することにより形成し、前記ｐコンタクト下層にＭｇを１×１０１９～１×１０２０／ｃｍ３程度の濃度で含有させ、前記ｐコンタクト上層に前記Ｍｇを１×１０２０／ｃｍ３～３×１０２０／ｃｍ３程度の濃度で含有させることを特徴とする請求項１または２に記載の半導体発光素子の製造方法。
  9. 　基板上に第一ｎ型半導体層と前記第一ｎ型半導体層の再成長層と第二ｎ型半導体層と発光層とｐクラッド層およびｐコンタクト層からなるｐ型半導体層とが積層された半導体発光素子であって、
    　前記再成長層が、第一ｎ型半導体層と同じＳｉ含有量の再成長層第一層、前記第一ｎ型半導体層よりもＳｉ含有量が少ない再成長層第二層、前記第一ｎ型半導体層よりもＳｉ含有量が多い再成長層第三層がこの順で積層された構成であることを特徴とする半導体発光素子。
  10. 　前記再成長層のうち、前記再成長層第一層が０μｍ～２μｍ、前記再成長層第二層が０．０５μｍ～０．５μｍ、前記再成長層第三層が０．０５μｍ～１μｍの膜厚でそれぞれ形成されていることを特徴とする請求項９に記載の半導体発光素子。
  11. 　前記再成長層のうち、前記再成長層第二層に前記Ｓｉが１×１０１７／ｃｍ３未満の濃度で含有され、前記再成長層第三層に前記Ｓｉが５×１０１８／ｃｍ３以上の濃度で含有されることを特徴とする請求項９または１０に記載の半導体発光素子。
  12. 　前記再成長層の膜厚が０．１μｍ～３μｍであることを特徴とする請求項９または１０に記載の半導体発光素子。
  13. 　前記ｐコンタクト層は、ｐコンタクト下層と、ｐコンタクト上層とが積層してなり、前記ｐコンタクト下層にＭｇが１×１０１９～１×１０２０／ｃｍ３程度の濃度で含有され、前記ｐコンタクト上層に前記Ｍｇが１×１０２０／ｃｍ３～３×１０２０／ｃｍ３の濃度で含有されることを特徴とする請求項９または１０に記載の半導体発光素子。
  14. 　請求項９または１０に記載の半導体発光素子を用いて製造された半導体発光素子を備えることを特徴とするランプ。
  15. 　請求項１４に記載のランプが組み込まれていることを特徴とする電子機器。
  16. 　請求項１５に記載の電子機器が組み込まれていることを特徴とする機械装置。
PCT/JP2011/052004 2010-02-18 2011-02-01 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 WO2011102213A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-033762 2010-02-18
JP2010033762A JP5633154B2 (ja) 2010-02-18 2010-02-18 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置

Publications (1)

Publication Number Publication Date
WO2011102213A1 true WO2011102213A1 (ja) 2011-08-25

Family

ID=44482807

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/052004 WO2011102213A1 (ja) 2010-02-18 2011-02-01 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置

Country Status (3)

Country Link
JP (1) JP5633154B2 (ja)
TW (1) TWI456786B (ja)
WO (1) WO2011102213A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5880880B2 (ja) * 2013-03-29 2016-03-09 ウシオ電機株式会社 窒化物発光素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104210A (ja) * 1996-06-14 1998-01-06 Toyoda Gosei Co Ltd ３族窒化物化合物半導体発光素子
JPH1093137A (ja) * 1996-09-06 1998-04-10 Hewlett Packard Co <Hp> Ｉｉｉ−ｖ族窒化物半導体素子
JP2006041491A (ja) * 2004-06-21 2006-02-09 Matsushita Electric Ind Co Ltd 半導体レーザ素子及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657300B2 (en) * 1998-06-05 2003-12-02 Lumileds Lighting U.S., Llc Formation of ohmic contacts in III-nitride light emitting devices
US6204752B1 (en) * 1999-11-24 2001-03-20 Shimano Inc. Bicycle display unit with backlight
JP5145617B2 (ja) * 2000-07-03 2013-02-20 日亜化学工業株式会社 ｎ型窒化物半導体積層体およびそれを用いる半導体素子
US6906352B2 (en) * 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
CN100576586C (zh) * 2005-04-07 2009-12-30 昭和电工株式会社 制造ⅲ族氮化物半导体元件的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104210A (ja) * 1996-06-14 1998-01-06 Toyoda Gosei Co Ltd ３族窒化物化合物半導体発光素子
JPH1093137A (ja) * 1996-09-06 1998-04-10 Hewlett Packard Co <Hp> Ｉｉｉ−ｖ族窒化物半導体素子
JP2006041491A (ja) * 2004-06-21 2006-02-09 Matsushita Electric Ind Co Ltd 半導体レーザ素子及びその製造方法

Also Published As

Publication number Publication date
TWI456786B (zh) 2014-10-11
JP5633154B2 (ja) 2014-12-03
TW201140900A (en) 2011-11-16
JP2011171505A (ja) 2011-09-01

Similar Documents

Publication Publication Date Title
JP5310604B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
WO2011004890A1 (ja) 半導体発光素子の製造方法およびランプ、電子機器、及び機械装置
JP5504618B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JP5648510B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5353802B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5353821B2 (ja) 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置
JP5601281B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5246081B2 (ja) 半導体発光素子の製造方法
JP5246079B2 (ja) 半導体素子の製造方法
JP5633154B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5429196B2 (ja) 半導体発光素子用テンプレート基板、半導体発光素子及びその製造方法、並びにランプ、電子機器、機械装置
JP5304605B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5636693B2 (ja) 半導体素子の製造方法
JP2012028495A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5353827B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5829014B2 (ja) 化合物半導体発光素子の製造方法
JP5648446B2 (ja) 半導体発光素子の製造方法
JP5549546B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2012138465A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子、ランプ、電子機器、機械装置
JP2011138893A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2011060900A (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5942519B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11744501

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11744501

Country of ref document: EP

Kind code of ref document: A1