WO2011013543A1 - コモンモードフィルタ - Google Patents

コモンモードフィルタ Download PDF

Info

Publication number
WO2011013543A1
WO2011013543A1 PCT/JP2010/062208 JP2010062208W WO2011013543A1 WO 2011013543 A1 WO2011013543 A1 WO 2011013543A1 JP 2010062208 W JP2010062208 W JP 2010062208W WO 2011013543 A1 WO2011013543 A1 WO 2011013543A1
Authority
WO
WIPO (PCT)
Prior art keywords
common mode
mode filter
passive
filter according
divided
Prior art date
Application number
PCT/JP2010/062208
Other languages
English (en)
French (fr)
Inventor
雅明 亀谷
Original Assignee
エルメック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルメック株式会社 filed Critical エルメック株式会社
Priority to US13/145,733 priority Critical patent/US8922303B2/en
Priority to CN201080020817.5A priority patent/CN102422533B/zh
Priority to EP10804289.6A priority patent/EP2405573A4/en
Priority to JP2011524738A priority patent/JP5386586B2/ja
Publication of WO2011013543A1 publication Critical patent/WO2011013543A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20336—Comb or interdigital filters
    • H01P1/20345—Multilayer filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/2039—Galvanic coupling between Input/Output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425—Balance-balance networks
    • H03H7/427—Common-mode filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Definitions

  • the present invention relates to a common mode filter, and more particularly to a novel common mode filter that secures the passage of an ultra-high speed differential signal propagating through an ultra-high speed differential transmission line and attenuates the common mode signal.
  • This differential transmission system ensures both high transmission speed and small amplitude for power saving by simultaneously sending positive and negative differential signals to each of the paired two lines. Common mode signals such as noise are attenuated.
  • the differential transmission system has an insufficient function of attenuating common mode signals such as external noise, and a common mode choke coil is inserted in the differential transmission line in order to avoid the adverse effects.
  • FIG. 16 shows a circuit diagram thereof.
  • the differential signals flowing through the two conductors cancel each other out of phase with each other, so that no magnetic flux is generated and the impedance of the two conductors is kept low. Easy to pass.
  • the common mode signal flows through the two conductors in the same phase to generate a magnetic flux in the magnetic material, the impedance of the two conductors becomes high and the signal hardly passes, and the common mode signal is attenuated.
  • Patent Document 1 The common mode choke coil for differential transmission lines disclosed in Japanese Patent Laid-Open No. 2000-58343 (Patent Document 1) corresponds to the configuration shown in FIG.
  • Patent Document 1 two coil conductors wound around a toroidal core are accommodated in a resin-made outer case made up of a case portion and a lid portion, and the outer surface and bottom of the outer peripheral wall of the case portion.
  • a ground conductor is plated on the outer surface of the wall and the outer surface of the lid, an insulating film is formed on the ground conductor, a terminal plate is bonded to each of the insulating films, and an end portion of the coil conductor is attached to the terminal plate.
  • the pass characteristic Scc21 of the common mode signal is V-shaped, and attenuation of about ⁇ 20 dB is obtained in the range of 2 to 3 GHz, but the attenuation amount is small in the range of 8 to 10 GHz. It is difficult to attenuate common mode signals sufficiently.
  • the transmission characteristic Scc21 of the common mode signal is close to the limit, and it is difficult to cope with good transmission of ultrahigh-speed differential signals that will be required in the future.
  • common mode signals that do not pass are reflected at the input end of the common mode choke coil, propagated in the reverse direction of the line, and may be electromagnetically emitted to the outside when reflected, which is likely to cause noise. .
  • the signal in the GHz band has a short wavelength, the probability that the wavelength matches an integer multiple of the circuit pattern length increases, and the possibility that the circuit pattern becomes an antenna and is radiated electromagnetically increases.
  • the present invention has been made to solve such a problem.
  • a desirable ultrahigh-speed differential signal can be satisfactorily passed, and an undesirable common mode signal can be blocked only by reflection.
  • An object is to provide a common mode filter that can be absorbed and attenuated internally.
  • a common mode filter according to claim 1 of the present invention is separated from a pair of conductive lines formed in the first dielectric layer for transmitting a differential signal and an external ground potential,
  • the first dielectric layer faces the conductive line with the first dielectric layer interposed therebetween, and is divided into a plurality of parts along the length of the conductive line.
  • a plurality of first divided floating grounds forming a differential transmission line, and between the first divided floating grounds located at least on the input side or the output side among the first divided floating grounds and the external ground potential And a first passive two-terminal circuit connected to.
  • the common mode filter according to claim 2 of the present invention has a configuration in which the first divided floating ground is a pair of the input side and the output side.
  • the common mode filter according to claim 3 of the present invention has a configuration in which three or more first divided floating grounds are formed.
  • the common mode filter according to claim 4 of the present invention has a configuration in which the first divided floating ground is connected to the first passive two-terminal circuit between all or some of the adjacent divided floating grounds. is doing.
  • the common mode filter according to claim 5 of the present invention has a configuration in which a first passive two-terminal circuit having a plurality of adjacent first divided floating grounds is connected.
  • the common mode filter according to claim 6 of the present invention has a configuration in which the conductive line is a rectangular conductive line.
  • a common mode filter according to a seventh aspect of the present invention has a configuration in which a plurality of spiral conductive lines are connected in series in the length direction.
  • the conductive line is formed on a dielectric substrate as the first dielectric layer, and the first divided floating ground is different from the dielectric substrate.
  • the different dielectric substrates are laminated and integrated.
  • a common mode filter according to claim 9 of the present invention is separated from the external ground potential, and is formed to face the conductive line with the second dielectric layer interposed therebetween, and its distributed constant type differential transmission The second floating ground that forms the line is provided.
  • the common mode filter according to claim 10 of the present invention has a second passive two-terminal circuit connected between the second floating ground and the external ground potential.
  • the second floating ground is divided into a plurality in the length direction of the conducting line, and at least a second divided floating ground on the input side or the output side among them.
  • the second passive two-terminal circuit is connected to the external ground potential.
  • a common mode filter according to a twelfth aspect of the present invention has a configuration in which the second passive floating terminal is connected between all or some of the adjacent divided floating grounds. is doing.
  • the conductive line is formed on a dielectric substrate as the first dielectric layer, and the first divided floating ground is different from the dielectric substrate.
  • the second floating ground is formed on the dielectric substrate as the second dielectric layer, and different dielectric substrates are laminated and integrated.
  • a common mode filter according to a fourteenth aspect of the present invention has a configuration in which the first and second passive two-terminal circuits are short-circuit lines.
  • a common mode filter according to a fifteenth aspect of the present invention has a configuration in which the first and second passive two-terminal circuits are inductance, capacitance, resistance, or a combination thereof as one or more passive elements. Yes.
  • a pair of conductive lines for transmitting a differential signal is formed in the first dielectric layer, and the first dielectric layer is interposed.
  • the first divided floating ground is formed in a state of facing the conductive line and being divided into a plurality of parts in the length direction, and at least the first divided floating ground on the input side or the output side and the external ground potential Since the first passive two-terminal circuit is connected between them, a distributed constant differential transmission line for the differential signal is formed by the conductive line and the first divided floating ground, and the conductive line and the first A series resonant circuit for a common mode signal is formed with a passive two-terminal circuit, and in an ultra-high-speed differential transmission line, an undesirable common-mode signal is cut off and attenuated by internal absorption, while a desirable ultra-high-speed difference It is possible to satisfactorily pass signals.
  • the first divided floating ground is connected to the first passive two-terminal circuit between all or some of the divided floating grounds adjacent to each other.
  • Various attenuation characteristics for the common mode signal can be obtained.
  • the conductive line is formed of a rectangular conductive line, in addition to the above-described effects, desired delay characteristics of the ultrahigh-speed differential signal are arbitrarily set. It is possible.
  • the conductive line is formed by connecting a plurality of spiral conductive lines in series in the length direction, in addition to the above-described effects, a desirable ultra-high speed differential signal delay It is possible to increase the characteristics.
  • the conductive line is formed on a dielectric substrate as the first dielectric layer, and the first divided floating ground is different from the dielectric substrate.
  • these different dielectric substrates are laminated and integrated, a chip-type configuration can be easily obtained.
  • the distributed constant type differential transmission is formed so as to be separated from the external ground potential and to face the conductive line with the second dielectric layer interposed therebetween. Since the second floating ground forming the line is provided, the above-described effects can be obtained in the stripline configuration.
  • the second floating ground is divided into a plurality of divided floating grounds, and at least between the second divided floating ground on the input side or the output side and the external ground potential. Since the two passive two-terminal circuits are connected, the stripline configuration can provide a better effect and maintain the simplification of the configuration.
  • the first and second passive two-terminal circuits are formed of a short circuit line, an inductance, a capacitance, a resistance as one or more passive elements, or a combination thereof. Therefore, various effects described above can be obtained with a simple element configuration.
  • FIG. 8 is a pass characteristic diagram of the common mode filter of FIG. 7.
  • FIG. 8 is a power distribution characteristic diagram of the common mode filter of FIG. 7. It is a disassembled perspective view which shows another embodiment of the common mode filter of this invention.
  • FIG. 14 is a power distribution characteristic diagram of the common mode filter of FIG. 13.
  • FIG. 17 is a characteristic diagram of the conventional common mode filter shown in FIG. 16.
  • FIG. 1 is an exploded perspective view showing a basic configuration of a common mode filter F according to the present invention.
  • FIG. 1 On one side (upper surface in FIG. 1) of a rectangular dielectric layer 3A made of a dielectric substrate such as sintered ceramics, a pair of conductive lines folded in a rectangular shape between opposing edges of the dielectric layer 3A 1A and 1B are formed by a conventionally known printing method or the like.
  • the conducting lines 1A and 1B are connected to input terminals 5A and 5B and output terminals 7A and 7B formed at other opposing edges of the dielectric layer 3A.
  • the input terminals 5A and 5B and the output terminals 7A and 7B are shown in different locations from the dielectric layer 3A for convenience.
  • the conducting lines 1A, 1B and the input / output terminals 5A, 5B, 7A, 7B are formed and arranged symmetrically with respect to a virtual line (not shown) passing between the conducting lines 1A, 1B.
  • a dielectric layer 3B made of a dielectric substrate having the same shape and the same material as the dielectric layer 3A is disposed below the dielectric layer 3A.
  • Divided floating grounds 9A and 9B are formed over almost the entire area of one surface (upper surface in FIG. 1) of the dielectric layer 3B by a known printing technique or the like.
  • the divided floating grounds 9A and 9B are formed independently and in parallel with each other at a slight interval in a region that bisects the direction between the input terminals 5A and 5B and the output terminals 7A and 7B in the dielectric layer 3B. It faces the conducting lines 1A and 1B via the dielectric layer 3A.
  • CM1A and CM1B are connected.
  • the end close to the output terminals 7A and 7B is a connection point 11B, and the passive two-terminal circuits CM1C and CM1D are connected between these and the output-side ground terminals 15A and 15B.
  • the passive two-terminal circuits CM1A to CM1D are connection pieces as short-circuit lines, inductors by folded lines, capacitances by plate electrodes, or resistance films, and are formed on the dielectric layer 3B.
  • a dielectric layer 3C made of a dielectric substrate having the same shape and the same material as the dielectric layer 3A is disposed above the dielectric layer 3A.
  • Input-side ground terminals 13A and 13B and output-side ground terminals 15A and 15B are formed on the opposite edge of the dielectric layer 3C similar to the dielectric layer 3A.
  • the different dielectric layers 3A, 3B, and 3C are overlapped and integrated in a chip shape to form a microstrip distributed constant type common mode filter F.
  • the input / output terminals 5A to 7B, the input-side ground terminals 13A and 13B, and the output-side ground terminals 15A and 15B formed on the dielectric layers 3A to 3C are integrated in a chip shape by overlapping the dielectric layers 3A to 3C. Are integrated in the same way.
  • FIG. 2 shows that the delay time of the differential transmission line of the microstrip distributed constant type is 100 ps in the configuration of FIG. 1, and the passive two-terminal circuits CM1A to CM1D are the same as the 0.3 mm-wide connection piece (short-circuit line). This is a result of electromagnetic field analysis by dividing the floating grounds 9A and 9B at the central portion by using a 50 ⁇ resistive film.
  • curves Scc21 (1) and Scc21 (2) are common mode signal passing characteristics under the following conditions.
  • Sdd21 is a passive two-terminal circuit This is a differential signal passing characteristic when CM1A to CM1D are resistance films having a width of 0.3 mm and 50 ⁇ .
  • the attenuation frequency band of the common mode signal is about 4 to 11 GHz, and in particular 5 to 10.5 GHz, the attenuation is 15 dB or more.
  • the passive two-terminal circuits CM1A to CM1D are resistors of 50 ⁇ , as shown in Scc21 (2), the attenuation of the common mode signal is smaller than that of Scc21 (1), but a certain amount of attenuation is obtained in a wider band. In particular, an attenuation of 5 to 15 dB is obtained in a frequency range of 3 to 17 GHz.
  • the configuration in which the floating ground is not divided is a characteristic that the common mode signal passes in a band of direct current (DC) to 10 GHz or more and is difficult to be practically used as the common mode filter F.
  • DC direct current
  • FIG. 3 is an equivalent circuit in the configuration of FIG. Between the divided floating grounds 9A and 9B, there is a capacitance 17 between the divided floating grounds.
  • the constant value by electromagnetic field analysis and the characteristics shown in FIG. 2 can be obtained from the capacitance value of the divided floating ground capacitance 17 and the inductance value when the passive two-terminal circuits CM1A to CM1D are short-circuited lines having a width of 0.3 mm.
  • the divided floating ground capacitance 17 was 0.5 pF
  • the inductances of the passive two-terminal circuits CM1A to CM1D were 0.6 nH.
  • FIG. 4 shows a circuit simulation result of the equivalent circuit shown in FIG.
  • Scc21 (1) and Scc21 (2) are common mode signal passing characteristics under the following conditions.
  • Sdd21 is a differential signal passing characteristic when the passive two-terminal circuits CM1A to CM1D are a series circuit of a 50 ⁇ resistor and a 0.6 nH inductor.
  • the capacity 17 between the divided floating grounds can be adjusted by the gap size between the divided floating grounds. In other words, it is equivalent to connecting a capacitor as a passive two-terminal circuit between the divided floating grounds. Although not shown, it is also possible to adjust the common mode pass characteristic by connecting another passive two-terminal circuit between the divided floating grounds.
  • the common mode signals applied to the conductive lines 1A and 1B are in phase, they are transferred from the divided floating grounds 9A and 9B to the external ground potential via the divided floating ground capacitance 17 and the passive two-terminal circuits CM1A to CM1D. Flowing. That is, the divided floating ground capacitor 17 and the passive two-terminal circuits CM1A to CM1D are effective elements only for the common mode signal.
  • the passive two-terminal circuits CM1A to CM1D are short-circuited lines, they have an inductor component, so that a series resonant circuit for the common mode signal is formed together with the divided floating ground capacitance 17.
  • the split floating grounds 9A and 9B do not function as grounds for the common mode signal
  • the conductive lines 1A and 1B are not transmission lines for the common mode signal, and the inductors and capacitors forming the conductive lines 1A and 1B have the above-described characteristics. They are connected in series to a series resonant circuit, which form a complex resonant circuit.
  • a resonance curve as shown by Scc21 (1) in FIG. 4 is obtained, and functions as a filter for the common mode signal.
  • the delay time increases, the time constants such as inductance and capacitance of the conductive lines 1A and 1B increase, and the resonance frequency also decreases. That is, as the delay time increases, the common mode signal can be attenuated from a lower frequency.
  • the outer shape is the same as that of the short-circuit line, and therefore has an inductance component, and can be regarded as a series element of resistance and inductance in terms of an equivalent circuit. .
  • the passing characteristic has a broad resonance curve as shown by Scc21 (2) in FIG. 4 by decreasing the “Q” of the resonance circuit when a resistance enters the resonance circuit. That is, the attenuation amount of the common mode signal is reduced, but a certain amount of attenuation is obtained in a wide band. Further, since the resistor is connected to the resonance circuit, a part of the input common mode signal power is lost by the resistor.
  • FIG. 5 shows that when the passive two-terminal circuits CM1A to CM1D in FIG. 1 are short-circuited lines, the common mode signal power input to the common mode filter F is assumed to be 100%, and the frequency passes at every frequency. This shows the ratio of reflection.
  • the remaining power obtained by subtracting the passing power and the reflected power from the total power is the common mode signal power absorbed and consumed in the common mode filter F, and this is defined as the absorbed power.
  • the common mode signal power input to the common mode filter F is assumed to be 100%, and the passing power for each frequency.
  • the ratio, the ratio of reflected power, and the ratio of absorbed power are shown.
  • the reflected power occupies a high ratio at 4 to 11 GHz so as to correspond to the characteristics of the attenuation band 4 to 11 GHz of Scc (1) in FIG. 2, and much of the common mode signal power that does not pass through the common mode filter F. Is reflected at the input terminal. Although some absorbed power is generated, this may be due to dielectric loss or conductor loss of members constituting the common mode filter F.
  • the absorbed power occupies a high ratio at 3 to 17 GHz corresponding to the characteristics of the attenuation band 3 to 17 GHz of Scc (2) in FIG. Yes. That is, it is shown that much of the common mode signal power that does not pass through the common mode filter F is absorbed internally and the reflected power is suppressed.
  • FIG. 7 is an exploded perspective view showing another embodiment according to the common mode filter F of the present invention, in which a passive two-terminal circuit is connected in series with a plurality of types of passive two-terminal elements, and a plurality of divided floating grounds are In this configuration, one passive two-terminal circuit is connected in common.
  • the divided floating grounds in FIG. 1 are further divided to form divided floating grounds 9A to 9D, while passive two-terminal circuits CM1A and CM1B connected to the input side ground terminals 13A and 13B and the output side Passive two-terminal circuits CM1C and CM1D connected to the ground terminals 15A and 15B are formed of a series circuit of a rectangular inductance and a resistor having a value larger than that of the short-circuit line.
  • the split floating ground 9A is connected to the input-side ground terminals 13A and 13B via passive two-terminal circuits CM1A and CM1B each formed of a series circuit of a resistor and an inductor that form a passive two-terminal circuit.
  • the divided floating grounds 9B to 9D are connected to the output-side ground terminals 15A and 15B via passive two-terminal circuits CM1C and CM1D each composed of a series circuit of a resistor and an inductor, which are passive two-terminal elements.
  • the passive two-terminal circuits CM1C and CM1D are shared and connected in parallel to the divided floating grounds 9B to 9D, and the inductance is set to a value larger than that of the passive two-terminal circuits CM1A and CM1B.
  • the divided floating grounds 9A to 9D are divided more and the inductance values of the passive two-terminal circuits CM1A to CM1D connected to each of the divided floating grounds 9A to 9D become a plurality of resonance frequencies. Are divided into a plurality, and a wide common mode signal attenuation band is obtained.
  • FIG. 9 shows the ratio of the passing power, reflected power and absorbed power to the input common mode signal power in the common mode filter F having the passing characteristic Scc21 of FIG. It is shown that mode power absorption occurs.
  • the common mode filter F according to the present invention is a microstrip distributed constant type differential transmission line as a distributed constant type differential transmission line has been described.
  • the common mode filter F of the present invention uses a distributed constant type differential transmission line in which a pair of conductive lines face the ground from above and below via a dielectric, that is, a strip distributed constant type differential conductive line. Is also possible.
  • FIG. 10 is an exploded perspective view showing a common mode filter F of the present invention using a strip distributed constant type differential conducting line.
  • a dielectric layer 3B similar to that in the same figure is disposed below the dielectric layer 3A as in FIG.
  • a passive two-terminal circuit CM1E made of resistance (for example, 50 ⁇ ) formed by printing or the like is connected between the adjacent divided floating grounds 9E to 9H. .
  • Both ends of the split floating ground 9E on the input side are connected to the input ground terminals 13A and 13B via a passive two-terminal circuit CM1E made of a resistor, and both ends of the split floating ground 9H on the output side are connected to the output side. It is connected to ground terminals 15A and 15B.
  • a dielectric layer 3D made of a dielectric substrate having the same shape and the same material as the dielectric layer 3A is disposed between the dielectric layer 3C and the same.
  • elongated divided floating grounds 19E, 19F, 19G, and 19H extending so as to cross, for example, orthogonal to the input / output directions of the conductive lines 1A and 1B are slightly spaced. Are formed in parallel so as to be close to each other.
  • the individual divided floating grounds 19E to 19H have the same shape as the divided floating grounds 9E to 9H, and are formed at positions overlapping with these.
  • a passive two-terminal circuit CM2E made of resistance (for example, 50 ⁇ ) formed by printing or the like is connected between the adjacent divided floating grounds 19E to 19H. .
  • the divided floating ground 19E on the input side is connected to the input side ground terminals 13A and 13B via a passive two-terminal circuit CM2E made of a resistor, and both ends of the divided floating ground 19H on the output side are connected to the output side ground terminal 15A. , 15B.
  • the different dielectric layers 3A, 3B, 3D, and 3C are stacked and integrated in a chip shape.
  • the input / output terminals 5A, 5B, 7A, and 7B and the input / output side ground terminals 13A, 13B, 15A, and 15B formed on the dielectric layers 3A, 3B, 3C, and 3D are stacked with the dielectric layers 3A to 3D on top of each other. Are integrated in the same way.
  • the dielectric layer 3A, the divided floating grounds 9E to 9H, and the passive two-terminal circuit CM1E are respectively the first dielectric layer, the first divided floating ground, and the first passive two-terminal circuit.
  • the dielectric layer 3D, the divided floating grounds 19E to 19H, and the passive two-terminal circuit CM2E are respectively a second dielectric layer, a second divided floating ground (second floating ground), and a second passive layer. Functions as a two-terminal circuit.
  • the divided floating grounds 9E, 9H, 19E, and 19H on the input side and the output side are connected to the external ground via the passive two-terminal circuits CM1E and CM2E, and the adjacent divided floating grounds 9E to 9E are connected.
  • Passive two-terminal circuits CM1E and CM2E are connected between 9H and 19E to 19H.
  • FIG. 11 shows the characteristics of the common mode filter F shown in FIG. 10 in which the differential conducting line has a delay time of 100 ps.
  • Sdd21 shows the differential signal passing characteristics and Scc21 shows the common mode signal passing characteristics. It can be seen that both characteristics have sufficient characteristics as the common mode filter F.
  • the common mode filter F most of the input common mode power is absorbed by the passive two-terminal circuits CM1E and CM2E, and the resonance of the circuit is used to obtain the common mode signal attenuation characteristics, and Energy is absorbed in a total of 20 resistors having a resistance value of 50 ⁇ , which are the passive two-terminal circuits CM1E and CM2E, and a great effect is obtained. Therefore, good distribution characteristics can be obtained as shown in FIG.
  • CM1E and CM2E are arranged in total, and these are formed by a printing method using a resistor paste, and the shapes of the dielectric layers 3B and 3D are the same. So production is also very good.
  • the second floating ground functions only as an impedance matching ground for differential signals, and the function of the common mode filter F is maintained by the first divided floating grounds 9E to 9H.
  • the passive two-terminal circuit CM1E is not connected to any of the divided floating grounds 9E to 9H, and the passive two-terminal circuit CM2E is connected to any of the divided floating grounds 19E to 19H. Even if the first divided floating ground and the second floating ground are both incompletely configured, the function as the common mode filter F is maintained although the characteristics are deteriorated. It is not always necessary to connect the passive two-terminal circuit to all the divided floating grounds.
  • the conductive lines 1A and 1B have been described by using microstrip lines or strip lines by rectangular folded lines.
  • the common mode filter F of the present invention can use a spiral-shaped distributed constant line for the conductive line.
  • FIG. 13 is an exploded perspective view showing a common mode filter F of the present invention using a spiral distributed constant type differential conducting line.
  • FIG. 13 is the stripline configuration shown in FIG. 10 and is formed of a dielectric substrate by forming a dielectric layer similar to the dielectric layer 3A between the dielectric layer 3A and the dielectric layer 3D. A dielectric layer 3E is inserted.
  • spiral conductive lines 21A and 21B are formed on the dielectric layer 3A, and spiral conductive lines 23A and 23B are formed on the dielectric layer 3E by a technique such as printing.
  • the spiral conductive lines 21A, 21B, 23A and 23B are formed by arranging a plurality of unit spiral coils in a direction across the divided floating grounds 9E to 9H and 19E to 19H at a slight interval. And a pair of unit spiral coils connected in series next to each other.
  • the unit spiral coils of the spiral conductive lines 21A and 23A are alternately connected in series between the input / output terminals 5A and 7A, and the unit spiral coils of the spiral conductive lines 21B and 23B are connected between the input / output terminals 5B and 7B. They are connected in series alternately.
  • the coupling spiral coil on the side closest to the input terminals 5A and 5B has a size that fits within the width of the divided floating grounds 9E and 19E, and has a distributed capacity by being sandwiched between the divided floating grounds 9E and 19E from above and below.
  • the inductance is lumped constant, but the capacitance is distributed constant, so a distributed constant line is formed.
  • a similar coupled spiral coil is sandwiched between the split floating grounds 9F and 19F, between 9G and 19G, and between 9H and 19H.
  • the divided floating grounds 9E and 19E, 9F and 19F, 9G and 19G, and 9H and 19H are connected to each other by vias 25C and 25D that pass through portions avoiding the conductive lines 21A, 21B, 23A, and 23B. .
  • FIG. 14 shows the differential signal passing characteristic Sdd21 and the common mode signal passing characteristic Scc21 when the delay time is set to about 200 ps in the common mode filter F shown in FIG.
  • the passive two-terminal circuit CM1E is 50 ⁇ and the CM2E is 100 ⁇ .
  • the delay time increases, so the time constant of the complex series resonant circuit for the common mode signal also increases. Therefore, the frequency band for attenuating the common mode signal is shifted to the lower side, and from around 3 GHz. It is shown that it becomes a common mode filter that can be used in the frequency band.
  • FIG. 15 shows the distribution characteristics of the common mode power input to the common mode filter F shown in FIG. From this figure, it can be seen that in the configuration of the present invention, although the reflected power slightly increases near 11 GHz, generally good power absorption is obtained.
  • the input side ground terminals 13A and 13B are arranged side by side with the input terminals 5A and 5B, and the output side ground terminals 15A and 15B are also arranged side by side with the output terminals 7A and 7B. It was explained with an example.
  • the input terminals 5A, 5B are arranged on one side of the square chip component, only the output terminals 7A, 7B are arranged on the opposite side, and the input / output terminals 5A, 5B, 7A, 7B are not arranged. It is necessary to collect the input / output side ground terminals 13A, 13B, 15A, and 15B together on the sides and the bottom and arrange them as common terminals. In this case, the input / output side ground terminals 13A, 13B, 15A, and 15B can be integrated.
  • the configuration described above is the same as the configuration using the distributed constant differential transmission line by stripline or microstripline. Various combinations of these are possible.
  • a plurality of passive two-terminal circuits CM1A to CM2E used for one common mode filter F are all assumed to be the same type of passive elements or a combination of resistors and inductances. .
  • the passive two-terminal circuits CM1A to CM2E in one common mode filter F can be used in any combination of inductance, short-circuit line, capacitance, and resistance.
  • common mode filter F of the present invention can be configured not only as a single component but also combined with other functional components.
  • a passive two-terminal circuit may be connected to as many divided floating grounds as the number, and the remaining portion may be divided floating grounds that are not connected to the passive two-terminal circuit.
  • microstrip lines strip lines, and spiral lines are illustrated as examples of distributed constant type differential conductive lines having a split floating ground where a pair of conductive lines face each other across a dielectric layer.
  • the cross-sectional shapes of the pair of conductive lines it is not necessary for the cross-sectional shapes of the pair of conductive lines to be planar rectangles juxtaposed on the same plane, and the pair of conductive lines face each other with a dielectric interposed therebetween.
  • the ground need not be flat.
  • a twisted pair of insulation-coated conductors are covered with an insulator that functions as a dielectric, and the surroundings are covered with a round conductor, and a plurality of them are continuously arranged so as not to contact each other.
  • the ground can function as a split floating ground, and the effect of the present invention can be realized.
  • the pair of conductive lines has been analyzed as having the same delay time, but the conductive lines may have a delay time difference.
  • the common mode filter F can simultaneously obtain the effects of correcting the phase shift and attenuating the common mode signal.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】　超高速差動伝送線路において、超高速差動信号を通過させ、コモンモード信号を十分減衰させることができるようにする。 【解決手段】　一対の導線路１Ａ、１Ｂは、第１の誘電体層３Ａの片面に形成されている。第１の誘電体層３Ａの他方の面側には分割浮きグランド９Ａ、９Ｂが導線路１Ａ、１Ｂと対面するように形成されている。分割浮きグランド９Ａ、９Ｂは、外部グランド電位に接続されず独立している。分割浮きグランド９Ａ、９Ｂのうち少なくとも入力側又は出力側の第１の分割浮きグランド９Ａ、９Ｂと外部グランド電位には、受動回路素子からなる受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄが接続されている。

Description

コモンモードフィルタ
　本発明はコモンモードフィルタに係り、特に、超高速差動伝送線路を伝搬する超高速差動信号の通過を確保し、コモンモード信号を減衰させる新規のコモンモードフィルタに関する。
　近年、「ＨＤＴＶ：high definition television」や「Blu-ray Disc」等の高精細な映像コンテンツが普及し、これらコンテンツを支える膨大な量のデジタルデータを高速で伝送するために、高速シリアル伝送が用いられるようになった。
　高速シリアル伝送では、立上り時間を短くするために電圧振幅を小さくする必要があることから、ノイズの影響を受け易くなる。そこでノイズの影響を受け難くするために、信号の差動伝送が一般的に使用されている。
　この差動伝送方式は、ペアとなる２線路の各々に正相と逆相の差動信号を同時に送ることにより、伝送速度の高速化、省電力のための小振幅化を確保するとともに、外来雑音等のコモンモード信号を減衰させている。
　ところが、その差動伝送方式は、外来雑音等のコモンモード信号を減衰させる機能が不十分で、その悪影響を避けるため、差動伝送線路にコモンモードチョークコイルを挿入している。
　従来、この種のコモンモードチョークコイルは、図示はしないが、磁性体ボビンに２本の導線を同じ巻数だけ巻いた構成が良く知られている。図１６はその回路図を示している。
　この構成のコモンモードチョークコイルにおいて、２本の導線を流れる差動信号が互いに逆相で打消しあって磁束が発生せず、２本の導線のインピーダンスが低く保たれるため、それら差動信号を通過し易い。
　他方、コモンモード信号は、２本の導線を同相で流れて磁性体に磁束を発生させ、２本の導線のインピーダンスが高くなってその信号が通過し難く、そのコモンモード信号が減衰される。
　特開２０００－５８３４３号公報（特許文献１）の差動伝送線路用コモンモードチョークコイルは、上述した図１６の構成に該当するものである。
　この特許文献１は、トロイダルコアに巻装された２本のコイル導体が、ケース部とその蓋部とからなる樹脂製の外装ケース内に収容され、そのケース部の外周壁の外側面、底壁の外面および蓋部の外面にグランド導体がめっき形成され、グランド導体上には絶縁膜が形成され、それら絶縁膜の上に、端子板がそれぞれ接着され、端子板にはコイル導体の端部が半田付けされて構成され、特性インピーダンスを伝送線路に合致させて信号の反射を抑えたものである。
特開２０００－５８３４３号公報
　近年、上述した差動伝送方式においては、３Ｇビット／秒から６Ｇビット／秒の伝送速度が求められつつあり、近い将来、８Ｇ～１６Ｇビット／秒の伝送速度が要求されると言われている。
　しかし、上述した図１６に示した構成のコモンモードチョークコイルにおいて、最も高い周波数に対応させて構成しようとすると、図１７のような差動信号の通過特性Ｓｄｄ２１およびコモンモード信号の通過特性Ｓｃｃ２１しか得られない。
　図１７からも分かるように、コモンモード信号の通過特性Ｓｃｃ２１は、Ｖ字形になって２～３ＧＨｚの範囲では－２０ｄＢ程度の減衰が得られるものの、８～１０ＧＨｚの範囲では減衰量が僅かとなり、コモンモード信号を十分減衰させ難い。
　すなわち、図１６の従来構成では、コモンモード信号の通過特性Ｓｃｃ２１が限界に近く、今後必要とされる超高速差動信号の良好な伝送には対応し難い。
　さらに、通過しないコモンモード信号は、コモンモードチョークコイルの入力端で反射して線路を逆方向に伝播し、反射するときに外部へ電磁放射される可能性があり、これが雑音の原因になり易い。
　特にＧＨｚ帯の信号は、波長が短いから、その波長が回路パターン長の整数倍と一致する確率が高まり、回路パターンがアンテナとなって電磁放射される可能性が高くなる。
　そのため、電磁放射の心配のない低周波数信号においては、コモンモード信号が入力端で反射されても実用上は問題ないが、周波数の高いコモンモード信号の反射を無視できずに問題となる。
　本発明はそのような課題を解決するためになされたもので、超高速差動伝送線路において、望ましい超高速差動信号を良好に通過させるとともに、望ましくないコモンモード信号を、反射による遮断のみならず、内部での吸収や減衰させることが可能なコモンモードフィルタの提供を目的とする。
　そのような課題を解決するために本発明の請求項１に係るコモンモードフィルタは、第１の誘電体層に形成され差動信号を伝送させる一対の導線路と、外部グランド電位から分離され、その第１の誘電体層を介在させた状態で導線路と対面するとともに、その導線路の長さ方向に複数個に分割され形成され、その導線路とともに差動信号に対して分布定数型の差動伝送線路を形成する複数の第１の分割浮きグランドと、これら第１の分割浮きグランドのうち、少なくとも入力側又は出力側に位置する第１の分割浮きグランドと上記外部グランド電位との間に接続された第１の受動２端子回路と、を具備している。
　本発明の請求項２に係るコモンモードフィルタは、上記第１の分割浮きグランドが、それら入力側および出力側の１対である構成を有している。
　本発明の請求項３に係るコモンモードフィルタは、上記第１の分割浮きグランドが３個以上形成された構成を有している。
　本発明の請求項４に係るコモンモードフィルタは、上記第１の分割浮きグランドが、隣り合う全て又は一部の分割浮きグランド間にもその第１の受動２端子回路が接続された構成を有している。
　本発明の請求項５に係るコモンモードフィルタは、隣り合う複数の第１の分割浮きグランドが共通の第１の受動２端子回路が接続された構成を有している。
　本発明の請求項６に係るコモンモードフィルタは、上記導線路が矩形状の導線路とする構成を有している。
　本発明の請求項７に係るコモンモードフィルタは、上記導線路がスパイラル状の導線路を長さ方向に複数直列接続されてなる構成を有している。
　本発明の請求項８に係るコモンモードフィルタは、上記導線路が、その第１の誘電体層としての誘電体基板に形成され、その第１の分割浮きグランドがその誘電体基板と異なる誘電体基板に形成されるとともに、それら異なるそれら誘電体基板が積層一体化されてなる構成を有している。
　本発明の請求項９に係るコモンモードフィルタは、上記外部グランド電位から分離され、第２の誘電体層を介在させた状態で導線路と対面するよう形成され、その分布定数型の差動伝送線路を形成する第２の浮きグランドを有する構成となっている。
　本発明の請求項１０に係るコモンモードフィルタは、上記第２の浮きグランドおよび外部グランド電位の間に接続される第２の受動２端子回路を有する構成となっている。
　本発明の請求項１１に係るコモンモードフィルタは、上記第２の浮きグランドが導線路の長さ方向に複数個に分割され、それらのうち少なくとも入力側又は出力側の第２の分割浮きグランドと外部グランド電位との間にその第２の受動２端子回路が接続された構成を有している。
　本発明の請求項１２に係るコモンモードフィルタは、上記第２の分割浮きグランドが、隣り合う全て又は一部の分割浮きグランド間にもその第２の受動２端子回路が接続された構成を有している。
　本発明の請求項１３に係るコモンモードフィルタは、上記導線路が、その第１の誘電体層としての誘電体基板に形成され、その第１の分割浮きグランドがその誘電体基板と異なる誘電体基板に形成されるとともに、第２の浮きグランドがその第２の誘電体層としての誘電体基板に形成され、異なるそれら誘電体基板が積層一体化されてなる構成を有している。
　本発明の請求項１４に係るコモンモードフィルタは、上記第１および第２の受動２端子回路が短絡線路である構成を有している。
　本発明の請求項１５に係るコモンモードフィルタは、上記第１および第２の受動２端子回路が１個以上の受動素子としてのインダクタンス、容量、抵抗、又はこれらの組合せである構成を有している。
　そのような構成を有する本発明の請求項１に係るコモンモードフィルタでは、第１の誘電体層に差動信号を伝送させる一対の導線路を形成し、その第１の誘電体層を介在させ、かつ導線路と対面するとともにこの長さ方向に複数個に分割された状態で第１の分割浮きグランドを形成し、少なくとも入力側又は出力側の第１の分割浮きグランドと外部グランド電位との間に第１の受動２端子回路を接続してなるから、その導線路と第１の分割浮きグランドで差動信号に対する分布定数型の差動伝送線路が形成されるとともに、導線路と第１の受動２端子回路とでコモンモード信号に対する直列共振回路が形成され、超高速差動伝送線路において、望ましくないコモンモード信号を遮断および内部吸収させて減衰させる一方、望ましい超高速差動信号を良好に通過させることが可能である。
　本発明の請求項２に係るコモンモードフィルタでは、上記第１の分割浮きグランドが、それら入力側および出力側の１対で形成されているから、上述した効果に加えて構成が簡素化される。
　本発明の請求項３に係るコモンモードフィルタでは、上記第１の分割浮きグランドが３個以上形成されているから、コモンモード信号に対する種々の減衰特性を得ることが可能である。
　本発明の請求項４に係るコモンモードフィルタでは、上記第１の分割浮きグランドが、隣り合う全て又は一部の分割浮きグランド間にもその第１の受動２端子回路が接続されているから、コモンモード信号に対する種々の減衰特性を得ることが可能である。
　本発明の請求項５に係るコモンモードフィルタでは、隣り合う複数の第１の分割浮きグランドに共通の第１の受動２端子回路が接続されているから、コモンモード信号に対する種々の減衰特性を得ることが可能である。
　本発明の請求項６に係るコモンモードフィルタでは、上記導線路が矩形状の導線路で形成されているから、上述した効果に加えて、望ましい超高速差動信号の遅延特性を任意に設定することが可能である。
　本発明の請求項７に係るコモンモードフィルタでは、上記導線路がスパイラル状の導線路を長さ方向に複数直列接続しているから、上述した効果に加えて、望ましい超高速差動信号の遅延特性を増大させることが可能である。
　本発明の請求項８に係るコモンモードフィルタでは、上記導線路がその第１の誘電体層としての誘電体基板に形成され、その第１の分割浮きグランドがその誘電体基板と異なる誘電体基板に形成されるとともに、互いに異なるそれら誘電体基板が積層一体化されてなるから、簡単にチップ型構成が得られる。
　本発明の請求項９に係るコモンモードフィルタでは、上記外部グランド電位から分離され、第２の誘電体層を介在させた状態で導線路と対面するよう形成され、その分布定数型の差動伝送線路を形成する第２の浮きグランドを有するから、ストリップライン構成において上述した効果が得られる。
　本発明の請求項１０に係るコモンモードフィルタでは、上記第２の浮きグランドおよび外部グランド電位の間に接続される第２の受動２端子回路を有するから、ストリップライン構成において、より良好な効果が得られる。
　本発明の請求項１１に係るコモンモードフィルタでは、複数個に分割された第２の浮きグランドにあって、少なくとも入力側又は出力側の第２の分割浮きグランドと外部グランド電位との間に第２の受動２端子回路が接続されているから、ストリップライン構成において、より一層良好な効果が得られるとともに、構成の簡素化も維持される。
　本発明の請求項１２に係るコモンモードフィルタでは、上記第２の分割浮きグランドが、隣り合う全て又は一部の分割浮きグランド間にもその第２の受動２端子回路が接続されているから、ストリップライン構成において、種々の上述した効果が得られる。
　本発明の請求項１３に係るコモンモードフィルタでは、上記導線路の形成された第１の誘電体層としての誘電体基板と、第１の分割浮きグランドが形成された誘電体基板と、第２の浮きグランドが形成された誘電体基板が積層一体化されてなるから、ストリップライン構成において、簡単にチップ型構成が得られる。
　本発明の請求項１４、１５に係るコモンモードフィルタでは、上記第１および第２の受動２端子回路が短絡線路、１個以上の受動素子としてのインダクタンス、容量、抵抗、又はこれらの組合せで形成されているから、簡単な素子構成で、種々の上述した効果が得られる。
本発明のコモンモードフィルタの基本構成を説明するための分解斜視図である。 図１のコモンモードフィルタの通過特性図である。 図１のコモンモードフィルタに関する等価回路である。 図３の等価回路の通過特性図である。 図１のコモンモードフィルタの電力配分特性図である。 図１のコモンモードフィルタの別の電力配分特性図である。 本発明のコモンモードフィルタの別の実施の形態を示す分解斜視図である。 図７のコモンモードフィルタの通過特性図である。 図７のコモンモードフィルタの電力配分特性図である。 本発明のコモンモードフィルタの別の実施の形態を示す分解斜視図である。 図１０のコモンモードフィルタの通過特性図である。 図１０のコモンモードフィルタの電力配分特性図である。 本発明のコモンモードフィルタの別の実施の形態を示す分解斜視図である。 図１３のコモンモードフィルタの通過特性図である。 図１３のコモンモードフィルタの電力配分特性図である。 従来のコモンモードフィルタを示す回路図である。 図１６に示す従来のコモンモードフィルタの特性図である。
　以下本発明の実施の形態を図面を参照して説明する。
　図１は本発明に係るコモンモードフィルタＦの基本構成を示す分解斜視図である。
　図１において、焼成セラミックス等の誘電体基板からなる方形の誘電体層３Ａの片面（図１中上面）には、誘電体層３Ａの対向縁間において、矩形状に折り返した１対の導線路１Ａ、１Ｂが従来公知の印刷手法等によって形成されている。導線路１Ａ、１Ｂは、誘電体層３Ａの別の対向縁に形成された入力端子５Ａ、５Ｂ、出力端子７Ａ、７Ｂに接続されている。図において、それら入力端子５Ａ、５Ｂ、出力端子７Ａ、７Ｂは、便宜上、誘電体層３Ａとは別の箇所に示した。
　導線路１Ａ、１Ｂおよび入出力端子５Ａ、５Ｂ、７Ａ、７Ｂは、導線路１Ａ、１Ｂ間を通る仮想線（図示せず）に対して線対称に形成配置されている。
　誘電体層３Ａの下方には、誘電体層３Ａと同様の材料で同形状の誘電体基板からなる誘電体層３Ｂが配置されている。
　誘電体層３Ｂの片面（図１中上面）のほぼ全域には、分割浮きグランド９Ａ、９Ｂが公知の印刷手法等によって形成されている。分割浮きグランド９Ａ、９Ｂは、誘電体層３Ｂにおいて、入力端子５Ａ、５Ｂと出力端子７Ａ、７Ｂ間方向を２等分する領域に、僅かな間隔を置いて各々独立して平行に形成され、誘電体層３Ａを介して導線路１Ａ、１Ｂに対面している。
　誘電体層３Ｂの同一面には、分割浮きグランド９Ａにあって、入力端子５Ａ、５Ｂに近い側の端を接続点１１Ａとし、これらと入力側グランド端子１３Ａ、１３Ｂとの間に受動２端子回路ＣＭ１Ａ、ＣＭ１Ｂが接続されている。分割浮きグランド９Ｂにあって、出力端子７Ａ、７Ｂに近い側の端を接続点１１Ｂとし、これらと出力側グランド端子１５Ａ、１５Ｂとの間に受動２端子回路ＣＭ１Ｃ、ＣＭ１Ｄが接続されている。
　受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄは、短絡線路としての接続片、折り返し線路等によるインダクタ、平板電極による容量、又は抵抗膜であり、誘電体層３Ｂに形成されている。
　誘電体層３Ａの上方には、誘電体層３Ａと同様の材料で同形状の誘電体基板からなる誘電体層３Ｃが配置されている。この誘電体層３Ｃにあって誘電体層３Ａと同様の対向縁には、入力側グランド端子１３Ａ、１３Ｂおよび出力側グランド端子１５Ａ、１５Ｂが形成されている。
　そして、互いに異なる誘電体層３Ａ、３Ｂ、３Ｃは重ねられてチップ状に一体化され、マイクロストリップ分布定数型のコモンモードフィルタＦが構成されている。
　誘電体層３Ａ～３Ｃに形成された入出力端子５Ａ～７Ｂ、入力側グランド端子１３Ａ、１３Ｂおよび出力側グランド端子１５Ａ、１５Ｂは、誘電体層３Ａ～３Ｃが重ねられてチップ状に一体化されたとき、同様に一体化されている。
　図２は、図１の構成において、マイクロストリップ分布定数型の差動伝送線路の遅延時間を１００ｐｓとし、受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄを０.３ｍｍ幅の接続片（短絡線路）およびこれと同一形状の５０Ωの抵抗膜とし、さらに浮きグランド９Ａ、９Ｂを中央部で分割し、電磁界解析した結果である。
　図２中、各曲線Ｓｃｃ２１（１）およびＳｃｃ２１（２）は、次の条件におけるコモンモード信号通過特性である。
Ｓｃｃ２１（１）：受動２端子回路ＣＭ１Ａ～Ｄが幅０.３ｍｍの短絡線路
Ｓｃｃ２１（２）：受動２端子回路ＣＭ１Ａ～Ｄが幅０.３ｍｍの５０Ω抵抗膜
　なお、Ｓｄｄ２１は、受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄを幅０.３ｍｍで５０Ωの抵抗膜とした場合の差動信号通過特性である。
　図２のＳｃｃ２１（１）から分かるとおり、受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄが短絡線路の場合、コモンモード信号の減衰周波数帯域は約４～１１ＧＨｚで、特に５～１０.５ＧＨｚでは１５ｄＢ以上の減衰が得られている。また、受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄが５０Ωの抵抗の場合、Ｓｃｃ２１（２）に示すとおり、Ｓｃｃ２１（１）よりもコモンモード信号の減衰量は小さいが、より広帯域で一定量の減衰が得られており、特に３～１７ＧＨｚの周波数範囲で５～１５ｄＢの減衰が得られている。
　なお、図示はしないが、浮きグランドを分割しない構成は、コモンモード信号が直流（ＤＣ）～１０ＧＨｚ以上の帯域において通過し、コモンモードフィルタＦとして実用化し難い特性となる。
　次に、分割浮きグランド９Ａ、９Ｂを用いることによって、上述した良好なコモンモード信号の減衰が得られる理由を検証する。
　図３は、図１の構成における等価回路である。分割浮きグランド９Ａ、９Ｂ間には、分割浮きグランド間容量１７が存在する。
　導線路１Ａ、１Ｂは、電磁界解析結果に近い通過特性となるよう、区間数および回路定数を選定して集中定数回路的に等価回路を作成したが、ここでは、その正確な回路定数の表記は省略し、図３に示すように簡略化して表記する。
　分割浮きグランド間容量１７の容量値と、受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄが幅０.３ｍｍの短絡線路とした時のこのインダクタンス値とを、電磁界解析による定数抽出および図２の特性が得られるように求めると、分割浮きグランド間容量１７は０.５ｐF、受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄのインダクタンスは０.６ｎＨとなった。
　図４は、図２に示す等価回路の回路シミュレーション結果である。符号Ｓｃｃ２１（１）およびＳｃｃ２１（２）は、次の条件におけるコモンモード信号通過特性である。
Ｓｃｃ２１（１）：受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄは０.６ｎＨのインダクタ（幅０.３ｍｍの短絡線路に相当）
Ｓｃｃ２１（１）：受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄは５０Ωの抵抗と０.６ｎＨのインダクタの直列接続（幅０.３ｍｍの５０Ω抵抗膜に相当）
　なお、Ｓｄｄ２１は、受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄを、５０Ωの抵抗と０.６ｎＨのインダクタとの直列回路とした場合での差動信号通過特性である。
　図４の結果を図２と比較すると、１１～１５ＧＨｚの範囲で若干の差異があるものの、１０ＧＨｚ以下では双方との良好な特性が得られており、図３の等価回路は図１の構成を良く表していると言える。
　 なお、分割浮きグランド間容量１７は、分割浮きグランド間のギャップ寸法によって調整可能である。換言すると、分割浮きグランド間にも受動２端子回路としての容量が接続されていることと等価である。また、図示はしないが、分割浮きグランド間に他の受動２端子回路を接続して、コモンモード通過特性を調整することも可能である。
　図３の等価回路において、図４に示すような特性が得られる理由は以下のように考えられる。
　導線路１Ａ、１Ｂに印加された差動信号は、線路間では互いに逆相であるため、導線路１Ａ、１Ｂから分割浮きグランド９Ａ、９Ｂに向かって流れる電流も互いに逆相となり、分割浮きグランド９Ａ、９Ｂ内で互いに打ち消され、分割浮きグランド間容量１７や受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄへは流れ出ない。
　他方、導線路１Ａ、１Ｂに印加されたコモンモード信号は、同相であるため、分割浮きグランド９Ａ、９Ｂから分割浮きグランド間容量１７や受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄを経由して外部グランド電位へ流れる。すなわち、分割浮きグランド間容量１７や受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄは、コモンモード信号に対してのみ有効な素子となる。
　ここで、受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄが短絡線路であるとした場合、これらはインダクタ成分を有するので、分割浮きグランド間容量１７とともにコモンモード信号に対する直列共振回路を形成する。そうなると、分割浮きグランド９Ａ、９Ｂは、コモンモード信号に対するグランドとして機能しなくなるため、導線路１Ａ、１Ｂも、コモンモード信号に対する伝送線路ではなくなり、導線路１Ａ、１Ｂを形成するインダクタおよび容量が上記直列共振回路に直列接続され、それらが複合的な共振回路を形成する。その結果、図４のＳｃｃ２１（１）に示すような共振曲線が得られ、コモンモード信号に対するフィルタとして機能するようになる。
　この場合、遅延時間が大きくなるほど、導線路１Ａ、１Ｂの持つインダクタンスや容量といった時定数も大きくなり、共振周波数も低くなる。すなわち、遅延時間が大きくなるほど、コモンモード信号をより低い周波数から減衰可能となる。
　また、受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄが抵抗膜である場合、外形形状は上記短絡線路と同一形状のためインダクタンス成分を有し、等価回路的には抵抗とインダクタンスとの直列素子と見なすことができる。
　そして、その通過特性は、共振回路に抵抗が入ることにより、共振回路の「Ｑ」が下がり、図４のＳｃｃ２１（２）に示すようなブロードな共振曲線となる。すなわち、コモンモード信号の減衰量は少なくなるが、広い帯域で一定量の減衰が得られる。また、共振回路に抵抗が接続されたことで、入力されたコモンモード信号電力の一部が抵抗で損失する。
　この抵抗によるコモンモード信号電力の損失が、等価回路上のみならず、図１に示す構成でも実際に発生していることを確認するため、図１における受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄが短絡線路の場合と、５０Ωの抵抗膜の場合とで、入力されたコモンモード信号電力が、どのような比率で通過および反射するかを調べた。
　図５は、図１における受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄが短絡線路である場合、コモンモードフィルタＦに入力されたコモンモード信号電力を１００％として、周波数毎に、どのような割合で通過し、どのような割合で反射するか示したものである。ここで、全電力から通過電力および反射電力を差し引いた残りの電力は、コモンモードフィルタＦ内で吸収消費されるコモンモード信号電力であり、これを吸収電力と定義する。
　さらに、図６では、図１の構成において、受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄが５０Ωの抵抗膜の場合、コモンモードフィルタＦに入力されたコモンモード信号電力を１００％として、周波数毎に通過電力の割合、反射電力の割合および吸収電力の割合を示している。
　図５では、図２におけるＳｃｃ（１）の減衰帯域４～１１ＧＨｚの特性に対応するように、４～１１ＧＨｚで反射電力が高い割合を占め、コモンモードフィルタＦを通過しないコモンモード信号電力の多くが、入力端子で反射していることが示されている。なお、若干の吸収電力が発生しているが、これはコモンモードフィルタＦを構成する部材の誘電体損失や導体損失等が考えられる。
　他方、図６では、図２におけるＳｃｃ（２）の減衰帯域３～１７ＧＨｚの特性に対応して、３～１７ＧＨｚで吸収電力が高い割合を占めている一方、反射電力の占める割合が低くなっている。すなわち、コモンモードフィルタＦを通過しないコモンモード信号電力の多くが内部で吸収され、反射電力が抑制されていることが示されている。
　図７は、本発明のコモンモードフィルタＦに係る別の実施の形態を示す分解斜視図であり、受動２端子回路を複数種類の受動２端子素子の直列接続とし、複数の分割浮きグランドがその１個の受動２端子回路を共用するように接続した構成である。
　図７の構成では、図１における分割浮きグランドをさらに分割して分割浮きグランド９Ａ～９Ｄを形成する一方、入力側グランド端子１３Ａ、１３Ｂに接続される受動２端子回路ＣＭ１Ａ、ＣＭ１Ｂと、出力側グランド端子１５Ａ、１５Ｂに接続される受動２端子回路ＣＭ１Ｃ、ＣＭ１Ｄとが、短絡線路より値の大きい矩形状のインダクタンスと抵抗の直列回路で形成されている。
　分割浮きグランド９Ａは、各々受動２端子回路を形成する抵抗とインダクタの直列回路からなる受動２端子回路ＣＭ１Ａ、ＣＭ１Ｂを介して入力側グランド端子１３Ａ、１３Ｂに接続されている。分割浮きグランド９Ｂ～９Ｄは、各々受動２端子素子である抵抗およびインダクタの直列回路からなる受動２端子回路ＣＭ１Ｃ、ＣＭ１Ｄを介して出力側グランド端子１５Ａ、１５Ｂに接続されている。
　特に、受動２端子回路ＣＭ１Ｃ、ＣＭ１Ｄは、分割浮きグランド９Ｂ～９Ｄに対し共用して並列接続されており、受動２端子回路ＣＭ１Ａ、ＣＭ１Ｂに比べてインダクタンスが大きな値に設定されている。
　このような構成では、分割浮きグランド９Ａ～９Ｄがより多く分割され、それらの各分割浮きグランド９Ａ～９Ｄに接続される受動２端子回路ＣＭ１Ａ～ＣＭ１Ｄのインダクタンス値が複数となることで、共振周波数が複数に分けられ、幅の広いコモンモード信号減衰帯域が得られる。
　さらに、インダクタンスの値が大きくなることで、各共振周波数でより深い減衰量の得られる効果と、低い周波数側へコモンモード信号減衰帯域を広げる効果が期待できる。抵抗によって共振回路の「Ｑ」が下がるので、広い周波数帯域で一定のコモンモード信号減衰特性が得られる。
　その結果、このような構成では、図８のＳｃｃ２１に示すように、約３～１３ＧＨｚの帯域で、１０ｄＢ以上のコモンモード信号減衰量が得られる。
　図９は、図８の通過特性Ｓｃｃ２１を有するコモンモードフィルタＦにおいて、入力されたコモンモード信号電力に対する通過電力、反射電力および吸収電力の割合を示しており、図６と同様に、抵抗によるコモンモード電力の吸収が発生していることが示されている。
　以上の説明では、本発明に係るコモンモードフィルタＦが、分布定数型の差動伝送線路としてのマイクロストリップ分布定数型の差動伝送線路である例を説明した。
　しかし、本発明のコモンモードフィルタＦは、一対の導線路が誘電体を介して上下からグランドに対面する分布定数型の差動伝送線路、すなわちストリップ分布定数型の差動導線路を用いた構成も可能である。
　次に、本発明に係るコモンモードフィルタＦとしてストリップ分布定数型の差動導線路を用いた構成を説明する。
　図１０は、ストリップ分布定数型の差動導線路を用いた本発明のコモンモードフィルタＦを示す分解斜視図である。
　図１０において、図１と同様に誘電体層３Ａの下方には、同図と同様の誘電体層３Ｂが配置されている。
　誘電体層３Ｂにおいて同一の片面（図１０中上面）には、導線路１Ａ、１Ｂの入出力方向を横切るよう、図７に類似した細長い分割浮きグランド９Ｅ、９Ｆ、９Ｇ、９Ｈが、僅かな間隔を置いて近接するよう平行に形成されている。
　個々の分割浮きグランド９Ｅ～９Ｈの両端部において、隣り合う分割浮きグランド９Ｅ～９Ｈとの間には、印刷等によって形成された抵抗（例えば５０Ω）からなる受動２端子回路ＣＭ１Ｅが接続されている。
　入力側の分割浮きグランド９Ｅの両端部は、抵抗からなる受動２端子回路ＣＭ１Ｅを介して入力側グランド端子１３Ａ、１３Ｂに接続されており、出力側の分割浮きグランド９Ｈの両端部は、出力側グランド端子１５Ａ、１５Ｂに接続されている。
　誘電体層３Ａの上方には、これと同様の誘電体層３Ｃとの間に誘電体層３Ａと同様の材料で同形状の誘電体基板からなる誘電体層３Ｄが配置されている。
　誘電体層３Ｄの片面（図１０中上面）には、導線路１Ａ、１Ｂの入出力方向を横切るよう、例えば直交するように延びる細長い分割浮きグランド１９Ｅ、１９Ｆ、１９Ｇ、１９Ｈが、僅かな間隔を置いて近接するよう平行に形成されている。個々の分割浮きグランド１９Ｅ～１９Ｈは、分割浮きグランド９Ｅ～９Ｈと同様の形状で、これらに重なる位置に形成されている。
　個々の分割浮きグランド１９Ｅ～１９Ｈの両端部において、隣り合う分割浮きグランド１９Ｅ～１９Ｈとの間には、印刷等によって形成された抵抗（例えば５０Ω）からなる受動２端子回路ＣＭ２Ｅが接続されている。
　入力側の分割浮きグランド１９Ｅは、抵抗からなる受動２端子回路ＣＭ２Ｅを介して入力側グランド端子１３Ａ、１３Ｂに接続されており、出力側の分割浮きグランド１９Ｈの両端部は、出力側グランド端子１５Ａ、１５Ｂに接続されている。
　そして、互いに異なる誘電体層３Ａ、３Ｂ、３Ｄ、３Ｃは重ねられてチップ状に一体化されている。
　誘電体層３Ａ、３Ｂ、３Ｃ、３Ｄに形成された入出力端子５Ａ、５Ｂ、７Ａ、７Ｂ、入出力側グランド端子１３Ａ、１３Ｂ、１５Ａ、１５Ｂは、誘電体層３Ａ～３Ｄが重ねられてチップ状に一体化されたとき、同様に一体化されている。
　なお、図１０の構成において、誘電体層３Ａ、分割浮きグランド９Ｅ～９Ｈ、受動２端子回路ＣＭ１Ｅは、各々、第１の誘電体層、第１の分割浮きグランド、第１の受動２端子回路として機能し、誘電体層３Ｄ、分割浮きグランド１９Ｅ～１９Ｈ、受動２端子回路ＣＭ２Ｅは、各々、第２の誘電体層、第２の分割浮きグランド（第２の浮きグランド）、第２の受動２端子回路として機能する。
　この図１０に示す構成では、入力側および出力側の分割浮きグランド９Ｅ、９Ｈ、１９Ｅ、１９Ｈが受動２端子回路ＣＭ１Ｅ、ＣＭ２Ｅを介して外部グランドに接続されるとともに、隣り合う分割浮きグランド９Ｅ～９Ｈ、１９Ｅ～１９Ｈ間にも受動２端子回路ＣＭ１Ｅ、ＣＭ２Ｅが接続された構成となっている。
　図１１は、差動導線路が１００ｐｓの遅延時間を有する図１０に示すコモンモードフィルタＦの特性であり、Ｓｄｄ２１は差動信号通過特性を、またＳｃｃ２１はコモンモード信号通過特性を示している。両特性ともコモンモードフィルタＦとして十分な特性を備えていることが分かる。
　さらに、コモンモードフィルタＦでは、入力されたコモンモード電力の大部分が受動２端子回路ＣＭ１Ｅ、ＣＭ２Ｅに吸収されており、コモンモード信号減衰特性を得るために回路が持つ共振を利用し、かつ、受動２端子回路ＣＭ１Ｅ、ＣＭ２Ｅである抵抗値５０Ωの計２０個の抵抗において、エネルギーを吸収させ、大きな効果を得ている。そのため、図１２に示すように、良好な分配特性が得られる。
　また、受動２端子回路ＣＭ１Ｅ、ＣＭ２Ｅとしての５０Ωの抵抗が合計２０個と多数配置されているが、これらは抵抗体ペーストによって印刷手法で形成されるし、誘電体層３Ｂ、３Ｄの形状が同じなので、生産も極めて良好である。
　さらに、受動２端子回路ＣＭ１、ＣＭ２としての抵抗のバラツキが特性に与える影響も極めて少なく、従って抵抗値の調整などは必要としない。
　なお、図示は省略するが、図１０の構成において、第１の分割浮きグランド９Ｅ～９Ｈと第１の受動２端子回路ＣＭ１ＥとによってコモンモードフィルタＦとしての機能が成立していれば、第２の分割浮きグランド１９Ｅ～１９Ｈに受動２端子回路ＣＭ２Ｅを接続しない又は第２の分割浮きグランド１９Ｅ～１９Ｈを分割しなくても、特性が僅かに劣化するもののコモンモードフィルタＦとしての機能は維持される。
　この場合、第２の浮きグランドは、差動信号に対するインピーダンスマッチング用のグランドとしてのみ機能し、コモンモードフィルタＦの機能は第１の分割浮きグランド９Ｅ～９Ｈによって維持される。
　さらに、図示は省略するが、同構成において、分割浮きグランド９Ｅ～９Ｈのいずれかに受動２端子回路ＣＭ１Ｅが接続されず、しかも分割浮きグランド１９Ｅ～１９Ｈのいずれかに受動２端子回路ＣＭ２Ｅが接続されない状態、すなわち第１の分割浮きグランドも第２の浮きグランドも共に不完全な構成になったとしても、特性は劣化するもののコモンモードフィルタＦとしての機能は維持される。必ずしも全ての分割浮きグランドに受動２端子回路が接続されていなくても良い。
　上述したコモンモードフィルタＦでは、導線路１Ａ、１Ｂに、矩形状の折り返し線路によるマイクロストリップラインあるいはストリップラインを用いて説明してきた。しかし、本発明のコモンモードフィルタＦは、導線路にスパイラル形状の分布定数線路を用いることも可能である。
　そこで、次に、本発明に係るコモンモードフィルタＦとしてスパイラル形状の分布定数型差動導線路を用いた構成を説明する。
　図１３は、スパイラル形状の分布定数型差動導線路を用いた本発明のコモンモードフィルタＦを示す分解斜視図である。
　図１３の構成は、図１０に示すストリップライン構成において、誘電体層３Ａと誘電体層３Ｄとの間に、誘電体層３Ａとともに、これと同様な誘電体層を形成し誘電体基板からなる誘電体層３Ｅを挿入したものである。
　しかも、誘電体層３Ａにはスパイラル状の導線路２１Ａ、２１Ｂが、誘電体層３Ｅにはスパイラル状の導線路２３Ａ、２３Ｂが印刷等の手法により形成されている。
　スパイラル状の導線路２１Ａ、２１Ｂ、２３Ａ、２３Ｂは、単位スパイラルコイルを僅かな間隔で、分割浮きグランド９Ｅ～９Ｈおよび１９Ｅ～１９Ｈを横切る方向に複数配列されてなり、独立したそれら単位スパイラルコイルと、隣合って直列接続される一対の単位スパイラルコイルとからなっている。
　さらに、導線路２１Ａにおける単位スパイラルの中心部と導線路２３Ａにおける単位スパイラルの中心部との間、および導線路２１Ｂにおける単位スパイラルの中心部と導線路２３Ｂにおける単位スパイラルの中心部との間はビア２５Ａ、２５Ｂで接続され、結合スパイラルコイルを形成している。
　すなわち、スパイラル状の導線路２１Ａ、２３Ａの単位スパイラルコイルが入出力端子間５Ａ、７Ａ間で交互に直列接続され、スパイラル状の導線路２１Ｂ、２３Ｂの単位スパイラルコイルが入出力端子間５Ｂ、７Ｂ間で交互に直列接続されている。
　入力端子５Ａ、５Ｂに最も近い側の結合スパイラルコイルは、分割浮きグランド９Ｅ、１９Ｅの幅内に収まる寸法で、分割浮きグランド９Ｅ、１９Ｅに上下から挟まれることによって分布容量を有している。これにより、インダクタンスは集中定数的であるが、容量が分布定数的であるため、分布定数型線路が形成されている。
　分割浮きグランド９Ｆと１９Ｆ間、９Ｇと１９Ｇ間および９Ｈと１９Ｈ間にも、同様な結合スパイラルコイルが挟まれている。
　さらに、分割浮きグランド９Ｅと１９Ｅ間、９Ｆと１９Ｆ間、９Ｇと１９Ｇ間および９Ｈと１９Ｈ間は、導線路２１Ａ、２１Ｂ、２３Ａ、２３Ｂを避ける部位を通るビア２５Ｃ、２５Ｄで、互いに接続される。
　図１４は、図１３に示すコモンモードフィルタＦにおいて、遅延時間を約２００ｐｓとなるよう設定した場合の、差動信号通過特性Ｓｄｄ２１およびコモンモード信号通過特性Ｓｃｃ２１である。受動２端子回路ＣＭ１Ｅは５０Ω、ＣＭ２Ｅは１００Ωとしている。
　図１０の構成に比べ、遅延時間が増えたことで、コモンモード信号に対する複合的な直列共振回路の時定数も増えるので、コモンモード信号を減衰する周波数帯域が低い方へシフトし、３ＧＨｚ付近からの帯域で使えるコモンモードフィルタとなることが示されている。
　図１５は、図１３に示すコモンモードフィルタＦへ入力されたコモンモード電力の分配特性を示すものである。この図から、本発明の構成では、１１ＧＨｚ付近で若干反射電力が増えるものの、概ね良好な電力吸収が得られていることが分かる。
　以上、本発明の実施例においては、説明の都合上、入力側グランド端子１３Ａ、１３Ｂは入力端子５Ａ、５Ｂに並べて配置され、出力側グランド端子１５Ａ、１５Ｂも出力端子７Ａ、７Ｂに並べて配置された例で説明した。
　しかし、電子部品としてのコモンモードフィルタＦを小型の電子機器に使用する場合、図１に例示したものよりも一層の小型化が求められる。
　その場合は、四角なチップ部品の一辺に入力端子５Ａ、５Ｂのみを配置し、その対向辺に出力端子７Ａ、７Ｂのみを配置し、入出力端子５Ａ、５Ｂ、７Ａ、７Ｂを配置してない辺および底面に、入出力側グランド端子１３Ａ、１３Ｂ、１５Ａ、１５Ｂ一緒にまとめ、これを共通の端子として配置する等が必要となる。その場合、入出力側グランド端子１３Ａ、１３Ｂ、１５Ａ、１５Ｂを一体とすることもできる。
　そして、スパイラル形状の分布定数型差動伝送線路を用いた本発明のコモンモードフィルタＦにおいても、ストリップラインやマイクロストリップラインによる分布定数型差動導線路を用いた構成と同様に、上述した構成の種々の組み合せが可能である。
　さらに、分割浮きグランド９Ａ～１９Ｈにおいて、隣り合う全て又は一部間にも、受動２端子回路ＣＭ１Ａ～ＣＭ２Ｅを接続することも可能である。
　以上の実施の形態例において、１個のコモンモードフィルタＦに使用する複数個の受動２端子回路ＣＭ１Ａ～ＣＭ２Ｅについて、全て同じ種類の受動素子とするか、又は抵抗とインダクタンスとの組み合わせで説明した。
　すなわち、図１の構成では４個の短絡線路又は４個の抵抗を、図７の構成では４個のインダクタンスと８個の抵抗を、図１０および図１３では２０個の抵抗を使用した例を示した。
　しかし、本発明においては、１個のコモンモードフィルタＦにおける受動２端子回路ＣＭ１Ａ～ＣＭ２Ｅとして、インダクタンス、短絡線路、容量、抵抗を任意に組み合わせて使用可能である。
　さらに、本発明のコモンモードフィルタＦは、単体の部品としてだけでなく他の機能部品と一緒に組み合わせた構成も可能である。
　例えば、電子部品としての差動遅延線の中に本発明のコモンモードフィルタＦを組み込む場合、差動遅延線の遅延時間がコモンモードフィルタＦとして必要な遅延時間以上にあれば、必要な長さ分だけの数の分割浮きグランドに受動２端子回路を接続し、残りの部分は受動２端子回路を接続しない分割浮きグランドとしておけばよい。
　また、一対の導線路が誘電体層を挟んで対面する分割浮きグランドを有する分布定数型の差動導線路の例として、マイクロストリップライン、ストリップラインおよびスパイラル線路の３種類のみで例示した。
　しかし、本発明の理論的な技術思想に基づけば、一対の導線路の断面形状が同一平面に並置された平面状矩形である必要もないし、さらに一対の導線路が誘電体を挟んで対面するグランドも平面である必要はない。
　例えば、ツイストペアとなった絶縁被覆導線を、誘電体として機能する絶縁物で覆い、その周りをグランドとなる導体で丸く覆い、それらを複数個、互いに接触しないよう連続的に並べたものでも、そのグランドを分割浮きグランドとして機能させることができ、本発明の効果を実現可能である。
　さらに、本発明では、一対の導線路が、同一の遅延時間を持つものとして解析してきたが、導線路に遅延時間差を持たせても良い。これによって、差動信号間に位相ずれが発生している場合に、コモンモードフィルタＦによって、位相ずれの補正とコモンモード信号の減衰の効果を同時に得ることが可能となる。
１Ａ、１Ｂ、２１Ａ、２１Ｂ、２３Ａ、２３Ｂ　導線路
３Ａ、３Ｂ　誘電体層（第１の誘電体層）
３Ｃ　誘電体層（第２の誘電体層）
３Ｄ　誘電体層
３Ｅ　誘電体層（第１の誘電体層）
５Ａ、５Ｂ　入力端子
７Ａ、７Ｂ　出力端子
９Ａ、９Ｂ、９Ｃ、９Ｄ、９Ｅ、９Ｆ、９Ｇ、９Ｈ　分割浮きグランド（第１の分割浮きグランド）
１３Ａ、１３Ｂ　入力側グランド端子
１５Ａ、１５Ｂ　出力側グランド端子
１７　分割浮きグランド間容量
１９Ｅ、１９Ｆ、１９Ｇ、１９Ｈ　分割浮きグランド（第２の浮きグランド）
２５Ａ、２５Ｂ、２５Ｃ、２５Ｄ　ビア
２１Ａ、２１Ｂ　スパイラル状導線路
２３Ａ、２３Ｂ　スパイラル状導線路
ＣＭ１Ａ、ＣＭ１Ｂ、ＣＭ１Ｃ，ＣＭ１Ｄ、ＣＭ１Ｅ　受動２端子回路（第１の受動２端子回路）
ＣＭ２Ｅ　受動２端子回路（第２の受動２端子回路）
Ｆ　コモンモードフィルタ

Claims (15)

  1. 第１の誘電体層に形成され差動信号を伝送させる一対の導線路と、
    　外部グランド電位から分離され、前記第１の誘電体層を介在させた状態で前記導線路と対面するとともに、前記導線路の長さ方向に複数個に分割され形成され、前記導線路とともに前記差動信号に対して分布定数型の差動伝送線路を形成する複数の第１の分割浮きグランドと、
    　これら第１の分割浮きグランドのうち、少なくとも入力側又は出力側に位置する第１の分割浮きグランドと前記外部グランド電位との間に接続された第１の受動２端子回路と、
    　を具備することを特徴とするコモンモードフィルタ。
  2. 前記第１の分割浮きグランドは、前記入力側および出力側の１対である請求項１記載のコモンモードフィルタ。
  3. 前記第１の分割浮きグランドは、３個以上形成された請求項１記載のコモンモードフィルタ。
  4. 前記第１の分割浮きグランドは、隣り合う全て又は一部の前記分割浮きグランド間にも前記第１の受動２端子回路が接続された請求項２又は３記載のコモンモードフィルタ。
  5. 隣り合う複数の前記第１の分割浮きグランドは、共通の前記第１の受動２端子回路が接続された請求項３記載のコモンモードフィルタ。
  6. 前記導線路は矩形状の導線路である請求項１～５いずれか１記載のコモンモードフィルタ。
  7. 前記導線路はスパイラル状の導線路が前記長さ方向に複数直列接続されてなる請求項１～５いずれか１記載のコモンモードフィルタ。
  8. 前記導線路は、前記第１の誘電体層としての誘電体基板に形成され、前記第１の分割浮きグランドは前記誘電体基板と異なる誘電体基板に形成されるとともに、それら異なる前記誘電体基板が積層一体化されてなる請求項１～７いずれか１記載のコモンモードフィルタ。
  9. 前記外部グランド電位から分離され、第２の誘電体層を介在させた状態で前記導線路と対面するよう形成され、前記分布定数型の差動伝送線路を形成する第２の浮きグランドを有する請求項１～７いずれか１記載のコモンモードフィルタ。
  10. 前記第２の浮きグランドおよび前記外部グランド電位の間に接続される第２の受動２端子回路を有する請求項９記載のコモンモードフィルタ。
  11. 前記第２の浮きグランドは、前記導線路の前記長さ方向に複数個に分割され、それらのうち少なくとも入力側又は出力側の前記第２の分割浮きグランドと前記外部グランド電位との間に前記第２の受動２端子回路が接続された請求項９又は１０記載のコモンモードフィルタ。
  12. 前記第２の分割浮きグランドは、隣り合う全て又は一部の前記分割浮きグランド間にも前記第２の受動２端子回路が接続された請求項９～１１いずれか１記載のコモンモードフィルタ。
  13. 前記導線路は、前記第１の誘電体層としての誘電体基板に形成され、前記第１の分割浮きグランドは前記誘電体基板と異なる誘電体基板に形成されるとともに、第２の浮きグランドは前記第２の誘電体層としての誘電体基板に形成され、それら異なる前記誘電体基板が積層一体化されてなる請求項９～１２いずれか１記載のコモンモードフィルタ。
  14. 前記第１および第２の受動２端子回路は、短絡線路である請求項１～１３いずれか１記載のコモンモードフィルタ。
  15. 前記第１および第２の受動２端子回路は、１個以上の受動素子としてのインダクタンス、容量、抵抗、又はこれらの組合せである請求項１～１３いずれか１記載のコモンモードフィルタ。
PCT/JP2010/062208 2009-07-27 2010-07-21 コモンモードフィルタ WO2011013543A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/145,733 US8922303B2 (en) 2009-07-27 2010-07-21 Common mode filter
CN201080020817.5A CN102422533B (zh) 2009-07-27 2010-07-21 共模过滤器
EP10804289.6A EP2405573A4 (en) 2009-07-27 2010-07-21 COMMON MODE FILTER
JP2011524738A JP5386586B2 (ja) 2009-07-27 2010-07-21 コモンモードフィルタ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-174199 2009-07-27
JP2009174199 2009-07-27

Publications (1)

Publication Number Publication Date
WO2011013543A1 true WO2011013543A1 (ja) 2011-02-03

Family

ID=43529202

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/062208 WO2011013543A1 (ja) 2009-07-27 2010-07-21 コモンモードフィルタ

Country Status (5)

Country Link
US (1) US8922303B2 (ja)
EP (1) EP2405573A4 (ja)
JP (1) JP5386586B2 (ja)
CN (1) CN102422533B (ja)
WO (1) WO2011013543A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195984A (ja) * 2017-05-17 2018-12-06 国立大学法人信州大学 単層薄膜コモンモードフィルタ
JP2019096710A (ja) * 2017-11-22 2019-06-20 パナソニックＩｐマネジメント株式会社 コモンモードフィルタ実装基板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9351404B2 (en) * 2010-11-24 2016-05-24 Hitachi Metals, Ltd. Electronic device
JP6282388B2 (ja) * 2011-10-24 2018-02-21 デクセリアルズ株式会社 静電容量素子、及び共振回路
US9219463B2 (en) * 2013-02-06 2015-12-22 Intel Corporation Hybrid common mode choke
WO2015158726A1 (de) 2014-04-16 2015-10-22 Leoni Kabel Holding Gmbh Vorrichtung und verfahren zur signalübertragung von differentiellen datensignalen
JP6392865B2 (ja) * 2014-05-27 2018-09-19 エルメック株式会社 コモンモードフィルタ
TWI562536B (en) * 2014-09-30 2016-12-11 Wistron Corp Common mode filter
US9571059B2 (en) * 2015-03-28 2017-02-14 Intel Corporation Parallel via to improve the impedance match for embedded common mode filter design
KR101823236B1 (ko) * 2016-04-22 2018-01-29 삼성전기주식회사 공통 모드 필터
DE112016007021B4 (de) 2016-08-03 2023-08-17 Mitsubishi Electric Corporation Störschutzfilterschaltung
CN207939823U (zh) 2017-01-09 2018-10-02 莱尔德技术股份有限公司 吸收器组件
CN106849896A (zh) * 2017-01-22 2017-06-13 合肥联宝信息技术有限公司 一种滤波器件和电子设备
CN114976609B (zh) * 2021-02-26 2024-04-12 华为技术有限公司 一种印刷电路板及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235810A (ja) * 1988-04-20 1990-02-06 Murata Mfg Co Ltd ノイズフィルタ
JPH042108A (ja) * 1989-12-25 1992-01-07 Takeshi Ikeda Ｌｃノイズフィルタおよびその製造方法
JPH06224045A (ja) * 1993-01-28 1994-08-12 Soshin Denki Kk Ｌｃ複合素子
JP2000058343A (ja) 1998-08-12 2000-02-25 Murata Mfg Co Ltd 差動伝送線路用コモンモードチョークコイル
JP2003318687A (ja) * 2002-02-22 2003-11-07 Murata Mfg Co Ltd ノイズフィルター

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126707A (en) 1989-12-25 1992-06-30 Takeshi Ikeda Laminated lc element and method for manufacturing the same
JP2817487B2 (ja) * 1991-12-09 1998-10-30 株式会社村田製作所 チップ型方向性結合器
JPH0568102U (ja) * 1992-02-18 1993-09-10 株式会社東芝 積層基板
JP2000286618A (ja) * 1999-03-30 2000-10-13 Murata Mfg Co Ltd ディレイライン
US6765450B2 (en) * 2002-06-28 2004-07-20 Texas Instruments Incorporated Common mode rejection in differential pairs using slotted ground planes
JP2005159222A (ja) * 2003-11-28 2005-06-16 Tdk Corp 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ
WO2006106767A1 (ja) * 2005-03-30 2006-10-12 Matsushita Electric Industrial Co., Ltd. 伝送線路対及び伝送線路群
CN200979830Y (zh) * 2007-01-26 2007-11-21 华中科技大学 片式低温共烧陶瓷式共模滤波器
CN201063588Y (zh) * 2007-04-29 2008-05-21 深圳市麦捷微电子科技股份有限公司 片式共模滤波器
TWI350717B (en) * 2007-09-20 2011-10-11 Compal Electronics Inc Layout of circuit board
TWI407461B (zh) * 2009-08-10 2013-09-01 Univ Nat Taiwan 共模雜訊濾波電路、共模雜訊濾波元件及共模雜訊濾波結構

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235810A (ja) * 1988-04-20 1990-02-06 Murata Mfg Co Ltd ノイズフィルタ
JPH042108A (ja) * 1989-12-25 1992-01-07 Takeshi Ikeda Ｌｃノイズフィルタおよびその製造方法
JPH06224045A (ja) * 1993-01-28 1994-08-12 Soshin Denki Kk Ｌｃ複合素子
JP2000058343A (ja) 1998-08-12 2000-02-25 Murata Mfg Co Ltd 差動伝送線路用コモンモードチョークコイル
JP2003318687A (ja) * 2002-02-22 2003-11-07 Murata Mfg Co Ltd ノイズフィルター

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2405573A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195984A (ja) * 2017-05-17 2018-12-06 国立大学法人信州大学 単層薄膜コモンモードフィルタ
JP2019096710A (ja) * 2017-11-22 2019-06-20 パナソニックＩｐマネジメント株式会社 コモンモードフィルタ実装基板

Also Published As

Publication number Publication date
JPWO2011013543A1 (ja) 2013-01-07
CN102422533A (zh) 2012-04-18
US20110279197A1 (en) 2011-11-17
EP2405573A1 (en) 2012-01-11
JP5386586B2 (ja) 2014-01-15
CN102422533B (zh) 2014-09-03
US8922303B2 (en) 2014-12-30
EP2405573A4 (en) 2014-04-30

Similar Documents

Publication Publication Date Title
JP5386586B2 (ja) コモンモードフィルタ
JP5393786B2 (ja) コモンモードフィルタ
JP4579198B2 (ja) 多層帯域通過フィルタ
US8314663B2 (en) Directional coupler
US9077061B2 (en) Directional coupler
JP6102871B2 (ja) コモンモードチョークコイル及び高周波電子機器
US7253697B2 (en) Two-port isolator and communication apparatus
JP6625226B2 (ja) 周波数選択リミッタ
JP6787955B2 (ja) フィルタ
JP4197032B2 (ja) ２ポート型非可逆回路素子及び通信装置
TW200933971A (en) Filter device with transmission zero
JP2007006242A (ja) サージ吸収回路
JP5804076B2 (ja) Ｌｃフィルタ回路及び高周波モジュール
JP4345680B2 (ja) ２ポート型非可逆回路素子及び通信装置
JP2006050543A (ja) 非可逆回路素子
US20070056764A1 (en) Transmission line apparatus
JP6315347B2 (ja) 方向性結合器およびそれを用いたモジュール
JP5454222B2 (ja) 低域通過フィルタ
JP2000252124A (ja) コモンモードフィルタ
JP2000114048A (ja) コモンモードフィルタ
JP2014135674A (ja) コモンモードフィルタ
JP2005347379A (ja) コモンモードフィルタ
JP4303207B2 (ja) 高周波差動信号用フィルタ
TWI851086B (zh) 共模濾波器及訊號傳輸電路
WO2022209457A1 (ja) 誘電体共振器、ならびに、それを用いた誘電体フィルタおよびマルチプレクサ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080020817.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10804289

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2011524738

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13145733

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2010804289

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE