JPH0568102U - 積層基板 - Google Patents

積層基板

Info

Publication number
JPH0568102U
JPH0568102U JP640792U JP640792U JPH0568102U JP H0568102 U JPH0568102 U JP H0568102U JP 640792 U JP640792 U JP 640792U JP 640792 U JP640792 U JP 640792U JP H0568102 U JPH0568102 U JP H0568102U
Authority
JP
Japan
Prior art keywords
conductor
conductor layer
layer
gap
laminated substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP640792U
Other languages
English (en)
Inventor
洋子 高松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP640792U priority Critical patent/JPH0568102U/ja
Publication of JPH0568102U publication Critical patent/JPH0568102U/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 マイクロストリップ線路の特性インピーダン
スを変化させないでマイクロストリップ線路を構成する
平面導体層を区分けできる積層基板の提供。 【構成】 誘電体基板12の一方の面にストリップ導体
15が設けられ他方の面に平面導体層が設けられてマイ
クロストリップ線路が形成される積層基板において、平
面導体層はストリップ導体15の長手方向と交差する方
向に延びる間隙18aで第1の導体層19aと第2の導
体層19bとに区分けされ、誘電体基板12の一方の面
には間隙18aと対応する部分であってストリップ導体
15を間にして対峙する位置に一対の第3の導体層1
6,16が設けられている。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は平面形導波路を有する積層基板に関する。
【0002】
【従来の技術】
図3にマイクロストリップ線路を有する従来の積層基板を示す。
【0003】 この積層基板1は、表面にストリップ導体2が設けられた誘電体基板3と表面 に金属層(平面導体層)4が設けられた誘電体基板5とを接着することにより形 成されており、ストリップ導体2と平面導体層4とでマイクロストリップ線路が 形成されている。尚、ストリップ導体2は、誘電体基板3に金属層2aを設けエ ッチング加工することにより形成されている。
【0004】 ところで、図4に示す如く、平面導体層4を第1の導体層4aと第2の導体層 4bとに区分けして用いたい場合がある。例えば、平面導体層4を電源層とGN D層のように電位の異なる層として用いたい場合や、或いは、積層基板1に複数 の回路ブロックを構成するため平面導体層4を各回路ブロックごとの個別の電源 層として用いたい場合がある。
【0005】 また、回路設計上、ストリップ導体2の長手方向と交差する方向に低周波の信 号線を設けたいような場合にも、図5に示す如く、平面導体層4を第1の導体層 4aと第2の導体層4bとに分離し、両導体層4a,4bの間に信号用の導体7 を通す場合がある。
【0006】 しかしながらこのように平面導体層4を区分けすると、第1の導体層4aと第 2の導体層4bとの境界に導体層のない間隙4cが生じることになるので、この 間隙4cの部分でマイクロストリップ線路の特性インピーダンスが変化し、信号 波形が歪むという問題を生じる。また、特性インピーダンスの変化を避けるため には、電源層、GND層等の電位の異なる層を別々に設ければ良いが、これでは 層数が増加することになるので積層基板の製造工数が増加するという不具合があ る。
【考案が解決しようとする課題】
【0007】 上述の如く、従来の積層基板では、マイクロストリップ線路を構成する平面導 体層を区分けすると、区分けされた導体層の境界部分でマイクロストリップ線路 の特性インピーダンスが変化し信号波形が歪むという不具合があった。
【0008】 本考案はこのような従来の欠点を解決するべくなされたものであり、マイクロ ストリップ線路の特性インピーダンスを変化させないで平面導体層を区分けでき る積層基板を提供することを目的とする。
【課題を解決するための手段】
【0009】 本考案は、誘電体基板の一方の面にストリップ導体が設けられ他方の面に導体 層が設けられてマイクロストリップ線路が形成される積層基板において、前記導 体層には前記ストリップ導体の長手方向と交差する方向に延びる間隙が形成され 、この間隙により前記導体層が第1の導体層と第2の導体層とに区分けされ、前 記誘電体基板の一方の面には前記間隙と対応する部分であって前記ストリップ導 体を間にして対峙する位置に一対の第3の導体層が設けられた構成となっている 。
【作用】
【0010】 本考案では、誘電体基板の一方の面には第1の導体層と第2の導体層との間隙 に対応する部分に一対の第3の導体層が設けられ、この第3の導体層とストリッ プ導体とでコプレーナ線路が構成されるので、導体層に間隙を形成したことによ る特性インピーダンスの変化はこの第3の導体層を設けたことにより補正され、 特性インピーダンスを一定に保つことができる。
【実施例】
【0011】 以下、本考案の実施例を図1及び図2を参照して詳述する。
【0012】 図1は積層基板の第1の実施例を説明する図である。
【0013】 本例に係る積層基板11は、図1(a)に示す如く、表面に導体層が設けられ た2枚の誘電体基板12,13を接着することにより形成されている。
【0014】 誘電体基板12の導体層は、誘電体基板12の表面に金属層14を設けこれを エッチング加工することにより形成されており、ストリップ導体15及びこのス トリップ導体15を間にして対峙する一対の導体層(第3の導体層)16,16 で構成されている。そして、図1(b)に示す如く、ストリップ導体15と一対 の導体層16,16はコプレーナ線路と呼ばれる線路を構成している。このコプ レーナ線路は、その特性インピーダンスが後述のマイクロストリップラインのそ れとほぼ同じになっている。
【0015】 誘電体基板13の導体層は、誘電体基板13の表面に金属層18を設けこれを エッチング加工することにより形成されており、間隙18aで区分けされた2つ の平面導体層19a,19bで構成されている。これらの導体層19a,19b は、例えば導体層(第1の導体層)19aは電源層として、導体層(第2の導体 層)19bはGND層として用いられる。また、この導体層19a,19bは、 誘電体基板12の裏面に接着されており、誘電体基板12の表面に設けられたス トリップ導体15とでマイクロストリップ線路を構成している。また、2つの導 体層19a,19bを分離する間隙18aは、積層基板11を表面側から透視し た状態で、ストリップ導体15と交差するように配置されており、誘電体基板12 の表面に設けられた導体層16,16はこの間隙18aと対応する部分に配置さ れている。
【0016】 このような構成となっているので、間隙18aを形成したことによるマイクロ ストリップ線路の特性インピーダンスの変化は、間隙18aと対応させて形成さ れたコプレーナ線路により補正され、特性インピーダンスを一定に保つことがで きる。
【0017】 図2は積層基板の第2の実施例を説明する図である。
【0018】 本例に係る積層基板11Aは、図1に示された積層基板11の間隙18aに特 性インピーダンスに影響を与えることのない程度の低周波の信号用導体21を設 けたものである。このような構成とするならば、特性インピーダンスを一定に保 ち、かつ、積層基板の層数を増加させないで、ストリップ導体15の長手方向と 交差する方向に信号線を設けることができる。
【考案の効果】
【0019】 以上説明したように、本考案の積層基板では、誘電体基板の一方の面には、他 方の面に設けられた第1及び第2の導体層の間隙に対応する部分に、一対の第3 の導体層が設けられ、この第3の導体層とストリップ導体とでコプレーナ線路が 構成されるので、間隙を形成したことによる特性インピーダンスの変化を第3の 導体層を設けたことにより補正できる。従って、マイクロストリップ線路を構成 する平面導体層をその特性インピーダンスを変化させないで区分けできる。また 、第1の導体層と第2の導体層との間に低周波の信号用導体を通すことにより、 特性インピーダンスを一定に保ち、かつ、積層基板の層数を増加させないで、ス トリップ導体の長手方向と交差する方向に信号線を設けられる。
【図面の簡単な説明】
【図1】本考案の第1の実施例に係る積層基板を説明す
る図であり、(a)は分解斜視図、(b)は(a)のX
−X線断面図である。
【図2】本考案の第2の実施例に係る積層基板の分解斜
視図。
【図3】従来の積層基板の分解斜視図。
【図4】平面導体層を区分けした従来の積層基板の分解
斜視図。
【図5】区分けされた平面導体層の間に信号線が通され
た従来の積層基板の分解斜視図。
【符号の説明】
11 積層基板 12 誘電体基板 15 ストリップ導体 16 第3の導体
層 18a 間隙 19a 第1の導体
層 19b 第2の導体層

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】 誘電体基板の一方の面にストリップ導
    体が設けられ他方の面に導体層が設けられてマイクロス
    トリップ線路が形成される積層基板において、前記導体
    層には、前記ストリップ導体の長手方向と交差する方向
    に延びる間隙が形成され、この間隙により前記導体層が
    第1の導体層と第2の導体層とに区分けされ、前記誘電
    基板の一方の面には前記間隙と対応する部分であって前
    記ストリップ導体を間にして対峙する位置に一対の第3
    の導体層が設けられていることを特徴とする積層基板。
  2. 【請求項2】 誘導体基板の他方の面には、第1の導
    体層と第2の導体層との間隙に低周波の信号用導体が設
    けられていることを特徴とする請求項1記載の積層基
    板。
JP640792U 1992-02-18 1992-02-18 積層基板 Withdrawn JPH0568102U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP640792U JPH0568102U (ja) 1992-02-18 1992-02-18 積層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP640792U JPH0568102U (ja) 1992-02-18 1992-02-18 積層基板

Publications (1)

Publication Number Publication Date
JPH0568102U true JPH0568102U (ja) 1993-09-10

Family

ID=11637520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP640792U Withdrawn JPH0568102U (ja) 1992-02-18 1992-02-18 積層基板

Country Status (1)

Country Link
JP (1) JPH0568102U (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094471A1 (ja) * 2011-12-22 2013-06-27 株式会社村田製作所 高周波信号線路及び電子機器
JP5386586B2 (ja) * 2009-07-27 2014-01-15 松江エルメック株式会社 コモンモードフィルタ
CN103733427A (zh) * 2012-02-03 2014-04-16 株式会社村田制作所 高频信号传输线路及电子设备
WO2014157031A1 (ja) * 2013-03-26 2014-10-02 株式会社村田製作所 高周波伝送線路、および電子機器
JP6620911B1 (ja) * 2018-11-22 2019-12-18 三菱電機株式会社 フレキシブル基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5386586B2 (ja) * 2009-07-27 2014-01-15 松江エルメック株式会社 コモンモードフィルタ
WO2013094471A1 (ja) * 2011-12-22 2013-06-27 株式会社村田製作所 高周波信号線路及び電子機器
CN103733425A (zh) * 2011-12-22 2014-04-16 株式会社村田制作所 高频信号线路及电子设备
JPWO2013094471A1 (ja) * 2011-12-22 2015-04-27 株式会社村田製作所 高周波信号線路及び電子機器
US9401534B2 (en) 2011-12-22 2016-07-26 Murata Manufacturing Co., Ltd. High-frequency signal line and electronic device
CN103733427A (zh) * 2012-02-03 2014-04-16 株式会社村田制作所 高频信号传输线路及电子设备
CN103733427B (zh) * 2012-02-03 2015-08-26 株式会社村田制作所 高频信号传输线路及电子设备
WO2014157031A1 (ja) * 2013-03-26 2014-10-02 株式会社村田製作所 高周波伝送線路、および電子機器
JP6620911B1 (ja) * 2018-11-22 2019-12-18 三菱電機株式会社 フレキシブル基板
WO2020105181A1 (ja) * 2018-11-22 2020-05-28 三菱電機株式会社 フレキシブル基板

Similar Documents

Publication Publication Date Title
JP2860468B2 (ja) 擬似ツイストペア平型柔軟ケーブル
JPH0818187A (ja) 電子部品及びその製造方法
JPH0568102U (ja) 積層基板
JP3008939B1 (ja) 高周波回路基板
JPH04294602A (ja) マイクロ波回路基板
JP2603022Y2 (ja) プリント基板伝送路
JP2002368507A (ja) 積層型伝送線路交差チップ
JP2610617B2 (ja) マイクロ波線路
JPS61268090A (ja) 印刷配線板
JPH0725601U (ja) 電子部品
JPS5810369Y2 (ja) 多層配線基板
JPH11112113A (ja) 電子装置
JPH04137586A (ja) Cr厚膜印刷基板
JPH01112793A (ja) 回路基板
JPS60253303A (ja) マイクロストリツプ線路
JPH05152768A (ja) 多層構造基板
JPH01256801A (ja) マイクロトリップ線路の接続方法
JP2842778B2 (ja) プリント配線基板
JPS6012323Y2 (ja) 集中定数形サ−キュレ−タ
JPS6271303A (ja) ストリツプライン
JP2557081Y2 (ja) マイクロ・ストリップラインフィルタ
JPS61166202A (ja) 高周波回路基板
JPH07263923A (ja) 90°分配器
JPS62114A (ja) 電磁遅延線
JPS6033705A (ja) 伝送路装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19960606