JP2610617B2 - マイクロ波線路 - Google Patents
マイクロ波線路Info
- Publication number
- JP2610617B2 JP2610617B2 JP62075499A JP7549987A JP2610617B2 JP 2610617 B2 JP2610617 B2 JP 2610617B2 JP 62075499 A JP62075499 A JP 62075499A JP 7549987 A JP7549987 A JP 7549987A JP 2610617 B2 JP2610617 B2 JP 2610617B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- line
- film
- microwave
- center conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Waveguides (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は概ね1GHz以上の周波数帯の信号を伝送するた
めのマイクロ波線路に関する。
めのマイクロ波線路に関する。
［従来の技術］ 第６図は従来例のマイクロ波線路として用いられてい
るコプレナー線路の斜視図である。第６図において、誘
電体もしくは半導体にてなる基板１上に幅l1の１条の中
心導体２が形成され、さらに、接地された外側導体３及
び４がそれぞれ、該中心導体２から所定間隔l2だけ離れ
てかつ中心導体２と共平面関係で基板１上に形成され
る。
るコプレナー線路の斜視図である。第６図において、誘
電体もしくは半導体にてなる基板１上に幅l1の１条の中
心導体２が形成され、さらに、接地された外側導体３及
び４がそれぞれ、該中心導体２から所定間隔l2だけ離れ
てかつ中心導体２と共平面関係で基板１上に形成され
る。
このコプレナー線路は導体２ないし４がすべて基板１
の上面にあるため、接地を完全にかつ容易に行うことが
できるとともに、中心導体２に対して半導体素子を直列
にも並列にも容易に接続できるという特徴を持ってい
る。
の上面にあるため、接地を完全にかつ容易に行うことが
できるとともに、中心導体２に対して半導体素子を直列
にも並列にも容易に接続できるという特徴を持ってい
る。
［発明が解決しようとする問題点］ しかしながら、従来のコプレナー線路においては、該
線路を流れる高周波電流が中心導体２と外側導体3,4の
向かい合った縁端部3a,4aに集中するため、導体損失が
大きく、また、中心導体２と外側導体3,4との間隔l2を
狭くすることは同一平面上で導体２ないし４を形成する
上で制約があり、従って、中心導体２と外側導体3,4間
の静電容量を大きくすることができず、特性インピーダ
ンスを低くしにくいという問題点があった。さらに、こ
のコプレナー線路では、線路上の電磁界が周囲のマイク
ロ波線路や半導体素子へ干渉を与えないように該コプレ
ター線路と他の線路又は半導体素子との間で十分な間隔
をとる必要があった。このため、これらの線路及び半導
体素子を含むマイクロ波集積回路全体が大きくなるとい
う問題点があった。
線路を流れる高周波電流が中心導体２と外側導体3,4の
向かい合った縁端部3a,4aに集中するため、導体損失が
大きく、また、中心導体２と外側導体3,4との間隔l2を
狭くすることは同一平面上で導体２ないし４を形成する
上で制約があり、従って、中心導体２と外側導体3,4間
の静電容量を大きくすることができず、特性インピーダ
ンスを低くしにくいという問題点があった。さらに、こ
のコプレナー線路では、線路上の電磁界が周囲のマイク
ロ波線路や半導体素子へ干渉を与えないように該コプレ
ター線路と他の線路又は半導体素子との間で十分な間隔
をとる必要があった。このため、これらの線路及び半導
体素子を含むマイクロ波集積回路全体が大きくなるとい
う問題点があった。
本発明の目的は、以上の問題点を解決し、導体損失が
小さく、特性インピーダンスを低くすることができ、周
辺のマイクロ波線路や半導体素子に当該マイクロ波線路
の電磁界の影響を与えず、当該マイクロ波線路の２つの
導体に対して個々に直流バイアスを印加することができ
るマイクロ波線路を提供して、マイクロ波集積回路全体
を小型化することにある。
小さく、特性インピーダンスを低くすることができ、周
辺のマイクロ波線路や半導体素子に当該マイクロ波線路
の電磁界の影響を与えず、当該マイクロ波線路の２つの
導体に対して個々に直流バイアスを印加することができ
るマイクロ波線路を提供して、マイクロ波集積回路全体
を小型化することにある。
［問題点を解決するための手段］ 本発明に係るマイクロ波線路は、中心導体と、上記中
心導体から所定幅の間隙を介して両側に形成された外側
導体を共平面関係で基板上に設けたマイクロ波線路にお
いて、 上記中心導体と上記外側導体が形成された基板上に、
少なくとも上記間隙を覆うように導体膜を絶縁膜を介し
て形成し、 上記導体膜を分離する所定幅のスリットを上記中心導
体の長手方向に沿って延在するように上記導体膜に形成
したことを特徴とする。
心導体から所定幅の間隙を介して両側に形成された外側
導体を共平面関係で基板上に設けたマイクロ波線路にお
いて、 上記中心導体と上記外側導体が形成された基板上に、
少なくとも上記間隙を覆うように導体膜を絶縁膜を介し
て形成し、 上記導体膜を分離する所定幅のスリットを上記中心導
体の長手方向に沿って延在するように上記導体膜に形成
したことを特徴とする。
［作用］ 以上のように構成することにより、上記導体膜が少な
くとも上記間隙を覆うように形成されているので、上記
中心導体と外側導体との間の電流分布を従来例に比較し
て分散させることができ、上記マイクロ波線路の導体損
失を軽減させることができるとともに、静電容量を増大
させ、上記マイクロ波線路の特性インピーダンスを低く
することができる。また、上記導体膜が少なくとも上記
間隙を覆うように形成されているので、上記マイクロ線
路から外部への電磁界が上記導体膜によって遮蔽され、
これによって、上記電磁界の漏洩を防止することができ
る。さらに、上記導体膜を分離する所定幅のスリットを
上記中心導体の長手方向に沿って延在するように上記導
体膜に形成したので、分離された２つの導体膜に対して
個々に直流バイアスを印加することができる。
くとも上記間隙を覆うように形成されているので、上記
中心導体と外側導体との間の電流分布を従来例に比較し
て分散させることができ、上記マイクロ波線路の導体損
失を軽減させることができるとともに、静電容量を増大
させ、上記マイクロ波線路の特性インピーダンスを低く
することができる。また、上記導体膜が少なくとも上記
間隙を覆うように形成されているので、上記マイクロ線
路から外部への電磁界が上記導体膜によって遮蔽され、
これによって、上記電磁界の漏洩を防止することができ
る。さらに、上記導体膜を分離する所定幅のスリットを
上記中心導体の長手方向に沿って延在するように上記導
体膜に形成したので、分離された２つの導体膜に対して
個々に直流バイアスを印加することができる。
［実施例］ 第１の実施例 第１図（Ａ）は本発明の一実施例であるマイクロ波線
路の斜視図、第１図（Ｂ）は第１図（Ａ）のＡ−Ａ′線
についての縦断面図であり、第１図（Ａ）及び（Ｂ）に
おいて上述の図面と同一のものについては同一の符号を
付している。
路の斜視図、第１図（Ｂ）は第１図（Ａ）のＡ−Ａ′線
についての縦断面図であり、第１図（Ａ）及び（Ｂ）に
おいて上述の図面と同一のものについては同一の符号を
付している。
第１図（Ａ）及び（Ｂ）において、第６図の従来例の
マイクロ波線路と同様に、誘電体又は半導体にてなる基
板１上に、例えばAuにてなる幅l1の１条の中心導体２公
知の薄膜形成方法により形成され、接地された例えばAu
にてなる外部導体３及び４がそれぞれ該中心導体２の両
外側の基板１上に間隔l2だけ離れて中心導体２と共平面
関係で上記薄膜形成方法により形成される。以下、導体
及び導体膜は上述と同様に公知の薄膜形成方法により形
成される。ここで、中心導体２と外側導体3,4間に幅l2
の２個の間隙が形成され、この導体２ないし４によって
コプレナー線路を形成している。さらに、導体２ないし
４が形成されていない基板１上、並びに導体２上及び導
体3,4の導体２側の縁端部3a,4a上に例えばSiNにてなる
絶縁膜５を形成した後、Al導体膜６が、上記絶縁膜５を
介して導体２並びに導体3,4の導体２側の縁端部3a,4aを
覆うように、該絶縁膜５上に形成される。
マイクロ波線路と同様に、誘電体又は半導体にてなる基
板１上に、例えばAuにてなる幅l1の１条の中心導体２公
知の薄膜形成方法により形成され、接地された例えばAu
にてなる外部導体３及び４がそれぞれ該中心導体２の両
外側の基板１上に間隔l2だけ離れて中心導体２と共平面
関係で上記薄膜形成方法により形成される。以下、導体
及び導体膜は上述と同様に公知の薄膜形成方法により形
成される。ここで、中心導体２と外側導体3,4間に幅l2
の２個の間隙が形成され、この導体２ないし４によって
コプレナー線路を形成している。さらに、導体２ないし
４が形成されていない基板１上、並びに導体２上及び導
体3,4の導体２側の縁端部3a,4a上に例えばSiNにてなる
絶縁膜５を形成した後、Al導体膜６が、上記絶縁膜５を
介して導体２並びに導体3,4の導体２側の縁端部3a,4aを
覆うように、該絶縁膜５上に形成される。
従来のコプレナー線路においては、高周波電流が中心
導体２と外側導体3,4の向かい合った縁端部3a,4aに集中
するのに対し、本実施例では導体膜６が高周波電流が集
中していた中心導体２と外側導体3,4の縁端部3a,4a全面
を覆っているため、該コプレナー線路を流れる高周波電
流の該線路の幅方向の分布が広くなり、従来のような電
流集中が軽減され、したがって、該コプレナー線路でマ
イクロ波信号を伝送する際の導体損失が低減される。ま
た、本実施例によるマイクロ波線路の特性インピーダン
スは導体膜６を形成しているため中心導体２と外側導体
3,4間の静電容量を大きくでき、従来の構造のものより
特性インピーダンスを低くすることができる。さらに、
間隙l2間に集中しているコプレナー線路の電磁界を幅
（l1＋2l2）に比べて広い幅l3を有する導体膜６で覆っ
ているため、導体膜６の上部周辺には上記電磁界が存在
しなくなる。このことにより、周辺のマイクロ波線路や
半導体素子への干渉を抑えることができ、従って、これ
らのマイクロ波線路及び半導体素子を含むマイクロ波集
積回路を小型化することが可能となる。
導体２と外側導体3,4の向かい合った縁端部3a,4aに集中
するのに対し、本実施例では導体膜６が高周波電流が集
中していた中心導体２と外側導体3,4の縁端部3a,4a全面
を覆っているため、該コプレナー線路を流れる高周波電
流の該線路の幅方向の分布が広くなり、従来のような電
流集中が軽減され、したがって、該コプレナー線路でマ
イクロ波信号を伝送する際の導体損失が低減される。ま
た、本実施例によるマイクロ波線路の特性インピーダン
スは導体膜６を形成しているため中心導体２と外側導体
3,4間の静電容量を大きくでき、従来の構造のものより
特性インピーダンスを低くすることができる。さらに、
間隙l2間に集中しているコプレナー線路の電磁界を幅
（l1＋2l2）に比べて広い幅l3を有する導体膜６で覆っ
ているため、導体膜６の上部周辺には上記電磁界が存在
しなくなる。このことにより、周辺のマイクロ波線路や
半導体素子への干渉を抑えることができ、従って、これ
らのマイクロ波線路及び半導体素子を含むマイクロ波集
積回路を小型化することが可能となる。
以上の実施例では、導体膜６は中心導体２と２個の間
隙の幅（l1＋2l2）に比較して広い幅l3を有している
が、上記コプレナー線路から外部への漏洩を防止し、コ
プレナー線路の導体損失を小さくかつ特性インピーダン
スを低くするためには、上記導体膜６が少なくとも上記
２個の間隙を覆うように形成すればよい。
隙の幅（l1＋2l2）に比較して広い幅l3を有している
が、上記コプレナー線路から外部への漏洩を防止し、コ
プレナー線路の導体損失を小さくかつ特性インピーダン
スを低くするためには、上記導体膜６が少なくとも上記
２個の間隙を覆うように形成すればよい。
第２の実施例 第２図は本発明の第２の実施例であるマイクロ波線路
の縦断面図であり、第２図において上述の図面と同一の
ものについては同一の符号を付している。また、以下の
実施例の図面において縦断面図のみを示すが、第１図
（Ａ）と同様にこの同一の縦断面を有する線路が該縦断
面と垂直な方向（以下、線路の長手方向という。）に連
続的に形成されている。
の縦断面図であり、第２図において上述の図面と同一の
ものについては同一の符号を付している。また、以下の
実施例の図面において縦断面図のみを示すが、第１図
（Ａ）と同様にこの同一の縦断面を有する線路が該縦断
面と垂直な方向（以下、線路の長手方向という。）に連
続的に形成されている。
このマイクロ波線路が、上述の第１の実施例と異なる
のは、導体膜６の幅方向の両端部6a,6bがそれぞれ導体
3,4と接続されて形成されていることである。従って、
第１の実施例と同様に導体損失が低減され、また、特性
インピーダンスを低くすることができる。さらに、間隙
l2間に集中している電磁界を接地された導体膜６で覆
い、その導体膜６の両縁端部6a,6bをそれぞれ導体膜２
および４に接続しているため、導体膜６の上部周辺には
電磁界が存在しない。このことにより、周辺のマイクロ
波線路や半導体素子への干渉をなくすことができる。
のは、導体膜６の幅方向の両端部6a,6bがそれぞれ導体
3,4と接続されて形成されていることである。従って、
第１の実施例と同様に導体損失が低減され、また、特性
インピーダンスを低くすることができる。さらに、間隙
l2間に集中している電磁界を接地された導体膜６で覆
い、その導体膜６の両縁端部6a,6bをそれぞれ導体膜２
および４に接続しているため、導体膜６の上部周辺には
電磁界が存在しない。このことにより、周辺のマイクロ
波線路や半導体素子への干渉をなくすことができる。
第３の実施例 第３図は本発明の第３の実施例であるマイクロ波線路
の縦断面図であり、第３図において上述と同一のものに
ついては同一の符号を付している。
の縦断面図であり、第３図において上述と同一のものに
ついては同一の符号を付している。
このマイクロ波線路が上述の第２の実施例と異なるの
は、第２図において、導体膜3,4と導体膜６との重なり
をなくして一体化し、導体膜3,4および導体膜６を同一
の導体膜７で形成してことである。なお、中心導体２と
導体膜７との幅方向の間隔は基板１の上表面1aにおい
て、l2となっている。第１及び第２の実施例における外
側導体3,4と導体膜６の形成を、この第３の実施例では
導体膜７の１回の形成工程で行うことができるので、製
造工程を簡略化でき上述の第１及び第２の実施例に比べ
て製造コストを低減できる。本実施例においても、第１
の実施例と同様に導体損失が低減され、特性インピーダ
ンスを低くすることができる。さらにコプレナー線路の
電磁界は一体化した導体膜2,4および６と導体膜３の間
に存在するため、周辺のマイクロ波線路や半導体素子へ
の干渉をなくすことができる。
は、第２図において、導体膜3,4と導体膜６との重なり
をなくして一体化し、導体膜3,4および導体膜６を同一
の導体膜７で形成してことである。なお、中心導体２と
導体膜７との幅方向の間隔は基板１の上表面1aにおい
て、l2となっている。第１及び第２の実施例における外
側導体3,4と導体膜６の形成を、この第３の実施例では
導体膜７の１回の形成工程で行うことができるので、製
造工程を簡略化でき上述の第１及び第２の実施例に比べ
て製造コストを低減できる。本実施例においても、第１
の実施例と同様に導体損失が低減され、特性インピーダ
ンスを低くすることができる。さらにコプレナー線路の
電磁界は一体化した導体膜2,4および６と導体膜３の間
に存在するため、周辺のマイクロ波線路や半導体素子へ
の干渉をなくすことができる。
第４の実施例 第４図は本発明の第４の実施例であるマイクロ波線路
の縦断面図であり、第４図において上述の図面と同一の
ものについては同一の符号を付している。このマイクロ
波線路が上述の第２の実施例と異なるのは、第２図にお
いて、導体膜６の中心導体２直上部に中心導体２の幅l1
よりも短い一定の幅l4を有するスリット９を中心導体２
の長手方向に沿って、上記中心導体２と外側導体3,4と
の間に形成された間隙と、所定幅の中心導体２の外側導
体3,4側の縁端部3a,4aを覆うように設定したことであ
る。
の縦断面図であり、第４図において上述の図面と同一の
ものについては同一の符号を付している。このマイクロ
波線路が上述の第２の実施例と異なるのは、第２図にお
いて、導体膜６の中心導体２直上部に中心導体２の幅l1
よりも短い一定の幅l4を有するスリット９を中心導体２
の長手方向に沿って、上記中心導体２と外側導体3,4と
の間に形成された間隙と、所定幅の中心導体２の外側導
体3,4側の縁端部3a,4aを覆うように設定したことであ
る。
従って、２個の導体膜8a,8bが間隔l4だけ離れて導体
3,4及び絶縁膜５上に形成され、導体膜8a,8bがそれぞれ
外側導体3,4に接続される。導体膜8a,8bは公知の膜形成
方法により１枚の導体膜を形成した後、スリット９の部
分の導体膜を除去して形成してもよいし、また、公知の
導体パターン形成方法により分離された導体膜8a,8bを
１回の工程で形成してもよい。
3,4及び絶縁膜５上に形成され、導体膜8a,8bがそれぞれ
外側導体3,4に接続される。導体膜8a,8bは公知の膜形成
方法により１枚の導体膜を形成した後、スリット９の部
分の導体膜を除去して形成してもよいし、また、公知の
導体パターン形成方法により分離された導体膜8a,8bを
１回の工程で形成してもよい。
公知のコプレナー線路の電磁界分布より、導体２ない
し４が形成するコプレナー線路からこのスリット９を介
して外部への電磁界漏洩量は極めて少ない。従って、こ
のマイクロ波線路は、上述の第１ないし第２の実施例と
同様の効果を有するとともに、スリット９により導体３
と４が直流的に分離されているため、導体３および４に
接続された半導体素子の直流バイアスを個々に供給でき
るという特徴を有している。
し４が形成するコプレナー線路からこのスリット９を介
して外部への電磁界漏洩量は極めて少ない。従って、こ
のマイクロ波線路は、上述の第１ないし第２の実施例と
同様の効果を有するとともに、スリット９により導体３
と４が直流的に分離されているため、導体３および４に
接続された半導体素子の直流バイアスを個々に供給でき
るという特徴を有している。
上述の説明では、マイクロ波線路として導体膜２の中
心導体としたコプレナー線路としたが、スリット９間に
電界成分を有するスロット線路として使用することも可
能である。
心導体としたコプレナー線路としたが、スリット９間に
電界成分を有するスロット線路として使用することも可
能である。
以上の第４の実施例において、上記コプレナー線路か
ら外部への漏洩を防止し、コプレナー線路の導体損失を
小さくかつ特性インピーダンスを低くするためには、上
記導体膜8a,8bを、少なくとも上記中心導体２と外側導
体3,4との間に形成された２個の間隙を覆うように、形
成すればよい。
ら外部への漏洩を防止し、コプレナー線路の導体損失を
小さくかつ特性インピーダンスを低くするためには、上
記導体膜8a,8bを、少なくとも上記中心導体２と外側導
体3,4との間に形成された２個の間隙を覆うように、形
成すればよい。
第５の実施例 第５図は本発明の第５の実施例であるマイクロ波線路
の縦断面図であり、第５図において上述の図面と同一の
ものについては同一の符号を付している。
の縦断面図であり、第５図において上述の図面と同一の
ものについては同一の符号を付している。
このマイクロ波線路が上述の第３の実施例と異なるの
は、第３図において導体膜７の中心導体２直上部に中心
導体２の幅l1よりも十分に短い一定の幅を有するスリッ
ト９を中心導体２の長手方向に沿って設けたことであ
る。従って、導体膜７が分割された２個の導体膜7a,7b
にとって代わり、該導体膜8a,8bが、間隔l4だけ離れて
絶縁膜５上及び基板１上に形成され、導体膜8a,8bが、
中心導体２のコプレナー線路の外側導体として働く。
は、第３図において導体膜７の中心導体２直上部に中心
導体２の幅l1よりも十分に短い一定の幅を有するスリッ
ト９を中心導体２の長手方向に沿って設けたことであ
る。従って、導体膜７が分割された２個の導体膜7a,7b
にとって代わり、該導体膜8a,8bが、間隔l4だけ離れて
絶縁膜５上及び基板１上に形成され、導体膜8a,8bが、
中心導体２のコプレナー線路の外側導体として働く。
公知のコプレナー線路の電磁界分布より、導体2,7a,7
bが形成するコプレナー線路からこのスリット９を介し
て外部への電磁界漏洩量は極めて少ない。従って、この
マイクロ波線路は上述の第３の実施例と同様の効果を有
する。また、本実施例では、スリット９により導体7aと
7bが直流的に分離されているため、上述の第４の実施例
と同様に、導体7aおよび7bに接続された半導体素子の直
流バイアスを個々に供給できるという特徴を有してい
る。
bが形成するコプレナー線路からこのスリット９を介し
て外部への電磁界漏洩量は極めて少ない。従って、この
マイクロ波線路は上述の第３の実施例と同様の効果を有
する。また、本実施例では、スリット９により導体7aと
7bが直流的に分離されているため、上述の第４の実施例
と同様に、導体7aおよび7bに接続された半導体素子の直
流バイアスを個々に供給できるという特徴を有してい
る。
上述の説明では、マイクロ波線路として中心導体２を
有するコプレナー線路としたが、スリット９間に電界成
分を有するスロット線路として使用することも可能であ
る。
有するコプレナー線路としたが、スリット９間に電界成
分を有するスロット線路として使用することも可能であ
る。
以上の第５の実施例において、上記コプレナー線路か
ら外部への漏洩を防止し、コプレナー線路の導体損失を
小さくかつ特性インピーダンスを低くするためには、上
記導体膜7a,7bを、少なくとも上記中心導体２と導体膜7
a,7bとの間に形成された２個の間隙を覆うように、形成
すればよい。
ら外部への漏洩を防止し、コプレナー線路の導体損失を
小さくかつ特性インピーダンスを低くするためには、上
記導体膜7a,7bを、少なくとも上記中心導体２と導体膜7
a,7bとの間に形成された２個の間隙を覆うように、形成
すればよい。
他の実施例 中心導体２及び上記間隙を覆う導体膜６並びに、導体
膜7,7a,7b,8a,8bの各中心導体２及び上記間隙を覆う部
分は、透孔を有する板形状や網目形状であってもよい。
膜7,7a,7b,8a,8bの各中心導体２及び上記間隙を覆う部
分は、透孔を有する板形状や網目形状であってもよい。
以上の実施例において、導体及び導体膜を公知の薄膜
形成方法により形成しているが、これに限らず、他の種
類の導体及び導体膜の形成方法により形成してもよい。
形成方法により形成しているが、これに限らず、他の種
類の導体及び導体膜の形成方法により形成してもよい。
以上の実施例において、絶縁膜５を形成しているが、
中心導体と導体膜6,7,7a,7b,8a,8bとの所定の間隔を保
持できれば全面に形成する必要がなく、また、上記所定
の間隔を保持できれば絶縁膜５を形成しなくてもよい。
中心導体と導体膜6,7,7a,7b,8a,8bとの所定の間隔を保
持できれば全面に形成する必要がなく、また、上記所定
の間隔を保持できれば絶縁膜５を形成しなくてもよい。
以上の実施例において、上記中心導体と外側導体との
間の電流分布を従来例に比較して分散させ、上記コプレ
ナー線路の導体損失を軽減させるとともに静電容量を増
大させ、かつ上記マイクロ波線路の特性インピーダンス
を低くするために、また、上記コプレナー線路から外部
へ漏れる電磁界を遮蔽するためには、上記導体膜を少な
くとも上記間隙を覆うように形成すればよい。
間の電流分布を従来例に比較して分散させ、上記コプレ
ナー線路の導体損失を軽減させるとともに静電容量を増
大させ、かつ上記マイクロ波線路の特性インピーダンス
を低くするために、また、上記コプレナー線路から外部
へ漏れる電磁界を遮蔽するためには、上記導体膜を少な
くとも上記間隙を覆うように形成すればよい。
［発明の効果］ 以上詳述したように本発明によれば、中心導体と、上
記中心導体から所定幅の間隙を介して両側に形成された
外側導体を共平面関係で基板上に設けたマイクロ波線路
において、上記中心導体と上記外側導体が形成された基
板上に、少なくとも上記間隙を覆うように導体膜を絶縁
膜を介して形成し、上記導体膜を分離する所定幅のスリ
ットを上記中心導体の長手方向に沿って延在するように
上記導体膜に形成した。従って、上記中心導体と外側導
体との間の電流分布を従来例に比較して分散させ、上記
コプレナー線路の導体損失を軽減させるとともに、静電
容量を増大させ、上記マイクロ波線路の特性インピーダ
ンスを低くすることができる。また、上記導体膜の形成
によって、上記マイクロ波線路の電磁界が外部へ漏洩す
ることを防止することができ、従来例のように、上記電
磁界が近傍のマイクロ線路や半導体素子等に影響を与え
ることがないので、上記マイクロ線路を含むマイクロ集
積回路全体を、小型化することができる。さらに、上記
導体膜を分離する所定幅のスリットを上記中心導体の長
手方向に沿って延在するように上記導体膜に形成したの
で、分離された２つの導体膜に対して個々に直流バイア
スを印加することができる。
記中心導体から所定幅の間隙を介して両側に形成された
外側導体を共平面関係で基板上に設けたマイクロ波線路
において、上記中心導体と上記外側導体が形成された基
板上に、少なくとも上記間隙を覆うように導体膜を絶縁
膜を介して形成し、上記導体膜を分離する所定幅のスリ
ットを上記中心導体の長手方向に沿って延在するように
上記導体膜に形成した。従って、上記中心導体と外側導
体との間の電流分布を従来例に比較して分散させ、上記
コプレナー線路の導体損失を軽減させるとともに、静電
容量を増大させ、上記マイクロ波線路の特性インピーダ
ンスを低くすることができる。また、上記導体膜の形成
によって、上記マイクロ波線路の電磁界が外部へ漏洩す
ることを防止することができ、従来例のように、上記電
磁界が近傍のマイクロ線路や半導体素子等に影響を与え
ることがないので、上記マイクロ線路を含むマイクロ集
積回路全体を、小型化することができる。さらに、上記
導体膜を分離する所定幅のスリットを上記中心導体の長
手方向に沿って延在するように上記導体膜に形成したの
で、分離された２つの導体膜に対して個々に直流バイア
スを印加することができる。
第１図（Ａ）は本発明の第１の実施例であるマイクロ波
線路の斜視図、 第１図（Ｂ）は第１図（Ａ）のマイクロ波線路のＡ−
Ａ′線についての縦断面図、 第２図は本発明の第２の実施例であるマイクロ波線路の
縦断面図、 第３図は本発明の第３の実施例であるマイクロ波線路の
縦断面図、 第４図は本発明の第４の実施例であるマイクロ波線路の
縦断面図、 第５図は本発明の第５の実施例であるマイクロ波線路の
縦断面図、 第６図は従来例のコプレナー線路の斜視図である。 １……基板、２……中心導体、 3,4……外側導体、５……絶縁膜、 6,7,7a,7b,8a,8b……導体膜、 ９……スリット。
線路の斜視図、 第１図（Ｂ）は第１図（Ａ）のマイクロ波線路のＡ−
Ａ′線についての縦断面図、 第２図は本発明の第２の実施例であるマイクロ波線路の
縦断面図、 第３図は本発明の第３の実施例であるマイクロ波線路の
縦断面図、 第４図は本発明の第４の実施例であるマイクロ波線路の
縦断面図、 第５図は本発明の第５の実施例であるマイクロ波線路の
縦断面図、 第６図は従来例のコプレナー線路の斜視図である。 １……基板、２……中心導体、 3,4……外側導体、５……絶縁膜、 6,7,7a,7b,8a,8b……導体膜、 ９……スリット。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 相川 正義 京都府相楽郡精華町大字乾谷小字三平谷 ５番地 株式会社エイ・ティ・アール光 電波通信研究所内 (56)参考文献 特開 昭62−294303（ＪＰ，Ａ) 実開 昭61−64705（ＪＰ，Ｕ) 実開 昭61−206302（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】中心導体と、上記中心導体から所定幅の間
隙を介して両側に形成された外側導体を共平面関係で基
板上に設けたマイクロ波線路において、 上記中心導体と上記外側導体が形成された基板上に、少
なくとも上記間隙を覆うように導体膜を絶縁膜を介して
形成し、 上記導体膜を分離する所定幅のスリットを上記中心導体
の長手方向に沿って延在するように上記導体膜を形成し
たことを特徴とするマイクロ波線路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075499A JP2610617B2 (ja) | 1987-03-26 | 1987-03-26 | マイクロ波線路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075499A JP2610617B2 (ja) | 1987-03-26 | 1987-03-26 | マイクロ波線路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63238701A JPS63238701A (ja) | 1988-10-04 |
| JP2610617B2 true JP2610617B2 (ja) | 1997-05-14 |
Family
ID=13578017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62075499A Expired - Lifetime JP2610617B2 (ja) | 1987-03-26 | 1987-03-26 | マイクロ波線路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2610617B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075423A (en) * | 1997-11-26 | 2000-06-13 | Intel Corporation | Controlling signal trace characteristic impedance via a conductive epoxy layer |
| JP3282608B2 (ja) | 1999-03-23 | 2002-05-20 | 日本電気株式会社 | 多層基板 |
| DE10119717A1 (de) * | 2001-04-21 | 2002-10-24 | Alcatel Sa | Coplanare Wellenleitung mit niedrigem Wellenwiderstand auf Siliziumträger unter Verwendung eines Materials mit hoher Dielektrizitätskonstanten |
| EP3355111B1 (en) * | 2013-11-25 | 2023-05-17 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Electro-optical modulator devices |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6164705U (ja) * | 1984-10-03 | 1986-05-02 | ||
| JPS61206302U (ja) * | 1985-06-14 | 1986-12-26 | ||
| JPS62294303A (ja) * | 1986-06-13 | 1987-12-21 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1987
- 1987-03-26 JP JP62075499A patent/JP2610617B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63238701A (ja) | 1988-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6972647B1 (en) | Embedded shielded stripline (ESS) structure using air channels within the ESS structure | |
| JPH10200311A (ja) | 裏面接地導体付きコプレーナウエーブガイド線路 | |
| JP2610617B2 (ja) | マイクロ波線路 | |
| JPH0653703A (ja) | ストリップラインの接続構造 | |
| JP2603022Y2 (ja) | プリント基板伝送路 | |
| JPS61290794A (ja) | 配線基板 | |
| JPH09148776A (ja) | 電子機器のモジュール構造 | |
| US5939959A (en) | Dielectric filter with elevated inner regions adjacent resonator openings | |
| JPH0568102U (ja) | 積層基板 | |
| JPH0724289B2 (ja) | 高周波用混成集積回路 | |
| JPH0799753B2 (ja) | 混成集積回路 | |
| JPH04312960A (ja) | 高周波用半導体装置 | |
| JP2529778Y2 (ja) | マイクロ波集積回路 | |
| JP2661600B2 (ja) | 同軸とストリップとの線路接続構造 | |
| JP3600729B2 (ja) | 高周波回路用パッケージ | |
| JP3185836B2 (ja) | 高周波線路 | |
| EP0837518B1 (en) | Dielectric filter | |
| JP3618423B2 (ja) | シールド用シート | |
| JPH043489A (ja) | プリント基板における伝送線路の形成方法 | |
| JPS61113301A (ja) | マイクロストリツプ線路終端器 | |
| JP2002111329A (ja) | 誘電体共振器およびフィルタ | |
| JPH0538894U (ja) | 半導体集積回路チツプ | |
| JPH0746962Y2 (ja) | Ｒｆ整合終端素子 | |
| JPH087682Y2 (ja) | マイクロ波半導体パツケージ | |
| JPH0582186A (ja) | 回路基板の接地構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |