CN102422533B - 共模过滤器 - Google Patents

共模过滤器 Download PDF

Info

Publication number
CN102422533B
CN102422533B CN201080020817.5A CN201080020817A CN102422533B CN 102422533 B CN102422533 B CN 102422533B CN 201080020817 A CN201080020817 A CN 201080020817A CN 102422533 B CN102422533 B CN 102422533B
Authority
CN
China
Prior art keywords
mentioned
belling
earth electrode
common mode
passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080020817.5A
Other languages
English (en)
Other versions
CN102422533A (zh
Inventor
龟谷雅明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elmec Corp
Original Assignee
MATSUE ELMEC CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MATSUE ELMEC CORP filed Critical MATSUE ELMEC CORP
Publication of CN102422533A publication Critical patent/CN102422533A/zh
Application granted granted Critical
Publication of CN102422533B publication Critical patent/CN102422533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/201Filters for transverse electromagnetic waves
    • H01P1/203Strip line filters
    • H01P1/20327Electromagnetic interstage coupling
    • H01P1/20336Comb or interdigital filters
    • H01P1/20345Multilayer filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/201Filters for transverse electromagnetic waves
    • H01P1/203Strip line filters
    • H01P1/2039Galvanic coupling between Input/Output
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425Balance-balance networks
    • H03H7/427Common-mode filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本申请涉及的技术方案是要在超高速差动传输线路中,使超高速差动信号通过,并让共模信号得到充分衰减。该方案在第1电介质层(3A)的单面上形成一对导电线路(1A)、(1B)。在第1电介质层(3A)的另一个面上形成与导电线路(1A)、(1B)面对置的分割压凸接地极(9A)、(9B)。分割压凸接地极(9A)、(9B)不与外部接地电位连接,是独立的。分割压凸接地极(9A)、(9B)中,至少输入侧或输出侧的第1分割压凸接地极(9A)、(9B)与外部接地电位之间连接有无源回路元件构成的无源2端子回路(CM1A)~(CM1D)。

Description

共模过滤器
技术领域
本申请涉及一种共模过滤器,特别是涉及一种可确保在超高速差动传输线路中传播的超高速差动差动信号的通过,并使共模信号衰减的新型共模过滤器。
背景技术
近年来,“HDTV:高清电视”、“蓝光光盘”等高精密影像内容普及开来,为了能够高速传输极大量的数字数据以支持上述内容的应用,需要实现高速串行传输。
在高速串行传输中,为了缩短上升时间需要使得电压振幅较小,因此容易受到噪音的影响。为了能够避免其受噪音影响,信号通常采用差动传输方式。
该差动传输方式就是在成对的两个线路中同时传送各为正相和负相的差动信号,由此不仅确保了传送速度高速化、减小振幅以节约电力的效果,同时还使得外来噪音等共模信号衰减了。
然而,这种差动传输方式使得外来噪音等共模信号被衰减的效果并不充分,为了避免其恶劣影响,需要在差动传输线路中插入共模扼流圈(choke coil)。
现有的这种共模扼流圈的结构虽然未图示,但周知是在磁体绕线管(bobbin)上缠绕同样圈数的2条导线。图16示出了其电路图。
这种共模扼流圈中,流过2条导线的差动信号相互反相抵消避免了磁力线的产生,由于2条导线的阻抗保持较低,所以上述差动信号也能轻易通过。
另一方面,对于共模信号而言,该同相信号流经2条导线则在磁体中产生了磁力线,使得2条导线的阻抗变高,由此使得该信号难以通过,使得该共模信号衰减。
特开2000-58343号公报(专利文献1)的差动传输线路用共模扼流圈与上述图16中的结构对应。
该专利文献1所涉技术方案具有如下结构:缠绕在环式线圈上的2条线圈导体被收纳于外壳部和盖部所构成的树脂制外安装壳体内,上述外壳部外周壁的外侧面、底壁的外表面以及盖部的外表面上镀有接地(ground)导体,在接地导体上形成有绝缘膜,这些绝缘膜上分别连接有端子板,端子板与线圈导体端部锡焊连接,上述结构使得特性阻抗与传输线路对应,由此抑制了信号反射。
现有技术
专利文献1:特开2000-58343号公报。
发明内容
技术问题
近年来,对于上述差动传输方式已逐渐要求其达到3Gbit/秒到6Gbit/秒的传输速度,据说在不远的将来就要求达到8G~16Gbit/秒的传输速度。
然而,在具有上述图16所示结构的共模扼流圈中,由于使其结构对应于最高频率,所以只能得到图17那样的差动信号通过特性Sdd21以及共模信号通过特性Scc21。
如图17所示,共模信号的通过特性Scc21呈V字型,且在2~3GHz的范围内可得到-20dB的衰减,在8~10GHz的范围内衰减量变得很有限,使得共模信号很难衰减。
换句话说,在图16的现有结构中,共模信号的通过特性Scc21接近极限,难于应对今后所需要的对超高速差动信号的良好传输。
此外,无法通过的共模信号在共模扼流圈的输入端处反射,然后向线路的相反方向传播,发生反射时有可能向外部发出电磁波,由此很容易产生噪音。
尤其是GHz范围的信号,由于波长较短,其波长与电路布线长度的整数倍匹配的几率很高,由此导致将电路布线当做天线而产生电磁波的可能性很高。
基于上述原因,在不担心电磁波产生而使用低频信号的情况下,即使共模信号在输入端反射,对于具体应用也不会产生什么问题,但是不能忽视高频共模信号反射的情况,这也形成新的技术问题。
本申请就是为了解决上述技术问题而提出的技术方案,其目的在于提供一种共模过滤器,其可在超高速差动传输线路中,使得所期望的超高速差动信号良好通过,同时还可通过反射隔断不需要的共模信号,不仅如此还可以实现在内部的吸收或衰减。
技术方案
为了解决上述技术问题,本申请的权利要求1涉及一种共模过滤器,其具备:形成在第1电介质层上的传输差动信号的一对导电线路;与上述导电线路一起相对于上述差动信号形成分布常数型差动传输线路的多个第1分割压凸接地极,该分割压凸接地极独立于外部接地电位,隔着上述第1电介质层与上述导电线路面对置,且在上述导电线路的长度方向上分割为多个;在这些第1分割压凸接地极中,至少位于输入侧或者输出侧的第1分割压凸接地极与上述外部电位之间连接了第1无源2端子回路。
本申请权利要求2所述的共模过滤器具有如下结构,上述第1分割压凸接地极是上述输入侧和输出侧的一对。
本申请权利要求3所述的共模过滤器具有如下结构,形成了3个以上上述第1分割压凸接地极。
本申请权利要求4所述的共模过滤器具有如下结构,在上述第1分割压凸接地极中,在邻接的全部或者一部分上述分割压凸接地极之间也连接有上述第1无源2端子回路。
本申请权利要求5所述的共模过滤器具有如下结构,邻接的多个第1分割压凸接地极连接至共通的第1无源2端子回路。
本申请权利要求6所述的共模过滤器具有如下结构,上述导电线路是矩形导电线路。
本申请权利要求7所述的共模过滤器具有如下结构,上述导电线路是将多个螺旋状导电线路沿着长度方向串联连接而成的。
本申请权利要求8所述的共模过滤器具有如下结构,上述导电线路形成于作为上述第1电介质层的电介质基板上,上述第1分割压凸接地极形成于与上述电介质基板不同的另一电介质基板上,这些不同的上述电介质基板一体化为叠层结构。
本申请权利要求9所述的共模过滤器具有如下结构,还具有形成上述分布常数型差动传输线路的第2压凸接地极,该第2压凸接地极独立于上述外部接地电位,隔着上述第2电介质层与上述导电线路面对置。
本申请权利要求10所述的共模过滤器具有如下结构,还具有连接在上述第2压凸接地极和上述外部接地电位之间的第2无源2端子回路。
本申请权利要求11所述的共模过滤器具有如下结构,上述第2压凸接地极沿着上述导电线路的上述长度方向分割成多个,其中至少输入侧或者输出侧的上述第2分割压凸接地极与上述外部电位之间连接有上述第2无源2端子回路。
本申请权利要求12所述的共模过滤器具有如下结构,上述第2分割压凸接地极中,邻接的全部或者一部分上述分割压凸接地极之间也与上述第2无源2端子回路连接。
本申请权利要求13所述的共模过滤器具有如下结构,上述导电线路形成于作为上述第1电介质层的电介质基板上,上述第1分割压凸接地极形成于与上述电介质基板不同的另一电介质基板上,第2压凸接地极形成在于作为上述第2电介质层的电介质基板上,这些不同的上述电介质基板一体化为叠层结构。
本申请权利要求14所述的共模过滤器具有如下结构,上述第1和第2无源2端子回路是短路线路。
本申请权利要求15所述的共模过滤器具有如下结构,上述第1和第2无源2端子回路中的1个以上无源元件是电感、电容、阻抗或它们的组合。
技术效果
具有如下结构的本申请权利要求1所涉及的共模过滤器中具备:形成在第1电介质层上的传输差动信号的一对导电线路;沿其长度方向分割成多个的第1分割压凸接地极,该分割压凸接地极隔着上述第1电介质层与上述导电线路面对置;在这些第1分割压凸接地极中,至少位于输入侧或者输出侧的第1分割压凸接地极与外部电位之间连接了第1无源2端子回路;因此,该导电线路与第1分割压凸接地极相对于差动信号形成了分布常数型差动传输线路,导电线路和第1无源2端子回路形成了相对于共模信号的串联共振回路,在超高速差动传输线路中,可隔断不希望的共模信号使其在内部被吸收和衰减,同时还可使希望的超高速差动信号良好通过。
本申请权利要求2所述的共模过滤器中,上述第1分割压凸接地极是上述输入侧和输出侧的一对,因此,除了实现上述效果之外还使得其结构单元简化。
本申请权利要求3所述的共模过滤器中,形成了3个以上上述第1分割压凸接地极,因此,可相对于共模信号得到各种衰减特性。
本申请权利要求4所述的共模过滤器中,在上述第1分割压凸接地极中,在邻接的全部或者一部分上述分割压凸接地极之间也连接有上述第1无源2端子回路,因此,可相对于共模信号得到各种衰减特性。
本申请权利要求5所述的共模过滤器中,邻接的多个第1分割压凸接地极连接至共通的第1无源2端子回路,因此,可相对于共模信号得到各种衰减特性。
本申请权利要求6所述的共模过滤器中,上述导电线路是矩形导电线路,因此,除了上述效果之外,还可任意设定所希望的超高速差动信号的延迟特性。
本申请权利要求7所述的共模过滤器中,上述导电线路是将多个螺旋状导电线路沿着长度方向串联连接而成的,因此,除了上述效果之外,还可增大所希望的超高速差动信号的延迟特性。
本申请权利要求8所述的共模过滤器中,上述导电线路形成于上述第1电介质层的电介质基板上,上述第1分割压凸接地极形成于与上述电介质基板不同的另一电介质基板上,彼此不同的上述电介质基板一体化为叠层结构,因此可实现简单的芯片型结构。
本申请权利要求9所述的共模过滤器中,还具有形成上述分布常数型差动传输线路的第2压凸接地极,该第2压凸接地极独立于上述外部接地电位,隔着上述第2电介质层与上述导电线路面对置,因此,可在带状传输线式结构中实现上述效果。
本申请权利要求10所述的共模过滤器中,还具有连接在上述第2压凸接地极和上述外部接地电位之间的第2无源2端子回路,因此,在带状传输线式结构中得到了更好的技术效果。
本申请权利要求11所述的共模过滤器中,在分割成多个的第2压凸接地极中至少输入侧或者输出侧的第2分割压凸接地极与外部电位之间连接有第2无源2端子回路,因此,在带状传输线式结构中,不仅得到了更好的技术效果,还保证了结构单元简化。
本申请权利要求12所述的共模过滤器中,上述第2分割压凸接地极中邻接的全部或者一部分分割压凸接地极之间也与上述第2无源2端子回路连接,因此,在带状传输线式结构中得到了上述种种技术效果。
本申请权利要求13所述的共模过滤器中,上述导电线路所形成的作为上述第1电介质层的电介质基板,第1分割压凸接地极所形成的电介质基板,以及第2压凸接地极所形成的电介质基板一体化为叠层结构,因此在带状传输线式结构中,实现了简单芯片型结构。
本申请权利要求14、15所述的共模过滤器中,上述第1和第2无源2端子回路是短路线路;其中的1个以上无源元件是电感、电容、阻抗或它们的组合,因此用简单的元件结构实现了上述种种技术效果。
附图说明
图1是用于说明本申请共模过滤器基本结构的分解斜视图。
图2是图1的共模过滤器的通过特性图。
图3是与图1的共模过滤器有关的等效电路。
图4是图3的等效电路的通过特性图。
图5是图1的共模过滤器的电力分配特性图。
图6是图1的共模过滤器的另一个电力分配特性图。
图7示出了本申请共模过滤器的另一个实施例的分解斜视图。
图8是图7的共模过滤器的通过特性图。
图9是图7的共模过滤器的电力分配特性图。
图10示出了本申请共模过滤器的又一个实施例的分解斜视图。
图11是图10的共模过滤器的通过特性图。
图12是图10的共模过滤器的电力分配特性图。
图13示出了本申请共模过滤器的又一个实施例的分解斜视图。
图14是图13的共模过滤器的通过特性图。
图15是图13的共模过滤器的电力分配特性图。
图16示出了现有共模过滤器的电路图。
图17是图16所示现有共模过滤器的特性图。
附图编号说明
1A、1B、21A、21B、23A、23B 导电线路
3A、3B 电介质层(第1电介质层)
3C 电介质层(第2电介质层)
3D 电介质层
3E 电介质层(第1电介质层)
5A、5B 输入端子
7A、7B 输出端子
9A、9B、9C、9D、9E、9F、9G、9H 分割压凸接地极(第1分割压凸接地极)
13A、13B 输入侧接地端子
15A、15B 输出侧接地端子
17 分割压凸接地极间电容
19E、19F、19G、19H 分割压凸接地极(第2压凸接地极)
25A、25B、25C、25D 通路
21A、21B 螺旋状导电线路
23A、23B 螺旋状导电线路
CM1A、CM1B、CM1C、CM1D、CM1E 无源2端子回路(第1无源2端子回路)
CM2E 无源2端子回路(第2无源2端子回路)
F 共模过滤器
具体实施例
下面参考附图对本申请的具体实施例进行说明。
图1是示出本申请所述共模过滤器F的基本结构的分解斜视图。
图1中,在陶瓷基底等电介质基板构成的方形电介质层3A的单面(图1中的上表面)上,在电介质层3A的对置边缘之间处,通过现有公知的印刷方式等形成呈矩形来回折返状的1对导体线路1A、1B。导体线路1A、1B与电介质层3A的另一个对置边缘上形成的输入端子5A、5B、输出端子7A、7B连接。在该图中,为了图示更加简单清楚,将所述输入端子5A、5B、输出端子7A、7B显示为与电介质层3A处于不同的处所。
导电线路1A、1B以及输入输出端子5A、5B、7A、7B被形成及配置为其相对于通过导电线路1A、1B之间的虚拟线(未图示)成线对称。
电介质层3A下方配置有电介质层3B,该电介质层3B由与电介质层3A具有相同材料和相同形状的电介质基板构成。
电介质层3B的单面(图1中的上表面)基本整个范围内通过公知的印刷方式形成了分割压凸的接地极(ground)9A、9B。将电介质层3B按照输入端子5A、5B和输出端子7A、7B两者之间的方向两等分,分割压凸的接地极9A、9B位于上述区域内,相对独立、互相平行且彼此保持一点距离,该接地极隔着电介质层3A与导电线路1A、1B面对面。
在上述电介质层3B的同一个面上,将分割压凸的接地极9A内的,靠近输入端子5A、5B一侧的端部作为连接点11A,该连接点11A与位于输入侧接地端子13A、13B之间的无源2端子回路CM1A、CM1B连接。将分割压凸的接地极9B内的,靠近输出端子7A、7B一侧的端部作为连接点11B,该连接点11B与位于输出侧接地端子15A、15B之间的无源2端子回路CM1C、CM1D连接。
无源2端子回路CM1A~CM1D是形成于电介质层3B之上的作为短路电路的连接片、回路电路等形成的电感、平板电极等形成的电容或者电阻膜。
在电介质层3A的上方,还配置有电介质层3C,该电介质层3C由与电介质层3A具有相同材料和相同形状的电介质基板构成。在该电介质层3C上,与电介质层3A的相同对置边缘处,形成有输入侧接地端子13A、13B以及输出侧接地端子15A、15B。
而且,彼此不同的电介质层3A、3B、3C呈重叠芯片状一体化,由此构成微型带状传输线式(micro strip)分布常数型的共模过滤器F。
电介质层3A~3C上形成的输入输出端子5A~7B、输入侧接地端子13A、13B以及输出侧接地端子15A、15B在电介质层3A~3C呈重叠芯片状一体化时,也同样进行了一体化。
图2是对图1的结构进行电磁分析的结果,其中微型带状传输线式分布常数型差动传输线路的延迟时间为100ps,无源2端子回路CM1A~CM1D由0.3mm宽的连接片(短路线路)以及与其具有同样形状的50Ω的电阻膜形成,而且压凸接地极9A、9B在中央部处被分割。
图2中各个曲线Scc21(1)以及Scc21(2)是如下条件下的共模信号通过特性。
Scc21(1):无源2端子回路CM1A~D为宽度0.3mm的短路线路
Scc21(2):无源2端子回路CM1A~D为宽度0.3mm的50Ω电阻膜
而且,Sdd21是无源2端子回路CM1A~CM1D为宽度0.3mm的50Ω的电阻膜时的差动信号通过特性。
根据图2的Scc21(1)可以看出,无源2端子回路CM1A~CM1D为短路线路时,共模信号的衰减频率带宽区域为大约4~11GHz,尤其是在5~10.5GHz范围内,能够得到超过15dB以上的衰减效果。此外,在无源2端子回路CM1A~CM1D为50Ω电阻时,如Scc21(2)所示,共模信号衰减量比Scc21(1)更小,能够在更宽的带宽区域内获得一定量的衰减效果,尤其是在3~17GHz的频率范围内能够获得5~15dB的衰减效果。
此外,虽未图示,对于压凸接地极并不分割的结构而言,共模信号在直流(DC)~10GHz以上的带宽区域中可通过,形成了难以将其工业应用于共模过滤器F的特性。
接着,通过一个使用了分割压凸接地极9A、9B的技术方案来验证为何能获得上述那样良好共模信号衰减效果的理由。
图3是图1结构的等效电路图。在分割压凸接地极9A、9B之间,存在分割压凸接地极间电容17。
让导电线路1A、1B形成接近电磁分析结果的通过特性,选定区间数量以及回路常数,由此形成集中常数回路的等效电路,这里省略了其正确的回路常数的标记,按照图3所示那样进行了简略化的标记。
利用电磁分析进行常数提取以及根据图2特性所得到的内容去求取分割压凸接地极间电容17的电容值、无源2端子回路CM1A~CM1D为宽度0.3mm短路线路时的电感值,可知分割压凸接地极间电容17为0.5pF,无源2端子回路CM1A~CM1D的电感值为0.6nH。
图4是图2所示等效电路的回路模拟结果。标记Scc21(1)以及Scc21(2)是在如下条件下的共模信号通过特性。
Scc21(1):无源2端子回路CM1A~CM1D为0.6nH的电感(相当于宽度0.3mm的短路线路)
Scc21(2):无源2端子回路CM1A~CM1D为50Ω电阻和0.6nH电感的串联连接(相当于宽度0.3mm的50Ω电阻膜)
而且,Sdd21是无源2端子回路CM1A~CM1D为50Ω电阻和0.6nH电感的串联回路时的差动信号通过特性。
如果将图4的结果与图2进行比较,其在11~15GHz的范围内存在若干差异,在10GHz以下两者均能得到良好的特性,也就是说图3的等效电路图可以良好的表现出图1的结构。
此外,分割压凸接地极间电容17可以根据分割压凸接地极之间的间隙尺寸来实现其调整。换句话说,就等价于在分割压凸接地极间也连接了一个作为无源2端子回路的电容。此外,虽然未图示,如果在分割压凸接地极间连接其他无源2端子回路,也可实现对共模通过特性进行调整。
图3的等效电路中之所以能得到如图4所示的特性,其理由可考虑如下内容。
导电线路1A、1B上施加的差动信号在两个线路之间相互是反相的,因此,从导电线路1A、1B流向分割压凸接地极9A、9B的电流也是彼此反相的,其在分割压凸接地极9A、9B内彼此抵消,不再向分割压凸接地极间电容17或无源2端子回路CM1A~CM1D流去。
另一方面来看,由于施加在导电线路1A、1B上的共模信号是同相的,其从分割压凸接地极9A、9B经由分割压凸接地极间电容17或无源2端子回路CM1A~CM1D流向外部接地电压。即,分割压凸接地极间电容17或无源2端子回路CM1A~CM1D成为仅针对共模信号有效的元件。
这里,无源2端子回路CM1A~CM1D为短路线路时,由于它们具有电感成分,故而它们与分割压凸接地极间电容17一起形成了相对于共模信号的串联共振回路。如此,相对于共模信号而言,该分割压凸接地极9A、9B就无法具备接地功能,形成导电线路1A、1B的电感以及电容与上述串联共振回路串联连接,他们一并形成了复合的共振回路。其结果是,得到了如图4Scc21(1)所示那样的共振曲线,其相对于共模信号实现了过滤器的功能。
此时,如果延迟时间越大,则导电线路1A、1B的电感或电容所代表的时间常数就越大,共振频率就越低。换句话说,延迟时间越大,就使得共模信号频率越低并导致有可能产生衰减。
在无源2端子回路CM1A~CM1D为电阻膜时,由于其外形形状与上述短路线路的形状相同故而具有电感成分,所以在等效电路中能够发现存在电阻和电感的串联单元。
而且,其通过特性可通过在共振回路中加入阻抗的方式来降低共振回路的“Q”值,形成如图4Scc21(2)所示那样很宽的共振曲线。换句话说,共模信号衰减量减少的同时,在很宽频率范围内都能得到一定量的衰减效果。而且,通过在共振回路中连接入电阻的方式,能够用该电阻将所输入共模信号电力的一部分抵消掉。
由于该阻抗所导致的共模信号电力损失,不仅是在等效电路中,即使是在图1所示结构中也可确认到其是实际产生的,因此,可以分别使得图1中无源2端子回路CM1A~CM1D为短路线路和50Ω电阻膜这两种情况,来调整所输入的共模信号电力使其以何种比率通过和反射。
图5中示出了,在图1的无源2端子回路CM1A~CM1D为短路线路时,输入至共模过滤器F的共模信号电力为100%的话,在每个频率段中,有多少比例通过,有多少比率反射。这里,从全部电力中扣除通过电力以及反射电力所剩的电力就是在共模过滤器F内吸收耗费的共模信号电力,可将其定义为吸收电力。
而且,图6中示出了,在图1结构中无源2端子回路CM1A~CM1D为50Ω电阻膜时,将输入至共模过滤器F的共模信号电力当作100%的话,每个频率通过电力的比例、反射电力的比例以及吸收电力的比例。
图5中,对应于图2中Scc(1)的衰减频率区域4~11GHz的特性,在4~11GHz范围内反射电力占较高比例,也就表明未通过共模过滤器F的共模信号电力的大部分在输入端子处反射了。而且,虽然产生了若干吸收电力,但是也要考虑到这些电力来自构成共模过滤器F的部件的电介质损失或导体损失。
另一方面,在图6中,对应于图2中Scc(2)的衰减频率区域3~17GHz的特性,在3~17GHz范围内吸收电力占较高比例,反射电力所占的比例就降低了。换句话说,未通过共模过滤器F的共模信号电力的大部分在内部被吸收了,表示反射电力得到了抑制。
图7涉及本申请共模过滤器F的另一个实施例的分解斜视图,该实施例具有如下结构:无源2端子回路由多种无源2端子元件串联连接而成,多个分割压凸接地极共用上述的1个无源2端子回路。
图7的结构中,一方面,将图1的分割压凸接地极进行了进一步分割形成了分割压凸接地极9A~9D;另一方面,用其值大于短路线路的矩形的电感和阻抗的串联回路形成与输入侧接地端子13A、13B连接的无源2端子回路CM1A、CM1B以及与输出侧接地端子15A、15B连接的无源2端子回路CM1C、CM1D。
阻抗和电感的串联回路形成各个无源2端子回路,这些回路构成无源2端子回路CM1A、CM1B,分割压凸接地极9A通过无源2端子回路CM1A、CM1B与输入侧接地端子15A、15B连接。阻抗和电感的串联回路作为各个无源2端子单元构成了无源2端子回路CM1C、CM1D,分割压凸接地极9B~9D通过上述无源2端子回路CM1C、CM1D与输出侧接地端子15A、15B连接。
尤其是,无源2端子回路CM1C、CM1D共用分割压凸接地极9B~9D,因此为并联连接,所以相比无源2端子回路CM1A、CM1B,其电感值设定的较大。
在如上结构中,即使将分割压凸接地极9A~9D分割得更多,通过使得与这些分割压凸接地极9A~9D连接的无源2端子回路CM1A~CM1D具有多个电感值,这样可形成多个共振频率,由此可得到具有很宽带宽范围的共模信号衰减带宽区域。
而且,通过让电感值变大,可以在各个共振频率处得到更大的衰减效果,并且还有可能将共模信号衰减带宽区域向低频率方向拓展。利用阻抗使得共振回路的“Q”值下降,由此能够在更广的频率范围区域内获得稳定的共模信号衰减特性。
结果是,根据如上结构,如图8Scc21所示,在大约3~13GHz带宽区域中,可得到10dB以上的共模信号衰减效果。
图9是针对具有如图8所示通过特性Scc21的共模过滤器F,示出了相对于输入至该共模过滤器F的共模信号电力,其通过电力、反射电力以及吸收电力的比例,与图6相同,其中示出产生了阻抗导致的共模电力吸收。
在如上说明中,本申请所述的共模过滤器F是以被当作分布常数型差动传输线路的微型带状传输线式分布常数型差动传输线路为例来进行说明的。
可是,本申请的共模过滤器F的结构中使用了如下线路:一对导电线路通过电介质按照上下方向与接地极面对面形成的分布常数型差动传输线路,也即微型带状传输线式分布常数型差动传输线路。
接着,对使用微型带状传输线式分布常数型差动导电线路作为本申请所述的共模过滤器F的结构进行说明。
图10是示出使用了微型带状传输线式分布常数型差动导电线路的本申请共模过滤器F的分解斜视图。
图10中,与图1一样在电介质层3A的下方配置有与图1中相同的电介质层3B。
电介质层3B中在同一个单面(图10中的上表面)上,按照导电线路1A、1B的输入输出方向进行横切,形成与图7中类似的细长分割压凸接地极9E、9F、9G、9H,它们彼此靠近且保持一定间距,还相互平行。
在各个分割压凸接地极9E~9H的两个端部通过阻抗所构成的无源2端子回路CM1E与输入侧接地端子13A、13B连接,输出侧分割压凸接地极9H的两个端部与输出侧接地端子15A、15B连接。
在电介质层3A上方,在电介质层3A和与其相同的电介质层3C之间还配置有电介质层3D,该电介质层3D由与电介质层3A同样材料同样形状的电解质基板构成。
电介质层3D的单面(图10中的上表面)上,按照到导电线路1A、1B的输入输出方向进行横切,形成例如呈正交延伸状的细长分割压凸接地极19E、19F、19G、19H,它们彼此靠近且保持一定间距,还相互平行。各个分割压凸接地极19E~19H与分割压凸接地极9E~9H具有同样相撞,而且他们形成于相重叠的位置上。
在各个分割压凸接地极19E~19H的两个端部处,在邻接的分割压凸接地极19E~19H之间连接有无源2端子回路CM2E,该无源2端子回路由通过印刷等方式形成的阻抗(例如50Ω)构成。
输入侧分割压凸接地极19E通过由阻抗构成的无源2端子回路CM2E与输入侧接地端子13A、13B连接,输出侧分割压凸接地极19H的两个端部与输出侧接地端子15A、15B连接。
而且,彼此不同的电介质层3A、3B、3D、3C按照彼此重叠的方式一体化为芯片状。
电介质层3A、3B、3C、3D上形成的输入输出端子5A、5B、7A、7B、输入输出侧接地端子13A、13B、15A、15B在电介质层3A~3D重叠一体化为芯片状的同时,也同样被一体化。
而且,图10的结构中,电介质层3A、分割压凸接地极9E~9H、无源2端子回路CM1E分别作为第1电介质层、第1分割压凸接地极、第1无源2端子回路工作;电介质层3D、分割压凸接地极19E~19H、无源2端子回路CM2E分别作为第2电介质层、第2分割压凸接地极(第2压凸接地极)、第2无源2端子回路工作。
该图10所示结构中,输入侧和输出侧的分割压凸接地极9E、9H、19E、19H通过无源2端子回路CM1E、CM2E与外部接地极连接的同时,邻接的分割压凸接地极9E~9H、19E~19H之间也与无源2端子回路CM1E、CM2E连接。
图11示出了差动导电线路具有100ps延迟时间的如图10所示共模过滤器F的特性,Sdd21示出了差动信号通过特性,Scc21示出了共模信号通过特性。由此可见,两个特性都充分具备作为共模过滤器F的特性。
而且,在共模过滤器F中,输入的共模电力的大部分在无源2端子回路CM1E、CM2E中被吸收了,为了得到共模信号衰减特性,可利用回路所具有的共振,而且,对于无源2端子回路CM1E、CM2E的阻抗值为50Ω,总计20个阻抗的情况而言,能量得到吸收,得到了很好效果。因此,如图12所示,可得到良好的分布特性。
此外,如果将无源2端子回路CM1E、CM2E视为50Ω阻抗,则配备了总计20个阻抗,虽然配备了这么多,但它们是通过阻抗体涂层方式用印刷工序形成的,与电介质层3B、3D形状相同,所以就生产而言是非常方便的。
而且,无源2端子回路CM1、CM2阻抗的离散对特性的影响非常小,因此类似阻抗值调整等步骤也是没必要的。
虽未图示,在图10的结构中,利用第1分割压凸接地极9E~9H和第1无源2端子回路CM1E来发挥共模过滤器F的作用,即使第2分割压凸接地极19E~19H不与无源2端子回路CM2E连接或者第2分割压凸接地极19E~19H不分割,也能保持作为共模过滤器F工作,只是其特性稍稍劣化。
此时,第2压凸接地极仅能当作一个可对差动信号进行阻抗匹配用的接地极来工作,共模过滤器F的功能主要通过第1分割压凸接地极9E~9H来保持。
而且,虽然省略了图示,但是在同样的结构中,如果分割压凸接地极9E~9H中的任何一个均不与无源2端子回路CM1E连接,且分割压凸接地极19E~19H中的任何一个也不与无源2端子回路CM2E连接,在此状态下,也就是第1分割压凸接地极和第2分割压凸接地极均为不完全的结构,也可保持作为共模过滤器F来工作,只是特性劣化。即使所有的分割压凸接地极均不与无源2端子回路连接也可。
上述共模过滤器F中,是以利用矩形来回折返状线路形成导电线路1A、1B的微型带状传输线式或带状传输线式的方案来进行说明的。可是,本申请的共模过滤器F也可以是在导电线路中使用了螺旋形状的分布常数型线路的方案。
因此,接着对使用了螺旋形状分布常数型差动导电线路作为本申请所述共模过滤器的结构进行说明。
图13是示出使用了螺旋形状分布常数型差动导电线路的本申请共模过滤器F的分解斜视图。
图13的结构是在图10所示带状传输线式结构的基础上,在电介质层3A和电介质层3D之间,除了电介质层3A之外又插入了一个电介质层3E,该电介质层3E由与电介质层3A相同的电介质层形成的电介质基板所构成。
而且,在电介质层3A上螺旋状的导电线路21A、21B以及在电介质层3E上螺旋状的导电线路23A、23B是利用印刷等方法形成的。
螺旋状的导电线路21A、21B、23A、23B是在横切分割压凸接地极9E~9H以及19E~19H的方向上配置有多列,且单位螺旋线圈之间稍微保持一些间距,其分别由独立的单位螺旋线圈和邻接的串联连接的成对单位螺旋线圈构成。
导电线路21A中单位螺旋的中心部和导电线路23A中单位螺旋的中心部之间,以及导电线路21B中单位螺旋的中心部和导电线路23B中单位螺旋的中心部之间,利用通路(via)25A、25B连接,形成联合螺旋线圈。
换句话说,螺旋状的导电线路21A、23A的单位螺旋线圈在输入输出端子5A、7A之间彼此串联连接,螺旋状的导电线路21B、23B的单位螺旋线圈在输入输出端子5B、7B之间彼此串联连接。
距输入端子5A、5B最近的联合螺旋线圈,其尺寸保持在可容纳于分割压凸接地极9E、19E的范围之内,其分布电容由分割压凸接地极9E、19E上下包夹而形成。如此,虽然电感是集中常量,但由于电容是分布常量,故而形成分布常数型线路。
分割压凸接地极9F和19F之间,9G和19G之间以及9H和19H之间同样包夹有联合螺旋线圈。
而且,分割压凸接地极9E和19E之间、9F和19F之间、9G和19G之间以及9H和19H之间,在避开导电线路21A、21B、23A、23B的部位通过通路25C、25D相互连接。
图14是图13所示共模过滤器F其延迟时间设定为大约200ps时的差动信号通过特性Sdd21以及共模信号通过特性Scc21。无源2端子回路CM1E为50Ω,CM2E为100Ω。
与图10的结构相比,一旦增加延迟时间,也就增加了共模信号的复合串联共振回路的时间常数,因此使共模信号衰减频率带宽区域就向低的方向转移了,显示出的结果是,该方案成为了一个可在3GHz附近开始的带宽区域处使用的共模过滤器。
图15示出了输入至图13所示共模过滤器F的共模电力的分布特性。根据该图可见,本申请结构在11GHz附近处增加了部分反射电力,可实现较良好的电力吸收效果。
如上所述,本申请的实施例中为了说明方便,是以输入侧接地端子13A、13B与输入端子5A、5AB并排配置,输出侧接地端子15A、15B也与输出端子7A、7B并排配置的方式为例来进行说明的。
然而,共模过滤器F是一种电子产品,在将其用作小型电子设备时,有更进一步的要求,相对于图1举例示出的产品而言,要将其进一步小型化。
此时,四方形的芯片部件的一边仅配置输入端子5A、5B,其对边上仅配置输出端子7A、7B,在未配置输入输出端子5A、5B、7A、7B的边和底面上,将输入输出侧接地端子13A、13B、15A、15B集中在一块儿,把他们作为共通端子来配置。此时,输入输出侧接地端子13A、13B、15A、15B也可成为一个整体。
而且,虽然本申请共模过滤器F使用了螺旋形状的分布常数型差动传输线路,但是使用了带状传输线式或微型带状传输线式分布常数型差动传输线路的结构也可类似的与上述结构进行各种组合。
另外,分割压凸接地极9A~19H中,邻接的全部或者一部分之间也可与无源2端子回路CM1A~CM2E连接。
在以上实施例中,一个共模过滤器F中使用的多个无源2端子回路CM1A~CM2E既可以是全部由同种类的无源元件形成,也可以是由阻抗和电感的组合来形成。
换句话说,如下各图分别举例示出了不同的实施例情况,图1的结构是使用了4个短路线路或者4个阻抗、图7的结构是使用了4个电感和8个阻抗,图10以及图13是使用了20个阻抗。
不过,本申请中,1个共模过滤器F中的无源2端子回路CM1A~CM2E也可以是电感、短路线路、电容、阻抗任意组合而成。
而且,本申请的共模过滤器F不仅可以是单独部件也可以是与其他功能部件一起组合而成的结构。
例如,在作为电子产品的差动传输线路中应用了本申请共模过滤器F的情况下,如果差动传输线路的延迟时间在共模过滤器F的必需延迟时间之上,则需要将其数量根据所需长度而确定的分割压凸接地极与无源2端子回路连接,剩下的部分分割压凸接地极不与无源2端子回路连接。
此外,本申请的分布常数型差动传输线路具有面对置状的分割压凸接地极,其中的分割压凸接地极由一对导电线路包夹电介质层形成,在本申请中仅用微型带状传输线式、带状传输线式以及螺旋线路式的3种实施例来进行了说明。
不过,基于本申请的理论技术思想,一对导电线路的截面形状并非一定要是并排置于同一平面内的平面矩形,而且一对导电线路包夹电介质的面对置接地极也不一定要是平面。
例如,用绝缘物作为电介质覆盖扭曲成对的绝缘披覆导线,其周边用作为接地极的导体圆状覆盖,虽然它们有很多,且彼此不接触的连续排列,但是这些接地极也可实现分割压凸接地极的作用,由此实现了本发明的技术效果。
而且,本申请中,一对导电线路是按照其具有同样延迟时间的情况来进行分析的,但是导电线路具有一定延迟时间差也是可行的。如此,在差动信号之间产生相位差时,通过共模过滤器F可以在得到共模信号衰减效果的同时实现对相位差的补正。

Claims (15)

1.一种共模过滤器,其特征在于具备:
形成在第1电介质层上的传输差动信号的一对导电线路;
与上述导电线路一起相对于上述差动信号形成分布常数型差动传输线路的多个第1分割压凸接地极,该分割压凸接地极独立于外部接地电位,隔着上述第1电介质层与上述导电线路面对置,且在上述导电线路的长度方向上分割为多个,
在这些第1分割压凸接地极中,至少位于输入侧或者输出侧的第1分割压凸接地极与上述外部电位之间连接了第1无源2端子回路。
2.如权利要求1所述的共模过滤器,其特征在于:上述第1分割压凸接地极是上述输入侧和输出侧的一对。
3.如权利要求1所述的共模过滤器,其特征在于:形成了3个以上上述第1分割压凸接地极。
4.如权利要求2或者权利要求3所述的共模过滤器,其特征在于:在上述第1分割压凸接地极中,在邻接的全部或者一部分上述分割压凸接地极之间也连接有上述第1无源2端子回路。
5.如权利要求3所述的共模过滤器,其特征在于:邻接的多个上述第1分割压凸接地极连接至共通的上述第1无源2端子回路。
6.如权利要求1所述的共模过滤器,其特征在于:上述导电线路是矩形导电线路。
7.如权利要求1所述的共模过滤器,其特征在于:上述导电线路是螺旋状的导电线路。
8.如权利要求1所述的共模过滤器,其特征在于:上述导电线路形成于作为上述第1电介质层的电介质基板上,上述第1分割压凸接地极形成于与上述电介质基板不同的另一电介质基板上,这些不同的上述电介质基板一体化为叠层结构。
9.如权利要求1所述的共模过滤器,其特征在于:还具有形成上述分布常数型差动传输线路的第2压凸接地极,该第2压凸接地极独立于上述外部接地电位,隔着第2电介质层与上述导电线路面对置。
10.如权利要求9所述的共模过滤器,其特征在于:还具有连接在上述第2压凸接地极和上述外部接地电位之间的第2无源2端子回路。
11.如权利要求9所述的共模过滤器,其特征在于:上述第2压凸接地极沿着上述导电线路的上述长度方向分割成多个,其中至少输入侧或者输出侧的第2分割压凸接地极与上述外部电位之间连接有第2无源2端子回路。
12.如权利要求11所述的共模过滤器,其特征在于:上述第2分割压凸接地极中,邻接的全部或者一部分上述分割压凸接地极之间也与上述第2无源2端子回路连接。
13.如权利要求9所述的共模过滤器,其特征在于:上述导电线路形成于作为上述第1电介质层的电介质基板上,上述第1分割压凸接地极形成于与上述电介质基板不同的另一电介质基板上,第2压凸接地极形成在于作为上述第2电介质层的电介质基板上,这些不同的上述电介质基板一体化为叠层结构。
14.如权利要求9所述的共模过滤器,其特征在于:上述第1和第2无源2端子回路是短路线路。
15.如权利要求9所述的共模过滤器,其特征在于:上述第1和第2无源2端子回路中的1个以上无源元件是电感、电容、阻抗或它们的组合。
CN201080020817.5A 2009-07-27 2010-07-21 共模过滤器 Active CN102422533B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-174199 2009-07-27
JP2009174199 2009-07-27
PCT/JP2010/062208 WO2011013543A1 (ja) 2009-07-27 2010-07-21 コモンモードフィルタ

Publications (2)

Publication Number Publication Date
CN102422533A CN102422533A (zh) 2012-04-18
CN102422533B true CN102422533B (zh) 2014-09-03

Family

ID=43529202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080020817.5A Active CN102422533B (zh) 2009-07-27 2010-07-21 共模过滤器

Country Status (5)

Country Link
US (1) US8922303B2 (zh)
EP (1) EP2405573A4 (zh)
JP (1) JP5386586B2 (zh)
CN (1) CN102422533B (zh)
WO (1) WO2011013543A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106849896A (zh) * 2017-01-22 2017-06-13 合肥联宝信息技术有限公司 一种滤波器件和电子设备

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9351404B2 (en) * 2010-11-24 2016-05-24 Hitachi Metals, Ltd. Electronic device
JP6282388B2 (ja) * 2011-10-24 2018-02-21 デクセリアルズ株式会社 静電容量素子、及び共振回路
US9219463B2 (en) * 2013-02-06 2015-12-22 Intel Corporation Hybrid common mode choke
CN106233634A (zh) 2014-04-16 2016-12-14 莱尼电缆控股有限公司 用于对差分数据信号进行信号传递的设备和方法
EP3151428A4 (en) * 2014-05-27 2018-03-28 Matsue Elmec Corporation Common mode filter
TWI562536B (en) 2014-09-30 2016-12-11 Wistron Corp Common mode filter
US9571059B2 (en) * 2015-03-28 2017-02-14 Intel Corporation Parallel via to improve the impedance match for embedded common mode filter design
KR101823236B1 (ko) * 2016-04-22 2018-01-29 삼성전기주식회사 공통 모드 필터
US10749494B2 (en) 2016-08-03 2020-08-18 Mitsubishi Electric Corporation Noise filter circuit
US10212806B2 (en) 2017-01-09 2019-02-19 Laird Technologies, Inc. Absorber assemblies having a dielectric spacer, and corresponding methods of assembly
JP6845540B2 (ja) * 2017-05-17 2021-03-17 国立大学法人信州大学 単層薄膜コモンモードフィルタ
JP2019096710A (ja) * 2017-11-22 2019-06-20 パナソニックIpマネジメント株式会社 コモンモードフィルタ実装基板
CN114976609B (zh) * 2021-02-26 2024-04-12 华为技术有限公司 一种印刷电路板及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318687A (ja) * 2002-02-22 2003-11-07 Murata Mfg Co Ltd ノイズフィルター
CN1622233A (zh) * 2003-11-28 2005-06-01 Tdk株式会社 薄膜共模滤波器和薄膜共模滤波器阵列
CN200979830Y (zh) * 2007-01-26 2007-11-21 华中科技大学 片式低温共烧陶瓷式共模滤波器
CN201063588Y (zh) * 2007-04-29 2008-05-21 深圳市麦捷微电子科技股份有限公司 片式共模滤波器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2564917B2 (ja) 1988-04-20 1996-12-18 株式会社村田製作所 ノイズフィルタ
JP3073028B2 (ja) 1989-12-25 2000-08-07 毅 池田 Lcノイズフィルタおよびその製造方法
US5126707A (en) 1989-12-25 1992-06-30 Takeshi Ikeda Laminated lc element and method for manufacturing the same
JP2817487B2 (ja) * 1991-12-09 1998-10-30 株式会社村田製作所 チップ型方向性結合器
JPH0568102U (ja) * 1992-02-18 1993-09-10 株式会社東芝 積層基板
JPH06224045A (ja) 1993-01-28 1994-08-12 Soshin Denki Kk Lc複合素子
JP3000998B1 (ja) 1998-08-12 2000-01-17 株式会社村田製作所 差動伝送線路用コモンモードチョークコイル
JP2000286618A (ja) * 1999-03-30 2000-10-13 Murata Mfg Co Ltd ディレイライン
US6765450B2 (en) * 2002-06-28 2004-07-20 Texas Instruments Incorporated Common mode rejection in differential pairs using slotted ground planes
WO2006106767A1 (ja) * 2005-03-30 2006-10-12 Matsushita Electric Industrial Co., Ltd. 伝送線路対及び伝送線路群
TWI350717B (en) * 2007-09-20 2011-10-11 Compal Electronics Inc Layout of circuit board
TWI407461B (zh) * 2009-08-10 2013-09-01 Univ Nat Taiwan 共模雜訊濾波電路、共模雜訊濾波元件及共模雜訊濾波結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318687A (ja) * 2002-02-22 2003-11-07 Murata Mfg Co Ltd ノイズフィルター
CN1622233A (zh) * 2003-11-28 2005-06-01 Tdk株式会社 薄膜共模滤波器和薄膜共模滤波器阵列
CN200979830Y (zh) * 2007-01-26 2007-11-21 华中科技大学 片式低温共烧陶瓷式共模滤波器
CN201063588Y (zh) * 2007-04-29 2008-05-21 深圳市麦捷微电子科技股份有限公司 片式共模滤波器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106849896A (zh) * 2017-01-22 2017-06-13 合肥联宝信息技术有限公司 一种滤波器件和电子设备

Also Published As

Publication number Publication date
WO2011013543A1 (ja) 2011-02-03
CN102422533A (zh) 2012-04-18
US20110279197A1 (en) 2011-11-17
JP5386586B2 (ja) 2014-01-15
US8922303B2 (en) 2014-12-30
EP2405573A1 (en) 2012-01-11
JPWO2011013543A1 (ja) 2013-01-07
EP2405573A4 (en) 2014-04-30

Similar Documents

Publication Publication Date Title
CN102422533B (zh) 共模过滤器
JP5393786B2 (ja) コモンモードフィルタ
CN106410336B (zh) 一种堆叠式三阶基片集成波导滤波器
CN104348442B (zh) 高频模块
US8314663B2 (en) Directional coupler
US10050597B2 (en) Time delay filters
JP4508192B2 (ja) 2ポート型アイソレータ及び通信装置
US20130300518A1 (en) Directional coupler
US9035717B2 (en) Balun transformer
US20060103484A1 (en) Balun with localized components
CN104362997A (zh) LTCC微型内置电阻1.8GHz功分器
JP4197032B2 (ja) 2ポート型非可逆回路素子及び通信装置
CN104953225B (zh) 一种具有滤波功能的平衡式分支线耦合器
US9413324B2 (en) Electronic component
JP5804076B2 (ja) Lcフィルタ回路及び高周波モジュール
JP4345680B2 (ja) 2ポート型非可逆回路素子及び通信装置
JP2006050543A (ja) 非可逆回路素子
US6335663B1 (en) Multiplexer/branching filter
US6819198B2 (en) Nonreciprocal circuit device and high-frequency circuit apparatus
WO2022209278A1 (ja) 誘電体フィルタ
CN110492209B (zh) 一种基于多层lcp电路技术的自封装超宽带平衡滤波器
JP2014135674A (ja) コモンモードフィルタ
JPH1197962A (ja) 高周波部品
JP2002271109A (ja) 積層デュプレクサ素子
JP5136322B2 (ja) 非可逆回路素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MATSUE ELMEC CORP.

Free format text: FORMER OWNER: ELMEC CORP.

Effective date: 20140307

TA01 Transfer of patent application right

Effective date of registration: 20140307

Address after: Shimane Prefecture, Japan, Songjiang City

Applicant after: Matsue Elmec Corp.

Address before: Kawasaki, Kanagawa, Japan

Applicant before: ELMEC Corp.

TA01 Transfer of patent application right
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170914

Address after: Kawasaki, Kanagawa, Japan

Patentee after: ELMEC Corp.

Address before: Shimane Prefecture, Japan, Songjiang City

Patentee before: Matsue Elmec Corp.

TR01 Transfer of patent right