JP2000286618A

JP2000286618A - ディレイライン

Info

Publication number: JP2000286618A
Application number: JP8836299A
Authority: JP
Inventors: Mitsuhiro Matsumoto; 充弘松本; 憲雄 ▲吉▼田; Norio Yoshida; Makoto Tochigi; 誠栃木; Teruhisa Tsuru; 輝久鶴
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1999-03-30
Filing date: 1999-03-30
Publication date: 2000-10-13

Abstract

(57)【要約】【課題】所望の周波数範囲が低周波領域でも小型化が
可能なディレイラインを提供する。【解決手段】ディレイライン１０は、酸化マグネシウ
ム、シリカを主成分とする誘電材料（比誘電率εｒ：約
６．０）からなる矩形状の誘電体層１１１〜１１５のう
ち、誘電体層１１１を最上層とし、その下に以下の順
で、上面に接地導体１８１が形成された誘電体層１１２
と、上面に略Ｌ字状の伝送線路導体１７１が形成された
誘電体層１１３と、上面に略Ｌ字状の伝送線路導体１７
２が形成された誘電体層１１４と、上面に接地導体１８
２が形成された誘電体層１１５とが積層された積層体１
１を備える。また、積層体１１の側面及び上下面部分に
は、伝送線路導体１７１，１７２の一端及び接地導体１
８１，１８２の一部が接続される入力端子１２、出力端
子１３及びグランド端子１４，１５が形成される。この
際、伝送線路導体１７１，１７２の他端がビアホール導
体１９で接続されることにより伝送線路１６が形成され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディレイラインに
関し、特に、コンピュータや計測器等において信号伝達
を遅延させるために用いるディレイラインに関する。

【０００２】

【従来の技術】図８は、従来のディレイラインの上面図
である。ディレイライン５０は、誘電体基板５１の表面
にミアンダ状に折り曲げて蛇行させた信号線路用の伝送
線路５２が、誘電体基板５１の裏面のほぼ全面に接地導
体（図示せず）がそれぞれ形成され、その接地導体にグ
ランド端子５３，５４が、伝送線路５２の両端に入力端
子５５、出力端子５６がそれぞれ接続された構成してい
る。また、伝送線路５２の全長を変えることで所望の遅
延時間を得ている。

【０００３】しかしながら、図８に示すようなディレイ
ライン５０のように、ミアンダ状の伝送線路を用いる場
合には、伝送線路間の結合のため、みかけの線路長は実
際の線路長よりも短くなる。その結果、所望の線路長を
得るためには、実際の線路長が長くなり、ディレイライ
ンが大型化するという問題があった。

【０００４】この問題点を解決するために、本出願人は
特開平１０−２２７０９号で遅延時間の第ｎ番目のピー
クの周波数を、使用する周波数範囲内に入るように、伝
送線路の対向する線路の長さを調整することにより、所
望の周波数範囲で、みかけの線路長が実際の線路長より
も長くなるディレイラインを提案した。

【０００５】図９は、本出願人が特開平１０−２２７０
９号で提案したディレイラインの分解斜視図である。デ
ィレイライン６０は、直方体状の積層体６１と、積層体
６１の側面と上下面部分に形成される入力端子６２、出
力端子６３及び２つのグランド端子６４，６５を備えて
なる。具体的には、酸化バリウム、酸化アルミニウム、
シリカを主成分とする誘電体層（比誘電率εｒ：約６．
０）からなる矩形状の誘電体層６１１〜６１４のうち、
誘電体層６１１を最上層とし、その下に以下の順で、上
面に接地導体６６１が形成された誘電体層６１２と、上
面にミアンダ状に折り曲げて蛇行させた伝送線路６７が
形成された誘電体層６１３と、上面に接地導体６６２が
形成された誘電体層６１４とが積層された積層体６１の
４箇所の側面及びこれに繋がる上下面部分に、入力端子
６２、出力端子６３及びグランド端子６４，６５が印刷
等により形成されたものを同時焼成して作製されてい
る。そして、誘電体層６１１〜６１４は、積層、圧着さ
れた後、焼成されると一体化する。そして、伝送線路６
７の両端部及び接地導体６６１，６６２の一部は、積層
体６１の側面に引き出され、入力端子６２、出力端子６
３及びグランド端子６４，６５に接続される。

【０００６】

【発明が解決しようとする課題】ところが、上記の従来
のディレイラインのように、遅延時間の第ｎ番目のピー
クの周波数を、使用する周波数範囲内に入るように、伝
送線路の対向する線路の長さを調整する場合には、使用
する周波数が低いと伝送線路の対向する線路の長さが長
くなり、低周波数用のディレイラインが大型化するとい
う問題があった。ちなみに、使用する周波数範囲の中心
周波数が１０ＧＨｚでは伝送線路の対向する線路の長さ
は３ｍｍ程度（比誘電率εｒが約６．０の場合）である
が、使用する周波数範囲の中心周波数が８００ＭＨｚで
は伝送線路の対向する線路の長さは３８ｍｍ程度と１０
ＧＨｚに比べ３５ｍｍも長くなる。

【０００７】本発明は、このような問題点を解決するた
めになされたものであり、所望の周波数範囲が低周波領
域でも小型化が可能なディレイラインを提供することを
目的とする。

【０００８】

【課題を解決するための手段】上述する問題点を解決す
るため本発明は、複数の誘電体層が積層された積層体
と、該積層体内に埋設された伝送線路と、該伝送線路及
び前記誘電体層を介して相対するように設けられた複数
の接地導体とを備え、前記伝送線路が前記積層体の積層
方向に積層された複数の伝送線路導体で構成され、か
つ、該複数の伝送線路導体のうち、隣り合う伝送線路導
体を伝播する高周波信号の進行方向が相互に異なる方向
になるように電気的に直列接続してなるディレイライン
であって、遅延時間の第ｎ番目のピークの周波数が、使
用する周波数範囲内に入るように、前記隣り合う伝送線
路導体の対向する長さを設定することを特徴とする。

【０００９】また、前記伝送線路導体が略スパイラル状
であることを特徴とする。

【００１０】また、前記伝送線路導体が略ミアンダ状で
あることを特徴とする。

【００１１】本発明のディレイラインによれば、遅延時
間の第ｎ番目のピークの周波数が、使用する周波数範囲
内に入るように、伝送線路を構成する積層体の積層方向
に積層された複数の伝送線路導体のうち、隣り合う伝送
線路導体の対向する長さを設定しているため、使用する
周波数範囲内で実測による遅延時間を計算による遅延時
間よりも長くすることができる。

【００１２】

【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図１は、本発明のディレイラインに係
る第１の実施例の斜視図である。ディレイライン１０
は、直方体状の積層体１１と、積層体１１の側面と上下
面部分に形成される入力端子１２、出力端子１３及び２
つのグランド端子１４，１５を備えてなる。

【００１３】図２は、図１のディレイラインを構成する
積層体の分解斜視図である。積層体１１は、酸化バリウ
ム、酸化アルミニウム、シリカを主成分とする誘電体セ
ラミックス（比誘電率εｒ：約６．０）からなる矩形状
の誘電体層１１１〜１１５を順次積層し、圧着した後、
８００〜１０００℃で一体焼成することにより得られ
る。

【００１４】誘電体層１１３，１１４の上面には、伝送
線路１６を構成する略Ｌ字状の伝送線路導体１７１，１
７２が形成される。また、誘電体層１１２，１１５の上
面には、略矩形状の接地導体１８１，１８２が形成され
る。

【００１５】そして、積層体１１の４箇所の側面及びこ
れに繋がる上下面部分には、入力端子１２、出力端子１
３及びグランド端子１４，１５が、印刷された導電ペー
ストを積層体１１と同時焼成することにより形成されて
いる。なお、これらの端子１２〜１５は積層体１１を焼
成した後に焼付けにより形成してもよい。

【００１６】また、誘電体層１１３，１１４の上面に形
成された伝送線路導体１７１，１７２の一端、及び誘電
体層１１２，１１５の上面に形成された接地導体１８
１，１８２の一部は、積層体１１の側面に引き出され、
入力端子１２、出力端子１３及びグランド端子１４，１
５にそれぞれ接続される。

【００１７】さらに、誘電体層１１３，１１４の上面の
伝送線路導体１７１，１７２は、それぞれ他端が伝送線
路導体１７１の他端に誘電体層１１３を貫通するように
設けられたビアホール導体１９により接続され、最終的
に伝送線路１６が形成される。これにより、積層体１１
の積層方向に隣り合う２つの伝送線路導体１７１，１７
２を伝播する高周波信号の進行方向（図中矢印）が互い
に異なる方向になるように電気的に接続されたことにな
る。

【００１８】図３は、図１のディレイラインのＩＩＩ−
ＩＩＩ矢視断面図である。図３において、Ａは伝送線路
１６を構成する伝送線路導体１７１，１７２の対向する
部分の線路の長さであり、また、接地導体１８１，１８
２間の距離は５３０μｍである。

【００１９】表１に伝送線路導体１７１，１７２の対向
する長さＡと、遅延時間の第１番目のピークの周波数ｆ
１、第２番目のピークの周波数ｆ２及び第３番目のピー
クの周波数ｆ３の関係の実測値を示す。この際、遅延時
間の実測値は、各対向する長さＡにおいて、周波数を変
化させながら、伝送線路１８の両端部が接続されている
入力端子１１、出力端子１２間の遅延時間を測定するこ
とにより求めた。

【００２０】

【表１】

【００２１】この結果から、最小２乗近似法にて、伝送
線路の対向する線路の長さＡと、遅延時間の第ｎ番目の
ピークの周波数ｆｎとの関係を求めると、

【００２２】

【数１】

【００２３】（ただし、Ｃｏ：光速、εｒ：誘電体層の
比誘電率）となることが解った。

【００２４】図４は、図１のディレイライン１０におい
て、伝送線路導体１７１，１７２の対向する長さＡを３
０．６ｍｍとした場合におけるディレイライン１０の遅
延時間の周波数依存性である。なお、図４において、破
線は、実際の線路長（６０．１２ｍｍ）より計算される
遅延時間である。

【００２５】この結果から、ピーク付近をみると、実測
による遅延時間、すなわち実測により得られた遅延時間
の方が、計算による遅延時間、すなわち実際の線路長よ
り計算される遅延時間よりも長いことが理解される。

【００２６】上述の第１の実施例のディレイラインによ
れば、遅延時間の第ｎ番目のピークの周波数ｆｎが、使
用する周波数範囲内に入るように、上記の（１）式を用
いて、伝送線路を構成する積層体の積層方向に隣り合う
伝送線路導体の対向する長さＡを設定しているため、使
用する周波数範囲内で実測による遅延時間を計算による
遅延時間よりも長くすることができる。

【００２７】従って、みかけの線路長が実際の線路長よ
りも長くなるため、同じ遅延時間を考えた場合には、実
際の線路長を短くすることができ、ディレイラインの小
型化が可能になる。

【００２８】また、伝送線路を構成する伝送線路導体を
積層体の積層方向に積層するため、低周波領域で使用す
る際に、伝送線路の全長が長くなっても、ディレイライ
ンの水平方向への大型化を防ぐことができる。

【００２９】さらに、伝送線路を構成する積層体の積層
方向に隣り合う伝送線路導体は、伝播する高周波信号の
進行方向が互いに異なる方向になるように電気的に接続
されるため、伝送線路のインダクタンス成分が抑制され
ることとなる。したがって、ディレイラインの遮断周波
数が高くなるため、高周波領域での特性劣化を防ぐこと
が可能となる。

【００３０】図５は、本発明のディレイラインに係る第
２の実施例の分解斜視図である。ディレイライン２０
は、誘電体層２１１〜２１５からなる直方体状の積層体
２１と、積層体２１の内部に形成される伝送線路２２を
構成する略スパイラル状の伝送線路導体２３１，２３２
及び略矩形状の接地導体２４１，２４２と、積層体２１
の側面と上下面部分に形成され、伝送線路２２を構成す
る伝送線路導体２３１，２３２の一端がそれぞれ接続さ
れる入力端子２５及び出力端子２６、並びに、接地導体
２４１，２４２の一部が接続される２つのグランド端子
２７，２８を備えてなる。

【００３１】なお、伝送線路導体２３１，２３２は、そ
の他端をビアホール導体２９により接続されて、伝送線
路２２が形成される。これにより、積層体２１の積層方
向に隣り合う２つの伝送線路導体２３１，２３２は、伝
播する高周波信号の進行方向（図中矢印）が互いに異な
る方向になるように電気的に接続されたことになる。

【００３２】図６は、図５のディレイラインの変形例の
分解斜視図である。ディレイライン３０は、第２の実施
例のディレイライン２０（図５）と比較して、１つの誘
電体層に２つの伝送線路を備え、複数段積重ねられる点
で異なる。

【００３３】直方体状の積層体（図示せず）は誘電体層
３１１〜３１８からなり、誘電体層３１２，３１５，３
１８には略矩形状の接地導体３４１〜３４３が形成され
る。また、誘電体層３１３には一端が接続された２つの
略スパイラル状の伝送線路導体３３１，３３２が、誘電
体層３１４には独立した２つの略スパイラル状の伝送線
路導体３３３，３３４が形成される。

【００３４】さらに、誘電体層３１６には独立した２つ
の略スパイラル状の伝送線路導体３３５，３３６が、誘
電体層３１７には独立した２つの略スパイラル状の伝送
線路導体３３７，３３８が形成される。

【００３５】また、誘電体層３１３上の伝送線路導体３
３１，３３２の他端、誘電体層３１４，３１６上の伝送
線路導体３３３〜３３６の一端には、誘電体層３１３，
３１４，３１６を貫通するようにビアホール導体３５が
設けられる。

【００３６】そして、伝送線路導体３３１〜３３８が、
伝送線路導体３３７、伝送線路導体３３５、伝送線路導
体３３３、伝送線路導体３３１、伝送線路導体３３２、
伝送線路導体３３４、伝送線路導体３３６、伝送線路導
体３３８の順にビアホール導体３５で接続することによ
り伝送線路（図示せず）が形成されることになる。

【００３７】なお、積層体の側面と上下面部分には、伝
送線路を構成する伝送線路導体３３７，３３８の一端が
それぞれ接続される入力端子３５及び出力端子３６、並
びに、接地導体３４１〜３４３の一部が接続される２つ
のグランド端子３７，３８が形成される。

【００３８】上述の第２の実施例のディレイラインによ
れば、伝送線路を構成する積層体の積層方向に積層され
た伝送線路導体が略スパイラル状であるため、低周波領
域で使用する際に、伝送線路導体の長さが長くなって
も、伝送線路導体の占有面積を小さくすることができ
る。したがって、ディレイラインの水平方向のさらなる
小型化を実現することが可能となる。

【００３９】また、変形例のように、複数段積重ねるこ
とにより伝送線路の全長を長くすることができるため、
遅延時間を長くすることが可能になる。ちなみに、３段
積重ねたときには８００ＭＨｚで９ｎｓｅｃの遅延時
間、５段積重ねたときには１．９６ＧＨｚで６ｎｓｅｃ
の遅延時間を得ることができた。

【００４０】図７は、本発明のディレイラインに係る第
３の実施例の分解斜視図である。ディレイライン４０
は、誘電体層４１１〜４１５からなる直方体状の積層体
４１と、積層体４１の内部に形成される伝送線路４２を
構成する略ミアンダ状の伝送線路導体４３１，４３２及
び略矩形状の接地導体４４１，４４２と、積層体４１の
側面と上下面部分に形成され、伝送線路４２を構成する
伝送線路導体４３１，４３２の一端がそれぞれ接続され
る入力端子４５及び出力端子４６、並びに、接地導体４
４１，４４２の一部が接続される２つのグランド端子４
７，４８を備えてなる。

【００４１】なお、伝送線路導体４３１，４３２は、そ
の他端をビアホール導体４９により接続されて、伝送線
路４２が形成される。これにより、積層体４１の積層方
向に隣り合う２つの伝送線路導体４７１，４７２は、伝
播する高周波信号の進行方向（図中矢印）が互いに異な
る方向になるように電気的に接続されたことになる。

【００４２】上述の第３の実施例のディレイラインによ
れば、伝送線路を構成する積層体の積層方向に積層され
た伝送線路導体が略ミアンダ状であるため、低周波領域
で使用する際に、伝送線路導体の長さが長くなっても、
伝送線路導体の占有面積を小さくすることができる。し
たがって、ディレイラインの水平方向のさらなる小型化
を実現することが可能となる。

【００４３】なお、第１乃至第３の実施例では、誘電体
層が酸化バリウム、酸化アルミニウム、シリカを主成分
とするセラミックの場合について説明したが、比誘電率
（εｒ）が１以上であれば何れの材料でもよく、例えば
酸化マグネシウム、シリカを主成分とするセラミックあ
るいはフッ素系樹脂等でも同様の効果が得られる。

【００４４】また、伝送線路及び接地導体が積層体の内
部に存在している場合について説明したが、誘電体層を
挟んで伝送線路及び接地導体が存在していればよく、接
地導体が積層体の表面に存在していてもよい。

【００４５】さらに、伝送線路を構成する伝送線路導体
の接続手段として、ビアホール導体を用いた場合につい
て説明したが、スルーホール導体あるいは積層体の側面
に形成した側面導体等でもよい。

【００４６】また、誘電体層に伝送線路を構成する伝送
線路導体を１つ形成する場合について説明したが、第２
の実施例の変形例のように２つあるいはそれ以上形成し
てもよい。

【００４７】さらに、第１及び第３の実施例では、１段
の場合について説明したが、第２の実施例の変形例よう
に複数段積重ねてもよい。また、第２の実施例の変形例
では、２段積重ねる場合について説明したが、３段以上
積重ねてもよい。これらの場合には、積重ねる段数に応
じて伝送線路の全長が長くなるため、遅延時間をより長
くすることができるようになる。

【００４８】

【発明の効果】請求項１のディレイラインによれば、遅
延時間の第ｎ番目のピークの周波数ｆｎが、使用する周
波数範囲内に入るように、上記の（１）式を用いて、伝
送線路を構成する積層体の積層方向に隣り合う伝送線路
導体の対向する長さＡを設定しているため、使用する周
波数範囲内で実測による遅延時間を計算による遅延時間
よりも長くすることができる。

【００４９】従って、みかけの線路長が実際の線路長よ
りも長くなるため、同じ遅延時間を考えた場合には、実
際の線路長を短くすることができ、ディレイラインの小
型化が可能になる。

【００５０】また、伝送線路を構成する伝送線路導体を
積層体の積層方向に積層するため、低周波領域で使用す
る際に、伝送線路の全長が長くなっても、ディレイライ
ンの水平方向への大型化を防ぐことができる。

【００５１】さらに、伝送線路を構成する積層体の積層
方向に隣り合う伝送線路導体は、伝播する高周波信号の
進行方向が互いに異なる方向になるように電気的に接続
されるため、伝送線路のインダクタンス成分が抑制され
ることとなる。したがって、ディレイラインの遮断周波
数が高くなるため、高周波領域での特性劣化を防ぐこと
が可能となる。

【００５２】請求項２及び請求項３のディレイラインに
よれば、伝送線路を構成する積層体の積層方向に積層さ
れた伝送線路導体が略ミアンダ状あるいは略スパイラル
状であるため、低周波領域で使用する際に、伝送線路導
体の長さが長くなっても、伝送線路導体の占有面積を小
さくすることができる。したがって、ディレイラインの
水平方向のさらなる小型化を実現することが可能とな
る。

【図面の簡単な説明】

【図１】本発明のディレイラインに係る第１の実施例の
斜視図である。

【図２】図１のディレイラインの分解斜視図である。

【図３】図１のディレイラインの断面図である。

【図４】図１のディレイラインにおいて隣り合う伝送線
路導体の対向する長さが３０．６ｍｍの場合における遅
延時間の周波数特性を示す図である。

【図５】本発明のディレイラインに係る第２の実施例の
分解斜視図である。

【図６】図５のディレイラインの変形例の分解斜視図で
ある。

【図７】本発明のディレイラインに係る第３の実施例の
分解斜視図である。

【図８】従来のディレイラインを示す正面図である。

【図９】従来の別のディレイラインを示す分解斜視図で
ある。

【符号の説明】

１０，２０，３０，４０ディレイライン１１，２１，４１積層体１１１〜１１５，２１１〜２１５，３１１〜３１８，４
１１〜４１５誘電体層１６，２２，４２伝送線路１７１，１７２，２３１，２３２，３３１〜３３８，４
３１，４３２伝送線路導体１８１，１８２，２４１，２４２，３４１〜３４３，４
４１，４４２接地導体Ａ伝送線路導体の対向する長さｆｎ遅延時間の第ｎ番目のピークの周波数

───────────────────────────────────────────────────── フロントページの続き (72)発明者鶴輝久京都府長岡京市天神二丁目26番10号株式会社村田製作所内

Claims

【特許請求の範囲】

【請求項１】複数の誘電体層が積層された積層体と、
該積層体内に埋設された伝送線路と、該伝送線路及び前
記誘電体層を介して相対するように設けられた複数の接
地導体とを備え、前記伝送線路が前記積層体の積層方向
に積層された複数の伝送線路導体で構成され、かつ、該
複数の伝送線路導体のうち、隣り合う伝送線路導体を伝
播する高周波信号の進行方向が相互に異なる方向になる
ように電気的に直列接続してなるディレイラインであっ
て、遅延時間の第ｎ番目のピークの周波数が、使用する周波
数範囲内に入るように、前記隣り合う伝送線路導体の対
向する長さを設定することを特徴とするディレイライ
ン。
【請求項２】前記伝送線路導体が略スパイラル状であ
ることを特徴とする請求項１に記載のディレイライン。
【請求項３】前記伝送線路導体が略ミアンダ状である
ことを特徴とする請求項１に記載のディレイライン。