WO2010021067A1 - カードホストｌｓｉを有するセット機器、およびカードホストｌｓｉ - Google Patents

カードホストｌｓｉを有するセット機器、およびカードホストｌｓｉ Download PDF

Info

Publication number
WO2010021067A1
WO2010021067A1 PCT/JP2009/000410 JP2009000410W WO2010021067A1 WO 2010021067 A1 WO2010021067 A1 WO 2010021067A1 JP 2009000410 W JP2009000410 W JP 2009000410W WO 2010021067 A1 WO2010021067 A1 WO 2010021067A1
Authority
WO
WIPO (PCT)
Prior art keywords
card
bus
card bus
host lsi
lsi
Prior art date
Application number
PCT/JP2009/000410
Other languages
English (en)
French (fr)
Inventor
平野雄久
藤原睦
笛浩一郎
伊藤理恵
塩見謙太郎
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN200980106233.7A priority Critical patent/CN101952813B/zh
Publication of WO2010021067A1 publication Critical patent/WO2010021067A1/ja
Priority to US12/861,569 priority patent/US8495268B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Definitions

  • the present invention relates to a set device having a function of controlling a removable card such as an SD card and a built-in module corresponding thereto.
  • Multimedia has begun to spread to portable devices, and mobile phone terminals and the like are equipped with slots for small card media such as SD cards and are often used as external storage media.
  • a card host LSI is connected to the outside of the microcomputer LSI in the mobile phone terminal, and the small card medium is accessed by the card host LSI.
  • the external communication terminals of the microcomputer LSI generally include a low-speed general-purpose port terminal that mainly performs serial communication and terminal control, and a high-speed IO bus terminal that mainly performs parallel communication.
  • the connection between the microcomputer LSI and the card host LSI is controlled using a higher-speed IO bus rather than a general-purpose port in order to realize high-speed data communication.
  • FIG. 14 is a diagram showing an example of the configuration of a set device using a conventional card host LSI.
  • a set device 500 shown in FIG. 14 includes a main microcomputer LSI 50, a card host LSI 501, and peripheral IO-LSIs 27a and 27b, and an SD card 110 can be attached and detached.
  • the peripheral IO-LSIs 27a and 27b and the card host LSI 501 are connected to the main microcomputer LSI 50 via the IO bus IB2.
  • the IO bus I / F 51 inside the main microcomputer LSI 50 functions as a master of the IO bus IB2, and the peripheral IO-LSIs 27a and 27b and the card host LSI 501 are slave devices of the IO bus IB2.
  • the card host LSI 501 includes an SD card host I / F 531 controlled by register settings from the IO bus IB2, and functions as a master of the card bus CB2 for SD cards.
  • the SD card host I / F 531 reads / writes data from / to the SD card 110 via the card bus CB2 under the control of the IO bus IB2.
  • FIG. 15 is a diagram showing a detailed configuration of the IO bus IB2.
  • the IO bus IB2 is a bus composed of a 7-bit address line, a 16-bit bidirectional data line, a write enable line, a read enable line, and a 1-bit chip select 1, 2, 3 each.
  • the IO bus I / F 51 in the main microcomputer LSI 50 outputs an address signal, a write enable signal, and a read enable signal to the card host LSI 501 and the peripheral IO-LSIs 27a and 27b that are slave devices. In addition, bidirectional data communication is performed with the slave device selected by the chip select 1, 2, 3. Each of the card host LSI 501 and the peripheral IO-LSIs 27 a and 27 b outputs an interrupt signal to the main microcomputer LSI 50.
  • FIG. 16 is a diagram showing a detailed configuration of the card bus CB2.
  • the card bus CB2 is a bus composed of a 1-bit bidirectional command line, a 4-bit bidirectional data line, and a 1-bit clock line.
  • the SD card host I / F 531 in the card host LSI 501 outputs a clock to the SD card 110. Further, commands and data are transmitted and received in synchronization with this clock.
  • the set device 500 corresponds to a small card medium such as an SD card.
  • a small card medium such as an SD card.
  • sets such as popular machines, intermediate machines, and high-end machines have been diversified due to conflicting demands such as multifunctionalization, small size, light weight, and low price, and peripheral functions according to the set have been selected It is installed.
  • small card media have come to be standardly installed in popular mobile phone terminals from popular machines to high-end machines as backup media for telephone books and mails.
  • the bandwidth of the IO bus connecting the microcomputer module and the card host LSI becomes a restriction on the access speed to the small card medium, which is the limit of high-speed data transfer.
  • the data bit width of the IO bus is expanded.
  • peripheral LSIs for example, USB-LSIs and memories
  • a main microcomputer having no free space on the IO bus cannot connect a plurality of card host LSIs.
  • the load capacity of the IO bus increases, the delay of the bus line increases, and the throughput of the bus decreases.
  • an object of the present invention is to realize high-speed data transfer to a removable card or the like as a set device having a card host LSI without hindering reduction in size and weight.
  • the present invention provides the predetermined card bus specification as a set device having a function of controlling at least one of a removable card corresponding to the predetermined card bus specification and an embedded module corresponding to the predetermined card bus specification.
  • a microcomputer module having a master function of the card, a card host LSI having a master function and a slave function of the predetermined card bus specification, and the microcomputer module and the card host LSI complying with the predetermined card bus specification.
  • a first card bus for connection and a second card bus that conforms to the predetermined card bus specification and connects the card host LSI and the removable card or built-in module. It is.
  • the card host LSI and the removable card or embedded module corresponding to a predetermined card bus specification are connected by a card bus conforming to the predetermined card bus specification.
  • the microcomputer module and the card host LSI are also connected by a card bus conforming to the predetermined card bus specification. That is, the microcomputer module and the card host LSI, which are conventionally connected by the IO bus, are connected by the card bus.
  • This enables high-speed access to the removable card or the embedded module without depending on the performance (load capacity, bandwidth, access speed) of the IO bus. That is, high-speed data transfer can be realized without hindering the reduction in size and weight of the set device.
  • the card host LSI can be connected by the card bus, so that a removable card or an embedded module can be used. Further, since the card bus usually has fewer signal lines than the IO bus, the number of terminals of the card host LSI can be reduced by using the card bus.
  • the card host LSI includes a bus switch, and the bus switch uses a master function of the card host LSI as a master function of the second card bus; It is preferable that the second mode using the master function of the microcomputer module as the master function of the second card bus can be switched according to a card bus command from the microcomputer module.
  • a second card host LSI having a master function and a slave function of the predetermined card bus specification, and conforming to the predetermined card bus specification, the card host LSI It is preferable that a third card bus for connecting the second card host LSI is provided.
  • the second card host LSI can be used as a repeater, so that the physical distance between the microcomputer module and the removable card can be extended. Therefore, the conventional problem that the wiring length to the removable card or the like cannot be increased due to the restriction on the load capacity (data delay time) of the card bus can be solved.
  • the first card bus has a command line and a data line
  • the microcomputer module is in the card host LSI via the first card bus.
  • the control flag, the register address, and the write or read data are made into a frame of a predetermined number of bits, and this frame is continuously transmitted on the data line of the first card bus.
  • At least one of the data formats of the frame is provided with a stuff bit between the control flag and the register address.
  • the stuff bit can be used not only for flag extension but also for address bit extension, so that both future flag extension and address extension can be supported.
  • At least one of the data formats of the frame is preferably provided with an end flag indicating whether or not the frame is the last frame in the current command. This end flag eliminates the need to preliminarily specify the number of frames to be set. Therefore, the register setting command can be completed with a simple circuit and a small load on the microcomputer module.
  • At least one of the data formats of the frame is preferably provided with a debug flag indicating whether or not to store the data log of the frame. This makes it possible to select a necessary frame and take an access log, which is particularly effective for debugging during development, for example.
  • At least one of the data formats of the frame includes a source address, bit width information, and a destination address, and when the bit width information is “0”, the data of the source address is used as the destination address. It is preferable to indicate the function of copying. As a result, the flag information bits can be used efficiently.
  • the card host LSI has a master function for a plurality of card buses, and includes a plurality of registers respectively corresponding to the card buses, and at least one of the data formats of the frame is a write It is preferable that a selection flag for selecting all or a part of the plurality of registers is provided as the register for performing the above.
  • a command such as reset can be issued to a plurality of cards at the same time, and the initialization time can be shortened.
  • the frame is preferably composed of 2 N bits (N is a natural number).
  • the card host LSI may be configured such that the clock input through the first card bus is output through the second card bus in the signal path.
  • Inversion means for inverting the clock is preferably provided.
  • the set device in addition to the first card bus, the set device includes a third card bus for connecting the microcomputer module and the card host LSI. It is preferable to have a function of switching between control through the first card bus or control through the third card bus.
  • the card host LSI can support a plurality of the second card buses, and each of the second card buses is individually controlled via the first card bus, Alternatively, it is preferable to have a function of switching whether to be controlled via the third card bus.
  • the card host LSI may convert transfer data from the card host LSI in accordance with a card bus command from the microcomputer module.
  • the present invention also relates to a card host LSI used in a set device having a function of controlling at least one of a removable card corresponding to a predetermined card bus specification and an embedded module corresponding to the predetermined card bus specification.
  • the first card bus has a master function and a slave function of the predetermined card bus specification, conforms to the predetermined card bus specification, and can be connected to the first card bus for connecting to the microcomputer module.
  • the second card bus for connecting to the removable card or the built-in module conforms to the predetermined card bus specification and is configured to be connectable.
  • the card host LSI includes a bus switch, and the bus switch uses the master function of the card host LSI as the master function of the second card bus, and the second mode.
  • the second mode using the master function of the microcomputer module connected via the first card bus as the master function of the card bus according to the card bus command input via the first card bus Therefore, it is preferable to be configured to be switchable.
  • the transfer data from the card host LSI is converted in accordance with a card bus command input via the first card bus.
  • the card host LSI inverts the clock in the signal path until the clock input via the first card bus is output via the second card bus. It is preferable to provide the reversing means.
  • the card host LSI is configured such that a third card bus for connecting to the microcomputer module can be connected separately from the first card bus. It is preferable to have a function of switching between being controlled via a bus or being controlled via the third card bus.
  • the present invention provides the predetermined card as a set device having a function of controlling at least one of a removable card corresponding to a predetermined card bus specification and an embedded module corresponding to the predetermined card bus specification.
  • a microcomputer module having a master function of a bus specification, a card host LSI having a master function and a slave function of the predetermined card bus specification, a slave function of the predetermined card bus specification, a communication device, and a storage device
  • a peripheral device that is either a GPS device or an imaging device, a first card bus that conforms to the predetermined card bus specification, and connects the microcomputer module and the card host LSI; and the predetermined device Compliant with the card bus specifications of Wherein the serial microcomputer module is obtained and a second card bus for connecting the peripheral device.
  • the microcomputer module and the card host LSI are connected by a card bus conforming to a predetermined card bus specification. That is, the microcomputer module and the card host LSI, which are conventionally connected by the IO bus, are connected by the card bus.
  • This enables high-speed access to the removable card or the embedded module without depending on the performance (load capacity, bandwidth, access speed) of the IO bus. That is, high-speed data transfer can be realized without hindering the reduction in size and weight of the set device.
  • a peripheral device which is any one of a communication device, a storage device, a GPS device, and an imaging device, and the microcomputer module are also connected by a card bus conforming to a predetermined card bus specification. That is, not only a removable card but also peripheral functions such as USB can be controlled by the card bus.
  • the microcomputer module has no IO bus or no free space
  • a removable card or an embedded module can be used by the card bus, and a peripheral function can be used by the card bus.
  • the card bus usually has fewer signal lines than the IO bus, the number of terminals of the card host LSI can be reduced by using the card bus.
  • the card bus for connecting the microcomputer module to the card host LSI or peripheral device, the versatility of the microcomputer module can be obtained. This makes it easy to expand the functions of each of the popular, intermediate and high-end machines.
  • peripherals such as memory (for example, 27a and 27b in FIG. 14) are built in the microcomputer module or the peripheral and the microcomputer module are in the same package in order to further reduce the size and weight and reduce the price. It is assumed that it is realized in the form of a multi-chip module built in as a plurality of bare chips. In such a case, there is a possibility that the IO bus itself may disappear in the set device. On the other hand, in order to carry data between a stationary device such as a DVD recorder or between portable devices, it is considered that a small card media interface is provided as standard in a portable device such as a mobile phone terminal. The present invention has been conceived after considering such a future image.
  • the microcomputer module and the card host LSI are connected by the card bus, high-speed access to the removable card or the built-in module becomes possible. That is, high-speed data transfer can be realized without hindering the reduction in size and weight of the set device.
  • FIG. 1 is a configuration diagram of a set device according to Embodiment 1 of the present invention.
  • FIG. 2 is a diagram illustrating an example of a removable card and an embedded module.
  • FIG. 3 is a detailed configuration diagram of the card host LSI and its peripheral circuits in FIG.
  • FIG. 4 is a detailed configuration diagram of the bus switch and its peripheral circuits in FIG.
  • FIG. 5 is a diagram illustrating a command in the register through mode.
  • FIG. 6 is a diagram showing a command protocol in the register through mode, where (a) is a register setting command, (b) is a register read command, (c) is a buffer write / read command, and (d) is a mode setting command. is there.
  • 7A is a data format of a register setting command, FIG.
  • FIG. 7B is a read extended data format of a register setting command
  • FIG. 7C is a write extended data format of a register setting command.
  • FIG. 8 is a diagram showing a register map of the card host LSI.
  • FIG. 9 is a configuration diagram of a set device according to the second embodiment of the present invention.
  • FIG. 10 is a detailed configuration diagram of the USB card host LSI and its peripheral circuits in FIG.
  • FIG. 11 is a configuration diagram of a set device according to the third embodiment of the present invention.
  • FIG. 12 is a detailed configuration diagram of the card host LSI and its peripheral circuits in FIG.
  • FIG. 13 is a modification of the configuration of FIG.
  • FIG. 14 is a configuration diagram of a set device having a conventional card host LSI.
  • FIG. 15 is a diagram showing a detailed configuration of the IO bus.
  • FIG. 16 is a diagram showing a detailed configuration of the card bus.
  • Main microcomputer LSI microcomputer module
  • set equipment 101 card host LSI 102 Card host LSI (second card host LSI) 131a, 132a, 133a Registers 141, 142, 143 Bus switch 143a
  • Inverter inversion means 200 set device 201 USB card host LSI (peripheral device) 300 set device 301 card host LSI (first card bus) CB1 card bus (first card bus) CB11a, CB11b Card bus (second card bus) CB12 card bus (third card bus) CB3 card bus (second card bus) IB2 IO bus (third card bus)
  • FIG. 1 is a configuration diagram of a set device according to Embodiment 1 of the present invention.
  • the set device according to the present embodiment has a function of controlling an SD card as an example of a removable card and an embedded module corresponding to a card bus specification for the SD card.
  • the set device according to the present invention is, for example, a mobile phone terminal.
  • the set device 100 includes a main microcomputer LSI 10 as a microcomputer module, peripheral IO-LSIs 27a and 27b, and card host LSIs 101, 102, and 103.
  • the main microcomputer LSI 10 includes an IO bus I / F 11, an SD card host I / F 12 having an encryption / decryption function unit 12a, and an SD card host I / F 13 having an encryption / decryption function unit 13a.
  • the IO bus I / F 11 is connected to the peripheral IO-LSIs 27a and 27b via the IO bus IB1.
  • the peripheral IO-LSIs 27a and 27b are connected to peripheral devices such as USB.
  • SD card host I / F 12, 13 functions as a master for card bus specifications for SD cards.
  • the SD card host I / F 12 is connected to a card host LSI 101 functioning as a slave via a card bus CB1 as a first card bus.
  • the SD card host I / F 13 is connected to a card host LSI 103 that functions as a slave via a card bus CB2.
  • the card host LSIs 101, 102, and 103 also function as a master for card bus specifications for SD cards, and can be connected to a plurality of card buses.
  • the card host LSI 101 is connected to a plurality of SD cards 110a and 110b functioning as slaves via card buses CB11a and CB11b as second card buses, and a card bus as a third card bus.
  • the CB 12 is connected to a card host LSI 102 as a second card host LSI that functions as a slave.
  • the card host LSI 102 is connected to a plurality of SD cards 110c, 110d, and 110e that function as slaves via a card bus CB 121a, 121b, and 121c.
  • the card host LSIs 101 and 102 constitute a cascade connection (daisy chain).
  • the card host LSI 103 is connected to a plurality of SD cards 110f, 110g, and 110h functioning as slaves via card buses CB21a, CB21b, and CB21c.
  • an SD memory card 121 (or an SDI / O card or the like) inserted into a slot 120 provided in the set device 100 as shown in FIG. It may be a built-in module such as a wireless LAN module 122 or an embedded memory 123 built in the set device 100. The same applies to Embodiments 2 and 3 described later.
  • card buses shown in FIG. 1 conform to the card bus specification for the SD card as a predetermined card bus specification.
  • the card bus specification here defines the signal line structure of the bus and the protocol of the physical layer. The same applies to Embodiments 2 and 3 described later.
  • FIG. 3 is a detailed configuration diagram of the card host LSI and its peripheral circuits in FIG. Since the card host LSIs 101, 102, and 103 have the same configuration, FIG. 3 shows the card host LSI 101 as a representative. Constituent elements common to those in FIG. 1 are denoted by the same reference numerals as those in FIG. 1, and detailed description thereof is omitted here.
  • the card host LSI 101 controls the entire card host LSI 101 such as SD card host I / Fs 131, 132, 133, bus switches 141, 142, 143, a bus conversion / control circuit 150, and reset control of each block.
  • a common register 134 is built in. Note that the common register 134 also stores data that has been read by a register setting command, which will be described later, and log information.
  • Each of the SD card host I / Fs 131, 132, and 133 includes registers 131a, 132a, and 133a that store commands from the SD card host I / F 12 and FIFO-structured data buffers 131b, 132b, and 133b, respectively. Yes.
  • a “register setting command” (described later) is issued from the SD card host I / F 12, and the SD card host is transmitted via the card bus CB1, the bus conversion / control circuit 150, and the register bus RB1. It is written in the register 131a in the I / F 131. Then, the SD card host I / F 131 issues a read command to the SD card 110a via the bus switch 141 and the card bus CB11a (hereinafter referred to as register through mode).
  • the data and response read from the SD card 110a are temporarily stored in the data buffer 131b and the register 131a in the SD card host I / F 131 via the card bus CB11a and the bus switch 141, respectively.
  • the stored data and response are stored in the register bus RB1, when the SD card host I / F 12 issues a "data buffer #A read command" (described later) and a "register setting command / register read command” (described later), respectively.
  • the data is transferred to the SD card host I / F 12 via the bus conversion / control circuit 150 and the card bus CB1.
  • the SD card host I / F 12 issues a “register setting command”, so that the SD card host I / F 131 issues a write command to the SD card 110a.
  • the SD card host I / F 12 issues a “data buffer #A write command” (described later)
  • data is written to the data buffer 131b in the SD card host I / F 131 and transferred to the SD card 110a.
  • the SD card host I / Fs 131, 132, 133 in the card host LSI 101 do not include the encryption / decryption function unit, and the SD card host I / F 12 in the main microcomputer LSI 10 includes the encryption / decryption function unit 12a. Yes.
  • the command and data issued from the SD card host I / F 12 are directly transferred to the SD card 110a via the card bus CB1, the bus switch 141, and the card bus CB11a (hereinafter referred to as direct through mode).
  • the data and response read from the SD card 110a are transferred to the SD card host I / F 12 via the card bus CB11a, the bus switch 141, and the card bus CB1.
  • the bus switches 141, 142, and 143 use the master function of the card host LSI 101 as the master function of the card buses CB11a, CB11b, and CB12 in accordance with the card bus command from the main microcomputer LSI 10 (register through). Mode) and a second mode (direct through mode) using the master function of the main microcomputer LSI 10 as the master function of the card buses CB11a, CB11b, and CB12.
  • the card host LSI 101 performs conversion for matching the protocol on the transfer data from the card host LSI 101 according to the card bus command from the main microcomputer LSI 10.
  • the transfer data conversion is preferably performed even in a configuration in which the bus switches 141, 142, and 143 are not provided and only the operation similar to the register through mode is performed without switching the mode.
  • FIG. 4 is a detailed configuration diagram of the bus switch and its peripheral circuit in FIG. Since the bus switches 141, 142, and 143 have the same configuration, FIG. 4 shows the bus switch 141 as a representative. Constituent elements common to FIGS. 1 and 3 are denoted by the same reference numerals as in FIGS. 1 and 3, and detailed description thereof is omitted here. For some signals, the same reference numerals are used for the signal lines.
  • the bus switch 141 is connected to the SD card host I / F 12 in the main microcomputer LSI 10 via the command / data bus CD1 and the clock signal line CK1.
  • the bus switch 141 is also connected to the SD card 110a via the command / data bus CD11a and the clock signal line CK11a.
  • the command and data issued from the SD card host I / F 12 are sent to the registers 131a and 131 in the SD card host I / F 131 via the command / data bus CD1, the bus conversion / control circuit 150, and the register bus RB1.
  • the data is stored in the data buffer 131b and input to the selector 142b (S11d).
  • commands and data issued from the SD card host I / F 12 are input to the selector 142b via the command / data bus CD1 and the flip-flops 141a and 141b.
  • the selector 142b selects either the register through mode command and data or the direct through mode command and data according to the output value of the switch switching signal 150a.
  • the selected command and data are output to the SD card 110a via the command / data bus CD11a when the output enable is asserted.
  • the output enable is an output signal of the selector 142d.
  • the selector 142d converts the output from the SD card host I / F 131 (register through mode) or the command, data and clock from the SD card host I / F 12 according to the output value of the switch switching signal 150a.
  • One of the output enables (direct through mode) generated by the control circuit 150 is selected.
  • the response and data from the SD card 110a are respectively stored in the register 131a and the data buffer 131b in the SD card host I / F 131 via the command / data bus CD11a and the selector 142a (S11c). Thereafter, the signal is input from the bus conversion / control circuit 150 to the selector 141e via the register bus RB1.
  • the response and data from the SD card 110a are input to the selector 141e via the command / data bus CD11a and the flip-flops 141c and 141d.
  • the selector 141e selects either the response and data of the register through mode or the response and data of the direct through mode according to the output value of the switch switching signal 150a.
  • the selected response and data are transferred to the SD card host I / F 12 via the command / data bus CD1 when the output enable S14a is asserted.
  • the output enable here is an inverted value of the value output from the bus conversion / control circuit 150 to the selector 142d.
  • the clock operation when issuing the above command will be described.
  • the clock S11b in the SD card host I / F 131 is input to the selector 142c.
  • the clock CK1 output from the SD card host I / F 12 is input to the selector 142c via the inverter 143a.
  • the selector 142c selects a register-through mode clock or a direct-through mode clock according to the output value of the switch switching signal 150a.
  • the selected clock is output to the SD card 110a as the clock CK11a.
  • the clock CK11a particularly when the card host LSIs having the same characteristics are cascade-connected and set to the direct through mode, the “high drive capacity and the low drive capacity between the high drive capacity and the low drive capacity” Depending on the “difference”, one polarity (eg, “H”) of the clock may spread. That is, the clock duty changes. Therefore, the card host LSI 101 includes an inverter 143a as an inverting means for inverting the clock in a signal path from when the clock is input to when the clock is output. By inverting the input clock, the clock duty changes cancel each other between the cascaded card host LSIs.
  • the means for inverting the clock can be easily realized by means other than the inverter.
  • the inverter 143a is used to reduce the clock duty change, but this inverter may be omitted.
  • the card host LSIs 101, 102, and 103 are connected by incorporating the SD card host I / Fs 12 and 13 in the main microcomputer LSI 10 that does not have an IO bus or has no free space. It is possible to connect a plurality of small card media such as SD cards 110a, 110b, 110c, 110d, and 110e.
  • the data transfer speed does not depend on the IO bus performance (load capacity, bandwidth, access speed), and high-speed data transfer becomes possible.
  • the card host LSI by controlling the card host LSI with a card bus with a small number of terminals without using an IO bus with a large number of terminals, the number of terminals of the card host LSI can be reduced and the area of the LSI can be reduced. Can do.
  • the SD card host I / Fs 12 and 13 and the card host LSIs 101, 102, and 103 can share resources such as the data buffers 131b, 132b, and 133b, and functions such as the encryption / decryption function unit 12a.
  • parallel processing can be executed while waiting for processing of a small card medium such as an SD card, thereby improving performance.
  • a cascade connection (daisy chain) of card host LSIs can be configured. That is, by connecting N card host LSIs in series between the main microcomputer LSI and a small card medium such as an SD card, the card host LSI can be used as a repeater. As a result, the physical distance between the main microcomputer LSI and the small card medium can be extended to N times the conventional distance.
  • the SD card host I / F built in the card host LSI and the bus switches corresponding to the SD card host I / F are three pairs.
  • the present invention is not limited to three pairs.
  • the bus switch has a one-to-one configuration in which a set of an SD card host I / F and an SD card or a card host LSI is fixed, but three pairs of bus switches are combined into a many-to-many cross bus switch.
  • the SD card host I / F and the SD card or card host LSI may be selected.
  • the encryption / decryption function unit 12 a is provided in the main microcomputer LSI 10, but this is configured in the SD card host I / F 131, 132, 133 in the card host LSI 101. Also good.
  • the encryption / decryption function unit may be provided in both the main microcomputer LSI 10 and the card host LSI 101. The same can be said for other embodiments.
  • FIG. 5 is a diagram showing a list of commands in the register through mode.
  • FIG. 6 is a diagram showing a command protocol in the register through mode. 6, (a) is a register setting command protocol, (b) is a register reading command protocol, (c) is a buffer writing / reading command protocol, and (d) is a mode setting command protocol.
  • the command is issued from the main microcomputer LSI 10 via the card buses CB1 and CB2. Since the card buses CB1 and CB2 perform the same operation, the card bus CB1 will be described as an example here.
  • “Register setting command” is a command for setting the registers 131a, 132a, 133a, and 134.
  • Data (frame) in units of 32 bits including a register address, data, and a control flag for each address is transmitted from the SD card host I / F 12 to the card host LSI 101 via the data line of the card bus CB1.
  • the SD card host I / F 131 receives the frame via the bus conversion / control circuit 150 and the register bus RB1, and performs the processing indicated by the control flag on the register at the address indicated in the frame.
  • the number of bits of the frame is not limited to 32 bits, but is preferably 2 N (N is a natural number) power from the viewpoint of simplification of the circuit.
  • FIG. 7A shows the data format of the register setting command.
  • Bit 31 is a LastFrame flag (end flag), and indicates whether or not the frame is the last frame in the current command. This flag 1) If a field indicating a frame size of less than 32 bits is additionally provided at the beginning of the frame, the frame size is not 2 N (N is a natural number), such as 32 bits, and the circuit becomes complicated.
  • Bits 30 and 29 are RW flags and indicate whether the frame is word write, byte write, or word read.
  • Bits 28 to 24 are stuff bits and are reserved for future expansion.
  • the stuff bit is an undefined / unused bit, and is also called don't care or reserve.
  • Bits 23 to 16 are addresses, and bits 15 to 0 are write data.
  • the bus conversion / control circuit 150 reads the register of this address and stores it in, for example, the common register 134 (hereinafter referred to as PreRead).
  • PreRead the common register 134
  • “Register read command” is a command issued after the register setting command, and outputs data preread by the register setting command (stored in the common register 134 here) to the card bus CB1.
  • Data buffer #A write command is a command for sending write data to the card bus CB1.
  • data is written to the data buffer 131b in the SD card host I / F 131 (#A) via the bus conversion / control circuit 150 and the register bus RB1.
  • the data stored in the data buffer 131b is written to the SD card 110a via the card bus CB11a by controlling the register of the SD card host I / F 131 (#A) by a register setting command.
  • “Data buffer #A read command” reads data from the data buffer 131b in the SD card host I / F 131 (#A) via the bus conversion / control circuit 150 and the register bus RB1, and outputs it to the card bus CB1. To do.
  • the data in the data buffer 131b is read from the SD card 110a by setting the register 131a with a register setting command.
  • the data buffer #B write / data buffer #B read / data buffer #C write / data buffer #C read command is sent to the data buffer 132b and the data buffer 133b by the “data buffer #A write command” or “data buffer #” The same operation as “A read command” is performed.
  • the “mode switching command” is a command for controlling the switch switching signals 150a, 150b, and 150c by the bus conversion / control circuit 150 to switch between the register through mode and the direct through mode.
  • FIG. 7B is a diagram showing a read extension data format of the register setting command, and is an extension of the Stuff bits of bits 28 to 24 shown in FIG. 7A.
  • Bit 28 is a Debug flag indicating whether or not to store the data log of the frame. For example, when the Debug flag is “1”, the data log of the frame is stored in the common register 134. In the next register read command, the log information is read instead of the pre-read information. As a result, a necessary frame can be selected and an access log can be obtained.
  • the main microcomputer LSI 10 confirms the coincidence between the data issued by the register setting command and the data read by the register read command, so that in the initial set system development, the connection debugging of the card bus CB1 and the main microcomputer LSI 10 It can be used for debugging internal software.
  • Bit 27 is an EXT flag and indicates that bits 26 to 0 are extended.
  • Bit 26 is a TargetByte flag, and is a flag for switching whether to process the upper byte or the lower byte.
  • Bit 25 is a POL flag, and is a flag for switching whether the corresponding bit is changed to “0” or “1”.
  • Bits 24 to 16 are a source address indicating the read source of the register to be changed.
  • Bit 15-10 is a BitPosition / BitWidth flag that indicates the bit head position and bit width of the register to be changed.
  • Bit width When the bit width is zero, there is no bit to be changed, so the BitWidth flag as bit width information is redundant. Therefore, the BitWidth flag “0” is assigned to the function of copying the register data of the source address as it is to the destination address. As a result, the flag information bits can be used efficiently.
  • the change bit width is “8 bits”, since it can be realized by normal byte write, it is not necessary to assign “8 bits” to the BitWidth flag.
  • Bits 9 to 0 are a destination address indicating the write back destination of the register to be changed.
  • This extension makes it possible to copy data between the registers 131a, 132a, and 133a and change and write back a part of the read register value.
  • the Stuff bit is assigned to bits 28 to 24 between the control flag and the register address.
  • the flag is expanded to bits 28-25, and bit 24 Is extended to the most significant bit of the address.
  • FIG. 7C is a diagram showing a write extension data format of the register setting command, which is an extension of the Stuff bits of bits 28 to 24 shown in FIG. 7A.
  • Bits 28 and 27 are a Debug flag and an EXT flag, and have the same contents as in FIG.
  • Bits 26 to 24 are TargetIf flags, which are selection flags for simultaneously writing to the registers 131a, 132a, and 133a of the SD card host I / Fs 131, 132, and 133.
  • Bits 23 to 0 are the same as in FIG.
  • FIG. 8 is a diagram showing a register map of the card host LSI.
  • FIG. 8 shows the address space on the register bus RB1.
  • the common register 134 is used for the addresses 0x00 to 0x3F
  • the register 131a of the SD card host I / F # A is used for the addresses 0x40 to 0x7F
  • the addresses 0x80 to 0xBF are used.
  • the SD card host I / F # B register 132a is assigned
  • the SD card host I / F # C 133a is assigned to the addresses 0xC0 to 0xFF.
  • the data buffers 131b, 132b, and 133b are connected as a FIFO via a data buffer port that is one address in the registers 131a, 132a, and 133a.
  • FIG. 9 is a configuration diagram of the set device 200 according to Embodiment 2 of the present invention.
  • the set device according to the present embodiment also has a function of controlling an SD card as an example of a removable card and an embedded module corresponding to the card bus specification for the SD card.
  • the set device 200 contains a main microcomputer LSI 10 as a microcomputer module, card host LSIs 101 and 102, and a USB card host LSI 201.
  • the main microcomputer LSI 10 incorporates SD card host I / Fs 12 and 14.
  • SD card host I / F 12, 14 functions as a master for card bus specifications for SD cards.
  • the SD card host I / F 12 is connected to a card host LSI 101 functioning as a slave via a card bus CB1 as a first card bus.
  • the SD card host I / F 14 is connected to a USB card host LSI 201 as a peripheral device functioning as a slave via a card bus CB3 as a second card bus.
  • the card host LSIs 101 and 102 and the USB / card host LSI 201 also function as a master of the card bus specification for the SD card, and can be connected to a plurality of card buses.
  • the card host LSI 101 is connected to a plurality of SD cards 110a and 110b that function as slaves via card buses CB11a and CB11b, and the card host LSI 102 that functions as a slave via another card bus CB12. Connected with.
  • the card host LSI 102 is connected to a plurality of SD cards 110c, 110d, and 110e functioning as slaves via card buses CB 121a, 121b, and 121c.
  • the USB card host LSI 201 is connected to a plurality of SD cards 110i and 110j functioning as slaves via card buses CB31a and CB31b.
  • the USB card host LSI 201 can be connected to the USB device 220 via the USB bus UB1 and the USB connector UC1.
  • the USB card host LSI 201 as a communication device is connected to the main microcomputer LSI 10 via the card bus CB3. As a result, there is no IO bus in the set device 200.
  • FIG. 10 is a detailed configuration diagram of the USB card host LSI 201 and peripheral circuits in FIG.
  • the USB card host LSI 201 incorporates two SD card I / Fs 231 and 232 and one USB host I / F 235.
  • a USB host I / F is incorporated instead of one SD card host I / F. That is, the USB card host LSI 201 includes the SD card host I / Fs 231 and 232, the USB host I / F 235, the bus switches 241 and 242, the bus conversion / control circuit 250, the reset control of each block, etc.
  • a common register 236 for controlling is incorporated.
  • the SD card host I / Fs 231 and 232 and the USB host I / F 235 respectively include registers 231a, 232a, and 235a for storing commands from the SD card host I / F 14, and FIFO-configured data buffers 231b, 232b, and 235b, respectively. Built in.
  • USB host I / F 235 the operation of the USB host I / F 235 will be described.
  • the operations of the SD card I / Fs 231 and 232 are the same as those of the SD card host I / Fs 131 and 132 shown in FIG.
  • the command issued from the SD card host I / F 14 is stored in the USB host I / F 235 via the card bus CB3, the bus conversion / control circuit 250, and the register bus RB2. It is written to the register 235a. Then, the USB host I / F 235 issues a command to the USB device 220 via the USB bus UB1 and the USB connector UC1.
  • the main microcomputer LSI 10 can read the data of the USB device 220 by controlling the USB host I / F 235 inside the USB card host LSI 201 using the card bus CB3.
  • the main microcomputer LSI and the USB card host LSI as a communication device are connected via the card bus.
  • the USB has been described as an example.
  • a communication device using another communication standard such as ATA or Bluetooth may be connected via a card bus.
  • a storage device such as a built-in flash memory or a DRAM, a GPS device using a so-called GPS (Global Positioning System) function, or an imaging device such as a camera is connected to the main microcomputer LSI via a card bus. It doesn't matter.
  • the card host LSI 101 in the first embodiment is configured to be controlled only from the main microcomputer LSI 10 via the card bus CB1.
  • the SD card host I / Fs 131, 132, and 133 each have a register bus RB1 and a conventional IO.
  • the configuration may be such that it is also controlled via the IO bus IB2. With this configuration, when the SD card host I / F 12 is slow, the card host LSI 101 can be controlled using the IO bus IB2.
  • the SD card 110a is controlled from the card bus CB1 in the direct through mode or the register through mode, and the SD card host I / F 132 is controlled from the IO bus IB2. It is also possible to control the SD card 110b.
  • FIG. 11 is a configuration diagram of the set device 300 according to the third embodiment of the present invention.
  • FIG. 12 is a detailed configuration diagram of the card host LSI 301 as the first card host LSI in FIG. 11 and its peripheral circuits.
  • the set device according to the present embodiment also has a function of controlling an SD card as an example of a removable card and an embedded module corresponding to the card bus specification for the SD card, as in the first and second embodiments. .
  • the card host LSI 101 in the first embodiment is configured to be controlled only from the main microcomputer LSI 10 via the card bus CB1, but the card host LSI 301 in the present embodiment has an IO bus IB2 as a third card bus.
  • the difference is that it can also be controlled via 11 and 12 are described with a modified configuration of FIGS. 1 and 3 of the first embodiment, but the same applies to FIGS. 9 and 10 of the second embodiment. Drawings obtained by modifying 2 are omitted.
  • the same reference numerals are given to the same components as those in FIGS. 1 and 3, and detailed description thereof is omitted here.
  • the set device 300 includes a main microcomputer LSI 10 as a microcomputer module, peripheral IO-LSIs 27a and 27b, and card host LSIs 301 and 102.
  • the main microcomputer LSI 10 includes an IO bus I / F 11 and an SD card host I / F 12 having an encryption / decryption function unit 12a.
  • the IO bus I / F 11 is connected to the peripheral IO-LSIs 27a and 27b and the card host LSI 301 via the IO bus IB2.
  • the SD card host I / F 12 is connected to a card host LSI 301 functioning as a slave via a card bus CB1 as in FIG.
  • FIG. 12 is a detailed configuration diagram of the card host LSI 301 and its peripheral circuits in FIG. Compared with FIG. 3, the difference is that bus switches 341, 342, 343, and 344 for switching between the IO bus IB2 and the register bus RB1 are incorporated.
  • the bus switches 341, 342, and 343, the SD card host I / Fs 131, 132, and 133 can be controlled via the IO bus IB2.
  • the common register 134 can also be controlled via the IO bus IB2 by providing the bus switch 344.
  • the switching control of the bus switches 341, 342, 343, and 344 may be performed from an external terminal of the card host LSI 301 or via the card bus CB1 or the IO bus IB2 (not shown).
  • FIG. 13 is a diagram showing a configuration in this case, and a bus switch 340 is provided in which the bus switches 341, 342, 343, and 344 are combined into one.
  • a bus switch 340 is provided in which the bus switches 341, 342, 343, and 344 are combined into one.
  • the SD card host I / F 131, 132, 133 or the common register 134 can be controlled even when the card bus CB1 is occupied. can get.
  • the conventional IO bus IB2 is additionally connected to the card host LSI 301 in addition to the card bus CB1
  • the card bus CB2 shown in FIG. Another bus such as a general-purpose port provided may be additionally connected to the card host LSI 301.
  • the SD card has been described as an example, but the present invention is not limited to this. That is, if the set device has a function of controlling at least one of a removable card corresponding to a predetermined card bus specification and an embedded module corresponding to the predetermined card bus specification, the predetermined card bus specification.
  • the same configuration and operation as in each of the above embodiments can be realized by using a card bus conforming to the above in the same manner as in each of the above embodiments.

Abstract

　カードホストＬＳＩを有するセット機器として、小型軽量化を妨げることなく、リムーバブルカード等への高速データ転送を実現する。カードホストＬＳＩ（１０１）とリムーバブルカード（１１０ａ，１１０ｂ）とが、所定のカードバス仕様に準拠したカードバス（ＣＢ１１ａ，ＣＢ１１ｂ）によって接続されている。そして、マイコンモジュール（１０）とカードホストＬＳＩ（１０１）との間も、この所定のカードバス仕様に準拠したカードバス（ＣＢ１）によって接続されている。

Description

カードホストＬＳＩを有するセット機器、およびカードホストＬＳＩ
　本発明は、ＳＤカード等のリムーバブルカードやこれに対応した組み込みモジュールを制御する機能を有する、セット機器に関する。
　マルチメディアがポータブル機器に普及し始め、携帯電話端末等では、ＳＤカード等の小型カードメディアのスロットが搭載され、外部記憶媒体として多く利用されている。従来は、小型カードメディアを制御するため、携帯電話端末内のマイコンＬＳＩ外部にカードホストＬＳＩを接続し、このカードホストＬＳＩによって小型カードメディアにアクセスしていた。
　なお、マイコンＬＳＩの外部通信端子には、一般に、主としてシリアル通信や端子制御を行う低速な汎用ポート端子と、主としてパラレル通信を行う高速なＩＯバス端子とが存在する。マイコンＬＳＩとカードホストＬＳＩとの接続は、データの高速通信を実現するため、汎用ポートではなく、より高速なＩＯバスを用いて制御されていた。
　図１４は従来のカードホストＬＳＩを用いたセット機器の構成の一例を示す図である。図１４に示すセット機器５００は、メイン・マイコンＬＳＩ５０と、カードホストＬＳＩ５０１と、周辺ＩＯ－ＬＳＩ２７ａ，２７ｂとを有し、またＳＤカード１１０を着脱可能になっている。
　周辺ＩＯ－ＬＳＩ２７ａ，２７ｂおよびカードホストＬＳＩ５０１は、ＩＯバスＩＢ２を介して、メイン・マイコンＬＳＩ５０と接続されている。メイン・マイコンＬＳＩ５０内部のＩＯバスＩ／Ｆ５１がＩＯバスＩＢ２のマスターとして機能し、周辺ＩＯ－ＬＳＩ２７ａ，２７ｂおよびカードホストＬＳＩ５０１がＩＯバスＩＢ２のスレーブデバイスになっている。
　カードホストＬＳＩ５０１は、ＩＯバスＩＢ２からのレジスタ設定により制御されるＳＤカードホストＩ／Ｆ５３１を備え、ＳＤカード用のカードバスＣＢ２のマスターとして機能する。ＳＤカードホストＩ／Ｆ５３１は、ＩＯバスＩＢ２からの制御により、カードバスＣＢ２を介してＳＤカード１１０のデータ読み書きを行う。
　図１５はＩＯバスＩＢ２の詳細構成を示す図である。ここでは、ＩＯバスＩＢ２は、７ビットのアドレス線、１６ビットの双方向データ線、ライトイネーブル線、リードイネーブル線、および各１ビットのチップセレクト１，２，３で構成されるバスとしている。
　メイン・マイコンＬＳＩ５０内のＩＯバスＩ／Ｆ５１は、アドレス信号、ライトイネーブル信号およびリードイネーブル信号を、スレーブデバイスであるカードホストＬＳＩ５０１および周辺ＩＯ－ＬＳＩ２７ａ，２７ｂに出力する。また、チップセレクト１，２，３で選択されたスレーブデバイスと、双方向データ通信を行う。また、カードホストＬＳＩ５０１および周辺ＩＯ－ＬＳＩ２７ａ，２７ｂはそれぞれ、メイン・マイコンＬＳＩ５０に割り込み信号を出力する。
　図１６はカードバスＣＢ２の詳細構成を示す図である。ここでは、カードバスＣＢ２は、１ビットの双方向コマンド線、４ビットの双方向データ線、１ビットのクロック線で構成されるバスとしている。カードホストＬＳＩ５０１内のＳＤカードホストＩ／Ｆ５３１は、クロックをＳＤカード１１０へ出力する。さらにこのクロックに同期して、コマンドとデータを送受信する。
　上述したような構成により、セット機器５００は、ＳＤカード等の小型カードメディアに対応するものである。
特開２００５－１８２３７０号公報 特開２００７－３０４８７５号公報 Matsushita Electric Industrial Co., Ltd, "MN66829RF Outline Specification Version 1.01", 2008-07-15
　携帯電話端末などのポータブル機器では、多機能化、小型軽量化、低価格化など相反する要望から、普及機、中級機、高級機といったセットの多様化が進み、セットに応じたペリフェラル機能が選択搭載されている。その中でも小型カードメディアは、近年の携帯電話端末では、電話帳やメールのバックアップ媒体として、普及機から高級機まで標準搭載されるようになってきた。
　また、高級機では、動画像など大容量データを取り扱うようになり、小型カードメディアに対して従来以上の高速なデータ転送が要望されてきている。
　ところが、従来の構成では、マイコンモジュールとカードホストＬＳＩとを接続するＩＯバスのバンド幅が、小型カードメディアへのアクセス速度の制約となり、これが高速データ転送の限界となっている。これを改善して転送速度を向上させるためには、通常、ＩＯバスのデータビット幅を拡張することで対応する。
　しかしながら、単にＩＯバスのデータビット幅を拡張すると、マイコンモジュールやカードホストＬＳＩの端子数が増えることになり、実装面積が増加する。また、ＩＯバスの配線を引き回すための必要スペースも増加する。このため、特に携帯電話等のポータブル機器では、小型軽量化を維持できないという問題が生じる。
　さらに、ＩＯバスに、種々のペリフェラルＬＳＩ（例えばＵＳＢ-ＬＳＩやメモリなど）が接続されている場合には、ＩＯバスに空き空間がないメイン・マイコンでは、複数のカードホストＬＳＩを接続できないため、複数のカードが使用できない、ＩＯバスの負荷容量が増大し、バスラインの遅延が大きくなりバスのスループットが低下する、といった問題がある。
　前記の問題に鑑み、本発明は、カードホストＬＳＩを有するセット機器として、小型軽量化を妨げることなく、リムーバブルカード等への高速データ転送を実現することを目的とする。
　本発明は、所定のカードバス仕様に対応するリムーバブルカード、および前記所定のカードバス仕様に対応する組み込みモジュールのうち少なくともいずれか一方を、制御する機能を有するセット機器として、前記所定のカードバス仕様のマスター機能を有するマイコンモジュールと、前記所定のカードバス仕様のマスター機能およびスレーブ機能を有するカードホストＬＳＩと、前記所定のカードバス仕様に準拠しており、前記マイコンモジュールと前記カードホストＬＳＩとを接続するための第１のカードバスと、前記所定のカードバス仕様に準拠しており、前記カードホストＬＳＩと前記リムーバブルカードまたは組み込みモジュールとを接続するための第２のカードバスとを備えたものである。
　本発明によると、カードホストＬＳＩと、所定のカードバス仕様に対応するリムーバブルカードまたは組み込みモジュールとが、この所定のカードバス仕様に準拠したカードバスによって接続されている。そして、マイコンモジュールとカードホストＬＳＩとの間も、この所定のカードバス仕様に準拠したカードバスによって接続されている。すなわち、従来はＩＯバスによって接続されていたマイコンモジュールとカードホストＬＳＩとが、カードバスによって接続されている。これにより、ＩＯバスの性能（負荷容量・バンド幅・アクセス速度）に依存することなく、リムーバブルカードまたは組み込みモジュールへの高速なアクセスが可能になる。すなわち、セット機器の小型軽量化を妨げることなく、高速データ転送を実現することが可能になる。
　また、ＩＯバスが存在しない、あるいは、空き空間がないマイコンモジュールであっても、カードバスによってカードホストＬＳＩを接続できるので、リムーバブルカードや組み込みモジュールを使用することができる。さらに、通常は、ＩＯバスよりもカードバスの方が信号線の本数が少ないので、カードバスの利用によって、カードホストＬＳＩの端子数を削減することができる。
　また、マイコンモジュールとカードホストＬＳＩとの接続にカードバスを利用することによって、マイコンモジュールの汎用性が広がる、といった効果も得られる。これにより、普及機、中級機、高級機それぞれにあった機能拡張が容易になる。
　また、前記本発明に係るセット機器において、前記カードホストＬＳＩはバススイッチを備え、前記バススイッチは、前記第２のカードバスのマスター機能として当該カードホストＬＳＩが有するマスター機能を用いる第１モードと、前記第２のカードバスのマスター機能として前記マイコンモジュールが有するマスター機能を用いる第２モードとを、前記マイコンモジュールからのカードバスコマンドに応じて、切替可能に構成されているのが好ましい。
　これにより、マイコンモジュールのマスター機能とカードホストＬＳＩのマスター機能とで、資源や機能の共有化を図ることができる。また、リムーバブルカードの処理待ちの間、モードを切り替えることによって、並列処理が可能になり、パフォーマンスが向上する。
　また、前記本発明に係るセット機器において、前記所定のカードバス仕様のマスター機能およびスレーブ機能を有する第２のカードホストＬＳＩと、前記所定のカードバス仕様に準拠しており、前記カードホストＬＳＩと前記第２のカードホストＬＳＩとを接続するための第３のカードバスとを備えているのが好ましい。
　これにより、第２のカードホストＬＳＩをリピーターとして利用することができるので、マイコンモジュールとリムーバブルカード等との物理的距離を延ばすことが可能になる。よって、カードバスの負荷容量（データ遅延時間）の制約に起因して、リムーバブルカード等までの配線長を長くできない、という従来の問題を解消することができる。
　また、前記本発明に係るセット機器において、前記第１のカードバスは、コマンド線とデータ線とを有し、前記マイコンモジュールは、前記第１のカードバスを介して前記カードホストＬＳＩ内にあるレジスタを制御するとき、制御フラグ、レジスタアドレス、および書き込みまたは読み出しデータを所定数ビットのフレームにし、前記第１のカードバスのデータ線上に、このフレームを連続して送信するのが好ましい。
　これにより、レジスタの連続ランダムアクセスが可能となり、コマンド発行回数が低減することにより、外部との通信速度を向上させることができる。
　さらに、前記フレームのデータフォーマットのうちの少なくとも１つは、制御フラグとレジスタアドレスとの間に、スタッフビットが設けられているのが好ましい。これにより、スタッフビットが、フラグ拡張だけでなく、アドレスのビット拡張にも使用できるので、将来のフラグ拡張・アドレス拡張の両方に対応可能になる。
　あるいは、前記フレームのデータフォーマットのうちの少なくとも１つは、当該フレームが現在のコマンドにおける最終フレームであるか否かを示す終了フラグが、設けられているのが好ましい。この終了フラグにより、設定するフレーム数を予め指定する必要なくなるため、簡単な回路でかつ、マイコンモジュールの負荷が少なく、レジスタ設定コマンドの終了処理が可能となる。
　あるいは、前記フレームのデータフォーマットのうちの少なくとも１つは、当該フレームのデータログを記憶するか否かを示すデバッグフラグが、設けられているのが好ましい。これにより、必要なフレームを選択してアクセスログをとることが可能となり、例えば、開発時のデバッグに特に効果的である。
　あるいは、前記フレームのデータフォーマットのうちの少なくとも１つは、ソースアドレス、ビット幅情報およびデストネーションアドレスを含み、かつ、ビット幅情報が“０”のときは、ソースアドレスのデータをデストネーションアドレスにコピーする機能を示すのが好ましい。これにより、フラグ情報ビットを効率的に活用することができる。
　あるいは、前記カードホストＬＳＩは、複数のカードバスについてマスター機能を有しており、かつ、各カードバスにそれぞれ対応した複数のレジスタを備え、前記フレームのデータフォーマットのうちの少なくとも１つは、書き込みを行うレジスタとして、前記複数のレジスタの全部または一部を選択するための選択フラグが、設けられているのが好ましい。これにより、複数のレジスタの全部または一部に、同時書き込みが可能となるため、複数のカードに同時にリセット等のコマンド発行ができ、初期化時間の短縮を図ることができる。
　あるいは、前記フレームは、２のＮ（Ｎは自然数）乗ビットからなるのが好ましい。
　また、前記本発明に係るセット機器において、前記カードホストＬＳＩは、前記第１のカードバスを介して入力されたクロックが前記第２のカードバスを介して出力されるまでの信号経路において、前記クロックを反転するための反転手段を備えているのが好ましい。
　これにより、入力クロックが反転して出力されるので、トランジスタのＰｃｈ／Ｎｃｈの特性差に起因する「Ｈｉｇｈ駆動能力とＬｏｗ駆動能力との差」によるクロックデューティの変化を、抑えることができる。特に、カードホストＬＳＩをカスケード接続して、マイコンモジュールからのクロックを利用する場合に、有効である。
　また、前記本発明に係るセット機器において、前記第１のカードバスとは別に、前記マイコンモジュールと前記カードホストＬＳＩとを接続するための第３のカードバスを備え、前記カードホストＬＳＩは、前記第１のカードバスを介して制御されるか、または、前記第３のカードバスを介して制御されるかを、切り替える機能を有しているのが好ましい。
　さらに、前記カードホストＬＳＩは、複数の前記第２のカードバスに対応可能であり、かつ、前記各第２のカードバスについて、個別に、前記第１のカードバスを介して制御されるか、または、前記第３のカードバスを介して制御されるかを、切り替える機能を有しているのが好ましい。
　また、前記本発明に係るセット機器において、前記カードホストＬＳＩは、前記マイコンモジュールからのカードバスコマンドに従って、当該カードホストＬＳＩからの転送データについて、変換を行うのであってもよい。
　また、本発明は、所定のカードバス仕様に対応するリムーバブルカード、および前記所定のカードバス仕様に対応する組み込みモジュールのうち少なくともいずれか一方を、制御する機能を有するセット機器に用いられるカードホストＬＳＩとして、前記所定のカードバス仕様のマスター機能およびスレーブ機能を有しており、前記所定のカードバス仕様に準拠しており、マイコンモジュールと接続するための第１のカードバスが、接続可能に構成されており、前記所定のカードバス仕様に準拠しており、前記リムーバブルカードまたは組み込みモジュールと接続するための第２のカードバスが、接続可能に構成されているものである。
　そして、前記本発明に係るカードホストＬＳＩは、バススイッチを備え、前記バススイッチは、前記第２のカードバスのマスター機能として当該カードホストＬＳＩが有するマスター機能を用いる第１モードと、前記第２のカードバスのマスター機能として前記第１のカードバスを介して接続されたマイコンモジュールが有するマスター機能を用いる第２モードとを、前記第１のカードバスを介して入力されたカードバスコマンドに応じて、切替可能に構成されているのが好ましい。
　さらに、前記第１モードのとき、前記第１のカードバスを介して入力されたカードバスコマンドに従って、当該カードホストＬＳＩからの転送データについて、変換を行うのが好ましい。
　また、前記本発明に係るカードホストＬＳＩは、前記第１のカードバスを介して入力されたクロックが前記第２のカードバスを介して出力されるまでの信号経路において、前記クロックを反転するための反転手段を備えているのが好ましい。
　また、前記本発明に係るカードホストＬＳＩは、前記第１のカードバスとは別に、前記マイコンモジュールと接続するための第３のカードバスが、接続可能に構成されており、前記第１のカードバスを介して制御されるか、または、前記第３のカードバスを介して制御されるかを、切り替える機能を有しているのが好ましい。
　また、本発明は、所定のカードバス仕様に対応するリムーバブルカード、および前記所定のカードバス仕様に対応する組み込みモジュールのうち少なくともいずれか一方を、制御する機能を有するセット機器として、前記所定のカードバス仕様のマスター機能を有するマイコンモジュールと、前記所定のカードバス仕様のマスター機能およびスレーブ機能を有するカードホストＬＳＩと、前記所定のカードバス仕様のスレーブ機能を有しており、通信デバイス、記憶デバイス、ＧＰＳデバイスまたは撮像デバイスのいずれかであるペリフェラルデバイスと、前記所定のカードバス仕様に準拠しており、前記マイコンモジュールと前記カードホストＬＳＩとを接続するための第１のカードバスと、前記所定のカードバス仕様に準拠しており、前記マイコンモジュールと前記ペリフェラルデバイスとを接続するための第２のカードバスとを備えたものである。
　本発明によると、マイコンモジュールとカードホストＬＳＩとが、所定のカードバス仕様に準拠したカードバスによって接続されている。すなわち、従来はＩＯバスによって接続されていたマイコンモジュールとカードホストＬＳＩとが、カードバスによって接続されている。これにより、ＩＯバスの性能（負荷容量・バンド幅・アクセス速度）に依存することなく、リムーバブルカードまたは組み込みモジュールへの高速なアクセスが可能になる。すなわち、セット機器の小型軽量化を妨げることなく、高速データ転送を実現することが可能になる。
　さらに、通信デバイス、記憶デバイス、ＧＰＳデバイスまたは撮像デバイスのいずれかであるペリフェラルデバイスと、マイコンモジュールとの間も、所定のカードバス仕様に準拠したカードバスによって接続されている。すなわち、リムーバブルカード等だけでなく、ＵＳＢなどのペリフェラル機能をカードバスによって制御することができる。
　また、ＩＯバスが存在しない、あるいは、空き空間がないマイコンモジュールであっても、カードバスによってリムーバブルカードや組み込みモジュールが使用できるとともに、カードバスによってペリフェラル機能を利用することができる。さらに、通常は、ＩＯバスよりもカードバスの方が信号線の本数が少ないので、カードバスの利用によって、カードホストＬＳＩの端子数を削減することができる。
　また、マイコンモジュールとカードホストＬＳＩやペリフェラルデバイスとの接続にカードバスを利用することによって、マイコンモジュールの汎用性が広がる、といった効果も得られる。これにより、普及機、中級機、高級機それぞれにあった機能拡張が容易になる。
　ここで、将来的には、さらなる小型軽量化や低価格化のため、メモリ等のペリフェラル（例えば、図１４の２７ａ，２７ｂ）がマイコンモジュールに内蔵されたり、あるいは、ペリフェラルとマイコンモジュールが同一パッケージに複数のベアチップとして内蔵されたマルチチップモジュールの形態で実現されることが想定される。このような場合には、セット機器内にＩＯバス自体がなくなる可能性も考えられる。一方、ＤＶＤレコーダ等の据え置き機器との間、またはポータブル機器間でのデータの持ち運びを行うため、携帯電話端末等のポータブル機器でも小型カードメディアのインターフェースは標準搭載されるものと考えられる。本発明は、このような将来像をも考察した上で、着想し得たものである。
　以上のように本発明によると、マイコンモジュールとカードホストＬＳＩとが、カードバスによって接続されているので、リムーバブルカードまたは組み込みモジュールへの高速なアクセスが可能になる。すなわち、セット機器の小型軽量化を妨げることなく、高速データ転送を実現することが可能になる。
図１は、本発明の実施の形態１に係るセット機器の構成図である。 図２は、リムーバブルカードおよび組み込みモジュールの例を示す図である。 図３は、図１におけるカードホストＬＳＩとその周辺回路の詳細構成図である。 図４は、図３におけるバススイッチとその周辺回路の詳細構成図である。 図５は、レジスタスルーモードのコマンドを示す図である。 図６は、レジスタスルーモードにおけるコマンドプロトコルを示す図であり、（ａ）はレジスタ設定コマンド、（ｂ）はレジスタ読み出しコマンド、（ｃ）はバッファ書き込み／読み出しコマンド、（ｄ）はモード設定コマンドである。 図７は、（ａ）はレジスタ設定コマンドのデータフォーマット、（ｂ）はレジスタ設定コマンドの読み出し拡張データフォーマット、（ｃ）はレジスタ設定コマンドの書き込み拡張データフォーマットである。 図８は、カードホストＬＳＩのレジスタマップを示す図である。 図９は、本発明の実施の形態２に係るセット機器の構成図である。 図１０は、図９におけるＵＳＢ・カードホストＬＳＩとその周辺回路の詳細構成図である。 図１１は、本発明の実施の形態３に係るセット機器の構成図である。 図１２は、図１１におけるカードホストＬＳＩとその周辺回路の詳細構成図である。 図１３は、図１２の構成の変形例である。 図１４は、従来のカードホストＬＳＩを有するセット機器の構成図である。 図１５は、ＩＯバスの詳細構成を示す図である。 図１６は、カードバスの詳細構成を示す図である。
符号の説明
１０　メイン・マイコンＬＳＩ（マイコンモジュール）
１００　セット機器
１０１　カードホストＬＳＩ
１０２　カードホストＬＳＩ（第２のカードホストＬＳＩ）
１３１ａ，１３２ａ，１３３ａ　レジスタ
１４１，１４２，１４３　バススイッチ
１４３ａ　インバータ（反転手段）
２００　セット機器
２０１　ＵＳＢ・カードホストＬＳＩ（ペリフェラルデバイス）
３００　セット機器
３０１　カードホストＬＳＩ（第１のカードバス）
ＣＢ１　カードバス（第１のカードバス）
ＣＢ１１ａ，ＣＢ１１ｂ　カードバス（第２のカードバス）
ＣＢ１２　カードバス（第３のカードバス）
ＣＢ３　カードバス（第２のカードバス）
ＩＢ２　ＩＯバス（第３のカードバス）
　以下、本発明の実施の形態について、図面を参照しながら説明する。
　（実施の形態１）
　図１は本発明の実施の形態１に係るセット機器の構成図である。本実施形態に係るセット機器は、リムーバブルカードの一例としてのＳＤカードや、ＳＤカード向けカードバス仕様に対応する組み込みモジュールを制御する機能を有している。本発明に係るセット機器は、例えば、携帯電話端末である。
　図１に示すように、セット機器１００には、マイコンモジュールとしてのメイン・マイコンＬＳＩ１０、周辺ＩＯ－ＬＳＩ２７ａ，２７ｂ、およびカードホストＬＳＩ１０１，１０２，１０３が内蔵されている。メイン・マイコンＬＳＩ１０には、ＩＯバスＩ／Ｆ１１、暗復号機能部１２ａを備えたＳＤカードホストＩ／Ｆ１２、および、暗復号機能部１３ａを備えたＳＤカードホストＩ／Ｆ１３が内蔵されている。
　ＩＯバスＩ／Ｆ１１は、ＩＯバスＩＢ１を介して周辺ＩＯ－ＬＳＩ２７ａ，２７ｂとそれぞれ接続されている。周辺ＩＯ－ＬＳＩ２７ａ，２７ｂはＵＳＢなどの周辺デバイスと接続されている。
　ＳＤカードホストＩ／Ｆ１２，１３は、ＳＤカード向けカードバス仕様のマスターとして機能する。そして、ＳＤカードホストＩ／Ｆ１２は第１のカードバスとしてのカードバスＣＢ１を介して、スレーブとして機能するカードホストＬＳＩ１０１と接続されている。また、ＳＤカードホストＩ／Ｆ１３はカードバスＣＢ２を介して、スレーブとして機能するカードホストＬＳＩ１０３と接続されている。
　カードホストＬＳＩ１０１，１０２，１０３は、ＳＤカード向けカードバス仕様のマスターとしても機能し、複数のカードバスと接続することが可能である。カードホストＬＳＩ１０１は、第２のカードバスとしてのカードバスＣＢ１１ａ，ＣＢ１１ｂを介して、スレーブとして機能する複数枚のＳＤカード１１０ａ，１１０ｂと接続されており、また、第３のカードバスとしてのカードバスＣＢ１２を介して、スレーブとして機能する第２のカードホストＬＳＩとしてのカードホストＬＳＩ１０２と接続されている。カードホストＬＳＩ１０２は、カードバスＣＢ１２１ａ，１２１ｂ，１２１ｃを介して、スレーブとして機能する複数枚のＳＤカード１１０ｃ，１１０ｄ，１１０ｅと接続されている。カードホストＬＳＩ１０１，１０２はカスケード接続（デイージーチェーン）を構成している。一方、カードホストＬＳＩ１０３は、カードバスＣＢ２１ａ，ＣＢ２１ｂ，ＣＢ２１ｃを介して、スレーブとして機能する複数枚のＳＤカード１１０ｆ，１１０ｇ，１１０ｈと接続されている。
　なお、図１において「ＳＤカード」として図示したものは、図２に示すように、セット機器１００に設けられたスロット部１２０に差し込まれたＳＤメモリーカード１２１（あるいは、ＳＤＩ／Ｏカード等）であってもよいし、セット機器１００に内蔵されたワイヤレスＬＡＮモジュール１２２、エンベデッドメモリー１２３等のような組み込みモジュールであってもよい。後述する実施の形態２，３でも同様である。
　また、図１に示したカードバスはいずれも、所定のカードバス仕様としてのＳＤカード向けカードバス仕様に準拠している。ここでのカードバス仕様とは、バスの信号線構造と物理層のプロトコルとを定めたものとする。後述する実施の形態２，３でも同様である。
　図３は図１におけるカードホストＬＳＩとその周辺回路の詳細構成図である。なお、カードホストＬＳＩ１０１，１０２，１０３は同様の構成であるため、図３では代表してカードホストＬＳＩ１０１を図示している。図１と共通の構成要素には図１と同一の符号を付しており、ここではその詳細な説明を省略する。
　図３に示すように、カードホストＬＳＩ１０１は、ＳＤカードホストＩ／Ｆ１３１，１３２，１３３、バススイッチ１４１，１４２，１４３、バス変換・制御回路１５０、各ブロックのリセット制御などカードホストＬＳＩ１０１全体を制御するための共通レジスタ１３４を内蔵している。なお、共通レジスタ１３４は、後述するレジスタ設定コマンドでＰｒｅＲｅａｄされたデータや、ログ情報の記憶も行う。ＳＤカードホストＩ／Ｆ１３１，１３２，１３３は、各々、ＳＤカードホストＩ／Ｆ１２からのコマンドなどを格納するレジスタ１３１ａ，１３２ａ，１３３ａと、ＦＩＦＯ構成のデータバッファ１３１ｂ，１３２ｂ，１３３ｂとを内蔵している。
　以下、図１および図３を用いて、ＳＤカード１１０ａ，１１０ｂ、及びカードホストＬＳＩ１０２に接続されるＳＤカード１１０ｃ，１１０ｄ，１１０ｅが低速の場合の動作を説明する。
　ＳＤカード１１０ａへデータ読み出しをする場合、ＳＤカードホストＩ／Ｆ１２から「レジスタ設定コマンド」（後述）が発行され、カードバスＣＢ１、バス変換・制御回路１５０およびレジスタバスＲＢ１を介して、ＳＤカードホストＩ／Ｆ１３１内のレジスタ１３１ａに書き込まれる。そして、ＳＤカードホストＩ／Ｆ１３１は、バススイッチ１４１およびカードバスＣＢ１１ａを介し、ＳＤカード１１０ａへ読み出しコマンドを発行する（以下、レジスタスルーモードという）。
　ＳＤカード１１０ａから読み出されたデータ及びレスポンスは、カードバスＣＢ１１ａおよびバススイッチ１４１を介して、それぞれＳＤカードホストＩ／Ｆ１３１内のデータバッファ１３１ｂとレジスタ１３１ａに、一旦格納される。格納されたデータ及びレスポンスは、ＳＤカードホストＩ／Ｆ１２がそれぞれ「データバッファ＃Ａ読み出しコマンド」（後述）、「レジスタ設定コマンド・レジスタ読み出しコマンド」（後述）を発行することにより、レジスタバスＲＢ１、バス変換・制御回路１５０およびカードバスＣＢ１を介し、ＳＤカードホストＩ／Ｆ１２へ転送される。
　ＳＤカード１１０ｂ，１１０ｃ，１１０ｄ，１１０ｅへコマンド発行する場合も、同様の処理フローとなる。
　また、データ読み出しの場合を説明したが、データ書き込みの場合は、ＳＤカードホストＩ／Ｆ１２が「レジスタ設定コマンド」を発行することによって、ＳＤカードホストＩ／Ｆ１３１がＳＤカード１１０ａへ書き込みコマンドを発行した後、ＳＤカードホストＩ／Ｆ１２が「データバッファ＃Ａ書き込みコマンド」（後述）を発行することによって、ＳＤカードホストＩ／Ｆ１３１内のデータバッファ１３１ｂにデータが書き込まれ、ＳＤカード１１０ａへ転送される。
　ここで、ＳＤカード１１０ａ，１１０ｂ，１１０ｃ，１１０ｄ，１１０ｅは低速のため、データが読み出されるまでの間、待ち時間が生じる。この間、ＳＤカードホストＩ／Ｆ１３２，１３３に対しても、同様のコマンド発行を行い、並列処理することができる。また、バス変換・制御回路１５０からスイッチ切替信号１５０ａ，１５０ｂ，１５０ｃをバススイッチ１４１，１４２，１４３に出力することで、バスの切り替えを制御し、並列処理することもできる。
　次に、ＳＤカード１１０ａ内の暗号データへアクセスする場合の動作を説明する。ここで、カードホストＬＳＩ１０１内のＳＤカードホストＩ／Ｆ１３１，１３２，１３３は暗復号機能部を備えておらず、メイン・マイコンＬＳＩ１０内のＳＤカードホストＩ／Ｆ１２は暗復号機能部１２ａを備えている。
　ＳＤカードホストＩ／Ｆ１２から発行されたコマンド及びデータは、カードバスＣＢ１、バススイッチ１４１およびカードバスＣＢ１１ａを介して、ＳＤカード１１０ａへダイレクトに転送される（以下、ダイレクトスルーモードという）。ＳＤカード１１０ａから読み出されたデータ及びレスポンスは、カードバスＣＢ１１ａ、バススイッチ１４１およびカードバスＣＢ１を介し、ＳＤカードホストＩ／Ｆ１２へ転送される。
　ＳＤカード１１０ｂ，１１０ｃ，１１０ｄ，１１０ｅへコマンド発行する場合も、同様の処理フローとなる。
　すなわち、バススイッチ１４１，１４２，１４３は、メイン・マイコンＬＳＩ１０からのカードバスコマンドに応じて、カードバスＣＢ１１ａ，ＣＢ１１ｂ，ＣＢ１２のマスター機能としてカードホストＬＳＩ１０１が有するマスター機能を用いる第１モード（レジスタスルーモード）と、カードバスＣＢ１１ａ，ＣＢ１１ｂ，ＣＢ１２のマスター機能としてメイン・マイコンＬＳＩ１０が有するマスター機能を用いる第２モード（ダイレクトスルーモード）とを、切替可能に構成されている。また、カードホストＬＳＩ１０１は、レジスタスルーモードのとき、メイン・マイコンＬＳＩ１０からのカードバスコマンドに従って、カードホストＬＳＩ１０１からの転送データについて、プロトコルを合わせるための変換を行う。なお、この転送データの変換は、バススイッチ１４１，１４２，１４３が設けられておらず、モード切替が行われないでレジスタースルーモードと同様の動作のみを行う構成においても、行うのが好ましい。
　図４は図３におけるバススイッチとその周辺回路の詳細構成図である。なお、バススイッチ１４１，１４２，１４３は同様の構成であるため、図４では代表してバススイッチ１４１を図示している。図１および図３と共通の構成要素には図１および図３と同一の符号を付しており、ここではその詳細な説明を省略する。なお、一部の信号については、その信号線についても同じ符号を用いている。
　図４に示すように、バススイッチ１４１は、コマンド／データバスＣＤ１およびクロック信号線ＣＫ１を介して、メイン・マイコンＬＳＩ１０内のＳＤカードホストＩ／Ｆ１２と接続されている。バススイッチ１４１はまた、コマンド／データバスＣＤ１１ａおよびクロック信号線ＣＫ１１ａを介して、ＳＤカード１１０ａと接続されている。
　以下、図１，図３および図４を用いて、バススイッチ１４１の動作を説明する。
　ＳＤカードホストＩ／Ｆ１２から発行されたコマンド及びデータは、レジスタスルーモードでは、コマンド／データバスＣＤ１、バス変換・制御回路１５０およびレジスタバスＲＢ１を介し、ＳＤカードホストＩ／Ｆ１３１内のレジスタ１３１ａおよびデータバッファ１３１ｂにそれぞれ格納され、セレクタ１４２ｂに入力される（Ｓ１１ｄ）。また、ダイレクトスルーモードでは、ＳＤカードホストＩ／Ｆ１２から発行されたコマンド及びデータは、コマンド／データバスＣＤ１、フリップフロップ１４１ａ，１４１ｂを介し、セレクタ１４２ｂに入力される。セレクタ１４２ｂは、スイッチ切替信号１５０ａの出力値に応じて、レジスタスルーモードのコマンドおよびデータ、またはダイレクトスルーモードのコマンドおよびデータのいずれかを選択する。選択されたコマンドおよびデータは、出力イネーブルがアサートされたとき、コマンド／データバスＣＤ１１ａを介してＳＤカード１１０ａに出力される。
　ここで、出力イネーブルはセレクタ１４２ｄの出力信号である。セレクタ１４２ｄは、スイッチ切替信号１５０ａの出力値に応じて、ＳＤカードホストＩ／Ｆ１３１からの出力イネーブル（レジスタスルーモード）、または、ＳＤカードホストＩ／Ｆ１２からのコマンド、データおよびクロックからバス変換・制御回路１５０によって生成された出力イネーブル（ダイレクトスルーモード）のいずれかを選択する。
　ＳＤカード１１０ａからのレスポンスおよびデータは、レジスタスルーモードでは、コマンド／データバスＣＤ１１ａおよびセレクタ１４２ａを介して、ＳＤカードホストＩ／Ｆ１３１内のレジスタ１３１ａとデータバッファ１３１ｂにそれぞれ格納される（Ｓ１１ｃ）。その後、レジスタバスＲＢ１を介して、バス変換・制御回路１５０からセレクタ１４１ｅに入力される。また、ダイレクトスルーモードでは、ＳＤカード１１０ａからのレスポンスおよびデータは、コマンド／データバスＣＤ１１ａおよびフリップフロップ１４１ｃ，１４１ｄを介して、セレクタ１４１ｅに入力される。
　セレクタ１４１ｅは、スイッチ切替信号１５０ａの出力値に応じて、レジスタスルーモードのレスポンスおよびデータ、またはダイレクトスルーモードのレスポンスおよびデータのいずれかを選択する。選択されたレスポンスおよびデータは、出力イネーブルＳ１４ａがアサートされたとき、コマンド／データバスＣＤ１を介してＳＤカードホストＩ／Ｆ１２に転送される。ここでの出力イネーブルは、バス変換・制御回路１５０からセレクタ１４２ｄに出力される値の反転値である。
　次に、上述のコマンド発行時のクロックの動作を説明する。レジスタスルーモードでは、ＳＤカードホストＩ／Ｆ１３１内のクロックＳ１１ｂがセレクタ１４２ｃに入力される。また、ダイレクトスルーモードでは、ＳＤカードホストＩ／Ｆ１２から出力されたクロックＣＫ１が、インバータ１４３ａを介してセレクタ１４２ｃに入力される。セレクタ１４２ｃは、スイッチ切替信号１５０ａの出力値に応じて、レジスタスルーモードのクロックまたはダイレクトスルーモードのクロックを選択する。選択されたクロックは、クロックＣＫ１１ａとしてＳＤカード１１０ａに出力される。また、クロックＣＫ１１ａは、特に、同じ特性のカードホストＬＳＩをカスケード接続してダイレクトスルーモードに設定した場合には、トランジスタのＰｃｈ／Ｎｃｈの特性差に起因する「Ｈｉｇｈ駆動能力とＬｏｗ駆動能力との差」によって、クロックの一方の極性（例えば“Ｈ”）が広がってしまう可能性がある。すなわち、クロックデューティが変化してしまう。そこで、カードホストＬＳＩ１０１は、クロックが入力されてから出力されるまでの信号経路に、クロックを反転するための反転手段としてのインバータ１４３ａを備えている。入力されたクロックを反転させることによって、カスケード接続されたカードホストＬＳＩ同士の間で、クロックのデューティ変化が打ち消し合う。もちろん、クロックを反転する手段は、インバータ以外でも容易に実現可能である。なお、ここでは、クロックデューティ変化低減のため、インバータ１４３ａを用いたが、このインバータは省いてもかまわない。
　以上のように本実施形態によると、ＩＯバスが存在しない、ないしは、空き空間がないメイン・マイコンＬＳＩ１０にＳＤカードホストＩ／Ｆ１２，１３を内蔵することによって、カードホストＬＳＩ１０１，１０２，１０３を接続でき、ＳＤカード１１０ａ，１１０ｂ，１１０ｃ，１１０ｄ，１１０ｅなどの小型カードメディアを複数枚接続できるようになる。
　また、データ転送の速度がＩＯバスの性能（負荷容量・バンド幅・アクセス速度）に依存しないようになり、高速なデータ転送が可能になる。
　また、端子数の多いＩＯバスを使用せず、端子数の少ないカードバスにてカードホストＬＳＩを制御することによって、カードホストＬＳＩの端子数を削減することができ、ＬＳＩの面積を削減することができる。
　また、カードホストＬＳＩ１０１，１０２，１０３内のバス変換・制御回路１５０およびバススイッチ１４１，１４２，１４３によって、ＳＤカードなどの小型カードメディアが接続されたカードバスＣＢ１１ａ，ＣＢ１１ｂ，ＣＢ１２を切り替えることによって、ＳＤカードホストＩ／Ｆ１２，１３とカードホストＬＳＩ１０１，１０２，１０３との間で、データバッファ１３１ｂ，１３２ｂ，１３３ｂ等の資源、及び、暗復号機能部１２ａ等の機能の共有化が図れる。また、ＳＤカードなどの小型カードメディアの処理待ちの間、並列処理が実行でき、パフォーマンスが向上する。
　さらに、カードホストＬＳＩのカスケード接続（デイージーチェーン）を構成することができる。すなわち、メイン・マイコンＬＳＩとＳＤカードなどの小型カードメディアの間に、カードホストＬＳＩを直列にＮ個接続することによって、カードホストＬＳＩをリピーターとして使用できる。これにより、メイン・マイコンＬＳＩと小型カードメディアとの物理的距離を、従来のＮ倍に延長することができる。
　なお、本実施形態では、カードホストＬＳＩが内蔵するＳＤカードホストＩ／Ｆおよびこれに対応するバススイッチは３対としたが、３対には限定されない。
　また、バススイッチは、ＳＤカードホストＩ／ＦとＳＤカードまたはカードホストＬＳＩとの組を固定した１対１の構成としているが、３対のバススイッチをまとめて多対多のクロスバススイッチとして、ＳＤカードホストＩ／ＦとＳＤカードまたはカードホストＬＳＩとの組を選択できる構成にしてもよい。
　なお、例えば図３に示した構成では、暗復号機能部１２ａをメイン・マイコンＬＳＩ１０内に備えているが、これをカードホストＬＳＩ１０１内のＳＤカードホストＩ／Ｆ１３１，１３２，１３３内に構成してもよい。また、暗復号機能部を、メイン・マイコンＬＳＩ１０内およびカードホストＬＳＩ１０１内の両方に設けてもよい。他の実施形態についても同様のことが言える。
　図５はレジスタスルーモードにおけるコマンド一覧を示す図である。また、図６はレジスタスルーモードにおけるコマンドプロトコルを示す図である。図６において、（ａ）はレジスタ設定コマンドのプロトコル、（ｂ）はレジスタ読み出しコマンドのプロトコル、（ｃ）はバッファ書き込み／読み出しコマンドのプロトコル、（ｄ）はモード設定コマンドのプロトコルである。
　コマンドは、メイン・マイコンＬＳＩ１０からカードバスＣＢ１，ＣＢ２を介して発行される。カードバスＣＢ１，ＣＢ２は同様の動作をするので、ここではカードバスＣＢ１を例にとって説明する。
　・「レジスタ設定コマンド」は、レジスタ１３１ａ，１３２ａ，１３３ａ，１３４を設定するコマンドである。レジスタアドレスとデータと各アドレスに対する制御フラグとからなる３２ビット単位のデータ（フレーム）が、カードバスＣＢ１のデータ線を介して、ＳＤカードホストＩ／Ｆ１２からカードホストＬＳＩ１０１へ送信される。ＳＤカードホストＩ／Ｆ１３１は、バス変換・制御回路１５０およびレジスタバスＲＢ１を介してフレームを受信し、フレーム内に示されたアドレスのレジスタに対して、制御フラグに指示された処理を行う。なお、フレームのビット数は、３２ビットに限られるものではないが、回路の簡易化の面からみて、２のＮ（Ｎは自然数）乗ビットであるのが好ましい。
　図７（ａ）はレジスタ設定コマンドのデータフォーマットを示す図である。ビット３１は、ＬａｓｔＦｒａｍｅフラグ（終了フラグ）であり、当該フレームが現在のコマンドにおける最終フレームであるか否かを示す。このフラグは、
　１）フレームの先頭に３２ビット未満のフレームサイズを示すフィールドを追加で設けると、フレームサイズが例えば３２ビット等の２のＮ（Ｎは自然数）乗ビットでなくなるため、回路が複雑になる。
　２）フレームの先頭に３２ビット以上のフレームサイズを示すフィールドを追加で設けると、１レジスタのアクセスの場合、転送時間が２倍以上になりオーバーヘッドが大きくなる。
という課題を解決するためのものである。この終了フラグにより、設定するフレーム数を予め指定する必要なく、簡単な回路でかつ、メイン・マイコンＬＳＩ１０の負荷が少なく、レジスタ設定コマンドの終了処理が可能となる。
　ビット３０，２９は、ＲＷフラグで、当該フレームがワードライト、バイトライト、ワードリードのいずれであるかを示す。
　ビット２８～２４は、Ｓｔｕｆｆ（スタッフ）ビットであり、将来の拡張用にリザーブされている。スタッフビットとは、未定義・未使用のビットであり、ドントケアやリザーブ等とも呼ばれる。
　ビット２３～１６はアドレス、ビット１５～０はライトデータである。ＲＷフラグがライトの場合、本アドレスのレジスタにデータを書き込む。ＲＷフラグがリードの場合、本アドレスのレジスタをバス変換・制御回路１５０が読み出し、例えば共通レジスタ１３４に記憶する（以下、ＰｒｅＲｅａｄという）。
・「レジスタ読み出しコマンド」は、レジスタ設定コマンドの後に発行されるコマンドであり、レジスタ設定コマンドでＰｒｅＲｅａｄされたデータ（ここでは共通レジスタ１３４に記憶されている）をカードバスＣＢ１に出力する。
・「データバッファ＃Ａ書き込みコマンド」は、カードバスＣＢ１に書き込みデータを送るコマンドである。このコマンドにより、バス変換・制御回路１５０およびレジスタバスＲＢ１を介して、ＳＤカードホストＩ／Ｆ１３１（＃Ａ）内のデータバッファ１３１ｂにデータが書き込まれる。データバッファ１３１ｂに記憶されたデータは、レジスタ設定コマンドによってＳＤカードホストＩ／Ｆ１３１（＃Ａ）のレジスタを制御することによって、カードバスＣＢ１１ａを介してＳＤカード１１０ａに書き込まれる。
・「データバッファ＃Ａ読み出しコマンド」は、バス変換・制御回路１５０およびレジスタバスＲＢ１を介して、ＳＤカードホストＩ／Ｆ１３１（＃Ａ）内のデータバッファ１３１ｂからデータを読み出し、カードバスＣＢ１へ出力する。なお、データバッファ１３１ｂ内のデータは、レジスタ設定コマンドによってレジスタ１３１ａを設定することによって、ＳＤカード１１０ａから読み出されている。
　データバッファ＃Ｂ書き込み・データバッファ＃Ｂ読み出し・データバッファ＃Ｃ書き込み・データバッファ＃Ｃ読み出しコマンドは、データバッファ１３２ｂ、データバッファ１３３ｂに対して、「データバッファ＃Ａ書き込みコマンド」または「データバッファ＃Ａ読み出しコマンド」と同様の動作を行う。
・「モード切替コマンド」は、バス変換・制御回路１５０にてスイッチ切替信号１５０ａ，１５０ｂ，１５０ｃを制御し、レジスタスルーモードとダイレクトスルーモードとを切替えるコマンドである。
　図７（ｂ）はレジスタ設定コマンドの読み出し拡張データフォーマットを示す図であり、図７（ａ）に示すビット２８～２４のＳｔｕｆｆビットを拡張したものである。
・ビット２８は、当該フレームのデータログを記憶するか否かを示すＤｅｂｕｇ（デバッグ）フラグである。例えば、このＤｅｂｕｇフラグが“１”のとき、当該フレームのデータログを共通レジスタ１３４に記憶する。次のレジスタ読み出しコマンドでは、ＰｒｅＲｅａｄした情報ではなく、ログ情報を読み出す。これにより、必要なフレームを選択してアクセスログをとることができる。メイン・マイコンＬＳＩ１０は、レジスタ設定コマンドで発行したデータと、レジスタ読み出しコマンドで読み出したデータの一致を確認することで、当初のセットシステム開発において、カードバスＣＢ１の接続デバック、および、メイン・マイコンＬＳＩ１０内部ソフトのデバックに活用することが可能となる。
・ビット２７は、ＥＸＴフラグであり、ビット２６～０を拡張することを指示する。
・ビット２６は、ＴａｒｇｅｔＢｙｔｅフラグで、上位バイトを処理するか下位バイトを処理するか切替えるフラグである。
・ビット２５は、ＰＯＬフラグで、該当ビットを「０」に変更するか「１」に変更するかを切替えるフラグである。
・ビット２４～１６は、変更するレジスタの読み出し元を示すソースアドレスである。
・ビット１５－１０は、ＢｉｔＰｏｓｉｔｉｏｎ／ＢｉｔＷｉｄｔｈフラグで、変更するレジスタのビット先頭位置とビット幅を示すフラグである。また、ビット幅がゼロの場合は、変更するビットがないため、ビット幅情報としてのＢｉｔＷｉｄｔｈフラグは冗長となる。そこで、ＢｉｔＷｉｄｔｈフラグ“０”を、ソースアドレスのレジスタデータをそのままデストネーションアドレスへコピーする機能に割り付ける。これにより、フラグ情報ビットを効率的に活用することができる。なお、変更ビット幅が「８ビット」の場合は、通常のバイトライトで実現できるため、ＢｉｔＷｉｄｔｈフラグに「８ビット」の割り付けは不要である。
・ビット９～０は、変更するレジスタの書き戻し先を示すデストネーションアドレスである。
　本拡張により、レジスタ１３１ａ，１３２ａ，１３３ａ間でのデータのコピーや、読み出したレジスタ値の一部を変更して書き戻すことが可能となる。
　なお、図７（ａ）において、制御フラグとレジスタアドレスとの間のビット２８～２４にＳｔｕｆｆビットを割り付けているが、図７（ｂ）では、ビット２８－２５にフラグを拡張し、ビット２４をアドレスの最上位ビットに拡張している。このように、制御フラグとレジスタアドレスとの間にＳｔｕｆｆビットを設けることで、将来のフラグの拡張とアドレスの拡張のいずれにも利用することが可能になる。
　図７（ｃ）はレジスタ設定コマンドの書き込み拡張データフォーマットを示す図であり、図７（ａ）に示す、ビット２８～２４のＳｔｕｆｆビットを拡張したものである。
・ビット２８と２７は、ＤｅｂｕｇフラグとＥＸＴフラグであり、図７（ｂ）と同じ内容である。
・ビット２６～２４はＴａｒｇｅｔＩｆフラグで、ＳＤカードホストＩ／Ｆ１３１，１３２，１３３のレジスタ１３１ａ，１３２ａ，１３３ａに同時に書き込みを行うための選択フラグである。
・ビット２３～０は、図７（ａ）と同じである。
　本拡張により、ＳＤカードホストＩ／Ｆ１３１，１３２，１３３に対して同時にレジスタ設定することができ、これにより、１つのレジスタ設定コマンドのフレーム数を削減でき、かつ、ＳＤカード１１０ａ，１１０ｂ，１１０ｃへ同時にリセット等のコマンドを発行することが可能となる。したがって、複数のＳＤカードを同時処理でき、初期化時間が短縮できる等の効果が得られる。
　図８はカードホストＬＳＩのレジスタマップを示す図である。図８はレジスタバスＲＢ１上のアドレス空間を示しており、０ｘ００～０ｘ３Ｆアドレスには共通レジスタ１３４が、０ｘ４０～０ｘ７ＦアドレスにはＳＤカードホストＩ／Ｆ＃Ａのレジスタ１３１ａが、０ｘ８０～０ｘＢＦアドレスにはＳＤカードホストＩ／Ｆ＃Ｂのレジスタ１３２ａが、０ｘＣ０～０ｘＦＦアドレスにはＳＤカードホストＩ／Ｆ＃Ｃの１３３ａが、アサインされている。またデータバッファ１３１ｂ，１３２ｂ，１３３ｂは、レジスタ１３１ａ，１３２ａ，１３３ａ内の１つのアドレスであるデータバッファポートを介してＦＩＦＯとして接続されている。
　（実施の形態２）
　図９は本発明の実施の形態２に係るセット機器２００の構成図である。本実施形態に係るセット機器もまた、実施の形態１と同様に、リムーバブルカードの一例としてのＳＤカードや、ＳＤカード向けカードバス仕様に対応する組み込みモジュールを制御する機能を有している。
　図９に示すように、セット機器２００には、マイコンモジュールとしてのメイン・マイコンＬＳＩ１０、カードホストＬＳＩ１０１，１０２、およびＵＳＢ・カードホストＬＳＩ２０１が内蔵されている。メイン・マイコンＬＳＩ１０には、ＳＤカードホストＩ／Ｆ１２，１４が内蔵されている。
　ＳＤカードホストＩ／Ｆ１２，１４は、ＳＤカード向けカードバス仕様のマスターとして機能する。そして、ＳＤカードホストＩ／Ｆ１２は第１のカードバスとしてのカードバスＣＢ１を介して、スレーブとして機能するカードホストＬＳＩ１０１と接続されている。また、ＳＤカードホストＩ／Ｆ１４は第２のカードバスとしてのカードバスＣＢ３を介して、スレーブとして機能するペリフェラルデバイスとしてのＵＳＢ・カードホストＬＳＩ２０１と接続されている。
　カードホストＬＳＩ１０１，１０２、およびＵＳＢ・カードホストＬＳＩ２０１は、ＳＤカード向けカードバス仕様のマスターとしても機能し、複数のカードバスと接続することが可能である。カードホストＬＳＩ１０１は、カードバスＣＢ１１ａ，ＣＢ１１ｂを介して、スレーブとして機能する複数枚のＳＤカード１１０ａ、１１０ｂと接続されており、また、別のカードバスＣＢ１２を介して、スレーブとして機能するカードホストＬＳＩ１０２と接続されている。カードホストＬＳＩ１０２はカードバスＣＢ１２１ａ，１２１ｂ，１２１ｃを介して、スレーブとして機能する複数枚のＳＤカード１１０ｃ，１１０ｄ，１１０ｅと接続されている。一方、ＵＳＢ・カードホストＬＳＩ２０１は、カードバスＣＢ３１ａ，ＣＢ３１ｂを介して、スレーブとして機能する複数枚のＳＤカード１１０ｉ，１１０ｊと接続されている。またＵＳＢ・カードホストＬＳＩ２０１は、ＵＳＢバスＵＢ１およびＵＳＢコネクタＵＣ１を介して、ＵＳＢデバイス２２０と接続可能になっている。
　すなわち、セット機器２００では、通信デバイスとしてのＵＳＢ・カードホストＬＳＩ２０１が、カードバスＣＢ３を介してメイン・マイコンＬＳＩ１０と接続されている。この結果、セット機器２００内にはＩＯバスが無くなっている。
　図１０は図９におけるＵＳＢ・カードホストＬＳＩ２０１及び周辺回路の詳細構成図である。ＵＳＢ・カードホストＬＳＩ２０１は、２つのＳＤカードＩ／Ｆ２３１，２３２と１つのＵＳＢホストＩ／Ｆ２３５を内蔵したものである。図３に示したカードホストＬＳＩ１０１と対比すると、１つのＳＤカード・ホストＩ／Ｆの代わりにＵＳＢホストＩ／Ｆを内蔵している点が異なっている。すなわち、ＵＳＢ・カードホストＬＳＩ２０１は、ＳＤカードホストＩ／Ｆ２３１，２３２、ＵＳＢホストＩ／Ｆ２３５、バススイッチ２４１，２４２、バス変換・制御回路２５０、各ブロックのリセット制御などＵＳＢ・カードホストＬＳＩ２０１全体を制御するための共通レジスタ２３６を内蔵している。ＳＤカードホストＩ／Ｆ２３１，２３２およびＵＳＢホストＩ／Ｆ２３５は、各々、ＳＤカードホストＩ／Ｆ１４からのコマンドなどを格納するレジスタ２３１ａ，２３２ａ，２３５ａと、ＦＩＦＯ構成のデータバッファ２３１ｂ，２３２ｂ，２３５ｂとを内蔵している。
　以下、ＵＳＢホストＩ／Ｆ２３５の動作について説明する。なお、ＳＤカードＩ／Ｆ２３１，２３２の動作は、図３に示したＳＤカードホストＩ／Ｆ１３１，１３２と同様であるため、ここでは説明を割愛する。
　ＵＳＢデバイス２２０にデータ読み出しコマンドを発行する場合、ＳＤカードホストＩ／Ｆ１４から発行されたコマンドは、カードバスＣＢ３、バス変換・制御回路２５０およびレジスタバスＲＢ２を介して、ＵＳＢホストＩ／Ｆ２３５内のレジスタ２３５ａへ書き込まれる。そして、ＵＳＢホストＩ／Ｆ２３５は、ＵＳＢバスＵＢ１およびＵＳＢコネクタＵＣ１を介して、ＵＳＢデバイス２２０にコマンドを発行する。
　ＵＳＢデバイス２２０からデータが読み出されると、ＵＳＢコネクタＵＣ１およびＵＳＢバスＵＢ１を介して、ＵＳＢホストＩ／Ｆ２３５内のデータバッファ２３５ｂに一旦格納される。そして、レジスタバスＲＢ２、バス変換・制御回路２５０およびカードバスＣＢ３を介して、ＳＤカードホストＩ／Ｆ１４へデータが読み出される。
　この構成により、メイン・マイコンＬＳＩ１０は、カードバスＣＢ３を用いて、ＵＳＢ・カードホストＬＳＩ２０１内部のＵＳＢホストＩ／Ｆ２３５を制御し、ＵＳＢデバイス２２０のデータを読み出すことが可能となる。
　なお、本実施形態では、メイン・マイコンＬＳＩと、通信デバイスとしてのＵＳＢ・カードホストＬＳＩとを、カードバスを介して接続するものとしたが、本発明はこれに限られるものではない。例えば、本実施形態ではＵＳＢを例に説明したが、ＡＴＡやＢｌｕｅｔｏｏｔｈといった他の通信規格を利用した通信デバイスを、カードバスを介して接続してもよい。あるいは、内蔵フラッシュメモリやＤＲＡＭ等の記憶デバイスや、いわゆるＧＰＳ（Global Positioning System：全地球測位）機能を用いるＧＰＳデバイス、カメラ等の撮像デバイスを、カードバスを介してメイン・マイコンＬＳＩと接続するようにしてもかまわない。
　（実施の形態３）
　実施の形態１におけるカードホストＬＳＩ１０１は、メイン・マイコンＬＳＩ１０からカードバスＣＢ１を介してのみ制御される構成としたが、ＳＤカードホストＩ／Ｆ１３１，１３２，１３３それぞれに、レジスタバスＲＢ１と従来のＩＯバスＩＢ２を切り替えるセレクタを備えることによって、ＩＯバスＩＢ２を介しても制御される構成としてもよい。この構成により、ＳＤカードホストＩ／Ｆ１２が遅い場合は、ＩＯバスＩＢ２を使用し、カードホストＬＳＩ１０１を制御することができる。また、カードバスＣＢ１とＩＯバスＩＢ２の２つのバスを同時に使って、例えば、カードバスＣＢ１からダイレクトスルーモードまたはレジスタスルーモードでＳＤカード１１０ａを制御し、ＩＯバスＩＢ２からＳＤカードホストＩ／Ｆ１３２を介してＳＤカード１１０ｂを制御することもできる。
　図１１は本発明の実施の形態３に係るセット機器３００の構成図である。また、図１２は図１１における第１のカードホストＬＳＩとしてのカードホストＬＳＩ３０１とその周辺回路の詳細構成図である。本実施形態に係るセット機器もまた、実施の形態１、２と同様に、リムーバブルカードの一例としてのＳＤカードや、ＳＤカード向けカードバス仕様に対応する組み込みモジュールを制御する機能を有している。
　実施の形態１におけるカードホストＬＳＩ１０１は、メイン・マイコンＬＳＩ１０からカードバスＣＢ１を介してのみ制御される構成であるが、本実施形態におけるカードホストＬＳＩ３０１は、第３のカードバスとしてのＩＯバスＩＢ２を介しても制御できる点が異なっている。なお、図１１と図１２は、実施の形態１の図１、図３を変形した構成で記載しているが、実施の形態２の図９、図１０についても同様であるため、実施の形態２を変形した図面は割愛する。また、図１、図３と共通の構成要素には、同一の符号を付しており、ここではその詳細な説明を省略する。
　図１１に示すように、セット機器３００には、マイコンモジュールとしてのメイン・マイコンＬＳＩ１０、周辺ＩＯ－ＬＳＩ２７ａ，２７ｂ、およびカードホストＬＳＩ３０１，１０２が内蔵されている。メイン・マイコンＬＳＩ１０には、ＩＯバスＩ／Ｆ１１と、暗復号機能部１２ａを備えたＳＤカードホストＩ／Ｆ１２とが内蔵されている。ＩＯバスＩ／Ｆ１１は、ＩＯバスＩＢ２を介して周辺ＩＯ－ＬＳＩ２７ａ，２７ｂ、さらにカードホストＬＳＩ３０１とそれぞれ接続されている。ＳＤカードホストＩ／Ｆ１２は、図１と同様に、カードバスＣＢ１を介して、スレーブとして機能するカードホストＬＳＩ３０１と接続されている。
　図１２は図１１におけるカードホストＬＳＩ３０１とその周辺回路の詳細構成図である。図３と対比すると、ＩＯバスＩＢ２とレジスタバスＲＢ１とを切替えるバススイッチ３４１，３４２，３４３、３４４を内蔵している点が異なっている。バススイッチ３４１，３４２，３４３を設けたことによって、ＳＤカードホストＩ／Ｆ１３１，１３２，１３３はそれぞれ、ＩＯバスＩＢ２を介しても制御可能となる。また、共通レジスタ１３４も、バススイッチ３４４を設けたことによって、ＩＯバスＩＢ２を介しても制御可能となる。バススイッチ３４１，３４２，３４３、３４４の切り替え制御は、カードホストＬＳＩ３０１の外部端子から、または、カードバスＣＢ１あるいはＩＯバスＩＢ２を介して、行えばよい（図示せず）。
　この構成により、ＳＤカードホストＩ／Ｆ１２が遅い場合は、ＩＯバスＩＢ２を使用し、カードホストＬＳＩ３０１を制御することができる。なお、この場合は、バススイッチ３４１，３４２，３４３，３４４を１つにまとめて構成し、カードホストＬＳＩ３０１全体について、カードバスＣＢ１を介して制御するかＩＯバスＩＢ２を介して制御するかを、切り替えるようにしてもよい。図１３はこの場合の構成を示す図であり、バススイッチ３４１，３４２，３４３，３４４を１つにまとめて構成したバススイッチ３４０が設けられている。ただし、図１２の構成のように、ＳＤカードホストＩ／Ｆ１３１，１３２，１３３に対してバススイッチ３４１，３４２，３４３をそれぞれ設けることによって、複数の第２のカードバスとしてのカードバスＣＢ１１ａ，ＣＢ１１ｂ，ＣＢ１２について個別に、カードバスＣＢ１を介して制御されるかまたはＩＯバスＩＢ２を介して制御されるかを、切り替える機能が実現される。
　また、カードバスＣＢ１とＩＯバスＩＢ２の両方を用いることによって、カードバスＣＢ１が占有されているときでも、ＳＤカードホストＩ／Ｆ１３１，１３２，１３３、または、共通レジスタ１３４を制御できる、という効果が得られる。例えば、カードバスＣＢ１からダイレクトスルーモードまたはレジスタスルーモードでＳＤカード１１０ａを制御しつつ、ＩＯバスＩＢ２からＳＤカードホストＩ／Ｆ１３２を介してＳＤカード１１０ｂも制御する、といったことが可能となる。
　なお、本実施形態では、カードホストＬＳＩ３０１に、カードバスＣＢ１に加えて、従来のＩＯバスＩＢ２を追加接続する例について説明したが、これ以外にも例えば、図１に示すカードバスＣＢ２やマイコン一般に備えられている汎用ポートなどの他のバスを、カードホストＬＳＩ３０１に追加接続してもよい。
　また、上述の各実施形態では、ＳＤカードを例にとって説明を行ったが、本発明はこれに限られるものではない。すなわち、所定のカードバス仕様に対応するリムーバブルカード、およびこの所定のカードバス仕様に対応する組み込みモジュールのうち少なくともいずれか一方を、制御する機能を有するセット機器であれば、この所定のカードバス仕様に準拠したカードバスを上述の各実施形態と同様に利用することによって、上述の各実施形態と同様の構成および動作が実現可能である。
　本発明では、カードホストＬＳＩを有するセット機器において、小型軽量化を妨げることなく、リムーバブルカード等への高速データ転送が可能になるので、例えば、携帯電話端末の小型軽量化と性能向上の両立に有用である。

Claims (21)

  1. 　所定のカードバス仕様に対応するリムーバブルカード、および前記所定のカードバス仕様に対応する組み込みモジュールのうち少なくともいずれか一方を、制御する機能を有するセット機器であって、
    　前記所定のカードバス仕様のマスター機能を有するマイコンモジュールと、
    　前記所定のカードバス仕様のマスター機能およびスレーブ機能を有するカードホストＬＳＩと、
    　前記所定のカードバス仕様に準拠しており、前記マイコンモジュールと前記カードホストＬＳＩとを接続するための第１のカードバスと、
    　前記所定のカードバス仕様に準拠しており、前記カードホストＬＳＩと前記リムーバブルカードまたは組み込みモジュールとを接続するための第２のカードバスとを備えた
    ことを特徴とするセット機器。
  2. 　請求項１記載のセット機器において、
    　前記カードホストＬＳＩは、バススイッチを備え、
    　前記バススイッチは、前記第２のカードバスのマスター機能として当該カードホストＬＳＩが有するマスター機能を用いる第１モードと、前記第２のカードバスのマスター機能として前記マイコンモジュールが有するマスター機能を用いる第２モードとを、前記マイコンモジュールからのカードバスコマンドに応じて、切替可能に構成されている
    ことを特徴とするセット機器。
  3. 　請求項２記載のセット機器において、
    　前記カードホストＬＳＩは、前記第１モードのとき、前記マイコンモジュールからのカードバスコマンドに従って、当該カードホストＬＳＩからの転送データについて、変換を行う
    ことを特徴とするセット機器。
  4. 　請求項１～３のいずれか１項記載のセット機器において、
    　前記所定のカードバス仕様のマスター機能およびスレーブ機能を有する第２のカードホストＬＳＩと、
    　前記所定のカードバス仕様に準拠しており、前記カードホストＬＳＩと前記第２のカードホストＬＳＩとを接続するための第３のカードバスとを備えた
    ことを特徴とするセット機器。
  5. 　請求項１または４記載のセット機器において、
    　前記第１のカードバスは、コマンド線とデータ線とを有し、
    　前記マイコンモジュールは、前記第１のカードバスを介して前記カードホストＬＳＩ内にあるレジスタを制御するとき、制御フラグ、レジスタアドレス、および書き込みまたは読み出しデータを所定数ビットのフレームにし、前記第１のカードバスのデータ線上に、このフレームを連続して送信する
    ことを特徴とするセット機器。
  6. 　請求項５記載のセット機器において、
    　前記フレームのデータフォーマットのうちの少なくとも１つは、制御フラグとレジスタアドレスとの間に、スタッフビットが設けられている
    ことを特徴とするセット機器。
  7. 　請求項５記載のセット機器において、
    　前記フレームのデータフォーマットのうちの少なくとも１つは、当該フレームが現在のコマンドにおける最終フレームであるか否かを示す終了フラグが、設けられている
    ことを特徴とするセット機器。
  8. 　請求項５記載のセット機器において、
    　前記フレームのデータフォーマットのうちの少なくとも１つは、当該フレームのデータログを記憶するか否かを示すデバッグフラグが、設けられている
    ことを特徴とするセット機器。
  9. 　請求項５記載のセット機器において、
    　前記フレームのデータフォーマットのうちの少なくとも１つは、ソースアドレス、ビット幅情報およびデストネーションアドレスを含み、かつ、ビット幅情報が“０”のときは、ソースアドレスのデータをデストネーションアドレスにコピーする機能を示す
    ことを特徴とするセット機器。
  10. 　請求項５記載のセット機器において、
    　前記カードホストＬＳＩは、複数のカードバスについてマスター機能を有しており、かつ、各カードバスにそれぞれ対応した複数のレジスタを備え、
    　前記フレームのデータフォーマットのうちの少なくとも１つは、書き込みを行うレジスタとして、前記複数のレジスタの全部または一部を選択するための選択フラグが、設けられている
    ことを特徴とするセット機器。
  11. 　請求項５記載のセット機器において、
    　前記フレームは、２のＮ（Ｎは自然数）乗ビットからなる
    ことを特徴とするセット機器。
  12. 　請求項１記載のセット機器において、
    　前記カードホストＬＳＩは、前記第１のカードバスを介して入力されたクロックが前記第２のカードバスを介して出力されるまでの信号経路において、前記クロックを反転する反転手段を備えている
    ことを特徴とするセット機器。
  13. 　請求項１記載のセット機器において、
    　前記第１のカードバスとは別に、前記マイコンモジュールと前記カードホストＬＳＩとを接続するための第３のカードバスを備え、
    　前記カードホストＬＳＩは、前記第１のカードバスを介して制御されるか、または、前記第３のカードバスを介して制御されるかを、切り替える機能を有している
    ことを特徴とするセット機器。
  14. 　請求項１３記載のセット機器において、
    　前記カードホストＬＳＩは、複数の前記第２のカードバスに対応可能であり、かつ、前記各第２のカードバスについて、個別に、前記第１のカードバスを介して制御されるか、または、前記第３のカードバスを介して制御されるかを、切り替える機能を有している
    ことを特徴とするセット機器。
  15. 　請求項１記載のセット機器において、
    　前記カードホストＬＳＩは、前記マイコンモジュールからのカードバスコマンドに従って、当該カードホストＬＳＩからの転送データについて、変換を行う
    ことを特徴とするセット機器。
  16. 　所定のカードバス仕様に対応するリムーバブルカード、および前記所定のカードバス仕様に対応する組み込みモジュールのうち少なくともいずれか一方を、制御する機能を有するセット機器に用いられるカードホストＬＳＩであって、
    　前記所定のカードバス仕様のマスター機能およびスレーブ機能を有しており、
    　前記所定のカードバス仕様に準拠しており、マイコンモジュールと接続するための第１のカードバスが、接続可能に構成されており、
    　前記所定のカードバス仕様に準拠しており、前記リムーバブルカードまたは組み込みモジュールと接続するための第２のカードバスが、接続可能に構成されている
    ことを特徴とするカードホストＬＳＩ。
  17. 　請求項１６記載のカードホストＬＳＩにおいて、
    　バススイッチを備え、
    　前記バススイッチは、前記第２のカードバスのマスター機能として当該カードホストＬＳＩが有するマスター機能を用いる第１モードと、前記第２のカードバスのマスター機能として前記第１のカードバスを介して接続されたマイコンモジュールが有するマスター機能を用いる第２モードとを、前記第１のカードバスを介して入力されたカードバスコマンドに応じて、切替可能に構成されている
    ことを特徴とするカードホストＬＳＩ。
  18. 　請求項１７記載のカードホストＬＳＩにおいて、
    　前記第１モードのとき、前記第１のカードバスを介して入力されたカードバスコマンドに従って、当該カードホストＬＳＩからの転送データについて、変換を行う
    ことを特徴とするカードホストＬＳＩ。
  19. 　請求項１６記載のカードホストＬＳＩにおいて、
    　前記第１のカードバスを介して入力されたクロックが前記第２のカードバスを介して出力されるまでの信号経路において、前記クロックを反転するための反転手段を備えている
    ことを特徴とするカードホストＬＳＩ。
  20. 　請求項１６記載のカードホストＬＳＩにおいて、
    　前記第１のカードバスとは別に、前記マイコンモジュールと接続するための第３のカードバスが、接続可能に構成されており、
    　前記第１のカードバスを介して制御されるか、または、前記第３のカードバスを介して制御されるかを、切り替える機能を有している
    ことを特徴とするカードホストＬＳＩ。
  21. 　所定のカードバス仕様に対応するリムーバブルカード、および前記所定のカードバス仕様に対応する組み込みモジュールのうち少なくともいずれか一方を、制御する機能を有するセット機器であって、
    　前記所定のカードバス仕様のマスター機能を有するマイコンモジュールと、
    　前記所定のカードバス仕様のマスター機能およびスレーブ機能を有するカードホストＬＳＩと、
    　前記所定のカードバス仕様のスレーブ機能を有しており、通信デバイス、記憶デバイス、ＧＰＳ（Global Positioning System）デバイスまたは撮像デバイスのいずれかであるペリフェラルデバイスと、
    　前記所定のカードバス仕様に準拠しており、前記マイコンモジュールと前記カードホストＬＳＩとを接続するための第１のカードバスと、
    　前記所定のカードバス仕様に準拠しており、前記マイコンモジュールと前記ペリフェラルデバイスとを接続するための第２のカードバスとを備えた
    ことを特徴とするセット機器。
PCT/JP2009/000410 2008-08-22 2009-02-03 カードホストｌｓｉを有するセット機器、およびカードホストｌｓｉ WO2010021067A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200980106233.7A CN101952813B (zh) 2008-08-22 2009-02-03 具有卡片主机lsi的成套设备以及卡片主机lsi
US12/861,569 US8495268B2 (en) 2008-08-22 2010-08-23 Card host LSI and set device including the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008-214569 2008-08-22
JP2008214569 2008-08-22
JP2008319594A JP5324908B2 (ja) 2008-08-22 2008-12-16 カードホストｌｓｉを有するセット機器、およびカードホストｌｓｉ
JP2008-319594 2008-12-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/861,569 Continuation US8495268B2 (en) 2008-08-22 2010-08-23 Card host LSI and set device including the same

Publications (1)

Publication Number Publication Date
WO2010021067A1 true WO2010021067A1 (ja) 2010-02-25

Family

ID=41706961

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/000410 WO2010021067A1 (ja) 2008-08-22 2009-02-03 カードホストｌｓｉを有するセット機器、およびカードホストｌｓｉ

Country Status (4)

Country Link
US (1) US8495268B2 (ja)
JP (1) JP5324908B2 (ja)
CN (1) CN101952813B (ja)
WO (1) WO2010021067A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198175A (ja) * 2010-03-23 2011-10-06 D-Broad Inc インターフェースカードシステム
JP2014026454A (ja) * 2012-07-26 2014-02-06 Toshiba Corp ブリッジ回路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5728292B2 (ja) 2011-02-04 2015-06-03 株式会社東芝 メモリデバイス及びホストシステム
US20130042063A1 (en) * 2011-08-08 2013-02-14 Chi Mei Communication Systems, Inc. System and method for controlling dual memory cards
JP5863085B2 (ja) * 2012-09-21 2016-02-16 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 動的アドレス割り当てのための方法及び装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06266654A (ja) * 1993-03-17 1994-09-22 Ricoh Co Ltd Ｓｃｓｉ ｉｄ／ｌｕｎ変換装置
JP2000315186A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 半導体装置
JP2008139360A (ja) * 2006-11-30 2008-06-19 Teac Corp オーディオ再生装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4905182A (en) * 1987-03-13 1990-02-27 Apple Computer, Inc. Self-configuring memory management system with on card circuitry for non-contentious allocation of reserved memory space among expansion cards
US5913045A (en) * 1995-12-20 1999-06-15 Intel Corporation Programmable PCI interrupt routing mechanism
US5878127A (en) * 1996-09-30 1999-03-02 Sbc Technology Resources, Inc. Method and apparatus for facilitating remote communications access to multiple locations within a telecommunications network
US5892964A (en) * 1997-06-30 1999-04-06 Compaq Computer Corp. Computer bridge interfaces for accelerated graphics port and peripheral component interconnect devices
US6081858A (en) * 1997-11-26 2000-06-27 Cirrus Logic, Inc. Apparatus and method for shaping random waveforms
JPH11288400A (ja) * 1998-04-03 1999-10-19 Nec Shizuoka Ltd Ｐｃｉブリッジデバイス
JP2000196648A (ja) * 1998-12-28 2000-07-14 Toshiba Corp 電子機器制御方法および電子機器制御装置
US7814337B2 (en) * 2000-01-06 2010-10-12 Super Talent Electronics, Inc. Secure flash-memory card reader with host-encrypted data on a flash-controller-mastered bus parallel to a local CPU bus carrying encrypted hashed password and user ID
US6874044B1 (en) * 2003-09-10 2005-03-29 Supertalent Electronics, Inc. Flash drive/reader with serial-port controller and flash-memory controller mastering a second RAM-buffer bus parallel to a CPU bus
US7117311B1 (en) * 2001-12-19 2006-10-03 Intel Corporation Hot plug cache coherent interface method and apparatus
US6917998B1 (en) * 2001-12-21 2005-07-12 Lsi Logic Corporation Reusable complex multi-bus system hardware prototype system
US6957284B2 (en) * 2002-01-16 2005-10-18 Microsoft Corporation System and method for pendant bud for serially chaining multiple portable pendant peripherals
US7197583B2 (en) 2003-01-21 2007-03-27 Zentek Technology Japan, Inc. SDIO controller
US6880024B2 (en) * 2003-06-12 2005-04-12 Phison Electronics Corp. Control system for memory storage device having two different interfaces
JPWO2005003980A1 (ja) * 2003-07-01 2007-09-20 株式会社ティアンドデイ 多目的半導体集積回路装置
TWM250252U (en) * 2003-11-14 2004-11-11 Carry Computer Eng Co Ltd Express card-interfaced adatper for small storage medium
JP2005182370A (ja) 2003-12-18 2005-07-07 Matsushita Electric Ind Co Ltd メモリカードシステム
JP4723381B2 (ja) 2004-01-06 2011-07-13 ｄブロード株式会社 バスシェアーアダプター機能を有するｓｄｉｏカードデバイス
US8060670B2 (en) * 2004-03-17 2011-11-15 Super Talent Electronics, Inc. Method and systems for storing and accessing data in USB attached-SCSI (UAS) and bulk-only-transfer (BOT) based flash-memory device
CN100387016C (zh) * 2005-11-11 2008-05-07 哈尔滨工业大学 信息处理装置之间的异构多总线数据传输方法
US7634611B2 (en) * 2006-03-17 2009-12-15 Agilent Technologies, Inc. Multi-master, chained two-wire serial bus
JP2007304875A (ja) 2006-05-11 2007-11-22 Matsushita Electric Ind Co Ltd メモリカード及びメモリカードシステム
US8316439B2 (en) * 2006-05-19 2012-11-20 Iyuko Services L.L.C. Anti-virus and firewall system
US7587544B2 (en) * 2006-09-26 2009-09-08 Intel Corporation Extending secure digital input output capability on a controller bus
JP2008139350A (ja) * 2006-11-29 2008-06-19 Konica Minolta Business Technologies Inc 光走査光学装置
US7552245B2 (en) * 2007-06-08 2009-06-23 Modu Ltd. Communication card with three operational states

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06266654A (ja) * 1993-03-17 1994-09-22 Ricoh Co Ltd Ｓｃｓｉ ｉｄ／ｌｕｎ変換装置
JP2000315186A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 半導体装置
JP2008139360A (ja) * 2006-11-30 2008-06-19 Teac Corp オーディオ再生装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198175A (ja) * 2010-03-23 2011-10-06 D-Broad Inc インターフェースカードシステム
JP2014026454A (ja) * 2012-07-26 2014-02-06 Toshiba Corp ブリッジ回路

Also Published As

Publication number Publication date
JP5324908B2 (ja) 2013-10-23
CN101952813B (zh) 2014-04-09
US8495268B2 (en) 2013-07-23
CN101952813A (zh) 2011-01-19
US20100318690A1 (en) 2010-12-16
JP2010073186A (ja) 2010-04-02

Similar Documents

Publication Publication Date Title
JP5019904B2 (ja) 直列入／出力インターフェースを有するマルチポートメモリ素子及びその動作モードの制御方法
KR100604835B1 (ko) 프로토콜 변환중재회로, 이를 구비하는 시스템과 신호변환중재방법
US8612713B2 (en) Memory switching control apparatus using open serial interface, operating method thereof, and data storage device therefor
JPH1153169A (ja) 低電力で相互接続の簡単なマイクロプロセッサ及びメモリー・インターフェース
JP5324908B2 (ja) カードホストｌｓｉを有するセット機器、およびカードホストｌｓｉ
US20020055979A1 (en) Inter-processor communication system for communication between processors
EP1535169B1 (en) Improved inter-processor communication system for communication between processors
JP4667773B2 (ja) データ反転を有するメモリシステム及びメモリシステムにおけるデータ反転方法
KR100476895B1 (ko) 가변 가능한 데이터 전송 모드를 갖는 인터페이스 장치 및그것의 동작 방법
JP2004213644A (ja) デュアルプロセッサのｉｐ共有装置及びその方法
JP4940436B2 (ja) コア間通信の同期化用のフラグレジスタを有する制御デバイス
TWI471731B (zh) 記憶體存取方法、記憶體存取控制方法、ｓｐｉ快閃記憶體裝置以及ｓｐｉ控制器
CN116150077A (zh) 一种PCIe交换电路的出端口事务处理装置及方法
US20210157759A1 (en) Data Transmission System Capable of Transmitting a Great Amount of Data
JP2008140065A (ja) アクセス調停装置、アクセス調停方法、及び情報処理装置
KR100872196B1 (ko) 메모리 시스템 및 듀얼 포트 메모리의 접근 제어 방법
US10922129B2 (en) Operation processing device and control method of operation processing device
JP5018047B2 (ja) 集積回路装置
KR20070081981A (ko) 중앙처리 장치가 없는 시스템에서의 인터페이스 방법 및장치
WO2010001515A1 (ja) バス調停装置及びこれを用いたナビゲーション装置
KR20080034313A (ko) 접근 제어 장치를 가지는 듀얼 포트 메모리, 듀얼 포트메모리를 가지는 메모리 시스템 및 듀얼 포트 메모리의접근 제어 방법
JP2006155220A (ja) 半導体集積回路及びそのアクセス制御方法
JP3161370B2 (ja) ポート兼用回路
CN116848515A (zh) 存储器控制器及存储器访问方法
CN115525586A (zh) 一种ddr扩展装置及控制方法、装置、介质

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980106233.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09808003

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09808003

Country of ref document: EP

Kind code of ref document: A1